WO2024019440A1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
WO2024019440A1
WO2024019440A1 PCT/KR2023/010145 KR2023010145W WO2024019440A1 WO 2024019440 A1 WO2024019440 A1 WO 2024019440A1 KR 2023010145 W KR2023010145 W KR 2023010145W WO 2024019440 A1 WO2024019440 A1 WO 2024019440A1
Authority
WO
WIPO (PCT)
Prior art keywords
gap
oxide film
fill
hpo
fill oxide
Prior art date
Application number
PCT/KR2023/010145
Other languages
English (en)
French (fr)
Inventor
조성길
Original Assignee
주식회사 에이치피에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이치피에스피 filed Critical 주식회사 에이치피에스피
Publication of WO2024019440A1 publication Critical patent/WO2024019440A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Definitions

  • the present invention relates to a method of manufacturing semiconductor devices.
  • STI Shallow Trench Isolation
  • FIG. 1 is a cross-sectional view showing an isolation region of a semiconductor device according to the prior art.
  • the semiconductor device 1 includes a substrate 11 and a device isolation region formed on the substrate 11.
  • a liner nitride film 13 is formed inside the trench 12, and a liner oxide film 14 is formed on the liner nitride film 13.
  • gap-fill oxide is gap-filled inside the trench 12 to form a gap-fill oxide film 15, and planarization is performed through a chemical mechanical polishing (CMP) process to form a device isolation area. This is completed.
  • CMP chemical mechanical polishing
  • a representative method using flow characteristics is a coating method using SOG (Spin-On-Glass).
  • SOG Spin-On-Glass
  • a gap-fill oxide film may be created using a chemical vapor deposition (CVD) method rather than a coating method.
  • CVD chemical vapor deposition
  • cracking of the gap-fill oxide film and subsequent deterioration of the electrical properties of the semiconductor device may occur due to deterioration of the adhesion of the gap-fill oxide and changes due to stress during subsequent heat treatment.
  • the purpose of the present specification is to provide a method for manufacturing a semiconductor device that can reduce voids occurring in a gap-fill oxide film and at the same time reduce cracking of the gap-fill oxide film.
  • the purpose of this specification is to provide a method for manufacturing a semiconductor device with improved electrical characteristics compared to the prior art.
  • a method of manufacturing a semiconductor device may include a gap-fill process of forming a gap-fill oxide film by filling gap-fill oxide inside a trench formed on a substrate.
  • the gap fill process may include a high pressure oxidation (HPO) process.
  • HPO high pressure oxidation
  • the HPO process may be performed in a processing device supplied with at least one of O 2 , O 3 , H 2 O, D 2 O, N 2 O, CO, and CO 2 .
  • the internal atmospheric pressure of the processing device may be maintained at 2 to 50 atmospheres.
  • the internal temperature of the processing device may be maintained at 200 to 1000° C. when the HPO process is performed.
  • the gap-fill oxide film may be formed by performing the HPO process after the FCVD (Flowable Chemical Vapor Deposition) process using the gap-fill oxide is performed.
  • FCVD Flowable Chemical Vapor Deposition
  • a method of manufacturing a semiconductor device includes forming a trench by etching a substrate, forming a liner layer on an inner surface of the trench, and applying a gap-fill oxide film to gap-fill the interior of the trench on the liner layer. It may include forming and planarizing the gap fill oxide film.
  • the gap-fill oxide film may be formed through a gap-fill process including a high pressure oxidation (HPO) process.
  • HPO high pressure oxidation
  • the HPO process may be performed in a processing device supplied with at least one of O 2 , O 3 , H 2 O, D 2 O, N 2 O, CO, and CO 2 .
  • the internal atmospheric pressure of the processing device may be maintained at 2 to 50 atmospheres.
  • the internal temperature of the processing device may be maintained at 200 to 1000° C. when the HPO process is performed.
  • the gap-fill oxide film may be formed by performing the HPO process after the FCVD (Flowable Chemical Vapor Deposition) process is performed.
  • FCVD Flowable Chemical Vapor Deposition
  • the liner layer may have a single-layer or multi-layer structure composed of at least one of a nitride film, an oxide film, and polysilicon.
  • voids generated in the gap-fill oxide film are reduced and the density of the gap-fill oxide film is increased. Additionally, cracking of the gap-fill oxide film can be reduced in the process of creating the isolation region of the semiconductor device. Accordingly, it becomes possible to manufacture semiconductor devices with improved electrical characteristics compared to the prior art.
  • FIG. 1 is a cross-sectional view showing an isolation region of a semiconductor device according to the prior art.
  • FIG. 2 to 7 illustrate a process for forming an isolation region of a semiconductor device according to an embodiment.
  • FIG. 8 is a cross-sectional view of a capacitor device including a gap-fill oxide film.
  • FIG. 9 is a graph showing leakage current values measured when a voltage is applied to a capacitor element including a gap-fill oxide film according to the prior art and a gap-fill oxide film according to an embodiment, respectively.
  • FIG. 10 is a graph showing charge retention time measured when a voltage is applied to a capacitor device including a gap-fill oxide film according to the prior art and a gap-fill oxide film according to an embodiment, respectively.
  • Figure 11 is a graph showing the etch rate of a gap-fill oxide film according to the prior art and a gap-fill oxide film according to an embodiment.
  • Embodiments of the present specification can be applied without limitation to any manufacturing method of a semiconductor device that includes a gap-fill process for a trench formed on a substrate and forms a gap-fill oxide film through the gap-fill process.
  • FIG. 2 to 7 illustrate a process for forming an isolation region of a semiconductor device according to an embodiment.
  • a first pad oxide film 22, a pad nitride film 23, and a second pad oxide film 24 are sequentially deposited on the semiconductor substrate 21.
  • the second pad oxide film 24 may not be deposited.
  • the semiconductor substrate 21 may be made of at least one of Si and SiGe. In one embodiment, the semiconductor substrate 21 may be a single layer made of Si or a single layer made of SiGe. In another embodiment, the semiconductor substrate 21 may have a multi-layer structure in which a first layer made of Si and a second layer made of SiGe are alternately stacked.
  • first pad oxide film 22, the pad nitride film 23, and the second pad oxide film 24 are etched through a patterning process and an etching process using a device isolation mask to become a device isolation region of the semiconductor substrate 21.
  • a trench 200 is formed.
  • a liner layer may be formed on the semiconductor device 2.
  • the liner nitride film 25 is first stacked on the semiconductor device 2, and the liner nitride film 25 is oxidized to form the liner oxide film 26, thereby forming a two-layer structure.
  • Liner layers 25 and 26 may be formed.
  • the liner nitride film 25 is used to compensate for compressive stress caused by gap-fill oxide buried in the trench 200. That is, because the compressive stress applied to the semiconductor substrate 21 due to the gap-fill oxide is offset by the tensile stress of the liner nitride film 25, the electrical characteristics of the semiconductor device 2 due to the device isolation region are deteriorated. can be prevented.
  • the liner nitride film 25 serves to improve the refresh characteristics of the cell region by preventing defects generated in the active region of the semiconductor device 2 from spreading into the device isolation region.
  • a silicon nitride film (Si 3 N 4 ) may be used as the liner nitride film 25.
  • the liner nitride film 25 may be formed by low pressure chemical vapor deposition or plasma enhanced chemical vapor deposition, but is not limited thereto.
  • a wall oxide film may be formed on the surface of the trench 200 by oxidizing the surface of the trench 200 before the liner nitride film 25 is formed.
  • the wall oxide film is intended to heal defects such as lattice defects and plasma damage that may occur during the formation of the trench 200.
  • the liner nitride film 25 may be formed on the wall oxide film.
  • the liner oxide film 26 is used to prevent damage to the liner nitride film 25 due to the formation of the gap fill oxide film 27 when the gap fill oxide film 27 is formed by being buried inside the trench 200.
  • the liner layers 25 and 26 have a multi-layer structure including a liner nitride film 25 and a liner oxide film 26 deposited on the liner nitride film 25.
  • the liner layer may be composed of a liner oxide film and a liner nitride film deposited on the liner oxide film.
  • the liner layer may be comprised of a liner oxide film and a polysilicon layer deposited on the liner oxide film.
  • the liner layer may have a single layer structure.
  • the liner layer may include only a polysilicon layer.
  • the gap-fill oxide film 27 is formed by burying the gap-fill oxide inside the trench 200.
  • the gap-fill oxide film 27 may be formed by a gap-fill process including a Flowable Chemical Vapor Deposition (FCVD) process and a High Pressure Oxidation (HPO) process performed after the FCVD process.
  • FCVD Flowable Chemical Vapor Deposition
  • HPO High Pressure Oxidation
  • an FCVD process may be performed first to form the gap-fill oxide layer 27.
  • a flowable film such as a liquid or gel and containing a Si component may be deposited inside the trench 200 as gap fill oxide.
  • curing or annealing may be performed so that the materials in the gap-fill oxide can be bonded to each other.
  • the HPO process may be performed.
  • At least one gas among O, CO, and CO 2 may be supplied.
  • the internal atmospheric pressure of the processing device loaded with the substrate 21 may be maintained at 2 to 50 atmospheres.
  • the internal temperature of the processing device loaded with the substrate 21 may be maintained at 200°C to 1000°C.
  • the gap fill oxide film 27 is performed in a high pressure (2 to 50 atm) oxygen atmosphere and low temperature (200°C to 1000°C) environment after the FCVD process is performed. It can be produced by the HPO process.
  • Voids that may occur due to phosphorus change are at least one of O 2 , O 3 , H 2 O (steam), D 2 O (steam), N 2 O, CO, CO 2
  • the density of the gap-fill oxide film 27 can be increased compared to the prior art.
  • the electrical characteristics of the semiconductor device 2 can be improved compared to the prior art.
  • CMP chemical mechanical polishing
  • the liner oxide film 26, the liner nitride film 25, the second pad oxide film 24, and the pad nitride film 23 are sequentially removed to complete the device isolation region.
  • FIG. 8 is a cross-sectional view of a capacitor device including a gap-fill oxide film.
  • FIG. 9 is a graph showing leakage current values measured when a voltage is applied to a capacitor device including a gap-fill oxide film according to the prior art and a gap-fill oxide film according to an embodiment, respectively, and
  • FIG. This is a graph showing the charge retention time measured when voltage is applied to capacitor elements each including a gap-fill oxide film according to an embodiment.
  • the capacitor device shown in FIG. 8 is used to confirm the electrical characteristics of a semiconductor device including a gap-fill oxide film according to the prior art and an electrical characteristic of a semiconductor device including a gap-fill oxide film according to an embodiment.
  • the capacitor element 3 includes a substrate 31, an oxide film 32, a dielectric layer 33, and an electrode 34.
  • the substrate 31 is made of a material such as silicon (Si) and may be doped into P type.
  • the substrate 31 may be made of at least one of Si and SiGe.
  • the substrate 31 may be a single layer made of Si or a single layer made of SiGe.
  • the substrate 31 may have a multi-layer structure in which a first layer made of Si and a second layer made of SiGe are alternately stacked.
  • the oxide film 32 is an insulating layer and may be formed by at least one of High Density Plasma (HDP), Flowable Chemical Vapor Deposition (FCVD), and High Pressure Oxidation (HPO) processes.
  • HDP High Density Plasma
  • FCVD Flowable Chemical Vapor Deposition
  • HPO High Pressure Oxidation
  • the dielectric layer 33 is made of a dielectric (eg, HfO 3 ) and serves to induce charges between the substrate 31 and the electrode 34.
  • the electrode 34 may be made of a metal material (eg, TiN).
  • M1 represents a capacitor device in which the oxide film 32 is formed by an HDP process
  • M2 represents a capacitor device in which the oxide film 32 is formed by additionally performing an HDP process after performing an FCVD process
  • M3 represents a capacitor device in which the silver oxide film 32 is formed by performing an FCVD process according to the above-described embodiment and then additionally performing an HPO process.
  • the size of the leakage current of the capacitor element M3 including the oxide film 32 formed by performing the FCVD process according to one embodiment and then additionally performing the HPO process is the size of the leakage current of the oxide film formed by another process. It is smaller than the size of the leakage current of the capacitor elements (M1, M2) including.
  • the charge retention time of the capacitor element M3 including the oxide film 32 formed by performing the FCVD process according to one embodiment and then additionally performing the HPO process is the same as that of the oxide film formed by another process. It is greater than the charge retention time of the capacitor elements (M1, M2) including.
  • a semiconductor device including an oxide film formed by performing an FCVD process and then additionally performing an HPO process includes an oxide film formed by an HDP process or an oxide film formed by additionally performing an HDP process after performing an FCVD process. It can exhibit superior electrical characteristics compared to semiconductor devices.
  • Figure 11 is a graph showing the etch rate of a gap-fill oxide film according to the prior art and a gap-fill oxide film according to an embodiment.
  • F1 represents a gap-fill oxide film formed by a general wet oxidation process
  • F2 represents a gap-fill oxide film formed by an HDP process
  • F3 represents a gap-fill oxide layer formed by performing an FCVD process and then additionally performing an HDP process
  • F4 represents a gap-fill oxide layer formed by additionally performing an HPO process after performing an FCVD process according to an embodiment.
  • FIG. 11 shows the wet etching rate (WER) measured when each gap fill oxide film (F1 to F4) is wet etched under the same conditions.
  • the etch rate of the gap fill oxide film (F4) formed by performing the FCVD process according to one embodiment and then additionally performing the HPO process is lower than the etch rate of the other gap fill oxide films (F1, F2, and F3).
  • These results mean that the density of the gap-fill oxide film (F4) formed by performing an additional HPO process after performing the FCVD process according to one embodiment is higher than the density of the gap-fill oxide films (F1, F2, and F3) formed by other processes. do.
  • the gap-fill oxide film becomes more dense and stabilized, increasing the density of the gap-fill oxide film, thereby preventing the gap-fill oxide film from breaking during the device isolation region formation process. This can be prevented.
  • a gap fill process including a high pressure oxidation (HPO) process is performed to form a gap fill oxide film.
  • HPO high pressure oxidation
  • semiconductor devices containing an oxide film formed by performing an FCVD (Flowable Chemical Vapor Deposition) process and then performing an additional HPO (High Pressure Oxidation) process have superior electrical characteristics compared to semiconductor devices containing an oxide film formed by a conventional process. indicates.
  • a gap-fill oxide film may be formed by sequentially performing the FCVD process and the HPO process and then additionally performing the HDP process.

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것이다. 일 실시예에 따른 반도체 소자의 제조 방법은, 기판 상에 형성된 트렌치 내부에 갭필(gap-fill) 산화물을 매립하여 갭필 산화막을 형성하는 갭필 공정을 포함할 수 있다. 일 실시예에서, 상기 갭필 공정은 HPO(High Pressure Oxidation) 공정을 포함할 수 있다. 실시예들에 따르면, 종래에 비해 개선된 전기적 특성을 갖는 반도체 소자의 제조가 가능해진다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 제조 시 트랜지스터나 캐패시터 등과 같은 개별 소자들 사이를 전기적으로 서로 분리하기 위하여 소자 분리 기술이 사용된다. 최근 고집적 메모리 소자 제조 분야에서는 기판에 트렌치를 형성하고 이 트렌치에 갭필(gap-fill) 산화막을 매립시켜 소자 분리 영역을 형성하는 STI(Shallow Trench Isolation) 기술이 적용되고 있다.
도 1은 종래 기술에 따른 반도체 소자의 소자 분리 영역을 나타내는 단면도이다.
도시된 바와 같이, 종래 기술에 따른 반도체 소자(1)는 기판(11) 및 기판(11)에 형성되는 소자 분리 영역을 포함한다. 종래 기술에 따르면, 소자 분리 영역 형성 과정에서는 트렌치(12) 내부에 라이너 질화막(13)이 형성되고, 라이너 질화막(13) 상에 라이너 산화막(14)이 형성된다. 라이너 산화막(14)이 형성된 후에는 트렌치(12) 내부에 갭필용 산화물이 갭필되어 갭필 산화막(15)이 형성되고, 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 통해서 평탄화가 수행됨으로써 소자 분리 영역이 완성된다.
소자 분리 영역이 형성될 트렌치의 폭이 30㎚ 이하인 경우, 높은 종횡비 및 저온 공정의 필요성으로 인해 플라즈마 및 열화학 방식의 증착으로는 갭필 한계가 발생하여 플로우(Flow) 특성이 있는 물질에 의한 갭필 공정 개발이 필수적이다. 대표적인 플로우 특성을 이용한 방식으로는 SOG(Spin-On-Glass)를 이용한 코팅 방식이 있다. 그러나, SOG를 이용한 코팅 방식의 경우, 갭필 산화막의 치밀화 및 안정화를 위해 수반되는 후속 열공정 조건 확보에 어려움이 있으며 갭필 산화막 내 공극(Void)(V1, V2) 및 갭필 산화막의 깨짐 현상에 의해 반도체 소자의 전기적 특성 열화가 발생할 수 있다.
전술한 문제점으로 인하여, 코팅 방식이 아닌 화학 기상 증착(Chemical Vapor Deposition, CVD) 방식을 이용하여 갭필 산화막이 생성될 수 있다. 그러나 CVD 방식에 의하면 후속 열처리시 갭필용 산화물의 접착력 열화 및 스트레스로 인한 변화 등으로 인하여 갭필 산화막의 깨짐 현상 및 이에 따른 반도체 소자의 전기적 특성 열화가 발생할 수 있다.
본 명세서의 목적은 갭필 산화막 내에 발생하는 공극을 줄이는 동시에 갭필 산화막의 깨짐 현상을 줄일 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 명세서의 목적은 종래에 비해 개선된 전기적 특성을 갖는 반도체 소자의 제조 방법을 제공하는 것이다.
본 명세서의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 명세서의 다른 목적 및 장점들은 이하에서 기술되는 본 명세서의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 명세서의 목적 및 장점들은 청구범위에 기재된 구성요소들 및 그 조합에 의해 실현될 수 있다.
일 실시예에 따른 반도체 소자의 제조 방법은, 기판 상에 형성된 트렌치 내부에 갭필(gap-fill) 산화물을 매립하여 갭필 산화막을 형성하는 갭필 공정을 포함할 수 있다.
일 실시예에서, 상기 갭필 공정은 HPO(High Pressure Oxidation) 공정을 포함할 수 있다.
일 실시예에서, 상기 HPO 공정은 O2, O3, H2O, D2O, N2O, CO, CO2 중 적어도 하나가 공급되는 처리 장치 내에서 수행될 수 있다.
일 실시예에서, 상기 HPO 공정이 수행될 때 처리 장치의 내부 기압은 2 내지 50기압으로 유지될 수 있다.
일 실시예에서, 상기 HPO 공정이 수행될 때 처리 장치의 내부 온도는 200 내지 1000℃로 유지될 수 있다.
일 실시예에서, 상기 갭필 산화물을 이용한 FCVD(Flowable Chemical Vapor Deposition) 공정이 수행된 이후에 상기 HPO 공정이 수행됨으로써 상기 갭필 산화막이 형성될 수 있다.
다른 실시예에 따른 반도체 소자의 제조 방법은, 기판을 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내부의 표면에 라이너 층을 형성하는 단계, 상기 라이너 층 상에 상기 트렌치의 내부를 갭필하기 위한 갭필 산화막을 형성하는 단계 및 상기 갭필 산화막을 평탄화하는 단계를 포함할 수 있다.
다른 실시예에서, 상기 갭필 산화막은 HPO(High Pressure Oxidation) 공정을 포함하는 갭필 공정을 통해 형성될 수 있다.
다른 실시예에서, 상기 HPO 공정은 O2, O3, H2O, D2O, N2O, CO, CO2 중 적어도 하나가 공급되는 처리 장치 내에서 수행될 수 있다.
다른 실시예에서, 상기 HPO 공정이 수행될 때 처리 장치의 내부 기압은 2 내지 50기압으로 유지될 수 있다.
다른 실시예에서, 상기 HPO 공정이 수행될 때 처리 장치의 내부 온도는 200 내지 1000℃로 유지될 수 있다.
다른 실시예에서, FCVD(Flowable Chemical Vapor Deposition) 공정이 수행된 이후에 상기 HPO 공정이 수행됨으로써 상기 갭필 산화막이 형성될 수 있다.
다른 실시예에서, 상기 라이너 층은 질화막, 산화막, 폴리실리콘 중 적어도 하나의 성분으로 구성되는 단일층 또는 다중층 구조를 가질 수 있다.
실시예들에 따르면, 반도체 소자의 소자 분리 영역을 생성하는 과정에서 갭필 산화막 내에 발생하는 공극이 감소하며 갭필 산화막의 밀도가 높아진다. 또한 반도체 소자의 소자 분리 영역을 생성하는 과정에서 갭필 산화막의 깨짐 현상을 줄일 수 있다. 이에 따라서 종래에 비해 개선된 전기적 특성을 갖는 반도체 소자의 제조가 가능해진다.
도 1은 종래 기술에 따른 반도체 소자의 소자 분리 영역을 나타내는 단면도이다.
도 2 내지 도 7은 일 실시예에 따른 반도체 소자의 소자 분리 영역 형성 과정을 나타낸다.
도 8은 갭필 산화막을 포함하는 커패시터 소자의 단면도이다.
도 9는 종래 기술에 따른 갭필 산화막 및 일 실시예에 따른 갭필 산화막을 각각 포함하는 커패시터 소자에 전압이 인가될 때 측정된 누설 전류값을 나타내는 그래프이다.
도 10은 종래 기술에 따른 갭필 산화막 및 일 실시예에 따른 갭필 산화막을 각각 포함하는 커패시터 소자에 전압이 인가될 때 측정된 전하 보유 시간을 나타내는 그래프이다.
도 11은 종래 기술에 따른 갭필 산화막 및 일 실시예에 따른 갭필 산화막의 식각율을 나타내는 그래프이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자가 본 명세서의 실시예들을 용이하게 실시할 수 있을 것이다. 본 명세서를 설명함에 있어서 본 명세서와 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 명세서의 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리킨다.
본 명세서의 실시예들은 기판 상에 형성된 트렌치에 대한 갭필(gap-fill) 공정을 포함하고 상기 갭필 공정을 통해 갭필 산화막을 형성하는 반도체 소자의 어떠한 제조 방법에도 제한없이 적용 가능하다.
이하 첨부된 도면을 참조하여 STI(Shallow Trench Isolation) 기술을 하나의 실시예로 하여 본 발명의 특징이 설명되나, 본 발명이 이에 한정되는 것은 아님은 당업자에게 자명하다.
도 2 내지 도 7은 일 실시예에 따른 반도체 소자의 소자 분리 영역 형성 과정을 나타낸다.
먼저 도 2에 도시된 바와 같이, 반도체 기판(21) 상에 제1 패드 산화막(22), 패드 질화막(23) 및 제2 패드 산화막(24)이 순차적으로 증착된다. 다른 실시예에서는 제2 패드 산화막(24)이 증착되지 않을 수도 있다.
반도체 기판(21)은 Si 및 SiGe 중 적어도 하나의 성분으로 이루어질 수 있다. 일 실시예에서, 반도체 기판(21)은 Si로 이루어진 단일층 또는 SiGe로 이루어진 단일층일 수 있다. 다른 실시예에서, 반도체 기판(21)은 Si로 이루어진 제1층 및 SiGe로 이루어진 제2층이 교번적으로 적층된 다중층 구조를 가질 수 있다.
이어서 소자 분리 마스크에 의한 패터닝 공정 및 식각 공정에 의해서 제1 패드 산화막(22), 패드 질화막(23) 및 제2 패드 산화막(24)의 일부가 식각됨으로써 반도체 기판(21)의 소자 분리 영역이 될 트렌치(200)가 형성된다.
다음으로, 반도체 소자(2) 상에 라이너 층이 형성될 수 있다. 예컨대 도 3 및 도 4에 도시된 바와 같이, 반도체 소자(2) 상에 라이너 질화막(25)이 먼저 적층되고, 라이너 질화막(25)이 산화되어 라이너 산화막(26)이 형성됨으로써 2개의 층으로 구성된 라이너 층(25, 26)이 형성될 수 있다.
라이너 질화막(25)은 트렌치(200)에 매립되는 갭필 산화물로 인한 압축 응력(Compressive Stress)을 보상하기 위한 것이다. 즉, 갭필 산화물로 인해 반도체 기판(21)에 가해지는 압축 응력이 라이너 질화막(25)의 인장 응력(Tensile Stress)에 의해 상쇄되기 때문에 소자 분리 영역에 의한 반도체 소자(2)의 전기적 특성이 저하되는 것을 방지할 수 있다.
특히 라이너 질화막(25)은 반도체 소자(2)의 활성 영역에 발생되는 결함(defect)이 소자 분리 영역 내부로 확산되는 것을 차단하여 셀 영역의 리프레시 특성을 개선시키는 역할을 한다. 라이너 질화막(25)으로는 실리콘질화막(Si3N4)이 사용될 수 있다. 라이너 질화막(25)은 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition) 또는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition)에 의해서 형성될 수 있으나, 이에 한정되는 것은 아니다.
도시되지는 않았으나, 라이너 질화막(25)이 형성되기 전에 트렌치(200)의 표면을 산화시킴으로써 트렌치(200)의 표면에 월 산화막이 형성될 수도 있다. 월 산화막은 트렌치(200)의 형성 과정에서 발생할 수 있는 격자 결함 및 플라즈마 손상과 같은 결함을 치유하기 위한 것이다. 월 산화막이 형성되는 경우, 라이너 질화막(25)은 월 산화막 상에 형성될 수 있다.
라이너 산화막(26)은 갭필 산화물이 트렌치(200) 내부에 매립되어 갭필 산화막(27)이 형성될 때, 갭필 산화막(27)의 형성으로 인한 라이너 질화막(25)의 손상을 방지하기 위한 것이다.
도 3 및 도 4에는 라이너 층(25, 26)이 라이너 질화막(25) 및 라이너 질화막(25) 상에 적층되는 라이너 산화막(26)을 포함하는 다중층 구조를 갖는 실시예가 도시된다. 그러나 다른 실시예에서, 라이너 층은 라이너 산화막 및 라이너 산화막 상에 적층되는 라이너 질화막으로 구성될 수도 있다. 또 다른 실시예에서, 라이너 층은 라이너 산화막 및 라이너 산화막 상에 적층되는 폴리실리콘 층으로 구성될 수도 있다.
또 다른 실시예에서, 라이너 층은 단일층 구조를 가질 수도 있다. 예컨대 라이너 층은 폴리실리콘 층만을 포함할 수 있다.
다음으로, 도 5에 도시된 바와 같이 갭필 산화물을 트렌치(200) 내부에 매립합으로써 갭필 산화막(27)이 형성된다.
일 실시예에서, 갭필 산화막(27)은 FCVD(Flowable Chemical Vapor Deposition) 공정 및 FCVD 공정 이후에 수행되는 고압 산화(High Pressure Oxidation, HPO) 공정을 포함하는 갭필 공정에 의해서 형성될 수 있다.
일 실시예에서, 갭필 산화막(27)의 형성을 위해서 FCVD 공정이 먼저 수행될 수 있다. FCVD 공정에 의하면, 액체 또는 겔(gel)과 같이 유동 가능하며(flowable) Si 성분을 포함하는 필름이 갭필 산화물로서 트렌치(200) 내부에 증착될 수 있다. 갭필 산화물이 트렌치(200) 내부에 매립된 후 갭필 산화물 내의 물질들이 서로 결합할 수 있도록 큐어링(curing) 또는 어닐링(annealing)이 수행될 수 있다.
FCVD 공정이 수행된 후, HPO 공정이 수행될 수 있다. HPO 공정이 수행될 때, 기판(21)이 로드된 처리 장치(예컨대, 챔버 또는 퍼니스(furnace)) 내에는 O2, O3, H2O (steam), D2O (steam), N2O, CO, CO2 중 적어도 하나의 가스가 공급될 수 있다. 또한 HPO 공정이 수행될 때, 기판(21)이 로드된 처리 장치의 내부 기압은 2 내지 50기압으로 유지될 수 있다. 또한 HPO 공정이 수행될 때, 기판(21)이 로드된 처리 장치의 내부 온도는 200℃ 내지 1000℃로 유지될 수 있다. 이러한 조건 하에서 HPO 공정이 수행됨으로써 갭필 산화막(27)이 형성될 수 있다.
전술한 바와 같이, 일 실시예에 따른 반도체 소자의 제조 과정에서 갭필 산화막(27)은 FCVD 공정이 수행된 이후 고압(2 내지 50기압)의 산소 분위기 및 저온(200℃ 내지 1000℃) 환경에서 수행되는 HPO 공정에 의해서 생성될 수 있다.
이처럼 순차적으로 수행되는 FCVD 및 HPO 공정에 의해서 갭필 산화막(27)이 형성되면, 갭필 산화막(27)의 형성 과정에서 제거되는 이물질 또는 FCVD 공정 수행 과정에서 큐어링이나 어닐링에 의해서 발생할 수 있는 필름의 물리적인 변화(필름이 고체로 변화하면서 발생하는 스트레스)에 의하여 발생할 수 있는 공극이 O2, O3, H2O (steam), D2O (steam), N2O, CO, CO2 중 적어도 하나의 가스에 의해서 채워짐으로써 갭필 산화막(27)의 밀도(density)가 종래에 비해 높아질 수 있다. 이처럼 갭필 산화막(27)의 품질이 높아지면 반도체 소자(2)의 전기적 특성이 종래에 비해 향상될 수 있다.
다음으로, 도 6에 도시된 바와 같이 라이너 산화막(26)을 연마 정지막으로 하여 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 공정이 진행됨으로써 갭필 산화막(27)이 평탄화된다.
다음으로, 도 7에 도시된 바와 같이 라이너 산화막(26), 라이너 질화막(25), 제2 패드 산화막(24), 패드 질화막(23)이 순차적으로 제거됨으로써 소자 분리 영역이 완성된다.
도 8은 갭필 산화막을 포함하는 커패시터 소자의 단면도이다. 또한 도 9는 종래 기술에 따른 갭필 산화막 및 일 실시예에 따른 갭필 산화막을 각각 포함하는 커패시터 소자에 전압이 인가될 때 측정된 누설 전류값을 나타내는 그래프이고, 도 10은 종래 기술에 따른 갭필 산화막 및 일 실시예에 따른 갭필 산화막을 각각 포함하는 커패시터 소자에 전압이 인가될 때 측정된 전하 보유 시간을 나타내는 그래프이다.
도 8에 도시된 커패시터 소자는 종래 기술에 따른 갭필 산화막을 포함하는 반도체 소자의 전기적 특성 및 일 실시예에 따른 갭필 산화막을 포함하는 반도체 소자의 전기적 특성을 확인하기 위한 것이다.
도 8을 참조하면, 일 실시예에 따른 커패시터 소자(3)는 기판(31), 산화막(32), 유전체층(33), 전극(34)을 포함한다.
기판(31)은 실리콘(Si)과 같은 재질로 이루어지며, P타입으로 도핑될 수 있다.
다른 실시예에서, 기판(31)은 Si 및 SiGe 중 적어도 하나의 성분으로 이루어질 수 있다. 예컨대, 기판(31)은 Si로 이루어진 단일층 또는 SiGe로 이루어진 단일층일 수 있다. 다른 예로, 기판(31)은 Si로 이루어진 제1층 및 SiGe로 이루어진 제2층이 교번적으로 적층된 다중층 구조를 가질 수 있다.
산화막(32)은 절연층으로서, HDP(High Density Plasma), FCVD(Flowable Chemical Vapor Deposition), HPO(High Pressure Oxidation) 중 적어도 하나의 공정에 의해서 형성될 수 있다.
유전체층(33)은 유전체(예컨대, HfO3)로 이루어지며 기판(31)과 전극(34) 사이에서 전하를 유도하는 역할을 한다.
전극(34)은 금속 재질(예컨대, TiN)로 이루어질 수 있다.
도 9 및 도 10에는 도 8에 도시된 커패시터 소자(3)에 전압이 인가될 때 측정된 커패시터 소자(3)의 전기적인 특성, 즉 누설 전류(Leakage Current) 및 전하 보유 시간(Retention Time)이 각각 도시되어 있다. 도 9 및 도 10에서, M1은 산화막(32)이 HDP 공정에 의해서 형성된 커패시터 소자를 나타내고, M2는 산화막(32)이 FCVD 공정을 수행한 후 추가적으로 HDP 공정을 수행하여 형성된 커패시터 소자를 나타내고, M3은 산화막(32)이 전술한 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성된 커패시터 소자를 나타낸다.
도 9에 도시된 바와 같이, 일 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성된 산화막(32)을 포함하는 커패시터 소자(M3)의 누설 전류의 크기는 다른 공정에 의해서 형성된 산화막을 포함하는 커패시터 소자(M1, M2)의 누설 전류의 크기보다 작다. 또한 도 10에 도시된 바와 같이, 일 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성된 산화막(32)을 포함하는 커패시터 소자(M3)의 전하 보유 시간은 다른 공정에 의해서 형성된 산화막을 포함하는 커패시터 소자(M1, M2)의 전하 보유 시간보다 크다.
따라서, 일 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성된 산화막을 포함하는 반도체 소자는 HDP 공정에 의해서 형성된 산화막 또는 FCVD 공정을 수행한 후 추가적으로 HDP 공정을 수행하여 형성된 산화막을 포함하는 반도체 소자에 비해 보다 뛰어난 전기적 특성을 나타낼 수 있다.
도 11은 종래 기술에 따른 갭필 산화막 및 일 실시예에 따른 갭필 산화막의 식각율을 나타내는 그래프이다.
도 11에서 F1은 일반적인 습식 산화 공정에 의해서 형성된 갭필 산화막을 나타내고, F2는 HDP 공정에 의해서 형성된 갭필 산화막을 나타낸다. 또한 F3은 FCVD 공정을 수행한 후 추가적으로 HDP 공정을 수행하여 형성된 갭필 산화막을 나타내고, F4는 일 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성된 갭필 산화막을 나타낸다.
도 11에는 동일한 조건 하에서 각각의 갭필 산화막(F1 내지 F4)이 습식 식각될 때 측정된 식각율(Wet Etching Rate, WER)이 도시된다. 도 11에 도시된 바와 같이, 일 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성된 갭필 산화막(F4)의 식각율은 다른 갭필 산화막(F1, F2, F3)의 식각율보다 낮다. 이러한 결과는 일 실시예에 따른 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 형성되는 갭필 산화막(F4)의 밀도가 다른 공정에 의해서 형성된 갭필 산화막(F1, F2, F3)의 밀도보다 높다는 것을 의미한다. 따라서 일 실시예와 같이 FCVD 공정을 수행한 후 추가적으로 HPO 공정을 수행하여 갭필 산화막이 형성되면, 갭필 산화막이 보다 치밀화 및 안정화되어 갭필 산화막의 밀도가 높아지므로 소자 분리 영역 형성 과정에서 갭필 산화막의 깨짐 현상이 방지될 수 있다.
전술한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에서는 고압 산화(High Pressure Oxidation, HPO)공정을 포함하여 갭필 공정이 수행됨으로써 갭필 산화막이 형성된다. 특히 FCVD(Flowable Chemical Vapor Deposition) 공정을 수행한 후에 추가로 HPO(High Pressure Oxidation) 공정을 수행하여 형성된 산화막을 포함하는 반도체 소자는 종래의 공정에 의해서 형성된 산화막을 포함하는 반도체 소자 대비 우수한 전기적 특성을 나타낸다.
한편, 또 다른 일 실시예로서 FCVD 공정 및 HPO 공정이 순차적으로 수행된 후 추가적으로 HDP 공정이 더 수행됨으로써 갭필 산화막이 형성될 수도 있다.
이상과 같이 본 명세서에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 명세서가 한정되는 것은 아니며, 통상의 기술자에 의해 다양한 변형이 이루어질 수 있을 것이다. 아울러 앞서 본 명세서의 실시예를 설명하면서 본 명세서의 구성에 따른 효과를 명시적으로 기재하여 설명하지 않았을지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 한다.

Claims (11)

  1. 반도체 소자의 제조 방법에 있어서,
    기판 상에 형성된 트렌치 내부에 갭필(gap-fill) 산화물을 매립하여 갭필 산화막을 형성하는 갭필 공정을 포함하고,
    상기 갭필 공정은 HPO(High Pressure Oxidation) 공정을 포함하는
    반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 HPO 공정은 O2, O3, H2O, D2O, N2O, CO, CO2 중 적어도 하나가 공급되는 처리 장치 내에서 수행되는
    반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 HPO 공정이 수행될 때 처리 장치의 내부 기압은 2 내지 50기압으로 유지되는
    반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 HPO 공정이 수행될 때 처리 장치의 내부 온도는 200 내지 1000℃로 유지되는
    반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 갭필 산화물을 이용한 FCVD(Flowable Chemical Vapor Deposition) 공정이 수행된 이후에 상기 HPO 공정이 수행됨으로써 상기 갭필 산화막이 형성되는
    반도체 소자의 제조 방법.
  6. 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내부의 표면에 라이너 층을 형성하는 단계;
    상기 라이너 층 상에 상기 트렌치의 내부를 갭필하기 위한 갭필 산화막을 형성하는 단계; 및
    상기 갭필 산화막을 평탄화하는 단계를 포함하고,
    상기 갭필 산화막은 HPO(High Pressure Oxidation) 공정을 포함하는 갭필 공정을 통해 형성되는
    반도체 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 HPO 공정은 O2, O3, H2O, D2O, N2O, CO, CO2 중 적어도 하나가 공급되는 처리 장치 내에서 수행되는
    반도체 소자의 제조 방법.
  8. 제6항에 있어서,
    상기 HPO 공정이 수행될 때 처리 장치의 내부 기압은 2 내지 50기압으로 유지되는
    반도체 소자의 제조 방법.
  9. 제6항에 있어서,
    상기 HPO 공정이 수행될 때 처리 장치의 내부 온도는 200 내지 1000℃로 유지되는
    반도체 소자의 제조 방법.
  10. 제6항에 있어서,
    FCVD(Flowable Chemical Vapor Deposition) 공정이 수행된 이후에 상기 HPO 공정이 수행됨으로써 상기 갭필 산화막이 형성되는
    반도체 소자의 제조 방법.
  11. 제6항에 있어서,
    상기 라이너 층은
    질화막, 산화막, 폴리실리콘 중 적어도 하나의 성분으로 구성되는 단일층 또는 다중층 구조를 갖는
    반도체 소자의 제조 방법.
PCT/KR2023/010145 2022-07-22 2023-07-14 반도체 소자의 제조 방법 WO2024019440A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220091069 2022-07-22
KR10-2022-0091069 2022-07-22

Publications (1)

Publication Number Publication Date
WO2024019440A1 true WO2024019440A1 (ko) 2024-01-25

Family

ID=89618018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/010145 WO2024019440A1 (ko) 2022-07-22 2023-07-14 반도체 소자의 제조 방법

Country Status (3)

Country Link
KR (1) KR20240013665A (ko)
TW (1) TW202406012A (ko)
WO (1) WO2024019440A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102977A1 (en) * 2004-07-01 2006-05-18 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
KR20100047496A (ko) * 2008-10-29 2010-05-10 주식회사 동부하이텍 반도체 소자의 제조방법
KR20180061389A (ko) * 2015-10-23 2018-06-07 어플라이드 머티어리얼스, 인코포레이티드 진보된 cmp 및 리세스 플로우를 위한 갭필 필름 수정
KR20190101893A (ko) * 2018-02-22 2019-09-02 마이크로머티어리얼즈 엘엘씨 고품질 에칭 저항성 갭필 유전체 막의 퇴적 및 리플로우를 위한 방법
KR20220079671A (ko) * 2019-10-15 2022-06-13 어플라이드 머티어리얼스, 인코포레이티드 갭 충전 증착 공정

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102977A1 (en) * 2004-07-01 2006-05-18 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
KR20100047496A (ko) * 2008-10-29 2010-05-10 주식회사 동부하이텍 반도체 소자의 제조방법
KR20180061389A (ko) * 2015-10-23 2018-06-07 어플라이드 머티어리얼스, 인코포레이티드 진보된 cmp 및 리세스 플로우를 위한 갭필 필름 수정
KR20190101893A (ko) * 2018-02-22 2019-09-02 마이크로머티어리얼즈 엘엘씨 고품질 에칭 저항성 갭필 유전체 막의 퇴적 및 리플로우를 위한 방법
KR20220079671A (ko) * 2019-10-15 2022-06-13 어플라이드 머티어리얼스, 인코포레이티드 갭 충전 증착 공정

Also Published As

Publication number Publication date
TW202406012A (zh) 2024-02-01
KR20240013665A (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
KR100230431B1 (ko) 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
WO2010024595A2 (ko) 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한 시모스 이미지 센서 및 그 제조방법
KR100550779B1 (ko) 플래쉬 메모리 소자의 제조 방법
US6573168B2 (en) Methods for forming conductive contact body for integrated circuits using dummy dielectric layer
KR100455799B1 (ko) 장벽층 제작을 이용한 반도체 공정법
US7015144B2 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same
US6875670B2 (en) Trench isolation method
JP2001035916A (ja) 浅いトレンチ素子分離形成方法
WO2024019440A1 (ko) 반도체 소자의 제조 방법
KR20040050971A (ko) 반도체 소자를 제조하기 위한 갭 필 방법
JP2000183149A (ja) 半導体装置
KR20090019131A (ko) 반도체 메모리 소자의 유전체막 형성 방법
KR100972675B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010063713A (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
US20020142550A1 (en) Semiconductor device and method of manufacturing the same
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100271400B1 (ko) 트랜치구조를이용한반도체소자의절연막형성방법
US6828208B2 (en) Method of fabricating shallow trench isolation structure
KR100242385B1 (ko) 반도체장치의 소자격리방법
JP2003309169A (ja) 半導体装置の製造方法
KR100315447B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JPH08130259A (ja) 半導体記憶素子
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040050512A (ko) 반도체소자의 소자분리막 형성방법
KR20000074388A (ko) 트렌치 격리 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23843289

Country of ref document: EP

Kind code of ref document: A1