WO2023286197A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2023286197A1
WO2023286197A1 PCT/JP2021/026433 JP2021026433W WO2023286197A1 WO 2023286197 A1 WO2023286197 A1 WO 2023286197A1 JP 2021026433 W JP2021026433 W JP 2021026433W WO 2023286197 A1 WO2023286197 A1 WO 2023286197A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier wave
current
converter
frequency
phase
Prior art date
Application number
PCT/JP2021/026433
Other languages
English (en)
French (fr)
Inventor
基 豊田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN202180100350.3A priority Critical patent/CN117616678A/zh
Priority to PCT/JP2021/026433 priority patent/WO2023286197A1/ja
Priority to DE112021007968.9T priority patent/DE112021007968T5/de
Priority to US18/574,070 priority patent/US20240243671A1/en
Priority to KR1020247000045A priority patent/KR20240016409A/ko
Priority to JP2023534508A priority patent/JP7466779B2/ja
Publication of WO2023286197A1 publication Critical patent/WO2023286197A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M5/4585—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only having a rectifier with controlled elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/50—Reduction of harmonics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel

Definitions

  • This application relates to a power converter.
  • Patent Document 1 discloses a converter that converts three-phase AC power to DC power, an inverter that converts DC power to three-phase AC power, a smoothing capacitor connected between the converter and the inverter, and a phase difference carrier generation.
  • a power conversion system comprising means is disclosed.
  • the power conversion system of Patent Document 1 uses phase difference carrier generation means to generate a carrier (carrier wave) for PWM (Pulse Width Modulation) control of one converter and an inverter as the other converter.
  • PWM Pulse Width Modulation
  • the technology disclosed in the present specification efficiently reduces carrier ripple current flowing into a capacitor arranged between two converters in a power conversion device having two converters with different modulation schemes. aim.
  • the power conversion device includes a converter that converts first AC power input from an AC power supply into DC power, an inverter that converts DC power output from the converter into second AC power, and a high potential side that transmits DC power. It has a capacitor connected to the wiring and the low potential side wiring, and a control circuit for controlling the converter and the inverter.
  • the control circuit includes a converter control circuit that generates a first control signal for controlling a plurality of switching elements in the converter based on the first carrier wave, and a second carrier wave that has a different frequency and phase than the first carrier wave.
  • an inverter control circuit that uses a modulation method different from that of the first control signal and generates a second control signal that controls a plurality of switching elements in the inverter; and a carrier wave generator that generates a first carrier wave and a second carrier wave. and a circuit.
  • the frequency of the first carrier wave and the frequency of the second carrier wave have a predetermined relationship based on the current flowing into or out of the capacitor.
  • An example of the power converter disclosed in the present specification is a first control signal and a second control signal having different modulation schemes, frequencies, and phases, and having a predetermined relationship between the frequencies. is controlled, the carrier ripple current flowing into the capacitor can be efficiently reduced.
  • FIG. 1 is a diagram showing a configuration of a power converter according to Embodiment 1;
  • FIG. 2 is a diagram showing the configuration of the converter of FIG. 1;
  • FIG. 2 is a diagram showing the configuration of an inverter in FIG. 1;
  • FIG. 2 is a diagram showing a configuration of a control circuit in FIG. 1;
  • FIG. 5 is a diagram showing a configuration of a converter control circuit of FIG. 4;
  • FIG. 5 is a diagram showing a configuration of an inverter control circuit in FIG. 4;
  • FIG. 5 is a diagram showing the configuration of a carrier phase arithmetic circuit in FIG. 4;
  • FIG. 8 is a diagram showing the configuration of the phase detector of FIG. 7;
  • FIG. 8 is a diagram showing the configuration of the phase detector of FIG. 7;
  • FIG. 5 is a diagram showing the configuration of a first example of the carrier wave generation circuit of FIG. 4;
  • FIG. 5 is a diagram showing a configuration of a second example of the carrier wave generation circuit of FIG. 4;
  • FIG. 6 is a diagram showing a first example of a duty ratio signal generated by the converter control circuit of FIG. 5;
  • FIG. 6 is a diagram showing a second example of a duty ratio signal generated by the converter control circuit of FIG. 5;
  • FIG. 6 is a diagram showing a third example of a duty ratio signal generated by the converter control circuit of FIG. 5;
  • FIG. 7 is a diagram showing a first example of a duty ratio signal generated by the inverter control circuit of FIG. 6;
  • FIG. 6 is a diagram showing a first example of a duty ratio signal generated by the inverter control circuit of FIG. 6;
  • FIG. 7 is a diagram showing a second example of a duty ratio signal generated by the inverter control circuit of FIG. 6;
  • FIG. FIG. 2 is a diagram for explaining a current flowing through a capacitor in FIG. 1;
  • FIG. 17 is a diagram showing frequency components of the two-phase modulation scheme in the capacitor current of FIG. 16;
  • FIG. 17 is a diagram showing frequency components of a three-phase modulation scheme in the capacitor current of FIG. 16;
  • 4 is a diagram showing a first example of adjustment frequencies according to Embodiment 1.
  • FIG. FIG. 5 is a diagram showing a second example of adjustment frequencies according to Embodiment 1; It is a figure which shows the frequency component of the capacitor current in the power converter device of a comparative example.
  • FIG. 4 is a diagram showing frequency components of a capacitor current in the power conversion device according to Embodiment 1;
  • FIG. FIG. 11 is a diagram showing another example of the frequency generation circuit of FIGS. 9 and 10;
  • FIG. FIG. 7 is a diagram showing the configuration of a power conversion device according to Embodiment 2;
  • 25 is a diagram showing a configuration of a control circuit of FIG. 24;
  • FIG. 26 is a diagram showing the configuration of a first example of the carrier wave generation circuit of FIG. 25;
  • FIG. FIG. 26 is a diagram showing a configuration of a second example of the carrier wave generation circuit of FIG. 25;
  • FIG. 28 is a diagram showing another example of the frequency generation circuit of FIGS. 26 and 27;
  • FIG. 26 is a diagram showing a duty ratio signal generated by the converter control circuit of FIG. 25;
  • FIG. 26 is a diagram showing a duty ratio signal generated by the inverter control circuit of FIG. 25;
  • FIG. FIG. 10 is a diagram showing a configuration of a power conversion device according to Embodiment 3;
  • 32 is a diagram showing a configuration of a control circuit in FIG. 31;
  • FIG. 33 is a flow chart showing the operation of the carrier phase arithmetic circuit of FIG. 32;
  • FIG. 13 is a diagram showing the configuration of a power conversion device according to Embodiment 4;
  • 35 is a diagram showing the configuration of the control circuit of FIG. 34;
  • FIG. 35 is a diagram showing a configuration of a converter control circuit of FIG. 34;
  • FIG. 10 is a diagram showing a configuration of a power conversion device according to Embodiment 3;
  • 32 is a diagram showing a configuration of a control circuit in FIG. 31;
  • FIG. 33 is
  • FIG. 35 is a diagram showing a configuration of an inverter control circuit of FIG. 34;
  • FIG. FIG. 10 is a diagram showing frequency components of a capacitor current in the power conversion device according to Embodiment 4;
  • FIG. 13 is a diagram showing a configuration of a power conversion device according to Embodiment 5;
  • FIG. 13 is a diagram showing a configuration of another power conversion device according to Embodiment 5;
  • FIG. 10 is a diagram showing another hardware configuration example that implements the functions of the control circuit;
  • FIG. 1 is a diagram showing a configuration of a power converter according to Embodiment 1.
  • FIG. 2 is a diagram showing the configuration of the converter in FIG. 1
  • FIG. 3 is a diagram showing the configuration of the inverter in FIG. 4 is a diagram showing the configuration of the control circuit in FIG. 1
  • FIG. 5 is a diagram showing the configuration of the converter control circuit in FIG. 6 is a diagram showing the configuration of the inverter control circuit in FIG. 4
  • FIG. 9 and 10 are diagrams showing configurations of a first example and a second example of the carrier wave generation circuit of FIG. 4, respectively.
  • FIG. 11 is a diagram showing first, second, and third examples of duty ratio signals generated by the converter control circuit of FIG. 5, respectively.
  • 14 and 15 are diagrams showing a first example and a second example of the duty ratio signal generated by the inverter control circuit of FIG. 6, respectively.
  • FIG. 16 is a diagram for explaining the current flowing through the capacitor in FIG. 17 and 18 are diagrams showing the frequency components of the two-phase modulation method and the three-phase modulation method in the capacitor current of FIG. 16, respectively.
  • 19 and 20 are diagrams showing a first example and a second example of the adjustment frequency according to Embodiment 1, respectively.
  • FIG. 21 is a diagram showing frequency components of a capacitor current in the power converter of the comparative example, and FIG.
  • FIG. 22 is a diagram showing frequency components of the capacitor current in the power converter according to the first embodiment.
  • FIG. 23 is a diagram showing another example of the frequency generation circuit of FIGS. 9 and 10.
  • FIG. A power conversion device 100 as an example shown in FIG. 1 is a power conversion device that supplies a second AC power converted from a first AC power input from an AC power supply 1 to an electric motor 6 as a load.
  • the power conversion device 100 includes a main circuit 90 that supplies the second AC power converted from the first AC power input from the AC power supply 1 to the electric motor 6 as a load, a control circuit 7 that controls the main circuit 90, a main voltage detectors 48a, 48b, 48c, and 48d for detecting the voltage of the circuit 90; current detectors 49a, 49b, 49c, 49d, 49e, 49f, 49g, and 49h for detecting the current of the main circuit 90; , and a detector 39 for detecting state information such as velocity ⁇ .
  • the main circuit 90 includes a power line 51 that transmits first AC power that is AC power output from a three-phase AC power supply 1, a reactor 2 that is interposed in the three-phase power line 51, and converts the first AC power into DC power.
  • the converter 3 the high-potential side wiring 45p and the low-potential side wiring 45n that transmit the DC power output from the converter 3, the DC power output from the converter 3 is the AC power of a predetermined arbitrary frequency. Equipped with an inverter 5 that converts to AC power, a power line 52 that transmits the second AC power output from the inverter 5 to the electric motor 6 that is a load, and a capacitor 4 that is connected to the high potential side wiring 45p and the low potential side wiring 45n.
  • the three-phase power line 51 includes an r-phase power line 51r, an s-phase power line 51s, and a t-phase power line 51t.
  • the three-phase power lines 52 include a u-phase power line 52u, a v-phase power line 52v, and a w-phase power line 52w.
  • the reactor 2 is used to limit the three-phase AC current flowing through the three-phase power line 51, and is interposed in each of the r-phase, s-phase, and t-phase power lines 51r, 51s, and 51t.
  • the converter 3 includes three legs in which two switching elements, that is, two arms are connected in series between the high potential side wiring 71p and the low potential side wiring 71n. are connected at the midpoint (connection point) of The midpoint of each leg of converter 3 is connected to each phase of AC power supply 1 via power line 51 .
  • the converter 3 has two power conversion elements such as a transistor Tr such as an IGBT (Insulated Gate Bipolar Transistor) and a freewheeling diode d connected in anti-parallel to the transistor Tr to form one arm.
  • the converter 3 shown in FIG. 2 has six arms, that is, six switching elements Q3a to Q3f.
  • a leg configured by connecting the switching element Q3a and the switching element Q3b in series has an AC input terminal 41r to which AC power is input between the two switching elements Q3a and Q3b.
  • a leg configured by connecting the switching element Q3c and the switching element Q3d in series has an AC input terminal 41s to which AC power is input between the two switching elements Q3c and Q3d.
  • a leg configured by connecting the switching element Q3e and the switching element Q3f in series has an AC input terminal 41t to which AC power is input between the two switching elements Q3e and Q3f.
  • the reference numerals of the switching elements in the converter 3 generally use Q3, and use Q3a to Q3f when distinguishing between them.
  • the gate of the switching element Q3a is connected to the control terminal 46a to which the control signal s3a is input, and the gate of the switching element Q3b is connected to the control terminal 46b to which the control signal s3b is input.
  • the gate of switching element Q3c is connected to control terminal 46c to which control signal s3c is input, and the gate of switching element Q3d is connected to control terminal 46d to which control signal s3d is input.
  • the gate of switching element Q3e is connected to control terminal 46e to which control signal s3e is input, and the gate of switching element Q3f is connected to control terminal 46f to which control signal s3f is input.
  • the converter 3 includes DC output terminals 42p and 42n for outputting DC power.
  • the high potential side wiring 71p is connected to the high potential side wiring 45p via the DC output terminal 42p, and the low potential side wiring 71n is connected to the low potential side wiring 45n via the DC output terminal 42n.
  • the code of the control signal in the converter 3 uses s3 collectively, and s3a to s3f when distinguishing between them.
  • the inverter 5 includes three legs in which two switching elements, that is, two arms are connected in series between the high potential side wiring 72p and the low potential side wiring 72n, and each phase of the three-phase power line 52 is connected to each leg. connected at the midpoint of The midpoint of each leg of inverter 5 is connected to each phase of electric motor 6 via power line 52 .
  • the inverter 5 forms one arm with two power conversion elements, for example, a transistor Tr such as an IGBT and a free wheel diode d connected in anti-parallel to the transistor Tr.
  • the inverter 5 shown in FIG. 3 has six arms, that is, six switching elements Q5a to Q5f.
  • a leg configured by connecting the switching element Q5a and the switching element Q3b in series has an AC output terminal 44u from which AC power is output between the two switching elements Q5a and Q5b.
  • a leg configured by connecting the switching element Q5c and the switching element Q5d in series has an AC output terminal 44v from which AC power is output between the two switching elements Q5c and Q5d.
  • a leg configured by connecting the switching element Q5e and the switching element Q5f in series has an AC output terminal 44w from which AC power is output between the two switching elements Q5e and Q5f.
  • the reference numerals of the switching elements in the inverter 5 generally use Q5, and use Q5a to Q5f when distinguishing between them.
  • the gate of the switching element Q5a is connected to the control terminal 47a to which the control signal s5a is input, and the gate of the switching element Q5b is connected to the control terminal 47b to which the control signal s5b is input.
  • the gate of switching element Q5c is connected to control terminal 47c to which control signal s5c is input, and the gate of switching element Q5d is connected to control terminal 47d to which control signal s5d is input.
  • the gate of the switching element Q5e is connected to the control terminal 47e to which the control signal s5e is input, and the gate of the switching element Q5f is connected to the control terminal 47f to which the control signal s5f is input.
  • the inverter 5 includes DC input terminals 43p and 43n to which DC power is input.
  • the high potential side wiring 72p is connected to the high potential side wiring 45p via the DC input terminal 43p, and the low potential side wiring 72n is connected to the low potential side wiring 45n via the DC input terminal 43n.
  • s5 is used collectively, and s5a to s5f are used for distinction.
  • the capacitor 4 is used to smooth the DC power output from the converter 3.
  • An aluminum electrolytic capacitor, a film capacitor, or the like can be used as the capacitor 4, and a single capacitor may be used, or a plurality of capacitors may be used in a series or parallel configuration.
  • Switching elements Q3a to Q3f and Q5a to Q5f used in converter 3 and inverter 5 are not limited to IGBTs in which freewheeling diodes d are connected in antiparallel.
  • the switching elements Q3a to Q3f and Q5a to Q5f are MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) in which a free wheel diode d is connected in anti-parallel between the source and drain, or a cascode GaN-HEMT (Gallium Nitride-High Mobility Transistor). etc. can be used. Further, the free wheel diode d may be a diode built in the IGBT, MOSFET, or GaN-HEMT, or may be provided as an external diode.
  • MOSFETs Metal Oxide Semiconductor Field Effect Transistor
  • GaN-HEMT GaN-High Mobility Transistor
  • the electric motor 6 is a load that is rotated by the three-phase AC power output from the inverter 5, and may be a synchronous machine or an induction machine.
  • the control circuit 7 generates a control signal s3 for the converter 3 and a control signal s5 for the inverter 5 based on the input voltage, current, state information of the electric motor 6, and a command value input from a higher control device. , controls the main circuit 90 of the power converter 100 .
  • the currents input to the control circuit 7 are the input currents ir, is, and it of each phase in the AC power input from the three-phase AC power supply 1 to the main circuit 90, the output current i3 of the converter 3, and the input current of the inverter 5.
  • the voltages input to the control circuit 7 are the input voltages vrs, vst, and vtr input to the main circuit 90 from the three-phase AC power supply 1 and the DC voltage Vdc of the capacitor 4 .
  • the input voltages vrs, vst, vtr are detected by voltage detectors 48a, 48b, 48c, respectively.
  • DC voltage Vdc is detected by voltage detector 48d.
  • phase currents do not need to be detected for all three phases, and two of them may be detected and the third phase may be calculated within the control circuit 7 . In that case, the number of detectors can be reduced, although the stability of the control is degraded.
  • the power converter 100 of Embodiment 1 is an example in which the converter 3 is driven by the two-phase modulation method and the inverter 5 is driven by the three-phase modulation method.
  • the control circuit 7 includes a converter control circuit 8 , an inverter control circuit 9 , a carrier phase calculation circuit 10 and a carrier wave generation circuit 11 .
  • Converter control circuit 8 receives input voltages vrs, vst, and vtr input from three-phase AC power supply 1; *, based on the d-axis current command value id3*, high power factor control of the AC input current is performed, and a control signal s3 to be output to the gates of the switching elements Q3a to Q3f of the converter 3 is generated.
  • the converter control circuit 8 performs PWM control of the converter 3 by the control signal s3. Details of the configuration and operation of converter control circuit 8 will be described later.
  • the inverter control circuit 9 outputs the output currents iu, iv, and iw to the electric motor 6, the phase th which is the state information of the electric motor 6, the detected value of the speed ⁇ , the speed command value ⁇ *, and the d-axis current command value id5*. Based on this, the control signal s5 to be output to the gates of the switching elements Q5a to Q5f of the inverter 5 is generated.
  • the inverter control circuit 9 performs PWM control of the inverter 5 by the control signal s5. Details of the configuration and operation of the inverter control circuit 9 will be described later.
  • Carrier phase calculation circuit 10 calculates carrier phase difference ⁇ def, which is the phase difference between the first carrier wave used to generate control signal s3 for converter 3 and the second carrier wave used to generate control signal s5 for inverter 5. to calculate More specifically, the carrier phase calculation circuit 10 generates a converter signal generated by PWM control based on the detected value of the output current i3 of the converter 3, the detected value of the input current i5 of the inverter 5, and a predetermined reference frequency fsw0. A carrier phase difference ⁇ def, which is the phase difference between the phase of the carrier ripple current on the inverter side and the phase of the carrier ripple current on the inverter side generated by PWM control, is calculated. Output current i3 of converter 3 includes carrier ripple current of converter 3, and input current i5 of inverter 5 includes carrier ripple current of inverter 5. FIG.
  • the carrier wave generation circuit 11 generates a two-phase modulated carrier wave Scr2 and a three-phase modulated carrier wave Scr2 based on the carrier phase difference ⁇ def of the carrier ripple current, the reference frequency fsw0, and the frequency on the input side, that is, the frequency fin of the AC power supply 1. Generate wave Scr3. Details of the configuration and operation of the carrier wave generation circuit 11 will be described later.
  • the power conversion device 100 boosts the DC voltage Vdc of the capacitor 4 to a desired value while controlling the AC current input from the three-phase AC power supply 1, ie, the input currents ir, is, and it, with the converter 3 at a high power factor.
  • the inverter 5 converts the AC power into AC power having an arbitrary and desired frequency to operate the electric motor 6 which is a load.
  • the power conversion device 100 operates the electric motor 6 with an alternating current, that is, the output currents iu, iv, and iw will be described.
  • the converter control circuit 8 includes a PLL (Phase Locked Loop) calculator 12, a dq converter 13, a dq inverse converter 14, a carrier comparator 15, a gate drive circuit 35, adders/subtractors 53a, 53b, 53c, calculators 54a, 54b. , 54c.
  • the PLL calculator 12 calculates phase information ⁇ i synchronized with the AC waveform from the detected values of the input voltages vrs, vst, and vtr of the three-phase AC power supply 1 .
  • the command value for controlling the DC voltage Vdc to the DC voltage command value Vdc* is obtained. (output of calculator 54a) is generated.
  • the dq converter 13 dq-converts the input currents ir, is, and it input from the three-phase AC power supply 1 using the phase information ⁇ i. generates a certain d-axis current id3.
  • the q-axis signal si1 is generated by PI-controlling the q-axis current iq3 by the adder/subtractor 53b and the PI calculator 54b so as to follow the command value output from the calculator 54a.
  • the d-axis current id3 is set to a d-axis current command value id3 that is basically zero.
  • a d-axis signal si2 is generated by performing PI control so as to follow *.
  • the dq inverse transformer 14 generates duty ratio signals Dur, Dus, and Dut based on the phase information ⁇ i, the q-axis signal si1, and the d-axis signal si2.
  • the carrier comparator 15 compares the duty ratio signals Dur, Dus, and Dut with the two-phase modulated carrier wave Scr2 input from the carrier wave input terminal 37 to generate a digital control signal s3p for PWM control.
  • the gate drive circuit 35 generates an analog control signal s3 from the digital control signal s3p.
  • the signals shown in FIGS. 11 to 13 can be applied to the duty ratio signals Dur, Dus, and Dut of the two-phase modulation method.
  • a first example of the duty ratio signals Dur, Dus, Dut shown in FIG. 11 is a so-called stuck signal.
  • a second example of the duty ratio signals Dur, Dus, Dut shown in FIG. 12 is a so-called underlined signal.
  • a third example of the duty ratio signals Dur, Dus and Dut shown in FIG. 13 is a so-called superimposed signal. 11, 12 and 13, the vertical axis is voltage and the horizontal axis is phase.
  • the inverter control circuit 9 includes a dq converter 16, a dq inverse converter 17, a carrier comparator 18, a gate drive circuit 36, adders/subtractors 53d, 53e, 53f, and calculators 54d, 54e, 54f.
  • the difference between the speed ⁇ of the electric motor 6 and the speed command value ⁇ * is PI-controlled by the adder/subtractor 53d and the calculator 54d, so that the command value (calculator 54d output) is generated.
  • the dq converter 16 performs dq conversion on the output currents iu, iv, and iw output to the electric motor 6 using the phase th of the electric motor 6 to obtain a q-axis current iq5 that is an active current component and a d-axis current that is a reactive current component. Generate current id5.
  • the adder/subtractor 53f and the PI calculator 54f set the d-axis current id5 to a d-axis current command value id5* that is basically zero.
  • a d-axis signal si4 is generated by PI control to follow.
  • the q-axis signal si3 is generated by PI-controlling the q-axis current iq5 by the adder/subtractor 53e and the PI calculator 54e so as to follow the command value output from the calculator 54d.
  • the dq inverter 17 generates duty ratio signals Duu, Duv and Duw based on the phase th of the electric motor 6, the q-axis signal si3 and the d-axis signal si4.
  • the carrier comparator 18 compares the duty ratio signals Duu, Duv, and Duw with the three-phase modulated carrier wave Scr3 input from the carrier wave input terminal 38 to generate a digital control signal s5p for PWM control.
  • the gate drive circuit 36 generates an analog control signal s5 from the digital control signal s5p.
  • the inverter control circuit 9 is based on a three-phase modulation carrier wave Scr3 having a frequency and phase different from those of the two-phase modulation carrier wave Scr2.
  • a control signal s5 is generated to control the elements Q5a-Q5f.
  • the signals shown in FIGS. 14 and 15 can be applied to the duty ratio signals Duu, Duv, and Duw of the three-phase modulation method.
  • a first example of the duty ratio signals Duu, Duv, and Duw shown in FIG. 14 is a sine wave signal.
  • a second example of the duty ratio signals Duu, Duv, and Duw shown in FIG. 12 is a cubic superimposed wave signal. 14 and 15, the vertical axis is voltage and the horizontal axis is phase.
  • calculators 54d, 54e, and 54f shown in the inverter control circuit 9 of FIG. 6 may perform not only PI control, but also P control, I control, and PID control.
  • the carrier phase calculation circuit 10 includes a phase detector 19a that detects a phase ⁇ 3s that is the phase of the reference frequency fsw0 component in the output current i3 that is the current on the converter 3 side; Based on the input current i5 of the inverter 5 and the reference frequency fsw0, the phase detector 19b detects the phase ⁇ 5s, which is the phase of the reference frequency fsw0 component in the input current i5, which is the current on the inverter 5 side.
  • a phase difference calculator 20 is provided for calculating a carrier phase difference ⁇ def, which is a phase difference.
  • the phase detectors 19a and 19b are, for example, the phase detector 19 shown in FIG.
  • the phase detector 19 shown in FIG. 8 generates a sine wave and a cosine wave with a reference frequency fsw0 input from the terminal 57b, and the current input from the terminal 57a is band-limited by a BPF (Band Pass Filter).
  • a sine wave component and a cosine wave component of a desired frequency component are extracted by multiplying by the frequency component of fsw0. By calculating their arc tangents, the phase of the input current is calculated.
  • the configuration of phase detector 19 will be described in detail.
  • the phase detector 19 includes filters 55a, 55b, 55c and calculators 56a, 56b, 56c, 56d, 56e.
  • the filter 55a is a BPF
  • the filters 55b and 55c are LPFs (Low Pass Filters).
  • the computing unit 56a computes the sine wave component
  • the computing unit 56b computes the cosine wave component.
  • Arithmetic units 56c and 56d multiply two inputs.
  • the computing unit 56e computes the arctangent from the sine wave component and the cosine wave component, and outputs the phase from the terminal 57c.
  • the phase detector 19a receives the output current i3 and the reference frequency fsw0 from terminals 57a and 57b, respectively, and outputs the phase ⁇ 3s of the reference frequency fsw0 component in the output current i3 from the terminal 57c.
  • the phase detector 19b receives an input current i5 and a reference frequency fsw0 from terminals 57a and 57b, respectively, and outputs a phase ⁇ 5s of the component of the reference frequency fsw0 in the input current i5 from a terminal 57c.
  • the directions of the input current i5, the output current i3, and the capacitor current ic are respectively indicated by the directions of the arrows shown in FIG.
  • derivation of the carrier phase difference ⁇ def is not limited to the circuit shown in FIG. For example, it may be detected by mounting a phase difference detection IC (Integrated Circuit). Further, the calculation of the carrier phase difference ⁇ def may be performed by hardware or software. Furthermore, a table of phase difference data corresponding to load conditions is built in advance, and the carrier phase difference ⁇ def may be obtained by reading the data in the table each time.
  • the carrier wave generation circuit 11 generates two-phase modulation carrier waves Scr2 and Scr3 based on the carrier phase difference ⁇ def of the carrier ripple current, the reference frequency fsw0, and the frequency on the input side, that is, the frequency fin of the AC power supply 1.
  • a phase modulation carrier wave Scr3 is generated.
  • the carrier wave frequency fsw2 in the carrier wave Scr2 of the two-phase modulation method and the carrier wave frequency fsw3 in the carrier wave Scr3 of the three-phase modulation method are predetermined based on the current flowing into the capacitor 4 or the current flowing out from the capacitor 4, that is, the capacitor current ic.
  • FIG. 17 shows an outline of FFT (Fast Fourier Transform) results for the current input to and output from the capacitor 4 in the two-phase modulation method, that is, the capacitor current ic.
  • FIG. 18 shows the outline of the FFT result of the current input/output to/from the capacitor 4 in the three-phase modulation method, that is, the capacitor current ic. 17 and 18, the vertical axis is current and the horizontal axis is frequency. 17 and 18 show only high frequency components.
  • FFT Fast Fourier Transform
  • Frequency f1 is fsw0-3*fin and frequency f2 is fsw0+3*fin.
  • Frequency f3 is 2 ⁇ fsw0 and frequency f4 is 3 ⁇ fsw0 ⁇ 6 ⁇ fin.
  • Frequency f5 is 3*fsw0+6*fin, and frequency f6 is 4*fsw0.
  • frequency component 81a is a DC component.
  • Frequency components 81b, 81c, 81d, 81e, 81f, and 81g are components of frequencies f1, f2, f3, f4, f5, and f6, respectively.
  • frequency components 81b and 81c are the maximum frequency components.
  • frequency component 82a is a DC component.
  • Frequency components 82b, 82c, 82d, 82e, 82f, and 82g are components of frequencies f1, f2, f3, f4, f5, and f6, respectively.
  • the frequency component 82d is the maximum frequency component.
  • FIG. 19 shows the adjustment frequency fad for matching the frequency of the frequency component 81b in the two-phase modulation method and the frequency of the frequency component 82d in the three-phase modulation method.
  • FIG. 20 shows the adjustment frequency fad for matching the frequency of the frequency component 81c in the two-phase modulation method and the frequency of the frequency component 82d in the three-phase modulation method.
  • the adjustment frequency fad in FIG. 19 is expressed by equation (3)
  • the adjustment frequency fad in FIG. 20 is expressed by equation (4).
  • fad fsw0+3 ⁇ fin (3)
  • fad fsw0 ⁇ 3 ⁇ fin (4)
  • the maximum frequency components occur at different frequencies in the two-phase modulation method and the three-phase modulation method.
  • the converter 3 and the inverter 5 having different modulation methods are driven at the same carrier wave frequency.
  • the maximum frequency components are different.
  • the power conversion device 100 of Embodiment 1 includes a converter 3 and an inverter 5 with different modulation methods, and the carrier wave frequency fsw2 in the carrier wave Scr2 of the two-phase modulation method and the carrier wave in the carrier wave Scr3 of the three-phase modulation method Since the frequency fsw3 and the frequency fsw3 have a predetermined relationship such as the formulas (1) and (2), by matching the phases of the current on the converter 3 side and the current on the inverter 5 side, the converter 3 and the carrier ripple current of the inverter 5 can be sufficiently reduced.
  • the phase adjustment between the current on the converter 3 side and the current on the inverter 5 side is performed so that the maximum frequency components of each of them match at the same time.
  • the effect of reducing the carrier ripple current due to the phase adjustment between the current on the converter 3 side and the current on the inverter 5 side becomes smaller as the frequency difference increases from the calculated values calculated by the equations (1) and (2).
  • FIG. 9 shows the carrier wave generation circuit 11 when the carrier wave frequency fsw3 of the inverter 5 is the reference frequency fsw0 and the carrier wave frequency fsw2 of the converter 3 satisfies the expression (1).
  • the carrier wave generating circuit 11 shown in FIG. 9 includes a frequency generating circuit 33, a carrier signal generator 21, and a phase delay device 22.
  • the frequency generation circuit 33 generates carrier wave frequencies fsw2 and fsw3 based on the reference frequency fsw0 and the frequency fin of the three-phase AC power supply 1 .
  • the carrier signal generator 21 generates a carrier wave Scr3 whose frequency is the carrier wave frequency fsw3 and which is a sawtooth waveform or triangular waveform signal.
  • the carrier signal generator 21 generates a carrier wave Scr2p before phase adjustment, which has a carrier wave frequency fsw2 and is a sawtooth waveform or triangular waveform signal.
  • the phase delay device 22 adds the carrier phase difference ⁇ def to the carrier wave Scr2p before phase adjustment to generate the carrier wave Scr2 after phase adjustment.
  • the frequency generation circuit 33 shown in FIG. 9 includes calculators 58a, 58b, and 58c.
  • the calculator 58a doubles the input signal.
  • the calculator 58b triples the input signal.
  • the calculator 58c adds the two input signals.
  • FIG. 10 shows the carrier wave generation circuit 11 when the carrier wave frequency fsw3 of the inverter 5 is the reference frequency fsw0 and the carrier wave frequency fsw2 of the converter 3 satisfies the expression (2).
  • the carrier wave generation circuit 11 shown in FIG. 10 differs from the carrier wave generation circuit 11 shown in FIG. 9 in the circuit configuration of the frequency generation circuit 33 . The parts different from the carrier wave generation circuit 11 shown in FIG. 9 will be mainly described.
  • the frequency generation circuit 33 shown in FIG. 10 includes calculators 58a, 58b, and 58d.
  • the calculator 58a doubles the input signal.
  • the calculator 58b triples the input signal.
  • the calculator 58d subtracts the input signal from the calculator 58b from the input signal from the calculator 58a.
  • FIGS. 9 and 10 show the frequency generating circuit 33 when the carrier wave frequency fsw3 of the inverter 5 is the reference frequency fsw0, but as shown in FIG. good.
  • Another frequency generation circuit 33 shown in FIG. 23 differs from the frequency generation circuit 33 shown in FIGS. 9 and 10 in that an arithmetic unit 58e is added to the input side of the arithmetic unit 58a.
  • the calculator 58e receives fsw3-fs as the reference frequency fsw0, and adds the frequency fs to the reference frequency fsw0 to generate the carrier wave frequency fsw3.
  • the other frequency generation circuit 33 shown in FIG. 23 is a circuit corresponding to equation (1).
  • Equations (1) and (2) show the relationship between the carrier wave frequency fsw2 and the carrier wave frequency fsw3. 11 can also generate carrier wave frequencies fsw2 and fsw3 that satisfy equations (1) and (2), like the carrier wave generating circuit 11 in FIGS.
  • Power converter 100 of Embodiment 1 drives converter 3 by control signal s3 generated by inputting carrier wave Scr2 to converter control circuit 8, and generates by inputting carrier wave Scr3 to inverter control circuit 9.
  • the carrier flowing into the capacitor 4 is reduced compared to the comparative example in which the carrier waves of the same frequency are used to operate the converters and inverters of different modulation schemes, such as the power conversion system of Patent Document 1. Ripple current can be sufficiently suppressed.
  • FIG. FIG. 22 shows the effective value of the capacitor current ic of the capacitor 4 in the power converter 100 of the first embodiment.
  • FIG. 21 shows the effective value of the capacitor current ic of the capacitor 4 in the power converter of the comparative example.
  • the power converter of the comparative example is the power converter of FIG. 1 when the carrier wave frequency fsw2 for the converter 3 and the carrier wave frequency fsw3 for the inverter 5 are operated at the same carrier wave frequency. 21 and 22, the vertical axis is current [Arms] and the horizontal axis is frequency [kHz].
  • the effective value of the capacitor current ic of the capacitor 4 in the power converter of the comparative example was 5.74 [Arms].
  • the effective value of the capacitor current ic of the capacitor 4 in the power converter 100 of Embodiment 1 was 4.68 [Arms].
  • the power conversion device 100 of Embodiment 1 has different modulation schemes, frequencies, and phases, and the converter is controlled by the control signals s3 and s5 having a predetermined frequency relationship. It can be confirmed that the capacitor current ic of the capacitor 4 can be reduced by controlling the inverter 3 and the inverter 5 .
  • the power conversion device 100 of the first embodiment can reduce the capacitor current ic of the capacitor 4, can suppress heat generation of the capacitor 4, and can use a smaller capacitor 4 than the power conversion device of the comparative example.
  • the power converter 100 of Embodiment 1 supplies the second AC power converted from the first AC power input from the AC power supply 1 to the load (motor 6).
  • the power conversion device 100 includes a converter 3 that converts first AC power input from an AC power supply 1 into DC power, an inverter 5 that converts DC power output from the converter 3 into second AC power, and DC power. It includes a capacitor 4 connected to the high-potential wiring 45p and the low-potential wiring 45n for transmission, and a control circuit 7 for controlling the converter 3 and the inverter 5 .
  • the control circuit 7 generates a first control signal (control signal s3) for controlling the plurality of switching elements Q3a, Q3b, Q3c, Q3d, Q3e, Q3f in the converter 3 based on the first carrier wave (carrier wave Scr2).
  • an inverter control circuit 9 that generates a second control signal (control signal s5) for controlling the plurality of switching elements Q5a, Q5b, Q5c, Q5d, Q5e, and Q5f in the inverter 5, and a first carrier wave (carrier wave Scr2 ) and a carrier wave generation circuit 11 that generates a second carrier wave (carrier wave Scr3).
  • the frequency (carrier wave frequency fsw2) of the first carrier wave (carrier wave Scr2) and the frequency (carrier wave frequency fsw3) of the second carrier wave (carrier wave Scr3) are the current flowing into the capacitor 4 or the current flowing out of the capacitor 4. It has a predetermined relationship based on current.
  • the power conversion device 100 of Embodiment 1 has different modulation schemes, frequencies, and phases due to this configuration, and the first control signal (control signal s3) having a predetermined relationship between the frequencies, the second Since the converter 3 and the inverter 5 are controlled by the control signal (control signal s5), the carrier ripple current flowing into the capacitor 4 can be efficiently reduced.
  • FIG. 24 is a diagram showing the configuration of a power converter according to Embodiment 2
  • FIG. 25 is a diagram showing the configuration of the control circuit of FIG. 26 and 27 are diagrams showing configurations of a first example and a second example of the carrier wave generation circuit of FIG. 25, respectively.
  • FIG. 28 is a diagram showing another example of the frequency generation circuit of FIGS. 26 and 27.
  • FIG. 29 is a diagram showing duty ratio signals generated by the converter control circuit of FIG. 25, and
  • FIG. 30 is a diagram showing duty ratio signals generated by the inverter control circuit of FIG.
  • the power conversion device 100 of the second embodiment differs from the power conversion device 100 of the first embodiment in that the converter 3 is controlled by the three-phase modulation method and the inverter 5 is controlled by the two-phase modulation method. More specifically, in the power conversion device 100 of the second embodiment, the control circuit 7 outputs the two-phase modulation carrier wave Scr2 to the inverter control circuit 9, and outputs the three-phase modulation carrier wave Scr3 to the converter control circuit. 8 is different from the power conversion device 100 of the first embodiment in that a carrier wave generation circuit 24 is provided. The parts different from the power converter 100 of Embodiment 1 will be mainly described.
  • the control circuit 7 includes a converter control circuit 8, an inverter control circuit 9, a carrier phase calculation circuit 10, and a carrier wave generation circuit 24.
  • the carrier wave generation circuit 24 generates a two-phase modulation carrier wave Scr2 and a three-phase modulation carrier wave Scr2 based on the carrier phase difference ⁇ def of the carrier ripple current, the reference frequency fsw0, and the output-side frequency, that is, the drive frequency fm of the electric motor 6. Generate wave Scr3.
  • the carrier wave frequency fsw2 in the carrier wave Scr2 of the two-phase modulation method and the carrier wave frequency fsw3 in the carrier wave Scr3 of the three-phase modulation method are predetermined based on the current flowing into the capacitor 4 or the current flowing out from the capacitor 4, that is, the capacitor current ic. have a defined relationship.
  • the relationship between the carrier wave frequency fsw2 and the carrier wave frequency fsw3 satisfies the formulas (6) and (7), like the power conversion device 100 of the first embodiment, the power conversion system of Patent Document 1
  • the carrier ripple current flowing into the capacitor 4 can be sufficiently suppressed as compared with the comparative example in which the carrier wave of the same frequency operates the converters and inverters of different modulation schemes.
  • fsw2 2*fsw3+3*fm (6)
  • fsw2 2 ⁇ fsw3 ⁇ 3 ⁇ fm (7)
  • the method of deriving equations (6) and (7) is the same as the method of deriving equations (1) and (2) in the first embodiment.
  • the frequency fin in Embodiment 1 may be replaced with the driving frequency fm.
  • FIG. 26 shows the carrier wave generation circuit 24 when the carrier wave frequency fsw3 of the converter 3 is the reference frequency fsw0 and the carrier wave frequency fsw2 of the inverter 5 satisfies the expression (6).
  • the carrier wave generation circuit 24 shown in FIG. 26 includes a frequency generation circuit 33, a carrier signal generator 21, and a phase delay device 22.
  • FIG. The frequency generation circuit 33 generates carrier wave frequencies fsw2 and fsw3 based on the reference frequency fsw0 and the driving frequency fm of the electric motor 6.
  • the carrier signal generator 21 generates a carrier wave Scr3 whose frequency is the carrier wave frequency fsw3 and which is a sawtooth waveform or triangular waveform signal.
  • the carrier signal generator 21 generates a carrier wave Scr2p before phase adjustment, which has a carrier wave frequency fsw2 and is a sawtooth waveform or triangular waveform signal.
  • the phase delay device 22 adds the carrier phase difference ⁇ def to the carrier wave Scr2p before phase adjustment to generate the carrier wave Scr2 after phase adjustment.
  • the frequency generation circuit 33 shown in FIG. 26 is the same as the frequency generation circuit 33 shown in FIG. 9 except that the driving frequency fm is input.
  • FIG. 27 shows the carrier wave generation circuit 24 when the carrier wave frequency fsw3 of the converter 3 is the reference frequency fsw0 and the carrier wave frequency fsw2 of the inverter 5 satisfies the expression (7).
  • the carrier wave generation circuit 24 shown in FIG. 27 differs from the carrier wave generation circuit 24 shown in FIG. 26 in the circuit configuration of the frequency generation circuit 33 . The parts different from the carrier wave generating circuit 24 shown in FIG. 26 will be mainly described.
  • the frequency generation circuit 33 shown in FIG. 27 includes calculators 58a, 58b, and 58d.
  • the frequency generation circuit 33 shown in FIG. 27 is the same as the frequency generation circuit 33 shown in FIG. 10 except that the drive frequency fm is input.
  • the reference frequency fsw0 may be different from the carrier wave frequency fsw3.
  • Another frequency generating circuit 33 shown in FIG. 28 differs from the frequency generating circuit 33 shown in FIGS. 26 and 27 in that an operator 58e is added to the input side of the operator 58a.
  • the calculator 58e receives fsw3-fs as the reference frequency fsw0, and adds the frequency fs to the reference frequency fsw0 to generate the carrier wave frequency fsw3.
  • the other frequency generation circuit 33 shown in FIG. 28 is a circuit corresponding to equation (6).
  • the circuit corresponding to equation (7) subtracts the output value of the calculator 58b from the input of the calculator 58c, as in FIG.
  • Equations (6) and (7) show the relationship between the carrier wave frequency fsw2 and the carrier wave frequency fsw3. 24 can also generate carrier wave frequencies fsw2 and fsw3 that satisfy equations (6) and (7), like the carrier wave generating circuit 24 in FIGS.
  • the dq inverter 14 Since the converter control circuit 8 of the carrier wave generation circuit 24 receives the three-phase modulated carrier wave Scr3, the dq inverter 14 generates three-phase modulated duty ratio signals Dur, Dus, and Dut shown in FIG. do. Note that the duty ratio signals Dur, Dus, and Dut are not limited to sine wave signals, and may be cubic superimposed wave signals shown in FIG.
  • the carrier comparator 15 compares the duty ratio signals Dur, Dus, and Dut with the three-phase modulated carrier wave Scr3 input from the carrier wave input terminal 37 to generate a digital control signal s3p for PWM control. .
  • the gate drive circuit 35 generates an analog control signal s3 from the digital control signal s3p.
  • the inverter control circuit 9 of the carrier wave generation circuit 24 receives the two-phase modulated carrier wave Scr2, so that the dq inverse converter 17 converts the two-phase modulated duty ratio signals Duu, Duv, and Duw shown in FIG. Generate.
  • the duty ratio signals Duu, Duv, and Duw are not limited to the so-called top and bottom sticking signals, and may be the so-called bottom sticking signals or the so-called top sticking signals shown in FIGS. 12 and 13 .
  • the carrier comparator 18 compares the duty ratio signals Duu, Duv, and Duw with the two-phase modulated carrier wave Scr2 input from the carrier wave input terminal 38 to generate a digital control signal s5p for PWM control. .
  • the gate drive circuit 36 generates an analog control signal s5 from the digital control signal s5p.
  • the inverter control circuit 9 uses a different modulation method from the control signal s3 based on a two-phase modulation carrier wave Scr2 having a frequency and phase different from those of the three-phase modulation carrier wave Scr3.
  • a control signal s5 is generated to control the elements Q5a-Q5f.
  • Power converter 100 of Embodiment 2 drives converter 3 by control signal s3 generated by inputting carrier wave Scr3 to converter control circuit 8, and generates by inputting carrier wave Scr2 to inverter control circuit 9.
  • the inverter 5 By driving the inverter 5 with the control signal s5, like the power conversion device 100 of the first embodiment, converters and inverters of different modulation methods with the same frequency carrier wave as in the power conversion system of Patent Document 1 can be operated.
  • the carrier ripple current flowing into the capacitor 4 can be sufficiently suppressed as compared with the operating comparative example.
  • the power converter 100 of Embodiment 2 supplies the second AC power converted from the first AC power input from the AC power supply 1 to the load (motor 6).
  • the power conversion device 100 includes a converter 3 that converts first AC power input from an AC power supply 1 into DC power, an inverter 5 that converts DC power output from the converter 3 into second AC power, and DC power. It includes a capacitor 4 connected to the high-potential wiring 45p and the low-potential wiring 45n for transmission, and a control circuit 7 for controlling the converter 3 and the inverter 5 .
  • the control circuit 7 generates a first control signal (control signal s3) for controlling the plurality of switching elements Q3a, Q3b, Q3c, Q3d, Q3e, Q3f in the converter 3 based on the first carrier wave (carrier wave Scr3).
  • an inverter control circuit 9 that generates a second control signal (control signal s5) for controlling the plurality of switching elements Q5a, Q5b, Q5c, Q5d, Q5e, and Q5f in the inverter 5, and a first carrier wave (carrier wave Scr3 ) and a carrier wave generating circuit 24 for generating a second carrier wave (carrier wave Scr2).
  • the frequency (carrier wave frequency fsw3) of the first carrier wave (carrier wave Scr3) and the frequency (carrier wave frequency fsw2) of the second carrier wave (carrier wave Scr2) are the current flowing into the capacitor 4 or the current flowing out of the capacitor 4. It has a predetermined relationship based on current.
  • the power conversion device 100 of Embodiment 2 has a different modulation method, frequency, and phase due to this configuration, and the first control signal (control signal s3) having a predetermined relationship between the frequencies, the second Since the converter 3 and the inverter 5 are controlled by the control signal (control signal s5), the carrier ripple current flowing into the capacitor 4 can be efficiently reduced.
  • Embodiment 3. 31 is a diagram showing the configuration of a power converter according to Embodiment 3
  • FIG. 32 is a diagram showing the configuration of the control circuit of FIG. 33 is a flow chart showing the operation of the carrier phase arithmetic circuit of FIG. 32.
  • FIG. The power conversion device 100 of Embodiment 3 is provided with the carrier phase calculation circuit 26 for calculating the carrier phase difference ⁇ def based on the capacitor current ic detected by the current detector 49i. is different from the power conversion device 100 of form 1.
  • the parts different from the power converter 100 of Embodiment 1 will be mainly described.
  • the power converter 100 of the third embodiment includes a current detector 49i instead of the current detectors 49d and 49e in the power converter 100 of the first embodiment.
  • the control circuit 7 of the third embodiment includes a carrier phase calculation circuit 26 instead of the carrier phase calculation circuit 10 in the control circuit 7 of the first embodiment.
  • the operation of the carrier phase calculation circuit 26 will be described with reference to FIGS. 32 and 33.
  • FIG. FIG. 33 shows the case where the unit of the carrier phase difference ⁇ def is degrees. When the unit of the carrier phase difference ⁇ def is radian, "360" in step S07 is read as 2 ⁇ .
  • the carrier phase calculation circuit 26 minimizes the capacitor current ic, which is the current flowing into the capacitor 4 or the current flowing out of the capacitor 4.
  • the first carrier wave used to generate the control signal s3 for the converter 3 and the inverter 5 A carrier phase difference ⁇ def, which is a phase difference from the second carrier wave used to generate the control signal s5 of , is calculated. More specifically, the carrier phase calculation circuit 26 compares the current detection value In, which is detected at regular time intervals, with the previous current detection value Ib, and uses the adjustment values A and B to calculate the capacitor current
  • a carrier phase difference ⁇ def is calculated so that ic is minimized.
  • step S01 a current detection value In obtained by detecting the capacitor current ic at regular time intervals is acquired (current value acquisition procedure).
  • step S02 the adjustment value A is updated (adjustment value update procedure).
  • the adjustment value A is an adjustment value for adjusting the previously calculated carrier phase difference ⁇ def.
  • the initial value of the adjustment value A is used as the adjustment value A for the first time.
  • step S03 the current detection value In is compared with the previous current detection value Ib. If the current detection value In is greater than the current detection value Ib, the process proceeds to step S04, where the current detection value In is greater than the current detection value Ib. If not, the process proceeds to step S05 (current value comparison procedure).
  • step S03 it is determined that the current detection value In is greater than the current detection value Ib, and the process proceeds to step S04.
  • step S04 the adjustment value A is added to the previous carrier phase difference ⁇ def, and this value is set as a new carrier phase difference ⁇ def. Add 1 to the variable Cnt and set this value to the new variable Cnt.
  • An initial value ⁇ def0 is used for the initial carrier phase difference ⁇ def, and 0 (zero) is used for the initial variable Cnt.
  • the initial value ⁇ def0 is, for example, 0 (zero).
  • step S05 the adjustment value A is subtracted from the previous carrier phase difference ⁇ def, and this value is set as the new carrier phase difference ⁇ def. Subtract 1 from the variable Cnt and set this value to the new variable Cnt.
  • An initial value ⁇ def0 is used for the initial carrier phase difference ⁇ def, and 0 (zero) is used for the initial variable Cnt.
  • the initial value ⁇ def0 is, for example, 0 (zero).
  • Steps S04 and S05 are phase difference changing procedures.
  • step S06 if the absolute value of the variable Cnt is greater than 2, the adjustment value B is subtracted from the adjustment value A, and this value is set as the new adjustment value A. If the absolute value of the variable Cnt is 2 or less, the adjustment value B is added to the adjustment value A and this value is set as the new adjustment value A.
  • Step S06 is the next adjustment value setting procedure.
  • step S07 if the carrier phase difference ⁇ def is greater than 360, 360 is subtracted from the carrier phase difference ⁇ def and this value is set as a new carrier phase difference ⁇ def. If the carrier phase difference ⁇ def is less than 0, add 360 to the carrier phase difference ⁇ def and set this value to the new carrier phase difference ⁇ def.
  • Step S07 is a phase difference setting procedure, and a value within 360 degrees is calculated. After executing step S07, the initial carrier phase difference ⁇ def is completed. From the second time onwards, a new carrier phase difference ⁇ def is calculated using the adjustment value A and the carrier phase difference ⁇ def set in the previous steps S04 to S07.
  • steps S01 to S07 are executed each time the current detector 49i outputs a detection value. If the current detector 49i outputs a detection value in a time shorter than the execution time of steps S04 to S07, step S01 is executed after execution of step S07.
  • the carrier phase calculation circuit 26 adjusts the carrier phase difference ⁇ def by a large amount of change when the capacitor current ic of the capacitor 4 is far from the minimum value, and adjusts the carrier phase difference ⁇ def by a small amount of change when the capacitor current ic is near the minimum value. to adjust. Therefore, the power converter 100 of the third embodiment controls the converter 3 and the inverter 5 so that the capacitor current ic of the capacitor 4 becomes small, so that the capacitor current ic can be finally minimized.
  • the adjustment value A is the phase adjustment value
  • the adjustment value B corresponds to the fine adjustment change value of the phase adjustment value.
  • the adjustment values A and B may be any number. However, if the adjustment values A and B are set to small values, fine adjustment will increase the precision of the adjustment, but it will take time. On the other hand, if the adjustment values A and B are set to large values, the accuracy of adjustment is lowered, but the capacitor current ic can be reduced in a short period of time.
  • the power converter 100 of the third embodiment has different modulation schemes, frequencies, and phases, and the control signal s3 , the converter 3 and the inverter 5 are controlled by the control signal s5. Furthermore, the power conversion device 100 of the third embodiment can reduce the number of current detectors compared to the power conversion device 100 of the first embodiment, and can be configured at a lower cost.
  • Embodiment 4. 34 is a diagram showing the configuration of a power converter according to Embodiment 4
  • FIG. 35 is a diagram showing the configuration of the control circuit of FIG. 36 shows the configuration of the converter control circuit of FIG. 34
  • FIG. 37 shows the configuration of the inverter control circuit of FIG. 38 is a diagram showing frequency components of a capacitor current in the power converter according to Embodiment 4.
  • FIG. The power converter 100 of the fourth embodiment detects the d-axis current command values id3*, id5 This differs from the power converter 100 of the first embodiment in that the control circuit 7 includes a converter control circuit 28 and an inverter control circuit 29 that generate * and control signals s3 and s5.
  • the parts different from the power converter 100 of Embodiment 1 will be mainly described.
  • Converter control circuit 28 includes converter control circuit 8 shown in FIG. An effective value calculator 59b for calculating a current effective value i5e, which is the effective value of the input current i5, and a reactive current calculator 30 for calculating the d-axis current command value id3* from the current effective values i3e and i5e are added.
  • Inverter control circuit 29 includes inverter control circuit 9 shown in FIG. An effective value calculator 59d for calculating a current effective value i5e, which is the effective value of the input current i5, and a reactive current calculator 31 for calculating the d-axis current command value id5* from the current effective values i3e and i5e are added.
  • Reactive current calculator 30 compares current effective value i5e, which is the effective value of current on inverter 5 side, with current effective value i3e, which is the effective value of current on converter 3 side, and compares current effective value i5e to current effective value i3e.
  • the first reactive current command value that is, the d-axis current command value id3* is generated according to the difference between the current effective value i5e and the current effective value i3e. Since converter control circuit 28 generates control signal s3 using d-axis current command value id3* generated by reactive current calculator 30, the current amount of output current i3 increases, and input current i5 on inverter 5 side increases. A carrier ripple current flowing into the capacitor 4 caused by being larger than the output current i3 can be reduced.
  • Reactive current calculator 31 compares effective current value i5e, which is the effective value of current on inverter 5 side, and effective current value i3e, which is the effective value of current on converter 3 side, and compares current effective value i3e to current effective value i5e.
  • the second reactive current command value corresponding to the difference between the current effective value i5e and the current effective value i3e, that is, the d-axis current command value id5* to generate Inverter control circuit 29 generates control signal s5 using d-axis current command value id5* generated by reactive current calculator 31, so that the amount of input current i5 increases and output current i3 of converter 3 side increases. It is possible to reduce the carrier ripple current flowing into the capacitor 4 caused by being larger than the input current i5.
  • FIG. 38 shows the FFT result when the converter control circuit 28 increases the d-axis current command value id3* in the output current i3.
  • the vertical axis is current [Arms] and the horizontal axis is frequency [kHz].
  • the effective value of the capacitor current ic of the capacitor 4 in the power converter 100 of the fourth embodiment was 4.42 [Arms].
  • the effective value of the capacitor current ic of the capacitor 4 in the power converter 100 of the first embodiment including the converter control circuit 8 and the inverter control circuit 9 was 4.68 [Arms] as described above.
  • the power converter 100 of the fourth embodiment can reduce the carrier ripple current flowing into the capacitor 4 more than the power converter 100 of the first embodiment.
  • the inverter control circuit 29 increases the d-axis current command value id5* for the input current i5, the carrier ripple current flowing into the capacitor 4 can be reduced more than the power converter 100 of the first embodiment. can.
  • the reactive current command values that is, the d-axis current command values id3* and id5* are increased more than necessary, the current values themselves will increase, so it is necessary to limit them to appropriate values.
  • the power converter 100 of the fourth embodiment has different modulation schemes, frequencies, and phases, and the control signal s3 , the converter 3 and the inverter 5 are controlled by the control signal s5. Furthermore, the power converter 100 of the fourth embodiment has a reactive current command value, that is, the d-axis current, so as to increase the smaller current among the current on the converter 3 side (output current i3) and the current on the inverter 5 side (input current i5). Since the command value id3* or the d-axis current command value id5* is increased to generate the control signals s3 and s5, the carrier ripple current flowing into the capacitor 4 can be reduced more than the power converter 100 of the first embodiment. can be done.
  • converter control circuit 28 and the inverter control circuit 29 of the fourth embodiment are applied to the power converter 100 of the first embodiment has been described so far.
  • the converter control circuit 28 and the inverter control circuit 29 of the fourth embodiment can also be applied to the power converter 100 of the second embodiment and the power converter 100 of the third embodiment.
  • Embodiment 5 39 is a diagram showing the configuration of a power converter according to the fifth embodiment, and FIG. 40 is a diagram showing the configuration of another power converter according to the fifth embodiment.
  • the power conversion device 100 of Embodiment 5 differs from the power conversion device 100 of Embodiment 1 in that the main circuit 90 has two sets of the converter 3 and the inverter 5, and these two sets are configured in parallel. .
  • the parts different from the power converter 100 of Embodiment 1 will be mainly described.
  • converter 3, inverter 5, and capacitor 4 in power converter 100 of Embodiment 1 shown in FIG. 1 are replaced with converter 3a, inverter 5a, and capacitor 4a.
  • the three-phase power lines 67 include an r-phase power line 67r, an s-phase power line 67s, and a t-phase power line 67t.
  • the three-phase power lines 68 include a u-phase power line 68u, a v-phase power line 68v, and a w-phase power line 68w.
  • the r-phase, s-phase and t-phase of the power line 67 are connected to the corresponding r-phase, s-phase and t-phase of the power line 51 .
  • the u-phase, v-phase and w-phase of the power line 68 are connected to the corresponding u-phase, v-phase and w-phase of the power line 68 .
  • a control signal s3 is input to the control terminal 46 of the converter 3a and the control terminal 46 of the converter 3b
  • a control signal s5 is input to the control terminal 47 of the inverter 5a and the control terminal 47 of the inverter 5b.
  • FIG. 39 shows an example in which voltage detector 48d detects DC voltage Vdc of capacitor 4b, and current detectors 49d and 49e detect output current i3 of converter 3a and input current i5 of inverter 5a in capacitor 4a.
  • Voltage detector 48d may detect DC voltage Vdc of capacitor 4a
  • current detectors 49d and 49e may detect output current i3 of converter 3b and input current i5 of inverter 5b in capacitor 4b.
  • phase currents do not need to be detected for all three phases, and two of them may be detected and the third phase may be calculated within the control circuit 7 . In that case, the number of detectors can be reduced, although the stability of the control is degraded.
  • the control circuit 7 of Embodiments 1 to 4 can be applied to the control circuit 7.
  • a capacitor current ic is input to the control circuit 7 .
  • FIG. 40 shows a current detector 49i for detecting the capacitor current ic of the capacitor 4a.
  • the power converter 100 of Embodiment 5 corresponds to the power converter in which the main circuits 90 of the power converters 100 of Embodiments 1 to 4 are arranged in parallel.
  • the power converter 100 of the fifth embodiment performs the same control on the converters 3a and 3b, and the same control on the inverters 5a and 5b. Therefore, the power converter 100 of the fifth embodiment operates in the same manner as the power converters 100 of the first to fourth embodiments, depending on the configuration of the control circuit 7 to be applied. Therefore, the power converter 100 of the fifth embodiment has the same effect as the power converters 100 of the first to fourth embodiments depending on the configuration of the control circuit 7 applied.
  • the power conversion device 100 of Embodiment 5 can reduce the current input to and output from the capacitor in the intermediate stage between the converter and the inverter, that is, the capacitor current ic, even if the converter is connected in parallel and the inverter is connected in parallel. , the heat generation of the capacitor can be suppressed, and a smaller capacitor can be used than the power converter of the comparative example described above.
  • the converter, inverter, and capacitor are connected in parallel in FIG. 39, the same effect can be obtained with a configuration in which the switching elements in the converter and the switching elements in the inverter, that is, the legs of each phase are connected in parallel.
  • the parallel number is not limited to 2, and similar effects can be obtained with a parallel number greater than that.
  • the functions of the following target circuits in the control circuit 7 may be realized by the processor 98 and the memory 99 shown in FIG.
  • the target circuits are the converter control circuit 8 excluding the gate drive circuit 35, the inverter control circuit 9 excluding the gate drive circuit 36, the carrier phase calculation circuit 10, the carrier wave generation circuit 11, the carrier wave generation circuit 24, the carrier phase calculation circuit 26, They are a converter control circuit 28 excluding the gate drive circuit 35 and an inverter control circuit 29 excluding the gate drive circuit 36 .
  • FIG. 41 is a diagram showing another hardware configuration example that implements the functions of the control circuit.
  • the target circuit is implemented by the processor 98 executing a program stored in the memory 99 .
  • multiple processors 98 and multiple memories 99 may cooperate to perform each function.
  • d-axis current command value id5*... d-axis current command value
  • Q5a, Q5b, Q5c, Q5d, Q5e, Q5f... switching elements s3, s3a, s3b , s3c, s3d, s3e, s3f... control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置（１００）は、コンバータ（３）、インバータ（５）、これらを制御する制御回路（７）を備えている。制御回路（７）は、第一キャリア波（Ｓｃｒ２）に基づいてコンバータ（３）を制御する第一制御信号（ｓ３）と、第一キャリア波（Ｓｃｒ２）と異なる周波数及び位相を有する第二キャリア波（Ｓｃｒ３）に基づいてインバータ（５）を制御する第二制御信号（ｓ５）を生成する。第一キャリア波（Ｓｃｒ２）の周波数（ｆｓｗ２）と第二キャリア波（Ｓｃｒ３）の周波数（ｆｓｗ３）とは、コンバータ（３）とインバータ（５）との間に接続されたコンデンサ（４）の電流に基づく予め定められた関係を有している。

Description

電力変換装置
　本願は、電力変換装置に関するものである。
　特許文献１には、３相の交流電力を直流電力に変換するコンバータ、直流電力を３相の交流電力に変換するインバータ、コンバータとインバータとの間に接続された平滑コンデンサ、位相差付キャリア発生手段を備えた電力変換システムが開示されている。特許文献１の電力変換システムは、位相差付キャリア発生手段を用いて一方の変換器であるコンバータをＰＷＭ（Pulse　Width　Modulation）制御するためのキャリア（キャリア波）と他方の変換器であるインバータをＰＷＭ制御するためのキャリアの間に所定の位相差Δを持たせて動作させることにより、平滑コンデンサに流れる電流を低減し、平滑コンデンサの容量を低減するようにしていた。
特開２００６－２８８０３５号公報（図１、図２）
　特許文献１の電力変換システムは、同じ周波数のキャリア波で動作させているため、２つの変換器が異変調方式の場合には、平滑コンデンサに流入する２つの変換器すなわちコンバータ及びインバータのキャリアリプル電流を十分に低減できないことが分かった。
　本願明細書に開示される技術は、異なる変調方式の２つの変換器を備えた電力変換装置において、２つの変換器の間に配置されたコンデンサに流入するキャリアリプル電流を効率よく低減することを目的とする。
　本願明細書に開示される一例の電力変換装置は、交流電源から入力された第一交流電力から変換された第二交流電力を負荷に供給する。電力変換装置は、交流電源から入力された第一交流電力を直流電力に変換するコンバータと、コンバータから出力された直流電力を第二交流電力に変換するインバータと、直流電力を伝送する高電位側配線及び低電位側配線に接続されたコンデンサと、コンバータ及びインバータを制御する制御回路と、を備えている。制御回路は、第一キャリア波に基づいて、コンバータにおける複数のスイッチング素子を制御する第一制御信号を生成するコンバータ制御回路と、第一キャリア波と異なる周波数及び位相を有する第二キャリア波に基づいて、第一制御信号と異なる変調方式であると共に、インバータにおける複数のスイッチング素子を制御する第二制御信号を生成するインバータ制御回路と、第一キャリア波及び第二キャリア波を生成するキャリア波生成回路と、を備えている。第一キャリア波の周波数と第二キャリア波の周波数とは、コンデンサに流入する電流又はコンデンサから流出する電流に基づく予め定められた関係を有している。
　本願明細書に開示される一例の電力変換装置は、変調方式、周波数、位相が異なっており、周波数が予め定められた関係を有している第一制御信号、第二制御信号によってコンバータ及びインバータを制御するので、コンデンサに流入するキャリアリプル電流を効率よく低減することができる。
実施の形態１に係る電力変換装置の構成を示す図である。 図１のコンバータの構成を示す図である。 図１のインバータの構成を示す図である。 図１の制御回路の構成を示す図である。 図４のコンバータ制御回路の構成を示す図である。 図４のインバータ制御回路の構成を示す図である。 図４のキャリア位相演算回路の構成を示す図である。 図７の位相検出器の構成を示す図である。 図４のキャリア波生成回路の第一例の構成を示す図である。 図４のキャリア波生成回路の第二例の構成を示す図である。 図５のコンバータ制御回路で生成されるデューティ比信号の第一例を示す図である。 図５のコンバータ制御回路で生成されるデューティ比信号の第二例を示す図である。 図５のコンバータ制御回路で生成されるデューティ比信号の第三例を示す図である。 図６のインバータ制御回路で生成されるデューティ比信号の第一例を示す図である。 図６のインバータ制御回路で生成されるデューティ比信号の第二例を示す図である。 図１のコンデンサに流れる電流を説明する図である。 図１６のコンデンサ電流における２相変調方式の周波数成分を示す図である。 図１６のコンデンサ電流における３相変調方式の周波数成分を示す図である。 実施の形態１に係る調整周波数の第一例を示す図である。 実施の形態１に係る調整周波数の第二例を示す図である。 比較例の電力変換装置におけるコンデンサ電流の周波数成分を示す図である。 実施の形態１に係る電力変換装置におけるコンデンサ電流の周波数成分を示す図である。 図９、図１０の周波数生成回路の他の例を示す図である。 実施の形態２に係る電力変換装置の構成を示す図である。 図２４の制御回路の構成を示す図である。 図２５のキャリア波生成回路の第一例の構成を示す図である。 図２５のキャリア波生成回路の第二例の構成を示す図である。 図２６、図２７の周波数生成回路の他の例を示す図である。 図２５のコンバータ制御回路で生成されるデューティ比信号を示す図である。 図２５のインバータ制御回路で生成されるデューティ比信号を示す図である。 実施の形態３に係る電力変換装置の構成を示す図である。 図３１の制御回路の構成を示す図である。 図３２のキャリア位相演算回路の動作を示すフローチャートである。 実施の形態４に係る電力変換装置の構成を示す図である。 図３４の制御回路の構成を示す図である。 図３４のコンバータ制御回路の構成を示す図である。 図３４のインバータ制御回路の構成を示す図である。 実施の形態４に係る電力変換装置におけるコンデンサ電流の周波数成分を示す図である。 実施の形態５に係る電力変換装置の構成を示す図である。 実施の形態５に係る他の電力変換装置の構成を示す図である。 制御回路の機能を実現する他のハードウェア構成例を示す図である。
実施の形態１．
　図１は、実施の形態１に係る電力変換装置の構成を示す図である。図２は図１のコンバータの構成を示す図であり、図３は図１のインバータの構成を示す図である。図４は図１の制御回路の構成を示す図であり、図５は図４のコンバータ制御回路の構成を示す図である。図６は図４のインバータ制御回路の構成を示す図であり、図７は図４のキャリア位相演算回路の構成を示す図である。図８は、図７の位相検出器の構成を示す図である。図９、図１０は、それぞれ図４のキャリア波生成回路の第一例、第二例の構成を示す図である。図１１、図１２、図１３は、それぞれ図５のコンバータ制御回路で生成されるデューティ比信号の第一例、第二例、第三例を示す図である。図１４、図１５は、それぞれ図６のインバータ制御回路で生成されるデューティ比信号の第一例、第二例を示す図である。図１６は、図１のコンデンサに流れる電流を説明する図である。図１７、図１８は、それぞれ図１６のコンデンサ電流における２相変調方式、３相変調方式の周波数成分を示す図である。図１９、図２０は、それぞれ実施の形態１に係る調整周波数の第一例、第二例を示す図である。図２１は比較例の電力変換装置におけるコンデンサ電流の周波数成分を示す図であり、図２２は実施の形態１に係る電力変換装置におけるコンデンサ電流の周波数成分を示す図である。図２３は、図９、図１０の周波数生成回路の他の例を示す図である。図１に示す一例の電力変換装置１００は、交流電源１から入力された第一交流電力から変換された第二交流電力を負荷である電動機６に供給する電力変換装置である。電力変換装置１００は、交流電源１から入力された第一交流電力から変換された第二交流電力を負荷である電動機６に供給する主回路９０と、主回路９０を制御する制御回路７、主回路９０の電圧を検出する電圧検出器４８ａ、４８ｂ、４８ｃ、４８ｄ、主回路９０の電流を検出する電流検出器４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅ、４９ｆ、４９ｇ、４９ｈ、電動機６の位相ｔｈ、速度ω等の状態情報を検出する検出器３９を備えている。
　主回路９０は、３相の交流電源１から出力された交流電力である第一交流電力を伝送する電力線５１、３相の電力線５１に介在されたリアクトル２、第一交流電力を直流電力に変換するコンバータ３、コンバータ３から出力された直流電力を伝送する高電位側配線４５ｐ及び低電位側配線４５ｎ、コンバータ３から出力された直流電力を予め定められた任意の周波数の交流電力である第二交流電力に変換するインバータ５、インバータ５から出力された第二交流電力を負荷である電動機６に伝送する電力線５２、高電位側配線４５ｐ及び低電位側配線４５ｎに接続されたコンデンサ４を備えている。３相の電力線５１は、ｒ相の電力線５１ｒ、ｓ相の電力線５１ｓ、ｔ相の電力線５１ｔを備えている。３相の電力線５２は、ｕ相の電力線５２ｕ、ｖ相の電力線５２ｖ、ｗ相の電力線５２ｗを備えている。リアクトル２は、３相の電力線５１を流れる３相の交流電流を限流するために用いられ、ｒ相、ｓ相、ｔ相の電力線５１ｒ、５１ｓ、５１ｔのそれぞれに介在されている。
　コンバータ３は、２個のスイッチング素子すなわち２個のアームが高電位側配線７１ｐ及び低電位側配線７１ｎの間に直列接続されたレグを３個備え、３相の電力線５１の各相が各レグの中点（接続点）で接続される。コンバータ３の各レグの中点は、交流電源１の各相に電力線５１を介して接続される。コンバータ３は、例えばＩＧＢＴ（Insulated　Gate　Bipolar　Transistor、絶縁ゲート型バイポーラトランジスタ）等のトランジスタＴｒと、このトランジスタＴｒに逆並列接続された還流ダイオードｄとの２個の電力変換素子により１個のアームを構成している。図２に示したコンバータ３は、６個のアームすなわち６個のスイッチング素子Ｑ３ａ～Ｑ３ｆを備えている。スイッチング素子Ｑ３ａ及びスイッチング素子Ｑ３ｂを直列に接続して構成されるレグは、当該２個のスイッチング素子Ｑ３ａ、Ｑ３ｂの間に交流電力が入力される交流入力端子４１ｒを有している。スイッチング素子Ｑ３ｃ及びスイッチング素子Ｑ３ｄを直列に接続して構成されるレグは、当該２個のスイッチング素子Ｑ３ｃ、Ｑ３ｄの間に交流電力が入力される交流入力端子４１ｓを有している。スイッチング素子Ｑ３ｅ及びスイッチング素子Ｑ３ｆを直列に接続して構成されるレグは、当該２個のスイッチング素子Ｑ３ｅ、Ｑ３ｆの間に交流電力が入力される交流入力端子４１ｔを有している。適宜、コンバータ３におけるスイッチング素子の符号は総括的にＱ３を用い、区別する場合にＱ３ａ～Ｑ３ｆを用いる。
　スイッチング素子Ｑ３ａのゲートは制御信号ｓ３ａが入力される制御端子４６ａに接続されており、スイッチング素子Ｑ３ｂのゲートは制御信号ｓ３ｂが入力される制御端子４６ｂに接続されている。同様に、スイッチング素子Ｑ３ｃのゲートは制御信号ｓ３ｃが入力される制御端子４６ｃに接続されており、スイッチング素子Ｑ３ｄのゲートは制御信号ｓ３ｄが入力される制御端子４６ｄに接続されている。スイッチング素子Ｑ３ｅのゲートは制御信号ｓ３ｅが入力される制御端子４６ｅに接続されており、スイッチング素子Ｑ３ｆのゲートは制御信号ｓ３ｆが入力される制御端子４６ｆに接続されている。コンバータ３は、直流電力を出力する直流出力端子４２ｐ、４２ｎを備えている。高電位側配線７１ｐは直流出力端子４２ｐを介して高電位側配線４５ｐに接続されており、低電位側配線７１ｎは直流出力端子４２ｎを介して低電位側配線４５ｎに接続されている。コンバータ３における制御信号の符号は括的にｓ３を用い、区別する場合にｓ３ａ～ｓ３ｆを用いる。
　インバータ５は、２個のスイッチング素子すなわち２個のアームが高電位側配線７２ｐ及び低電位側配線７２ｎの間に直列接続されたレグを３個備え、３相の電力線５２の各相が各レグの中点で接続される。インバータ５の各レグの中点は、電動機６の各相に電力線５２を介して接続される。インバータ５は、例えばＩＧＢＴ等のトランジスタＴｒと、このトランジスタＴｒに逆並列接続された還流ダイオードｄとの２個の電力変換素子により１個のアームを構成している。図３に示したインバータ５は、６個のアームすなわち６個のスイッチング素子Ｑ５ａ～Ｑ５ｆを備えている。スイッチング素子Ｑ５ａ及びスイッチング素子Ｑ３ｂを直列に接続して構成されるレグは、当該２個のスイッチング素子Ｑ５ａ、Ｑ５ｂの間に交流電力が出力される交流出力端子４４ｕを有している。スイッチング素子Ｑ５ｃ及びスイッチング素子Ｑ５ｄを直列に接続して構成されるレグは、当該２個のスイッチング素子Ｑ５ｃ、Ｑ５ｄの間に交流電力が出力される交流出力端子４４ｖを有している。スイッチング素子Ｑ５ｅ及びスイッチング素子Ｑ５ｆを直列に接続して構成されるレグは、当該２個のスイッチング素子Ｑ５ｅ、Ｑ５ｆの間に交流電力が出力される交流出力端子４４ｗを有している。適宜、インバータ５におけるスイッチング素子の符号は総括的にＱ５を用い、区別する場合にＱ５ａ～Ｑ５ｆを用いる。
　スイッチング素子Ｑ５ａのゲートは制御信号ｓ５ａが入力される制御端子４７ａに接続されており、スイッチング素子Ｑ５ｂのゲートは制御信号ｓ５ｂが入力される制御端子４７ｂに接続されている。同様に、スイッチング素子Ｑ５ｃのゲートは制御信号ｓ５ｃが入力される制御端子４７ｃに接続されており、スイッチング素子Ｑ５ｄのゲートは制御信号ｓ５ｄが入力される制御端子４７ｄに接続されている。スイッチング素子Ｑ５ｅのゲートは制御信号ｓ５ｅが入力される制御端子４７ｅに接続されており、スイッチング素子Ｑ５ｆのゲートは制御信号ｓ５ｆが入力される制御端子４７ｆに接続されている。インバータ５は、直流電力が入力する直流入力端子４３ｐ、４３ｎを備えている。高電位側配線７２ｐは直流入力端子４３ｐを介して高電位側配線４５ｐに接続されており、低電位側配線７２ｎは直流入力端子４３ｎを介して低電位側配線４５ｎに接続されている。インバータ５における制御信号の符号は括的にｓ５を用い、区別する場合にｓ５ａ～ｓ５ｆを用いる。
　コンデンサ４は、コンバータ３から出力される直流電力を平滑するために用いられる。コンデンサ４は、アルミ電解コンデンサ、フィルムコンデンサ等を用いることができ、単体で使用してもよく、複数を直列又は及び並列の構成で使用してもよい。コンバータ３、インバータ５に用いられるスイッチング素子Ｑ３ａ～Ｑ３ｆ、Ｑ５ａ～Ｑ５ｆは、還流ダイオードｄが逆並列に接続されたＩＧＢＴに限定されない。スイッチング素子Ｑ３ａ～Ｑ３ｆ、Ｑ５ａ～Ｑ５ｆは、ソース、ドレイン間に還流ダイオードｄが逆並列に接続されたＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）、カスコード型のＧａＮ－ＨＥＭＴ（Gallium　Nitride－High　Mobility　Transistor）等を用いることができる。また、還流ダイオードｄは、ＩＧＢＴ、ＭＯＳＦＥＴ、ＧａＮ－ＨＥＭＴに内蔵されたダイオードを用いてもよく、外付けに別途ダイオードを設けてもよい。
　電動機６は、インバータ５から出力される３相の交流電力により回転する負荷であり、同期機でも誘導機でもよい。制御回路７は、入力される電圧、電流、電動機６の状態情報、上位の制御装置から入力される指令値に基づいて、コンバータ３の制御信号ｓ３と、インバータ５の制御信号ｓ５を生成して、電力変換装置１００の主回路９０を制御する。制御回路７に入力される電流は、３相の交流電源１から主回路９０に入力される交流電力における各相の入力電流ｉｒ、ｉｓ、ｉｔ、コンバータ３の出力電流ｉ３、インバータ５の入力電流ｉ５、電動機６に出力される交流電力における各相の出力電流ｉｕ、ｉｖ、ｉｗである。入力電流ｉｒ、ｉｓ、ｉｔは、それぞれ電流検出器４９ａ、４９ｂ、４９ｃにより検出される。コンバータ３の出力電流ｉ３、インバータ５の入力電流ｉ５は、それぞれ電流検出器４９ｄ、４９ｅにより検出される。出力電流ｉｕ、ｉｖ、ｉｗは、それぞれ電流検出器４９ｆ、４９ｇ、４９ｈにより検出される。
　制御回路７に入力される電圧は、３相の交流電源１から主回路９０に入力される入力電圧ｖｒｓ、ｖｓｔ、ｖｔｒ、コンデンサ４の直流電圧Ｖｄｃである。入力電圧ｖｒｓ、ｖｓｔ、ｖｔｒは、それぞれ電圧検出器４８ａ、４８ｂ、４８ｃにより検出される。直流電圧Ｖｄｃは、電圧検出器４８ｄにより検出される。
　なお、３相の交流電源１から入力される入力電圧すなわち電力線５１の線間電圧、３相の交流電源１の出力電流すなわち電力線５１の相電流、電動機６に入力される入力電流すなわち電力線５２の相電流は、３相すべてを検出する必要もなく、そのうち２相を検出して３相目を制御回路７内で演算してもよい。その場合、制御の安定性は低下するものの、検出器の数を減らすことができる。
　実施の形態１の電力変換装置１００は、コンバータ３を２相変調方式で駆動し、インバータ５を３相変調方式で駆動する例である。制御回路７は、コンバータ制御回路８、インバータ制御回路９、キャリア位相演算回路１０、キャリア波生成回路１１を備えている。
　コンバータ制御回路８は、３相の交流電源１から入力される入力電圧ｖｒｓ、ｖｓｔ、ｖｔｒ、入力電流ｉｒ、ｉｓ、ｉｔの検出値、コンデンサ４の直流電圧Ｖｄｃの検出値、直流電圧指令値Ｖｄｃ＊、ｄ軸電流指令値ｉｄ３＊に基づいて、交流入力電流の高力率制御を行い、コンバータ３のスイッチング素子Ｑ３ａ～Ｑ３ｆのゲートに出力する制御信号ｓ３を生成する。コンバータ制御回路８は、制御信号ｓ３によりコンバータ３のＰＷＭ制御を行う。コンバータ制御回路８の構成、動作の詳細は後述する。
　インバータ制御回路９は、電動機６に出力される出力電流ｉｕ、ｉｖ、ｉｗ、電動機６の状態情報である位相ｔｈ、速度ωの検出値、速度指令値ω＊、ｄ軸電流指令値ｉｄ５＊に基づいて、インバータ５のスイッチング素子Ｑ５ａ～Ｑ５ｆのゲートに出力する制御信号ｓ５を生成する。インバータ制御回路９は、制御信号ｓ５によりインバータ５のＰＷＭ制御を行う。インバータ制御回路９の構成、動作の詳細は後述する。
　キャリア位相演算回路１０は、コンバータ３の制御信号ｓ３を生成するのに用いる第一キャリア波とインバータ５の制御信号ｓ５を生成するのに用いる第二キャリア波との位相差であるキャリア位相差θｄｅｆを演算する。より具体的には、キャリア位相演算回路１０は、コンバータ３の出力電流ｉ３の検出値、インバータ５の入力電流ｉ５の検出値、予め定められた基準周波数ｆｓｗ０に基づいて、ＰＷＭ制御によって発生するコンバータ側のキャリアリプル電流における位相とＰＷＭ制御によって発生するインバータ側のキャリアリプル電流における位相との位相差であるキャリア位相差θｄｅｆを演算する。コンバータ３の出力電流ｉ３にはコンバータ３のキャリアリプル電流が含まれており、インバータ５の入力電流ｉ５にはインバータ５のキャリアリプル電流が含まれている。
　キャリア波生成回路１１は、キャリアリプル電流のキャリア位相差θｄｅｆ、基準周波数ｆｓｗ０、入力側の周波数すなわち交流電源１の周波数ｆｉｎに基づいて、２相変調方式のキャリア波Ｓｃｒ２及び３相変調方式のキャリア波Ｓｃｒ３を生成する。キャリア波生成回路１１の構成、動作の詳細は後述する。
　次に、実施の形態１の電力変換装置１００の動作を説明する。電力変換装置１００は、３相の交流電源１から入力される交流電流すなわち入力電流ｉｒ、ｉｓ、ｉｔをコンバータ３で高力率に制御しながらコンデンサ４の直流電圧Ｖｄｃを所望の値に昇圧し、インバータ５で任意かつ所望の周波数を有する交流電力に変換して負荷である電動機６を動作させる。ここでは、電力変換装置１００は交流電流すなわち出力電流ｉｕ、ｉｖ、ｉｗにより電動機６を動作させる例を説明する。
　コンバータ制御回路８の動作を、図５を用いて説明する。コンバータ制御回路８は、ＰＬＬ（Phase　Locked　Loop）演算器１２、ｄｑ変換器１３、ｄｑ逆変換器１４、キャリア比較器１５、ゲートドライブ回路３５、加減算器５３ａ、５３ｂ、５３ｃ、演算器５４ａ、５４ｂ、５４ｃを備えている。ＰＬＬ演算器１２は、３相の交流電源１の入力電圧ｖｒｓ、ｖｓｔ、ｖｔｒの検出値から交流波形に同期した位相情報θｉを演算する。加減算器５３ａ、演算器５４ａにより、直流電圧Ｖｄｃと直流電圧指令値Ｖｄｃ＊との差分をＰＩ（Proportional　Integral）制御することで、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃ＊に制御のための指令値（演算器５４ａの出力）が生成される。ｄｑ変換器１３は、３相の交流電源１から入力される入力電流ｉｒ、ｉｓ、ｉｔから位相情報θｉを用いてｄｑ変換することで、有効電流成分であるｑ軸電流ｉｑ３と無効電流成分であるｄ軸電流ｉｄ３とを生成する。
　加減算器５３ｂ、ＰＩ演算器５４ｂにより、ｑ軸電流ｉｑ３を演算器５４ａから出力された指令値に追従するようにＰＩ制御することで、ｑ軸信号ｓｉ１を生成する。加減算器５３ｃ、演算器５４ｃにより、３相の交流電源１からの入力電流ｉｒ、ｉｓ、ｉｔを高力率に制御するために、ｄ軸電流ｉｄ３を基本的にゼロのｄ軸電流指令値ｉｄ３＊に追従するようにＰＩ制御することで、ｄ軸信号ｓｉ２を生成する。ｄｑ逆変換器１４は、位相情報θｉ、ｑ軸信号ｓｉ１、ｄ軸信号ｓｉ２に基づいて、デューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔを生成する。キャリア比較器１５により、デューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔとキャリア波入力端子３７から入力された２相変調方式のキャリア波Ｓｃｒ２と比較することでＰＷＭ制御を行うデジタルの制御信号ｓ３ｐを生成する。ゲートドライブ回路３５は、デジタルの制御信号ｓ３ｐからアナログの制御信号ｓ３を生成する。
　２相変調方式のデューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔは、図１１～図１３に示した信号を適用することができる。図１１に示したデューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔの第一例は、所謂上下張り付き信号である。図１２に示したデューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔの第二例は、所謂下張り付き信号である。図１３に示したデューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔの第三例は、所謂上張り付き信号である。図１１、図１２、図１３において、縦軸は電圧であり、横軸は位相である。
　なお、図５のコンバータ制御回路８に示した演算器５４ａ、５４ｂ、５４ｃは、ＰＩ制御に限らず、Ｐ（Proportional）制御、Ｉ（Integral）制御、ＰＩＤ（Proportional　Integral　Differential）制御を行ってもよい。
　インバータ制御回路９の動作を、図６を用いて説明する。インバータ制御回路９は、ｄｑ変換器１６、ｄｑ逆変換器１７、キャリア比較器１８、ゲートドライブ回路３６、加減算器５３ｄ、５３ｅ、５３ｆ、演算器５４ｄ、５４ｅ、５４ｆを備えている。加減算器５３ｄ、演算器５４ｄにより、電動機６の速度ωと速度指令値ω＊との差分をＰＩ制御することで、速度ωを速度指令値ω＊に追従制御のための指令値（演算器５４ｄの出力）が生成される。ｄｑ変換器１６は、電動機６に出力する出力電流ｉｕ、ｉｖ、ｉｗから電動機６の位相ｔｈを用いてｄｑ変換することで、有効電流成分であるｑ軸電流ｉｑ５と無効電流成分であるｄ軸電流ｉｄ５を生成する。
　加減算器５３ｆ、ＰＩ演算器５４ｆにより、電動機６に出力する出力電流ｉｕ、ｉｖ、ｉｗを高力率に制御するために、ｄ軸電流ｉｄ５を基本的にゼロのｄ軸電流指令値ｉｄ５＊に追従するようにＰＩ制御することで、ｄ軸信号ｓｉ４を生成する。加減算器５３ｅ、ＰＩ演算器５４ｅにより、ｑ軸電流ｉｑ５を演算器５４ｄから出力された指令値に追従するようにＰＩ制御することで、ｑ軸信号ｓｉ３を生成する。ｄｑ逆変換器１７は、電動機６の位相ｔｈ、ｑ軸信号ｓｉ３、ｄ軸信号ｓｉ４に基づいて、デューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗを生成する。キャリア比較器１８により、デューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗとキャリア波入力端子３８から入力された３相変調方式のキャリア波Ｓｃｒ３と比較することでＰＷＭ制御を行うデジタルの制御信号ｓ５ｐを生成する。ゲートドライブ回路３６は、デジタルの制御信号ｓ５ｐからアナログの制御信号ｓ５を生成する。インバータ制御回路９は、２相変調方式のキャリア波Ｓｃｒ２と異なる周波数及び位相を有する３相変調方式のキャリア波Ｓｃｒ３に基づいて、制御信号ｓ３と異なる変調方式であると共に、インバータ５における複数のスイッチング素子Ｑ５ａ～Ｑ５ｆを制御する制御信号ｓ５を生成する。
　３相変調方式のデューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗは、図１４、図１５に示した信号を適用することができる。図１４に示したデューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗの第一例は、正弦波の信号である。図１２に示したデューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗの第二例は、３次重畳波の信号である。図１４、図１５において、縦軸は電圧であり、横軸は位相である。
　なお、図６のインバータ制御回路９に示した演算器５４ｄ、５４ｅ、５４ｆは、ＰＩ制御に限らず、Ｐ制御、Ｉ制御、ＰＩＤ制御を行ってもよい。
　キャリア位相演算回路１０の動作を、図７、図８を用いて説明する。キャリア位相演算回路１０は、コンバータ３の出力電流ｉ３及び基準周波数ｆｓｗ０に基づいて、コンバータ３側の電流である出力電流ｉ３における基準周波数ｆｓｗ０成分の位相である位相θ３ｓを検出する位相検出器１９ａ、インバータ５の入力電流ｉ５及び基準周波数ｆｓｗ０に基づいて、インバータ５側の電流である入力電流ｉ５における基準周波数ｆｓｗ０成分の位相である位相θ５ｓを検出する位相検出器１９ｂ、位相θ３ｓと位相θ５ｓとの位相差であるキャリア位相差θｄｅｆを演算する位相差演算器２０を備えている。
　位相検出器１９ａ、１９ｂは、例えば、図８に示した位相検出器１９である。図８に示した位相検出器１９は、端子５７ｂから入力された基準周波数ｆｓｗ０のサイン波及びコサイン波を生成し、それらと端子５７ａから入力された電流からＢＰＦ（Band　Pass　Filter）で帯域制限されたｆｓｗ０の周波数成分とを掛け合わせることで、所望の周波数成分のサイン波成分とコサイン波成分を抽出する。それらのアークタンジェントを演算することで、入力された電流の位相を演算する。位相検出器１９の構成を詳しく説明する。位相検出器１９は、フィルタ５５ａ、５５ｂ、５５ｃ、演算器５６ａ、５６ｂ、５６ｃ、５６ｄ、５６ｅを備えている。フィルタ５５ａはＢＰＦであり、フィルタ５５ｂ、５５ｃはＬＰＦ（Low　Pass　Filter）である。演算器５６ａはサイン波成分を演算し、演算器５６ｂはコサイン波成分を演算する。演算器５６ｃ、５６ｄは２つの入力を掛け合わせる。演算器５６ｅは、サイン波成分とコサイン波成分とからアークタンジェントを演算し、位相を端子５７ｃから出力する。
　位相検出器１９ａは、出力電流ｉ３、基準周波数ｆｓｗ０がそれぞれ端子５７ａ、５７ｂから入力され、出力電流ｉ３における基準周波数ｆｓｗ０成分の位相θ３ｓを端子５７ｃから出力する。位相検出器１９ｂは、入力電流ｉ５、基準周波数ｆｓｗ０がそれぞれ端子５７ａ、５７ｂから入力され、入力電流ｉ５における基準周波数ｆｓｗ０成分の位相θ５ｓを端子５７ｃから出力する。
　入力電流ｉ５、出力電流ｉ３、コンデンサ電流ｉｃの方向は、それぞれ図１６に示した矢印の向きで表される。また、キャリア位相差θｄｅｆの導出に関しては、図７に示した回路に限定されない。例えば、位相差検出のＩＣ（Integrated　Circuit）を実装することで検出してもよい。また、キャリア位相差θｄｅｆの演算は、ハードウェアで実行してもよく、ソフトウェアで実行してもよい。さらには、事前に負荷条件に応じた位相差データのテーブルが内蔵されており、その都度テーブルのデータを読み出すことでキャリア位相差θｄｅｆを得てもよい。
　キャリア波生成回路１１の動作を、図９、図１０、図１７～図２０、図２３を用いて説明する。キャリア波生成回路１１は、前述したように、キャリアリプル電流のキャリア位相差θｄｅｆ、基準周波数ｆｓｗ０、入力側の周波数すなわち交流電源１の周波数ｆｉｎに基づいて、２相変調方式のキャリア波Ｓｃｒ２及び３相変調方式のキャリア波Ｓｃｒ３を生成する。２相変調方式のキャリア波Ｓｃｒ２におけるキャリア波周波数ｆｓｗ２と３相変調方式のキャリア波Ｓｃｒ３におけるキャリア波周波数ｆｓｗ３とは、コンデンサ４に流入する電流又はコンデンサ４から流出する電流すなわちコンデンサ電流ｉｃに基づく予め定められた関係を有している。キャリア波周波数ｆｓｗ２とキャリア波周波数ｆｓｗ３との関係が、式（１）、式（２）を満たす場合に、特許文献１の電力変換システムのような同じ周波数のキャリア波で異なる変調方式のコンバータ、インバータを動作させる比較例に比べてコンデンサ４に流入するキャリアリプル電流を十分に抑制できる。
　ｆｓｗ２＝２×ｆｓｗ３＋３×ｆｉｎ　　　・・・（１）
　ｆｓｗ２＝２×ｆｓｗ３－３×ｆｉｎ　　　・・・（２）
　式（１）又は式（２）を満たすことで、２相変調方式のキャリアリプル電流における最大の周波数成分と３相変調方式のキャリアリプル電流における最大の周波数成分とを合わせることができる。図１７に、２相変調方式におけるコンデンサ４に入出力する電流すなわちコンデンサ電流ｉｃにおけるＦＦＴ（Fast　Fourier　Transform）結果の概略を示す。図１８に、３相変調方式におけるコンデンサ４に入出力する電流すなわちコンデンサ電流ｉｃにおけるＦＦＴ結果の概略を示す。図１７、図１８において、縦軸は電流であり、横軸は周波数である。なお、図１７、図１８には周波数成分の割合が高いもののみ図示している。周波数ｆ１はｆｓｗ０－３×ｆｉｎであり、周波数ｆ２はｆｓｗ０＋３×ｆｉｎである。周波数ｆ３は２×ｆｓｗ０であり、周波数ｆ４は３×ｆｓｗ０－６×ｆｉｎである。周波数ｆ５は３×ｆｓｗ０＋６×ｆｉｎであり、周波数ｆ６は４×ｆｓｗ０である。
　図１７において、周波数成分８１ａは直流成分である。周波数成分８１ｂ、８１ｃ、８１ｄ、８１ｅ、８１ｆ、８１ｇは、それぞれ周波数ｆ１、ｆ２、ｆ３、ｆ４、ｆ５、ｆ６の成分である。２相変調方式では、周波数成分８１ｂ、８１ｃが最大の周波数成分である。図１８において、周波数成分８２ａは直流成分である。周波数成分８２ｂ、８２ｃ、８２ｄ、８２ｅ、８２ｆ、８２ｇは、それぞれ周波数ｆ１、ｆ２、ｆ３、ｆ４、ｆ５、ｆ６の成分である。３相変調方式では、周波数成分８２ｄが最大の周波数成分である。
　図１９に２相変調方式における周波数成分８１ｂの周波数と３相変調方式における周波数成分８２ｄの周波数とを一致させる調整周波数ｆａｄを示した。図２０に２相変調方式における周波数成分８１ｃの周波数と３相変調方式における周波数成分８２ｄの周波数とを一致させる調整周波数ｆａｄを示した。図１９における調整周波数ｆａｄは式（３）で表され、図２０における調整周波数ｆａｄは式（４）で表される。
　ｆａｄ＝ｆｓｗ０＋３×ｆｉｎ　　　・・・（３）
　ｆａｄ＝ｆｓｗ０－３×ｆｉｎ　　　・・・（４）
　２相変調方式のキャリア波周波数ｆｓｗ２を、次に示す式（５）によって調整する場合を考える。
　ｆｓｗ２＝ｆｓｗ３＋ｆａｄ　　　・・・（５）
ここで、基準周波数ｆｓｗ０をキャリア波周波数ｆｓｗ３にする場合、式（５）及び式（３）から式（１）が得られ、式（５）及び式（４）から式（２）が得られる。
　図１７、図１８に示すように、２相変調方式と３相変調方式とでは、最大となる周波数成分が異なる周波数に発生する。変調方式が異なるコンバータ３、インバータ５において同じキャリア波周波数で駆動する比較例を考える。この場合、図１７、図１８に示したように最大となる周波数成分が異なるため、コンバータ３及びインバータ５を同じキャリア波周波数による制御信号で駆動して、かつコンバータ３とインバータ５との間の電流すなわち高電位側配線４５ｐにおける電流又は低電位側配線４５ｎにおけるコンバータ３側の電流とインバータ５側の電流との位相を合わせたとしても、最大となる周波数成分を合わせることができず、コンデンサ４に入出力する電流を十分に低減することができない。すなわち、コンバータ３及びインバータ５を同じキャリア波周波数による制御信号で駆動した場合には、コンバータ３及びインバータ５のキャリアリプル電流を十分に低減できない。
　実施の形態１の電力変換装置１００は、変調方式が異なるコンバータ３、インバータ５を備えており、２相変調方式のキャリア波Ｓｃｒ２におけるキャリア波周波数ｆｓｗ２と３相変調方式のキャリア波Ｓｃｒ３におけるキャリア波周波数ｆｓｗ３とが、式（１）、式（２）のような予め定められた関係を有しているので、コンバータ３側の電流とインバータ５側の電流との位相を合わせることで、コンバータ３及びインバータ５のキャリアリプル電流を十分に低減することができる。なお、コンバータ３側の電流とインバータ５側の電流との位相調整は、互いの最大の周波数成分が同一時刻に一致させるために行う。コンバータ３側の電流とインバータ５側の電流との位相調整によるキャリアリプル電流の低減効果は、式（１）、式（２）で計算される計算値から周波数の差が大きくなるほど小さくなる。
　図９に、インバータ５のキャリア波周波数ｆｓｗ３を基準周波数ｆｓｗ０とし、コンバータ３のキャリア波周波数ｆｓｗ２が、式（１）を満たす場合のキャリア波生成回路１１を示した。図９に示したキャリア波生成回路１１は、周波数生成回路３３、キャリア信号生成器２１、位相遅延器２２を備えている。周波数生成回路３３は、基準周波数ｆｓｗ０、３相の交流電源１の周波数ｆｉｎに基づいて、キャリア波周波数ｆｓｗ２、ｆｓｗ３を生成する。キャリア信号生成器２１は、周波数がキャリア波周波数ｆｓｗ３であり、かつノコギリ波形又は三角波形の信号であるキャリア波Ｓｃｒ３を生成する。また、キャリア信号生成器２１は、キャリア波周波数ｆｓｗ２であり、かつノコギリ波形又は三角波形の信号である、位相調整前のキャリア波Ｓｃｒ２ｐを生成する。位相遅延器２２は、位相調整前のキャリア波Ｓｃｒ２ｐにキャリア位相差θｄｅｆを付加して、位相調整後のキャリア波Ｓｃｒ２を生成する。
　図９に示した周波数生成回路３３は、演算器５８ａ、５８ｂ、５８ｃを備えている。演算器５８ａは入力信号を２倍にする。演算器５８ｂは入力信号を３倍にする。演算器５８ｃは２つの入力信号を加算する。
　図１０に、インバータ５のキャリア波周波数ｆｓｗ３を基準周波数ｆｓｗ０とし、コンバータ３のキャリア波周波数ｆｓｗ２が、式（２）を満たす場合のキャリア波生成回路１１を示した。図１０に示したキャリア波生成回路１１は、図９に示したキャリア波生成回路１１とは、周波数生成回路３３の回路構成が異なる。図９に示したキャリア波生成回路１１と異なる部分を主に説明する。図１０に示した周波数生成回路３３は、演算器５８ａ、５８ｂ、５８ｄを備えている。演算器５８ａは入力信号を２倍にする。演算器５８ｂは入力信号を３倍にする。演算器５８ｄは、演算器５８ａからの入力信号から演算器５８ｂからの入力信号を減算する。
　図９、図１０では、インバータ５のキャリア波周波数ｆｓｗ３を基準周波数ｆｓｗ０とした場合の周波数生成回路３３を示したが、図２３に示すように基準周波数ｆｓｗ０はキャリア波周波数ｆｓｗ３と異なっていてもよい。図２３に示した他の周波数生成回路３３は、図９、図１０に示した周波数生成回路３３とは、演算器５８ａの入力側に演算器５８ｅが追加されている点で異なる。演算器５８ｅは、基準周波数ｆｓｗ０としてｆｓｗ３－ｆｓが入力され、入力された基準周波数ｆｓｗ０に周波数ｆｓを加算してキャリア波周波数ｆｓｗ３を生成する。なお、図２３に示した他の周波数生成回路３３は、式（１）に対応した回路である。式（２）に対応する回路は、図１０と同様に演算器５８ｃの入力における演算器５８ｂの出力値は減算される。すなわち演算器５８ｃの入力における演算器５８ｂの出力側は「－」の表示になる。この場合の他の周波数生成回路３３を減算型回路と呼ぶことにする。式（１）、式（２）は、キャリア波周波数ｆｓｗ２とキャリア波周波数ｆｓｗ３との関係を示したものであり、図２３に示した周波数生成回路３３及び減算型回路を備えたキャリア波生成回路１１も図９、図１０のキャリア波生成回路１１と同様に、式（１）、式（２）を満たすキャリア波周波数ｆｓｗ２、ｆｓｗ３を生成することができる。
　実施の形態１の電力変換装置１００は、キャリア波Ｓｃｒ２をコンバータ制御回路８に入力して生成された制御信号ｓ３によりコンバータ３を駆動し、キャリア波Ｓｃｒ３をインバータ制御回路９に入力して生成された制御信号ｓ５によりインバータ５を駆動することで、特許文献１の電力変換システムのような同じ周波数のキャリア波で異なる変調方式のコンバータ、インバータを動作させる比較例に比べてコンデンサ４に流入するキャリアリプル電流を十分に抑制できる。
　実施の形態１の電力変換装置１００のコンデンサ４のコンデンサ電流ｉｃの低減効果を図２１、図２２を用いて説明する。図２２は、実施の形態１の電力変換装置１００におけるコンデンサ４のコンデンサ電流ｉｃの実効値を示した。図２１は、比較例の電力変換装置におけるコンデンサ４のコンデンサ電流ｉｃの実効値を示した。比較例の電力変換装置は、コンバータ３用のキャリア波周波数ｆｓｗ２とインバータ５用のキャリア波周波数ｆｓｗ３とを同一キャリア波周波数で動作させた場合の図１の電力変換装置である。図２１、図２２において、縦軸は電流［Ａｒｍｓ］であり、横軸は周波数［ｋＨｚ］である。比較例の電力変換装置におけるコンデンサ４のコンデンサ電流ｉｃの実効値は５．７４［Ａｒｍｓ］であった。実施の形態１の電力変換装置１００におけるコンデンサ４のコンデンサ電流ｉｃの実効値は４．６８［Ａｒｍｓ］であった。
　図２１、図２２より、実施の形態１の電力変換装置１００は、変調方式、周波数、位相が異なっており、周波数が予め定められた関係を有している制御信号ｓ３、制御信号ｓ５によってコンバータ３及びインバータ５を制御することで、コンデンサ４のコンデンサ電流ｉｃが低減できていることを確認できる。実施の形態１の電力変換装置１００は、コンデンサ４のコンデンサ電流ｉｃが低減でき、コンデンサ４の発熱を抑制でき、比較例の電力変換装置より小型なコンデンサ４を使用することが可能となる。
　以上のように、実施の形態１の電力変換装置１００は、交流電源１から入力された第一交流電力から変換された第二交流電力を負荷（電動機６）に供給する。電力変換装置１００は、交流電源１から入力された第一交流電力を直流電力に変換するコンバータ３と、コンバータ３から出力された直流電力を第二交流電力に変換するインバータ５と、直流電力を伝送する高電位側配線４５ｐ及び低電位側配線４５ｎに接続されたコンデンサ４と、コンバータ３及びインバータ５を制御する制御回路７と、を備えている。制御回路７は、第一キャリア波（キャリア波Ｓｃｒ２）に基づいて、コンバータ３における複数のスイッチング素子Ｑ３ａ、Ｑ３ｂ、Ｑ３ｃ、Ｑ３ｄ、Ｑ３ｅ、Ｑ３ｆを制御する第一制御信号（制御信号ｓ３）を生成するコンバータ制御回路８と、第一キャリア波（キャリア波Ｓｃｒ２）と異なる周波数及び位相を有する第二キャリア波（キャリア波Ｓｃｒ３）に基づいて、第一制御信号（制御信号ｓ３）と異なる変調方式であると共に、インバータ５における複数のスイッチング素子Ｑ５ａ、Ｑ５ｂ、Ｑ５ｃ、Ｑ５ｄ、Ｑ５ｅ、Ｑ５ｆを制御する第二制御信号（制御信号ｓ５）を生成するインバータ制御回路９と、第一キャリア波（キャリア波Ｓｃｒ２）及び第二キャリア波（キャリア波Ｓｃｒ３）を生成するキャリア波生成回路１１と、を備えている。第一キャリア波（キャリア波Ｓｃｒ２）の周波数（キャリア波周波数ｆｓｗ２）と第二キャリア波（キャリア波Ｓｃｒ３）の周波数（キャリア波周波数ｆｓｗ３）とは、コンデンサ４に流入する電流又はコンデンサ４から流出する電流に基づく予め定められた関係を有している。実施の形態１の電力変換装置１００は、この構成により、変調方式、周波数、位相が異なっており、周波数が予め定められた関係を有している第一制御信号（制御信号ｓ３）、第二制御信号（制御信号ｓ５）によってコンバータ３及びインバータ５を制御するので、コンデンサ４に流入するキャリアリプル電流を効率よく低減することができる。
実施の形態２．
　図２４は実施の形態２に係る電力変換装置の構成を示す図であり、図２５は図２４の制御回路の構成を示す図である。図２６、図２７は、それぞれ図２５のキャリア波生成回路の第一例、第二例の構成を示す図である。図２８は、図２６、図２７の周波数生成回路の他の例を示す図である。図２９は図２５のコンバータ制御回路で生成されるデューティ比信号を示す図であり、図３０は図２５のインバータ制御回路で生成されるデューティ比信号を示す図である。実施の形態２の電力変換装置１００は、コンバータ３を３相変調方式で制御し、インバータ５を２相変調方式で制御する点で実施の形態１の電力変換装置１００と異なる。より具体的には、実施の形態２の電力変換装置１００は、制御回路７が２相変調方式のキャリア波Ｓｃｒ２をインバータ制御回路９に出力し、３相変調方式のキャリア波Ｓｃｒ３をコンバータ制御回路８に出力するキャリア波生成回路２４を備えている点で、実施の形態１の電力変換装置１００と異なる。実施の形態１の電力変換装置１００と異なる部分を主に説明する。
　制御回路７は、コンバータ制御回路８、インバータ制御回路９、キャリア位相演算回路１０、キャリア波生成回路２４を備えている。キャリア波生成回路２４は、キャリアリプル電流のキャリア位相差θｄｅｆ、基準周波数ｆｓｗ０、出力側の周波数すなわち電動機６の駆動周波数ｆｍに基づいて、２相変調方式のキャリア波Ｓｃｒ２及び３相変調方式のキャリア波Ｓｃｒ３を生成する。２相変調方式のキャリア波Ｓｃｒ２におけるキャリア波周波数ｆｓｗ２と３相変調方式のキャリア波Ｓｃｒ３におけるキャリア波周波数ｆｓｗ３とは、コンデンサ４に流入する電流又はコンデンサ４から流出する電流すなわちコンデンサ電流ｉｃに基づく予め定められた関係を有している。キャリア波周波数ｆｓｗ２とキャリア波周波数ｆｓｗ３との関係が、式（６）、式（７）を満たす場合に、実施の形態１の電力変換装置１００と同様に、特許文献１の電力変換システムのような同じ周波数のキャリア波で異なる変調方式のコンバータ、インバータを動作させる比較例に比べてコンデンサ４に流入するキャリアリプル電流を十分に抑制できる。
　ｆｓｗ２＝２×ｆｓｗ３＋３×ｆｍ　　　・・・（６）
　ｆｓｗ２＝２×ｆｓｗ３－３×ｆｍ　　　・・・（７）
　式（６）、式（７）の導出方法は、実施の形態１における式（１）、式（２）の導出方法と同様である。実施の形態１における周波数ｆｉｎを駆動周波数ｆｍに置き換えればよい。
　図２６に、コンバータ３のキャリア波周波数ｆｓｗ３を基準周波数ｆｓｗ０とし、インバータ５のキャリア波周波数ｆｓｗ２が、式（６）を満たす場合のキャリア波生成回路２４を示した。図２６に示したキャリア波生成回路２４は、周波数生成回路３３、キャリア信号生成器２１、位相遅延器２２を備えている。周波数生成回路３３は、基準周波数ｆｓｗ０、電動機６の駆動周波数ｆｍに基づいて、キャリア波周波数ｆｓｗ２、ｆｓｗ３を生成する。キャリア信号生成器２１は、周波数がキャリア波周波数ｆｓｗ３であり、かつノコギリ波形又は三角波形の信号であるキャリア波Ｓｃｒ３を生成する。また、キャリア信号生成器２１は、キャリア波周波数ｆｓｗ２であり、かつノコギリ波形又は三角波形の信号である、位相調整前のキャリア波Ｓｃｒ２ｐを生成する。位相遅延器２２は、位相調整前のキャリア波Ｓｃｒ２ｐにキャリア位相差θｄｅｆを付加して、位相調整後のキャリア波Ｓｃｒ２を生成する。図２６に示した周波数生成回路３３は、駆動周波数ｆｍが入力されることを除き、図９に示した周波数生成回路３３と同じである。
　図２７に、コンバータ３のキャリア波周波数ｆｓｗ３を基準周波数ｆｓｗ０とし、インバータ５のキャリア波周波数ｆｓｗ２が、式（７）を満たす場合のキャリア波生成回路２４を示した。図２７に示したキャリア波生成回路２４は、図２６に示したキャリア波生成回路２４とは、周波数生成回路３３の回路構成が異なる。図２６に示したキャリア波生成回路２４と異なる部分を主に説明する。図２７に示した周波数生成回路３３は、演算器５８ａ、５８ｂ、５８ｄを備えている。図２７に示した周波数生成回路３３は、駆動周波数ｆｍが入力されることを除き、図１０に示した周波数生成回路３３と同じである。
　実施の形態１で説明したように、基準周波数ｆｓｗ０はキャリア波周波数ｆｓｗ３と異なっていてもよい。図２８に示した他の周波数生成回路３３は、図２６、図２７に示した周波数生成回路３３とは、演算器５８ａの入力側に演算器５８ｅが追加されている点で異なる。演算器５８ｅは、基準周波数ｆｓｗ０としてｆｓｗ３－ｆｓが入力され、入力された基準周波数ｆｓｗ０に周波数ｆｓを加算してキャリア波周波数ｆｓｗ３を生成する。なお、図２８に示した他の周波数生成回路３３は、式（６）に対応した回路である。式（７）に対応する回路は、図２７と同様に演算器５８ｃの入力における演算器５８ｂの出力値は減算される。すなわち演算器５８ｃの入力における演算器５８ｂの出力側は「－」の表示になる。この場合の他の周波数生成回路３３を減算型回路と呼ぶことにする。式（６）、式（７）は、キャリア波周波数ｆｓｗ２とキャリア波周波数ｆｓｗ３との関係を示したものであり、図２８に示した周波数生成回路３３及び減算型回路を備えたキャリア波生成回路２４も図２６、図２７のキャリア波生成回路２４と同様に、式（６）、式（７）を満たすキャリア波周波数ｆｓｗ２、ｆｓｗ３を生成することができる。
　キャリア波生成回路２４のコンバータ制御回路８は３相変調方式のキャリア波Ｓｃｒ３が入力されるので、ｄｑ逆変換器１４は図２９に示す３相変調方式のデューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔを生成する。なお、デューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔは、正弦波の信号に限らず、図１５に示した３次重畳波の信号でもよい。キャリア比較器１５は、デューティ比信号Ｄｕｒ、Ｄｕｓ、Ｄｕｔとキャリア波入力端子３７から入力された３相変調方式のキャリア波Ｓｃｒ３とを比較することでＰＷＭ制御を行うデジタルの制御信号ｓ３ｐを生成する。ゲートドライブ回路３５は、デジタルの制御信号ｓ３ｐからアナログの制御信号ｓ３に生成する。
　キャリア波生成回路２４のインバータ制御回路９は、２相変調方式のキャリア波Ｓｃｒ２が入力されるので、ｄｑ逆変換器１７は図３０に示す２相変調方式のデューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗを生成する。なお、デューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗは、所謂上下張り付き信号に限らず、図１２、図１３に示した所謂下張り付き信号、所謂上張り付き信号でもよい。キャリア比較器１８は、デューティ比信号Ｄｕｕ、Ｄｕｖ、Ｄｕｗとキャリア波入力端子３８から入力された２相変調方式のキャリア波Ｓｃｒ２とを比較することでＰＷＭ制御を行うデジタルの制御信号ｓ５ｐを生成する。ゲートドライブ回路３６は、デジタルの制御信号ｓ５ｐからアナログの制御信号ｓ５を生成する。インバータ制御回路９は、３相変調方式のキャリア波Ｓｃｒ３と異なる周波数及び位相を有する２相変調方式のキャリア波Ｓｃｒ２に基づいて、制御信号ｓ３と異なる変調方式であると共に、インバータ５における複数のスイッチング素子Ｑ５ａ～Ｑ５ｆを制御する制御信号ｓ５を生成する。
　実施の形態２の電力変換装置１００は、キャリア波Ｓｃｒ３をコンバータ制御回路８に入力して生成された制御信号ｓ３によりコンバータ３を駆動し、キャリア波Ｓｃｒ２をインバータ制御回路９に入力して生成された制御信号ｓ５によりインバータ５を駆動することで、実施の形態１の電力変換装置１００と同様に、特許文献１の電力変換システムのような同じ周波数のキャリア波で異なる変調方式のコンバータ、インバータを動作させる比較例に比べてコンデンサ４に流入するキャリアリプル電流を十分に抑制できる。
　以上のように、実施の形態２の電力変換装置１００は、交流電源１から入力された第一交流電力から変換された第二交流電力を負荷（電動機６）に供給する。電力変換装置１００は、交流電源１から入力された第一交流電力を直流電力に変換するコンバータ３と、コンバータ３から出力された直流電力を第二交流電力に変換するインバータ５と、直流電力を伝送する高電位側配線４５ｐ及び低電位側配線４５ｎに接続されたコンデンサ４と、コンバータ３及びインバータ５を制御する制御回路７と、を備えている。制御回路７は、第一キャリア波（キャリア波Ｓｃｒ３）に基づいて、コンバータ３における複数のスイッチング素子Ｑ３ａ、Ｑ３ｂ、Ｑ３ｃ、Ｑ３ｄ、Ｑ３ｅ、Ｑ３ｆを制御する第一制御信号（制御信号ｓ３）を生成するコンバータ制御回路８と、第一キャリア波（キャリア波Ｓｃｒ３）と異なる周波数及び位相を有する第二キャリア波（キャリア波Ｓｃｒ２）に基づいて、第一制御信号（制御信号ｓ３）と異なる変調方式であると共に、インバータ５における複数のスイッチング素子Ｑ５ａ、Ｑ５ｂ、Ｑ５ｃ、Ｑ５ｄ、Ｑ５ｅ、Ｑ５ｆを制御する第二制御信号（制御信号ｓ５）を生成するインバータ制御回路９と、第一キャリア波（キャリア波Ｓｃｒ３）及び第二キャリア波（キャリア波Ｓｃｒ２）を生成するキャリア波生成回路２４と、を備えている。第一キャリア波（キャリア波Ｓｃｒ３）の周波数（キャリア波周波数ｆｓｗ３）と第二キャリア波（キャリア波Ｓｃｒ２）の周波数（キャリア波周波数ｆｓｗ２）とは、コンデンサ４に流入する電流又はコンデンサ４から流出する電流に基づく予め定められた関係を有している。実施の形態２の電力変換装置１００は、この構成により、変調方式、周波数、位相が異なっており、周波数が予め定められた関係を有している第一制御信号（制御信号ｓ３）、第二制御信号（制御信号ｓ５）によってコンバータ３及びインバータ５を制御するので、コンデンサ４に流入するキャリアリプル電流を効率よく低減することができる。
実施の形態３．
　図３１は実施の形態３に係る電力変換装置の構成を示す図であり、図３２は図３１の制御回路の構成を示す図である。図３３は、図３２のキャリア位相演算回路の動作を示すフローチャートである。実施の形態３の電力変換装置１００は、制御回路７が電流検出器４９ｉにて検出されたコンデンサ電流ｉｃに基づいてキャリア位相差θｄｅｆを演算するキャリア位相演算回路２６を備えている点で、実施の形態１の電力変換装置１００と異なる。実施の形態１の電力変換装置１００と異なる部分を主に説明する。
　実施の形態３の電力変換装置１００は、実施の形態１の電力変換装置１００における電流検出器４９ｄ、４９ｅの代わりに電流検出器４９ｉを備えている。実施の形態３の制御回路７は、実施の形態１の制御回路７におけるキャリア位相演算回路１０の代わりにキャリア位相演算回路２６を備えている。キャリア位相演算回路２６の動作を、図３２、図３３を用いて説明する。図３３では、キャリア位相差θｄｅｆの単位が度である場合を示した。キャリア位相差θｄｅｆの単位がラジアンの場合はステップＳ０７の「３６０」を２πに読み替える。
　キャリア位相演算回路２６は、コンデンサ４に流入する電流又はコンデンサ４から流出する電流であるコンデンサ電流ｉｃが最小になる、コンバータ３の制御信号ｓ３を生成するのに用いる第一キャリア波と、インバータ５の制御信号ｓ５を生成するのに用いる第二キャリア波との位相差であるキャリア位相差θｄｅｆを演算する。より具体的には、キャリア位相演算回路２６は、コンデンサ電流ｉｃを一定時間毎に検出された電流検出値Ｉｎを前回の電流検出値Ｉｂと比較して、調整値Ａ、Ｂを用いてコンデンサ電流ｉｃが最小になるようにキャリア位相差θｄｅｆを演算する。
　ステップＳ０１にて、コンデンサ電流ｉｃを一定時間毎に検出された電流検出値Ｉｎを取得する（電流値取得手順）。ステップＳ０２にて、調整値Ａを更新する（調整値更新手順）。調整値Ａは前回演算したキャリア位相差θｄｅｆを調整する調整値である。初回の調整値Ａは調整値Ａの初期値を用いる。ステップＳ０３にて、電流検出値Ｉｎと前回の電流検出値Ｉｂと比較して、電流検出値Ｉｎが電流検出値Ｉｂより大きい場合はステップＳ０４に進み、電流検出値Ｉｎが電流検出値Ｉｂより大きくない場合はステップＳ０５に進む（電流値比較手順）。初回の電流検出値Ｉｂは、例えば０（ゼロ）を用いる。この場合、初回のステップＳ０３では、電流検出値Ｉｎが電流検出値Ｉｂより大きいと判定され、ステップＳ０４に進む。ステップＳ０４にて、前回のキャリア位相差θｄｅｆに調整値Ａを加算して、この値を新たなキャリア位相差θｄｅｆに設定する。変数Ｃｎｔに１を加算して、この値を新たな変数Ｃｎｔに設定する。初回のキャリア位相差θｄｅｆは初期値θｄｅｆ０を用い、初回の変数Ｃｎｔは０（ゼロ）を用いる。初期値θｄｅｆ０は例えば０（ゼロ）である。
　ステップＳ０５にて、前回のキャリア位相差θｄｅｆに調整値Ａを減算して、この値を新たなキャリア位相差θｄｅｆに設定する。変数Ｃｎｔに１を減算して、この値を新たな変数Ｃｎｔに設定する。初回のキャリア位相差θｄｅｆは初期値θｄｅｆ０を用い、初回の変数Ｃｎｔは０（ゼロ）を用いる。初期値θｄｅｆ０は例えば０（ゼロ）である。ステップＳ０４、ステップＳ０５は、位相差変更手順である。ステップＳ０６にて、変数Ｃｎｔの絶対値が２よりも大きい場合、調整値Ａに調整値Ｂを減算して、この値を新たな調整値Ａに設定する。変数Ｃｎｔの絶対値が２以下の場合、調整値Ａに調整値Ｂを加算して、この値を新たな調整値Ａに設定する。ステップＳ０６は、次回の調整値設定手順である。
　ステップＳ０６の後に、ステップＳ０７にて、キャリア位相差θｄｅｆが３６０よりも大きい場合、キャリア位相差θｄｅｆに３６０を減算して、この値を新たなキャリア位相差θｄｅｆに設定する。キャリア位相差θｄｅｆが０よりも小さい場合、キャリア位相差θｄｅｆに３６０を加算して、この値を新たなキャリア位相差θｄｅｆに設定する。ステップＳ０７は、位相差設定手順であり、３６０度以内の値に演算される。ステップＳ０７を実行した後に、初回のキャリア位相差θｄｅｆを終了する。２回目以降は、前回のステップＳ０４～ステップＳ０７で設定された調整値Ａ、キャリア位相差θｄｅｆを用いて新たなキャリア位相差θｄｅｆを演算する。
　電流検出器４９ｉが一定時間ごとに検出値を出力する場合は、電流検出器４９ｉが検出値を出力する度にステップＳ０１～ステップＳ０７が実行される。電流検出器４９ｉがステップＳ０４～ステップＳ０７の実行時間よりも短い時間で検出値を出力する場合は、ステップＳ０７の実行後にステップＳ０１が実行される。
　キャリア位相演算回路２６は、コンデンサ４のコンデンサ電流ｉｃが最小値から離れている場合は大きな変化量でキャリア位相差θｄｅｆを調整し、コンデンサ電流ｉｃが最小値付近では小さな変化量でキャリア位相差θｄｅｆを調整する。このため、実施の形態３の電力変換装置１００は、コンデンサ４のコンデンサ電流ｉｃが小さくなるようにコンバータ３及びインバータ５を制御するので、コンデンサ電流ｉｃを最終的に最小値にすることができる。
　調整値Ａは位相調整値であり、調整値Ｂは位相調整値の微調整変化値に相当する。調整値Ａ、Ｂは、何度であってよい。ただし、調整値Ａ、Ｂを小さな値にすると、微調整により調整の精度が高くなるが、時間を要する。一方、調整値Ａ、Ｂを大きな値にすると、調整の精度が低くなるが、短時間でコンデンサ電流ｉｃを低減することができる。
　実施の形態３の電力変換装置１００は、実施の形態１の電力変換装置１００と同様に、変調方式、周波数、位相が異なっており、周波数が予め定められた関係を有している制御信号ｓ３、制御信号ｓ５によってコンバータ３及びインバータ５を制御するので、実施の形態１の電力変換装置１００と同様の効果を奏する。さらに、実施の形態３の電力変換装置１００は、実施の形態１の電力変換装置１００よりも電流検出器の数を減らすことができ、安価に構成できる。
実施の形態４．
　図３４は実施の形態４に係る電力変換装置の構成を示す図であり、図３５は図３４の制御回路の構成を示す図である。図３６は図３４のコンバータ制御回路の構成を示す図であり、図３７は図３４のインバータ制御回路の構成を示す図である。図３８は、実施の形態４に係る電力変換装置におけるコンデンサ電流の周波数成分を示す図である。実施の形態４の電力変換装置１００は、コンバータ制御回路８、インバータ制御回路９の代わりに電流検出器４９ｄ、４９ｅに検出された出力電流ｉ３、入力電流ｉ５からｄ軸電流指令値ｉｄ３＊、ｉｄ５＊を生成して制御信号ｓ３、ｓ５を生成するコンバータ制御回路２８、インバータ制御回路２９を制御回路７が備えている点で、実施の形態１の電力変換装置１００と異なる。実施の形態１の電力変換装置１００と異なる部分を主に説明する。
　コンバータ制御回路２８は、図５のコンバータ制御回路８に、コンバータ３側の電流である出力電流ｉ３の実効値である電流実効値ｉ３ｅを演算する実効値演算器５９ａ、インバータ５側の電流である入力電流ｉ５の実効値である電流実効値ｉ５ｅを演算する実効値演算器５９ｂ、電流実効値ｉ３ｅ、ｉ５ｅからｄ軸電流指令値ｉｄ３＊を演算する無効電流演算器３０が追加されている。インバータ制御回路２９は、図６のインバータ制御回路９に、コンバータ３側の電流である出力電流ｉ３の実効値である電流実効値ｉ３ｅを演算する実効値演算器５９ｃ、インバータ５側の電流である入力電流ｉ５の実効値である電流実効値ｉ５ｅを演算する実効値演算器５９ｄ、電流実効値ｉ３ｅ、ｉ５ｅからｄ軸電流指令値ｉｄ５＊を演算する無効電流演算器３１が追加されている。
　無効電流演算器３０は、インバータ５側の電流の実効値である電流実効値ｉ５ｅとコンバータ３側の電流の実効値である電流実効値ｉ３ｅとを比較し、電流実効値ｉ５ｅが電流実効値ｉ３ｅよりも大きい場合に、電流実効値ｉ５ｅと電流実効値ｉ３ｅとの差に応じた第一無効電流指令値すなわちｄ軸電流指令値ｉｄ３＊を生成する。コンバータ制御回路２８は、無効電流演算器３０が生成するｄ軸電流指令値ｉｄ３＊を用いて制御信号ｓ３を生成するので、出力電流ｉ３の電流量が増加し、インバータ５側の入力電流ｉ５が出力電流ｉ３よりも大きいことで生じるコンデンサ４に流入するキャリアリプル電流を低減することができる。
　無効電流演算器３１は、インバータ５側の電流の実効値である電流実効値ｉ５ｅとコンバータ３側の電流の実効値である電流実効値ｉ３ｅとを比較し、電流実効値ｉ３ｅが電流実効値ｉ５ｅよりも大きい場合、すなわち電流実効値ｉ５ｅが電流実効値ｉ３ｅよりも小さい場合に、電流実効値ｉ５ｅと電流実効値ｉ３ｅとの差に応じた第二無効電流指令値すなわちｄ軸電流指令値ｉｄ５＊を生成する。インバータ制御回路２９は、無効電流演算器３１が生成するｄ軸電流指令値ｉｄ５＊を用いて制御信号ｓ５を生成するので、入力電流ｉ５の電流量が増加し、コンバータ３側の出力電流ｉ３が入力電流ｉ５よりも大きいことで生じるコンデンサ４に流入するキャリアリプル電流を低減することができる。
　図３８に、コンバータ制御回路２８にて出力電流ｉ３におけるｄ軸電流指令値ｉｄ３＊を増加させたときのＦＦＴ結果を示す。図３８において、縦軸は電流［Ａｒｍｓ］であり、横軸は周波数［ｋＨｚ］である。実施の形態４の電力変換装置１００におけるコンデンサ４のコンデンサ電流ｉｃの実効値は４．４２［Ａｒｍｓ］であった。コンバータ制御回路８、インバータ制御回路９を備えた実施の形態１の電力変換装置１００におけるコンデンサ４のコンデンサ電流ｉｃの実効値は、前述したように４．６８［Ａｒｍｓ］であった。実施の形態４の電力変換装置１００は、実施の形態１の電力変換装置１００よりもコンデンサ４に流入するキャリアリプル電流を低減することができる。なお、インバータ制御回路２９にて入力電流ｉ５におけるｄ軸電流指令値ｉｄ５＊を増加させた場合も、実施の形態１の電力変換装置１００よりもコンデンサ４に流入するキャリアリプル電流を低減することができる。ただし、無効電流指令値すなわちｄ軸電流指令値ｉｄ３＊、ｉｄ５＊を必要以上に大きくしていくと、電流値そのものが増加していくので、適切な値に制限する必要がある。
　実施の形態４の電力変換装置１００は、実施の形態１の電力変換装置１００と同様に、変調方式、周波数、位相が異なっており、周波数が予め定められた関係を有している制御信号ｓ３、制御信号ｓ５によってコンバータ３及びインバータ５を制御するので、実施の形態１の電力変換装置１００と同様の効果を奏する。さらに実施の形態４の電力変換装置１００は、コンバータ３側の電流（出力電流ｉ３）、インバータ５側の電流（入力電流ｉ５）の内小さい電流を増大するように無効電流指令値すなわちｄ軸電流指令値ｉｄ３＊又は、ｄ軸電流指令値ｉｄ５＊を増加して制御信号ｓ３、ｓ５を生成するので、実施の形態１の電力変換装置１００よりもコンデンサ４に流入するキャリアリプル電流を低減することができる。
　今まで実施の形態４のコンバータ制御回路２８、インバータ制御回路２９を実施の形態１の電力変換装置１００に適用した例を説明した。実施の形態４のコンバータ制御回路２８、インバータ制御回路２９は、実施の形態２の電力変換装置１００、実施の形態３の電力変換装置１００にも適用できる。
実施の形態５．
　図３９は実施の形態５に係る電力変換装置の構成を示す図であり、図４０は実施の形態５に係る他の電力変換装置の構成を示す図である。実施の形態５の電力変換装置１００は、主回路９０がコンバータ３及びインバータ５の組が２つあり、この２組が並列に構成されている点で実施の形態１の電力変換装置１００と異なる。実施の形態１の電力変換装置１００と異なる部分を主に説明する。
　図３９に示した実施の形態５の電力変換装置１００は、図１に示した実施の形態１の電力変換装置１００におけるコンバータ３、インバータ５、コンデンサ４がコンバータ３ａ、インバータ５ａ、コンデンサ４ａになり、さらにコンバータ３ｂ、インバータ５ｂ、コンバータ３ｂから出力された直流電力を伝送する高電位側配線６５ｐ及び低電位側配線６５ｎ、電位側配線６５ｐ及び低電位側配線６５ｎに接続されたコンデンサ４ｂ、３相の電力線５１に接続された３相の電力線６７、３相の電力線５２に接続された３相の電力線６７、高電位側配線４５ｐと高電位側配線６５ｐとを接続する接続配線６６ｐ、低電位側配線４５ｎと低電位側配線６５ｎとを接続する接続配線６６ｎを備えている。３相の電力線６７は、ｒ相の電力線６７ｒ、ｓ相の電力線６７ｓ、ｔ相の電力線６７ｔを備えている。３相の電力線６８は、ｕ相の電力線６８ｕ、ｖ相の電力線６８ｖ、ｗ相の電力線６８ｗを備えている。電力線６７のｒ相、ｓ相、ｔ相は、対応する電力線５１のｒ相、ｓ相、ｔ相に接続されている。電力線６８のｕ相、ｖ相、ｗ相は、対応する電力線６８のｕ相、ｖ相、ｗ相に接続されている。
　コンバータ３ａの制御端子４６、コンバータ３ｂの制御端子４６に制御信号ｓ３が入力され、インバータ５ａの制御端子４７、インバータ５ｂの制御端子４７に制御信号ｓ５が入力される。図３９では、電圧検出器４８ｄがコンデンサ４ｂの直流電圧Ｖｄｃを検出し、電流検出器４９ｄ、４９ｅがコンデンサ４ａにおけるコンバータ３ａの出力電流ｉ３、インバータ５ａの入力電流ｉ５を検出する例を示した。なお、電圧検出器４８ｄがコンデンサ４ａの直流電圧Ｖｄｃを検出してもよく、電流検出器４９ｄ、４９ｅがコンデンサ４ｂにおけるコンバータ３ｂの出力電流ｉ３、インバータ５ｂの入力電流ｉ５を検出してもよい。
　なお、３相の交流電源１から入力される入力電圧すなわち電力線５１の線間電圧、３相の交流電源１の出力電流すなわち電力線５１の相電流、電動機６に入力される入力電流すなわち電力線５２の相電流は、３相すべてを検出する必要もなく、そのうち２相を検出して３相目を制御回路７内で演算してもよい。その場合、制御の安定性は低下するものの、検出器の数を減らすことができる。
　制御回路７は、実施の形態１～４の制御回路７を適用することができる。なお、実施の形態３の制御回路７を適用する場合には、例えば図４０に示すように、電流検出器４９ｄ、４９ｅの代わりにコンデンサ４ａ又はコンデンサ４ｂのコンデンサ電流ｉｃを検出する電流検出器４９ｉを備え、コンデンサ電流ｉｃが制御回路７に入力される。なお、図４０では、コンデンサ４ａのコンデンサ電流ｉｃを検出する電流検出器４９ｉを示した。
　実施の形態５の電力変換装置１００は、実施の形態１～４の電力変換装置１００における主回路９０が２並列になっている電力変換装置に相当する。実施の形態５の電力変換装置１００は、コンバータ３ａとコンバータ３ｂを同一の制御を行い、インバータ５ａとインバータ５ｂを同一の制御を行う。そのため、実施の形態５の電力変換装置１００は、適用する制御回路７の構成に応じて、実施の形態１～４の電力変換装置１００と同じ動作となる。したがって、実施の形態５の電力変換装置１００は、適用する制御回路７の構成に応じて、実施の形態１～４の電力変換装置１００と同様の効果を奏する。実施の形態５の電力変換装置１００は、並列接続されたコンバータ、並列接続されたインバータを備えていても、コンバータとインバータとの中間段のコンデンサに入出力する電流すなわちコンデンサ電流ｉｃを低減することができ、コンデンサの発熱を抑制でき、前述した比較例の電力変換装置より小型なコンデンサを使用することが可能となる。
　図３９では、コンバータ、インバータ、コンデンサを並列にしているが、コンバータ内のスイッチング素子、インバータ内のスイッチング素子、すなわち各相のレグを並列にした構成でも同様の効果が得られる。さらに、並列数も２並列に限らず、それ以上の並列数でも同様の効果が得られる。
　なお、制御回路７における次に示す対象回路は、図４１に示すプロセッサ９８、メモリ９９により機能が実現されてもよい。対象回路は、ゲートドライブ回路３５を除くコンバータ制御回路８、ゲートドライブ回路３６を除くインバータ制御回路９、キャリア位相演算回路１０、キャリア波生成回路１１、キャリア波生成回路２４、キャリア位相演算回路２６、ゲートドライブ回路３５を除くコンバータ制御回路２８、ゲートドライブ回路３６を除くインバータ制御回路２９である。図４１は、制御回路の機能を実現する他のハードウェア構成例を示す図である。この場合、対象回路は、プロセッサ９８がメモリ９９に記憶されたプログラムを実行することにより、実現される。また、複数のプロセッサ９８および複数のメモリ９９が連携して各機能を実行してもよい。
　なお、本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１…交流電源、３、３ａ、３ｂ…コンバータ、４、４ａ、４ｂ…コンデンサ、５、５ａ、５ｂ…インバータ、６…電動機（負荷）、７…制御回路、８…コンバータ制御回路、９…インバータ制御回路、１０…キャリア位相演算回路、１１…キャリア波生成回路、１９、１９ａ、１９ｂ…位相検出器、２０…位相差演算器、２８…コンバータ制御回路、２９…インバータ制御回路、３０…無効電流演算器、３１…無効電流演算器、４５ｐ…高電位側配線、４５ｎ…低電位側配線、６５ｐ…高電位側配線、６５ｎ…低電位側配線、１００…電力変換装置、ｆｉｎ…周波数、ｆｍ…駆動周波数、ｆｓｗ０…基準周波数、ｆｓｗ２…キャリア波周波数、ｆｓｗ３…キャリア波周波数、ｉ３…出力電流、ｉ３ｅ…電流実効値、ｉ５…入力電流、ｉ５ｅ…電流実効値、ｉｃ…コンデンサ電流、ｉｄ３＊…ｄ軸電流指令値、ｉｄ５＊…ｄ軸電流指令値、Ｑ３ａ、Ｑ３ｂ、Ｑ３ｃ、Ｑ３ｄ、Ｑ３ｅ、Ｑ３ｆ…スイッチング素子、Ｑ５ａ、Ｑ５ｂ、Ｑ５ｃ、Ｑ５ｄ、Ｑ５ｅ、Ｑ５ｆ…スイッチング素子、ｓ３、ｓ３ａ、ｓ３ｂ、ｓ３ｃ、ｓ３ｄ、ｓ３ｅ、ｓ３ｆ…制御信号、ｓ５、ｓ５ａ、ｓ５ｂ、ｓ５ｃ、ｓ５ｄ、ｓ５ｅ、ｓ５ｆ…制御信号、Ｓｃｒ２…キャリア波、Ｓｃｒ３…キャリア波、θ３ｓ…位相、θ５ｓ…位相、θｄｅｆ…キャリア位相差

Claims (16)

  1. 　交流電源から入力された第一交流電力から変換された第二交流電力を負荷に供給する電力変換装置であって、
    前記交流電源から入力された前記第一交流電力を直流電力に変換するコンバータと、
    前記コンバータから出力された前記直流電力を前記第二交流電力に変換するインバータと、
    前記直流電力を伝送する高電位側配線及び低電位側配線に接続されたコンデンサと、
    前記コンバータ及び前記インバータを制御する制御回路と、を備え、
    前記制御回路は、
    第一キャリア波に基づいて、前記コンバータにおける複数のスイッチング素子を制御する第一制御信号を生成するコンバータ制御回路と、
    前記第一キャリア波と異なる周波数及び位相を有する第二キャリア波に基づいて、前記第一制御信号と異なる変調方式であると共に、前記インバータにおける複数のスイッチング素子を制御する第二制御信号を生成するインバータ制御回路と、
    前記第一キャリア波及び前記第二キャリア波を生成するキャリア波生成回路と、を備え、
    前記第一キャリア波の周波数と前記第二キャリア波の周波数とは、前記コンデンサに流入する電流又は前記コンデンサから流出する電流に基づく予め定められた関係を有している、
    電力変換装置。
  2. 　前記第一キャリア波と前記第二キャリア波との位相差を演算するキャリア位相演算回路を備え、
    前記キャリア位相演算回路は、
    前記コンデンサの一端が接続された前記高電位側配線又は前記低電位側配線における、前記コンバータ側の電流及び前記インバータ側の電流と、予め定められた基準周波数とに基づいて、前記第一キャリア波と前記第二キャリア波との位相差であるキャリア位相差を演算する、
    請求項１記載の電力変換装置。
  3. 　前記キャリア位相演算回路は、
    前記コンバータ側の電流における前記基準周波数の成分の位相である第一位相を検出する第一位相検出器と、前記インバータ側の電流における前記基準周波数の成分の位相である第二位相を検出する第二位相検出器と、前記第一位相と前記第二位相との差を演算する位相差演算器を備えている、
    請求項２記載の電力変換装置。
  4. 　前記第一キャリア波と前記第二キャリア波との位相差を演算するキャリア位相演算回路を備え、
    前記キャリア位相演算回路は、
    前記コンデンサに流入する電流又は前記コンデンサから流出する電流が最小になる、前記第一キャリア波と前記第二キャリア波との位相差であるキャリア位相差を演算する、
    請求項１記載の電力変換装置。
  5. 　前記コンバータ制御回路は２相変調方式の前記第一制御信号を生成し、
    前記インバータ制御回路は３相変調方式の前記第二制御信号を生成する、
    請求項１から３のいずれか１項に記載の電力変換装置。
  6. 　前記コンバータ制御回路は２相変調方式の前記第一制御信号を生成し、
    前記インバータ制御回路は３相変調方式の前記第二制御信号を生成する、
    請求項４記載の電力変換装置。
  7. 　前記コンバータ制御回路は３相変調方式の前記第一制御信号を生成し、
    前記インバータ制御回路は２相変調方式の前記第二制御信号を生成する、
    請求項１から３のいずれか１項に記載の電力変換装置。
  8. 　前記コンバータ制御回路は３相変調方式の前記第一制御信号を生成し、
    前記インバータ制御回路は２相変調方式の前記第二制御信号を生成する、
    請求項４記載の電力変換装置。
  9. 　前記２相変調方式の前記第一制御信号における前記第一キャリア波の周波数をｆｓｗ２とし、前記３相変調方式の前記第二制御信号における前記第二キャリア波の周波数をｆｓｗ３とし、前記交流電源の周波数をｆｉｎとし、
    前記キャリア波生成回路は、
    周波数ｆｓｗ２と周波数ｆｓｗ３とが、
    ｆｓｗ２＝２×ｆｓｗ３±３×ｆｉｎの関係になっている前記第一キャリア波及び前記第二キャリア波を生成する、
    請求項５記載の電力変換装置。
  10. 　前記２相変調方式の前記第一制御信号における前記第一キャリア波の周波数をｆｓｗ２とし、前記３相変調方式の前記第二制御信号における前記第二キャリア波の周波数をｆｓｗ３とし、前記交流電源の周波数をｆｉｎとし、
    前記キャリア波生成回路は、
    周波数ｆｓｗ２と周波数ｆｓｗ３とが、
    ｆｓｗ２＝２×ｆｓｗ３±３×ｆｉｎの関係になっている前記第一キャリア波及び前記第二キャリア波を生成する、
    請求項６記載の電力変換装置。
  11. 　前記２相変調方式の前記第二制御信号における前記第二キャリア波の周波数をｆｓｗ２とし、前記３相変調方式の前記第一制御信号における前記第一キャリア波の周波数をｆｓｗ３とし、前記負荷に供給する交流電力の周波数をｆｍとし、
    前記キャリア波生成回路は、
    周波数ｆｓｗ２と周波数ｆｓｗ３とが、
    ｆｓｗ２＝２×ｆｓｗ３±３×ｆｍの関係になっている前記第一キャリア波及び前記第二キャリア波を生成する、
    請求項７記載の電力変換装置。
  12. 　前記２相変調方式の前記第二制御信号における前記第二キャリア波の周波数をｆｓｗ２とし、前記３相変調方式の前記第一制御信号における前記第一キャリア波の周波数をｆｓｗ３とし、前記負荷に供給する交流電力の周波数をｆｍとし、
    前記キャリア波生成回路は、
    周波数ｆｓｗ２と周波数ｆｓｗ３とが、
    ｆｓｗ２＝２×ｆｓｗ３±３×ｆｍの関係になっている前記第一キャリア波及び前記第二キャリア波を生成する、
    請求項８記載の電力変換装置。
  13. 　前記コンバータ制御回路は、
    前記インバータ側の電流の実効値である第一電流実効値が前記コンバータ側の電流の実効値である第二電流実効値よりも大きい場合に、前記第一電流実効値と前記第二電流実効値との差に応じた第一無効電流指令値を生成する第一無効電流演算器を備え、
    前記第一無効電流指令値に基づいて前記コンバータ側の電流の無効電流が増大する前記第一制御信号を生成する、
    請求項１から３、５、７、９、１１のいずれか１項に記載の電力変換装置。
  14. 　前記インバータ制御回路は、
    前記インバータ側の電流の実効値である第一電流実効値が前記コンバータ側の電流の実効値である第二電流実効値よりも小さい場合に、前記第一電流実効値と前記第二電流実効値との差に応じた第二無効電流指令値を生成する第二無効電流演算器を備え、
    前記第二無効電流指令値に基づいて前記インバータ側の電流の無効電流が増大する前記第二制御信号を生成する、
    請求項１から３、５、７、９、１１のいずれか１項に記載の電力変換装置。
  15. 　前記コンバータ制御回路は、
    前記インバータ側の電流の実効値である第一電流実効値が前記コンバータ側の電流の実効値である第二電流実効値よりも大きい場合に、前記第一電流実効値と前記第二電流実効値との差に応じた第一無効電流指令値を生成する第一無効電流演算器を備え、
    前記第一無効電流指令値に基づいて前記コンバータ側の電流の無効電流が増大する前記第一制御信号を生成し、
    前記インバータ制御回路は、
    前記インバータ側の電流の実効値である第一電流実効値が前記コンバータ側の電流の実効値である第二電流実効値よりも小さい場合に、前記第一電流実効値と前記第二電流実効値との差に応じた第二無効電流指令値を生成する第二無効電流演算器を備え、
    前記第二無効電流指令値に基づいて前記インバータ側の電流の無効電流が増大する前記第二制御信号を生成する、
    請求項１から３、５、７、９、１１のいずれか１項に記載の電力変換装置。
  16. 　前記第一交流電力を他の直流電力に変換する他のコンバータと、
    前記他のコンバータから出力された他の直流電力を交流電力に変換し、前記インバータと共に前記第二交流電力を前記負荷に供給する他のインバータと、
    前記他の直流電力を伝送する他の高電位側配線及び他の低電位側配線に接続された他のコンデンサと、を更に備え、
    前記高電位側配線と前記他の高電位側配線とは接続されており、
    前記低電位側配線と前記他の低電位側配線とは接続されており、
    前記制御回路は、
    前記第一制御信号を前記コンバータ及び前記他のコンバータに出力し、
    前記第二制御信号を前記インバータ及び前記他のインバータに出力する、
    請求項１から１５のいずれか１項に記載の電力変換装置。
PCT/JP2021/026433 2021-07-14 2021-07-14 電力変換装置 WO2023286197A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202180100350.3A CN117616678A (zh) 2021-07-14 2021-07-14 电力变换装置
PCT/JP2021/026433 WO2023286197A1 (ja) 2021-07-14 2021-07-14 電力変換装置
DE112021007968.9T DE112021007968T5 (de) 2021-07-14 2021-07-14 Stromrichtereinrichtung
US18/574,070 US20240243671A1 (en) 2021-07-14 2021-07-14 Power conversion device
KR1020247000045A KR20240016409A (ko) 2021-07-14 2021-07-14 전력 변환 장치
JP2023534508A JP7466779B2 (ja) 2021-07-14 2021-07-14 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/026433 WO2023286197A1 (ja) 2021-07-14 2021-07-14 電力変換装置

Publications (1)

Publication Number Publication Date
WO2023286197A1 true WO2023286197A1 (ja) 2023-01-19

Family

ID=84919745

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/026433 WO2023286197A1 (ja) 2021-07-14 2021-07-14 電力変換装置

Country Status (6)

Country Link
US (1) US20240243671A1 (ja)
JP (1) JP7466779B2 (ja)
KR (1) KR20240016409A (ja)
CN (1) CN117616678A (ja)
DE (1) DE112021007968T5 (ja)
WO (1) WO2023286197A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04121065A (ja) * 1990-09-07 1992-04-22 Hitachi Ltd 電力変換方法、電力変換装置およびその電力変換装置を用いた圧延システム
JP2006288035A (ja) * 2005-03-31 2006-10-19 Hitachi Ltd 電力変換システム
JP2011114991A (ja) * 2009-11-30 2011-06-09 Hitachi Ltd 電力変換装置
JP2012120296A (ja) * 2010-11-30 2012-06-21 Aisin Aw Co Ltd 駆動制御装置
JP2017050977A (ja) * 2015-09-02 2017-03-09 三菱電機株式会社 電力変換装置
WO2019082316A1 (ja) * 2017-10-25 2019-05-02 東芝三菱電機産業システム株式会社 電力変換装置
JP2020509730A (ja) * 2017-03-03 2020-03-26 ゼネラル・エレクトリック・カンパニイ Ｄｃリンク電流リップルを低減するための駆動システムおよびその動作方法
JP2020184846A (ja) * 2019-05-09 2020-11-12 株式会社デンソー 電力供給装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121065B2 (ja) 2002-04-22 2008-07-16 オークラ輸送機株式会社 搬送物反転装置および読取装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04121065A (ja) * 1990-09-07 1992-04-22 Hitachi Ltd 電力変換方法、電力変換装置およびその電力変換装置を用いた圧延システム
JP2006288035A (ja) * 2005-03-31 2006-10-19 Hitachi Ltd 電力変換システム
JP2011114991A (ja) * 2009-11-30 2011-06-09 Hitachi Ltd 電力変換装置
JP2012120296A (ja) * 2010-11-30 2012-06-21 Aisin Aw Co Ltd 駆動制御装置
JP2017050977A (ja) * 2015-09-02 2017-03-09 三菱電機株式会社 電力変換装置
JP2020509730A (ja) * 2017-03-03 2020-03-26 ゼネラル・エレクトリック・カンパニイ Ｄｃリンク電流リップルを低減するための駆動システムおよびその動作方法
WO2019082316A1 (ja) * 2017-10-25 2019-05-02 東芝三菱電機産業システム株式会社 電力変換装置
JP2020184846A (ja) * 2019-05-09 2020-11-12 株式会社デンソー 電力供給装置

Also Published As

Publication number Publication date
CN117616678A (zh) 2024-02-27
KR20240016409A (ko) 2024-02-06
JPWO2023286197A1 (ja) 2023-01-19
DE112021007968T5 (de) 2024-04-25
JP7466779B2 (ja) 2024-04-12
US20240243671A1 (en) 2024-07-18

Similar Documents

Publication Publication Date Title
JP4717114B2 (ja) 電力変換器の制御装置
US9219424B2 (en) Matrix converter
JP5915751B2 (ja) マトリクスコンバータ
JP6368664B2 (ja) アクティブフィルタ、及びそれを用いたモータ駆動装置、並びに冷凍装置
JP2000324853A (ja) 電源インバータにおけるｄｃバス・リップル作用を減少させるモディファイド空間ベクトル・パルス幅変調方法及び装置
EP3104516B1 (en) Method and system for dead time compensation in a pwm controlled inverter
WO2015125724A1 (ja) 電力変換装置の制御方法
US5050057A (en) Power source apparatus
KR20150117219A (ko) 전력 변환 장치, 전력 변환 장치의 제어 장치 및 전력 변환 장치의 제어 방법
US7129677B2 (en) Vector controller, a polyphase synchronous rectifier, and a method of vector-controlling thereof
JP2015186431A (ja) 電力変換装置、電力変換装置の制御装置および電力変換装置の制御方法
JP5622437B2 (ja) 中性点クランプ式電力変換装置
JP4722002B2 (ja) Ｐｗｍインバータ制御装置及びｐｗｍインバータ制御方法並びに冷凍空調装置
WO2023286197A1 (ja) 電力変換装置
JPH02261063A (ja) インバータ装置と交流電動機駆動システム
JP5833524B2 (ja) 電力変換装置および電力変換装置の制御装置
JP2924601B2 (ja) 電力変換装置
Knapczyk et al. Analysis of pulse width modulation techniques for AC/DC line-side converters
JP2019041562A (ja) 電力変換装置
JP2005086973A (ja) 交流−交流直接変換器の制御装置
JPH06133558A (ja) Ｐｗｍ制御方式
JP2005223991A (ja) インバータ制御装置
JP2003088141A (ja) 系統連系用電力変換装置
JP7523693B2 (ja) 電力変換器の制御部および電力変換装置
JP2924589B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21950138

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023534508

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18574070

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20247000045

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247000045

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 202180100350.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007968

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21950138

Country of ref document: EP

Kind code of ref document: A1