WO2023248824A1 - 分波器及び通信装置 - Google Patents

分波器及び通信装置 Download PDF

Info

Publication number
WO2023248824A1
WO2023248824A1 PCT/JP2023/021467 JP2023021467W WO2023248824A1 WO 2023248824 A1 WO2023248824 A1 WO 2023248824A1 JP 2023021467 W JP2023021467 W JP 2023021467W WO 2023248824 A1 WO2023248824 A1 WO 2023248824A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
terminal
duplexer
transmission
chip
Prior art date
Application number
PCT/JP2023/021467
Other languages
English (en)
French (fr)
Inventor
浩紀 喜井
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2023248824A1 publication Critical patent/WO2023248824A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Definitions

  • the present disclosure relates to a duplexer having two or more filters, and a communication device including the duplexer.
  • a duplexer having a transmission filter and a reception filter is known (for example, Patent Document 1 below).
  • the transmission filter connects the transmission terminal and the antenna terminal, filters the transmission signal input from the transmission terminal, and outputs the filtered signal to the antenna terminal.
  • the reception filter connects the antenna terminal and the reception terminal, filters the reception signal input from the antenna terminal, and outputs the filtered signal to the reception terminal.
  • the reception filter blocks the transmission signal output from the transmission filter and prohibits input of the transmission signal to the reception terminal.
  • the signal output from the transmission filter (for example, the transmission signal) is not completely blocked by the reception filter. That is, a leakage signal is generated that passes through the reception filter and heads toward the reception terminal.
  • this leakage signal is reduced and the isolation characteristics are improved.
  • a delay line and a resonator are provided between a transmitting terminal and a receiving terminal, which are connected in parallel to the transmitting filter and the receiving filter.
  • the delay line and resonator When a transmission signal is input from a transmission terminal, the delay line and resonator generate a cancellation signal having an amplitude comparable to that of the leakage signal and a phase opposite to that of the leakage signal, and transmit the signal to the reception terminal. Output.
  • the cancellation signal and the leakage signal cancel each other out, and as a result, the leakage signal is reduced.
  • a duplexer includes a first filter, a second filter, a third filter, a fourth filter, and a 180° phase shifter.
  • the first filter connects a common terminal and a first terminal, and corresponds to a first passband.
  • the second filter connects the common terminal and the second terminal, and corresponds to a second passband that does not overlap with the first passband.
  • the third filter connects the node located at the branch point and the second terminal, and corresponds to the first pass band.
  • the fourth filter connects the node and the first terminal, and corresponds to the second passband.
  • the 180° phase shifter is located closer to the first terminal than the first filter and the fourth filter, or closer to the second terminal than the second filter and the third filter.
  • the 180° phase shifter includes a path from the first terminal to the second terminal via the first filter and the second filter, and a path from the first terminal to the fourth filter and the third filter.
  • the output signals of both routes based on the same input signal to the route leading to the second terminal via are made to have opposite phases to each other.
  • a communication device includes the duplexer, an antenna connected to the common terminal, a resistive element connected to the node, and connected to the first terminal and the second terminal. It has an integrated circuit element.
  • FIG. 1 is a circuit diagram showing the configuration of a duplexer according to an embodiment.
  • FIG. 2 is a schematic perspective view showing a first structural example of the duplexer shown in FIG. 1;
  • FIG. 3 is a plan view showing a configuration example of a chip of the duplexer shown in FIG. 2;
  • FIG. 2 is a schematic perspective view showing a second structural example of the duplexer shown in FIG. 1;
  • FIG. 5 is a plan view showing a configuration example of a chip of the duplexer shown in FIG. 4;
  • FIG. 1 is a block diagram showing the configuration of a communication device according to an embodiment.
  • duplexer 1 an example of a duplexer
  • the duplexer 1 for convenience, matters that may be configured in various ways may be explained by taking a specific configuration as an example, without particular notice.
  • FIG. 1 is a circuit diagram showing the configuration of a duplexer 1 (an example of a duplexer) according to an embodiment.
  • the duplexer 1 includes a first transmission filter 5TA that filters a transmission signal input from the outside to the transmission terminal 3T and outputs it to the antenna terminal 3A, and a first transmission filter 5TA that filters a reception signal input from the antenna to the antenna terminal 3A and outputs it to the reception terminal 3R. It has a first reception filter 5RA that outputs to.
  • the first transmission filter 5TA attenuates signals outside the transmission band (passes signals in the transmission band).
  • the first reception filter 5RA attenuates signals outside the reception band (passes signals in the reception band).
  • the transmission band and reception band do not overlap.
  • the first transmission filter 5TA and the first reception filter 5RA can be considered to constitute a first duplexer 7A.
  • the transmission signal that has passed through the first transmission filter 5TA from the transmission terminal 3T is attenuated (blocked) by the first reception filter 5RA, so basically (ideally) it is not output to the reception terminal 3R.
  • a leakage signal passes through the first reception filter 5RA and leaks to the reception terminal 3R.
  • the duplexer 1 has a parallel path 15 connected in parallel to the first duplexer 7A between the transmission terminal 3T and the reception terminal 3R.
  • the parallel path 15 includes, for example, a second duplexer 7B having basically the same configuration as the first duplexer 7A, and a phase shifter 9 connected in series to the second duplexer 7B.
  • the second duplexer 7B includes a second transmit filter 5TB and a second receive filter 5RB, which have basically the same configuration as the first transmit filter 5TA and first receive filter 5RA.
  • the connection order of the second transmission filter 5TB and the second reception filter 5RB to the transmission terminal 3T and the reception terminal 3R is opposite to the connection order of the first transmission filter 5TA and the first reception filter 5RA to the transmission terminal 3T and the reception terminal 3R. It has become.
  • the phase shifter 9 shifts the phase of the input signal by 180 degrees and outputs the signal.
  • a transmission signal input from the outside to the transmission terminal 3T is basically blocked by the second reception filter 5RB, so it does not flow into the parallel path 15. Therefore, similarly to the case where the parallel path 15 is not provided, the transmission signal flows to the first transmission filter 5TA. In other words, ideally, no insertion loss occurs due to the provision of the parallel path 15.
  • the reception signal that has passed through the first reception filter 5RA from the antenna terminal 3A is basically blocked by the second transmission filter 5TB, so it does not flow into the parallel path 15. Therefore, with respect to the received signal as well, ideally no insertion loss occurs due to the provision of the parallel path 15.
  • the transmitting signal from the transmitting terminal 3T is A portion passes through the second reception filter 5RB.
  • This passing signal (hereinafter sometimes referred to as a "cancellation signal”) passes through the second duplexer 7B, which has the same configuration (same characteristics) as the first duplexer 7A, so the strength of the leakage signal (for example, , voltage, current, or electric power (hereinafter the same shall apply).
  • the phase of the cancellation signal is shifted by 180° by the phase shifter 9, it has a phase opposite to that of the leakage signal. Therefore, the two cancel each other out. This reduces the leakage signal output from the receiving terminal 3R to the outside of the duplexer 1.
  • the duplexer 1 as described above may be realized by various structures.
  • the four chips 23 are mounted on the multilayer substrate 21A.
  • the four chips 23 constitute a first transmit filter 5TA, a first receive filter 5RA, a second transmit filter 5TB, and a second receive filter 5RB, respectively.
  • the phase shifter 9 is constituted by a transmission line within the multilayer substrate 21A.
  • two chips 25 are mounted on the multilayer substrate 21B.
  • the two chips 25 constitute a first duplexer 7A and a second duplexer 7B, respectively.
  • the phase shifter 9 is constituted by a transmission line within the multilayer substrate 21B.
  • the transmission terminal 3T and the first branch point 19T may be the same.
  • the receiving terminal 3R and the second branch point 19R may be the same.
  • the filter 5 is, for example, a bandpass filter that passes signals in a predetermined passband (transmission band or reception band), as described above.
  • the passband (center frequency and bandwidth) is arbitrary.
  • the passband may be located within the range of 300 MHz to 10 GHz.
  • the passband may be in accordance with a predetermined standard.
  • the passband may correspond to one passband defined by the standard, or may include two or more passbands defined by the standard. Either the transmission band or the reception band may be located on the high frequency side.
  • the filter 5 receives an unbalanced signal and outputs the unbalanced signal.
  • An unbalanced signal can be, for example, a signal whose signal level changes with respect to a reference potential.
  • the filter 5 may be configured to input a balanced signal and/or output a balanced signal.
  • a balanced signal can be, for example, two signals whose phases are opposite to each other.
  • all the filters 5 may be provided with two terminals each corresponding to the input and output of the balanced signal, or two terminals may be provided for each terminal, or two terminals may be provided for each of the filters 5, and two terminals may be provided for each input and output of the balanced signal.
  • Mutual converting elements may be placed at appropriate positions.
  • the pass characteristic is, for example, the S21 parameter when the input side of the transmission filter 5T is set to 1 and the output side of the transmission filter 5T is set to 2.
  • the delay time is the delay of the output signal with respect to the input signal. The delay time can be converted into a phase using the period (frequency) of the signal (input signal and output signal).
  • the characteristics at the same frequency are compared.
  • the characteristics within the comparison band are the same, the characteristics at the same frequency are the same throughout the comparison band. From another perspective, when assuming a graph in which the horizontal axis represents frequency and the vertical axis represents characteristic values, the lines representing the characteristics of the two transmission filters 5T coincide.
  • the word characteristics refers to all or some of the various electrical characteristics (for example, the above-mentioned pass-through characteristics). and delay time), or may refer to characteristics at a specific frequency, a specific frequency band, or all frequencies.
  • the transmission filter 5T receives a signal from the side where the signal is expected to be input (referred to as the "input expected side"; not necessarily the side where the signal is actually input) and when the signal is input.
  • the characteristics may be the same or the characteristics may be the same when the signal is input from the side that is expected to output (referred to as the expected output side, not necessarily the side that actually outputs the signal). May be different.
  • the two transmission filters 5T may have the same characteristics when a signal is input from the expected input side, for example.
  • the two transmission filters 5T may have the same characteristics when a signal is input from the expected output side, for example.
  • the characteristics are different when a signal is input to the expected input side and when the signal is input to the expected output side, and the characteristics are different when a signal is input from the expected input side. If the two transmission filters 5T are the same, for example, the first transmission filter 5TA has its expected input side connected to the transmission terminal 3T side, and the second transmission filter 5TB also has its expected input side connected to the transmission terminal 3T side (node 17 side). ) may be connected to Thereby, the signal from the transmission terminal 3T passes through both of the two transmission filters 5T from the expected input side.
  • the elastic wave filter may take various forms as long as it utilizes elastic waves.
  • an acoustic wave filter may be one that excites elastic waves using an IDT (Interdigital Transducer) electrode located on the surface of a piezoelectric body, or one that excites elastic waves using electrodes facing each other with a piezoelectric thin film in between. (piezoelectric thin film resonator).
  • the elastic wave filter may be a ladder type filter in which a plurality of elastic wave resonators are connected in a ladder type, or a multimode filter (double mode type filter), or a transversal type filter that transmits and receives elastic waves between two IDT electrodes.
  • the elastic wave is, for example, a SAW (Surface Acoustic Wave), a BAW (Bulk Acoustic Wave), a boundary acoustic wave, or a plate wave.
  • SAW Surface Acoustic Wave
  • BAW Bulk Acoustic Wave
  • a boundary acoustic wave or a plate wave.
  • these elastic waves are not always clearly distinguishable.
  • the phase shifter may have various configurations, for example, may be similar to known configurations.
  • the phase shifter may be of a distributed constant type or a lumped constant type.
  • the distributed constant phase shifter is, for example, a transmission line having a length of ⁇ /2.
  • ⁇ is the wavelength of the signal.
  • the frequency of the signal when calculating the wavelength ⁇ may be, for example, the same as the frequency at which the delay times described above are compared. More specifically, for example, the frequency of the wavelength ⁇ is any frequency included in the band between the transmission band and the reception band (for example, the center frequency of the transmission band, the center frequency of the reception band, or the center frequency of the band between the above). ).
  • the wavelength ⁇ is the length when a signal propagates through a transmission line (phase shifter), and is influenced by the permittivity and magnetic permeability of the transmission line (a broad concept that includes the surrounding dielectric material).
  • the phase shifter 9 only needs to be able to make the difference between the delay time of the first path RT1 and the delay time of the second path RT2 180° in terms of phase. In other words, the phase shifter 9 only needs to be able to reverse the phase of the output signals of the first path RT and the second path RT2 based on the same input signal to both paths. Thereby, the leakage signal and the cancellation signal can be made to have opposite phases to each other and at least partially cancel each other out.
  • the position of the phase shifter 9 is not limited to the illustrated position.
  • the phase shifter 9 may be located in any of the following four positions. Between the first branch point 19T and the first transmission filter 5TA. Between the first branch point 19T and the second reception filter 5RB. Between the second branch point 19R and the first reception filter 5RA. Between the second branch point 19R and the second transmission filter 5TB (illustrated example).
  • the resistive element 11 may be included in the chip 23 in FIG. 2 or the chip 25 in FIG. 4, for example. More specifically, for example, the resistance element 11 may be configured by a conductor configured on the upper surface of a piezoelectric substrate 35, which will be described later.
  • reference potential section 13 to which the resistance element 11 (or the parallel resonator 33P described below, etc.) is connected may be made of various conductors as long as it is assumed that a reference potential is applied thereto.
  • reference potential portion may refer to all of the various conductors described above, or may refer to various conductors, unless otherwise specified or unless there is a contradiction.
  • the characteristics regarding signal passage in each filter 5 in each duplexer 7 may be compared. For example, the characteristics when a signal flows through the first transmission filter 5TA from the transmission terminal 3T side to the antenna terminal 3A side are compared with the characteristics when the signal flows through the second transmission filter 5TB from the reception terminal 3R side to the node 17 side. It's okay to be. Similarly, the characteristics when the signal flows through the first reception filter 5RA from the antenna terminal 3A side to the reception terminal 3R side are compared with the characteristics when the signal flows through the second reception filter 5RB from the node 17 side to the transmission terminal 3T. It's okay to be. The characteristics when the signal flows through each filter 5 in other directions may be compared.
  • connection relationship between the assumed input side and the assumed output side of the first transmitting filter 5TA and the assumed input side and the assumed output side of the first receiving filter 5RA, and the second transmitting The positional relationship between the assumed input side and the assumed output side of the filter 5TB and the assumed input side and the assumed output side of the second reception filter 5RB may be the same or different.
  • the duplexer 1 may be configured, for example, as a chip-type electronic component that only functions as a duplexer. However, the duplexer 1 may be inseparably combined with an element having a function different from that of the duplexer, and the electronic component including the duplexer 1 may not be of a chip type. For example, although not particularly shown, it includes a circuit board, an IC (integrated circuit) mounted or built in the circuit board, an antenna mounted or built in the circuit board, and a duplexer 1. In the module board, part or all of the duplexer 1 may be included in the circuit board.
  • IC integrated circuit
  • duplexer 1 a chip-type electronic component having only a duplexer function is exemplified as the duplexer 1.
  • FIG. 2 is a schematic perspective view showing a main part of the structure of a duplexer 1A, which is an example of the duplexer 1. As shown in FIG.
  • the chip 23 is indicated by a dotted line, and the top surface of the multilayer substrate 21A is visualized. Further, wiring within the multilayer substrate 21A is schematically shown.
  • the duplexer 1A may face either upward or downward, in the explanation of FIG. 2, for convenience, the orthogonal coordinate system Terminology may be used (the same applies to FIG. 4 related to the second structural example described later).
  • the duplexer 1A is configured as, for example, a surface-mounted chip-type electronic component.
  • the duplexer 1A has a plurality of terminals 3 (external terminals) made of a layered conductor located on the lower surface.
  • the plurality of terminals 3 face pads located on the upper surface of a circuit board (not shown) and are bonded to the pads using a conductive bonding material interposed therebetween.
  • the conductive bonding material is a bump from another point of view, and the material thereof is, for example, solder (the same applies hereinafter).
  • the general shape and dimensions of the duplexer 1A are arbitrary.
  • the duplexer 1A has a generally thin rectangular parallelepiped shape as a whole.
  • the plurality of terminals 3 include the antenna terminal 3A, the transmitting terminal 3T, and the receiving terminal 3R. Further, in the illustrated example, the plurality of terminals 3 have a resistance terminal 3B connected to the resistance element 11.
  • the resistance element 11 is provided on a circuit board (not shown) on which the duplexer 1A is mounted.
  • the plurality of terminals 3 may include a reference potential terminal to which a reference potential is applied from the circuit board. The number, position, shape, size, etc. of the plurality of terminals 3 may be set as appropriate.
  • the duplexer 1A includes, for example, a multilayer substrate 21A and one or more chips 23 (four in the illustrated example) mounted on the multilayer substrate 21A. Further, in the illustrated example, one chip 23 has one filter 5, and the duplexer 1A has four chips 23 corresponding to the four filters 5. The positions of the four chips 23 on the upper surface of the multilayer substrate 21A and the relative positions of the four chips 23 are arbitrary.
  • the duplexer 1A may have components other than those shown. Such a component includes, for example, a sealing material or a cover that covers the upper surface of the multilayer substrate 21A from above the chip 23.
  • the basic structure and materials of the multilayer board 21A are similar to the structures and materials of various known printed circuit boards. may be considered.
  • the multilayer substrate 21A may be an LTCC (Low Temperature Co-fired Ceramics) substrate, an HTCC (High Temperature Co-Fired Ceramic) substrate, an IPD (Integrated Passive Device) substrate, or an organic substrate.
  • Examples of LTCC substrates include those made by adding a glass-based material to alumina and allowing firing at low temperatures (for example, around 900° C.).
  • Cu or Ag may be used as the conductive material.
  • Examples of the HTCC substrate include those using ceramics containing alumina or aluminum nitride as a main component.
  • tungsten or molybdenum may be used as the conductive material.
  • Examples of the IPD substrate include a Si substrate on which passive elements are formed.
  • Examples of the organic substrate include a base material made of glass or the like laminated with prepreg impregnated with resin.
  • the multilayer substrate 21A has an insulating base 22 and a conductor 27 located inside and/or on the surface of the base 22.
  • the base body 22 may have, for example, a plurality of insulating layers 22a stacked on each other.
  • the shape and dimensions of the base body 22 are arbitrary.
  • the base 22 has a thin rectangular parallelepiped shape.
  • the conductor 27 may include, for example, a conductor layer located on the upper surface or lower surface (principal surface) of the insulating layer 22a, and a via conductor penetrating the insulating layer 22a.
  • the number, position, shape, size, etc. of the conductor layers and via conductors may be appropriately set according to the functions required of the multilayer substrate 21A.
  • the plurality of terminals 3 (some of them) described above and the plurality of pads 29 (some of them) for mounting the chip 23 on the multilayer board 21A are shown. (29I and 29O) are exemplified. As will be described later, the plurality of terminals 3 and the plurality of pads 29 are connected, for example, via a conductor 27 included in the multilayer substrate 21A. Thereby, the filter 5 included in the chip 23 can filter a signal input from one of the terminals 3 and output it to the other terminal 3.
  • the plurality of pads 29 overlap the top surface of the base 22.
  • the plurality of pads 29 are bonded, for example, while facing layered external terminals (not shown) located on the lower surface of the chip 23 via a conductive bonding material (not shown) interposed therebetween.
  • the chip 23 is surface mounted on the multilayer substrate 21A.
  • the pad 29 may be electrically connected to an external terminal provided on the upper surface of the chip 23 by a bonding wire.
  • the number, position, shape, size, etc. of the plurality of pads 29 may be determined as appropriate depending on the number of one or more chips 23, and the number, position, shape, size, etc. of the terminals (not shown in FIG. 2) of each chip 23. May be set to .
  • at least four pads 29 are provided so as to be able to support at least four corners of each chip 23.
  • the plurality of pads 29 include, for example, pads for inputting a signal to the chip 23 (filter 5), pads for outputting a signal from the chip 23, and pads for applying a reference potential to the chip 23.
  • the specific configuration of the filter 5 included in each chip 23 may be various as described above.
  • the filter 5 a ladder type filter in which elastic wave resonators using IDT electrodes are connected in a ladder type is taken as an example.
  • FIG. 3 is a schematic plan view of the chip 23 viewed from the multilayer substrate 21A side.
  • the chip 23 may be oriented either upward or downward, in the explanation of FIG. With the +D3 side as the upper side, terms such as upper surface or lower surface may be used.
  • the D1 axis is defined to be parallel to the propagation direction of an elastic wave propagating along the top surface of the piezoelectric body, which will be described later, and the D2 axis is defined to be parallel to the top surface of the piezoelectric body and orthogonal to the D1 axis.
  • the D3 axis is defined to be orthogonal to the top surface of the piezoelectric body.
  • the filter 5 outputs a signal having a frequency within a predetermined passband from among the signals input to the input terminal 31I to the output terminal 31O. A signal having a frequency outside the passband is released to the GND terminal 31G connected to the reference potential section. Note that these terminals may be collectively referred to as terminals 31.
  • the number of terminals 31, their positions on the upper surface of the chip 23, their shapes, dimensions, etc. are arbitrary.
  • the filter 5 is composed of a plurality of resonators 33 (33S and 33P) connected in a ladder shape. That is, the filter 5 includes a plurality of (or one) series resonators 33S connected in series between an input terminal 31I and an output terminal 31O, a line in series (series arm), and a GND terminal 31G (reference). A plurality of parallel resonators 33P (parallel arms) are connected in parallel with each other (one or more parallel resonators 33P). Each parallel resonator 33P is connected to either the input terminal 31I side or the output terminal 31O side with respect to any one of the series resonators 33S.
  • the plurality of parallel resonators 33P connect the GND terminal 31G to a plurality of electrically different positions among the series arms.
  • the number of series resonators 33S, the number of parallel resonators 33P, the positions of these resonators 33 on the upper surface of the chip 23, etc. are arbitrary.
  • Each resonator 33 is constituted by a so-called one-port elastic wave resonator.
  • the resonator 33 includes, for example, a piezoelectric substrate 35 (at least a part of the upper surface thereof), an IDT electrode 37 (excitation electrode in a general concept) located on the upper surface of the piezoelectric substrate 35, and an IDT electrode 37 located on the upper surface of the piezoelectric substrate 35. and a pair of reflectors 39 located on both sides. Note that the piezoelectric substrate 35 is shared by a plurality of resonators 33.
  • the combination of the IDT electrode 37 and a pair of reflectors 39 is resonant.
  • the resonator 33 may be expressed as if it were a resonator 33 (as if the resonator 33 did not include the piezoelectric substrate 35).
  • the piezoelectric substrate 35 has piezoelectricity at least in the region of its upper surface where the resonator 33 is provided.
  • An example of such a piezoelectric substrate 35 is one in which the entire substrate is made of a piezoelectric material.
  • a so-called bonded substrate can be mentioned.
  • the bonded substrate includes a substrate made of a piezoelectric material (piezoelectric substrate) and a support substrate bonded directly to the lower surface of the piezoelectric substrate with or without an adhesive.
  • the support substrate may or may not have a cavity below the piezoelectric substrate.
  • the IDT electrode 37 and reflector 39 are composed of a layered conductor provided on the piezoelectric substrate 35.
  • the IDT electrode 37 has a pair of comb-teeth electrodes (numerals omitted).
  • the pair of comb-teeth electrodes are arranged so as to mesh with each other.
  • the pair of reflectors 39 are located on both sides of the IDT electrode 37 in the propagation direction of the elastic wave.
  • the reflector 39 is formed, for example, in a grid shape.
  • each reflector 39 may be electrically floating or may be provided with a reference potential.
  • the specific shapes, dimensions, materials, etc. of the IDT electrode 37 and the reflector 39 may be various, and may be similar to known ones, for example.
  • the function as a resonator is realized by an effect such as increasing the amplitude of an elastic wave of a specific frequency according to the pitch of the plurality of electrode fingers (the plurality of teeth) of the IDT electrode 37.
  • the pair of reflectors 39 contribute to confining the elastic waves.
  • the impedance of each resonator 33 has a minimum value at the resonant frequency, and the impedance has a maximum value at the anti-resonance frequency.
  • the resonant frequencies are approximately the same, and the anti-resonant frequencies are approximately the same.
  • the resonant frequencies are approximately the same, and the anti-resonant frequencies are approximately the same.
  • the resonant frequency of the series resonator 33S and the anti-resonant frequency of the parallel resonator 33P are approximately the same.
  • the center frequency of the passband is approximately the same as the resonant frequency of the series resonator 33S and the anti-resonant frequency of the parallel resonator 33P.
  • the width of the passband is slightly narrower than the width from the resonant frequency of the parallel resonator 33P to the anti-resonant frequency of the series resonator 33S.
  • the chip 23 may be composed of a piezoelectric substrate 35.
  • the chip 23 may include a piezoelectric substrate 35 and a relatively thin layer overlapping the surface of the piezoelectric substrate 35.
  • the relatively thin layer include a conductive layer (IDT electrode 37, etc.) that overlaps the top surface of the piezoelectric substrate 35, and a layer that covers most of the top surface of the piezoelectric substrate 35 (for example, an area excluding the terminals 31) from above the conductive layer.
  • IDT electrode 37 a conductive layer that covers most of the top surface of the piezoelectric substrate 35 (for example, an area excluding the terminals 31) from above the conductive layer.
  • an insulating protective film is an insulating protective film.
  • the chip 23 may have a layer covering the side surface or the bottom surface of the piezoelectric substrate 35.
  • the phase shifter 9 is constituted by a transmission line having a length of ⁇ /2.
  • the transmission line constituting the phase shifter 9 is expressed by a thick line in order to distinguish it from other wiring.
  • the cross-sectional area of the transmission line constituting the phase shifter 9 is arbitrary, and may have the same cross-sectional area as other wiring, for example.
  • FIG. 2 similarly to FIG. 1, a mode in which the phase shifter 9 is located between the second transmission filter 5TB and the second branch point 19R is illustrated. In the explanation here, unless otherwise specified, the explanation may be based on the embodiment.
  • FIG. 4 is a schematic perspective view showing the main parts of the structure of the duplexer 1B, which is an example of the duplexer 1, and corresponds to FIG. 2 of the first structural example.
  • the multilayer substrate 21B has a plurality of pads 29 on which the chips 25 are mounted, similarly to the multilayer substrate 21A of the first structure example. However, depending on the difference between the chip 25 and the chip 23 of the first structural example 1, the number, position, role, etc. of the plurality of pads 29 are different from the plurality of pads 29 of the first structural example.
  • the plurality of pads 29 in the second structure example are connected to, for example, an antenna terminal 3A (or resistance terminal 3B), a transmission terminal 3T, a reception terminal 3R, and a reference potential terminal 3 (not shown) for each chip 25. It has at least four pads 29 (only three shown) connected thereto.
  • the plurality of pads 29 may be provided so as to be able to support the four corners of the chip 25.
  • FIG. 5 is a schematic plan view of the chip 25 viewed from the multilayer substrate 21B side. This figure corresponds to FIG. 3 of the first structural example. However, for convenience, FIG. 5 is shown more schematically than FIG. 3. Specifically, in FIG. 5, the IDT electrode 37 and reflector 39 are shown as rectangles.
  • the duplexer 7 has a transmission filter 5T and a reception filter 5R. These filters 5 are basically the same as the filters 5 of the chip 23 according to the first structural example, except that the piezoelectric substrate 35 is shared by the transmit filter 5T and the receive filter 5R. .
  • FIG. 5 shows the first duplexer 7A of the two duplexers 7.
  • the chip 25 has a terminal 31A connected to the antenna terminal 3A, a terminal 31T connected to the transmitting terminal 3T, a terminal 31R connected to the receiving terminal 3R, and a terminal 3 for reference potential (not shown). It has a GND terminal 31G connected to.
  • the plurality of series resonators 33S of the transmission filter 5T are connected in series between the terminal 31A and the terminal 31T.
  • the plurality of series resonators 33S of the reception filter 5R are connected in series between the terminal 31A and the terminal 31R.
  • the positions of the various terminals and the positions of the various resonators 33 on the upper surface of the chip 25 are arbitrary.
  • FIG. 4 shows a connection example in which two duplexers 7 (chips 25) have the same configuration.
  • FIG. 4 three types of pads 29 connected to the terminals 31A, 31T, and 31R (FIG. 5) are labeled 29A, 29T, and 29R.
  • the terminals 31A, 31T, and 31R are terminals connected to the antenna terminal 3A, the transmitting terminal 3T, and the receiving terminal 3R, as described above. It was assumed that the terminals 31A, 31T, and 31R in the second duplexer 7B would be connected to the antenna terminal 3A, the transmitting terminal 3T, and the receiving terminal 3R when the second duplexer 7B was used as the first duplexer 7A. It is a terminal.
  • the terminals 31T and 31R are lined up along one side of the chip 25.
  • the two chips 25 are arranged so that the sides on which the terminals 31T and 31R are lined up face each other in plan view. From another perspective, the two chips 25 are arranged in opposite directions to each other in plan view.
  • the terminals 31A of the two chips 25 (see the position of the pad 29A) are arranged at positions 180° rotationally symmetrical about the center between the two chips 25.
  • the two pads 29 that are connected to each other are adjacent to each other. That is, the pad 29T related to the first duplexer 7A and the pad 29R related to the second duplexer 7B are adjacent to each other, and the pad 29R related to the first duplexer 7A and the pad 29T related to the second duplexer 7B are adjacent to each other.
  • the configuration of the wiring (conductor 27) of the multilayer substrate 21B connecting the two pads 29 can be simplified.
  • the wiring shown in FIG. 4 is schematic. However, as can be recalled from FIG. 4, the wiring that connects the pads 29 is, for example, two via conductors that extend downward from the two pads 29 and have approximately the same shape and dimensions, and connect the two via conductors to each other.
  • a conductor layer (conductor pattern) may be included.
  • the phase shifter 9 is configured by a ⁇ /2 transmission line located between the second branch point 19R and the second transmission filter 5TB.
  • the pad 29T related to the first duplexer 7A (the pad 29 connected to the first transmission filter 5TA) and the first branch point 19T are connected.
  • the wiring that connects the pad 29R (pad 29 connected to the second reception filter 5RB) of the second duplexer 7B and the first branch point 19T have the same length.
  • the wiring connecting the pad 29T related to the second duplexer 7B (the pad 29 connected to the second transmission filter 5TB) and the second branch point 19R is connected to the pad 29R related to the first duplexer 7A (the pad 29 connected to the first reception filter 5TB).
  • the wiring connecting the pad 29 connected to 5RA and the second branch point 19R may be made longer by a difference of ⁇ /2.
  • the filter and the chip may be provided on the same chip (from another point of view, the same piezoelectric substrate 35).
  • One of the two duplexers 7 (for example, the first duplexer 7A) may be constituted by one chip 25, and the other duplexer (for example, the second duplexer 7B) may be constituted by two chips 23.
  • the first transmission filter 5TA and the second transmission filter 5TB are provided on the same chip (the same piezoelectric substrate 35), and the first reception filter 5RA and the second reception filter 5RB are provided on the same chip (the same piezoelectric substrate 35). It may be.
  • the resistive element 11 may or may not be included in the duplexer 1 (it may be attached externally to the duplexer 1). Therefore, when extracting the characteristics related to the connection to the resistance element 11 by taking both aspects into consideration (from another point of view, focusing only on the duplexer 1 that does not have the resistance element 11, it is possible to determine whether or not the technology according to the present disclosure is applied). (when making a determination), attention may be paid to node 17.
  • the node 17 may have various configurations corresponding to various structures of the duplexer 1.
  • the node 17 is provided within the multilayer substrate 21A. Specifically, the node 17 is a portion where the wiring extending from the pad 29I relating to the second transmitting filter 5TB and the wiring extending from the pad 29O relating to the second receiving filter 5RB merge. More specifically, although the wiring in FIG. 2 is schematic, it can be understood to show a mode in which the node 17 is configured by a connection between a conductor layer and a via conductor. Different from the above, the node 17 may be configured by, for example, a confluence of wirings made up of three conductor layers.
  • the wiring extending from the pad 29I relating to the second transmitting filter 5TB and the wiring extending from the pad 29O relating to the second receiving filter 5RB individually reach the resistor terminal 3B, and the resistor terminal 3B connects to the node 17. It may be.
  • the node 17 is provided in the chip 25, although no reference numeral is given in FIG. Specifically, the node 17 is the part where the wiring extending from the transmission filter 5T to the terminal 31A and the wiring extending from the reception filter 5R to the terminal 31A merge. Unlike the illustrated example, the wiring extending from the transmission filter 5T to the terminal 31A and the wiring extending from the reception filter 5R to the terminal 31A may individually reach the terminal 31A, and the terminal 31A may serve as the node 17.
  • the node 17 can take various forms. Whether or not the node 17 connected to the resistance element 11 or connectable to the resistance element 11 is provided may be determined rationally based on common technical knowledge or the like. Typically, as understood from the above example, the node 17 is a confluence of three wires, or a terminal where two wires individually merge. Note that the confluence of the three wirings can be regarded as a branching point. Further, since a terminal where two wires merge is connected to another device (another wire from another point of view), it can be regarded as a branch point. Therefore, the node 17 can be said to be located at a branch point. One connection destination at the branch point is connected to the resistance element 11 or has a configuration (for example, a terminal) that can be connected to another device of the duplexer 1.
  • FIG. 6 is a block diagram showing main parts of a communication device 151 as an example of how the duplexer 1 is used.
  • the communication device 151 includes a module 171 and a housing 173 that accommodates the module 171.
  • the module 171 performs wireless communication using radio waves, and includes the duplexer 1.
  • the duplexer 1 only the first transmission filter 5TA and the first reception filter 5RA are schematically shown.
  • the transmission information signal TIS containing the information to be transmitted is modulated and frequency increased (converted to a high frequency signal having a carrier frequency) by an RF-IC (Radio Frequency Integrated Circuit) 153 (an example of an integrated circuit element). is made into a transmission signal TS.
  • the transmission signal TS has unnecessary components outside the transmission passband removed by the bandpass filter 155, is amplified by the amplifier 157, and is input to the duplexer 1 (transmission terminal 3T). Then, the duplexer 1 (first transmission filter 5TA) removes unnecessary components other than the transmission passband from the input transmission signal TS, and outputs the removed transmission signal TS from the antenna terminal 3A to the antenna 159.
  • the antenna 159 converts the input electric signal (transmission signal TS) into a wireless signal (radio wave) and transmits the signal.
  • the wireless signal (radio wave) received by the antenna 159 is converted into an electric signal (received signal RS) by the antenna 159, and is input to the duplexer 1 (antenna terminal 3A).
  • the duplexer 1 first reception filter 5RA
  • the output reception signal RS is amplified by an amplifier 161, and a bandpass filter 163 removes unnecessary components outside the reception passband.
  • the received signal RS is then lowered in frequency and demodulated by the RF-IC 153 to become a received information signal RIS.
  • the transmission information signal TIS and the reception information signal RIS may be low frequency signals (baseband signals) containing appropriate information, such as analog audio signals or digitized audio signals.
  • the passband of the wireless signal may be set as appropriate.
  • the modulation method may be phase modulation, amplitude modulation, frequency modulation, or a combination of two or more of these.
  • a direct conversion system is shown as the circuit system, any other appropriate circuit system may be used, for example, a double superheterodyne system may be used.
  • FIG. 6 schematically shows only the main parts, and a low-pass filter, an isolator, etc. may be added at an appropriate position, or the position of an amplifier, etc. may be changed.
  • the duplexer 1 is modularized by being combined with other components.
  • the duplexer 1 may be included in the communication device 151 without being modularized.
  • the components illustrated as the components of the module 171 may be located outside the module or may not be housed in the housing 173.
  • the antenna 159 may be exposed outside the housing 173.
  • the duplexer includes a first filter (first transmission filter 5TA), a second filter (first reception filter 5RA), a third filter (second transmission filter 5TB), and a third filter (second transmission filter 5TB). 4 filters (second reception filter 5RB) and a 180° phase shifter (phase shifter 9).
  • the first transmission filter 5TA connects a common terminal (antenna terminal 3A) and a first terminal (transmission terminal 3T), and corresponds to a first pass band (transmission band) (passes signals in the transmission band). ).
  • the first receiving filter 5RA connects the antenna terminal 3A and the second terminal (receiving terminal 3R), and corresponds to a second pass band (receiving band) that does not overlap with the transmitting band (signal of the receiving band). ).
  • the second transmission filter 5TB connects the node 17 located at the branch point and the reception terminal 3R, and corresponds to the transmission band.
  • the second reception filter 5RB connects the node 17 and the transmission terminal 3T, and corresponds to the reception band.
  • the phase shifter 9 is located closer to the transmit terminal 3T than the first transmit filter 5TA and second receive filter 5RB, or closer to the receive terminal 3R than the first receive filter 5TB and second transmit filter 5TB.
  • the leakage signal and the cancellation signal can be canceled out, and the isolation characteristics can be improved. Since the phase shifter 9 is not located between the first transmission filter 5TA and the first reception filter 5RA and between the second transmission filter 5TB and the second reception filter 5RB, for example, the phase shifter 9 is not positioned as intended. The probability that standing waves will occur is reduced. Further, for example, when the first duplexer 7A and the second duplexer 7B are each configured as a unit, as represented by the second structure example, the structures of both can be made the same.
  • the pass characteristics of the first filter (first transmit filter 5TA) and the third filter (second transmit filter 5TB) are the same. It's okay to be. Further, in the transmission band and the reception band, the pass characteristic of the second filter (first receive filter 5RA) and the pass characteristic of the fourth filter (second receive filter 5RB) may be the same. At any frequency included in the transmission band and the reception band, the delay time of the first transmission filter 5TA and the delay time of the second transmission filter 5TB may be the same. At the above frequency, the delay time of the first reception filter 5RA and the delay time of the second reception filter 5RB may be the same.
  • the above-mentioned cancellation effect is improved in the transmission band and the reception band, and as a result, the isolation characteristics are improved.
  • the isolation which was -60 dB to -70 dB in the reception band and transmission band when only the first duplexer 7A was used, was reduced to -90 dB by providing the second duplexer 7B. We were able to improve this by ⁇ -100dB (we were able to achieve an improvement in isolation by 30dB to 40dB).
  • the phase shifter 9 may be constituted by a transmission line.
  • This transmission line has the same frequency as the first pass band (transmission band), the second pass band (reception band), and any frequency included in the band between them (for example, the center frequency of any of the above three bands).
  • This ⁇ /2 transmission line may be located in any of the following four ranges (positions).
  • a first branch point 19T where the path from the first terminal (transmission terminal 3T) branches toward the first filter (first transmission filter 5TA) and fourth filter (second transmission filter 5TB), and the first transmission filter 5TA Between. Between the first branch point 19T and the second reception filter 5RB.
  • a second branch point 19R where the path from the second terminal (reception terminal 3R) branches toward the second filter (first reception filter 5RA) and third filter (second transmission filter 5TB), and the first reception filter 5RA. Between. Between the second branch point 19R and the second transmission filter 5TB.
  • the phase shifter 9 can be configured by increasing the length of one of the wirings in the four ranges described above, thereby simplifying the configuration. Further, compared to a mode in which the phase shifter 9 is configured from parts distributed at a plurality of positions, the design for impedance matching regarding the phase shifter 9 is also easier.
  • the duplexer 1 can be is realized. That is, the configuration is simple.
  • the duplexer 1 may include a multilayer substrate 21A and first to fourth chips (23) mounted on the multilayer substrate 21A.
  • the multilayer substrate 21A may have a common terminal (antenna terminal 3A), a first terminal (transmission terminal 3T), a second terminal (reception terminal 3R), and a node 17.
  • the first chip (23) may include a first filter (first transmission filter 5TA).
  • the second chip (23) may include a second filter (first reception filter 5RA).
  • the third chip (23) may include a third filter (second transmission filter 5TB).
  • the fourth chip may include a fourth filter (second reception filter 5RB).
  • the configuration of the first chip (first transmission filter 5TA) and the configuration of the third chip (second transmission filter 5TB) may be the same.
  • the configuration of the second chip (first reception filter 5RA) and the configuration of the fourth chip (second reception filter 5RB) may be the same.
  • the duplexer 1 may include a multilayer substrate 21B and fifth and sixth chips (25) mounted on the multilayer substrate 21B.
  • the multilayer substrate 21B may have a common terminal (antenna terminal 3A), a first terminal (transmission terminal 3T), a second terminal (reception terminal 3R), and a node 17.
  • the fifth and sixth chips (25) may have the same configuration.
  • the fifth and sixth chips (25) each have a third terminal (31A), a fourth terminal (31T), a fifth terminal (31R), a fifth filter (transmission filter 5T), and a sixth filter (reception filter 5R). may have.
  • the transmission filter 5T may connect the terminal 31A and the terminal 31T.
  • the reception filter 5R may connect the terminal 31A and the terminal 31R.
  • the terminal 31A is connected to the common terminal (antenna terminal 3A)
  • the terminal 31T is connected to the first terminal (transmission terminal 3T)
  • the terminal 31R is connected to the second terminal (reception terminal 3R).
  • the fifth filter (transmission filter 5T) constitutes the first filter (first transmission filter 5TA)
  • the sixth filter (reception filter 5R) constitutes the second filter (first reception filter 5RA).
  • the terminal 31A may be connected to the node 17, the terminal 31T may be connected to the receiving terminal 3R, and the terminal 31R may be connected to the transmitting terminal 3T.
  • the sixth filter (reception filter 5R) constitutes the third filter (second reception filter 5RB)
  • the fifth filter (transmission filter 5T) constitutes the fourth filter (second transmission filter 5TB). good.
  • the two duplexers 7 have the same configuration, various characteristics are the same over a wide frequency band. Therefore, the intensities of the leakage signal and the cancellation signal tend to be equal, and the phases of both signals tend to be reversed by the phase shifter 9. As a result, the effect of improving isolation characteristics is increased. Furthermore, not only the leakage signal and the cancellation signal, but also the nonlinear distortion generated by the two duplexers 7, for example, are expected to have opposite phases and cancel each other out. Further, for example, since the same chip 25 can be used for the two duplexers 7, productivity is improved.
  • the duplexer 1 may have a resistance element 11 connected to the node 17.
  • the influence of the antenna terminal 3A on the leakage signal can be reproduced in the cancellation signal.
  • isolation characteristics are improved.
  • the duplexer 1 since the duplexer 1 includes the resistive element 11, the burden of designing a circuit board (not shown) on which the duplexer 1 is mounted is reduced.
  • the isolation characteristics are improved due to the effects of the duplexer 1 described above.

Abstract

分波器において、第１フィルタは、共通端子と第１端子とを接続しており、第１通過帯域に対応している。第２フィルタは、共通端子と第２端子とを接続しており、第２通過帯域に対応している。第３フィルタは、ノードと第２端子とを接続しており、第１通過帯域に対応している。第４フィルタは、ノードと第１端子とを接続しており、第２通過帯域に対応している。１８０°位相シフタは、第１フィルタ及び第４フィルタよりも第１端子の側、又は第２フィルタ及び第３フィルタよりも第２端子の側に位置している。１８０°位相シフタは、第１端子から第１フィルタ及び第２フィルタを経由して第２端子へ至る経路と、第１端子から第４フィルタ及び第３フィルタを経由して第２端子へ至る経路とへの同一の入力信号に基づく両経路の出力信号を互いに逆相にする。

Description

分波器及び通信装置
　本開示は、２以上のフィルタを有している分波器、及び上記分波器を含んでいる通信装置に関する。
　分波器として、送信フィルタと受信フィルタとを有しているデュプレクサが知られている（例えば下記特許文献１）。送信フィルタは、送信端子とアンテナ端子とを接続しており、送信端子から入力された送信信号をフィルタリングしてアンテナ端子へ出力する。受信フィルタは、アンテナ端子と受信端子とを接続しており、アンテナ端子から入力された受信信号をフィルタリングして受信端子へ出力する。別の観点では、受信フィルタは、送信フィルタから出力された送信信号をブロックし、送信信号の受信端子への入力を禁止する。ただし、実際には、送信フィルタから出力された信号（例えば送信信号）は、受信フィルタによって完全にはブロックされない。すなわち、受信フィルタを通過して受信端子へ向かう漏れ信号が生じる。
　特許文献１では、この漏れ信号を低減し、アイソレーション特性を向上させている。具体的には、特許文献１では、送信端子と受信端子との間に、送信フィルタ及び受信フィルタに対して並列接続される遅延線と共振器とが設けられている。遅延線及び共振器は、送信端子から送信信号が入力されると、漏れ信号の振幅と同程度の振幅を有するとともに漏れ信号の位相とは逆の位相を有するキャンセル信号を生成して受信端子へ出力する。これにより、キャンセル信号と漏れ信号とが互いに相殺され、ひいては、漏れ信号が低減される。
特開２０１３－１１８６１１号公報
　本開示の一態様に係る分波器は、第１フィルタと、第２フィルタと、第３フィルタと、第４フィルタと、１８０°位相シフタと、を有している。前記第１フィルタは、共通端子と第１端子とを接続しており、第１通過帯域に対応している。前記第２フィルタは、前記共通端子と第２端子とを接続しており、前記第１通過帯域と重複しない第２通過帯域に対応している。前記第３フィルタは、分岐点に位置するノードと前記第２端子とを接続しており、前記第１通過帯域に対応している。前記第４フィルタは、前記ノードと前記第１端子とを接続しており、前記第２通過帯域に対応している。前記１８０°位相シフタは、前記第１フィルタ及び前記第４フィルタよりも前記第１端子の側、又は前記第２フィルタ及び前記第３フィルタよりも前記第２端子の側に位置している。また、前記１８０°位相シフタは、前記第１端子から前記第１フィルタ及び前記第２フィルタを経由して前記第２端子へ至る経路と、前記第１端子から前記第４フィルタ及び前記第３フィルタを経由して前記第２端子へ至る経路とへの同一の入力信号に基づく両経路の出力信号を互いに逆相にする。
　本開示の一態様に係る通信装置は、上記分波器と、前記共通端子に接続されているアンテナと、前記ノードに接続されている抵抗素子と、前記第１端子及び前記第２端子に接続されている集積回路素子と、を有している。
実施形態に係る分波器の構成を示す回路図。 図１の分波器の第１構造例を示す模式的な斜視図。 図２の分波器のチップの構成例を示す平面図。 図１の分波器の第２構造例を示す模式的な斜視図。 図４の分波器のチップの構成例を示す平面図。 実施形態に係る通信装置の構成を示すブロック図。
　以下、本開示に係る実施形態について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものである。従って、例えば、図面上の寸法比率等は現実のものとは必ずしも一致していない。また、寸法比率等が図面同士で一致しないこともある。特定の形状及び／又は寸法等が誇張されたり、細部が省略されたりすることがある。ただし、上記は、実際の形状及び／又は寸法が図面の通りとされたり、図面から形状及び／又は寸法の特徴が抽出されたりしてもよいことを否定するものではない。
（実施形態に係る分波器の概要）
　ここでは、実施形態に係るデュプレクサ１（分波器の一例）の概要について述べる。なお、デュプレクサ１の概要の説明では、便宜上、種々の構成とされてよい事項に関して、特に断り無く、特定の構成を例に取った説明を行うことがある。
　図１は、実施形態に係るデュプレクサ１（分波器の一例）の構成を示す回路図である。
　デュプレクサ１は、外部から送信端子３Ｔに入力された送信信号をフィルタリングしてアンテナ端子３Ａへ出力する第１送信フィルタ５ＴＡと、アンテナからアンテナ端子３Ａに入力された受信信号をフィルタリングして受信端子３Ｒに出力する第１受信フィルタ５ＲＡとを有している。第１送信フィルタ５ＴＡは、送信帯域外の信号を減衰させる（送信帯域の信号を通過させる。）。第１受信フィルタ５ＲＡは、受信帯域外の信号を減衰させる（受信帯域の信号を通過させる。）。送信帯域と受信帯域とは重複していない。第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡは、第１デュプレクサ７Ａを構成していると捉えることができる。
　送信端子３Ｔから第１送信フィルタ５ＴＡを通過した送信信号は、第１受信フィルタ５ＲＡによって減衰される（ブロックされる）から、基本的に（理想的には）受信端子３Ｒへ出力されない。ただし、実際には、第１受信フィルタ５ＲＡを通過して受信端子３Ｒへ漏れる漏れ信号が生じる。この漏れ信号を低減するために、デュプレクサ１は、送信端子３Ｔと受信端子３Ｒとの間に、第１デュプレクサ７Ａに対して並列接続されている並列経路１５を有している。
　並列経路１５は、例えば、第１デュプレクサ７Ａと基本的に同じ構成を有している第２デュプレクサ７Ｂと、第２デュプレクサ７Ｂに直列接続された位相シフタ９と、を有している。第２デュプレクサ７Ｂは、第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡと基本的に同じ構成を有している第２送信フィルタ５ＴＢ及び第２受信フィルタ５ＲＢを有している。第２送信フィルタ５ＴＢ及び第２受信フィルタ５ＲＢの送信端子３Ｔ及び受信端子３Ｒに対する接続順は、第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡの送信端子３Ｔ及び受信端子３Ｒに対する接続順とは逆になっている。位相シフタ９は、入力された信号の位相を１８０°ずらして出力する。
　外部から送信端子３Ｔに入力された送信信号は、基本的に、第２受信フィルタ５ＲＢによってブロックされるから、並列経路１５には流れ込まない。従って、並列経路１５が設けられていない場合と同様に、送信信号は、第１送信フィルタ５ＴＡへ流れる。換言すれば、理想的には、並列経路１５を設けたことによる挿入損失は生じない。同様に、アンテナ端子３Ａから第１受信フィルタ５ＲＡを通過した受信信号は、基本的に、第２送信フィルタ５ＴＢによってブロックされるから、並列経路１５には流れ込まない。従って、受信信号に関しても、理想的には、並列経路１５を設けたことによる挿入損失は生じない。
　一方、送信端子３Ｔから第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡを通過して受信端子３Ｒへ向かう漏れ信号が生じることから理解されるように、実際には、送信端子３Ｔからの送信信号の一部は、第２受信フィルタ５ＲＢを通過する。この通過する信号（以下、「キャンセル信号」ということがある。）は、第１デュプレクサ７Ａと同じ構成（同じ特性）を有している第２デュプレクサ７Ｂを通過するから、漏れ信号の強度（例えば、電圧、電流又は電力。以下、同様。）と同程度の強度を有している。また、キャンセル信号は、位相シフタ９によって位相が１８０°ずらされるから、漏れ信号の位相とは逆の位相を有する。従って、両者は相殺される。これにより、受信端子３Ｒからデュプレクサ１の外部へ出力される漏れ信号が低減される。
　並列経路１５は、第２受信フィルタ５ＲＢと第２送信フィルタ５ＴＢとの間に抵抗素子１１と接続されるノード１７を有している。抵抗素子１１は、ノード１７と基準電位部１３とに接続されている。抵抗素子１１は、例えば、アンテナ端子３Ａが第１デュプレクサ７Ａを通過する漏れ信号に及ぼす影響を、第２デュプレクサ７Ｂを通過するキャンセル信号において再現することに寄与する。これにより、漏れ信号とキャンセル信号とが相殺されやすくなる。抵抗素子１１は、デュプレクサ１に含まれていてもよいし、デュプレクサ１の外部の素子であってもよい。
　上記のようなデュプレクサ１は、種々の構造によって実現されてよい。
　例えば、図２に示す第１構造例では、多層基板２１Ａに４つのチップ２３が実装されている。４つのチップ２３は、それぞれ第１送信フィルタ５ＴＡ、第１受信フィルタ５ＲＡ、第２送信フィルタ５ＴＢ及び第２受信フィルタ５ＲＢを構成している。位相シフタ９は、多層基板２１Ａ内の伝送線路によって構成されている。
　また、例えば、図４に示す第２構造例では、多層基板２１Ｂに２つのチップ２５が実装されている。２つのチップ２５は、それぞれ第１デュプレクサ７Ａ及び第２デュプレクサ７Ｂを構成している。位相シフタ９は、多層基板２１Ｂ内の伝送線路によって構成されている。
　以上が実施形態に係るデュプレクサ１の概要である。以下では、概略、下記の順にデュプレクサ１について説明する。
　１．デュプレクサ全般（図１）
　　１．１．フィルタ
　　１．２．位相シフタ
　　１．３．抵抗素子
　　１．４．第１デュプレクサ及び第２デュプレクサ
　２．デュプレクサの構造の具体例
　　２．１．第１構造例（図２及び図３）
　　　２．１．１．デュプレクサの全体構成
　　　２．１．２．多層基板
　　　２．１．３．チップ
　　　２．１．４．接続に係る構造例
　　　２．１．５．位相シフタの構造例
　　２．２．第２構造例（図４及び図５）
　　２．３．他の構造例
　　２．４．ノードの構造例
　３．デュプレクサを含む通信機器（図６）
　４．実施形態のまとめ
（１．デュプレクサ全般）
　以下の説明では、アンテナ端子３Ａ、送信端子３Ｔ及び受信端子３Ｒを区別せずに「端子３」ということがある。また、第１デュプレクサ７Ａ及び第２デュプレクサ７Ｂを区別せずに「デュプレクサ７」ということがある。第１送信フィルタ５ＴＡ及び第２送信フィルタ５ＴＢを区別せずに「送信フィルタ５Ｔ」ということがある。第１受信フィルタ５ＲＡ及び第２受信フィルタ５ＲＢを区別せずに「受信フィルタ５Ｒ」ということがある。送信フィルタ５Ｔ及び受信フィルタ５Ｒを区別せずに「フィルタ５」ということがある。
　送信端子３Ｔから第１デュプレクサ７Ａを経由して受信端子３Ｒへ至る経路を第１経路ＲＴ１というものとする。送信端子３Ｔから第２デュプレクサ７Ｂを経由して受信端子３Ｒへ至る経路を第２経路ＲＴ２というものとする。送信端子３Ｔからの経路が第１送信フィルタ５ＴＡ及び第２受信フィルタ５ＲＢへ向かって分岐する分岐点を第１分岐点１９Ｔというものとする。受信端子３Ｒからの経路が第１受信フィルタ５ＲＡ及び第２送信フィルタ５ＴＢへ向かって分岐する分岐点を第２分岐点１９Ｒというものとする。
　なお、図１とは異なり、送信端子３Ｔと第１分岐点１９Ｔとは同一のものであってよい。同様に、受信端子３Ｒと第２分岐点１９Ｒとは同一のものであってよい。
（１．１．フィルタ）
　フィルタ５は、例えば、既述のように、所定の通過帯域（送信帯域又は受信帯域）の信号を通過させるバンドパスフィルタである。通過帯域（中心周波数及び帯域幅）は任意である。例えば、通過帯域は、３００ＭＨｚ～１０ＧＨｚの範囲内に位置してよい。また、通過帯域は、所定の規格に従ったものとされてよい。通過帯域は、規格によって規定されている１つの通過帯域に対応していてもよいし、規格によって規定されている２つ以上の通過帯域を含んでいてもよい。送信帯域及び受信帯域はいずれが高周波数側に位置していてもよい。
　図示の例では、フィルタ５は、不平衡信号が入力され、不平衡信号を出力する。不平衡信号は、例えば、基準電位に対して信号レベルが変化する１つの信号ということができる。ただし、フィルタ５は、平衡信号が入力されたり、及び／又は平衡信号を出力したりするものであってもよい。平衡信号は、例えば、位相が互いに逆の２つの信号ということができる。平衡信号が利用される場合、例えば、全てのフィルタ５が平衡信号の入力及び出力に対応したものであり、各端子が２つずつ設けられていてもよいし、不平衡信号と平衡信号とを相互に変換する素子が適宜な位置に配置されていてもよい。
　第２送信フィルタ５ＴＢは、例えば、第１送信フィルタ５ＴＡの特性（例えば、通過特性、遅延時間及び／又はインピーダンス特性。以下、同様。）と同じ特性を有している。このような第２送信フィルタ５ＴＢとしては、例えば、第１送信フィルタ５ＴＡの構成（構造）と同じ構成を有しているものが挙げられる。ただし、理論上は、第１送信フィルタ５ＴＡの構成とは異なる構成によって、第１送信フィルタ５ＴＡの特性と同じ特性を有する第２送信フィルタ５ＴＢを実現することも可能である。
　第２送信フィルタ５ＴＢの特性が第１送信フィルタ５ＴＡの特性と同じといっても、種々の特性の全てに関して種々の周波数において同じでなくてもよい。例えば、所定の比較用帯域内における通過特性が、第１送信フィルタ５ＴＡと第２送信フィルタ５ＴＢとで同じとされてよい。比較用帯域は、例えば、送信帯域及び／又は受信帯域とされたり、送信帯域及び受信帯域並びにその間の帯域からなる帯域（本段落において送受信帯域という）とされたり、送信帯域、受信帯域及び送受信帯域のいずれか１つの帯域の中心周波数を中心として上記１つの帯域の幅の２倍、３倍又は５倍の幅を有する帯域とされたりしてよい。また、比較用帯域内のいずれかの周波数（例えば比較用帯域の中心周波数）における遅延時間が第１送信フィルタ５ＴＡと第２送信フィルタ５ＴＢとで同じとされてよい。
　なお、念のために記載すると、通過特性は、例えば、送信フィルタ５Ｔの入力側を１、送信フィルタ５Ｔの出力側を２としたときのＳ２１パラメータである。また、遅延時間は、入力信号に対する出力信号の遅れである。遅延時間は、信号（入力信号及び出力信号）の周期（周波数）を用いて位相に換算することができる。２つの送信フィルタ５Ｔ同士の特性の比較においては、特に断りが無い限り、同一の周波数における特性同士が比較される。比較用帯域内の特性が同じという場合は、比較用帯域の全体に亘って、同一の周波数における特性同士が同じである。別の観点では、横軸に周波数を、縦軸に特性の値を取ったグラフを想定したとき、２つの送信フィルタ５Ｔの特性を示す線は一致する。実施形態の説明において、特性が同じ等というとき、特に断りが無い限り、また、矛盾等が生じない限り、特性の語は、種々の電気的な特性の全て及び一部（例えば上述した通過特性及び遅延時間）のいずれを指していると捉えられてもよいし、また、特定の周波数、特定の周波数帯及び全ての周波数における特性のいずれを指していると捉えられてもよい。
　特性が同じといっても、厳密に同じでなくてよいことは当然である。許容される差の程度は、デュプレクサ１に要求されている仕様等に応じて合理的に判断されてよい。例えば、上記のように比較用帯域における通過特性が２つの送信フィルタ５Ｔで同じというとき、その同じという範囲には、上記比較用帯域の一部又は全部において、５ｄＢ未満の差が２つの送信フィルタ５Ｔの通過特性の間に生じている態様が含まれてよい。また、例えば、上記のように比較用帯域内のいずれかの周波数における遅延時間が２つの送信フィルタ５Ｔで同じというとき、その同じという範囲には、両者の間に位相換算で５°未満の差が生じている態様が含まれてよい。
　上記の説明とは異なり、第２送信フィルタ５ＴＢの特性は、第１送信フィルタ５ＴＡの特性と同じでなくてもよい。漏れ信号とキャンセル信号とが理想的に逆相であると仮定した場合、キャンセル信号の強度（０でないものとする。）が漏れ信号の強度の２倍未満である限り、両者の強度の差（相殺後の信号の強度）は、漏れ信号の強度に対して、多少なりとも小さくなるからである。
　上記の第１送信フィルタ５ＴＡの特性との比較における第２送信フィルタ５ＴＢの特性に関する説明は、第１送信フィルタ５ＴＡの語を第１受信フィルタ５ＲＡの語に置換し、第２送信フィルタ５ＴＢの語を第２受信フィルタ５ＲＢの語に置換するなどして、第２受信フィルタ５ＲＢの特性に援用されてよい。
　送信フィルタ５Ｔは、信号が入力されることが想定されている側（「入力想定側」という。実際に信号が入力される側とは限らない。）から信号が入力されたときと、信号を出力することが想定されている側（出力想定側という。実際に信号を出力する側とは限らない。）から信号が入力されたときとで、特性が同じであってもよいし、特性が異なっていてもよい。後者の場合、２つの送信フィルタ５Ｔは、例えば、入力想定側から信号が入力されたときの特性が同じとされてよい。加えて、２つの送信フィルタ５Ｔは、例えば、出力想定側から信号が入力されたときの特性も同じとされてもよい。送信フィルタ５Ｔについて述べたが、受信フィルタ５Ｒについても同様である。
　２つの送信フィルタ５Ｔにおいて、入力想定側に信号が入力されたときと、出力想定側に信号が入力されたときとで特性が異なり、また、入力想定側から信号が入力されたときの特性が２つの送信フィルタ５Ｔで同じ場合、例えば、第１送信フィルタ５ＴＡは、入力想定側が送信端子３Ｔの側に接続され、第２送信フィルタ５ＴＢも、入力想定側が送信端子３Ｔの側（ノード１７の側）に接続されてよい。これにより、送信端子３Ｔからの信号は、２つの送信フィルタ５Ｔのいずれに対しても入力想定側から通過する。
　同様に、２つの受信フィルタ５Ｒにおいて、入力想定側に信号が入力されたときと、出力想定側に信号が入力されたときとで特性が異なり、また、入力想定側から信号が入力されたときの特性が２つの受信フィルタ５Ｒで同じであり、出力想定側から信号が入力されたときの特性が２つの受信フィルタ５Ｒで同じである場合、例えば、第１受信フィルタ５ＲＡは、入力想定側がアンテナ端子３Ａ（別の観点では送信端子３Ｔ）の側に接続され、第２受信フィルタ５ＲＢは、入力想定側が送信端子３Ｔの側に接続されてよい。これにより、送信端子３Ｔからの信号は、２つの受信フィルタ５Ｒのいずれに対しても入力想定側から通過する。
　念のために記載すると、入力想定側に信号が入力されたときと、出力想定側に信号が入力されたときとで特性が同じ場合は、入力想定側及び出力想定側のいずれが送信端子３Ｔの側に接続されてもよい。また、入力想定側に信号が入力されたときと、出力想定側に信号が入力されたときとで特性が異なる場合であっても、２つの送信フィルタ５Ｔ（及び／又は２つの受信フィルタ５Ｒ）で特性が同じでなくてもよい旨の既述の説明から理解されるように、必ずしも上記のように双方の送信フィルタ５Ｔ（及び／又は双方の受信フィルタ５Ｒ）において入力想定側が送信端子３Ｔの側に接続されなくてもよい。
　フィルタ５の具体的な構成（構造）は、種々の構成とされてよく、例えば、公知の構成とされて構わない。より詳細には、例えば、フィルタ５は、圧電体を含む圧電フィルタであってもよいし、誘電体内の電磁波を利用する誘電体フィルタであってもよいし、インダクタ及びキャパシタを組み合わせたＬＣフィルタであってもよいし、これらのうちの２以上を組み合わせたものであってもよい。圧電フィルタは、例えば、弾性波を利用する弾性波フィルタであってもよいし、弾性波を利用しないもの（例えば圧電振動子を利用するもの）であってもよい。
　弾性波フィルタは、弾性波を利用する限り、種々の態様とされてよい。例えば、弾性波フィルタは、圧電体の表面に位置するＩＤＴ（Interdigital Transducer）電極によって弾性波を励振するものであってもよいし、圧電薄膜を挟んで対向する電極によって弾性波を励振するもの（圧電薄膜共振器）であってもよい。また、例えば、弾性波フィルタは、複数の弾性波共振子をラダー型に接続したラダー型フィルタであってもよいし、複数のＩＤＴ電極を弾性波の伝搬方向に配列した多重モード型フィルタ（ダブルモード型フィルタを含むものとする。）であってもよいし、２つのＩＤＴ電極間で弾性波を送受信するトランスバーサル型フィルタであってもよい。
　弾性波は、例えば、ＳＡＷ（Surface Acoustic Wave）、ＢＡＷ（Bulk Acoustic Wave）、弾性境界波又は板波である。ただし、これらの弾性波は必ずしも明確に区別できるわけではない。
（１．２．位相シフタ）
　位相シフタの構成は種々の構成とされてよく、例えば、公知の構成と同様とされて構わない。例えば、位相シフタは、分布定数型のものであってもよいし、集中定数型のものであってもよい。分布定数型の位相シフタは、例えば、λ／２の長さを有する伝送線路である。λは、信号の波長である。波長λを算出するときの信号の周波数は、例えば、上述した遅延時間を比較する周波数と同じとされてよい。より詳細には、例えば、波長λの周波数は、送信帯域及び受信帯域その間の帯域に含まれるいずれかの周波数（例えば、送信帯域の中心周波数、受信帯域の中心周波数又は上記間の帯域の中心周波数）とされてよい。また、波長λは、信号が伝送線路（位相シフタ）を伝搬するときの長さであり、伝送線路（その周囲の誘電体を含む広い概念）の誘電率及び透磁率が影響する。
　位相シフタ９は、第１経路ＲＴ１の遅延時間と、第２経路ＲＴ２の遅延時間との差を位相換算で１８０°にできればよい。換言すれば、位相シフタ９は、第１経路ＲＴ及び第２経路ＲＴ２に対する同一の入力信号に基づく両経路の出力信号を逆相にできればよい。これにより、漏れ信号とキャンセル信号とを互いに逆相にして少なくとも一部同士を相殺させることができる。なお、第１経路ＲＴ１及び第２経路ＲＴ２は、第１分岐点１９Ｔよりも送信端子３Ｔ側、及び第２分岐点１９Ｒよりも受信端子３Ｒ側においては互いに共通化されているから、上記の説明は、第１分岐点１９Ｔから第２分岐点１９Ｒまでの互いに並列な２つの経路の遅延時間に援用されてよい。
　上記から理解されるように、位相シフタ９の位置は、図示の位置に限定されない。例えば、位相シフタ９が位相を１８０°ずらすものである態様において、位相シフタ９は、以下の４つの位置のいずれかに位置してよい。第１分岐点１９Ｔと第１送信フィルタ５ＴＡとの間。第１分岐点１９Ｔと第２受信フィルタ５ＲＢとの間。第２分岐点１９Ｒと第１受信フィルタ５ＲＡとの間。第２分岐点１９Ｒと第２送信フィルタ５ＴＢとの間（図示の例）。
　上記に例示した位相シフタ９の一部又は全部の配置位置は、纏めると、第１送信フィルタ５ＴＡ及び第２受信フィルタ５ＲＢよりも送信端子３Ｔ（別の観点では第１分岐点１９Ｔ）の側、並びに第１受信フィルタ５ＲＡ及び第２送信フィルタ５ＴＢよりも受信端子３Ｒ（別の観点では第２分岐点１９Ｒ）の側ということができる。実施形態の説明とは異なり、位相シフタ９の一部又は全部は、第１送信フィルタ５ＴＡと第１受信フィルタ５ＲＡとの間（別の観点では第１デュプレクサ７Ａ内）、又は第２送信フィルタ５ＴＢと第２受信フィルタ５ＲＢとの間（別の観点では第２デュプレクサ７Ｂ内）に位置してもよい。ただし、実施形態のようにデュプレクサ７の外部に位相シフタ９を設けた方がデュプレクサ１の特性は向上する。
　位相シフタ９が位相を１８０°ずらす（又は逆相にする）といっても、厳密に位相差が１８０°でなくてもよいことは当然である。許容される誤差の程度は、デュプレクサ１に要求されている仕様等に応じて合理的に判断されてよい。例えば、１８０°の位相差（逆相）には、１８０°±５°の位相差が含まれてよい。第１経路ＲＴ１の遅延時間と第２経路ＲＴ２の遅延時間との差を位相に換算した値は、１８０°だけでなく、３６０°×ｎ＋１８０°であってよい。ここで、ｎは、１以上かつ比較的小さい整数である。ｎの上限は、デュプレクサ１に要求されている仕様等に応じて合理的に設定されてよく、例えば、１若しくは２であり、５であってもよい。
（１．３．抵抗素子）
　抵抗素子１１は、所定の抵抗値を有しており、既述のように、ノード１７と基準電位部１３とを接続している。抵抗素子１１の抵抗値は、例えば、アンテナ端子３Ａの特性インピーダンスの絶対値と同じになるように設定されてよい。一般に、アンテナ端子３Ａの特性インピーダンスの絶対値は、意図されている周波数帯において概ね５０Ωになるように設定されるから、抵抗素子１１の抵抗値は、５０Ωに設定されてよい。
　抵抗素子１１は、チップ型の電子部品であってもよいし、回路基板に形成された導体パターンであってもよい。また、チップ型の電子部品が実装される回路基板、又は導体パターンが形成される回路基板は、例えば、デュプレクサ１が含んでいるものであってもよいし、デュプレクサ１が実装される不図示の回路基板であってもよい。デュプレクサ１が含んでいる回路基板としては、例えば、図２の多層基板２１Ａ若しくは図４の多層基板２１Ｂが挙げられる。なお、後述する第１構造例及び第２構造例は、いずれも、多層基板２１Ａ及び２１Ｂの外部（デュプレクサ１の外部）に抵抗素子１１が設けられている例である。また、抵抗素子１１は、例えば、図２のチップ２３又は図４のチップ２５に含まれていてもよい。より詳細には、例えば、抵抗素子１１は、後述する圧電性基板３５の上面に構成された導体によって構成されていてもよい。
　なお、抵抗素子１１（又は後述する並列共振子３３Ｐ等）が接続される基準電位部１３は、基準電位が付与されることが想定されている限り、種々の導体とされてよい。また、基準電位部の語は、特に断りが無い限り、また、矛盾等が生じない限り、上記の種々の導体の全体を指す用語であってもよいし、種々の導体を指してもよい。
（１．４．第１デュプレクサ及び第２デュプレクサ）
　フィルタ５の既述の説明から類推されるように、第１デュプレクサ７Ａ及び第２デュプレクサ７Ｂは、互いに同じ特性を有してよい。そのような例としては、第１デュプレクサ７Ａ及び第２デュプレクサ７Ｂが互いに同一の構造を有している態様を挙げることができる。また、フィルタ５の既述の説明から類推されるように、キャンセル信号と漏れ信号との相殺後の強度が漏れ信号の強度未満である限り、第１デュプレクサ７Ａ及び第２デュプレクサ７Ｂの特性は異なっていてもよい。
　第１デュプレクサ７Ａの特性と第２デュプレクサ７Ｂの特性とが同じという事項に関して、既述の２つのフィルタ５の特性が同じという事項に関する説明が援用されてよい。例えば、２つのデュプレクサ７は、種々の特性の全てが種々の周波数帯において同じである必要は無く、既述の比較用帯域における通過特性が同じとされ、比較用帯域のいずれかの周波数における遅延時間が同じとされてよい。また、特性が同じといっても、厳密に同じでなくてもよく、例えば、５ｄＢ未満の通過特性の差、及び位相換算で５°未満の遅延時間の差は、同じという範囲に含まれてよい。
　２つのデュプレクサ７の特性が同じというとき、まず、各デュプレクサ７内の各フィルタ５における信号の通過に関する特性が比較されてよい。例えば、信号が第１送信フィルタ５ＴＡを送信端子３Ｔ側からアンテナ端子３Ａ側へ流れるときの特性と、信号が第２送信フィルタ５ＴＢを受信端子３Ｒ側からノード１７側へ流れるときの特性とが比較されてよい。同様に、信号が第１受信フィルタ５ＲＡをアンテナ端子３Ａ側から受信端子３Ｒ側へ流れるときの特性と、信号が第２受信フィルタ５ＲＢをノード１７側から送信端子３Ｔへ流れるときの特性とが比較されてよい。信号が他の方向に各フィルタ５を流れる場合の特性が比較されてもよい。
　上記に加えて、又は代えて、２つのフィルタの組み合わせの特性が比較されてもよい。例えば、信号が第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡを順に流れるときの特性と、信号が第２送信フィルタ５ＴＢ及び第２受信フィルタ５ＲＢを順に流れるときの特性とが比較されてよい。そして、このときの特性が２つのデュプレクサ７で同じとされてよい。また、漏れ信号及びキャンセル信号は、送信端子３Ｔから受信端子３Ｒへ流れるから、信号が第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡを順に流れるときの特性と、信号が第２受信フィルタ５ＲＢ及び第２送信フィルタ５ＴＢを順に流れるときの特性とが比較されてよい。そして、このときの特性が２つのデュプレクサ７で同じとされてよい。
　信号が第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡを順に流れるときの特性と、上記とは逆方向に流れるときの特性とは、同じであってもよいし、異なっていてもよい。第２送信フィルタ５ＴＢ及び第２受信フィルタ５ＲＢに関しても同様である。
　フィルタ５の既述の説明から理解されるように、第１送信フィルタ５ＴＡの入力想定側及び出力想定側と第１受信フィルタ５ＲＡの入力想定側及び出力想定側との接続関係と、第２送信フィルタ５ＴＢの入力想定側及び出力想定側と第２受信フィルタ５ＲＢの入力想定側及び出力想定側との位置関係とは、同一であってもよいし、異なっていてもよい。
　例えば、フィルタ５の既述の説明で例示したように、４つのフィルタ５のいずれも入力想定側が送信端子３Ｔの側とされた場合、第１デュプレクサ７Ａでは、第１送信フィルタ５ＴＡの出力想定側と第１受信フィルタ５ＲＡの入力想定側とが接続される一方で、第２デュプレクサ７Ｂでは、第２送信フィルタ５ＴＢの入力想定側と第２受信フィルタ５ＲＢの出力想定側とが接続される。すなわち、送信フィルタ５Ｔの入力想定側及び出力想定側と、受信フィルタ５Ｒの入力想定側及び出力想定側との接続関係は、第１デュプレクサ７Ａと第２デュプレクサ７Ｂとで異なる。なお、この接続関係については、第１構造例の説明でも言及する。
　また、例えば、両者の接続関係が同じ態様としては、第１デュプレクサ７Ａでは、第１送信フィルタ５ＴＡの出力想定側と第１受信フィルタ５ＲＡの入力想定側とが接続される一方で、第２デュプレクサ７Ｂにおいても、第２送信フィルタ５ＴＢの出力想定側と第２受信フィルタ５ＲＢの入力想定側とが接続される態様が挙げられる。なお、この接続関係については、第２構造例の説明でも言及する。
（２．デュプレクサの構造の具体例）
　デュプレクサ１は、例えば、デュプレクサとしての機能のみを有するチップ型の電子部品として構成されてよい。ただし、デュプレクサ１は、デュプレクサとは異なる機能を有する素子と一体不可分に組み合わされていてもよいし、デュプレクサ１を含む電子部品は、チップ型のものでなくてもよい。例えば、特に図示しないが、回路基板と、該回路基板に実装又は内蔵されているＩＣ（integrated circuit）と、上記回路基板に実装又は内蔵されているアンテナと、デュプレクサ１と、を有しているモジュール基板において、デュプレクサ１の一部又は全部が上記回路基板に含まれていても構わない。
　以下に示す第１構造例及び第２構造例では、デュプレクサ１として、デュプレクサの機能のみを有するチップ型の電子部品を例示する。
（２．１．第１構造例）
（２．１．１．デュプレクサの全体構成）
　図２は、デュプレクサ１の一例であるデュプレクサ１Ａの構成の要部を示す模式的な斜視図である。
　この図では、チップ２３は点線で示され、多層基板２１Ａの上面が可視化されている。また、多層基板２１Ａ内の配線は、模式的に示されている。デュプレクサ１Ａは、いずれの方向が上方又は下方とされてもよいものであるが、図２の説明では、便宜的に、直交座標系ｘｙｚを定義し、＋ｚ側を上方として、上面又は下面等の用語を用いることがある（後述する第２構造例に係る図４も同様。）。
　デュプレクサ１Ａは、例えば、表面実装型のチップ型の電子部品として構成されている。例えば、デュプレクサ１Ａは、下面に位置する層状導体からなる複数の端子３（外部端子）を有している。複数の端子３は、不図示の回路基板の上面に位置するパッドと互いに対向した状態で、その間に介在する導電性の接合材によって上記パッドに接合される。導電性の接合材は、別の観点ではバンプであり、また、その材料は、例えば、はんだである（以下、同様。）。デュプレクサ１Ａの概略形状及び寸法は任意である。例えば、デュプレクサ１Ａは、全体として、概略、薄型の直方体状とされている。
　複数の端子３は、既述のとおり、アンテナ端子３Ａ、送信端子３Ｔ及び受信端子３Ｒを含んでいる。また、図示の例では、複数の端子３は、抵抗素子１１に接続される抵抗用端子３Ｂを有している。抵抗素子１１は、デュプレクサ１Ａが実装される不図示の回路基板に設けられる。特に図示しないが、複数の端子３は、上記回路基板から基準電位が付与される基準電位端子を含んでいてよい。複数の端子３の数、位置、形状及び寸法等は、適宜に設定されてよい。
　なお、チップ型の電子部品としてのデュプレクサ１Ａは、層状の端子３を下面に有するものに限定されない。例えば、上面に位置する層状の端子３がボンディングワイヤによって不図示の回路基板と接続されてもよい。また、例えば、ピン状の端子３が多層基板２１Ａに接合されていてもよい。
　デュプレクサ１Ａは、既述のとおり、例えば、多層基板２１Ａと、多層基板２１Ａに実装されている１つ以上のチップ２３（図示の例では４つ）とを有している。また、図示の例では、１つのチップ２３が１つのフィルタ５を有しており、デュプレクサ１Ａは、４つのフィルタ５に対応して４つのチップ２３を有している。４つのチップ２３の多層基板２１Ａの上面上における位置、及び４つのチップ２３の相対位置は任意である。デュプレクサ１Ａは、図示以外の構成要素を有していても構わない。そのような構成要素としては、例えば、チップ２３の上から多層基板２１Ａの上面を覆う封止材又はカバーが挙げられる。
（２．１．２．多層基板）
　多層基板２１Ａ（回路基板）の基本的な構造及び材料（デュプレクサ１Ａを構成するための具体的な導体のパターン及び寸法等を除いた構成）は、公知の種々のプリント基板の構造及び材料と同様とされてよい。例えば、多層基板２１Ａは、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板、ＨＴＣＣ（High Temperature Co-Fired Ceramic）基板、ＩＰＤ（Integrated Passive Device）基板又は有機基板とされてよい。
　ＬＴＣＣ基板としては、例えば、アルミナにガラス系材料を加えて低温（例えば９００℃前後）での焼成を可能としたものが挙げられる。ＬＴＣＣ基板において、導電材料としては、例えば、Ｃｕ又はＡｇが用いられてよい。ＨＴＣＣ基板としては、アルミナ又は窒化アルミニウムを主成分としたセラミックスを用いたものが挙げられる。ＨＴＣＣ基板において、導電材料としては、例えば、タングステン又はモリブデンが用いられてよい。ＩＰＤ基板としては、例えば、Ｓｉ基板に受動素子を形成したものが挙げられる。有機基板としては、ガラス等からなる基材に樹脂を含侵させたプリプレグを積層したものが挙げられる。
　多層基板２１Ａは、絶縁性の基体２２と、基体２２の内部及び／又は表面に位置している導体２７を有している。前段落の説明からも理解されるように、基体２２及び導体２７の材料は任意である。基体２２は、例えば、互いに積層された複数の絶縁層２２ａを有していてよい。基体２２の形状及び寸法は任意である。図示の例では、基体２２は、薄型の直方体状である。導体２７は、例えば、絶縁層２２ａの上面又は下面（主面）に位置している導体層と、絶縁層２２ａを貫通するビア導体と、を有していてよい。導体層及びビア導体の数、位置、形状及び寸法等は、多層基板２１Ａに要求される機能等に応じて適宜に設定されてよい。
　図２では、導体２７（導体層）の例として、既述の複数（そのうちの一部）の端子３と、チップ２３を多層基板２１Ａに実装するための複数（そのうちの一部）のパッド２９（２９Ｉ及び２９Ｏ）とが例示されている。後述するように、複数の端子３と複数のパッド２９とは、例えば、多層基板２１Ａが有している導体２７を介して接続されている。これにより、チップ２３に含まれているフィルタ５は、いずれかの端子３から入力された信号をフィルタリングして他の端子３へ出力可能となっている。
　複数のパッド２９は、例えば、基体２２の上面に重なっている。複数のパッド２９は、例えば、チップ２３の下面に位置する不図示の層状の外部端子と対向した状態で、その間に介在する不図示の導電性の接合材を介して接合される。これにより、チップ２３が多層基板２１Ａに表面実装される。なお、図示の例とは異なり、パッド２９は、チップ２３の上面に設けられた外部端子とボンディングワイヤによって電気的に接続されるものであってもよい。
　複数のパッド２９の数、位置、形状及び寸法等は、１つ以上のチップ２３の数、並びに各チップ２３の端子（図２では不図示）の数、位置、形状及び寸法等に応じて適宜に設定されてよい。通常、複数のパッド２９は、各チップ２３の少なくとも４隅を支持可能に少なくとも４つ設けられる。また、複数のパッド２９は、例えば、チップ２３（フィルタ５）に信号を入力するためのもの、チップ２３から信号が出力されるもの、チップ２３に基準電位を付与するものを含んでいる。
（２．１．３．チップ）
　各チップ２３が有するフィルタ５の具体的な構成は、既述のように、種々のものとされてよい。ここでは、フィルタ５として、ＩＤＴ電極を利用する弾性波共振子をラダー型に接続したラダー型フィルタを例に取る。
　図３は、チップ２３を多層基板２１Ａの側から見た模式的な平面図である。
　チップ２３は、いずれの方向が上方又は下方とされてもよいものであるが、図３の説明では、便宜的に、Ｄ１軸、Ｄ２軸及びＤ３軸からなる直交座標系を図面に付すとともに、＋Ｄ３側を上方として、上面又は下面等の用語を用いることがある。なお、Ｄ１軸は、後述する圧電体の上面に沿って伝搬する弾性波の伝搬方向に平行になるように定義され、Ｄ２軸は、圧電体の上面に平行かつＤ１軸に直交するように定義され、Ｄ３軸は、圧電体の上面に直交するように定義されている。
　フィルタ５は、入力端子３１Ｉに入力された信号のうち所定の通過帯域内の周波数を有する信号を出力端子３１Ｏに出力する。通過帯域外の周波数を有する信号は、基準電位部と接続されるＧＮＤ端子３１Ｇに逃がされる。なお、これらの端子を端子３１と総称することがある。端子３１の数、チップ２３の上面上における位置、形状及び寸法等は任意である。
　フィルタ５は、複数の共振子３３（３３Ｓ及び３３Ｐ）がラダー型に接続されて構成されている。すなわち、フィルタ５は、入力端子３１Ｉと出力端子３１Ｏとの間で直列接続されている複数（１つでも可）の直列共振子３３Ｓと、その直列のライン（直列腕）とＧＮＤ端子３１Ｇ（基準電位部）との間で並列接続されている複数（１つでも可）の並列共振子３３Ｐ（並列腕）とを有している。各並列共振子３３Ｐは、いずれかの直列共振子３３Ｓに対して、入力端子３１Ｉの側、又は出力端子３１Ｏの側に接続されている。すなわち、複数の並列共振子３３Ｐは、直列腕のうち電気的に互いに異なる複数の位置とＧＮＤ端子３１Ｇとを接続している。直列共振子３３Ｓの数及び並列共振子３３Ｐの数、並びにこれらの共振子３３のチップ２３の上面上における位置等は任意である。
　各共振子３３は、いわゆる１ポート弾性波共振子によって構成されている。共振子３３は、例えば、圧電性基板３５（その少なくとも上面側の一部）と、圧電性基板３５の上面上に位置するＩＤＴ電極３７（上位概念で言えば励振電極）と、ＩＤＴ電極３７の両側に位置する１対の反射器３９とを含んでいる。なお、圧電性基板３５は、複数の共振子３３に共用されている。実施形態の説明では、同一の圧電性基板３５を共用する複数の共振子３３を区別するために、便宜上、ＩＤＴ電極３７及び１対の反射器３９の組み合わせ（共振子３３の電極部）が共振子３３であるかのように（共振子３３が圧電性基板３５を含まないかのように）表現することがある。
　圧電性基板３５は、少なくとも、その上面のうち共振子３３が設けられる領域に圧電性を有している。このような圧電性基板３５としては、例えば、基板全体が圧電体によって構成されているものを挙げることができる。また、例えば、いわゆる貼り合わせ基板を挙げることができる。貼り合わせ基板は、圧電体からなる基板（圧電基板）と、この圧電基板の下面に、接着剤を介して、又は接着剤を介さずに直接に貼り合わされた支持基板とを有している。支持基板は、圧電基板の下方において空洞を有していてもよいし、有していなくてもよい。また、圧電性基板３５としては、例えば、支持基板と、支持基板の上面の一部又は全面に、圧電体からなる膜（圧電膜）又は圧電膜を含む複数の膜が形成されたものを挙げることができる。圧電体の材料は、公知の材料とされてよく、例えば、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）及び水晶（ＳｉＯ２）とされてよい。
　ＩＤＴ電極３７及び反射器３９は、圧電性基板３５上に設けられた層状導体によって構成されている。ＩＤＴ電極３７は、１対の櫛歯電極（符号省略）を有している。１対の櫛歯電極は、互いに噛み合うように配置されている。１対の反射器３９は、弾性波の伝搬方向においてＩＤＴ電極３７の両側に位置している。反射器３９は、例えば、格子状に形成されている。各反射器３９は、例えば、電気的に浮遊状態とされてもよいし、基準電位が付与されてもよい。ＩＤＴ電極３７及び反射器３９の具体的な形状、寸法及び材料等は種々のものとされてよく、例えば、公知のものと同様とされて構わない。
　ＩＤＴ電極３７に電圧が印加されると、Ｄ１方向に伝搬する弾性波が励振される。また、Ｄ１方向に伝搬する弾性波は、ＩＤＴ電極３７によって電気信号に変換される。このとき、ＩＤＴ電極３７の複数の電極指（複数の歯）のピッチに応じた特定の周波数の弾性波の振幅が大きくなる等の作用によって、共振子としての機能が実現される。１対の反射器３９は、弾性波を閉じ込めることに寄与する。
　各共振子３３は、特に図示しないが、共振周波数においてインピーダンスが極小値となり、反共振周波数においてインピーダンスが極大値となる。複数の直列共振子３３Ｓにおいて、共振周波数は互いに概略同じとされており、反共振周波数は互いに概略同じとされている。また、複数の並列共振子３３Ｐにおいて、共振周波数は互いに概略同じとされており、反共振周波数は互いに概略同じとされている。直列共振子３３Ｓの共振周波数と、並列共振子３３Ｐの反共振周波数とは概略同じとされている。
　上記のような共振周波数及び反共振周波数の設定によって、バンドパスフィルタが実現される。通過帯域の中心周波数は、直列共振子３３Ｓの共振周波数及び並列共振子３３Ｐの反共振周波数と概略同じである。通過帯域の幅は、並列共振子３３Ｐの共振周波数から直列共振子３３Ｓの反共振周波数までの幅よりも若干狭い。
　チップ２３は、例えば、その大部分が圧電性基板３５によって構成されてよい。具体的には、例えば、チップ２３は、圧電性基板３５と、圧電性基板３５の表面に重なる比較的薄い層とを有してよい。比較的薄い層としては、例えば、圧電性基板３５の上面に重なる導電層（ＩＤＴ電極３７等）、及び導電層の上から圧電性基板３５の上面の大部分（例えば端子３１を除く領域）を覆う絶縁性の保護膜が挙げられる。また、チップ２３は、圧電性基板３５の側面又は下面を覆う層を有していてもよい。
　前段落で述べた構成のチップ２３は、例えば、＋Ｄ３側の面を多層基板２１Ａの上面（図２における上方の面）に対向させて多層基板２１Ａに実装される。このとき、チップ２３の端子３１と多層基板２１Ａのパッド２９とは互いに対向し、両者の間に介在する導電性の接合材（不図示）によって接合される。チップ２３と多層基板２１との間（別の観点では共振子３３上）には、端子３１とパッド２９とを接合する接合材の厚みに概ね相当する高さの空間が構成される。
　また、チップ２３は、例えば、特に図示しないが、上記のような構成に加えて、圧電性基板３５の上面を覆う箱状の絶縁性のカバーを有していてもよい。当該カバーによって、共振子３３上には空間が構成される。チップ２３は、例えば、端子３１の上に位置し、カバーを貫通する柱状の端子を有している。チップ２３は、カバーの＋Ｄ３側の面を多層基板２１の上面（図２における上方の面）に対向させて多層基板２１Ａに実装される。このとき、柱状の端子の上面と多層基板２１Ａのパッド２９とは互いに対向し、両者の間に介在する導電性の接合材（不図示）によって接合される。
（２．１．４．接続に係る構造例）
　これまでにも述べたように、平面視において（多層基板２１Ａの上面を見たとき）、４つのフィルタ５の相対位置は任意であり、また、各フィルタ５における端子３１（３１Ｉ、３１Ｏ及び３１Ｇ）の位置も任意であり、多層基板２１Ａにおける端子３（３Ａ、３Ｂ、３Ｔ、３Ｒ及び不図示の基準電位用の端子３）の位置も任意である。そして、これらの複数の端子３１及び複数の端子３を接続している多層基板２１Ａの導体２７の具体的な構造も、図１を参照して説明した回路構成が実現される限り、任意である。図２では、２つの送信フィルタ５Ｔの構成が同じであり、かつ２つの受信フィルタ５Ｒの構成が同じである態様において、２つの送信フィルタ５Ｔのいずれも入力想定側が送信端子３Ｔの側（図１の左側）に接続され、２つの受信フィルタ５Ｒのいずれも入力想定側が送信端子３Ｔの側（図１の左側）に接続される接続例を示している。
　図２では、フィルタ５の入力想定側の端子３１（図３）と接続されるパッド２９に２９Ｉの符号を付している。また、フィルタ５の出力想定側の端子３１と接続されるパッド２９に２９Ｏの符号を付している。図２において、４つのフィルタ５は、時計回りに第１送信フィルタ５ＴＡ、第１受信フィルタ５ＲＡ、第２送信フィルタ５ＴＢ及び第２受信フィルタ５ＲＢの順に配置されている。なお、この配置は、図１における、これら４つのフィルタ５の紙面上の配置と同様と捉えることができる（＋ｙ側を図１の紙面に沿う上方として捉える。）。
　いずれのフィルタ５に関しても、パッド２９Ｉ及び２９Ｏは、フィルタ５の１対の対角に位置している。いずれの送信フィルタ５Ｔに関しても、パッド２９Ｉは、－ｘ側かつ－ｙ側に位置し、パッド２９Ｏは、＋ｘ側かつ＋ｙ側に位置している。また、いずれの受信フィルタ５Ｒに関しても、パッド２９Ｉは、－ｘ側かつ＋ｙ側に位置し、パッド２９Ｏは、＋ｘ側かつ－ｙ側に位置している。
　上記のような配置においては、互いに接続される２つのパッド２９が、当該２つのパッド２９を含む２つのチップの互いに隣接する２つの対角に位置する。その結果、２つのパッド２９を接続する多層基板２１Ａの配線（導体２７）の構成を簡素にすることができる。なお、既に述べたように、図２に示す配線は模式的なものである。ただし、図２から想起できるように、配線は、例えば、２つのパッド２９から下方へ延びる概ね同じ形状及び寸法の２つのビア導体と、当該２つのビア導体を互いに接続する導体層（導体パターン）とを含んでよい。導体パターンは、例えば、一定の幅で直線状に延びてよい。
（２．１．５．位相シフタの構成例）
　図２では、位相シフタ９は、λ／２の長さを有する伝送線路によって構成されている。なお、図２では、便宜上、位相シフタ９を構成する伝送線路は、他の配線と区別するために、太い線で表現されている。ただし、位相シフタ９を構成する伝送線路の断面積は任意であり、例えば、他の配線と同じ断面積を有していてもよい。また、図２では、図１と同様に、位相シフタ９が第２送信フィルタ５ＴＢと第２分岐点１９Ｒとの間に位置している態様を例示している。ここでの説明では、特に断り無く、当該態様を前提とした説明をすることがある。
　図２において模式的に示されているように、第１送信フィルタ５ＴＡと第１受信フィルタ５ＲＡとを接続する配線と、第２送信フィルタ５ＴＢと第２受信フィルタ５ＲＢとを接続する配線とは、互いに同じ長さとされてよい。また、第１送信フィルタ５ＴＡと第１分岐点１９Ｔとを接続する配線と、第２受信フィルタ５ＲＢと第１分岐点１９Ｔとを接続する配線とは、互いに同じ長さとされてよい。一方で、第２送信フィルタ５ＴＢと第２分岐点１９Ｒとを接続する配線（位相シフタ９を含む配線）は、第１受信フィルタ５ＲＡと第２分岐点１９Ｒとを接続する配線に対して、λ／２の差で長くされてよい。これにより、１８０°の位相差が実現されてよい。λ／２の伝送線路が他の３位置に設けられる場合も同様とされてよい。
　図２では、λ／２の伝送線路は、一定の幅で直線状に延びる導体層（導体パターン）を想起させる表現で示されている。λ／２の伝送線路は、実際にそのような構成であってもよいし、他の構成であってもよい。例えば、λ／２の伝送線路は、ビア導体を含んでいてもよいし、適宜に曲がって延びる導体パターンを含んでいてもよい。
（２．２．第２構造例）
　第２構造例の説明においては、基本的に第１構造例との相違点についてのみ述べる。特に言及が無い事項については、第１構造例と同様とされたり、第１構造例から類推されたりしてよい。
　図４は、デュプレクサ１の一例であるデュプレクサ１Ｂの構成の要部を示す模式的な斜視図であり、第１構造例の図２に相当している。
　第２構造例に係るデュプレクサ１Ｂは、概して言えば、各フィルタ５が各チップ２３とされるのではなく、各デュプレクサ７が各チップ２５とされている点が、第１構造例に係るデュプレクサ１Ａと相違する。具体的には、以下のとおりである。
　デュプレクサ１Ｂは、多層基板２１Ｂと、多層基板２１Ｂに実装されている２つのチップ２５を有している。多層基板２１Ｂは、第１構造例の多層基板２１Ａと同様に、下面に位置する複数の端子３を有している。複数の端子３は、例えば、第１構造例の複数の端子３と同様に、アンテナ端子３Ａ、送信端子３Ｔ、受信端子３Ｒ、抵抗用端子３Ｂ及び基準電位端子（不図示）を含んでいる。
　多層基板２１Ｂは、第１構造例の多層基板２１Ａと同様に、チップ２５が実装される複数のパッド２９を有している。ただし、チップ２５と第１構造例１のチップ２３との相違に応じて、複数のパッド２９の数、位置及び役割等は、第１構造例の複数のパッド２９とは異なっている。第２構造例の複数のパッド２９は、例えば、各チップ２５に対して、アンテナ端子３Ａ（又は抵抗用端子３Ｂ）、送信端子３Ｔ、受信端子３Ｒ及び基準電位用の端子３（不図示）に接続されている少なくとも４つのパッド２９（３つのみ図示）を有している。複数のパッド２９は、例えば、チップ２５の４隅を支持可能に設けられてよい。
　図５は、チップ２５を多層基板２１Ｂの側から見た模式的な平面図である。この図は、第１構造例の図３に相当している。ただし、便宜上、図５は、図３よりも模式的にされている。具体的には、図５では、ＩＤＴ電極３７及び反射器３９が矩形によって示されている。
　デュプレクサ７が含むフィルタ５の具体的な構成は、既述のように、種々のものとされてよいが、ここでは、第１構造例と同様のラダー型フィルタを例に取っている。デュプレクサ７は、送信フィルタ５Ｔと、受信フィルタ５Ｒとを有している。これらのフィルタ５は、圧電性基板３５が送信フィルタ５Ｔ及び受信フィルタ５Ｒに共用されている点を除けば、基本的には、第１構造例に係るチップ２３のフィルタ５と同様のものである。
　便宜上、図５が２つのデュプレクサ７のうち第１デュプレクサ７Ａを示していると想定する。このとき、チップ２５は、アンテナ端子３Ａに接続される端子３１Ａと、送信端子３Ｔに接続される端子３１Ｔと、受信端子３Ｒに接続される端子３１Ｒと、基準電位用の端子３（不図示）に接続されるＧＮＤ端子３１Ｇとを有している。送信フィルタ５Ｔの複数の直列共振子３３Ｓは、端子３１Ａと端子３１Ｔとの間で直列接続されている。受信フィルタ５Ｒの複数の直列共振子３３Ｓは、端子３１Ａと端子３１Ｒとの間で直列接続されている。種々の端子の位置及び種々の共振子３３のチップ２５の上面上における位置等は任意である。
　図４に戻る。平面視において（多層基板２１Ｂの上面を見たとき）、２つのデュプレクサ７（チップ２５）の相対位置は任意であり、また、各チップ２５における端子３１の位置も任意であり、多層基板２１Ｂにおける端子３の位置も任意である。そして、これらの複数の端子３１及び複数の端子３を接続している多層基板２１Ｂの導体２７の具体的な構造も、図１を参照して説明した回路構成が実現される限り、任意である。図４では、２つのデュプレクサ７（チップ２５）の構成が同じである態様における接続例を示している。
　図４では、端子３１Ａ、３１Ｔ及び３１Ｒ（図５）と接続される３種のパッド２９に２９Ａ、２９Ｔ及び２９Ｒの符号を付している。第１デュプレクサ７Ａにおいて、端子３１Ａ、３１Ｔ及び３１Ｒは、既述のとおり、アンテナ端子３Ａ、送信端子３Ｔ及び受信端子３Ｒに接続される端子である。第２デュプレクサ７Ｂにおける端子３１Ａ、３１Ｔ及び３１Ｒは、仮に第２デュプレクサ７Ｂが第１デュプレクサ７Ａとして用いられたときにアンテナ端子３Ａ、送信端子３Ｔ及び受信端子３Ｒに接続されることが想定されていた端子である。
　パッド２９Ｔ及び２９Ｒの位置から理解されるように、各チップ２５において、端子３１Ｔ及び３１Ｒは、チップ２５の１辺に沿って並んでいる。２つのチップ２５は、平面視において、端子３１Ｔ及び３１Ｒが並んでいる辺同士を対向させるように配置されている。別の観点では、２つのチップ２５は、平面視において互いに逆向きに配置されている。２つのチップ２５の端子３１Ａ（パッド２９Ａの位置を参照）は、２つのチップ２５の間の中心に対して１８０°回転対称の位置に配置されている。
　上記のような配置においては、互いに接続される２つのパッド２９が互いに隣接する。すなわち、第１デュプレクサ７Ａに係るパッド２９Ｔと第２デュプレクサ７Ｂに係るパッド２９Ｒとが隣接し、第１デュプレクサ７Ａに係るパッド２９Ｒと第２デュプレクサ７Ｂに係るパッド２９Ｔとが隣接する。その結果、２つのパッド２９を接続する多層基板２１Ｂの配線（導体２７）の構成を簡素にすることができる。なお、図４に示す配線は模式的なものである。ただし、パッド２９同士を接続する配線は、図４から想起できるように、例えば、２つのパッド２９から下方へ延びる概ね同じ形状及び寸法の２つのビア導体と、当該２つのビア導体を互いに接続する導体層（導体パターン）とを含んでよい。
　なお、図４のように平面視において第１デュプレクサ７Ａに対して第２デュプレクサ７Ｂを反転させて隣接させる配置は、図示の例とは異なるパッド２９Ａ、２９Ｔ及び２９Ｒの配置に適用されてもよい。例えば、互いに接続される２つのパッド２９は、互いに隣接していなくてもよい。この場合であっても、互いに接続される２つのパッド２９のｘ方向の位置が揃うから、多層基板２１Ｂの配線の構成を簡素化できる。
　図４では、第１構造例と同様に、位相シフタ９は、第２分岐点１９Ｒと第２送信フィルタ５ＴＢとの間に位置するλ／２の伝送線路によって構成されている。具体的には、例えば、図４において模式的に示されているように、第１デュプレクサ７Ａに係るパッド２９Ｔ（第１送信フィルタ５ＴＡに接続されるパッド２９）と第１分岐点１９Ｔとを接続する配線と、第２デュプレクサ７Ｂに係るパッド２９Ｒ（第２受信フィルタ５ＲＢに接続されるパッド２９）と第１分岐点１９Ｔとを接続する配線とは、互いに同じ長さにされている。一方で、第２デュプレクサ７Ｂに係るパッド２９Ｔ（第２送信フィルタ５ＴＢに接続されるパッド２９）と第２分岐点１９Ｒとを接続する配線は、第１デュプレクサ７Ａに係るパッド２９Ｒ（第１受信フィルタ５ＲＡに接続されるパッド２９）と第２分岐点１９Ｒとを接続する配線に対して、λ／２の差で長くされてよい。
（２．３．他の構造例）
　フィルタとチップとの対応関係は、特に図示しないが、第１構造例及び第２構造例以外の態様であってもよい。例えば、４つのフィルタ５の全てが同一のチップ（別の観点では同一の圧電性基板３５）に設けられていてもよい。２つのデュプレクサ７の一方のデュプレクサ（例えば第１デュプレクサ７Ａ）が１つのチップ２５によって構成され、他方のデュプレクサ（例えば第２デュプレクサ７Ｂ）が２つのチップ２３によって構成されていてもよい。第１送信フィルタ５ＴＡ及び第２送信フィルタ５ＴＢが同じチップ（同一の圧電性基板３５）に設けられ、第１受信フィルタ５ＲＡ及び第２受信フィルタ５ＲＢが同じチップ（同一の圧電性基板３５）に設けられていてもよい。
（２．４．ノードの構造例）
　既述のように、抵抗素子１１は、デュプレクサ１に含まれていてもよいし、含まれていなくてもよい（デュプレクサ１に対して外付けであってもよい）。従って、両態様を考慮して抵抗素子１１に対する接続に係る特徴を抽出するとき（別の観点では抵抗素子１１を有していないデュプレクサ１のみに着目して本開示に係る技術の適用の有無を判定するとき）、ノード１７に着目してよい。ノード１７は、デュプレクサ１の種々の構造に対応して、種々の態様とされてよい。
　第１構造例では、図２に示されているように、ノード１７は、多層基板２１Ａ内に設けられている。具体的には、第２送信フィルタ５ＴＢに係るパッド２９Ｉから延びる配線と、第２受信フィルタ５ＲＢに係るパッド２９Ｏから延びる配線とが合流する部分がノード１７とされている。より詳細には、図２の配線は模式的であるが、導体層とビア導体との接続部によってノード１７が構成されている態様を示していると捉えることができる。上記とは異なり、例えば、３本の導体層からなる配線の合流によってノード１７が構成されていてもよい。また、例えば、第２送信フィルタ５ＴＢに係るパッド２９Ｉから延びる配線と、第２受信フィルタ５ＲＢに係るパッド２９Ｏから延びる配線とが個別に抵抗用端子３Ｂに到達し、抵抗用端子３Ｂがノード１７となっていてもよい。
　第２構造例では、図５に示したチップ２５が第２デュプレクサ７Ｂを構成していると捉えた場合、図５に符号を付さないが、ノード１７は、チップ２５に設けられている。具体的には、送信フィルタ５Ｔから端子３１Ａへ延びる配線と、受信フィルタ５Ｒから端子３１Ａへ延びる配線とが合流する部分がノード１７である。図示の例とは異なり、送信フィルタ５Ｔから端子３１Ａへ延びる配線と、受信フィルタ５Ｒから端子３１Ａへ延びる配線とが、個別に端子３１Ａに到達し、端子３１Ａがノード１７となっていてもよい。
　上記のようにノード１７は種々の態様を取り得る。抵抗素子１１に接続されている、又は抵抗素子１１に接続可能なノード１７が設けられているか否かは、技術常識等に基づいて合理的に判断されてよい。典型的には、上記の例から理解されるように、ノード１７は、３つの配線の合流部分となっているか、２つの配線が個別に合流する端子となっている。なお、３つの配線の合流部分は、分岐点と捉えることができる。また、２つの配線が合流している端子は、他のデバイス（別の観点では他の配線）に接続されるから、分岐点と捉えることができる。従って、ノード１７は、分岐点に位置しているということができる。分岐点における１つの接続先は、抵抗素子１１に接続されているか、又はデュプレクサ１の他のデバイスに接続可能な構成（例えば端子）となっている。
（３．デュプレクサを含む通信装置）
　図６は、デュプレクサ１の利用例としての通信装置１５１の要部を示すブロック図である。通信装置１５１は、モジュール１７１と、モジュール１７１を収容する筐体１７３とを有している。モジュール１７１は、電波を利用した無線通信を行うものであり、デュプレクサ１を含んでいる。ここでは、デュプレクサ１は、第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡのみが模式的に示されている。
　モジュール１７１において、送信すべき情報を含む送信情報信号ＴＩＳは、ＲＦ－ＩＣ（Radio Frequency Integrated Circuit）１５３（集積回路素子の一例）によって変調および周波数の引き上げ（搬送波周波数を有する高周波信号への変換）がなされて送信信号ＴＳとされる。送信信号ＴＳは、バンドパスフィルタ１５５によって送信用の通過帯以外の不要成分が除去され、増幅器１５７によって増幅されてデュプレクサ１（送信端子３Ｔ）に入力される。そして、デュプレクサ１（第１送信フィルタ５ＴＡ）は、入力された送信信号ＴＳから送信用の通過帯以外の不要成分を除去し、その除去後の送信信号ＴＳをアンテナ端子３Ａからアンテナ１５９に出力する。アンテナ１５９は、入力された電気信号（送信信号ＴＳ）を無線信号（電波）に変換して送信する。
　また、モジュール１７１において、アンテナ１５９によって受信された無線信号（電波）は、アンテナ１５９によって電気信号（受信信号ＲＳ）に変換されてデュプレクサ１（アンテナ端子３Ａ）に入力される。デュプレクサ１（第１受信フィルタ５ＲＡ）は、入力された受信信号ＲＳから受信用の通過帯以外の不要成分を除去して受信端子３Ｒから増幅器１６１へ出力する。出力された受信信号ＲＳは、増幅器１６１によって増幅され、バンドパスフィルタ１６３によって受信用の通過帯以外の不要成分が除去される。そして、受信信号ＲＳは、ＲＦ－ＩＣ１５３によって周波数の引き下げおよび復調がなされて受信情報信号ＲＩＳとされる。
　なお、送信情報信号ＴＩＳおよび受信情報信号ＲＩＳは、適宜な情報を含む低周波信号（ベースバンド信号）でよく、例えば、アナログの音声信号もしくはデジタル化された音声信号である。無線信号の通過帯は、適宜に設定されてよい。変調方式は、位相変調、振幅変調、周波数変調もしくはこれらのいずれか２つ以上の組み合わせのいずれであってもよい。回路方式は、ダイレクトコンバージョン方式を図示したが、それ以外の適宜なものとされてよく、例えば、ダブルスーパーヘテロダイン方式であってもよい。また、図６は、要部のみを模式的に示すものであり、適宜な位置にローパスフィルタやアイソレータ等が追加されてもよいし、また、増幅器等の位置が変更されてもよい。
　モジュール１７１においては、例えば、ＲＦ－ＩＣ１５３からアンテナ１５９までの構成要素が、同一の回路基板に実装又は内蔵されている。これにより、デュプレクサ１は、他の構成要素と組み合わされてモジュール化されている。デュプレクサ１は、モジュール化されずに、通信装置１５１に含まれていても構わない。また、モジュール１７１の構成要素として例示した構成要素は、モジュールの外部に位置していたり、筐体１７３に収容されていなかったりしてもよい。例えば、アンテナ１５９は、筐体１７３の外部に露出するものであってもよい。
（４．実施形態のまとめ）
　以上のとおり、分波器（デュプレクサ１）は、第１フィルタ（第１送信フィルタ５ＴＡ）と、第２フィルタ（第１受信フィルタ５ＲＡ）と、第３フィルタ（第２送信フィルタ５ＴＢ）と、第４フィルタ（第２受信フィルタ５ＲＢ）と、１８０°位相シフタ（位相シフタ９）とを有している。第１送信フィルタ５ＴＡは、共通端子（アンテナ端子３Ａ）と第１端子（送信端子３Ｔ）とを接続しており、第１通過帯域（送信帯域）に対応している（送信帯域の信号を通過させる。）。第１受信フィルタ５ＲＡは、アンテナ端子３Ａと第２端子（受信端子３Ｒ）とを接続しており、送信帯域と重複しない第２通過帯域（受信帯域）に対応している（受信信帯域の信号を通過させる。）。第２送信フィルタ５ＴＢは、分岐点に位置するノード１７と受信端子３Ｒとを接続しており、送信帯域に対応している。第２受信フィルタ５ＲＢは、ノード１７と送信端子３Ｔとを接続しており、受信帯域に対応している。位相シフタ９は、第１送信フィルタ５ＴＡ及び第２受信フィルタ５ＲＢよりも送信端子３Ｔの側、又は第１受信フィルタ５ＴＢ及び第２送信フィルタ５ＴＢよりも受信端子３Ｒの側に位置している。また、位相シフタ９は、送信端子３Ｔから第１送信フィルタ５ＴＡ及び第１受信フィルタ５ＲＡを経由して受信端子３Ｒへ至る経路（第１経路ＲＴ１）と、送信端子３Ｔから第２受信フィルタ５ＲＢ及び第２送信フィルタ５ＴＢを経由して受信端子３Ｒへ至る経路（第２経路ＲＴ２）とへの同一の入力信号に基づく両経路の出力信号を逆相にする。
　従って、既に述べたように、漏れ信号とキャンセル信号とを相殺させて、アイソレーション特性を向上させることができる。位相シフタ９は、第１送信フィルタ５ＴＡと第１受信フィルタ５ＲＡとの間、及び第２送信フィルタ５ＴＢと第２受信フィルタ５ＲＢとの間に位置していないから、例えば、位相シフタ９によって意図されていない定在波が生じる蓋然性が低減される。また、例えば、第２構造例に代表されるように、第１デュプレクサ７Ａ及び第２デュプレクサ７Ｂがそれぞれ１纏まりに構成されるときに、両者の構造を同じにすることができる。
　第１通過帯域（送信帯域）及び第２通過帯域（受信帯域）において、第１フィルタ（第１送信フィルタ５ＴＡ）の通過特性と第３フィルタ（第２送信フィルタ５ＴＢ）の通過特性とが同じとされてよい。また、送信帯域及び受信帯域において、第２フィルタ（第１受信フィルタ５ＲＡ）の通過特性と第４フィルタ（第２受信フィルタ５ＲＢ）の通過特性とが同じとされてよい。送信帯域及び受信帯域に含まれるいずれかの周波数において、第１送信フィルタ５ＴＡの遅延時間と第２送信フィルタ５ＴＢの遅延時間とが同じとされてよい。上記周波数において、第１受信フィルタ５ＲＡの遅延時間と第２受信フィルタ５ＲＢの遅延時間とが同じとされてよい。
　この場合、例えば、送信帯域及び受信帯域において上述した相殺の効果が向上し、ひいては、アイソレーション特性が向上する。なお、本願の発明者が行ったシミュレーション計算では、第１デュプレクサ７Ａのみの場合に受信帯域及び送信帯域で－６０ｄＢ～－７０ｄＢであったアイソレーションを、第２デュプレクサ７Ｂを設けることによって、－９０ｄＢ～－１００ｄＢまで向上させることができた（３０ｄＢ～４０ｄＢのアイソレーションの向上を実現できた。）。
　位相シフタ９は、伝送線路によって構成されていてよい。この伝送線路は、第１通過帯域（送信帯域）及び第２通過帯域（受信帯域）並びにその間の帯域に含まれるいずれかの周波数（例えば、上記３つの帯域のいずれかの中心周波数）と同じ周波数を有する信号が当該伝送線路を伝搬するときの半波長（λ／２）に相当する長さを有していてよい。このλ／２の伝送線路は、以下の４つの範囲（位置）のいずれかに位置していてよい。第１端子（送信端子３Ｔ）からの経路が第１フィルタ（第１送信フィルタ５ＴＡ）及び第４フィルタ（第２送信フィルタ５ＴＢ）へ向かって分岐する第１分岐点１９Ｔと、第１送信フィルタ５ＴＡとの間。第１分岐点１９Ｔと第２受信フィルタ５ＲＢとの間。第２端子（受信端子３Ｒ）からの経路が第２フィルタ（第１受信フィルタ５ＲＡ）及び第３フィルタ（第２送信フィルタ５ＴＢ）へ向かって分岐する第２分岐点１９Ｒと、第１受信フィルタ５ＲＡとの間。第２分岐点１９Ｒと第２送信フィルタ５ＴＢとの間。
　この場合、例えば、上記４つの範囲の１つの配線長さを長くして位相シフタ９を構成すればよいから、構成が簡素化される。また、位相シフタ９が複数位置に分散されている部位から構成されている態様に比較して、位相シフタ９に係るインピーダンス整合のための設計も容易である。
　デュプレクサ１は、第１及び第２構造例によって示したように、多層基板（２１Ａ又は２１Ｂ）と、多層基板に実装されている１つ以上のチップ（２３又は２５）とを有していてよい。多層基板は、位相シフタ９を構成している伝送線路を有していてよい。１つ以上のチップ（２３又は２５）は、第１フィルタ（第１送信フィルタ５ＴＡ）、第２フィルタ（第１受信フィルタ５ＲＡ）、第３フィルタ（第２送信フィルタ５ＴＢ）及び第４フィルタ（第２受信フィルタ５ＲＢ）を有していてよい。
　この場合、例えば、弾性波フィルタ等の特定の構造及び／又は材料を要するフィルタをチップ２３又は２５によって実現しつつ、多層基板２１Ａ又は２１Ｂに位相シフタ９としての伝送線路を設けるだけで、デュプレクサ１が実現される。すなわち、構成が簡素である。
　デュプレクサ１は、第１構造例によって示したように、多層基板２１Ａと、多層基板２１Ａに実装されている第１～第４チップ（２３）とを有していてよい。多層基板２１Ａは、共通端子（アンテナ端子３Ａ）、第１端子（送信端子３Ｔ）、第２端子（受信端子３Ｒ）及びノード１７を有していてよい。第１チップ（２３）は、第１フィルタ（第１送信フィルタ５ＴＡ）を有していてよい。第２チップ（２３）は、第２フィルタ（第１受信フィルタ５ＲＡ）を有していてよい。第３チップ（２３）は、第３フィルタ（第２送信フィルタ５ＴＢ）を有していてよい。第４チップは、第４フィルタ（第２受信フィルタ５ＲＢ）を有していてよい。第１チップ（第１送信フィルタ５ＴＡ）の構成と第３チップ（第２送信フィルタ５ＴＢ）の構成とは同じであってよい。第２チップ（第１受信フィルタ５ＲＡ）の構成と第４チップ（第２受信フィルタ５ＲＢ）の構成とは同じであってよい。
　この場合、例えば、２つの送信フィルタ５Ｔは構成が互いに同じであることから、広い周波数帯に亘って種々の特性が互いに同じである。２つの受信フィルタ５Ｒについても同様である。従って、例えば、漏れ信号及びキャンセル信号の強度が同等になりやすく、また、位相シフタ９によって両信号の位相が逆相になりやすい。その結果、アイソレーション特性を向上させる効果が増大する。また、漏れ信号及びキャンセル信号だけでなく、例えば、２つの送信フィルタ５Ｔで生じる非線形歪も逆相となり、互いに相殺されることが期待される。また、例えば、互いに同じチップを２つの送信フィルタ５Ｔ（並びに２つの受信フィルタ５Ｒ）に用いることができるから、生産性が向上する。
　デュプレクサ１は、第２構造例によって示したように、多層基板２１Ｂと、多層基板２１Ｂに実装されている第５及び第６チップ（２５）とを有していてよい。多層基板２１Ｂは、共通端子（アンテナ端子３Ａ）、第１端子（送信端子３Ｔ）、第２端子（受信端子３Ｒ）及びノード１７を有していてよい。第５及び第６チップ（２５）は、互いに同一の構成であってよい。第５及び第６チップ（２５）それぞれは、第３端子（３１Ａ）、第４端子（３１Ｔ）、第５端子（３１Ｒ）、第５フィルタ（送信フィルタ５Ｔ）及び第６フィルタ（受信フィルタ５Ｒ）を有していてよい。送信フィルタ５Ｔは、端子３１Ａと端子３１Ｔとを接続していてよい。受信フィルタ５Ｒは、端子３１Ａと端子３１Ｒとを接続していてよい。第５チップ（第１デュプレクサ７Ａ）においては、端子３１Ａが共通端子（アンテナ端子３Ａ）に接続され、端子３１Ｔが第１端子（送信端子３Ｔ）に接続され、端子３１Ｒが第２端子（受信端子３Ｒ）に接続されていてよい。これにより、第５フィルタ（送信フィルタ５Ｔ）が第１フィルタ（第１送信フィルタ５ＴＡ）を構成し、第６フィルタ（受信フィルタ５Ｒ）が第２フィルタ（第１受信フィルタ５ＲＡ）を構成していてよい。第６チップ（第２デュプレクサ７Ｂ）においては、端子３１Ａがノード１７に接続され、端子３１Ｔが受信端子３Ｒに接続され、端子３１Ｒが送信端子３Ｔに接続されていてよい。これにより、第６フィルタ（受信フィルタ５Ｒ）が第３フィルタ（第２受信フィルタ５ＲＢ）を構成し、第５フィルタ（送信フィルタ５Ｔ）が第４フィルタ（第２送信フィルタ５ＴＢ）を構成していてよい。
　この場合、例えば、２つのデュプレクサ７は構成が互いに同じであることから、広い周波数帯に亘って種々の特性が互いに同じである。従って、漏れ信号及びキャンセル信号の強度が同等になりやすく、また、位相シフタ９によって両信号の位相が逆相になりやすい。その結果、アイソレーション特性を向上させる効果が増大する。また、漏れ信号及びキャンセル信号だけでなく、例えば、２つのデュプレクサ７で生じる非線形歪も逆相となり、互いに相殺されることが期待される。また、例えば、互いに同じチップ２５を２つのデュプレクサ７に用いることができるから、生産性が向上する。
　デュプレクサ１は、ノード１７に接続されている抵抗素子１１を有していてよい。
　この場合、既述のように、アンテナ端子３Ａが漏れ信号に及ぼす影響をキャンセル信号に再現することができる。その結果、アイソレーション特性が向上する。また、例えば、デュプレクサ１が抵抗素子１１を有していることから、デュプレクサ１が実装される不図示の回路基板の設計の負担が軽減される。
　通信装置１５１は、デュプレクサ１と、共通端子（アンテナ端子３Ａ）に接続されているアンテナ１５９と、ノード１７に接続されている抵抗素子１１（デュプレクサ１が有していてもよいし、有していなくてもよい。）と、第１端子（送信端子３Ｔ）及び第２端子（受信端子３Ｒ）に接続されている集積回路素子（ＲＦ－ＩＣ１５３）と、を有していてよい。
　このような通信装置１５１によれば、上述したデュプレクサ１の効果によって、アイソレーション特性が向上する。
　以上の実施形態において、デュプレクサ１は分波器の一例である。第１送信フィルタ５ＴＡは第１フィルタの一例である。第１受信フィルタ５ＲＡは第２フィルタの一例である。第２送信フィルタ５ＴＢは第３フィルタの一例である。第２受信フィルタ５ＲＢは第４フィルタの一例である。アンテナ端子３Ａは共通端子の一例である。送信端子３Ｔは第１端子の一例である。受信端子３Ｒは第２端子の一例である。送信帯域は第１通過帯域の一例である。受信帯域は第２通過帯域の一例である。４つのチップ２３は第１～第４チップの例である。２つのチップ２５は第５及び第６チップの例である。端子３１Ａは第３端子の一例である。端子３１Ｔは第４端子の一例である。端子３１Ｒは第５端子の一例である。チップ２５の送信フィルタ５Ｔは第５フィルタの一例である。チップ２５の受信フィルタ５Ｒは第６フィルタの一例である。ＲＦ－ＩＣ１５３は集積回路素子の一例である。
　本開示に係る技術は、上記の実施形態に限定されず、種々の態様で実施されてよい。
　例えば、実施形態に示したデュプレクサは、クアッドプレクサの一部であってよい。別の観点では、共通端子（実施形態ではアンテナ端子）に３以上のフィルタが接続されていてもよい。分波器は、第１端子及び第２端子からの２つの信号を合成して共通端子に出力したり、共通端子からの信号を分離して第１端子及び第２端子へ出力したりするダイプレクサであったり、そのように捉えることが可能な構成であったりしてよい。別の観点では、デュプレクサは、通信機器等に組み込まれる前において、デュプレクサとしてのみとらえることができる構成でなくてもよい。
　１…デュプレクサ（分波器）、３Ａ…アンテナ端子（共通端子）、３Ｔ…送信端子（第１端子）、３Ｒ…受信端子（第２端子）、５ＴＡ…第１送信フィルタ（第１フィルタ）、５ＲＡ…第１受信フィルタ（第２フィルタ）、５ＴＢ…第２送信フィルタ（第３フィルタ）、５ＲＢ…第２受信フィルタ（第４フィルタ）、９…位相シフタ（１８０°位相シフタ）、１７…ノード。

Claims (8)

  1. 　共通端子と第１端子とを接続しており、第１通過帯域に対応している第１フィルタと、
    　前記共通端子と第２端子とを接続しており、前記第１通過帯域と重複しない第２通過帯域に対応している第２フィルタと、
    　分岐点に位置するノードと前記第２端子とを接続しており、前記第１通過帯域に対応している第３フィルタと、
    　前記ノードと前記第１端子とを接続しており、前記第２通過帯域に対応している第４フィルタと、
    　前記第１フィルタ及び前記第４フィルタよりも前記第１端子の側、又は前記第２フィルタ及び前記第３フィルタよりも前記第２端子の側に位置しており、前記第１端子から前記第１フィルタ及び前記第２フィルタを経由して前記第２端子へ至る経路と、前記第１端子から前記第４フィルタ及び前記第３フィルタを経由して前記第２端子へ至る経路とへの同一の入力信号に基づく両経路の出力信号を互いに逆相にする１８０°位相シフタと、
    　を有している分波器。
  2. 　前記第１通過帯域及び前記第２通過帯域において、
    　　前記第１フィルタの通過特性と前記第３フィルタの通過特性とが同じであり、
    　　前記第２フィルタの通過特性と前記第４フィルタの通過特性とが同じであり、
    　前記第１通過帯域及び前記第２通過帯域に含まれるいずれかの周波数において、
    　　前記第１フィルタの遅延時間と前記第３フィルタの遅延時間とが同じであり、
    　　前記第２フィルタの遅延時間と前記第４フィルタの遅延時間とが同じである
    　請求項１に記載の分波器。
  3. 　前記１８０°位相シフタは、伝送線路によって構成されており、
    　前記伝送線路は、前記第１通過帯域及び前記第２通過帯域並びにその間の帯域に含まれるいずれかの周波数と同じ周波数を有する信号が当該伝送線路を伝搬するときの半波長に相当する長さを有しており、
    　前記伝送線路は、
    　　前記第１端子からの経路が前記第１フィルタ及び前記第４フィルタへ向かって分岐する第１分岐点と、前記第１フィルタとの間、
    　　前記第１分岐点と前記第４フィルタとの間、
    　　前記第２端子からの経路が前記第２フィルタ及び前記第３フィルタへ向かって分岐する第２分岐点と、前記第２フィルタとの間、又は
    　　前記第２分岐点と前記第３フィルタとの間、に位置している
    　請求項１又は２に記載の分波器。
  4. 　前記１８０°位相シフタを構成している伝送線路を有している多層基板と、
    　前記多層基板に実装されており、前記第１フィルタ、前記第２フィルタ、前記第３フィルタ及び前記第４フィルタを有している１つ以上のチップと、
    　を有している請求項１～３のいずれか１項に記載の分波器。
  5. 　前記共通端子、前記第１端子、前記第２端子及び前記ノードを有している多層基板と、
    　前記多層基板に実装されており、前記第１フィルタを有している第１チップと、
    　前記多層基板に実装されており、前記第２フィルタを有している第２チップと、
    　前記多層基板に実装されており、前記第３フィルタを有している第３チップと、
    　前記多層基板に実装されており、前記第４フィルタを有している第４チップと、を有しており、
    　前記第１チップの構成と前記第３チップの構成とが同じであり、
    　前記第２チップの構成と前記第４チップの構成とが同じである
    　請求項１～４のいずれか１項に記載の分波器。
  6. 　前記共通端子、前記第１端子、前記第２端子及び前記ノードを有している多層基板と、
    　前記多層基板に実装されており、互いに同一の構成の第５チップ及び第６チップと、
    　を有しており、
    　前記第５チップ及び前記第６チップそれぞれは、
    　　第３端子、第４端子及び第５端子と、
    　　前記第３端子と前記第４端子とを接続している第５フィルタと、
    　　前記第３端子と前記第５端子とを接続している第６フィルタと、を有しており、
    　前記第５チップにおいては、
    　　前記第３端子が前記共通端子に接続され、前記第４端子が前記第１端子に接続され、前記第５端子が前記第２端子に接続されており、これにより、前記第５フィルタが前記第１フィルタを構成し、前記第６フィルタが前記第２フィルタを構成しており、
    　前記第６チップにおいては、
    　　前記第３端子が前記ノードに接続され、前記第４端子が前記第２端子に接続され、前記第５端子が前記第１端子に接続されており、これにより、前記第６フィルタが前記第３フィルタを構成し、前記第５フィルタが前記第４フィルタを構成している
    　請求項１～４のいずれか１項に記載の分波器。
  7. 　前記ノードに接続されている抵抗素子を有している
    　請求項１～６のいずれか１項に記載の分波器。
  8. 　請求項１～７のいずれか１項に記載の分波器と、
    　前記共通端子に接続されているアンテナと、
    　前記ノードに接続されている抵抗素子と、
    　前記第１端子及び前記第２端子に接続されている集積回路素子と、
    　を有している通信装置。
PCT/JP2023/021467 2022-06-21 2023-06-09 分波器及び通信装置 WO2023248824A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-099428 2022-06-21
JP2022099428 2022-06-21

Publications (1)

Publication Number Publication Date
WO2023248824A1 true WO2023248824A1 (ja) 2023-12-28

Family

ID=89379672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021467 WO2023248824A1 (ja) 2022-06-21 2023-06-09 分波器及び通信装置

Country Status (1)

Country Link
WO (1) WO2023248824A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099568A1 (ja) * 2011-12-27 2013-07-04 株式会社村田製作所 分波回路、およびｒｆ回路モジュール
JP2019169921A (ja) * 2018-03-26 2019-10-03 株式会社村田製作所 マルチプレクサ
JP2020043404A (ja) * 2018-09-07 2020-03-19 太陽誘電株式会社 マルチプレクサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099568A1 (ja) * 2011-12-27 2013-07-04 株式会社村田製作所 分波回路、およびｒｆ回路モジュール
JP2019169921A (ja) * 2018-03-26 2019-10-03 株式会社村田製作所 マルチプレクサ
JP2020043404A (ja) * 2018-09-07 2020-03-19 太陽誘電株式会社 マルチプレクサ

Similar Documents

Publication Publication Date Title
JP5079813B2 (ja) 電子部品
US20090147707A1 (en) Demultiplexer and communication device
US9667221B2 (en) Acoustic wave device
CN113497636B (zh) 高频模块以及通信装置
US20180358951A1 (en) Acoustic wave device
US8432236B2 (en) Compact highly integrated electrical module with interconnection of BAW filter and balun circuit and production method
US6897740B2 (en) Duplexer and composite module having a package with an electroconductive lid electrically connected to a shield
WO2021124691A1 (ja) 高周波モジュール及び通信装置
JPWO2014013832A1 (ja) 分波器およびこの分波器を備えるモジュール
WO2018012367A1 (ja) 受信フィルタ、分波器および通信装置
CN113497637A (zh) 高频模块、高频电路以及通信装置
JP2020053876A (ja) 弾性波装置、分波器および通信装置
WO2023248824A1 (ja) 分波器及び通信装置
WO2022054896A1 (ja) 複合フィルタ及び通信装置
JP6112654B2 (ja) モジュール
JP7352638B2 (ja) フィルタデバイス及び通信装置
US20220345112A1 (en) Acoustic wave filter and communication apparatus
JP2022083835A (ja) 高周波モジュール及び通信装置
WO2024043225A1 (ja) 複合フィルタ及び通信装置
US20150380791A1 (en) RF Filter Circuit, RF Filter with Improved Attenuation and Duplexer with Improved Isolation
WO2024101346A1 (ja) 複合フィルタ、モジュール及び通信装置
WO2023248823A1 (ja) フィルタデバイス、多層基板及び通信装置
JP2021190908A (ja) 帯域阻止フィルタ、複合フィルタ及び通信装置
WO2023234405A1 (ja) 複合フィルタ、マルチプレクサ及び通信装置
WO2023190114A1 (ja) 複合フィルタ及び通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23827011

Country of ref document: EP

Kind code of ref document: A1