WO2023175861A1

WO2023175861A1 - 半導体装置

Info

Publication number: WO2023175861A1
Application number: PCT/JP2022/012410
Authority: WO
Inventors: 武志所附; 英夫河面
Original assignee: 三菱電機株式会社
Priority date: 2022-03-17
Filing date: 2022-03-17
Publication date: 2023-09-21

Abstract

半導体装置は、半導体チップ（１０）と、半導体チップ（１０）に搭載されたサーミスタ（２０）とを備える。サーミスタ（２０）は、半導体チップ（１０）に接合された絶縁基板（３０）に搭載されており、半導体チップ（１０）とサーミスタ（２０）との間は、絶縁基板（３０）によって絶縁されている。絶縁基板（３０）上には、サーミスタ（２０）の電極（２１，２２）を平面視でサーミスタ（２０）の外側に引き出すパターン配線（３１，３２）が形成されている。

Description

半導体装置

　本開示は、半導体装置に関するものである。

　電気自動車や電車等のモータを制御するインバータや、回生用のコンバータに使用される半導体装置においては、半導体素子が通電損失により発熱するため、半導体素子の寿命の短期化防止や、異常発熱からの半導体素子の保護などを目的として、温度検出用のサーミスタを内蔵させることがある（例えば、下記の特許文献１，２）。

国際公開第２００６／０６８０８２号実開平０１－０４４６４９号公報

　特許文献１の半導体装置では、半導体素子の主電極にサーミスタをはんだで接合している。この方法では、サーミスタの電極の電位が半導体素子の主電極の電位と共通になるため、半導体素子に電流が流れるときに生じる主電極の電位の揺らぎに起因して、サーミスタの出力信号にノイズが生じるという問題がある。

　一方、特許文献２の半導体装置では、半導体素子の主電極に絶縁性の接着剤を用いてサーミスタを取り付けている。この方法では、接着剤には厚みのばらつきがあるため絶縁の信頼性に問題がある上、半導体素子に取り付けられたサーミスタの電極へのワイヤボンドが困難になるという問題もある。

　本開示は以上のような課題を解決するためになされたものであり、サーミスタが搭載された半導体素子を備える半導体装置において、サーミスタと半導体素子との間で信頼性の高い絶縁を確保し、且つ、半導体素子に取り付けられたサーミスタの電極へのワイヤボンドを可能にすることを目的とする。

　本開示に係る半導体装置は、半導体チップと、前記半導体チップに搭載されたサーミスタと、を備え、前記サーミスタは、前記半導体チップに接合された絶縁基板に搭載され、前記半導体チップと前記サーミスタとの間は、前記絶縁基板によって絶縁されており、前記絶縁基板上に、前記サーミスタの電極を平面視で前記サーミスタの外側に引き出すパターン配線が形成されている。

　本開示によれば、絶縁基板の厚みにはばらつきが少ないため、サーミスタと半導体素子との間で信頼性の高い絶縁が確保される。また、サーミスタの電極は絶縁基板上のパターン配線によって引き出されるため、サーミスタの電極へのワイヤボンドが可能である。

　本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１に係る半導体装置の平面図である。実施の形態１に係る半導体装置の断面図である。実施の形態１に係る半導体装置に搭載されるサーミスタの上面図である。半導体チップの第１主電極とサーミスタの配置例を示す図である。半導体チップの第１主電極とサーミスタの配置例を示す図である。半導体チップの有効領域とサーミスタの配置例を示す図である。半導体チップの有効領域とサーミスタの配置例を示す図である。実施の形態２に係る半導体装置の平面図である。実施の形態２に係る半導体装置の断面図である。実施の形態２に係る半導体装置に搭載されるサーミスタの上面図である。実施の形態２に係る半導体装置の断面図である。

　＜実施の形態１＞
　図１および図２は、実施の形態１に係る半導体装置の構成を示す図であり、図１は、当該半導体装置の平面図、図２は当該半導体装置の側面図である。なお、これらの図において、半導体装置の構成要素を封止するモールド樹脂の図示は省略している。

　実施の形態１に係る半導体装置において、半導体素子が形成された半導体チップ１０は、ヒートスプレッダ５１に搭載されており、半導体チップ１０とヒートスプレッダ５１とは、ロウ材であるはんだ６３を用いて接合されている。また、ヒートスプレッダ５１は、下面に金属箔５３を有する絶縁シート５２に搭載されている。また、当該半導体装置は、外部接続端子として、第１主端子４１と、第２主端子４２と、複数の信号端子４３とを備えている。

　ここでは、半導体チップ１０に形成された半導体素子をＩＧＢＴ（Insulated Gate Bipolar Transistor）と仮定して説明する。ただし、半導体チップ１０に形成される半導体素子は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）やダイオードなど、他のものでもよい。また、半導体チップ１０の材料は、従来用いられているシリコン（Ｓｉ）でもよいし、ワイドバンドギャップ半導体である炭化珪素（ＳｉＣ）でもよい。ＳｉＣを用いて半導体チップ１０を形成した場合、Ｓｉの場合と比較して、高電圧、大電流、高温での動作に優れた半導体装置が得られる。

　半導体チップ１０の上面には、エミッタ電極である第１主電極１１、ゲート電極である制御電極１２、エミッタ電流検出用のセンス電極１３が形成されている。半導体チップ１０の第１主電極１１は、はんだ６１を用いて、第１主端子４１に接合されている。半導体チップ１０の制御電極１２およびセンス電極１３は、それぞれアルミワイヤ６４を用いて信号端子４３に接続されている。また、半導体チップ１０の下面には、コレクタ電極である第２主端子（不図示）が形成されており、第２主端子は、はんだ６３およびヒートスプレッダ５１を通して、ヒートスプレッダ５１に接合された第２主端子４２に接続されている。

　半導体チップ１０には、温度検出用のサーミスタ２０が搭載されている。サーミスタ２０は、絶縁基板３０に搭載されており、絶縁基板３０が半導体チップ１０の第１主電極１１にはんだ６２を用いて接合されている。つまり、サーミスタ２０は半導体チップ１０に直接取り付けられるのではなく、サーミスタ２０と半導体チップ１０との間には絶縁基板３０が介在している。絶縁基板３０の厚みにはばらつきが少ないため、サーミスタ２０と半導体チップ１０との間で信頼性の高い絶縁が確保される。

　図３に、絶縁基板３０に搭載されたサーミスタ２０の拡大図を示す。サーミスタ２０は、上面に第１電極２１、下面に第２電極（不図示）を有している。絶縁基板３０には、予めパターン配線３２が印刷技術により形成されており、サーミスタ２０は、下面の第２電極がパターン配線３２に接続するように、ロウ材を用いて絶縁基板３０に接合される。よって、サーミスタ２０の第２電極は、パターン配線３２によって、平面視でサーミスタ２０の外側に引き出され、このパターン配線３２をボンディングパッドとして利用して、第２電極へのワイヤボンド（つまりアルミワイヤ６４の接続）を行うことができる。第１電極２１は、サーミスタ２０の上面に露出しているため、第１電極２１へは直接ワイヤボンドが可能である。サーミスタ２０の第１電極２１およびパターン配線３２は、それぞれアルミワイヤ６４を用いて信号端子４３に接続されている。

　サーミスタ２０と絶縁基板３０との接合は、絶縁基板３０と半導体チップ１０との接合に先立って行われることが好ましい。その場合、半導体チップ１０に第１主端子４１および第２主端子４２を含むリードフレームをはんだ付けする工程で、絶縁基板３０を半導体チップ１０にはんだ付けするだけで、半導体チップ１０にサーミスタ２０を搭載させることができ、半導体装置のアセンブリ工程を簡略化できる。

　なお、絶縁基板３０の材料は、半導体チップ１０で発生した熱がサーミスタ２０に伝わりやすくなるように、熱抵抗が低いものが好ましい。例えば、絶縁基板３０の材料として、熱抵抗の低い材料であるＡｌＮを使用すると、半導体チップ１０の温度の測定精度を高くできる。

　ここで、実施の形態１に係る半導体装置の製造方法における主要な工程を説明する。実施の形態１に係る半導体装置の製造方法は、以下のダイボンド工程、フレーム接合工程、ワイヤボンド工程、モールド工程、リード加工を含む。

　ダイボンド工程では、ヒートスプレッダ５１に半導体チップ１０をはんだ６３を用いて実装する。

　フレーム接合工程では、第１主端子４１、第２主端子４２および信号端子４３が一体となったリードフレーム、ならびに、サーミスタ２０を搭載した絶縁基板３０を、はんだ６１およびはんだ６２を用いて半導体チップ１０に接合する。

　ワイヤボンド工程では、半導体チップ１０の制御電極１２およびセンス電極１３、サーミスタ２０の第１電極２１、絶縁基板３０上のパターン配線３２、ならびに、リードフレームの信号端子４３のそれぞれに対し、アルミワイヤ６４を超音波接合する。

　モールド工程では、まず、モールド金型のキャビティ内に、絶縁シート５２とワイヤボンド工程を終えたサンプルとを置き、ポットに樹脂のペレットをセットする。次に、金型を高温にし、溶融した樹脂をプランジャーによりポットから押し出し、ランナーを通してゲートからキャビティに流し込む。その後、高温下で樹脂を硬化させることでサンプルを封止する。

　リード加工工程では、樹脂で封止されたサンプルを金型から取り出し、不要な樹脂や、リードフレームのタイバーや枠などの不要な部分をプレス加工等で切断すると共に、第１主端子４１、第２主端子４２、信号端子４３などを所望の形状に加工する。以上により、半導体装置が完成する。

　次に、実施の形態１に係る半導体装置の動作を説明する。制御電極１２に接続された信号端子４３に電圧を印加することで、半導体チップ１０に形成された半導体素子であるＩＧＢＴのゲート－エミッタ間の電圧が閾値を超えると、ＩＧＢＴがオン状態になり、第１主端子４１と第２主端子４２との間に電流が流れる。このとき、ＩＧＢＴの内部抵抗による損失が発生し、半導体チップ１０が発熱する。サーミスタ２０の第１電極２１と第２電極２２との間には、半導体チップ１０の温度に応じた信号が出力される。サーミスタ２０の出力信号は、半導体チップ１０を保護する保護回路の制御などに利用することができる。

　以上のように、実施の形態１に係る半導体装置によれば、サーミスタ２０と半導体チップ１０との間に、厚みのばらつきが少ないは絶縁基板３０が介在するため、サーミスタ２０と半導体チップ１０との間で信頼性の高い絶縁が確保される。

　また、サーミスタ２０の下面の第２電極は、絶縁基板３０上のパターン配線３２によって、平面視でサーミスタ２０の外側に引き出されており、このパターン配線３２をボンディングパッドとして利用することで、サーミスタ２０の第２電極に対しても、サーミスタ２０の第１電極や、半導体チップ１０の制御電極１２およびセンス電極１３などと同様に、ワイヤボンドを行うことができる。これにより、複数の信号端子４３への一括配線が可能となり、アセンブリ工程の簡略化および効率化に寄与できる。さらに、半導体チップ１０に取り付ける前に、サーミスタ２０および絶縁基板３０の検査を行うことも可能であり、ロスコストの低減にも繋がる。

　また、サーミスタ２０が絶縁基板３０によって半導体チップ１０から絶縁されているため、サーミスタ２０は、半導体チップ１０上のどこに配置されてもよく、レイアウト設計の自由度が高くなるという効果も得られる。本実施の形態では、図４のように、サーミスタ２０が半導体チップ１０の第１主電極１１上に配置された例を示したが、例えば図５のように、第１主電極１１の外側にサーミスタ２０が配置されてもよい。

　また、サーミスタ２０は半導体チップ１０の第１主電極１１を流れる電流の影響を受けないため、図６のように、サーミスタ２０を、半導体素子が形成される半導体チップ１０の有効領域１５の外側に配置する必要はない。つまり、半導体チップ１０の有効領域１５は、図７のように、サーミスタ２０が搭載される位置の下にまで延在していてもよい。有効領域１５がサーミスタ２０の下にまで拡張されることで、半導体チップ１０の内部抵抗を低減でき、発熱を抑制することができる。また、有効領域１５を拡張できることは、言い換えれば、有効領域１５の面積を維持しつつ半導体チップ１０のサイズを縮小できるということである。特に、半導体チップ１０の材料としてＳｉＣを用いる場合には、ＳｉＣはＳｉに比べて面積あたりのコストが高いため、半導体チップ１０のサイズ縮小は、コスト低減に大きく寄与できる。

　また、サーミスタ２０が半導体チップ１０から絶縁されていることで、例えば、実施の形態１に係る半導体装置がインバータの高圧側の回路に用いられる場合でも、サーミスタ２０の出力信号をカプラなどで絶縁することなく、そのまま低圧側の回路（例えばＥＣＵ（Electronic Control Unit）など）に入力できる。このことは、サーミスタ２０の出力信号の伝達遅延の防止や、インバータの回路面積の縮小に寄与できる。

　＜実施の形態２＞
　図８および図９は、実施の形態２に係る半導体装置の構成を示す図であり、図８は、当該半導体装置の平面図、図９は当該半導体装置の側面図である。また、図３は、実施の形態２に係る半導体装置における、絶縁基板３０に搭載されたサーミスタ２０の拡大図を示す。

　実施の形態１では、絶縁基板３０上に、サーミスタ２０が有する２つの電極のうちの片方（第２電極）に接続されるパターン配線３２のみが形成されていた。それに対し、実施の形態２では、絶縁基板３０上に、サーミスタ２０の第１電極２１に接続されるパターン配線３１と、サーミスタ２０の第２電極２２に接続されるパターン配線３２とが形成されている。そして、第１電極２１に接続されるアルミワイヤ６４は、パターン配線３１に接合され、第２電極２２に接続されるアルミワイヤ６４は、パターン配線３２に接合される。他の構成は実施の形態１と同様である。

　実施の形態２に係る半導体装置によれば、サーミスタ２０の第１電極２１および第２電極２２が、それぞれパターン配線３１およびパターン配線３２によって、平面視でサーミスタ２０の外側に引き出され、それらパターン配線３１およびパターン配線３２をボンディングパッドとして利用して、第１電極２１および第２電極２２へのワイヤボンドを行うことができる。例えば、アルミワイヤ６４の径よりもサーミスタ２０が小さい場合など、サーミスタ２０の第１電極２１および第２電極２２に直接ワイヤボンドすることが困難な場合に有効である。

　＜実施の形態３＞
　図１１は、実施の形態２に係る半導体装置の構成を示す図であり、当該半導体装置の側面図を示している。当該半導体装置の上面図は図２と同様である。また、絶縁基板３０およびサーミスタ２０の構成は、図３または図１０のどちらでもよい。

　実施の形態１および２では、サーミスタ２０を搭載した絶縁基板３０と半導体チップ１０とが、はんだ６２により接合されていた。それに対し、実施の形態３では、絶縁基板３０と半導体チップ１０とが、銀（Ａｇ）からなる接合材６５（以下「Ａｇ接合材６５」という）により接合されている。他の構成は実施の形態１または２と同様である。

　Ａｇは熱抵抗が低く、ボイドの発生などの懸念点が少ないため、絶縁基板３０と半導体チップ１０とがＡｇ接合材６５で接合されることで、半導体チップ１０の温度の測定精度を高くできる。

　上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。

　１０　半導体チップ、１１　第１主電極、１２　制御電極、１３　センス電極、１５　有効領域、２０　サーミスタ、２１　第１電極、２２　第２電極、３０　絶縁基板、３１　パターン配線、３２　パターン配線、４１　第１主端子、４２　第２主端子、４３　信号端子、５１　ヒートスプレッダ、５２　絶縁シート、５３　金属箔、６１，６２，６３　はんだ、６４　アルミワイヤ、６５　Ａｇ接合材。

Claims

　半導体チップと、
　前記半導体チップに搭載されたサーミスタと、
を備え、
　前記サーミスタは、前記半導体チップに接合された絶縁基板に搭載され、前記半導体チップと前記サーミスタとの間は、前記絶縁基板によって絶縁されており、
　前記絶縁基板上に、前記サーミスタの電極を平面視で前記サーミスタの外側に引き出すパターン配線が形成されている、
半導体装置。
　前記絶縁基板上に、前記サーミスタの２つの電極をそれぞれ平面視で前記サーミスタの外側に引き出す２つの前記パターン配線が形成されている、
請求項１に記載の半導体装置。
　前記半導体チップの有効領域は、前記サーミスタが搭載された位置の下まで延在している、
請求項１または請求項２に記載の半導体装置。
　前記半導体チップはＳｉＣを用いて形成されている、
請求項１から請求項３のいずれか一項に記載の半導体装置。
　前記半導体チップと前記絶縁基板とはＡｇを含む接合材によって接合されている、
請求項１から請求項４のいずれか一項に記載の半導体装置。
　前記絶縁基板はＡｌＮにより形成されている、
請求項１から請求項５のいずれか一項に記載の半導体装置。