WO2023163452A1 - 연성 필름 및 이를 포함하는 표시 장치 - Google Patents

연성 필름 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
WO2023163452A1
WO2023163452A1 PCT/KR2023/002273 KR2023002273W WO2023163452A1 WO 2023163452 A1 WO2023163452 A1 WO 2023163452A1 KR 2023002273 W KR2023002273 W KR 2023002273W WO 2023163452 A1 WO2023163452 A1 WO 2023163452A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
voltage lines
line
flexible film
pad parts
Prior art date
Application number
PCT/KR2023/002273
Other languages
English (en)
French (fr)
Inventor
김수연
임태곤
김지현
이종재
이준표
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of WO2023163452A1 publication Critical patent/WO2023163452A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a flexible film and a display device including the flexible film.
  • Display devices are applied to various electronic devices such as smart phones, digital cameras, notebook computers, navigation devices, and smart televisions.
  • the display device may be a liquid crystal display device, a field emission display device, or a light emitting display device.
  • each of the pixels of the display panel includes a light emitting element capable of emitting light by itself, so that an image can be displayed without a backlight unit providing light to the display panel.
  • a display driver supplying voltage or a signal to drive the display panel of the display device may be connected to the display panel or a flexible film connected to the display panel.
  • it can be classified as COG (Chip On Glass) or COF (Chip On Film).
  • COG Chip On Glass
  • COF Chip On Film
  • the display driver may be mounted on the substrate of the display panel, and in the COF method, the flexible film on which the display driver is mounted may be connected to the substrate.
  • An object to be solved by the present invention is to provide a flexible film capable of minimizing the size deviation of current flowing in voltage lines connected to the display panel and a display device including the same even when the load resistors of the display panel have different sizes. is to do
  • a flexible film includes first input pad parts and second input pad parts, first output pad parts corresponding to the first input pad parts, and second input pad parts corresponding to the second input pad parts.
  • Output pad parts a first voltage line supplying the first voltage received from the first input pad parts to the first output pad parts, and a second voltage received from the second input pad parts and lower than the first voltage and a second voltage line supplying a second voltage to the second output pad parts, wherein the first voltage line includes first vertical voltage lines connected between the first input pad parts and the first output pad parts, and the It includes first horizontal voltage lines electrically connecting adjacent first vertical voltage lines among the first vertical voltage lines.
  • a width of each of the first horizontal voltage lines may be greater than or equal to a width of each of the first vertical voltage lines.
  • the magnitude of the first line resistance per unit length of the first vertical voltage lines may be greater than the magnitude of the second line resistance per unit length of the first horizontal voltage lines.
  • the second voltage line electrically connects second vertical voltage lines connected between the second input pad parts and the second output pad parts and adjacent second vertical voltage lines among the second vertical voltage lines. It may include second horizontal voltage lines.
  • a width of each of the second horizontal voltage lines may be greater than or equal to a width of each of the second vertical voltage lines.
  • the first voltage line may be disposed at one edge of the flexible film and the other edge opposite to the first edge, and the second voltage line may be disposed inside the flexible film than the first voltage line.
  • the first voltage line may be disposed on one edge of the flexible film, and the second voltage line may be disposed on the other edge opposite to the one edge of the flexible film.
  • the second voltage line may include a plurality of second voltage lines, and the plurality of second voltage lines may be connected between the second input pad parts and the second output pad parts and may extend in parallel.
  • the first voltage line may be disposed at one edge of the flexible film and the other edge opposite to the first edge, and the second voltage line may be disposed inside the flexible film than the first voltage line.
  • the first voltage line may be disposed on one edge of the flexible film, and the second voltage line may be disposed on the other edge opposite to the one edge of the flexible film.
  • a display device for solving the above problems includes a display panel for displaying an image, and a flexible film connected to the display panel, wherein the flexible film includes first input pad parts and second input pad parts, and the first input pad part and the first input pad part.
  • First output pad parts corresponding to 1 input pad parts and second output pad parts corresponding to the second input pad parts, supplying a first voltage received from the first input pad parts to the first output pad parts a first voltage line, and a second voltage line for supplying a second voltage received from the second input pad parts and lower than the first voltage to the second output pad parts, wherein the first voltage line comprises the second voltage line;
  • 1 includes first vertical voltage lines connected between input pad parts and the first output pad parts, and first horizontal voltage lines electrically connecting adjacent first vertical voltage lines among the first vertical voltage lines .
  • a width of each of the first horizontal voltage lines may be greater than or equal to a width of each of the first vertical voltage lines.
  • the magnitude of the first line resistance per unit length of the first vertical voltage lines may be greater than the magnitude of the second line resistance per unit length of the first horizontal voltage lines.
  • the second voltage line electrically connects second vertical voltage lines connected between the second input pad parts and the second output pad parts and adjacent second vertical voltage lines among the second vertical voltage lines. It may include second horizontal voltage lines.
  • a width of each of the second horizontal voltage lines may be greater than or equal to a width of each of the second vertical voltage lines.
  • the display device further includes display driving units mounted on a central portion of the flexible film, the first voltage line is disposed on one edge of the flexible film and the other edge opposite to the one edge, and the second voltage line is It may be disposed between the first voltage line and the display driver.
  • the display device further includes display driving units mounted on the central portion of the flexible film, the first voltage line is disposed on one side of the display driving unit, and the second voltage line is disposed on the other side opposite to one side of the display driving unit. It can be.
  • the second voltage line may include a plurality of second voltage lines, and the plurality of second voltage lines may be connected between the second input pad parts and the second output pad parts and may extend in parallel.
  • the display device further includes display driving units mounted on a central portion of the flexible film, the first voltage line is disposed on one edge of the flexible film and the other edge opposite to the one edge, and the second voltage line is It may be disposed between the first voltage line and the display driver.
  • the display device further includes display driving units mounted on the central portion of the flexible film, the first voltage line is disposed on one side of the display driving unit, and the second voltage line is disposed on the other side opposite to one side of the display driving unit. It can be.
  • the flexible film and the display device including the flexible film by including horizontal voltage lines electrically connecting adjacent vertical voltage lines, even when the sizes of load resistances of the display panel are different, the vertical connected to the display panel is Variation in the magnitude of current flowing through the voltage lines can be minimized, and ignition or fuming of the flexible film can be prevented by preventing current from being concentrated on some of the vertical voltage lines.
  • FIG. 1 is a plan view illustrating a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating a flexible film according to an exemplary embodiment.
  • FIG. 3 is a diagram illustrating a first voltage line and a second voltage line of FIG. 2 .
  • FIG. 4 is an enlarged view of area A1 of FIG. 3 .
  • FIG. 5 is a circuit diagram illustrating line resistance of a first voltage line and load resistance of a display panel in a display device according to an exemplary embodiment.
  • FIG. 6 is a plan view illustrating a flexible film according to another embodiment.
  • FIG. 7 is a diagram illustrating a first voltage line and a second voltage line of FIG. 6 .
  • FIG. 8 is a plan view illustrating a flexible film according to another embodiment.
  • FIG. 9 is a diagram illustrating the first voltage line and the second voltage line of FIG. 8 .
  • FIG. 10 is a plan view illustrating a flexible film according to another embodiment.
  • FIG. 11 is a diagram illustrating a first voltage line and a second voltage line of FIG. 10 .
  • FIG. 12 is a circuit diagram illustrating pixels of a display device according to an exemplary embodiment.
  • FIG. 13 is a plan view illustrating a light emitting element layer of a display device according to an exemplary embodiment.
  • FIG. 14 is a cross-sectional view taken along lines II-I', II-II', and III-III' of FIG. 13;
  • 15 is a cross-sectional view taken along the line IV-IV′ of FIG. 13 .
  • FIG. 1 is a plan view illustrating a display device according to an exemplary embodiment.
  • a display device is a device that displays a moving image or a still image, and includes a mobile phone, a smart phone, a tablet PC, a smart watch, and a watch phone ( watch phone), mobile communication terminal, electronic notebook, electronic book, PMP (Portable Multimedia Player), navigation, and portable electronic devices such as UMPC (Ultra Mobile PC), as well as televisions, laptops, monitors, billboards, and the Internet of Things ( It can be used as a display screen for various products such as Internet of Things (IoT).
  • IoT Internet of Things
  • the display device includes a display panel 100, a flexible film 200, a display driver 300, a first circuit board 400, a cable 500, a second circuit board 600, a power supply 700, and a timing A controller 800 may be included.
  • the display panel 100 may have a rectangular shape on a plane.
  • the display panel 100 may have a rectangular planar shape having a long side in a first direction (X-axis direction) and a short side in a second direction (Y-axis direction).
  • a corner where the long side in the first direction (X-axis direction) and the short side in the second direction (Y-axis direction) meet may be formed at right angles or rounded to have a predetermined curvature.
  • the planar shape of the display panel 100 is not limited to a rectangle, and may be formed in other polygonal, circular, or elliptical shapes.
  • the display panel 100 may be formed flat, but is not limited thereto.
  • the display panel 100 may be formed to be bent with a predetermined curvature.
  • the display panel 100 may include a display area DA and a non-display area NDA.
  • the display area DA is an area for displaying an image and may be defined as a central area of the display panel 100 .
  • the display area DA may include pixels, gate lines, data lines, and power lines.
  • a pixel may be formed in each pixel area where the data line and the gate line intersect.
  • a pixel may receive a gate signal from a gate line, a data voltage from a data line, and a power supply voltage from a power line.
  • a pixel may be defined as a minimum unit area that emits light.
  • the non-display area NDA may be defined as an area other than the display area DA in the display panel 100 .
  • the non-display area NDA includes a fan outline (not shown) connecting data lines and power lines to the display driver 300 and a pad part (not shown) connected to the flexible film 200. can do.
  • the flexible film 200 may electrically connect the display panel 100 and the display driver 300 .
  • the input pad part provided on one side of the flexible film 200 may be attached to the first circuit board 400 by a film attaching process, and the output pad part provided on the other side of the flexible film 200 may be attached to the display panel ( 100) may be attached to the pad part.
  • the flexible film 200 may be flexible and bendable like a chip on film or a tape carrier package.
  • the flexible film 200 may be bent under the display panel 100 to reduce a bezel area of the display device.
  • the display device may include at least one flexible film 200 .
  • the display device of FIG. 1 may include two flexible films 200, but the number of flexible films 200 is not limited thereto.
  • the display driver 300 may be mounted on the flexible film 200 .
  • the display driver 300 may be mounted on the central portion of the flexible film 200, but is not limited thereto.
  • the display driver 300 may be implemented as an integrated circuit.
  • the display driver 300 may receive digital video data and a data control signal from the timing controller 800, convert the digital video data into an analog data voltage according to the data control signal, and supply it to the data line through a fan out line.
  • the display driver 300 may generate gate signals according to the gate control signal supplied from the timing controller 800 and sequentially supply them to the gate lines according to a set order. Accordingly, the display driver 300 can simultaneously serve as a data driver and a gate driver.
  • the display device may include the display driver 300 disposed below the non-display area NDA, thereby minimizing the size of the left side, right side, and top side of the non-display area NDA.
  • the first circuit board 400 may electrically connect the flexible film 200 and the cable 500 .
  • the first circuit board 400 may supply the power voltage supplied from the power supply 700 and the signal supplied from the timing controller 800 to the flexible film 200 and the display driver 300 .
  • signal lines and power lines may be provided on the first circuit board 400 .
  • the cable 500 may electrically connect the first circuit board 400 and the second circuit board 600 .
  • the cable 500 may supply a power voltage supplied from the power supply unit 700 and a signal supplied from the timing controller 800 to the first circuit board 400 .
  • the second circuit board 600 may mount a power supply unit 700 and a timing controller 800 thereon.
  • the second circuit board 600 may supply a power voltage supplied from the power supply 700 and a signal supplied from the timing controller 800 to the connector 500 .
  • the power supply 700 may be mounted on the second circuit board 600 to supply power voltage.
  • the power supply 700 may generate a high potential voltage or a driving voltage and supply it to the high potential line of the display panel 100, generate a low potential voltage and supply it to the low potential line, and generate an initialization voltage. can be generated and supplied to the initialization voltage line.
  • the timing controller 800 is mounted on the second circuit board 600 and receives image data and timing synchronization signals supplied from a display driving system or a graphic device through a user connector provided on the second circuit board 600 .
  • the timing controller 800 may generate digital video data by arranging image data appropriately to the pixel arrangement structure based on the timing synchronization signal, and supply the generated digital video data to the display driver 300 .
  • the timing controller 800 may generate a data control signal and a gate control signal based on the timing synchronization signal.
  • the timing controller 800 can control the supply timing of the data voltage of the display driver 300 based on the data control signal, and can control the supply timing of the gate signal of the display driver 300 based on the gate control signal. there is.
  • FIG. 2 is a plan view illustrating a flexible film according to an exemplary embodiment
  • FIG. 3 is a view illustrating a first voltage line and a second voltage line of FIG. 2
  • FIG. 4 is an enlarged view of an area A1 of FIG. 3 .
  • the flexible film 200 includes first to third input pad portions IPD1 , IPD2 , and IPD3 , first and second voltage lines VL1 , VL2 , input lines IL, It may include an output line OL and first to third output pad parts OPD1 , OPD2 , and OPD3 .
  • the first input pad unit IPD1 may be disposed on one edge of the flexible film 200 .
  • the first input pad parts IPD1 may be disposed adjacent to the corner of the flexible film 200 at the lower edge of the flexible film 200 .
  • Some of the first input pad parts IPD1 may be disposed on the left side of the flexible film 200 , and other parts of the first input pad parts IPD1 may be disposed on the right side of the flexible film 200 .
  • the first input pad unit IPD1 may be connected to the output terminal of the first circuit board 400 .
  • the first input pad unit IPD1 transmits the first voltage received from the power supply unit 700 through the first circuit board 400, the cable 500, and the second circuit board 600 to the first voltage line VL1. ) can be supplied.
  • the first voltage may be a high potential voltage or a driving voltage, but is not limited thereto.
  • the number of first input pad parts IPD1 may be changed according to the shape of the flexible film 200 and the design of the first voltage lines VL1.
  • the second input pad unit IPD2 may be disposed on one edge of the flexible film 200 .
  • the second input pad parts IPD2 may be disposed between the first input pad part IPD1 and the third input pad part IPD3 at the lower edge of the flexible film 200 .
  • Some of the second input pad parts IPD2 may be disposed on the left side of the flexible film 200 , and other parts of the second input pad parts IPD2 may be disposed on the right side of the flexible film 200 .
  • the second input pad unit IPD2 may be connected to the output terminal of the first circuit board 400 .
  • the second input pad unit IPD2 transmits the second voltage received from the power supply unit 700 through the first circuit board 400, the cable 500, and the second circuit board 600 to the second voltage line VL2. ) can be supplied.
  • the second voltage may be lower than the first voltage.
  • the second voltage may be a low potential voltage, but is not limited thereto.
  • the number of second input pad parts IPD2 may be changed according to the shape of the flexible film 200 and the design of the second voltage lines VL2.
  • the third input pad unit IPD3 may be disposed on one edge of the flexible film 200 .
  • the third input pad parts IPD3 may be disposed between the second input pad parts IPD2 at the lower edge of the flexible film 200 .
  • the third input pad units IPD3 may be disposed below the display driving unit 300 .
  • the third input pad unit IPD3 may be connected to the output terminal of the first circuit board 400 .
  • the third input pad unit IPD3 is supplied from the power voltage received from the power supply unit 700 and the timing control unit 800 through the first circuit board 400, the cable 500, and the second circuit board 600.
  • a signal may be supplied to the input line IL.
  • the number of third input pad parts IPD3 may be changed according to the shape of the flexible film 200 and the design of the input lines IL.
  • the first voltage line VL1 may be connected between the first input pad part IPD1 and the first output pad part OPD1.
  • the first voltage line VL1 may supply the first voltage received from the first input pad part IPD1 to the first output pad part OPD1.
  • the first voltage lines VL1 may be disposed on both edges of the flexible film 200 .
  • the first voltage lines VL1 may be disposed at left and right edges of the flexible film 200 .
  • the first voltage line VL1 may include first vertical voltage lines VVL1 and first horizontal voltage lines HVL1.
  • the first vertical voltage lines VVL1 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the first vertical voltage lines VVL1 may be disposed adjacent to each other and extend from the first input pad part IPD1 to the first output pad part OPD1.
  • Line resistances of the first vertical voltage lines VVL1 may be substantially the same.
  • the widths of the first vertical voltage lines VVL1 may be substantially the same.
  • the width of the first vertical voltage lines VVL1 may increase.
  • the first horizontal voltage lines HVL1 may extend in a first direction (X-axis direction) and be connected between adjacent first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the first horizontal voltage lines HVL1 may electrically connect adjacent first vertical voltage lines VVL1.
  • Line resistances of the first horizontal voltage lines HVL1 may be substantially the same.
  • the length and width of the first horizontal voltage lines HVL1 may be substantially the same.
  • the widths of the first horizontal voltage lines HVL1 may be greater than or equal to the widths of the first vertical voltage lines VVL1 .
  • the first vertical voltage lines VVL1 may have a first width W1
  • the first horizontal voltage lines HVL1 may have a second width W2 greater than or equal to the first width W1 .
  • the first horizontal voltage lines HVL1 have a width greater than or equal to that of the first vertical voltage lines VVL1, so that load resistances of the display panel 100 connected to each of the first vertical voltage lines VVL1 are reduced. Even when the sizes are different, the size deviation of the currents flowing through the first vertical voltage lines VVL1 may be minimized.
  • the second voltage line VL2 may be connected between the second input pad part IPD2 and the second output pad part OPD2.
  • the second voltage line VL2 may supply the second voltage received from the second input pad part IPD2 to the second output pad part OPD2.
  • the second voltage lines VL2 may be disposed between the first voltage lines VL1 and the display driver 300 .
  • the second voltage lines VL2 may be disposed on the left and right sides of the display driver 300 .
  • the second voltage line VL2 may include second vertical voltage lines VVL2 and second horizontal voltage lines HVL2.
  • the second vertical voltage lines VVL2 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the second vertical voltage lines VVL2 may be disposed adjacent to each other and extend from the second input pad part IPD2 to the second output pad part OPD2.
  • Line resistances of the second vertical voltage lines VVL2 may be substantially the same.
  • the widths of the second vertical voltage lines VVL2 may be substantially the same.
  • the width of the second vertical voltage lines VVL2 may increase.
  • the second horizontal voltage lines HVL2 may extend in the first direction (X-axis direction) and be connected between adjacent second vertical voltage lines VVL2 .
  • the second horizontal voltage lines HVL2 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the second horizontal voltage lines HVL2 may electrically connect adjacent second vertical voltage lines VVL2 .
  • Line resistances of the second horizontal voltage lines HVL2 may be substantially the same.
  • the length and width of the second horizontal voltage lines HVL2 may be substantially the same.
  • Widths of the second horizontal voltage lines HVL2 may be greater than or equal to widths of the second vertical voltage lines VVL2 .
  • the second horizontal voltage lines HVL2 have a width greater than or equal to that of the second vertical voltage lines VVL2, so that load resistances of the display panel 100 connected to each of the second vertical voltage lines VVL2 are reduced. Even when the sizes are different, a size deviation of currents flowing through the second vertical voltage lines VVL2 may be minimized.
  • the input line IL may be connected between the third input pad unit IPD3 and the display driver 300 .
  • the input lines IL may be disposed between the second voltage lines VL2 at the lower side of the display driver 300 .
  • the input line IL may supply the power voltage or signal received from the third input pad unit IPD3 to the display driver 300 .
  • Some of the input lines IL may extend from the third input pad part IPD3 in the second direction (Y-axis direction) and be connected to the lower input terminal of the display driver 300 .
  • Another part of the input lines IL may extend in the second direction (Y-axis direction) from the third input pad part IPD3 and be bent at least once to be connected to the upper input terminal of the display driver 300 .
  • the output line OL may be connected between the display driver 300 and the third output pad part OPD3.
  • the output lines OL may be disposed between the second voltage lines VL2 on the upper side of the display driver 300 .
  • the output line OL may supply the voltage or signal received from the display driver 300 to the third output pad part OPD3.
  • the output lines OL may extend in a second direction (Y-axis direction) from an output terminal disposed above the display driver 300 and may be spaced apart from each other in a first direction (X-axis direction).
  • the first output pad part OPD1 may be disposed on the other edge of the flexible film 200 .
  • the first output pad parts OPD1 may be disposed adjacent to a corner of the flexible film 200 at an upper edge of the flexible film 200 .
  • Some of the first output pad parts OPD1 may be disposed on the left side of the flexible film 200 , and other parts of the first output pad parts OPD1 may be disposed on the right side of the flexible film 200 .
  • the first output pad part OPD1 may be connected to the pad part of the display panel 100 .
  • the first output pad part OPD1 may supply the first voltage received from the first voltage line VL1 to the pad part.
  • the number of first output pad parts OPD1 may correspond to the number of first input pad parts IPD1.
  • the second output pad part OPD2 may be disposed on the other edge of the flexible film 200 .
  • the second output pad parts OPD2 may be disposed between the first output pad part OPD1 and the third output pad part OPD3 at the upper edge of the flexible film 200 .
  • Some of the second output pad parts OPD2 may be disposed on the left side of the flexible film 200 , and other parts of the second output pad parts OPD2 may be disposed on the right side of the flexible film 200 .
  • the second output pad part OPD2 may be connected to the pad part of the display panel 100 .
  • the second output pad part OPD2 may supply the second voltage received from the second voltage line VL2 to the pad part.
  • the number of second output pad parts OPD2 may correspond to the number of second input pads IPD2.
  • the third output pad part OPD3 may be disposed on the other edge of the flexible film 200 .
  • the third output pad parts OPD3 may be disposed between the second output pad parts OPD2 at the upper edge of the flexible film 200 .
  • the third output pad parts OPD3 may be disposed above the display driver 300 .
  • the third output pad part OPD3 may be connected to the pad part of the display panel 100 .
  • the second output pad part OPD2 may supply the voltage or signal received from the display driver 300 to the pad part.
  • the number of third output pad parts OPD3 may be changed according to the output of the display driver 300 .
  • FIG. 5 is a circuit diagram illustrating line resistance of a first voltage line and load resistance of a display panel in a display device according to an exemplary embodiment.
  • the flexible film 200 may include a first voltage line VL1.
  • the first voltage line VL1 may be connected between the first input pad part IPD1 and the first output pad part OPD1.
  • the first voltage line VL1 may supply the first voltage received from the first input pad part IPD1 to the first output pad part OPD1.
  • the first output pad part OPD1 may be electrically connected to the display panel 100 through the pad part.
  • the first voltage line VL1 may include first vertical voltage lines VVL1 and first horizontal voltage lines HVL1.
  • the first vertical voltage lines VVL1 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the first vertical voltage lines VVL1 may be disposed adjacent to each other and extend from the first input pad part IPD1 to the first output pad part OPD1. Line resistances of the first vertical voltage lines VVL1 may be substantially the same.
  • the first horizontal voltage lines HVL1 may extend in a first direction (X-axis direction) and be connected between adjacent first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the first horizontal voltage lines HVL1 may electrically connect adjacent first vertical voltage lines VVL1. Line resistances of the first horizontal voltage lines HVL1 may be substantially the same.
  • the first voltage line VL1 may receive the input current I corresponding to the first voltage from the first input pad part IPD1.
  • the input current (I) may be distributed according to the line resistance of the first voltage line (VL1), and each of the divided currents is applied to each of the first vertical voltage lines (VVL1) facing the first input pad part (IPD1). can flow into
  • Each of the first vertical voltage lines VVL1 may include first line resistors R1, and each of the first horizontal voltage lines HVL1 may include a second line resistor R2.
  • the first line resistance R1 may be the line resistance of the first vertical voltage line VVL1 with respect to the unit length
  • the second line resistance R2 may be the line resistance of the second vertical voltage line VVL2 with respect to the unit length.
  • first line resistance may be the line resistance of 4 , when the second width W2 of the first horizontal voltage line HVL1 is greater than or equal to the first width W1 of the first vertical voltage line VVL1, the second line resistance R2 has a first It may be less than the size of the line resistance (R1). Accordingly, the current flowing through the first vertical voltage line VVL1 may flow to the adjacent first vertical voltage line VVL1 through the first horizontal voltage line HVL1.
  • the number of first line resistors R1 may be proportional to the length of the first vertical voltage line VVL1, and the number of first line resistors R1 is not limited to the illustration of FIG. 5 .
  • the display panel 100 may be connected to each of the first vertical voltage lines VVL1 through the pad part.
  • the display panel 100 may include first to sixth load resistors RL1 , RL2 , RL3 , RL4 , RL5 , and RL6 , and the first to sixth load resistors RL1 , RL2 , RL3 , RL4 , RL5 , The sizes of at least some of the RL6) may be different from each other.
  • the relatively small load resistance among the first to sixth load resistances RL1, RL2, RL3, RL4, RL5, and RL6 A relatively large current may flow through the connected first vertical voltage line VVL1, and the first vertical A relatively small current may flow through the voltage line VVL1. Therefore, when the first voltage line VL1 does not include the first horizontal voltage lines HVL1, the current is concentrated in some of the first vertical voltage lines VVL1, and thus ignition or fuming may occur in the flexible film 200. can occur in
  • the first voltage line VL1 includes the first horizontal voltage lines HVL1 to electrically connect adjacent first vertical voltage lines VVL1 to each other.
  • the first horizontal voltage lines HVL1 electrically connect adjacent first vertical voltage lines VVL1, thereby providing a relatively small value among the first to sixth load resistances RL1, RL2, RL3, RL4, RL5, and RL6.
  • a deviation between the magnitude of the current flowing through the first vertical voltage line VVL1 connected to the load resistor and the magnitude of the current flowing through the first vertical voltage line VVL1 coupled to the relatively large load resistor may be minimized.
  • the sizes of the second to fifth load resistors RL2, RL3, RL4, and RL5 correspond to 5k Ohm
  • the size of the first load resistor RL1 corresponds to 1k Ohm
  • I2, I3, I4, I5, I6) size deviation can be minimized. Therefore, since the first voltage line VL1 includes the first horizontal voltage lines HVL1, current is prevented from being concentrated on some of the first vertical voltage lines VVL1, thereby preventing ignition of the flexible film 200 or fumes can be prevented.
  • FIG. 6 is a plan view illustrating a flexible film according to another embodiment
  • FIG. 7 is a view illustrating a first voltage line and a second voltage line of FIG. 6
  • the flexible film 200 of FIGS. 6 and 7 has a different configuration of the second voltage line VL2 from the flexible film 200 of FIGS. 2 and 3, and the same configuration as the above configuration is briefly described or omitted. do it with
  • the flexible film 200 includes first to third input pad portions IPD1 , IPD2 , and IPD3 , first and second voltage lines VL1 , VL2 , input lines IL, It may include an output line OL and first to third output pad parts OPD1 , OPD2 , and OPD3 .
  • the first voltage line VL1 may be connected between the first input pad part IPD1 and the first output pad part OPD1.
  • the first voltage line VL1 may supply the first voltage received from the first input pad part IPD1 to the first output pad part OPD1.
  • the first voltage may be a high potential voltage or a driving voltage, but is not limited thereto.
  • the first voltage lines VL1 may be disposed on both edges of the flexible film 200 .
  • the first voltage lines VL1 may be disposed at left and right edges of the flexible film 200 .
  • the first voltage line VL1 may include first vertical voltage lines VVL1 and first horizontal voltage lines HVL1.
  • the first vertical voltage lines VVL1 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the first vertical voltage lines VVL1 may be disposed adjacent to each other and extend from the first input pad part IPD1 to the first output pad part OPD1. Line resistances of the first vertical voltage lines VVL1 may be substantially the same.
  • the first horizontal voltage lines HVL1 may extend in a first direction (X-axis direction) and be connected between adjacent first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the first horizontal voltage lines HVL1 may electrically connect adjacent first vertical voltage lines VVL1. Line resistances of the first horizontal voltage lines HVL1 may be substantially the same.
  • Widths of the first horizontal voltage lines HVL1 may be greater than or equal to the widths of the first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 have a width greater than or equal to that of the first vertical voltage lines VVL1, so that load resistances of the display panel 100 connected to each of the first vertical voltage lines VVL1 are reduced. Even when the sizes are different, the size deviation of the currents flowing through the first vertical voltage lines VVL1 may be minimized.
  • the second voltage line VL2 may be connected between the second input pad part IPD2 and the second output pad part OPD2.
  • the second voltage line VL2 may supply the second voltage received from the second input pad part IPD2 to the second output pad part OPD2.
  • the second voltage may be lower than the first voltage.
  • the second voltage may be a low potential voltage, but is not limited thereto.
  • the second voltage lines VL2 may be disposed between the first voltage lines VL1 and the display driver 300 .
  • the second voltage lines VL2 may be disposed on the left and right sides of the display driver 300 .
  • the second voltage lines VL2 may extend parallel to each other in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the second voltage lines VL2 may be disposed adjacent to each other and extend from the second input pad part IPD2 to the second output pad part OPD2. Line resistances of the second voltage lines VL2 may be substantially the same.
  • FIG. 8 is a plan view illustrating a flexible film according to another embodiment
  • FIG. 9 is a view illustrating a first voltage line and a second voltage line of FIG. 8
  • the flexible film 200 of FIGS. 8 and 9 includes the first and second input pad portions IPD1 and IPD2 and the first and second voltage lines VL1 and VL2 in the flexible film 200 of FIGS. 2 and 3 .
  • the configurations of the first and second output pad units OPD1 and OPD2 are different, and the same configuration as the above configuration will be briefly described or omitted.
  • the flexible film 200 includes first to third input pad portions IPD1 , IPD2 , and IPD3 , first and second voltage lines VL1 and VL2 , input lines IL, It may include an output line OL and first to third output pad parts OPD1 , OPD2 , and OPD3 .
  • the first input pad unit IPD1 may be disposed on one edge of the flexible film 200 .
  • the first input pad parts IPD1 may be disposed adjacent to the left edge of the flexible film 200 at the lower edge of the flexible film 200 .
  • the first input pad unit IPD1 may be connected to the output terminal of the first circuit board 400 .
  • the first input pad unit IPD1 transmits the first voltage received from the power supply unit 700 through the first circuit board 400, the cable 500, and the second circuit board 600 to the first voltage line VL1.
  • the first voltage may be a high potential voltage or a driving voltage, but is not limited thereto.
  • the number of first input pad parts IPD1 may be changed according to the shape of the flexible film 200 and the design of the first voltage lines VL1.
  • the second input pad unit IPD2 may be disposed on one edge of the flexible film 200 .
  • the second input pad parts IPD2 may be disposed adjacent to the right edge of the flexible film 200 at the lower edge of the flexible film 200 .
  • the second input pad unit IPD2 may be connected to the output terminal of the first circuit board 400 .
  • the second input pad unit IPD2 transmits the second voltage received from the power supply unit 700 through the first circuit board 400, the cable 500, and the second circuit board 600 to the second voltage line VL2. ) can be supplied.
  • the second voltage may be lower than the first voltage.
  • the second voltage may be a low potential voltage, but is not limited thereto.
  • the number of second input pad parts IPD2 may be changed according to the shape of the flexible film 200 and the design of the second voltage lines VL2.
  • the first voltage line VL1 may be connected between the first input pad part IPD1 and the first output pad part OPD1.
  • the first voltage line VL1 may supply the first voltage received from the first input pad part IPD1 to the first output pad part OPD1.
  • the first voltage line VL1 may be disposed at a left edge of the flexible film 200 .
  • the first voltage line VL1 may be disposed on the left side of the display driver 300 .
  • the first voltage line VL1 may include first vertical voltage lines VVL1 and first horizontal voltage lines HVL1.
  • the first vertical voltage lines VVL1 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the first vertical voltage lines VVL1 may be disposed adjacent to each other and extend from the first input pad part IPD1 to the first output pad part OPD1. Line resistances of the first vertical voltage lines VVL1 may be substantially the same.
  • the first horizontal voltage lines HVL1 may extend in a first direction (X-axis direction) and be connected between adjacent first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the first horizontal voltage lines HVL1 may electrically connect adjacent first vertical voltage lines VVL1. Line resistances of the first horizontal voltage lines HVL1 may be substantially the same.
  • Widths of the first horizontal voltage lines HVL1 may be greater than or equal to the widths of the first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 have a width greater than or equal to that of the first vertical voltage lines VVL1, so that load resistances of the display panel 100 connected to each of the first vertical voltage lines VVL1 are reduced. Even when the sizes are different, the size deviation of the currents flowing through the first vertical voltage lines VVL1 may be minimized.
  • the second voltage line VL2 may be connected between the second input pad part IPD2 and the second output pad part OPD2.
  • the second voltage line VL2 may supply the second voltage received from the second input pad part IPD2 to the second output pad part OPD2.
  • the second voltage line VL2 may be disposed on the right edge of the flexible film 200 .
  • the second voltage line VL2 may be disposed on the right side of the display driver 300 .
  • the second voltage line VL2 may include second vertical voltage lines VVL2 and second horizontal voltage lines HVL2.
  • the second vertical voltage lines VVL2 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the second vertical voltage lines VVL2 may be disposed adjacent to each other and extend from the second input pad part IPD2 to the second output pad part OPD2. Line resistances of the second vertical voltage lines VVL2 may be substantially the same.
  • the second horizontal voltage lines HVL2 may extend in the first direction (X-axis direction) and be connected between adjacent second vertical voltage lines VVL2 .
  • the second horizontal voltage lines HVL2 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the second horizontal voltage lines HVL2 may electrically connect adjacent second vertical voltage lines VVL2 . Line resistances of the second horizontal voltage lines HVL2 may be substantially the same.
  • Widths of the second horizontal voltage lines HVL2 may be greater than or equal to widths of the second vertical voltage lines VVL2 .
  • the second horizontal voltage lines HVL2 have a width greater than or equal to that of the second vertical voltage lines VVL2, so that load resistances of the display panel 100 connected to each of the second vertical voltage lines VVL2 are reduced. Even when the sizes are different, a size deviation of currents flowing through the second vertical voltage lines VVL2 may be minimized.
  • the first output pad part OPD1 may be disposed on the other edge of the flexible film 200 .
  • the first output pad parts OPD1 may be disposed adjacent to the left edge of the flexible film 200 at the upper edge of the flexible film 200 .
  • the first output pad part OPD1 may be connected to the pad part of the display panel 100 .
  • the first output pad part OPD1 may supply the first voltage received from the first voltage line VL1 to the pad part.
  • the number of first output pad parts OPD1 may correspond to the number of first input pad parts IPD1.
  • the second output pad part OPD2 may be disposed on the other edge of the flexible film 200 .
  • the second output pad parts OPD2 may be disposed adjacent to the right edge of the flexible film 200 at the upper edge of the flexible film 200 .
  • the second output pad part OPD2 may be connected to the pad part of the display panel 100 .
  • the second output pad part OPD2 may supply the second voltage received from the second voltage line VL2 to the pad part.
  • the number of second output pad parts OPD2 may correspond to the number of second input pads IPD2.
  • FIG. 10 is a plan view illustrating a flexible film according to another embodiment
  • FIG. 11 is a diagram illustrating a first voltage line and a second voltage line of FIG. 10
  • the flexible film 200 of FIGS. 10 and 11 has a different configuration of the second voltage line VL2 from the flexible film 200 of FIGS. 8 and 9, and the same configuration as the above configuration is briefly described or omitted. do it with
  • the flexible film 200 includes first to third input pad portions IPD1, IPD2, and IPD3, first and second voltage lines VL1 and VL2, input lines IL, It may include an output line OL and first to third output pad parts OPD1 , OPD2 , and OPD3 .
  • the first voltage line VL1 may be connected between the first input pad part IPD1 and the first output pad part OPD1.
  • the first voltage line VL1 may supply the first voltage received from the first input pad part IPD1 to the first output pad part OPD1.
  • the first voltage may be a high potential voltage or a driving voltage, but is not limited thereto.
  • the first voltage line VL1 may be disposed at a left edge of the flexible film 200 .
  • the first voltage line VL1 may be disposed on the left side of the display driver 300 .
  • the first voltage line VL1 may include first vertical voltage lines VVL1 and first horizontal voltage lines HVL1.
  • the first vertical voltage lines VVL1 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the first vertical voltage lines VVL1 may be disposed adjacent to each other and extend from the first input pad part IPD1 to the first output pad part OPD1. Line resistances of the first vertical voltage lines VVL1 may be substantially the same.
  • the first horizontal voltage lines HVL1 may extend in a first direction (X-axis direction) and be connected between adjacent first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 may be spaced apart in a diagonal direction between the first direction (X-axis direction) and the second direction (Y-axis direction), but are not limited thereto.
  • the first horizontal voltage lines HVL1 may electrically connect adjacent first vertical voltage lines VVL1. Line resistances of the first horizontal voltage lines HVL1 may be substantially the same.
  • Widths of the first horizontal voltage lines HVL1 may be greater than or equal to the widths of the first vertical voltage lines VVL1 .
  • the first horizontal voltage lines HVL1 have a width greater than or equal to that of the first vertical voltage lines VVL1, so that load resistances of the display panel 100 connected to each of the first vertical voltage lines VVL1 are reduced. Even when the sizes are different, the size deviation of the currents flowing through the first vertical voltage lines VVL1 may be minimized.
  • the second voltage line VL2 may be connected between the second input pad part IPD2 and the second output pad part OPD2.
  • the second voltage line VL2 may supply the second voltage received from the second input pad part IPD2 to the second output pad part OPD2.
  • the second voltage may be lower than the first voltage.
  • the second voltage may be a low potential voltage, but is not limited thereto.
  • the second voltage line VL2 may be disposed on the right edge of the flexible film 200 .
  • the second voltage line VL2 may be disposed on the right side of the display driver 300 .
  • the second voltage lines VL2 may extend in a second direction (Y-axis direction) and may be spaced apart from each other in a first direction (X-axis direction).
  • the second voltage lines VL2 may be disposed adjacent to each other and extend from the second input pad part IPD2 to the second output pad part OPD2. Line resistances of the second voltage lines VL2 may be substantially the same.
  • FIG. 12 is a circuit diagram illustrating pixels of a display device according to an exemplary embodiment.
  • the display area DA of the display panel 100 may include pixels SP.
  • Each of the pixels SP may be connected to a high potential line VDL, a data line DL, an initialization voltage line VIL, a gate line GL, and a low potential line VSL.
  • Each of the first to third pixels SP1 , SP2 , and SP3 may include first to third transistors ST1 , ST2 , and ST3 , a first capacitor C1 , and a plurality of light emitting devices ED.
  • the first transistor ST1 may include a gate electrode, a drain electrode, and a source electrode.
  • the gate electrode of the first transistor ST1 may be connected to the first node N1, the drain electrode may be connected to the high potential line VDL, and the source electrode may be connected to the second node N2.
  • the first transistor ST1 may control the drain-source current (or driving current) based on the data voltage applied to the gate electrode.
  • the light emitting devices ED may include a first light emitting device ED1 and a second light emitting device ED2.
  • the first and second light emitting devices ED1 and ED2 may be connected in series.
  • the first and second light emitting devices ED1 and ED2 may emit light by receiving a driving current.
  • the amount of light emitted or luminance of the light emitting device ED may be proportional to the magnitude of the driving current.
  • the light emitting device ED may be an inorganic light emitting device including an inorganic semiconductor, but is not limited thereto.
  • the light emitting device ED includes an organic light emitting diode including an organic light emitting layer, a micro LED, or a quantum dot light emitting device including a quantum dot light emitting layer. can do.
  • the first electrode of the first light emitting element ED1 may be connected to the second node N2 and the second electrode of the first light emitting element ED1 may be connected to the third node N3.
  • the first electrode of the first light emitting element ED1 is the source electrode of the first transistor ST1, the drain electrode of the third transistor ST3, and the second electrode of the first capacitor C1 through the second node N2. It can be connected to the capacitor electrode.
  • the second electrode of the first light emitting element ED1 may be connected to the first electrode of the second light emitting element ED2 through the third node N3.
  • a first electrode of the second light emitting device ED2 may be connected to the third node N3 and a second electrode of the second light emitting device ED2 may be connected to the low potential line VSL.
  • the first electrode of the second light emitting element ED2 may be connected to the second electrode of the first light emitting element ED1 through the third node N3.
  • the second transistor ST2 is turned on by the gate signal of the gate line GL to electrically connect the data line DL and the first node N1 that is the gate electrode of the first transistor ST1.
  • the second transistor ST2 is turned on based on the gate signal to supply the data voltage to the first node N1.
  • the gate electrode of the second transistor ST2 may be connected to the gate line GL, the drain electrode may be connected to the data line DL, and the source electrode may be connected to the first node N1.
  • a source electrode of the second transistor ST2 may be connected to the gate electrode of the first transistor ST1 and the first capacitor electrode of the first capacitor C1 through the first node N1.
  • the third transistor ST3 is turned on by the gate signal of the gate line GL to electrically connect the initialization voltage line VIL and the second node N2 that is the source electrode of the first transistor ST1. .
  • the third transistor ST3 is turned on based on the gate signal to supply an initialization voltage to the second node N2.
  • a gate electrode of the third transistor ST3 may be connected to the gate line GL, a drain electrode may be connected to the second node N2, and a source electrode may be connected to the initialization voltage line VIL.
  • the drain electrode of the third transistor ST3 is the source electrode of the first transistor ST1, the second capacitor electrode of the first capacitor C1, and the first light emitting element ED1 through the second node N2. It can be connected to 1 electrode.
  • FIG. 13 is a plan view illustrating a light emitting element layer of a display device according to an exemplary embodiment
  • FIG. 14 is a cross-sectional view taken along lines II', II-II', and III-III' of FIG. 13 .
  • FIG. It is a cross-sectional view taken along the line IV-IV' in Fig. 13.
  • the display device may include a substrate SUB, a thin film transistor layer TFTL, and a light emitting element layer EML.
  • the substrate SUB may support the display device.
  • the substrate SUB may be a base substrate or a base member.
  • the substrate SUB may be a flexible substrate capable of being bent, folded, or rolled.
  • the substrate SUB may include an insulating material such as a polymer resin such as polyimide (PI), but is not limited thereto.
  • the substrate SUB may be a rigid substrate including a glass material.
  • the thin film transistor layer TFTL may include a high potential line VDL, a thin film transistor TFT, first to third connection electrodes CE1 , CE2 , and CE3 , and a low potential line VSL.
  • the high potential line VDL may be disposed on the first metal layer MTL1 on the substrate SUB.
  • the high potential line VDL may be electrically connected to the first voltage line VL1 of the flexible film 200 .
  • the high potential line VDL may receive a first voltage from the first voltage line VL1 of the flexible film 200 .
  • the high potential line VDL may be electrically connected to the drain electrode DE of the thin film transistor TFT through the second connection electrode CE2.
  • the thin film transistor TFT may be a transistor of the pixel SP. Accordingly, the first voltage line VDL may supply the first voltage to the pixel SP through the second connection electrode CE2.
  • the thin film transistor TFT may include an active region ACT, a gate electrode GE, a drain electrode DE, and a source electrode SE.
  • the active region ACT, the drain electrode DE, and the source electrode SE may be disposed on the active layer ACTL.
  • the active region ACT may overlap the gate electrode GE in a thickness direction (Z-axis direction).
  • the drain electrode DE and the source electrode SE may be made conductive by heating the active layer ACTL.
  • the active layer ACTL may be disposed on the buffer layer BF covering the first metal layer MTL1.
  • the gate electrode GE may be disposed on the second metal layer MTL2.
  • the gate electrode GE may receive a gate signal to turn on the thin film transistor TFT.
  • the second metal layer MTL2 may be disposed on the gate insulating layer GI covering the active layer ACTL.
  • the first to third connection electrodes CE1 , CE2 , and CE3 may be disposed on the third metal layer MTL3 .
  • the first connection electrode CE1 may be connected to the source electrode SE of the thin film transistor TFT.
  • the second connection electrode CE2 may electrically connect the high potential line VDL and the drain electrode DE of the thin film transistor TFT.
  • the third connection electrode CE3 may be connected to the first electrode RME1 of the fourth metal layer MTL4.
  • the third metal layer MTL3 may be disposed on the interlayer insulating layer ILD covering the second metal layer MTL2 .
  • the low potential line VSL may be disposed on the third metal layer MTL3.
  • the low potential line VSL may be electrically connected to the second voltage line VL2 of the flexible film 200 .
  • the low potential line VSL may receive the second voltage from the second voltage line VL2 of the flexible film 200 .
  • the low potential line VSL may be connected to the third electrode RME3 of the fourth metal layer MTL4.
  • the light emitting element layer EML may be disposed on the thin film transistor layer TFTL.
  • the light emitting element layer EML includes first to third bank patterns BP1 , BP2 , and BP3 , first to third electrodes RME1 , RME2 , and RME3 , first and second light emitting elements ED1 and ED2 , and It may include a first insulating layer PAS1 , a bank layer BNL, a second insulating layer PAS2 , first to third contact electrodes CTE1 , CTE2 , and CTE3 , and a third insulating layer PAS3 .
  • the first bank pattern BP1 is disposed in the center of the light emitting area EMA
  • the second bank pattern BP2 is disposed on the left side of the light emitting area EMA
  • the third bank pattern BP3 is disposed in the light emitting area EMA.
  • ) can be placed on the right side of
  • Each of the first to third bank patterns BP1 , BP2 , and BP3 may protrude upward (Z-axis direction) on the via layer VIA.
  • Each of the first to third bank patterns BP1 , BP2 , and BP3 may have an inclined side surface.
  • the plurality of first light emitting elements ED1 may be disposed between the first and second bank patterns BP1 and BP2 spaced apart from each other, and the plurality of second light emitting elements ED2 may be disposed between the second and third bank patterns ( BP2, BP3) may be disposed between spaced apart.
  • the first to third bank patterns BP1 , BP2 , and BP3 may have the same length in the second direction (Y-axis direction) and may have different lengths in the first direction (X-axis direction), but are not limited thereto.
  • the first to third bank patterns BP1 , BP2 , and BP3 may be arranged in an island pattern on the entire surface of the display area DA.
  • the first to third electrodes RME1 , RME2 , and RME3 of each of the first to third pixels SP1 , SP2 , and SP3 may be disposed on the fourth metal layer MTL4 .
  • the fourth metal layer MTL4 may be disposed on the via layer VIA and the first to third bank patterns BP1 , BP2 , and BP3 .
  • the first electrode RME1 may extend in the second direction (Y-axis direction) from the center of the emission area EMA.
  • the first electrode RME1 may cover the upper surface and the inclined side surface of the first bank pattern BP1. Accordingly, the first electrode RME1 may reflect light emitted from the first and second light emitting elements ED1 and ED2 in an upward direction (Z-axis direction).
  • the second electrode RME2 may extend in the second direction (Y-axis direction) from the left side of the light emitting area EMA.
  • the second electrode RME2 may cover the upper surface and the inclined side surface of the second bank pattern BP2 . Accordingly, the second electrode RME1 may reflect the light emitted from the first light emitting element ED1 in an upward direction (Z-axis direction).
  • the third electrode RME3 may extend in the second direction (Y-axis direction) from the right side of the light emitting area EMA.
  • the third electrode RME3 may cover the upper surface and the inclined side surface of the third bank pattern BP3. Accordingly, the third electrode RME3 may reflect light emitted from the second light emitting element ED2 in an upward direction (Z-axis direction).
  • the first to third electrodes RME1 , RME2 , and RME3 may be separated in row units by the separator ROP.
  • the first to third electrodes RME1 , RME2 , and RME3 may be alignment electrodes for aligning the first and second light emitting elements ED1 and ED2 in the manufacturing process of the display device.
  • the first electrode RME1 before being separated may receive the first voltage through the first contact hole CNT1 and serve as an alignment electrode. Accordingly, the first to third electrodes RME1 , RME2 , and RME3 may be separated by the separator ROP after the alignment process of the plurality of light emitting devices ED is completed.
  • the first electrode RME1 of the first pixel SP1 may be connected to the connection electrode of the third metal layer MTL3 through the fourth contact hole CNT4.
  • the first electrode RME1 may receive the driving current passing through the first transistor ST1 from the connection electrode.
  • the first electrode RME1 may supply driving current to the plurality of first light emitting elements ED1 of the first pixel SP1 through the first contact electrode CTE1.
  • the third electrode RME3 of the first pixel SP1 may be connected to the low potential line VSL of the third metal layer MTL3 through the seventh contact hole CNT7. Accordingly, the third electrode RME3 of the first pixel SP1 may receive the second voltage from the low potential line VSL.
  • the first electrode RME1 of the second pixel SP2 may be connected to the connection electrode of the third metal layer MTL3 through the fifth contact hole CNT5.
  • the first electrode RME1 may receive the driving current passing through the first transistor ST1 from the connection electrode.
  • the first electrode RME1 may supply driving current to the plurality of first light emitting elements ED1 of the second pixel SP2 through the first contact electrode CTE1.
  • the third electrode RME3 of the second pixel SP2 may be connected to the low potential line VSL of the third metal layer MTL3 through the eighth contact hole CNT8. Accordingly, the third electrode RME3 of the second pixel SP2 may receive the second voltage from the low potential line VSL.
  • the first electrode RME1 of the third pixel SP3 may be connected to the connection electrode of the third metal layer MTL3 through the sixth contact hole CNT6.
  • the first electrode RME1 may receive the driving current passing through the first transistor ST1 from the connection electrode.
  • the first electrode RME1 may supply driving current to the plurality of first light emitting elements ED1 of the third pixel SP3 through the first contact electrode CTE1.
  • the third electrode RME3 of the third pixel SP3 may be connected to the low potential line VSL of the third metal layer MTL3 through the ninth contact hole CNT9. Accordingly, the third electrode RME3 of the third pixel SP3 may receive the second voltage from the low potential line VSL.
  • the plurality of first light emitting elements ED1 may be aligned between the first electrode RME1 and the second electrode RME2.
  • the first insulating layer PAS1 may cover the first to third electrodes RME1 , RME2 , and RME3 .
  • the first light emitting element ED1 may be insulated from the first and second electrodes RME1 and RME2 by the first insulating layer PAS1.
  • each of the first and second electrodes RME1 and RME2 may receive an alignment signal, and an electric field may be applied to the first and second electrodes RME1 and RME2. It may be formed between the two electrodes RME1 and RME2.
  • the plurality of first light emitting elements ED1 may be sprayed on the first and second electrodes RME1 and RME2 through an inkjet printing process, and the plurality of first light emitting elements ED1 dispersed in the ink may be aligned by receiving a dielectrophoresis force by an electric field formed between the first and second electrodes RME1 and RME2. Accordingly, the plurality of first light emitting elements ED1 may be aligned along the second direction (Y-axis direction) between the first and second electrodes RME1 and RME2.
  • the plurality of second light emitting devices ED2 may be aligned between the first electrode RME1 and the third electrode RME3.
  • the second light emitting element ED2 may be insulated from the first and third electrodes RME1 and RME3 by the first insulating layer PAS1.
  • each of the first and third electrodes RME1 and RME3 may receive an alignment signal, and an electric field may be applied to the first and second electrodes RME1 and RME3. It may be formed between the three electrodes RME1 and RME3.
  • the plurality of second light emitting elements ED2 may be sprayed on the first and third electrodes RME1 and RME3 through an inkjet printing process, and the plurality of second light emitting elements ED2 dispersed in the ink may be aligned by receiving a dielectrophoresis force by an electric field formed between the first and third electrodes RME1 and RME3. Accordingly, the plurality of second light emitting devices ED2 may be aligned along the second direction (Y-axis direction) between the first and third electrodes RME1 and RME3.
  • the first to third contact electrodes CTE1 , CTE2 , and CTE3 of each of the first to third pixels SP1 , SP2 , and SP3 may be disposed on the first to third electrodes RME1 , RME2 , and RME3 .
  • the second insulating layer PAS2 may be disposed on the central portion of the bank layer BNL, the first insulating layer PAS1, and the light emitting element ED.
  • the third insulating layer PAS3 may cover the second insulating layer PAS2 and the first to third contact electrodes CTE1 , CTE2 , and CTE3 .
  • the second and third insulating layers PAS2 may insulate each of the first to third contact electrodes CTE1 , CTE2 , and CTE3 .
  • the first contact electrode CTE1 is disposed on the first electrode RME1 and may be connected to the first electrode RME1 through the second contact hole CNT2.
  • the first contact electrode CTE1 may be connected between the first electrode RME1 and one end of the plurality of first light emitting elements ED1.
  • the first contact electrode CTE1 may correspond to an anode electrode of the plurality of first light emitting elements ED1, but is not limited thereto.
  • the second contact electrode CTE2 may be disposed on the first and second electrodes RME1 and RME2 and may be insulated from the first and second electrodes RME1 and RME2 .
  • a first portion of the second contact electrode CTE2 may be disposed on the second electrode RME2 and extend in a second direction (Y-axis direction).
  • the second portion of the second contact electrode CTE2 may be bent from a lower side of the first portion and extend in the first direction (X-axis direction).
  • the third portion of the second contact electrode CTE2 may be bent from the right side of the second portion and may extend in the second direction (Y-axis direction), and may be disposed on the first electrode RME1.
  • the second contact electrode CTE2 may be connected between the other end of the plurality of first light emitting elements ED1 and one end of the plurality of second light emitting elements ED2 .
  • the second contact electrode CTE2 may correspond to the third node N3 of FIG. 12 .
  • the second contact electrode CTE2 may correspond to the cathode electrode of the plurality of first light emitting elements ED1, but is not limited thereto.
  • the second contact electrode CTE2 may correspond to an anode electrode of the plurality of second light emitting elements ED2, but is not limited thereto.
  • the third contact electrode CTE3 is disposed on the third electrode RME3 and may be connected to the third electrode RME3 through the third contact hole CNT3.
  • the third contact electrode CTE3 may be connected between the other end of the plurality of second light emitting elements ED2 and the third electrode RME3.
  • the third contact electrode CTE3 may correspond to the cathode electrode of the plurality of second light emitting elements ED2, but is not limited thereto.
  • the third contact electrode CTE3 may receive the second voltage through the third electrode RME3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

연성 필름이 제공된다. 연성 필름은 제1 입력 패드부들 및 제2 입력 패드부들, 상기 제1 입력 패드부들에 대응되는 제1 출력 패드부들 및 상기 제2 입력 패드부들에 대응되는 제2 출력 패드부들, 상기 제1 입력 패드부들로부터 수신된 제1 전압을 상기 제1 출력 패드부들에 공급하는 제1 전압 라인, 및 상기 제2 입력 패드부들로부터 수신되고 상기 제1 전압보다 낮은 제2 전압을 상기 제2 출력 패드부들에 공급하는 제2 전압 라인을 포함하고, 상기 제1 전압 라인은 상기 제1 입력 패드부들 및 상기 제1 출력 패드부들 사이에 접속된 제1 수직 전압 라인들, 및 상기 제1 수직 전압 라인들 중 인접한 제1 수직 전압 라인들을 전기적으로 연결시키는 제1 수평 전압 라인들을 포함한다.

Description

연성 필름 및 이를 포함하는 표시 장치
본 발명은 연성 필름 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 또는 발광 표시 장치(Light Emitting Display Device)일 수 있다. 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치의 표시 패널을 구동하기 위하여 전압 또는 신호를 공급하는 표시 구동부가 표시 패널 또는 표시 패널에 접속된 연성 필름에 접속될 수 있다. 표시 구동부를 실장하는 방법에 따라 COG(Chip On Glass) 또는 COF(Chip On Film)으로 구분될 수 있다. COG 방식은 표시 구동부를 표시 패널의 기판 상에 실장할 수 있고, COF 방식은 표시 구동부가 실장된 연성 필름을 기판에 접속시킬 수 있다.
본 발명이 해결하고자 하는 과제는 표시 패널의 로드 저항들의 크기가 서로 다른 경우에도 표시 패널에 접속된 전압 라인들에 흐르는 전류의 크기 편차를 최소화할 수 있는 연성 필름 및 이를 포함하는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 연성 필름은 제1 입력 패드부들 및 제2 입력 패드부들, 상기 제1 입력 패드부들에 대응되는 제1 출력 패드부들 및 상기 제2 입력 패드부들에 대응되는 제2 출력 패드부들, 상기 제1 입력 패드부들로부터 수신된 제1 전압을 상기 제1 출력 패드부들에 공급하는 제1 전압 라인, 및 상기 제2 입력 패드부들로부터 수신되고 상기 제1 전압보다 낮은 제2 전압을 상기 제2 출력 패드부들에 공급하는 제2 전압 라인을 포함하고, 상기 제1 전압 라인은 상기 제1 입력 패드부들 및 상기 제1 출력 패드부들 사이에 접속된 제1 수직 전압 라인들, 및 상기 제1 수직 전압 라인들 중 인접한 제1 수직 전압 라인들을 전기적으로 연결시키는 제1 수평 전압 라인들을 포함한다.
상기 제1 수평 전압 라인들 각각의 폭은 상기 제1 수직 전압 라인들 각각의 폭 이상일 수 있다.
상기 제1 수직 전압 라인들의 단위 길이에 대한 제1 라인 저항의 크기는 상기 제1 수평 전압 라인들의 단위 길이에 대한 제2 라인 저항의 크기보다 클 수 있다.
상기 제2 전압 라인은 상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속된 제2 수직 전압 라인들, 및 상기 제2 수직 전압 라인들 중 인접한 제2 수직 전압 라인들을 전기적으로 연결시키는 제2 수평 전압 라인들을 포함할 수 있다.
상기 제2 수평 전압 라인들 각각의 폭은 상기 제2 수직 전압 라인들 각각의 폭 이상일 수 있다.
상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되고, 상기 제2 전압 라인은 상기 제1 전압 라인보다 상기 연성 필름의 내측에 배치될 수 있다.
상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리에 배치되고, 상기 제2 전압 라인은 상기 연성 필름의 일측 가장자리에 반대되는 타측 가장자리에 배치될 수 있다.
상기 제2 전압 라인은 복수의 제2 전압 라인을 포함하고, 상기 복수의 제2 전압 라인은 상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속되어 나란하게 연장될 수 있다.
상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되고, 상기 제2 전압 라인은 상기 제1 전압 라인보다 상기 연성 필름의 내측에 배치될 수 있다.
상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리에 배치되고, 상기 제2 전압 라인은 상기 연성 필름의 일측 가장자리에 반대되는 타측 가장자리에 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 영상을 표시하는 표시 패널, 및 상기 표시 패널에 접속된 연성 필름을 포함하고, 상기 연성 필름은 제1 입력 패드부들 및 제2 입력 패드부들, 상기 제1 입력 패드부들에 대응되는 제1 출력 패드부들 및 상기 제2 입력 패드부들에 대응되는 제2 출력 패드부들, 상기 제1 입력 패드부들로부터 수신된 제1 전압을 상기 제1 출력 패드부들에 공급하는 제1 전압 라인, 및 상기 제2 입력 패드부들로부터 수신되고 상기 제1 전압보다 낮은 제2 전압을 상기 제2 출력 패드부들에 공급하는 제2 전압 라인을 포함하며, 상기 제1 전압 라인은 상기 제1 입력 패드부들 및 상기 제1 출력 패드부들 사이에 접속된 제1 수직 전압 라인들, 및 상기 제1 수직 전압 라인들 중 인접한 제1 수직 전압 라인들을 전기적으로 연결시키는 제1 수평 전압 라인들을 포함한다.
상기 제1 수평 전압 라인들 각각의 폭은 상기 제1 수직 전압 라인들 각각의 폭 이상일 수 있다.
상기 제1 수직 전압 라인들의 단위 길이에 대한 제1 라인 저항의 크기는 상기 제1 수평 전압 라인들의 단위 길이에 대한 제2 라인 저항의 크기보다 클 수 있다.
상기 제2 전압 라인은 상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속된 제2 수직 전압 라인들, 및 상기 제2 수직 전압 라인들 중 인접한 제2 수직 전압 라인들을 전기적으로 연결시키는 제2 수평 전압 라인들을 포함할 수 있다.
상기 제2 수평 전압 라인들 각각의 폭은 상기 제2 수직 전압 라인들 각각의 폭 이상일 수 있다.
상기 표시 장치는 상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고, 상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되며, 상기 제2 전압 라인은 상기 제1 전압 라인과 상기 표시 구동부 사이에 배치될 수 있다.
상기 표시 장치는 상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고, 상기 제1 전압 라인은 상기 표시 구동부의 일측에 배치되고, 상기 제2 전압 라인은 표시 구동부의 일측에 반대되는 타측에 배치될 수 있다.
상기 제2 전압 라인은 복수의 제2 전압 라인을 포함하고, 상기 복수의 제2 전압 라인은 상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속되어 나란하게 연장될 수 있다.
상기 표시 장치는 상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고, 상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되며, 상기 제2 전압 라인은 상기 제1 전압 라인과 상기 표시 구동부 사이에 배치될 수 있다.
상기 표시 장치는 상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고, 상기 제1 전압 라인은 상기 표시 구동부의 일측에 배치되고, 상기 제2 전압 라인은 표시 구동부의 일측에 반대되는 타측에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 연성 필름 및 이를 포함하는 표시 장치에 의하면, 인접한 수직 전압 라인들을 전기적으로 연결하는 수평 전압 라인들을 포함함으로써, 표시 패널의 로드 저항들의 크기가 서로 다른 경우에도 표시 패널에 접속된 수직 전압 라인들에 흐르는 전류의 크기 편차를 최소화할 수 있고, 전류가 수직 전압 라인들 중 일부에 집중되는 것을 방지하여 연성 필름의 발화 또는 발연을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 연성 필름을 나타내는 평면도이다.
도 3은 도 2의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다.
도 4는 도 3의 A1 영역의 확대도이다.
도 5는 일 실시예에 따른 표시 장치에서, 제1 전압 라인의 라인 저항 및 표시 패널의 로드 저항을 나타내는 회로도이다.
도 6은 다른 실시예에 따른 연성 필름을 나타내는 평면도이다.
도 7은 도 6의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다.
도 8은 또 다른 실시예에 따른 연성 필름을 나타내는 평면도이다.
도 9는 도 8의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다.
도 10은 또 다른 실시예에 따른 연성 필름을 나타내는 평면도이다.
도 11은 도 10의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다.
도 12는 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 13은 일 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이다.
도 14는 도 13의 선 I-I', II-II' 및 III-III'을 따라 자른 단면도이다.
도 15는 도 13의 선 IV-IV'을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 PC(Tablet PC), 스마트 워치(Smart Watch), 워치 폰(Watch Phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 및 UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 및 사물 인터넷(Internet of Things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치는 표시 패널(100), 연성 필름(200), 표시 구동부(300), 제1 회로 보드(400), 케이블(500), 제2 회로 보드(600), 전원 공급부(700), 및 타이밍 제어부(800)를 포함할 수 있다.
표시 패널(100)은 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 패널(100)은 제1 방향(X축 방향)의 장변과 제2 방향(Y축 방향)의 단변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 장변과 제2 방향(Y축 방향)의 단변이 만나는 모서리는 직각으로 형성되거나 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 패널(100)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 예를 들어, 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 표시 패널(100)은 소정의 곡률로 구부러지도록 형성될 수 있다.
표시 패널(100)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상을 표시하는 영역으로서, 표시 패널(100)의 중앙 영역으로 정의될 수 있다. 표시 영역(DA)은 화소, 게이트 라인, 데이터 라인, 및 전원 라인을 포함할 수 있다. 화소는 데이터 라인 및 게이트 라인이 교차되는 화소 영역마다 형성될 수 있다. 화소는 게이트 라인으로부터 게이트 신호를 수신하고, 데이터 라인으로부터 데이터 전압을 수신하며, 전원 라인으로부터 전원 전압을 수신할 수 있다. 화소는 광을 출력하는 최소 단위의 영역으로 정의될 수 있다.
비표시 영역(NDA)은 표시 패널(100)에서 표시 영역(DA)을 제외한 나머지 영역으로 정의될 수 있다. 예를 들어, 비표시 영역(NDA)은 데이터 라인 및 전원 라인과 표시 구동부(300)를 연결하는 팬 아웃 라인(미도시), 및 연성 필름(200)과 접속되는 패드부(미도시)를 포함할 수 있다.
연성 필름(200)은 표시 패널(100) 및 표시 구동부(300)를 전기적으로 연결할 수 있다. 연성 필름(200)의 일측에 마련된 입력 패드부는 필름 부착 공정에 의해 제1 회로 보드(400)에 부착될 수 있고, 연성 필름(200)의 타측에 마련된 출력 패드부는 필름 부착 공정에 의해 표시 패널(100)의 패드부에 부착될 수 있다. 예를 들어, 연성 필름(200)은 칩 온 필름(Chip on Film) 또는 테이프 캐리어 패키지(Tape Carrier Package)와 같이 유연성을 가져 구부러질 수 있다. 연성 필름(200)은 표시 장치의 베젤 영역을 감소시키기 위하여 표시 패널(100)의 하부로 벤딩될 수 있다. 표시 장치는 적어도 하나의 연성 필름(200)을 포함할 수 있다. 도 1의 표시 장치는 두 개의 연성 필름(200)을 포함할 있으나, 연성 필름(200)의 개수는 이에 한정되지 않는다.
표시 구동부(300)는 연성 필름(200) 상에 실장될 수 있다. 표시 구동부(300)는 연성 필름(200)의 중앙부에 실장될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동부(300)는 집적 회로(Integrated Circuit)로 구현될 수 있다. 표시 구동부(300)는 타이밍 제어부(800)로부터 디지털 비디오 데이터 및 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 팬 아웃 라인을 통해 데이터 라인에 공급할 수 있다. 표시 구동부(300)는 타이밍 제어부(800)로부터 공급되는 게이트 제어 신호에 따라 게이트 신호를 생성하여, 설정된 순서에 따라 게이트 라인에 순차적으로 공급할 수 있다. 따라서, 표시 구동부(300)는 데이터 구동부 및 게이트 구동부의 역할을 동시에 수행할 수 있다. 표시 장치는 비표시 영역(NDA)의 하측에 배치된 표시 구동부(300)를 포함함으로써, 비표시 영역(NDA)의 좌측, 우측, 및 상측의 크기를 최소화할 수 있다.
제1 회로 보드(400)는 연성 필름(200) 및 케이블(500)을 전기적으로 연결할 수 있다. 제1 회로 보드(400)는 전원 공급부(700)로부터 공급되는 전원 전압과 타이밍 제어부(800)로부터 공급되는 신호를 연성 필름(200) 및 표시 구동부(300)에 공급할 수 있다. 예를 들어, 신호 라인 및 전원 라인은 제1 회로 보드(400) 상에 마련될 수 있다.
케이블(500)은 제1 회로 보드(400) 및 제2 회로 보드(600)를 전기적으로 연결할 수 있다. 케이블(500)은 전원 공급부(700)로부터 공급되는 전원 전압과 타이밍 제어부(800)로부터 공급되는 신호를 제1 회로 보드(400)에 공급할 수 있다.
제2 회로 보드(600)는 전원 공급부(700) 및 타이밍 제어부(800)를 실장할 수 있다. 제2 회로 보드(600)는 전원 공급부(700)로부터 공급되는 전원 전압과 타이밍 제어부(800)로부터 공급되는 신호를 커넥터(500)에 공급할 수 있다.
전원 공급부(700)는 제2 회로 보드(600) 상에 실장되어 전원 전압을 공급할 수 있다. 예를 들어, 전원 공급부(700)는 고전위 전압 또는 구동 전압을 생성하여 표시 패널(100)의 고전위 라인에 공급할 수 있고, 저전위 전압을 생성하여 저전위 라인에 공급할 수 있으며, 초기화 전압을 생성하여 초기화 전압 라인에 공급할 수 있다.
타이밍 제어부(800)는 제2 회로 보드(600) 상에 실장되고, 제2 회로 보드(600) 상에 마련된 유저 커넥터를 통해 표시 구동 시스템 또는 그래픽 장치로부터 공급되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 타이밍 제어부(800)는 타이밍 동기 신호를 기초로 영상 데이터를 화소 배치 구조에 알맞도록 정렬하여 디지털 비디오 데이터를 생성할 수 있고, 생성된 디지털 비디오 데이터를 표시 구동부(300)에 공급할 수 있다. 타이밍 제어부(800)는 타이밍 동기 신호를 기초로 데이터 제어 신호와 게이트 제어 신호를 생성할 수 있다. 타이밍 제어부(800)는 데이터 제어 신호를 기초로 표시 구동부(300)의 데이터 전압의 공급 타이밍을 제어할 수 있고, 게이트 제어 신호를 기초로 표시 구동부(300)의 게이트 신호의 공급 타이밍을 제어할 수 있다.
도 2는 일 실시예에 따른 연성 필름을 나타내는 평면도이고, 도 3은 도 2의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이며, 도 4는 도 3의 A1 영역의 확대도이다.
도 2 내지 도 4를 참조하면, 연성 필름(200)은 제1 내지 제3 입력 패드부(IPD1, IPD2, IPD3), 제1 및 제2 전압 라인(VL1, VL2), 입력 라인(IL), 출력 라인(OL), 및 제1 내지 제3 출력 패드부(OPD1, OPD2, OPD3)를 포함할 수 있다.
제1 입력 패드부(IPD1)는 연성 필름(200)의 일측 가장자리에 배치될 수 있다. 예를 들어, 제1 입력 패드부들(IPD1)은 연성 필름(200)의 하측 가장자리에서 연성 필름(200)의 모서리와 인접하게 배치될 수 있다. 제1 입력 패드부들(IPD1) 중 일부는 연성 필름(200)의 좌측에 배치될 수 있고, 제1 입력 패드부들(IPD1) 중 다른 일부는 연성 필름(200)의 우측에 배치될 수 있다. 제1 입력 패드부(IPD1)는 제1 회로 보드(400)의 출력 단자에 접속될 수 있다. 제1 입력 패드부(IPD1)는 제1 회로 보드(400), 케이블(500), 및 제2 회로 보드(600)를 통해 전원 공급부(700)로부터 수신된 제1 전압을 제1 전압 라인(VL1)에 공급할 수 있다. 예를 들어, 제1 전압은 고전위 전압 또는 구동 전압일 수 있으나, 이에 한정되지 않는다. 제1 입력 패드부들(IPD1)의 개수는 연성 필름(200)의 형상 및 제1 전압 라인들(VL1)의 설계에 따라 변경될 수 있다.
제2 입력 패드부(IPD2)는 연성 필름(200)의 일측 가장자리에 배치될 수 있다. 예를 들어, 제2 입력 패드부들(IPD2)은 연성 필름(200)의 하측 가장자리에서 제1 입력 패드부(IPD1)와 제3 입력 패드부(IPD3) 사이에 배치될 수 있다. 제2 입력 패드부들(IPD2) 중 일부는 연성 필름(200)의 좌측에 배치될 수 있고, 제2 입력 패드부들(IPD2) 중 다른 일부는 연성 필름(200)의 우측에 배치될 수 있다. 제2 입력 패드부(IPD2)는 제1 회로 보드(400)의 출력 단자에 접속될 수 있다. 제2 입력 패드부(IPD2)는 제1 회로 보드(400), 케이블(500), 및 제2 회로 보드(600)를 통해 전원 공급부(700)로부터 수신된 제2 전압을 제2 전압 라인(VL2)에 공급할 수 있다. 제2 전압은 제1 전압보다 낮을 수 있다. 예를 들어, 제2 전압은 저전위 전압일 수 있으나, 이에 한정되지 않는다. 제2 입력 패드부들(IPD2)의 개수는 연성 필름(200)의 형상 및 제2 전압 라인들(VL2)의 설계에 따라 변경될 수 있다.
제3 입력 패드부(IPD3)는 연성 필름(200)의 일측 가장자리에 배치될 수 있다. 예를 들어, 제3 입력 패드부들(IPD3)은 연성 필름(200)의 하측 가장자리에서 제2 입력 패드부들(IPD2) 사이에 배치될 수 있다. 제3 입력 패드부들(IPD3)은 표시 구동부(300)의 하측에 배치될 수 있다. 제3 입력 패드부(IPD3)는 제1 회로 보드(400)의 출력 단자에 접속될 수 있다. 제3 입력 패드부(IPD3)는 제1 회로 보드(400), 케이블(500), 및 제2 회로 보드(600)를 통해 전원 공급부(700)로부터 수신된 전원 전압 및 타이밍 제어부(800)로부터 공급되는 신호를 입력 라인(IL)에 공급할 수 있다. 제3 입력 패드부들(IPD3)의 개수는 연성 필름(200)의 형상 및 입력 라인들(IL)의 설계에 따라 변경될 수 있다.
제1 전압 라인(VL1)은 제1 입력 패드부(IPD1) 및 제1 출력 패드부(OPD1) 사이에 접속될 수 있다. 제1 전압 라인(VL1)은 제1 입력 패드부(IPD1)로부터 수신된 제1 전압을 제1 출력 패드부(OPD1)에 공급할 수 있다. 제1 전압 라인들(VL1)은 연성 필름(200)의 양측 가장자리에 배치될 수 있다. 예를 들어, 제1 전압 라인들(VL1)은 연성 필름(200)의 좌측 가장자리 및 우측 가장자리에 배치될 수 있다.
제1 전압 라인(VL1)은 제1 수직 전압 라인들(VVL1) 및 제1 수평 전압 라인들(HVL1)을 포함할 수 있다. 제1 수직 전압 라인들(VVL1)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제1 수직 전압 라인들(VVL1)은 서로 인접하게 배치되어 제1 입력 패드부(IPD1)로부터 제1 출력 패드부(OPD1)까지 연장될 수 있다. 제1 수직 전압 라인들(VVL1)의 라인 저항은 실질적으로 동일할 수 있다. 예를 들어, 제1 수직 전압 라인들(VVL1)의 길이가 실질적으로 동일한 경우, 제1 수직 전압 라인들(VVL1)의 폭은 실질적으로 동일할 수 있다. 다른 예를 들어, 제1 수직 전압 라인들(VVL1)의 길이가 커질수록 제1 수직 전압 라인들(VVL1)의 폭은 커질 수 있다.
제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향)으로 연장되어 인접한 제1 수직 전압 라인들(VVL1) 사이에 접속될 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제1 수평 전압 라인들(HVL1)은 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결할 수 있다. 제1 수평 전압 라인들(HVL1)의 라인 저항은 실질적으로 동일할 수 있다. 예를 들어, 제1 수평 전압 라인들(HVL1)의 길이 및 폭은 실질적으로 동일할 수 있다.
도 4에서, 제1 수평 전압 라인들(HVL1)의 폭은 제1 수직 전압 라인들(VVL1)의 폭 이상일 수 있다. 제1 수직 전압 라인들(VVL1)은 제1 폭(W1)을 가질 수 있고, 제1 수평 전압 라인들(HVL1)은 제1 폭(W1) 이상의 제2 폭(W2)을 가질 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 수직 전압 라인들(VVL1)보다 크거나 같은 폭을 가짐으로써, 제1 수직 전압 라인들(VVL1) 각각에 접속된 표시 패널(100)의 로드 저항들의 크기가 다른 경우에도 제1 수직 전압 라인들(VVL1)에 흐르는 전류의 크기 편차를 최소화할 수 있다.
제2 전압 라인(VL2)은 제2 입력 패드부(IPD2) 및 제2 출력 패드부(OPD2) 사이에 접속될 수 있다. 제2 전압 라인(VL2)은 제2 입력 패드부(IPD2)로부터 수신된 제2 전압을 제2 출력 패드부(OPD2)에 공급할 수 있다. 제2 전압 라인들(VL2)은 제1 전압 라인들(VL1) 및 표시 구동부(300) 사이에 배치될 수 있다. 예를 들어, 제2 전압 라인들(VL2)은 표시 구동부(300)의 좌측 및 우측에 배치될 수 있다.
제2 전압 라인(VL2)은 제2 수직 전압 라인들(VVL2) 및 제2 수평 전압 라인들(HVL2)을 포함할 수 있다. 제2 수직 전압 라인들(VVL2)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제2 수직 전압 라인들(VVL2)은 서로 인접하게 배치되어 제2 입력 패드부(IPD2)로부터 제2 출력 패드부(OPD2)까지 연장될 수 있다. 제2 수직 전압 라인들(VVL2)의 라인 저항은 실질적으로 동일할 수 있다. 예를 들어, 제2 수직 전압 라인들(VVL2)의 길이가 실질적으로 동일한 경우, 제2 수직 전압 라인들(VVL2)의 폭은 실질적으로 동일할 수 있다. 다른 예를 들어, 제2 수직 전압 라인들(VVL2)의 길이가 커질수록 제2 수직 전압 라인들(VVL2)의 폭은 커질 수 있다.
제2 수평 전압 라인들(HVL2)은 제1 방향(X축 방향)으로 연장되어 인접한 제2 수직 전압 라인들(VVL2) 사이에 접속될 수 있다. 제2 수평 전압 라인들(HVL2)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제2 수평 전압 라인들(HVL2)은 인접한 제2 수직 전압 라인들(VVL2)을 전기적으로 연결할 수 있다. 제2 수평 전압 라인들(HVL2)의 라인 저항은 실질적으로 동일할 수 있다. 예를 들어, 제2 수평 전압 라인들(HVL2)의 길이 및 폭은 실질적으로 동일할 수 있다.
제2 수평 전압 라인들(HVL2)의 폭은 제2 수직 전압 라인들(VVL2)의 폭 이상일 수 있다. 제2 수평 전압 라인들(HVL2)은 제2 수직 전압 라인들(VVL2)보다 크거나 같은 폭을 가짐으로써, 제2 수직 전압 라인들(VVL2) 각각에 접속된 표시 패널(100)의 로드 저항들의 크기가 다른 경우에도 제2 수직 전압 라인들(VVL2)에 흐르는 전류의 크기 편차를 최소화할 수 있다.
입력 라인(IL)은 제3 입력 패드부(IPD3) 및 표시 구동부(300) 사이에 접속될 수 있다. 입력 라인들(IL)은 표시 구동부(300)의 하측에서 제2 전압 라인들(VL2) 사이에 배치될 수 있다. 입력 라인(IL)은 제3 입력 패드부(IPD3)로부터 수신된 전원 전압 또는 신호를 표시 구동부(300)에 공급할 수 있다. 입력 라인들(IL)의 일부는 제3 입력 패드부(IPD3)로부터 제2 방향(Y축 방향)으로 연장되어 표시 구동부(300)의 하측 입력 단자에 접속될 수 있다. 입력 라인들(IL)의 다른 일부는 제3 입력 패드부(IPD3)로부터 제2 방향(Y축 방향)으로 연장되고 적어도 한 번 절곡되어 표시 구동부(300)의 상측 입력 단자에 접속될 수 있다.
출력 라인(OL)은 표시 구동부(300) 및 제3 출력 패드부(OPD3) 사이에 접속될 수 있다. 출력 라인들(OL)은 표시 구동부(300)의 상측에서 제2 전압 라인들(VL2) 사이에 배치될 수 있다. 출력 라인(OL)은 표시 구동부(300)로부터 수신된 전압 또는 신호를 제3 출력 패드부(OPD3)에 공급할 수 있다. 출력 라인들(OL)은 표시 구동부(300)의 상측에 배치된 출력 단자로부터 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다.
제1 출력 패드부(OPD1)는 연성 필름(200)의 타측 가장자리에 배치될 수 있다. 예를 들어, 제1 출력 패드부들(OPD1)은 연성 필름(200)의 상측 가장자리에서 연성 필름(200)의 모서리와 인접하게 배치될 수 있다. 제1 출력 패드부들(OPD1) 중 일부는 연성 필름(200)의 좌측에 배치될 수 있고, 제1 출력 패드부들(OPD1) 중 다른 일부는 연성 필름(200)의 우측에 배치될 수 있다. 제1 출력 패드부(OPD1)는 표시 패널(100)의 패드부에 접속될 수 있다. 제1 출력 패드부(OPD1)는 제1 전압 라인(VL1)으로부터 수신된 제1 전압을 패드부에 공급할 수 있다. 제1 출력 패드부들(OPD1)의 개수는 제1 입력 패드들(IPD1)의 개수에 대응될 수 있다.
제2 출력 패드부(OPD2)는 연성 필름(200)의 타측 가장자리에 배치될 수 있다. 예를 들어, 제2 출력 패드부들(OPD2)은 연성 필름(200)의 상측 가장자리에서 제1 출력 패드부(OPD1)와 제3 출력 패드부(OPD3) 사이에 배치될 수 있다. 제2 출력 패드부들(OPD2) 중 일부는 연성 필름(200)의 좌측에 배치될 수 있고, 제2 출력 패드부들(OPD2) 중 다른 일부는 연성 필름(200)의 우측에 배치될 수 있다. 제2 출력 패드부(OPD2)는 표시 패널(100)의 패드부에 접속될 수 있다. 제2 출력 패드부(OPD2)는 제2 전압 라인(VL2)으로부터 수신된 제2 전압을 패드부에 공급할 수 있다. 제2 출력 패드부들(OPD2)의 개수는 제2 입력 패드들(IPD2)의 개수에 대응될 수 있다.
제3 출력 패드부(OPD3)는 연성 필름(200)의 타측 가장자리에 배치될 수 있다. 예를 들어, 제3 출력 패드부들(OPD3)은 연성 필름(200)의 상측 가장자리에서 제2 출력 패드부들(OPD2) 사이에 배치될 수 있다. 제3 출력 패드부들(OPD3)은 표시 구동부(300)의 상측에 배치될 수 있다. 제3 출력 패드부(OPD3)는 표시 패널(100)의 패드부에 접속될 수 있다. 제2 출력 패드부(OPD2)는 표시 구동부(300)로부터 수신된 전압 또는 신호를 패드부에 공급할 수 있다. 제3 출력 패드부들(OPD3)의 개수는 표시 구동부(300)의 출력에 따라 변경될 수 있다.
도 5는 일 실시예에 따른 표시 장치에서, 제1 전압 라인의 라인 저항 및 표시 패널의 로드 저항을 나타내는 회로도이다.
도 5를 참조하면, 연성 필름(200)은 제1 전압 라인(VL1)을 포함할 수 있다. 제1 전압 라인(VL1)은 제1 입력 패드부(IPD1) 및 제1 출력 패드부(OPD1) 사이에 접속될 수 있다. 제1 전압 라인(VL1)은 제1 입력 패드부(IPD1)로부터 수신된 제1 전압을 제1 출력 패드부(OPD1)에 공급할 수 있다. 제1 출력 패드부(OPD1)는 패드부를 통해 표시 패널(100)에 전기적으로 연결될 수 있다.
제1 전압 라인(VL1)은 제1 수직 전압 라인들(VVL1) 및 제1 수평 전압 라인들(HVL1)을 포함할 수 있다. 제1 수직 전압 라인들(VVL1)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제1 수직 전압 라인들(VVL1)은 서로 인접하게 배치되어 제1 입력 패드부(IPD1)로부터 제1 출력 패드부(OPD1)까지 연장될 수 있다. 제1 수직 전압 라인들(VVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향)으로 연장되어 인접한 제1 수직 전압 라인들(VVL1) 사이에 접속될 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제1 수평 전압 라인들(HVL1)은 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결할 수 있다. 제1 수평 전압 라인들(HVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 전압 라인(VL1)은 제1 입력 패드부(IPD1)로부터 제1 전압에 대응되는 입력 전류(I)를 수신할 수 있다. 입력 전류(I)는 제1 전압 라인(VL1)의 라인 저항에 따라 분배될 수 있고, 분배된 전류들 각각은 제1 입력 패드부(IPD1)와 마주하는 제1 수직 전압 라인들(VVL1) 각각에 흐를 수 있다. 제1 수직 전압 라인들(VVL1) 각각은 제1 라인 저항들(R1)을 포함할 수 있고, 제1 수평 전압 라인들(HVL1) 각각은 제2 라인 저항(R2)을 포함할 수 있다. 여기에서, 제1 라인 저항(R1)은 단위 길이에 대한 제1 수직 전압 라인(VVL1)의 라인 저항일 수 있고, 제2 라인 저항(R2)은 단위 길이에 대한 제2 수직 전압 라인(VVL2)의 라인 저항일 수 있다. 도 4에서, 제1 수평 전압 라인(HVL1)의 제2 폭(W2)이 제1 수직 전압 라인(VVL1)의 제1 폭(W1) 이상인 경우, 제2 라인 저항(R2)의 크기는 제1 라인 저항(R1)의 크기 이하일 수 있다. 따라서, 제1 수직 전압 라인(VVL1)에 흐르는 전류는 제1 수평 전압 라인(HVL1)을 통해 인접한 제1 수직 전압 라인(VVL1)으로 흐를 수 있다. 제1 라인 저항들(R1)의 개수는 제1 수직 전압 라인(VVL1)의 길이에 비례할 수 있고, 제1 라인 저항들(R1)의 개수는 도 5의 도시에 한정되지 않는다.
표시 패널(100)은 패드부를 통해 제1 수직 전압 라인들(VVL1) 각각에 접속될 수 있다. 표시 패널(100)은 제1 내지 제6 로드 저항(RL1, RL2, RL3, RL4, RL5, RL6)을 포함할 수 있고, 제1 내지 제6 로드 저항(RL1, RL2, RL3, RL4, RL5, RL6) 중 적어도 일부의 크기는 서로 다를 수 있다. 제1 전압 라인(VL1)이 제1 수평 전압 라인들(HVL1)을 포함하지 않는 경우, 제1 내지 제6 로드 저항(RL1, RL2, RL3, RL4, RL5, RL6) 중 상대적으로 작은 로드 저항에 연결된 제1 수직 전압 라인(VVL1)에는 상대적으로 큰 전류가 흐를 수 있고, 제1 내지 제6 로드 저항(RL1, RL2, RL3, RL4, RL5, RL6) 중 상대적으로 큰 로드 저항에 연결된 제1 수직 전압 라인(VVL1)에는 상대적으로 작은 전류가 흐를 수 있다. 따라서, 제1 전압 라인(VL1)이 제1 수평 전압 라인들(HVL1)을 포함하지 않는 경우, 전류가 제1 수직 전압 라인들(VVL1) 중 일부에 집중되어 발화 또는 발연이 연성 필름(200)에 발생할 수 있다.
제1 전압 라인(VL1)은 제1 수평 전압 라인들(HVL1)을 포함함으로써, 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결할 수 있다. 제1 수평 전압 라인들(HVL1)은 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결함으로써, 제1 내지 제6 로드 저항(RL1, RL2, RL3, RL4, RL5, RL6) 중 상대적으로 작은 로드 저항에 연결된 제1 수직 전압 라인(VVL1)에 흐르는 전류의 크기와 상대적으로 큰 로드 저항에 연결된 제1 수직 전압 라인(VVL1)에 흐르는 전류의 크기 간의 편차를 최소화할 수 있다. 예를 들어, 제2 내지 제5 로드 저항(RL2, RL3, RL4, RL5)의 크기가 5k 옴(Ohm)에 해당하고, 제1 로드 저항(RL1)의 크기가 1k 옴(Ohm)에 해당하며, 제6 로드 저항(RL6)의 크기가 10k 옴(Ohm)에 해당하는 경우에도, 제1 내지 제6 로드 저항(RL1, RL2, RL3, RL4, RL5, RL6) 각각에 연결된 전류들(I1, I2, I3, I4, I5, I6)의 크기 편차를 최소화할 수 있다. 따라서, 제1 전압 라인(VL1)이 제1 수평 전압 라인들(HVL1)을 포함함으로써, 전류가 제1 수직 전압 라인들(VVL1) 중 일부에 집중되는 것을 방지하여 연성 필름(200)의 발화 또는 발연을 방지할 수 있다.
도 6은 다른 실시예에 따른 연성 필름을 나타내는 평면도이고, 도 7은 도 6의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다. 도 6 및 도 7의 연성 필름(200)은 도 2 및 도 3의 연성 필름(200)에서 제2 전압 라인(VL2)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 6 및 도 7을 참조하면, 연성 필름(200)은 제1 내지 제3 입력 패드부(IPD1, IPD2, IPD3), 제1 및 제2 전압 라인(VL1, VL2), 입력 라인(IL), 출력 라인(OL), 및 제1 내지 제3 출력 패드부(OPD1, OPD2, OPD3)를 포함할 수 있다.
제1 전압 라인(VL1)은 제1 입력 패드부(IPD1) 및 제1 출력 패드부(OPD1) 사이에 접속될 수 있다. 제1 전압 라인(VL1)은 제1 입력 패드부(IPD1)로부터 수신된 제1 전압을 제1 출력 패드부(OPD1)에 공급할 수 있다. 예를 들어, 제1 전압은 고전위 전압 또는 구동 전압일 수 있으나, 이에 한정되지 않는다. 제1 전압 라인들(VL1)은 연성 필름(200)의 양측 가장자리에 배치될 수 있다. 제1 전압 라인들(VL1)은 연성 필름(200)의 좌측 가장자리 및 우측 가장자리에 배치될 수 있다.
제1 전압 라인(VL1)은 제1 수직 전압 라인들(VVL1) 및 제1 수평 전압 라인들(HVL1)을 포함할 수 있다. 제1 수직 전압 라인들(VVL1)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제1 수직 전압 라인들(VVL1)은 서로 인접하게 배치되어 제1 입력 패드부(IPD1)로부터 제1 출력 패드부(OPD1)까지 연장될 수 있다. 제1 수직 전압 라인들(VVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향)으로 연장되어 인접한 제1 수직 전압 라인들(VVL1) 사이에 접속될 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제1 수평 전압 라인들(HVL1)은 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결할 수 있다. 제1 수평 전압 라인들(HVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)의 폭은 제1 수직 전압 라인들(VVL1)의 폭 이상일 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 수직 전압 라인들(VVL1)보다 크거나 같은 폭을 가짐으로써, 제1 수직 전압 라인들(VVL1) 각각에 접속된 표시 패널(100)의 로드 저항들의 크기가 다른 경우에도 제1 수직 전압 라인들(VVL1)에 흐르는 전류의 크기 편차를 최소화할 수 있다.
제2 전압 라인(VL2)은 제2 입력 패드부(IPD2) 및 제2 출력 패드부(OPD2) 사이에 접속될 수 있다. 제2 전압 라인(VL2)은 제2 입력 패드부(IPD2)로부터 수신된 제2 전압을 제2 출력 패드부(OPD2)에 공급할 수 있다. 제2 전압은 제1 전압보다 낮을 수 있다. 예를 들어, 제2 전압은 저전위 전압일 수 있으나, 이에 한정되지 않는다. 제2 전압 라인들(VL2)은 제1 전압 라인들(VL1) 및 표시 구동부(300) 사이에 배치될 수 있다. 예를 들어, 제2 전압 라인들(VL2)은 표시 구동부(300)의 좌측 및 우측에 배치될 수 있다.
제2 전압 라인들(VL2)은 제2 방향(Y축 방향)으로 나란하게 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제2 전압 라인들(VL2)은 서로 인접하게 배치되어 제2 입력 패드부(IPD2)로부터 제2 출력 패드부(OPD2)까지 연장될 수 있다. 제2 전압 라인들(VL2)의 라인 저항은 실질적으로 동일할 수 있다.
도 8은 또 다른 실시예에 따른 연성 필름을 나타내는 평면도이고, 도 9는 도 8의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다. 도 8 및 도 9의 연성 필름(200)은 도 2 및 도 3의 연성 필름(200)에서 제1 및 제2 입력 패드부(IPD1, IPD2), 제1 및 제2 전압 라인(VL1, VL2), 제1 및 제2 출력 패드부(OPD1, OPD2)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 8 및 도 9를 참조하면, 연성 필름(200)은 제1 내지 제3 입력 패드부(IPD1, IPD2, IPD3), 제1 및 제2 전압 라인(VL1, VL2), 입력 라인(IL), 출력 라인(OL), 및 제1 내지 제3 출력 패드부(OPD1, OPD2, OPD3)를 포함할 수 있다.
제1 입력 패드부(IPD1)는 연성 필름(200)의 일측 가장자리에 배치될 수 있다. 예를 들어, 제1 입력 패드부들(IPD1)은 연성 필름(200)의 하측 가장자리에서 연성 필름(200)의 좌측 모서리와 인접하게 배치될 수 있다. 제1 입력 패드부(IPD1)는 제1 회로 보드(400)의 출력 단자에 접속될 수 있다. 제1 입력 패드부(IPD1)는 제1 회로 보드(400), 케이블(500), 및 제2 회로 보드(600)를 통해 전원 공급부(700)로부터 수신된 제1 전압을 제1 전압 라인(VL1)에 공급할 수 있다. 예를 들어, 제1 전압은 고전위 전압 또는 구동 전압일 수 있으나, 이에 한정되지 않는다. 제1 입력 패드부들(IPD1)의 개수는 연성 필름(200)의 형상 및 제1 전압 라인들(VL1)의 설계에 따라 변경될 수 있다.
제2 입력 패드부(IPD2)는 연성 필름(200)의 일측 가장자리에 배치될 수 있다. 예를 들어, 제2 입력 패드부들(IPD2)은 연성 필름(200)의 하측 가장자리에서 연성 필름(200)의 우측 모서리와 인접하게 배치될 수 있다. 제2 입력 패드부(IPD2)는 제1 회로 보드(400)의 출력 단자에 접속될 수 있다. 제2 입력 패드부(IPD2)는 제1 회로 보드(400), 케이블(500), 및 제2 회로 보드(600)를 통해 전원 공급부(700)로부터 수신된 제2 전압을 제2 전압 라인(VL2)에 공급할 수 있다. 제2 전압은 제1 전압보다 낮을 수 있다. 예를 들어, 제2 전압은 저전위 전압일 수 있으나, 이에 한정되지 않는다. 제2 입력 패드부들(IPD2)의 개수는 연성 필름(200)의 형상 및 제2 전압 라인들(VL2)의 설계에 따라 변경될 수 있다.
제1 전압 라인(VL1)은 제1 입력 패드부(IPD1) 및 제1 출력 패드부(OPD1) 사이에 접속될 수 있다. 제1 전압 라인(VL1)은 제1 입력 패드부(IPD1)로부터 수신된 제1 전압을 제1 출력 패드부(OPD1)에 공급할 수 있다. 제1 전압 라인(VL1)은 연성 필름(200)의 좌측 가장자리에 배치될 수 있다. 제1 전압 라인(VL1)은 표시 구동부(300)의 좌측에 배치될 수 있다.
제1 전압 라인(VL1)은 제1 수직 전압 라인들(VVL1) 및 제1 수평 전압 라인들(HVL1)을 포함할 수 있다. 제1 수직 전압 라인들(VVL1)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제1 수직 전압 라인들(VVL1)은 서로 인접하게 배치되어 제1 입력 패드부(IPD1)로부터 제1 출력 패드부(OPD1)까지 연장될 수 있다. 제1 수직 전압 라인들(VVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향)으로 연장되어 인접한 제1 수직 전압 라인들(VVL1) 사이에 접속될 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제1 수평 전압 라인들(HVL1)은 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결할 수 있다. 제1 수평 전압 라인들(HVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)의 폭은 제1 수직 전압 라인들(VVL1)의 폭 이상일 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 수직 전압 라인들(VVL1)보다 크거나 같은 폭을 가짐으로써, 제1 수직 전압 라인들(VVL1) 각각에 접속된 표시 패널(100)의 로드 저항들의 크기가 다른 경우에도 제1 수직 전압 라인들(VVL1)에 흐르는 전류의 크기 편차를 최소화할 수 있다.
제2 전압 라인(VL2)은 제2 입력 패드부(IPD2) 및 제2 출력 패드부(OPD2) 사이에 접속될 수 있다. 제2 전압 라인(VL2)은 제2 입력 패드부(IPD2)로부터 수신된 제2 전압을 제2 출력 패드부(OPD2)에 공급할 수 있다. 제2 전압 라인(VL2)은 연성 필름(200)의 우측 가장자리에 배치될 수 있다. 제2 전압 라인(VL2)은 표시 구동부(300)의 우측에 배치될 수 있다.
제2 전압 라인(VL2)은 제2 수직 전압 라인들(VVL2) 및 제2 수평 전압 라인들(HVL2)을 포함할 수 있다. 제2 수직 전압 라인들(VVL2)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제2 수직 전압 라인들(VVL2)은 서로 인접하게 배치되어 제2 입력 패드부(IPD2)로부터 제2 출력 패드부(OPD2)까지 연장될 수 있다. 제2 수직 전압 라인들(VVL2)의 라인 저항은 실질적으로 동일할 수 있다.
제2 수평 전압 라인들(HVL2)은 제1 방향(X축 방향)으로 연장되어 인접한 제2 수직 전압 라인들(VVL2) 사이에 접속될 수 있다. 제2 수평 전압 라인들(HVL2)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제2 수평 전압 라인들(HVL2)은 인접한 제2 수직 전압 라인들(VVL2)을 전기적으로 연결할 수 있다. 제2 수평 전압 라인들(HVL2)의 라인 저항은 실질적으로 동일할 수 있다.
제2 수평 전압 라인들(HVL2)의 폭은 제2 수직 전압 라인들(VVL2)의 폭 이상일 수 있다. 제2 수평 전압 라인들(HVL2)은 제2 수직 전압 라인들(VVL2)보다 크거나 같은 폭을 가짐으로써, 제2 수직 전압 라인들(VVL2) 각각에 접속된 표시 패널(100)의 로드 저항들의 크기가 다른 경우에도 제2 수직 전압 라인들(VVL2)에 흐르는 전류의 크기 편차를 최소화할 수 있다.
제1 출력 패드부(OPD1)는 연성 필름(200)의 타측 가장자리에 배치될 수 있다. 예를 들어, 제1 출력 패드부들(OPD1)은 연성 필름(200)의 상측 가장자리에서 연성 필름(200)의 좌측 모서리와 인접하게 배치될 수 있다. 제1 출력 패드부(OPD1)는 표시 패널(100)의 패드부에 접속될 수 있다. 제1 출력 패드부(OPD1)는 제1 전압 라인(VL1)으로부터 수신된 제1 전압을 패드부에 공급할 수 있다. 제1 출력 패드부들(OPD1)의 개수는 제1 입력 패드들(IPD1)의 개수에 대응될 수 있다.
제2 출력 패드부(OPD2)는 연성 필름(200)의 타측 가장자리에 배치될 수 있다. 예를 들어, 제2 출력 패드부들(OPD2)은 연성 필름(200)의 상측 가장자리에서 연성 필름(200)의 우측 모서리와 인접하게 배치될 수 있다. 제2 출력 패드부(OPD2)는 표시 패널(100)의 패드부에 접속될 수 있다. 제2 출력 패드부(OPD2)는 제2 전압 라인(VL2)으로부터 수신된 제2 전압을 패드부에 공급할 수 있다. 제2 출력 패드부들(OPD2)의 개수는 제2 입력 패드들(IPD2)의 개수에 대응될 수 있다.
도 10은 또 다른 실시예에 따른 연성 필름을 나타내는 평면도이고, 도 11은 도 10의 제1 전압 라인 및 제2 전압 라인을 나타내는 도면이다. 도 10 및 도 11의 연성 필름(200)은 도 8 및 도 9의 연성 필름(200)에서 제2 전압 라인(VL2)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 10 및 도 11을 참조하면, 연성 필름(200)은 제1 내지 제3 입력 패드부(IPD1, IPD2, IPD3), 제1 및 제2 전압 라인(VL1, VL2), 입력 라인(IL), 출력 라인(OL), 및 제1 내지 제3 출력 패드부(OPD1, OPD2, OPD3)를 포함할 수 있다.
제1 전압 라인(VL1)은 제1 입력 패드부(IPD1) 및 제1 출력 패드부(OPD1) 사이에 접속될 수 있다. 제1 전압 라인(VL1)은 제1 입력 패드부(IPD1)로부터 수신된 제1 전압을 제1 출력 패드부(OPD1)에 공급할 수 있다. 예를 들어, 제1 전압은 고전위 전압 또는 구동 전압일 수 있으나, 이에 한정되지 않는다. 제1 전압 라인(VL1)은 연성 필름(200)의 좌측 가장자리에 배치될 수 있다. 제1 전압 라인(VL1)은 표시 구동부(300)의 좌측에 배치될 수 있다.
제1 전압 라인(VL1)은 제1 수직 전압 라인들(VVL1) 및 제1 수평 전압 라인들(HVL1)을 포함할 수 있다. 제1 수직 전압 라인들(VVL1)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제1 수직 전압 라인들(VVL1)은 서로 인접하게 배치되어 제1 입력 패드부(IPD1)로부터 제1 출력 패드부(OPD1)까지 연장될 수 있다. 제1 수직 전압 라인들(VVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향)으로 연장되어 인접한 제1 수직 전압 라인들(VVL1) 사이에 접속될 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 방향(X축 방향) 및 제2 방향(Y축 방향) 사이의 대각선 방향으로 이격될 수 있으나, 이에 한정되지 않는다. 제1 수평 전압 라인들(HVL1)은 인접한 제1 수직 전압 라인들(VVL1)을 전기적으로 연결할 수 있다. 제1 수평 전압 라인들(HVL1)의 라인 저항은 실질적으로 동일할 수 있다.
제1 수평 전압 라인들(HVL1)의 폭은 제1 수직 전압 라인들(VVL1)의 폭 이상일 수 있다. 제1 수평 전압 라인들(HVL1)은 제1 수직 전압 라인들(VVL1)보다 크거나 같은 폭을 가짐으로써, 제1 수직 전압 라인들(VVL1) 각각에 접속된 표시 패널(100)의 로드 저항들의 크기가 다른 경우에도 제1 수직 전압 라인들(VVL1)에 흐르는 전류의 크기 편차를 최소화할 수 있다.
제2 전압 라인(VL2)은 제2 입력 패드부(IPD2) 및 제2 출력 패드부(OPD2) 사이에 접속될 수 있다. 제2 전압 라인(VL2)은 제2 입력 패드부(IPD2)로부터 수신된 제2 전압을 제2 출력 패드부(OPD2)에 공급할 수 있다. 제2 전압은 제1 전압보다 낮을 수 있다. 예를 들어, 제2 전압은 저전위 전압일 수 있으나, 이에 한정되지 않는다. 제2 전압 라인(VL2)은 연성 필름(200)의 우측 가장자리에 배치될 수 있다. 제2 전압 라인(VL2)은 표시 구동부(300)의 우측에 배치될 수 있다.
제2 전압 라인(VL2)은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격될 수 있다. 제2 전압 라인들(VL2)은 서로 인접하게 배치되어 제2 입력 패드부(IPD2)로부터 제2 출력 패드부(OPD2)까지 연장될 수 있다. 제2 전압 라인들(VL2)의 라인 저항은 실질적으로 동일할 수 있다.
도 12는 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 12를 참조하면, 표시 패널(100)의 표시 영역(DA)은 화소들(SP)을 포함할 수 있다.
화소들(SP) 각각은 고전위 라인(VDL), 데이터 라인(DL), 초기화 전압 라인(VIL), 게이트 라인(GL), 및 저전위 라인(VSL)에 접속될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각은 제1 내지 제3 트랜지스터(ST1, ST2, ST3), 제1 커패시터(C1), 및 복수의 발광 소자(ED)를 포함할 수 있다.
제1 트랜지스터(ST1)는 게이트 전극, 드레인 전극, 및 소스 전극을 포함할 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제1 노드(N1)에 접속되고, 드레인 전극은 고전위 라인(VDL)에 접속되며, 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(ST1)는 게이트 전극에 인가되는 데이터 전압을 기초로 드레인-소스 간 전류(또는, 구동 전류)를 제어할 수 있다.
발광 소자들(ED)은 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함할 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 직렬로 연결될 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 구동 전류를 수신하여 발광할 수 있다. 발광 소자(ED)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 예를 들어, 발광 소자(ED)는 무기 반도체를 포함하는 무기 발광 소자일 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 발광 소자(ED)는 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 초소형 발광 다이오드(Micro LED), 또는 양자점 발광층을 포함하는 양자점 발광 소자(Quantum Dot LED)를 포함할 수 있다.
제1 발광 소자(ED1)의 제1 전극은 제2 노드(N2)에 접속되고 제1 발광 소자(ED1)의 제2 전극은 제3 노드(N3)에 접속될 수 있다. 제1 발광 소자(ED1)의 제1 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제3 트랜지스터(ST3)의 드레인 전극, 및 제1 커패시터(C1)의 제2 커패시터 전극에 접속될 수 있다. 제1 발광 소자(ED1)의 제2 전극은 제3 노드(N3)를 통해 제2 발광 소자(ED2)의 제1 전극에 접속될 수 있다.
제2 발광 소자(ED2)의 제1 전극은 제3 노드(N3)에 접속되고 제2 발광 소자(ED2)의 제2 전극은 저전위 라인(VSL)에 접속될 수 있다. 제2 발광 소자(ED2)의 제1 전극은 제3 노드(N3)를 통해 제1 발광 소자(ED1)의 제2 전극에 접속될 수 있다.
제2 트랜지스터(ST2)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(ST1)의 게이트 전극인 제1 노드(N1)를 전기적으로 연결할 수 있다. 제2 트랜지스터(ST2)는 게이트 신호를 기초로 턴-온됨으로써, 데이터 전압을 제1 노드(N1)에 공급할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 데이터 라인(DL)에 접속되며, 소스 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(ST2)의 소스 전극은 제1 노드(N1)를 통해 제1 트랜지스터(ST1)의 게이트 전극 및 제1 커패시터(C1)의 제1 커패시터 전극에 접속될 수 있다.
제3 트랜지스터(ST3)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 초기화 전압 라인(VIL)과 제1 트랜지스터(ST1)의 소스 전극인 제2 노드(N2)를 전기적으로 연결할 수 있다. 제3 트랜지스터(ST3)는 게이트 신호를 기초로 턴-온됨으로써, 초기화 전압을 제2 노드(N2)에 공급할 수 있다. 제3 트랜지스터(ST3)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 초기화 전압 라인(VIL)에 접속될 수 있다. 제3 트랜지스터(ST3)의 드레인 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제1 커패시터(C1)의 제2 커패시터 전극, 및 제1 발광 소자(ED1)의 제1 전극에 접속될 수 있다.
도 13은 일 실시예에 따른 표시 장치의 발광 소자층을 나타내는 평면도이고, 도 14는 도 13의 선 I-I', II-II' 및 III-III'을 따라 자른 단면도이며, 도 15는 도 13의 선 IV-IV'을 따라 자른 단면도이다.
도 13 내지 도 15를 참조하면, 표시 장치는 기판(SUB), 박막 트랜지스터층(TFTL), 및 발광 소자층(EML)을 포함할 수 있다.
기판(SUB)은 표시 장치를 지지할 수 있다. 기판(SUB)은 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 기판(SUB)은 글라스 재질을 포함하는 리지드 기판일 수 있다.
박막 트랜지스터층(TFTL)은 고전위 라인(VDL), 박막 트랜지스터(TFT), 제1 내지 제3 연결 전극(CE1, CE2, CE3), 및 저전위 라인(VSL)을 포함할 수 있다.
고전위 라인(VDL)은 기판(SUB) 상의 제1 금속층(MTL1)에 배치될 수 있다. 고전위 라인(VDL)은 연성 필름(200)의 제1 전압 라인(VL1)과 전기적으로 연결될 수 있다. 고전위 라인(VDL)은 연성 필름(200)의 제1 전압 라인(VL1)으로부터 제1 전압을 수신할 수 있다. 고전위 라인(VDL)은 제2 연결 전극(CE2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 전기적으로 연결될 수 있다. 박막 트랜지스터(TFT)는 화소(SP)의 트랜지스터일 수 있다. 따라서, 제1 전압 라인(VDL)은 제2 연결 전극(CE2)을 통해 제1 전압을 화소(SP)에 공급할 수 있다.
박막 트랜지스터(TFT)는 액티브 영역(ACT), 게이트 전극(GE), 드레인 전극(DE), 및 소스 전극(SE)을 포함할 수 있다. 액티브 영역(ACT), 드레인 전극(DE), 및 소스 전극(SE)은 액티브층(ACTL)에 배치될 수 있다. 액티브 영역(ACT)은 게이트 전극(GE)과 두께 방향(Z축 방향)으로 중첩할 수 있다. 드레인 전극(DE) 및 소스 전극(SE)은 액티브층(ACTL)을 열처리하여 도체화될 수 있다. 액티브층(ACTL)은 제1 금속층(MTL1)을 덮는 버퍼층(BF) 상에 배치될 수 있다.
게이트 전극(GE)은 제2 금속층(MTL2)에 배치될 수 있다. 게이트 전극(GE)은 게이트 신호를 수신하여 박막 트랜지스터(TFT)를 턴-온시킬 수 있다. 제2 금속층(MTL2)은 액티브층(ACTL)을 덮는 게이트 절연막(GI) 상에 배치될 수 있다.
제1 내지 제3 연결 전극(CE1, CE2, CE3)은 제3 금속층(MTL3)에 배치될 수 있다. 제1 연결 전극(CE1)은 박막 트랜지스터(TFT)의 소스 전극(SE)에 접속될 수 있다. 제2 연결 전극(CE2)은 고전위 라인(VDL) 및 박막 트랜지스터(TFT)의 드레인 전극(DE)을 전기적으로 연결할 수 있다. 제3 연결 전극(CE3)은 제4 금속층(MTL4)의 제1 전극(RME1)에 접속될 수 있다. 제3 금속층(MTL3)은 제2 금속층(MTL2)을 덮는 층간 절연막(ILD) 상에 배치될 수 있다.
저전위 라인(VSL)은 제3 금속층(MTL3)에 배치될 수 있다. 저전위 라인(VSL)은 연성 필름(200)의 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 저전위 라인(VSL)은 연성 필름(200)의 제2 전압 라인(VL2)으로부터 제2 전압을 수신할 수 있다. 저전위 라인(VSL)은 제4 금속층(MTL4)의 제3 전극(RME3)에 접속될 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 제1 내지 제3 뱅크 패턴(BP1, BP2, BP3), 제1 내지 제3 전극(RME1, RME2, RME3), 제1 및 제2 발광 소자(ED1, ED2), 제1 절연막(PAS1), 뱅크층(BNL), 제2 절연막(PAS2), 제1 내지 제3 접촉 전극(CTE1, CTE2, CTE3), 제3 절연막(PAS3)을 포함할 수 있다.
제1 뱅크 패턴(BP1)은 발광 영역(EMA)의 중앙에 배치되고, 제2 뱅크 패턴(BP2)은 발광 영역(EMA)의 좌측에 배치되며, 제3 뱅크 패턴(BP3)은 발광 영역(EMA)의 우측에 배치될 수 있다. 제1 내지 제3 뱅크 패턴(BP1, BP2, BP3) 각각은 비아층(VIA) 상에서 상부 방향(Z축 방향)으로 돌출될 수 있다. 제1 내지 제3 뱅크 패턴(BP1, BP2, BP3) 각각은 경사진 측면을 가질 수 있다. 복수의 제1 발광 소자(ED1)는 제1 및 제2 뱅크 패턴(BP1, BP2)의 이격된 사이에 배치될 수 있고, 복수의 제2 발광 소자(ED2)는 제2 및 제3 뱅크 패턴(BP2, BP3)의 이격된 사이에 배치될 수 있다. 제1 내지 제3 뱅크 패턴(BP1, BP2, BP3)은 제2 방향(Y축 방향)의 길이가 동일하고, 제1 방향(X축 방향)의 길이가 서로 다를 수 있으나, 이에 한정되지 않는다. 제1 내지 제3 뱅크 패턴(BP1, BP2, BP3)은 표시 영역(DA)의 전면에서 섬형 패턴으로 배치될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제1 내지 제3 전극(RME1, RME2, RME3)은 제4 금속층(MTL4)에 배치될 수 있다. 제4 금속층(MTL4)은 비아층(VIA) 및 제1 내지 제3 뱅크 패턴(BP1, BP2, BP3) 상에 배치될 수 있다. 제1 전극(RME1)은 발광 영역(EMA)의 중앙에서 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 전극(RME1)은 제1 뱅크 패턴(BP1)의 상면 및 경사진 측면을 덮을 수 있다. 따라서, 제1 전극(RME1)은 제1 및 제2 발광 소자(ED1, ED2)에서 방출된 광을 상부 방향(Z축 방향)으로 반사시킬 수 있다.
제2 전극(RME2)은 발광 영역(EMA)의 좌측에서 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 전극(RME2)은 제2 뱅크 패턴(BP2)의 상면 및 경사진 측면을 덮을 수 있다. 따라서, 제2 전극(RME1)은 제1 발광 소자(ED1)에서 방출된 광을 상부 방향(Z축 방향)으로 반사시킬 수 있다.
제3 전극(RME3)은 발광 영역(EMA)의 우측에서 제2 방향(Y축 방향)으로 연장될 수 있다. 제3 전극(RME3)은 제3 뱅크 패턴(BP3)의 상면 및 경사진 측면을 덮을 수 있다. 따라서, 제3 전극(RME3)은 제2 발광 소자(ED2)에서 방출된 광을 상부 방향(Z축 방향)으로 반사시킬 수 있다.
제1 내지 제3 전극(RME1, RME2, RME3)의 일단은 분리부(ROP)에 의해 행(Row) 단위로 분리될 수 있다. 제1 내지 제3 전극(RME1, RME2, RME3)은 표시 장치의 제조 과정에서 제1 및 제2 발광 소자(ED1, ED2)를 정렬하는 정렬 전극일 수 있다. 분리되기 전의 제1 전극(RME1)은 제1 컨택홀(CNT1)을 통해 제1 전압을 수신하여 정렬 전극의 역할을 수행할 수 있다. 따라서, 제1 내지 제3 전극(RME1, RME2, RME3)은 복수의 발광 소자(ED)의 정렬 과정이 완료된 후, 분리부(ROP)에 의해 분리될 수 있다.
제1 화소(SP1)의 제1 전극(RME1)은 제4 컨택홀(CNT4)을 통해 제3 금속층(MTL3)의 연결 전극에 접속될 수 있다. 제1 전극(RME1)은 연결 전극으로부터 제1 트랜지스터(ST1)를 통과한 구동 전류를 수신할 수 있다. 제1 전극(RME1)은 제1 접촉 전극(CTE1)을 통해 제1 화소(SP1)의 복수의 제1 발광 소자(ED1)에 구동 전류를 공급할 수 있다.
제1 화소(SP1)의 제3 전극(RME3)은 제7 컨택홀(CNT7)을 통해 제3 금속층(MTL3)의 저전위 라인(VSL)에 접속될 수 있다. 따라서, 제1 화소(SP1)의 제3 전극(RME3)은 저전위 라인(VSL)으로부터 제2 전압을 수신할 수 있다.
제2 화소(SP2)의 제1 전극(RME1)은 제5 컨택홀(CNT5)을 통해 제3 금속층(MTL3)의 연결 전극에 접속될 수 있다. 제1 전극(RME1)은 연결 전극으로부터 제1 트랜지스터(ST1)를 통과한 구동 전류를 수신할 수 있다. 제1 전극(RME1)은 제1 접촉 전극(CTE1)을 통해 제2 화소(SP2)의 복수의 제1 발광 소자(ED1)에 구동 전류를 공급할 수 있다.
제2 화소(SP2)의 제3 전극(RME3)은 제8 컨택홀(CNT8)을 통해 제3 금속층(MTL3)의 저전위 라인(VSL)에 접속될 수 있다. 따라서, 제2 화소(SP2)의 제3 전극(RME3)은 저전위 라인(VSL)으로부터 제2 전압을 수신할 수 있다.
제3 화소(SP3)의 제1 전극(RME1)은 제6 컨택홀(CNT6)을 통해 제3 금속층(MTL3)의 연결 전극에 접속될 수 있다. 제1 전극(RME1)은 연결 전극으로부터 제1 트랜지스터(ST1)를 통과한 구동 전류를 수신할 수 있다. 제1 전극(RME1)은 제1 접촉 전극(CTE1)을 통해 제3 화소(SP3)의 복수의 제1 발광 소자(ED1)에 구동 전류를 공급할 수 있다.
제3 화소(SP3)의 제3 전극(RME3)은 제9 컨택홀(CNT9)을 통해 제3 금속층(MTL3)의 저전위 라인(VSL)에 접속될 수 있다. 따라서, 제3 화소(SP3)의 제3 전극(RME3)은 저전위 라인(VSL)으로부터 제2 전압을 수신할 수 있다.
복수의 제1 발광 소자(ED1)는 제1 전극(RME1) 및 제2 전극(RME2) 사이에 정렬될 수 있다. 제1 절연막(PAS1)은 제1 내지 제3 전극(RME1, RME2, RME3)을 덮을 수 있다. 제1 발광 소자(ED1)는 제1 절연막(PAS1)에 의해 제1 및 제2 전극(RME1, RME2)으로부터 절연될 수 있다. 제1 및 제2 전극(RME1, RME2)이 분리부(ROP)에 의해 절단되기 전에, 제1 및 제2 전극(RME1, RME2) 각각은 정렬 신호를 수신할 수 있고, 전계가 제1 및 제2 전극(RME1, RME2) 사이에 형성될 수 있다. 예를 들어, 복수의 제1 발광 소자(ED1)는 잉크젯 프린팅 공정을 통해 제1 및 제2 전극(RME1, RME2) 상에 분사될 수 있고, 잉크 내에 분산된 복수의 제1 발광 소자(ED1)는 제1 및 제2 전극(RME1, RME2) 사이에 형성된 전계에 의해 유전영동 힘(Dielectrophoresis Force)을 받아 정렬될 수 있다. 따라서, 복수의 제1 발광 소자(ED1)는 제1 및 제2 전극(RME1, RME2) 사이에서 제2 방향(Y축 방향)을 따라 정렬될 수 있다.
복수의 제2 발광 소자(ED2)는 제1 전극(RME1) 및 제3 전극(RME3) 사이에 정렬될 수 있다. 제2 발광 소자(ED2)는 제1 절연막(PAS1)에 의해 제1 및 제3 전극(RME1, RME3)으로부터 절연될 수 있다. 제1 및 제3 전극(RME1, RME3)이 분리부(ROP)에 의해 절단되기 전에, 제1 및 제3 전극(RME1, RME3) 각각은 정렬 신호를 수신할 수 있고, 전계가 제1 및 제3 전극(RME1, RME3) 사이에 형성될 수 있다. 예를 들어, 복수의 제2 발광 소자(ED2)는 잉크젯 프린팅 공정을 통해 제1 및 제3 전극(RME1, RME3) 상에 분사될 수 있고, 잉크 내에 분산된 복수의 제2 발광 소자(ED2)는 제1 및 제3 전극(RME1, RME3) 사이에 형성된 전계에 의해 유전영동 힘(Dielectrophoresis Force)을 받아 정렬될 수 있다. 따라서, 복수의 제2 발광 소자(ED2)는 제1 및 제3 전극(RME1, RME3) 사이에서 제2 방향(Y축 방향)을 따라 정렬될 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각의 제1 내지 제3 접촉 전극(CTE1, CTE2, CTE3)은 제1 내지 제3 전극(RME1, RME2, RME3) 상에 배치될 수 있다. 제2 절연막(PAS2)은 뱅크층(BNL), 제1 절연막(PAS1), 및 발광 소자(ED)의 중앙부의 상부에 배치될 수 있다. 제3 절연막(PAS3)은 제2 절연막(PAS2), 제1 내지 제3 접촉 전극(CTE1, CTE2, CTE3)을 덮을 수 있다. 제2 및 제3 절연막(PAS2)은 제1 내지 제3 접촉 전극(CTE1, CTE2, CTE3) 각각을 절연시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극(RME1) 상에 배치되고, 제2 컨택홀(CNT2)을 통해 제1 전극(RME1)에 접속될 수 있다. 제1 접촉 전극(CTE1)은 제1 전극(RME1)과 복수의 제1 발광 소자(ED1)의 일단 사이에 접속될 수 있다. 제1 접촉 전극(CTE1)은 복수의 제1 발광 소자(ED1)의 애노드 전극에 해당할 수 있으나, 이에 한정되지 않는다.
제2 접촉 전극(CTE2)은 제1 및 제2 전극(RME1, RME2) 상에 배치되고, 제1 및 제2 전극(RME1, RME2)과 절연될 수 있다. 제2 접촉 전극(CTE2)의 제1 부분은 제2 전극(RME2) 상에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 접촉 전극(CTE2)의 제2 부분은 제1 부분의 하측으로부터 절곡되어 제1 방향(X축 방향)으로 연장될 수 있다. 제2 접촉 전극(CTE2)의 제3 부분은 제2 부분의 우측으로부터 절곡되어 제2 방향(Y축 방향)으로 연장될 수 있고, 제1 전극(RME1) 상에 배치될 수 있다.
제2 접촉 전극(CTE2)은 복수의 제1 발광 소자(ED1)의 타단과 복수의 제2 발광 소자(ED2)의 일단 사이에 접속될 수 있다. 제2 접촉 전극(CTE2)은 도 12의 제3 노드(N3)에 해당할 수 있다. 제2 접촉 전극(CTE2)은 복수의 제1 발광 소자(ED1)의 캐소드 전극에 해당할 수 있으나, 이에 한정되지 않는다. 제2 접촉 전극(CTE2)은 복수의 제2 발광 소자(ED2)의 애노드 전극에 해당할 수 있으나, 이에 한정되지 않는다.
제3 접촉 전극(CTE3)은 제3 전극(RME3) 상에 배치되고, 제3 컨택홀(CNT3)을 통해 제3 전극(RME3)에 접속될 수 있다. 제3 접촉 전극(CTE3)은 복수의 제2 발광 소자(ED2)의 타단과 제3 전극(RME3) 사이에 접속될 수 있다. 제3 접촉 전극(CTE3)은 복수의 제2 발광 소자(ED2)의 캐소드 전극에 해당할 수 있으나, 이에 한정되지 않는다. 제3 접촉 전극(CTE3)은 제3 전극(RME3)을 통해 제2 전압을 수신할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 입력 패드부들 및 제2 입력 패드부들;
    상기 제1 입력 패드부들에 대응되는 제1 출력 패드부들 및 상기 제2 입력 패드부들에 대응되는 제2 출력 패드부들;
    상기 제1 입력 패드부들로부터 수신된 제1 전압을 상기 제1 출력 패드부들에 공급하는 제1 전압 라인; 및
    상기 제2 입력 패드부들로부터 수신되고 상기 제1 전압보다 낮은 제2 전압을 상기 제2 출력 패드부들에 공급하는 제2 전압 라인을 포함하고,
    상기 제1 전압 라인은,
    상기 제1 입력 패드부들 및 상기 제1 출력 패드부들 사이에 접속된 제1 수직 전압 라인들; 및
    상기 제1 수직 전압 라인들 중 인접한 제1 수직 전압 라인들을 전기적으로 연결시키는 제1 수평 전압 라인들을 포함하는 연성 필름.
  2. 제1 항에 있어서,
    상기 제1 수평 전압 라인들 각각의 폭은 상기 제1 수직 전압 라인들 각각의 폭 이상인 연성 필름.
  3. 제1 항에 있어서,
    상기 제1 수직 전압 라인들의 단위 길이에 대한 제1 라인 저항의 크기는 상기 제1 수평 전압 라인들의 단위 길이에 대한 제2 라인 저항의 크기보다 큰 연성 필름.
  4. 제1 항에 있어서,
    상기 제2 전압 라인은,
    상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속된 제2 수직 전압 라인들; 및
    상기 제2 수직 전압 라인들 중 인접한 제2 수직 전압 라인들을 전기적으로 연결시키는 제2 수평 전압 라인들을 포함하는 연성 필름.
  5. 제4 항에 있어서,
    상기 제2 수평 전압 라인들 각각의 폭은 상기 제2 수직 전압 라인들 각각의 폭 이상인 연성 필름.
  6. 제4 항에 있어서,
    상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되고,
    상기 제2 전압 라인은 상기 제1 전압 라인보다 상기 연성 필름의 내측에 배치되는 연성 필름.
  7. 제4 항에 있어서,
    상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리에 배치되고,
    상기 제2 전압 라인은 상기 연성 필름의 일측 가장자리에 반대되는 타측 가장자리에 배치되는 연성 필름.
  8. 제1 항에 있어서,
    상기 제2 전압 라인은 복수의 제2 전압 라인을 포함하고,
    상기 복수의 제2 전압 라인은 상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속되어 나란하게 연장되는 연성 필름.
  9. 제8 항에 있어서,
    상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되고,
    상기 제2 전압 라인은 상기 제1 전압 라인보다 상기 연성 필름의 내측에 배치되는 연성 필름.
  10. 제8 항에 있어서,
    상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리에 배치되고,
    상기 제2 전압 라인은 상기 연성 필름의 일측 가장자리에 반대되는 타측 가장자리에 배치되는 연성 필름.
  11. 영상을 표시하는 표시 패널; 및
    상기 표시 패널에 접속된 연성 필름을 포함하고,
    상기 연성 필름은,
    제1 입력 패드부들 및 제2 입력 패드부들;
    상기 제1 입력 패드부들에 대응되는 제1 출력 패드부들 및 상기 제2 입력 패드부들에 대응되는 제2 출력 패드부들;
    상기 제1 입력 패드부들로부터 수신된 제1 전압을 상기 제1 출력 패드부들에 공급하는 제1 전압 라인; 및
    상기 제2 입력 패드부들로부터 수신되고 상기 제1 전압보다 낮은 제2 전압을 상기 제2 출력 패드부들에 공급하는 제2 전압 라인을 포함하며,
    상기 제1 전압 라인은,
    상기 제1 입력 패드부들 및 상기 제1 출력 패드부들 사이에 접속된 제1 수직 전압 라인들; 및
    상기 제1 수직 전압 라인들 중 인접한 제1 수직 전압 라인들을 전기적으로 연결시키는 제1 수평 전압 라인들을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 수평 전압 라인들 각각의 폭은 상기 제1 수직 전압 라인들 각각의 폭 이상인 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 수직 전압 라인들의 단위 길이에 대한 제1 라인 저항의 크기는 상기 제1 수평 전압 라인들의 단위 길이에 대한 제2 라인 저항의 크기보다 큰 표시 장치.
  14. 제11 항에 있어서,
    상기 제2 전압 라인은,
    상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속된 제2 수직 전압 라인들; 및
    상기 제2 수직 전압 라인들 중 인접한 제2 수직 전압 라인들을 전기적으로 연결시키는 제2 수평 전압 라인들을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 수평 전압 라인들 각각의 폭은 상기 제2 수직 전압 라인들 각각의 폭 이상인 표시 장치.
  16. 제14 항에 있어서,
    상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고,
    상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되며, 상기 제2 전압 라인은 상기 제1 전압 라인과 상기 표시 구동부 사이에 배치되는 표시 장치.
  17. 제14 항에 있어서,
    상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고,
    상기 제1 전압 라인은 상기 표시 구동부의 일측에 배치되고, 상기 제2 전압 라인은 표시 구동부의 일측에 반대되는 타측에 배치되는 표시 장치.
  18. 제11 항에 있어서,
    상기 제2 전압 라인은 복수의 제2 전압 라인을 포함하고,
    상기 복수의 제2 전압 라인은 상기 제2 입력 패드부들 및 상기 제2 출력 패드부들 사이에 접속되어 나란하게 연장되는 표시 장치.
  19. 제18 항에 있어서,
    상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고,
    상기 제1 전압 라인은 상기 연성 필름의 일측 가장자리 및 상기 일측 가장자리에 반대되는 타측 가장자리에 배치되며, 상기 제2 전압 라인은 상기 제1 전압 라인과 상기 표시 구동부 사이에 배치되는 표시 장치.
  20. 제18 항에 있어서,
    상기 연성 필름의 중앙부에 실장된 표시 구동부들 더 포함하고,
    상기 제1 전압 라인은 상기 표시 구동부의 일측에 배치되고, 상기 제2 전압 라인은 표시 구동부의 일측에 반대되는 타측에 배치되는 표시 장치.
PCT/KR2023/002273 2022-02-22 2023-02-16 연성 필름 및 이를 포함하는 표시 장치 WO2023163452A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220022931A KR20230126287A (ko) 2022-02-22 2022-02-22 연성 필름 및 이를 포함하는 표시 장치
KR10-2022-0022931 2022-02-22

Publications (1)

Publication Number Publication Date
WO2023163452A1 true WO2023163452A1 (ko) 2023-08-31

Family

ID=87574536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/002273 WO2023163452A1 (ko) 2022-02-22 2023-02-16 연성 필름 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20230268282A1 (ko)
KR (1) KR20230126287A (ko)
WO (1) WO2023163452A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117314A1 (en) * 2012-11-01 2014-05-01 Lg Display Co., Ltd. Organic Light Emitting Display Device
KR101484642B1 (ko) * 2012-10-24 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20150064797A (ko) * 2013-12-03 2015-06-12 엘지디스플레이 주식회사 액정표시장치
KR20180008999A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 연성 필름, 회로기판 조립체 및 표시장치
KR20180025392A (ko) * 2016-08-30 2018-03-09 엘지디스플레이 주식회사 칩온필름 및 그를 구비한 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484642B1 (ko) * 2012-10-24 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
US20140117314A1 (en) * 2012-11-01 2014-05-01 Lg Display Co., Ltd. Organic Light Emitting Display Device
KR20150064797A (ko) * 2013-12-03 2015-06-12 엘지디스플레이 주식회사 액정표시장치
KR20180008999A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 연성 필름, 회로기판 조립체 및 표시장치
KR20180025392A (ko) * 2016-08-30 2018-03-09 엘지디스플레이 주식회사 칩온필름 및 그를 구비한 표시장치

Also Published As

Publication number Publication date
KR20230126287A (ko) 2023-08-30
US20230268282A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
WO2019190042A1 (en) Display module
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2020009501A1 (en) Display panel and large format display apparatus using the same
EP3782191A1 (en) Display panel and large format display apparatus using the same
WO2020209612A1 (en) Display panel and method of manufacturing thereof
EP3717965A1 (en) Display module
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020138884A1 (ko) 표시 장치
WO2021010572A1 (ko) 백라이트 유닛과 그를 포함한 표시 장치
WO2023163452A1 (ko) 연성 필름 및 이를 포함하는 표시 장치
WO2020017744A1 (ko) 표시장치 및 표시장치 제조방법
WO2022092597A1 (ko) 디스플레이 장치 및 이의 제조방법
WO2021246760A1 (ko) 표시 장치
WO2023163455A1 (ko) 표시 장치
WO2022004926A1 (ko) 마이크로 led를 이용한 디스플레이 장치
WO2021210698A1 (ko) 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치
WO2021107267A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2023096239A1 (ko) 표시 장치
WO2023210926A1 (ko) 표시 장치
WO2023008857A1 (ko) 표시 장치
WO2024034998A1 (ko) 표시 장치
WO2022075495A1 (ko) 발광 소자를 이용한 평면 조명 장치 및 디스플레이 장치
WO2021215823A1 (ko) 디스플레이 모듈
WO2021071190A1 (ko) 표시 장치
WO2021100978A1 (ko) 사이드 배선 제조 장치, 사이드 배선 제조 방법 및 표시 장치 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23760326

Country of ref document: EP

Kind code of ref document: A1