WO2021210698A1 - 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치 - Google Patents

디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치 Download PDF

Info

Publication number
WO2021210698A1
WO2021210698A1 PCT/KR2020/004996 KR2020004996W WO2021210698A1 WO 2021210698 A1 WO2021210698 A1 WO 2021210698A1 KR 2020004996 W KR2020004996 W KR 2020004996W WO 2021210698 A1 WO2021210698 A1 WO 2021210698A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
substrate
thickness
electrode pad
light emitting
Prior art date
Application number
PCT/KR2020/004996
Other languages
English (en)
French (fr)
Inventor
박상대
이도형
이성국
여환국
엄재광
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020227038629A priority Critical patent/KR20220164039A/ko
Priority to US17/996,211 priority patent/US20230207739A1/en
Priority to PCT/KR2020/004996 priority patent/WO2021210698A1/ko
Publication of WO2021210698A1 publication Critical patent/WO2021210698A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to a display device, a manufacturing method thereof, and a multi-screen display device using the same.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • a light emitting diode (Light Emitting Diode: LED) is a well-known semiconductor light emitting device that converts electric current into light. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method for solving the above problems by implementing a display using the semiconductor light emitting device may be proposed.
  • Such a light emitting diode has various advantages, such as a long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance, compared to a filament-based light emitting device.
  • the conventional display device using a semiconductor light emitting device is manufactured by transferring the semiconductor light emitting device to a substrate such as a TFT substrate or a wiring board, but productivity is lowered due to the transfer defect rate of the semiconductor light emitting device, especially a large area display device There is a problem that the production yield is extremely low.
  • a multi-screen display device that implements a large display device by connecting a plurality of semiconductor light emitting device display devices having a relatively small size has been conducted.
  • a gap region in which no pixel exists between the unit display devices connected to each other occurs due to the bezel area of each of the unit display devices.
  • Such a gap region may give a sense of disconnection and heterogeneity when displaying one image in the entire region of the multi-screen display device, thereby reducing immersion in the image.
  • An object of the present invention is to provide a display device capable of minimizing a bezel area of each of the display devices constituting the multi-screen display device, and a multi-screen display device using the same.
  • Another object to be solved by the present invention is to provide a display device that minimizes the defect rate of side electrodes for electrical connection between an upper substrate and a lower substrate, and a multi-screen display device using the same.
  • a display device includes a first substrate, a plurality of semiconductor light emitting devices arranged in an array form on the upper surface of the first substrate, and the plurality of semiconductor light emitting devices formed on the upper surface of the first substrate.
  • a first wiring electrode electrically connected to a first electrode pad formed in a region including an upper edge of the first substrate, a first electrode pad connected to the first wiring electrode, and a side surface of the first substrate, The end may include a side electrode contacting a side surface of the first electrode pad, and a thickness of the first electrode pad may be greater than a thickness of the first wiring electrode.
  • the thickness of the side electrode may be thinner than the thickness of the first electrode pad, and may be less than or equal to the thickness of the first wiring electrode.
  • the display device may further include a second wiring electrode formed on a lower surface of the first substrate or a lower surface of a second substrate coupled to the lower surface of the first substrate.
  • the other end of the side electrode may be connected to the second wiring electrode, and a bending region based on a lower edge of the first substrate or the second substrate may be formed between the one end and the other end of the side electrode. .
  • the display device further includes a second electrode pad formed in a region including a lower surface edge of the first substrate or the second substrate and connected between the second wiring electrode and the side electrode, , a thickness of the second electrode pad may be greater than a thickness of the second wiring electrode.
  • the other end of the side electrode may be in contact with a side surface of the second electrode pad, and the side electrode may have a flat plate shape.
  • the length of the side electrode may be equal to or greater than a sum of a thickness of the first electrode pad, a thickness of the first substrate, a thickness of the second substrate, and a thickness of the second electrode pad.
  • a thickness of the side electrode may be smaller than a thickness of the first electrode pad and a thickness of the second electrode pad.
  • the display device further includes an auxiliary electrode pad formed in an area including a lower surface edge of the first substrate or an area including an upper surface edge of the second substrate, wherein the side electrode is the auxiliary electrode It may be in contact with the side of the pad.
  • a method of manufacturing a display device includes: forming a first electrode pad connected to a first wiring electrode formed on the upper surface of the first substrate in a region including an upper surface edge of the first substrate; and forming side electrodes in contact with a side surface of the first substrate and a side surface of the electrode pad, wherein a thickness of the first electrode pad may be greater than a thickness of the first wiring electrode.
  • a multi-screen display apparatus may include a plurality of tiled display apparatuses.
  • the thickness can be reduced when the side electrode is formed, the size of the bezel area of the display device can be effectively reduced compared to the related art.
  • the side electrode is connected to the side surface of the electrode pad, thereby increasing the contact area between the electrode pad and the side electrode. Accordingly, a connection failure may be minimized during electrical connection between the upper and lower portions of the substrate.
  • the side bezel area of each of the plurality of display apparatuses according to an embodiment of the present invention can be minimized, a gap area with an adjacent display apparatus can be effectively reduced. As the gap area is reduced, a dark area generated by the gap area may be minimized or removed when an image is output, and accordingly, an image with a minimized sense of disconnection may be displayed on the entire screen of the multi-screen display apparatus.
  • FIG. 1 is a conceptual diagram illustrating a display device including a semiconductor light emitting device as an embodiment of the display device of the present invention.
  • FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1 .
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2 .
  • FIG. 4 is an enlarged view illustrating another embodiment of the semiconductor light emitting device of FIG. 2 .
  • 5A to 5D are conceptual views for explaining an example of a manufacturing process of the above-described semiconductor light emitting device.
  • FIG. 6 is a perspective view schematically illustrating a display device according to an embodiment of the present invention.
  • FIG. 7 is a side view of an edge area of the display device according to the embodiment of FIG. 6 .
  • 8A to 8E are diagrams for explaining an embodiment of a manufacturing process of the display device illustrated in FIG. 6 .
  • FIG. 9 to 11 are perspective views schematically illustrating display apparatuses according to other exemplary embodiments.
  • FIG. 12 to 13 are side views of an edge region of the display device according to the exemplary embodiment of FIG. 9 .
  • 14A to 14E are diagrams for explaining an embodiment of a manufacturing process of the display device shown in FIG. 9 .
  • FIG. 15 illustrates a multi-screen display device including a plurality of display devices according to an embodiment of the present invention.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer, and the like.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • Tablet PC Ultra Book
  • digital TV desktop computer
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
  • information processed by the control unit of the display apparatus 100 may be output through the display module 140 .
  • a closed-loop case 101 surrounding an edge of the display module 140 may form a bezel of the display device 100 .
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted.
  • the semiconductor light emitting device 150 may include a mini-LED having a diameter or cross-sectional area of about 100 micrometers, or a micro LED having a size of less than or equal to about 100 micrometers.
  • a wiring may be formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be provided on the wiring board 110 as individual pixels that emit light.
  • the image displayed on the panel 141 is visual information and is realized by independently controlling light emission of sub-pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • mini LED is exemplified as a type of the semiconductor light emitting device 150 that converts current into light.
  • the micro LED may be a light emitting diode formed in a small size of 100 micro or less.
  • blue, red, and green colors are respectively provided in the light emitting region, and a unit pixel may be realized by a combination thereof. That is, the unit pixel means a minimum unit for realizing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high power light emitting device that emits various lights including blue.
  • GaN gallium nitride
  • Al aluminum
  • the vertical semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 formed on the p-type electrode 156 , an active layer 154 formed on the p-type semiconductor layer 155 , and an active layer 154 . It includes an n-type semiconductor layer 153 formed on the n-type semiconductor layer 153 , and an n-type electrode 152 formed on the n-type semiconductor layer 153 .
  • the lower p-type electrode 156 may be electrically connected to the p-electrode of the wiring board
  • the upper n-type electrode 152 may be electrically connected to the n-electrode at the upper side of the semiconductor light emitting device.
  • the vertical semiconductor light emitting device 150 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 150' is formed on the p-type electrode 156', the p-type semiconductor layer 155' on which the p-type electrode 156' is formed, and the p-type semiconductor layer 155'.
  • the formed active layer 154', the n-type semiconductor layer 153' formed on the active layer 154', and the n-type semiconductor layer 153' are formed below the p-type electrode 156' and are spaced apart from the p-type electrode 156' in the horizontal direction. and an n-type electrode 152 ′.
  • both the p-type electrode 156 ′ and the n-type electrode 152 ′ may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
  • the vertical semiconductor light emitting device and the horizontal semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device, respectively.
  • gallium nitride (GaN) is mainly used, and indium (In) and/or aluminum (Al) are added together to implement a high power light emitting device that emits green or blue light.
  • the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, etc.
  • the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
  • the p-type semiconductor layer may be P-type GaAs, and the n-type semiconductor layer may be N-type GaAs.
  • the p-type semiconductor layer may be P-type GaN doped with Mg on the p-electrode side
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
  • the unit pixels that emit self-luminescence can be vertically arranged in the display panel, thereby realizing a high-definition display device.
  • the semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 may be transferred from the wafer to a predetermined position on the substrate of the display panel.
  • a transfer technology there are technologies such as pick and place, stamp transfer, roll transfer, fluidic assembly, and laser transfer.
  • 5A to 5D are conceptual views for explaining an example of a manufacturing process of the above-described semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
  • PM passive matrix
  • AM active matrix
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are grown on the growth substrate 159 , respectively ( FIG. 5A ).
  • first conductivity type semiconductor layer 153 After the first conductivity type semiconductor layer 153 is grown, an active layer 154 is grown on the first conductivity type semiconductor layer 153 , and then a second conductivity type semiconductor is grown on the active layer 154 . Layer 155 is grown. In this way, when the first conductivity type semiconductor layer 153, the active layer 154, and the second conductivity type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductivity type semiconductor layer 153 , the active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
  • the first conductivity type semiconductor layer 153 may be a p-type semiconductor layer
  • the second conductivity type semiconductor layer 155 may be an n-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and examples in which the first conductivity type is n-type and the second conductivity type is p-type are also possible.
  • the present embodiment exemplifies the case in which the active layer is present, a structure in which the active layer is not present is also possible in some cases as described above.
  • the p-type semiconductor layer may be P-type GaN doped with Mg
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the growth substrate 159 may be formed of a material having a light-transmitting property, for example, sapphire (Al 2 O 3 ), GaN, ZnO, or AlO, but is not limited thereto.
  • the growth substrate 159 may be formed of a carrier wafer, a material suitable for semiconductor material growth. It can be formed of a material having excellent thermal conductivity, and includes a conductive substrate or an insulating substrate, for example, a SiC substrate or Si, GaAs, GaP, InP, Ga 2 that has higher thermal conductivity than a sapphire (Al 2 O 3 ) substrate. At least one of O 3 may be used.
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are removed to form a plurality of semiconductor light emitting devices ( FIG. 5B ).
  • isolation is performed so that a plurality of light emitting devices form a light emitting device array. That is, the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductivity type semiconductor layer 155 are partially removed in the vertical direction so that the first conductivity type semiconductor layer 153 is exposed to the outside.
  • the exposed mesa process, and thereafter, the first conductive type semiconductor layer is etched to form a plurality of semiconductor light emitting device arrays by isolation (isolation) may be performed.
  • second conductivity type electrodes 156 are respectively formed on one surface of the second conductivity type semiconductor layer 155 ( FIG. 5C ).
  • the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto.
  • the first conductivity type semiconductor layer and the second conductivity type semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductivity type electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 159 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method ( FIG. 5D ).
  • LLO laser lift-off
  • CLO chemical lift-off
  • the plurality of semiconductor light emitting devices separated as the growth substrate 159 is removed may be transferred to the substrate according to the above-described transfer technique.
  • the display device using the above-described semiconductor light emitting device may be manufactured by transferring the semiconductor light emitting devices to a substrate such as a TFT (Thin Film Transistor) substrate or a wiring board.
  • a substrate such as a TFT (Thin Film Transistor) substrate or a wiring board.
  • a semiconductor light emitting device having a fine size is directly transferred to a substrate, it may take an excessive amount of time to manufacture a large-area display device.
  • a defect rate may increase when transferring to a large-area substrate, and defects may occur depending on the yield of the semiconductor light emitting device itself. That is, the productivity of the large-area display apparatus may be lower than that of other types of display apparatuses.
  • a gap region in which pixels do not exist may occur between the unit display devices connected to each other due to the bezel region existing at the edge of each of the unit display devices.
  • the bezel area is provided by side electrodes (or side wirings) for electrical connection between components disposed on the upper portion of the substrate and components disposed below the substrate.
  • Such a gap region may give a sense of disconnection and heterogeneity when displaying one image in the entire region of the multi-screen display device, thereby reducing immersion in the image.
  • the display device may minimize the gap region by minimizing the thickness of the bezel region due to the side electrode.
  • the display device may improve the yield of the display device by simplifying the process of forming the side electrode and minimizing the defect rate during the process of forming the side electrode.
  • FIG. 6 is a perspective view schematically illustrating a display device according to an embodiment of the present invention.
  • 7 is a side view of an edge area of the display device according to the embodiment of FIG. 6 .
  • a direction in which the semiconductor light emitting device assembly 610 is disposed with respect to the first substrate 601 is defined as an upper side.
  • a direction in which the second substrate 602 is disposed with respect to the first substrate 601 is defined as a lower portion.
  • the display apparatus 600 may include a first substrate 601 and a second substrate 602 formed under the first substrate 601 .
  • the area of the first substrate 601 and the area of the second substrate 602 may be the same.
  • the first substrate 601 is a TFT substrate on which a thin film transistor (TFT) and wirings are formed
  • the second substrate 602 is a circuit such as a timing controller, a memory, and a voltage source for driving the semiconductor light emitting device assembly 610 .
  • It may be a PCB on which various wirings are formed, or a PCB in which a driver for applying a signal to each of the gate wiring and the data wiring of the first substrate 601 is formed.
  • a plurality of wiring electrodes 621 and 622 may be formed on the first substrate 601 and the second substrate 602 .
  • TFTs, wirings, and various circuits are formed on the second substrate 602 , and the first substrate 601 may be implemented as a protective substrate for protecting the TFTs and wirings.
  • the display apparatus 600 may include only one substrate (eg, the first substrate 601 ).
  • the first substrate 601 may be included in the display apparatus 600 .
  • features related to the lower surface of the second substrate 602, which will be described later, may be equally applied to the lower surface of the first substrate 601 .
  • a plurality of semiconductor light emitting device assemblies 610 may be arranged in an array form on the first substrate 601 .
  • FIG. 6 only the plurality of semiconductor light emitting device assemblies 610 arranged in a line are illustrated for convenience of explanation, but the plurality of semiconductor light emitting device assemblies 610 forming a plurality of rows and columns on the first substrate 601 are illustrated. can be arranged.
  • Each of the plurality of semiconductor light emitting device assemblies 610 functions as one pixel, and at least one semiconductor light emitting device 150 may be provided in the semiconductor light emitting device assembly 610 .
  • the pixel includes R (red), G (green), and B (blue) sub-pixels
  • a semiconductor light emitting device emitting red light and a semiconductor light emitting device emitting green light are included in the semiconductor light emitting device assembly 610 .
  • a device and a semiconductor light emitting device emitting blue light may be provided.
  • a wiring electrode 621 electrically connected to the plurality of semiconductor light emitting device assemblies 610 may be formed on the first substrate 601 . Although only one wire electrode 621 is illustrated in FIG. 6 for convenience of explanation, the wire electrode 621 may be formed of a plurality of wire electrodes 621 based on the arrangement of the semiconductor light emitting device assembly 610 . have.
  • a plurality of wiring electrodes (not shown) formed in a direction perpendicular to the wiring electrode 621 may be further formed on the first substrate 601 .
  • the wiring electrode 621 is implemented as a data wiring or a gate wiring, and a wiring electrode formed perpendicular to the wiring electrode 621 is connected to the wiring electrode 621 . It can be implemented with other wiring.
  • the wiring electrode 621 may correspond to a common electrode connected to the p-electrode or the n-electrode of each of the plurality of semiconductor light emitting devices 150 .
  • the wiring electrode 621 formed on the first substrate 601 is electrically connected to a voltage source or circuit of the second substrate 602 , and receives or receives a signal related to driving the plurality of semiconductor light emitting device assemblies 610 , or the like. power can be applied.
  • the display device 600 includes a plurality of electrode pads 631 and 632 formed in the edge region of the upper surface of the first substrate 601 , and the side surfaces of the display device 600 .
  • the formed side electrode 641 may be further included.
  • the plurality of electrode pads 631 and 632 and the side electrodes 641 may be formed of a conductive metal (Cu, Ag, etc.).
  • Each of the plurality of electrode pads 631 is connected to any one wiring electrode 621 , and each of the plurality of electrode pads 632 is connected to a wiring electrode (not shown) formed perpendicular to the wiring electrode 621 .
  • the side electrode 641 may be formed on side surfaces of the first substrate 601 and the second substrate 602 .
  • One end of the side electrode 641 may be formed to contact the side surface of the electrode pad 631 , and the other end may be connected to the wiring electrode 622 formed under the second substrate 602 .
  • the side electrode 641 is bent in the lower surface edge region of the second substrate 602 , and is a wiring electrode from the lower surface corner region of the second substrate 602 . It may be formed to extend to 622 .
  • the length of the side electrode 641 may be greater than the sum of the thickness T2 of the electrode pad 631 , the thickness of the first substrate 601 , and the thickness of the second substrate 602 .
  • the electrode pad 631 is electrically connected to the side electrode 641 through the side surface, a sufficient contact area needs to be secured for a smooth electrical connection between the electrode pad 631 and the side electrode 641 . .
  • the thickness T2 of the electrode pad 631 may be thicker than the thickness T1 of the wiring electrodes 621 and 622 . As the thickness T2 increases, the contact area between the electrode pad 631 and the side electrode 641 increases, so that a connection defect rate between the electrode pad 631 and the side electrode 641 may be minimized.
  • the thickness T3 of the side electrode 641 may be thinner than the thickness T2 of the electrode pad 631 . Also, according to an exemplary embodiment, the thickness T3 of the side electrode 641 may be the same as or thinner than the thickness T1 of the wiring electrodes 621 and 622 .
  • 8A to 8E are diagrams for explaining an embodiment of a manufacturing process of the display device illustrated in FIG. 6 .
  • a plurality of electrode pads 631 may be formed on the first substrate 601 .
  • the wiring electrode 621 described above with reference to FIG. 6 may be previously formed on the first substrate 601 .
  • the plurality of electrode pads 631 may be formed according to various techniques such as plating, printing of a conductive metal paste, electrode formation by aerosol deposition, inkjet printing, and the like.
  • the plurality of electrode pads 631 may be formed in an edge region (eg, a region including a corner) of the upper surface of the first substrate 601 to a predetermined thickness T2 .
  • the thickness T2 of the electrode pads 631 may be thicker than the thickness T1 of the wiring electrode 621 formed on the first substrate 601 .
  • a plurality of semiconductor light emitting devices 150 may be assembled (transferred) on a first substrate 601 .
  • the plurality of semiconductor light emitting devices 150 may be transferred onto the first substrate 601 according to a known transfer technique.
  • the transfer technique may include various transfer techniques such as pick and place, stamp transfer, roll transfer, fluidic assembly, and laser transfer.
  • each of the plurality of semiconductor light emitting device assemblies 610 may include at least one semiconductor light emitting device 150 based on the number of subpixels.
  • the plurality of electrode pads 631 may be formed after the semiconductor light emitting device assembly 610 is formed.
  • the second substrate 602 is bonded (eg, bonded) to the lower portion of the first substrate 601 , and a planarization layer ( 650) may be formed.
  • an inclined surface 602a may be formed on a lower edge region of the second substrate 602 according to an exemplary embodiment.
  • the inclined surface 602a reduces the bending angle when the side electrode 641 is bent, thereby minimizing defects caused by bending, breaking, or separation of the side electrode 641 from the substrates 601 and 602. .
  • the second substrate 602 may be bonded to the first substrate 601 at any point before the side electrode forming process of FIG. 8D .
  • the planarization layer 650 may be formed to a predetermined thickness to cover the upper surface of the first substrate 601 and the semiconductor light emitting device assembly 610 .
  • the planarization layer 650 may provide a flat surface on the upper portion of the display device 600 , and may fix the position of the semiconductor light emitting device assembly 610 .
  • planarization layer 650 may correspond to an encapsulation layer that protects the semiconductor light emitting device assembly 610 .
  • the planarization layer 650 may be formed by a process such as molding or hot melt.
  • the planarization layer 650 may be implemented as a light-transmitting or fluorescent material, such as an acrylic resin, a polyimide resin, an epoxy resin, or a polyurethane resin.
  • an upper surface of the electrode pad 631 may be covered by the planarization layer 650 , and a corner of the first substrate 601 among side surfaces of the electrode pad 631 . and the corresponding side may remain exposed.
  • a plurality of side electrodes 641 may be formed.
  • the plurality of side electrodes 641 may be formed according to a technique similar to that of the electrode pad 631 .
  • each of the plurality of side electrodes 641 may be coupled (attached or bonded, etc.) to the exposed side surface of the electrode pad 631 .
  • the other end of each of the plurality of side electrodes 641 may extend to the lower surface of the second substrate 602 and be connected to the wiring electrode 622 of the second substrate 602 .
  • each of the plurality of side electrodes 641 may be bent in a lower surface edge region of the second substrate 602 . As shown in FIG. 8C , when the inclined surface 641 is formed in the lower surface corner region of the second substrate 602 , each of the plurality of side electrodes 641 may be bent along the inclined surface 641 .
  • a film 660 may be formed on the upper surface of the planarization layer 650 .
  • the film 660 is deteriorated in quality (eg, black contrast) when external light incident to the electrode present on the upper surface of the first substrate 601 is irradiated to the outside together with the light emitted from the semiconductor light emitting devices 150 .
  • an insulating layer surrounding the outside of the side electrode 641 may be further formed after the side electrode 641 or the film 660 is formed.
  • the insulating layer may be formed to surround the outside of the side electrode 641 to protect the side electrode 641 .
  • the insulating layer enables electrical insulation between the side electrodes 641 of adjacent display devices when the display devices 600 are tiled. That is, the insulating layer constitutes the bezel region of the display device 600 , and as the thickness of the side electrode 641 decreases, the thickness of the bezel region may also decrease.
  • FIG. 9 to 11 are perspective views schematically illustrating display apparatuses according to other exemplary embodiments.
  • the first substrate 901 and the second substrate 902 may be substantially the same as the first substrate 601 and the second substrate 602 illustrated in FIG. 6 .
  • a plurality of semiconductor light emitting device assemblies 910 arranged in an array form and wiring electrodes 921 electrically connected to the plurality of semiconductor light emitting device assemblies 910 may be formed on the upper surface of the first substrate 901 .
  • a plurality of first electrode pads 931 connected to a wiring electrode 921 or a wiring electrode (not shown) formed in a direction perpendicular to the wiring electrode 921 ; 932) may be formed.
  • the plurality of first electrode pads 931 and 932 may have substantially the same configuration as the plurality of electrode pads 631 and 632 described above with reference to FIG. 6 .
  • Fields 933 may be formed.
  • the plurality of second electrode pads 933 may be formed to have substantially the same shape as the plurality of first electrode pads 931 .
  • the display apparatus 900 may further include a plurality of side electrodes 941 connected between the plurality of first electrode pads 931 and the plurality of second electrode pads 933 . have.
  • the electrode pads 931 to 933 and the side electrodes 941 may be formed of a conductive metal (Cu, Ag, etc.).
  • the plurality of side electrodes 941 may be formed on side surfaces of the first substrate 901 and the second substrate 902 . One end of the side electrode 941 may be formed to contact the side surface of the first electrode pad 931 , and the other end of the side electrode 941 may be formed to contact the side surface of the second electrode pad 933 .
  • the length of the side electrode 941 is the thickness T2 of the first electrode pad 931 (refer to FIG. 12 ), the thickness T2 of the second electrode pad 933 , the thickness of the first substrate 901 , and It may be equal to or greater than the sum of the thicknesses of the second substrate 902 .
  • the side electrode 941 may be implemented in the form of a flat plate having no bending region, and thus the thickness of the side electrode 941 may be minimized.
  • an auxiliary electrode pad 934a or 934b is provided in the region including the lower surface edge of the first substrate 901 or the region including the upper surface edge of the second substrate 902 . more can be formed.
  • the auxiliary electrode pad 934a or 934b may be formed to be substantially the same as the first electrode pad 931 and the second electrode pad 932 .
  • the auxiliary electrode pad 934a or 934b may be connected to the side electrode 941 to improve electrical connectivity of the side electrode 941 .
  • the auxiliary electrode pad 934a or 934b is formed of the same material as the side electrode 941 , and physical connectivity with the side electrode 941 may also be improved.
  • FIG. 12 to 13 are side views of an edge region of the display device according to the exemplary embodiment of FIG. 9 .
  • the thickness T2 of the first electrode pad 931 and the second electrode pad 933 may be thicker than the thickness T1 of the wiring electrodes 921 and 922 .
  • the contact area between the electrode pads 931 and 933 and the side electrode 941 increases, so that the connection defect rate between the electrode pads 931 and 933 and the side electrode 941 can be minimized. .
  • the thickness of the first electrode pad 931 and the thickness of the second electrode pad 933 may be different from each other, but even in this case, the thickness of each of the electrode pads 931 and 933 is the same as that of the wiring electrodes 921 and 922 . may be thicker than the thickness T1 of
  • the thickness T3 of the side electrode 941 may be thinner than the thickness T2 of the electrode pads 931 and 933 .
  • the thickness T3 of the side electrode 941 may be the same as or thinner than the thickness T1 of the wiring electrodes 921 and 922 .
  • the upper edge region of the first substrate 901 and/or the second substrate Inclined surfaces 901a and 902a may be formed in an edge region of the lower surface of the 902 .
  • the thicknesses of the electrode pads 931 and 933 formed at the ends of the inclined surfaces 901a and 902a may be thicker than the thickness of the electrode pads 931 and 933 formed in areas other than the inclined surfaces 901a and 902a. . That is, since the contact area between the electrode pads 931 and 933 and the side electrode 941 is maximized, physical/electrical connectivity between the electrode pads 931 and 933 and the side electrode 941 may be improved.
  • the inclined surface may also be formed on the lower surface of the first substrate 901 and/or the upper surface of the second substrate 902 .
  • the side electrode 941 in the region corresponding to the inclined surface may be thicker than that in other regions, the side electrode 941 may be more stably coupled to the side surfaces of the substrates 901 and 902 .
  • 14A to 14E are diagrams for explaining an embodiment of a manufacturing process of the display device shown in FIG. 9 .
  • a plurality of first electrode pads 931 are formed on an upper surface of the first substrate 901
  • a plurality of second electrode pads 933 are formed on a lower surface of the second substrate 902 .
  • the electrode pads 931 and 933 may be substantially the same as the method of forming the electrode pad 631 described above with reference to FIG. 8A .
  • the plurality of first electrode pads 931 may be formed at a predetermined thickness T2 in an edge region (eg, a region including a corner) of the first substrate 901 .
  • the plurality of second electrode pads 933 may be formed to have a predetermined thickness T2 in an edge region of a lower surface of the second substrate 902 .
  • the thickness T2 of the electrode pads 931 and 933 may be thicker than the thickness T1 of the wiring electrodes 921 and 922 .
  • a plurality of auxiliary electrode pads 934a or 934b may be further formed on the lower surface of the first substrate 901 or the upper surface of the second substrate 902 .
  • a plurality of semiconductor light emitting devices 150 may be assembled (transferred) on a first substrate 901 .
  • the plurality of semiconductor light emitting devices 150 may be transferred onto the first substrate 901 according to a known transfer technique.
  • the transfer technique may include various transfer techniques such as pick and place, stamp transfer, roll transfer, fluidic assembly, and laser transfer.
  • each of the plurality of semiconductor light emitting device assemblies 910 may include at least one semiconductor light emitting device 150 based on the number of subpixels.
  • the plurality of first electrode pads 931 may be formed after the semiconductor light emitting device assembly 910 is formed.
  • a second substrate 902 is bonded (eg, bonded) to a lower portion of the first substrate 901 , and a planarization layer is formed on the first substrate 901 .
  • 950 may be formed.
  • the planarization layer 950 may be formed to a predetermined thickness to cover the upper surface of the first substrate 901 and the semiconductor light emitting device assembly 910 .
  • the planarization layer 950 may provide a flat surface on the upper portion of the display device 900 and fix the position of the semiconductor light emitting device assembly 910 .
  • planarization layer 950 may correspond to an encapsulation layer that protects the semiconductor light emitting device assembly 910 .
  • the planarization layer 950 may be formed by a process such as molding or hot melt.
  • the planarization layer 950 may be implemented as a light-transmitting or fluorescent material, such as an acrylic resin, a polyimide resin, an epoxy resin, or a polyurethane resin.
  • an upper surface of the first electrode pad 931 may be covered by the planarization layer 950 , and a first substrate among side surfaces of the first electrode pad 931 .
  • the corners and corresponding sides of 901 may remain exposed.
  • a plurality of side electrodes 941 may be formed.
  • the plurality of side electrodes 941 may be formed according to a technique similar to that of the electrode pads 931 and 933 .
  • each of the plurality of side electrodes 941 may be coupled (attached or bonded) to the exposed side surface of the first electrode pad 931 to be connected to each other.
  • the other end of each of the plurality of side electrodes 941 may be connected to each other by being coupled to the side surface of the second electrode pad 933 formed on the second substrate 902 . That is, the length of each of the plurality of side electrodes 941 is the thickness of the first electrode pad 931 , the thickness of the first substrate 901 , the thickness of the second substrate 902 , and the second electrode pad 933 . may be greater than or equal to the sum of the thicknesses of
  • the side surface of the first electrode pad 931, the side surface of the first substrate 901, the side surface of the second substrate 902, and the side surface of the second electrode pad 933 form the same surface
  • Each of the plurality of side electrodes 941 may be coupled to each other in a flat plate shape.
  • the side electrode is integrally formed from the upper surface of the first substrate 901 to the lower surface of the second substrate 902, in order to prevent connection failure due to separation or breakage due to bending of the side electrode, The thickness cannot be sufficiently reduced. Accordingly, since the bezel area of the display apparatus 900 cannot be reduced, a sense of heterogeneity occurs due to the gap area between the display apparatuses when a screen is output through the multi-screen display apparatus.
  • the side electrode 941 can be implemented in the form of a flat plate, the thickness of the side electrode 941 can be minimized and connection failure can be effectively prevented. In addition, since the thickness of the side electrode 941 can be minimized, the size of the bezel area can also be effectively reduced.
  • a film 960 may be formed on the top surface of the planarization layer 950 .
  • the film 960 is deteriorated in quality (eg, black contrast) when external light incident on the electrode present on the upper surface of the first substrate 901 is irradiated to the outside together with the light emitted from the semiconductor light emitting devices 150 .
  • an insulating layer (an insulating film, etc.) surrounding the outside of the side electrode 941 may be further formed after the side electrode 941 or the film 960 is formed.
  • the insulating layer may be formed to surround the outside of the side electrode 941 to protect the side electrode 941 .
  • the insulating layer enables electrical insulation between the side electrodes 941 of adjacent display devices when the display devices 900 are tiled. That is, the insulating layer may constitute a bezel area of the display device 900 .
  • FIG. 15 illustrates a multi-screen display device including a plurality of display devices according to an embodiment of the present invention.
  • the multi-screen display apparatus 1500 may be implemented in a tiled form in which a plurality of display apparatuses 600a to 600d are tiled.
  • Each of the plurality of display devices 600a to 600d may correspond to a display device implemented according to any one of the embodiments of FIGS. 6 to 14E .
  • the multi-screen display apparatus 1500 may be used as a large-area display apparatus that provides one image through a plurality of display apparatuses 600a to 600d.
  • the side bezel area of each of the plurality of display apparatuses 600a to 600d according to the embodiment of the present invention can be minimized, the gap area with the adjacent display apparatus can be effectively reduced.
  • the gap area decreases, the area where the dark part is generated due to the gap area can be minimized or removed when an image is output, and accordingly, an image with a minimized sense of disconnection can be displayed on the entire screen of the multi-screen display apparatus 1500 . .

Abstract

본 발명의 실시 예에 따른 디스플레이 장치는, 제1 기판, 상기 제1 기판의 상면에 어레이 형태로 배치된 복수의 반도체 발광 소자들, 상기 제1 기판의 상면에 형성되고 상기 복수의 반도체 발광 소자들과 전기적으로 연결되는 제1 배선 전극, 상기 제1 기판의 상면 모서리를 포함하는 영역에 형성되고, 상기 제1 배선 전극과 연결되는 제1 전극 패드, 및 상기 제1 기판의 측면에 형성되고, 일 단이 상기 제1 전극 패드의 측면과 접촉하는 측면 전극을 포함하고, 상기 제1 전극 패드의 두께는 상기 제1 배선 전극의 두께보다 두꺼울 수 있다.

Description

디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치
본 발명은 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
특히, 최근에는 약 100 마이크로미터 이하의 직경 또는 단면적을 가지는 반도체 발광 소자를 이용한 디스플레이 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 디스플레이 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 디스플레이로서 각광받고 있다.
다만, 종래의 반도체 발광 소자를 이용한 디스플레이 장치는 반도체 발광 소자를 TFT 기판이나 배선기판 등의 기판에 전사하여 제조하게 되나, 반도체 발광 소자의 전사 불량률 등으로 인한 생산성이 저하되고, 특히 대면적 디스플레이 장치의 생산 수율이 극히 낮다는 문제점이 있다. 이러한 문제점을 해결하기 위해, 최근에는 상대적으로 작은 크기를 갖는 복수의 반도체 발광 소자 디스플레이 장치를 연결하여 대형 디스플레이 장치를 구현하는 멀티 스크린 디스플레이 장치에 대한 연구 및 개발이 진행되고 있다.
그러나, 멀티 스크린 디스플레이 장치의 경우 단위 디스플레이 장치 각각의 베젤 영역으로 인해 서로 연결된 단위 디스플레이 장치 사이에 픽셀이 존재하지 않는 갭 영역이 발생한다. 이러한 갭 영역은 멀티 스크린 디스플레이 장치의 전 영역에 하나의 영상을 표시할 경우 단절감 및 이질감을 주게 되어, 영상의 몰입도를 저하시킬 수 있다.
본 발명이 해결하고자 하는 과제는, 멀티 스크린 디스플레이 장치를 구성하는 디스플레이 장치들 각각의 베젤 영역을 최소화할 수 있는 디스플레이 장치 및 그를 이용한 멀티 스크린 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상부기판과 하부기판 사이의 전기적 연결을 위한 측면전극의 불량률을 최소화한 디스플레이 장치 및 그를 이용한 멀티 스크린 디스플레이 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 장치는, 제1 기판, 상기 제1 기판의 상면에 어레이 형태로 배치된 복수의 반도체 발광 소자들, 상기 제1 기판의 상면에 형성되고 상기 복수의 반도체 발광 소자들과 전기적으로 연결되는 제1 배선 전극, 상기 제1 기판의 상면 모서리를 포함하는 영역에 형성되고, 상기 제1 배선 전극과 연결되는 제1 전극 패드, 및 상기 제1 기판의 측면에 형성되고, 일 단이 상기 제1 전극 패드의 측면과 접촉하는 측면 전극을 포함하고, 상기 제1 전극 패드의 두께는 상기 제1 배선 전극의 두께보다 두꺼울 수 있다.
실시 예에 따라, 상기 측면 전극의 두께는 상기 제1 전극 패드의 두께보다 얇을 수 있고, 상기 제1 배선 전극의 두께 이하일 수 있다.
실시 예에 따라, 상기 디스플레이 장치는 상기 제1 기판의 하면 또는 상기 제1 기판의 하부에 결합된 제2 기판의 하면에 형성된 제2 배선 전극을 더 포함할 수 있다.
상기 측면 전극의 타 단은 상기 제2 배선 전극과 연결되고, 상기 측면 전극의 상기 일 단과 상기 타 단 사이에는, 상기 제1 기판 또는 상기 제2 기판의 하부 모서리에 기초한 벤딩 영역이 형성될 수 있다.
실시 예에 따라, 상기 디스플레이 장치는 상기 제1 기판 또는 상기 제2 기판의 하면 모서리를 포함하는 영역에 형성되고, 상기 제2 배선 전극과 상기 측면 전극 사이에 연결되는 제2 전극 패드를 더 포함하고, 상기 제2 전극 패드의 두께는 상기 제2 배선 전극의 두께보다 두꺼울 수 있다.
상기 측면 전극의 타 단은 상기 제2 전극 패드의 측면과 접촉하고, 상기 측면 전극은 평판 형상을 가질 수 있다. 상기 측면 전극의 길이는, 상기 제1 전극 패드의 두께, 상기 제1 기판의 두께, 상기 제2 기판의 두께, 및 상기 제2 전극 패드의 두께의 합 이상일 수 있다.
실시 예에 따라, 상기 측면 전극의 두께는, 상기 제1 전극 패드의 두께 및 상기 제2 전극 패드의 두께보다 얇을 수 있다.
실시 예에 따라, 상기 디스플레이 장치는 상기 제1 기판의 하면 모서리를 포함하는 영역 또는 상기 제2 기판의 상면 모서리를 포함하는 영역에 형성되는 보조 전극 패드를 더 포함하고, 상기 측면 전극은 상기 보조 전극 패드의 측면과 접촉될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은, 제1 기판의 상면 모서리를 포함하는 영역에, 상기 제1 기판의 상면에 형성된 제1 배선 전극과 연결되는 제1 전극 패드를 형성하는 단계; 및 상기 제1 기판의 측면 및 상기 전극 패드의 측면과 접촉되는 측면 전극을 형성하는 단계를 포함하고, 상기 제1 전극 패드의 두께는 상기 제1 배선 전극의 두께보다 두꺼울 수 있다.
본 발명의 실시 예에 따른 멀티 스크린 디스플레이 장치는 타일링된 복수 개의 상기 디스플레이 장치를 포함할 수 있다.
본 발명의 실시 예에 따르면, 측면 전극의 형성 시 두께를 감소시킬 수 있으므로, 디스플레이 장치의 베젤 영역의 사이즈를 종래에 비해 효과적으로 줄일 수 있다.
또한, 기판에 배선 전극보다 두꺼운 두께를 갖는 전극 패드가 기 형성된 후, 상기 전극 패드의 측면에 측면 전극이 연결됨으로써 전극 패드와 측면 전극 간의 접촉 면적이 증가할 수 있다. 이에 따라 기판의 상부와 하부 사이의 전기적 연결 시 접속 불량이 최소화될 수 있다.
뿐만 아니라, 본 발명의 디스플레이 장치의 제조 방법에 따르면, 평판 형태의 측면 전극을 기판의 상부에 형성된 제1 전극 패드와 기판의 하부에 형성된 제2 전극 패드 사이에 연결하는 공정만으로 기판의 상부와 하부 사이를 전기적으로 연결할 수 있으므로, 공정 난이도를 효과적으로 감소시킬 수 있다.
또한, 본 발명의 실시 예에 따른 복수의 디스플레이 장치들 각각은 측면의 베젤 영역이 최소화될 수 있으므로, 인접한 디스플레이 장치와의 갭 영역이 효과적으로 감소할 수 있다. 상기 갭 영역이 감소함에 따라, 영상의 출력 시 갭 영역에 의한 암부 발생 영역이 최소화되거나 제거될 수 있고, 그에 따라 멀티 스크린 디스플레이 장치의 전체 화면에 단절감이 최소화된 영상이 표시될 수 있다.
도 1은 본 발명의 디스플레이 장치의 일 실시예로서 반도체 발광 소자를 포함하는 디스플레이 장치를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분의 확대도이다.
도 3은 도 2의 반도체 발광 소자의 확대도이다.
도 4는 도 2의 반도체 발광 소자의 다른 실시 예를 나타내는 확대도이다.
도 5a 내지 도 5d는 전술한 반도체 발광 소자의 제작 공정의 일례를 설명하기 위한 개념도들이다.
도 6은 본 발명의 일 실시 예에 따른 디스플레이 장치를 개략적으로 나타내는 사시도이다.
도 7은 도 6의 실시 예에 따른 디스플레이 장치의 가장자리 영역에 대한 측면도이다.
도 8a 내지 도 8e는 도 6에 도시된 디스플레이 장치의 제조 과정에 대한 일 실시 예를 설명하기 위한 도면들이다.
도 9 내지 도 11은 본 발명의 다른 실시 예들에 따른 디스플레이 장치를 개략적으로 나타내는 사시도이다.
도 12 내지 도 13은 도 9의 실시 예에 따른 디스플레이 장치의 가장자리 영역에 대한 측면도이다.
도 14a 내지 도 14e는 도 9에 도시된 디스플레이 장치의 제조 과정에 대한 일 실시 예를 설명하기 위한 도면들이다.
도 15는 본 발명의 실시 예에 따른 복수의 디스플레이 장치들을 포함하는 멀티 스크린 디스플레이 장치를 나타낸다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분의 확대도이다. 도 3은 도 2의 반도체 발광 소자의 확대도이고, 도 4는 도 2의 반도체 발광 소자의 다른 실시 예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치(100)의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 반도체 발광 소자(150)와 상기 반도체 발광 소자(150)가 장착되는 배선기판(110)을 구비할 수 있다. 상기 반도체 발광 소자(150)는 약 100마이크로미터의 직경 또는 단면적을 갖는 미니 LED, 또는 그 이하의 사이즈를 갖는 마이크로 LED 등을 포함할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광 소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광 소자(150)는 자발광하는 개별 화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode) (또는 미니 LED)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광 소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(150')는 p형 전극(156'), p형 전극(156')이 형성되는 p형 반도체층(155'), p형 반도체층(155') 상에 형성된 활성층(154'), 활성층(154') 상에 형성된 n형 반도체층(153'), 및 n형 반도체층(153') 하부에 형성되고 p형 전극(156')과 수평방향으로 이격 배치되는 n형 전극(152')을 포함한다. 이 경우, p형 전극(156')과 n형 전극(152')은 모두 반도체 발광 소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광 소자와 수평형 반도체 발광 소자는 각각 녹색 반도체 발광 소자, 청색 반도체 발광 소자 또는 적색 반도체 발광 소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광 소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정 세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광 소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광 소자(150)는 웨이퍼로부터 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사될 수 있다. 이러한 전사기술로는 픽앤플레이스(pick and place), 스탬프 전사, 롤(roll) 전사, 유체 조립(fluidic assembly), 레이저 전사 등의 기술이 존재한다.
도 5a 내지 도 5d는 전술한 반도체 발광 소자의 제작 공정의 일례를 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al 2O 3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al 2O 3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga 2O 3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광 소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광 소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광 소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d). 성장기판(159)이 제거됨에 따라 분리된 복수의 반도체 발광 소자는 상술한 전사기술에 따라 기판에 전사될 수 있다.
한편, 상술한 반도체 발광 소자를 이용한 디스플레이 장치는, 반도체 발광 소자들을 TFT(Thin Film Transistor) 기판이나 배선기판 등의 기판에 전사하여 제조될 수 있다. 다만, 미세한 사이즈의 반도체 발광 소자를 기판에 직접 전사함에 따라, 대면적 디스플레이 장치의 제조 시 시간이 과도하게 소요될 수 있다. 또한 전사 난이도로 인해 대면적 기판으로의 전사 시 불량률이 증가할 수 있고 반도체 발광 소자 자체의 수율에 따른 불량이 발생할 수 있다. 즉, 대면적 디스플레이 장치의 생산성이 다른 종류의 디스플레이 장치에 비해 낮을 수 있다.
이러한 문제를 해결하기 위해, 최근에는 상대적으로 작은 크기를 갖는 복수의 반도체 발광 소자 디스플레이 장치(단위 디스플레이 장치)를 연결하여 대형 디스플레이 장치를 구현하는 멀티 스크린 디스플레이 장치에 대한 연구 및 개발이 진행되고 있다.
그러나, 멀티 스크린 디스플레이 장치의 경우, 단위 디스플레이 장치 각각의 가장자리에 존재하는 베젤 영역으로 인해 서로 연결된 단위 디스플레이 장치 사이에 픽셀이 존재하지 않는 갭 영역이 발생할 수 있다. 상기 베젤 영역은 기판의 상부에 배치된 구성들과 기판의 하부에 배치된 구성들 간의 전기적 연결을 위한 측면 전극(또는 측면 배선) 등에 의해 존재하게 된다.
이러한 갭 영역은 멀티 스크린 디스플레이 장치의 전 영역에 하나의 영상을 표시할 경우 단절감 및 이질감을 주게 되어, 영상의 몰입도를 저하시킬 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 측면 전극으로 인한 베젤 영역의 두께를 최소화함으로써 상기 갭 영역을 최소화할 수 있다. 또한, 디스플레이 장치는 측면 전극의 형성 공정을 간소화하고, 측면 전극의 형성 공정 시의 불량률을 최소화함으로써, 디스플레이 장치의 수율을 향상시킬 수 있다.
이하 도 6 내지 도 15를 참조하여 본 발명의 실시 예에 따른 디스플레이 장치 및 그를 이용한 멀티 스크린 디스플레이 장치에 대해 구체적으로 설명한다.
도 6은 본 발명의 일 실시 예에 따른 디스플레이 장치를 개략적으로 나타내는 사시도이다. 도 7은 도 6의 실시 예에 따른 디스플레이 장치의 가장자리 영역에 대한 측면도이다.
먼저 방향을 정의하면, 제1 기판(601)을 기준으로 반도체 발광 소자 어셈블리(610)가 배치된 방향을 상부로 정의한다. 그리고 제1 기판(601)을 기준으로 제2 기판(602)이 배치된 방향을 하부로 정의한다.
도 6 내지 도 7을 참조하면, 디스플레이 장치(600)는 제1 기판(601), 및 상기 제1 기판(601)의 하부에 형성된 제2 기판(602)을 포함할 수 있다. 상기 제1 기판(601)의 면적과 상기 제2 기판(602)의 면적은 동일할 수 있다.
예컨대 제1 기판(601)은 TFT(thin film transistor)와 배선들이 형성되는 TFT 기판이고, 제2 기판(602)은 타이밍 컨트롤러, 메모리, 반도체 발광 소자 어셈블리(610)의 구동을 위한 전압원 등의 회로나 각종 배선이 형성된 PCB이거나, 제1 기판(601)의 게이트 배선과 데이터 배선에 각각 신호를 인가하는 구동부가 형성된 PCB일 수 있다. 이 경우, 제1 기판(601)과 제2 기판(602)에는 복수의 배선 전극(621, 622)이 형성될 수 있다.
다만, 실시 예에 따라서는 제2 기판(602)에 TFT, 배선들, 및 각종 회로가 형성되고, 제1 기판(601)은 TFT 및 배선의 보호를 위한 보호기판으로 구현될 수도 있다.
또한, 실시 예에 따라 디스플레이 장치(600)는 하나의 기판(예컨대 제1 기판(601))만을 포함할 수도 있다. 이 경우, 후술할 제2 기판(602)의 하면과 관련된 특징은 제1 기판(601)의 하면에 동일하게 적용될 수 있다.
제1 기판(601) 상에는 복수의 반도체 발광 소자 어셈블리(610)가 어레이 형태로 배열될 수 있다. 도 6에서는 설명의 편의를 위해 일렬로 배열된 복수의 반도체 발광 소자 어셈블리(610)만을 도시하였으나, 제1 기판(601) 상에는 복수의 행 및 열을 형성하는 복수의 반도체 발광 소자 어셈블리(610)가 배열될 수 있다.
상기 복수의 반도체 발광 소자 어셈블리(610) 각각은 하나의 픽셀로서 기능하며, 반도체 발광 소자 어셈블리(610) 내에는 적어도 하나의 반도체 발광 소자(150)가 구비될 수 있다. 예컨대 상기 픽셀이 R(적색), G(녹색), B(청색) 서브 픽셀들을 포함할 경우, 반도체 발광 소자 어셈블리(610) 내에는 적색 광을 방출하는 반도체 발광 소자, 녹색 광을 방출하는 반도체 발광 소자, 및 청색 광을 방출하는 반도체 발광 소자가 구비될 수 있다.
제1 기판(601) 상에는 복수의 반도체 발광 소자 어셈블리(610)와 전기적으로 연결되는 배선 전극(621)이 형성될 수 있다. 도 6에서는 설명의 편의를 위해 하나의 배선 전극(621)만을 도시하였으나, 상기 배선 전극(621)은 반도체 발광 소자 어셈블리(610)의 배열에 기초하여 복수 개의 배선 전극들(621)로 형성될 수 있다.
또한, 도시되지는 않았으나 제1 기판(601) 상에는 상기 배선 전극(621)에 대해 수직 방향으로 형성되는 복수의 배선 전극들(미도시)이 더 형성될 수도 있다. 예컨대 제1 기판(601)이 TFT 기판인 경우, 배선 전극(621)은 데이터 배선 또는 게이트 배선 등으로 구현되고, 상기 배선 전극(621)과 수직으로 형성되는 배선 전극은 상기 배선 전극(621)과 다른 배선으로 구현될 수 있다.
실시 예에 따라, 상기 배선 전극(621)은 복수의 반도체 발광 소자들(150) 각각의 p전극 또는 n전극과 연결되는 공통전극에 해당할 수도 있다.
한편, 제1 기판(601) 상에 형성된 배선 전극(621)은 제2 기판(602)의 전압원이나 회로 등과 전기적으로 연결되어, 복수의 반도체 발광 소자 어셈블리(610)의 구동과 관련된 신호를 수신하거나 전원을 인가받을 수 있다.
이를 위해, 본 발명의 실시 예에 따른 디스플레이 장치(600)는, 제1 기판(601)의 상면의 가장자리 영역에 형성되는 복수의 전극 패드(631, 632), 및 디스플레이 장치(600)의 측면에 형성되는 측면 전극(641)을 더 포함할 수 있다. 상기 복수의 전극 패드(631, 632) 및 측면 전극(641)은 도전성 금속(Cu, Ag 등)으로 구현될 수 있다.
상기 복수의 전극 패드(631) 각각은 어느 하나의 배선 전극(621)과 연결되고, 상기 복수의 전극 패드(632) 각각은 상기 배선 전극(621)과 수직으로 형성된 배선 전극(미도시)과 연결될 수 있다.
측면 전극(641)은 제1 기판(601) 및 제2 기판(602)의 측면에 형성될 수 있다. 측면 전극(641)의 일 단은 전극 패드(631)의 측면과 접하도록 형성되고, 타 단은 제2 기판(602)의 하부에 형성된 배선 전극(622)과 연결될 수 있다. 상기 타 단이 배선 전극(622)과 연결되기 위해, 측면 전극(641)은 제2 기판(602)의 하면 모서리 영역에서 벤딩되어(bended), 제2 기판(602)의 하면 모서리 영역으로부터 배선 전극(622)까지 연장되도록 형성될 수 있다.
즉, 측면 전극(641)의 길이는, 전극 패드(631)의 두께(T2), 제1 기판(601)의 두께, 및 제2 기판(602)의 두께의 합보다 클 수 있다.
한편, 전극 패드(631)는 측면을 통해 상기 측면 전극(641)과 전기적으로 연결되는 바, 전극 패드(631)와 측면 전극(641) 간의 원활한 전기적 연결을 위해서는 접촉 면적이 충분히 확보될 필요가 있다.
이에 기초하여 도 7을 참조하면, 전극 패드(631)의 두께(T2)는 배선 전극(621, 622)의 두께(T1)보다 두껍게 형성될 수 있다. 상기 두께(T2)가 두꺼울수록 전극 패드(631)와 측면 전극(641) 간의 접촉 면적이 증가하므로, 전극 패드(631)와 측면 전극(641) 간의 접속 불량률이 최소화될 수 있다.
한편, 디스플레이 장치(600)의 베젤 영역을 최소화하기 위해, 측면 전극(641)의 두께(T3)는 전극 패드(631)의 두께(T2)보다 얇게 형성될 수 있다. 또한, 실시 예에 따라 측면 전극(641)의 두께(T3)는 배선 전극(621, 622)의 두께(T1)와 같거나 얇게 형성될 수도 있다.
도 8a 내지 도 8e는 도 6에 도시된 디스플레이 장치의 제조 과정에 대한 일 실시 예를 설명하기 위한 도면들이다.
도 8a를 참조하면, 제1 기판(601) 상에 복수의 전극 패드들(631)이 형성될 수 있다. 상기 제1 기판(601)에는 도 6에서 상술한 배선 전극(621)이 기 형성된 상태일 수 있다.
예컨대, 상기 복수의 전극 패드들(631)은 도금 가공, 전도성 금속 페이스트의 인쇄, 에어로졸 증착에 의한 전극 형성, 잉크젯 프린팅 방식 등과 같은 다양한 기법에 따라 형성될 수 있다.
상기 복수의 전극 패드들(631)은 제1 기판(601)의 상면의 가장자리 영역(예컨대 모서리를 포함하는 영역)에 소정 두께(T2)로 형성될 수 있다. 상술한 바와 같이, 전극 패드들(631)의 두께(T2)는 제1 기판(601) 상에 형성된 배선 전극(621)의 두께(T1)보다 두꺼울 수 있다.
도 8b를 참조하면, 제1 기판(601) 상에 복수의 반도체 발광 소자들(150)이 조립(전사)될 수 있다. 복수의 반도체 발광 소자들(150)은 기 공지된 전사 기법에 따라 상기 제1 기판(601) 상에 전사될 수 있다. 예컨대, 상기 전사 기법은 픽 앤 플레이스(pick and place), 스탬프 전사, 롤(roll) 전사, 유체 조립(fluidic assembly), 레이저 전사 등의 다양한 전사 기법을 포함할 수 있다.
상기 복수의 반도체 발광 소자들(150)이 제1 기판(601) 상에 전사됨에 따라, 제1 기판(601) 상에는 복수의 반도체 발광 소자 어셈블리(610)가 형성될 수 있다. 상술한 바와 같이 복수의 반도체 발광 소자 어셈블리(610) 각각은 서브픽셀의 수에 기초한 적어도 하나의 반도체 발광 소자(150)를 포함할 수 있다.
실시 예에 따라, 복수의 전극 패드들(631)은 반도체 발광 소자 어셈블리(610)가 형성된 이후에 형성될 수도 있다.
도 8c를 참조하면, 반도체 발광 소자 어셈블리(610)의 형성 이후, 제1 기판(601) 하부에 제2 기판(602)이 결합(예컨대 합착)되고, 제1 기판(601) 상에 평탄화층(650)이 형성될 수 있다.
도 8c에 도시된 바와 같이, 실시 예에 따라 제2 기판(602)의 하측 가장자리 영역에는 경사면(602a)이 형성될 수도 있다. 상기 경사면(602a)은 측면 전극(641)의 벤딩 시 벤딩 각도를 감소시킴으로써, 측면 전극(641)의 휨, 끊어짐, 또는 기판(601, 602)으로부터의 분리 등에 따라 발생하는 불량을 최소화할 수 있다.
실시 예에 따라, 제2 기판(602)은 도 8d의 측면 전극 형성 과정의 이전의 임의의 시점에 상기 제1 기판(601)에 결합될 수도 있다.
평탄화층(650)은 제1 기판(601)의 상면 및 반도체 발광 소자 어셈블리(610)를 덮도록 소정 두께로 형성될 수 있다. 상기 평탄화층(650)은 디스플레이 장치(600)의 상부에 평탄면을 제공할 수 있고, 반도체 발광 소자 어셈블리(610)의 위치를 고정할 수 있다.
또한, 평탄화층(650)은 반도체 발광 소자 어셈블리(610)를 보호하는 봉지층(encapsulation layer)에 해당할 수 있다.
이러한 평탄화층(650)은 몰딩이나 핫멜트(hot melt) 등의 공정에 의해 형성될 수 있다. 예컨대, 평탄화층(650)은 투광성 또는 형광성 재료로서 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리우레탄 수지 등으로 구현될 수 있다.
한편, 상기 평탄화층(650)의 형성에 따라, 상기 전극 패드(631)의 상면은 상기 평탄화층(650)에 의해 덮일 수 있고, 전극 패드(631)의 측면 중 제1 기판(601)의 모서리와 대응하는 측면은 노출된 상태를 유지할 수 있다.
도 8d를 참조하면, 제2 기판(602)의 결합 및 평탄화층(650)의 형성 이후, 복수의 측면 전극들(641)이 형성될 수 있다. 상기 복수의 측면 전극들(641)은 전극 패드(631)와 유사한 기법에 따라 형성될 수 있다.
상기 복수의 측면 전극들(641) 각각의 일 단은 상기 전극 패드(631)의 노출된 측면과 결합(부착 또는 합착 등)될 수 있다. 또한, 상기 복수의 측면 전극(641) 각각의 타 단은 제2 기판(602)의 하면으로 연장되어, 제2 기판(602)의 배선 전극(622)과 연결될 수 있다.
상기 타 단이 제2 기판(602)의 하면에 형성된 배선 전극(622)과 연결되기 위해, 상기 복수의 측면 전극(641) 각각은 제2 기판(602)의 하면 모서리 영역에서 벤딩될 수 있다. 도 8c와 같이 제2 기판(602)의 하면 모서리 영역에 경사면(641)이 형성된 경우, 상기 복수의 측면 전극(641) 각각은 상기 경사면(641)을 따라 벤딩될 수 있다.
도 8e를 참조하면, 측면 전극(641)의 형성 후, 평탄화층(650)의 상면에 필름(660)이 형성될 수 있다. 상기 필름(660)은 제1 기판(601)의 상면에 존재하는 전극으로 입사된 외광이 반도체 발광 소자들(150)로부터 방출되는 광과 함께 외부로 조사됨에 따른 품질 저하(예컨대 블랙 콘트라스트(black contrast) 저하 등)를 방지하기 위한 편광 필름 등의 각종 광학 필름을 포함할 수 있다.
한편, 도시되지는 않았으나, 측면 전극(641) 또는 필름(660)의 형성 이후, 상기 측면 전극(641)의 외부를 감싸는 절연층(절연막 등)이 더 형성될 수 있다. 상기 절연층은 측면 전극(641)의 외부를 감싸도록 형성되어 상기 측면 전극(641)을 보호할 수 있다.
또한, 상기 절연층은 디스플레이 장치들(600)이 타일링될 때, 인접한 디스플레이 장치들의 측면 전극(641) 사이의 전기적 절연을 가능하게 한다. 즉 상기 절연층은 디스플레이 장치(600)의 베젤 영역을 구성하는 바, 측면 전극(641)의 두께가 줄어들수록 베젤 영역의 두께 또한 줄어들 수 있다.
도 9 내지 도 11은 본 발명의 다른 실시 예들에 따른 디스플레이 장치를 개략적으로 나타내는 사시도이다.
도 9를 참조하면, 제1 기판(901) 및 제2 기판(902)은 도 6에 도시된 제1 기판(601) 및 제2 기판(602)과 실질적으로 동일할 수 있다.
제1 기판(901)의 상면에는 어레이 형태로 배열되는 복수의 반도체 발광 소자 어셈블리(910), 상기 복수의 반도체 발광 소자 어셈블리(910)와 전기적으로 연결되는 배선 전극(921)이 형성될 수 있다.
또한, 제1 기판(901)의 상면의 가장자리 영역에는 배선 전극(921) 또는 상기 배선 전극(921)과 수직 방향으로 형성된 배선 전극(미도시)과 연결되는 복수의 제1 전극 패드들(931, 932)이 형성될 수 있다. 상기 복수의 제1 전극 패드들(931, 932)은 도 6에서 상술한 복수의 전극 패드들(631, 632)과 실질적으로 동일한 구성일 수 있다.
한편, 도 6의 실시 예와 달리, 제2 기판(902)의 하면의 가장자리 영역에는 제2 기판(902)의 하면에 형성된 배선 전극(922; 도 12 참조)과 연결되는 복수의 제2 전극 패드들(933)이 형성될 수 있다. 상기 복수의 제2 전극 패드들(933)은 상기 복수의 제1 전극 패드들(931)과 실질적으로 동일한 형태로 형성될 수 있다.
도 11을 참조하면, 디스플레이 장치(900)는 복수의 제1 전극 패드들(931)과 복수의 제2 전극 패드들(933) 사이에 연결되는 복수의 측면 전극들(941)을 더 포함할 수 있다. 도 6에서 상술한 바와 같이, 상기 전극 패드들(931~933) 및 측면 전극들(941)은 도전성 금속(Cu, Ag 등)으로 구현될 수 있다.
상기 복수의 측면 전극들(941)은 제1 기판(901) 및 제2 기판(902)의 측면에 형성될 수 있다. 측면 전극(941)의 일 단은 제1 전극 패드(931)의 측면과 접하도록 형성되고, 측면 전극(941)의 타 단은 제2 전극 패드(933)의 측면과 접하도록 형성될 수 있다.
즉, 측면 전극(941)의 길이는 제1 전극 패드(931)의 두께(T2; 도 12 참조), 제2 전극 패드(933)의 두께(T2), 제1 기판(901)의 두께, 및 제2 기판(902)의 두께의 합 이상일 수 있다.
이 경우, 도 6의 실시 예와 달리, 상기 측면 전극(941)은 벤딩 영역이 존재하지 않는 평판 형태로 구현될 수 있으므로, 측면 전극(941)의 두께를 최소화할 수 있다.
실시 예에 따라, 도 10에 도시된 바와 같이, 제1 기판(901)의 하면 모서리를 포함하는 영역 또는 제2 기판(902)의 상면 모서리를 포함하는 영역에는 보조 전극 패드(934a 또는 934b)가 더 형성될 수 있다. 상기 보조 전극 패드(934a 또는 934b)는 제1 전극 패드(931) 및 제2 전극 패드(932)와 실질적으로 동일하게 형성될 수 있다.
상기 보조 전극 패드(934a 또는 934b)는 상기 측면 전극(941)과 연결되어, 측면 전극(941)의 전기적 연결성을 향상시킬 수 있다. 또한, 상기 보조 전극 패드(934a 또는 934b)는 측면 전극(941)과 동일 재질로 형성되어, 측면 전극(941)과의 물리적 연결성 또한 향상시킬 수 있다.
도 12 내지 도 13은 도 9의 실시 예에 따른 디스플레이 장치의 가장자리 영역에 대한 측면도이다.
도 6 내지 도 7에서 상술한 바와 같이, 전극 패드(931, 933)는 측면을 통해 측면 전극(941)과 전기적으로 연결되므로, 전극 패드(931, 933)와 측면 전극(941) 간의 원활한 전기적 연결을 위해서는 충분한 접촉 면적이 확보되어야 한다.
이에 기초하여 도 12를 참조하면, 제1 전극 패드(931) 및 제2 전극 패드(933)의 두께(T2)는 배선 전극(921, 922)의 두께(T1)보다 두껍게 형성될 수 있다. 상기 두께(T2)가 두꺼울수록 전극 패드들(931, 933)과 측면 전극(941) 간의 접촉 면적이 증가하므로, 전극 패드(931, 933)와 측면 전극(941) 간의 접속 불량률이 최소화될 수 있다.
실시 예에 따라 제1 전극 패드(931)의 두께와 제2 전극 패드(933)의 두께는 서로 다를 수 있으나, 이 경우에도 전극 패드(931, 933) 각각의 두께는 배선 전극(921, 922)의 두께(T1)보다는 두꺼울 수 있다.
또한, 디스플레이 장치(900)의 베젤 영역을 최소화하기 위해, 측면 전극(941)의 두께(T3)는 전극 패드(931, 933)의 두께(T2)보다 얇을 수 있다. 실시 예에 따라, 측면 전극(941)의 두께(T3)는 배선 전극(921, 922)의 두께(T1)와 같거나 얇을 수도 있다.
실시 예에 따라, 전극 패드들(931, 933)과 측면 전극(941) 간의 접촉 면적을 극대화하기 위해, 도 13에 도시된 바와 같이 제1 기판(901)의 상면 가장자리 영역 및/또는 제2 기판(902)의 하면 가장자리 영역에는 경사면(901a, 902a)이 형성될 수 있다. 이 경우, 상기 경사면(901a, 902a)의 말단에 형성된 전극 패드들(931, 933)의 두께는 경사면(901a, 902a)이 아닌 영역에 형성된 전극 패드들(931, 933)의 두께보다 두꺼울 수 있다. 즉, 전극 패드들(931, 933)과 측면 전극(941) 간의 접촉 면적이 극대화되므로, 전극 패드들(931, 933)과 측면 전극(941) 간의 물리적/전기적 연결성이 향상될 수 있다.
도시되지는 않았으나, 경사면은 제1 기판(901)의 하면 및/또는 제2 기판(902)의 상면에도 형성될 수 있다. 이 경우, 상기 경사면에 대응하는 영역의 측면 전극(941)의 두께가 다른 영역의 두께보다 두꺼울 수 있으므로, 측면 전극(941)이 기판(901, 902)의 측면에 보다 안정적으로 결합될 수 있다.
도 14a 내지 도 14e는 도 9에 도시된 디스플레이 장치의 제조 과정에 대한 일 실시 예를 설명하기 위한 도면들이다.
도 14a를 참조하면, 제1 기판(901)의 상면에 복수의 제1 전극 패드들(931)이 형성되고, 제2 기판(902)의 하면에 복수의 제2 전극 패드들(933)이 형성될 수 있다. 전극 패드들(931, 933)은 도 8a에서 상술한 전극 패드(631)의 형성 방식과 실질적으로 동일할 수 있다.
상기 복수의 제1 전극 패드들(931)은 제1 기판(901)의 상면 가장자리 영역(예컨대 모서리를 포함하는 영역)에 소정 두께(T2)로 형성될 수 있다. 유사하게, 상기 복수의 제2 전극 패드들(933)은 제2 기판(902)의 하면 가장자리 영역에 소정 두께(T2)로 형성될 수 있다. 상술한 바와 같이, 전극 패드들(931, 933)의 두께(T2)는 배선 전극(921, 922)의 두께(T1)보다 두꺼울 수 있다.
실시 예에 따라, 도 10에 도시된 바와 같이 제1 기판(901)의 하면 또는 제2 기판(902)의 상면에 복수의 보조 전극 패드(934a 또는 934b)가 더 형성될 수도 있다.
도 14b를 참조하면, 제1 기판(901) 상에 복수의 반도체 발광 소자들(150)이 조립(전사)될 수 있다. 상기 복수의 반도체 발광 소자들(150)은 기 공지된 전사 기법에 따라 상기 제1 기판(901) 상에 전사될 수 있다. 예컨대, 상기 전사 기법은 픽 앤 플레이스(pick and place), 스탬프 전사, 롤(roll) 전사, 유체 조립(fluidic assembly), 레이저 전사 등의 다양한 전사 기법을 포함할 수 있다.
상기 복수의 반도체 발광 소자들(150)이 제1 기판(901) 상에 전사됨에 따라, 제1 기판(901) 상에는 복수의 반도체 발광 소자 어셈블리(910)가 형성될 수 있다. 상술한 바와 같이 복수의 반도체 발광 소자 어셈블리(910) 각각은 서브픽셀의 수에 기초한 적어도 하나의 반도체 발광 소자(150)를 포함할 수 있다.
실시 예에 따라, 복수의 제1 전극 패드들(931)은 반도체 발광 소자 어셈블리(910)가 형성된 이후에 형성될 수도 있다.
도 14c를 참조하면, 반도체 발광 소자 어셈블리(910)의 형성 이후, 제1 기판(901)의 하부에 제2 기판(902)이 결합(합착 등)되고, 제1 기판(901) 상에 평탄화층(950)이 형성될 수 있다.
평탄화층(950)은 제1 기판(901)의 상면 및 반도체 발광 소자 어셈블리(910)를 덮도록 소정 두께로 형성될 수 있다. 상기 평탄화층(950)은 디스플레이 장치(900)의 상부에 평탄면을 제공하고, 반도체 발광 소자 어셈블리(910)의 위치를 고정할 수 있다.
또한, 평탄화층(950)은 반도체 발광 소자 어셈블리(910)를 보호하는 봉지층(encapsulation layer)에 해당할 수 있다.
이러한 평탄화층(950)은 몰딩이나 핫멜트(hot melt) 등의 공정에 의해 형성될 수 있다. 예컨대, 평탄화층(950)은 투광성 또는 형광성 재료로서 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리우레탄 수지 등으로 구현될 수 있다.
한편, 상기 평탄화층(950)의 형성에 따라, 상기 제1 전극 패드(931)의 상면은 상기 평탄화층(950)에 의해 덮일 수 있고, 상기 제1 전극 패드(931)의 측면 중 제1 기판(901)의 모서리와 대응하는 측면은 노출된 상태를 유지할 수 있다.
도 14d를 참조하면, 제2 기판(902)의 결합 및 평탄화층(950)의 형성 이후, 복수의 측면 전극들(941)이 형성될 수 있다. 상기 복수의 측면 전극들(941)은 전극 패드(931, 933)와 유사한 기법에 따라 형성될 수 있다.
상기 복수의 측면 전극들(941) 각각의 일 단은 상기 제1 전극 패드(931)의 노출된 측면과 결합(부착 또는 합착 등)됨으로써 서로 연결될 수 있다. 또한, 상기 복수의 측면 전극들(941) 각각의 타 단은 상기 제2 기판(902)에 형성된 제2 전극 패드(933)의 측면과 결합됨으로써 서로 연결될 수 있다. 즉, 복수의 측면 전극들(941) 각각의 길이는 제1 전극 패드(931)의 두께, 제1 기판(901)의 두께, 제2 기판(902)의 두께, 및 제2 전극 패드(933)의 두께의 합 이상일 수 있다.
특히, 상기 제1 전극 패드(931)의 측면, 상기 제1 기판(901)의 측면, 상기 제2 기판(902)의 측면, 및 상기 제2 전극 패드(933)의 측면은 동일면을 형성함으로써, 상기 복수의 측면 전극들(941) 각각은 평판 형태로 결합될 수 있다.
종래의 경우, 측면 전극이 제1 기판(901)의 상면부터 제2 기판(902)의 하면까지 일체로 형성되므로, 측면 전극의 휨에 의한 분리나 끊어짐에 따른 접속 불량을 방지하기 위해 측면 전극의 두께를 충분히 줄일 수 없다. 이에 따라 디스플레이 장치(900)의 베젤 영역이 줄어들지 못하므로, 멀티 스크린 디스플레이 장치를 통한 화면 출력 시 디스플레이 장치들 간의 갭 영역으로 인한 이질감이 발생하게 된다.
본 발명의 실시 예에 따르면, 측면 전극(941)이 평판 형태로 구현가능하므로, 측면 전극(941)의 두께를 최소화함과 동시에 접속 불량을 효과적으로 방지할 수 있다. 또한, 상기 측면 전극(941)의 두께가 최소화될 수 있으므로, 베젤 영역의 사이즈 또한 효과적으로 줄일 수 있다.
또한, 평판 형상의 측면 전극(941)을 제1 전극 패드(931)와 제2 전극 패드(933) 사이에 형성하는 공정만으로 제1 기판의 상부와 제2 기판의 하부 사이를 전기적으로 연결할 수 있으므로, 공정 난이도를 효과적으로 감소시킬 수 있다.
도 14e를 참조하면, 측면 전극(941)의 형성 후, 평탄화층(950)의 상면에 필름(960)이 형성될 수 있다. 상기 필름(960)은 제1 기판(901)의 상면에 존재하는 전극으로 입사된 외광이 반도체 발광 소자들(150)로부터 방출되는 광과 함께 외부로 조사됨에 따른 품질 저하(예컨대 블랙 콘트라스트(black contrast) 저하 등)를 방지하기 위한 편광 필름 등의 각종 광학 필름을 포함할 수 있다.
한편, 도시되지는 않았으나, 측면 전극(941) 또는 필름(960)의 형성 이후, 상기 측면 전극(941)의 외부를 감싸는 절연층(절연막 등)이 더 형성될 수 있다. 상기 절연층은 측면 전극(941)의 외부를 감싸도록 형성되어 상기 측면 전극(941)을 보호할 수 있다.
또한, 상기 절연층은 디스플레이 장치들(900)이 타일링될 때, 인접한 디스플레이 장치들의 측면 전극(941) 사이의 전기적 절연을 가능하게 한다. 즉 상기 절연층은 디스플레이 장치(900)의 베젤 영역을 구성할 수 있다.
도 15는 본 발명의 실시 예에 따른 복수의 디스플레이 장치들을 포함하는 멀티 스크린 디스플레이 장치를 나타낸다.
도 15를 참조하면, 멀티 스크린 디스플레이 장치(1500)는 복수의 디스플레이 장치들(600a~600d)이 타일링된 형태로 구현될 수 있다. 상기 복수의 디스플레이 장치들(600a~600d) 각각은 도 6 내지 도 14e의 실시 예들 중 어느 하나에 따라 구현된 디스플레이 장치에 해당할 수 있다.
멀티 스크린 디스플레이 장치(1500)는 복수의 디스플레이 장치들(600a~600d)을 통해 하나의 영상을 제공하는 대면적 디스플레이 장치로 이용될 수 있다. 이 때, 본 발명의 실시 예에 따른 복수의 디스플레이 장치들(600a~600d)각각은 측면의 베젤 영역이 최소화될 수 있으므로, 인접한 디스플레이 장치와의 갭 영역이 효과적으로 감소할 수 있다.
상기 갭 영역이 감소함에 따라, 영상의 출력 시 갭 영역에 의한 암부 발생 영역이 최소화되거나 제거될 수 있고, 그에 따라 멀티 스크린 디스플레이 장치(1500)의 전체 화면에 단절감이 최소화된 영상이 표시될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 제1 기판;
    상기 제1 기판의 상면에 어레이 형태로 배치된 복수의 반도체 발광 소자들;
    상기 제1 기판의 상면에 형성되고 상기 복수의 반도체 발광 소자들과 전기적으로 연결되는 제1 배선 전극;
    상기 제1 기판의 상면 모서리를 포함하는 영역에 형성되고, 상기 제1 배선 전극과 연결되는 제1 전극 패드; 및
    상기 제1 기판의 측면에 형성되고, 일 단이 상기 제1 전극 패드의 측면과 접촉하는 측면 전극을 포함하고,
    상기 제1 전극 패드의 두께는 상기 제1 배선 전극의 두께보다 두꺼운 디스플레이 장치.
  2. 제1항에 있어서,
    상기 측면 전극의 두께는 상기 제1 전극 패드의 두께보다 얇은 디스플레이 장치.
  3. 제2항에 있어서,
    상기 측면 전극의 두께는 상기 제1 배선 전극의 두께 이하인 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 기판의 하면에 형성된 제2 배선 전극을 더 포함하고,
    상기 측면 전극의 타 단은 상기 제2 배선 전극과 연결되고,
    상기 측면 전극의 상기 일 단과 상기 타 단 사이에는, 상기 제1 기판의 하부 모서리에 기초한 벤딩 영역이 형성되는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1 기판의 하부에 형성된 제2 기판; 및
    상기 제2 기판의 하면에 형성된 제2 배선 전극을 더 포함하고,
    상기 측면 전극의 타 단은 상기 제2 배선 전극과 연결되고,
    상기 측면 전극의 상기 일 단과 상기 타 단 사이에는 상기 제2 기판의 하부 모서리에 기초한 벤딩 영역이 형성되는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 기판의 하부 모서리에 대응하는 영역에는 경사면이 형성되고,
    상기 측면 전극의 상기 일 단과 상기 타 단 사이에는 상기 경사면에 기초한 적어도 하나의 벤딩 영역이 형성되는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1 기판의 하부에 형성된 제2 기판;
    상기 제2 기판의 하면에 형성된 제2 배선 전극; 및
    상기 제2 기판의 하면 모서리를 포함하는 영역에 형성되고, 상기 제2 배선 전극과 상기 측면 전극 사이에 연결되는 제2 전극 패드를 더 포함하고,
    상기 제2 전극 패드의 두께는 상기 제2 배선 전극의 두께보다 두꺼운 디스플레이 장치.
  8. 제7항에 있어서,
    상기 측면 전극의 타 단은 상기 제2 전극 패드의 측면과 접촉하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 측면 전극은 평판 형상을 갖는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 측면 전극의 길이는,
    상기 제1 전극 패드의 두께, 상기 제1 기판의 두께, 상기 제2 기판의 두께, 및 상기 제2 전극 패드의 두께의 합 이상인 디스플레이 장치.
  11. 제7항에 있어서,
    상기 측면 전극의 두께는, 상기 제1 전극 패드의 두께 및 상기 제2 전극 패드의 두께보다 얇은 디스플레이 장치.
  12. 제7항에 있어서,
    상기 제1 기판의 하면 모서리를 포함하는 영역 또는 상기 제2 기판의 상면 모서리를 포함하는 영역에 형성되는 보조 전극 패드를 더 포함하고,
    상기 측면 전극은 상기 보조 전극 패드의 측면과 접촉되는 디스플레이 장치.
  13. 제1 기판의 상면 모서리를 포함하는 영역에, 상기 제1 기판의 상면에 형성된 제1 배선 전극과 연결되는 제1 전극 패드를 형성하는 단계; 및
    상기 제1 기판의 측면 및 상기 전극 패드의 측면과 접촉되는 측면 전극을 형성하는 단계를 포함하고,
    상기 제1 전극 패드의 두께는 상기 제1 배선 전극의 두께보다 두꺼운 디스플레이 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 측면 전극의 두께는 상기 제1 전극 패드의 두께보다 얇은 디스플레이 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 제1 전극 패드를 형성하는 단계는,
    상기 제1 기판의 하부에 제2 기판을 결합하는 단계를 더 포함하고,
    상기 측면 전극을 형성하는 단계는,
    상기 측면 전극의 일 단이 상기 제1 전극 패드의 측면과 연결되고, 상기 측면 전극의 타 단이 상기 제2 기판의 하면에 형성된 제2 배선 전극과 연결되도록 상기 측면 전극을 형성하는 단계를 포함하고,
    상기 측면 전극의 상기 일 단과 상기 타 단 사이에는 상기 제2 기판의 하부 모서리에 기초한 벤딩 영역이 형성되는 디스플레이 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 제1 전극 패드를 형성하는 단계는,
    제2 기판의 하면 모서리를 포함하는 영역에, 상기 제2 기판의 하면에 형성된 제2 배선 전극과 연결되는 제2 전극 패드를 형성하는 단계; 및
    상기 제1 기판의 하부에 상기 제2 기판을 결합하는 단계를 더 포함하고,
    상기 측면 전극을 형성하는 단계는,
    일 단이 상기 제1 전극 패드의 측면과 접촉하고, 타 단이 상기 제2 전극 패드의 측면과 접촉하도록 상기 측면 전극을 형성하는 단계인 디스플레이 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 측면 전극의 길이는,
    상기 제1 전극 패드의 두께, 상기 제1 기판의 두께, 상기 제2 기판의 두께, 및 상기 제2 전극 패드의 두께의 합 이상인 디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 측면 전극의 두께는, 상기 제1 전극 패드의 두께 및 상기 제2 전극 패드의 두께보다 얇은 디스플레이 장치의 제조 방법.
  19. 복수의 디스플레이 장치들이 타일링된 멀티 스크린 디스플레이 장치에 있어서, 상기 복수의 디스플레이 장치들 각각은,
    제1 기판;
    상기 제1 기판의 상면에 어레이 형태로 배치된 복수의 반도체 발광 소자들;
    상기 제1 기판의 상면에 형성되고 상기 복수의 반도체 발광 소자들과 전기적으로 연결되는 제1 배선 전극;
    상기 제1 기판의 상면 모서리를 포함하는 영역에 형성되고, 상기 제1 배선 전극과 연결되는 제1 전극 패드; 및
    상기 제1 기판의 측면에 형성되고, 일 단이 상기 제1 전극 패드의 측면과 접촉하는 측면 전극을 포함하고,
    상기 제1 전극 패드의 두께는 상기 제1 배선 전극의 두께보다 두꺼운 멀티 스크린 디스플레이 장치.
PCT/KR2020/004996 2020-04-13 2020-04-13 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치 WO2021210698A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020227038629A KR20220164039A (ko) 2020-04-13 2020-04-13 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치
US17/996,211 US20230207739A1 (en) 2020-04-13 2020-04-13 Display device and method for manufacturing same, and multi-screen display device using same
PCT/KR2020/004996 WO2021210698A1 (ko) 2020-04-13 2020-04-13 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/004996 WO2021210698A1 (ko) 2020-04-13 2020-04-13 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2021210698A1 true WO2021210698A1 (ko) 2021-10-21

Family

ID=78084460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004996 WO2021210698A1 (ko) 2020-04-13 2020-04-13 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230207739A1 (ko)
KR (1) KR20220164039A (ko)
WO (1) WO2021210698A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019079253A1 (en) * 2017-10-16 2019-04-25 Corning Incorporated DISPLAY PANEL WITHOUT BEVEL WITH ROUND-BENDED CONDUCTORS AND METHODS OF MANUFACTURE
KR20200004751A (ko) * 2018-07-04 2020-01-14 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20200008433A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 디스플레이 패널
KR20200026769A (ko) * 2019-03-27 2020-03-11 엘지전자 주식회사 마이크로 엘이디를 이용한 디스플레이 장치 및 그 제조방법
US20200105729A1 (en) * 2018-09-27 2020-04-02 Nichia Corporation Light emitting device and method of producing light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019079253A1 (en) * 2017-10-16 2019-04-25 Corning Incorporated DISPLAY PANEL WITHOUT BEVEL WITH ROUND-BENDED CONDUCTORS AND METHODS OF MANUFACTURE
KR20200004751A (ko) * 2018-07-04 2020-01-14 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20200008433A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 디스플레이 패널
US20200105729A1 (en) * 2018-09-27 2020-04-02 Nichia Corporation Light emitting device and method of producing light emitting device
KR20200026769A (ko) * 2019-03-27 2020-03-11 엘지전자 주식회사 마이크로 엘이디를 이용한 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
US20230207739A1 (en) 2023-06-29
KR20220164039A (ko) 2022-12-12

Similar Documents

Publication Publication Date Title
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2017126762A1 (en) Display device using semiconductor light emitting device
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2019004508A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2016122125A1 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
WO2017073865A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2016133250A1 (en) Display device using semiconductor light emitting devices
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020096314A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020256250A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2016186376A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2019146819A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
WO2018182108A1 (en) Display device using semiconductor light emitting device
WO2021006450A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020122694A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020036385A1 (en) Display device using semiconductor light emitting diode and method for manufacturing the same
WO2020013379A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2017099307A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2020009275A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020085640A1 (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20931322

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227038629

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20931322

Country of ref document: EP

Kind code of ref document: A1