KR20150064797A

KR20150064797A - 액정표시장치

Info

Publication number: KR20150064797A
Application number: KR1020130149394A
Authority: KR
Inventors: 최상미; 손황호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-12-03
Filing date: 2013-12-03
Publication date: 2015-06-12
Also published as: KR102081126B1

Abstract

본 발명은 액정패널; 상기 액정패널에 데이터신호를 공급하는 데이터구동부가 실장된 다수의 제1연성회로기판; 상기 액정패널에 게이트신호를 공급하는 게이트구동부가 실장된 다수의 제2연성회로기판; 상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인; 및 상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인이 전기적으로 연결되도록 상기 다수의 제2연성회로기판을 연결하는 다수의 공통전압라인연결부를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{Liquid Crystal Display Device}

본 발명은 액정표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정 표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정 표시장치가 널리 사용되고 있다.

액정표시장치는 트랜지스터, 스토리지 커패시터 및 화소전극 등이 형성된 트랜지스터기판과 컬러필터 및 블랙매트릭스 등이 형성된 컬러필터기판 사이에 위치하는 액정층을 포함한다. 액정표시장치는 화소전극과 트랜지스터기판 또는 컬러필터기판에 형성된 공통전극에 형성되는 전계로 액정층의 배열 방향을 조절하여 백라이트유닛으로부터 입사된 광을 출사하는 방식으로 영상을 표시한다.

액정표시장치는 데이터구동부로부터 공급된 데이터전압과 기준 전위 역할을 하는 공통전압 간의 차이가 액정을 구동하는 전압으로 작용한다. 공통전압은 액정패널에 형성된 라인 저항 및 커패시터 등의 영향으로 액정패널의 위치에 따라 편차가 발생한다. 이 때문에, 공통전압은 액정패널 전체에 걸쳐 화질에 가장 큰 영향을 미치는 전압 중 하나가 된다.

종래에는 공통전압생성부로부터 출력된 공통전압을 게이트구동부가 실장되는 연성회로기판을 경유하여 액정패널에 형성된 공통전압라인으로 공급하는 구조가 제안된 바 있다. 또한, 종래에는 공통전압 편차를 방지하기 위해 공통전압을 생성하는 공통전압생성부와 더불어 보상회로를 구성하고 액정패널의 공통전압라인으로부터 공통전압을 되먹임 받고 이를 이용하여 액정패널 전체에 공급되는 공통전압을 보상하는 형태의 보상 구조가 제안된 바 있다.

그러나, 종래에 제안된 구조는 라인 저항이나 기생 커패시턴스에 따른 신호의 왜곡에 의해 전압차가 발생하는 등 수평 크로스토크 등의 화질 문제를 야기하고 있어 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 공통전압라인의 라인 저항이나 기생 커패시턴스에 따른 신호의 왜곡에 의해 전압차가 발생하는 등 수평 크로스토크 등의 화질 문제를 야기하는 문제를 개선 및 해결하는 것이다.

상술한 과제 해결 수단으로 본 발명은 액정패널; 상기 액정패널에 데이터신호를 공급하는 데이터구동부가 실장된 다수의 제1연성회로기판; 상기 액정패널에 게이트신호를 공급하는 게이트구동부가 실장된 다수의 제2연성회로기판; 상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인; 및 상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인이 전기적으로 연결되도록 상기 다수의 제2연성회로기판을 연결하는 다수의 공통전압라인연결부를 포함하는 액정표시장치를 제공한다.

상기 공통전압라인연결부는 도전성 필름과, 상기 도전성 필름상에 형성되고 상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인을 연결하는 전극을 포함할 수 있다.

상기 제1연성회로기판에 연결되고 공통전압을 출력하는 공통전압생성부가 형성된 인쇄회로기판을 포함하며, 상기 공통전압생성부는 상기 제1연성회로기판 중 적어도 하나와 상기 다수의 제2연성회로기판 중 적어도 하나를 경유하도록 형성된 공통전압라인을 통해 상기 액정패널에 형성된 공통전압라인에 연결될 수 있다.

상기 다수의 제2연성회로기판은 상기 액정패널에 형성된 공통전압라인에 영역별로 구분되어 연결되도록 일측과 타측으로 이격하여 위치하며 가로 방향으로 형성된 제1공통전압라인과, 상기 제1공통전압라인과 전기적으로 연결되며 세로 방향으로 형성된 제2공통전압라인을 각각 포함하며, 상기 제2공통전압라인은 상기 다수의 공통전압라인연결부에 의해 전기적으로 연결될 수 있다.

다른 측면에서 본 발명은 액정패널; 상기 액정패널에 형성된 공통전압라인; 상기 액정패널에 데이터신호를 공급하는 데이터구동부가 실장된 다수의 제1연성회로기판; 상기 액정패널에 게이트신호를 공급하는 게이트구동부가 실장된 다수의 제2연성회로기판; 상기 제1연성회로기판에 연결되고 공통전압을 출력하는 공통전압생성부 및 상기 공통전압을 보상하는 공통전압보상부가 형성된 인쇄회로기판; 및 상기 인쇄회로기판과 상기 액정패널을 전기적으로 연결하는 더미연성회로기판을 포함하되, 상기 더미연성회로기판은 상기 공통전압생성부의 출력단과 상기 공통전압라인을 전기적으로 연결하는 제1공통전압라인과 상기 공통전압보상부의 출력단 및 되먹임단과 상기 공통전압라인을 전기적으로 연결하는 제2공통전압라인을 포함하는 액정표시장치를 제공한다.

더미연성회로기판은 상기 다수의 제2연성회로기판 중 상기 인쇄회로기판으로부터 가장 멀리 떨어져 있는 제2연성회로기판과 인접하는 영역에서 상기 액정패널과 접속할 수 있다.

상기 더미연성회로기판은 기역(ㄱ)자 또는 디귿(ㄷ)자 형상으로 형성될 수 있다.

상기 더미연성회로기판과 상기 다수의 제2연성회로기판 중 상기 인쇄회로기판으로부터 가장 멀리 떨어져 있는 제2연성회로기판 사이에 접속된 더미인쇄회로기판을 더 포함할 수 있다.

본 발명은 공통전압라인의 라인 저항이나 기생 커패시턴스에 따른 신호의 왜곡에 의해 전압차가 발생하는 등 수평 크로스토크 등의 화질 문제를 야기하는 문제를 개선 및 해결할 수 있는 액정표시장치를 제공하는 효과가 있다.

도 1은 본 발명의 제1실시예에 따른 액정표시장치의 블록도.
도 2는 본 발명의 제1실시예에 따른 액정표시장치의 구성도.
도 3은 본 발명의 제1실시예의 변형된 예에 따른 액정표시장치의 구성도.
도 4는 도 3의 일부를 보여주는 도면.
도 5는 본 발명의 제2실시예에 따른 액정표시장치의 블록도.
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 구성도.
도 7은 본 발명의 제2실시예의 변형된 예에 따른 액정표시장치의 구성도.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

<제1실시예>

도 1은 본 발명의 제1실시예에 따른 액정표시장치의 블록도 이고, 도 2는 본 발명의 제1실시예에 따른 액정표시장치의 구성도이며, 도 3은 본 발명의 제1실시예의 변형된 예에 따른 액정표시장치의 구성도이고, 도 4는 도 3의 일부를 보여주는 도면이다.

도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 액정표시장치에는 타이밍제어부(TCN), 액정패널(PNL), 게이트구동부(GDRV), 데이터구동부(SDRV), 백라이트유닛(BLU) 및 공통전압생성부(VCOMG)가 포함된다.

타이밍제어부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(DATA)를 공급받는다. 타이밍제어부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(SDRV)와 게이트구동부(GDRV)의 동작 타이밍을 제어한다. 타이밍제어부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍제어부(TCN)에서 생성되는 제어신호들에는 게이트구동부(GDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(SDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다.

액정패널(PNL)은 박막트랜지스터기판(이하 TFT기판으로 약칭)과 컬러필터기판 사이에 위치하는 액정층을 포함하며 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다. TFT기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 스토리지 커패시터들 등이 형성되고, 컬러필터기판에는 블랙매트릭스들, 컬러필터들 등이 형성된다. 하나의 서브 픽셀(SP)은 상호 교차하는 데이터라인(D1)과 게이트라인(G1)에 의해 정의된다. 하나의 서브 픽셀(SP)에는 게이트라인(G1)을 통해 공급된 게이트신호에 의해 구동하는 TFT, 데이터라인(D1)을 통해 공급된 데이터신호를 데이터전압으로 저장하는 스토리지 커패시터(Cst), 스토리지 커패시터(Cst)에 저장된 데이터전압에 의해 구동하는 액정셀(Clc)이 포함된다. 액정셀(Clc)은 화소전극(1)에 공급된 데이터전압과 공통 전극(2)에 공급된 공통전압(vcom)에 의해 구동된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 컬러필터 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 TFT기판 상에 형성된다. 공통 전극(2)은 공통전압라인으로부터 공통전압(vcom)을 공급받는다. 액정패널(PNL)의 TFT기판과 컬러필터기판에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정패널(PNL)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.

게이트구동부(GDRV)는 타이밍제어부(TCN)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 액정패널(PNL)에 포함된 서브 픽셀들(SP)의 TFT들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(GDRV)에는 게이트라인들(GL)을 통해 생성된 게이트신호를 액정패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 게이트구동부(GDRV)는 IC(Integrated Circuit) 형태로 액정패널(PNL) 또는 연성회로기판 상에 실장되거나 GIP(Gate In Panel) 형태로 액정패널(PNL) 상에 형성될 수 있다.

데이터구동부(SDRV)는 타이밍제어부(TCN)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍제어부(TCN)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(SDRV)는 감마 기준전압에 대응하여 데이터신호(DATA)를 디지털 형태에서 아날로그 형태로 변환한다. 데이터구동부(SDRV)는 데이터라인들(DL)을 통해 변환된 데이터신호(DATA)를 액정패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 데이터구동부(SDRV)는 IC 형태로 액정패널(PNL) 또는 연성회로기판 상에 형성될 수 있다.

백라이트유닛(BLU)은 액정패널(PNL)에 광을 제공한다. 백라이트유닛(BLU)은 광을 출사하는 광원, 광을 액정패널(PNL)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함한다.

공통전압생성부(VCOMG)는 외부로부터 공급된 입력전원을 직류전원으로 변환하여 공통전압(vcom)을 생성 및 출력한다. 공통전압생성부(VCOMG)로부터 출력된 공통전압(vcom)은 액정패널(PNL)에 형성된 공통전압라인에 공급된다.

도 2에 도시된 바와 같이, 공통전압생성부(VCOMG)로부터 출력된 공통전압은 데이터구동부(SDRV) 및 게이트구동부(GDRV)가 실장되는 연성회로기판(SFPCB, GFPCB)을 경유하여 액정패널(PNL)에 형성된 공통전압라인(VCOML)으로 공급된다.

타이밍제어부(TCN)와 공통전압생성부(VCOMG)는 인쇄회로기판(PCB) 상에 실장된다. 데이터구동부(SDRV)는 다수의 제1연성회로기판(SFPCB) 상에 각각 실장된다. 게이트구동부(GDRV)는 다수의 제2연성회로기판(GFPCB) 상에 각각 실장된다.

다수의 제1연성회로기판(SFPCB)은 액정패널(PNL)에 마련된 소스패드부에 일측이 전기적으로 연결됨과 더불어 인쇄회로기판(PCB)에 마련된 패드부에 타측이 전기적으로 연결된다. 다수의 제2연성회로기판(GFPCB)은 액정패널(PNL)에 마련된 게이트패드부에 일측이 전기적으로 연결된다.

액정패널(PNL)에는 표시영역(AA)에 위치하는 서브 픽셀들에 공통전압을 공급하는 공통전압라인(VCOML)이 형성된다. 공통전압라인(VCOML)은 표시영역(AA)의 외곽에 위치하는 비표시영역에 위치한다. 공통전압라인(VCOML)은 게이트패드부와 인접하는 영역에 세로 방향으로 형성된다. 그러나, 공통전압라인(VCOML)은 액정패널(PNL)의 좌측 비표시영역, 우측 비표시영역 및 상부 비표시영역(소스패드부와 반대되는 영역) 등에 세로 방향이나 가로 방향으로 형성될 수 있다.

다수의 제1연성회로기판(SFPCB) 중 액정패널(PNL)에 마련된 게이트패드부에 인접한 제1연성회로기판(SFPCB)에는 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측에 연결되는 제1공통전압라인(VCOMLA)이 형성된다. 이때, 제1공통전압라인(VCOMLA)은 데이터구동부(SDRV)의 좌측 외곽에 인접하며 세로 방향으로 형성된다.

다수의 제2연성회로기판(GFPCB) 중 액정패널(PNL)에 마련된 소스패드부와 가장 멀리 이격된 제2연성회로기판(GFPCB)에는 액정패널(PNL)에 형성된 공통전압라인(VCOML)과 전기적으로 연결되는 제1공통전압라인(VCOMLA)이 형성된다. 소스패드부와 가장 멀리 이격된 제2연성회로기판(GFPCB)에 형성된 제1공통전압라인(VCOMLA)은 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 타측에 연결된다. 이때, 제1공통전압라인(VCOMLA)은 게이트구동부(GDRV)의 타측 외곽에 인접하며 가로 방향으로 형성된다.

다수의 제2연성회로기판(GFPCB)에는 제2공통전압라인(VCOMLB)이 각각 형성된다. 제2공통전압라인(VCOMLB)은 다수의 제2연성회로기판(GFPCB)의 외측에 세로 방향으로 형성된다. 제2공통전압라인(VCOMLB)은 게이트패드부를 구성하는 패드전극의 면적에 대응되도록 패드 형태로 형성된다. 제2공통전압라인(VCOMLB)은 구리 등과 같은 저저항 금속으로 형성된다.

다수의 제2연성회로기판(GFPCB) 중 액정패널(PNL)에 마련된 소스패드부에 인접한 제2연성회로기판(GFPCB)에 형성된 제2공통전압라인(VCOMLB)은 자신의 기판 상에 형성된 제1공통전압라인(VCOMLA)과 전기적으로 연결된다. 다수의 제2연성회로기판(GFPCB) 중 액정패널(PNL)에 마련된 소스패드부와 가장 멀리 이격된 제2연성회로기판(GFPCB)에 형성된 제2공통전압라인(VCOMLB)은 자신의 기판 상에 형성된 제1공통전압라인(VCOMLA)과 전기적으로 연결된다.

다수의 제2연성회로기판(GFPCB)에 형성된 제2공통전압라인(VCOMLB)은 물리적으로 상호 분리되어 있지만 이들은 다수의 공통전압라인연결부(VCOMC)에 의해 전기적으로 연결된다. 공통전압라인연결부(VCOMC)는 전극과 패드를 포함하는 도전성 필름이나 배선 등으로 구성된다.

공통전압생성부(VCOMG)로부터 출력된 공통전압은 상호 전기적으로 연결된 제1공통전압라인(VCOMLA), 제2공통전압라인(VCOMLB) 및 공통전압라인연결부(VCOMC)에 의해 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측과 타측을 통해 공급된다.

이에 따라, 공통전압생성부(VCOMG)는 다수의 제2연성회로기판(GFPCB)에 형성된 공통전압라인들(VCOMLA, VCOMLB, VCOMLC)을 통해 액정패널(PNL)에 형성된 공통전압라인(VCOML)에 연결되므로 라인 저항을 최소화할 수 있게 된다.

도 3에 도시된 바와 같이, 공통전압생성부(VCOMG)로부터 출력된 공통전압은 데이터구동부(SDRV) 및 게이트구동부(GDRV)가 실장되는 연성회로기판(SFPCB, GFPCB)을 경유하여 액정패널(PNL)에 형성된 공통전압라인(VCOML)으로 공급된다.

다수의 제2연성회로기판(GFPCB)에는 액정패널(PNL)에 형성된 공통전압라인(VCOML)과 전기적으로 연결되는 제1공통전압라인(VCOMLA)이 각각 형성된다. 이때, 제1공통전압라인(VCOMLA)은 게이트구동부(GDRV)의 일측 외곽에 인접하며 가로 방향으로 형성된다. 다수의 제2연성회로기판(GFPCB)에 형성된 제1공통전압라인(VCOMLA)은 액정패널(PNL)에 형성된 공통전압라인(VCOML)에 영역별로 구분되어 연결된다.

다수의 제2연성회로기판(GFPCB)에 형성된 제2공통전압라인(VCOMLB)은 물리적으로 상호 분리되어 있지만 이들은 공통전압라인연결부(VCOMC)에 의해 전기적으로 연결된다. 공통전압라인연결부(VCOMC)는 전극과 패드를 포함하는 도전성 필름이나 배선 등으로 구성된다.

<제2실시예>

도 5는 본 발명의 제2실시예에 따른 액정표시장치의 블록도 이고, 도 6은 본 발명의 제2실시예에 따른 액정표시장치의 구성도이며, 도 7은 본 발명의 제2실시예의 변형된 예에 따른 액정표시장치의 구성도이다.

도 5에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치에는 타이밍제어부(TCN), 액정패널(PNL), 게이트구동부(GDRV), 데이터구동부(SDRV), 백라이트유닛(BLU), 공통전압생성부(VCOMG) 및 공통전압보상부(VCOMC)가 포함된다.

공통전압보상부(VCOMC)는 액정패널(PNL)에 공급되는 공통전압(vcom)을 보상한다. 공통전압보상부(VCOMC)는 액정패널(PNL) 내부의 영역에 따른 리플(Ripple)을 고려하여 공통전압(vcom)을 보상한다. 이를 위해, 공통전압보상부(VCOMC)는 액정패널(PNL)에 형성된 공통전압라인으로부터 공통전압을 되먹임 받고 되먹임된 공통전압(vcomFB)에 기초하여 보상된 공통전압(vcomc)을 출력한다.

도 6에 도시된 바와 같이, 공통전압생성부(VCOMG)로부터 출력된 공통전압과 공통전압보상부(VCOMC)로부터 출력된 보상된 공통전압은 액정패널(PNL)에 형성된 공통전압라인(VCOML)으로 공급된다.

타이밍제어부(TCN), 공통전압생성부(VCOMG) 및 공통전압보상부(VCOMC)는 인쇄회로기판(PCB) 상에 실장된다. 데이터구동부(SDRV)는 다수의 제1연성회로기판(SFPCB) 상에 각각 실장된다. 게이트구동부(GDRV)는 다수의 제2연성회로기판(GFPCB) 상에 각각 실장된다.

더미연성회로기판(DFPCB)은 인쇄회로기판(PCB)과 액정패널(PNL)을 전기적으로 연결한다. 더미연성회로기판(DFPCB)은 다수의 제2연성회로기판(GFPCB) 중 인쇄회로기판(PCB)으로부터 가장 멀리 떨어져 있는 제2연성회로기판(GFPCB)과 인접하는 영역에서 액정패널(PNL)과 접속한다.

더미연성회로기판(DFPCB)은 다수의 제1연성회로기판(SFPCB)이나 다수의 제2연성회로기판(GFPCB)과 같이 연성필름으로 이루어진다. 더미연성회로기판(DFPCB)은 디귿(ㄷ)자 형상을 갖는다. 더미연성회로기판(DFPCB)에는 제1더미공통전압라인(VCOMLD)과 제2더미공통전압라인(VCOMLE)이 형성된다.

제1더미공통전압라인(VCOMLD)은 공통전압생성부(VCOMG)로부터 출력된 공통전압을 액정패널(PNL)에 형성된 공통전압라인(VCOML)으로 공급하는 라인이다. 제2더미공통전압라인(VCOMLE)은 공통전압보상부(VCOMC)로부터 출력된 보상된 공통전압을 액정패널(PNL)에 형성된 공통전압라인(VCOML)으로 공급하는 라인이다. 제2더미공통전압라인(VCOMLE)의 경우 보상된 공통전압을 공급하는 라인과 공통전압을 되먹임하는 라인을 포함하나 도면에는 편의상 하나의 라인으로만 도시하였음을 참조한다.

제1더미공통전압라인(VCOMLD)에 의해 공통전압생성부(VCOMG)의 출력단은 다수의 제1연성회로기판(SFPCB) 및 다수의 제2연성회로기판(GFPCB)을 경유하지 않고 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측에 직접 연결된다. 제2더미공통전압라인(VCOMLE)에 의해 공통전압보상부(VCOMC)의 출력단 및 되먹임단은 다수의 제1연성회로기판(SFPCB) 및 다수의 제2연성회로기판(GFPCB)을 경유하지 않고 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측에 직접 연결된다.

제1더미공통전압라인(VCOMLD)과 제2더미공통전압라인(VCOMLE)은 게이트패드부나 소스패드부를 구성하는 패드전극의 면적에 대응되도록 패드 형태로 형성된다. 제1더미공통전압라인(VCOMLD)과 제2더미공통전압라인(VCOMLE)은 구리 등과 같은 저저항 금속으로 형성된다.

이에 따라, 공통전압생성부(VCOMG) 및 공통전압보상부(VCOMC)는 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측에 직접 연결되므로 라인 저항을 최소화할 수 있게 된다. 여기서, 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측이라 함은 인쇄회로기판(PCB)으로부터 가장 멀리 떨어진 영역으로 정의된다.

도 7에 도시된 바와 같이, 공통전압생성부(VCOMG)로부터 출력된 공통전압과 공통전압보상부(VCOMC)로부터 출력된 보상된 공통전압은 액정패널(PNL)에 형성된 공통전압라인(VCOML)으로 공급된다.

더미연성회로기판(DFPCB)과 더미인쇄회로기판(DPCB)은 인쇄회로기판(PCB)과 액정패널(PNL)을 전기적으로 연결한다. 더미연성회로기판(DFPCB)은 다수의 제2연성회로기판(GFPCB) 중 인쇄회로기판(PCB)으로부터 가장 멀리 떨어져 있는 제2연성회로기판(GFPCB)과 인접하는 영역에서 더미인쇄회로기판(DPCB)과 접속된다.

더미연성회로기판(DFPCB)은 다수의 제1연성회로기판(SFPCB)이나 다수의 제2연성회로기판(GFPCB)과 같이 연성필름으로 이루어지고 더미인쇄회로기판(DPCB)은 인쇄회로기판(PCB)과 같이 단단한 기판으로 이루어진다. 더미연성회로기판(DFPCB)은 기역(ㄱ)자 형상을 갖고, 더미인쇄회로기판(DPCB)은 사각형 형상을 갖는다. 더미인쇄회로기판(DPCB)은 하나의 제2연성회로기판(GFPCB)과 유사 또는 대응되는 크기를 갖는다.

더미연성회로기판(DFPCB)과 더미인쇄회로기판(DPCB) 이방성도전필름 등에 의해 전기적으로 연결된다. 더미인쇄회로기판(DPCB)은 다수의 제2연성회로기판(GFPCB) 중 인쇄회로기판(PCB)으로부터 가장 멀리 떨어진 제2연성회로기판(GFPCB)과 전기적으로 연결된다. 더미연성회로기판(DFPCB)에는 제1더미공통전압라인(VCOMLD)과 제2더미공통전압라인(VCOMLE)이 형성된다.

제1더미공통전압라인(VCOMLD)에 의해 공통전압생성부(VCOMG)의 출력단은 다수의 제2연성회로기판(GFPCB) 중 인쇄회로기판(PCB)으로부터 가장 멀리 떨어진 제2연성회로기판(GFPCB)을 경유하여 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측에 직접 연결된다. 제2더미공통전압라인(VCOMLE)에 의해 공통전압보상부(VCOMC)의 출력단 및 되먹임단은 다수의 제2연성회로기판(GFPCB) 중 인쇄회로기판(PCB)으로부터 가장 멀리 떨어진 제2연성회로기판(GFPCB)을 경유하여 액정패널(PNL)에 형성된 공통전압라인(VCOML)의 일측에 직접 연결된다.

한편, 위의 설명에서는 본 발명의 제1실시예와 제2실시예를 구분하여 설명하였다. 하지만, 본 발명의 제1실시예와 제2실시예는 공통전압라인의 라인 저항이나 기생 커패시턴스에 따른 신호의 왜곡에 의해 전압차가 발생하는 문제를 개선하기 위해 LOG(Line On Glass)의 사용을 최소화한 것이므로, 두 실시예를 적절히 결합 조합하여 다른 형태로 구성할 수도 있다.

이상 본 발명은 공통전압라인의 라인 저항이나 기생 커패시턴스에 따른 신호의 왜곡에 의해 전압차가 발생하는 등 수평 크로스토크 등의 화질 문제를 야기하는 문제를 개선 및 해결할 수 있는 액정표시장치를 제공하는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

VCOMG: 공통전압생성부 SFPCB: 다수의 제1연성회로기판
GFPCB: 다수의 제2연성회로기판 VCOML: 공통전압라인
VCOMLA: 제1공통전압라인 VCOMLB: 제2공통전압라인
VCOMC: 다수의 공통전압라인연결부 VCOMC: 공통전압보상부
DFPCB: 더미연성회로기판 DPCB: 더미인쇄회로기판
VCOMLD: 제1더미공통전압라인 VCOMLE: 제2더미공통전압라인

Claims

액정패널;
상기 액정패널에 데이터신호를 공급하는 데이터구동부가 실장된 다수의 제1연성회로기판;
상기 액정패널에 게이트신호를 공급하는 게이트구동부가 실장된 다수의 제2연성회로기판;
상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인; 및
상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인이 전기적으로 연결되도록 상기 다수의 제2연성회로기판을 연결하는 다수의 공통전압라인연결부를 포함하는 액정표시장치.
제1항에 있어서,
상기 공통전압라인연결부는
도전성 필름과,
상기 도전성 필름상에 형성되고 상기 다수의 제2연성회로기판에 각각 형성된 공통전압라인을 연결하는 전극을 포함하는 액정표시장치.
제1항에 있어서,
상기 제1연성회로기판에 연결되고 공통전압을 출력하는 공통전압생성부가 형성된 인쇄회로기판을 포함하며,
상기 공통전압생성부는 상기 제1연성회로기판 중 적어도 하나와 상기 다수의 제2연성회로기판 중 적어도 하나를 경유하도록 형성된 공통전압라인을 통해 상기 액정패널에 형성된 공통전압라인에 연결되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 다수의 제2연성회로기판은
상기 액정패널에 형성된 공통전압라인에 영역별로 구분되어 연결되도록 일측과 타측으로 이격하여 위치하며 가로 방향으로 형성된 제1공통전압라인과,
상기 제1공통전압라인과 전기적으로 연결되며 세로 방향으로 형성된 제2공통전압라인을 각각 포함하며,
상기 제2공통전압라인은 상기 다수의 공통전압라인연결부에 의해 전기적으로 연결된 것을 특징으로 하는 액정표시장치.
액정패널;
상기 액정패널에 형성된 공통전압라인;
상기 액정패널에 데이터신호를 공급하는 데이터구동부가 실장된 다수의 제1연성회로기판;
상기 액정패널에 게이트신호를 공급하는 게이트구동부가 실장된 다수의 제2연성회로기판;
상기 제1연성회로기판에 연결되고 공통전압을 출력하는 공통전압생성부 및 상기 공통전압을 보상하는 공통전압보상부가 형성된 인쇄회로기판; 및
상기 인쇄회로기판과 상기 액정패널을 전기적으로 연결하는 더미연성회로기판을 포함하되,
상기 더미연성회로기판은 상기 공통전압생성부의 출력단과 상기 공통전압라인을 전기적으로 연결하는 제1공통전압라인과 상기 공통전압보상부의 출력단 및 되먹임단과 상기 공통전압라인을 전기적으로 연결하는 제2공통전압라인을 포함하는 액정표시장치.
제5항에 있어서,
상기 더미연성회로기판은
상기 다수의 제2연성회로기판 중 상기 인쇄회로기판으로부터 가장 멀리 떨어져 있는 제2연성회로기판과 인접하는 영역에서 상기 액정패널과 접속하는 것을 특징으로 하는 액정표시장치.
제5항에 있어서,
상기 더미연성회로기판은
기역(ㄱ)자 또는 디귿(ㄷ)자 형상으로 형성된 것을 특징으로 하는 액정표시장치.
제5항에 있어서,
상기 더미연성회로기판과 상기 다수의 제2연성회로기판 중 상기 인쇄회로기판으로부터 가장 멀리 떨어져 있는 제2연성회로기판 사이에 접속된 더미인쇄회로기판을 더 포함하는 액정표시장치.