WO2023163438A1 - 세라믹 기판 유닛 및 그 제조방법 - Google Patents

세라믹 기판 유닛 및 그 제조방법 Download PDF

Info

Publication number
WO2023163438A1
WO2023163438A1 PCT/KR2023/002093 KR2023002093W WO2023163438A1 WO 2023163438 A1 WO2023163438 A1 WO 2023163438A1 KR 2023002093 W KR2023002093 W KR 2023002093W WO 2023163438 A1 WO2023163438 A1 WO 2023163438A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
ceramic substrate
lower metal
grooves
bonding
Prior art date
Application number
PCT/KR2023/002093
Other languages
English (en)
French (fr)
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of WO2023163438A1 publication Critical patent/WO2023163438A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Definitions

  • the present invention relates to a ceramic substrate unit and a manufacturing method thereof, and more particularly, to a ceramic substrate unit capable of suppressing warpage of a ceramic substrate to increase a heat dissipation effect and improving bonding reliability, and a manufacturing method thereof (CERAMIC SUBSTRATE UNIT AND MANUFACTURING METHOD THEREOF).
  • a heat sink in a ceramic substrate unit applied to a power module, is formed in a rectangular plate shape and is made of aluminum or copper.
  • the heat sink may be bonded to the lower surface of the ceramic substrate and soldered to the lower surface of the ceramic substrate to facilitate heat dissipation.
  • the heat sink is mainly made of a material having a thermal expansion coefficient of 17.8 ppm/m ⁇ K or more, warpage may occur due to a difference in thermal expansion during a bonding process with a ceramic substrate.
  • solder paste melts at high temperatures, which can cause heat sink warpage and defects.
  • the ceramic substrate and the heat sink are bonded at a temperature of 250 ° C or less using AlSiC or a similar material.
  • the heat sink is soldered and bonded to the ceramic substrate through a solder preform.
  • the solder preform uses SAC305 composed of a composition including Sn, Ag, and Cu, and the soldering temperature is 230 to 350 ° C.
  • the present invention has been made to solve the above-described problems, and the present invention prevents warpage at high temperatures due to a volume difference between an upper metal layer and a lower metal layer of a ceramic substrate, and high-reliability bonding to various heat sinks is possible. It is to provide a ceramic substrate unit and a manufacturing method thereof capable of effectively dissipating heat generated from a semiconductor chip.
  • a ceramic substrate unit for achieving the above objects includes a ceramic substrate and a heat sink bonded to the ceramic substrate, the ceramic substrate is formed on an upper surface of the ceramic substrate, and a semiconductor chip An upper metal layer configured to be mounted and a lower metal layer formed on the lower surface of the ceramic substrate and to which a heat sink is bonded to the lower surface, wherein the lower metal layer has a plurality of grooves formed on the upper surface facing the lower surface of the ceramic substrate, and a plurality of The groove may form a gap between the lower surface of the ceramic substrate and the upper surface of the lower metal layer.
  • the volume ratio of the total volume of the upper metal layer divided by the total volume of the lower metal layer may be in the range of 0.9 to 1.1.
  • the plurality of grooves may be formed by etching a portion of an upper surface of the lower metal layer in a thickness direction.
  • a plurality of grooves may be arranged in an axb matrix (a and b are natural numbers of 2 or more).
  • the lower surface of the lower metal layer is provided with a flat surface to be bonded to the heat sink without a gap.
  • a brazing filler disposed between the upper surface of the ceramic substrate and the lower surface of the upper metal layer and between the lower surface of the ceramic substrate and the upper surface of the lower metal layer and bonding the upper metal layer and the lower metal layer to the ceramic substrate may be provided.
  • the brazing filler may be disposed on an upper surface of the lower metal layer except for the plurality of grooves.
  • a method of manufacturing a ceramic substrate unit includes preparing a ceramic substrate, preparing an upper metal layer configured to mount a semiconductor chip, preparing a lower metal layer having a plurality of grooves formed thereon, and , bonding an upper metal layer to the upper surface of the ceramic substrate, bonding a lower metal layer to the lower surface of the ceramic substrate, and bonding a heat sink to the lower surface of the lower metal layer, wherein the plurality of grooves are formed on the lower surface and lower surface of the ceramic substrate An air gap may be formed between the upper surface of the metal layer.
  • a plurality of grooves may be formed such that a volume ratio obtained by dividing the total volume of the upper metal layer by the total volume of the lower metal layer is 0.9 to 1.1.
  • a plurality of grooves may be formed by etching a portion of an upper surface of the lower metal layer in a thickness direction.
  • a plurality of grooves may be arranged in an axb matrix (a and b are natural numbers of 2 or greater, respectively).
  • a brazing filler is disposed between the upper surface of the ceramic substrate and the lower surface of the upper metal layer, and between the lower surface of the ceramic substrate and the upper surface of the lower metal layer. and brazing by melting the brazing filler.
  • a brazing filler having a thickness of 5 ⁇ m or more and 100 ⁇ m or less may be arranged by any one of paste application, foil attachment, and P-filler.
  • the volume ratio of the upper metal layer/lower metal layer can be controlled to be within the range of 0.9 to 1.1 without changing the overall thickness of the lower metal layer, Through this, it is possible to suppress warping caused by a difference in volume between the upper metal layer and the lower metal layer.
  • the present invention can increase bonding reliability, maximize heat dissipation effect, and improve productivity by improving the defect rate by suppressing warpage due to the volume difference between the upper metal layer and the lower metal layer.
  • the heat is quickly cooled by the heat sink, so that the semiconductor chip can be maintained at a constant temperature without deterioration.
  • FIG. 1 is a perspective view illustrating a ceramic substrate unit according to an exemplary embodiment of the present invention.
  • FIG. 3 is a cross-sectional view illustrating a shape of a ceramic substrate cut along the line AA′ of FIG. 2 .
  • FIG. 4 is a plan view of a ceramic substrate unit according to another embodiment of the present invention, in which an upper metal layer and a ceramic substrate are omitted from the ceramic substrate.
  • FIG. 5 is a cross-sectional view illustrating a shape of a ceramic substrate cut along the line AA′ of FIG. 4 .
  • FIG. 6 is a flowchart illustrating a method of manufacturing a ceramic substrate unit according to an embodiment of the present invention.
  • each layer (film), region, pattern or structure is formed “on” or “under” the substrate, each layer (film), region, pad or pattern.
  • "on” and “under” include both “directly” and “indirectly” formation.
  • the standard for the top or bottom of each floor is based on the drawing.
  • FIG. 1 is a perspective view of a ceramic substrate unit according to an embodiment of the present invention
  • FIG. 2 is a plan view of a ceramic substrate unit according to an embodiment of the present invention by omitting an upper metal layer and a ceramic substrate from a ceramic substrate.
  • FIG. 3 is a cross-sectional view showing a shape of a ceramic substrate cut along the line AA' of FIG. 2 .
  • a ceramic substrate unit 1 may include a ceramic substrate 100 and a heat sink 200 bonded to the ceramic substrate 100 .
  • the ceramic substrate 100 may be an Active Metal Brazing (AMB) substrate having a ceramic substrate 110 and upper and lower metal layers 120 and 130 on upper and lower surfaces of the ceramic substrate 110 .
  • AMB Active Metal Brazing
  • DBC Direct Bonding Copper
  • TPC Thick Printing Copper
  • DBA Direct Brazed Aluminum
  • the AMB substrate is most suitable in terms of durability and heat dissipation efficiency of the heat generated from the semiconductor chip.
  • the ceramic substrate 110 of the ceramic substrate 100 may be, for example, any one of alumina (Al 2 O 3 ), AlN, zirconia-enhanced alumina (ZTA), SiN, and Si 3 N 4 .
  • the upper metal layer 120 may be formed as an electrode pattern on the upper surface 111 of the ceramic substrate 110 .
  • the upper metal layer 120 may be provided in the form of a metal foil, brazed to the upper surface 111 of the ceramic substrate 110, and then formed into an electrode pattern for mounting a semiconductor chip (not shown) by etching. .
  • the upper metal layer 120 may be formed thicker by plating, bonding, or the like.
  • the upper metal layer 120 may be made of one of Cu, a Cu alloy (CuMo, etc.), OFC, EPT Cu, and Al as an example. OFC is oxygen-free copper.
  • the lower surface 132 of the lower metal layer 130 may be formed flat to increase heat dissipation efficiency by increasing a bonding area with the heat sink 200 . That is, the lower surface 132 of the lower metal layer 130 may be bonded to the heat sink 200 without a gap.
  • the entire volume of the upper metal layer 120 is made up of no grooves.
  • the volume ratio divided by the total volume of the lower metal layer 130 in the form of a flat plate is about 0.9, and the average warpage value when negative warpage, that is, a phenomenon in which the volume of the lower metal layer 130 is larger and convex upward at 200 ° C. or higher, is about It appears as a very small value of 0.1 mm.
  • the volume when compared to the total volume of the upper metal layer 120 formed as an electrode pattern causes a phenomenon in which the ceramic substrate 100 is bent in a high-temperature environment.
  • the volume ratio of the total volume of the upper metal layer 120 formed of the electrode pattern divided by the total volume of the lower metal layer 130 in the form of a flat plate without grooves is about 0.76, and the average of negative warpage at 200 ° C or higher
  • the warpage value is about 0.358 mm, which appears to be a fairly large change. This warpage takes up a relatively large portion of the total production, causing a problem of continuous production loss.
  • the upper metal layer 120 and the lower metal layer 130 are made of materials such as Cu and Al, which have excellent thermal conductivity, and since these materials have a thermal expansion coefficient of 17.8 ppm/m K or more, they are not warped at a high temperature of 200 ° C. or higher. There are major problems that arise. As such, the ceramic substrate 100 is warped depending on the size and shape of the upper and lower metal layers 120 and 130 and the coefficient of thermal expansion.
  • the ceramic substrate unit 1 calculates the volume of the upper metal layer 120 bonded to the ceramic substrate 110 of the ceramic substrate 100, and corresponds to the volume of the upper metal layer 120.
  • the volume ratio of the total volume of the upper metal layer 120 divided by the total volume of the lower metal layer 130 is preferably designed to be in the range of 0.9 to 1.1, and to minimize warping, the volume ratio is more preferably designed to be close to 1.0. desirable.
  • the total volume can be calculated as the product of the total area and thickness.
  • the ceramic substrate unit 1 of the present invention can solve the problem that it is difficult to suppress warpage due to limitations in changing the thickness of the upper metal layer 120 and the lower metal layer 130 . That is, in the ceramic substrate unit 1 of the present invention, a plurality of grooves 133 are formed by etching a portion of the upper surface of the lower metal layer 130 in the thickness direction, so that the entire thickness of the lower metal layer 130 is not changed. As the volume of the metal layer 130 decreases, the volume ratio of the upper metal layer 120/lower metal layer 130 may be adjusted to be in the range of 0.9 to 1.1. As such, the present invention controls the size (volume) of the plurality of grooves 133 formed in the lower metal layer 130 to suppress the warping phenomenon caused by the volume difference between the upper metal layer 120 and the lower metal layer 130 can do.
  • the ceramic substrate unit 1 of the present invention is between the upper surface 111 of the ceramic substrate 110 and the lower surface of the upper metal layer 120, and the lower surface 112 of the ceramic substrate 110 and the upper surface of the lower metal layer 130.
  • 131 and may include a brazing filler 10 for bonding the upper metal layer 120 and the lower metal layer 130 to the ceramic substrate 110 .
  • the brazing filler 10 may be disposed on the upper surface of the lower metal layer 130 except for the plurality of grooves 133 . Accordingly, the lower metal layer 130 may be bonded to the ceramic substrate 110 while maintaining a state in which the plurality of grooves 133 are voids.
  • the brazing filler 10 may be made of a material including at least one of Ag, Cu, AgCu, and AgCuTi.
  • Ag and Cu have high thermal conductivity, so they can increase bonding strength and facilitate heat transfer, thereby increasing heat dissipation efficiency.
  • Ti has good wettability, so that Ag and Cu can be easily attached to the bonding surface.
  • the heat sink 200 is used to dissipate heat generated from a semiconductor chip mounted on the upper metal layer 120, and may be formed of a material capable of increasing heat dissipation efficiency.
  • the heat sink 200 may be made of at least one of Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu, and Cu/W/Cu, or a composite material thereof.
  • the materials of Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu, and Cu/W/Cu have excellent thermal conductivity
  • the materials of Cu/Mo/Cu and Cu/W/Cu have a low coefficient of thermal expansion, and thus warpage may be minimized when bonded to the ceramic substrate 100 .
  • the heat sink 200 may be operated by any one of an air cooling method and a water cooling method.
  • air may be supplied as a refrigerant in the air-cooled type, and cooling water may be circulated and supplied as a refrigerant in the water-cooled type by pumping power.
  • the slit-type heat sink 200 is shown in which a plurality of bar-shaped protrusions 220 are horizontally arranged at intervals from each other on the lower surface of the body portion 210, but is not limited thereto, and the heat sink ( 200) can be bonded to various heat sinks such as Micro Channel, Pin Fin, Micro Jet, and Slit type.
  • the heat sink 200 may be bonded to the lower metal layer 130 of the ceramic substrate 100 through a bonding layer (not shown).
  • the bonding layer may be a brazing bonding layer or an Ag sintering bonding layer made of a material including at least one of Ag, Cu, AgCu, and AgCuTi.
  • the bonding layer is a brazing bonding layer
  • the brazing bonding layer may be disposed between the lower metal layer 130 of the ceramic substrate 100 and the heat sink 200, and the ceramic substrate 100 and the heat sink 200 at a brazing temperature. can be joined integrally.
  • the brazing temperature can be carried out at 450°C or higher.
  • Ag, AgCu, and AgCuTi have high thermal conductivity, so they can increase bonding strength and facilitate heat transfer between the ceramic substrate 100 and the heat sink 200, thereby increasing heat dissipation efficiency.
  • FIG. 4 is a plan view of a ceramic substrate of a ceramic substrate unit according to another embodiment of the present invention by omitting an upper metal layer and a ceramic substrate, and FIG. It is a cross section shown.
  • FIG. 6 is a flowchart illustrating a method of manufacturing a ceramic substrate unit according to an embodiment of the present invention.
  • a method of manufacturing a ceramic substrate unit includes preparing a ceramic substrate 110 (S10) and preparing an upper metal layer 120 configured to mount a semiconductor chip.
  • Step S20 preparing the lower metal layer 130 having a plurality of grooves 133 formed thereon (S30), bonding the upper metal layer 120 to the upper surface 111 of the ceramic substrate 110, Bonding the lower metal layer 130 to the lower surface 112 of the ceramic substrate 110 (S40) and bonding the heat sink 200 to the lower surface of the lower metal layer 130 (S50) may be included.
  • each step may be performed sequentially, may be performed in reverse order with each other, or may be performed substantially simultaneously.
  • the ceramic substrate 110 may be any one of alumina (Al 2 O 3 ), AlN, SiN, Si 3 N 4 , ZTA (Zirconia Toughened Alumina), It is not limited to this.
  • the upper metal layer 120 may be provided in a circuit pattern shape.
  • the upper metal layer 120 may be provided in the form of a metal foil, bonded to the upper surface of the ceramic substrate 110 by brazing, and then formed into an electrode pattern for mounting a semiconductor chip by etching.
  • the upper metal layer 120 may be made of one of Cu, a Cu alloy (CuMo, etc.), OFC, EPT Cu, and Al as an example.
  • the lower surface 132 of the lower metal layer 130 may be formed flat to increase heat dissipation efficiency by increasing a bonding area with the heat sink 200.
  • the lower surface 132 of the lower metal layer 130 may be bonded to the heat sink 200 without a gap.
  • a plurality of grooves 133 may be formed on the upper surface 131 of the lower metal layer 130 .
  • the plurality of grooves 133 may form a gap between the lower surface 112 of the ceramic substrate 110 and the upper surface 131 of the lower metal layer 130 .
  • the plurality of grooves 133 are formed so that the volume ratio of the total volume of the upper metal layer 120 divided by the total volume of the lower metal layer 130 is within the range of 0.9 to 1.1.
  • the plurality of grooves 133 may be formed by etching a portion of the upper surface of the lower metal layer 130 in the thickness direction.
  • the plurality of grooves 133 may be formed by mechanically processing a portion of the upper surface of the lower metal layer 130 .
  • the entire thickness of the lower metal layer 130 may be controlled to be in the range of 0.9 to 1.1 by adjusting the volume of the lower metal layer 130 without changing the . In this way, as the volume ratio of the upper metal layer 120/lower metal layer 130 is controlled to be within a specific range, it is possible to suppress a warping phenomenon at a high temperature.
  • the ceramic substrate 110 Disposing the brazing filler 10 between the upper surface 111 of the upper surface 111 and the lower surface of the upper metal layer 120, between the lower surface 112 of the ceramic substrate 110 and the upper surface 131 of the lower metal layer 130 (S41) And, it may include a step (S42) of brazing by melting the brazing filler 10.
  • the brazing filler 10 is between the upper surface 111 of the ceramic substrate 110 and the lower surface of the upper metal layer 120, the lower surface 112 of the ceramic substrate 110 It is disposed between the upper surface 131 of the lower metal layer 130 and, as shown in FIG. 3 , it may be disposed in an area excluding the plurality of grooves 133 on the upper surface of the lower metal layer 130 . Accordingly, the lower metal layer 130 may be bonded to the ceramic substrate 110 while maintaining a state in which the plurality of grooves 133 are voids.
  • the brazing filler 10 may be made of a material including at least one of Ag, Cu, AgCu, and AgCuTi.
  • the brazing step (S42) is performed at 450° C. or higher, preferably at 780 to 900° C., and upper weight or pressure may be applied to increase bonding strength during brazing.
  • Such brazing bonding does not require vacuum bonding equipment like the use of solder preforms, so the process can be simplified, and pore defects are prevented by performing upper weight or pressurization, and bonding strength is increased, so it has high bonding reliability.
  • the heat sink 200 is lowered via a bonding layer (not shown) formed between the lower metal layer 130 of the ceramic substrate 100 and the heat sink 200. It is bonded to the metal layer 130, and the bonding layer may be made of a material including at least one of Ag, Cu, AgCu, and AgCuTi, or a material including a sintered Ag body.
  • the bonding layer is a brazing bonding layer made of a material including at least one of Ag, Cu, AgCu, and AgCuTi
  • the brazing bonding layer may be disposed between the lower metal layer 130 and the heat sink 200, and the brazing bonding layer may be ceramic at a brazing temperature.
  • the substrate 100 and the heat sink 200 may be integrally bonded.
  • the bonding layer may be formed by any one of plating, paste application, and foil attachment, and may have a thickness of about 5 ⁇ m to about 100 ⁇ m. Brazing bonding may be performed at 450° C. or higher, preferably 780 to 900° C., and pressurization by a jig may be performed during brazing to increase bonding strength.
  • the bonding layer may be made of a material containing a sintered Ag body.
  • the bonding layer is an Ag sintered film
  • the Ag sintered film may be disposed between the lower metal layer 130 and the heat sink 200, and cured by applying pressure in this state, thereby forming a ceramic substrate 100 and a heat sink. (200) may be integrally bonded.
  • the above-described ceramic substrate unit of the present invention can be applied to a power module to secure both multi-volume connection and heat dissipation effects of semiconductor chips, and contribute to miniaturization, so that the performance of the power module can be further improved.
  • the ceramic substrate unit of the present invention described above is applicable to various module parts used for high power in addition to power modules.

Abstract

본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 세라믹 기판에서 상부 금속층의 부피를 계산하고, 상부 전극의 부피에 대응되는 소정의 부피를 갖도록 하부 금속층에 복수의 홈을 형성하여 상하부 금속층의 부피 차이에 의해 발생하는 휨을 억제할 수 있다.

Description

세라믹 기판 유닛 및 그 제조방법
본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 더욱 상세하게는 세라믹 기판의 휨을 억제하여 방열 효과를 높이고, 접합 신뢰성을 향상시킬 수 있는 세라믹 기판 유닛 및 그 제조방법(CERAMIC SUBSTRATE UNIT AND MANUFACTURING METHOD THEREOF)에 관한 것이다.
일반적으로 파워모듈에 적용되는 세라믹 기판 유닛에서 히트싱크는 사각 플레이트 형상으로 형성되며 알루미늄 또는 구리 재질로 형성된다. 이러한 히트싱크는 세라믹 기판의 하면에 접합되고, 방열에 유리하도록 세라믹 기판의 하면에 솔더링 접합될 수 있다. 히트싱크는 주로 열팽창 계수가 17.8ppm/m·K 이상인 재료로 이루어지기 때문에 세라믹 기판과의 접합 공정 중에 열팽창의 차이로 인한 휨이 발생할 수 있다. 또한 높은 온도에서 솔더페이스트가 녹아 히트싱크의 휨, 결함 등이 유발될 수 있다.
이에 대한 해결 방안으로 AlSiC 또는 이와 유사한 재료로 250℃ 이하의 온도에서 세라믹 기판과 히트싱크를 접합한다. 종래의 히트싱크와 세라믹 기판의 접합 방식에 의하면, 히트싱크는 솔더프리폼(Solder Preform)을 매개로 세라믹 기판에 솔더링 접합된다. 이때, 솔더프리폼은 Sn, Ag, Cu를 포함하는 조성으로 이루어지는 SAC305를 사용하며, 솔더링 온도는 230~350℃이다.
그런데, 종래의 세라믹 기판 유닛은 접합에 사용되는 솔더페이스트와 솔더프리폼, 진공접합설비 등의 공정으로 인해 공정 비용이 상승하며, 세라믹 기판의 상하부 금속층의 부피 차이, 열팽창 계수에 의해 고온에서 휨이 발생하여 접합 신뢰성과 수율 문제 등을 야기하고 있는 실정이다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 세라믹 기판의 상부 금속층 및 하부 금속층의 부피 차이로 인해 고온에서 휨이 발생하는 현상을 방지하고, 다양한 히트싱크에 대한 고신뢰성 접합이 가능하며, 반도체 칩에서 발생하는 열을 효과적으로 방열할 수 있도록 한 세라믹 기판 유닛 및 그 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 세라믹 기판 유닛은, 세라믹 기판과, 세라믹 기판에 접합된 히트싱크를 구비하고, 세라믹 기판은, 세라믹 기재의 상면에 형성되고, 반도체 칩이 실장되도록 구성된 상부 금속층과, 세라믹 기재의 하면에 형성되고, 하면에 히트싱크가 접합되는 하부 금속층을 구비하며, 하부 금속층은 세라믹 기재의 하면과 대향하는 상면에 복수의 홈이 형성되고, 복수의 홈은 세라믹 기재의 하면과 하부 금속층의 상면 사이에서 공극을 형성할 수 있다.
여기서, 상부 금속층의 전체 부피를 하부 금속층의 전체 부피로 나눈 부피비는 0.9 내지 1.1일 수 있다.
복수의 홈은 하부 금속층의 상면 일부가 두께 방향으로 식각되어 형성될 수 있다. 또한, 복수의 홈은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치될 수 있다.
하부 금속층의 하면은 평면으로 구비되어 히트싱크와 공극 없이 접합될 수 있다.
세라믹 기재의 상면과 상부 금속층의 하면 사이, 세라믹 기재의 하면과 하부 금속층의 상면 사이에 배치되고, 세라믹 기재에 상부 금속층 및 하부 금속층을 접합시키는 브레이징 필러를 구비할 수 있다. 여기서, 브레이징 필러는 하부 금속층의 상면에서 복수의 홈을 제외한 영역에 배치될 수 있다.
본 발명의 실시예에 따른 세라믹 기판 유닛 제조 방법은, 세라믹 기재를 준비하는 단계와, 반도체 칩이 실장되도록 구성된 상부 금속층을 준비하는 단계와, 상면에 복수의 홈이 형성된 하부 금속층을 준비하는 단계와, 세라믹 기재의 상면에 상부 금속층을 접합하고, 세라믹 기재의 하면에 하부 금속층을 접합하는 단계와, 하부 금속층의 하면에 히트싱크를 접합하는 단계를 포함하고, 복수의 홈은 세라믹 기재의 하면과 하부 금속층의 상면 사이에서 공극을 형성할 수 있다.
하부 금속층을 준비하는 단계는, 상부 금속층의 전체 부피를 하부 금속층의 전체 부피로 나눈 부피비가 0.9 내지 1.1이 되도록 복수의 홈을 형성할 수 있다.
하부 금속층을 준비하는 단계는, 하부 금속층의 상면 일부를 두께 방향으로 식각하여 복수의 홈을 형성할 수 있다.
하부 금속층을 준비하는 단계에서, 복수의 홈은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치될 수 있다.
세라믹 기재의 상면에 상부 금속층을 접합하고, 세라믹 기재의 하면에 하부 금속층을 접합하는 단계는, 세라믹 기재의 상면과 상부 금속층의 하면 사이, 세라믹 기재의 하면과 하부 금속층의 상면 사이에 브레이징 필러를 배치하는 단계와, 브레이징 필러를 용융시켜 브레이징하는 단계를 포함할 수 있다.
브레이징 필러를 배치하는 단계는, 페이스트 도포, 포일(foil) 부착, P-filler 중 어느 하나의 방법으로 5㎛ 이상 100㎛ 이하의 두께를 갖는 브레이징 필러를 배치할 수 있다.
본 발명은 하부 금속층의 상면 일부분을 두께 방향으로 식각하여 복수의 홈을 형성하기 때문에 하부 금속층의 전체 두께를 변화시키지 않으면서도 상부 금속층/하부 금속층의 부피비를 0.9 내지 1.1 범위 내에 있도록 제어할 수 있고, 이를 통해 상부 금속층과 하부 금속층의 부피 차이로 인해 발생하는 휨을 억제할 수 있다.
또한, 본 발명은 상부 금속층과 하부 금속층의 부피 차이로 인한 휨 현상을 억제함으로써 접합 신뢰성을 높일 수 있고, 방열 효과를 극대화할 수 있으며, 불량률을 개선하여 생산성을 향상시킬 수 있다.
또한, 본 발명은 반도체 칩으로부터 고온의 열이 발생하더라도 히트싱크에 의해 열이 빠르게 냉각되어 반도체 칩이 열화하지 않고 일정한 온도로 유지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 세라믹 기판에서 상부 금속층 및 세라믹 기재를 생략하여 도시한 평면도이다.
도 3은 도 2의 A-A'선에 따라 세라믹 기판을 자른 형태를 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛의 세라믹 기판에서 상부 금속층 및 세라믹 기재를 생략하여 도시한 평면도이다.
도 5는 도 4의 A-A'선에 따라 세라믹 기판을 자른 형태를 도시한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 사시도이고, 도 2는 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 세라믹 기판에서 상부 금속층 및 세라믹 기재를 생략하여 도시한 평면도이며, 도 3은 도 2의 A-A'선에 따라 세라믹 기판을 자른 형태를 도시한 단면도이다.
도 1 내지 도 3에 도시된 바에 의하면, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 세라믹 기판(100) 및 세라믹 기판(100)에 접합된 히트싱크(200)를 구비할 수 있다.
세라믹 기판(100)은 세라믹 기재(110)와 상기 세라믹 기재(110)의 상하면에 상하부 금속층(120,130)을 구비한 AMB(Active Metal Brazing) 기판일 수 있다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC(Direct Bonding Copper) 기판, TPC(Thick Printing Copper) 기판, DBA 기판(Direct Brazed Aluminum)을 적용할 수도 있다. AMB 기판은 내구성 및 반도체 칩으로부터 발생하는 열의 방열 효율면에서 가장 적합하다.
세라믹 기판(100)의 세라믹 기재(110)는 알루미나(Al2O3), AlN, 지르코니아 강화 알루미나(ZTA), SiN, Si3N4 중 어느 하나인 것을 일 예로 할 수 있다.
상부 금속층(120)은 세라믹 기재(110)의 상면(111)에 전극 패턴으로 형성될 수 있다. 예컨대, 상부 금속층(120)은 금속박 형태로 구비되어 세라믹 기재(110)의 상면(111)에 브레이징 접합되고, 이후에 에칭에 의해 반도체 칩(미도시)이 실장되기 위한 전극 패턴으로 형성될 수 있다. 또한, 상부 금속층(120)은 도금, 접합 등에 의해 더 두껍게 형성될 수도 있다. 상부 금속층(120)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어지는 것을 일 예로 할 수 있다. OFC는 무산소동이다.
하부 금속층(130)은 세라믹 기재(110)의 하면(112)에 형성되는 것으로, 상면(131)은 세라믹 기재(110)의 하면(112)에 접합되고, 하면(132)은 히트싱크(200)가 접합될 수 있다. 이러한 하부 금속층(130)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어지는 것을 일 예로 할 수 있다.
하부 금속층(130)의 하면(132)은 히트싱크(200)와의 접합 면적을 넓혀 방열 효율을 높일 수 있도록 평면으로 형성할 수 있다. 즉, 하부 금속층(130)의 하면(132)은 히트싱크(200)와 공극 없이 접합될 수 있다.
도 2 및 도 3을 참조하면, 하부 금속층(130)의 상면(131)은 세라믹 기재(110)의 하면(112)과 대향하는 면으로서, 복수의 홈(133)이 형성될 수 있다. 하부 금속층(130)은 상면(131)에 복수의 홈(133)이 서로 일정 간격 이격되게 행렬 형태로 배치될 수 있다. 이러한 복수의 홈(133)은 상면(131) 전체 영역 또는 설정된 영역에 걸쳐 균일하게 행렬 형태로 배치될 수 있다. 또한, 복수의 홈(133)은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치될 수 있다. 예컨대, 도 2와 같이 복수의 홈(133)은 2x2의 행렬로 배치되어 총 4개가 구비될 수 있다.
복수의 홈(133)은 하부 금속층(130)의 상면 일부가 두께 방향으로 식각되어 형성될 수 있다. 또는 복수의 홈(133)은 하부 금속층(130)의 일부를 기계적으로 가공하여 형성할 수도 있다. 복수의 홈(133)은 세라믹 기재(110)의 하면(112)과 하부 금속층(130)의 상면(131) 사이에서 공극을 형성할 수 있고, 하부 금속층(130)의 부피를 조절하여 상부 금속층(120)과의 부피 차이에 의해 발생되는 휨 현상을 억제할 수 있다. 일 예로, 세라믹 기판(100)에서 상하부 금속층(120,130) 각각의 두께가 0.6mm일 때, 복수의 홈(133)이 식각되는 두께가 0.15mm이면, 상부 금속층(120)의 전체 부피를 홈이 없는 평판 형태인 하부 금속층(130)의 전체 부피로 나눈 부피비는 약 0.9이며, 200℃ 이상에서 negative warpage, 즉 하부 금속층(130)의 부피가 더 커서 위로 볼록하게 휘는 현상일 때의 평균 휨 값은 약 0.1mm로 매우 적은 값으로 나타난다.
반면, 하부 금속층(130)의 상면(131)이 하면(132)과 마찬가지로 복수의 홈(133)이 없는 평면으로 형성될 경우, 전극 패턴으로 형성된 상부 금속층(120)의 전체 부피와 비교했을 때 부피 차이가 커서 고온 환경에서 세라믹 기판(100)이 휘어지는 현상이 발생한다. 경험적 데이터에 의하면, 전극 패턴으로 형성된 상부 금속층(120)의 전체 부피를 홈이 없는 평판 형태인 하부 금속층(130)의 전체 부피로 나눈 부피비는 약 0.76이며, 200℃ 이상에서 negative warpage일 때의 평균 휨 값은 약 0.358mm로 상당히 큰 변화가 발생하는 것으로 나타난다. 이러한 휨 발생은 전체 생산량에서 비교적 큰 비중을 차지하여 지속적인 생산 손실의 문제를 야기시키고 있다.
또한, 상부 금속층(120) 및 하부 금속층(130)은 열전도도가 우수한 Cu, Al 등의 재료로 이루어지는데, 이들 재료는 열팽창 계수가 17.8ppm/m·K 이상이기 때문에 200℃ 이상의 고온에서 휨이 크게 발생하는 문제점이 있다. 이와 같이, 세라믹 기판(100)은 상하부 금속층(120,130)의 크기 및 형상, 열팽창 계수 등에 따라 휨이 발생하게 된다.
세라믹 기판(100)의 상부 금속층(120)은 회로패턴으로 형성되고, 반도체 칩이 실장되도록 구성되기 때문에 그 형태나 두께, 길이 등이 고정되어 설계되는 경우가 많다. 따라서, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 세라믹 기판(100)의 세라믹 기재(110)에 접합되는 상부 금속층(120)의 부피를 계산하고, 상부 금속층(120)의 부피에 대응되는 소정의 부피를 갖도록 하부 금속층(130)의 상면에 복수의 홈(133)을 형성함으로써 고온에서 발생하는 휨 현상을 억제할 수 있다.
구체적으로, 상부 금속층(120)의 전체 부피를 하부 금속층(130)의 전체 부피로 나눈 부피비는 0.9 내지 1.1 범위 내에 있도록 설계되는 것이 바람직하고, 휨을 최소화하기 위해 부피비는 1.0에 가깝도록 설계되는 것이 더 바람직하다. 여기서, 전체 부피는 전체 면적과 두께의 곱으로 계산될 수 있다.
상부 금속층(120) 및 하부 금속층(130)의 두께는 0.3mm 내지 20mm 범위일 수 있다. 본 발명의 세라믹 기판 유닛(1)은 파워모듈에 적용이 가능하므로 상부 금속층(120) 및 하부 금속층(130)의 두께는 파워모듈의 두께를 고려하여 설계될 수 있다. 파워모듈은 반도체 칩이 실장되므로 반도체 칩을 외부 환경으로부터 보호하기 위하여 에폭시 계열의 몰딩 수지로 밀봉되는데, 이때 몰딩 금형을 이용하므로 몰딩 금형의 높이를 고려하여 상부 금속층(120) 및 하부 금속층(130)의 두께가 설계될 수도 있다. 이와 같이, 상부 금속층(120) 및 하부 금속층(130)의 두께는 제품, 공정 조건, 방열 등을 고려하여 설계되기 때문에 추후에 변경하기가 어렵다.
본 발명의 세라믹 기판 유닛(1)은 상부 금속층(120) 및 하부 금속층(130)의 두께를 변경하는 것에 한계가 있어 휨을 억제하는 것이 어려운 문제점을 해결할 수 있다. 즉, 본 발명의 세라믹 기판 유닛(1)은 하부 금속층(130)의 상면 일부분을 두께 방향으로 식각하여 복수의 홈(133)을 형성하기 때문에 하부 금속층(130)의 전체 두께를 변화시키지 않으면서도 하부 금속층(130)의 부피가 감소하여 상부 금속층(120)/하부 금속층(130)의 부피비가 0.9 내지 1.1 범위 내에 있도록 조절될 수 있다. 이와 같이, 본 발명은 하부 금속층(130)에 형성되는 복수의 홈(133)의 크기(체적)을 제어하여 상부 금속층(120)과 하부 금속층(130)의 부피 차이로 인해 발생하는 휨 현상을 억제할 수 있다.
한편, 본 발명의 세라믹 기판 유닛(1)은 세라믹 기재(110)의 상면(111)과 상부 금속층(120)의 하면 사이, 세라믹 기재(110)의 하면(112)과 하부 금속층(130)의 상면(131) 사이에 배치되고, 세라믹 기재(110)에 상부 금속층(120) 및 하부 금속층(130)을 접합시키는 브레이징 필러(10)를 구비할 수 있다. 여기서, 브레이징 필러(10)는 도 3에 도시된 바와 같이 하부 금속층(130)의 상면에서 복수의 홈(133)을 제외한 영역에 배치될 수 있다. 따라서, 하부 금속층(130)은 복수의 홈(133)이 공극인 상태를 유지하면서 세라믹 기재(110)에 접합될 수 있다.
브레이징 필러(10)는 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다. 여기서, Ag와 Cu는 열전도도가 높아 접합력을 높이는 역할과 동시에 열 전달을 용이하게 하여 방열 효율을 높일 수 있다. 또한, Ti는 젖음성이 좋아 Ag와 Cu가 접합면에 용이하게 부착되게 할 수 있다.
한편, 히트싱크(200)는 상부 금속층(120)에 실장되는 반도체 칩에서 발생하는 열을 방열하기 위해 사용되는 것으로, 방열 효율을 높일 수 있는 소재로 형성될 수 있다. 일 예로, 히트싱크(200)는 Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu 중 적어도 하나 또는 이들의 복합소재로 이루어질 수 있다. 여기서, Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu의 소재는 열전도도가 우수하고, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu의 소재는 저열팽창 계수를 가져 세라믹 기판(100)과 접합 시 휨 발생을 최소화할 수 있다.
히트싱크(200)는 공랭식, 수냉식 중 어느 하나의 냉각 방법에 의해 동작할 수 있다. 여기서, 공랭식은 냉매로서 공기가 공급될 수 있고, 수냉식은 냉매로서 냉각수가 펌핑력에 의해 순환 공급될 수 있다. 본 실시예에서는 본체부(210)의 하면에 막대 형상인 복수의 돌출부(220)가 서로 간격을 두고 수평으로 배치된 슬릿 타입의 히트싱크(200)를 도시하였으나, 이에 한정되지 않으며, 히트싱크(200)는 Micro Channel, Pin Fin, Micro Jet, Slit 타입 등의 다양한 히트싱크가 접합될 수 있다.
비록 도시되지는 않았으나, 히트싱크(200)는 세라믹 기판(100)의 하부 금속층(130)에 접합층(미도시)을 매개로 접합될 수 있다. 이때, 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 접합층이 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 히트싱크(200)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 히트싱크(200) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
접합층이 Ag 소결 접합층일 경우, 접합층은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 접합층이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(200) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 히트싱크(200)가 일체로 접합될 수 있다. 이와 같이, 세라믹 기판(100)과 히트싱크(200)는 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 접합 강도가 높고, 고온 신뢰성이 우수하다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛의 세라믹 기판에서 상부 금속층 및 세라믹 기재를 생략하여 도시한 평면도이며, 도 5는 도 4의 A-A'선에 따라 세라믹 기판을 자른 형태를 도시한 단면도이다.
도 4 및 도 5에 도시된 바에 의하면, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 세라믹 기판(100')의 하부 금속층(130')은 상면에 복수의 홈(133')이 4x4의 행렬로 배치되어 총 16개가 구비될 수 있다. 이와 같이, 하부 금속층(130')은 상면(131')에 복수의 홈(133')이 서로 일정 간격 이격되게 행렬 형태로 배치될 수 있다. 이러한 복수의 홈(133')은 상면(131') 전체 영역 또는 설정된 영역에 걸쳐 균일하게 행렬 형태로 배치될 수 있다. 또한, 복수의 홈(133')은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치될 수 있다. 본 실시예에서는 사각 형태의 복수의 홈(133')이 4x4의 행렬로 배치되어 총 16개인 예를 도시하고 있으나, 복수의 홈(133')의 개수 및 형상은 이에 한정되지 않는다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법은 도 6에 도시된 바와 같이, 세라믹 기재(110)를 준비하는 단계(S10)와, 반도체 칩이 실장되도록 구성된 상부 금속층(120)을 준비하는 단계(S20)와, 상면에 복수의 홈(133)이 형성된 하부 금속층(130)을 준비하는 단계(S30)와, 세라믹 기재(110)의 상면(111)에 상부 금속층(120)을 접합하고, 세라믹 기재(110)의 하면(112)에 하부 금속층(130)을 접합하는 단계(S40)와, 하부 금속층(130)의 하면에 히트싱크(200)를 접합하는 단계(S50)를 포함할 수 있다. 여기서, 각각의 단계는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다.
세라믹 기재(110)를 준비하는 단계(S10)에서, 세라믹 기재(110)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(120)을 준비하는 단계(S20)에서, 상부 금속층(120)은 상부 금속층(120)은 회로패턴 형상으로 구비될 수 있다. 또한, 상부 금속층(120)은 금속박 형태로 구비되어 세라믹 기재(110)의 상면에 브레이징 접합되고, 이후에 에칭에 의해 반도체 칩이 실장하기 위한 전극 패턴으로 형성될 수도 있다. 상부 금속층(120)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어지는 것을 일 예로 할 수 있다.
하부 금속층(130)을 준비하는 단계(S30)에서, 하부 금속층(130)의 하면(132)은 히트싱크(200)와의 접합 면적을 넓혀 방열 효율을 높일 수 있도록 평면으로 형성될 수 있다. 이러한 하부 금속층(130)의 하면(132)은 히트싱크(200)와 공극 없이 접합될 수 있다. 반면, 하부 금속층(130)의 상면(131)은 복수의 홈(133)이 형성될 수 있다. 복수의 홈(133)은 세라믹 기재(110)의 하면(112)과 하부 금속층(130)의 상면(131) 사이에서 공극을 형성할 수 있다.
하부 금속층(130)을 준비하는 단계(S30)는, 상부 금속층(120)의 전체 부피를 하부 금속층(130)의 전체 부피로 나눈 부피비가 0.9 내지 1.1 범위 내에 있도록 복수의 홈(133)을 형성할 수 있다. 여기서, 복수의 홈(133)은 하부 금속층(130)의 상면 일부를 두께 방향으로 식각하여 형성할 수 있다. 또는 복수의 홈(133)은 하부 금속층(130)의 상면 일부를 기계적으로 가공하여 형성할 수도 있다.
하부 금속층(130)을 준비하는 단계(S30)에서, 복수의 홈(133)은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치될 수 있다. 예컨대, 복수의 홈(133)은 도 2와 같이 2x2의 행렬로 배치되어 총 4개가 구비될 수 있고, 도 4와 같이 4x4의 행렬로 배치되어 총 16개가 구비될 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법은 하부 금속층(130)의 상면 중 일부분을 두께 방향으로 식각하여 복수의 홈(133)을 형성하기 때문에 하부 금속층(130)의 전체 두께를 변화시키지 않으면서도 하부 금속층(130)의 부피를 조절하여 상부 금속층(120)/하부 금속층(130)의 부피비를 0.9 내지 1.1 범위 내에 있도록 제어할 수 있다. 이와 같이, 상부 금속층(120)/하부 금속층(130)의 부피비가 특정 범위 내에 있도록 제어함에 따라 고온에서 휨 현상을 억제할 수 있다.
세라믹 기재(110)의 상면(111)에 상부 금속층(120)을 접합하고, 세라믹 기재(110)의 하면(112)에 하부 금속층(130)을 접합하는 단계(S40)는, 세라믹 기재(110)의 상면(111)과 상부 금속층(120)의 하면 사이, 세라믹 기재(110)의 하면(112)과 하부 금속층(130)의 상면(131) 사이에 브레이징 필러(10)를 배치하는 단계(S41)와, 브레이징 필러(10)를 용융시켜 브레이징 하는 단계(S42)를 포함할 수 있다.
브레이징 필러(10)를 배치하는 단계(S41)에서, 브레이징 필러(10)는 세라믹 기재(110)의 상면(111)과 상부 금속층(120)의 하면 사이, 세라믹 기재(110)의 하면(112)과 하부 금속층(130)의 상면(131) 사이에 배치되되, 도 3에 도시된 바와 같이 하부 금속층(130)의 상면에서 복수의 홈(133)을 제외한 영역에 배치될 수 있다. 따라서, 하부 금속층(130)은 복수의 홈(133)이 공극인 상태를 유지하면서 세라믹 기재(110)에 접합될 수 있다.
브레이징 필러(10)를 배치하는 단계(S41)는, 페이스트 도포, 포일(foil) 부착, P-filler 중 어느 하나의 방법으로 5㎛ 이상 100㎛ 이하의 두께를 갖는 브레이징 필러(10)를 배치할 수 있다. 브레이징 필러(10)는 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다. 브레이징하는 단계(S42)는 450℃ 이상, 바람직하게는 780~900℃에서 수행하고, 브레이징 중에 접합력을 높이기 위해 상부 중량 또는 가압을 실시할 수 있다. 이러한 브레이징 접합은 솔더프리폼의 사용처럼 진공접합설비 등을 요구하지 않으므로 공정단순화가 가능하고, 상부 중량 또는 가압을 실시함으로써 기공 결함이 방지되며 접합강도가 높아지므로 높은 접합 신뢰성을 갖는다.
히트싱크(200)를 접합하는 단계(S50)는, 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(200) 사이에 형성된 접합층(미도시)을 매개로 히트싱크(200)를 하부 금속층(130)에 접합하며, 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다. 접합층이 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층일 경우, 브레이징 접합층은 하부 금속층(130)과 히트싱크(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 히트싱크(200)를 일체로 접합시킬 수 있다. 이러한 접합층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 5㎛ 내지 100㎛일 수 있다. 브레이징 접합은 450℃ 이상, 바람직하게는 780~900℃에서 수행될 수 있고, 접합력을 높이기 위해 브레이징 중에 지그에 의한 가압을 실시할 수 있다.
접합층이 Ag 소결 접합층일 경우, 접합층은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 접합층이 Ag 소결체 필름일 경우, Ag 소결체 필름이 하부 금속층(130)과 히트싱크(200) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 히트싱크(200)가 일체로 접합될 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 파워모듈에 적용하여 반도체 칩의 다중 다량 접속과 방열 효과를 모두 확보할 수 있고 소형화에도 기여하므로 파워모듈의 성능을 보다 향상시킬 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 파워모듈 외에도 고전력에 사용되는 다양한 모듈 부품에 적용 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 세라믹 기판; 및
    상기 세라믹 기판에 접합된 히트싱크를 구비하고,
    상기 세라믹 기판은,
    상기 세라믹 기재의 상면에 형성되고, 반도체 칩이 실장되도록 구성된 상부 금속층; 및
    상기 세라믹 기재의 하면에 형성되고, 하면에 상기 히트싱크가 접합되는 하부 금속층을 구비하며,
    상기 하부 금속층은 상기 세라믹 기재의 하면과 대향하는 상면에 복수의 홈이 형성되고, 상기 복수의 홈은 상기 세라믹 기재의 하면과 상기 하부 금속층의 상면 사이에서 공극을 형성하는 세라믹 기판 유닛.
  2. 제1항에 있어서,
    상기 상부 금속층의 전체 부피를 상기 하부 금속층의 전체 부피로 나눈 부피비는 0.9 내지 1.1인 세라믹 기판 유닛.
  3. 제1항에 있어서,
    상기 복수의 홈은 상기 하부 금속층의 상면 일부가 두께 방향으로 식각되어 형성된 세라믹 기판 유닛.
  4. 제1항에 있어서,
    상기 복수의 홈은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치된 세라믹 기판 유닛.
  5. 제1항에 있어서,
    상기 하부 금속층의 하면은 평면으로 구비되어 상기 히트싱크와 공극 없이 접합되는 세라믹 기판 유닛.
  6. 제1항에 있어서,
    상기 세라믹 기재의 상면과 상기 상부 금속층의 하면 사이, 상기 세라믹 기재의 하면과 상기 하부 금속층의 상면 사이에 배치되고, 상기 세라믹 기재에 상기 상부 금속층 및 상기 하부 금속층을 접합시키는 브레이징 필러를 구비하는 세라믹 기판 유닛.
  7. 제6항에 있어서,
    상기 브레이징 필러는 상기 하부 금속층의 상면에서 상기 복수의 홈을 제외한 영역에 배치된 세라믹 기판 유닛.
  8. 세라믹 기재를 준비하는 단계;
    반도체 칩이 실장되도록 구성된 상부 금속층을 준비하는 단계;
    상면에 복수의 홈이 형성된 하부 금속층을 준비하는 단계;
    상기 세라믹 기재의 상면에 상기 상부 금속층을 접합하고, 상기 세라믹 기재의 하면에 상기 하부 금속층을 접합하는 단계; 및
    상기 하부 금속층의 하면에 히트싱크를 접합하는 단계를 포함하고,
    상기 복수의 홈은 상기 세라믹 기재의 하면과 상기 하부 금속층의 상면 사이에서 공극을 형성하는 세라믹 기판 유닛 제조방법.
  9. 제8항에 있어서,
    상기 하부 금속층을 준비하는 단계는,
    상기 상부 금속층의 전체 부피를 상기 하부 금속층의 전체 부피로 나눈 부피비가 0.9 내지 1.1이 되도록 상기 복수의 홈을 형성하는 세라믹 기판 유닛 제조방법.
  10. 제8항에 있어서,
    상기 하부 금속층을 준비하는 단계는,
    상기 하부 금속층의 상면 일부를 두께 방향으로 식각하여 상기 복수의 홈을 형성하는 세라믹 기판 유닛 제조방법.
  11. 제8항에 있어서,
    상기 하부 금속층을 준비하는 단계에서,
    상기 복수의 홈은 axb 행렬(a 및 b는 각각 2 이상의 자연수)로 배치된 세라믹 기판 유닛 제조방법.
  12. 제8항에 있어서,
    상기 세라믹 기재의 상면에 상기 상부 금속층을 접합하고, 상기 세라믹 기재의 하면에 상기 하부 금속층을 접합하는 단계는,
    상기 세라믹 기재의 상면과 상기 상부 금속층의 하면 사이, 상기 세라믹 기재의 하면과 상기 하부 금속층의 상면 사이에 브레이징 필러를 배치하는 단계; 및
    상기 브레이징 필러를 용융시켜 브레이징하는 단계를 포함하는 세라믹 기판 유닛 제조방법.
  13. 제12항에 있어서,
    상기 브레이징 필러를 배치하는 단계는,
    페이스트 도포, 포일(foil) 부착, P-filler 중 어느 하나의 방법으로 5㎛ 이상 100㎛ 이하의 두께를 갖는 브레이징 필러를 배치하는 세라믹 기판 유닛 제조방법.
PCT/KR2023/002093 2022-02-24 2023-02-14 세라믹 기판 유닛 및 그 제조방법 WO2023163438A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0024253 2022-02-24
KR1020220024253A KR20230126876A (ko) 2022-02-24 2022-02-24 세라믹 기판 유닛 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2023163438A1 true WO2023163438A1 (ko) 2023-08-31

Family

ID=87766291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/002093 WO2023163438A1 (ko) 2022-02-24 2023-02-14 세라믹 기판 유닛 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20230126876A (ko)
WO (1) WO2023163438A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019203A (ja) * 2005-07-07 2007-01-25 Toyota Industries Corp 放熱装置
JP2013232614A (ja) * 2012-04-06 2013-11-14 Toyota Industries Corp 半導体装置
KR20170073618A (ko) * 2014-10-16 2017-06-28 미쓰비시 마테리알 가부시키가이샤 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법
KR20200127511A (ko) * 2019-05-02 2020-11-11 주식회사 아모센스 세라믹 기판 및 그의 제조방법
KR20200142236A (ko) * 2019-06-12 2020-12-22 이종은 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068593A (ko) 2008-12-15 2010-06-24 (주)상아프론테크 세라믹 소재 기판에 동박을 적층시키는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019203A (ja) * 2005-07-07 2007-01-25 Toyota Industries Corp 放熱装置
JP2013232614A (ja) * 2012-04-06 2013-11-14 Toyota Industries Corp 半導体装置
KR20170073618A (ko) * 2014-10-16 2017-06-28 미쓰비시 마테리알 가부시키가이샤 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법
KR20200127511A (ko) * 2019-05-02 2020-11-11 주식회사 아모센스 세라믹 기판 및 그의 제조방법
KR20200142236A (ko) * 2019-06-12 2020-12-22 이종은 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20230126876A (ko) 2023-08-31

Similar Documents

Publication Publication Date Title
JP6549763B2 (ja) パワー半導体ｃｏｂ用セラミックモジュール及びその調製方法
Scrantom et al. LTCC technology: where we are and where we're going. II
US4563383A (en) Direct bond copper ceramic substrate for electronic applications
WO2011111989A2 (ko) 금속접합 세라믹기판
WO2020159031A1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
WO2023282598A1 (ko) 세라믹 기판 및 그 제조방법
WO2020184772A1 (ko) 방열판재
WO2023163438A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023163439A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2022145869A1 (ko) 전력반도체 모듈의 제조방법 및 이에 의해 제조된 전력반도체 모듈
WO2023008851A1 (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
WO2023149774A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023163423A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2022203288A1 (ko) 파워모듈 및 그 제조방법
WO2024063410A1 (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
WO2022039441A1 (ko) 파워모듈 및 그 제조방법
WO2024101737A1 (ko) 파워모듈용 세라믹 기판 및 그 제조방법
WO2023132595A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023211106A1 (ko) 세라믹 기판 제조방법
WO2024058495A1 (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
WO2023106848A1 (ko) 양면 냉각 반도체 장치
WO2022250382A1 (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
WO2022220488A1 (ko) 파워모듈 및 그 제조방법
WO2024010240A1 (ko) 파워모듈 및 그 제조방법
WO2023033425A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23760312

Country of ref document: EP

Kind code of ref document: A1