WO2024101737A1 - 파워모듈용 세라믹 기판 및 그 제조방법 - Google Patents

파워모듈용 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
WO2024101737A1
WO2024101737A1 PCT/KR2023/016847 KR2023016847W WO2024101737A1 WO 2024101737 A1 WO2024101737 A1 WO 2024101737A1 KR 2023016847 W KR2023016847 W KR 2023016847W WO 2024101737 A1 WO2024101737 A1 WO 2024101737A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
groove
power module
area
protrusions
Prior art date
Application number
PCT/KR2023/016847
Other languages
English (en)
French (fr)
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of WO2024101737A1 publication Critical patent/WO2024101737A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure

Definitions

  • the present invention relates to a ceramic substrate and a method of manufacturing the same, and more specifically, to a ceramic substrate for a power module in which a lower electrode with a plurality of protrusions for water-cooled heat dissipation, a ceramic substrate, and an upper electrode are integrated, and a method of manufacturing the same (CERAMIC SUBSTRATE) FOR POWER MODULE AND MANUFACTURING METHOD THEREOF).
  • electric vehicles require an inverter that converts direct current voltage provided by a high-voltage battery into alternating current three-phase voltage to drive the motor.
  • This inverter is assembled with a power module to adjust and supply the high voltage of the driving battery to a state suitable for the motor.
  • the power module includes semiconductor chips for power conversion, and these semiconductor chips generate high temperature heat due to high voltage and high current operation. If this heat continues, the semiconductor chip deteriorates and the performance of the power module deteriorates.
  • a heat sink is provided on at least one side of the ceramic or metal substrate to prevent deterioration of the semiconductor chip due to heat through the heat dissipation function of the heat sink.
  • Heat sinks are made of metal materials with high thermal conductivity, such as copper and aluminum. Heat sinks made of these metals also have limitations in heat dissipation, so when heat exceeding the limit is generated, cooling efficiency drops rapidly, causing malfunctions.
  • the present invention was made to solve the above-mentioned problems, and its purpose is to provide a ceramic substrate for a power module and a manufacturing method thereof that can effectively dissipate heat generated from a semiconductor chip.
  • a ceramic substrate for a power module for achieving the above-described object includes a ceramic substrate, an upper electrode bonded to the upper surface of the ceramic substrate and provided with a groove configured to mount a semiconductor device; It may include a lower electrode that is bonded to the lower surface of the ceramic substrate and has a plurality of protrusions provided on the lower surface to correspond to the grooves.
  • the depth of the groove may be formed to correspond to the thickness of the semiconductor device.
  • the groove includes a plurality of side surfaces and a bottom surface connected to the plurality of side surfaces, and the semiconductor device may be bonded to the bottom surface through a bonding layer.
  • the depth of the groove may be equal to the sum of the thickness of the semiconductor device and the thickness of the bonding layer.
  • the bonding layer may be an AuSn solder layer or a sintered layer formed by sintering silver paste.
  • the area of the groove may be formed to be the same as the area of the semiconductor device.
  • the area of the lower electrode where the plurality of protrusions are disposed may be formed to be equal to the area of the groove.
  • the area of the lower electrode where the plurality of protrusions are disposed may be smaller than the area of the groove.
  • Each of the upper and lower electrodes may have a thickness of 0.5 mm or more and 9.0 mm or less.
  • the plurality of protrusions are disposed in the external refrigerant circulation unit, and the liquid refrigerant circulating through the refrigerant circulation unit can exchange heat with the plurality of protrusions.
  • Each of the plurality of protrusions may be formed to have a narrower width toward the lower portion.
  • a plurality of grooves may be arranged in parallel at intervals.
  • the groove includes a first groove and a second groove
  • the plurality of protrusions include a plurality of first protrusions provided on the lower surface of the lower electrode to correspond to the first groove, and a plurality of protrusions provided on the lower surface of the lower electrode to correspond to the second groove. It may include a plurality of second protrusions.
  • a method of manufacturing a ceramic substrate according to an embodiment of the present invention includes preparing a ceramic substrate, preparing an upper electrode having a groove configured to mount a semiconductor device, and a plurality of protrusions provided on the lower surface to correspond to the groove. It may include preparing a lower electrode provided with a, bonding the upper electrode to the upper surface of the ceramic substrate, and bonding the lower electrode to the lower surface of the ceramic substrate.
  • the depth of the groove can be formed to correspond to the thickness of the semiconductor device.
  • the depth of the groove may be formed equal to the sum of the thickness of the semiconductor device and the thickness of the bonding layer that joins the semiconductor device.
  • the area of the groove may be formed to be the same as the area of the semiconductor device.
  • the area of the area where the plurality of protrusions are disposed may be formed to be the same as the area of the groove.
  • the area of the area where the plurality of protrusions are disposed may be formed to be smaller than the area of the groove.
  • a plurality of protrusions corresponding to the size and position of the semiconductor device are formed on the lower electrode to directly cool the semiconductor device, thereby improving local cooling efficiency for the semiconductor device.
  • the upper electrode is provided with a groove configured to mount a semiconductor element, so that the distance between the semiconductor element and the protrusion of the lower electrode can be minimized to increase cooling efficiency.
  • the thickness of the power module can be made as thin as possible, making it possible to produce power modules with high heat dissipation, high efficiency, and high reliability while realizing weight reduction and miniaturization.
  • the ceramic substrate for a power module according to an embodiment of the present invention, there is no need to machine a groove on the entire lower surface of the lower electrode as grooves are machined only in a portion of the area overlapping with the semiconductor device, thereby simplifying the process and improving the quality of the semiconductor device. It is possible to directly cool the area where the most heat is generated, thereby increasing the heat dissipation effect.
  • the plurality of protrusions of the lower electrode is a water-cooled heat dissipation structure in which the plurality of protrusions of the lower electrode are cooled by directly contacting the continuously circulating liquid refrigerant, the flow rate of the liquid refrigerant can be varied to provide rapid cooling. It can absorb and dissipate heat.
  • Figure 1 is a perspective view showing a ceramic substrate for a power module according to an embodiment of the present invention.
  • Figure 2 is an exploded perspective view showing a ceramic substrate for a power module according to an embodiment of the present invention.
  • Figure 3 is an exploded perspective view of Figure 2 seen from the bottom side.
  • Figure 4 is a side view and a partial enlarged view showing a ceramic substrate for a power module according to an embodiment of the present invention.
  • Figure 5 is a cross-sectional view taken along line A-A' in Figure 1.
  • Figure 6 is a partial enlarged view of area A of Figure 5.
  • FIG. 7 is a partial enlarged view showing a state in which the semiconductor elements in FIG. 6 are bonded.
  • Figure 8 is a bottom view and a partial enlarged view showing a ceramic substrate for a power module according to an embodiment of the present invention.
  • Figure 9 is a conceptual diagram showing a configuration in which a ceramic substrate for a power module according to an embodiment of the present invention is mounted on the refrigerant circulation unit, and a circulation drive unit is connected to the refrigerant circulation unit.
  • Figure 10 is a cross-sectional view showing a modified example in which the area of the area where the plurality of protrusions are disposed is formed to be equal to the area of the groove in the ceramic substrate for a power module according to an embodiment of the present invention.
  • Figure 11 is a cross-sectional view showing a comparative example in which the area of the area where the plurality of protrusions are arranged is larger than the area of the groove in the ceramic substrate for a power module according to an embodiment of the present invention.
  • Figure 12 is a plan view showing a ceramic substrate for a power module according to another embodiment of the present invention.
  • Figure 13 is a bottom view showing a ceramic substrate for a power module according to another embodiment of the present invention.
  • Figure 14 is a flowchart showing a method of manufacturing a ceramic substrate for a power module according to an embodiment of the present invention.
  • each layer (film), region, pattern or structure is said to be formed “on” or “under” the substrate, each layer (film), region, pad or pattern.
  • “on” and “under” include both being formed “directly” or “indirectly” through another layer.
  • the standards for the top or bottom of each floor are based on the drawing.
  • FIG. 1 is a perspective view showing a ceramic substrate for a power module according to an embodiment of the present invention
  • FIG. 2 is an exploded perspective view showing a ceramic substrate for a power module according to an embodiment of the present invention
  • FIG. 3 is FIG. 2 is an exploded perspective view seen from the bottom side
  • Figure 4 is a side view and a partial enlarged view showing a ceramic substrate for a power module according to an embodiment of the present invention
  • Figure 5 is a cross-sectional view taken along line A-A' in Figure 1.
  • FIG. 6 is a partial enlarged view of area A of FIG. 5
  • FIG. 7 is a partial enlarged view showing the state in which the semiconductor elements are bonded in FIG. 6
  • FIG. 8 is an enlarged view of the area A of FIG. 5 according to an embodiment of the present invention.
  • This is a bottom view and partially enlarged view showing a ceramic substrate for a power module.
  • the ceramic substrate 1 for a power module includes a ceramic substrate 100 and upper and lower electrodes 200 and 300 on the upper and lower surfaces 110 and 120 of the ceramic substrate 100.
  • ) may be an AMB (Active Metal Brazing) substrate.
  • AMB Active Metal Brazing
  • the embodiment is described using an AMB substrate as an example, but a DBC (Direct Bonding Copper) substrate can also be applied.
  • AMB substrates are most suitable in terms of durability and efficiency in dissipating heat generated from semiconductor chips.
  • the ceramic substrate 100 may be made of an oxide-based or nitride-based ceramic material.
  • the ceramic substrate 100 may be formed of any insulating material selected from the group consisting of alumina (Al 2 O 3 ), AlN, Si 3 N 4 , and Zirconia Toughened Alumina (ZTA), which have high thermal conductivity and excellent flexural strength. there is.
  • the thickness of the ceramic substrate 100 may be 0.32 mm, but is not limited thereto.
  • the upper electrode 200 may be configured to be bonded to the upper surface 110 of the ceramic substrate 100 and to mount the semiconductor device 10 on it. Specifically, the upper electrode 200 may be provided with a groove 210 at a location where the semiconductor device 10 is mounted.
  • the groove 210 includes a plurality of side surfaces 212 and a bottom surface 211 connected to the plurality of side surfaces 212, and may be formed, for example, in the shape of a rectangular parallelepiped.
  • the groove 210 may be dug to a certain depth t so that the semiconductor device 10 can be inserted.
  • the semiconductor devices 10 can be connected in series.
  • the depth t of the groove 210 may be formed to correspond to the thickness of the semiconductor device 10 .
  • the depth (t) of the groove 210 may be 0.1 mm.
  • the depth t of the groove 210 may be equal to the sum of the thickness of the semiconductor device 10 and the thickness of the bonding layer 20.
  • the depth of the groove 210 may be formed to be the same as the thickness of the semiconductor device 10.
  • the area of the groove 210 may be smaller than or equal to the area of the semiconductor device. In this way, by machining the groove 210 only in a portion of the area facing the semiconductor device 10, there is no need to machine the groove 210 on the entire lower surface of the lower electrode 300, thereby simplifying the process and manufacturing the semiconductor device 10. Since it is possible to directly cool the area where the most heat is generated, the heat dissipation effect can be improved.
  • the groove 210 can be formed by applying mechanical processing methods such as cutting processing or press processing, or can be formed by applying chemical etching processing.
  • the groove 210 may be formed before the upper electrode 200 is bonded to the ceramic substrate 100, or may be formed after the upper electrode 200 is bonded to the ceramic substrate 100.
  • the semiconductor element 10 is accommodated and mounted inside the upper electrode 200, so that the power module
  • the thickness can be made as thin as possible, eliminating thickness restrictions.
  • the ceramic substrate 1 for a power module has a plurality of protrusions 310 provided on the lower electrode 300 to correspond to the grooves 210 of the upper electrode 200.
  • the plurality of protrusions 310 can be forcibly cooled by continuously circulating liquid refrigerant to directly cool the heat generated in the semiconductor device 10. At this time, when the groove 210 is formed in the upper electrode 200, the distance between the semiconductor device 10 and the protrusion 310 can be reduced as much as possible.
  • the semiconductor device 10 is mounted on the bottom surface 211 of the groove 210 provided inside the upper electrode 200, compared to when the semiconductor device 10 is mounted on the top surface of the upper electrode 200
  • the distance between the semiconductor element 10 and the protrusion 310 can be minimized to increase cooling efficiency.
  • the thickness of the power module including the semiconductor element 10 and the ceramic substrate 1 can be formed as thin as possible, enabling miniaturization, and increasing local cooling efficiency for the semiconductor element 10 to prevent it from affecting surrounding elements. can do.
  • the upper electrode 200 may be provided with a thickness of 0.5 mm or more and 9.0 mm or less. In this way, when the thickness of the upper electrode 200 to which the semiconductor device 10 is bonded is formed to be relatively thick, high voltage and high current can be passed. When high-output power conversion is performed, the upper electrode 200 must have high electrical conductivity and high thermal conductivity for heat dissipation.
  • the upper electrode 200 is formed of any one material of Cu, Al, and Cu alloy with high thermal conductivity, and is formed with a relatively thick thickness of 0.5 mm or more and 9.0 mm or less. It has excellent electrical and thermal conductivity and can be applied to high-output power conversion power modules.
  • the upper electrode 200 is provided with a thickness of 0.5 mm or more and 9.0 mm or less, it is easy to form grooves 210 of various depths corresponding to the thickness of the semiconductor device 10 and the thickness of the bonding layer 20. do.
  • the semiconductor device 10 may be one of an insulated gate bipolar transistor (IGBT), SiC, GaN, or gallium nitride semiconductor (GaN on SiC).
  • the semiconductor device 10 may be bonded to the bottom surface 211 of the groove 210 via the bonding layer 20.
  • the bonding layer 20 may be a solder layer made of a soldering material such as AuSn or a sintered layer formed by sintering silver paste.
  • the bonding layer 20 is formed of an AuSn solder layer, the AuSn solder layer is disposed between the bottom surface 211 of the groove 210 and the lower surface of the semiconductor device 10, and then AuSn solder layer is formed at a temperature of about 220° C.
  • the semiconductor device 10 may be joined. Additionally, when the bonding layer 20 is silver paste, the semiconductor device 10 can be bonded by Ag sintering. In the heat sintering method using silver paste, the silver paste is placed between the bottom surface 211 of the groove 210 and the bottom surface of the semiconductor element 10, and is pressurized at a pressure of about 15Mpa and heated to a temperature of about 250 ° C. By doing this, joining can be achieved at the joining surface.
  • the upper electrode 200 may be bonded to the upper surface 110 of the ceramic substrate 100 via a brazing filler layer (not shown).
  • the brazing filler layer is disposed between the lower surface of the upper electrode 200 and the upper surface 110 of the ceramic substrate 100, and can integrally bond the upper electrode 200 and the ceramic substrate 100 at the brazing temperature.
  • the brazing temperature may be carried out at 450°C or higher, preferably between 780°C and 900°C.
  • the brazing filler layer may be formed of a material containing at least one of Ag, Cu, AgCu, and AgCuTi, and may have a thickness of about 20 ⁇ m to 100 ⁇ m.
  • Ag, AgCu, and AgCuTi have high thermal conductivity, which increases bonding strength and at the same time facilitates heat transfer between the upper electrode 200 and the ceramic substrate 100 to increase heat dissipation efficiency.
  • the lower electrode 300 may be bonded to the lower surface 120 of the ceramic substrate 100 and may be formed of any one material of Cu, Al, or Cu alloy with high thermal conductivity.
  • the lower electrode 300 is provided in a flat form to increase bonding strength by maximizing the bonding area with the ceramic substrate 100, and can be formed to have a thickness of 0.5 mm or more and 9.0 mm or less. Additionally, the lower electrode 300 may have a plurality of protrusions 310 provided on its lower surface to correspond to the grooves 210 .
  • the lower electrode 300 When the lower electrode 300 is formed with a relatively thick thickness of 0.5 mm or more and 9.0 mm or less, the heat dissipation area is expanded and heat is spread evenly, making it effective in dissipating heat.
  • the lower electrode 300 may have a thickness of 0.6 mm, and the upper electrode 200 may have a thickness of 0.8 mm, so they may be provided differently. Additionally, the thickness of the lower electrode 300 may be 0.8 mm, and the thickness of the upper electrode 200 may be 0.8 mm.
  • the plurality of protrusions 310 are provided to dissipate heat generated by the semiconductor device 10, and may be formed to protrude at intervals from each other on the lower surface of the lower electrode 300.
  • the distance (a) between the protrusions 310 is 0.12 mm or more
  • the distance (b) between the center points of the protrusions 310 is 0.42 mm or more
  • the diameter (c) of the protrusions 310 is 0.3 mm or more.
  • the thickness of the protrusion 310 is preferably 0.1 mm or more. For example, if the thickness of the lower electrode 300 is 0.8 mm, the thickness of the protrusion 310 may be processed to 0.25 mm.
  • the plurality of protrusions 310 may be formed to have a narrower width toward the lower portion. Since the liquid refrigerant moves between the plurality of protrusions 310, the flow rate and cooling efficiency of the liquid refrigerant can be easily controlled depending on the shape of the plurality of protrusions 310. If the protrusion 310 is formed to have a narrower width toward the lower portion, the flow rate of the liquid refrigerant passing through the space between the protrusion 310 may become faster toward the upper portion closer to the semiconductor device 10. Meanwhile, the plurality of protrusions 310 may be provided in various pin shapes such as a cylinder, polygonal column, teardrop shape, or diamond shape. Additionally, the plurality of protrusions 310 may be provided in a bar shape and may be provided in the form of slits arranged horizontally at intervals from each other.
  • the lower electrode 300 may be bonded to the lower surface 120 of the ceramic substrate 100 via a brazing filler layer (not shown).
  • the brazing filler layer is disposed between the lower surface 120 of the ceramic substrate 100 and the upper surface of the lower electrode 300, and can integrally bond the ceramic substrate 100 and the lower electrode 300 at the brazing temperature.
  • the brazing temperature may be carried out at 450°C or higher, preferably between 780°C and 900°C.
  • the brazing filler layer may be formed of a material containing at least one of Ag, Cu, AgCu, and AgCuTi, and may have a thickness of about 20 ⁇ m to 100 ⁇ m.
  • Ag, AgCu, and AgCuTi have high thermal conductivity, which increases bonding strength and at the same time facilitates heat transfer between the ceramic substrate 100 and the lower electrode 300 to increase heat dissipation efficiency.
  • Figure 9 is a conceptual diagram showing a configuration in which a ceramic substrate for a power module according to an embodiment of the present invention is mounted on the refrigerant circulation unit, and a circulation drive unit is connected to the refrigerant circulation unit.
  • a plurality of protrusions 310 may be disposed in the refrigerant circulation unit 2 in the ceramic substrate for a power module according to an embodiment of the present invention.
  • the refrigerant circulation unit 2 may be provided with an inlet 2a through which liquid refrigerant flows, an outlet 2b through which liquid refrigerant is discharged, and an internal flow path (not shown) from the inlet 2a to the outlet 2b. At this time, the liquid refrigerant flowing in through the inlet (2a) of the refrigerant circulation unit (2) may be discharged through the outlet (2b) through the internal flow path.
  • the shape and size of the internal flow path which is the path through which the liquid refrigerant moves between the inlet (2a) and the outlet (2b), can be designed in various ways, a detailed description of the internal flow path itself of the refrigerant circulation unit (2) will be omitted. Do this.
  • the circulation drive unit 3 is connected to the refrigerant circulation unit 2 and can circulate liquid refrigerant using the driving force of a pump (not shown).
  • the inlet (2a) of the refrigerant circulation unit (2) may be connected to the circulation drive unit (3) through the first circulation line (L1)
  • the outlet (2b) of the refrigerant circulation unit (2) may be connected to the second circulation line (L1).
  • It can be connected to the circulation drive unit (3) through L2). That is, the circulation drive unit 3 can continuously circulate the liquid refrigerant along a circulation path including the first circulation line (L1), the refrigerant circulation unit (2), and the second circulation line (L2).
  • the liquid refrigerant may be deionized water, but is not limited thereto, and liquid nitrogen, alcohol, or other solvents may be used as needed.
  • the liquid refrigerant supplied from the circulation drive unit (3) flows into the inlet (2a) of the refrigerant circulation unit (2) through the first circulation line (L1), and moves along the internal flow path formed in the refrigerant circulation unit (2) to the outlet. It is discharged through (2b) and can then move back to the circulation drive unit (3) through the second circulation line (L2).
  • the circulation drive unit 3 may include a heat exchanger (not shown).
  • the heat exchanger of the circulation drive unit (3) can lower the temperature of the liquid refrigerant whose temperature has risen while passing through the internal flow path of the refrigerant circulation unit (2), and the circulation drive unit (3) can transfer the liquid refrigerant whose temperature has been lowered by the heat exchanger to the pump. It can be supplied back to the first circulation line (L1) using the driving force.
  • the refrigerant circulation unit 2 may be provided so that the liquid refrigerant supplied from the circulation drive unit 3 circulates continuously.
  • the plurality of protrusions 310 are disposed within the internal flow path of the refrigerant circulation unit 2 and can directly contact and exchange heat with the liquid refrigerant continuously circulating along the internal flow path. That is, the plurality of protrusions 310 have a water-cooled heat dissipation structure that can be directly cooled by continuously circulating liquid refrigerant.
  • the plurality of protrusions 310 are forcibly cooled by the continuously circulating liquid refrigerant even if high-temperature heat is generated from the semiconductor device 10 mounted in the groove 210 of the upper electrode 200, so that the semiconductor device 10 does not deteriorate. It can be maintained at a constant temperature. In other words, even if high temperature heat of about 100°C or more is generated in the semiconductor device 10, the temperature of the liquid refrigerant circulating along the internal flow path of the refrigerant circulation unit 2 is about 25°C, so the heat of the semiconductor device 10 is quickly dissipated. It can be cooled.
  • Figure 10 is a cross-sectional view showing a modified example in which the area of the area where the plurality of protrusions are disposed is formed to be equal to the area of the groove in the ceramic substrate for a power module according to an embodiment of the present invention
  • Figure 11 is an embodiment of the present invention.
  • This is a cross-sectional view showing a comparative example in which the area of the area where the plurality of protrusions are arranged is larger than the area of the groove in the ceramic substrate for a power module according to the example.
  • the area of the area B where the plurality of protrusions 310 are disposed in the lower electrode 300 of the ceramic substrate 1 for a power module according to the modified example is the same as the area of the groove 210. can be formed. That is, when viewed from the top, the area B where the plurality of protrusions 310 are disposed may overlap the groove 210. In this way, by machining the groove 210 only in a portion of the area facing the semiconductor device 10, there is no need to machine the groove 210 on the entire lower surface of the lower electrode 300, thereby simplifying the process and manufacturing the semiconductor device 10. Since it is possible to directly cool the area where the most heat is generated, the heat dissipation effect can be improved.
  • the area of the area B where the plurality of protrusions 310 are disposed in the lower electrode 300 of the ceramic substrate 1 for a power module according to the comparative example is formed to be larger than the area of the groove 210. It can be.
  • the area of the area B where the plurality of protrusions 310 are arranged is larger than the area of the groove 210, there is a difference in heat dissipation performance compared to when the area of the groove 210 is smaller than or equal to the area of the groove 210.
  • It is inefficient because there is no processing area of the groove 210 and the processing time increases as the processing area of the groove 210 becomes larger. Therefore, it is most efficient for the area of the area B where the plurality of protrusions 310 are arranged to be smaller than or equal to the area of the groove 210.
  • the ceramic substrate 1 for a power module has a pin-fin structure in which a lower electrode 300, a ceramic substrate 100, and an upper electrode 200 are integrated, and is a semiconductor device. Since the structure directly cools the heat of the semiconductor device 10 locally using a plurality of protrusions 310 corresponding to the size and position of the device 10, heat dissipation performance can be improved while achieving weight reduction and miniaturization.
  • the ceramic substrate 1 for a power module is provided with a groove 210 configured to mount the semiconductor element 10 on the upper electrode 200, and the bottom surface of the groove 210 ( Since the semiconductor device 10 is mounted on 211, the distance between the semiconductor device 10 and the protrusion 310 is minimized, which has the advantage of further increasing cooling efficiency.
  • the ceramic substrate 1 for the power module has a water-cooled heat dissipation structure, so it can quickly absorb and dissipate heat by varying the flow rate of the liquid refrigerant.
  • Figure 12 is a top view showing a ceramic substrate for a power module according to another embodiment of the present invention
  • Figure 13 is a bottom view showing a ceramic substrate for a power module according to another embodiment of the present invention.
  • the upper electrode 200' has a first groove 210a' and a second groove 210b'. It can be provided. A plurality of first grooves 210a' and second grooves 210b' may be arranged in parallel at intervals. As such, when the first groove 210a' and the second groove 210b' are arranged in parallel on the upper electrode 200', a semiconductor element is formed in each of the first groove 210a' and the second groove 210b'. is mounted, allowing parallel connection of semiconductor devices.
  • the lower electrode 300' includes a plurality of first protrusions 310a' provided on the lower surface of the lower electrode 300' to correspond to the first groove 210a', and a lower electrode to correspond to the second groove 210b'. It may be configured to include a plurality of second protrusions 310b' provided on the lower surface of 300'. In this way, the positions and quantities of the grooves 210a' and 210b' and the protrusions 310a' and 310b' may be implemented in various ways depending on the positions and quantities of semiconductor devices determined during circuit design.
  • Figure 14 is a flowchart showing a method of manufacturing a ceramic substrate for a power module according to an embodiment of the present invention.
  • the method of manufacturing a ceramic substrate for a power module includes preparing a ceramic substrate 100 (S10) and forming a groove 210 configured to mount the semiconductor device 10.
  • the step of preparing the ceramic substrate 100 (S10), the step of preparing the upper electrode 200 (S20), and the step of preparing the lower electrode 300 (S30) are performed sequentially or in reverse order. may be performed, and may be performed substantially simultaneously.
  • the ceramic substrate 100 may be made of an oxide-based or nitride-based ceramic material.
  • the ceramic substrate 100 may be formed of any insulating material selected from the group consisting of alumina (Al 2 O 3 ), AlN, Si 3 N 4 , and Zirconia Toughened Alumina (ZTA), which have high thermal conductivity and excellent flexural strength. there is.
  • the upper electrode 200 is made of any one of Cu, Al, and Cu alloys with high thermal conductivity. Because it is made of material and has a relatively thick thickness of 0.5 mm to 9.0 mm, it has excellent electrical and thermal conductivity and can be applied to high-output power conversion power modules.
  • the depth of the groove 210 may be formed to correspond to the thickness of the semiconductor device 10.
  • the depth of the groove 210 may be equal to the sum of the thickness of the semiconductor device 10 and the thickness of the bonding layer 20 that bonds the semiconductor device 10.
  • the depth of the groove 210 may be formed to be the same as the thickness of the semiconductor device 10.
  • the area of the groove 210 may be formed to be the same as the area of the semiconductor device 10.
  • the groove 210 can be formed by applying mechanical processing methods such as cutting processing or press processing, or can be formed by applying chemical etching processing.
  • the lower electrode 300 has a bonding area with the ceramic substrate 100 as large as possible. It is provided in the form of a flat plate to increase bonding strength, and can be formed to have a thickness of 0.5 mm or more and 9.0 mm or less.
  • the lower electrode 300 may have a plurality of protrusions 310 provided on its lower surface to correspond to the grooves 210 .
  • the plurality of protrusions 310 are provided to dissipate heat generated from the semiconductor device 10, and may be formed to protrude at intervals from each other on the lower surface of the lower electrode 300. These plurality of protrusions 310 may be disposed within the internal flow path of the refrigerant circulation unit 2 and provided to directly contact the liquid refrigerant continuously circulating along the internal flow path.
  • the area of the area B where the plurality of protrusions 310 are disposed may be smaller than or equal to the area of the groove 210.
  • the entire lower surface of the lower electrode 300 Since there is no need to process the groove 210, the process is simplified, and the heat dissipation effect can be increased because the part of the semiconductor device 10 that generates the most heat can be directly cooled.
  • a brazing filler layer is disposed in the step (S40) of bonding the upper electrode 200 to the upper surface 110 of the ceramic substrate 100 and the lower electrode 300 to the lower surface 120 of the ceramic substrate 100. It may include a step of joining and a brazing joining step.
  • the step of disposing the brazing filler layer may include disposing a brazing filler layer formed of a material containing at least one of Ag, Cu, AgCu, and AgCuTi by any one of plating, paste application, and foil attachment.
  • the brazing filler layer can be disposed between the lower surface of the upper electrode 200 and the upper surface 110 of the ceramic substrate 100, and between the lower surface 120 of the ceramic substrate 100 and the upper surface of the lower electrode 300.
  • a step of melting the bonding layer 20 and joining the upper electrode 200, the ceramic substrate 100, and the lower electrode 300 by brazing may be performed.
  • the brazing joining step the lower electrode 300, the ceramic substrate 100, and the upper electrode 200 are stacked and the brazing filler layer interposed between each layer is melted at 450°C or higher and 780°C to 900°C. Brazing can be done, and at this time, top weight or pressure can be applied to increase the bonding strength.
  • the ceramic substrate 1 for a power module has a pin-fin structure in which the lower electrode 300, the ceramic substrate 100, and the upper electrode 200 are integrated. , Since the structure directly cools the heat of the semiconductor device locally using a plurality of protrusions 310 corresponding to the size and position of the semiconductor device, heat dissipation performance can be improved while realizing weight reduction and miniaturization.
  • the ceramic substrate 1 for a power module is provided with a groove 210 configured to mount a semiconductor element on the upper electrode 200, and has a groove 210 on the bottom surface 211 of the groove 210. Since the semiconductor device is mounted, the distance between the semiconductor device and the protrusion 310 is minimized, which has the advantage of further increasing cooling efficiency.
  • the ceramic substrate 1 for the power module has a water-cooled heat dissipation structure, so it can quickly absorb and dissipate heat by varying the flow rate of the liquid refrigerant.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워모듈용 세라믹 기판 및 그 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판은, 세라믹 기재와, 세라믹 기재의 상면에 접합되고, 반도체 소자가 실장되도록 구성된 홈을 구비한 상부 전극과, 세라믹 기재의 하면에 접합되고, 홈에 대응되도록 하면에 마련된 복수의 돌출부를 구비한 하부 전극을 포함할 수 있다.

Description

파워모듈용 세라믹 기판 및 그 제조방법
본 발명은 세라믹 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 수냉식 방열을 위한 복수의 돌출부가 구비된 하부 전극, 세라믹 기재 및 상부 전극이 일체화된 파워모듈용 세라믹 기판 및 그 제조방법(CERAMIC SUBSTRATE FOR POWER MODULE AND MANUFACTURING METHOD THEREOF)에 관한 것이다.
일반적으로 전기차는 고전압 배터리에서 제공되는 직류 전압을, 모터를 구동하기 위한 교류 3상 전압으로 변환시키는 인버터가 필요하다.
이러한 인버터는 구동용 배터리의 높은 전압을 모터에 적합한 상태로 조절하여 공급하기 위한 파워모듈이 조립된다. 파워모듈은 전력의 변환을 위한 반도체 칩을 포함하는데, 이러한 반도체 칩은 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 이러한 열이 지속되면 반도체 칩이 열화되고, 파워모듈의 성능이 저하되는 문제가 있다.
이를 해결하기 위해 세라믹 또는 금속 기판의 적어도 일면에 히트 싱크를 구비하여, 히트 싱크의 방열 기능을 통해 열에 의한 반도체 칩의 열화 현상을 방지하고 있다.
히트 싱크는 구리, 알루미늄 등의 열전도도가 높은 금속재로 제조되는데, 이러한 금속의 히트 싱크의 경우에도 방열에 한계가 있어 한계 이상의 열이 발생할 경우 냉각 효율이 급격히 떨어져 고장의 원인이 되고 있다.
아울러, 반도체 칩이 실장되는 기판의 경우에도 열로 인한 휨 등이 발생하여 특성이 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 반도체 칩에서 발생하는 열을 효과적으로 방열할 수 있도록 한 파워모듈용 세라믹 기판 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판은, 세라믹 기재와, 세라믹 기재의 상면에 접합되고, 반도체 소자가 실장되도록 구성된 홈을 구비한 상부 전극과, 세라믹 기재의 하면에 접합되고, 홈에 대응되도록 하면에 마련된 복수의 돌출부를 구비한 하부 전극을 포함할 수 있다.
홈의 깊이는 반도체 소자의 두께에 대응하여 형성될 수 있다.
또한, 홈은 복수의 측면 및 복수의 측면과 연결된 바닥면을 포함하고, 반도체 소자는 바닥면에 접합층을 매개로 접합될 수 있다.
홈의 깊이는 반도체 소자의 두께와 접합층의 두께를 합한 값과 동일하게 형성될 수 있다.
접합층은 AuSn 솔더층 또는 은 페이스트를 소결하여 형성한 소결층일 수 있다.
홈의 면적은 반도체 소자의 면적과 동일하게 형성될 수 있다.
하부 전극에서 복수의 돌출부가 배치된 영역의 면적은 홈의 면적과 동일하게 형성될 수 있다.
하부 전극에서 복수의 돌출부가 배치된 영역의 면적은 홈의 면적보다 작게 형성될 수 있다.
상부 전극 및 하부 전극 각각은 0.5mm 이상 9.0mm 이하의 두께로 이루어질 수 있다.
복수의 돌출부는 외부의 냉매 순환부에 배치되고, 냉매 순환부를 통해 순환하는 액체형 냉매는 복수의 돌출부와 열교환할 수 있다.
복수의 돌출부 각각은 아랫부분으로 갈수록 좁은 폭을 갖도록 형성될 수 있다.
홈은 복수 개가 간격을 두고 병렬 배치될 수 있다. 여기서, 홈은 제1 홈 및 제2 홈을 포함하고, 복수의 돌출부는 제1 홈에 대응되도록 하부 전극의 하면에 마련된 복수의 제1 돌출부와, 제2 홈에 대응되도록 하부 전극의 하면에 마련된 복수의 제2 돌출부를 포함할 수 있다.
본 발명의 일 실시예에 따른 세라믹 기판 제조 방법은, 세라믹 기재를 준비하는 단계와, 반도체 소자가 실장되도록 구성된 홈을 구비한 상부 전극을 준비하는 단계와, 홈에 대응되도록 하면에 마련된 복수의 돌출부를 구비한 하부 전극을 준비하는 단계와, 세라믹 기재의 상면에 상부 전극을 접합하고, 세라믹 기재의 하면에 하부 전극을 접합하는 단계를 포함할 수 있다.
상부 전극을 준비하는 단계에서, 홈의 깊이는 반도체 소자의 두께에 대응하여 형성할 수 있다.
상부 전극을 준비하는 단계에서, 홈의 깊이는 반도체 소자의 두께와 반도체 소자를 접합시키는 접합층의 두께를 합한 값과 동일하게 형성할 수 있다.
상부 전극을 준비하는 단계에서, 홈의 면적은 반도체 소자의 면적과 동일하게 형성할 수 있다.
하부 전극을 준비하는 단계에서, 복수의 돌출부가 배치되는 영역의 면적은 홈의 면적과 동일하게 형성할 수 있다.
하부 전극을 준비하는 단계에서, 복수의 돌출부가 배치되는 영역의 면적은 홈의 면적보다 작게 형성할 수 있다.
본 발명의 실시예에 따른 파워모듈용 세라믹 기판에 따르면, 하부 전극에 반도체 소자의 크기, 위치에 대응되는 복수의 돌출부가 형성되어 직접 냉각하는 구조이므로 반도체 소자에 대한 국부적 냉각 효율을 높일 수 있다.
또한, 본 발명의 실시예에 따른 파워모듈용 세라믹 기판에 따르면, 상부 전극은 반도체 소자가 실장되도록 구성된 홈이 구비되기 때문에, 반도체 소자와 하부 전극의 돌출부 사이의 거리가 최대한 좁혀져 냉각 효율을 높일 수 있고, 반도체 소자 및 세라믹 기판을 포함한 파워모듈의 두께를 최대한 얇게 형성할 수 있어 경량화 및 소형화를 구현하면서도 고방열, 고효율, 고신뢰성의 파워모듈 제작이 가능하다.
또한, 본 발명의 실시예에 따른 파워모듈용 세라믹 기판에 따르면, 반도체 소자와 중첩되는 일부 면적에만 홈을 가공함에 따라 하부 전극의 하면 전체에 홈을 가공할 필요가 없어 공정을 단순화하면서도 반도체 소자의 열이 가장 많이 발생하는 부위에 직접적으로 냉각이 가능하므로 방열 효과를 높일 수 있다.
또한, 본 발명의 실시예에 따른 파워모듈용 세라믹 기판에 따르면, 하부 전극의 복수의 돌출부가 연속해서 순환하는 액체형 냉매와 직접적으로 접촉하여 냉각되는 수냉식 방열 구조이므로, 액체형 냉매의 유속을 가변시켜 신속하게 열을 흡수하고 방열시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 분해 사시도이다.
도 3은 도 2를 저면측에서 본 분해 사시도이다.
도 4는 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 측면도 및 부분 확대도이다.
도 5는 도 1의 A-A'선에 따른 단면도이다.
도 6은 도 5의 A영역을 확대하여 도시한 부분 확대도이다.
도 7은 도 6에 반도체 소자가 접합된 상태를 도시한 부분 확대도이다.
도 8은 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 저면도 및 부분 확대도이다.
도 9는 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판이 냉매 순환부에 장착되고, 냉매 순환부에 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 10은 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판에서 복수의 돌출부가 배치된 영역의 면적이 홈의 면적과 동일하게 형성된 변형예를 도시한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판에서 복수의 돌출부가 배치된 영역의 면적이 홈의 면적보다 크게 형성된 비교예를 도시한 단면도이다.
도 12는 본 발명의 다른 실시예에 의한 파워모듈용 세라믹 기판을 도시한 평면도이다.
도 13은 본 발명의 다른 실시예에 의한 파워모듈용 세라믹 기판을 도시한 저면도이다.
도 14는 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판 제조방법을 도시한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 사시도이고, 도 2는 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 분해 사시도이며, 도 3은 도 2를 저면측에서 본 분해 사시도이고, 도 4는 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 측면도 및 부분 확대도이며, 도 5는 도 1의 A-A'선에 따른 단면도이고, 도 6은 도 5의 A영역을 확대하여 도시한 부분 확대도이며, 도 7은 도 6에 반도체 소자가 접합된 상태를 도시한 부분 확대도이고, 도 8은 본 발명의 일 실시예에 의한 파워모듈용 세라믹 기판을 도시한 저면도 및 부분 확대도이다.
도 1 내지 도 4에 도시된 바에 의하면, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판(1)은 세라믹 기재(100)와, 세라믹 기재(100)의 상하면(110,120)에 상하부 전극(200,300)을 구비한 AMB(Active Metal Brazing) 기판일 수 있다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC(Direct Bonding Copper) 기판을 적용할 수도 있다. AMB 기판은 내구성 및 반도체 칩으로부터 발생하는 열의 방열 효율면에서 가장 적합하다.
세라믹 기재(100)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(100)는 열전도도가 높고 곡강도(Flexural strength)가 우수한 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 절연 재료로 형성될 수 있다. 세라믹 기재(100)의 두께는 0.32mm일 수 있으나 이에 한정되지는 않는다.
상부 전극(200)은 세라믹 기재(100)의 상면(110)에 접합되고, 반도체 소자(10)가 실장되도록 구성될 수 있다. 구체적으로, 상부 전극(200)은 반도체 소자(10)가 실장되는 위치에 홈(210)이 구비될 수 있다.
도 5 및 도 6을 참조하면, 홈(210)은 복수의 측면(212) 및 상기 복수의 측면(212)과 연결된 바닥면(211)을 포함하며, 예를 들어 직육면체 형태로 형성될 수 있다. 홈(210)은 반도체 소자(10)가 삽입되도록 일정 깊이(t)만큼 파인 형태일 수 있다. 상부 전극(200)에 형성된 홈(210)이 한 개일 경우, 반도체 소자(10)의 직렬 연결이 가능하다.
도 7을 참조하면, 홈(210)의 깊이(t)는 반도체 소자(10)의 두께에 대응하여 형성될 수 있다. 일 예로, 홈(210)의 깊이(t)는 0.1mm일 수 있다. 홈(210)의 깊이(t)는 반도체 소자(10)의 두께와 접합층(20)의 두께를 합한 값과 동일하게 형성될 수 있다. 또한, 홈(210)의 깊이는 반도체 소자(10)의 두께와 동일하게 형성될 수도 있다. 홈(210)의 면적은 반도체 소자의 면적과 작거나 동일하게 형성될 수 있다. 이와 같이, 반도체 소자(10)와 마주하는 일부 면적에만 홈(210)을 가공함에 따라 하부 전극(300)의 하면 전체에 홈(210)을 가공할 필요가 없어 공정을 단순화하면서도 반도체 소자(10)의 열이 가장 많이 발생하는 부위에 직접적으로 냉각이 가능하므로 방열 효과를 높일 수 있다.
홈(210)은 기계적 가공 방식인 절삭 가공, 프레스 가공을 적용하여 형성하거나, 화학적 에칭 가공을 적용하여 형성할 수 있다. 여기서, 홈(210)은 상부 전극(200)이 세라믹 기재(100)에 접합되기 전에 형성될 수 있고, 혹은 상부 전극(200)이 세라믹 기재(100)에 접합된 이후에 형성될 수도 있다.
이와 같이, 반도체 소자(10)의 크기에 대응하여 상부 전극(200)에 홈(210)이 구비될 경우, 반도체 소자(10)가 상부 전극(200)의 내부에 수용되면서 실장되기 때문에 파워모듈의 두께를 최대한 얇게 형성할 수 있어 두께 제약을 해소할 수 있다.
또한, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판(1)은 상부 전극(200)의 홈(210)에 대응되도록 하부 전극(300)에 마련된 복수의 돌출부(310)를 구비하는데, 자세히 후술하겠지만, 복수의 돌출부(310)는 연속 순환하는 액체형 냉매에 의해 강제 냉각되어 반도체 소자(10)에서 발생하는 열을 직접적으로 냉각시킬 수 있다. 이때, 상부 전극(200)에 홈(210)이 형성될 경우, 반도체 소자(10)와 돌출부(310) 사이의 거리를 최대한 좁힐 수 있다. 즉, 반도체 소자(10)는 상부 전극(200) 내부에 구비된 홈(210)의 바닥면(211)에 실장되기 때문에, 반도체 소자(10)가 상부 전극(200)의 상면에 실장될 때에 비해 반도체 소자(10)와 돌출부(310) 사이의 거리가 최대한 좁혀져 냉각 효율을 높일 수 있다. 아울러, 반도체 소자(10) 및 세라믹 기판(1)을 포함한 파워모듈의 두께를 최대한 얇게 형성할 수 있어 소형화가 가능하고, 반도체 소자(10)에 대한 국부적 냉각 효율을 높여 주변 소자에 영향이 가지 않도록 할 수 있다.
상부 전극(200)은 0.5mm 이상 9.0mm 이하의 두께로 구비될 수 있다. 이와 같이 반도체 소자(10)가 접합되는 상부 전극(200)의 두께가 비교적 두껍게 형성될 경우 고전압 고전류가 통전될 수 있다. 고출력의 전력 변환이 이루어질 경우, 상부 전극(200)은 전기전도도가 높아야 하고 방열을 위해 열전도도도 높아야 한다. 본 발명의 일 실시예에 따른 세라믹 기판은 상부 전극(200)이 열전도도가 높은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성되고, 0.5mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다. 또한, 상부 전극(200)이 0.5mm 이상 9.0mm 이하의 두께로 구비됨에 따라 반도체 소자(10)의 두께, 접합층(20)의 두께에 대응하여 다양한 깊이의 홈(210)을 형성하기가 용이하다.
반도체 소자(10)는 IGBT(Insulated Gate Bipolar Transistor,　IGBT), SiC, GaN, 질화갈륨 반도체(GaN on SiC) 중 어느 하나일 수 있다. 반도체 소자(10)는 접합층(20)을 매개로 홈(210)의 바닥면(211)에 접합될 수 있다. 여기서, 접합층(20)은 AuSn과 같은 솔더링 소재로 이루어진 솔더층 또는 은 페이스트를 소결하여 형성한 소결층일 수 있다. 접합층(20)이 AuSn 솔더층으로 형성될 경우, AuSn 솔더층은 홈(210)의 바닥면(211)과 반도체 소자(10)의 하면 사이에 배치되고, 이후에 약 220℃의 온도에서 AuSn 솔더층이 용융됨에 따라 반도체 소자(10)가 접합될 수 있다. 또한, 접합층(20)이 은 페이스트일 경우, 반도체 소자(10)는 Ag Sintering 접합될 수 있다. 은 페이스트를 이용한 열소결 방법은, 은 페이스트가 홈(210)의 바닥면(211)과 반도체 소자(10)의 하면 사이에 배치된 상태에서 약 15Mpa의 압력으로 가압하고 약 250℃의 온도로 가열함으로써 접합 면에서 접합이 이루어질 수 있다.
상부 전극(200)은 세라믹 기재(100)의 상면(110)에 브레이징 필러층(미도시)을 매개로 접합될 수 있다. 브레이징 필러층은 상부 전극(200)의 하면과 세라믹 기재(100)의 상면(110) 사이에 배치되고, 브레이징 온도에서 상부 전극(200)과 세라믹 기재(100)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상, 바람직하게는 780℃ 내지 900℃에서 수행될 수 있다. 브레이징 필러층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성될 수 있고, 두께는 약 20㎛ 내지 100㎛일 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 상부 전극(200)과 세라믹 기재(100) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
하부 전극(300)은 세라믹 기재(100)의 하면(120)에 접합될 수 있고, 열전도도가 높은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성될 수 있다.
하부 전극(300)은 세라믹 기재(100)와의 접합 면적을 최대한 크게 하여 접합력을 높일 수 있도록 평판 형태로 구비되며, 0.5mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 또한, 하부 전극(300)은 홈(210)에 대응되도록 하면에 마련된 복수의 돌출부(310)를 구비할 수 있다.
하부 전극(300)이 0.5mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성될 경우 방열 면적이 넓어져서 열이 골고루 퍼지기 때문에 방열에 효과적이다. 일 예로, 하부 전극(300)의 두께는 0.6mm, 상부 전극(200)의 두께는 0.8mm로 형성되어 서로 다르게 구비될 수 있다. 또한, 하부 전극(300)의 두께는 0.8mm, 상부 전극(200)의 두께는 0.8mm로 형성되어 동일하게 구비될 수도 있다.
도 8을 참조하면, 복수의 돌출부(310)는 반도체 소자(10)에서 발생하는 열을 방열시키기 위해 구비된 것으로, 하부 전극(300)의 하면에 서로 간격을 두고 돌출 형성될 수 있다. 여기서, 돌출부(310) 간의 간격(a)은 0.12mm 이상, 돌출부(310)의 중심점들 사이의 거리(b)는 0.42mm 이상, 돌출부(310)의 지름(c)은 0.3mmm 이상인 것이 바람직하다. 또한, 돌출부(310)의 두께는 0.1mm 이상인 것이 바람직하다. 일 예로, 하부 전극(300)의 두께가 0.8mm이면, 돌출부(310)의 두께는 0.25mm로 가공될 수 있다.
복수의 돌출부(310)는 아랫부분으로 갈수록 좁은 폭을 갖도록 형성될 수 있다. 액체형 냉매는 복수의 돌출부(310) 사이를 이동하므로, 복수의 돌출부(310)의 형상에 따라 액체형 냉매의 유속, 냉각 효율 등이 용이하게 제어될 수 있다. 돌출부(310)가 아랫부분으로 갈수록 좁은 폭을 갖도록 형성되면, 돌출부(310) 사이의 공간을 지나가는 액체형 냉매의 유속은 반도체 소자(10)와 가까운 윗부분으로 갈수록 빨라질 수 있다. 한편, 복수의 돌출부(310)는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 등의 다양한 핀 형태로 구비될 수도 있다. 또한, 복수의 돌출부(310)는 막대 형상으로 구비되어 서로 간격을 두고 수평으로 배치된 슬릿 타입으로 구비될 수도 있다.
하부 전극(300)은 세라믹 기재(100)의 하면(120)에 브레이징 필러층(미도시)을 매개로 접합될 수 있다. 브레이징 필러층은 세라믹 기재(100)의 하면(120)과 하부 전극(300)의 상면 사이에 배치되고, 브레이징 온도에서 세라믹 기재(100)와 하부 전극(300)을 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상, 바람직하게는 780℃ 내지 900℃에서 수행될 수 있다. 브레이징 필러층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성될 수 있고, 두께는 약 20㎛ 내지 100㎛일 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기재(100)와 하부 전극(300) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
도 9는 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판이 냉매 순환부에 장착되고, 냉매 순환부에 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판에서 복수의 돌출부(310)는 냉매 순환부(2)에 배치될 수 있다. 냉매 순환부(2)는 액체형 냉매가 유입되는 유입구(2a), 액체형 냉매가 배출되는 배출구(2b) 및 유입구(2a)에서 배출구(2b)까지의 내부 유로(미도시)가 구비될 수 있다. 이때, 냉매 순환부(2)의 유입구(2a)를 통해 유입된 액체형 냉매는 상기 내부 유로를 거쳐 배출구(2b)를 통해 배출될 수 있다. 유입구(2a)와 배출구(2b) 사이에서 액체형 냉매가 이동하는 경로인 내부 유로의 형태와 크기는 다양하게 설계 변경될 수 있으므로, 냉매 순환부(2)의 내부 유로 자체에 대한 상세한 설명은 생략하기로 한다.
순환 구동부(3)는 냉매 순환부(2)와 연결되고, 펌프(미도시)의 구동력을 이용하여 액체형 냉매를 순환시킬 수 있다. 여기서, 냉매 순환부(2)의 유입구(2a)는 제1 순환라인(L1)을 통해 순환 구동부(3)와 연결될 수 있고, 냉매 순환부(2)의 배출구(2b)는 제2 순환라인(L2)을 통해 순환 구동부(3)와 연결될 수 있다. 즉, 순환 구동부(3)는 제1 순환라인(L1), 냉매 순환부(2) 및 제2 순환라인(L2)을 포함한 순환 경로를 따라 액체형 냉매를 연속해서 순환시킬 수 있다. 여기서, 액체형 냉매는 탈이온수(Deionized Water)일 수 있으나, 이에 한정되지 않으며, 필요에 따라 액체질소, 알코올, 기타 용매를 사용할 수도 있다.
순환 구동부(3)로부터 공급되는 액체형 냉매는 제1 순환라인(L1)을 통해 냉매 순환부(2)의 유입구(2a)로 유입되고, 냉매 순환부(2)에 형성된 내부 유로를 따라 이동하여 배출구(2b)를 통해 배출되며, 이후에 제2 순환라인(L2)을 통해 다시 순환 구동부(3)로 이동할 수 있다. 비록 자세히 도시되지는 않았으나, 순환 구동부(3)는 열교환기(미도시)를 포함할 수 있다. 순환 구동부(3)의 열교환기는 냉매 순환부(2)의 내부 유로를 통과하면서 온도가 올라간 액체형 냉매의 온도를 낮출 수 있고, 순환 구동부(3)는 열교환기에 의해 온도가 낮춰진 액체형 냉매를 펌프의 구동력을 이용하여 다시 제1 순환라인(L1)으로 공급할 수 있다.
이와 같이, 냉매 순환부(2)는 순환 구동부(3)로부터 공급된 액체형 냉매가 연속해서 순환하도록 구비될 수 있다. 이때, 복수의 돌출부(310)는 냉매 순환부(2)의 내부 유로 내에 배치되고, 내부 유로를 따라 연속해서 순환하는 액체형 냉매와 직접적으로 접촉하여 열교환할 수 있다. 즉, 복수의 돌출부(310)는 연속 순환하는 액체형 냉매에 의해 직접 냉각될 수 있는 수냉식 방열 구조를 가진다.
복수의 돌출부(310)는 상부 전극(200)의 홈(210)에 실장되는 반도체 소자(10)로부터 고온의 열이 발생하더라도 연속 순환하는 액체형 냉매에 의해 강제 냉각되므로 반도체 소자(10)가 열화하지 않도록 일정한 온도로 유지시킬 수 있다. 즉, 반도체 소자(10)에 약 100℃ 이상의 고온의 열이 발생하더라도, 냉매 순환부(2)의 내부 유로를 따라 순환하는 액체형 냉매의 온도가 약 25℃이므로 반도체 소자(10)의 열을 빠르게 냉각시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판에서 복수의 돌출부가 배치된 영역의 면적이 홈의 면적과 동일하게 형성된 변형예를 도시한 단면도이고, 도 11은 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판에서 복수의 돌출부가 배치된 영역의 면적이 홈의 면적보다 크게 형성된 비교예를 도시한 단면도이다.
도 10를 참조하면, 변형예에 따른 파워모듈용 세라믹 기판(1)의 하부 전극(300)에서 복수의 돌출부(310)가 배치된 영역(B)의 면적은 홈(210)의 면적과 동일하게 형성될 수 있다. 즉, 상부에서 볼 때, 복수의 돌출부(310)가 배치된 영역(B)은 홈(210)과 중첩될 수 있다. 이와 같이, 반도체 소자(10)와 마주하는 일부 면적에만 홈(210)을 가공함에 따라 하부 전극(300)의 하면 전체에 홈(210)을 가공할 필요가 없어 공정을 단순화하면서도 반도체 소자(10)의 열이 가장 많이 발생하는 부위에 직접적으로 냉각이 가능하므로 방열 효과를 높일 수 있다.
도 11를 참조하면, 비교예에 따른 파워모듈용 세라믹 기판(1)의 하부 전극(300)에서 복수의 돌출부(310)가 배치된 영역(B)의 면적은 홈(210)의 면적보다 크게 형성될 수 있다. 이와 같이, 복수의 돌출부(310)가 배치된 영역(B)의 면적이 홈(210)의 면적보다 클 경우, 홈(210)의 면적보다 작거나 동일하게 형성할 때와 비교하여 방열 성능에 차이가 없고, 홈(210)의 가공 면적이 넓어져 가공 시간이 길어지기 때문에 비효율적이다. 따라서, 복수의 돌출부(310)가 배치된 영역(B)의 면적은 홈(210)의 면적보다 작거나 동일하게 형성되는 것이 가장 효율적이다.
본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판(1)은 핀휜(pin-fin) 구조의 하부 전극(300), 세라믹 기재(100) 및 상부 전극(200)이 일체화된 구성으로서, 반도체 소자(10)의 크기, 위치에 대응되는 복수의 돌출부(310)를 이용하여 반도체 소자(10)의 열을 국부적으로 직접 냉각하는 구조이므로 경량화 및 소형화를 구현하면서도 방열 성능을 높일 수 있다.
또한, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판(1)은 상부 전극(200)에 반도체 소자(10)가 실장되도록 구성된 홈(210)이 구비되고, 홈(210)의 바닥면(211)에 반도체 소자(10)가 실장되기 때문에 반도체 소자(10)와 돌출부(310) 사이의 거리가 최대한 좁혀져 냉각 효율을 더욱더 높일 수 있다는 장점이 있다. 아울러, 파워모듈용 세라믹 기판(1)은 수냉식 방열 구조이므로 액체형 냉매의 유속을 가변시켜 신속하게 열을 흡수하고 방열시킬 수 있다.
도 12는 본 발명의 다른 실시예에 의한 파워모듈용 세라믹 기판을 도시한 평면도이고, 도 13은 본 발명의 다른 실시예에 의한 파워모듈용 세라믹 기판을 도시한 저면도이다.
도 12 및 도 13을 참조하면, 본 발명의 다른 실시예에 의한 파워모듈용 세라믹 기판(1')에서 상부 전극(200')은 제1 홈(210a') 및 제2 홈(210b')이 구비될 수 있다. 제1 홈(210a') 및 제2 홈(210b')은 복수 개가 간격을 두고 병렬 배치될 수 있다. 이와 같이, 상부 전극(200')에 제1 홈(210a') 및 제2 홈(210b')이 병렬 배치될 경우, 제1 홈(210a') 및 제2 홈(210b') 각각에 반도체 소자가 실장되어 반도체 소자의 병렬 연결이 가능하다.
하부 전극(300')은 제1 홈(210a')에 대응되도록 하부 전극(300')의 하면에 마련된 복수의 제1 돌출부(310a')와, 제2 홈(210b')에 대응되도록 하부 전극(300')의 하면에 마련된 복수의 제2 돌출부(310b')를 포함하여 구성될 수 있다. 이와 같이, 회로 설계 시 결정된 반도체 소자의 위치, 수량에 따라서 홈(210a',210b')과 돌출부(310a',310b')의 위치, 수량이 다양하게 구현될 수 있다.
도 14는 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판 제조방법을 도시한 흐름도이다.
본 발명의 실시예에 따른 파워모듈용 세라믹 기판 제조방법은 도 14에 도시된 바와 같이, 세라믹 기재(100)를 준비하는 단계(S10)와, 반도체 소자(10)가 실장되도록 구성된 홈(210)을 구비한 상부 전극(200)을 준비하는 단계(S20)와, 홈(210)에 대응되도록 하면에 마련된 복수의 돌출부(310)를 구비한 하부 전극(300)을 준비하는 단계(S30)와, 세라믹 기재(100)의 상면(110)에 상부 전극(200)을 접합하고, 세라믹 기재(100)의 하면(120)에 하부 전극(300)을 접합하는 단계(S40)를 포함할 수 있다. 여기서, 세라믹 기재(100)를 준비하는 단계(S10), 상부 전극(200)을 준비하는 단계(S20), 하부 전극(300)을 준비하는 단계(S30)는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다.
세라믹 기재(100)를 준비하는 단계(S10)에서, 세라믹 기재(100)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(100)는 열전도도가 높고 곡강도(Flexural strength)가 우수한 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 절연 재료로 형성될 수 있다.
반도체 소자(10)가 실장되도록 구성된 홈(210)을 구비한 상부 전극(200)을 준비하는 단계(S20)에서, 상부 전극(200)은 열전도도가 높은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성되고, 0.5mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다.
상부 전극(200)을 준비하는 단계(S20)에서, 홈(210)의 깊이는 반도체 소자(10)의 두께에 대응하여 형성할 수 있다. 예를 들어, 홈(210)의 깊이는 반도체 소자(10)의 두께와 반도체 소자(10)를 접합시키는 접합층(20)의 두께를 합한 값과 동일하게 형성할 수 있다. 또한, 홈(210)의 깊이는 반도체 소자(10)의 두께와 동일하게 형성할 수도 있다. 홈(210)의 면적은 반도체 소자(10)의 면적과 동일하게 형성할 수 있다. 홈(210)은 기계적 가공 방식인 절삭 가공, 프레스 가공을 적용하여 형성하거나, 화학적 에칭 가공을 적용하여 형성할 수 있다.
홈(210)에 대응되도록 하면에 마련된 복수의 돌출부(310)를 구비한 하부 전극(300)을 준비하는 단계(S30)에서, 하부 전극(300)은 세라믹 기재(100)와의 접합 면적을 최대한 크게 하여 접합력을 높일 수 있도록 평판 형태로 구비되며, 0.5mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 하부 전극(300)은 홈(210)에 대응되도록 하면에 마련된 복수의 돌출부(310)를 구비할 수 있다. 복수의 돌출부(310)는 반도체 소자(10)에서 발생하는 열을 방열시키기 위해 구비된 것으로, 하부 전극(300)의 하면에 서로 간격을 두고 돌출 형성될 수 있다. 이러한 복수의 돌출부(310)는 냉매 순환부(2)의 내부 유로 내에 배치되어 내부 유로를 따라 연속해서 순환하는 액체형 냉매와 직접적으로 접촉하도록 구비될 수 있다.
하부 전극(300)을 준비하는 단계(S30)에서, 복수의 돌출부(310)가 배치되는 영역(B)의 면적은 홈(210)의 면적보다 작거나 동일하게 형성할 수 있다. 도 5 및 도 10에 도시된 바와 같이 복수의 돌출부(310)가 배치되는 영역(B)의 면적이 홈(210)의 면적보다 작거나 동일하게 형성될 경우, 하부 전극(300)의 하면 전체에 홈(210)을 가공할 필요가 없어 공정을 단순화하면서도 반도체 소자(10)의 열이 가장 많이 발생하는 부위에 직접적으로 냉각이 가능하므로 방열 효과를 높일 수 있다.
세라믹 기재(100)의 상면(110)에 상부 전극(200)을 접합하고, 세라믹 기재(100)의 하면(120)에 하부 전극(300)을 접합하는 단계(S40)는, 브레이징 필러층을 배치하는 단계와, 브레이징 접합하는 단계를 포함할 수 있다.
브레이징 필러층을 배치하는 단계는 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법으로 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성된 브레이징 필러층을 배치할 수 있다. 이때, 브레이징 필러층은 상부 전극(200)의 하면과 세라믹 기재(100)의 상면(110) 사이, 세라믹 기재(100)의 하면(120)과 하부 전극(300)의 상면 사이에 배치할 수 있다.
접합층(20)을 배치하는 단계 이후에, 접합층(20)을 용융시켜 상부 전극(200), 세라믹 기재(100) 및 하부 전극(300)을 브레이징 접합하는 단계를 수행할 수 있다. 브레이징 접합하는 단계는, 하부 전극(300), 세라믹 기재(100) 및 상부 전극(200)을 적층한 상태에서 각 층 사이에 개재된 브레이징 필러층을 450℃ 이상, 780℃ 내지 900℃에서 용융시켜 브레이징 접합할 수 있고, 이때 접합력을 높이기 위해 상부 중량 또는 가압을 실시할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판(1)은 핀휜(pin-fin) 구조의 하부 전극(300), 세라믹 기재(100) 및 상부 전극(200)이 일체화된 구성으로서, 반도체 소자의 크기, 위치에 대응되는 복수의 돌출부(310)를 이용하여 반도체 소자의 열을 국부적으로 직접 냉각하는 구조이므로 경량화 및 소형화를 구현하면서도 방열 성능을 높일 수 있다.
또한, 본 발명의 일 실시예에 따른 파워모듈용 세라믹 기판(1)은 상부 전극(200)에 반도체 소자가 실장되도록 구성된 홈(210)이 구비되고, 홈(210)의 바닥면(211)에 반도체 소자가 실장되기 때문에 반도체 소자와 돌출부(310) 사이의 거리가 최대한 좁혀져 냉각 효율을 더욱더 높일 수 있다는 장점이 있다. 아울러, 파워모듈용 세라믹 기판(1)은 수냉식 방열 구조이므로 액체형 냉매의 유속을 가변시켜 신속하게 열을 흡수하고 방열시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 세라믹 기재;
    상기 세라믹 기재의 상면에 접합되고, 반도체 소자가 실장되도록 구성된 홈을 구비한 상부 전극; 및
    상기 세라믹 기재의 하면에 접합되고, 상기 홈에 대응되도록 하면에 마련된 복수의 돌출부를 구비한 하부 전극;
    을 포함하는 파워모듈용 세라믹 기판.
  2. 제1항에 있어서,
    상기 홈의 깊이는 상기 반도체 소자의 두께에 대응하여 형성된 파워모듈용 세라믹 기판.
  3. 제1항에 있어서,
    상기 홈은 복수의 측면 및 상기 복수의 측면과 연결된 바닥면을 포함하고,
    상기 반도체 소자는 상기 바닥면에 접합층을 매개로 접합되는 파워모듈용 세라믹 기판.
  4. 제3항에 있어서,
    상기 홈의 깊이는 상기 반도체 소자의 두께와 상기 접합층의 두께를 합한 값과 동일하게 형성된 파워모듈용 세라믹 기판.
  5. 제3항에 있어서,
    상기 접합층은 AuSn 솔더층 또는 은 페이스트를 소결하여 형성한 소결층인 파워모듈용 세라믹 기판.
  6. 제1항에 있어서,
    상기 홈의 면적은 상기 반도체 소자의 면적과 동일하게 형성된 파워모듈용 세라믹 기판.
  7. 제1항에 있어서,
    상기 하부 전극에서 복수의 돌출부가 배치된 영역의 면적은 상기 홈의 면적과 동일하게 형성된 파워모듈용 세라믹 기판.
  8. 제1항에 있어서,
    상기 하부 전극에서 복수의 돌출부가 배치된 영역의 면적은 상기 홈의 면적보다 작게 형성된 파워모듈용 세라믹 기판.
  9. 제1항에 있어서,
    상기 상부 전극 및 상기 하부 전극 각각은 0.5mm 이상 9.0mm 이하의 두께로 이루어진 파워모듈용 세라믹 기판.
  10. 제1항에 있어서,
    상기 복수의 돌출부는 외부의 냉매 순환부에 배치되고,
    상기 냉매 순환부를 통해 순환하는 액체형 냉매는 상기 복수의 돌출부와 열교환하는 파워모듈용 세라믹 기판.
  11. 제1항에 있어서,
    상기 복수의 돌출부 각각은 아랫부분으로 갈수록 좁은 폭을 갖도록 형성된 파워모듈용 세라믹 기판.
  12. 제1항에 있어서,
    상기 홈은 복수 개가 간격을 두고 병렬 배치된 파워모듈용 세라믹 기판.
  13. 제12항에 있어서,
    상기 홈은 제1 홈 및 제2 홈을 포함하고,
    상기 복수의 돌출부는,
    상기 제1 홈에 대응되도록 상기 하부 전극의 하면에 마련된 복수의 제1 돌출부; 및
    상기 제2 홈에 대응되도록 상기 하부 전극의 하면에 마련된 복수의 제2 돌출부를 포함하는 파워모듈용 세라믹 기판.
  14. 세라믹 기재를 준비하는 단계;
    반도체 소자가 실장되도록 구성된 홈을 구비한 상부 전극을 준비하는 단계;
    상기 홈에 대응되도록 하면에 마련된 복수의 돌출부를 구비한 하부 전극을 준비하는 단계; 및
    상기 세라믹 기재의 상면에 상기 상부 전극을 접합하고, 상기 세라믹 기재의 하면에 상기 하부 전극을 접합하는 단계;
    를 포함하는 파워모듈용 세라믹 기판 제조방법.
  15. 제14항에 있어서,
    상기 상부 전극을 준비하는 단계에서,
    상기 홈의 깊이는 상기 반도체 소자의 두께에 대응하여 형성하는 파워모듈용 세라믹 기판 제조방법.
  16. 제14항에 있어서,
    상기 상부 전극을 준비하는 단계에서,
    상기 홈의 깊이는 상기 반도체 소자의 두께와 상기 반도체 소자를 접합시키는 접합층의 두께를 합한 값과 동일하게 형성하는 파워모듈용 세라믹 기판 제조방법.
  17. 제14항에 있어서,
    상기 상부 전극을 준비하는 단계에서,
    상기 홈의 면적은 상기 반도체 소자의 면적과 동일하게 형성하는 파워모듈용 세라믹 기판 제조방법.
  18. 제14항에 있어서,
    상기 하부 전극을 준비하는 단계에서,
    상기 복수의 돌출부가 배치되는 영역의 면적은 상기 홈의 면적과 동일하게 형성하는 파워모듈용 세라믹 기판 제조방법.
  19. 제14항에 있어서,
    상기 하부 전극을 준비하는 단계에서,
    상기 복수의 돌출부가 배치되는 영역의 면적은 상기 홈의 면적보다 작게 형성하는 파워모듈용 세라믹 기판 제조방법.
PCT/KR2023/016847 2022-11-10 2023-10-27 파워모듈용 세라믹 기판 및 그 제조방법 WO2024101737A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0149332 2022-11-10
KR1020220149332A KR20240068192A (ko) 2022-11-10 2022-11-10 파워모듈용 세라믹 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2024101737A1 true WO2024101737A1 (ko) 2024-05-16

Family

ID=91032862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/016847 WO2024101737A1 (ko) 2022-11-10 2023-10-27 파워모듈용 세라믹 기판 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20240068192A (ko)
WO (1) WO2024101737A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852766B1 (ko) * 2005-12-21 2008-08-18 인터내쇼널 렉티파이어 코포레이션 고 파워 밀도 디바이스를 위한 패키지
JP2015126168A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 パワーモジュール
JP2016051878A (ja) * 2014-09-02 2016-04-11 三菱電機株式会社 電力用半導体装置
KR20190139810A (ko) * 2018-06-08 2019-12-18 이종은 반도체용 방열기판의 제조 방법
KR20210070928A (ko) * 2019-12-05 2021-06-15 주식회사 아모센스 전력반도체 모듈

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852766B1 (ko) * 2005-12-21 2008-08-18 인터내쇼널 렉티파이어 코포레이션 고 파워 밀도 디바이스를 위한 패키지
JP2015126168A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 パワーモジュール
JP2016051878A (ja) * 2014-09-02 2016-04-11 三菱電機株式会社 電力用半導体装置
KR20190139810A (ko) * 2018-06-08 2019-12-18 이종은 반도체용 방열기판의 제조 방법
KR20210070928A (ko) * 2019-12-05 2021-06-15 주식회사 아모센스 전력반도체 모듈

Also Published As

Publication number Publication date
KR20240068192A (ko) 2024-05-17

Similar Documents

Publication Publication Date Title
WO2019182216A1 (ko) 양면냉각형 파워 모듈 및 그의 제조 방법
KR100695031B1 (ko) 전자 반도체 모듈
EP2034521B1 (en) Fluid cooled semiconductor power module having double-sided cooling
JP5046378B2 (ja) パワー半導体モジュール、および該モジュールを搭載したパワー半導体デバイス
US6989592B2 (en) Integrated power module with reduced thermal impedance
WO2021125722A1 (ko) 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈
JP2006303290A (ja) 半導体装置
CN219642815U (zh) 一种功率模块
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2022174396A1 (zh) 封装结构、动力电气控制系统及制造方法
WO2023282598A1 (ko) 세라믹 기판 및 그 제조방법
WO2024101737A1 (ko) 파워모듈용 세라믹 기판 및 그 제조방법
WO2023149650A1 (ko) 파워모듈 내 터미널의 전기적 연결 및 일체화 고정 장치
JP2002164485A (ja) 半導体モジュール
WO2023132595A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2024010240A1 (ko) 파워모듈 및 그 제조방법
WO2023149774A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023163423A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2024049182A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023008851A1 (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
WO2024063410A1 (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
WO2023163439A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023211106A1 (ko) 세라믹 기판 제조방법
WO2021230620A1 (ko) 파워모듈
WO2023163438A1 (ko) 세라믹 기판 유닛 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23888999

Country of ref document: EP

Kind code of ref document: A1