WO2023147834A1 - Iii-n-silizium halbleiterscheibe - Google Patents

Iii-n-silizium halbleiterscheibe Download PDF

Info

Publication number
WO2023147834A1
WO2023147834A1 PCT/EP2022/000113 EP2022000113W WO2023147834A1 WO 2023147834 A1 WO2023147834 A1 WO 2023147834A1 EP 2022000113 W EP2022000113 W EP 2022000113W WO 2023147834 A1 WO2023147834 A1 WO 2023147834A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
iii
layer
area
silicon
Prior art date
Application number
PCT/EP2022/000113
Other languages
English (en)
French (fr)
Inventor
Atsushi Nishikawa
Alexander Lösing
Original Assignee
Azur Space Solar Power Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azur Space Solar Power Gmbh filed Critical Azur Space Solar Power Gmbh
Priority to CN202280090281.7A priority Critical patent/CN118613893A/zh
Priority to EP22839629.7A priority patent/EP4441774A1/de
Publication of WO2023147834A1 publication Critical patent/WO2023147834A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Definitions

  • the invention relates to a III-N silicon semiconductor wafer.
  • DE 10 2006 030 305 and DE 102 569 11 disclose silicon semiconductor wafers with an overlying nitride layer.
  • the object of the invention is to specify a device that develops the prior art.
  • a III-N silicon semiconductor wafer having an upper layer region with a top side and a lower layer region with a bottom side.
  • the upper layer region has a nitride layer with a III-N layer formed.
  • the lower layer region comprises a silicon layer or consists of a silicon layer.
  • the semiconductor wafer has an overall thickness of at least 1.2 mm and is in the form of a disk. Furthermore, the semiconductor wafer is divided along the entire thickness into the upper layer area and the lower layer area. The maximum thickness of the semiconductor wafer is 3 mm.
  • the upper layer area has a peripheral edge area and a first maximum diameter of at least 145 mm.
  • the upper layer region has a thickness greater than 30 ⁇ m and less than 950 ⁇ m.
  • the lower layer portion has a second maximum diameter and a terminal portion is formed between the upper layer portion and the lower layer portion.
  • connection area has a third diameter, the third diameter being smaller than the first maximum diameter.
  • the third diameter is formed smaller than the second maximum diameter or as large as the second maximum diameter.
  • the first maximum diameter corresponds to the second maximum diameter or the first maximum diameter is different from the second maximum diameter.
  • III-N refers to the columns of the III-valent elements of the periodic table, such as in particular boron, aluminum, gallium and indium in connection with nitrogen.
  • the semiconductor wafer has, in addition to silicon, in particular in the Nitride layer on at least the element nitrogen in a compound with one of the elements of the III column of the periodic table.
  • III-N also includes layers such as AlGaN or GaN.
  • a layer comprising or consisting of GaN is preferably formed on the upper side of the nitride layer.
  • the semiconductor wafer which consists predominantly of silicon
  • the semiconductor wafer which consists predominantly of silicon
  • the semiconductor wafer is warped only slightly or not at all during the production of the nitride layer on the upper side.
  • the bending of the semiconductor wafer is less than 300 ⁇ m or less than 100 ⁇ m or less than 30 ⁇ m.
  • two silicon semiconductor wafers of typically used thicknesses can preferably be joined in a cost-effective manner in order to achieve the desired overall thickness.
  • Table 1 lists the typically used thicknesses of the semiconductor wafers, often also referred to as the SEMI standard, as a function of the diameter of the semiconductor wafer. Furthermore, the minimum thickness according to the invention as a function of the diameter and the typical thicknesses according to the present invention are given for comparison.
  • the diameters listed in Table 1 can have a tolerance of usually up to +/- 200 ⁇ m. Furthermore, it should be noted that in one embodiment the respective tolerances for the diameters are also designed to be larger or smaller. It should also be noted that in another development the semiconductor wafers also have other diameters, although the minimum thickness for all diameters is greater than 1.0 mm.
  • the upper layer region comprises a silicon layer or consists of a silicon layer, with the nitride layer lying on the silicon layer and forming the upper side of the semiconductor wafer.
  • the top layer region comprises a SEMI standard thickness silicon wafer.
  • the thickness of the upper layer region is between 100 ⁇ m and 900 ⁇ m or between 500 ⁇ m and 800 ⁇ m.
  • the silicon layer of the upper layer region has a thickness of between 30 ⁇ m and 950 ⁇ m or between 100 ⁇ m and 900 ⁇ m or between 500 ⁇ m and 800 ⁇ m.
  • the thickness D2 of the lower layer region USB is greater than 10 ⁇ m and less than 950 ⁇ m.
  • the semiconductor wafer consists of more than 40% or more than 60% or more than 80% and at most 90% or at most 98% or at most 99% silicon.
  • the semiconductor wafer is monolithic along the entire thickness. In other words, the entire semiconductor wafer is formed in one piece.
  • the semiconductor wafer has a connection area in the connection area, i.e. in the area between the upper layer area and the lower layer area.
  • the semiconductor wafer has a two-piece structure.
  • the semiconductor wafer is joined at the connection surface. It is understood that the provision in some embodiments uses adjuvants such as adhesive or metal layers or a combination of several materials.
  • a semiconductor bond is formed on the connection area. It should be noted that the term semiconductor bond is used synonymously with the term wafer bond.
  • the upper area is directly bonded to the lower area, preferably without the formation of intermediate layers. Intermediate layers are understood to mean layers that have a different chemical composition Have settlement than the chemical composition of the two semiconductor wafers that are joined.
  • the semiconductor bond comprises a silicon dioxide layer, the silicon dioxide layer having a thickness between a monolayer and a thickness less than 10 ⁇ m or less than 1 ⁇ m or less than 100 nm.
  • the first maximum diameter deviates from the second maximum diameter by at most 10 mm or at most 2 mm. In another embodiment, the second maximum diameter is at most 5 mm smaller or at most 2 mm larger than the first maximum diameter.
  • the first maximum diameter is the same size as the second maximum diameter or the first maximum diameter corresponds to the second maximum diameter.
  • the peripheral edge area of the upper layer area is designed with edges or not with edges.
  • the peripheral edge area of the upper layer area is rounded or the peripheral edge area of the upper layer area is designed according to the JEITA standard or the SEMI standard.
  • the lower layer area has a rounded peripheral edge area.
  • the lower layer region has an increasing diameter and/or decreasing diameter along the thickness D2 of the semiconductor wafer.
  • the nitride layer comprises one or more III-N and/or metal nitride layers.
  • one or more layers comprising or consisting of AlGaN, GaN, AlN, InN and TiN are formed in the nitride layer.
  • the nitride layer has a thickness of at least 1 ⁇ m or at least 4 ⁇ m and at most a thickness of 30 ⁇ m.
  • the GaN layer has a thickness between 0.5 ⁇ m and 10 ⁇ m or between 1.0 ⁇ m and 5 ⁇ m at the top of the upper layer region.
  • the upper peripheral edge area does not have a right-angled edge.
  • the edges of the upper peripheral edge area and the lower peripheral edge area are rounded in each case.
  • the total thickness GD is formed as a sum of the thickness D1 of the upper layer region and the thickness D2 of the lower layer region and the thickness D3 of the nitride layer.
  • FIG. 1 shows a view of a first embodiment of a III-N silicon semiconductor wafer
  • FIG. 2 shows a view of a second embodiment of a III-N silicon semiconductor wafer
  • FIG. 3 shows a view of a third embodiment of a III-N silicon semiconductor wafer
  • FIG. 4 shows a view of a fourth embodiment of a III-N silicon semiconductor wafer.
  • the illustration in Figure 1 shows a first embodiment, having a III-N silicon semiconductor wafer 10 with an upper layer area OSB with a top side OS and a thickness Dl and a lower layer area USB with a thickness D2 with a bottom side US, with on the top side OS of the upper layer region OSB a nitride layer NSB is formed with a thickness D3.
  • the upper layer region OSB consists of a silicon layer SIS, with the nitride layer NSB lying on the silicon layer SIS and forming the upper side NS.
  • the silicon layer SIS of the upper layer area OSB is between 100 ⁇ m and 950 ⁇ m.
  • the nitride layer NSB comprises at least one III-N and/or one metal nitride layer.
  • a thin III-N layer is formed on the surface NS of the nitride layer NSB.
  • the III-N layer preferably comprises or consists of GaN.
  • the III-N layer is additionally or alternatively formed at a different location on the nitride layer NSB.
  • the nitride layer NSB has a thickness of at least 1 ⁇ m or at least 4 ⁇ m and at most a thickness of 30 ⁇ m.
  • the thickness D1 of the upper layer area OSB is less than 950 ⁇ m.
  • the thickness D2 of the lower layer region USB is larger than 10 ⁇ m and smaller than 950 ⁇ m.
  • the lower layer region USB includes or consists of a silicon layer SIS.
  • the semiconductor wafer 10 has a total thickness GD of at least 1.2 mm and is in the form of a disk.
  • the maximum thickness of the semiconductor wafer 10 is 3 mm.
  • the semiconductor wafer 10 is divided along the total thickness GD into the upper layer region OSB and into the lower layer region USB.
  • the upper layer area OSB has a peripheral edge area RB, with the upper edge area RB not having a right-angled edge but a rounded edge. Furthermore, the upper layer area OSB has a first maximum diameter DM1 of at least 145 mm.
  • the lower layer area USB has a second maximum diameter DM2, with the lower edge area URB having a rounded edge rather than a right-angled edge.
  • a connection area ASB is formed between the upper layer area OSB and the lower layer area USB, the connection area ASB having a third diameter DÜ.
  • the first maximum diameter DM1 corresponds to the second maximum diameter DM2.
  • the third diameter DÜ is smaller than the first maximum diameter DM1 and smaller than the second maximum diameter DM2.
  • a semiconductor bond is formed between the upper layer area OSB and the lower layer area USB in the connection area ASB.
  • the first maximum diameter DM1 deviates from the second maximum diameter DM2 by a maximum of 2 mm.
  • the peripheral edge area RB of the upper layer area OSB is preferably rounded or designed according to the JEITA standard or the SEMI standard.
  • the lower layer area USB has a peripheral, rounded edge area URB.
  • the lower layer area USB consists of silicon, an oxide layer being formed on the underside US in an embodiment that is not shown.
  • FIG. 2 shows a second embodiment of a semiconductor wafer. Only the differences from the illustration in FIG. 1 are explained below.
  • the lower layer region USB has a constant diameter DM2 along the thickness D2, starting from the connection region ASB in the direction of the underside US.
  • FIG. 1 A third embodiment of a semiconductor wafer is shown in FIG. Only the differences from the illustration in FIG. 1 are explained below.
  • the lower layer region USB has a diameter DM2 that decreases along the thickness D2, starting from the connection region ASB in the direction of the underside US.
  • FIG. 1 A fourth embodiment of a semiconductor wafer is shown in FIG. Only the differences from the illustration in FIG. 1 are explained below.
  • the lower layer region USB has a diameter DM2 that increases along the thickness D2, starting from the connection region ASB in the direction of the underside US.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

III-N-Silizium Halbleiterscheibe aufweisend einen oberen Schichtbereich mit einer Oberseite und einen unteren Schichtbereich mit einer Unterseite, wobei der obere Schichtbereich eine Nitridschicht mit einer ausgebildeten III-N-Schicht aufweist, und der untere Schichtbereich eine Siliziumschicht umfasst oder aus einer Siliziumschicht besteht, und die Halbleiterscheibe eine Gesamtdicke von mindestens 1,2 mm aufweist und scheibenförmig ausgebildet ist, und die Halbleiterscheibe entlang der Gesamtdicke in den oberen Schichtbereich und in den unteren Schichtbereich aufgeteilt ist, und der obere Schichtbereich einen umlaufenden Randbereich aufweist, und der obere Schichtbereich einen ersten maximalen Durchmesser von mindestens 145 mm aufweist und der obere Schichtbereich eine Dicke größer als 30 µm und kleiner als 950 µm aufweist der untere Schichtbereich einen zweiten maximalen Durchmesser aufweist, und zwischen dem oberen Schichtbereich und dem unteren Schichtbereich ein Anschlussbereich ausgebildet ist, wobei der Anschlussbereich einen dritten Durchmesser aufweist.

Description

III-N-Silizium Halbleiterscheibe
Die Erfindung betrifft eine III-N-Silizium Halbleiterscheibe.
Aus DE 10 2006 030 305 und der DE 102 569 11 sind Silizium Halbleiterscheiben mit einer aufliegenden Nitridschicht bekannt.
Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.
Die Aufgabe wird durch eine III-N-Silizium Halbleiterscheibe mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
Gemäß dem Gegenstand der Erfindung wird eine III-N-Silizium Halbleiterscheibe bereitgestellt, aufweisend einen oberen Schichtbereich mit einer Oberseite und einen unteren Schichtbereich mit einer Unterseite.
Der obere Schichtbereich weist eine Nitridschicht mit einer ausgebildeten III- N-Schicht auf. Der untere Schichtbereich umfasst eine Siliziumschicht oder besteht aus einer Siliziumschicht.
Die Halbleiterscheibe weist eine Gesamtdicke von mindestens 1,2 mm auf und ist scheibenförmig ausgebildet. Des Weiteren ist die Halbleiterscheibe entlang der Gesamtdicke in den oberen Schichtbereich und in den unteren Schichtbereich aufgeteilt. Die maximale Dicke der Halbleiterscheibe beträgt 3 mm.
Der obere Schichtbereich weist einen umlaufenden Randbereich und einen ersten maximalen Durchmesser von mindestens 145 mm auf.
BESTÄTIGUNGSKOPIE Der obere Schichtbereich weist eine Dicke größer als 30 pm und kleiner als 950 pm auf. Der untere Schichtbereich weist einen zweiten maximalen Durchmesser auf und ist zwischen dem oberen Schichtbereich und dem unteren Schichtbereich ein Anschlussbereich ausgebildet.
Der Anschlussbereich weist einen dritten Durchmesser auf, wobei der dritte Durchmesser kleiner ist als der erste maximale Durchmesser. Der dritte Durchmesser ist kleiner als der zweite maximale Durchmesser oder so groß wie der zweite maximale Durchmesser ausgebildet.
Der erste maximale Durchmesser entspricht dem zweiten maximalen Durchmesser oder der erste maximale Durchmesser ist unterschiedlich zu dem zweiten maximalen Durchmesser ausgebildet.
Es sei angemerkt, dass sich der Begriff „III-N" auf die Spalte der III-wertigen Elemente des Periodensystems, wie insbesondere Bor, Aluminium, Gallium und Indium in Verbindung mit Sickstoff bezieht. Anders ausgedrückt, die Halbleiterscheibe weist neben Silizium insbesondere in der Nitridschicht wenigstens das Element Stickstoff in einer Verbindung mit einem der Elemente der III-Spalte des Periodensystems auf. Insbesondere umfasst der Begriff „III-N" auch Schichten wie AIGaN oder GaN.
Vorzugsweise ist an der Oberseite der Nitridschicht eine Schicht umfassend oder bestehend aus GaN ausgebildet.
Ein Vorteil der großen Dicke der Halbleiterscheibe ist, dass die vorwiegend aus Silizium bestehenden Halbleiterscheibe bei einem Herstellen der Nitridschicht nicht oder nur wenig tensil oder kompressiv verspannt. Anders ausgedrückt, die vorwiegend aus Silizium bestehende Halbleiterscheibe wird bei der Herstellung der Nitridschicht an der Oberseite nur wenig oder nicht verkrümmt. In einer Weiterbildung beträgt die Verbiegung der Halbleiterscheibe weniger als 300 pm oder weniger als 100 pm oder weniger als 30 pm. Ein weiterer Vorteil ist, dass mit der großen Dicke von wenigstens 1,2 mm sich auf kostengünstige Weise vorzugsweise zwei Siliziumhalbleiterscheiben von typischerweise verwendeten Dicken fügen lassen, um die gewünschte Gesamtdicke zu erreichen.
In der Tabelle 1 sind die typischerweise, oft auch SEMI Standard genannt, verwendeten Dicken der Halbleiterscheiben in Abhängigkeit des Durchmessers der Halbleiterscheibe aufgeführt. Des Weiteren sind zu einem Vergleich die erfindungsgemäßen Mindestdicke in Abhängigkeit des Durchmessers, sowie die typischen Dicken gemäß der vorliegenden Erfindung angeführt.
Figure imgf000005_0001
Tabelle 1
Es versteht sich, dass die in der Tabelle 1 angeführten Durchmesser eine Toleranz von üblicherweise bis zu +/- 200 pm aufweisen können. Des Weiteren sei angemerkt, dass in einer Ausführungsform die jeweiligen Toleranzen bei den Durchmessern auch größer oder kleiner ausgebildet sind. Auch sei angemerkt, dass in einer anderen Weiterbildung die Halbleiterscheiben auch andere Durchmesser aufweisen, wobei die Mindestdicke bei allen Durchmessern jedoch größer als 1,0 mm ist.
In einer Ausführungsform umfasst der obere Schichtbereich eine Siliziumschicht oder besteht aus einer Siliziumschicht, wobei die Nitridschicht auf der Siliziumschicht aufliegt und die Oberseite der Halbleiterscheibe ausbildet. In einer Ausführungsform umfasst der obere Schichtbereich eine Siliziumhalbleiterscheibe nach SEMI Standarddicke.
In einer anderen Ausführungsform liegt die Dicke des oberen Schichtbereichs zwischen 100 pm und 900 pm oder zwischen 500 pm und 800 pm.
In einer Weiterbildung weist die Siliziumschicht des oberen Schichtbereichs eine Dicke zwischen 30 pm und 950 pm oder zwischen 100 pm und 900 pm oder zwischen 500 pm und 800 pm auf.
In einer Weiterbildung ist die Dicke D2 des unteren Schichtbereichs USB größer als 10 pm und kleiner als 950 pm.
In einer Weiterbildung besteht die Halbleiterscheibe zu mehr als 40 % oder zu mehr als 60% oder zu mehr als 80% und höchstens zu 90 % oder höchstens zu 98% oder höchstens zu 99 % aus Silizium.
In einer Weiterbildung ist die Halbleiterscheibe entlang der Gesamtdicke monolithisch ausgebildet. Anders ausgedrückt, die gesamte Halbleiterscheibe ist einstückig ausgebildet.
In einer Ausführungsform weist die Halbleiterscheibe in dem Anschlussbereich, d.h. in dem Bereich zwischen dem oberen Schichtbereich und dem unteren Schichtbereich eine Verbindungsfläche auf. Anders ausgedrückt, die Halbleiterscheibe weist einen zweistückigen Aufbau auf. Die Halbleiterscheibe ist an der Verbindungsfläche gefügt. Es versteht sich, dass bei der Verfügung in machen Ausführungsformen Hilfsmittel wie Klebstoff oder Metallschichten oder eine Kombination von mehreren Materialien verwendet werden.
In einer Weiterbildung ist an der Verbindungsfläche ein Halbleiterbond ausgebildet. Es sei angemerkt, dass der Begriff Halbleiterbond synonym mit dem Begriff Waferbond verwendet wird. In einer Ausführungsform ist der obere Bereich mit dem unteren Bereich unmittelbar stoffschlüssig, vorzugsweise ohne die Ausbildung von Zwischenschichten gefügt. Unter Zwischenschichten werden hierbei Schichten verstanden, die eine andere chemische Zusammen- Setzung aufweisen, als die chemische Zusammensetzung der beiden Halbleiterscheiben die gefügt sind.
In einer anderen Ausführungsform umfasst der Halbleiterbond eine Silizium- dioxidschicht, wobei die Siliziumdioxidschicht eine Dicke zwischen einer Monolage und einer Dicke kleiner als 10 pm oder kleiner als 1 pm oder kleiner als 100 nm aufweist.
In einer Ausführungsform weicht der erste maximale Durchmesser höchstens um 10 mm oder höchstens um 2 mm von dem zweiten maximalen Durchmesser ab. In einer anderen Ausführungsform ist der zweite maximale Durchmesser höchstens 5 mm kleiner oder höchstens 2 mm größer als der erste maximale Durchmesser.
In einer anderen Weiterbildung ist der erste maximale Durchmesser gleich groß wie der zweite maximale Durchmesser oder der erste maximale Durchmesser entspricht dem zweiten maximalen Durchmesser.
In einer Weiterbildung ist der umlaufende Randbereich des oberen Schichtbereichs kantig oder nicht kantig ausgebildet. In einer anderen Ausführungsform ist der umlaufende Randbereich des oberen Schichtbereichs abgerundet oder der umlaufende Randbereich des oberen Schichtbereichs ist nach dem JEITA Standard oder dem SEMI-Standard ausgebildet.
In einer anderen Weiterbildung weist der untere Schichtbereich einen umlaufenden abgerundeten Randbereich auf. In einer Ausführungsform weist der untere Schichtbereich einen entlang der Dicke D2 der Halbleiterscheibe zunehmenden Durchmesser und / oder abnehmenden Durchmesser auf.
In einer anderen Ausführungsform umfasst die Nitridschicht eine Schicht oder mehrere III-N- und / oder Metall-Nitrid-Schichten. Insbesondere werden in der Nitridschicht einfach oder mehrere Schichten umfassend oder bestehend aus AIGaN, GaN, AIN, InN und TiN ausgebildet.
In einer anderen Weiterbildung sind mehrere Nitridschichten ausgebildet. In einer Weiterbildung weist die Nitridschicht eine Dicke von wenigstens 1 pm oder von wenigstens 4 pm und höchstens eine Dicke von 30 pm auf. In einer Ausführungsform weist die GaN Schicht an der Oberseite des oberen Schichtbereichs eine Dicke zwischen 0,5 pm und 10 pm oder zwischen 1,0 pm und 5 pm auf.
In einer anderen Weiterbildung umfasst der obere umlaufende Randbereich keine rechtwinklige Kante. In einer Weiterbildung ist der obere umlaufende Randbereich und der untere umlaufende Randbereich jeweils kantenverrun- det.
Es sei angemerkt, dass die Gesamtdicke GD als eine Summe aus der Dicke Dl des oberen Schichtbereichs und der Dicke D2 des unteren Schichtbereichs und der Dicke D3 der Nitridschicht ausgebildet ist.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die lateralen und die vertikalen Erstreckungen sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die
Figur 1 eine Ansicht auf eine erste Ausführungsform einer III-N- Silizium Halbleiterscheibe,
Figur 2 eine Ansicht auf eine zweite Ausführungsform einer III-N- Silizium Halbleiterscheibe,
Figur 3 eine Ansicht auf eine dritte Ausführungsform einer III-N- Silizium Halbleiterscheibe,
Figur 4 eine Ansicht auf eine vierte Ausführungsform einer III-N- Silizium Halbleiterscheibe. Die Abbildung der Figur 1 zeigt eine erste Ausführungsform, aufweisend eine III-N-Silizium Halbleiterscheibe 10 mit einem oberen Schichtbereich OSB mit einer Oberseite OS und einer Dicke Dl und einem unteren Schichtbereich USB mit einer Dicke D2 mit einer Unterseite US, wobei auf der Oberseite OS des oberen Schichtbereichs OSB eine Nitridschicht NSB mit einer Dicke D3 ausgebildet ist.
Der obere Schichtbereich OSB besteht aus einer Siliziumschicht SIS, wobei die Nitridschicht NSB auf der Siliziumschicht SIS aufliegt und die Oberseite NS ausbildet. Die Siliziumschicht SIS des oberen Schichtbereichs OSB beträgt zwischen 100 m und 950 pm.
Die Nitridschicht NSB umfasst wenigstens eine III-N- und / oder eine Metall- Nitrid-Schicht.
In der dargestellten Ausführungsform ist an der Oberfläche NS der Nitridschicht NSB eine dünne III-N-Schicht ausgebildet. Vorzugsweise umfasst oder besteht die III-N-Schicht aus GaN.
Es versteht sich, dass in einer nicht dargestellten Ausführungsform die III- N-Schicht zusätzlich oder alternativ an einer anderen Stelle der Nitridschicht NSB ausgebildet ist.
Die Nitridschicht NSB weist eine Dicke von wenigstens 1 pm oder von wenigstens 4 pm und höchstens eine Dicke von 30 m auf.
Die Dicke Dl des oberen Schichtbereichs OSB ist kleiner als 950 pm. Die Dicke D2 des unteren Schichtbereichs USB ist größer als 10 pm und kleiner als 950 pm.
Der untere Schichtbereich USB umfasst oder besteht aus einer Siliziumschicht SIS. Die Halbleiterscheibe 10 weist eine Gesamtdicke GD von mindestens 1,2 mm auf und ist scheibenförmig ausgebildet. Die maximale Dicke der Halbleiterscheibe 10 beträgt 3 mm.
Wie oben ausgeführt, ist die Halbleiterscheibe 10 entlang der Gesamtdicke GD in den oberen Schichtbereich OSB und in den unteren Schichtbereich USB aufgeteilt. Der obere Schichtbereich OSB weist einen umlaufenden Randbereich RB auf, wobei der obere Randbereich RB keine rechtwinklige Kante, sondern eine verrundete Kante aufweist. Des Weiteren weist der obere Schichtbereich OSB einen ersten maximalen Durchmesser DM1 von mindestens 145 mm auf.
Der untere Schichtbereich USB weist einen zweiten maximalen Durchmesser DM2 auf, wobei der untere Randbereich URB keine rechtwinklige Kante, sondern eine verrundete Kante aufweist. Zwischen dem oberen Schichtbereich OSB und dem unteren Schichtbereich USB ist ein Anschlussbereich ASB ausgebildet, wobei der Anschlussbereich ASB einen dritten Durchmesser DÜ aufweist. Hierbei entspricht der erste maximale Durchmesser DM1 dem zweiten maximalen Durchmesser DM2.
Der dritte Durchmesser DÜ ist kleiner ist als der erste maximale Durchmesser DM1 und kleiner als der zweite maximale Durchmesser DM2 ausgebildet.
Zwischen dem oberen Schichtbereich OSB und dem unteren Schichtbereich USB ist bei dem Anschlussbereich ASB ein Halbleiterbond ausgebildet.
Der erste maximale Durchmesser DM1 weicht höchstens um 2 mm von dem zweiten maximalen Durchmesser DM2 ab. Der umlaufende Randbereich RB des oberen Schichtbereichs OSB ist vorzugsweise abgerundet ausgebildet oder eine Form nach dem JEITA Standard oder dem SEMI-Standard ausgebildet.
Der untere Schichtbereich USB weist einen umlaufenden abgerundeten Randbereich URB auf. Der untere Schichtbereich USB besteht aus Silizium, wobei an der Unterseite US in einer nicht dargestellten Ausführungsform eine Oxidschicht ausgebildet ist.
In der Abbildung der Figur 2 ist eine zweite Ausführungsform einer Halbleiterscheibe dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der Figur 1 erläutert.
Der untere Schichtbereich USB weist einen entlang der Dicke D2 ausgehend von dem Anschlussbereich ASB in Richtung zu der Unterseite US einen gleichbleibenden Durchmesser DM2 auf.
In der Abbildung der Figur 3 ist eine dritte Ausführungsform einer Halbleiterscheibe dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der Figur 1 erläutert.
Der untere Schichtbereich USB weist einen entlang der Dicke D2 ausgehend von dem Anschlussbereich ASB in Richtung zu der Unterseite US einen abnehmenden Durchmesser DM2 auf.
In der Abbildung der Figur 4 ist eine vierte Ausführungsform einer Halbleiterscheibe dargestellt. Im Folgenden werden nur die Unterschiede zu der Abbildung der Figur 1 erläutert.
Der untere Schichtbereich USB weist einen entlang der Dicke D2 ausgehend von dem Anschlussbereich ASB in Richtung zu der Unterseite US einen größer werdenden Durchmesser DM2 auf.

Claims

Patentansprüche
1. III-N-Silizium Halbleiterscheibe (10) aufweisend einen oberen Schichtbereich (OSB) mit einer Oberseite (OS) und einen unteren Schichtbereich (USB) mit einer Unterseite (US), wobei
- der obere Schichtbereich (OSB) eine Nitridschicht (NSB) mit einer ausgebildeten III-N-Schicht umfasst, und
- der untere Schichtbereich (USB) eine Siliziumschicht (SIS) umfasst oder aus einer Siliziumschicht besteht, und
- die Halbleiterscheibe (10) eine Gesamtdicke (GD) von mindestens 1,2 mm aufweist und scheibenförmig ausgebildet ist, und
- die Halbleiterscheibe (10) entlang der Gesamtdicke (GD) in den oberen Schichtbereich (OSB) und in den unteren Schichtbereich (USB) aufgeteilt ist, und der obere Schichtbereich (OSB) einen umlaufenden Randbereich (RB) aufweist, und der obere Schichtbereich (OSB) einen ersten maximalen Durchmesser (DM1) von mindestens 145 mm aufweist und der obere Schichtbereich (OSB) eine Dicke größer als 30 pm und kleiner als 950 pm aufweist, der untere Schichtbereich (USB) einen zweiten maximalen Durchmesser (DM2) aufweist, und zwischen dem oberen Schichtbereich (OSB) und dem unteren Schichtbereich (USB) ein Anschlussbereich (ASB) ausgebildet ist, wobei der Anschlussbereich (ASB) einen dritten Durchmesser (DÜ) aufweist und der dritte Durchmesser (DÜ) kleiner ist als der erste maximale Durchmesser (DM1), und der dritte Durchmesser (DÜ) kleiner als der zweite maximale Durchmesser (DM2) oder so groß wie der zweite maximale Durchmesser (DM2) ausgebildet ist, und der erste maximale Durchmesser (DM1) dem zweiten maximalen Durchmesser (DM2) entspricht oder der erste maximale Durchmesser (DM1) unterschiedlich zu dem zweiten maximalen Durchmesser (DM2) ausgebildet ist.
2. III-N-Halbleiterscheibe (10) nach Anspruch 1, dadurch gekennzeich- net, dass das Halbleiterscheibe (10) entlang der Gesamtdicke (GD) monolithisch ausgebildet ist. III-N-Silizium Halbleiterscheibe (10) nach Anspruch 1, dadurch gekennzeichnet, dass bei dem Anschlussbereich (ASB) zwischen dem oberen Schichtbereich (OSB) und dem unteren Schichtbereich (USB) in dem Übergangsbereich eine Verbindungsfläche ausgebildet ist. III-N-Silizium Halbleiterscheibe (10) nach Anspruch 3, dadurch gekennzeichnet, dass an der Verbindungsfläche ein Halbleiterbond ausgebildet ist und der Halbleiterbond eine Siliziumdioxidschicht umfasst, wobei die Siliziumdioxidschicht eine Dicke zwischen einer Monolage und einer Dicke kleiner als 10 pm oder kleiner als 1 pm oder kleiner als 100 nm aufweist. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Halbleiterscheibe (10) zu mehr als 40 % oder zu mehr als 60% oder zu mehr als 80% aber maximal zu 99% aus Silizium besteht. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der erste maximale Durchmesser (DM1) höchstens 10 mm von dem zweiten maximalen Durchmesser (DM2) abweicht oder der erste maximale Durchmesser (DM1) dem zweiten maximalen Durchmesser (DM2) entspricht oder die beiden Durchmesser (DM1, DM2) gleich groß sind. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der zweite maximale Durchmesser (DM2) höchstens 5 mm kleiner oder höchstens 2 mm größer als der erste maximale Durchmesser (DM1) ist. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der umlaufende Randbereich (RB) des oberen Schichtbereichs (OSB) kantig oder nicht kantig aus- gebildet ist oder der umlaufende Randbereich (RB) des oberen Schichtbereichs (OSB) abgerundet ausgebildet ist oder der umlaufende Randbereich (RB) des oberen Schichtbereichs (OSB) nach dem JEITA Standard oder dem SEMI-Standard ausgebildet ist. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der untere Schichtbereich (USB) einen umlaufenden abgerundeten Randbereich (URB) aufweist. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der untere Schichtbereich (USB) einen entlang einer Dicke D2 zunehmender Durchmesser (DM2) und/oder abnehmenden Durchmesser (DM2) aufweist. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Nitridschicht (NSB) eine oder mehrere III-N-und / oder Metall-Nitrid-Schichten umfasst. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Nitridschicht (NSB) eine Dicke D3 von wenigstens 1 pm oder von wenigstens 4 pm und höchstens eine Dicke D3 von 30 pm aufweist. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der obere umlaufende Randbereich (RB) keine rechtwinklige Kante umfasst. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der obere Schichtbereich (OSB) eine Siliziumschicht (SIS) umfasst oder aus einer Siliziumschicht (SIS) besteht. III-N-Silizium Halbleiterscheibe (10) nach Anspruch 14, dadurch gekennzeichnet, dass die Siliziumschicht (SIS) des oberen Schichtbereichs (OSB) eine Dicke zwischen 30 pm und 950 pm oder zwischen 100 pm und 900 pm oder zwischen 500 pm und 800 pm umfasst. III-N-Silizium Halbleiterscheibe (10) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Nitridschicht (NSB) an der Oberseite (NS) eine Schicht umfassend oder bestehend aus GaN aufweist.
PCT/EP2022/000113 2022-02-03 2022-12-19 Iii-n-silizium halbleiterscheibe WO2023147834A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280090281.7A CN118613893A (zh) 2022-02-03 2022-12-19 Iii-n-硅半导体晶片
EP22839629.7A EP4441774A1 (de) 2022-02-03 2022-12-19 Iii-n-silizium halbleiterscheibe

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022000425.9A DE102022000425A1 (de) 2022-02-03 2022-02-03 III-N-Silizium Halbleiterscheibe
DE102022000425.9 2022-02-03

Publications (1)

Publication Number Publication Date
WO2023147834A1 true WO2023147834A1 (de) 2023-08-10

Family

ID=84888861

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/000113 WO2023147834A1 (de) 2022-02-03 2022-12-19 Iii-n-silizium halbleiterscheibe

Country Status (5)

Country Link
EP (1) EP4441774A1 (de)
CN (1) CN118613893A (de)
DE (1) DE102022000425A1 (de)
TW (1) TW202347426A (de)
WO (1) WO2023147834A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198159B1 (en) * 1997-03-28 2001-03-06 Ube Industries, Ltd. Bonded wafer, process for producing same and substrate
DE10256911A1 (de) 2002-11-30 2004-06-17 Armin Dr. Dadgar Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
DE102006030305B3 (de) 2006-06-26 2007-12-13 Azzurro Semiconductors Ag Gruppe-III-Nitrid-basiertes Halbleitertransistorbauelement
CN105814245A (zh) * 2014-01-28 2016-07-27 环球晶圆日本股份有限公司 硅晶片
WO2021024654A1 (ja) * 2019-08-06 2021-02-11 信越半導体株式会社 電子デバイス用基板およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111981B2 (en) 2008-01-24 2015-08-18 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
US8703623B2 (en) 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
TWI636165B (zh) 2017-08-04 2018-09-21 財團法人工業技術研究院 磊晶晶圓

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198159B1 (en) * 1997-03-28 2001-03-06 Ube Industries, Ltd. Bonded wafer, process for producing same and substrate
DE10256911A1 (de) 2002-11-30 2004-06-17 Armin Dr. Dadgar Gruppe-III-Nitrid Transistorbauelement auf einem Siliziumsubstrat
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
DE102006030305B3 (de) 2006-06-26 2007-12-13 Azzurro Semiconductors Ag Gruppe-III-Nitrid-basiertes Halbleitertransistorbauelement
CN105814245A (zh) * 2014-01-28 2016-07-27 环球晶圆日本股份有限公司 硅晶片
WO2021024654A1 (ja) * 2019-08-06 2021-02-11 信越半導体株式会社 電子デバイス用基板およびその製造方法
US20220367188A1 (en) * 2019-08-06 2022-11-17 Shin-Etsu Handotai Co., Ltd. Substrate for an electronic device and method for producing the same

Also Published As

Publication number Publication date
DE102022000425A1 (de) 2023-08-03
CN118613893A (zh) 2024-09-06
EP4441774A1 (de) 2024-10-09
TW202347426A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
DE102014204600B4 (de) Wafer, integrierter schaltungschip und verfahren zur herstellung eines integrierten schaltungschips
DE102017110962B4 (de) Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor und herstellungsverfahren dafür
EP1547162A2 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung
DE102020113389B4 (de) Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung
DE102016013541A1 (de) lll-V-Halbleiterdiode
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102012215052A1 (de) Elastische Montage von Leistungsmodulen
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE112015001948T5 (de) Einsatz und Werkzeughalter zu seiner Befestigung
DE2810824A1 (de) Schneideinsatz
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
EP3522233A1 (de) Stapelförmige iii-v-halbleiterdiode
WO2023147834A1 (de) Iii-n-silizium halbleiterscheibe
DE102016125686A1 (de) Halbleiteranordnung mit einer dichtstruktur
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP4441775A1 (de) Herstellungsverfahren für eine halbleiterscheibe mit silizium und mit einer iii-n-schicht
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE102018215397A1 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
DE102005043914A1 (de) Halbleiterbauelement für Bondverbindung
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102019218879B4 (de) Waferbearbeitungsverfahren
DE10108081B4 (de) Anordnung eines Halbleiterchips auf einem Substrat
DE1269732B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE102022128124A1 (de) Vorrichtung zur Halbleiterherstellung
DE102011107349B4 (de) Bondkontaktstelle auf einem Halbleitersubstrat

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22839629

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2022839629

Country of ref document: EP

Effective date: 20240705