DE1269732B - Verfahren zum Herstellen von Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von Halbleiteranordnungen

Info

Publication number
DE1269732B
DE1269732B DEL43779A DEL0043779A DE1269732B DE 1269732 B DE1269732 B DE 1269732B DE L43779 A DEL43779 A DE L43779A DE L0043779 A DEL0043779 A DE L0043779A DE 1269732 B DE1269732 B DE 1269732B
Authority
DE
Germany
Prior art keywords
edge
disk
contact
ground
pane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DEL43779A
Other languages
English (en)
Other versions
DE1269732C2 (de
Inventor
Dipl -Phys Aloys Sonntag 4771 Sichtigvor Dipl-Ph-s Karl-Heinz Ginsbach 4785 Belecke
Original Assignee
Liwentia Patent Verwaltungs-G m bH, 6000 Frankfurt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liwentia Patent Verwaltungs-G m bH, 6000 Frankfurt filed Critical Liwentia Patent Verwaltungs-G m bH, 6000 Frankfurt
Priority to DE1962L0043779 priority Critical patent/DE1269732C2/de
Priority to FR2471A priority patent/FR1378542A/fr
Priority to GB50677/63A priority patent/GB1063210A/en
Priority to US332807A priority patent/US3307240A/en
Application granted granted Critical
Publication of DE1269732B publication Critical patent/DE1269732B/de
Publication of DE1269732C2 publication Critical patent/DE1269732C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIl
Deutsche KL: 21 g -11/02
1 269 732
P 12 69 732.4-33
24. Dezember 1962
6. Juni 1968
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiteranordnungen, bei dem in einer Halbleiterscheibe von einem Leitfähigkeitstyp durch Eindiffusion von Dotierungsmaterial des entgegengesetzten Leitfähigkeitstyps eine zusammenhängende, die ganze Oberfläche der Halbleiterscheibe bedeckende Zone des entgegengesetzten Leitfähigkeitstyps mit mindestens angenähert gleichmäßiger Dicke erzeugt wird.
Eine bekannte Halbleiteranordnung ist eine Steuerbare Siliziumzelle, die eine Siliziumscheibe mit vier aufeinanderfolgenden Schichten abwechselnden Leitfähigkeitstyps, Kathoden-, Anoden- und Steuerelektrodenkontakt aufweist. Zur Herstellung von steuerbaren Siliziumzellen kann in folgender und durch die F i g. 1 und 2 erläuterter Weise verfahren werden. Eine kreisscheibenförmige η-leitende Siliziumscheibe 1 erhält durch Eindiffusion einer p-dotierenden Substanz parallel zur ganzen Oberfläche eine an die ganze Oberfläche grenzende zusammenhängende p-leitende Zone 2. Mittels einer Bohr- oder Sägevorrichtung wird von der Siliziumscheibe durch einen Schnitt 3 senkrecht zur Scheibenfläche der Scheibenrand in einer Stärke größer als die Dicke der Diffusionsschicht 2 abgeschnitten.
An die Siliziumscheibe mit den zur Scheibenfläche parallelen p-leitenden Schichten 2 und 4 und der zur Scheibenfläche parallelen η-leitenden Schicht 1 wird auf der Scheibenfläche 5 der Anodenkontakt sperrschichtfrei anlegiert. Auf der anderen Scheibenfläche 7 wird der Steuerelektrodenkontakt 8 sperrschichtfrei an die Schicht 2 und der Kontakt 9 der Kathode unter Bildung einer η-leitenden Kathodenschicht 10 in der Schicht 2 an diese anlegiert. Um die ganze Scheibenfläche auszunutzen, erhält der Anodenkontakt 6 die gleiche Größe wie die Scheibenfläche 5. Beim Anlegieren des Anodenkontakts 6 an die sehr dünne Schicht 4 kann nun an dem Rand des pn-Überganges zwischen den Schichten 1 und 4 leicht ein die nur etwa 50 μ starke Schicht 4 überbrückender Kurzschluß entstehen.
Die Erfindung vermeidet diesen Nachteil und ermöglicht außerdem die Flächenausnutzung einer sich bis zum Scheibenrand ausdehnenden Kontaktfläche. Des weiteren werden durch die Erfindung Vorteile in anderer Hinsicht erreicht.
Gemäß der Erfindung wird bei dem eingangs genannten Verfahren zum Herstellen von Halbleiteranordnungen so verfahren, daß auf der einen Scheibenfläche 34 ein sich bis zum Scheibenrand 36 ausdehnender Kontakt 35 anlegiert wird und auf der anderen Scheibenfläche 37 ein oder zwei einen Ab-Verf ahren zum Herstellen von
Halbleiteranordnungen
Anmelder:
Licentia Patent-Verwaltungs-G. m. b. H.,
6000 Frankfurt, Theodor-Stern-Kai 1
Als Erfinder benannt:
Dipl.-Phys. Karl-Heinz Ginsbach, 4785 Belecke;
Dipl.-Phys. Aloys Sonntag, 4771 Sichtigvor
stand vom Scheibenrand 36 aufweisende Kontakte 38 und 39 angebracht werden und daß sodann am Scheibenrand 36 von der Scheibenfläche 37 her, die einen oder zwei vom Scheibenrand entfernt bleibende Kontakte 38 und 39 aufweist, eine Abschrägung 47 derart angeschliffen wird, daß die zwischen der äußeren Diffusionszone 32 und der von dieser Zone 32 eingeschlossenen inneren Schicht 33 liegende zusammenhängende pn-Übergangsfläche 42 in zwei nicht zusammenhängende pn-Übergangsflächen 42 und 44 geteilt wird, deren Schnittlinien 45 und 46 mit dem angeschliffenen Scheibenrand 47 einen kürzesten Abstand in der angeschliffenen Randfläche 47 haben, der größer ist als der Abstand zwischen den parallel verlaufenden Teilen der getrennten pn-Ubergangsflächen 42 und 44.
Es ist an und für sich bekannt, daß für die Anbringung des Basiskontakts die Halbleiterscheibe an der Kontaktstelle abgeschrägt wird. Die Lehre nach der Erfindung verfolgt aber mit der Abschrägung einen völlig anderen Zweck; denn die Abschrägung wird erst nach der Anbringung der Basiskontakte vorgenommen und vermeidet den Nachteil, daß beim Anlegieren des Anodenkontakts ein Kurzschluß entsteht. Außerdem bietet die Ausnutzung der sich bis zum Scheibenrand ausdehnenden Kontaktfläche weitere Vorteile.
Nach einem bevorzugten Ausführungsbeispiel der Erfindung wird an eine Siliziumscheibe auf den Scheibenflächen 34 und 37 je ein Kontakt sperrschichtfrei anlegiert.
Nach einem weiteren bevorzugten Ausführungsbeispiel der Erfindung zum Herstellen von steuerbaren Siliziumzellen wird an eine Siliziumscheibe auf der einen Scheibenfläche 34 ein sich bis zum Schei-
809 558/274
3 4
benrand ausdehnender Anodenkontakt Sperrschicht- eine p-dotierende kleinflächige Metallfolie, anlegiert,
frei und auf der anderen Scheibenfläche ein Kathoden- der einen Abstand von dem Scheibenrand entfernt
kontakt unter Bildung eines pn-Überganges und ein bleibt. Auf der Scheibenfläche 37 wird außer dem
Steuerelektrodenkontakt sperrschichtfrei anlegiert. Steuerelektrodenkontakt 38 ein Kathodenkontakt 39,
Vorzugsweise kann zur erfindungsgemäßen Her- 5 z. B. eine η-dotierende Metallfolie, anlegiert, der
stellung einer Halbleiteranordnung eine kreisschei- ebenfalls einen Abstand von dem Scheibenrand ent-
benförmige Halbleiterscheibe verwendet werden. fernt bleibt. Beim Anlegieren in dem an die Scheiben-
Auch die Verwendung einer rechteckigen bzw. qua- fläche 37 angrenzenden Teil 40 der p-leitenden Zone
dratischen Halbleiterscheibe ist vorteilhaft. wird eine η-leitende Kathodenschicht 41 erzeugt. Der
Wird eine kreisscheibenförmige Halbleiterscheibe io Steuerelektrodenkontakt kann auch durch Aufdampverwendet, kann zweckmäßig eine Abschrägung an- fen oder elektrolytische Abscheidung einer Metallgeschliffen werden, die eine Oberfläche von der Form schicht oder nach einem anderen Verfahren sperreiner Mantelfläche eines Kegelstumpfes mit zur schichtfrei angebracht werden. Auch kann in dem Scheibenfläche paralleler Grundfläche bildet. Gün- vom Steuerelektrodenkontakt 38 nicht bedeckten Teil stig ist das Anschleifen einer Abschrägung, die eine 15 40 der p-leitenden Zone 32 durch Eindiffusion einer Oberfläche von der Form einer Mantelfläche einer η-dotierenden Substanz eine η-leitende Kathoden-Kugelschicht mit zur Scheibenfläche paralleler schicht 41 erzeugt werden, an die durch Aufdampfen Grundfläche bildet. oder elektrolytische Abscheidung einer Metallschicht
Wird eine rechteckige Halbleiterscheibe verwendet, oder nach einem anderen Verfahren ein sperrschichtkann zweckmäßig eine Abschrägung angeschliffen 20 freier Kontakt angebracht wird. Die mit Kontakten werden, die eine Oberfläche von der Form einer versehene Siliziumscheibe 31 zeigt F i g. 4 in zum Teil Mantelfläche eines Pyramidenstumpfes mit zur schematischer Darstellung im Schnitt. Gemäß der Scheibenfläche paralleler Grundfläche, insbesondere Erfindung wird nach dem Anbringen der Kontakte zu den Kanten der Halbleiterscheibe parallelen Seiten 35, 38 und 39 an die Siliziumscheibe 31 am Scheibender Grundfläche, bildet. Vorteilhaft kann an eine 25 rand von der Scheibenfläche 37 her längs des ganzen rechteckige Halbleiterscheibe eine Abschrägung ange- . Randes eine Abschrägung derart angeschliffen, daß schliffen werden, die eine aus je zwei Teilen von den die pn-Übergangsfläche 42 zwischen der n-leitenden Mantelflächen von zwei Kreiszylindern zusammen- Schicht 33 und der p-leitenden Zone 32 in zwei nicht gesetzte Oberfläche bildet, wobei die Achse des einen zusammenhängende pn-Übergangsflachen 43, 44 ge-Kreiszylinders parallel zu einer Kante der Halbleiter- 30 teilt wird und die Schnittlinien 45 und 46 der beiden scheibe und die des anderen senkrecht zu der Achse pn-Übergangsflächen 43 und 44 mit der gebildeten des erstgenannten Kreiszylinders ist. Oberfläche 47 einen kürzesten Abstand in der Ober-
Wird eine quadratische Halbleiterscheibe verwen- fläche 47 aufweisen, der größer als der kürzeste Ab-
det, kann zweckmäßig eine Abschrägung angeschlif- stand zwischen den pn-Übergangsflächen 43 und 44
fen werden, die eine Oberfläche von der Form einer 35 ist. Beispielsweise wird an die kreisscheibenförmige
Mantelfläche eines Pyramidenstumpfes mit zur Schei- Siliziumscheibe 31 eine Oberfläche 47 angeschliffen,
benfläche paralleler Grundfläche, insbesondere mit die die Form einer Mantelfläche eines Kegelstumpfes
zu den Kanten der Halbleiterscheibe parallelen Seiten hat, dessen Grundfläche parallel zu den Scheiben-
der Grundfläche bildet. Vorteilhaft kann an eine flächen 34 und 37 ist. Fig. 5 zeigt Siliziumscheibe
quadratische Halbleiterscheibe eine Abschrägung an- 40 und Kontakte einer steuerbaren Siliziumzelle im
geschliffen werden, die eine Oberfläche von der Form Schnitt und F i g. 6 in Aufsicht. Die Darstellungen
einer Mantelfläche einer Kugelschicht mit zur Schei- sind teilweise schematisch.
benfläche paralleler Grundfläche bildet. Günstig ist Das Schleifen wird vorteilhaft mit Hilfe von das Abschleifen einer Abschrägung, die eine aus Schleifvorrichtungen und Schleifmitteln vorgenomzwei Teilen von den Mantelflächen von zwei Kreis- 45 men, die eine für das Kristallgitter der Siliziumzylindern zusammengesetzte Oberfläche bildet, wobei scheibe möglichst störungsfreie Feinabtragung bewirdie Achse des einen Kreiszylinders parallel zu einer ken. Ein Abschrägen durch Sägen oder (Ultraschall-) Kante der Halbleiterscheibe und die des anderen Bohren wäre nachteilig.
senkrecht zu der Achse des erstgenannten Kreis- Nach einem anderen Ausführungsbeispiel des
Zylinders ist. 50 Verfahrens gemäß der Erfindung, das an Hand der
An Hand der Fig. 3 Bis 6 wird ein vorteilhaftes in zum Teil schematischer Darstellung einen Schnitt
Ausführungsbeispiel der Erfindung erläutert. eines Teiles von Siliziumscheibe und Kontakten einer
In eine in F i g. 3 in zum Teil schematischer Dar- steuerbaren Siliziumzelle zeigenden F i g. 7 erläutert
Stellung im Schnitt gezeichnete kreisscheibenförmige wird, wird nach dem Anlegieren der Kontakte 35, 38
η-leitende Siliziumscheibe 31 wird p-Leitfähigkeit er- 55 und 39 an eine kreisscheibenförmige Siliziumscheibe
zeugendes Dotierungsmaterial allseitig zur Eindiffu- 31 am Scheibenrand von der Scheibenfläche 37 her
sion gebracht und in der Weise eine an die ganze längs des ganzen Randes eine Abschrägung mit einer
Oberfläche grenzende zusammenhängende p-leitende Oberfläche 48 angeschliffen, die eine Mantelfläche
Zone 32 erzeugt, die eine mindestens angenähert einer Kugelschicht mit zu den Scheibenflächen 34
gleichmäßige Dicke aufweist und eine η-leitende, zur 60 und 37 parallele Grundfläche bildet und die die
Scheibenfläche mindestens angenähert parallele pn-Übergangsfläche 42 in zwei nicht zusammenhän-
Schicht 33 einschließt. gende pn-Übergangsflächen 43, 44 teilt, und zwar
_ An die diesen Schichtenaufbau aufweisende SiIi- derart, daß die Schnittlinien 49 und 50 der pn-Über-
ziumscheibe 31 wird nun auf der Scheibenfläche 34 gangsflächen 43 und 44 mit der Oberfläche 48 einen
ein Anodenkontakt 35, z. B. eine p-dotierende Metall- 65 kürzesten Abstand in der Oberfläche 48 aufweisen,
folie, anlegiert, der die Scheibenfläche 34 bis zur der größer als der kürzeste Abstand zwischen den
Scheibenkante 36 bedeckt. Auf der anderen Scheiben- pn-Übergangsflächen 43 und 44 ist. Eine Aufsicht
fläche 37 wird ein Steuerelektrodenkontakt 38, z. B. auf die nach diesem Ausführungsbeispiel der Erfin-
dung hergestellte Anordnung von Siliziumscheibe 31 und Kontakten 35, 38 und 39 ist ähnlich der Anordnung der F i g. 6.
An Hand der F i g. 5 und 8 wird ein weiteres Ausführungsbeispiel des vorliegenden Verfahrens erläutert. F i g. 8 zeigt eine Aufsicht auf eine quadratische Siliziumscheibe und ihre Kontakte in zum Teil sehematischer Darstellung. Der in F i g. 5 gezeichnete Schnitt kann als ein Schnitt der Halbleiteranordnung der F i g. 8 längs der Linie Α-Ά betrachtet werden.
Nach dem Anlegieren der Kontakte 35,38 und 39 an eine quadratische Siliziumscheibe 31 wird am Scheibenrand von der Scheibenfläche 37 her längs des ganzen Randes eine Abschrägung mit einer Oberfläche 51 angeschliffen, die eine Mantelfläche eines Pyramidenstumpfes mit zu den Kanten der Siliziumscheibe parallelen Seiten der Grundfläche bildet. Die pn-Übergangsfläche 42 wird durch die Oberfläche 51 in zwei nicht zusammenhängende pn-Ubergangsflächen43 und 44 geteilt. Die Schnittlinien 52 und 53 der pn-Übergangsflächen 43 und 44 mit der Oberfläche 51 weisen einen kürzesten Abstand in der Oberfläche 51 auf, der größer als der kürzeste Abstand zwischen den pn-Übergangsflächen 43 und 44 ist. s5
Nach dem vorliegenden Verfahren können auch solche steuerbaren Siliziumzellen hergestellt werden, bei denen eine p-leitende Schicht von zwei n-leitenden Diffusionsschichten umgeben ist und der Kathodenkontakt auf der einen Scheibenfläche sich bis zum Scheibenrand ausdehnt, jedoch Anoden- und Steuerelektrodenkontakt auf der anderen Scheibenfläche einen Abstand vom Scheibenrand entfernt bleiben, wobei der Anodenkontakt an eine p-leitende Anodenschicht grenzt.
Gemäß einem anderen Ausführungsbeispiel der Erfindung wird zum Herstellen von Transistoren so verfahren, daß an eine Siliziumscheibe auf der einen Scheibenfläche 34 ein sich bis zum Scheibenrand ausdehnender Kollektorkontakt sperrschichtfrei und auf der anderen Scheibenfläche ein Emitterkontakt sperrschichtfrei sowie ein Basiskontakt durch die äußere Zone hindurch, gegen diese einen pn-übergang bildend, sperrschichtfrei an die innere Zone anlegiert wird.
Nach einem weiteren Ausführungsbeispiel des Verfahrens gemäß der Erfindung wird an eine Siliziumscheibe mit einer zur Scheibenfläche mindestens angenähert parallelen η-leitenden Schicht, die allseitig von einer p-leitenden Diffusionsschicht umgeben ist, auf der einen Scheibenfläche ein sich bis zum Scheibenrand ausdehnender Kontakt sperrschichtfrei und auf der anderen Scheibenfläche ein einen von dem Scheibenrand entfernt bleibender Kontakt sperrschichtfrei angebracht. Danach wird am Scheibenrand von der Scheibenfläche her, die den einen Abstand vom Scheibenrand entfernt bleibenden Kontakt aufweist, längs des ganzen Randes eine Abschrägung derart angeschliffen, daß die pn-Übergangsfläche zwischen p-leitender Diffusionszone und η-leitender von ihr eingeschlossener Schicht in zwei nicht zusammenhängende ρη-Übergangsflächen geteilt wird, deren Schnittlinien mit der gebildeten Oberfläche einen kürzesten Abstand in dieser Oberfläche haben, der größer als der kürzeste Abstand zwischen den beiden gebildeten pn-Übergangsflächen ist.
Nach dem vorliegenden Verfahren können Halbleiteranordnungen mit einer Halbleiterscheibe aus Silizium, Germanium oder halbleitenden Verbindungen aus Elementen der III. und V< Gruppe des Periodischen Systems der Elemente mit vorteilhaften Eigenschaften hergestellt werden.

Claims (11)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiteranordnungen, bei dem in einer Halbleiterscheibe von einem Leitfähigkeitstyp durch Eindiffusion von Dotierungsmaterial des entgegengesetzten Leitfähigkeitstyps eine zusammenhängende, die ganze Oberfläche der Halbleiterscheibe bedeckende Zone des entgegengesetzten Leitfähigkeitstyps mit mindestens angenähert gleichmäßiger Dicke erzeugt wird, dadurch gekennzeichnet, daß auf der einen Scheibenfläche (34) ein sich bis zum Scheibenrand (36) ausdehnender Kontakt (35) anlegiert wird und auf der anderen Scheibenfläche (37) ein oder zwei einen Abstand vom Scheibenrand (36) aufweisende Kontakte (38,39) angebracht werden und daß sodann am Scheibenrand (36) von der Scheibenfläche (37) her, die einen oder zwei vom Scheibenrand entfernt bleibende Kontakte (38,39) aufweist, eine Abschrägung (47) derart angeschliffen wird, daß die zwischen der äußeren Diffusionszone (32) und der von dieser Zone (32) eingeschlossenen inneren Schicht (33) liegende zusammenhängende pn-Übergangsfläche (42) in zwei nicht zusammenhängende pn-Ubergangsflächen (42, 44) geteilt wird, deren Schnittlinien (45, 46) mit dem angeschliffenen Scheibenrand (47) einen kürzesten Abstand in der angeschliffenen Randfläche (47) haben, der größer ist als der Abstand zwischen den parallel verlaufenden Teilen der getrennten pn-Ubergangsflächen (42, 44).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf den Scheibenflächen (34, 37) je ein Kontakt sperrschichtfrei anlegiert wird.
3. Verfahren nach Anspruch 1 zum Herstellen von steuerbaren Siliziumzellen, dadurch gekennzeichnet, daß auf der einen Scheibenfläche (34) ein sich bis zum Scheibenrand ausdehnender Anodenkontakt sperrschichtfrei und auf der anderen Scheibenfläche ein Kathodenkontakt unter Bildung eines pn-Überganges und ein Steuerelektrodenkontakt sperrschichtfrei anlegiert wird.
4. Verfahren nach Anspruch 1 zum Herstellen von Transistoren, dadurch gekennzeichnet, daß auf der einen Scheibenfläche (34) ein sich bis zum Scheibenrand ausdehnender Kollektorkontakt sperrschichtfrei und auf der anderen Scheibenfläche ein Emitterkontakt sperrschichtfrei sowie ein Basiskontakt durch die äußere Zone hindurch, gegen diese einen pn-übergang bildend, sperrschichtfrei an die innere Zone anlegiert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Verwendung einer kreisförmigen Halbleiterscheibe.
6. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Verwendung einer rechteckigen Halbleiterscheibe.
7. Verfahren nach Anspruch 6, gekennzeichnet durch die Verwendung einer quadratischen Halbleiterscheibe.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Abschrägung angeschliffen
wird, die eine Oberfläche von der Form einer Mantelfläche eines Kegelstumpfes mit zur Scheibenfläche paralleler Grundfläche bildet.
9. Verfahren nach Anspruch 6 oder Ί, dadurch gekennzeichnet, daß eine Abschrägung angeschliffen wird, die eine Oberfläche von der Form einer Mantelfläche eines Pyramidenstumpfes mit zur Scheibenfläche paralleler Grundfläche bildet.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Abschrägung angeschliffen wird, die eine Oberfläche von der Form einer Mantelfläche einer Kugelschicht mit zur Scheibenfläche paralleler Grundfläche bildet.
11. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß eine Abschrägung angeschliffen wird, die eine aus je zwei Teilen der Mantelfläche von zwei Kreiszylindern zusammengesetzte Oberfläche bildet, wobei die Achse des einen Kreiszylinders parallel zu einer Kante der Halbleiterscheibe und die des anderen senkrecht zu der Achse des erstgenannten Kreiszylinders ist.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1018 558;
»Scientia Electrica«, Bd. 6 (1960), H. 2, S. 80
bis 91.
Hierzu 1 Blatt Zeichnungen
809 558/274 5.68 © Bundesdruckerei Berlin
DE1962L0043779 1962-12-24 1962-12-24 Verfahren zum herstellen von halbleiteranordnungen Expired DE1269732C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1962L0043779 DE1269732C2 (de) 1962-12-24 1962-12-24 Verfahren zum herstellen von halbleiteranordnungen
FR2471A FR1378542A (fr) 1962-12-24 1963-12-19 Procédé de fabrication de dispositifs semi-conducteurs et dispositifs ainsi obtenus
GB50677/63A GB1063210A (en) 1962-12-24 1963-12-23 Method of producing semiconductor devices
US332807A US3307240A (en) 1962-12-24 1963-12-23 Method for making a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1962L0043779 DE1269732C2 (de) 1962-12-24 1962-12-24 Verfahren zum herstellen von halbleiteranordnungen

Publications (2)

Publication Number Publication Date
DE1269732B true DE1269732B (de) 1973-12-13
DE1269732C2 DE1269732C2 (de) 1973-12-13

Family

ID=27180523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962L0043779 Expired DE1269732C2 (de) 1962-12-24 1962-12-24 Verfahren zum herstellen von halbleiteranordnungen

Country Status (4)

Country Link
US (1) US3307240A (de)
DE (1) DE1269732C2 (de)
FR (1) FR1378542A (de)
GB (1) GB1063210A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589496A1 (de) * 1967-01-26 1970-03-26 Bbc Brown Boveri & Cie Halbleiterelement mit abgeschraegter Seitenflaeche und Verfahren zum Herstellen
GB1182820A (en) * 1967-06-27 1970-03-04 Westinghouse Brake & Signal Manufacture of Semiconductor Elements.
DE1764326A1 (de) * 1968-05-17 1971-07-01 Bbc Brown Boveri & Cie Verfahren zur Anbringung einer Hohlkehle an einem Halbleiterbauelement
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
CN101046719B (zh) * 2006-03-28 2011-05-25 达诺光电股份有限公司 电容式触控面板
US7244901B1 (en) * 2006-04-11 2007-07-17 Danotech Co., Ltd. Capacitive touch panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1018558B (de) * 1954-07-15 1957-10-31 Siemens Ag Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2975085A (en) * 1955-08-29 1961-03-14 Ibm Transistor structures and methods of manufacturing same
US2929859A (en) * 1957-03-12 1960-03-22 Rca Corp Semiconductor devices
US3111590A (en) * 1958-06-05 1963-11-19 Clevite Corp Transistor structure controlled by an avalanche barrier
US3099591A (en) * 1958-12-15 1963-07-30 Shockley William Semiconductive device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1018558B (de) * 1954-07-15 1957-10-31 Siemens Ag Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter

Also Published As

Publication number Publication date
US3307240A (en) 1967-03-07
FR1378542A (fr) 1964-11-13
DE1269732C2 (de) 1973-12-13
GB1063210A (en) 1967-03-30

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1073111B (de) Verfahren zur Herstellung eines Flachentransistors mit einer Oberflachenschicht erhöhter Storstellenkonzentration an den freien Stellen zwischen den Elektroden an einem einkristallmen Halbleiterkörper
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE69835505T2 (de) Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1151323B (de) Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper mit mindestens einer plateauartigen Erhoehung und Verfahren zu seiner Herstellung
DE1764155A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und durch dieses Verfahren hergestelltes Halbleiterbauelement
DE2021843A1 (de) Halbleiter-Bauelement
DE2656015A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE1269732B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
DE102018215397B4 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
DE2323438B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2340128A1 (de) Halbleiterbauelement
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1764262A1 (de) Halbleiteranordnung,die mit einer Unterlage fest verwachsen ist
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE1130525B (de) Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps
DE1464703C3 (de)
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1275208B (de) Steuerbarer Halbleitergleichrichter
DE7605242U1 (de) Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences