DE2323438B2 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelementes

Info

Publication number
DE2323438B2
DE2323438B2 DE2323438A DE2323438A DE2323438B2 DE 2323438 B2 DE2323438 B2 DE 2323438B2 DE 2323438 A DE2323438 A DE 2323438A DE 2323438 A DE2323438 A DE 2323438A DE 2323438 B2 DE2323438 B2 DE 2323438B2
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafer
metal electrode
epitaxial
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2323438A
Other languages
English (en)
Other versions
DE2323438A1 (de
DE2323438C3 (de
Inventor
Herwig Dipl.-Ing. 8000 Muenchen Heckl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2323438A priority Critical patent/DE2323438C3/de
Priority to US46730074 priority patent/US3913215A/en
Priority to DE2422345A priority patent/DE2422345A1/de
Priority to JP5077674A priority patent/JPS5017586A/ja
Publication of DE2323438A1 publication Critical patent/DE2323438A1/de
Publication of DE2323438B2 publication Critical patent/DE2323438B2/de
Application granted granted Critical
Publication of DE2323438C3 publication Critical patent/DE2323438C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/90—Bulk effect device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelementes der im Oberbegriff des Patentanspruches 1 angegebenen Art.
Ein Verfahren zum Herstellen eines Halbleiterbauelementes, wie es im Oberbegriff des Patentanspruches 1 angegeben ist, ist aus der französischen Offenlegungsschrift 21 32 866, und zwar insbesondere aus F i g. 3 und zugehöriger Beschreibung, bekannt.
Die zugrunde liegende Aufgabe der Erfindung ist, ein Halbleiterbauelement mit einem Dünnschichtaufbau herzustellen, bei dem die Gesamthöhe des Halbleiterbauelementes zwischen den einander gegenüberliegenden Elektroden geringer ist als die Dicke der zur Verfugung stehenden Halbleiter-Ausgangsscheibe, wobei die Mindestdicke durch die Anforderungen an die zur Bearbeitung erforderlichen mechanischen Stabilität gegeben ist.
Diese Aufgabe wird gemäß der Erfindung mit einem Verfahren der im Oberbegriff des Patentanspruches 1 angegebenen Art gelöst, das nach dem Kennzeichen des Patentanspruches 1 ausgebildet ist.
Ein nach diesem Verfahren hergestelltes Halbleiterbauelement kann eine Dicke haben, die kleiner als die Gesamtdicke der ursprünglichen Halbleiterscheibe, zusammen mit der darauf befindlichen epitaktisch abgeschiedenen Halbleiterschicht, ist. Man kann die Dickenabmessung des Halbleiterbauelementes zwischen den beiden einander gegenüberliegenden Elek-
troden ohne Schwierigkeiten so klein einstellen, daß sie praktisch gleich der Dicke der epitaktischen Halbleiterschicht ist und daß dennoch der Übergang zwischen der Halbleiterscheibe und der epitaktischen Halbleiterschicht in dem Halbleiterbauelement vorhanden ist. Dieses Verfahren hat den Vorteil, daß es sich auch zur Herstellung einer Vielzahl von Halbleiterbauelementen aus ein und derselben Halbleiterscheibe eignet, wobei dann die Vertiefungen als Gruben mit z. B. kreisrunden oder quadratischem Querschnitt in orthogonalem, zweidimeiibionalem Raster ausgeführt werden. Diese die Vertiefung bildenden Gruben werden dann so bemessen, daß sie die epitaktische Halbleiterschicht, ausgehend von der dieser Schicht abgewandten Seite der Halbleiterscheibe, nicht erreichen. Die Tiefe aller Gruben wird gleich groß bemessen, was bei kontrolliertem Ätzvorgang keine Schwierigkeiten bereitet.
Mit diesem Verfahren lassen sich auch anstelle der erwähnten Gruben rasterartig sich kreuzende Gräben gleicher Tiefe erzeugen. Zwischen diesen Gräben befinden sich dann Vorsprünge des verbliebenen Materials der Halbleiterscheibe, wobei diese Vorsprünge beispielsweise quadratischen Querschnitt haben. Zwischen je zwei benachbarten Vorsprüngen wird dann je eine Ätzmaske, die auch die zweite Metall-Elektrode sein kann, angebracht. Im zweiten Ätzvorgang wird dann am Boden der Gräben rings um die einzelnen dieser Ätzmasken Halbleitermaterial weiter abgetragen.
Das Verfahren nach der Erfindung wird nun anhand der F i g. 1 bis 4 in Ausführungsbeispielen näher erläutert. Dabei wird in allen Beispielen von einer aus Galliumarsenid (GaAs) von n + -Leitungstyp bestehenden Halbleiterscheibe 1 ausgegangen, an deren einer Scheibenfläche eine η-leitende Galliumarsenid-Halbleiterschicht 2 epitaktisch, z. B. aus der Gasphase oder einer entsprechend zusammengesetzten Lösung von Galliumarsenid (GaAs) in Gallium (Ga), erzeugt ist. Die Halbleiterscheibe 1 ohne epitaktische Halbleiterschicht 2 hat z.B. eine Dicke von 100 bis 400 μηι, die epitaktische Halbleiterschicht 2 eine solche von 2 μιη. Die Dotierung der Halbleiterscheibe 1 kann beispielsweise 2 · 10l7/cm3, die der epitaktischen Halbleiterschicht 2 beispielsweise 2 ■ 10l6/cm3 betragen.
Die der Halbleiterscheibe 1 abgewandte Oberfläche der epitaktischen Halbleiterschicht 2 wird nun, wie aus Fig. 1 ersichtlich, mit einer schichtförmigen ersten Metall-Elektrode 3 bedeckt. Diese Metall-Elektrode 3 wird als gleichrichtender Kontakt ausgebildet, wenn es sich beispielsweise um die Herstellung einer Lawinenlaufzeitdiode oder einer Varaktordiode handelt. Anderenfalls, z. B. bei der Herstellung einer Gunn-Diode, werden diese und eine weitere, noch zu beschreibende Metall-Elektrode als ohmsche Kontakte ausgebildet. Eine Elektrode mit gleichrichtendem Kontakt kann so beschaffen sein, daß sie mit dem Halbleitermaterial einen PN-Übergang oder einen Schottky-Kontakt bildet.
Im vorliegenden Fall soll die Metall-Elektrode 3 mit dem Material der epitaktischen Halbleiterschicht 2 einen Schottky-Kontakt bilden. Hierzu kann man im Falle einer epitaktischen Halbleiterschicht 2 aus η-leitendem GaAS, CR, Ni, Pt, Pd, Mo, Ti verwenden, das z. B. aufgedampft oder mittels Kathodenzerstäubung aufgebracht wird. Viele dieser Elektroden-Metalle, z. B. Cr, werden zweckmäßig nur als dünne, z. B 1 μιη starke Schicht 3a angewendet, die dann durch eine Schicht 4 eines günstigere mechanische Eigenschaften aufweisenden anderen Metalles, z, B. Ag -ind/oder Au verstärkt wird. Die Met all-Elektrode 3 wird auf eine Dicke von 2 μητι bis 20 μΐπ eingestellt. Sie ist dann so robust, daß sie die Rolle des Trägers des Halbleiterbauelementes, z. B. bei der späteren Montage, übernehmen kann.
Falls die Dicke der Halbleiterscheibe 1 größer als 100 μπι ist, wird diese jetzt durch eine gleichförmige Abtragung auf der der epitaktische.i Halbleiterschicht 2
ίο abgewandten Oberfläche, z. B. durch Abätzen oder Läppen, herabgesetzt, bevor die Vertiefungen 5 an dieser Oberfläche hergestellt werden.
Die Herstellung der Vertiefungen 5 erfolgt mit Hilfe eines Fotolackätzverfahrens, wobei im Beispiel in einem orthogonalen Raster angeordnete, grubenartige Vertiefungen erzeugt werden, die an keiner Stelle den Übergang zwischen der Halbleiterscheibe 1 und der epitaktischen Halbleiterschicht 2 erreichen. Das Raster der grubenartigen Vertiefungen 5 kann Abstände von 500 oder 1000 μιη, der Querschnittsdurchmesser dieser runden oder quadratischen Vertiefungen kann 300 bis 800 μιη betragen. Ihre Tiefe wird so bemessen, daß zwischen dem Boden der grubenartigen Vertiefungen 5 und dem n+-n-Übergang zwischen der Halbleiterschei-
2r> be 1 und der epitaktischen Halbleiterschicht 2 noch eine gleichförmige η+ -leitende Schicht mit einer Dicke von 5 bis 30 μιη verbleibt. Wie aus F i g. 1 ersichtlich, wird der Boden jeder dieser Vertiefungen 5 mit je einer zweiten Metall-Elektrode 6 versehen, die mit dem angrenzenden
w n + -leitenden GaAs einen ohmschen Kontakt Hefen. Beispielsweise besteht sie aus einer Gold· Germanium-Legierung.
Nach Herstellung der ohmschen Kontaktierung durch die Metall-Elektrode 6 wird die Halbleiterscheibe
Y) 1 längs der zwischen den einzelnen grubenartigen Vertiefungen 5 verbliebenen kammartigen Vorsprünge in die einzelnen Halbleiterbauelemente aufgetrennt. Dies kann beispielsweise durch Ätzen und/oder Zersägen längs der Trennlinien 7 geschehen (F i g. 1).
4u Das auf diese Weise erhaltene einzelne Halbleiterbauelement wird nun mit einer metallischen Grundplatte 8, z. B. dem Metallboden eines Gehäuses, bleibend verbunden, indem die schichtförmige erste Metall-Elektrode 3 mit der Grundplatte 8, z. B. durch Löten oder Schweißen, verbunden wird. Diese Verbindung kann beispielsweise auch durch Thermokompression erfolgen, wobei die kammartigen Vorsprünge 5a der Halbleiterscheibe 1 als Angriffspunkt für das bei der Thermokompression verwendete stempelartige Werkzeug 9 dienen können (F i g. 2).
Falls die Metall-Elektrode 6 nicht als Ätzmaske verwendet werden kann, wird diese für den nun folgenden zweiten Ätzvorgang mit einer Ätzmaske 10 aus einer inselförmigen Schicht aus ätzfestem Material,
r)5 z. B. einem Fotolack, abgedeckt. Im anderen Fall ist eine solche, besondere Ätzmaske 10 nicht notwendig. Der verbliebene Rest der Halbleiterscheibe 1 wird nun durch die zweite Ätzung mindestens so weit abgetragen, daß der Übergang zwischen Halbleiterscheibe 1 und
M) epitaktischer Halbleiterschicht 2 längs einer ringförmig geschlossenen Kurve freigelegt wird. Vorzugsweise wird dabei der Ätzbetrag so weit getrieben, daß unterhalb der Metall-Elektrode 6 bzw. der Ätzmaske 10 nur noch ein kegelstumpfförmiger Halbleiterkörper 11
hi übrigbleibt, der an seiner einen Deckfläche von der Metall-Elektrode 6 bzw. der diese schützenden Ätzmaske 10 und an seiner anderen Deckfläche von der ersten Metall-Elektrode 3 abgedeckt ist und der den
Halbleiterkörper des Halbleiterbauelements bildet. Dieser Zustand ist erreicht, wenn die von den nicht geschützten Teilen der Halbleiteroberfläche am Grunde der Vertiefungen 5 ausgehenden Ätzfronten die erste Metall-Elektrode 3 längs einer ringförmig geschlossenen Linie gerade erreicht haben.
Da an den kammartigen Vorspriingen 5a der Halbleiterscheibe 1 gegebenenfalls bedeutend mehr Material für die Abtragung zur Verfügung steht als am Grunde der Vertiefungen 5, kann es eintreten, daß der die Diode bildende kegelstumpfförmige Halbleiterkörper 11 noch mit einem weiteren Randteil 12 aus Halbleitermaterial verbunden ist, der zwar ebenfalls von der ersten Metall-Elektrode 3 getragen wird, dem aber für die elektrische Funktion der Diode keine Bedeutung zukommt (F i g. 3). Gegebenenfalls kann dieser Randteil 12 vorzugsweise nach Abdeckung des kegelstumpfförmigen Halbleiterkörpers 11 fortgeätzt werden.
Es besteht ohne weiteres die Möglichkeit, die Ätzung, die zu dem die Diode bildenden kegelstumpfförmigen Halbleiterkörper 11 führt, bei der gleichzeitigen Herstellung mehrerer Dioden zeitlich vor der Auftrennung der Halbleiterscheibe 1 in die einzelnen Dioden vorzunehmen. Es besteht außerdem die Möglichkeit, beide Metall-Elektroden 3 und 6 so zu wählen, daß beide einen ohmschen Kontakt mit dem angrenzenden Halbleitermaterial bilden. Dies wird beispielsweise bei der Herstellung einer Gunn-Diode angewandt. Andererseits kann die erste Metall-Elektrode 3 auch ein dotierendes Material enthalten, das bei ihrer Anbringung einen PN-Übergang mit dem angrenzenden Halbleitermaterial — im Beispiel mit dem n + -leitenden GaAs — der Halbleiterschicht 2 bildet. In dieser Weise wird z. B. eine Varaktordiode hergestellt. Schließlich kann durchwegs statt η-leitendem Halbleitermaterial auch p-leitendes Halbleitermaterial, z. B. eine p + -leitende Halbleiterscheibe 1 und eine p-leitende epitaktische Halbleiterschicht 2, verwendet werden.
Die zweite Metall-Elektrode 6 kann auch in Forrr einer die mit den Vertiefungen 5 versehenen Seite der Halbleiterscheibe 1 lückenlos bedeckenden Metallschicht, z. B. durch Aufdampfen oder galvanisch
ϊ aufgebracht werden. In diesem Fall ist eine Ätzmaske 10 unbedingt erforderlich, die einen Teil des Metalles der Elektrode 6 am Grunde der Vertiefung 5 inselartig abdeckt und so bei der folgenden zweiten Ätzung einen kegelstumpfförmigen Halbleiterkörper 11 entstehen läßt (F ig. 4).
Nach der zweiten Ätzung wird eine eventuell verwendete und nicht als zweite Metall-Elektrode 6 dienende Ätzmaske 10 entfernt. Dann wird der Halbleiterkörper mit seiner ersten Metall-Elektrode 3
π an den Metallboden 8 eines Gehäuses befestigt und an seiner zweiten Metall-Elektrode 6 vorwiegend übei einen metallischen Gehäusedeckel in bekannter Weise kontaktiert.
Die Ausführung der einzelnen Vertiefunge;i 5 al:
Gruben ist nur ein Beispiel. Statt einzelner Gruben kanr beispielsweise bei der gleichzeitigen Herstellung mehrerer Halbleiterbauelemente aus einer einzigen Halbleiterscheibe ein Netz von homogenen, sich rasterartig kreuzenden Gräben gewählt werden. Dann wird jeder
21J Graben von zwei Reihen sich unmittelbar gegenüberstehender mesaförmiger Vorsprünge begrenzt, die ir ihren Abmessungen einander gleich sind. Zwischen jt zwei mesaförmigen Vorsprüngen wird je eine Metall-Elektrode 6 am Boden der grabenartigen Vertiefunger
jn 5 angebracht. Jede dieser inselartigen Metall-Elektroden 6 bzw. der sie bedeckenden Ätzmasken 10 führi dann bei der zweiten Ätzung zu einem kegelstumpfför migen Halbleiterkörper 11, der von einem Teil de; ursprünglichen Überganges zwischen der Halbleiterscheibe 1 und der epitaktischen Halbleiterschicht ί durchsetzt ist und der an seinen beiden Endflächen mii je einer Metall-Elektrode 3 bzw. 6 versehen ist.
Hierzu 1 Blatt Zeichnungen

Claims (12)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem eine Halbleiterscheibe an der einen Scheibenfläche mit einer epitaktischen Halb- r> leiterschicht gleichförmig bedeckt, die der Halbleiterscheibe abgewandte Oberfläche der epitaktischen Halbleiterschicht mit einer schichtförmigen ersten Metall-Elektrode bedeckt, die Halbleiterscheibe an der von der epitaktischen Halbleiter- iu schicht abgewandten Scheibenfläche durch eine erste Ätzung abgetragen, auf der dabei gebildeten Oberfläche eine zweite Metall-Elektrode aufgebracht und durch eine zweite Ätzung mit Hilfe einer Ätzmaske das Halbleitermaterial der Halbleiterscheibe und der epitaktischen Halbleiterschicht rings um die Ätzmaske soweit abgetragen sind, daß die dabei entstehende Halbieiteroberfläche und die Übergangsfläche zwischen der Halbleiterscheibe und der epitaktischen Halbleiterschicht sich längs einer geschlossenen Kurve schneiden, dadurch gekennzeichnet, daß bei der ersten Ätzung der Halbleiterscheibe (1) das Halbleitermaterial derart abgetragen wird, daß eine Vertiefung (5) in der Halbleiterscheibe (1) entsteht, daß· in der Vertiefung (5) die Ätzmaske (10) für die zweite Ätzung angebracht und nach der zweiten Ätzung die zweite Metall-Elektrode (6) am Ort der Ätzmaske (10) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekenn- » zeichnet, daß die Ätzmaske (10) der zweiten Ätzung als zweite Metall-Elektrode (6) verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vertiefung (5) mit der Form einer ringsum von Teilen der Halbleiterscheibe (t) « begrenzten Grube, insbesondere mit gleichförmiger Tiefe des Bodens, erzeugt wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vertiefung (5) mit der Form eines die Halbleiterscheibe (1) von der einen bis zur -to anderen Seite durchziehenden Grabens, insbesondere mit gleichförmiger Tiefe des Bodens, erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei der zweiten Ätzung das Halbleitermaterial soweit abgetragen wird, daß rings um die Ätzmaske (10) ein kegelstumpfförmiger Halbleiterkörper aus Halbleiterscheibe (1) und epitaktischer Halbleiterschicht (2) entsteht und ein diesen Kegelstumpf ringförmig umgebender Streifen der Oberfläche der ersten Metall-Elektrode (3) freigelegt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Leitungstyp der Dotierung der epitaktischen Halbleiterschicht (2) und der Halbleiterscheibe (1) derart gewählt wird, daß die epitaktische Halbleiterschicht (2) und die Halbleiterscheibe (1) zusammen einen PN-Übergang bilden.
7. Verfahren nach einem der Ansprüche 1 bis 5, W) dadurch gekennzeichnet, daß der Leitungstyp der Dotierung der epitaktischen Halbleiterschicht (2) und der Halbleiterscheibe (1) derart gewählt wird, daß die epitaktische Halbleiterschicht und die Halbleiterscheibe zusammen einen Übergang zwi- '>'> sehen Halbleiterzonen desselben Leitungstyps, aber unterschiedlicher Dotierungsstärke bilden.
8. Verfahren nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß auf einer Halbleiterscheibe (1) aus n+-leitendem Galliumarsenid eine η-leitende Halbleiterschicht (2) aus Galliumarsenid epitaktisch niedergeschlagen wird, daß diese epitaktische Galliumarsenidschicht (2) mit einer einen gleichrichtenden Halbleiter-Metall-Kontakt bildenden ersten Metall-Elektrode (3) bedeckt und daß die Stärke dieser Metall-Elektrode (3) so groß gewählt wird, daß sie als Träger des Halbleiterbauelementes den mechanischen Beanspruchungen gewachsen ist.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die erste (3) und die zweite (6) Metall-Elektrode, insbesondere unter Verwendung einer Maske, aufgedampft, aufgestäubt, galvanisch oder pyrolytisch abgeschieden werden.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die erste Metall-Elektrode (3) mindestens an der an die epitaktische Halbleiterschicht (2) angrenzenden Seite aus einem Metall wie Cr, Ni, Pt, Mo, Ti und an der von der epitaktischen Halbleiterschicht (2) abgewandten Seite aus einer Silber- und/oder Gold-Legierung, insbesondere mit einem der Metalle der ersten Metaii-Elektrode (3) an der an die epitaktische Halbleiterschicht (2) angrenzenden Seite, hergestellt wird.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß beim Einbau des mit zwei Metall-Elektroden versehenen Halbleiterkörpers in ein Gehäuse die erste Metall-Elektrode (3) mit dem Metallboden des Gehäuses, insbesondere durch Thermokompression, bleibend verbunden wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Ätzung im Innern eines ätzfesten Gehäuses vorgenommen wird.
DE2323438A 1973-05-09 1973-05-09 Verfahren zum Herstellen eines Halbleiterbauelementes Expired DE2323438C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2323438A DE2323438C3 (de) 1973-05-09 1973-05-09 Verfahren zum Herstellen eines Halbleiterbauelementes
US46730074 US3913215A (en) 1973-05-09 1974-05-06 Process for the production of a semiconductor component
DE2422345A DE2422345A1 (de) 1973-05-09 1974-05-08 Verfahren zur herstellung einer halbleitervorrichtung
JP5077674A JPS5017586A (de) 1973-05-09 1974-05-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2323438A DE2323438C3 (de) 1973-05-09 1973-05-09 Verfahren zum Herstellen eines Halbleiterbauelementes

Publications (3)

Publication Number Publication Date
DE2323438A1 DE2323438A1 (de) 1974-11-28
DE2323438B2 true DE2323438B2 (de) 1978-04-27
DE2323438C3 DE2323438C3 (de) 1978-12-21

Family

ID=5880421

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2323438A Expired DE2323438C3 (de) 1973-05-09 1973-05-09 Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (3)

Country Link
US (1) US3913215A (de)
JP (1) JPS5017586A (de)
DE (1) DE2323438C3 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972770A (en) * 1973-07-23 1976-08-03 International Telephone And Telegraph Corporation Method of preparation of electron emissive materials
FR2294549A1 (fr) * 1974-12-09 1976-07-09 Radiotechnique Compelec Procede de realisation de dispositifs optoelectroniques
FR2348574A1 (fr) * 1976-04-16 1977-11-10 Thomson Csf Procede de realisation d'une source d'ondes millimetriques et adaptation d'une telle source a la transmission par guide d'ondes
JPS584815B2 (ja) * 1976-04-27 1983-01-27 三菱電機株式会社 半導体装置の製造方法
US5502002A (en) * 1992-05-21 1996-03-26 Hughes Aircraft Company Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip
US6960490B2 (en) * 2002-03-14 2005-11-01 Epitactix Pty Ltd. Method and resulting structure for manufacturing semiconductor substrates
AUPS112202A0 (en) * 2002-03-14 2002-04-18 Commonwealth Scientific And Industrial Research Organisation Semiconductor manufacture
DE102007038744A1 (de) * 2007-08-16 2009-02-19 Deutsche Cell Gmbh Verfahren zur Herstellung eines Halbleiter-Bauelements, Halbleiter-Bauelement sowie Zwischenprodukt bei der Herstellung desselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519506A (en) * 1963-11-26 1970-07-07 Int Rectifier Corp High voltage semiconductor device
DE1221363B (de) * 1964-04-25 1966-07-21 Telefunken Patent Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
US3523223A (en) * 1967-11-01 1970-08-04 Texas Instruments Inc Metal-semiconductor diodes having high breakdown voltage and low leakage and method of manufacturing
US3689993A (en) * 1971-07-26 1972-09-12 Texas Instruments Inc Fabrication of semiconductor devices having low thermal inpedance bonds to heat sinks

Also Published As

Publication number Publication date
JPS5017586A (de) 1975-02-24
DE2323438A1 (de) 1974-11-28
US3913215A (en) 1975-10-21
DE2323438C3 (de) 1978-12-21

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE112010005626B4 (de) Halbleitervorrichtung
DE2940699A1 (de) Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2755433A1 (de) Strahlungsemittierende halbleiterdiode
DE2839044A1 (de) Halbleiterbauelement mit schottky- sperrschichtuebergang
DE102007009227A1 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE2323438C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP1393383B1 (de) Laterale pin-diode und verfahren zur herstellung derselben
DE19930781B4 (de) Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE3005302A1 (de) Varaktor- oder mischerdiode
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
EP0220469B1 (de) Leistungsthyristor
DE1188209B (de) Halbleiterbauelement
DE1282195B (de) Halbleiterbauelement mit gesinterter Traeger-Zwischenplatte
DE102014103540B4 (de) Halbleiterbauelement und integrierte schaltung
DE1295237B (de) Druckempfindliche Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2028657A1 (de) Halbleiteranordnung
DE2224159A1 (de) Halbleiterdiode
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
EP3882980A2 (de) Stapelförmige hochsperrende iii-v-halbleiterleistungsdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee