WO2023127643A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2023127643A1
WO2023127643A1 PCT/JP2022/047111 JP2022047111W WO2023127643A1 WO 2023127643 A1 WO2023127643 A1 WO 2023127643A1 JP 2022047111 W JP2022047111 W JP 2022047111W WO 2023127643 A1 WO2023127643 A1 WO 2023127643A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
internal electrode
dielectric
layers
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/047111
Other languages
English (en)
French (fr)
Inventor
徹 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202280086256.1A priority Critical patent/CN118451521A/zh
Priority to JP2023570903A priority patent/JPWO2023127643A1/ja
Priority to KR1020247017473A priority patent/KR20240090991A/ko
Publication of WO2023127643A1 publication Critical patent/WO2023127643A1/ja
Priority to US18/661,768 priority patent/US20240296995A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • a multilayer ceramic capacitor is known in which a plurality of dielectric layers made of a ceramic material and a plurality of internal electrode layers are laminated. Further miniaturization, higher capacity, and improved reliability are required for such multilayer ceramic capacitors. Therefore, attempts have been made to reduce the thickness of the dielectric layers, to reduce the thickness of the internal electrode layers, and to increase the number of these layers laminated.
  • Patent Document 1 discloses a problem that short-circuit failure occurs between internal electrode layers when dielectric layers are thinned.
  • Patent Literature 1 discloses an invention that solves this problem and suppresses deterioration in reliability by including a conductive layer between internal electrode layers.
  • a plurality of through holes are formed in the internal electrode layers.
  • Each of the plurality of through-holes is filled with a portion of the adjacent dielectric layer, and it appears that the adjacent dielectric layers are connected. It is called a dielectric connection. If a dielectric connection is formed in the internal electrode layer, the life, ie reliability, of the multilayer ceramic capacitor may be reduced.
  • An object of the present invention is to provide a multilayer ceramic capacitor that suppresses deterioration in reliability.
  • the inventors of the present application have found that electric field concentration occurs in the dielectric connecting portions formed in the internal electrode layers, and as a result, the service life, that is, the reliability, of the multilayer ceramic capacitor is reduced. obtained new knowledge.
  • the inventors of the present application have found that a solid solution in which a metal different from the main component metal of the internal electrode layers, such as Ni, is solid-solved at the interface between the dielectric connecting portion and the internal electrode layers, such as Sn.
  • a new finding was obtained that the formation of the layers suppresses the concentration of the electric field and, as a result, suppresses the deterioration of the life, ie reliability, of the multilayer ceramic capacitor.
  • a laminated ceramic capacitor according to the present invention is a laminated ceramic capacitor in which a plurality of dielectric layers made of a ceramic material and a plurality of internal electrode layers are laminated, wherein each of the plurality of internal electrode layers is a first and each of the plurality of internal electrode layers is filled with a portion of the adjacent dielectric layer penetrating in the stacking direction to connect the adjacent dielectric layers.
  • a plurality of dielectric connecting portions are formed, and a solid solution layer in which a second metal different from the first metal is solid-dissolved is formed at an interface between the dielectric connecting portion and the internal electrode layer.
  • the content of the second metal in the solid solution layer is 0.1 mol % or more and 10 mol % or less with respect to 100 mol of the first metal.
  • FIG. 1 is a perspective view showing a laminated ceramic capacitor according to this embodiment
  • FIG. FIG. 2 is a sectional view (LT section) taken along the line II-II of the multilayer ceramic capacitor shown in FIG. 1
  • FIG. 2 is a sectional view (WT section) taken along line III-III of the multilayer ceramic capacitor shown in FIG. 1
  • 3 is an enlarged cross-sectional view of the IV portion of the multilayer ceramic capacitor shown in FIG. 2
  • FIG. FIG. 3 is an enlarged cross-sectional view of a V portion of the multilayer ceramic capacitor shown in FIG. 2;
  • FIG. 1 is a perspective view showing a laminated ceramic capacitor according to the present embodiment
  • FIG. 2 is a sectional view taken along line II-II of the laminated ceramic capacitor shown in FIG. 1, and FIG. It is the III-III line sectional view of a capacitor.
  • a laminated ceramic capacitor 1 shown in FIGS. 1 to 3 includes a laminated body 10 and external electrodes 40 .
  • External electrode 40 includes a first external electrode 41 and a second external electrode 42 .
  • the X direction is the length direction L of the multilayer ceramic capacitor 1 and the multilayer body 10
  • the Y direction is the width direction W of the multilayer ceramic capacitor 1 and the multilayer body 10
  • the Z direction is the lamination of the multilayer ceramic capacitor 1 and the multilayer body 10.
  • direction T. 2 is also called the LT section
  • the section shown in FIG. 3 is also called the WT section.
  • length direction L, width direction W, and stacking direction T are not necessarily orthogonal to each other, and may intersect each other.
  • the laminate 10 has a substantially rectangular parallelepiped shape, and includes a first main surface TS1 and a second main surface TS2 facing in the lamination direction T, and a first side surface WS1 and a second side surface WS2 facing in the width direction W. , a first end surface LS1 and a second end surface LS2 facing each other in the length direction L. As shown in FIG.
  • a corner is a portion where three surfaces of the laminate 10 intersect, and a ridge is a portion where two surfaces of the laminate 10 intersect.
  • the laminate 10 has a plurality of dielectric layers 20 and a plurality of internal electrode layers 30 laminated in the lamination direction T. As shown in FIGS. In addition, the laminate 10 has, in the stacking direction T, an inner layer portion 100, and a first outer layer portion 101 and a second outer layer portion 102 which are arranged to sandwich the inner layer portion 100 therebetween.
  • the inner layer section 100 includes a portion of the multiple dielectric layers 20 and multiple internal electrode layers 30 .
  • a plurality of internal electrode layers 30 are arranged facing each other with the dielectric layers 20 interposed therebetween.
  • the inner layer portion 100 is a portion that generates capacitance and substantially functions as a capacitor.
  • the first outer layer portion 101 is arranged on the first main surface TS1 side of the laminate 10, and the second outer layer portion 102 is arranged on the second main surface TS2 side of the laminate 10. More specifically, the first outer layer portion 101 is arranged between the internal electrode layer 30 closest to the first main surface TS1 among the plurality of internal electrode layers 30 and the first main surface TS1. , the second outer layer portion 102 is arranged between the internal electrode layer 30 closest to the second main surface TS2 among the plurality of internal electrode layers 30 and the second main surface TS2.
  • the first outer layer portion 101 and the second outer layer portion 102 do not include the internal electrode layer 30, and include portions of the plurality of dielectric layers 20 other than the portion for the inner layer portion 100, respectively.
  • the first outer layer portion 101 and the second outer layer portion 102 are portions that function as protective layers for the inner layer portion 100 .
  • a dielectric ceramic containing BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like as a main component can be used.
  • a Mn compound, an Fe compound, a Cr compound, a Co compound, a Ni compound, or the like may be added as an accessory component.
  • the thickness of the dielectric layer 20 is not particularly limited, it is preferably 0.40 ⁇ m or more and 0.50 ⁇ m or less, more preferably 0.40 ⁇ m or more and 0.45 ⁇ m or less.
  • the number of dielectric layers 20 is not particularly limited, but is preferably 100 or more and 2000 or less, for example.
  • the number of dielectric layers 20 is the total number of dielectric layers in the inner layer portion and the number of dielectric layers in the outer layer portion.
  • the multiple internal electrode layers 30 include multiple first internal electrode layers 31 and multiple second internal electrode layers 32 .
  • the plurality of first internal electrode layers 31 and the plurality of second internal electrode layers 32 are alternately arranged in the stacking direction T of the stack 10 .
  • the first internal electrode layer 31 includes a counter electrode portion 311 and a lead electrode portion 312
  • the second internal electrode layer 32 includes a counter electrode portion 321 and a lead electrode portion 322 .
  • the counter electrode portion 311 and the counter electrode portion 321 face each other in the stacking direction T of the laminate 10 with the dielectric layer 20 interposed therebetween.
  • the shape of the counter electrode portion 311 and the counter electrode portion 321 is not particularly limited, and may be, for example, a substantially rectangular shape.
  • the counter electrode portion 311 and the counter electrode portion 321 are portions that generate capacitance and substantially function as capacitors.
  • the extraction electrode portion 312 extends from the counter electrode portion 311 toward the first end face LS1 of the laminate 10 and is exposed at the first end face LS1.
  • the extraction electrode portion 322 extends from the counter electrode portion 321 toward the second end surface LS2 of the laminate 10 and is exposed at the second end surface LS2.
  • the shape of the extraction electrode portion 312 and the extraction electrode portion 322 is not particularly limited, and may be, for example, a substantially rectangular shape.
  • the first internal electrode layer 31 is connected to the first external electrode 41, and the first internal electrode layer 31 and the second end face LS2 of the laminate 10, that is, the second external electrode 42, are connected.
  • the second internal electrode layer 32 is connected to the second external electrode 42, and between the second internal electrode layer 32 and the first end surface LS1 of the laminate 10, that is, the first external electrode 41, there is a gap in
  • the first internal electrode layer 31 and the second internal electrode layer 32 contain metal Ni as a main component.
  • the first internal electrode layer 31 and the second internal electrode layer 32 are formed of metals such as Cu, Ag, Pd, or Au, or alloys containing at least one of these metals, such as Ag—Pd alloys. , may be included as a main component, or may be included as a component other than the main component.
  • the first internal electrode layer 31 and the second internal electrode layer 32 may contain dielectric particles having the same composition as the ceramic contained in the dielectric layer 20 as a component other than the main component.
  • the metal of the main component is defined as the metal component with the highest weight percentage.
  • the thickness of the first internal electrode layer 31 and the second internal electrode layer 32 is not particularly limited, but is preferably 0.30 ⁇ m or more and 0.40 ⁇ m or less, and preferably 0.30 ⁇ m or more and 0.35 ⁇ m or less. more preferred.
  • the number of the first internal electrode layers 31 and the second internal electrode layers 32 is not particularly limited, but is preferably 10 or more and 1000 or less.
  • the laminate 10 includes, in the width direction W, an electrode facing portion W30 facing the internal electrode layers 30, and a first side gap portion WG1 and a first side gap portion WG1 arranged to sandwich the electrode facing portion W30. 2 side gap portions WG2.
  • the first side gap portion WG1 is located between the electrode facing portion W30 and the first side surface WS1
  • the second side gap portion WG2 is located between the electrode facing portion W30 and the second side surface WS2. do.
  • first side gap portion WG1 is located between the end of the internal electrode layer 30 on the side of the first side surface WS1 and the first side surface WS1
  • second side gap portion WG2 is It is located between the end of the internal electrode layer 30 on the side of the second side surface WS2 and the second side surface WS2.
  • the first side gap portion WG1 and the second side gap portion WG2 do not include the internal electrode layers 30, and include only the dielectric layers 20.
  • the first side gap portion WG1 and the second side gap portion WG2 are portions that function as protective layers for the internal electrode layers 30 .
  • the first side gap portion WG1 and the second side gap portion WG2 are also referred to as W gaps.
  • the laminate 10 includes, in the length direction L, an electrode facing portion L30 where the first internal electrode layer 31 and the second internal electrode layer 32 of the internal electrode layer 30 face each other, and a first end gap portion LG1 and a second end gap portion LG2.
  • the first end gap portion LG1 is located between the electrode facing portion L30 and the first end surface LS1
  • the second end gap portion LG2 is located between the electrode facing portion L30 and the second end surface LS2. do. More specifically, the first end gap portion LG1 is located between the end of the second internal electrode layer 32 on the side of the first end surface LS1 and the first end surface LS1.
  • LG2 is located between the end of the first internal electrode layer 31 on the second end surface LS2 side and the second end surface LS2.
  • the first end gap portion LG1 does not include the second internal electrode layer 32 and includes the first internal electrode layer 31 and the dielectric layer 20, and the second end gap portion LG2 includes the first internal electrode layer 31 and the dielectric layer 20. 31 but includes the second internal electrode layer 32 and the dielectric layer 20 .
  • the first end gap portion LG1 is a portion that functions as a lead electrode portion to the first end surface LS1 of the first internal electrode layer 31, and the second end gap portion LG2 is a portion that functions as the second internal electrode layer 32. This is a portion that functions as a lead-out electrode portion to the second end surface LS2 of the .
  • the first end gap portion LG1 and the second end gap portion LG2 are also called L gaps.
  • the counter electrode portion 311 of the first internal electrode layer 31 and the counter electrode portion 321 of the second internal electrode layer 32 are positioned in the electrode facing portion L30. Further, the extraction electrode portion 312 of the first internal electrode layer 31 described above is located in the first end gap portion LG1, and the extraction electrode portion 312 of the second internal electrode layer 32 described above is located in the second end gap portion LG2. An extraction electrode portion 322 is located.
  • the thickness in the stacking direction T is preferably 0.10 mm or more and 0.50 mm or less.
  • each value may be an average value of measured values at a plurality of locations in the length direction, or may be an average value of measured values at a plurality of locations in the stacking direction.
  • each value may be an average value of measured values at a plurality of locations in the length direction or width direction.
  • a method of measuring the length of the laminate 10 for example, there is a method of observing the LT cross section near the center in the width direction of the laminate exposed by polishing with a scanning electron microscope.
  • each value may be an average value of measured values at a plurality of locations in the stacking direction.
  • each value may be an average value of measured values at a plurality of locations in the stacking direction.
  • the external electrode 40 includes a first external electrode 41 and a second external electrode 42 .
  • the first external electrode 41 is arranged on the first end surface LS1 of the laminate 10 and connected to the first internal electrode layer 31 .
  • the first external electrode 41 may extend from the first end surface LS1 to part of the first main surface TS1 and part of the second main surface TS2. Also, the first external electrode 41 may extend from the first end surface LS1 to a portion of the first side surface WS1 and a portion of the second side surface WS2.
  • the second external electrode 42 is arranged on the second end face LS2 of the laminate 10 and connected to the second internal electrode layer 32 .
  • the second external electrode 42 may extend from the second end surface LS2 to part of the first principal surface TS1 and part of the second principal surface TS2. Also, the second external electrode 42 may extend from the second end surface LS2 to a portion of the first side surface WS1 and a portion of the second side surface WS2.
  • the first external electrode 41 has a first underlying electrode layer 415 and a first plating layer 416
  • the second external electrode 42 has a second underlying electrode layer 425 and a second plating layer 426.
  • the first external electrode 41 may be composed of the first plated layer 416 only
  • the second external electrode 42 may be composed of the second plated layer 426 only.
  • the first base electrode layer 415 and the second base electrode layer 425 may be fired layers containing metal and glass.
  • glass include glass components containing at least one selected from B, Si, Ba, Mg, Al, Li, and the like.
  • borosilicate glass can be used.
  • the metal contains Cu as a main component.
  • the metal may contain at least one selected from metals such as Ni, Ag, Pd, or Au, or alloys such as Ag—Pd alloys as a main component, or may contain as a component other than the main component. It's okay.
  • the sintered layer is a layer obtained by applying a conductive paste containing metal and glass to the laminate by a dip method and then sintering it.
  • the firing may be performed after firing the internal electrode layers, or may be performed simultaneously with the firing of the internal electrode layers. Also, the fired layer may be a plurality of layers.
  • the first base electrode layer 415 and the second base electrode layer 425 may be resin layers containing conductive particles and thermosetting resin.
  • the resin layer may be formed on the fired layer described above, or may be formed directly on the laminate without forming the fired layer.
  • the resin layer is a layer obtained by applying a conductive paste containing conductive particles and a thermosetting resin to the laminate by a coating method and firing the layer.
  • the firing may be performed after firing the internal electrode layers, or may be performed simultaneously with the firing of the internal electrode layers.
  • the resin layer may be a plurality of layers.
  • each layer of the first base electrode layer 415 and the second base electrode layer 425 as the fired layer or resin layer is not particularly limited, and may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the first base electrode layer 415 and the second base electrode layer 425 may be thin film layers of 1 ⁇ m or less formed by a thin film forming method such as a sputtering method or a vapor deposition method and having metal particles deposited thereon.
  • the first plating layer 416 covers at least part of the first base electrode layer 415
  • the second plating layer 426 covers at least part of the second base electrode layer 425 .
  • the first plating layer 416 and the second plating layer 426 contain at least one selected from metals such as Cu, Ni, Ag, Pd, and Au, and alloys such as Ag—Pd alloys, for example.
  • Each of the first plating layer 416 and the second plating layer 426 may be formed of multiple layers.
  • a two-layer structure of Ni plating and Sn plating is preferred.
  • the Ni plating layer can prevent the base electrode layer from being eroded by solder when mounting the ceramic electronic component, and the Sn plating layer improves the wettability of the solder when mounting the ceramic electronic component. , can be easily implemented.
  • each layer of the first plating layer 416 and the second plating layer 426 is not particularly limited, and may be 1 ⁇ m or more and 10 ⁇ m or less.
  • FIG. 4 is an enlarged cross-sectional view of the IV portion of the multilayer ceramic capacitor shown in FIG.
  • the through-holes 30A are filled with a portion of the adjacent dielectric layers 20 and 20 and appear to be connected to the adjacent dielectric layers 20 and 20.
  • the through-holes are referred to as dielectric connecting portions 30A.
  • each of the internal electrode layers 30 is formed with a plurality of dielectric coupling portions 30A.
  • the dielectric connecting portion 30A is formed in the internal electrode layer 30, electric field concentration occurs at the dielectric connecting portion 30A, and the life, ie reliability, of the multilayer ceramic capacitor 1 may be reduced.
  • a solid-solution layer in which the main component metal of the internal electrode layer 30, such as Ni, and the subcomponent metal, such as Sn, are segregated and solid-solved. 30B are formed.
  • a solid solution layer 30B is formed at the interface between the internal electrode layer 30 and the dielectric connecting portion 30A.
  • Sn segregates and forms a solid solution.
  • At least one of Sn, In, Ga, Zn, Bi, Pb, Fe, V, Y, and Cu may be used as the metal that dissolves in the solid solution layer 30B.
  • the insulating properties are improved in the vicinity of the edge of the dielectric connecting portion 30A where the solid-solution layer 30B is formed. Concentration of the electric field can be suppressed in the body connecting portion 30A. Therefore, it is possible to suppress the deterioration of the life of the multilayer ceramic capacitor 1, that is, the reliability.
  • the content (molar ratio) of the subcomponent metal such as Sn in the solid solution layer 30B is preferably 0.1 mol % or more and 10 mol % or less with respect to 100 mol of the main component metal of the internal electrode layer 30, such as Ni. It is more preferably 0.2 mol % or more and 2.5 mol % or less.
  • the content of the subcomponent metal such as Sn in the solid solution layer 30B is less than 0.1 mol%, the above effect of containing the subcomponent metal such as Sn is small.
  • the content of the subcomponent metal such as Sn in the solid solution layer 30B exceeds 10 mol %, the melting point of the internal electrode layer 30 is lowered, and the main component metal of the internal electrode layer 30, such as Ni, is beaded.
  • the main component metal for example Ni
  • the internal electrode layer 30 locally thickens
  • the dielectric layer 20 locally thins
  • the electric field strength The effect of containing the component metal is canceled.
  • the content mol % (molar ratio) of the subcomponent metal such as Sn in the solid solution layer 30B with respect to 100 mol of the main component metal in the internal electrode layer 30, for example, Ni, the central portion in the stacking direction T, the width direction W This is a value obtained by measuring 10 points of the interface at the central portion and the central portion in the length direction L by TEM analysis and averaging the values.
  • one or more dielectric connection portions 30A are formed per 100 ⁇ m per internal electrode layer 30 .
  • a method for measuring the number of dielectric connection portions 30A an image is taken with an optical microscope or an SEM at a viewing angle at which internal electrodes of 100 ⁇ m or more are included, and images are taken at equal intervals in three fields of view in the stacking direction.
  • the number of dielectric connecting portions 30A is measured for each field of view, and the number of the three fields of view is averaged to find the average number.
  • the average value of the number of dielectric connection portions 30A in the three fields of view of the desired internal electrode layer 30 is taken as the average number of dielectric connection portions 30A of the plurality of internal electrode layers 30 of the multilayer ceramic capacitor 1 .
  • the thickness of the solid solution layer 30B is preferably 1 nm or more and 20 nm or less.
  • the method for measuring the thickness of the solid solution layer 30B is not particularly limited. An example using electron microscopy (TEM) is given below.
  • the dielectric layers 20 are electrolytically stripped from desired internal electrode layers 30 in the vicinity of the center in the stacking direction T of the stack 10 .
  • the peeling part in the lamination direction T of the laminated body 10 is not limited to this. Using, for example, SEM-EDX, three fields of view each having a size of, for example, 50 ⁇ m ⁇ 50 ⁇ m are imaged near the center of the desired internal electrode layer 30 .
  • the image pick-up location in the plane of the internal electrode layer 30 and the size of the field of view are not limited to these.
  • measure the thickness of each of the solid solution layers 30B of subcomponent metal such as Sn in the vicinity of the dielectric coupling portion 30A average the thickness of all the solid solution layers 30B for each field of view, and The thickness of the field is averaged to obtain the average thickness.
  • the average thickness of the solid solution layers 30B in the three fields of view of the desired internal electrode layers 30 is taken as the average thickness of the solid solution layers 30B of the plurality of internal electrode layers 30 of the multilayer ceramic capacitor 1 .
  • the solid solution layer 30B preferably covers at least 75% or more of the periphery of the dielectric connecting portion 30A.
  • the method for measuring the coverage of the solid solution layer 30B is not particularly limited, but for example, wavelength dispersive X-ray analysis (WDX) or energy dispersive X-ray analysis (EDX), scanning electron microscope (SEM) or transmission type An example using electron microscopy (TEM) is given below.
  • the dielectric layers 20 are electrolytically stripped from desired internal electrode layers 30 in the vicinity of the center in the stacking direction T of the stack 10 .
  • the peeling part in the lamination direction T of the laminated body 10 is not limited to this.
  • the image pick-up location in the plane of the internal electrode layer 30 and the size of the field of view are not limited to these.
  • measure the coverage of each of the solid solution layers 30B of subcomponent metal such as Sn in the vicinity of the dielectric coupling portion 30A average the coverage of all the solid solution layers 30B for each field of view, and The coverage of the field of view is averaged to obtain the average coverage.
  • the average value of the coverage of the solid solution layers 30B in the three fields of view of the desired internal electrode layers 30 is taken as the average coverage of the solid solution layers 30B of the plurality of internal electrode layers 30 of the multilayer ceramic capacitor 1 .
  • the thinning of the dielectric layer 20 may increase the strength of the electric field applied per layer, reducing the life, ie reliability, of the multilayer ceramic capacitor 1 .
  • a solid-solution layer 30C may be formed at the boundary between the dielectric layer 20 and the internal electrode layer 30 as well, in which a subcomponent metal such as Sn is segregated and solid-solved.
  • a solid-solution layer 30C of a subcomponent metal such as Sn may be formed also at the interface between the internal electrode layer 30 and the dielectric layer 20 .
  • the content of the subcomponent metal such as Sn in the solid solution layer 30B is higher than the content of the subcomponent metal such as Sn in the solid solution layer 30C.
  • dielectric layer 20 When the solid-solution layer 30C of a subcomponent metal such as Sn is formed at the interface with the dielectric layer 20, the insulating properties at the interface with the dielectric layer 20 on which the solid-solution layer 30C is formed are improved. At 20, an increase in electric field strength can be suppressed. Therefore, it is possible to suppress the deterioration of the life of the multilayer ceramic capacitor 1, that is, the reliability. ⁇ dielectric layer>> Next, the dielectric layer 20 will be further described. 5 is an enlarged cross-sectional view of the V portion of the multilayer ceramic capacitor shown in FIG. 2. FIG. As shown in FIG. 5, dielectric layer 20 includes a plurality of dielectric grains 20A.
  • the dielectric grains 20A are, as described above, barium titanate-based ceramics such as perovskite compounds containing Ba and Ti.
  • the dielectric grains 20A may contain at least one of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu and Y as an accessory component.
  • the above-described auxiliary component metal such as Sn may be solid-dissolved at the interfaces 20B of the dielectric grains 20A.
  • a method for manufacturing the laminated ceramic capacitor 1 described above will be described.
  • the dielectric sheet contains Sn.
  • an insulator sheet containing core-shell structure dielectric grain particles coated on the surface with Sn is used.
  • the dielectric sheet and the conductive paste contain a binder and a solvent. Known materials can be used as the binder and solvent.
  • an internal electrode pattern is formed on the dielectric sheet by printing a conductive paste on the dielectric sheet, for example, in a predetermined pattern.
  • a method for forming the internal electrode pattern screen printing, gravure printing, or the like can be used.
  • a predetermined number of dielectric sheets for the second outer layer portion 102 on which the internal electrode pattern is not printed are laminated.
  • Dielectric sheets for the inner layer section 100 on which the internal electrode pattern is printed are successively laminated thereon.
  • a predetermined number of dielectric sheets for the first outer layer section 101 on which the internal electrode pattern is not printed are laminated thereon. Thereby, a laminated sheet is produced.
  • the laminated sheet is pressed in the lamination direction by means of isostatic pressing or the like to produce a laminated block.
  • the laminated block is cut into a predetermined size to cut out laminated chips. At this time, the corners and ridges of the laminated chips are rounded by barrel polishing or the like.
  • the firing temperature is preferably 900° C. or more and 1400° C. or less, although it depends on the materials of the dielectric and internal electrodes.
  • a plurality of dielectric connecting portions 30A are formed in the internal electrode layers 30, and Sn derived from the dielectric layers 20 is segregated and solid-dissolved at the interfaces between the dielectric connecting portions 30A and the internal electrode layers 30.
  • a solution layer 30B is formed.
  • a solid solution layer 30C may be formed in which Sn derived from the dielectric layer 20 is segregated and dissolved. Further, Sn may remain at the interfaces 20B of the dielectric grains 20A of the dielectric layer 20, that is, Sn may segregate and form a solid solution.
  • the first base electrode layer 415 is formed on the first end face LS1.
  • a second base electrode layer 425 is formed on the second end face LS2.
  • the firing temperature is preferably 600° C. or higher and 900° C. or lower.
  • the first base electrode layer 415 and the second base electrode layer 415 which are resin layers, are formed by applying a conductive paste containing conductive particles and a thermosetting resin by a coating method and baking the paste.
  • the layer 425 may be formed, or the first base electrode layer 415 and the second base electrode layer 425 which are thin films may be formed by a thin film formation method such as a sputtering method or an evaporation method.
  • a first plated layer 416 is formed on the surface of the first base electrode layer 415 to form the first external electrode 41, and a second plated layer 426 is formed on the surface of the second base electrode layer 425. Then, the second external electrodes 42 are formed.
  • the laminated ceramic capacitor 1 described above is obtained.
  • a plurality of dielectric coupling portions 30A are formed in the internal electrode layers 30 by thinning the internal electrode layers 30, for example.
  • a solid-solution layer 30B is formed in which a main component metal of the internal electrode layer 30, such as Ni, and a subcomponent metal, such as Sn, are solid-dissolved.
  • the insulating properties are improved in the vicinity of the edge of the dielectric connecting portion 30A where the solid solution layer 30B is formed, and the concentration of the electric field in the dielectric connecting portion 30A can be suppressed. Therefore, it is possible to suppress the deterioration of the life of the multilayer ceramic capacitor 1, that is, the reliability.
  • the multilayer ceramic capacitor 1 of the present embodiment even if the interface between the internal electrode layer 30 and the dielectric layer 20 is formed with a solid-solution layer 30C in which a subcomponent metal, for example, Sn is dissolved, good.
  • the content of the subcomponent metal such as Sn in the solid solution layer 30B is higher than the content of the subcomponent metal such as Sn in the solid solution layer 30C. This improves the insulation at the interface with the dielectric layer 20 on which the solid solution layer 30C is formed, and can suppress an increase in the electric field intensity due to the thinning of the dielectric layer 20, for example. Therefore, it is possible to suppress the deterioration of the life of the multilayer ceramic capacitor 1, that is, the reliability.
  • a method of manufacturing a multilayer ceramic capacitor a method of applying a dielectric to the side gaps on the side surfaces WS1 and WS2 in the width direction W of the multilayer body 10 afterward may be applied.
  • both ends of the internal electrode layers in the width direction W are aligned (with an error of 5 ⁇ m, for example).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

信頼性の低下を抑制する積層セラミックコンデンサを提供する。積層セラミックコンデンサ１は、セラミック材料からなる複数の誘電体層２０と複数の内部電極層３０とが積層された積層セラミックコンデンサであって、複数の内部電極層３０の各々は、第１の金属を主成分として含んでおり、複数の内部電極層３０の各々には、積層方向に貫通し、隣接する誘電体層２０の一部が充填され、隣接する誘電体層２０を連結する複数の誘電体連結部３０Ａが形成されており、誘電体連結部３０Ａと内部電極層３０との界面には、第１の金属と異なる第２の金属が固溶した固溶層３０Ｂが形成されている。固溶層３０Ｂにおける第２の金属の含有量は、第１の金属１００ｍｏｌに対して０．１ｍｏｌ％以上１０ｍｏｌ％以下である。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサが知られている。このような積層セラミックコンデンサにおいて、更なる小型化、高容量化、および信頼性の向上が求められている。このため、誘電体層の薄層化、内部電極層の薄層化、およびこれらの層の積層数の増加が試みられている。
　特許文献１には、誘電体層が薄層化されると、内部電極層の間の短絡不良が生じる課題が開示されている。そして、特許文献１には、内部電極層の間に導電層を含むことにより、この課題を解決し、信頼性の低下を抑制する発明が開示されている。
特開２０１３－４２１１０号公報
　ところで、内部電極層が薄層化されると、内部電極層に複数の貫通孔（誘電体連結部）が形成される。複数の貫通孔の各々には、隣接する誘電体層の一部が充填され、隣接する誘電体層が連結されるようにみえることから、本出願では、内部電極層に形成される貫通孔を誘電体連結部と称する。内部電極層に誘電体連結部が形成されると、積層セラミックコンデンサの寿命、すなわち信頼性、が低下することがある。
　本発明は、信頼性の低下を抑制する積層セラミックコンデンサを提供することを目的とする。
　本願発明者らは、鋭意検討の結果、内部電極層に形成された誘電体連結部において電界の集中が生じてしまい、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、が低下してしまうとの新たな知見を得た。そして、本願発明者らは、鋭意検討の結果、誘電体連結部と内部電極層との界面に、内部電極層の主成分金属、例えばＮｉ、と異なる金属、例えばＳｎ、が固溶した固溶層が形成されることにより、電界の集中が抑制され、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、の低下が抑制されるとの新たな知見を得た。
　そこで、本発明に係る積層セラミックコンデンサは、セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサであって、前記複数の内部電極層の各々は、第１の金属を主成分として含んでおり、前記複数の内部電極層の各々には、前記積層方向に貫通し、隣接する前記誘電体層の一部が充填され、隣接する前記誘電体層を連結する複数の誘電体連結部が形成されており、前記誘電体連結部と前記内部電極層との界面には、前記第１の金属と異なる第２の金属が固溶した固溶層が形成されている。前記固溶層における前記第２の金属の含有量は、前記第１の金属１００ｍｏｌに対して０．１ｍｏｌ％以上１０ｍｏｌ％以下である。
　本発明によれば、積層セラミックコンデンサの信頼性の低下を抑制することができる。
本実施形態に係る積層セラミックコンデンサを示す斜視図である。 図１に示す積層セラミックコンデンサのII-II線断面図（ＬＴ断面）である。 図１に示す積層セラミックコンデンサのIII-III線断面図（ＷＴ断面）である。 図２に示す積層セラミックコンデンサのIV部分の拡大断面図である。 図２に示す積層セラミックコンデンサのV部分の拡大断面図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。
<積層セラミックコンデンサ>
　図１は、本実施形態に係る積層セラミックコンデンサを示す斜視図であり、図２は、図１に示す積層セラミックコンデンサのII-II線断面図であり、図３は、図１に示す積層セラミックコンデンサのIII-III線断面図である。図１～図３に示す積層セラミックコンデンサ１は、積層体１０と外部電極４０とを備える。外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
　図１～図３には、ＸＹＺ直交座標系が示されている。Ｘ方向は積層セラミックコンデンサ１および積層体１０の長さ方向Ｌであり、Ｙ方向は積層セラミックコンデンサ１および積層体１０の幅方向Ｗであり、Ｚ方向は積層セラミックコンデンサ１および積層体１０の積層方向Ｔである。これにより、図２に示す断面はＬＴ断面とも称され、図３に示す断面はＷＴ断面とも称される。
　なお、長さ方向Ｌ、幅方向Ｗおよび積層方向Ｔは、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。
　積層体１０は、略直方体形状であり、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する。
　積層体１０の角部および稜線部には、丸みがつけられていると好ましい。角部は、積層体１０の３面が交る部分であり、稜線部は、積層体１０の２面が交る部分である。
　図２および図３に示すように、積層体１０は、積層方向Ｔに積層された複数の誘電体層２０と複数の内部電極層３０とを有する。また、積層体１０は、積層方向Ｔにおいて、内層部１００と、内層部１００を挟み込むように配置された第１の外層部１０１および第２の外層部１０２とを有する。
　内層部１００は、複数の誘電体層２０の一部と複数の内部電極層３０とを含む。内層部１００では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１００は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
　第１の外層部１０１は、積層体１０の第１の主面ＴＳ１側に配置されており、第２の外層部１０２は、積層体１０の第２の主面ＴＳ２側に配置されている。より具体的には、第１の外層部１０１は、複数の内部電極層３０のうち第１の主面ＴＳ１に最も近い内部電極層３０と第１の主面ＴＳ１との間に配置されており、第２の外層部１０２は、複数の内部電極層３０のうち第２の主面ＴＳ２に最も近い内部電極層３０と第２の主面ＴＳ２との間に配置されている。第１の外層部１０１および第２の外層部１０２は、内部電極層３０を含まず、複数の誘電体層２０のうち内層部１００のための一部以外の部分をそれぞれ含む。第１の外層部１０１および第２の外層部１０２は、内層部１００の保護層として機能する部分である。
　誘電体層２０の材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３等を主成分として含む誘電体セラミックを用いることができる。また、誘電体層２０の材料としては、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、またはＮｉ化合物等を副成分として添加されてもよい。
　誘電体層２０の厚さは、特に限定されないが、例えば０．４０μｍ以上０．５０μｍ以下であると好ましく、０．４０μｍ以上０．４５μｍ以下であるとより好ましい。誘電体層２０の枚数は、特に限定されないが、例えば１００枚以上２０００枚以下であると好ましい。なお、この誘電体層２０の枚数は、内層部の誘電体層の枚数と外層部の誘電体層の枚数との総数である。
　複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を含む。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに交互に配置されている。
　第１の内部電極層３１は、対向電極部３１１と引出電極部３１２とを含み、第２の内部電極層３２は、対向電極部３２１と引出電極部３２２とを含む。
　対向電極部３１１と対向電極部３２１とは、積層体１０の積層方向Ｔにおいて誘電体層２０を介して互いに対向している。対向電極部３１１および対向電極部３２１の形状は、特に限定されず、例えば略矩形状であればよい。対向電極部３１１と対向電極部３２１とは、静電容量を発生させ実質的にコンデンサとして機能する部分である。
　引出電極部３１２は、対向電極部３１１から積層体１０の第１の端面ＬＳ１に向けて延在し、第１の端面ＬＳ１において露出している。引出電極部３２２は、対向電極部３２１から積層体１０の第２の端面ＬＳ２に向けて延在し、第２の端面ＬＳ２において露出している。引出電極部３１２および引出電極部３２２の形状は、特に限定されず、例えば略矩形状であればよい。
　これにより、第１の内部電極層３１は第１の外部電極４１に接続され、第１の内部電極層３１と、積層体１０の第２の端面ＬＳ２、すなわち第２の外部電極４２、との間にはギャップが存在する。また、第２の内部電極層３２は第２の外部電極４２に接続され、第２の内部電極層３２と、積層体１０の第１の端面ＬＳ１、すなわち第１の外部電極４１、との間にはギャップが存在する。
　第１の内部電極層３１および第２の内部電極層３２は、金属Ｎｉを主成分として含む。また、第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｃｕ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。更に、第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０に含まれるセラミックと同一組成系の誘電体の粒子を主成分以外の成分として含んでいてもよい。なお、本明細書において、主成分の金属とは、最も重量％が高い金属成分であると定める。
　第１の内部電極層３１および第２の内部電極層３２の厚さは、特に限定されないが、例えば０．３０μｍ以上０．４０μｍ以下であると好ましく、０．３０μｍ以上０．３５μｍ以下であるとより好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、特に限定されないが、例えば１０枚以上１０００枚以下であると好ましい。
　図３に示すように、積層体１０は、幅方向Ｗにおいて、内部電極層３０が対向する電極対向部Ｗ３０と、電極対向部Ｗ３０を挟み込むように配置された第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２とを有する。第１のサイドギャップ部ＷＧ１は、電極対向部Ｗ３０と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、電極対向部Ｗ３０と第２の側面ＷＳ２との間に位置する。より具体的には、第１のサイドギャップ部ＷＧ１は、内部電極層３０の第１の側面ＷＳ１側の端と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、内部電極層３０の第２の側面ＷＳ２側の端と第２の側面ＷＳ２との間に位置する。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０を含まず、誘電体層２０のみを含む。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０の保護層として機能する部分である。なお、第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、Ｗギャップともいう。
　図２に示すように、積層体１０は、長さ方向Ｌにおいて、内部電極層３０の第１の内部電極層３１と第２の内部電極層３２とが対向する電極対向部Ｌ３０と、第１のエンドギャップ部ＬＧ１と、第２のエンドギャップ部ＬＧ２とを有する。第１のエンドギャップ部ＬＧ１は、電極対向部Ｌ３０と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、電極対向部Ｌ３０と第２の端面ＬＳ２との間に位置する。より具体的には、第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２の第１の端面ＬＳ１側の端と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１の第２の端面ＬＳ２側の端と第２の端面ＬＳ２との間に位置する。第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２を含まず、第１の内部電極層３１および誘電体層２０を含み、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１を含まず、第２の内部電極層３２および誘電体層２０を含む。第１のエンドギャップ部ＬＧ１は、第１の内部電極層３１の第１の端面ＬＳ１への引出電極部として機能する部分であり、第２のエンドギャップ部ＬＧ２は、第２の内部電極層３２の第２の端面ＬＳ２への引出電極部として機能する部分である。第１のエンドギャップ部ＬＧ１および第２のエンドギャップ部ＬＧ２は、Ｌギャップともいう。
　なお、電極対向部Ｌ３０には、上述した第１の内部電極層３１の対向電極部３１１および第２の内部電極層３２の対向電極部３２１が位置する。また、第１のエンドギャップ部ＬＧ１には、上述した第１の内部電極層３１の引出電極部３１２が位置し、第２のエンドギャップ部ＬＧ２には、上述した第２の内部電極層３２の引出電極部３２２が位置する。
　上述した積層体１０の寸法は、特に限定されないが、例えば長さ方向Ｌの長さが０．０５ｍｍ以上１．００ｍｍ以下であり、幅方向Ｗの幅が０．１０ｍｍ以上０．５０ｍｍ以下であり、積層方向Ｔの厚さが０．１０ｍｍ以上０．５０ｍｍ以下であると好ましい。
　なお、誘電体層２０および内部電極層３０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向の複数個所の測定値の平均値であってもよいし、更に積層方向の複数個所の測定値の平均値であってもよい。
　同様に、積層体１０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面、または、研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向または幅方向の複数個所の測定値の平均値であってもよい。
　同様に、積層体１０の長さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
　同様に、積層体１０の幅の測定方法としては、例えば研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
　外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
　第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第１の内部電極層３１に接続されている。第１の外部電極４１は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第１の外部電極４１は、第１の端面ＬＳ１から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
　第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されており、第２の内部電極層３２に接続されている。第２の外部電極４２は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第２の外部電極４２は、第２の端面ＬＳ２から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
　第１の外部電極４１は、第１の下地電極層４１５と第１のめっき層４１６とを有し、第２の外部電極４２は、第２の下地電極層４２５と第２のめっき層４２６とを有する。なお、第１の外部電極４１は第１のめっき層４１６のみから構成されていてもよいし、第２の外部電極４２は第２のめっき層４２６のみから構成されていてもよい。
　第１の下地電極層４１５および第２の下地電極層４２５は、金属とガラスとを含む焼成層であってもよい。ガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉ等から選ばれる少なくとも１つを含むガラス成分が挙げられる。具体例として、ホウケイ酸ガラスを用いることができる。金属としては、Ｃｕを主成分として含む。また、金属としては、例えばＮｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。
　焼成層は、金属およびガラスを含む導電性ペーストをディップ法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、焼成層は、複数層であってもよい。
　或いは、第１の下地電極層４１５および第２の下地電極層４２５は、導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層は、上述した焼成層上に形成されてもよいし、焼成層を形成せずに積層体に直接形成されてもよい。
　樹脂層は、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、樹脂層は、複数層であってもよい。
　焼成層または樹脂層としての第１の下地電極層４１５および第２の下地電極層４２５の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
　或いは、第１の下地電極層４１５および第２の下地電極層４２５は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の薄膜層であってもよい。
　第１のめっき層４１６は、第１の下地電極層４１５の少なくとも一部を覆い、第２のめっき層４２６は、第２の下地電極層４２５の少なくとも一部を覆う。第１のめっき層４１６および第２のめっき層４２６としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金から選ばれる少なくとも１つを含む。
　第１のめっき層４１６および第２のめっき層４２６の各々は複数層により形成されていてもよい。好ましくは、ＮｉめっきおよびＳｎめっきの２層構造である。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
　第１のめっき層４１６および第２のめっき層４２６の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
<<内部電極層>>
　次に、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、について更に説明する。図４は、図２に示す積層セラミックコンデンサのIV部分の拡大断面図である。例えば内部電極層３０の薄膜化により、図４に示すように、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、の各々には、積層方向に貫通する複数の貫通孔３０Ａが形成される。貫通孔３０Ａには、隣接する誘電体層２０および２０の一部が充填され、隣接する誘電体層２０および２０が連結されるようにみえることから、本出願では、内部電極層３０に形成される貫通孔を誘電体連結部３０Ａと称する。換言すれば、内部電極層３０の各々には、複数の誘電体連結部３０Ａが形成されている。
　ここで、内部電極層３０に誘電体連結部３０Ａが形成されると、誘電体連結部３０Ａにおいて電界の集中が生じ、積層セラミックコンデンサ１の寿命、すなわち信頼性、が低下することがある。
　この点に関し、誘電体連結部３０Ａと内部電極層３０との界面には、内部電極層３０の主成分金属、例えばＮｉ、と異なる副成分金属、例えばＳｎ、が偏析し固溶した固溶層３０Ｂが形成されている。具体的には、内部電極層３０における誘電体連結部３０Ａとの界面には、固溶層３０Ｂが形成されており、固溶層３０Ｂには、例えば誘電体層２０に由来する副成分金属、例えばＳｎ、が偏析し固溶している。固溶層３０Ｂに固溶する金属としては、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ，Ｖ、Ｙ、Ｃｕのうちの少なくとも１つの金属であればよい。
　誘電体連結部３０Ａとの界面にＳｎ等の副成分金属の固溶層３０Ｂが形成されると、固溶層３０Ｂが形成された誘電体連結部３０Ａの縁近傍において絶縁性が向上し、誘電体連結部３０Ａにおいて電界の集中を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
　固溶層３０ＢにおけるＳｎ等の副成分金属の含有量（モル比）は、内部電極層３０の主成分金属、例えばＮｉ、１００ｍｏｌに対して、０．１ｍｏｌ％以上１０ｍｏｌ％以下であると好ましく、０．２ｍｏｌ％以上２．５ｍｏｌ％以下であるとより好ましい。
　固溶層３０ＢにおけるＳｎ等の副成分金属の含有量が０．１ｍｏｌ％未満であると、上述したＳｎ等の副成分金属含有の効果が小さい。一方、固溶層３０ＢにおけるＳｎ等の副成分金属の含有量が１０ｍｏｌ％を超えると、内部電極層３０の融点が下がり、内部電極層３０の主成分金属、例えばＮｉ、の玉化が発生することがある。主成分金属、例えばＮｉ、の玉化が発生すると、内部電極層３０が局所的に太り、誘電体層２０が局所的に薄くなり、局所的に電界強度が増大し、上述したＳｎ等の副成分金属含有の効果がキャンセルされてしまう。
　内部電極層３０における主成分金属、例えばＮｉ、１００ｍｏｌに対する、固溶層３０ＢにおけるＳｎ等の副成分金属の含有量ｍｏｌ％（モル比）の測定方法としては、積層方向Ｔ中央部、幅方向Ｗ中央部および長さ方向Ｌ中央部の界面をＴＥＭ分析にて１０点測定し、平均値化した値である。
　内部電極層３０の１層あたり、誘電体連結部３０Ａが１本以上／１００μｍ形成されていることが好ましい。誘電体連結部３０Ａの個数の測定方法としては、光学顕微鏡もしくはＳＥＭで１００μｍ以上の内部電極が入る視野角で撮像し、積層方向で、３視野等間隔にて撮像する。撮像された画像において、視野ごとに誘電体連結部３０Ａの個数を測定し、更に３視野の個数を平均化して、平均個数を求める。換言すれば、所望の内部電極層３０の３視野の誘電体連結部３０Ａの個数の平均値を、積層セラミックコンデンサ１の複数の内部電極層３０の誘電体連結部３０Ａの平均個数とする。
　固溶層３０Ｂの厚さは、１ｎｍ以上２０ｎｍ以下であると好ましい。固溶層３０Ｂの厚さの測定方法としては、特に限定されないが、例えば波長分散型Ｘ線分析（ＷＤＸ）またはエネルギー分散型Ｘ線分析（ＥＤＸ）と、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）とを用いる以下の一例が挙げられる。
・積層体１０の積層方向Ｔの中央近傍において、所望の内部電極層３０から誘電体層２０を電解剥離する。なお、積層体１０の積層方向Ｔにおける剥離箇所はこれに限定されない。
・例えばＳＥＭ－ＥＤＸを用いて、所望の内部電極層３０の面内中央近傍において、例えば５０μｍ×５０μｍの大きさの３視野を撮像する。なお、内部電極層３０の面内における撮像箇所、視野の大きさはこれに限定されない。
・撮像された画像において、誘電体連結部３０Ａ近傍のＳｎ等の副成分金属の固溶層３０Ｂ各々の厚さを測定し、視野ごとに固溶層３０Ｂ全ての厚さを平均化し、更に３視野の厚さを平均化して、平均厚さを求める。換言すれば、所望の内部電極層３０の３視野の固溶層３０Ｂの厚さの平均値を、積層セラミックコンデンサ１の複数の内部電極層３０の固溶層３０Ｂの平均厚さとする。
　固溶層３０Ｂは、誘電体連結部３０Ａの周囲を少なくとも７５％以上覆っていることが好ましい。固溶層３０Ｂの被覆率の測定方法としては、特に限定されないが、例えば波長分散型Ｘ線分析（ＷＤＸ）またはエネルギー分散型Ｘ線分析（ＥＤＸ）と、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）とを用いる以下の一例が挙げられる。
・積層体１０の積層方向Ｔの中央近傍において、所望の内部電極層３０から誘電体層２０を電解剥離する。なお、積層体１０の積層方向Ｔにおける剥離箇所はこれに限定されない。
・例えばＳＥＭ－ＥＤＸを用いて、所望の内部電極層３０の面内中央近傍において、例えば３０μｍ×３０μｍの大きさの３視野を撮像する。なお、内部電極層３０の面内における撮像箇所、視野の大きさはこれに限定されない。
・撮像された画像において、誘電体連結部３０Ａ近傍のＳｎ等の副成分金属の固溶層３０Ｂ各々の被覆率を測定し、視野ごとに固溶層３０Ｂ全ての被覆率を平均化し、更に３視野の被覆率を平均化して、平均被覆率を求める。換言すれば、所望の内部電極層３０の３視野の固溶層３０Ｂの被覆率の平均値を、積層セラミックコンデンサ１の複数の内部電極層３０の固溶層３０Ｂの平均被覆率とする。
　また、例えば誘電体層２０の薄膜化により、１層あたりに加わる電界強度が増大し、積層セラミックコンデンサ１の寿命、すなわち信頼性、が低下することがある。
　この点に関し、誘電体層２０と内部電極層３０との境界にも、Ｓｎ等の副成分金属が偏析し固溶した固溶層３０Ｃが形成されていてもよい。具体的には、内部電極層３０における誘電体層２０との界面にも、Ｓｎ等の副成分金属の固溶層３０Ｃが形成されていてもよい。なお、固溶層３０ＢにおけるＳｎ等の副成分金属の含有量は、固溶層３０ＣにおけるＳｎ等の副成分金属の含有量よりも高い。
　誘電体層２０との界面にＳｎ等の副成分金属の固溶層３０Ｃが形成されると、固溶層３０Ｃが形成された誘電体層２０との界面において絶縁性が向上し、誘電体層２０において電界強度の増大を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
<<誘電体層>>
　次に、誘電体層２０について更に説明する。図５は、図２に示す積層セラミックコンデンサのV部分の拡大断面図である。図５に示すように、誘電体層２０は、複数の誘電体グレイン２０Ａを含む。誘電体グレイン２０Ａは、上述したように、例えばＢａ、Ｔｉを含むペロブスカイト型化合物などのチタン酸バリウム系セラミックである。誘電体グレイン２０Ａは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、ＬｕおよびＹのうち少なくとも１種を副成分として含んでいてもよい。
　誘電体グレイン２０Ａの界面２０Ｂには、上述したＳｎ等の副成分金属が固溶していてもよい。
<製造方法>
　次に、上述した積層セラミックコンデンサ１の製造方法について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストを準備する。誘電体シートには、Ｓｎが含有されている。例えば、Ｓｎによって表面がコーティングされたコアシェル構造の誘電体グレイン粒子を含有する絶縁体シートが用いられる。また、誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。
　次に、誘電体シート上に導電性ペーストを、例えば所定のパターンで印刷することにより、誘電体シート上に内部電極パターンを形成する。内部電極パターンの形成方法としては、スクリーン印刷またはグラビア印刷等を用いることができる。
　次に、内部電極パターンが印刷されていない第２の外層部１０２用の誘電体シートを所定枚数積層する。その上に、内部電極パターンが印刷された内層部１００用の誘電体シートを順次積層する。その上に、内部電極パターンが印刷されていない第１の外層部１０１用の誘電体シートを所定枚数積層する。これにより、積層シートが作製される。
　次に、静水圧プレス等の手段により、積層シートを積層方向にプレスし、積層ブロックを作製する。次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨等により積層チップの角部および稜線部に丸みをつける。
　次に、積層チップを焼成し、積層体１０を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
　このとき、内部電極層３０に、複数の誘電体連結部３０Ａが形成され、誘電体連結部３０Ａと内部電極層３０との界面に、誘電体層２０に由来するＳｎが偏析し固溶した固溶層３０Ｂが形成される。また、誘電体層２０と内部電極層３０との間にも、誘電体層２０に由来するＳｎが偏析し固溶した固溶層３０Ｃが形成されてもよい。また、誘電体層２０の誘電体グレイン２０Ａの界面２０Ｂに、Ｓｎが残ってもよい、すなわちＳｎが偏析し固溶してもよい。
　次に、ディップ法を用いて、積層体１０の第１の端面ＬＳ１を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第１の端面ＬＳ１に第１の下地電極層４１５用の導電性ペーストを塗布する。同様に、ディップ法を用いて、積層体１０の第２の端面ＬＳ２を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第２の端面ＬＳ２に第２の下地電極層４２５用の導電性ペーストを塗布する。その後、これらの導電性ペーストを焼成することにより、焼成層である第１の下地電極層４１５および第２の下地電極層４２５が形成される。焼成温度は、６００℃以上９００℃以下であることが好ましい。
　なお、上述したように、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって塗布して焼成することによって、樹脂層である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよいし、スパッタ法または蒸着法等の薄膜形成法により、薄膜である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよい。
　その後、第１の下地電極層４１５の表面に第１のめっき層４１６を形成して第１の外部電極４１を形成し、第２の下地電極層４２５の表面に第２のめっき層４２６を形成して第２の外部電極４２を形成する。以上の工程により、上述した積層セラミックコンデンサ１が得られる。
　以上説明したように、本実施形態の積層セラミックコンデンサ１によれば、例えば内部電極層３０の薄膜化により、内部電極層３０に複数の誘電体連結部３０Ａが形成されており、誘電体連結部３０Ａと内部電極層３０との界面には、内部電極層３０の主成分金属、例えばＮｉ、と異なる副成分金属、例えばＳｎ、が固溶した固溶層３０Ｂが形成されている。これにより、固溶層３０Ｂが形成された誘電体連結部３０Ａの縁近傍において絶縁性が向上し、誘電体連結部３０Ａにおいて電界の集中を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
　また、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０と誘電体層２０との界面には、副成分金属、例えばＳｎ、が固溶した固溶層３０Ｃが形成されていてもよい。なお、固溶層３０ＢにおけるＳｎ等の副成分金属の含有量は、固溶層３０ＣにおけるＳｎ等の副成分金属の含有量よりも高い。これにより、固溶層３０Ｃが形成された誘電体層２０との界面において絶縁性が向上し、例えば誘電体層２０の薄膜化による電界強度の増大を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、積層セラミックコンデンサの製造方法として、積層体１０の幅方向Ｗの側面ＷＳ１およびＷＳ２におけるサイドギャップの誘電体を後から付与する工法が適用されてもよい。この場合、内部電極層の幅方向Ｗの両側の端部が揃う（例えば５μｍの誤差で揃う）。
　１　積層セラミックコンデンサ
　１０　積層体
　２０　誘電体層
　２０Ａ　誘電体グレイン
　２０Ｂ　界面
　３０　内部電極層
　３０Ａ　誘電体連結部（貫通孔）
　３０Ｂ　固溶層（誘電体連結界面固溶層）
　３０Ｃ　固溶層（誘電体層界面固溶層）
　３１　第１の内部電極層
　３１１　第１の対向電極部
　３１２　第１の引出電極部
　３１３　拡散層
　３２　第２の内部電極層
　３２１　第２の対向電極部
　３２２　第２の引出電極部
　３２３　拡散層
　４０　外部電極
　４１　第１の外部電極
　４１５　第１の下地電極層
　４１６　第１のめっき層
　４２　第２の外部電極
　４２５　第２の下地電極層
　４２６　第２のめっき層
　１００　内層部
　１０１　第１の外層部
　１０２　第２の外層部
　Ｌ３０　電極対向部
　ＬＧ１　第１のエンドギャップ部
　ＬＧ２　第２のエンドギャップ部
　Ｗ３０　電極対向部
　ＷＧ１　第１のサイドギャップ部
　ＷＧ２　第２のサイドギャップ部
　Ｌ　長さ方向
　Ｔ　積層方向
　Ｗ　幅方向
　ＬＳ１　第１の端面
　ＬＳ２　第２の端面
　ＴＳ１　第１の主面
　ＴＳ２　第２の主面
　ＷＳ１　第１の側面
　ＷＳ２　第２の側面

Claims (8)

  1. 　セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサであって、
    　前記複数の内部電極層の各々は、第１の金属を主成分として含んでおり、
    　前記複数の内部電極層の各々には、積層方向に貫通し、隣接する前記誘電体層の一部が充填され、隣接する前記誘電体層を連結する複数の誘電体連結部が形成されており、
    　前記誘電体連結部と前記内部電極層との界面には、前記第１の金属と異なる第２の金属が固溶した固溶層が形成されており、
    　前記固溶層における前記第２の金属の含有量は、前記第１の金属１００ｍｏｌに対して０．１ｍｏｌ％以上１０ｍｏｌ％以下である、
    積層セラミックコンデンサ。
  2. 　前記複数の内部電極層の各々には、前記誘電体連結部が１本以上／１００μｍ形成されている、請求項１に記載の積層セラミックコンデンサ。
  3. 　前記固溶層は、前記誘電体連結部の周囲を少なくとも７５％以上覆っている、請求項１または２に記載の積層セラミックコンデンサ。
  4. 　前記内部電極層の厚さは、０．３０μｍ以上０．４０μｍ以下であり、
    　前記誘電体層の厚さは、０．４０μｍ以上０．５０μｍ以下である、
    請求項１～３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 　前記誘電体層は、誘電体グレインを含み、
    　前記誘電体グレインの界面には、前記第２の金属が固溶している、
    請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 　前記第１の金属は、Ｎｉである、請求項１～５のいずれか１項に記載の積層セラミックコンデンサ。
  7. 　前記第２の金属は、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ，Ｖ、ＹおよびＣｕのうちの少なくとも１つの金属である、請求項１～６のいずれか１項に記載の積層セラミックコンデンサ。
  8. 　前記固溶層の厚さは、１ｎｍ以上２０ｎｍ以下である、請求項１～７のいずれか１項に記載の積層セラミックコンデンサ。
PCT/JP2022/047111 2021-12-27 2022-12-21 積層セラミックコンデンサ Ceased WO2023127643A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280086256.1A CN118451521A (zh) 2021-12-27 2022-12-21 层叠陶瓷电容器
JP2023570903A JPWO2023127643A1 (ja) 2021-12-27 2022-12-21
KR1020247017473A KR20240090991A (ko) 2021-12-27 2022-12-21 적층 세라믹 콘덴서
US18/661,768 US20240296995A1 (en) 2021-12-27 2024-05-13 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021212031 2021-12-27
JP2021-212031 2021-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/661,768 Continuation US20240296995A1 (en) 2021-12-27 2024-05-13 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2023127643A1 true WO2023127643A1 (ja) 2023-07-06

Family

ID=86999005

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047111 Ceased WO2023127643A1 (ja) 2021-12-27 2022-12-21 積層セラミックコンデンサ

Country Status (5)

Country Link
US (1) US20240296995A1 (ja)
JP (1) JPWO2023127643A1 (ja)
KR (1) KR20240090991A (ja)
CN (1) CN118451521A (ja)
WO (1) WO2023127643A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230099467A1 (en) * 2021-09-30 2023-03-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US12562314B2 (en) * 2021-12-28 2026-02-24 Murata Manufacturing Co., Ltd. Electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031202A (ja) * 2018-08-23 2020-02-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021108360A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
US20080026136A1 (en) * 2006-07-24 2008-01-31 Skamser Daniel J Process for manufacture of ceramic capacitors using ink jet printing
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
KR20130017984A (ko) 2011-08-12 2013-02-20 삼성전기주식회사 적층 세라믹 콘덴서 및 이의 제조방법
WO2014024538A1 (ja) * 2012-08-07 2014-02-13 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2015111651A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
JP7133908B2 (ja) * 2017-06-22 2022-09-09 太陽誘電株式会社 積層セラミックコンデンサ
KR102442835B1 (ko) * 2018-03-28 2022-09-14 삼성전기주식회사 적층형 커패시터
KR102439906B1 (ko) * 2018-03-29 2022-09-05 삼성전기주식회사 적층형 커패시터
JP7151543B2 (ja) * 2019-02-22 2022-10-12 株式会社村田製作所 積層セラミックコンデンサ
KR102842061B1 (ko) * 2019-07-15 2025-08-04 삼성전기주식회사 커패시터 부품
US11450484B2 (en) * 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102736492B1 (ko) * 2019-12-27 2024-11-29 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
CN115210832A (zh) * 2020-02-27 2022-10-18 京瓷株式会社 电容器
JP7548181B2 (ja) * 2021-09-30 2024-09-10 株式会社村田製作所 積層セラミックコンデンサ
JP7459858B2 (ja) * 2021-12-23 2024-04-02 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2023132182A (ja) * 2022-03-10 2023-09-22 太陽誘電株式会社 セラミック電子部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031202A (ja) * 2018-08-23 2020-02-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021108360A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230099467A1 (en) * 2021-09-30 2023-03-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11984265B2 (en) * 2021-09-30 2024-05-14 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US12562314B2 (en) * 2021-12-28 2026-02-24 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
US20240296995A1 (en) 2024-09-05
JPWO2023127643A1 (ja) 2023-07-06
KR20240090991A (ko) 2024-06-21
CN118451521A (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
KR102572462B1 (ko) 적층 세라믹 콘덴서
JP7081543B2 (ja) 積層セラミックコンデンサ
JP7670193B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
KR20190131424A (ko) 도전성 페이스트
US12322551B2 (en) Multilayer ceramic capacitor
JP2022057919A (ja) 積層セラミックコンデンサ
US20240296995A1 (en) Multilayer ceramic capacitor
JP2022057846A (ja) 積層セラミックコンデンサ
US12437921B2 (en) Multilayer ceramic capacitor
US12243692B2 (en) Multilayer ceramic capacitor
JP7729475B2 (ja) 積層セラミックコンデンサ
WO2024257347A1 (ja) 積層セラミックコンデンサ
WO2024257348A1 (ja) 積層セラミックコンデンサ
US20240249881A1 (en) Multilayer ceramic capacitor
US20240096553A1 (en) Multilayer ceramic capacitor
WO2025141994A1 (ja) 積層セラミックコンデンサ
WO2024257476A1 (ja) 積層セラミックコンデンサ
WO2024257346A1 (ja) 積層セラミックコンデンサ
WO2025164277A1 (ja) 積層セラミックコンデンサ
KR20250026392A (ko) 적층 세라믹 콘덴서
KR20250144902A (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22915866

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023570903

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20247017473

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280086256.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22915866

Country of ref document: EP

Kind code of ref document: A1

WWR Wipo information: refused in national office

Ref document number: 1020247017473

Country of ref document: KR