WO2022257057A1 - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
WO2022257057A1
WO2022257057A1 PCT/CN2021/099283 CN2021099283W WO2022257057A1 WO 2022257057 A1 WO2022257057 A1 WO 2022257057A1 CN 2021099283 W CN2021099283 W CN 2021099283W WO 2022257057 A1 WO2022257057 A1 WO 2022257057A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
sub
metal layer
reset
signal line
Prior art date
Application number
PCT/CN2021/099283
Other languages
English (en)
French (fr)
Inventor
孙开鹏
王彬艳
魏锋
李孟
承天一
王利娜
刘聪
戴仕千
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to EP21944567.3A priority Critical patent/EP4207301A4/en
Priority to PCT/CN2021/099283 priority patent/WO2022257057A1/zh
Priority to CN202180001514.7A priority patent/CN115735430A/zh
Publication of WO2022257057A1 publication Critical patent/WO2022257057A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

一种显示基板及显示装置。该显示基板(1)包括：衬底基板(10)以及多条复位信号线。衬底基板包括显示区(101)，显示区(101)包括阵列排布的多个子像素(100)，多个子像素(100)的每个包括像素驱动电路(105)和发光元件(120)。多条复位信号线沿第一方向(Y)延伸，多条复位信号线包括提供第一复位信号的多条第一复位信号线(RL1)和提供第二复位信号的多条第二复位信号线(RL2)，多条第一复位信号线(RL1)中的一条和多条第二复位信号线(RL2)中的一条分别连接到位于同一行的多个子像素(100)的像素驱动电路(105)，其中，多条第一复位信号线(RL1)所在膜层与多条第二复位信号线(RL2)所在膜层不同。

Description

显示基板及显示装置 技术领域
本公开的实施例涉及一种显示基板及显示装置。
背景技术
近年显示行业快速发展，但是终端消费市场也提出了更多的挑战，例如，降低功耗的需求。譬如火热的显示面板市场需要提高电池的续电使用时间，除了增大电池容量之外，另一方面则是降低显示面板不必要的功耗，于是降低显示面板的功耗就成了目前关注的热点。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板以及多条复位信号线。衬底基板包括显示区，所述显示区包括阵列排布的多个子像素，所述多个子像素的每个包括像素驱动电路和发光元件，所述像素驱动电路配置为驱动所述发光元件发光；多条复位信号线沿第一方向延伸，所述多条复位信号线包括提供第一复位信号的多条第一复位信号线和提供第二复位信号的多条第二复位信号线，所述多条第一复位信号线中的一条和所述多条第二复位信号线中的一条分别连接到位于同一行的多个子像素的像素驱动电路，其中，多条所述第一复位信号线所在膜层与多条所述第二复位信号线所在膜层不同。
例如，在本公开至少一实施例提供的显示基板中，所述多个子像素排布为N行，所述多条第二复位信号线中的一条与第M-1行子像素的像素驱动电路电连接，所述多条第一复位信号线中的一条与第M行子像素的像素驱动电路电连接，以及与所述第M-1行子像素的像素驱动电路电连接的第二复位信号线和与所述第M行子像素的像素驱动电路电连接的第一复位信号线在所述衬底基板上的正投影至少部分重叠，其中，1＜M≤N，M和N为大于等于2的正整数。
例如，在本公开至少一实施例提供的显示基板中，在所述第M-1行子像素的其中一个子像素所在的区域中，与所述第M-1行子像素的像素驱动电路电连接的第二复位信号线和与所述第M行子像素的像素驱动电路的第一复位信号线在所述衬底基板上的正投影重叠区域的面积，大于所述第二复位信号线在所述衬底基板上的正投影面积的50％，或大于所述第一复位信号线在所述衬底基板上的正投影面积的50％。
例如，本公开至少一实施例提供的显示基板还包括多条第一电源电压线，每条所述第一电源电压线沿与所述第一方向不同的第二方向延伸，并与位于一列的多个子像素的像素驱动电路电连接且提供第一电源电压，其中，沿所述第二方向在相邻两条所述第一复位信号线在所述衬底基板上的正投影之间，所述第一电源电压线包括弯折部。
例如，在本公开至少一实施例提供的显示基板中，所述第一电源电压线的部分线段沿所述第一方向走线，所述部分线段的线宽小于所述第一电源电压线的沿所述第二方向走线的至少部分的线宽。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动电路包括驱动子电路、数据写入子电路、补偿子电路、存储子电路、第一复位子电路以及第二复位子电路，所述驱动子电路与第一节点、第二节点以及第三节点电连接，并配置为响应所述第一节点的电平控制；所述数据写入子电路与所述第二节点电连接，且配置为接收第一扫描信号，且响应于所述第一扫描信号将数据信号写入驱动子电路；所述存储子电路与所述第一节点电连接，且被配置为存储所述数据信号，所述第一复位子电路与所述第一节点电连接，且配置为响应于第一复位控制信号将第一复位电压施加到所述第一节点；所述第二复位子电路与所述第四节点电连接，且配置为响应于第二复位控制信号将第二复位电压施加到所述第四节点；所述驱动子电路包括第一晶体管，所述数据写入子电路包括第二晶体管。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动电路还包括补偿子电路、第一发光控制子电路以及、第二发光控制子电路，所述补偿子电路与所述第一节点和所述第三节点电连接，且配置为接收第二扫描信号，且响应所述第二扫描信号对所述驱动子电路进行阈值补偿；所述第一发光控制子电路与所述第二节点电连接，且配置为响应于发光控制信号将所述第一电源电压施加至所述驱动子电路；所述第二发光控制子电路与所述第三节点和第四节点电连接，且配置为响应于所述发光控制信号使得驱动信号可被施加至所述发光元件；所述补偿子电路包括第三晶体管，所述存储子电路包括存储电容，所述第一发光控制子电路包括第四晶体管，所述第二发光控制子电路包括第五晶体管，所述第一复位子电路包括第六晶体管，所述第二复位子电路包括第七晶体管。
例如，本公开至少一实施例提供的显示基板还包括：位于所述衬底基板上的第一半导体层、第一绝缘层、第一金属层、第二绝缘层以及第二金属层，所述第一绝缘层位于所述第一半导体层和所述第一金属层之间，所述第二绝缘层位于所述第一金属层和所述第二金属层之间，所述第一半导体层包括所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第五晶体管以及所述第七晶体管的有源层，所述第一金属层包括所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第五晶体管以及所述第七晶体管的栅极。
例如，本公开至少一实施例提供的显示基板还包括：第三绝缘层和第三金属层，所述第三绝缘层位于所述第三金属层和所述第二金属层之间，所述存储电容的第一极板和第二极板分别位于所述第一金属层、所述第二金属层和所述第三金属层中的至少两层，所述第一复位信号线位于所述第二金属层，所述第二复位信号线位于所述第三金属层；或所述第一复位信号线位于所述第一金属层，所述第二复位信号线位于所述第三金属层；或所述第一复位信号线位于第一金属层，所述第二复位信号线位于所述第二金属层。
例如，本公开至少一实施例提供的显示基板还包括：第四绝缘层和第四金属层，所 述第四绝缘层位于所述第三金属层和所述第四金属层之间，所述第一电源电压线位于所述第四金属层。
例如，本公开至少一实施例提供的显示基板还包括：第二半导体层、第五绝缘层，所述第二半导体层位于所述第三绝缘层和所述第三金属层之间，所述第五绝缘层位于所述第二半导体层和所述第三金属层之间，所述第一金属层包括所述存储电容的第一极板，所述第二金属层包括所述存储电容的第二极板、所述第三晶体管和所述第六晶体管的第一栅极，所述第二半导体层包括所述第三晶体管和所述第六晶体管的有源层，所述第三金属层包括所述第三晶体管和所述第六晶体管的第二栅极。
例如，在本公开至少一实施例提供的显示基板中，所述第三晶体管的第一栅极和第二栅极在所述衬底基板上的正投影至少部分重叠，所述第六晶体管的第一栅极和第二栅极在所述衬底基板上的正投影至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第一电源电压线的弯折部包括沿所述第二方向延伸的第一部分和第二部分，以及沿所述第一方向延伸的第三部分，所述第三部分连接所述第一部分和所述第二部分，所述第一部分在所述衬底基板上的正投影，与所述第三晶体管以及所述第六晶体管的第一栅极和第二栅极在所述衬底基板上的正投影重叠，以及所述第二部分与所述第四晶体管的第一极电连接。
例如，在本公开至少一实施例提供的显示基板中，所述第一部分在所述衬底基板上的正投影与所述第三晶体管的第一栅极在所述衬底基板上的正投影包括第一重叠区域，所述第一部分在所述衬底基板上的正投影与所述第六晶体管的第一栅极在所述衬底基板的正投影包括第二重叠区域；所述第一重叠区域沿所述第二方向上的中心线与所述第二重叠区域沿所述第二方向上的中心线不重合。
例如，在本公开至少一实施例提供的显示基板中，所述第一部分的线宽大于所述第二部分和所述第三部分的线宽。
例如，本公开至少一实施例提供的显示基板还包括：多条沿所述第二方向延伸的数据线，每条所述数据线与位于一列的多个子像素的像素驱动电路电连接并配置为提供数据信号，所述第一部分在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影沿所述第一方向上的距离，大于所述第二部分在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影沿所述第一方向上的距离。
例如，本公开至少一实施例提供的显示基板还包括：第五金属层和第六绝缘层，所述第五金属层位于所述第四金属层和所述第三金属层之间，所述第六绝缘层位于所述第四金属层和所述第五金属层之间，所述像素驱动电路还包括位于所述第五金属层的第一转接电极，所述第一转接电极连接与所述第M行子像素的像素驱动电路电连接的第一复位信号线和所述第M行子像素的像素驱动电路。
例如，在本公开至少一实施例提供的显示基板中，所述第一转接电极的至少部分沿所述第一方向延伸，所述第一转接电极的第一端通过贯穿所述第三绝缘层、所述第四绝缘层以及所述第五绝缘层的过孔与所述第一复位信号线连接，所述第一转接电极的第二 端通过贯穿第四绝缘层以及第五绝缘层的过孔与所述第M行子像素的像素驱动电路的第六晶体管的第一极连接。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动电路还包括位于所述第五金属层的第二转接电极，所述第二转接电极的第一端通过贯穿所述第四绝缘层的过孔与所述第二复位信号线连接，所述第二转接电极的第二端通过贯穿所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层以及所述第五绝缘层的过孔与所述第M-1行子像素的像素驱动电路的所述第七晶体管的第一极连接。
例如，本公开至少一实施例提供的显示基板还包括：沿所述第一方向延伸的第一复位控制信号线，所述第一复位控制信号线配置向与其对应一行的多个子像素的像素驱动电路提供所述第一复位控制信号，所述第一复位控制信号线包括位于所述第二金属层的第一子线和位于所述第三金属层的第二子线，所述第一子线和所述第二子线在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板还包括：位于所述第一金属层的第二复位控制信号线，所述第二复位控制信号线沿所述第一方向延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提供所述第二复位控制信号，所述第二复位控制信号线的与所述第一半导体层在垂直于所述衬底基板的方向上重叠的部分作为所述第七晶体管的栅极。
例如，本公开至少一实施例提供的显示基板还包括：位于所述第一金属层的多条第一扫描信号线，每条所述第一扫描信号线沿所述第一方向延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提供所述第一扫描信号，所述第一扫描信号线的与所述第一半导体层在垂直于所述衬底基板的方向上重叠的部分作为所述第二晶体管的栅极。
例如，本公开至少一实施例提供的显示基板还包括：多条第二扫描信号线，每条所述第二扫描信号线沿第一方向延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提供所述第二扫描信号，沿所述第二方向上在每个所述像素驱动电路中，所述第二扫描信号线在所述衬底基板上的正投影位于所述存储电容在所述衬底基板上的正投影和所述第一扫描信号线在所述衬底基板上的正投影之间，所述显示基板还包括：位于所述第一金属层的第一凸部以及位于所述第二金属层的第一电极部分，所述第一凸部与所述第一扫描信号线连接且一体设置，所述第一电极部分在所述衬底基板上的正投影沿所述第一方向位于所述数据线和所述第一电源电压线之间，且沿所述第二方向上位于所述第一复位控制信号线与所述第二扫描信号线之间，所述第一电极部分在所述衬底基板上的正投影与所述第一凸部和/或所述第一扫描信号线在所述衬底基板上的正投影至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动电路还包括位于所述第五金属层的第三转接电极，所述第三转接电极在所述衬底基板上的正投影与所述第一扫描信号线、所述第二扫描信号线以及所述第二半导体层在所述衬底基板上的正投影部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第一金属层还包括多条沿所述第一方向延伸的发光控制线，每条所述发光控制线配置为向与其对应一行的多个子像素的像素驱动电路提供所述发光控制信号，所述发光控制线的与所述第一半导体层在垂直于所述衬底基板的方向上重叠的部分作为所述第四晶体管的栅极和所述第五晶体管的栅极。
例如，在本公开至少一实施例提供的显示基板中，在所述第M-1行子像素的其中一个子像素所在的区域中，与所述第M-1行子像素的像素驱动电路电连接的第二复位信号线和第二复位控制信号线在所述衬底基板上的正投影重叠区域的面积，小于与所述第二复位信号线在所述衬底基板上的正投影面积的50％；或者在第M-1行子像素的其中一个子像素所在的区域中，与所述第M行子像素的像素驱动电路的第一复位信号线和与第M-1行子像素的像素驱动电路电连接的第二复位控制信号线在所述衬底基板上的正投影重叠区域的面积，小于与所述第一复位信号线在所述衬底基板上的正投影面积的50％。
本公开至少一实施例提供一种显示装置，包括上述任一项所述的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开至少一实施例提供的一种显示基板的示意图；
图2为本公开至少实施例提供的一种显示基板的像素驱动电路的布局示意图；
图3A为本公开至少一实施例提供的像素驱动电路的示意图；
图3B为本公开至少一实施例提供的像素驱动电路的另一示意图；
图3C为本公开至少一实施例提供的图3B所示像素驱动电路的时序信号图；
图4A为本公开至少一实施例提供的沿图2中截线A1-B1的截面示意图；
图4B为本公开至少一实施例提供的沿图2中截线A2-B2的截面示意图；
图4C为本公开至少一实施例提供的沿图2中截线A3-B3的截面示意图；
图5A为本公开至少一实施例提供的一种显示基板的第一半导体层的布局示意图；
图5B为本公开至少一实施例提供的一种显示基板的第一金属层的布局示意图；
图5C为图5A以及图5B层叠之后的布局示意图；
图6A为本公开至少一实施例提供的一种显示基板的第二金属层的布局示意图；
图6B为图5A、图5B以及图6A层叠之后的布局示意图；
图7A为本公开至少一实施例提供的一种显示基板的第二半导体层的布局示意图；
图7B为图5A、图5B、图6A以及图7A层叠之后的布局示意图；
图8A为本公开至少一实施例提供的一种显示基板的第三金属层的布局示意图；
图8B为图5A、图5B、图6A、图7A以及图8A层叠之后的布局示意图；
图9A为本公开至少一实施例提供的一种显示基板的至少一层绝缘层中过孔的布局示意图；
图9B为图5A、图5B、图6A、图7A、图8A以及图9A层叠之后的布局示意图；
图10A为本公开至少一实施例提供的一种显示基板的至少另一层绝缘层中过孔的布局示意图；
图10B为图5A、图5B、图6A、图7A、图8A、图9A以及图10A层叠之后的布局示意图；
图11A为本公开至少一实施例提供的一种显示基板的第五金属层的布局示意图；
图11B为图5A、图5B、图6A、图7A、图8A、图9A、图10A以及图11A层叠之后的布局示意图；
图12A为本公开至少一实施例提供的一种显示基板的至少再一层绝缘层中过孔的布局示意图；
图12B为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A以及图12A层叠之后的布局示意图；
图13A为本公开至少一实施例提供的一种显示基板的至少再一层绝缘层中过孔的布局示意图；
图13B为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A、图12A以及图13A层叠之后的布局示意图；
图14A为本公开至少一实施例提供的一种显示基板的第四金属层的布局示意图；
图14B为本公开至少一实施例提供的一种显示基板的至少再一层绝缘层中过孔的布局示意图；
图14C为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A以及图14B层叠之后的布局示意图；
图15A为本公开至少一实施例提供的一种显示基板的像素限定层的布局示意图；
图15B为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图14B以及图15A层叠之后的布局示意图；
图16A为本公开至少一实施例提供的另一种显示基板的部分膜层的布局示意图；
图16B为本公开至少一实施例提供的另一种显示基板的一金属层的布局示意图；
图16C为本公开至少一实施例提供的另一种显示基板的部分膜层的布局示意图；
图17为本公开至少一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有 一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同。为了描述方便，在部分附图中，给出了“上”、“下”、“前”、“后”，本公开的实施例中，竖直方向为从上到下的方向，竖直方向为重力方向，水平方向为与竖直方向垂直的方向，从右到左的水平方向为从前到后的方向。
LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)是一种可以降低显示面板功耗的技术，目前还没有广泛应用于显示行业，但是随着市场发展，LTPO在今后几年内势必会有非常广阔的应用市场。目前，需要结合新的技术，例如LTPO，进一步降低显示面板的功耗。并且，在降低显示面板功耗的同时还需要保证显示面板的高分辨率特性。
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板以及多条复位信号线。衬底基板包括显示区，显示区包括阵列排布的多个子像素，多个子像素的每个包括像素驱动电路和发光元件，像素驱动电路配置为驱动发光元件发光。多条复位信号线沿第一方向延伸，多条复位信号线包括提供第一复位信号的多条第一复位信号线和提供第二复位信号的多条第二复位信号线，多条第一复位信号线中的一条和多条第二复位信号线中的一条分别连接到位于同一行的多个子像素的像素驱动电路，其中，多条第一复位信号线所在膜层与多条第二复位信号线所在膜层不同。
本公开至少一实施例还提供一种包括上述显示基板的显示装置。
在上述实施例提供的显示基板和显示装置中，多条第一复位信号线中的一条和多条第二复位信号线中的一条分别连接到位于同一行的多个子像素的像素驱动电路，多条第一复位信号线所在膜层与多条第二复位信号线所在膜层不同，有利于提高显示基板的显示质量以及减少显示基板的像素驱动电路的走线布局空间。
下面结合附图对本公开的实施例及其示例进行详细说明。
图1为本公开至少一实施例提供的一种显示基板的示意图；图2为本公开至少实施例提供的一种显示基板的像素驱动电路的布局示意图。
例如，在一些实施例中，如图2所示，显示基板1包括衬底基板10包括显示区101和周边区102。显示区101包括多个子像素100。周边区102包括邦定区103。邦定区103位于显示区101的一侧(例如图中下方)。例如，多个子像素100沿第一方向Y和第二方向X排布为多行多列。该第一方向Y和第二方向X不同，例如二者正交。
每个子像素100包括发光元件120(如图15B所示所示)和驱动发光元件120发光的像素驱动电路105(如图2所示)。例如，多个像素驱动电路105沿第一方向Y和第二方向X排列为阵列。例如，子像素可以按照传统的RGB的方式。在其它实施例中，子像素还可以子像素共享的方式(例如pentile)构成像素单元以实现全彩显示，本公开不限于子像素的排列方式。
例如，如图2所示，显示基板1还包括位于显示区101中的多条栅线12(例如第一扫描信号线、第二扫描信号线、发光控制线、第一复位控制信号线、第二复位控制信号线等)、多条数据线11以及多个像素区，每个像素区中对应设置一个子像素100。例如，该栅线12沿第一方向Y延伸，该数据线11沿第二方向X延伸。图2中只是示意出了栅线12、数据线11以及子像素100在显示基板中的大致的位置关系，具体可以根据实际需要进行设计。
该像素驱动电路105例如为2T1C(即两个晶体管和一个电容)像素驱动电路、4T2C、5T1C、7T1C等nTmC(n、m为正整数)像素驱动电路。并且不同的实施例中，该像素驱动电路105还可以进一步包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素驱动电路105还可以进一步包括复位电路、发光控制子电路、检测电路等。
例如，该显示基板1还可以包括位于周边区102中的栅极驱动电路13和位于邦定区103中的数据驱动电路14。该栅极驱动子电路13通过栅线12与像素驱动电路105电连接以提供各种扫描信号(例如，第一扫描信号、第二扫描信号、发光控制信号、第一复位控制信号、第二复位控制信号等)，该数据驱动电路14通过数据线11与像素驱动电路105电连接以提供数据信号。其中，图1中示出的栅极驱动电路13和数据驱动电路14、栅线12以及数据线11在显示基板中的位置关系只是示例，实际的排布位置可以根据需要进行设计。
例如，显示基板1还可以包括控制电路(未示出)。例如，该控制电路配置为控制数据驱动电路14施加该数据信号，以及控制栅极驱动子电路施加该扫描信号。该控制电路的一个示例为时序控制电路(T-con)。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。
例如，处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。
例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。
例如，在一些实施例中，如图2所示，显示基板1包括多条复位信号线。多条复位信号线沿第一方向Y延伸。多条复位信号线包括提供第一复位信号的多条第一复位信号线RL1和提供第二复位信号的多条第二复位信号线RL2。多条第一复位信号线RL1中的每条与一行子像素100的像素驱动电路105电连接。多条第二复位信号线RL2中的每条与一行子像素100的像素驱动电路105电连接。多条第一复位信号线RL1中的一条和多条第二复位信号线RL2中的一条分别连接到位于同一行的多个子像素的像素驱动电路， 向同一行的多个子像素100的像素驱动电路105提供第一复位信号和第二复位信号，以提高显示基板1的显示质量。多条第一复位信号线RL1所在膜层与多条第二复位信号线RL2所在膜层不同。即，第一复位信号线RL1和第二复位信号线RL2所在膜层不同，以利于减少像素驱动电路的布线空间。
例如，在一些实施例中，如图1和图2所示，多个子像素100排布为N行，多条第二复位信号线RL2中的一条(位于第M-1行)与第M-1行(图2的上部的一行)子像素100的像素驱动电路105电连接，多条第一复位信号线RL1中的一条(位于第M行)与第M行子像素100的像素驱动电路105电连接。例如，1＜M≤N，M和N为大于等于2的正整数。位于图2中的接近中间位置的第二复位信号线RL2与本行的像素驱动电路105电连接，第一复位信号线RL1与下一行的像素驱动电路电连接。与第M-1行子像素的像素驱动电路105电连接的第二复位信号线RL2和与第M行子像素的像素驱动电路105电连接的第一复位信号线RL1在衬底基板10上的正投影至少部分重叠，从而减少像素驱动电路105中的走线空间，以利于提高显示基板的分辨率。
例如，在一些实施例中，如图2所示，在第M-1行子像素的其中一个子像素所在的区域中(例如，一个子像素的像素驱动电路所在的区域，在图中以虚线框示出)，与第M-1行子像素的像素驱动电路电连接的第二复位信号线RL2和与第M行子像素的像素驱动电路的第一复位信号线RL1在衬底基板10上的正投影重叠区域的面积，大于第二复位信号线RL2在衬底基板10上的正投影面积的50％，或大于第一复位信号线RL1在衬底基板10上的正投影面积的50％。由此，第一复位信号线RL1和第二复位信号线RL2之间的重叠部分较大，从而减少像素驱动电路105中的走线空间，以利于提高显示基板的分辨率。图14A为本公开至少一实施例提供的一种显示基板的第四金属层的布局示意图。
例如，在一些实施例中，如图2和图14A所示，显示基板1还包括多条第一电源电压线VDD1。每条第一电源电压线VDD1沿与第一方向Y不同的第二方向X延伸，并与位于一列的多个子像素的像素驱动电路105电连接且提供第一电源电压(例如高电平)。沿第二方向X在相邻两条第一复位信号线RL1在衬底基板10上的正投影之间，第一电源电压线VDD1包括弯折部VDD10。即，弯折部VDD10在衬底基板10上的正投影与像素驱动电路105在衬底基板10上的正投影交叠。第一电源电压线VDD1弯折走线可以与其他金属膜层的走线形成电容或作为其他膜层遮挡层。
需要说明的是，在本公开实施例中，各个走线或膜层在衬底基板10上的正投影，例如视为各个走线或膜层在衬底基板10的板面S(如图4A所示，例如为衬底基板10的上表面)上的正投影。
例如，在一些实施例中，如图2和图14A所示，第一电源电压线VDD1的部分线段沿第一方向Y走线(例如图14A中的横向走线的部分)，部分线段的线宽W2小于第一电源电压线VDD1的沿第二方向X走线的至少部分线宽(例如沿图14A中纵向走线的部分，宽度为W1或W2)。由此，可以减少第一电源电压线VDD1的布线空间。
需要说明的是，本公开实施例中所述的线宽指的是，走线延垂直于其延伸方向上的 宽度。
图3A为本公开至少一实施例提供的像素驱动电路的示意图；图3B为本公开至少一实施例提供的像素驱动电路的另一示意图；
如图3A所示，像素驱动电路105包括驱动子电路122和补偿子电路128。
例如，驱动子电路122与第一节点N1、第二节点N2以及第三节点N3电连接，并配置为在第一节点N1的电平的控制下，控制流经发光元件120的驱动电流。驱动子电路122包括控制端(控制电极)122a、第一端(第一电极)122b和第二端(第二电极)122c，且配置为与发光元件120连接并且控制流经发光元件120的驱动电流。驱动子电路122的控制端122a和第一节点N1连接，驱动子电路122的第一端122b和第二节点N2连接，驱动子电路122的第二端122c和第三节点N3连接。
例如，补偿子电路128与第一节点N1和第三节点N3电连接，且配置为接收第二扫描信号，且响应扫描信号对驱动子电路122进行阈值补偿。例如，扫描信号为第二扫描信号线GL2(图2所示)提供的第二扫描信号。补偿子电路128包括控制端(控制电极)128a、第二端(第二电极)128b和第一端(第一电极)128c，补偿子电路128的控制端128a配置为接收第二扫描信号Ga2，补偿子电路128的第二端128b和第一端128c分别与驱动子电路122的第二端122c和控制端122a电连接，补偿子电路128配置为响应于该第二扫描信号Ga2对该驱动子电路122进行阈值补偿。
例如，该像素驱动电路105还包括数据写入子电路126、存储子电路127、第一发光控制子电路123、第二发光控制子电路124、第一复位子电路125以及第二复位子电路129。
例如，数据写入子电路126与第二节点N2电连接，且配置为接收第一扫描信号Ga1，且响应于第一扫描信号Ga1将数据信号写入驱动子电路数据122。数据写入子电路126包括控制端126a、第一端(第一电极)126b和第二端(第二电极)126c，该控制端126a配置为接收第一扫描信号Ga1，第一端126b配置为接收数据信号Vd，第二端126c与驱动子电路122的第一端122b(也即第二节点N2)连接。该数据写入子电路126配置为响应于该第一扫描信号Ga1将该数据信号Vd写入驱动子电路122的第一端122b。例如，数据写入子电路126的第一端126b与数据线11(如图2所示)连接以接收该数据信号Vd，控制端126a与第一扫描信号线GL1(如图2所示)连接以接收该第一扫描信号Ga1。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b(第二节点N2)，并将数据信号存储在存储子电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动电流。
例如，在本公开一些实施例中，第一扫描信号Ga可以与第二扫描信号Ga2不同。例如，第一扫描信号Ga1可以与第二扫描信号Ga2连接到不同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描信号线(第一扫描信号线GL1和第二扫描信号线GL2)传输。
例如，在其它实施例中，第一扫描信号Ga1可以与第二扫描信号Ga2相同。例如扫 描信号Ga1可以与扫描信号Ga2连接到相同的信号输出端。例如，扫描信号Ga1可以与扫描信号Ga2通过相同的扫描信号线传输。
例如，存储子电路127与第一节点N1电连接，且被配置为存储数据信号。存储子电路127包括第二端(也称第二存储电极)127a和第一端(也称第一存储电极)127b，该存储子电路的第二端127a配置为接收第一电源电压VDD，存储子电路的第一端127b与驱动子电路的控制端122a电连接。例如，在数据写入及补偿阶段，补偿子电路128可以响应于第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中；同时，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，在数据写入和补偿阶段，补偿子电路128可以响应于第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号Vd存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，第一发光控制子电路123与第二节点N2电连接，且配置为响应于发光控制信号将第一电源电压VDD施加至驱动子电路122。第一发光控制子电路123与驱动子电路122的第一端122b(第二节点N2)以及第一电源电压端VDD连接，且配置为响应于第一发光控制信号EM1将第一电源电压端VDD的第一电源电压VDD施加至驱动子电路122的第一端122b。例如，如图4B所示，第一发光控制子电路123和第一发光控制端EM1、第一电源电压端VDD以及第二节点N2连接。
例如，第二发光控制子电路124与第三节点N3和第四节N4点电连接，且配置为响应于发光控制信号使得驱动电流可被施加至发光元件120。第二发光控制子电路124和第二发光控制端EM2、发光元件120的第一端(第一电极)134以及驱动子电路122的第二端122c连接，且配置为响应于第二发光控制信号EM2使得驱动电流可被施加至发光元件122。
例如，在发光阶段，第二发光控制子电路123响应于第二发光控制端EM2提供的第二发光控制信号EM2而开启，从而驱动子电路122可以通过第二发光控制子电路123与发光元件120电连接，从而驱动发光元件120在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路123响应于第二发光控制信号EM2而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动子电路122以及发光元件120进行复位操作。
例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同，例如第二发光 控制信号EM2可以与第一发光控制信号EM1连接到相同的信号输出端，例如，发光控制信号EM2可以与发光控制信号EM1通过相同的发光控制线EML(如图2所示)传输。
在另一些示例中，第二发光控制信号EM2可以与第一发光控制信号EM1不同。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别连接到不同的信号输出端。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别通过不同的发光控制线传输。
在本公开实施例中，以第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描信号线(第一扫描信号线GL1和第二扫描信号线GL2)传输；以及第二发光控制信号EM2可以与第一发光控制信号EM1通过相同的发光控制线EML(如图2所示)传输为例。
例如，第一复位子电路125与第一节点N1电连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1(例如第一复位信号)施加到第一节点N1。第一复位子电路125与第一复位电压端Vinit1以及驱动子电路122的控制端122a(第一节点N1)连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1(即第一复位信号)施加至驱动子电路122的控制端122a。
例如，第二复位子电路129与第四节点N4电连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2(例如第二复位信号)施加到第四节点N4。第二复位子电路129与第二复位电压端Vinit2以及第四节点N4连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2(即第二复位信号)施加至发光元件120的第一端134。
例如，第一复位子电路125和第二复位子电路129可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第二复位电压Vinit2施加至第一节点N1以及将第一复位电压Vinit1施加至发光元件120的第一端134，从而可以对驱动子电路122、补偿子电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。
例如，每行子像素100的第一复位控制信号Rst1以及第一复位电压Vinit1由与该行子像素100电连接的第一复位控制信号线RCL1(如图2所示)和第一复位信号线RL1(位于该行子像素100的上一行)提供。例如，每行子像素100的第二复位控制信号Rst2以及第二复位电压Vinit2由与该行子像素100电连接的第二复位控制信号线RCL2(如图2所示)和第二复位信号线RL2提供。
例如，发光元件120包括第一端(也称作第一电极)134和第二端(也称作第二电极)135，发光元件120的第一端134配置为与驱动子电路122的第二端122c连接，发光元件120的第二端135(例如第二电极)配置为与第二电源电压端VSS连接。例如，在一个示例中，如图3B所示，发光元件120的第一端134可以通过第二发光控制子电路124连接至第四节点N4。本公开的实施例包括但不限于此情形。
例如，在本公开实施例中，第二电源电压端VSS提供的第二电源电压VSS至发光元件120的第二端135。第一电源电压VDD为高电平，第二电源电压VSS为低电平。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端、第二扫描信号端，Rst1、Rst2既可以表示第一复位控制端、第二复位控制端又可以表示第一复位控制信号、第二复位控制信号，符号Vinit1、Vinit2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示第一电源电压端又可以表示第一电源电压，符号VSS既可以表示第二电源电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。
如图3B所示，该像素驱动电路105包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二晶体管至第七晶体管被用作开关晶体管。
例如，如图4B所示，驱动子电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接。第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。
例如，如图3B所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描信号线GL(第一扫描信号端Ga1)连接以接收第一扫描信号Ga1，第二晶体管T2的第一极和数据线11(数据信号端Vd)连接以接收数据信号Vd，第二晶体管T2的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，如图4B所示，补偿子电路128可以实现为第三晶体管T3。第三晶体管T3的栅极、第二极和第一极分别作为该补偿子电路的控制电极128a、第二电极128b和第一电极128c。第三晶体管T3的栅极配置为和第二扫描信号线GL(第二扫描信号端Ga2)连接以接收第二扫描信号Ga2，第三晶体管T3的第二极和驱动子电路122的第二端122c(第三节点N3)连接，第三晶体管T3的第一极和驱动子电路122的控制端122a(第一节点N1)连接。
例如，如图3B所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第二电容电极Ca和第一电容电极Cb，该第二电容电极Ca和第一电源电压端VDD耦接，例如电连接，该第一电容电极Cb和驱动子电路122的控制端122a耦接，例如电连接。
需要说明的是，在本公开实施例中，Ca既表示第二电容电极。也用于表示第二极板。Cb既表示第一电容电极。也用于表示第一极板。
例如，如图3B所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和发光控制线EML(第一发光控制端EM1)连接以接收发光控制信号 EM1，第四晶体管T4的第一极和第一电源电压端VDD连接以接收第一电源电压VDD，第四晶体管T4的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，发光元件120具体实现为发光二极管(LED)，例如可以是有机发光二极管(OLED)、量子点发光二极管(QLED)或者无机发光二极管，例如可以是微型发光二极管(Micro LED)或者微型OLED。例如，发光元件120可以为顶发射结构、底发射结构或双面发射结。该发光元件120可以发红光、绿光、蓝光或白光等。本公开的实施例对发光元件的具体结构不作限制。
例如，发光元件120的第一电极134(例如为阳极)和第四节点N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光元件120的第二电极135(例如为阴极)配置为和第二电源电压端VSS连接以接收第二电源电压VSS，从驱动子电路122的第二端122c流入发光元件120的电路决定发光元件的亮度。例如第二电源电压端可以接地，即VSS可以为0V。例如，第二电压电源电压VSS可以为负电压。
例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和发光控制线EML(第二发光控制端EM2)连接以接收第二发光控制信号EM2，第五晶体管T5的第而极和驱动子电路122的第二端122c(第三节点N3)连接，第五晶体管T5的第一极和发光元件120的第一端134(第四节点N4)连接。
例如，第一复位子电路125可以实现为第六晶体管T6，第二复位子电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位控制信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。例如，如图3B所示，该第一晶体管至第七晶体管T1-T7均为P型晶体管，例如为低温多晶硅薄膜晶体管或低温多晶氧化物晶体管，后续详细介绍。
图3C为本公开至少一实施例提供的图3B所示像素驱动电路的时序信号图。以下结 合图3C所示的信号时序图，对图3B所示的像素驱动电路的工作原理进行说明。
如图3C所示，每一帧图像的显示过程包括三个阶段，分别为初始化阶段T10、数据写入及补偿阶段T20以及发光阶段T30。
在初始化阶段T10，第一复位控制信号Rst1控制第六晶体管T6导通，从而可以将第一复位信号RL1(如图2所示)上传输的信号提供给第一晶体管T1的栅极，以对第一晶体管T1的栅极进行复位。第二复位控制信号Rst2控制第七晶体管T7导通，以将第二复位信号RL2(如图2所示)上传输的信号提供给发光元件120的第一端134，以对发光元件120的第一端134进行复位。并且，此阶段中，第一扫描信号Ga1控制第二晶体管T2截止。第二扫描信号Ga2控制第三晶体管T3截止。第一发光控制信号EM1或第二发光控制信号EM2控制第四晶体管T4和第五晶体管T5均截止。
在数据写入及补偿阶段T20，第一扫描信号Ga1控制第二晶体管T2导通，第二扫描信号Ga2控制第三晶体管T3导通，从而可以使数据线11上传输的数据信号对第一晶体管T1的控制端进行充电，以使驱动晶体管T1的控制端的电压变为：Vdata+Vth。其中，Vth代表第一晶体管T1的阈值电压，Vdata代表数据信号的电压。并且，此阶段中，第一复位控制信号Rst1控制第六晶体管T6截止。第二复位控制信号Rst2控制第七晶体管T7均截止。第一发光控制信号EM1或第二发光控制信号EM2控制第四晶体管T4和第五晶体管T5均截止。
在发光阶段T30，第一发光控制信号EM1或第二发光控制信号EM2控制第四晶体管T4和第五晶体管T5均导通。导通的第四晶体管T4将第一电源电压端VDD的电压Vdd提供给第一晶体管T1的第一端，以使第一晶体管T1的第一端的电压为Vdd。驱动晶体管T1根据其栅极电压Vdata+|Vth|，以及第一极的电压Vdd，产生驱动电流。该驱动电流通过导通的第五晶体管T5提供给发光元件120，驱动发光元件120发光。并且，此阶段中，第一复位控制信号Rst1控制第六晶体管T6截止，第二复位控制信号Rst2控制第七晶体管T7截止。第一扫描信号Ga1控制第二晶体管T2截止，第二扫描信号Ga2控制第三晶体管T3截止。
图4A为本公开至少一实施例提供的沿图2中截线A1-B1的截面示意图。图5A为本公开至少一实施例提供的一种显示基板的第一半导体层的布局示意图。图5B为本公开至少一实施例提供的一种显示基板的第一金属层的布局示意图。图5C为图5A以及图5B层叠之后的布局示意图。图6A为本公开至少一实施例提供的一种显示基板的第二金属层的布局示意图。图6B为图5A、图5B以及图6A层叠之后的布局示意图。
为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和沟道区，其中n为1-7。
需要说明的是，本公开实施例中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料 可以相同或不同。
例如，在一些实施例中，如图4A图5A所示显示基板1还包括：位于衬底基板10上的第一半导体层PL1、第一绝缘层142(第一栅绝缘层)、第二绝缘层143(第二栅绝缘层)以及第三绝缘层144(第一层间绝缘层)。图5A中示出了第一半导体层PL1的平面布局图。每个像素驱动电路105中的半导体层是一体设置的。第一半导体层PL1包括第一晶体管T1的有源层T1a、第二晶体管T2的有源层T2a、第四晶体管T4的有源层T4a、第五晶体管T5的有源层T5a以及第七晶体管T7的有源层T7a。图中小虚线框部分为第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5以及第七晶体管T7的沟道区，例如与栅极层交叠的区域所在的位置。上述晶体管的有源层连接为一体结构。
例如，第一半导体层PL1的材料包括多晶硅。
例如，如图5B和图6A所示，显示基板1还包括第一金属层GAT1(第一栅电极层)和第二金属层GAT2(第二栅电极层)。图5B为第一金属层GAT1的平面布局示意图，图6A为第二金属层GAT2的平面布局示意图。
图4A示出了晶体管T7的部分结构的截面示意图。如图4A所示，第一绝缘层142位于衬底基板10上，第二绝缘层143位于第一绝缘层142远离衬底基板10的一侧，第一半导体层PL1位于第一绝缘层142和第二绝缘层143之间。第三绝缘层144位于第二绝缘层143远离衬底基板10的一侧，第一金属层GAT1位于第一绝缘层142和第二绝缘层143之间，第二金属层GAT2位于第二绝缘层143和第四绝缘层144之间。
例如，第一半导体层PL1的材料包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。
例如，衬底基板10可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料，衬底基板10可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，第一绝缘层142、第二绝缘层143以及第三绝缘层144中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。第一绝缘层142、第二绝缘层143以及第三绝缘层144的材料可以相同也可以不相同。
例如，第一金属层GAT1和第二金属层GAT2的材料包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
例如，在一些实施例中，如图5B和图5C所示，第一金属层GAT1包括第一晶体管T1的栅极T1g、第二晶体管T2的栅极T2g、第四晶体管T4的栅极T4g、第五晶体管T5的栅极T5g以及第七晶体管T7的栅极T7g，在图5C中的虚线框中示出。上述晶体管的栅极所在位置为第一金属层GAT1与第一半导体层PL1交叠的位置。即，晶体管的栅极遮挡晶体管的沟道区。
例如，如图5C所示，第一导电层GAT1还包括存储电容Cst的第一电容电极Cb。例如，该显示基板1采用自对准工艺，利用第一导电层GAT1作为掩膜对该第一半导体 层PL1进行导体化处理(例如掺杂处理)，使得该第一半导体层PL1未被该第一导电层GAT1覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而分别形成该晶体管的第一极和第二极。
例如，在一些实施例中，图2A中示出的第一复位信号线RL1可以位于第一金属层GAT1，第二复位信号线RL2可以位于第二金属层GAT2。
图7A为本公开至少一实施例提供的一种显示基板的第二半导体层的布局示意图；图7B为图5A、图5B、图6A以及图7A层叠之后的布局示意图；图8A为本公开至少一实施例提供的一种显示基板的第三金属层的布局示意图；图8B为图5A、图5B、图6A、图7A以及图8A层叠之后的布局示意图。
例如，在一些实施例中，如图8A所示，显示基板1还包括第三金属层GAT3。如图4A所示，第三金属层GAT3位于第三绝缘层144远离衬底基板10的一侧。
例如，在一些实施例中，存储电容的第一极板和第二极板分别位于第一金属层、第二金属层和第三金属层中的两层。第一复位信号线位于第二金属层，第二复位信号线位于第三金属层；或第一复位信号线位于第一金属层，第二复位信号线位于第三金属层；或第一复位信号线位于第一金属层，第二复位信号线位于第二金属层。由此，可以根据显示基板的布线空间灵活设置。
在本公开实施例中，以存储电容的第一极板位于第一金属层，第二极板位于第二金属层，第一复位信号线位于第二金属层，第二复位信号线位于第三金属层为例进行介绍，本公开实施例不限于此。
例如，如图5B所示，第一金属层GAT1包括存储电容Cst的第一极板Cb。
例如，如图6A所示，第二金属层GAT2包括第一复位信号线RL1。每行像素驱动电路105中都设置一条沿第一方向Y延伸的第一复位信号线RL1。图5B中示出了位于第M-1行像素驱动电路105中的第一复位信号线RL1和位于第M行像素驱动电路105中的第一复位信号线RL1。
例如，如图8A所示，第三金属层GAT3包括第二复位信号线RL2。每行像素驱动电路105中都设置一条沿第一方向Y延伸的第二复位信号线RL2。图8A中示出了位于第M-1行像素驱动电路105中的第二复位信号线RL2和位于第M行像素驱动电路105中的第二复位信号线RL2。如图8A所示，在同一行像素驱动电路105中的第一复位信号线RL1和第二复位信号线RL2在衬底基板10上的正投影至少部分重叠，以减少布线空间。
图4B为本公开至少一实施例提供的沿图2中截线A2-B2的截面示意图；截线A2-B2在图2中穿过第六晶体管T5。图4C为本公开至少一实施例提供的沿图2中截线A3-B3的截面示意图。截线A3-B3在图2中穿过晶体管T1。
例如，在一些实施例中，如图4A、图4B以及图4C所示，显示基板1还包括第四绝缘层147(第二层间绝缘层)。第四绝缘层147位于第三绝缘层144远离衬底基板10的一侧。
例如，在一些实施例中，如图14A所示，显示基板1还包括第四金属层SD2。第四 金属层SD2位于第四绝缘层147远离衬底基板10的一侧。第一电源电压线VDD1位于第四金属层SD2。需要说明的是，根据显示基板的布线设计的需要还可以将第一电源电压线VDD1设置在其它金属膜层，本公开实施例不以此为限。
例如，如图7A所示，显示基板1还包括第二半导体层PL2。第二半导体层PL2在衬底基板上的正投影与第二金属层(图6A所示)和第三金属层(图8A所示)在衬底基板10上的正投影不重叠的部分被导体化，以构成第三晶体管T3的第一极T3s和第二极T3d，以及第六晶体管T6的第一极T6s和第二极T6d。
例如，例如，第二半导体层PL2的材料包括氧化物半导体材料(例如，氧化铟镓锌)。
例如，如图5C所示，第一半导体层PL1在衬底基板10上的正投影与第一金属层GAT1在衬底基板10上的正投影不重叠的部分被导体化，以构成第一晶体管T1的第一极T1s和第二极T1d、第二晶体管T2的第一极T2s和第二极T2d、第四晶体管T4的第一极T4s和第二极T4d、第五晶体管T5的第一极T5s和第二极T5d、以及第七晶体管T7的第一极T7s和第二极T7d。
例如，如图4B和图4C所示，显示基板1还包括第五绝缘层146(第三栅绝缘层)。第二半导体层PL2位于第三绝缘层144和第三金属层GAT3之间，第五绝缘层146位于第二半导体层PL2和第三金属层GAT3之间。
例如，如图6A所示，第二金属层GAT2还包括存储电容Cst的第二极板Cb、第三晶体管T3的第一栅极T3g1和第六晶体管T6的第一栅极T6g1。如图7B所示，第二金属层GAT2的与第二半导体层PL2交叠的位置构成第三晶体管T3的第一栅极T3g1和第六晶体管T6的第一栅极T6g1。
例如，如图7A和图7B所示，第二半导体层PL2包括第三晶体管T3的有源层T3a和第六晶体管T6的有源层T6a。第二半岛导体层PL2的与第二金属层GAT2或第三金属层GAT3交叠的位置构成第三晶体管T3的有源层T3a和第六晶体管T6的有源层T6a。
例如，如图8A和图8B所示，第三金属层GAT3包括第三晶体管T3的第二栅极T3g2和第六晶体管T6的第二栅极T6g2。在图8B中，第三金属层GAT3的与第二半导体层PL2交叠的位置构成第三晶体管T3的第二栅极T3g2和第六晶体管T6的第二栅极T6g2。
例如，如图7A、图7B以及图8B所示，第三晶体管T3包括两个栅极。第三晶体管T3的第一栅极T3g1位于第二半导体层PL1的靠近衬底基板10的一侧，第三晶体管T3的第二栅极T3g2位于第二半导体层PL1的远离衬底基板10的一侧。第六晶体管T6包括两个栅极。第六晶体管T6的第一栅极T6g1位于第二半导体层PL1的靠近衬底基板10的一侧，第六晶体管T6的第二栅极T6g2位于第二半导体层PL1的远离衬底基板10的一侧。第三晶体管T3和第六晶体管T6为TLPO类型的晶体管，从而具有较好的防漏电性能。例如第三晶体管T3实现为双栅结构，以提高第三晶体管T3的开关能力，防止在第三晶体管T3的关态发生漏电流。例如第六晶体管T6实现为双栅结构，以提高第六晶体管T6的开关能力，防止在第六晶体管T6的关态发生漏电流。采用双栅结构提高第三晶体管T3和第六晶体管T6的栅控能力，有助于降低晶体管的漏电流从而有助于保持N1 节点的电压，提高发光阶段显示基板的显示均一性。
例如，在一些实施例中，如图6B和图8A所示，第三晶体管T3的第一栅极T3g1和第二栅极T3g2在衬底基板10上的正投影至少部分重叠，以减少显示基板1的布线空间。第六晶体管T6的第一栅极T6g1和第二栅极T6g2在衬底基板10上的正投影至少部分重叠，以减少显示基板1的布线空间。
例如，在一些实施例中，如图14A所示，第一电源电压线VDD1的弯折部VDD10包括沿第二方向X延伸的第一部分VDD11和第二部分VDD12，以及沿第一方向Y延伸的第三部分VDD13，第三部分VDD13连接第一部分VDD11和第二部分VDD12。例如，第一电源电压线VDD1呈类似“S型”弯折走线。
例如，在一些实施例中，如图2和图4B所示，第一部分VDD11在衬底基板10上的正投影，与第三晶体管T3的第一栅极T3g1和第二栅极T3g2以及第六晶体管的第一栅极T6g1和第二栅极T6g2在衬底基板10上的正投影重叠，从而利用第一电源电压线VDD形成对第三晶体管T3和第六晶体管T6的遮挡，防止漏电流的产生。
图9A为本公开至少一实施例提供的一种显示基板的至少一层绝缘层中过孔的布局示意图；图9B为图5A、图5B、图6A、图7A、图8A以及图9A层叠之后的布局示意图；图10A为本公开至少一实施例提供的一种显示基板的至少另一层绝缘层中过孔的布局示意图；图10B为图5A、图5B、图6A、图7A、图8A、图9A以及图10A层叠之后的布局示意图；图11A为本公开至少一实施例提供的一种显示基板的第五金属层的布局示意图；图11B为图5A、图5B、图6A、图7A、图8A、图9A、图10A以及图11A层叠之后的布局示意图；图12A为本公开至少一实施例提供的一种显示基板的至少再一层绝缘层中过孔的布局示意图；图12B为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A以及图12A层叠之后的布局示意图；图13A为本公开至少一实施例提供的一种显示基板的至少再一层绝缘层中过孔的布局示意图；图13B为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A、图12A以及图13A层叠之后的布局示意图；图14B为本公开至少一实施例提供的一种显示基板的至少再一层绝缘层中过孔的布局示意图；图14C为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A以及图14B层叠之后的布局示意图。
例如，如图4B和图4C所示，显示基板还包括第一缓冲层141、第二缓冲层145。第一缓冲层141设置在第一绝缘层142靠近衬底基板10的一侧。第二缓冲层145设置在第二半导体层PL2和第三绝缘层144之间。第一缓冲层141作为过渡层，其即可以防止衬底基板10中的有害物质侵入显示基板的内部，又可以增加显示基板1中的膜层在衬底基板10上的附着力。第二缓冲层145可以繁殖有害物质侵入第二半导体层PL2。
例如，在一些实施例中，如图2和图14A所示第二部分VDD12与第四晶体管T4的第一极T4s(如图5C所示)电连接。
例如，如图11A所示，显示基板1还包括第五金属层SD1。例如，如图4B所示，第五金属层SD1位于第四金属层SD2和第三金属层GAT3之间。例如，第五金属层SD1 包括第七转接电极TS7。第七转接电极TS7的下端在衬底基板10上的正投影与第四晶体管T4的第一极T4s在衬底基板10上的正投影对应。
例如，如图4B所示，显示基板1还包括第六绝缘层149。第六绝缘层149位于第四金属层SD2和第五金属层SD1之间。例如，显示基板1还包括钝化层148。例如，钝化层148位于第六绝缘层149和第四金属层SD2之间。钝化层148可以保护像素驱动电路105的晶体管的第一极和第二极不被水汽腐蚀。
例如，钝化层148的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护像素驱动电路105不被水汽腐蚀。
例如，如图9A和图9B所示，第七转接电极TS7通过第四过孔VH4与第四晶体管T4的第一极T4s连接。例如，第四过孔VH4贯穿第一绝缘层142、第二绝缘层143、第三绝缘层144、第二缓冲层145、第五绝缘层146第四绝缘层147。
例如，如图12A、图12B、图13A以及图13B所示，第一电源电压VDD1的弯折部VDD10的第二部分VDD12通过第十五过孔VH15和第十八过孔VH18与第七转接电极TS7连接，以实现第一电源电压VDD1与第四晶体管T4的第一极T4s的连接。此时，通过第七转接电极TS7转接，可以减少电信号传输过程中的电压降。例如，第十五过孔VH15和第十八过孔VH18在衬底基板10上的正投影重叠。第十五过孔VH15贯穿钝化层148，第十八过孔VH18贯穿第六绝缘层149。
例如，在一些实施例中，如图2和图14A所示，第一部分VD11在衬底基板10上的正投影与第三晶体管T3的第一栅极T3g1在衬底基板上的正投影包括第一重叠区域(图中第一部分VDD11的下半部分)，第一部分VD11在衬底基板10上的正投影与第六晶体管T6的第一栅极T6g1在衬底基板10的正投影包括第二重叠区域(图中第一部分VDD11的上半部分)。第一重叠区域沿第二方向X上的中心线X12与第二重叠区域沿第二方向X上的中心线X11不重合。由此，第一部分VDD11可以对第三晶体管T3的第一栅极T3g1以及第六晶体管T6的第一栅极T6g1进行遮挡。
例如，在一些实施例中，如图2和图14A所示，第一部分VDD11在衬底基板10上的正投影与第三晶体管T3的第一栅极T3g1和第二栅极T3g2在衬底基板10上的正投影重叠的区域(图中第一部分VDD11的下半部分)沿第二方向X上的中心线X12，与第一部分VDD11在衬底基板10上的正投影与第六晶体管T6的第一栅极T6g1和第二栅极T6g2在衬底基板10上的正投影重叠的区域(图中第一部分VDD11的上半部分)沿第二方向X上的中心线X11不重合。此时，第一部分VDD11并不是沿第二方向X呈直线延伸的。由此，第一部分VDD11可以对第三晶体管T3的第一栅极T3g1和第二栅极T3g2以及第六晶体管T6的第一栅极T6g1和第二栅极T6g2进行遮挡。
例如，在一些实施例中，如图14A所示，第一部分VDD11的线宽W1大于第二部分VDD12的线宽W3和第三部分VDD13的线宽W2。由此，在第一电源电压线VDD1不需要作为遮挡电极的部分的宽度可以适当减少，以减少布线空间。
例如，在一些实施例中，如图14A所示，显示基板1还包括：多条沿第二方向X延伸的数据线11，每条数据线11与位于一列的多个子像素的像素驱动电路105电连接并配置为提供数据信号。第一电源电压线VDD1的弯折部VDD10的第一部分VDD11在衬底基板10上的正投影与数据线11(第一部分VDD11和数据线11与同一个像素驱动电路105电连接)在衬底基板10上的正投影沿第一方向Y上的距离Y11(第一部分VDD11的上部)或Y12(第一部分VDD11的下部)，大于第二部分VDD12在衬底基板10上的正投影与数据线11在衬底基板10上的正投影沿第一方向上的距离Y13，由此，减少第一电源电压线VDD1的布线空间。
例如，在一些实施例中，如图11A和图11B所示，像素驱动电路105还包括位于第五金属层SD1的第一转接电极TS1。第一转接电极TS1弯折延伸，大致呈“L”型。第一转接电极TS1连接与第M行子像素的像素驱动电路105电连接的第一复位信号线RL1和第M行子像素的像素驱动电路105。
例如，在一些实施例中，如图11A和图11B所示，第一转接电极TS1的至少部分沿第一方向Y延伸。例如，第一转接电极TS1包括沿第二方向X的部分和沿第一方向Y延伸的部分，该两部分连接形成大致“L”型。
例如，在一些实施例中，如图4B、图9A、图9B、图11A、图11B所示，第一转接电极TS1的第一端(例如图11A中第一转接电极TS1的上端)通过第一过孔VH1(如图9A和图9B所示)与第一复位信号线RL1连接。第一过孔VH1为贯穿第三绝缘层144、第四绝缘层147、第二缓冲层145以及第五绝缘层146的过孔。例如，在一些实施例中，如图4B、图10A、图10B、图11A、图11B所示，第一转接电极TS1的第二端(例如图11A中第一转接电极TS1的下端)通过第十三过孔VH13(如图10A和图10B所示)与第M行子像素的像素驱动电路105的第六晶体管T6的第一极T6s(如图7A所示)连接。例如，第十三过孔VH13为贯穿第四绝缘层147以及第五绝缘层146的过孔。
例如，在一些实施例中，如图2、图4B、图6A以及图6B所示，第一复位信号线RL1包括向靠近第一转接电极TS1凸出的部分PP1。第一复位信号线RL1的凸出的部分PP1通过第一过孔VH1与第一转接电极TS1连接。第一复位信号线RL1通过第一转接电极TS1与第M行子像素的像素驱动电路105的第六晶体管T6的第一极T6s(如图7A所示)电连接。第一复位信号线RL1提供的第一复位信号经由第一复位信号线RL1的凸出的部分PP1通过第一转接电极TS1传输至第M行子像素的像素驱动电路105的第六晶体管T6的第一极T6s。
例如，在一些实施例中，如图11A、图11B所示，像素驱动电路105还包括位于第五金属层SD1的第二转接电极TS2。第二转接电极TS2沿与第二方向X延伸。
例如，如图4A、图10A、图10B、图11A、图11B所示，第二转接电极TS2的第一端(例如图11A中第二转接电极TS2的上端)通过第十二过孔VH12(如图10A、图10B所示)与第二复位信号线RL2(位于第M-1行)连接。例如，十二过孔VH12为贯穿第四绝缘层147的过孔。
例如，如图4A、图9A、图9B、图11A、图11B所示，第二转接电极TS2的第二端(例如图11A中第二转接电极TS2的下端)通过第二过孔VH2(如图9A、图9B所示)与第M-1行子像素的像素驱动电路105的第七晶体管T7的第一极T7s连接。例如，第二过孔VH2为贯穿第一绝缘层142、第二绝缘层143、第三绝缘层144、所述第四绝缘层147以及第五绝缘层146的过孔。
例如，在一些实施例中，如图6A、图8A以及图8B所示，显示基板1还包括沿第一方向Y延伸的第一复位控制信号线RCL1。第一复位控制信号线RCL1配置向与其对应一行的多个子像素的像素驱动电路105提供第一复位控制信号Rst1。第一复位控制信号线RCL1包括位于第二金属层GAT2的第一子线RCL11(如图6A所示)和位于第三金属层GAT3的第二子线RCL12(如图8A所示)。例如，第一复位控制信号线RCL1为双层走线，第一子线RCL11和第二子线RCL12都传输第一复位控制信号Rst1。第一子线RCL11和第二子线RCL12在衬底基板10上的正投影至少部分重叠。第一子线RCL11的与第二半导体层PL2交叠的部分的宽度增加，该部分还构成第六晶体管T6的第一栅极T6g1。第二子线RCL12的与第二半导体层PL2交叠的部分的宽度增加，该部分还构成第六晶体管T6的第二栅极T6g2。即，第一子线RCL11的与第二半导体层PL2在垂直于衬底基板10的方向上重叠的部分作为第六晶体管T6的第一栅极T6g1，第二子线RCL12的与第二半导体层PL2在垂直于衬底基板10的方向上重叠的部分作为第六晶体管T6的第二栅极T6g2。
例如，如图2、图5B以及图5C所示，显示基板1还包括：位于第一金属层GAT1的第二复位控制信号线RCL2。第二复位控制信号线RCL2沿第一方向Y延伸，并配置为向与其对应一行的多个子像素的像素驱动电路105所述第二复位控制信号Rst2。第二复位控制信号线RCL2的与第一半导体层PL1在垂直于衬底基板10的方向上重叠的部分作为第七晶体管T7的栅极T7g，以减少布线空间。
例如，在其它实施例中，如图2、图5B、图5C、图6A以及图8A所示，在第M-1行子像素的其中一个子像素所在的区域中(例如，一个子像素的像素驱动电路所在的区域，在图中以虚线框示出)，与第M-1行子像素的像素驱动电路电连接的第二复位信号线RL2和第二复位控制信号线RCL2在衬底基板10上的正投影重叠区域的面积，小于与第二复位信号线RL2在衬底基板10上的正投影面积的50％。由此，第二复位信号线RL2与第二复位控制信号线RCL2的交叠部分较小，第二复位信号线RL2上传输的负载受到其它电信号的影响较小。例如，在第M-1行子像素的其中一个子像素所在的区域中(例如，一个子像素的像素驱动电路所在的区域，在图中以虚线框示出)，与第M行子像素的像素驱动电路的第一复位信号线RL1和与第M-1行子像素的像素驱动电路电连接的第二复位控制信号线RCL2在衬底基板10上的正投影重叠区域的面积，小于与第一复位信号线RL1在衬底基板10上的正投影面积的50％。由此，第一复位信号线RL1与第二复位控制信号线RCL2的交叠部分较小，第一复位信号线RL1上传输的负载受到其它电信号的影响较小。
例如，如图2、图5B以及图5C所示，显示基板1还包括：位于第一金属层GAT1的多条第一扫描信号线GL1。每条第一扫描信号线GL1沿第一方向Y延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提105供第一扫描信号Ga1。在图5C中，第一扫描信号线GL1的与第一半导体层PL1在垂直于衬底基板10的方向上重叠的部分作为第二晶体管T2的栅极T2g，以减少布线空间。
例如，如图2、图6A、图6B、图7A以及图7B所示，显示基板1还包括：多条第二扫描信号线GL2。每条第二扫描信号线GL2沿第一方向Y延伸，并配置为向与其对应一行的多个子像素的像素驱动电路105提供第二扫描信号Ga2。沿第二方向X上在每个像素驱动电路105中，例如，图8B中位于左上方的像素驱动电路105中，第二扫描信号线GL2在衬底基板10上的正投影位于存储电容Cst在衬底基板10上的正投影和第一扫描信号线GL在衬底基板10上的正投影之间。即，第二扫描信号线GL2位于第一扫描信号线GL1的下方。例如，第二扫描信号线GL2包括位于第二金属层GAT2的第三子线GL21(如图6A所示)和位于第三金属层GAT3的第四子线GL22(如图8A所示)。第三子线GL21和第四子线GL22在衬底基板10上的正投影至少部分重叠。例如，第二扫描信号线GL2为上层走线，第三子线GL21和第四子线GL22都用于传输第二扫描信号Ga2。例如，第三子线的GL21与第二半导体层PL2在垂直于衬底基板10的方向上重叠的部分(该部分的线宽增大)作为第三晶体管T3的第一栅极T3g1，第四子线GL22的与第二半导体层PL2在垂直于衬底基板10的方向上重叠的部分(该部分的线宽增大)作为第三晶体管T3的第二栅极T3g2。由此，减少显示基板1的布线空间。
例如，在一些实施例中，如图5A、图5B、图6A以及图6B所示，显示基板1还包括：位于第一金属层GAT1的第一凸部GL11(如图5A所示)以及位于第二金属层的第一电极部分GA1(如图6A所示)。第一凸部GL11与第一扫描信号线GL1连接且一体设置。即，第一凸部GL11为第一扫描信号线GL1在第二方向X上的加宽部分。第一电极部分GAT1在衬底基板10上的正投影沿第一方向Y上位于数据线11和第一电源电压线VDD1之间，且沿第二方向X上位于第一复位控制信号线RCL1与第二扫描信号线GL2之间。例如，第一电极部分GA1在衬底基板10上的正投影与第一凸部GL11和第一扫描信号线GL1在衬底基板10上的正投影至少部分重叠，从而第一电极部分GA1与第一凸部GL11和第一扫描信号线GL1之间间隔第二绝缘层143，以形成辅助电容。由此，可以防止第一扫描信号线GL1上传输的第一扫描信号Ga1发生跳变。
例如，如图4C、图11A以及图11B所示，像素驱动电路105还包括位于所述第五金属层SD1的第三转接电极TS3。第三转接电极TS3大致呈“L”型。例如，第三转接电极TS3在衬底基板10上的正投影与第一扫描信号线GL1、第二扫描信号线GL2以及第二半导体层PL2在衬底基板10上的正投影部分重叠，以形成辅助电容，减少第一扫描信号线GL1和第二扫描信号线GL2上传输的电信号发生跳变。例如，第三转接电极TS3的沿第二方向X上延伸的部分与第二扫描信号线GL2交叠，第三转接电极TS3的沿第一方向Y上延伸的部分与第一扫描信号线GL1重叠，且与第二半导体层PL2的部分交叠。
例如，如图4C、图6A、图11A以及图11B所示，存储电容Cst的第二极板Ca包括第一开口K1。第一开口K1配置为露出存储电容Cst的第一极板Cb(如图6A所示)。第三转接电极TS包括沿第二方向X延伸的第一子转接电极T31和沿第一方向Y延伸的第二子转接电极T32(如图11A所示)。第一子转接电极T31的第一端(图中下端)穿过第一开口K1并通过第七过孔VH7(如图9A、图9B所示)与第一极板Cb连接。第七过孔VH7为贯穿第二绝缘层143、第三绝缘层144、第二缓冲层145、第四绝缘层147以及第五绝缘层146的过孔。第一子转接电极T31的第二端(例如上端)通过第九过孔VH9与第一电极部分GA1连接。例如，第九过孔VH9为贯穿第三绝缘层144、第二缓冲层145、第四绝缘层147以及第五绝缘层146的过孔。例如，第一子转接电极T31的第二端还与第二子转接电极T32连接，第二子转接电T32的远离第一转接电极T31的一端(图11A的右侧的一端)通过第十过孔VH10(如图10A和图10B所示)与第六晶体管T6的第二极T6d和第三晶体管T3的第一极T3s连接(即与第二半导体层PL2连接)。例如，第十过孔VH10为贯穿第四绝缘层147以及第五绝缘层146的过孔。
例如，在一些实施例中，如图5B和图5C所示，第一金属层GAT1还包括多条沿第一方向Y延伸的发光控制线EML，每条发光控制线EML配置为向与其对应一行的多个子像素的像素驱动电路105提供所述发光控制信号(第一发光控制信号EM1或第二发光控制信号EM2)。发光控制线EML的与第一半导体层PL1在垂直于衬底基板10的方向上重叠的部分作为第四晶体管T4的栅极T4g和第五晶体管T5的栅极T5g。由此，减少显示基板1的布线空间。
例如，在一些实施例中，如图2和图14A所示，数据线11位于第四金属层SD2。如图11A所示，像素驱动电路105还包括位于第五金属层SD1的第四转接电极TS4。第四转接电极TS4通过第八过孔VH8(如图9A和图9B所示)与第二晶体管T2的第一极T2s连接。例如，第八过孔VH8为贯穿第一绝缘层142、第二绝缘层143、第三绝缘层144、第二缓冲层145、第四绝缘147以及第五绝缘层146的过孔。第四转接电极TS4还通过第十四过孔VH14(如图12A和图12B所示)和第十七过孔VH17(如图13A和图13B所示)与数据线11连接，以接收数据信号。例如，第十四过孔VH14和第十七过孔VH17在衬底基板10上的正投影重叠。例如，第十四过孔VH14为贯穿钝化层148的过孔。例如，第十七过孔VH17为贯穿第六绝缘层149的过孔。
例如，如图9A、图9B以及图11A所示，第七转接电极TS7的另一端(例如上端)通过图9A中所示的第五过孔VH5与存储电容Cst的第二极板Ca连接。例如，第五过孔VH5为贯穿第三绝缘层144、第二缓冲层145、第五绝缘层146以及第四绝缘层147的过孔。
例如，如图9A、图9B以及图11A所示，第五金属层SD1还包括第五转接电极TS5。第一转接电极TS5沿第二方向X延伸。第五转接电极TS5的一端(例如下端)通过图9A中所示的第六过孔VH6与第一晶体管T1的第二极T1d连接。例如，第六过孔VH6为贯穿第一绝缘层142、第二绝缘层143、第三绝缘层144、第二缓冲层145、第五绝缘 层146以及第四绝缘层147的过孔。例如，第五转接电极TS5的另一端(例如上端)通过图10A中所示的第十一过孔VH11与第二晶体管T2的第二极T2d连接。例如，第十一过孔VH11为贯穿第五绝缘层146以及第四绝缘层147的过孔。
例如，第五转接电极TS5也可以不与第二方向X平行，例如与第二方向X相交一定的角度。例如，该交叉角度小于等于20°。
例如，如图14A所示，第四金属层SD2还包括第八转接电极TS8。例如，第八转接电极TS8沿第二方向X延伸。第八转接电极TS8配置为连接发光元件120和像素驱动电路105。
例如，第八转接电极TS8也可以不与第二方向X平行，例如与第二方向X相交一定的角度。例如，该交叉角度小于等于20°。
例如，如图9A、图9B以及图11A所示，第五金属层SD1还包括第六转接电极TS6。第一转接电极TS5沿第二方向X延伸。第六转接电极TS6的一端(例如下端)通过图9A中所示的第六过孔VH3与第五晶体管T5的第一极T5s连接。例如，第六过孔VH3为贯穿第一绝缘层142、第二绝缘层143、第三绝缘层144、第二缓冲层145、第五绝缘层146以及第四绝缘层147的过孔。例如，第六转接电极TS6的一端(例如下端)通过图12A中所示的第十六过孔VH16和图13A所示的第十九过孔VH19与第四金属层的四八转接电极TS8连接。例如，第十六过孔VH16为贯穿钝化层148的过孔。例如，第十九过孔VH19为贯穿第六绝缘层149的过孔。
例如，如图14B所示，显示基板1还包括第七绝缘层150(例如第二平坦化层)。第七绝缘层150位于第四金属层SD2的远离衬底基板100的一侧。
图15A为本公开至少一实施例提供的一种显示基板的像素限定层的布局示意图；图15B为图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图14B以及图15A层叠之后的布局示意图。
例如，如图14B、图14C、图15A以及图15B所示，第八转接电极TS8通过第七绝缘层150中的第二十过孔VH20与图15A中所示的发光元件120的第一极134连接，例如发光元件120a。
例如，第一电极134的材料包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第一电极134可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，在本公开实施例中，没有示出显示基板1的像素限定层、发光元件120的第二电极135、封装层等的平面示意图。
例如，如图15A所示，发光元件120可以包括发出红光的发光元件120a、发出绿光的发光元件120b、蓝光的发光元件120c以及绿光的发光元件120d。上述四种发光元件可以组成一个像素单元。
例如，第三金属层GAT3、第四金属层SD2以及第五金属层SD1的材料包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为 多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
例如，第四绝缘层147、第五绝缘层146中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。
例如，第六绝缘层149和第七绝缘层150的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
需要说明的是，在本公开实施例中，图9A中示出的第一过孔VH1至第九过孔VH9的尺寸范围可以约为2-4微米，例如约为3微米。第一过孔VH1至第九过孔VH9的尺寸由显示基板1在制备工艺进行选择。
图16A为本公开至少一实施例提供的另一种显示基板的部分膜层的布局示意图。图16B为本公开至少一实施例提供的另一种显示基板的一金属层的布局示意图。图16C为本公开至少一实施例提供的另一种显示基板的部分膜层的布局示意图。
例如，在另一些实施例中，如图16A所示，显示基板的子像素包括像素驱动电路105a。例如，以像素驱动电路105a为7T1C像素驱动电路为例。例如，像素驱动电路105a的电路原理可以参考图3A和图3B这里不做详细赘述。像素驱动电路105a和图2所示像素驱动电路105的区别在于，每行的像素驱动电路105a与一条复位信号线连接。例如，图6A中位于中间位置的复位信号线RL0与第M-1行像素驱动电路105a的第七晶体管T7以及第M行像素驱动电路105a的第六晶体管T6连接。例如，像素驱动电路105还包括第一复位控制信号线RCL10、第二复位控制信号线RCL20、第一扫描信号线GL10、第二扫描信号线GL20以及发光控制信号线EML0，像素驱动电路105a的详细布线结构可以参考像素驱动电路105的布线结构，这里不再详细赘述。
例如，如图16B所示，与像素驱动电路105a电连接的第一电源电压线VDD1a和数据线11a与图14A所示的第一电源电压线VDD1和数据线11的结构不同。第一电源电压线VDD1a包括第一部分VDD1a1、第二部分VDD1a2、第三部分VDD1a3以及第四部分VDD1a4。
例如，如图16B和图16C所示，第一部分VDD1a1沿第二方向X延伸，且在衬底基板10上的正投影与第六晶体管T6(例如栅极)重叠，以对第六晶体管T6进行遮挡，防止第六晶体管T6的漏电流。第二部分VDD1a2的沿第一方向Y上的宽度大于第一部分VDD1a1沿第一方向Y上的宽度。第二部分VDD1a2在衬底基板10上的正投影至少与第三转接电极TS3、第一扫描信号线GL10以及第六晶体管T6的第二极和第二晶体管T2的第一极(第二半导体层PL2的部分)在衬底基板10上的正投影重叠，以形成辅助电容，进而避免第一扫描信号线GL10传输的电信号的跳变。第三部分VDD1a3跨过第二扫描信号线GL20，即第三部分VDD1a3与第二扫描信号线GL20交叠。第三部分VDD1a3的沿第一方向Y上的宽度小于二部分VDD1a2的沿第一方向Y上的宽度。第一电源电压线VDD1a具有开口K2，开口K2位于在衬底基板10上的正投影与第二扫描信号线GL20部分重叠，即开口K2露出第二扫描信号线GL20。第四部分VDD1a4的沿第一方向Y上 的宽度大于第三部分VDD1a3的沿第一方向Y上的宽度。第四部分VDD1a4在衬底基板10上的正投影与存储电容的第二极板部分重叠，以形成辅助电容，减少电信号的跳变，以提高显示基板的显示效果。
例如，如图16B和图16C所示，数据线11a沿第二方向X走线，且数据线11a在靠近第四晶体管T4的部分弯折走线，与减少布线空间。
图16B中给出了另一种第一电源电压线的布线方式，第一电源电压线VDD1a的第一部分VDD1a1、第二部分VDD1a2、第三部分VDD1a3以及第四部分VDD1a4形成弯折走线，本公开实施例不以第一电源电压线的具体的弯折方式或布线方式为限。
本公开至少一实施例还提供一种显示装置。图17为本公开至少一实施例提供的一种显示装置的示意图。如图17所示，该显示装置1000包括本公开任一实施例提供的显示基板1，例如，图2中所示的显示基板1。
需要说明的是，该显示装置1000可以为OLED面板、OLED电视、QLED面板、QLED电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置1000还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。
需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基板功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示装置1000的技术效果可以参考本公开的实施例中提供的显示基板1的技术效果，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (27)

  1. 一种显示基板，包括：
    衬底基板，包括显示区，所述显示区包括阵列排布的多个子像素，所述多个子像素的每个包括像素驱动电路和发光元件，所述像素驱动电路配置为驱动所述发光元件发光，
    多条复位信号线，沿第一方向延伸，所述多条复位信号线包括提供第一复位信号的多条第一复位信号线和提供第二复位信号的多条第二复位信号线，所述多条第一复位信号线中的一条和所述多条第二复位信号线中的一条分别连接到位于同一行的多个子像素的像素驱动电路，
    其中，多条所述第一复位信号线所在膜层与多条所述第二复位信号线所在膜层不同。
  2. 根据权利要求1所述的显示基板，其中，所述多个子像素排布为N行，
    所述多条第二复位信号线中的一条与第M-1行子像素的像素驱动电路电连接，所述多条第一复位信号线中的一条与第M行子像素的像素驱动电路电连接，以及
    与所述第M-1行子像素的像素驱动电路电连接的第二复位信号线和与所述第M行子像素的像素驱动电路电连接的第一复位信号线在所述衬底基板上的正投影至少部分重叠，
    其中，1＜M≤N，M和N为大于等于2的正整数。
  3. 根据权利要求2所述的显示基板，其中，
    在所述第M-1行子像素的其中一个子像素所在的区域中，与所述第M-1行子像素的像素驱动电路电连接的第二复位信号线和与所述第M行子像素的像素驱动电路的第一复位信号线在所述衬底基板上的正投影重叠区域的面积，大于所述第二复位信号线在所述衬底基板上的正投影面积的50％，或大于所述第一复位信号线在所述衬底基板上的正投影面积的50％。
  4. 根据权利要求2或3所述的显示基板，还包括多条第一电源电压线，
    每条所述第一电源电压线沿与所述第一方向不同的第二方向延伸，并与位于一列的多个子像素的像素驱动电路电连接且提供第一电源电压，
    其中，沿所述第二方向在相邻两条所述第一复位信号线在所述衬底基板上的正投影之间，所述第一电源电压线包括弯折部。
  5. 根据权利要求4所述的显示基板，其中，所述第一电源电压线的部分线段沿所述第一方向走线，所述部分线段的线宽小于所述第一电源电压线的沿所述第二方向走线的至少部分的线宽。
  6. 根据权利要求4或5所述的显示基板，其中，所述像素驱动电路包括驱动子电路、数据写入子电路、存储子电路、第一复位子电路以及第二复位子电路，
    所述驱动子电路与第一节点、第二节点以及第三节点电连接，并配置为响应所述第一节点的电平控制；
    所述数据写入子电路与所述第二节点电连接，且配置为接收第一扫描信号，且响应于所述第一扫描信号将数据信号写入驱动子电路；
    所述存储子电路与所述第一节点电连接，且被配置为存储所述数据信号，
    所述第一复位子电路与所述第一节点电连接，且配置为响应于第一复位控制信号将第一复位电压施加到所述第一节点；
    所述第二复位子电路与所述第四节点电连接，且配置为响应于第二复位控制信号将第二复位电压施加到所述第四节点；
    所述驱动子电路包括第一晶体管，所述数据写入子电路包括第二晶体管。
  7. 根据权利要求6所述的显示基板，其中，所述像素驱动电路还包括补偿子电路、第一发光控制子电路以及、第二发光控制子电路，
    所述补偿子电路与所述第一节点和所述第三节点电连接，且配置为接收第二扫描信号，且响应所述第二扫描信号对所述驱动子电路进行阈值补偿；
    所述第一发光控制子电路与所述第二节点电连接，且配置为响应于发光控制信号将所述第一电源电压施加至所述驱动子电路；
    所述第二发光控制子电路与所述第三节点和第四节点电连接，且配置为响应于所述发光控制信号使得驱动信号可被施加至所述发光元件；
    所述补偿子电路包括第三晶体管，所述存储子电路包括存储电容，所述第一发光控制子电路包括第四晶体管，所述第二发光控制子电路包括第五晶体管，所述第一复位子电路包括第六晶体管，所述第二复位子电路包括第七晶体管。
  8. 根据权利要求7所述的显示基板，还包括：位于所述衬底基板上的第一半导体层、第一绝缘层、第一金属层、第二绝缘层以及第二金属层，所述第一绝缘层位于所述第一半导体层和所述第一金属层之间，所述第二绝缘层位于所述第一金属层和所述第二金属层之间，
    所述第一半导体层包括所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第五晶体管以及所述第七晶体管的有源层，所述第一金属层包括所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第五晶体管以及所述第七晶体管的栅极。
  9. 根据权利要求8所述的显示基板，还包括：第三绝缘层和第三金属层，所述第三绝缘层位于所述第三金属层和所述第二金属层之间，
    所述存储电容的第一极板和第二极板分别位于所述第一金属层、所述第二金属层和所述第三金属层中的至少两层，
    所述第一复位信号线位于所述第二金属层，所述第二复位信号线位于所述第三金属层；或
    所述第一复位信号线位于所述第一金属层，所述第二复位信号线位于所述第三金属层；或
    所述第一复位信号线位于第一金属层，所述第二复位信号线位于所述第二金属层。
  10. 根据权利要求8或9所述的显示基板，还包括：第四绝缘层和第四金属层，所述第四绝缘层位于所述第三金属层和所述第四金属层之间，
    所述第一电源电压线位于所述第四金属层。
  11. 根据权利要求10所述的显示基板，还包括：第二半导体层、第五绝缘层，所述第二半导体层位于所述第三绝缘层和所述第三金属层之间，所述第五绝缘层位于所述第二半导体层和所述第三金属层之间，
    所述第一金属层包括所述存储电容的第一极板，所述第二金属层包括所述存储电容的第二极板、所述第三晶体管和所述第六晶体管的第一栅极，所述第二半导体层包括所述第三晶体管和所述第六晶体管的有源层，所述第三金属层包括所述第三晶体管和所述第六晶体管的第二栅极。
  12. 根据权利要求11所述的显示基板，其中，所述第三晶体管的第一栅极和第二栅极在所述衬底基板上的正投影至少部分重叠，
    所述第六晶体管的第一栅极和第二栅极在所述衬底基板上的正投影至少部分重叠。
  13. 根据权利要求11或12所述的显示基板，其中，所述第一电源电压线的弯折部包括沿所述第二方向延伸的第一部分和第二部分，以及沿所述第一方向延伸的第三部分，所述第三部分连接所述第一部分和所述第二部分，
    所述第一部分在所述衬底基板上的正投影，与所述第三晶体管以及所述第六晶体管的第一栅极和第二栅极在所述衬底基板上的正投影重叠，以及
    所述第二部分与所述第四晶体管的第一极电连接。
  14. 根据权利要求13所述的显示基板，其中，
    所述第一部分在所述衬底基板上的正投影与所述第三晶体管的第一栅极在所述衬底基板上的正投影包括第一重叠区域，所述第一部分在所述衬底基板上的正投影与所述第六晶体管的第一栅极在所述衬底基板的正投影包括第二重叠区域；
    所述第一重叠区域沿所述第二方向上的中心线与所述第二重叠区域沿所述第二方向上的中心线不重合。
  15. 根据权利要求13或14所述的显示基板，其中，所述第一部分的线宽大于所述第二部分和所述第三部分的线宽。
  16. 根据权利要求13-15任一所述的显示基板，还包括：多条沿所述第二方向延伸的数据线，每条所述数据线与位于一列的多个子像素的像素驱动电路电连接并配置为提供数据信号，
    所述第一部分在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影沿所述第一方向上的距离，大于所述第二部分在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影沿所述第一方向上的距离。
  17. 根据权利要求16所述的显示基板，还包括：第五金属层和第六绝缘层，所述 第五金属层位于所述第四金属层和所述第三金属层之间，所述第六绝缘层位于所述第四金属层和所述第五金属层之间，
    所述像素驱动电路还包括位于所述第五金属层的第一转接电极，
    所述第一转接电极连接与所述第M行子像素的像素驱动电路电连接的第一复位信号线和所述第M行子像素的像素驱动电路。
  18. 根据权利要求17所述的显示基板，其中，所述第一转接电极的至少部分沿所述第一方向延伸，
    所述第一转接电极的第一端通过贯穿所述第三绝缘层、所述第四绝缘层以及所述第五绝缘层的过孔与所述第一复位信号线连接，所述第一转接电极的第二端通过贯穿第四绝缘层以及第五绝缘层的过孔与所述第M行子像素的像素驱动电路的第六晶体管的第一极连接。
  19. 根据权利要求17或18所述的显示基板，其中，所述像素驱动电路还包括位于所述第五金属层的第二转接电极，
    所述第二转接电极的第一端通过贯穿所述第四绝缘层的过孔与所述第二复位信号线连接，所述第二转接电极的第二端通过贯穿所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层以及所述第五绝缘层的过孔与所述第M-1行子像素的像素驱动电路的所述第七晶体管的第一极连接。
  20. 根据权利要求17-19任一所述的显示基板，还包括：沿所述第一方向延伸的第一复位控制信号线，所述第一复位控制信号线配置向与其对应一行的多个子像素的像素驱动电路提供所述第一复位控制信号，
    所述第一复位控制信号线包括位于所述第二金属层的第一子线和位于所述第三金属层的第二子线，所述第一子线和所述第二子线在所述衬底基板上的正投影至少部分重叠。
  21. 根据权利要求20所述的显示基板，还包括：位于所述第一金属层的第二复位控制信号线，所述第二复位控制信号线沿所述第一方向延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提供所述第二复位控制信号，
    所述第二复位控制信号线的与所述第一半导体层在垂直于所述衬底基板的方向上重叠的部分作为所述第七晶体管的栅极。
  22. 根据权利要求21所述的显示基板，还包括：位于所述第一金属层的多条第一扫描信号线，每条所述第一扫描信号线沿所述第一方向延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提供所述第一扫描信号，
    所述第一扫描信号线的与所述第一半导体层在垂直于所述衬底基板的方向上重叠的部分作为所述第二晶体管的栅极。
  23. 根据权利要求22所述的显示基板，还包括：多条第二扫描信号线，每条所述第二扫描信号线沿第一方向延伸，并配置为向与其对应一行的多个子像素的像素驱动电路提供所述第二扫描信号，
    沿所述第二方向上在每个所述像素驱动电路中，所述第二扫描信号线在所述衬底基板上的正投影位于所述存储电容在所述衬底基板上的正投影和所述第一扫描信号线在所述衬底基板上的正投影之间，
    所述显示基板还包括：位于所述第一金属层的第一凸部以及位于所述第二金属层的第一电极部分，所述第一凸部与所述第一扫描信号线连接且一体设置，所述第一电极部分在所述衬底基板上的正投影沿所述第一方向位于所述数据线和所述第一电源电压线之间，且沿所述第二方向上位于所述第一复位控制信号线与所述第二扫描信号线之间，
    所述第一电极部分在所述衬底基板上的正投影与所述第一凸部和/或所述第一扫描信号线在所述衬底基板上的正投影至少部分重叠。
  24. 根据权利要求23所述的显示基板，其中，所述像素驱动电路还包括位于所述第五金属层的第三转接电极，
    所述第三转接电极在所述衬底基板上的正投影与所述第一扫描信号线、所述第二扫描信号线以及所述第二半导体层在所述衬底基板上的正投影部分重叠。
  25. 根据权利要求17-24任一所述的显示基板，其中，所述第一金属层还包括多条沿所述第一方向延伸的发光控制线，每条所述发光控制线配置为向与其对应一行的多个子像素的像素驱动电路提供所述发光控制信号，
    所述发光控制线的与所述第一半导体层在垂直于所述衬底基板的方向上重叠的部分作为所述第四晶体管的栅极和所述第五晶体管的栅极。
  26. 根据权利要求21-24任一所述的显示基板，其中，
    在所述第M-1行子像素的其中一个子像素所在的区域中，与所述第M-1行子像素的像素驱动电路电连接的第二复位信号线和第二复位控制信号线在所述衬底基板上的正投影重叠区域的面积，小于与所述第二复位信号线在所述衬底基板上的正投影面积的50％；或者
    在第M-1行子像素的其中一个子像素所在的区域中，与所述第M行子像素的像素驱动电路的第一复位信号线和与第M-1行子像素的像素驱动电路电连接的第二复位控制信号线在所述衬底基板上的正投影重叠区域的面积，小于与所述第一复位信号线在所述衬底基板上的正投影面积的50％。
  27. 一种显示装置，包括根据权利要求1-26任一所述的显示基板。
PCT/CN2021/099283 2021-06-10 2021-06-10 显示基板及显示装置 WO2022257057A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP21944567.3A EP4207301A4 (en) 2021-06-10 2021-06-10 DISPLAY SUBSTRATE AND DISPLAY DEVICE
PCT/CN2021/099283 WO2022257057A1 (zh) 2021-06-10 2021-06-10 显示基板及显示装置
CN202180001514.7A CN115735430A (zh) 2021-06-10 2021-06-10 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/099283 WO2022257057A1 (zh) 2021-06-10 2021-06-10 显示基板及显示装置

Publications (1)

Publication Number Publication Date
WO2022257057A1 true WO2022257057A1 (zh) 2022-12-15

Family

ID=84424697

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/099283 WO2022257057A1 (zh) 2021-06-10 2021-06-10 显示基板及显示装置

Country Status (3)

Country Link
EP (1) EP4207301A4 (zh)
CN (1) CN115735430A (zh)
WO (1) WO2022257057A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106707646A (zh) * 2017-02-07 2017-05-24 厦门天马微电子有限公司 一种阵列基板和显示面板
US20190326381A1 (en) * 2018-04-20 2019-10-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled display panel and display device
CN111276097A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111276099A (zh) * 2020-03-24 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板以及显示面板
CN112435622A (zh) * 2020-11-25 2021-03-02 合肥京东方卓印科技有限公司 显示基板及其驱动方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7420560B2 (ja) * 2019-07-31 2024-01-23 京東方科技集團股▲ふん▼有限公司 表示用基板及びその製造方法、表示パネル、表示装置
CN110531559B (zh) * 2019-09-20 2022-05-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
WO2021102791A1 (zh) * 2019-11-28 2021-06-03 京东方科技集团股份有限公司 显示基板和显示装置
CN111210731B (zh) * 2020-03-06 2022-07-08 昆山国显光电有限公司 一种显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106707646A (zh) * 2017-02-07 2017-05-24 厦门天马微电子有限公司 一种阵列基板和显示面板
US20190326381A1 (en) * 2018-04-20 2019-10-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled display panel and display device
CN111276099A (zh) * 2020-03-24 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板以及显示面板
CN111276097A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN112435622A (zh) * 2020-11-25 2021-03-02 合肥京东方卓印科技有限公司 显示基板及其驱动方法、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4207301A4 *

Also Published As

Publication number Publication date
EP4207301A4 (en) 2023-12-27
EP4207301A1 (en) 2023-07-05
CN115735430A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
WO2021196530A1 (zh) 显示基板及显示装置
US10504445B2 (en) Organic light emitting display panel having sub-pixels with different coupling capacitors
WO2022057527A1 (zh) 显示基板及显示装置
JP2021524926A (ja) 表示パネルおよび表示装置
WO2022057528A1 (zh) 显示基板及显示装置
WO2023066279A1 (zh) 显示基板及显示装置
US20240065061A1 (en) Display substrate and display device
EP4068381A1 (en) Display substrate and manufacturing method therefor, and display device
WO2022001420A1 (zh) 显示基板及显示装置
WO2022041227A1 (zh) 显示面板及显示装置
WO2024012283A1 (zh) 显示基板以及显示装置
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
WO2023039887A1 (zh) 显示基板及显示装置
WO2022257057A1 (zh) 显示基板及显示装置
WO2022232987A1 (zh) 显示基板及显示装置
US20240135873A1 (en) Display substrate and display device
WO2022232988A1 (zh) 显示基板及显示装置
WO2023016335A1 (zh) 显示基板及显示装置
WO2023092473A1 (zh) 显示基板及其制备方法、显示装置
WO2022227055A1 (zh) 显示基板及显示装置
WO2023040356A1 (zh) 显示基板和显示装置
WO2024045037A1 (zh) 显示面板及显示装置
WO2023039721A1 (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17789935

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21944567

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021944567

Country of ref document: EP

Effective date: 20230330

NENP Non-entry into the national phase

Ref country code: DE