CN111276097A - 像素驱动电路及其驱动方法、显示基板 - Google Patents

Abstract

本公开实施例公开了一种像素驱动电路及其驱动方法、显示基板，涉及显示领域，用于提高显示基板的显示对比度，并保证显示基板的显示亮度均一。所述像素驱动电路包括第一复位子电路、第二复位子电路、发光驱动电路以及发光器件。第一复位子电路与发光器件电连接，配置为响应于第一复位信号，对发光器件进行复位。第二复位子电路与发光驱动电路电连接，配置为响应于第二复位信号，对发光驱动电路进行复位。发光驱动电路还与发光器件电连接，配置为响应于栅扫描信号和发光扫描信号，驱动发光器件发光。发光扫描信号为脉宽调制信号。本公开实施例提供的像素驱动电路及其驱动方法、显示基板用于PWM调光。

Description

像素驱动电路及其驱动方法、显示基板

技术领域

本公开涉及显示领域，尤其涉及一种像素驱动电路及其驱动方法、显示基板。

背景技术

有机发光二极管(Organic Light-Emitting Diode,简称OLED)显示技术具有自发光、广视角、对比度高、响应速度快、耗电低、超轻薄等特点，在行业内受到广泛应用。越来越多的具有显示功能的电子产品(例如计算机、笔记本、手机等)使用OLED显示技术，也即使用OLED屏进行屏幕显示。

目前，随着物联网和智能家居的发展和推广，用户对屏幕调光的需求越来越多。OLED屏通常采用脉冲宽度调制(Pulse Width Modulation，简称PWM)调光方式对其显示亮度进行调节。

发明内容

本公开实施例的目的在于提供一种像素驱动电路及其驱动方法、显示基板，用于提高显示基板的显示对比度，并确保显示基板的显示亮度均一。

为达到上述目的，本公开一些实施例提供了如下技术方案：

第一方面，提供了一种像素驱动电路。该像素驱动电路包括：第一复位子电路、第二复位子电路、发光驱动电路以及发光器件。第一复位子电路与发光器件电连接，配置为响应于第一复位信号，对发光器件进行复位。第二复位子电路与发光驱动电路电连接，配置为响应于第二复位信号，对发光驱动电路进行复位。发光驱动电路还与发光器件电连接，配置为响应于栅扫描信号和发光扫描信号，驱动发光器件发光。发光扫描信号为脉宽调制信号。

在本公开实施例中，第一复位子电路与发光器件电连接。这样通过第一复位信号，能够独立控制第一复位子电路对发光器件进行复位，以确保发光器件在每个不发光阶段就能被有效复位。同理，第二复位子电路与发光驱动电路电连接。这样通过第二复位信号，能够独立控制第二复位子电路对发光驱动电路进行复位。可见，发光器件的复位与发光驱动电路的复位可以独立进行。如此，便能够有效保证发光器件每次的发光亮度均为发光驱动电压对应的显示亮度，而不受发光器件初始电位的影响，从而保证显示基板的显示亮度均一。

并且，在每次发光器件发光之前对发光器件进行复位，还能够将发光器件中前一次发光后的残留电荷及时释放，使得发光器件在不发光时显示亮度为绝对黑，提高发光器件发光时与不发光时的亮度对比度，从而提高显示基板的显示对比度。

此外，通过相互独立的两个复位子电路分别对发光驱动电路与发光器件进行复，还能够避免发光驱动电路和发光器件因不必要的复位动作而出现受损的情况，有利于保护发光驱动电路和发光器件的使用寿命。

在一些实施例中，第一复位子电路包括第一晶体管。发光器件包括第一极和第二极。第一晶体管的控制极与第一复位信号线电连接，以接收所述第一复位信号。第一晶体管的第一极与初始电压端电连接，第一晶体管的第二极与所述发光器件的第一极电连接。发光器件的第二极与第一电源电压端电连接。

在一些实施例中，发光驱动电路包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管以及存储电容。第二复位子电路包括第六晶体管和第七晶体管。第二晶体管的控制极、第四晶体管的控制极分别与栅扫描信号线电连接，以接收所述栅扫描信号。第三晶体管的控制极、第五晶体管的控制极分别与发光扫描信号线电连接，以接收发光扫描信号。第六晶体管的控制极、第七晶体管的控制极分别与第二复位信号线电连接，以接收第二复位信号。第二晶体管的第一极与数据电压端电连接。第三晶体管的第一极、第六晶体管的第一极分别与基准电压端电连接。第二晶体管的第二极、第三晶体管的第二极、第六晶体管的第二极分别与存储电容的第一极电连接。第七晶体管的第一极与初始电压端电连接。驱动晶体管的控制极、第七晶体管的第二极、第四晶体管的第一极分别与存储电容的第二极电连接。驱动晶体管的第一极与第二电源电压端电连接，驱动晶体管的第二极与第四晶体的第二极、第五晶体管的第一极分别电连接。第五晶体管的第二极与发光器件的第一极电连接。

在一些实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及驱动晶体管均为P型薄膜晶体管。

第二方面，提供了一种显示基板。该显示基板具有显示区和位于显示区的至少一侧的非显示区。该显示基板包括位于显示区内且呈阵列状设置的多个亚像素、位于所述非显示区内的第一复位移位电路，位于所述非显示区内的第二复位移位电路。

亚像素包括上述实施例中所述的像素驱动电路。一行亚像素的像素驱动电路连接同一条第一复位信号线以及同一条第二复位信号线。第一复位移位电路包括级联的多个第一移位寄存器单元。至少一个第一移位寄存器单元连接一条第一复位信号线，配置为向第一复位信号线输出第一复位信号。第二复位移位电路包括级联的多个第二移位寄存器单元。至少一个第二移位寄存器单元连接一条第二复位信号线，配置为向第二复位信号线输出第二复位信号。

本公开实施例中的显示基板所能达到的有益效果与上述实施例中的像素驱动电路所能达到的有益效果相同，此处不再赘述。

在一些实施例中，第一复位移位电路对称设置于所述显示区的两侧。每两个第一移位寄存器单元连接一条第一复位信号线，且两个第一移位寄存器单元分别位于显示区的不同侧。第二复位移位电路对称设置于显示区的两侧。每两个第二移位寄存器单元连接一条第二复位信号线，且两个第二移位寄存器单元分别位于显示区的不同侧。

在一些实施例中，一行亚像素的像素驱动电路连接同一条栅扫描信号线，以及同一条发光扫描信号线。显示基板还包括位于非显示区内的栅极移位驱动电路以及位于非显示区内的发光移位驱动电路。栅极移位驱动电路包括级联的多个栅极驱动单元；至少一个栅极驱动单元连接一条栅扫描信号线，配置为向栅扫描信号线输出扫描信号。发光移位驱动电路包括级联的多个发光驱动单元。至少一个发光驱动单元连接一条发光扫描信号线，配置为向发光扫描信号线输出发光扫描信号。

第三方面，提供了一种像素驱动电路的驱动方法，应用于如上述实施例所述的像素驱动电路。每行亚像素在一帧时间内具有连续的N个驱动周期，N为大于等于2的整数。驱动周期包括不发光阶段和发光阶段。所述驱动方法包括：在第一个驱动周期的不发光阶段，响应于第一复位信号，第一复位子电路对发光器件进行复位；响应于第二复位信号，第二复位子电路对发光驱动电路进行复位。在第二个驱动周期至第N个驱动周期的不发光阶段，响应于第一复位信号，第一复位子电路对发光器件进行复位。

本公开实施例中的像素驱动电路的驱动方法应用于上述实施例中的像素驱动电路，其所能达到的有益效果与上述实施例中的像素驱动电路所能达到的有益效果相同，此处不再赘述。

在一些实施例中，驱动方法还包括：在第一个驱动周期的不发光阶段，响应于栅扫描信号，发光驱动电路存储发光驱动电压。在第一个驱动周期至第N个驱动周期的发光阶段，响应于发光扫描信号，发光驱动电路根据发光驱动电压驱动发光器件发光。

在一些实施例中，在第一个驱动周期的不发光阶段，第一复位子电路对发光器件进行复位的时段与第二复位子电路对发光驱动电路进行复位的时段位于不同的时段。

附图说明

此处所说明的附图用来提供对本公开一些实施例的进一步理解，构成本公开实施例的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：

图1为相关技术中的一种像素驱动电路的结构示意图；

图2为本公开一些实施例中的一种像素驱动电路的结构示意图；

图3为图1所示像素驱动电路对应的亮度变化示意图；

图4为图2所示像素驱动电路对应的亮度变化示意图；

图5为本公开一些实施例中的另一种像素驱动电路的结构示意图；

图6为图5所示的像素驱动电路的一种时序图；

图7为图5所示的像素驱动电路的另一种时序图；

图8为本公开一些实施例中的一种显示基板的结构示意图；

图9为本公开一些实施例中的另一种显示基板的结构示意图。

具体实施方式

为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。

目前，OLED屏包括OLED显示基板。OLED显示基板包括呈阵列式布置的多个亚像素，其中，每个亚像素对应具有一个像素驱动电路。

请参阅图1，所述像素驱动电路通常包括复位电路1、发光驱动电路2以及发光器件3。复位电路1与发光驱动电路2、发光器件3电连接，用于在复位阶段响应于复位信号对发光驱动电路2和发光器件3同时进行复位。发光驱动电路2用于在发光阶段响应于发光扫描信号驱动发光器3件发光。

在OLED屏采用PWM调光的模式下，每行亚像素在一帧时间内具有连续的N个驱动周期，N为大于等于2的整数。各亚像素的像素驱动电路中的发光扫描信号为脉宽调制信号。

在一帧时间内，一个驱动周期对应脉宽调制信号的一个脉冲。例如，在一帧时间内，每行亚像素具有4个驱动周期，则发光扫描信号具有4个脉冲，也即，发光器件3会被交替点亮和熄灭四次。

由于复位电路1对发光驱动电路2和发光器件3的复位仅在每帧时间的初时进行一次，而发光器件3需要在一帧时间内连续的被点亮和熄灭四次，使得发光器件3在前一次点亮后的残留电荷需要通过其自身缓慢释放。因此，如图3所示，在一帧时间T内，容易出现发光器件3中残留电荷不能被完全释放的情况，也即容易造成发光器件3不能被完全熄灭，以及后一次发光时的显示亮度与前一次发光时的显示亮度不一致的情况出现。

基于此，本公开一些实施例提供了一种像素驱动电路。请参阅图2，该像素驱动电路包括：第一复位子电路11、第二复位子电路12、发光驱动电路2以及发光器件3。第一复位子电路11与发光器件3电连接，配置为响应于第一复位信号，对发光器件3进行复位。第二复位子电路12与发光驱动电路2电连接，配置为响应于第二复位信号，对发光驱动电路2进行复位。发光驱动电路2还与发光器件3电连接，配置为响应于栅扫描信号和发光扫描信号，驱动发光器件3发光。发光扫描信号为脉宽调制信号。

此处，发光器件3可以为机发光二极管(Organic Light-Emitting Diode，简称OLED)、有源矩阵量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)或发光二极管(Light Emitting Diodes，简称LED)等具有发光功能的电子器件。发光器件3包括第一极和第二极，其中，第一极为发光器件3的阳极。

第一复位子电路11的功能如上所述，其具体结构可以根据实际需要选择确定，本公开实施例对此不作限定。

示例的，请参阅图5，第一复位子电路11包括第一晶体管M1。第一晶体管M1的控制极与第一复位信号线Reset1电连接，以接收所述第一复位信号。第一晶体管M1的第一极与初始电压端Vinit电连接。第一晶体管M1的第二极与发光器件3的第一极电连接。发光器件3的第二极与第一电源电压端ELVSS电连接。

此处，发光器件3的第二极电压(也即阳极电压)通过第一晶体管M1复位为初始电压端Vinit的电压。初始电压端Vinit的电压为低电平电压。

发光驱动电路2的功能如上所述，其具体结构可以根据实际需要选择确定，本公开实施例对此不作限定。

示例的，请继续参阅图5，发光驱动电路2包括第二晶体管M2、第三晶体管M3、存储电容C、第四晶体管M4、驱动晶体管DT以及第五晶体管M5。第二晶体管M2的控制极与栅扫描信号线Gate电连接，第二晶体管M2的第一极与数据电压端Vdata电连接，第二晶体管M2的第二极与存储电容C的第一极电连接。第三晶体管M3的控制极与发光扫描信号线EM电连接，第三晶体管M3的第一极与基准电压端Vref电连接，第三晶体管M3的第二极与存储电压C的第一极电连接。存储电容C的第一极还与第二复位子电路12电连接，存储电容C的第二极与驱动晶体管DT的控制极电连接。驱动晶体管DT的第一极与第二电源电压端ELVDD电连接，驱动晶体管DT的第二极与第四晶体T4的第一极电连接。第四晶体管M4的控制极与栅扫描信号线Gate电连接，第四晶体管M4的第二极与存储电容C的第二极电连接。第五晶体管M5的控制极与发光扫描信号线EM电连接，第五晶体管M5的第一极与驱动晶体管DT的第二极电连接，第五晶体管M5的第二极与发光器件3的第一极电连接。

第二复位子电路12的功能如上所述，其具体结构可以根据实际需要选择确定，本公开实施例对此不做限定。

示例的，请继续参阅图5，第二复位子电路12配置为响应于第二复位信号，对上述发光驱动电路2进行复位。第二复位子电路12包括第六晶体管M6和第七晶体管M7。第六晶体管M6的控制极与第二复位信号线Reset2电连接，第六晶体管M6的第一极与基准电压端Vref电连接，第六晶体管M6的第二极与存储电容C的第一极电连接。第七晶体管M7的控制极与第二复位信号线Reset2电连接，第七晶体管M7的第一极与初始电压端Vinit电连接，第七晶体管M7的第二极与存储电容C的第二极电连接。

此处，存储电容C的第一极电压和第二极电压通过第二复位子电路12分别复位为基准电压端Vref的电压和初始电压端Vinit的电压。基准电压端Vref的电压和初始电压端Vinit的电压不同。存储电容C的第二极的电压能够控制驱动晶体管DT导通。需要说明的是，基准电压端Vref的电压和初始电压端Vinit的电压的大小根据实际需要选择确定。示例的，驱动晶体管DT为P型薄膜晶体管，基准电压端Vref的电压为高电平电压，初始电压端Vinit的电压为低电平电压。示例的，驱动晶体管DT为N型薄膜晶体管，基准电压端Vref的电压为低电平电压，初始电压端Vinit的电压为高电平电压。

在一些实施例中，像素驱动电路所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。

示例性的，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7以及驱动晶体管DT均为P型薄膜晶体管。各晶体管的控制极为栅极，第一极为源极，第二极为漏极。

在本公开实施例中，第一复位子电路11与发光器件3电连接。这样通过第一复位信号Reset1，能够独立控制第一复位子电路11对发光器件3进行复位，以确保发光器件3在每个不发光阶段就能被有效复位。同理，第二复位子电路12与发光驱动电路2电连接。这样通过第二复位信号Reset2，能够独立控制第二复位子电路12对发光驱动电路2进行复位。由此，发光器件3的复位与发光驱动电路2的复位可以独立进行。

如此，请参阅图4，本公开实施例的像素驱动电路能够有效保证发光器件3每次的发光亮度均为发光驱动电压对应的显示亮度，而不受发光器件3初始电位的影响，从而保证显示基板的显示亮度均一。

并且，请继续参阅图4，在每次发光器件3发光之前对发光器件3进行复位，还能够将发光器件3中前一次发光后的残留电荷及时释放，使得发光器件3在不发光时显示亮度为绝对黑，提高发光器件3发光时与不发光时的亮度对比度，从而提高显示基板的显示对比度。

此外，通过相互独立的两个复位子电路分别对发光驱动电路2与发光器件3进行复，还能够避免发光驱动电路2和发光器件3因不必要的复位动作而出现受损的情况，有利于保护发光驱动电路2和发光器件3的使用寿命。

另外，本公开实施例还提供了一种像素驱动电路的驱动方法，应用于如上述实施例所述的像素驱动电路。

在本公开实施例的显示基板中，每行亚像素在一帧时间T内具有连续的N个驱动周期，N为大于等于2的整数。该驱动周期包括不发光阶段和发光阶段。

所述驱动方法包括：在第一个驱动周期的不发光阶段，响应于第一复位信号，第一复位子电路11对发光器件3进行复位；响应于第二复位信号，第二复位子电路12对发光驱动电路2进行复位。在第二个驱动周期至第N个驱动周期的不发光阶段，响应于第一复位信号，第一复位子电路11对发光器件3进行复位。

在一些实施例中，驱动方法还包括：在第一个驱动周期的不发光阶段，响应于栅扫描信号，发光驱动电路2存储发光驱动电压。在第一个驱动周期至第N个驱动周期的发光阶段，响应于发光扫描信号，发光驱动电路2根据发光驱动电压驱动发光器件3发光。

为了更清楚的说明上述驱动方法，下面将以图5所示像素驱动电路，且该像素驱动电路中的各晶体管均为P型薄膜晶体管为例进行详细说明。

请参阅图5和图6(图6为图5所示的像素驱动电路的一种时序图，图中低电平为有效电平)。每行亚像素在一帧时间T内具有连续的4个驱动周期(分别为第一个驱动周期T₁、第二个驱动周期T₂、第三个驱动周期T₃和第四个驱动周期T₄)，也即在一帧时间T内，发光器件3响应于脉宽调制信号被连续四次的交替点亮和熄灭。

第一个驱动周期T₁的不发光阶段T₁₁包括第一子阶段T₁₁₁和第二子阶段T₁₁₂。

在第一子阶段T₁₁₁，第一复位信号线Reset1提供的第一复位信号为低电平信号，第二复位信号线Reset2提供的第二复位信号为低电平信号，栅扫描信号线Gate提供的栅扫描信号为高电平信号，发光扫描信号线EM提供的发光扫描信号为高电平信号。这样，第一晶体管M1在第一复位信号的控制下导通，第六晶体管M6和第七晶体管M7在第二复位信号的控制下导通，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下关断，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下关断。

该阶段，初始电压端Vinit提供的电压对发光器件3的阳极的电压进行复位。发光驱动电路2中的存储电容C的第一极通过第六晶体管M6与基准电压端Vref连通，其第二极通过第七晶体管M7与初始电压端Vinit连通，存储电容C充电。

驱动晶体管DT的控制极与存储电容C的第二极电连接，驱动晶体管DT在初始电压端Vinit的电压的控制下导通，第二电源电压端ELVDD的电压传输至驱动晶体管DT的第二极。

在第二子阶段T₁₁₂，第一复位信号线Reset1提供的第一复位信号为高电平信号，第二复位信号线Reset2提供的第二复位信号为高电平信号，栅扫描信号线Gate提供的栅扫描信号为低电平信号，发光扫描信号线EM提供的发光扫描信号为高电平信号。这样，第一晶体管M1在第一复位信号的控制下关断，第六晶体管M6和第七晶体管M7在第二复位信号的控制下关断，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下导通，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下关断。

数据电压端Vdata的电压通过第二晶体管M2传输至存储电容C的第一极(也即存储电容C的第一极的电压由初始电压端Vinit的电压跳变为数据电压端Vdata的电压)。驱动晶体管DT的第二极与其控制极通过第四晶体管M4导通，这样，驱动晶体管DT的阈值电压Vth写入存储电容C的第二极，此时，驱动晶体管DT的栅极电压(也即存储电容C的第二极电压)为ELVDD+Vth。

在第一个驱动周期T₁的发光阶段T₁₂：第一复位信号线Reset1提供的第一复位信号为高电平信号，第二复位信号线Reset2提供的第二复位信号为高电平信号，栅扫描信号线Gate提供的栅扫描信号为高电平信号，发光扫描信号线EM提供的发光扫描信号为低电平信号。这样，第一晶体管M1在第一复位信号的控制下关断，第六晶体管M6和第七晶体管M7在第二复位信号的控制下关断，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下关断，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下导通。

基准电压端Vref的电压通过第三晶体管M3传输至存储电容C的第一极。也即，存储电容C的第一极的电压由数据电压端Vdata的电压跳变至基准电压端Vref的电压，电压变换量ΔV＝Vref-Vdata。相应的，存储电容C的第二极的电压也跟随发生跳变，存储电容C的第二极的跳变后电压为ELVDD+Vth+ΔV，也即ELVDD+Vth+Vref-Vdata。这样，存储电容C控制驱动晶体管DT导通并输出对应于栅源电压U_gs＝Vref-Vdata的电流。该电流通过第五晶体管M5传输至发光器件3，驱动发光器件3发光。

在第二个驱动周期T₂的不发光阶段T₂₁：第一复位信号线Reset1提供的第一复位信号为低电平信号，第二复位信号线Reset2提供的第二复位信号为高电平信号，栅扫描信号线Gate提供的栅扫描信号为高电平信号，发光扫描信号线EM提供的发光扫描信号为高电平信号。这样，第一晶体管M1在第一复位信号的控制下导通，第六晶体管M6和第七晶体管M7在第二复位信号的控制下关断，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下关断，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下关断。

初始电压端Vinit的电压对发光器件3的阳极电压进行复位。

在第二个驱动周期T₂的发光阶段T₂₂：第一复位信号线Reset1提供的第一复位信号为高电平信号，第二复位信号线Reset2提供的第二复位信号为高电平信号，栅扫描信号线Gate提供的栅扫描信号为高电平信号，发光扫描信号线EM提供的发光扫描信号为低电平信号。这样，第一晶体管M1在第一复位信号的控制下关断，第六晶体管M6和第七晶体管M7在第二复位信号的控制下关断，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下关断，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下导通。

基准电压端Vref的电压通过第三晶体管M3传输至存储电容C的第一极。存储电容C的第二极电压继续维持在ELVDD+Vth+Vref-Vdata，控制驱动晶体管DT导通并输出对应于栅源电压U_gs＝Vref-Vdata的电流至发光器件3，从而驱动发光器件3发光。

在第三个驱动周期T₃的不发光阶段T₃₁和在第四个驱动周期T₄的不发光阶段T₄₁时，像素驱动电路的驱动方法与像素驱动电路在第二个驱动周期T₂的不发光阶段T₂₁的驱动方法相同，此处不再赘述。

在第三个驱动周期T₃的发光阶段T₃₂和第四个驱动周期T₄的发光阶段T₄₂，像素驱动电路的驱动方法与像素驱动电路在第二个驱动周期T₂的发光阶段T₂₂时的驱动方法相同，此处不再赘述。

至此，上述实施例中的像素驱动电路在一帧时间T内的驱动完成。

需要说明的是，本实施例中，初始电压端Vinit的电压和第一电源电压端ELVSS的电压为低电平电压，第二电源电压端ELVDD的电压、基准电压端Vref的电压和数据电压端Vdata的电压为高电平电压，且基准电压端Vref的电压和数据电压端Vdata的电压不同。同时，为了便于描述，本公开实施例中第二电源电压端ELVDD的电压值以ELVDD表示、基准电压端Vref的电压值以Vref表示、数据电压端Vdata的电压值以Vdata表示。

在另一些实施例中，在第一个驱动周期T₁的不发光阶段T₁₁，第一复位子电路11对发光器件3进行复位的时段与第二复位子电路12对发光驱动电路2进行复位的时段位于不同的时段。

为了更清楚的说明上述驱动方法，下面将以图5所示像素驱动电路，且该像素驱动电路中的各晶体管均为P型薄膜晶体管为例进行详细说明。请参阅图5和图7(图7为图5所示的像素驱动电路的另一种时序图，图中低电平为有效电平)。对比图6，可以看出，图7所示的驱动时序中，在第一个驱动周期T₁的不发光阶段T₁₁，第一复位信号线Reset1不再与第二复位信号线Reset2同时提供低电平信号，而是与栅扫描信号线Gate同时提供低电平信号。也就是，按照图7所示的驱动时序，在第一个驱动周期T₁的不发光阶段T₁₁，像素驱动电路首先对发光驱动电路2进行复位，然后在存储发光驱动电压的同时对发光器件3进行复位。

具体的，图5所示的像素驱动电路按照图7所示的驱动时序进行驱动的方法如下所述。

在第一个驱动周期T₁的不发光阶段T₁₁的第一子阶段T₁₁₁，第一复位信号线Reset1提供的第一复位信号为高电平信号，第二复位信号线Reset2提供的第二复位信号为低电平信号，栅扫描信号线Gate提供的栅扫描信号为高电平信号，发光扫描信号线EM提供的发光扫描信号为高电平信号。这样，第一晶体管M1在第一复位信号的控制下关断，第六晶体管M6和第七晶体管M7在第二复位信号的控制下导通，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下关断，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下关断。

基准电压端Vref的电压通过第六晶体管M6传输至存储电容C的第一极，初始电压端Vinit的电压通过第七晶体管M7传输至存储电容C的第二极，存储电容C充电。

驱动晶体管DT的控制极与存储电容C的第二极电连接，驱动晶体管DT导通，第二电源电压端ELVDD的电压传输至驱动晶体管DT的第二极。

在第一个驱动周期T₁的不发光阶段T₁₁的第二子阶段T₁₁₂，第一复位信号线Reset1提供的第一复位信号为低电平信号，第二复位信号线Reset2提供的第二复位信号为高电平信号，栅扫描信号线Gate提供的栅扫描信号为低电平信号，发光扫描信号线EM提供的发光扫描信号为高电平信号。这样，第一晶体管M1在第一复位信号的控制下导通，第六晶体管M6和第七晶体管M7在第二复位信号的控制下关断，第二晶体管M2和第四晶体管M4在栅扫描信号的控制下导通，第三晶体管M3和第五晶体管M5在发光扫描信号的控制下关断。

发光器件3的阳极的电压通过第一晶体管M1复位为初始电压端Vinit的电压。数据电压端Vdata的电压通过第二晶体管M2传输至存储电容C的第一极(也即存储电容C的第一极由基准电压端Vref的电压跳变为数据电压端Vdata的电压)。驱动晶体管DT的第二极与其控制极通过第四晶体管M4导通，这样，驱动晶体管DT的阈值电压Vth写入晶体管DT的栅极，此时，晶体管DT的栅极电压(也即存储电容C的第二极电压)为ELVDD+Vth。

第一个驱动周期T₁的发光阶段T₁₂～第四个驱动周期T₄的发光阶段T₄₂，像素驱动电路的驱动方法与上一实施例中像素驱动电路在对应阶段的驱动方法相同，此处不再赘述。

至此，上述实施例中的像素驱动电路在一帧时间T内的驱动完成。

容易理解的是，第一个驱动周期T₁的不发光阶段T₁₁，无论第一复位子电路11对发光器件3进行复位的时段与第二复位子电路12对发光驱动电路2进行复位的时段是否位于相同的时段，都能够达到在第一个驱动周期T₁的发光阶段T₁₂前对发光器件3进行复位的目的。

当然，上述一些实施例的像素驱动电路中的各晶体管也可以为N型薄膜晶体管，或其他特性相同的电子器件，此时各信号线、各电压端以及各晶体管之间的连接关系需要根据对应电子器件的性能做适应性调整。

需要说明的是，本公开实施例中的像素驱动电路的驱动方法适用于各种结构的像素驱动电路(例如2T1C、4T1C、6T1C或7T1C等)。

此外，在一帧时间T内，每行亚像素在一帧时间T内具有连续的多个驱动周期，例如8个、16个或32个等。无论驱动周期为多少个，在所述多个驱动周期中的第一个驱动周期T₁时，像素驱动电路的驱动方法与上述一些实施例中像素驱动电路在第一个驱动周期T₁的驱动方法相同。在所述多个驱动周期中的第二个驱动周期T₁～最后一个驱动周期时，像素驱动电路的驱动方法与上述一些实施例中像素驱动电路在第二个驱动周期T₂的驱动方法相同。

本公开实施例中的像素驱动电路的驱动方法应用于上述实施例中的像素驱动电路，其所能达到的有益效果与上述实施例中的像素驱动电路所能达到的有益效果相同，此处不再赘述。

此外，本公开实施例还提供了一种显示基板。请参阅图8～图9，该显示基板具有显示区AA和位于显示区AA的至少一侧的非显示区BB。该显示基板包括位于显示区AA内且呈阵列状设置的多个亚像素PX、位于所述非显示区BB内的第一复位移位电路R1，位于所述非显示区BB内的第二复位移位电路R2。亚像素PX包括上述实施例中所述的像素驱动电路。一行亚像素PX的像素驱动电路连接同一条第一复位信号线Reset1以及同一条第二复位信号线Reset2。

第一复位移位电路R1包括级联的多个第一移位寄存器单元Rst1。至少一个第一移位寄存器单元Rst1连接一条第一复位信号线Reset1，配置为向第一复位信号线Reset1输出第一复位信号。

第二复位移位电路R2包括级联的多个第二移位寄存器单元Rst2。至少一个第二移位寄存器单元Rst2连接一条第二复位信号线Reset2，配置为向第二复位信号线Reset2输出第二复位信号。

需要说明的是，第一复位移位电路R1中的每个第一移位寄存器单元Rst1均与第一时钟信号线CLK1和第一反相时钟信号线CKB1电连接。第一时钟信号线CLK1配置为提供第一时钟信号。第一反相时钟信号线CKB1配置为提供第一反相时钟信号。

第一级的第一移位寄存器单元Rst1还与第一起始信号端STV1电连接。第一起始信号端STV1配置为提供第一起始信号。

第二复位移位电路R2中的每个第二移位寄存器单元Rst2均与第二时钟信号线CLK2和第二反相时钟信号线CKB2电连接。第二时钟信号线CLK2配置为提供第二时钟信号。第二反相时钟信号线CKB2配置为提供第二反相时钟信号。

第一级的第二移位寄存器单元Rst2还与第二起始信号端STV2电连接。第二起始信号端STV2配置为提供第二起始信号。

由上，显示基板的驱动方法包括：

第一复位移位电路R1响应于第一时钟信号和第一反相时钟信号进行扫描驱动，其中第一级的第一移位寄存器单元Rst1接收第一起始信号，以此触发第一复位移位电路R1的多个第一移位寄存器单元Rst1对第一复位信号线Reset1进行逐行扫描，也即逐行向第一复位信号线Reset1输出第一复位信号。

第二复位移位电路R2响应于第二时钟信号和第二反相时钟信号进行扫描驱动，其中第一级的第二移位寄存器单元Rst2接收第二起始信号，以此触发第二复位移位电路R2的多个第二移位寄存器单元Rst2对第二复位信号线Reset2进行逐行扫描，也即逐行向第二复位信号线Reset2输出第二复位信号。

上述显示基板可以为OLED显示基板、QLED显示基板或LED显示基板。

本公开实施例中的显示基板所能达到的有益效果与上述实施例中的像素驱动电路所能达到的有益效果相同，此处不再赘述。

在本公开实施例的显示基板中，连接一条第一复位信号线Reset1的第一移位寄存器单元Rst1可以为一个或多个，也即第一复位移位电路R1可以逐行单边驱动各个亚像素PX，也可以逐行多边驱动各个亚像素PX。同样，连接一条第二复位信号线Reset2的第二移位寄存器单元Rst2可以为一个或多个，也即第二复位移位电路R2可以逐行单边驱动各个亚像素PX，也可以逐行多边驱动各个亚像素PX。

在一些实施例中，请参阅图9，第一复位移位电路R1对称设置于显示区AA的两侧。每两个第一移位寄存器单元Rst1连接一条第一复位信号线Reset1，且两个第一移位寄存器单元Rst1分别位于显示区AA的不同侧。第二复位移位电路R2对称设置于显示区AA的两侧。每两个第二移位寄存器单元Rst2连接一条第二复位信号线Reset2，且两个第二移位寄存器单元Rst2分别位于显示区AA的不同侧。

也就是，第一复位移位电路R1逐行双边驱动各个亚像素PX。其驱动方法包括：

第一复位移位电路R1响应于第一时钟信号和第一反相时钟信号进行扫描驱动，其中位于显示区AA的两侧的两个第一级的第一移位寄存器单元Rst1同时接收第一起始信号，以此触发第一复位移位电路R1的多个第一移位寄存器单元Rst1对第一复位信号线Reset1进行逐行双向扫描，也即逐行双向地向第一复位信号线Reset1输出第一复位信号。

第二复位移位电路R2响应于第二时钟信号和第二反相时钟信号进行扫描驱动，其中位于显示区AA的两侧的两个第一级的第二移位寄存器单元Rst2同时接收第二起始信号，以此触发第二复位移位电路R2的多个第二移位寄存器单元Rst2对第二复位信号线Reset2进行逐行双向扫描，也即逐行双向地向第二复位信号线Reset2输出第二复位信号。

在一些实施例中，请参阅图8和图9，一行亚像素PX的像素驱动电路连接同一条栅扫描信号线Gate，以及同一条发光扫描信号线EM。显示基板还包括位于非显示区BB内的栅极移位驱动电路GT以及位于非显示区BB内的发光移位驱动电路ES。

栅极移位驱动电路GT包括级联的多个栅极驱动单元Gat；至少一个栅极驱动单元Gat连接一条栅扫描信号线Gate，配置为向栅扫描信号线Gate输出扫描信号。

发光移位驱动电路ES包括级联的多个发光驱动单元Ems。至少一个发光驱动单元Ems连接一条发光扫描信号线EM，配置为向发光扫描信号线EM输出发光扫描信号。

需要说明的是，栅极移位驱动电路GT中的每个奇数级的栅极驱动单元Gat均与第三时钟信号线CLK3和第三反相时钟信号线CKB3电连接。栅极移位驱动电路GT中的每个偶数级的栅极驱动单元Gat均与第四时钟信号线CLK4和第四反相时钟信号线CKB4电连接。第三时钟信号线CLK3配置为提供第三时钟信号。第三反相时钟信号线CKB3配置为提供第三反相时钟信号，第四时钟信号线CLK4配置为提供第四时钟信号，第四反相时钟信号线CKB4配置为提供第四反相时钟信号。第一级的栅极驱动单元Gat还与第四起始信号端STV4电连接。第四起始信号端STV4配置为提供第四起始信号。

发光移位驱动电路ES中的每个发光驱动单元Ems均与第五时钟信号线CLK5和第五反相时钟信号线CKB5电连接。第五时钟信号线CLK5配置为向提供第五时钟信号。第五反相时钟信号线CKB5配置为提供第五反相时钟信号。第一级的发光驱动单元Ems还与第三起始信号端STV3电连接。第三起始信号端STV3配置为提供第三起始信号。

由上，显示基板的驱动方法包括：

栅极移位驱动电路GT至少响应于第三时钟信号、第三反相时钟信号、第四时钟信号和第四反相时钟信号进行扫描驱动，其中，第一级的栅极驱动单元Gat接收第四起始信号，以此触发栅极移位驱动电路GT的多个栅极驱动单元Gat对栅扫描信号线Gate进行逐行扫描，也即逐行向栅扫描信号线Gate输出栅扫描信号。

发光移位驱动电路ES至少响应于第五时钟信号和第五反相时钟信号进行扫描驱动，其中，第一级的发光驱动单元Ems接收第三起始信号，以此触发发光移位驱动电路ES的多个发光驱动单元Ems对发光扫描信号线EM进行逐行扫描，也即逐行向发光扫描信号线EM输出发光扫描信号。

在一些实施例中，请继续参阅图9，栅极移位驱动电路GT和发光移位驱动电路ES也可以对称设置于显示区AA的两侧，向对应行的亚像素PX进行双边驱动。其驱动方式与前述实施例中第一复位移位电路R1或第二复位移位电路R2的双边驱动方式相似，此处不再赘述。

本公开实施例中的显示基板通过逐行双边驱动的方式，能够减小由电压压降导致的显示基板两端亚像素PX的显示亮度差异，从而使各亚像素PX的显示亮度更加均匀，可以提升显示基板的显示效果。

本公开实施例还提供了一种显示装置显示基板。该显示装置显示基板包括如上述实施例所述的显示基板。

此处，显示装置的类型可以为OLED显示装置、QLED显示装置或LED显示装置。

示例性的，上述显示装置为OLED电子纸、电视机、显示器、笔记本电脑、平板电脑、数码相框、手机或导航仪等任何具有显示功能的产品或者部件。

本公开实施例中的显示装置所能达到的有益效果与上述实施例中的显示装置所能达到的有益效果相同，此处不再赘述。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：第一复位子电路、第二复位子电路、发光驱动电路以及发光器件；其中，

所述第一复位子电路与所述发光器件电连接，配置为响应于第一复位信号，对所述发光器件进行复位；

所述第二复位子电路与所述发光驱动电路电连接，配置为响应于第二复位信号，对所述发光驱动电路进行复位；

所述发光驱动电路还与所述发光器件电连接，配置为响应于栅扫描信号和发光扫描信号，驱动所述发光器件发光；

其中，所述发光扫描信号为脉宽调制信号。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一复位子电路包括第一晶体管；所述发光器件包括第一极和第二极；其中，

所述第一晶体管的控制极与第一复位信号线电连接，以接收所述第一复位信号；所述第一晶体管的第一极与初始电压端电连接，第一晶体管的第二极与所述发光器件的第一极电连接；

所述发光器件的第二极与第一电源电压端电连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述发光驱动电路包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管以及存储电容；所述第二复位子电路包括第六晶体管和第七晶体管；其中，

所述第二晶体管的控制极、所述第四晶体管的控制极分别与栅扫描信号线电连接，以接收所述栅扫描信号；

所述第三晶体管的控制极、所述第五晶体管的控制极分别与发光扫描信号线电连接，以接收所述发光扫描信号；

所述第六晶体管的控制极、所述第七晶体管的控制极分别与第二复位信号线电连接，以接收所述第二复位信号；

所述第二晶体管的第一极与数据电压端电连接；

所述第三晶体管的第一极、所述第六晶体管的第一极分别与基准电压端电连接；

所述第二晶体管的第二极、所述第三晶体管的第二极、所述第六晶体管的第二极分别与所述存储电容的第一极电连接；

所述第七晶体管的第一极与初始电压端电连接；

所述驱动晶体管的控制极、所述第七晶体管的第二极、所述第四晶体管的第一极分别与所述存储电容的第二极电连接；

所述驱动晶体管的第一极与第二电源电压端电连接，所述驱动晶体管的第二极与所述第四晶体的第二极、所述第五晶体管的第一极分别电连接；

所述第五晶体管的第二极与所述发光器件的第一极电连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述驱动晶体管均为P型薄膜晶体管。

5.一种显示基板，具有显示区和位于所述显示区的至少一侧的非显示区；其特征在于，所述显示基板，包括：

位于所述显示区内且呈阵列状设置的多个亚像素；所述亚像素包括如权利要求1～4任一项所述的像素驱动电路；其中，一行所述亚像素的所述像素驱动电路连接同一条第一复位信号线，以及同一条第二复位信号线；

位于所述非显示区内的第一复位移位电路，所述第一复位移位电路包括级联的多个第一移位寄存器单元；至少一个所述第一移位寄存器单元连接一条所述第一复位信号线，配置为向所述第一复位信号线输出第一复位信号；

以及，位于所述非显示区内的第二复位移位电路，所述第二复位移位电路包括级联的多个第二移位寄存器单元；至少一个所述第二移位寄存器单元连接一条所述第二复位信号线，配置为向所述第二复位信号线输出第二复位信号。

6.根据权利要求5所述的显示基板，其特征在于，

所述第一复位移位电路对称设置于所述显示区的两侧；其中，每两个所述第一移位寄存器单元连接一条所述第一复位信号线，且所述两个所述第一移位寄存器单元分别位于所述显示区的不同侧；

所述第二复位移位电路对称设置于所述显示区的两侧；其中，每两个所述第二移位寄存器单元连接一条所述第二复位信号线，且所述两个所述第二移位寄存器单元分别位于所述显示区的不同侧。

7.根据权利要求5所述的显示基板，其特征在于，一行所述亚像素的所述像素驱动电路连接同一条栅扫描信号线，以及同一条发光扫描信号线；

所述显示基板还包括：

位于所述非显示区内的栅极移位驱动电路；所述栅极移位驱动电路包括级联的多个栅极驱动单元；至少一个所述栅极驱动单元连接一条所述栅扫描信号线，配置为向所述栅扫描信号线输出扫描信号；

以及，位于所述非显示区内的发光移位驱动电路；所述发光移位驱动电路包括级联的多个发光驱动单元；至少一个所述发光驱动单元连接一条所述发光扫描信号线，配置为向所述发光扫描信号线输出发光扫描信号。

8.一种像素驱动电路的驱动方法，应用于如权利要求1～4任一项所述的像素驱动电路；其特征在于，

每行亚像素在一帧时间内具有连续的N个驱动周期，N为大于等于2的整数；所述驱动周期包括不发光阶段和发光阶段；

所述驱动方法包括：

在第一个所述驱动周期的不发光阶段，响应于第一复位信号，第一复位子电路对发光器件进行复位；响应于第二复位信号，第二复位子电路对发光驱动电路进行复位；

在第二个所述驱动周期至第N个所述驱动周期的不发光阶段，响应于第一复位信号，第一复位子电路对所述发光器件进行复位。

9.根据权利要求8所述的像素驱动电路的驱动方法，其特征在于，

所述驱动方法还包括：

在第一个所述驱动周期的不发光阶段，响应于栅扫描信号，所述发光驱动电路存储发光驱动电压；

在第一个所述驱动周期至第N个所述驱动周期的发光阶段，响应于发光扫描信号，所述发光驱动电路根据所述发光驱动电压驱动发光器件发光。

10.根据权利要求8或9所述的像素驱动电路的驱动方法，其特征在于，

在第一个所述驱动周期的不发光阶段，所述第一复位子电路对所述发光器件进行复位的时段与所述第二复位子电路对所述发光驱动电路进行复位的时段位于不同的时段。

Images