WO2022255189A1 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
WO2022255189A1
WO2022255189A1 PCT/JP2022/021409 JP2022021409W WO2022255189A1 WO 2022255189 A1 WO2022255189 A1 WO 2022255189A1 JP 2022021409 W JP2022021409 W JP 2022021409W WO 2022255189 A1 WO2022255189 A1 WO 2022255189A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
absorption layer
chips
alignment mark
Prior art date
Application number
PCT/JP2022/021409
Other languages
English (en)
French (fr)
Inventor
義久 松原
義弘 堤
陽平 山下
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN202280037723.1A priority Critical patent/CN117397001A/zh
Priority to US18/562,502 priority patent/US20240250064A1/en
Priority to JP2023525756A priority patent/JPWO2022255189A1/ja
Priority to KR1020237044085A priority patent/KR20240016994A/ko
Publication of WO2022255189A1 publication Critical patent/WO2022255189A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Definitions

  • the present disclosure relates to a substrate processing method.
  • the peeling method described in Patent Document 1 includes steps of forming a separation layer, which is a laminate of a light absorption layer made of, for example, amorphous silicon and a reflection layer made of a metal thin film, on a translucent substrate; A step of forming a layer to be transferred directly or via a predetermined intermediate layer thereon, and a step of bonding a transfer member to the opposite side of the layer to be transferred from the substrate via an adhesive layer.
  • irradiation light such as laser light is applied to the separation layer from the back side of the substrate to cause ablation of the light absorption layer to cause peeling within and/or at the interface of the separation layer. and detaching the transfer layer from the substrate and transferring it to the transfer body.
  • the peeling method described in Patent Document 2 is a peeling method for peeling a support attached to a wafer via an adhesive layer from the wafer, and the adhesive layer is swollen to reduce the adhesiveness of the surface. Applying a degrading solvent to the adhesive layer and stripping the swollen adhesive layer from the wafer. Further provided between the support and the adhesive layer is a separation layer that changes in quality by absorbing light irradiated through the support.
  • the separation layer contains a light absorbing agent that is decomposed by light or the like.
  • Graphite powder, black titanium oxide powder, or the like is used as the light absorber.
  • the composite laminate described in Patent Document 3 includes a light-transmitting support, a latent peeling layer disposed on the light-transmitting support, and a bonding layer disposed on the latent peeling layer. and a thermoplastic primer layer disposed over the bonding layer.
  • the latent release layer includes a photothermal conversion layer.
  • the photothermal conversion layer includes an absorbent and a thermally decomposable resin disposed adjacent to the bonding layer. Absorbents include carbon black.
  • One aspect of the present disclosure provides a technique for suppressing damage to device layers caused by laser light.
  • a substrate processing method includes the following (A) to (D).
  • damage to device layers due to laser light can be suppressed.
  • FIG. 1 is a flow chart showing a substrate processing method according to one embodiment.
  • FIG. 2 is a cross-sectional view of step S1 according to the first embodiment.
  • FIG. 3 is a cross-sectional view of step S4 according to the first embodiment.
  • FIG. 4 is a cross-sectional view of step S5 according to the first embodiment.
  • FIG. 5 is a cross-sectional view of step S6 according to the first embodiment.
  • FIG. 6 is a cross-sectional view of step S7 according to the first embodiment.
  • FIG. 7 is a cross-sectional view of step S8 according to the first embodiment.
  • FIG. 8 is a cross-sectional view of step S1 according to the second embodiment.
  • FIG. 9 is a cross-sectional view of step S4 according to the second embodiment.
  • FIG. 1 is a flow chart showing a substrate processing method according to one embodiment.
  • FIG. 2 is a cross-sectional view of step S1 according to the first embodiment.
  • FIG. 3 is
  • FIG. 10 is a cross-sectional view of step S5 according to the second embodiment.
  • FIG. 11 is a cross-sectional view of step S6 according to the second embodiment.
  • FIG. 12 is a cross-sectional view of step S7 according to the second embodiment.
  • FIG. 13 is a cross-sectional view showing the second substrate after separating the first and second substrates according to the third embodiment.
  • FIG. 14 is a cross-sectional view showing the second substrate after removing the second absorption layer according to the third embodiment.
  • FIG. 15 is a cross-sectional view showing alignment mark detection according to the third embodiment.
  • FIG. 16 is a cross-sectional view showing alignment mark detection according to the fourth embodiment.
  • FIG. 17A is a diagram showing an example of transmittance of a cold filter consisting of 40 layers.
  • FIG. 17B is a diagram showing an example of transmittance of a cold filter consisting of 20 layers.
  • FIG. 17C is a diagram showing an example of transmittance of a cold filter consisting of 10 layers.
  • FIG. 18A is a diagram showing an example of total transmittance of a silicon substrate and a cold filter.
  • FIG. 18B is an enlarged view of part of FIG. 18A.
  • FIG. 19 is a TEM image of the silicon substrate and cold filter used for the transmittance measurements of FIGS. 18A and 18B.
  • a substrate processing method will be described with reference to FIG.
  • the substrate processing method has steps S1 to S8, for example.
  • the substrate processing method may have steps other than steps S1 to S8. Also, the substrate processing method may not include all steps S1 to S8.
  • step S1 the first substrate 11 and the chips 2A and 2B are bonded to obtain a laminated substrate.
  • a first absorption layer 12 that absorbs a laser beam LB2, which will be described later
  • a second absorption layer 13 that has a higher absorption coefficient with respect to the laser beam LB2 than the first absorption layer 12.
  • the bonding layer 14 are formed in this order.
  • the first substrate 11 is a silicon wafer.
  • the first substrate 11 may be a compound semiconductor wafer.
  • Compound semiconductor wafers are not particularly limited, but are, for example, GaAs wafers, SiC wafers, GaN wafers, InP wafers, or AlN wafers.
  • the first absorption layer 12 is arranged between the first substrate 11 and the chips 2A, 2B. Although the details will be described later, as shown in FIG. 5 , the laser beam LB2 passes through the first substrate 11 and irradiates the first absorption layer 12 .
  • the laser beam LB ⁇ b>2 is absorbed by the first absorption layer 12 to form a modified layer M in the first absorption layer 12 .
  • the first absorption layer 12 is, for example, a silicon oxide layer, and is formed by a thermal oxidation method, a CVD (Chemical Vapor Deposition) method, or the like.
  • the first absorption layer 12 may be a silicon nitride layer, a silicon carbonitride layer, or the like as long as it can absorb the laser beam LB2 to the extent that the modified layer M can be formed.
  • the silicon nitride layer is formed by thermal nitridation, CVD, or the like.
  • the silicon carbonitride layer is formed by a CVD method or the like.
  • the second absorption layer 13 absorbs the laser beam LB2 that was not completely absorbed by the first absorption layer 12. Since the chips 2A and 2B are hardly irradiated with the laser beam LB2, damage to the chips 2A and 2B, especially the device layers 22A and 22B can be suppressed.
  • the second absorption layer 13 has a higher absorption coefficient with respect to the laser beam LB2 than the first absorption layer 12 . Therefore, compared to the case where the first absorption layer 12 alone absorbs the laser beam LB2 to the same extent, the thickness of the entire layer can be reduced.
  • the second absorption layer 13 transmits the detection light LB1.
  • the detection light LB1 is used to detect the alignment mark 15.
  • the alignment marks 15 are used for alignment during bonding between the first substrate 11 and the chips 2A and 2B, or for measuring misalignment after bonding. Alignment marks 15 may be used for both alignment and misalignment measurement.
  • the measurement result of the misalignment after bonding is used, for example, for alignment when bonding the first substrate 11 and the chip on and after the next time.
  • the measurement result of the positional deviation after bonding may be used for quality control such as discrimination of defective products.
  • the alignment mark 15 is formed, for example, between the first substrate 11 and the first absorption layer 12 . As will be described later, after the first substrate 11 and the chips 2A and 2B are separated from the modified layer M formed in the first absorption layer 12, the alignment mark 15 remains attached to the first substrate 11. (see FIG. 6). Therefore, when the first substrate 11 is reused, the alignment mark 15 can be reused without having to re-form the alignment mark 15 .
  • the alignment mark 15 is detected using the detection light LB1.
  • the detection light LB1 is applied to the alignment mark 15 in a direction opposite to that of the laser light LB2, and is applied to the alignment mark 15 from the side opposite to the first substrate 11, for example.
  • the detection light LB ⁇ b>1 passes through the bonding layer 14 , the second absorption layer 13 , and the first absorption layer 12 and irradiates the alignment mark 15 .
  • the detection light LB1 is, for example, infrared.
  • the alignment mark 15 is captured by, for example, an infrared camera.
  • the wavelength of the detection light LB1 is, for example, 1000 nm to 2000 nm, preferably 1000 nm to 1200 nm, different from the wavelength of the laser light LB2.
  • the alignment mark 15 absorbs the detection light LB1, for example.
  • the light source of the detection light LB1 and the infrared camera are arranged with the alignment mark 15 interposed therebetween.
  • the alignment mark 15 may reflect the detection light LB1.
  • the light source of the detection light LB1 and the infrared camera are arranged on one side (same side) of the alignment mark 15 .
  • the alignment mark 15 transmits the laser beam LB2, as shown in FIG.
  • the laser beam LB2 is transmitted through the first substrate 11 and the alignment marks 15 to form the modified layer M in the first absorption layer 12 .
  • a plurality of modified layers M are formed on the dividing surface D. As shown in FIG.
  • the dividing plane D may be set inside the first absorption layer 12 or may be set at the interface between the first absorption layer 12 and the first substrate 11 .
  • the wavelength of the laser beam LB2 is, for example, 8800 nm to 11000 nm.
  • the alignment mark 15 has a transmittance of the laser beam LB2 of, for example, 45% or more and 100% or less, preferably 50% or more and 100% or less, and more preferably 60% or more and 100% or less.
  • the alignment mark 15 may absorb the detection light LB1 and transmit the laser light LB2.
  • the alignment mark 15 is composed of, for example, a Ge film, a SiGe film, a metal silicide film, or an AlN film.
  • the alignment mark 15 may reflect the detection light LB1 and transmit the laser light LB2.
  • the second absorption layer 13 transmits the detection light LB1 and absorbs the laser light LB2.
  • the second absorption layer 13 is a so-called cold filter or the like.
  • the material of the high refractive index layer is, for example, titanium oxide or ruthenium oxide.
  • the material of the low refractive index layer is silicon oxide, for example.
  • FIG. 17A shows an example of the transmittance of a cold filter in which the total number of titanium oxide layers and silicon oxide layers is 40 and the total thickness is 3.5 ⁇ m.
  • FIG. 17B shows an example of the transmittance of a cold filter having 20 titanium oxide layers and 20 silicon oxide layers and a total thickness of 1.56 ⁇ m.
  • FIG. 17C shows an example of the transmittance of a cold filter having a total thickness of 0.82 ⁇ m with a total of 10 titanium oxide layers and silicon oxide layers.
  • the total number of titanium oxide layers and silicon oxide layers is preferably set in the range of 10 to 20.
  • 17A to 17C show the results obtained by simulating the transmittance of the cold filter alone (without the silicon substrate).
  • FIGS. 18A and 18B show.
  • FIG. 18B is a partially enlarged view of FIG. 18A.
  • the transmittance was 40% or less when the wavelength was 8800 nm to 11000 nm.
  • the transmittance was 5% or less.
  • FIG. 19 shows TEM images of the silicon substrate and the cold filter used to measure the transmittance of FIGS. 18A and 18B.
  • Si SiO 2
  • TiO 2 are the materials of each layer, and the numbers in parentheses are the thickness of each layer.
  • the bonding layer 14 is arranged between the second absorption layer 13 and the chips 2A, 2B as shown in FIG. 2, and contacts the chips 2A, 2B.
  • the bonding layer 14 is, for example, an insulating layer such as a silicon oxide layer.
  • the bonding layer 14 may be made of a material different from that of the first absorption layer 12, or may be made of the same material.
  • the bonding surface of the bonding layer 14 facing the chips 2A and 2B may be surface-modified with plasma or the like before bonding, and may be made hydrophilic with pure water or the like.
  • Surface modification breaks SiO 2 bonds on the joint surface, forms dangling bonds of Si, and makes it possible to hydrophilize the joint surface.
  • oxygen gas which is a processing gas
  • the bonding surface is irradiated with oxygen ions to modify the bonding surface.
  • the processing gas is not limited to oxygen gas, and may be, for example, nitrogen gas.
  • hydrophilization for example, pure water such as DIW (deionized water) is supplied to the joint surface rotated by the spin chuck.
  • DIW deionized water
  • An OH group is attached to a dangling bond of Si on the joint surface, and the joint surface is hydrophilized.
  • the chip 2A has a second substrate 21A and a device layer 22A.
  • the device layer 22A is formed on the surface of the second substrate 21A.
  • the second substrate 21A is, for example, a silicon wafer, but may be a compound semiconductor wafer.
  • the device layer 22A includes semiconductor elements, circuits, terminals, or the like.
  • the device layer 22A may include at least one of transistors, element isolation, and wiring. After forming the device layer 22A, the second substrate 21A is singulated into a plurality of chips 2A.
  • the chip 2B like the chip 2A, has a second substrate 21B and a device layer 22B.
  • the second substrate 21B is, for example, a silicon wafer, but may be a compound semiconductor wafer.
  • the device layer 22B has a function different from that of the device layer 22A, and has a thickness different from that of the chip 2A and chip 2B.
  • the device layer 22B may include at least one of transistors, element isolation, and wiring. After forming the device layer 22B, the second substrate 21B is separated into a plurality of chips 2B.
  • the bonding surfaces of the chips 2A and 2B facing the bonding layer 14 may be surface-modified with plasma or the like before bonding, and may be made hydrophilic with pure water or the like.
  • step S1 the chips 2A and 2B are temporarily bonded to the first substrate 11 one by one.
  • Chips 2A and 2B are bonded to first substrate 11 with device layers 22A and 22B facing first substrate 11 .
  • the chips 2A and 2B and the first substrate 11 are bonded by van der Waals forces (intermolecular forces) and hydrogen bonds between OH groups without using a liquid adhesive. After that, heat treatment may be performed in order to increase the bonding strength.
  • the chips 2A, 2B are temporarily bonded to the first substrate 11 and separated from the first substrate 11 later. Therefore, even if the chips 2A, 2B and the first substrate 11 are joined together, even if air bubbles get into the chips, there is no problem. Therefore, in step S1, the chips 2A and 2B can be bonded to the first substrate 11 while being held flat. Since the chips 2A and 2B are not deformed, the accuracy of the position control of the chips 2A and 2B can be improved, and the chips 2A and 2B can be accurately placed at the target positions.
  • the chips 2A and 2B are temporarily bonded to the first substrate 11 and separated from the first substrate 11 later. Therefore, even if particles are caught when the chips 2A, 2B and the first substrate 11 are joined, no problem occurs. Therefore, the bonding surface of the bonding layer 14 and the bonding surfaces of the chips 2A and 2B may be dirty to the extent that bonding is not hindered. Requires less cleanliness.
  • step S2 although not shown, the chips 2A and 2B are thinned to make the thicknesses of the chips 2A and 2B uniform.
  • the second substrates 21A, 21B are thinned, and the device layers 22A, 22B are not thinned.
  • Thinning includes grinding or laser processing.
  • the bonding layer 3 is formed on the surfaces of the chips 2A and 2B.
  • the bonding layer 3 is an insulating layer such as a silicon oxide layer, and is formed by the CVD method or the like.
  • the chips 2A, 2B are spaced apart to form an uneven surface. Since the bonding layer 3 is formed on the uneven surface, the surface of the bonding layer 3 also has unevenness.
  • step S4 as shown in FIG. 3, the surface of the bonding layer 3 is flattened.
  • the planarization of the surface of the bonding layer 3 includes, for example, laser processing and CMP (Chemical Mechanical Polishing) in this order.
  • the CMP time can be shortened by removing the protrusions by laser processing.
  • step S4 may include only one of laser processing and CMP.
  • step S5 the chips 2A and 2B and the third substrate 51 are bonded as shown in FIG.
  • a bonding layer 52 is formed on the bonding surface of the third substrate 51 facing the chips 2A and 2B.
  • the third substrate 51 is, for example, a silicon wafer, but may be a compound semiconductor wafer.
  • the bonding layer 52 is an insulating layer such as a silicon oxide layer, and is formed by a CVD method or the like.
  • the chips 2A and 2B and the third substrate 51 are bonded by van der Waals forces (intermolecular forces) and hydrogen bonds between OH groups without using a liquid adhesive.
  • the third substrate 51 is deformed into a downwardly convex curved surface in order to prevent air bubbles from entering, and is gradually bonded from the center toward the periphery, and finally returns to a flat surface.
  • the deformation of the third substrate 51 can be achieved by fixing the periphery of the third substrate 51 and pressing the center of the third substrate 51 .
  • the deformation is easy. The reason why the deformation is easy is that the substrates are bonded to each other.
  • the arrangement of the third substrate 51 and the first substrate 11 may be reversed, and the third substrate 51 may be arranged below the first substrate 11 .
  • the third substrate 51 is deformed into an upwardly convex curved surface in order to prevent entrapment of air bubbles.
  • the third substrate 51 is first bent and deformed, but the first substrate 11 is first bent and deformed. good too.
  • step S6 the first substrate 11 is irradiated with a laser beam LB2 from the side opposite to the second substrates 21A and 21B, and the laser beam LB2 transmitted through the first substrate 11 is
  • the first absorption layer 12 is irradiated to form a modified layer M in the first absorption layer 12 .
  • a plurality of modified layers M are formed on the dividing surface D.
  • the modified layer M is formed in a dot shape, and is formed, for example, at a condensing point or above the condensing point.
  • the laser beam LB2 passes through the first substrate 11 and irradiates the first absorption layer 12 to form a modified layer M in the first absorption layer 12 .
  • the first absorption layer 12 is arranged between the first substrate 11 and the chips 2A and 2B and absorbs the laser beam LB2.
  • the second absorption layer 13 is arranged between the first absorption layer 12 and the chips 2A and 2B, and absorbs the laser beam LB2 that has not been completely absorbed by the first absorption layer 12 . Since the chips 2A and 2B are hardly irradiated with the laser beam LB2, damage to the chips 2A and 2B, especially the device layers 22A and 22B can be suppressed.
  • the laser beam LB2 has a wavelength of 8800 nm to 11000 nm, for example, so that it can pass through the first substrate 11 and the alignment marks 15 and be absorbed by the first absorption layer 12 .
  • a light source of the laser beam LB2 is, for example, a CO 2 laser.
  • the wavelength of CO2 laser is about 9300 nm.
  • the laser beam LB2 is pulse-oscillated.
  • the formation position of the modified layer M is moved by a galvanometer scanner or an XY ⁇ stage.
  • the galvanometer scanner moves laser beam LB2.
  • the XY ⁇ stage moves the first substrate 11 in the horizontal direction (X-axis direction and Y-axis direction) and rotates it around the vertical axis.
  • An XYZ ⁇ stage may be used instead of the XY ⁇ stage.
  • a plurality of modified layers M are formed at intervals in the circumferential direction and radial direction of the first substrate 11 .
  • cracks CR connecting the modified layers M are also formed.
  • step S7 starting from the modified layer M, the first substrate 11 and the second substrates 21A and 21B are separated, and the chips 2A and 2B and the first substrate 11 are separated, as shown in FIG.
  • the upper chuck 131 holds the first substrate 11 and the lower chuck 132 holds the third substrate 51 .
  • the first substrate 11 and the third substrate 51 may be arranged upside down, and the upper chuck 131 may hold the third substrate 51 and the lower chuck 132 may hold the first substrate 11 .
  • the crack CR spreads planarly starting from the modified layer M, and the chips 2A and 2B and the first substrate 11 are separated at the dividing surface D.
  • the upper chuck 131 may be rotated around the vertical axis as the upper chuck 131 is lifted.
  • the first substrate 11 and the second substrates 21A and 21B can be threaded at the dividing plane D.
  • the downward movement of the lower chuck 132 may be performed.
  • rotation of the lower chuck 132 about the vertical axis may be performed.
  • a part of the first absorption layer 12, the second absorption layer 13, and the bonding layer 14 remaining on the chips 2A and 2B may be removed by CMP or the like. good. This exposes the device layers 22A, 22B of the chips 2A, 2B again.
  • the device layers 22A and 22B are semiconductor memories, for example.
  • step S8 the chips 2A and 2B are bonded to the device layer 62 formed on the fourth substrate 61 while being bonded to the third substrate 51, as shown in FIG.
  • the fourth substrate 61 is, for example, a silicon wafer, but may be a compound semiconductor wafer.
  • the device layer 62 includes semiconductor elements, circuits, terminals, or the like, and is electrically connected to the device layers 22A, 22B of the chips 2A, 2B.
  • the device layer 62 is, for example, a semiconductor memory peripheral circuit (also called “peripheral”) or a semiconductor memory input/output circuit (also called “IO”).
  • the chips 2A and 2B and the fourth substrate 61 are bonded by van der Waals forces (intermolecular forces) and hydrogen bonds between OH groups without using a liquid adhesive.
  • the fourth substrate 61 is deformed into a downward convex curved surface in order to prevent air bubbles from entering, and is gradually bonded from the center toward the periphery, and finally returns to a flat surface.
  • the deformation of the fourth substrate 61 can be realized by fixing the periphery of the fourth substrate 61 and pressing down the center of the fourth substrate 61 .
  • the deformation is easy. The reason why the deformation is easy is that the substrates are bonded to each other.
  • the arrangement of the fourth substrate 61 and the third substrate 51 may be reversed, and the fourth substrate 61 may be arranged below the third substrate 51 .
  • the fourth substrate 61 is deformed into an upwardly convex curved surface in order to prevent air bubbles from entering.
  • the fourth substrate 61 is first bent and deformed, but the third substrate 51 is first bent and deformed. good too.
  • a substrate with a chip is obtained by the above step S8.
  • the substrate with chips includes a fourth substrate 61 and a plurality of chips 2A and 2B.
  • the chip-equipped substrate further includes a third substrate 51 . Note that the third substrate 51 may be separated from the chips 2A and 2B, and the chip-attached substrate may include the fourth substrate 61 and the chips 2A and 2B.
  • the chips 2A and 2B in order to obtain a substrate with chips, instead of bonding the plurality of chips 2A and 2B one by one to one side of the fourth substrate 61, first the first substrate 11 is formed. temporarily bonded to one side of the Since entrapment of air bubbles at this stage does not pose a problem, the chips 2A and 2B can be bonded to the first substrate 11 while being held flat. Since the chips 2A and 2B do not have to be forcibly deformed, the accuracy of the position control of the chips 2A and 2B can be improved, and the chips 2A and 2B can be accurately placed at the target positions.
  • the plurality of chips 2A and 2B bonded to the first substrate 11 are bonded to the third substrate 51.
  • the chips 2A and 2B and the first substrate 11 are separated.
  • the plurality of chips 2A and 2B are bonded to the device layer 62 formed on the fourth substrate 61 while being bonded to the third substrate 51 .
  • the fourth substrate 61 is deformed into a curved surface in order to prevent air bubbles from entering, and is gradually bonded from the center toward the periphery, and finally returns to a flat surface.
  • Deforming the fourth substrate 61 is easier than deforming the chips 2A and 2B one by one. This is because substrates are bonded together. Therefore, compared to the case of permanently bonding the chips 2A and 2B to the fourth substrate 61 without going through the step of temporarily bonding the chips 2A and 2B to the first substrate 11, there is no entrapment of air bubbles. , a chip-attached substrate with good positional accuracy can be obtained.
  • alignment marks 15 are attached to the first substrate 11 after the chips 2A and 2B and the first substrate 11 are separated. Therefore, when the first substrate 11 is reused, the alignment mark 15 can be reused without having to re-form the alignment mark 15 .
  • FIG. 8 a second embodiment of the substrate processing method shown in FIG. 1 will be described with reference to FIGS. 8 to 12.
  • FIG. 8 alignment marks 15 are arranged between the second absorption layer 13 and the chips 2A, 2B.
  • differences between the second embodiment and the first embodiment will be mainly described.
  • step S1 the first substrate 11 and the chips 2A and 2B are bonded to obtain a laminated substrate.
  • a first absorption layer 12 that absorbs a laser beam LB2, which will be described later, and an absorption coefficient for the laser beam LB2 that is higher than that of the first absorption layer 12 are formed.
  • the tall second absorption layer 13 and the bonding layer 14 may be formed in this order.
  • the alignment mark 15 is detected using the detection light LB1 as in the first embodiment.
  • the detection light LB1 is applied to the alignment mark 15 in a direction opposite to that of the laser light LB2, and is applied to the alignment mark 15 from the side opposite to the first substrate 11, for example.
  • the detection light LB1 passes, for example, between the adjacent chips 2A and 2B and irradiates the alignment mark 15. As shown in FIG.
  • the alignment mark 15 reflects the detection light LB1, for example.
  • the reflectance can be adjusted with a refractive index difference.
  • the alignment mark 15 reflects the detection light LB ⁇ b>1
  • the light source of the detection light LB ⁇ b>1 and the infrared camera are arranged on one side (the same side) of the alignment mark 15 .
  • the second absorption layer 13 absorbs the detection light LB1
  • the second absorption layer 13 of the first embodiment transmits the detection light LB1 as described above. This is because the detection light LB1 of the first embodiment is applied to the alignment mark 15 through the second absorption layer 13 as shown in FIG.
  • the alignment marks 15 are arranged between the second absorption layer 13 and the chips 2A and 2B, unlike the first embodiment, and are formed, for example, on the bonding surface of the bonding layer 14 facing the chips 2A and 2B. As will be described later, after the first substrate 11 and the chips 2A and 2B are separated from the modified layer M formed in the first absorption layer 12, the alignment marks 15 remain attached to the chips 2A and 2B. (see FIG. 12). Therefore, the alignment marks 15 can be used in post-processing of the chips 2A and 2B.
  • the alignment mark 15 is not formed between the first substrate 11 and the first absorption layer 12. Therefore, the alignment mark 15 does not have to transmit the laser beam LB2, and even if it absorbs the laser beam LB2, the alignment mark 15 does not have to pass therethrough. good. As shown in FIG. 11 , the laser beam LB2 passes through the first substrate 11 and irradiates the first absorption layer 12 to form a modified layer M in the first absorption layer 12 .
  • the second absorption layer 13 absorbs the laser beam LB2 that was not completely absorbed by the first absorption layer 12, as in the first embodiment. Since the chips 2A and 2B are hardly irradiated with the laser beam LB2, damage to the chips 2A and 2B, especially the device layers 22A and 22B can be suppressed.
  • the second absorption layer 13 has a higher absorption coefficient with respect to the laser beam LB2 than the first absorption layer 12 . Therefore, compared to the case where the first absorption layer 12 alone absorbs the laser beam LB2 to the same extent, the thickness of the entire layer can be reduced.
  • the second absorption layer 13 absorbs the detection light LB1 unlike the first embodiment. In the image captured by the infrared camera, there is a large difference in brightness between the alignment mark 15 and its surroundings, and the detection accuracy of the alignment mark 15 is high.
  • the second absorbent layer 13 contains, for example, a black absorbent.
  • a black absorber contains black titanium or black carbon, for example.
  • step S2 although not shown, the chips 2A and 2B are thinned to make the thicknesses of the chips 2A and 2B uniform.
  • step S3 although not shown, the bonding layer 3 is formed on the surfaces of the chips 2A and 2B.
  • step S4 as shown in FIG. 9, the surface of the bonding layer 3 is flattened.
  • step S5 as shown in FIG. 10, the chips 2A and 2B and the third substrate 51 are bonded.
  • step S6 the first substrate 11 is irradiated with a laser beam LB2 from the side opposite to the second substrates 21A and 21B, and the laser beam LB2 transmitted through the first substrate 11 is
  • the first absorption layer 12 is irradiated to form a modified layer M in the first absorption layer 12 .
  • a plurality of modified layers are formed on the dividing surface D.
  • the first absorption layer 12 is arranged between the first substrate 11 and the chips 2A and 2B and absorbs the laser beam LB2.
  • the second absorption layer 13 is arranged between the first absorption layer 12 and the chips 2A and 2B, and absorbs the laser beam LB2 that has not been completely absorbed by the first absorption layer 12 . Since the chips 2A and 2B are hardly irradiated with the laser beam LB2, damage to the chips 2A and 2B, especially the device layers 22A and 22B can be suppressed.
  • step S7 starting from the modified layer M, the first substrate 11 and the second substrates 21A and 21B are separated, and the chips 2A and 2B and the first substrate 11 are separated, as shown in FIG.
  • the crack CR spreads planarly, and the chips 2A and 2B and the first substrate 11 are separated at the dividing surface D.
  • a part of the first absorption layer 12, the second absorption layer 13, and the bonding layer 14 remaining on the chips 2A and 2B may be removed by CMP or the like. good. This exposes the device layers 22A, 22B of the chips 2A, 2B again.
  • the device layers 22A and 22B are semiconductor memories, for example.
  • step S8 as shown in FIG. 7, the chips 2A and 2B are bonded to the third substrate 51, and the device layer 62 formed on the fourth substrate 61 and the device layer 62 are bonded together as shown in FIG. Join.
  • the device layer 62 is electrically connected to the device layers 22A, 22B of the chips 2A, 2B.
  • the device layer 62 is, for example, a semiconductor memory peripheral circuit or an input/output circuit.
  • a substrate with a chip is obtained by the step S8.
  • FIG. 13 After the first absorption layer 12 is irradiated with the laser beam LB2, the alignment mark 15 is irradiated with the detection beam LB1. Further, in the third embodiment, the alignment mark 15 is irradiated with the detection light LB1 in the same direction as the laser light LB2.
  • the third embodiment differences between the third embodiment and the second embodiment will be mainly described.
  • the first substrate 11 is irradiated with the laser beam LB2 from the side opposite to the second substrates 21A and 21B.
  • a modified layer M is formed in the first absorption layer 12 by irradiating the first absorption layer 12 with the laser beam LB2 that has passed through the first substrate 11 .
  • a plurality of modified layers are formed on the dividing surface D. As shown in FIG.
  • the first substrate 11 and the second substrates 21A and 21B are separated from the modified layer M as shown in FIG. Chips 2A and 2B and first substrate 11 are separated.
  • alignment marks 15 remain on the chips 2A and 2B.
  • a part of the first absorption layer 12 and the second absorption layer 13 also remain on the chips 2A, 2B.
  • part of the first absorption layer 12 and the second absorption layer 13 are removed by CMP or the like.
  • the bonding layer 14 may be removed or not removed as shown in FIG.
  • Alignment marks 15 remain on chips 2A and 2B without being removed. Therefore, as will be described later, the alignment marks 15 can be used in the post-processing of the chips 2A and 2B.
  • an insulating layer 81 is formed on the chips 2A and 2B.
  • the insulating layer 81 is, for example, a silicon oxide layer.
  • Alignment marks 15 are used for adjusting the positions of vias formed in insulating layer 81 . Alignment mark 15 is detected using detection light LB1.
  • the detection light LB1 is irradiated onto the alignment mark 15 in the same direction as the laser light LB2, for example.
  • the detection light LB ⁇ b>1 passes through the insulating layer 81 and the bonding layer 14 and irradiates the alignment mark 15 .
  • the alignment mark 15 may absorb or reflect the detection light LB1.
  • the detection light LB1 is, for example, infrared light, and the alignment mark 15 is imaged by, for example, an infrared camera.
  • the detection light LB1 is irradiated onto the alignment mark 15 in the same direction as the laser light LB2, as described above. It is not necessary to turn the chips 2A and 2B upside down between irradiation with the laser light LB2 and irradiation with the detection light LB1. Therefore, a mechanism for vertically inverting the chips 2A and 2B is not required, and the structure of the substrate processing apparatus can be simplified.
  • the second absorption layer 13 since the second absorption layer 13 is removed before the irradiation of the detection light LB1, the second absorption layer 13 does not have to transmit the detection light LB1. Therefore, the second absorption layer 13 may be made of a material that absorbs the laser light LB2 and the detection light LB1. The structure of the second absorption layer 13 can be simplified.
  • the second absorbent layer 13 contains, for example, a black absorbent.
  • the fourth embodiment unlike the third embodiment, the second absorption layer 13 is left without removing the second absorption layer 13 by CMP or the like after the chips 2A and 2B and the first substrate 11 are separated. Differences between the fourth embodiment and the third embodiment will be mainly described below.
  • the insulating layer 81 is formed on the second absorption layer 13 when forming the insulating layer 81 on the chips 2A and 2B.
  • the insulating layer 81 is, for example, a silicon oxide layer.
  • Alignment marks 15 are used for adjusting the positions of vias formed in insulating layer 81 . Alignment mark 15 is detected using detection light LB1.
  • the detection light LB1 is irradiated onto the alignment mark 15 in the same direction as the laser light LB2, for example.
  • the detection light LB ⁇ b>1 passes through the insulating layer 81 , the second absorption layer 13 and the bonding layer 14 and irradiates the alignment mark 15 .
  • the alignment mark 15 may absorb or reflect the detection light LB1.
  • the detection light LB1 is, for example, infrared light, and the alignment mark 15 is imaged by, for example, an infrared camera.
  • the detection light LB1 is irradiated onto the alignment mark 15 in the same direction as the laser light LB2, as described above. It is not necessary to turn the chips 2A and 2B upside down between irradiation with the laser light LB2 and irradiation with the detection light LB1. Therefore, a mechanism for vertically inverting the chips 2A and 2B is not required, and the structure of the substrate processing apparatus can be simplified.
  • the detection light LB1 passes through the second absorption layer 13.
  • the second absorption layer 13 absorbs the laser beam LB2 and transmits the detection beam LB1.
  • the second absorption layer 13 is a so-called cold filter or the like.
  • the chips 2A and 2B including the device layers 22A and 22B and the second substrates 21A and 21B are spaced apart.
  • the technology of the present disclosure is not limited to C2W (Chip to Wafer), and may be applied to W2W (Wafer to Wafer).
  • the second substrate on which the device layer is formed may be bonded to the first substrate having the same size as the second substrate.
  • the first substrate and the second substrate may have bonding surfaces of the same size, for example.
  • the device layer formed on the second substrate and the first substrate are separated by separating the first substrate and the second substrate from the modified layer M as a starting point.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)

Abstract

基板処理方法は、下記の（Ａ）～（Ｄ）を含む。（Ａ）第１基板と、レーザ光を吸収する第１吸収層と、前記レーザ光に対する吸収係数が前記第１吸収層よりも高い第２吸収層と、デバイス層と、第２基板とをこの順番で含む、積層基板を準備する。（Ｂ）前記第１基板に対して前記第２基板とは反対側から前記レーザ光を照射する。（Ｃ）前記第１基板を透過した前記レーザ光を前記第１吸収層に照射し、前記第１吸収層に改質層を形成する。（Ｄ）前記改質層を起点に、前記第１基板と前記第２基板を剥離する。

Description

基板処理方法
　本開示は、基板処理方法に関する。
　特許文献１に記載の剥離方法は、透光性の基板上に例えば非晶質シリコンよりなる光吸収層と金属薄膜よりなる反射層との積層体である分離層を形成する工程と、分離層上に直接または所定の中間層を介して被転写層を形成する工程と、被転写層の基板と反対側に接着層を介して転写体を接合する工程と、を有する。また、剥離方法は、基板の裏面側から分離層にレーザ光のような照射光を照射し、光吸収層にアブレーションを起こさせ、分離層の層内および／または界面において剥離を生ぜしめ、被転写層を基板から離脱させて転写体へ転写する工程と、を有する。
　特許文献２に記載の剥離方法は、接着剤層を介してウエハに貼り付けられた支持体を、ウエハから剥離する剥離方法であって、接着剤層を膨潤させて、その表面の接着性を低下させる溶剤を、接着剤層に供給する工程と、ウエハから、膨潤した接着剤層を剥離する工程と、を含む。支持体と接着剤層との間には、支持体を介して照射される光を吸収することによって変質する分離層がさらに設けられている。分離層は、光等によって分解される光吸収剤を含む。光吸収剤としては、グラファイト粉末、又は黒色酸化チタン粉末等が用いられる。
　特許文献３に記載の複合積層体は、光透過性支持体と、その光透過性支持体の上に配設された潜在剥離層と、その潜在剥離層の上に配設された接合層と、その接合層の上に配設された熱可塑性下塗層と、を備える。潜在剥離層は光熱変換層を含む。光熱変換層は、吸収剤と、接合層に隣接して配設された熱分解性樹脂と、を含む。吸収剤は、カーボンブラックを含む。
日本国特開平１０－１２５９２９号公報 日本国特開２０１４－０４９６９８号公報 日本国特表２０１５－５１３２１１号公報
　本開示の一態様は、レーザ光によるデバイス層の損傷を抑制する、技術を提供する。
　本開示の一態様に係る基板処理方法は、下記の（Ａ）～（Ｄ）を含む。（Ａ）第１基板と、レーザ光を吸収する第１吸収層と、前記レーザ光に対する吸収係数が前記第１吸収層よりも高い第２吸収層と、デバイス層と、第２基板とをこの順番で含む、積層基板を準備する。（Ｂ）前記第１基板に対して前記第２基板とは反対側から前記レーザ光を照射する。（Ｃ）前記第１基板を透過した前記レーザ光を前記第１吸収層に照射し、前記第１吸収層に改質層を形成する。（Ｄ）前記改質層を起点に、前記第１基板と前記第２基板を剥離する。
　本開示の一態様によれば、レーザ光によるデバイス層の損傷を抑制できる。
図１は、一実施形態に係る基板処理方法を示すフローチャートである。 図２は、第１実施例に係るステップＳ１の断面図である。 図３は、第１実施例に係るステップＳ４の断面図である。 図４は、第１実施例に係るステップＳ５の断面図である。 図５は、第１実施例に係るステップＳ６の断面図である。 図６は、第１実施例に係るステップＳ７の断面図である。 図７は、第１実施例に係るステップＳ８の断面図である。 図８は、第２実施例に係るステップＳ１の断面図である。 図９は、第２実施例に係るステップＳ４の断面図である。 図１０は、第２実施例に係るステップＳ５の断面図である。 図１１は、第２実施例に係るステップＳ６の断面図である。 図１２は、第２実施例に係るステップＳ７の断面図である。 図１３は、第３実施例に係る第１基板と第２基板を剥離した後の第２基板を示す断面図である。 図１４は、第３実施例に係る第２吸収層を除去した後の第２基板を示す断面図である。 図１５は、第３実施例に係るアライメントマークの検出を示す断面図である。 図１６は、第４実施例に係るアライメントマークの検出を示す断面図である。 図１７Ａは、４０層からなるコールドフィルタの透過率の一例を示す図である。 図１７Ｂは、２０層からなるコールドフィルタの透過率の一例を示す図である。 図１７Ｃは、１０層からなるコールドフィルタの透過率の一例を示す図である。 図１８Ａは、シリコン基板とコールドフィルタの合計の透過率の一例を示す図である。 図１８Ｂは、図１８Ａの一部を拡大した図である。 図１９は、図１８Ａおよび図１８Ｂの透過率の測定に用いたシリコン基板とコールドフィルタのＴＥＭ画像である。
　以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。
　図１を参照して、一実施形態に係る基板処理方法について説明する。基板処理方法は、例えば、ステップＳ１～Ｓ８を有する。なお、基板処理方法は、ステップＳ１～Ｓ８以外のステップを有してもよい。また、基板処理方法は、ステップＳ１～Ｓ８の全てを有しなくてもよい。
　ステップＳ１では、図２に示すように、第１基板１１とチップ２Ａ、２Ｂとを接合し、積層基板を得る。接合前に、第１基板１１の上には、例えば、後述するレーザ光ＬＢ２を吸収する第１吸収層１２と、レーザ光ＬＢ２に対する吸収係数が第１吸収層１２よりも高い第２吸収層１３と、接合層１４とが、この順番で形成される。
　第１基板１１は、シリコンウェハである。第１基板１１は、化合物半導体ウェハであってもよい。化合物半導体ウェハは、特に限定されないが、例えばＧａＡｓウェハ、ＳｉＣウェハ、ＧａＮウェハ、ＩｎＰウェハ、又はＡｌＮウェハである。
　第１吸収層１２は、第１基板１１とチップ２Ａ、２Ｂとの間に配置される。詳しくは後述するが、図５に示すように、レーザ光ＬＢ２は、第１基板１１を透過し、第１吸収層１２に照射される。レーザ光ＬＢ２が第１吸収層１２で吸収され、第１吸収層１２に改質層Ｍが形成される。第１吸収層１２は、例えばシリコン酸化層であり、熱酸化法、又はＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｏｎ）法などで形成される。
　なお、第１吸収層１２は、改質層Ｍを形成できる程度に、レーザ光ＬＢ２を吸収できればよく、シリコン窒化層、又はシリコン炭窒化層などであってもよい。シリコン窒化層は、熱窒化法、又はＣＶＤ法などで形成される。シリコン炭窒化層はＣＶＤ法などで形成される。
　第２吸収層１３は、第１吸収層１２で吸収しきれなかったレーザ光ＬＢ２を吸収する。レーザ光ＬＢ２がチップ２Ａ、２Ｂにほとんど照射されないので、チップ２Ａ、２Ｂ、特にデバイス層２２Ａ、２２Ｂの損傷を抑制できる。第２吸収層１３は、レーザ光ＬＢ２に対する吸収係数が、第１吸収層１２よりも高い。それゆえ、第１吸収層１２のみでレーザ光ＬＢ２を同程度吸収する場合に比べて、全体の厚みを薄くできる。
　第２吸収層１３は、検出光ＬＢ１を透過する。検出光ＬＢ１は、アライメントマーク１５を検出するのに用いる。アライメントマーク１５は、第１基板１１とチップ２Ａ、２Ｂの接合時の位置合わせ、又は接合後の位置ずれの測定に用いられる。アライメントマーク１５は、位置合わせと、位置ずれの測定の両方に用いられてもよい。接合後の位置ずれの測定結果は、例えば、次回以降の第１基板１１とチップの接合時の位置合わせに用いられる。また、接合後の位置ずれの測定結果は、不良品の判別などの品質管理に用いられてもよい。
　アライメントマーク１５は、例えば、第１基板１１と第１吸収層１２との間に形成される。後述するように、第１吸収層１２に形成した改質層Ｍを起点として、第１基板１１とチップ２Ａ、２Ｂとを剥離した後に、アライメントマーク１５が第１基板１１に付いた状態のままである（図６参照）。従って、第１基板１１を再利用する際に、アライメントマーク１５を再形成せずに済み、アライメントマーク１５を再利用できる。
　アライメントマーク１５は、検出光ＬＢ１を用いて検出される。検出光ＬＢ１は、例えば、レーザ光ＬＢ２とは反対向きでアライメントマーク１５に対して照射され、アライメントマーク１５に対して第１基板１１とは反対側から照射される。検出光ＬＢ１は、接合層１４、第２吸収層１３、及び第１吸収層１２を透過して、アライメントマーク１５に対して照射される。
　検出光ＬＢ１は、例えば、赤外線である。アライメントマーク１５は、例えば、赤外線カメラで撮像される。検出光ＬＢ１の波長は、レーザ光ＬＢ２の波長とは異なり、例えば１０００ｎｍ～２０００ｎｍであり、好ましくは１０００ｎｍ～１２００ｎｍである。
　アライメントマーク１５は、例えば検出光ＬＢ１を吸収する。この場合、検出光ＬＢ１の光源と、赤外線カメラは、アライメントマーク１５を挟んで配置される。なお、アライメントマーク１５は、検出光ＬＢ１を反射してもよい。この場合、検出光ＬＢ１の光源と、赤外線カメラは、アライメントマーク１５の片側（同じ側）に配置される。
　アライメントマーク１５は、図５に示すように、レーザ光ＬＢ２を透過する。レーザ光ＬＢ２は、第１基板１１及びアライメントマーク１５を透過し、第１吸収層１２に改質層Ｍを形成する。改質層Ｍは、分割面Ｄに複数形成される。分割面Ｄは、第１吸収層１２の内部に設定されてもよいし、第１吸収層１２と第１基板１１の界面に設定されてもよい。
　レーザ光ＬＢ２の波長は、例えば８８００ｎｍ～１１０００ｎｍである。アライメントマーク１５は、レーザ光ＬＢ２の透過率が、例えば４５％以上１００％以下であり、好ましくは５０％以上１００％以下であり、より好ましくは６０％以上１００％以下である。
　アライメントマーク１５は、検出光ＬＢ１を吸収し、且つレーザ光ＬＢ２を透過してもよい。この場合、アライメントマーク１５は、例えば、Ｇｅ膜、ＳｉＧｅ膜、金属シリサイド膜、又はＡｌＮ膜などで構成される。なお、アライメントマーク１５は、検出光ＬＢ１を反射し、且つレーザ光ＬＢ２を透過してもよい。
　第２吸収層１３は、上記の通り、検出光ＬＢ１を透過し、且つレーザ光ＬＢ２を吸収する。第２吸収層１３は、いわゆるコールドフィルタなどである。第２吸収層１３は、例えば、高屈折率層と、高屈折率層よりも屈折率の低い低屈折率層と、を交互に繰り返し有する。高屈折率層の材質は、例えば、酸化チタン、又は酸化ルテニウムである。一方、低屈折率層の材質は、例えば酸化シリコンである。
　酸化チタン層の数と酸化シリコン層の数の合計が４０であって合計厚みが３．５μｍであるコールドフィルタの透過率の一例を図１７Ａに示す。また、酸化チタン層の数と酸化シリコン層の数の合計が２０であって合計厚みが１．５６μｍであるコールドフィルタの透過率の一例を図１７Ｂに示す。更に、酸化チタン層の数と酸化シリコン層の数の合計が１０であって合計厚みが０．８２μｍであるコールドフィルタの透過率の一例を図１７Ｃに示す。図１７Ａ～図１７Ｃから明らかなように、検出光ＬＢ１の波長が１０００ｎｍ～１２００ｎｍである場合、酸化チタン層の数と酸化シリコン層の数の合計は１０～２０の範囲で設定されることが好ましい。図１７Ａ～図１７Ｃはコールドフィルタのみ（シリコン基板なし）の透過率をシミュレーションで求めた結果である。
　酸化チタン層の数と酸化シリコン層の数の合計が１６であるコールドフィルタをシリコン基板の上に形成し、シリコン基板とコールドフィルタの合計の透過率を測定した結果を、図１８Ａ及び図１８Ｂに示す。図１８Ｂは図１８Ａの一部を拡大した図である。図１８Ａおよび図１８Ｂから明らかなように、波長が８８００ｎｍ～１１０００ｎｍである場合、透過率は４０％以下であった。また、波長が９３００ｎｍである場合、透過率は５％以下であった。図１８Ａおよび図１８Ｂの透過率の測定に用いたシリコン基板とコールドフィルタのＴＥＭ画像を図１９に示す。図１９において、「Ｓｉ」、「ＳｉＯ２」、「ＴｉＯ２」は各層の材質であり、カッコ書き内の数値は各層の厚みである。
　接合層１４は、図２に示すように第２吸収層１３とチップ２Ａ、２Ｂとの間に配置され、チップ２Ａ、２Ｂに接触する。接合層１４は、例えば、シリコン酸化層などの絶縁層である。接合層１４は、第１吸収層１２とは異なる材質でもよいし、同じ材質でもよい。接合層１４のチップ２Ａ、２Ｂに対向する接合面は、接合前に、プラズマなどで表面改質してもよく、更に、純水などで親水化してもよい。
　表面改質は、例えば、接合面のＳｉＯ２の結合を切断し、Ｓｉの未結合手を形成し、接合面の親水化を可能にする。例えば減圧雰囲気下において処理ガスである酸素ガスが励起されてプラズマ化され、イオン化される。酸素イオンが接合面に照射され、接合面が改質される。処理ガスは、酸素ガスには限定されず、例えば窒素ガスなどでもよい。
　親水化は、例えば、スピンチャックによって回転させられている接合面にＤＩＷ（脱イオン水）などの純水を供給する。接合面のＳｉの未結合手にＯＨ基が付き、接合面が親水化される。
　チップ２Ａは、第２基板２１Ａと、デバイス層２２Ａとを有する。デバイス層２２Ａは、第２基板２１Ａの表面に形成される。第２基板２１Ａは、例えばシリコンウェハであるが、化合物半導体ウェハであってもよい。デバイス層２２Ａは、半導体素子、回路、又は端子などを含む。デバイス層２２Ａは、トランジスタ、素子分離、配線の少なくとも１つを含んでもよい。デバイス層２２Ａの形成後、第２基板２１Ａが複数のチップ２Ａに個片化される。
　チップ２Ｂは、チップ２Ａと同様に、第２基板２１Ｂと、デバイス層２２Ｂとを有する。第２基板２１Ｂは、例えばシリコンウェハであるが、化合物半導体ウェハであってもよい。デバイス層２２Ｂはデバイス層２２Ａとは異なる機能を有し、チップ２Ａとチップ２Ｂとは異なる厚みを有する。デバイス層２２Ｂは、トランジスタ、素子分離、配線の少なくとも１つを含んでもよい。デバイス層２２Ｂの形成後、第２基板２１Ｂが複数のチップ２Ｂに個片化される。
　チップ２Ａ、２Ｂの接合層１４に対向する接合面は、接合前に、プラズマなどで表面改質してもよく、更に、純水などで親水化してもよい。
　ステップＳ１では、チップ２Ａ、２Ｂを１つずつ第１基板１１に対して一時的に接合する。チップ２Ａ、２Ｂは、デバイス層２２Ａ、２２Ｂを第１基板１１に向けて、第１基板１１に対して接合される。チップ２Ａ、２Ｂと第１基板１１とは、液状の接着剤を使用することなく、ファンデルワールス力（分子間力）及びＯＨ基同士の水素結合などで接合される。その後、接合強度を高めるべく、加熱処理が実施されてもよい。
　本実施例によれば、チップ２Ａ、２Ｂは、第１基板１１に一時的に接合され、後で第１基板１１から分離される。それゆえ、チップ２Ａ、２Ｂと第１基板１１との接合時に気泡が噛み込んでも問題にはならない。従って、ステップＳ１では、チップ２Ａ、２Ｂを、平坦に保持した状態で、第１基板１１に対して接合できる。チップ２Ａ、２Ｂを変形させないので、チップ２Ａ、２Ｂの位置制御の精度を向上でき、チップ２Ａ、２Ｂを目的の位置に正確に置くことができる。
　また、本実施例によれば、チップ２Ａ、２Ｂは、第１基板１１に一時的に接合され、後で第１基板１１から分離される。それゆえ、チップ２Ａ、２Ｂと第１基板１１との接合時にパーティクルが噛み込んでも問題にはならない。従って、接合層１４の接合面、及びチップ２Ａ、２Ｂの接合面は、接合に支障をきたさない程度に、汚れていてもよい。要求される清浄度が低くて済む。
　次に、ステップＳ２では、図示しないが、チップ２Ａ、２Ｂを薄化し、チップ２Ａ、２Ｂの厚みを均一化する。チップ２Ａ、２Ｂのうち、第２基板２１Ａ、２１Ｂが薄化され、デバイス層２２Ａ、２２Ｂは薄化されない。薄化は、研削加工、又はレーザ加工を含む。
　次に、ステップＳ３では、図示しないが、チップ２Ａ、２Ｂの表面に、接合層３を形成する。接合層３は、接合層１４と同様に、シリコン酸化層などの絶縁層であり、ＣＶＤ法などで形成される。チップ２Ａ、２Ｂは、間隔をおいて配置され、凹凸面を形成する。その凹凸面に接合層３が形成されるので、接合層３の表面も凹凸を有する。
　次に、ステップＳ４では、図３に示すように、接合層３の表面を平坦化する。接合層３の表面の平坦化は、例えば、レーザ加工と、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）とをこの順番で含む。レーザ加工で凸部を除去すれば、ＣＭＰの時間を短縮できる。なお、ステップＳ４は、レーザ加工とＣＭＰの一方のみを含んでもよい。
　次に、ステップＳ５では、図４に示すように、チップ２Ａ、２Ｂと第３基板５１を接合する。接合前に、第３基板５１のチップ２Ａ、２Ｂと対向する接合面には、接合層５２が形成される。第３基板５１は、例えばシリコンウェハであるが、化合物半導体ウェハであってもよい。接合層５２は、シリコン酸化層などの絶縁層であり、ＣＶＤ法などで形成される。チップ２Ａ、２Ｂと第３基板５１は、液状の接着剤を使用することなく、ファンデルワールス力（分子間力）及びＯＨ基同士の水素結合などで接合される。
　第３基板５１は、気泡の噛み込みを防止すべく、下に凸の曲面に変形され、中心から周縁に向けて徐々に接合され、最終的に平坦面に戻る。第３基板５１の変形は、第３基板５１の周縁を固定し、第３基板５１の中心を押下することで実現できる。第３基板５１を変形させる場合、チップ２Ａ、２Ｂを１つずつ変形させる場合に比べて、固定個所と押下個所との間隔が広いので、変形が容易である。変形が容易であるのは、基板同士の貼り合わせだからである。
　なお、第３基板５１と第１基板１１の配置は逆でもよく、第３基板５１が第１基板１１の下方に配置されてもよい。この場合、第３基板５１は、気泡の噛み込みを防止すべく、上に凸の曲面に変形される。また、チップ２Ａ、２Ｂと第３基板５１の接合は、中心から周縁に向けて徐々に進行させるべく、最初に第３基板５１を曲げ変形させるが、最初に第１基板１１を曲げ変形させてもよい。但し、第１基板１１を平坦に保持し、チップ２Ａ、２Ｂを平坦に保持することが、チップ２Ａ、２Ｂの保護の観点からは好ましい。
　次に、ステップＳ６では、図５に示すように、第１基板１１に対して第２基板２１Ａ、２１Ｂとは反対側からレーザ光ＬＢ２を照射し、第１基板１１を透過したレーザ光ＬＢ２を第１吸収層１２に照射し、第１吸収層１２に改質層Ｍを形成する。改質層Ｍは、分割面Ｄに複数形成される。改質層Ｍは、点状に形成され、例えば集光点又は集光点よりも上方に形成される。
　レーザ光ＬＢ２は、第１基板１１を透過し、第１吸収層１２に照射され、第１吸収層１２に改質層Ｍを形成する。第１吸収層１２は、第１基板１１とチップ２Ａ、２Ｂとの間に配置され、レーザ光ＬＢ２を吸収する。また、第２吸収層１３は、第１吸収層１２とチップ２Ａ、２Ｂとの間に配置され、第１吸収層１２で吸収しきれなかったレーザ光ＬＢ２を吸収する。レーザ光ＬＢ２がチップ２Ａ、２Ｂにほとんど照射されないので、チップ２Ａ、２Ｂ、特にデバイス層２２Ａ、２２Ｂの損傷を抑制できる。
　レーザ光ＬＢ２は、第１基板１１及びアライメントマーク１５を透過し、第１吸収層１２で吸収されるべく、例えば８８００ｎｍ～１１０００ｎｍの波長を有する。レーザ光ＬＢ２の光源は、例えばＣＯ２レーザである。ＣＯ２レーザの波長は、約９３００ｎｍである。レーザ光ＬＢ２は、パルス発振される。
　改質層Ｍの形成位置は、ガルバノスキャナ又はＸＹθステージによって移動される。ガルバノスキャナは、レーザ光ＬＢ２を移動させる。ＸＹθステージは、第１基板１１を、水平方向（Ｘ軸方向及びＹ軸方向）に移動させ、鉛直軸周りに回転させる。ＸＹθステージの代わりに、ＸＹＺθステージが用いられてもよい。
　改質層Ｍは、第１基板１１の周方向及び径方向に間隔をおいて複数形成される。改質層Ｍの形成時に、改質層Ｍ同士をつなぐクラックＣＲも形成される。
　次に、ステップＳ７では、図６に示すように、改質層Ｍを起点に、第１基板１１と第２基板２１Ａ、２１Ｂを剥離し、チップ２Ａ、２Ｂと第１基板１１を剥離する。先ず、上チャック１３１が第１基板１１を保持し、下チャック１３２が第３基板５１を保持する。但し、第１基板１１と第３基板５１の配置は上下逆でもよく、上チャック１３１が第３基板５１を保持し、下チャック１３２が第１基板１１を保持してもよい。次に、上チャック１３１が下チャック１３２に対して上昇すると、改質層Ｍを起点にクラックＣＲが面状に広がり、チップ２Ａ、２Ｂと第１基板１１が分割面Ｄにて剥離される。
　上記ステップＳ７では、上チャック１３１の上昇と共に、上チャック１３１の鉛直軸周りの回転を実施してもよい。第１基板１１と第２基板２１Ａ、２１Ｂを分割面Ｄでねじ切ることができる。なお、上チャック１３１の上昇の代わりに、又は上チャック１３１の上昇に加えて、下チャック１３２の下降が実施されてもよい。また、下チャック１３２の鉛直軸周りの回転が実施されてもよい。
　上記ステップＳ７の後、下記ステップＳ８の前に、チップ２Ａ、２Ｂの上に残る、第１吸収層１２の一部、第２吸収層１３、及び接合層１４は、ＣＭＰなどによって除去してもよい。これにより、チップ２Ａ、２Ｂのデバイス層２２Ａ、２２Ｂが再び露出する。デバイス層２２Ａ、２２Ｂは、例えば半導体メモリである。
　次に、ステップＳ８では、図７に示すように、チップ２Ａ、２Ｂを、第３基板５１に接合した状態で、第４基板６１に形成されたデバイス層６２と接合する。第４基板６１は、例えばシリコンウェハであるが、化合物半導体ウェハであってもよい。デバイス層６２は、半導体素子、回路、又は端子などを含み、チップ２Ａ、２Ｂのデバイス層２２Ａ、２２Ｂと電気的に接続される。デバイス層６２は、例えば半導体メモリの周辺回路（「ペリフェラル」とも呼ぶ。）又は半導体メモリの入出回路（「ＩＯ」とも呼ぶ。）などである。
　チップ２Ａ、２Ｂと第４基板６１は、液状の接着剤を使用することなく、ファンデルワールス力（分子間力）及びＯＨ基同士の水素結合などで接合される。第４基板６１は、気泡の噛み込みを防止すべく、下に凸の曲面に変形され、中心から周縁に向けて徐々に接合され、最終的に平坦面に戻る。
　第４基板６１の変形は、第４基板６１の周縁を固定し、第４基板６１の中心を押下することで実現できる。第４基板６１を変形させる場合、チップ２Ａ、２Ｂを１つずつ変形させる場合に比べて、固定個所と押下個所との間隔が広いので、変形が容易である。変形が容易であるのは、基板同士の貼り合わせだからである。
　なお、第４基板６１と第３基板５１の配置は逆でもよく、第４基板６１が第３基板５１の下方に配置されてもよい。この場合、第４基板６１は、気泡の噛み込みを防止すべく、上に凸の曲面に変形される。また、チップ２Ａ、２Ｂと第４基板６１の接合は、中心から周縁に向けて徐々に実施するべく、最初に第４基板６１を曲げ変形させるが、最初に第３基板５１を曲げ変形させてもよい。
　上記ステップＳ８によって、チップ付き基板が得られる。チップ付き基板は、第４基板６１と複数のチップ２Ａ、２Ｂを含む。チップ付き基板は、更に第３基板５１を含む。なお、第３基板５１はチップ２Ａ、２Ｂから分離されてもよく、チップ付き基板は第４基板６１とチップ２Ａ、２Ｂを含めばよい。
　以上説明したように、本実施例によれば、チップ付き基板を得るのに、複数のチップ２Ａ、２Ｂを１つずつ第４基板６１の片面に接合するのではなく、先ずは第１基板１１の片面に一時的に接合する。この段階での気泡の噛み込みは問題にはならないので、チップ２Ａ、２Ｂを、平坦に保持した状態で、第１基板１１に対して接合できる。チップ２Ａ、２Ｂを無理に変形させずに済むので、チップ２Ａ、２Ｂの位置制御の精度を向上でき、チップ２Ａ、２Ｂを目的の位置に正確に置くことができる。
　その後、第１基板１１に接合された複数のチップ２Ａ、２Ｂを、第３基板５１に対して接合する。次に、複数のチップ２Ａ、２Ｂと第１基板１１を剥離する。次に、複数のチップ２Ａ、２Ｂを、第３基板５１に接合した状態で、第４基板６１に形成されたデバイス層６２に対して接合する。
　その際、第４基板６１は、気泡の噛み込みを防止すべく、曲面に変形され、中心から周縁に向けて徐々に接合され、最終的に平坦面に戻る。第４基板６１を変形させることは、チップ２Ａ、２Ｂを１つずつ変形させることに比べて容易である。基板同士の貼り合わせだからである。それゆえ、第１基板１１にチップ２Ａ、２Ｂを一時的に接合するステップを踏むことなく、第４基板６１にチップ２Ａ、２Ｂを永久的に接合する場合に比べて、気泡の噛み込みが無く、位置精度も良好な、チップ付き基板が得られる。
　また、本実施例によれば、チップ２Ａ、２Ｂと第１基板１１の剥離後に、第１基板１１にはアライメントマーク１５が付いている。従って、第１基板１１を再利用する際に、アライメントマーク１５を再形成せずに済み、アライメントマーク１５を再利用できる。
　次に、図８～図１２を参照して、図１に示す基板処理方法の第２実施例について説明する。第２実施例では、図８に示すようにアライメントマーク１５が第２吸収層１３とチップ２Ａ、２Ｂとの間に配置される。以下、第２実施例と第１実施例の相違点について主に説明する。
　ステップＳ１では、図８に示すように、第１基板１１とチップ２Ａ、２Ｂとを接合し、積層基板を得る。接合前に、第１基板１１の上には、第１実施例と同様に、後述するレーザ光ＬＢ２を吸収する第１吸収層１２と、レーザ光ＬＢ２に対する吸収係数が第１吸収層１２よりも高い第２吸収層１３と、接合層１４とが、この順番で形成されてもよい。
　アライメントマーク１５は、第１実施例と同様に、検出光ＬＢ１を用いて検出される。検出光ＬＢ１は、例えば、レーザ光ＬＢ２とは反対向きでアライメントマーク１５に対して照射され、アライメントマーク１５に対して第１基板１１とは反対側から照射される。検出光ＬＢ１は、例えば、隣り合うチップ２Ａ、２Ｂの間を通り、アライメントマーク１５に照射される。
　アライメントマーク１５は、例えば検出光ＬＢ１を反射する。反射率は、屈折率差で調節できる。アライメントマーク１５が検出光ＬＢ１を反射する場合、検出光ＬＢ１の光源と、赤外線カメラは、アライメントマーク１５の片側（同じ側）に配置される。後述するように第２吸収層１３が検出光ＬＢ１を吸収すれば、赤外線カメラで撮像される画像において、アライメントマーク１５とその周辺とで輝度差が大きく、アライメントマーク１５の検出精度が高い。なお、第２実施例の第２吸収層１３が検出光ＬＢ１を吸収してもよいのに対し、第１実施例の第２吸収層１３は上記の通り検出光ＬＢ１を透過する。第１実施例の検出光ＬＢ１は、図２に示すように第２吸収層１３を介してアライメントマーク１５に照射されるからである。
　アライメントマーク１５は、第１実施例とは異なり、第２吸収層１３とチップ２Ａ、２Ｂとの間に配置され、例えば接合層１４のチップ２Ａ、２Ｂに対向する接合面に形成される。後述するように、第１吸収層１２に形成した改質層Ｍを起点として、第１基板１１とチップ２Ａ、２Ｂとを剥離した後に、アライメントマーク１５がチップ２Ａ、２Ｂに付いた状態のままである（図１２参照）。従って、チップ２Ａ、２Ｂに対する後処理で、アライメントマーク１５を利用できる。
　アライメントマーク１５は、第１実施例とは異なり、第１基板１１と第１吸収層１２の間には形成されないので、レーザ光ＬＢ２を透過しなくてもよく、レーザ光ＬＢ２を吸収してもよい。レーザ光ＬＢ２は、図１１に示すように、第１基板１１を透過して、第１吸収層１２に照射され、第１吸収層１２に改質層Ｍを形成する。
　第２吸収層１３は、第１実施例と同様に、第１吸収層１２で吸収しきれなかったレーザ光ＬＢ２を吸収する。レーザ光ＬＢ２がチップ２Ａ、２Ｂにほとんど照射されないので、チップ２Ａ、２Ｂ、特にデバイス層２２Ａ、２２Ｂの損傷を抑制できる。第２吸収層１３は、レーザ光ＬＢ２に対する吸収係数が、第１吸収層１２よりも高い。それゆえ、第１吸収層１２のみでレーザ光ＬＢ２を同程度吸収する場合に比べて、全体の厚みを薄くできる。
　第２吸収層１３は、第１実施例とは異なり、検出光ＬＢ１を吸収する。赤外線カメラで撮像される画像において、アライメントマーク１５とその周辺とで輝度差が大きく、アライメントマーク１５の検出精度が高い。第２吸収層１３は、例えば、黒色吸収体を含む。黒色吸収体は、例えば、黒色チタン、又は黒色カーボンを含む。
　次に、ステップＳ２では、図示しないが、チップ２Ａ、２Ｂを薄化し、チップ２Ａ、２Ｂの厚みを均一化する。次に、ステップＳ３では、図示しないが、チップ２Ａ、２Ｂの表面に、接合層３を形成する。次に、ステップＳ４では、図９に示すように、接合層３の表面を平坦化する。次に、ステップＳ５では、図１０に示すように、チップ２Ａ、２Ｂと第３基板５１を接合する。
　次に、ステップＳ６では、図１１に示すように、第１基板１１に対して第２基板２１Ａ、２１Ｂとは反対側からレーザ光ＬＢ２を照射し、第１基板１１を透過したレーザ光ＬＢ２を第１吸収層１２に照射し、第１吸収層１２に改質層Ｍを形成する。改質層は、分割面Ｄに複数形成される。第１吸収層１２は、第１基板１１とチップ２Ａ、２Ｂとの間に配置され、レーザ光ＬＢ２を吸収する。また、第２吸収層１３は、第１吸収層１２とチップ２Ａ、２Ｂとの間に配置され、第１吸収層１２で吸収しきれなかったレーザ光ＬＢ２を吸収する。レーザ光ＬＢ２がチップ２Ａ、２Ｂにほとんど照射されないので、チップ２Ａ、２Ｂ、特にデバイス層２２Ａ、２２Ｂの損傷を抑制できる。
　次に、ステップＳ７では、図１２に示すように、改質層Ｍを起点に、第１基板１１と第２基板２１Ａ、２１Ｂを剥離し、チップ２Ａ、２Ｂと第１基板１１を剥離する。改質層Ｍを起点にクラックＣＲが面状に広がり、チップ２Ａ、２Ｂと第１基板１１が分割面Ｄにて剥離される。
　上記ステップＳ７の後、下記ステップＳ８の前に、チップ２Ａ、２Ｂの上に残る、第１吸収層１２の一部、第２吸収層１３、及び接合層１４は、ＣＭＰなどによって除去してもよい。これにより、チップ２Ａ、２Ｂのデバイス層２２Ａ、２２Ｂが再び露出する。デバイス層２２Ａ、２２Ｂは、例えば半導体メモリである。
　次に、ステップＳ８では、第１実施例と同様に、図７に示すように、チップ２Ａ、２Ｂを、第３基板５１に接合した状態で、第４基板６１に形成されたデバイス層６２と接合する。デバイス層６２は、チップ２Ａ、２Ｂのデバイス層２２Ａ、２２Ｂと電気的に接続される。デバイス層６２は、例えば半導体メモリの周辺回路、又は入出回路などである。上記ステップＳ８によって、チップ付き基板が得られる。
　次に、図１３～図１５を参照して、第３実施例に係る基板処理方法について説明する。第３実施例では、レーザ光ＬＢ２を第１吸収層１２に照射した後で、検出光ＬＢ１をアライメントマーク１５に照射する。また、第３実施例では、検出光ＬＢ１を、レーザ光ＬＢ２と同じ向きでアライメントマーク１５に照射する。以下、第３実施例と第２実施例の相違点について主に説明する。
　第３実施例は、第２実施例のステップＳ６と同様に、図１１に示すように、第１基板１１に対して第２基板２１Ａ、２１Ｂとは反対側からレーザ光ＬＢ２を照射し、第１基板１１を透過したレーザ光ＬＢ２を第１吸収層１２に照射し、第１吸収層１２に改質層Ｍを形成する。改質層は、分割面Ｄに複数形成される。
　次に、第３実施例は、第２実施例のステップＳ７と同様に、図１２に示すように、改質層Ｍを起点に、第１基板１１と第２基板２１Ａ、２１Ｂを剥離し、チップ２Ａ、２Ｂと第１基板１１を剥離する。その結果、図１３に示すように、チップ２Ａ、２Ｂの上に、アライメントマーク１５が残る。チップ２Ａ、２Ｂの上には、アライメントマーク１５の他に、第１吸収層１２の一部、及び第２吸収層１３も残る。
　次に、第３実施例は、図１４に示すように、第１吸収層１２の一部、及び第２吸収層１３を、ＣＭＰなどによって除去する。接合層１４は、除去されてもよいし、図１４に示すように除去されなくてもよい。アライメントマーク１５は、除去されずに、チップ２Ａ、２Ｂの上に残される。従って、後述するように、チップ２Ａ、２Ｂに対する後処理で、アライメントマーク１５を利用できる。
　次に、第３実施例は、図１５に示すように、チップ２Ａ、２Ｂの上に絶縁層８１を形成する。絶縁層８１は、例えば、シリコン酸化層などである。アライメントマーク１５は、絶縁層８１に形成するビアの位置を調節することなどに用いられる。アライメントマーク１５は、検出光ＬＢ１を用いて検出される。
　検出光ＬＢ１は、例えば、レーザ光ＬＢ２と同じ向きで、アライメントマーク１５に対して照射される。検出光ＬＢ１は、絶縁層８１及び接合層１４を透過して、アライメントマーク１５に対して照射される。アライメントマーク１５は、検出光ＬＢ１を吸収してもよいし、反射してもよい。検出光ＬＢ１は例えば赤外線であり、アライメントマーク１５は例えば赤外線カメラで撮像される。
　検出光ＬＢ１は、上記の通り、レーザ光ＬＢ２と同じ向きで、アライメントマーク１５に対して照射される。レーザ光ＬＢ２の照射時と、検出光ＬＢ１の照射時とで、チップ２Ａ、２Ｂを上下反転させることが不要である。従って、チップ２Ａ、２Ｂを上下反転させる機構が不要であり、基板処理装置の構造を簡易化できる。
　本実施例では、検出光ＬＢ１の照射前に第２吸収層１３が除去されるので、第２吸収層１３は検出光ＬＢ１を透過しなくてもよい。そこで、第２吸収層１３は、レーザ光ＬＢ２を吸収し、且つ検出光ＬＢ１を吸収する材料で形成されてもよい。第２吸収層１３の構造を単純化できる。第２吸収層１３は、例えば、黒色吸収体などを含む。
　次に、図１６を参照して、第４実施例に係る基板処理方法について説明する。第４実施例では、第３実施例とは異なり、チップ２Ａ、２Ｂと第１基板１１を剥離した後に、第２吸収層１３をＣＭＰなどによって除去することなく、第２吸収層１３を残す。以下、第４実施例と第３実施例の相違点について主に説明する。
　第４実施例は、図１６に示すように、チップ２Ａ、２Ｂの上に絶縁層８１を形成する際に、第２吸収層１３の上に絶縁層８１を形成する。絶縁層８１は、例えば、シリコン酸化層などである。アライメントマーク１５は、絶縁層８１に形成するビアの位置を調節することなどに用いられる。アライメントマーク１５は、検出光ＬＢ１を用いて検出される。
　検出光ＬＢ１は、例えば、レーザ光ＬＢ２と同じ向きで、アライメントマーク１５に対して照射される。検出光ＬＢ１は、絶縁層８１、第２吸収層１３及び接合層１４を透過して、アライメントマーク１５に対して照射される。アライメントマーク１５は、検出光ＬＢ１を吸収してもよいし、反射してもよい。検出光ＬＢ１は例えば赤外線であり、アライメントマーク１５は例えば赤外線カメラで撮像される。
　検出光ＬＢ１は、上記の通り、レーザ光ＬＢ２と同じ向きで、アライメントマーク１５に対して照射される。レーザ光ＬＢ２の照射時と、検出光ＬＢ１の照射時とで、チップ２Ａ、２Ｂを上下反転させることが不要である。従って、チップ２Ａ、２Ｂを上下反転させる機構が不要であり、基板処理装置の構造を簡易化できる。
　本実施例では、検出光ＬＢ１は第２吸収層１３を透過する。第２吸収層１３は、レーザ光ＬＢ２を吸収し、且つ検出光ＬＢ１を透過する。第２吸収層１３は、いわゆるコールドフィルタなどである。第２吸収層１３は、例えば、高屈折率層と、高屈折率層よりも屈折率の低い低屈折率層と、を交互に繰り返し有する。
　なお、上記第１実施例、上記第２実施例、上記第３実施例、及び上記第４実施例では、デバイス層２２Ａ、２２Ｂと第２基板２１Ａ、２１Ｂを含むチップ２Ａ、２Ｂを、間隔をおいて第１基板１１に対して接合するが、本開示の技術はＣ２Ｗ（Ｃｈｉｐ　ｔｏ　Ｗａｆｅｒ）に限定されず、Ｗ２Ｗ（Ｗａｆｅｒ　ｔｏ　Ｗａｆｅｒ）に適用されてもよい。
　つまり、図示しないが、デバイス層が形成された第２基板を、第２基板と同じ大きさの第１基板に対して接合してもよい。第１基板と第２基板は、例えば、同じ大きさの接合面を有すればよい。この場合、改質層Ｍを起点に第１基板と第２基板を剥離することで、第２基板に形成されたデバイス層と第１基板とを剥離する。
　以上、本開示に係る基板処理方法の実施形態について説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
　本出願は、２０２１年６月３日に日本国特許庁に出願した特願２０２１－０９３４００号に基づく優先権を主張するものであり、特願２０２１－０９３４００号の全内容を本出願に援用する。
１１　第１基板
１２　第１吸収層
１３　第２吸収層
２１Ａ、２１Ｂ　第２基板
２２Ａ、２２Ｂ　デバイス層
Ｍ　改質層
ＬＢ２　レーザ光

Claims (12)

  1. 　第１基板と、レーザ光を吸収する第１吸収層と、前記レーザ光に対する吸収係数が前記第１吸収層よりも高い第２吸収層と、デバイス層と、第２基板とをこの順番で含む、積層基板を準備することと、
    　前記第１基板に対して前記第２基板とは反対側から前記レーザ光を照射することと、
    　前記第１基板を透過した前記レーザ光を前記第１吸収層に照射し、前記第１吸収層に改質層を形成することと、
    　前記改質層を起点に、前記第１基板と前記第２基板を剥離することと、
    　を有する、基板処理方法。
  2. 　前記積層基板は、アライメントマークを含み、
    　前記アライメントマークを検出するのに用いる検出光を、前記レーザ光と同じ向きで前記アライメントマークに対して照射することを有する、請求項１に記載の基板処理方法。
  3. 　前記積層基板は、アライメントマークを含み、
    　前記アライメントマークを検出するのに用いる検出光を、前記レーザ光とは反対向きで前記アライメントマークに対して照射することを有する、請求項１に記載の基板処理方法。
  4. 　前記積層基板は、アライメントマークを含み、
    　前記アライメントマークは、前記第１基板と前記第１吸収層の間に配置される、請求項１～３のいずれか１項に記載の基板処理方法。
  5. 　前記積層基板は、アライメントマークを含み、
    　前記アライメントマークは、前記第２吸収層と前記デバイス層との間に配置される、請求項１～３のいずれか１項に記載の基板処理方法。
  6. 　前記積層基板は、アライメントマークを含み、
    　前記第２吸収層は、前記レーザ光を吸収し、且つ前記アライメントマークを検出するのに用いる検出光を透過する、請求項１～３のいずれか１項に記載の基板処理方法。
  7. 　前記第２吸収層は、高屈折率層と低屈折率層とを交互に繰り返し含む、請求項６に記載の基板処理方法。
  8. 　前記積層基板は、アライメントマークを含み、
    　前記第２吸収層は、前記レーザ光を吸収し、且つ前記アライメントマークを検出するのに用いる検出光を吸収する、請求項１～３のいずれか１項に記載の基板処理方法。
  9. 　前記第２吸収層は、黒色吸収体を含む、請求項８に記載の基板処理方法。
  10. 　前記デバイス層と前記第２基板を含むチップを、複数、間隔をおいて前記第１基板に対して接合することを有し、
    　前記改質層を起点に前記第１基板と前記第２基板を剥離することで、複数の前記チップと前記第１基板とを剥離する、請求項１～３のいずれか１項に記載の基板処理方法。
  11. 　前記デバイス層が形成された前記第２基板を、前記第２基板と同じ大きさの前記第１基板に対して接合することを有し、
    　前記改質層を起点に前記第１基板と前記第２基板を剥離することで、前記第２基板に形成された前記デバイス層と前記第１基板とを剥離する、請求項１～３のいずれか１項に記載の基板処理方法。
  12. 　前記レーザ光の波長は、８８００ｎｍ～１１０００ｎｍである、請求項１～３のいずれか１項に記載の基板処理方法。
PCT/JP2022/021409 2021-06-03 2022-05-25 基板処理方法 WO2022255189A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280037723.1A CN117397001A (zh) 2021-06-03 2022-05-25 基板处理方法
US18/562,502 US20240250064A1 (en) 2021-06-03 2022-05-25 Substrate processing method
JP2023525756A JPWO2022255189A1 (ja) 2021-06-03 2022-05-25
KR1020237044085A KR20240016994A (ko) 2021-06-03 2022-05-25 기판 처리 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-093400 2021-06-03
JP2021093400 2021-06-03

Publications (1)

Publication Number Publication Date
WO2022255189A1 true WO2022255189A1 (ja) 2022-12-08

Family

ID=84323136

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/021409 WO2022255189A1 (ja) 2021-06-03 2022-05-25 基板処理方法

Country Status (5)

Country Link
US (1) US20240250064A1 (ja)
JP (1) JPWO2022255189A1 (ja)
KR (1) KR20240016994A (ja)
CN (1) CN117397001A (ja)
WO (1) WO2022255189A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
WO2020111146A1 (ja) * 2018-11-29 2020-06-04 日立化成株式会社 半導体装置の製造方法及び仮固定材用積層フィルム
WO2021084902A1 (ja) * 2019-10-29 2021-05-06 東京エレクトロン株式会社 チップ付き基板の製造方法、及び基板処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140128355A (ko) 2012-01-30 2014-11-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 임시 기판 지지체를 위한 장치, 하이브리드 적층체, 방법 및 재료
JP6034625B2 (ja) 2012-09-03 2016-11-30 東京応化工業株式会社 剥離方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
WO2020111146A1 (ja) * 2018-11-29 2020-06-04 日立化成株式会社 半導体装置の製造方法及び仮固定材用積層フィルム
WO2021084902A1 (ja) * 2019-10-29 2021-05-06 東京エレクトロン株式会社 チップ付き基板の製造方法、及び基板処理装置

Also Published As

Publication number Publication date
US20240250064A1 (en) 2024-07-25
JPWO2022255189A1 (ja) 2022-12-08
CN117397001A (zh) 2024-01-12
KR20240016994A (ko) 2024-02-06

Similar Documents

Publication Publication Date Title
US10217791B2 (en) Method of manufacturing bonded substrate, bonded substrate, method of manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and camera
TWI404196B (zh) 固體攝像元件模組之製造方法
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
US7851880B2 (en) Solid-state imaging device
JP4769429B2 (ja) 半導体装置の製造方法
Tsai et al. How to select adhesive materials for temporary bonding and de-bonding of 200mm and 300mm thin-wafer handling for 3D IC integration?
WO2016127645A1 (zh) 封装方法及封装结构
US7105381B2 (en) Wafer alignment method
TW200804172A (en) Semiconductor apparatus and method for manufacturing the same
WO2013179764A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
KR20110120328A (ko) 회로층 전사를 갖는 다층 구조를 제조하는 방법
JP7330284B2 (ja) チップ付き基板の製造方法、及び基板処理装置
TWI703670B (zh) 支撐體分離裝置及支撐體分離方法
WO2022255189A1 (ja) 基板処理方法
Fan et al. Direct die to wafer cu hybrid bonding for volume production
JPWO2020022015A1 (ja) 接合方法および接合装置
TW201705192A (zh) 半導體裝置之製造方法及半導體裝置之製造裝置
TW202127509A (zh) 接合裝置，接合系統，及接合方法
JP2012028664A (ja) 半導体装置の製造方法
WO2022163425A1 (ja) チップ付き基板の製造方法、及び基板処理装置
KR102575887B1 (ko) 본딩 방법
JP7479243B2 (ja) チップの製造方法
US20230395633A1 (en) Image sensor packaging structures and related methods
Sounart et al. IR Laser Debond From Silicon Carrier Wafers With Inorganic Thin Film Release Layers for High-Density 2.5 D and 3D Integration

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22815939

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18562502

Country of ref document: US

Ref document number: 2023525756

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280037723.1

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20237044085

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22815939

Country of ref document: EP

Kind code of ref document: A1