KR102575887B1 - 본딩 방법 - Google Patents

본딩 방법 Download PDF

Info

Publication number
KR102575887B1
KR102575887B1 KR1020210060956A KR20210060956A KR102575887B1 KR 102575887 B1 KR102575887 B1 KR 102575887B1 KR 1020210060956 A KR1020210060956 A KR 1020210060956A KR 20210060956 A KR20210060956 A KR 20210060956A KR 102575887 B1 KR102575887 B1 KR 102575887B1
Authority
KR
South Korea
Prior art keywords
wafer
dies
base substrate
bonding
good
Prior art date
Application number
KR1020210060956A
Other languages
English (en)
Other versions
KR20220153407A (ko
Inventor
정라파엘
차지수
이형섭
신승수
Original Assignee
정라파엘
주식회사 브로젠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정라파엘, 주식회사 브로젠 filed Critical 정라파엘
Priority to KR1020210060956A priority Critical patent/KR102575887B1/ko
Publication of KR20220153407A publication Critical patent/KR20220153407A/ko
Application granted granted Critical
Publication of KR102575887B1 publication Critical patent/KR102575887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본딩 방법에 있어서, 캐리어 웨이퍼 상에 예비 웨이퍼를 부착하고, 상기 캐리어 웨이퍼 상에서 상기 예비 웨이퍼를 복수개로 다이로 개별화한다. 상기 다이들 중 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성한다. 상기 정상 웨이퍼 및 베이스 기판을 상호 마주보록 위치시켜, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하고, 상기 불량 다이의 위치에 제2 양품 다이를 부착시킨다.

Description

본딩 방법{BONDING METHOD}
본 발명의 실시예들은 본딩 방법에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 복수의 다이들이 형성된 웨이퍼를 베이스 기판에 부착할 수 있는 본딩 방법에 관한 것이다.
전자 소자는, 반도체 제품, 광통신 및 디스플레이 등 다양한 분야에서 사용된다. 상기 전자 소자들은 제조 공정에서 양품 및 불량으로 분류되어 상기 불량을 제외하고 상기 양품으로 판정된 전자 소자들이 베이스 기판 상에 본딩될 수 있다.
상기 전자 소자들, 예를 들면 다이들을 베이스 기판 상에 본딩하는 다이 본딩 방법에 있어서, 캐리어 웨이퍼 상에 부착된 다이들 중 양품으로 판정된 정상 다이만을 선택하여, 상기 양품 다이들을 캐리어 웨이퍼로부터 디본딩하여, 상기 양품 다이들을 어태치 필름에 부착한다. 이어서, 상기 어태치 필름으로부터 양품 다이를 픽업하여 상기 베이스 기판 상에 본딩할 수 있다. 이때, 상기 양품 다이들을 상기 베이스 기판 상에 본딩하기 위한 본딩 공정은 예를 들면 열압착 공정을 포함할 수 있다.
상기 열압착 공정에는 복수의 양품 다이를 픽업하여 상기 베이스 기판의 상면을 향하여 열가압함으로써 상기 양품 다이가 베이스 기판 상에 부착될 수 있다.
하지만, 상기 열압착 공정은 다이 단위로 픽업하고, 이송하여 열압착함으로써 상당한 오랜 시간이 소요될 수 있다. 한편, 웨이퍼 들을 상호 수직으로 적층하여 본딩하는 웨이퍼 투 웨이퍼(wafer to Wafer) 본딩 방식의 경우, 그 내부에 하나의 불량 다이가 있는 경우 제품 전체가 불량으로 판정되어, 제품 생산성을 지극히 악화시키는 문제가 있다.
본 발명의 실시예들은 본딩 효율 및 제품 생산성을 개선할 수 있는 본딩 방법을 제공한다.
본 발명의 실시예들에 따른 본딩 방법에 있어서, 캐리어 웨이퍼 상에 예비 웨이퍼를 부착하고, 상기 캐리어 웨이퍼 상에서 상기 예비 웨이퍼를 복수개로 다이로 개별화한다. 상기 다이들 중 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성한다. 상기 정상 웨이퍼 및 베이스 기판을 상호 마주보록 위치시켜, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하고, 상기 불량 다이의 위치에 제2 양품 다이를 부착시킨다.
본 발명의 일 실시예에 있어서, 상기 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하기 위하여, 상기 불량 다이에 레이저를 선택적으로 조사하는 제1 레이저 조사 공정이 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하기 위하여, 제2 레이저 조사 공정이 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하기 위하여, 상기 베이스 필름을 향하여 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압하고, 상기 복수의 제1 양품 다이들 사이에 위치하는 메탈 마스크를 이용하여 상기 다이들을 향하여 2차 가압할 수 있다.
여기서, 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압할 때, 볼록 형상의 러버를 이용하여 상기 정상 웨이퍼를 가압할 수 있다.
본 발명의 일 실시예에 있어서, 상기 불량 다이의 위치에 제2 양품 다이를 부착시키기 위하여, 퍼머넌트 본딩 공정이 수행될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 불량 다이가 제거되고 제1 양품 다이를 갖는 정상 웨이퍼가 상기 베이스 기판에 웨이퍼 대 웨이퍼 본딩 공정을 통하여 부착됨으로써 보다 신속하게 본딩 공정이 수행될 수 있다. 결과적으로 본딩 공정이 보다 개선된 공정 효율을 가질 수 있다.
나아가, 본딩 후 불량 다이를 양품 다이로 대체함으로써 개선된 생산성이 확보될 수 있다.
도 1은 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 단면도들이다.
도 6은 도 1의 본딩 공정의 일 예를 설명하기 위한 단면도이다.
도 7은 도 1의 본딩 공정의 다른 예를 설명하기 위한 단면도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 본딩 방법에 있어서, 캐리어 웨이퍼(30) 상에 부착되며, 복수개로 개별화될 다이들을 갖는 예비 웨이퍼(11)를 부착한다(S110). 상기 예비 웨이퍼(11)는 개별화될 복수의 다이들(10a, 10b)을 포함한다. 상기 예비 웨이퍼(11)는 캐리어 웨이퍼(30) 및 상기 예비 웨이퍼(11)를 캐리어 웨이퍼(30) 상에 점착시키는 점착층(20)을 포함할 수 있다.
상기 점착층(20)은, 비전도성 필름, 이방성 도전 필름과 같은 도전성 필름 등을 포함할 수 있다.
이어서, 상기 캐리어 웨이퍼(30) 상에서 상기 예비 웨이퍼(11)를 복수개로 다이(10a, 10b)로 개별화한다(S120). 이때, 상기 다이들(10a, 10b)은, 예를 들면 다이싱 공정을 통하여 개별화 될 수 있다. 또한, 상기 다이들(10a, 10b)은 검사 공정을 통하여 양품 및 불량으로 분류되어 있다.
상기 검사 공정은 예를 들면, 비전 검사 또는 전기적 컨택을 통하여 전기적 특성 검사를 들 수 있다.
상기 검사 공정을 통하여 상기 다이(10a, 10b)는 제1 양품 다이(10a) 및 불량 다이(10b)로 분류될 수 있다. 또한, 상기 제1 양품 다이(10a) 및 불량 다이들(10b) 각각에 대한 위치 정보가 저장되어 있다. 상기 위치 정보의 예로는 m*n (m 및 n 각각은 자연수임)의 행렬 행태의 위치 좌표를 들 수 있다.
도 1 및 도 3을 참조하면, 상기 다이들 중 불량 다이(10b)를 상기 캐리어 웨이퍼(30)로부터 선택적으로 제거한다(S130). 이로써, 제1 양품 다이만(10a)을 갖는 정상 웨이퍼(12)를 형성한다(S130). 상기 불량 다이(10b)를 상기 캐리어 웨이퍼(30)으로부터 제거하기 위한 자외선 조사 공정이 수행될 수 있다.
이와 다르게, 자외선 조사 공정 대신에 상기 제1 레이저 조사 공정이 수행될 수 있다.
상기 제1 레이저 조사 공정에 있어서, 상기 불량 다이(10b)에 레이저 광원(미도시)을 이용하여 레이저를 조사할 수 있다. 이때, 상기 점착층(30)의 점착력이 감소될 수 있다. 이로써, 상기 불량 다이(10b)가 상기 캐리어 웨이퍼(30)로부터 선택적으로 제거될 수 있다. 결과적으로 상기 캐리어 웨이퍼(30) 상에는 제1 양품 다이(10a)만이 존재할 수 있다.
예를 들면, 상기 제1 레이저 조사 공정에 있어서, 200 내지 500 nm 의 파장, 0.5 내지 2 J/cm2 의 에너지 밀도 및 3μm x 5cm의 빔 형상을 갖는 레이저를 출력하는 레이저 광원이 이용될 수 있다. 상기 레이저 광원은 이동하면서 불량 다이들(10b)에 대하여 선택적으로 레이저를 조사할 수 있다.
한편, 상기 불량 다이(10b)를 상기 예비 웨이퍼(11)로부터 제거하기 위하여, 피커(미도시)를 이용하여 픽앤플레이싱 공정이 수행될 수 있다. 상기 피커는 진공력, 전자기력을 이용하여 픽업 공정을 수행할 수 있다. 또한, 상기 피커는 상기 불량 다이(10b)를 캐리어 웨이퍼(30)으로부터 제거할 수 있다.
이때, 자외선 조사 공정을 통하여 상기 캐리어 웨이퍼(30)에 대하여 점착력이 약화된 불량 다이들(10b)은 용이하게 상기 캐리어 웨이퍼(30)로부터 픽업될 수 있다. 이후, 진공력, 전자기력이 제거될 경우, 상기 피커는 상기 불량 다이들(10b)을 소정 위치에 플레이싱 할 수 있다.
도 1 및 도 4를 참조하면, 상기 베이스 기판(50) 상에는 제1 양품 다이(10a)를 포함하는 정상 웨이퍼(12)를 본딩한다(S140).
이때, 상기 베이스 기판(50) 및 정상 웨이퍼(12) 사이에는 점착 필름(40)이 개재될 수 있다. 상기 점착 필름(40)은, 비전도성 필름, 이방성 도전 필름과 같은 도전성 필름 등을 포함할 수 있다.
이를 위하여, 상기 정상 웨이퍼(12)를 반전시켜 상기 정상 웨이퍼(12)의 하면을 상부로 향하도록 한다. 이어서, 상기 정상 웨이퍼(12) 및 상기 베이스 기판(50)을 마주보도록 위치시키고 상호 정렬하는 얼라인 공정을 수행한다.
상기 얼라인 공정을 위하여, 상기 정상 웨이퍼(12) 또는 베이스 기판(50) 상에 위치하는 얼라인 마크(미도시)가 이용될 수 있다. 이때, 상기 얼라인 마크를 촬상하여 이미지를 이용하는 비전 유닛(미도시)이 구비될 수 있다.
이후, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본딩하는 본딩 공정으로서 제2 레이저 조사 공정이 수행될 수 있다. 상기 제2 레이저 조사 공정에 대하여는 후술하기로 한다. 이와 다르게, 퍼머넌트 본딩 공정, 열압착 공정 또는 유테틱 본딩 공정 등이 수행될 수 있다.
도 1 및 도 5를 참조하면, 상기 캐리어 웨이퍼(30)를 상기 제1 양품 다이들(10a)로부터 제거한 후, 상기 불량 다이(10b)에 대응되는 위치에 제2 양품 다이(10c)를 베이스 기판(40)에 부착한다(S150). 이로써, 상기 제2 양품 다이(10c)는 상기 불량 다이(10b)를 대체할 수 있다.
이때, 상기 불량 다이들(10b)에 대한 위치 정보를 이용하여, 상기 베이스 기판(40)에 상기 불량 다이들(10b)에 대한 위치에 대응되는 위치에 제2 양품 다이(10c)를 부착할 수 있다.
상기 제2 양품 다이(10c)를 상기 베이스 기판(50) 상에 부착하기 위하여, 퍼머넌트 본딩 공정(permanent boding process)이 수행될 수 있다.
상기 퍼머넌트 본딩 공정을 상술하면, 암모니아, 과산화수소 및 탈이온수를 포함하는 본딩 가스를 플라즈마 상태로 변화시킨다. 이때, 하이드록실 라디컬이 발생하여 이를 이용하여 분자들 간의 공유 결합 또는 반데르발스 결합을 통하여 제2 양품 다이(10c)를 베이스 기판(50) 상면에 본딩할 수 있다. 이후 열처리와 같은 어닐릴 공정이 수행되어 퍼머넌트 본딩 공정이 완료된다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판(50)은 상기 제2 양품 다이(10c)와 동일한 재질로 이루어질 수 있다. 따라서, 별도의 비전도성 필름과 같은 점착 필름을 생략한 채, 퍼머넌트 본딩 공정이 수행됨에 따라, 실리콘 산화막들 사이 또는 구리막들 사이 간의 동종 접합 공정이 수행된다. 결과적으로 동종 접합 공정을 통하여 기존 열팽창 계수 차이에 따른 접합 공정 상의 불량이 억제될 수 있다.
도 6은 도 1의 본딩 공정의 일 예를 설명하기 위한 단면도이다.
도 4 및 도 6을 참조하면, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본딩하는 본딩 공정은 가접 공정 후 본접 공정으로서 제2 레이저 조사 공정을 포함할 수 있다.
상기 가접 공정에 의하여 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 일차적으로 부착시킨다. 이어서, 캐리어 웨이퍼(30)를 제거한 후, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본접하기 위하여 상기 제2 레이저 조사 공정이 수행될 수 있다.
도 6을 참조하면, 상기 제2 레이저 조사 공정에 있어서, 가압 부재(60)가 이용될 수 있다. 상기 가압 부재(60)는 투과부 및 마스크부를 구비한다. 투과부는 레이저 빔이 투과할 수 있는 투명 재질로 구성된다. 즉, 투과부는 쿼츠(quartz)로 이루어질 수 있다. 한편, 마스크부는 레이저 빔이 투과할 수 없는 불투명 재질로 형성된다. 마스크부는 투과부를 지지할 수 있도록 구성된다. 투과부는 제1 양품 다이(10a)와 일대일로 대응하는 영역에 배치된다.
상기 마스크부는 투과부를 제외한 영역으로는 레이저 빔이 통과하는 것을 방지하는 역할을 한다. 한편, 투과부의 하면은 평면 형태로 형성된다. 하면이 평평하게 형성된 투과부(210)가 제1 양품 다이(10a)를 균일하게 평면적으로 가압하게 된다.
이때, 레이저 광원(70)은 스캐닝 방식으로 상기 투과부를 통과한 레이저 광을 상기 제1 양품 다이(10a)에 대하여 조사될 수 있다.
도 7은 도 1의 본딩 공정의 다른 예를 설명하기 위한 단면도이다.
도 7을 참조하면, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본딩하는 본딩 공정은 가접 공정 후 본접 공정으로서 열압착 공정을 포함할 수 있다.
상기 가접 공정에 있어서, 상기 베이스 기판(50)을 향하여 상기 정상 웨이퍼(12)의 중심부로부터 외곽으로 순차적으로 1차 가압한다. 이때, 볼록 형상의 러버 재질을 갖는 가압 부재(80)가 이용될 수 있다. 이로써, 상기 제1 양품 다이들(10a)이 상기 베이스 기판(50) 상에서 위치 틀어짐이 억제될 수 있다. 상기 가압 부재의 다른 예로서 다이어프램이 이용될 수 있다.
이어서, 상기 복수의 제1 양품 다이들(10a) 사이에 위치하는 메탈 마스크를 이용하여 상기 제1 양품 다이들(10a)을 향하여 2차 가압하면서 열압착 공정이 수행될 수 있다. 상기 메탈 마스크는 상호 인접하는 상기 제1 양품 다이들(10a) 사이에 개재됨으로써 가압시 제1 양품 다이들(10a)이 틀어지는 것을 억제할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 다이 20: 점착층
30 : 캐리어 필름 50 : 베이스 기판

Claims (6)

  1. 캐리어 웨이퍼 상에 예비 웨이퍼를 부착하는 단계;
    상기 캐리어 웨이퍼 상에서 상기 예비 웨이퍼를 복수개로 다이로 개별화하는 단계;
    상기 다이들 중 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성하는 단계;
    상기 정상 웨이퍼 및 베이스 기판을 상호 마주보도록 위치시켜, 웨이퍼 대 웨이퍼 다이렉트 본딩 공정을 통하여 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하는 단계; 및
    상기 캐리어 웨이퍼가 상기 정상 웨이퍼로부터 제거된 상태에서, 상기 불량 다이에 대응되는 상기 베이스 기판의 위치 상에 제2 양품 다이를 부착시키는 단계를 포함하는 본딩 방법.
  2. 제1항에 있어서, 상기 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하는 단계는, 상기 불량 다이에 자외선를 선택적으로 조사하는 자외선 조사 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 본딩 방법.
  3. 제1항에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하는 단계는 레이저 조사 공정을 통하여 수행되는 것을 특징으로 하는 본딩 방법.
  4. 제1항에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하는 단계는,
    상기 베이스 기판을 향하여 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압하는 단계 ; 및
    상기 복수의 제1 양품 다이들 사이에 위치하는 메탈 마스크를 이용하여 상기 다이들을 향하여 2차 가압하는 단계를 포함하는 것을 특징으로 하는 본딩 방법.
  5. 제4항에 있어서, 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압하는 단계는 볼록 형상의 러버를 이용하여 상기 정상 웨이퍼를 가압하는 것을 특징으로 하는 본딩 방법.
  6. 제1항에 있어서, 상기 불량 다이의 위치에 제2 양품 다이를 부착시키는 단계는, 퍼머넌트 본딩 공정을 수행하는 것을 특징으로 하는 본딩 방법.
KR1020210060956A 2021-05-11 2021-05-11 본딩 방법 KR102575887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210060956A KR102575887B1 (ko) 2021-05-11 2021-05-11 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210060956A KR102575887B1 (ko) 2021-05-11 2021-05-11 본딩 방법

Publications (2)

Publication Number Publication Date
KR20220153407A KR20220153407A (ko) 2022-11-18
KR102575887B1 true KR102575887B1 (ko) 2023-09-08

Family

ID=84234585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060956A KR102575887B1 (ko) 2021-05-11 2021-05-11 본딩 방법

Country Status (1)

Country Link
KR (1) KR102575887B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009357A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 実装装置
JP2015018870A (ja) * 2013-07-09 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法
JP2019511830A (ja) * 2016-02-16 2019-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする方法
US20200402831A1 (en) * 2019-06-24 2020-12-24 Palo Alto Research Center Incorporated Transfer substrate utilizing selectable surface adhesion transfer elements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508659B2 (en) * 2013-07-01 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to protect a wafer edge
KR102547027B1 (ko) * 2021-01-13 2023-06-23 (주)에이치아이티에스 다이 본딩 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009357A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 実装装置
JP2015018870A (ja) * 2013-07-09 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法
JP2019511830A (ja) * 2016-02-16 2019-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする方法
US20200402831A1 (en) * 2019-06-24 2020-12-24 Palo Alto Research Center Incorporated Transfer substrate utilizing selectable surface adhesion transfer elements

Also Published As

Publication number Publication date
KR20220153407A (ko) 2022-11-18

Similar Documents

Publication Publication Date Title
US11018112B2 (en) Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
JP4510095B2 (ja) 固体撮像素子モジュールの製造方法
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
TW201407696A (zh) 安裝方法
CN110707186A (zh) Led显示面板的制备方法
WO2020196225A1 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
TWI703670B (zh) 支撐體分離裝置及支撐體分離方法
WO2019188105A1 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
KR102547027B1 (ko) 다이 본딩 방법
KR102575887B1 (ko) 본딩 방법
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
TW202312513A (zh) 用於轉移發光二極體的裝置及方法
TWI722206B (zh) 支撐體分離裝置、及支撐體分離方法
TW201407693A (zh) 安裝方法
KR102588869B1 (ko) 다이 본딩 방법
JP2023521271A (ja) 構成部材を移送する方法および装置
JP6616457B2 (ja) チップの接合方法及びチップの接合装置
JP2008084994A (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
KR102573092B1 (ko) 다이 본딩 방법
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
TWI827095B (zh) 用以轉移電子元件之裝置、焊接電子元件之方法及製造發光二極體顯示器之方法
KR102527289B1 (ko) 기판 본딩 방법
JP6906586B2 (ja) 半導体チップの接合方法及び半導体チップの接合装置
JP4663450B2 (ja) 光電集積回路装置の製造方法
TW202404004A (zh) 用以焊接電子元件之裝置、焊接電子元件之方法及製造發光二極體顯示器之方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant