WO2022230806A1 - 半導体モジュールおよび半導体モジュールの製造方法 - Google Patents

半導体モジュールおよび半導体モジュールの製造方法 Download PDF

Info

Publication number
WO2022230806A1
WO2022230806A1 PCT/JP2022/018722 JP2022018722W WO2022230806A1 WO 2022230806 A1 WO2022230806 A1 WO 2022230806A1 JP 2022018722 W JP2022018722 W JP 2022018722W WO 2022230806 A1 WO2022230806 A1 WO 2022230806A1
Authority
WO
WIPO (PCT)
Prior art keywords
bonding
semiconductor module
lead frame
sinterable
bonding material
Prior art date
Application number
PCT/JP2022/018722
Other languages
English (en)
French (fr)
Inventor
正人 前出
秀樹 新見
秀敏 北浦
Original Assignee
パナソニックホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックホールディングス株式会社 filed Critical パナソニックホールディングス株式会社
Priority to CN202280031413.9A priority Critical patent/CN117223093A/zh
Priority to JP2023517507A priority patent/JPWO2022230806A1/ja
Priority to US18/555,670 priority patent/US20240213207A1/en
Priority to EP22795719.8A priority patent/EP4333029A1/en
Publication of WO2022230806A1 publication Critical patent/WO2022230806A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Definitions

  • the present disclosure relates to a semiconductor module and a method of manufacturing a semiconductor module.
  • a power module equipped with a power semiconductor such as an insulated gate bipolar transistor (IGBT), silicon carbide (SiC), or gallium nitride (GaN) is used for this power converter.
  • IGBT insulated gate bipolar transistor
  • SiC silicon carbide
  • GaN gallium nitride
  • the semiconductor element is bonded to one main surface of the insulating substrate within the power module.
  • a sinterable bonding material as described in Patent Document 1, for example.
  • An object of the present disclosure is to provide a semiconductor module and a method of manufacturing a semiconductor module that can suppress the occurrence of defective bonding between a semiconductor element and a substrate member.
  • a semiconductor module of the present disclosure includes a semiconductor element, a joint portion configured to contain a sintered metal, a substrate member, and a lead frame, wherein the joint portion is a main surface of the semiconductor element and the substrate member. and at least one lead frame joining member that joins the main surface of the lead frame and the substrate member and has the same volume as the element joining member.
  • a sinterable bonding material is applied to a plurality of positions different from each other on the main surface of a substrate member so that the volume has the same shape, and the sinterable bonding material is applied.
  • a semiconductor element is placed on a part of the sinterable bonding material pre-dried and applied to the main surface, a lead frame is placed on another part of the sinterable bonding material, and the A sinterable bonding material is sintered to bond the semiconductor element and the substrate member, and to bond the lead frame and the substrate member.
  • the semiconductor module and the semiconductor module manufacturing method of the present disclosure it is possible to suppress the occurrence of poor bonding between the semiconductor element and the substrate member.
  • FIG. 1 is a longitudinal sectional view of a semiconductor module according to a first embodiment
  • FIG. FIG. 2 is a plan view showing an arrangement state of element bonding members and lead frame bonding members of the semiconductor module according to the first embodiment
  • Explanatory drawing of the manufacturing method of the semiconductor module seen in the cross section along the III-III line in FIG. Explanatory drawing of the manufacturing method of the semiconductor module seen in the cross section along the III-III line in FIG.
  • Explanatory drawing of the manufacturing method of the semiconductor module seen in the cross section along the III-III line in FIG. Explanatory drawing of the manufacturing method of the semiconductor module seen in the cross section along the III-III line in FIG.
  • Explanatory drawing of the manufacturing method of the semiconductor module seen in the cross section along the III-III line in FIG. Explanatory drawing of the manufacturing method of the semiconductor module seen in the cross section along the III-III line in FIG.
  • FIG. 2 is a plan view showing a state after application of the sinterable bonding material according to the first embodiment;
  • Cross-sectional view along line VV in Fig. 4 Vertical cross-sectional view of a semiconductor module according to the second embodiment
  • Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments
  • Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments
  • Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments
  • Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments Explanatory drawing of the manufacturing method of the semiconductor module according to the second and third embodiments
  • a plan view showing a state after applying a sinterable bonding material according to the second and third embodiments A plan view showing the shape of an element bonding member of a semiconductor module according to the third embodiment.
  • FIG. 1 is a longitudinal sectional view of a semiconductor module.
  • the semiconductor module 100 includes a semiconductor element 101, a joint portion 102, a substrate member 103, a heat dissipation member 104, a heat sink 105, and a lead frame 106.
  • illustration of power supply and signal terminals of the semiconductor element 101 is omitted.
  • the semiconductor element 101 is a power semiconductor element made up of an insulated gate bipolar transistor, silicon carbide, gallium nitride, or the like.
  • An electrode (not shown) is formed on the bottom surface of the semiconductor element 101 .
  • This electrode is composed of a metallized layer made of nickel plating and gold plating so that the semiconductor element 101 is strongly bonded to an element bonding member 102a of the bonding portion 102, which will be described later.
  • Also formed on the upper surface of the semiconductor element 101 are electrodes composed of metallized layers made of nickel plating and gold plating.
  • the semiconductor module 100 includes two semiconductor elements 101 in the first embodiment, the semiconductor module 100 may include one or three or more semiconductor elements 101 .
  • the joint portion 102 includes an element joint member 102a and a lead frame joint member 102b.
  • the element bonding member 102a and the lead frame bonding member 102b are each formed by sintering a sinterable bonding material.
  • the element bonding member 102a and the lead frame bonding member 102b are formed by sintering nanometer-sized particles (hereinafter referred to as “nanoparticles”) mainly composed of silver, copper, nickel, or gold. Contains sintered metal. By using silver as the main component of the sintered metal, the thermal conductivity of the element joining member 102a and the lead frame joining member 102b can be enhanced.
  • the thermal conductivity of the element bonding member 102a and the lead frame bonding member 102b can be enhanced, and the cost can be reduced compared to when silver is used.
  • nickel as the main component of the sintered metal
  • the mechanical strength of the element bonding member 102a and the lead frame bonding member 102b can be increased.
  • gold as the main component of the sintered metal, it is possible to enhance the ability to absorb stress due to elastic deformation of the element bonding member 102a and the lead frame bonding member 102b. Micronization of metal particles to nanometer size increases the surface energy of the particles.
  • sintering can be performed at a lower temperature than, for example, when micrometer-sized metal particles are used.
  • Solder, Sn-based alloy, or the like may be used as a material for forming the element bonding member 102a and the lead frame bonding member 102b.
  • the element bonding member 102a and the lead frame bonding member 102b may contain a sintered metal formed by sintering micrometer-sized particles whose main component is a metal such as silver, copper, nickel, or gold.
  • the element bonding member 102a bonds the semiconductor element 101 and the substrate member 103 together.
  • the lead frame joining member 102 b joins the substrate member 103 and the lead frame 106 . Detailed configurations of the element bonding member 102a and the lead frame bonding member 102b will be described later.
  • the substrate member 103 is a so-called DBC (Direct Bonded Copper) substrate composed of a metal heat transfer plate 103a, an insulating substrate 103b, and a metal heat dissipation plate 103c.
  • DBC Direct Bonded Copper
  • the metal heat transfer plate 103a is a plate-like member arranged on the upper surface of the insulating substrate 103b, and is made of copper. Metal heat transfer plate 103a conducts heat generated by semiconductor element 101 to metal heat dissipation plate 103c through insulating substrate 103b. The metal heat transfer plate 103a forms a circuit pattern. A semiconductor element 101 is bonded to the metal heat transfer plate 103a by an element bonding member 102a. The metal heat transfer plate 103a is connected to electrodes on the upper surface of the semiconductor element 101 by wires (not shown). Moreover, the metal heat transfer plate 103a is joined to the lead frame 106 by the lead frame joining member 102b.
  • Power is supplied to the semiconductor element 101 and communication between the semiconductor element 101 and an external device is performed via the lead frame 106 .
  • a metallized layer (not shown) is formed on the metal heat transfer plate 103a so that the metal heat transfer plate 103a is firmly bonded to the element bonding member 102a and the lead frame bonding member 102b.
  • the insulating substrate 103b is made of a ceramic compound such as Al 2 O 3 , Si 3 N 4 or AlN, and has insulating properties.
  • the metal radiator plate 103c is a plate-shaped member arranged on the lower surface of the insulating substrate 103b, and is made of copper.
  • the metal radiator plate 103c spreads the heat generated by the semiconductor element 101 to the surroundings.
  • the heat dissipation member 104 joins the metal heat dissipation plate 103 c and the heat sink 105 .
  • the heat dissipation member 104 widely spreads the heat generated by the semiconductor element 101 to prevent malfunction and destruction of the semiconductor module 100 due to the temperature rise of the semiconductor element 101 .
  • Solder, silicone, or the like is used as the heat dissipation member 104 .
  • the heat sink 105 plays a role of releasing heat generated by the semiconductor element 101 to the surroundings by air cooling.
  • a plurality of fins are formed on the lower surface of the heat sink 105 .
  • Aluminum or the like is used as the material of the heat sink 105 .
  • the lead frame 106 is a component for connecting the semiconductor module 100 to an external board.
  • the lead frame 106 is formed by etching a thin sheet of copper alloy or iron alloy, for example.
  • FIG. 2 is a plan view showing an arrangement state of an element joining member and a lead frame joining member of a semiconductor module.
  • the element bonding member 102a is arranged in a region where the semiconductor element 101 is mounted.
  • a total of 15 element bonding members 102a, 3 in the vertical direction and 5 in the horizontal direction in FIG. 2, are arranged between one semiconductor element 101 and the metal heat transfer plate 103a.
  • the element bonding member 102a is formed in a square piece shape smaller than the semiconductor element 101 in plan view.
  • the element bonding members 102a adjacent in the vertical direction and the horizontal direction in FIG. 2 are arranged at regular intervals.
  • the lead frame joining member 102b is arranged in the area where the lead frame 106 is mounted. Two lead frame joining members 102b arranged vertically in FIG. 2 are arranged between one lead frame 106 and a metal heat transfer plate 103a.
  • the lead frame bonding member 102b is formed in the same shape as the element bonding member 102a in plan view.
  • the two lead frame joining members 102b that join the lead frames 106 are arranged at the same interval as the interval between the adjacent element joining members 102a.
  • the shape of the element bonding member 102a and the lead frame bonding member 102b in plan view is not limited to a square, and may be a polygonal shape such as a rectangle, triangle, or pentagon, or may be circular.
  • the lengths of the element bonding member 102a in the vertical direction (first direction) and the horizontal direction (second direction) in FIG. 2 are preferably 0.2 mm or more and 1.0 mm or less. If the vertical and horizontal lengths of the element bonding member 102a are less than 0.2 mm, the element bonding member 102a is too small, and workability may deteriorate when arranging the element bonding member 102a.
  • the vertical and horizontal lengths of the element bonding members 102a exceed 1.0 mm, the element bonding members 102a are too large, and variations in the volatilization amount of the organic solvent in one element bonding member 102a increase. There is a risk of The vertical (first direction) and horizontal (second direction) lengths of the lead frame bonding member 102b in FIG. is preferred. Further, the interval between the element bonding members 102a arranged vertically in FIG. 2 may be different from the interval between the element joining members 102a arranged horizontally.
  • the interval between the element bonding members 102a adjacent to each other is preferably 0.1 mm or more and 1.0 mm or less. If the distance between the element bonding members 102a is less than 0.1 mm, the element bonding members 102a are too close to each other, which may make it difficult for the organic solvent in the element bonding members 102a to volatilize. On the other hand, when the distance between the element bonding members 102a exceeds 1.0 mm, it is necessary to reduce the area of each element bonding member 102a in order to arrange the same number of element bonding members 102a as shown in FIG. . Therefore, the bonding strength of each element bonding member 102a may decrease. For the same reason as for the element joining members 102a, the interval between the lead frame joining members 102b adjacent to each other is also preferably 0.1 mm or more and 1.0 mm or less.
  • FIG. 4 is a plan view showing a state after application of the sinterable bonding material.
  • a substrate member 103 composed of a metal heat transfer plate 103a, an insulating substrate 103b, and a metal heat dissipation plate 103c is prepared.
  • the sinterable bonding material 112 is applied to the arrangement positions of the element bonding members 102a and the lead frame bonding members 102b on the metal heat transfer plate 103a.
  • the sinterable bonding material 112 is a sinterable metal nano-bonding material obtained by dispersing nanoparticles having a surface protective film made of an organic substance in an organic solvent to form a paste.
  • a stabilizer is adsorbed on the surfaces of the nanoparticles that make up the sinterable bonding material 112 in order to prevent aggregation and reaction of the nanoparticles.
  • the sinterable bonding material 112 may be added with an organic solvent in order to improve the applicability (that is, printability) to the back electrode of the semiconductor element 101 and to improve the tackiness for holding the parts before sintering. It is pasted by This pasted sinterable bonding material 112 contains about 90% by weight of nanoparticles made of a metal such as silver, and the balance is an organic solvent such as carveol or perillyl alcohol and a stabilizing agent such as an amine compound. contains a drug.
  • the organic shell decomposes and the low-temperature sintering function of the nanoparticles is exhibited.
  • the nanoparticles are sintered together, and the nanoparticles are bonded to the material to be bonded. is achieved.
  • the sinterable bonding material 112 is applied, for example, by a general mask printing method using a metal mask and a squeegee.
  • the metal mask has openings of a uniform size in the areas where the sinterable bonding material 112 is to be applied.
  • the sinterable bonding material 112 having a desired size and thickness is applied to a desired position on the metal heat transfer plate 103a.
  • the size in plan view is about 0.5 mm ⁇ 0.5 mm.
  • a sinterable bonding material 112 having a thickness of about 100 ⁇ m is applied.
  • the sinterable bonding material 112 is pre-dried to evaporate the organic solvent 112a contained in the sinterable bonding material 112, thereby sintering.
  • the adhesive material 112 is dried. Pre-drying is performed at a temperature of about 50° C. or more and 70° C. or less for about 1 minute or more and 60 minutes or less.
  • the semiconductor element 101 and the lead frame 106 are placed on the sinterable bonding material 112 as shown in FIG. 3D.
  • a jig 400 is used to press the semiconductor element 101 and the lead frame 106 from above so that the sinterable bonding material 112 has a desired thickness.
  • the sinterable bonding materials 112 are pressed so that the thickness of all the sinterable bonding materials 112 is about 50 ⁇ m.
  • the semiconductor element 101, the sinterable bonding material 112, and the substrate member 103 are heated at a temperature of 250° C. or more and 310° C. or less for 30 minutes or more and 240 minutes.
  • the element bonding member 102a and the lead frame bonding member 102b are formed by heating and sintering the sinterable bonding material 112 by applying the following heat.
  • the jig 400 is removed. After that, using a well-known method, the metal heat sink 103c and the heat sink 105 are joined by the heat dissipation member 104, and the semiconductor module 100 is completed.
  • the semiconductor module 100 that can suppress defective bonding between the semiconductor element 101 and the lead frame 106 and the substrate member 103 . Furthermore, voids in the semiconductor element 101 and the lead frame 106 are reduced, so that the heat dissipation of the semiconductor module 100 can be improved.
  • FIG. 4 is a plan view showing a state after application of the sinterable bonding material.
  • 5 is a cross-sectional view taken along line VV of FIG. 4.
  • the sinterable bonding material 112 is added with an organic solvent in order to ensure printability for applying paste to the electrodes and tackiness for holding the parts before sintering.
  • the organic solvent remaining in the sinterable bonding material 112 at the start of sintering causes the generation of voids. Therefore, it is necessary to reduce the content of the organic solvent in advance by pre-drying before sintering. Therefore, the pre-drying step shown in FIG. 3C is performed.
  • the sinterable bonding material 112 is dried until the tack force of the sinterable bonding material 112 reaches the minimum necessary level. It is important to volatilize the contained organic solvent 112a.
  • the organic solvent 112a moves inside the sinterable bonding material 112 and evaporates outward from the upper surface and side surfaces of the sinterable bonding material 112. .
  • the larger the size of the sinterable bonding material 112 the longer the moving distance in the direction from the inside toward the side surface, and the more difficult it is for the organic solvent 112a to volatilize. Therefore, when the size of the sinterable bonding material 112 arranged on the metal heat transfer plate 103a in plan view differs from each other, for example, according to the size or type of the members arranged thereon, the following problems arise. That is, the amount of the organic solvent 112a remaining inside the sinterable bonding material 112 after predrying, that is, the dry state of the sinterable bonding material 112 tends to vary.
  • the sinterable bonding material 112 on the metal heat transfer plate 103a is , are formed in the shape of small pieces of the same size in a plan view, which are arranged at predetermined intervals.
  • an element bonding region 103d indicated by a dashed line to which the semiconductor device 101 is bonded and a lead frame bonding region 103e indicated by a dashed line to which the lead frame 106 is bonded have different sizes in plan view.
  • small piece-shaped sinterable bonding materials 112 having the same size in plan view are arranged at predetermined intervals.
  • the rate at which the organic solvent 112a decreases from each sinterable bonding material 112 during predrying (amount of decrease per unit time), and the final amount of decrease from each sinterable bonding material 112, that is, each sinterability
  • the amount of the organic solvent 112a remaining in the bonding material 112 can be made uniform. That is, it is possible to reduce variations in the dry state of the sinterable bonding material 112 after predrying. Therefore, it is possible to suppress the occurrence of cracks in the element bonding member 102a and the lead frame bonding member 102b due to the dry state of the sinterable bonding material 112 after predrying. Poor bonding with 103 can be suppressed.
  • the arrangement of the uniformly shaped sinterable bonding materials 112 is not limited to the arrangement at uniform intervals as shown in FIG.
  • the interval between the sinterable bonding materials 112 can be appropriately selected according to the circuit pattern of the metal heat transfer plate 103a and the desired thermal resistance.
  • the element bonding member 102a is formed in a square piece shape smaller than the semiconductor element 101 in plan view, it may be formed in a square shape substantially the same as the semiconductor element 101 in plan view.
  • the sinterable bonding material 112 may not have the shape of a small piece having exactly the same size when viewed from above, and may have the shape of a small piece having the same volume.
  • FIG. 6 is a longitudinal sectional view of a semiconductor module.
  • the semiconductor module 200 includes a semiconductor element 101, an element bonding member 202, a substrate member 103, a heat dissipation member 104, and a heat sink 105.
  • illustration of power supply terminals and signal terminals of the semiconductor element 101 is omitted.
  • An electrode (not shown) is formed on the bottom surface of the semiconductor element 101 .
  • This electrode is composed of a metallized layer made of nickel plating and gold plating so that the semiconductor element 101 is strongly bonded to the element bonding member 202 .
  • the semiconductor module 200 includes one semiconductor element 101 in the second embodiment, the semiconductor module 200 may include a plurality of semiconductor elements 101 .
  • the element bonding member 202 is formed by sintering a sinterable bonding material.
  • the element bonding member 202 contains a sintered metal formed by sintering nanoparticles.
  • silver As the main component of the sintered metal, the thermal conductivity of the element bonding member 202 can be enhanced.
  • copper as the main component of the sintered metal, the thermal conductivity of the element bonding member 202 can be enhanced, and the cost can be reduced as compared with the case of using silver.
  • nickel as the main component of the sintered metal, the mechanical strength of the element bonding member 202 can be increased.
  • the ability to absorb stress due to elastic deformation of the element bonding member 202 can be enhanced.
  • metal particles are pulverized to a nanometer size, the proportion of atoms with high surface energy in the particle surface increases. Also, the smaller the particle size, the lower the melting point, which makes it possible to sinter at a temperature much lower than the bulk melting point.
  • the element bonding member 202 bonds the semiconductor element 101 and the substrate member 103 together. A detailed configuration of the element bonding member 202 will be described later.
  • a semiconductor element 101 is bonded to the metal heat transfer plate 103 a of the substrate member 103 by an element bonding member 202 .
  • the metal heat transfer plate 103a is connected to electrodes on the upper surface of the semiconductor element 101 by wires (not shown). Also, the metal heat transfer plate 103a is joined to a lead frame (not shown). Power is supplied to the semiconductor element 101 and communication between the semiconductor element 101 and an external device is performed via the lead frame.
  • a metallized layer (not shown) is formed on the metal heat transfer plate 103 a so that the metal heat transfer plate 103 a is firmly bonded to the element bonding member 202 .
  • the heat dissipation member 104 prevents malfunction and destruction of the semiconductor module 200 caused by the temperature rise of the semiconductor element 101 by widely transmitting the heat generated by the semiconductor element 101 to the surroundings.
  • FIG. 7 is a plan view showing the shape of the element bonding member of the semiconductor module.
  • the element bonding member 202 is formed in a rectangular shape that is substantially the same as the semiconductor element 101 in plan view.
  • the element bonding member 202 is formed in a shape in which a total of 16 circles, 4 circles vertically and 4 circles horizontally in FIG. 7, are partially overlapped when viewed from above.
  • the element bonding member 202 is formed with a notch 202a and a through hole 202b.
  • the notch 202 a is formed between the semiconductor element 101 and the substrate member 103 .
  • Three cutouts 202a are formed along each of the four sides of the semiconductor element 101 at regular intervals.
  • the notch 202a is formed in a substantially isosceles triangular shape whose equilateral sides are arc-shaped. Due to the notch 202a, the outer periphery of the element bonding member 202 has a shape in which a plurality of circular arcs are connected.
  • Through hole 202 b is formed between semiconductor element 101 and substrate member 103 .
  • the through hole 202b is formed so as not to connect with the notch 202a.
  • Three through-holes 202b are formed at equal intervals on a straight line connecting vertically aligned notches 202a in FIG.
  • the through hole 202b is formed in a substantially square shape with four arc-shaped sides. At least one of the notch 202a and the through hole 202b may be formed outside the semiconductor element 101 in plan view. Also, the through hole 202b may be connected to the notch 202a.
  • the notch 202a preferably has a base length of 0.2 mm or more and 7 mm or less and an equal side length of 1 mm or more and 5 mm or less.
  • the length of each side of the through hole 202b is preferably 0.1 mm or more and 3.5 mm or less.
  • the twelve cutouts 202a are formed in the same shape, but one or more of these cutouts 202a are formed in a shape different from the other cutouts 202a. good too.
  • the nine through holes 202b are formed in the same shape, but one or more of these through holes 202b are formed in a shape different from the other through holes 202b. good too.
  • the shape of the element bonding member 202 can be appropriately selected according to the circuit pattern and desired thermal resistance of the metal heat transfer plate 103a.
  • FIG. 9 is a plan view showing a state after application of the sinterable bonding material.
  • a substrate member 103 composed of a metal heat transfer plate 103a, an insulating substrate 103b, and a metal heat dissipation plate 103c is prepared.
  • a sinterable bonding material 112 is applied onto one main surface of the metal heat transfer plate 103a.
  • the sinterable bonding material 112 is applied to a total of 16 squares arranged in four squares in the vertical direction and four squares in the horizontal direction in FIG. That is, the sinterable bonding material 112 is applied such that a plurality of small pieces of a predetermined size are arranged at predetermined intervals.
  • the small piece is preferably a square with a side of 0.5 mm or more and 5 mm or less, more preferably a square with a side of 0.5 mm or more and 2 mm or less.
  • the interval between adjacent small pieces is preferably 0.1 mm or more and 0.3 mm or less, more preferably 0.1 mm or more and 0.2 mm or less.
  • the shape of the small piece may be square, rectangular, circular, oval, or the like.
  • the sinterable bonding material 112 is applied onto the metal heat transfer plate 103a in a predetermined size and thickness by a general mask printing method using a metal mask and squeegee or by dispenser application.
  • the thickness of the applied sinterable bonding material 112 is about 100 ⁇ m.
  • the sinterable bonding material 112 is pre-dried to evaporate the organic solvent 112a contained in the sinterable bonding material 112, whereby sintering is performed.
  • the adhesive material 112 is dried. Pre-drying is performed at a temperature of about 50° C. or more and 70° C. or less for about 1 minute or more and 60 minutes or less. If the sinterable bonding material 112 contains a relatively small amount of the organic solvent 112a and has sufficient coatability and tackiness, the preliminary drying may not be performed.
  • the semiconductor element 101 is placed on the sinterable bonding material 112 as shown in FIG. It is pressed so that it becomes the thickness of the bonding material 112 .
  • the small piece-shaped sinterable bonding material 112 shown in FIG. 9 spreads, and adjacent small pieces are connected to form an island.
  • the term "island” means a shape that can be regarded as circular, elliptical, or polygonal.
  • the sinterable bonding material 112 has the same shape as the element bonding member 202 of the semiconductor module 200 in which the notch 202a and the through hole 202b are formed as shown in FIG.
  • the semiconductor element 101, the sinterable bonding material 112, and the substrate member 103 are heated at a temperature of 250° C. or more and 310° C. or less for 30 minutes or more and 240 minutes.
  • the element bonding member 202 is formed by heating the sinterable bonding material 112 below and sintering it.
  • the jig 500 is removed. After that, using a well-known method, the metal heat sink 103c and the heat sink 105 are joined by the heat dissipation member 104, and the semiconductor module 200 is completed.
  • a plurality of small piece-shaped sinterable bonding materials 112 arranged apart from each other at a predetermined interval are pressed by a jig 500 and connected to form one island, and then sintered.
  • the organic solvent 112a contained in the sinterable bonding material 112 below the peripheral portion of the semiconductor element 101 is sintered below the central portion. Since it decreases faster than the organic solvent 112a contained in the adhesive bonding material 112, there is a possibility that the element bonding member formed below the peripheral portion may crack.
  • the rate of decrease of the organic solvent 112a in the entire sinterable bonding material 112 can be made uniform. It is possible to suppress the occurrence of cracks in the element bonding member 202 . Therefore, it is possible to provide the semiconductor module 200 in which defective bonding between the semiconductor element 101 and the substrate member 103 is suppressed. It should be noted that when a plurality of small piece-shaped sinterable bonding materials 112 are connected to each other and combined into one, the organic solvent 112a in the entire sinterable bonding material 112 can be reduced even if the shape is not necessarily island-shaped. You can even out the speed.
  • the shape that the plurality of small piece-shaped sinterable bonding materials 112 are connected to each other does not have to be an island shape.
  • the rate of decrease of the organic solvent 112a in the entire sinterable bonding material 112 can be made more uniform.
  • the sinterable bonding material 112 is pre-dried before sintering the sinterable bonding material 112, the amount of decrease in the organic solvent 112a of each sinterable bonding material 112 can be made uniform. The dry state before sintering can be made uniform.
  • one island-shaped sinterable bonding material 112 is formed by pressing and connecting a plurality of small piece-shaped sinterable bonding materials 112, one small piece-shaped sinterable bonding material 112 is pressed.
  • the sinterable bonding material 112 can be spread to the vicinity of the corner of the semiconductor element 101 as compared with the case.
  • the contact area between the element bonding member 202 and the semiconductor element 101 and substrate member 103 can be increased. Therefore, the contact area between the element bonding member 202 and the semiconductor element 101 and the substrate member 103 can be increased, and the heat dissipation of the semiconductor element 101 can be improved.
  • FIG. 10 is a plan view showing the shape of the element bonding member of the semiconductor module.
  • the semiconductor module 300 according to the third embodiment differs from the semiconductor module 200 according to the second embodiment in that the through hole 202b is not formed in the element bonding member 302. , are the same as those of the semiconductor module 200 .
  • the twelve cutouts 202a are also formed in the same shape, but one or more of these cutouts 202a may be formed in a shape different from the other cutouts 202a.
  • the shape of the element bonding member 302 can be appropriately selected according to the circuit pattern of the metal heat transfer plate 103a and the desired thermal resistance.
  • the element bonding member 302 is formed by changing the conditions of the process performed in the second embodiment in the subsequent process. The following two methods can be used for forming such an element bonding member 302 .
  • the pre-drying conditions shown in FIG. 8C are changed from those of the second embodiment. Specifically, the preliminary drying is performed so that the amount of evaporation of the organic solvent 112a is less than the amount of evaporation in the second embodiment, that is, the remaining amount of the organic solvent 112a is greater than the remaining amount in the second embodiment. I do.
  • a step of pressing the sinterable bonding material 112 with a jig 500 shown in FIG. 8D is performed. By this pressing, the sinterable bonding material 112 becomes the same shape as the element bonding member 202 in which the notch 202a and the through hole 202b as shown in FIG. 7 are formed.
  • the semiconductor module 300 is completed by performing the steps after the step shown in FIG. 8E under the same conditions as in the second embodiment.
  • the third embodiment similarly to the second embodiment, it is possible to provide a semiconductor module 300 capable of suppressing poor bonding between the semiconductor element 101 and the substrate member 103 . Since the through hole 202b is not formed in the element bonding member 302, the bonding area between the element bonding member 302 and the semiconductor element 101 and the substrate member 103 can be increased compared to the semiconductor module 200 of the second embodiment. , the heat dissipation of the semiconductor element 101 can be further improved.
  • a semiconductor module according to the present disclosure includes a semiconductor element, a substrate member, and an element bonding member that joins the semiconductor element and the substrate member and includes a sintered metal.
  • a notch is formed on the outer periphery.
  • the semiconductor module according to (3) above, wherein the through hole is formed between the semiconductor element and the substrate member.
  • a sinterable bonding material is applied on the main surface of a substrate member in a plurality of small pieces separated from each other, and a semiconductor element is placed on the sinterable bonding material. and pressing the semiconductor element toward the substrate member to spread the sinterable bonding material, thereby connecting the sinterable bonding material to each other and sintering the connected sinterable bonding material. , forming an element bonding member.
  • an element similar to the element bonding members 202 and 302 may be used for bonding a lead frame for connecting a power source to a power terminal of the semiconductor element 101 and transmitting a signal to a signal terminal, and a circuit pattern of a metal heat transfer plate 103a.
  • a joining member may be used.
  • solder, Sn-based alloy, or the like may be used as the material for forming the element bonding members 202 and 302 .
  • the element bonding members 202 and 302 may contain a sintered metal formed by sintering micrometer-sized particles whose main component is a metal such as silver, copper, nickel, or gold. .
  • the present disclosure can be applied to semiconductor modules and semiconductor module manufacturing methods.
  • REFERENCE SIGNS LIST 100, 200, 300 semiconductor module 101 semiconductor element 102 joint portion 102a element joint member 102b lead frame joint member 103 substrate member 103a metal heat transfer plate 103b insulating substrate 103c metal radiator plate 103d element joint region 103e lead frame joint region 104 heat dissipation member 105 Heat sink 106 Lead frame 112 Sinterable bonding material 112a Organic solvent 202, 302 Element bonding member 202a Notch 202b Through hole 400, 500 Jig

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Abstract

半導体モジュールは、半導体素子と、焼結金属を含んで構成された接合部と、基板部材と、リードフレームと、を備え、前記接合部は、前記半導体素子と前記基板部材の主面を接合する少なくとも１つの素子接合部材と、リードフレームと前記基板部の前記主面を接合し、前記素子接合部材と同体積の小片形状の少なくとも１つのリードフレーム接合部材と、を備える。

Description

半導体モジュールおよび半導体モジュールの製造方法
　本開示は、半導体モジュールおよび半導体モジュールの製造方法に関する。
　電気自動車またはエアコンなどのように、電源電圧と駆動電圧とが異なる装置は多い。このような装置は、インバータまたはコンバータといった電力変換装置を必要とする。この電力変換装置には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などのパワー半導体を搭載したパワーモジュールが用いられる。半導体素子は、パワーモジュール内で絶縁基板の一方の主面に接合されている。そして、半導体素子と絶縁基板との接合には、例えば特許文献１に記載されているように、焼結性接合材を用いることが提案されている。
国際公開第２０１７／０７７７２９号
　半導体素子と基板部材は確実に接合しなければならない。本開示は、半導体素子と基板部材との接合不良の発生を抑制できる半導体モジュールおよび半導体モジュールの製造方法を提供することを目的とする。
　本開示の半導体モジュールは、半導体素子と、焼結金属を含んで構成された接合部と、基板部材と、リードフレームと、を備え、前記接合部は、前記半導体素子と前記基板部材の主面を接合する少なくとも１つの素子接合部材と、リードフレームと前記基板部材の前記主面を接合し、前記素子接合部材と同体積の小片形状の少なくとも１つのリードフレーム接合部材と、を備える。
　本開示の半導体モジュールの製造方法は、基板部材の主面上の互いに異なる複数の位置に、体積が互いに同じ形状になるように、焼結性接合材を塗布し、前記焼結性接合材を予備乾燥し、前記主面上に塗布された一部の前記焼結性接合材の上に半導体素子を載せるとともに、他の一部の前記焼結性接合材の上にリードフレームを載せ、前記焼結性接合材を焼結させて、前記半導体素子と前記基板部材を接合し、前記リードフレームと前記基板部材を接合する。
　本開示の半導体モジュールおよび半導体モジュールの製造方法によれば、半導体素子と基板部材との接合不良の発生を抑制できる。
第１実施形態に係る半導体モジュールの縦断面図 第１実施形態に係る半導体モジュールの素子接合部材およびリードフレーム接合部材の配置状態を示す平面図 図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図 図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図 図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図 図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図 図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図 図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図 第１実施形態に係る焼結性接合材塗布後の状態を示す平面図 図４のV－V線に沿う断面図 第２実施形態に係る半導体モジュールの縦断面図 第２実施形態に係る半導体モジュールの素子接合部材の形状を示す平面図 第２，第３実施形態に係る半導体モジュールの製造方法の説明図 第２，第３実施形態に係る半導体モジュールの製造方法の説明図 第２，第３実施形態に係る半導体モジュールの製造方法の説明図 第２，第３実施形態に係る半導体モジュールの製造方法の説明図 第２，第３実施形態に係る半導体モジュールの製造方法の説明図 第２，第３実施形態に係る焼結性接合材塗布後の状態を示す平面図 第３実施形態に係る半導体モジュールの素子接合部材の形状を示す平面図
［第１実施形態］
　以下、本開示の第１実施形態について説明する。
＜半導体モジュールの構造＞
　まず、第１実施形態の半導体モジュールの構造について説明する。図１は、半導体モジュールの縦断面図である。
　図１に示すように、半導体モジュール１００は、半導体素子１０１と、接合部１０２と、基板部材１０３と、放熱部材１０４と、ヒートシンク１０５と、リードフレーム１０６とを備える。なお、図１では、半導体素子１０１の電源および信号の端子の図示を省略している。
　半導体素子１０１は、絶縁ゲート型バイポーラトランジスタ、炭化ケイ素または窒化ガリウムなどで構成されたパワー半導体素子である。半導体素子１０１の下面には、図示されない電極が形成されている。この電極は、半導体素子１０１が接合部１０２の後述する素子接合部材１０２ａに強固に接合するように、ニッケルメッキおよび金メッキからなるメタライズ層によって構成されている。半導体素子１０１の上面にも、ニッケルメッキおよび金メッキからなるメタライズ層によって構成された電極が形成されている。なお、本第１実施形態では、半導体モジュール１００は、２個の半導体素子１０１を備えるが、半導体モジュール１００は、１個または３個以上の半導体素子１０１を備えてもよい。
　接合部１０２は、素子接合部材１０２ａと、リードフレーム接合部材１０２ｂとを備える。素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂは、それぞれ焼結性接合材が焼結されることにより形成される。素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂには、銀、銅、ニッケルまたは金を主成分とするナノメートルサイズの粒子（以下、「ナノ粒子」と記載。）が焼結することで構成された焼結金属が含まれる。焼結金属の主成分を銀にすることにより、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの熱伝導性を高めることができる。また、焼結金属の主成分を銅にすることにより、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの熱伝導性を高めることができるとともに、銀を適用する場合よりもコストを低くすることができる。さらに、焼結金属の主成分をニッケルにすることにより、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの機械的な強度を高めることができる。また、焼結金属の主成分を金にすることにより、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの弾性変形による応力の吸収性を高めることができる。金属粒子をナノメートルサイズまで微粒子化することにより、粒子の表面エネルギーが高くなる。そのため、例えばマイクロメートルサイズの金属粒子を用いる場合と比べて、低い温度で焼結することができる。なお、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂを形成するための材料として、はんだ又はＳｎ基合金などを用いてもよい。さらに、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂに、銀、銅、ニッケルまたは金などの金属を主成分とするマイクロメートルサイズの粒子が焼結することで構成された焼結金属が含まれるようにしてもよい。素子接合部材１０２ａは、半導体素子１０１と基板部材１０３とを接合する。リードフレーム接合部材１０２ｂは、基板部材１０３とリードフレーム１０６とを接合する。素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの詳細な構成については後述する。
　基板部材１０３は、金属伝熱板１０３ａと、絶縁基板１０３ｂと、金属放熱板１０３ｃとにより構成される、いわゆるＤＢＣ（Direct Bonded Copper）基板である。
　金属伝熱板１０３ａは、絶縁基板１０３ｂの上面に配置された板状部材であり、銅によって形成されている。金属伝熱板１０３ａは、半導体素子１０１が発する熱を絶縁基板１０３ｂを介して金属放熱板１０３ｃに伝える。金属伝熱板１０３ａは、回路パターンを形成している。金属伝熱板１０３ａには、素子接合部材１０２ａにより半導体素子１０１が接合されている。また、金属伝熱板１０３ａは、図示されないワイヤーにより半導体素子１０１の上面の電極に接続されている。また、金属伝熱板１０３ａは、リードフレーム接合部材１０２ｂによりリードフレーム１０６と接合されている。リードフレーム１０６を介して、半導体素子１０１への電力の供給および半導体素子１０１と外部装置との通信が行われる。金属伝熱板１０３ａには、金属伝熱板１０３ａが素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂに強固に接合するように、図示されないメタライズ層が形成されている。
　絶縁基板１０３ｂは、Ａｌ２Ｏ３、Ｓｉ３Ｎ４またはＡｌＮなどのセラミック化合物で構成されており、絶縁性を有する。
　金属放熱板１０３ｃは、絶縁基板１０３ｂの下面に配置された板状部材であり、銅によって形成されている。金属放熱板１０３ｃは、半導体素子１０１が発する熱を周囲に広く伝える。
　放熱部材１０４は、金属放熱板１０３ｃとヒートシンク１０５とを接合する。放熱部材１０４は、半導体素子１０１で発する熱を周囲に広く伝えることにより、半導体素子１０１の温度上昇に起因する半導体モジュール１００の誤動作および破壊を防止する。放熱部材１０４としては、はんだまたはシリコーンなどが使用される。
　ヒートシンク１０５は、半導体素子１０１が発する熱を空冷により周囲へ放出する役割を担う。ヒートシンク１０５の下面には、複数のフィンが形成されている。ヒートシンク１０５の材料としては、アルミニウムなどが使用される。
　リードフレーム１０６は、半導体モジュール１００を外部の基板へ接続するための部品である。リードフレーム１０６は、例えば銅合金または鉄合金などの薄板をエッチングすることにより形成される。
　次に、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの詳細な構成について説明する。図２は、半導体モジュールの素子接合部材およびリードフレーム接合部材の配置状態を示す平面図である。
　図２に示すように、素子接合部材１０２ａは、半導体素子１０１が搭載される領域に配置されている。図２における上下方向に３個ずつ、左右方向に５個ずつ並んだ計１５個の素子接合部材１０２ａが、１個の半導体素子１０１と金属伝熱板１０３ａとの間に配置されている。素子接合部材１０２ａは、平面視で半導体素子１０１よりも小さい正方形の小片形状に形成されている。図２の上下方向および左右方向に隣接する素子接合部材１０２ａは、均等間隔で配置されている。
　リードフレーム接合部材１０２ｂは、リードフレーム１０６が搭載される領域に配置されている。図２における上下方向に並んだ２個のリードフレーム接合部材１０２ｂが、１個のリードフレーム１０６と金属伝熱板１０３ａとの間に配置されている。リードフレーム接合部材１０２ｂは、平面視で素子接合部材１０２ａと同じ形状に形成されている。リードフレーム１０６を接合する２個のリードフレーム接合部材１０２ｂは、互いに隣接する素子接合部材１０２ａの間隔と同じ間隔で配置されている。
　素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの平面視の形状は、正方形に限らず、長方形、三角形、五角形などの多角形形状であってもよいし、円形などでもよい。素子接合部材１０２ａの図２における上下方向（第１方向）および左右方向（第２方向）のそれぞれの長さは、０．２ｍｍ以上１．０ｍｍ以下であることが好ましい。素子接合部材１０２ａの上下方向および左右方向のそれぞれの長さが０．２ｍｍ未満の場合、素子接合部材１０２ａが小さすぎて、素子接合部材１０２ａを配置する際の作業性が悪くなるおそれがある。一方、素子接合部材１０２ａの上下方向および左右方向のそれぞれの長さが１．０ｍｍを超える場合、素子接合部材１０２ａが大きすぎて、１つの素子接合部材１０２ａにおける有機溶剤の揮発量のばらつきが増大するおそれがある。リードフレーム接合部材１０２ｂの図２における上下方向（第１方向）および左右方向（第２方向）のそれぞれの長さも、素子接合部材１０２ａと同様の理由から、０．２ｍｍ以上１．０ｍｍ以下であることが好ましい。また、図２における上下方向に並ぶ素子接合部材１０２ａの間隔は、左右方向に並ぶ素子接合部材１０２ａの間隔と異なっていてもよい。
　互いに隣接する素子接合部材１０２ａ同士の間隔は、０．１ｍｍ以上１．０ｍｍ以下であることが好ましい。素子接合部材１０２ａ同士の間隔が０．１ｍｍ未満の場合、素子接合部材１０２ａ同士が近くなりすぎて、素子接合部材１０２ａの有機溶剤が揮発しにくくなるおそれがある。一方、素子接合部材１０２ａ同士の間隔が１．０ｍｍを超える場合、図２に示す個数と同じ個数の素子接合部材１０２ａを配置するためには、各素子接合部材１０２ａの面積を小さくする必要がある。このため、各素子接合部材１０２ａの接合強度が低下するおそれがある。互いに隣接するリードフレーム接合部材１０２ｂの間隔も、素子接合部材１０２ａと同様の理由から、０．１ｍｍ以上１．０ｍｍ以下であることが好ましい。
＜半導体モジュールの製造方法＞
　次に、半導体モジュール１００の製造方法について説明する。図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｆは、図２のIII－III線に沿う断面で見た半導体モジュールの製造方法の説明図である。図４は、焼結性接合材塗布後の状態を示す平面図である。
　まず、図３Ａに示すように、金属伝熱板１０３ａ、絶縁基板１０３ｂ、金属放熱板１０３ｃで構成された基板部材１０３を準備する。
　次に、図３Ｂに示すように、焼結性接合材１１２を、金属伝熱板１０３ａ上における素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂの配置位置に塗布する。焼結性接合材１１２は、有機物からなる表面保護膜を持ったナノ粒子を有機溶剤に分散させてペースト状にしたものである焼結性金属ナノ接合材である。
　焼結性接合材１１２を構成するナノ粒子の表面には、ナノ粒子の凝集および反応を防ぐために、安定化剤が吸着されている。さらに、焼結性接合材１１２は、半導体素子１０１の裏面電極への塗布性（つまり印刷性）の向上と、焼結前に部品を保持するタック性の向上のため、有機溶剤を添加することによりペースト化されている。このペースト化された焼結性接合材１１２は、銀などの金属からなるナノ粒子を約９０重量パーセント含有し、残部として、カルベオール、あるいはペリリルアルコールなどの有機溶剤と、アミン化合物などの安定化剤を含有している。焼結性接合材１１２は、加熱されると、有機殻が分解してナノ粒子の低温焼結機能が発現する。接合温度が所定時間、保持されることで、ナノ粒子同士の焼結とともに、ナノ粒子の被接合材への接合も進行し、最終的にバルク化した金属焼結層を介して金属同士の接合が達成される。
　焼結性接合材１１２の塗布は、例えば、メタルマスクとスキージを用いた一般的なマスク印刷法で行う。メタルマスクには、焼結性接合材１１２を塗布する領域に均一なサイズの開口が形成されている。メタルマスク上に焼結性接合材１１２を塗布してスキージでかきとることで、金属伝熱板１０３ａ上の所望の位置に、所望のサイズおよび厚みの焼結性接合材１１２が塗布される。例えば、開口が０．５ｍｍ×０．５ｍｍのサイズ、開口同士の間隔が０．２ｍｍ、厚さが１００μｍのメタルマスクを用いることにより、平面視のサイズが０．５ｍｍ×０．５ｍｍ程度であり、厚みが１００μｍ程度の焼結性接合材１１２が塗布される。
　焼結性接合材１１２の塗布が終了すると、図３Ｃに示すように、焼結性接合材１１２を予備乾燥し、焼結性接合材１１２に含まれる有機溶剤１１２ａを蒸発させることにより、焼結性接合材１１２を乾燥させる。予備乾燥は、５０℃以上７０℃以下程度の温度で、１分以上６０分以下程度行われる。
　焼結性接合材１１２の乾燥が終了すると、図３Ｄに示すように、半導体素子１０１およびリードフレーム１０６を焼結性接合材１１２の上に載せる。
　次に、図３Ｅに示すように、治具４００によって、半導体素子１０１およびリードフレーム１０６の上方から所望の焼結性接合材１１２の厚さになるように押さえつける。例えば、全ての焼結性接合材１１２の厚みが５０μｍ程度になるように、焼結性接合材１１２を押さえつける。
　次に、焼結性接合材１１２を治具４００で押えつけた状態で、半導体素子１０１、焼結性接合材１１２および基板部材１０３を２５０℃以上３１０℃以下の温度で、３０分以上２４０分以下かけて加熱し、焼結性接合材１１２を焼結させることにより、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂを形成する。
　次に、図３Ｆに示すように、半導体素子１０１、素子接合部材１０２ａ、リードフレーム接合部材１０２ｂおよび基板部材１０３を冷却した後、治具４００を取り外す。その後、周知の方法を用いて、放熱部材１０４によって金属放熱板１０３ｃとヒートシンク１０５とを接合し、半導体モジュール１００が完成する。
＜第１実施形態の効果＞
　金属伝熱板１０３ａ上に配置する素子接合部材１０２ａとリードフレーム接合部材１０２ｂとが同じ形状であるため、全ての焼結性接合材１１２における予備乾燥時の有機溶剤の減少速度（所定時間予備乾燥した後の有機溶剤の残留量）を均一にすることができ、予備乾燥後の焼結性接合材１１２の乾燥状態のばらつきを抑制することができる。その結果、予備乾燥後の焼結性接合材１１２の乾燥状態に起因する、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂにおける亀裂の発生を抑制することができる。したがって、半導体素子１０１およびリードフレーム１０６と基板部材１０３との接合不良を抑制できる半導体モジュール１００を提供することができる。さらには、半導体素子１０１およびリードフレーム１０６内のボイドが少なくなることから、半導体モジュール１００の放熱性を向上させることができる。
　ここで、本開示の半導体モジュール１００が上記効果を奏することができる理由について説明する。図４は、焼結性接合材塗布後の状態を示す平面図である。図５は、図４のV－V線に沿う断面図である。
　焼結性接合材１１２には、上述したように、電極にペーストを塗布する印刷性と、焼結前に部品を保持するタック性とを確保するため、有機溶剤が添加されている。ただし、焼結開始時に焼結性接合材１１２内に残留する有機溶剤は、ボイド発生の要因となる。よって、焼結前の予備乾燥によってあらかじめ有機溶剤の含有量を少なくしておくことが必要である。そのため、図３Ｃに示される予備乾燥工程が行われる。焼結後に焼結性接合材１１２内に発生するボイドをできるだけ低減するためには、予備乾燥において、焼結性接合材１１２のタック力が必要最低限度になるまで、焼結性接合材１１２に含まれる有機溶剤１１２ａを揮発させることが重要である。
　この予備乾燥が行われるとき、図５に示されるように、有機溶剤１１２ａは、焼結性接合材１１２の内部を移動しながら焼結性接合材１１２の上面と側面のそれぞれから外側へ揮発する。このため、焼結性接合材１１２のサイズが大きいほど、内部から側面へ向かう方向への移動距離が長くなり、有機溶剤１１２ａが揮発しにくくなる。したがって、金属伝熱板１０３ａ上に配置された焼結性接合材１１２の平面視のサイズが、例えば、その上に配置される部材の大きさまたは種類に応じて、互いに異なる場合、次のような問題が生じる。すなわち、予備乾燥後に焼結性接合材１１２の内部に残留する有機溶剤１１２ａの量、つまり、焼結性接合材１１２の乾燥状態にばらつきが生じやすくなる。
　一方、本第１実施形態では、図４および図５に示されるように、金属伝熱板１０３ａ上の焼結性接合材１１２は、その上に配置される部材の大きさおよび種類に関わらず、所定の間隔で配置された平面視が同じサイズの小片形状に形成されている。具体的には、半導体素子１０１が接合される一点鎖線で示す素子接合領域１０３ｄ、および、リードフレーム１０６が接合される一点鎖線で示すリードフレーム接合領域１０３ｅは、それぞれ平面視のサイズが異なるが、素子接合領域１０３ｄおよびリードフレーム接合領域１０３ｅにおいて、平面視が同じサイズの小片形状の焼結性接合材１１２が所定の間隔で配置されている。よって、予備乾燥時に各焼結性接合材１１２から有機溶剤１１２ａが減少する速度（単位時間あたりの減少量）、および、各焼結性接合材１１２からの最終的な減少量つまり各焼結性接合材１１２に残留する有機溶剤１１２ａの量を均一にすることができる。すなわち、予備乾燥後の焼結性接合材１１２の乾燥状態のばらつきを低減することが可能となる。したがって、予備乾燥後の焼結性接合材１１２の乾燥状態に起因する、素子接合部材１０２ａおよびリードフレーム接合部材１０２ｂにおける亀裂の発生を抑制することができ、半導体素子１０１およびリードフレーム１０６と基板部材１０３との接合不良を抑制することができる。
　なお、均等な形状の焼結性接合材１１２の配置は、図４に示されるような、均等な間隔での配置には限られない。焼結性接合材１１２同士の間隔は、金属伝熱板１０３ａの回路パターン、所望の熱抵抗に応じて適宜選択することが可能である。また、素子接合部材１０２ａを平面視で半導体素子１０１よりも小さい正方形の小片形状に形成したが、平面視で半導体素子１０１とほぼ同じ四角形状に形成してもよい。また、焼結性接合材１１２は平面視が全く同じサイズの小片形状でなくともよく、同体積の小片形状でもよい。
［第２実施形態］
　以下、本開示の第２実施形態について説明する。なお、第１実施形態と同じ構成については、同一名称および同一符号を付し、説明を省略するか、簡略にする。
＜半導体モジュールの構造＞
　まず、第２実施形態の半導体モジュールの構造について説明する。図６は、半導体モジュールの縦断面図である。
　図６に示すように、半導体モジュール２００は、半導体素子１０１と、素子接合部材２０２と、基板部材１０３と、放熱部材１０４と、ヒートシンク１０５とを備える。なお、図６では、半導体素子１０１の電源端子および信号端子の図示を省略している。
　半導体素子１０１の下面には、図示されない電極が形成されている。この電極は、半導体素子１０１が素子接合部材２０２に強固に接合するように、ニッケルメッキおよび金メッキからなるメタライズ層によって構成されている。なお、本第２実施形態では、半導体モジュール２００は、１個の半導体素子１０１を備えるが、半導体モジュール２００は、複数個の半導体素子１０１を備えてもよい。
　素子接合部材２０２は、焼結性接合材が焼結されることにより形成される。素子接合部材２０２には、ナノ粒子が焼結することで構成された焼結金属が含まれる。焼結金属の主成分を銀にすることにより、素子接合部材２０２の熱伝導性を高めることができる。また、焼結金属の主成分を銅にすることにより、素子接合部材２０２の熱伝導性を高めることができるとともに、銀を適用する場合よりもコストを低くすることができる。さらに、焼結金属の主成分をニッケルにすることにより、素子接合部材２０２の機械的な強度を高めることができる。また、焼結金属の主成分を金にすることにより、素子接合部材２０２の弾性変形による応力の吸収性を高めることができる。金属粒子をナメートルノサイズまで微粒子化すると、粒子表面に占める表面エネルギーの高い原子の割合が増大する。また、粒子サイズが小さくなると、融点が低くなるため、バルクでの融点よりも非常に低い温度で焼結することが可能となる。素子接合部材２０２は、半導体素子１０１と基板部材１０３とを接合する。素子接合部材２０２の詳細な構成については後述する。
　基板部材１０３の金属伝熱板１０３ａには、素子接合部材２０２により半導体素子１０１が接合されている。また、金属伝熱板１０３ａは、図示されないワイヤーにより半導体素子１０１の上面の電極に接続されている。また、金属伝熱板１０３ａは、図示されないリードフレームと接合されている。リードフレームを介して、半導体素子１０１への電力の供給および半導体素子１０１と外部装置との通信が行われる。金属伝熱板１０３ａには、金属伝熱板１０３ａが素子接合部材２０２に強固に接合するように、図示されないメタライズ層が形成されている。
　放熱部材１０４は、半導体素子１０１が発する熱を周囲に広く伝えることにより、半導体素子１０１の温度上昇に起因する半導体モジュール２００の誤動作および破壊を防止する。
　次に、素子接合部材２０２の詳細な構成について説明する。図７は、半導体モジュールの素子接合部材の形状を示す平面図である。
　図７に示すように、素子接合部材２０２は、平面視で半導体素子１０１とほぼ同じ四角形状に形成されている。素子接合部材２０２は、平面視で、図７における上下方向に４個ずつ、左右方向に４個ずつ並んだ計１６個の円の一部が重なった形状に形成されている。素子接合部材２０２には、切り欠き２０２ａと、貫通孔２０２ｂとが形成されている。
　切り欠き２０２ａは、半導体素子１０１と基板部材１０３との間に形成されている。切り欠き２０２ａは、半導体素子１０１の４つの各辺に沿って、３個ずつ等間隔で形成されている。切り欠き２０２ａは、等辺が円弧状の略二等辺三角形状に形成されている。切り欠き２０２ａによって、素子接合部材２０２の外周は、複数の円弧が繋がった形状になっている。貫通孔２０２ｂは、半導体素子１０１と基板部材１０３との間に形成されている。貫通孔２０２ｂは、切り欠き２０２ａにつながらないように形成されている。貫通孔２０２ｂは、図７の上下方向に並ぶ切り欠き２０２ａを結ぶ直線上に、３個ずつ等間隔で形成されている。貫通孔２０２ｂは、４辺が円弧状の略正方形状に形成されている。なお、切り欠き２０２ａおよび貫通孔２０２ｂのうち少なくとも一方は、平面視における半導体素子１０１の外側に形成されてもよい。また、貫通孔２０２ｂは、切り欠き２０２ａにつながっていてもよい。
　切り欠き２０２ａは、底辺の長さが０．２ｍｍ以上７ｍｍ以下、等辺の長さが１ｍｍ以上５ｍｍ以下であることが好ましい。貫通孔２０２ｂは、各辺の長さが０．１ｍｍ以上３．５ｍｍ以下であることが好ましい。なお、本第２実施形態においては、１２個の切り欠き２０２ａは互いに同じ形状に形成されているが、これらの切り欠き２０２ａの１つ以上が、他の切り欠き２０２ａと異なる形状に形成されてもよい。また、本第２実施形態においては、９個の貫通孔２０２ｂは互いに同じ形状に形成されているが、これらの貫通孔２０２ｂの１つ以上が、他の貫通孔２０２ｂと異なる形状に形成されてもよい。素子接合部材２０２の形状は、金属伝熱板１０３ａの回路パターンおよび所望の熱抵抗に応じて適宜選択することが可能である。
＜半導体モジュールの製造方法＞
　次に、第２実施形態に係る半導体モジュール２００の製造方法について説明する。図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、図８Ｅは、半導体モジュールの製造方法の説明図である。図９は、焼結性接合材塗布後の状態を示す平面図である。
　まず、図８Ａに示すように、金属伝熱板１０３ａ、絶縁基板１０３ｂ、金属放熱板１０３ｃで構成された基板部材１０３を準備する。
　次に、図８Ｂに示すように、焼結性接合材１１２を、金属伝熱板１０３ａの一方の主面上に塗布する。
　このとき、図９における上下方向に４個ずつ、左右方向に４個ずつ並ぶ計１６個の四角形状に焼結性接合材１１２をそれぞれ塗布する。つまり、所定のサイズの複数の小片が所定の間隔を空けて配置されるように、焼結性接合材１１２を塗布する。小片は、一辺が０．５ｍｍ以上５ｍｍ以下の四角形であることが好ましく、一辺が０．５ｍｍ以上２ｍｍ以下の四角形であることがより好ましい。また、隣り合う小片の間隔は、０．１ｍｍ以上０．３ｍｍ以下が好ましく、０．１ｍｍ以上０．２ｍｍ以下がより好ましい。なお、小片の形状は、正方形であってもよいし、長方形であってもよいし、円形または楕円形などであってもよい。
　焼結性接合材１１２は、メタルマスクとスキージを用いた一般的なマスク印刷法、またはディスペンサ塗布により、所定のサイズと厚みで金属伝熱板１０３ａ上に塗布される。塗布された焼結性接合材１１２の厚さは、１００μｍ程度である。
　焼結性接合材１１２の塗布が終了すると、図８Ｃに示すように、焼結性接合材１１２を予備乾燥し、焼結性接合材１１２に含まれる有機溶剤１１２ａを蒸発させることにより、焼結性接合材１１２を乾燥させる。予備乾燥は、５０℃以上７０℃以下程度の温度で、１分以上６０分以下程度行われる。なお、焼結性接合材１１２が比較的少量の有機溶剤１１２ａを含有し、かつ、十分な塗布性およびタック性を備える場合は、予備乾燥を行わなくてもよい。
　焼結性接合材１１２の乾燥が終了すると、図８Ｄに示すように、半導体素子１０１を焼結性接合材１１２の上に載せ、治具５００によって、半導体素子１０１の上方から所望の焼結性接合材１１２の厚さになるように押さえつける。この焼結性接合材１１２の押さえつけによって、図９に示す小片形状の焼結性接合材１１２が広がり、互いに隣接する小片同士が連結されることにより、１つの島状になる。なお、本第２実施形態において、「島状」とは、円形、楕円形または多角形と見なせる形状を意味する。その結果、焼結性接合材１１２は、図７に示すような切り欠き２０２ａおよび貫通孔２０２ｂが形成された半導体モジュール２００の素子接合部材２０２と同じ形状になる。
　次に、焼結性接合材１１２を治具５００で押えつけた状態で、半導体素子１０１、焼結性接合材１１２および基板部材１０３を２５０℃以上３１０℃以下の温度で、３０分以上２４０分以下かけて加熱し、焼結性接合材１１２を焼結させることにより、素子接合部材２０２を形成する。
　次に、図８Ｅに示すように、半導体素子１０１、素子接合部材２０２および基板部材１０３を冷却した後、治具５００を取り外す。その後、周知の方法を用いて、放熱部材１０４によって金属放熱板１０３ｃとヒートシンク１０５とを接合し、半導体モジュール２００が完成する。
＜第２実施形態の効果＞
　所定間隔で互いに離れて配置された複数の小片形状の焼結性接合材１１２を、治具５００で押さえつけて連結することにより１つの島状にしてから焼結する。ここで、複数の小片形状の状態で焼結性接合材１１２を焼結すると、半導体素子１０１の周辺部下方の焼結性接合材１１２に含まれる有機溶剤１１２ａの方が、中央部下方の焼結性接合材１１２に含まれる有機溶剤１１２ａよりも速く減少するため、周辺部下方に形成された素子接合部材に亀裂が発生するおそれがある。第２実施形態のように、複数の小片形状の焼結性接合材１１２を１つの島状にしてから焼結することにより、焼結性接合材１１２全体における有機溶剤１１２ａの減少速度を均一にすることができ、素子接合部材２０２の亀裂の発生を抑制することができる。したがって、半導体素子１０１と基板部材１０３との接合不良が抑制された半導体モジュール２００を提供することができる。なお、複数の小片形状の焼結性接合材１１２が互いに連結されて、１つにまとまれば、必ずしも島状の形状になっていなくても、焼結性接合材１１２全体における有機溶剤１１２ａの減少速度を均一にすることができる。よって、複数の小片形状の焼結性接合材１１２が互いに連結された後に呈する形状は、島状でなくてもよい。ただし、島状の形状とすることにより、焼結性接合材１１２全体における有機溶剤１１２ａの減少速度をより均一にすることができる。
　また、焼結性接合材１１２を焼結する前に、焼結性接合材１１２を予備乾燥するため、個々の焼結性接合材１１２の有機溶剤１１２ａの減少量を均一にすることができ、焼結前の乾燥状態を均一にすることができる。
　また、複数の小片形状の焼結性接合材１１２を押さえつけて連結させることにより、１つの島状の焼結性接合材１１２を形成するため、１つの小片形状の焼結性接合材１１２を押さえつける場合と比べて、半導体素子１０１の隅部近傍まで、焼結性接合材１１２を広げることができる。さらに、複数の小片形状の接合部が離れたままである場合と比べて。素子接合部材２０２と半導体素子１０１および基板部材１０３との接触面積を大きくすることができる。したがって、素子接合部材２０２と半導体素子１０１および基板部材１０３との接触面積を大きくすることができ、半導体素子１０１の放熱性を向上させることができる。
［第３実施形態］
　次に、本開示の第３実施形態について説明する。
＜半導体モジュールの構造＞
　まず、第３実施形態に係る半導体モジュールの構造について説明する。図１０は、半導体モジュールの素子接合部材の形状を示す平面図である。
　図１０に示すように、第３実施形態に係る半導体モジュール３００は、素子接合部材３０２に貫通孔２０２ｂが形成されていない点で、第２実施形態の半導体モジュール２００と異なり、それ以外の構造は、半導体モジュール２００と同じである。本第３実施形態においても、１２個の切り欠き２０２ａは互いに同じ形状に形成されているが、これらの切り欠き２０２ａの１つ以上が、他の切り欠き２０２ａと異なる形状に形成されてもよい。素子接合部材３０２の形状は、金属伝熱板１０３ａの回路パターン、所望の熱抵抗に応じて適宜選択することが可能である。
＜半導体モジュールの製造方法＞
　次に、第３実施形態に係る半導体モジュールの製造方法について説明する。なお、第２実施形態と同じ工程については説明を簡略化する。
　まず、図８Ａ～図８Ｂに示す工程を行う。この後に行う工程を、第２実施形態で行った工程の条件を変更することにより、素子接合部材３０２を形成する。このような素子接合部材３０２の形成方法としては、以下の２つを用いることができる。
　１つ目の形成方法では、図８Ｃに示す予備乾燥を第２実施形態と同じ条件で行った後、図８Ｄに示す治具５００により焼結性接合材１１２を押さえつける工程の条件が第２実施形態の条件から変更される。具体的には、焼結性接合材１１２の厚さが第２実施形態よりも薄くなるように、焼結性接合材１１２を押さえつける。このような押さえつけにより、小片形状の焼結性接合材１１２の広がりが第２実施形態における広がりよりも大きくなり、切り欠き２０２ａが存在する一方で、貫通孔２０２ｂが存在しない素子接合部材３０２と同じ形状になる。その後、第２実施形態と同様の条件で焼結が行われることにより、第３実施形態の素子接合部材３０２が形成される。
　２つ目の形成方法では、図８Ｃに示す予備乾燥の条件が第２実施形態の条件から変更される。具体的には、有機溶剤１１２ａの蒸発量が第２実施形態における蒸発量よりも少なくなるように、つまり有機溶剤１１２ａの残量が第２実施形態における残量よりも多くなるように、予備乾燥を行う。次に、第２実施形態と同じ条件で、図８Ｄに示す治具５００により焼結性接合材１１２を押さえつける工程を行う。この押さえつけにより、焼結性接合材１１２は、図７に示すような切り欠き２０２ａおよび貫通孔２０２ｂが形成された素子接合部材２０２と同じ形状になる。この後、第２実施形態と同様の条件で焼結を行う。この焼結により、第２実施形態よりも焼結性接合材１１２からの有機溶剤１１２ａの蒸発量が多くなり、焼結後に形成される素子接合部材３０２の厚さが第２実施形態の素子接合部材２０２よりも薄くなるとともに、この薄くなる過程で貫通孔２０２ｂに相当する部分がなくなる。その結果、第３実施形態の素子接合部材３０２が形成される。
　素子接合部材３０２が形成された後、図８Ｅに示す工程以降の工程を第２実施形態と同じ条件で行うことにより、半導体モジュール３００が完成する。
＜第３実施形態の効果＞
　第３実施形態によれば、第２実施形態と同様に、半導体素子１０１と基板部材１０３との接合不良を抑制できる半導体モジュール３００を提供することができる。素子接合部材３０２に貫通孔２０２ｂが形成されていないので、第２実施形態の半導体モジュール２００と比較して、素子接合部材３０２と半導体素子１０１および基板部材１０３との接合面積を大きくすることができ、半導体素子１０１の放熱性をさらに向上させることができる。
［第２，第３実施形態のまとめ］
　（１）本開示の半導体モジュールは、半導体素子と、基板部材と、前記半導体素子と前記基板部材を接合し、焼結金属を含んで構成された素子接合部材とを備え、前記素子接合部材の外周には、切り欠きが形成されている。
　（２）前記切り欠きは、前記半導体素子と前記基板部材との間に形成されている、上記（１）に記載の半導体モジュール。
　（３）前記素子接合部材には、貫通孔が形成されている、上記（１）または（２）に記載の半導体モジュール。
　（４）前記貫通孔は、前記半導体素子と前記基板部材との間に形成されている、上記（３）に記載の半導体モジュール。
　（５）前記貫通孔は、前記切り欠きにつながらないように形成されている、上記（３）または（４）に記載の半導体モジュール。
　（６）前記焼結金属は、ナノメートルサイズの金属粒子が焼結することで構成されている、上記（１）から（５）のいずれか一つに記載の半導体モジュール。
　（７）前記半導体素子は、パワー半導体素子である、上記（１）から（６）のいずれか一つに記載の半導体モジュール。
　（８）本開示の半導体モジュールの製造方法は、基板部材の主面上に焼結性接合材を互いに離れた複数の小片状に塗布し、前記焼結性接合材の上に半導体素子を載せ、前記半導体素子を前記基板部材に向けて押しつけて、前記焼結性接合材を広げることにより、前記焼結性接合材を互いに連結させ、連結した前記焼結性接合材を焼結させて、素子接合部材を形成する。
　（９）前記焼結性接合材を予備乾燥してから、前記焼結性接合材の上に前記半導体素子を載せる、上記（８）に記載の半導体モジュールの製造方法。
　（１０）連結した前記焼結性接合材は、外周部分に複数の切り欠き形状を有する、上記（８）または（９）に記載の半導体モジュールの製造方法。
［第２，第３実施形態の変形例］
　本開示は、これまでに説明した実施の形態に示されたものに限られないことはいうまでもなく、その趣旨を逸脱しない範囲内で、種々の変形を加えることができる。
　例えば、半導体素子１０１の電源端子への電源の接続および信号端子への信号の送信ためのリードフレームと、金属伝熱板１０３ａの回路パターンとの接合に、素子接合部材２０２，３０２と同様の素子接合部材を用いてもよい。また、素子接合部材２０２，３０２を形成するための材料として、はんだ又はＳｎ基合金などを用いてもよい。さらに、素子接合部材２０２，３０２に、銀、銅、ニッケルまたは金などの金属を主成分とするマイクロメートルサイズの粒子が焼結することで構成された焼結金属が含まれるようにしてもよい。
　２０２１年４月３０日出願の特願２０２１－０７７５９６の日本出願、及び、２０２１年４月３０日出願の特願２０２１－０７７６２３の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。
　本開示は、半導体モジュールおよび半導体モジュールの製造方法に適用できる。
　１００，２００，３００　半導体モジュール
　１０１　半導体素子
　１０２　接合部
　１０２ａ　素子接合部材
　１０２ｂ　リードフレーム接合部材
　１０３　基板部材
　１０３ａ　金属伝熱板
　１０３ｂ　絶縁基板
　１０３ｃ　金属放熱板
　１０３ｄ　素子接合領域
　１０３ｅ　リードフレーム接合領域
　１０４　放熱部材
　１０５　ヒートシンク
　１０６　リードフレーム
　１１２　焼結性接合材
　１１２ａ　有機溶剤
　２０２，３０２　素子接合部材
　２０２ａ　切り欠き
　２０２ｂ　貫通孔
　４００，５００　治具

Claims (7)

  1. 　半導体素子と、
    　焼結金属を含んで構成された接合部と、
    　基板部材と、
    　リードフレームと、を備え、
    　前記接合部は、
    　前記半導体素子と前記基板部材の主面を接合する少なくとも１つの素子接合部材と、
    　リードフレームと前記基板部材の前記主面を接合し、前記素子接合部材と同体積の小片形状の少なくとも１つのリードフレーム接合部材と、を備える、
    　半導体モジュール。
  2. 　前記焼結金属は、ナノメートルサイズの金属粒子が焼結されることにより構成された、
    　請求項１に記載の半導体モジュール。
  3. 　前記焼結金属は、銀、銅、ニッケル、または、金を主成分とする、
    　請求項１または２に記載の半導体モジュール。
  4. 　前記半導体素子は、パワー半導体素子である、
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  5. 　前記素子接合部材および前記リードフレーム接合部材は、前記主面側から見た場合の第１方向の長さが０．２ｍｍ以上１．０ｍｍ以下、かつ、前記第１方向と直交する第２方向の長さが０．２ｍｍ以上１．０ｍｍ以下である、
    　請求項１から４のいずれか一項に記載の半導体モジュール。
  6. 　前記少なくとも１つの素子接合部材は複数の素子接合部材を備え、
    　前記少なくとも１つのリードフレーム接合部材は複数のリードフレーム接合部材を備え、
    　互いに隣接する前記複数の素子接合部材同士の間隔、および、互いに隣接する前記複数のリードフレーム接合部材同士の間隔のうち少なくとも一方の間隔は、０．１ｍｍ以上１．０ｍｍ以下である、
    　請求項１から５のいずれか一項に記載の半導体モジュール。
  7. 　基板部材の主面上の互いに異なる複数の位置に、体積が互いに同じ形状になるように、焼結性接合材を塗布し、
    　前記焼結性接合材を予備乾燥し、
    　前記主面上に塗布された一部の前記焼結性接合材の上に半導体素子を載せるとともに、他の一部の前記焼結性接合材の上にリードフレームを載せ、
    　前記焼結性接合材を焼結させて、前記半導体素子と前記基板部材を接合し、前記リードフレームと前記基板部材を接合する、
    　半導体モジュールの製造方法。
PCT/JP2022/018722 2021-04-30 2022-04-25 半導体モジュールおよび半導体モジュールの製造方法 WO2022230806A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280031413.9A CN117223093A (zh) 2021-04-30 2022-04-25 半导体模块及半导体模块的制造方法
JP2023517507A JPWO2022230806A1 (ja) 2021-04-30 2022-04-25
US18/555,670 US20240213207A1 (en) 2021-04-30 2022-04-25 Semiconductor module and method for manufacturing semiconductor module
EP22795719.8A EP4333029A1 (en) 2021-04-30 2022-04-25 Semiconductor module and method for manufacturing semiconductor module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021077596 2021-04-30
JP2021-077596 2021-04-30
JP2021077623 2021-04-30
JP2021-077623 2021-04-30

Publications (1)

Publication Number Publication Date
WO2022230806A1 true WO2022230806A1 (ja) 2022-11-03

Family

ID=83847316

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/018722 WO2022230806A1 (ja) 2021-04-30 2022-04-25 半導体モジュールおよび半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US20240213207A1 (ja)
EP (1) EP4333029A1 (ja)
JP (1) JPWO2022230806A1 (ja)
WO (1) WO2022230806A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195724A (ja) * 2017-05-18 2018-12-06 三菱電機株式会社 パワーモジュールおよびその製造方法ならびに電力変換装置
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2019186457A (ja) * 2018-04-13 2019-10-24 三菱電機株式会社 パワーモジュール及びその製造方法
JP2020044480A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 部材接続方法及び接続体
JP2021077623A (ja) 2019-11-08 2021-05-20 郭根松 組み合わせ型のｌｅｄ街灯台座
JP2021077596A (ja) 2019-11-13 2021-05-20 株式会社豊田自動織機 リチウムイオン二次電池の充電方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195724A (ja) * 2017-05-18 2018-12-06 三菱電機株式会社 パワーモジュールおよびその製造方法ならびに電力変換装置
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2019186457A (ja) * 2018-04-13 2019-10-24 三菱電機株式会社 パワーモジュール及びその製造方法
JP2020044480A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 部材接続方法及び接続体
JP2021077623A (ja) 2019-11-08 2021-05-20 郭根松 組み合わせ型のｌｅｄ街灯台座
JP2021077596A (ja) 2019-11-13 2021-05-20 株式会社豊田自動織機 リチウムイオン二次電池の充電方法

Also Published As

Publication number Publication date
JPWO2022230806A1 (ja) 2022-11-03
EP4333029A1 (en) 2024-03-06
US20240213207A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US7682875B2 (en) Method for fabricating a module including a sintered joint
JP3971568B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2012033559A (ja) 半導体装置
JP6147176B2 (ja) 半導体素子の基板への接合方法
CN104205328A (zh) 半导体装置及其制造方法
JP6643975B2 (ja) 半導体装置の製造方法
JP6129107B2 (ja) 電力用半導体装置、および電力用半導体装置の製造方法
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
JP6399906B2 (ja) パワーモジュール
KR20200068285A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP5664028B2 (ja) 電子装置の製造方法
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
WO2019163145A1 (ja) 半導体装置の製造方法
WO2022230806A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2003289129A (ja) 半導体装置
JP6801501B2 (ja) 絶縁回路基板の製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2004363220A (ja) 実装構造体の製造方法及び接続体
WO2013021983A1 (ja) 半導体装置及びその製造方法
CN117223093A (zh) 半导体模块及半导体模块的制造方法
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2014053406A (ja) 半導体装置およびその製造方法
JP6387048B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22795719

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023517507

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18555670

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280031413.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022795719

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022795719

Country of ref document: EP

Effective date: 20231130

NENP Non-entry into the national phase

Ref country code: DE