WO2022202387A1 - Ｉ／ｏユニット - Google Patents

Ｉ／ｏユニット Download PDF

Info

Publication number
WO2022202387A1
WO2022202387A1 PCT/JP2022/010774 JP2022010774W WO2022202387A1 WO 2022202387 A1 WO2022202387 A1 WO 2022202387A1 JP 2022010774 W JP2022010774 W JP 2022010774W WO 2022202387 A1 WO2022202387 A1 WO 2022202387A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
processing circuit
master
slave processing
redundant
Prior art date
Application number
PCT/JP2022/010774
Other languages
English (en)
French (fr)
Inventor
佐伯正博
桑畑眞一
Original Assignee
ファナック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファナック株式会社 filed Critical ファナック株式会社
Priority to US18/283,508 priority Critical patent/US20240160589A1/en
Priority to JP2023509007A priority patent/JPWO2022202387A1/ja
Priority to EP22775179.9A priority patent/EP4318146A1/en
Priority to CN202280021422.XA priority patent/CN116997868A/zh
Publication of WO2022202387A1 publication Critical patent/WO2022202387A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/12—Plc mp multi processor system
    • G05B2219/1215—Master slave system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling

Definitions

  • the present invention relates to an I/O unit that connects a master unit and a device and transmits signals between the master unit and the device.
  • Japanese Patent Application Laid-Open No. 2016-110460 discloses a programmable logic controller system.
  • This programmable logic controller system comprises a basic unit serving as a master, a plurality of expansion units (I/O units) serving as slaves, and a device to be controlled.
  • the base unit sends and receives signals to the controlled device through the expansion unit.
  • a plurality of expansion units are daisy-chained with the master unit at the head.
  • a controlled device is, for example, a device such as a sensor or an actuator.
  • the master unit and multiple I/O units constitute a communication unit.
  • the master unit and the plurality of I/O units are arranged along a predetermined installation direction with the master unit at the head.
  • each of the master unit and the plurality of I/O units has a terminal.
  • the terminals of the master unit are connected to the terminals of the I/O units adjacent to the master unit.
  • the terminals of an I/O unit are connected to terminals of an adjacent master unit or to terminals of another I/O unit. Accordingly, the slave processing circuits of a plurality of I/O units can be connected in a daisy chain to the master processing circuit of the master unit without requiring a separate cable or the like.
  • safety-related equipment is often made redundant.
  • equipment related to machine operation is redundant for safety.
  • a device that detects the operation of an emergency stop button for stopping the machine is made redundant.
  • the communication unit which is composed of the master unit and a plurality of I/O units daisy-chained to the master unit, is also made redundant.
  • One of the redundant devices is connected to the I/O unit of one communication unit.
  • the other device is connected to the I/O unit of the other communication unit.
  • wires such as cables are used to connect devices and I/O units.
  • a device and an I/O unit are connected by wiring, it is difficult to know which I/O unit is the I/O unit paired with the redundant device. Therefore, when a device is made redundant, there is a possibility that an I/O unit other than the I/O unit that should be connected may be connected to the redundant device.
  • An object of the present invention is to solve the above-described problems.
  • An I/O unit is an I/O unit that connects a master unit and a device and transmits signals between the master unit and the device.
  • the master unit has two redundant master processing circuits.
  • the I/O unit includes a first slave processing circuit for inputting and outputting signals with one of the two redundant master processing circuits, and a signal input with the other of the two redundant master processing circuits. and a second slave processing circuit that outputs.
  • FIG. 1 is a diagram showing a communication system according to a reference example of the present invention.
  • FIG. 2 is a diagram representing a communication system according to an embodiment of the invention.
  • FIG. 3 is a diagram showing a communication system according to a modification of the invention.
  • FIG. 1 is a diagram showing a communication system 100 according to a reference example of the present invention.
  • the communication system 100 is a system that transmits signals between the control device Cont and the device Ins.
  • the device Ins is provided in a mechanical device 40 such as a machine tool or a robot.
  • the device Ins is either the output device Insa or the input device Insb.
  • the output device Insa is, for example, an actuator such as a switch.
  • the control device Cont sends a control signal to the output device Insa via the communication system 100 .
  • the input device Insb is, for example, a sensor that detects pressure, voltage, current, and the like.
  • the control device Cont acquires the detection signal output from the input device Insb via the communication system 100 .
  • the communication system 100 has a communication coupler unit 110a, a communication coupler unit 110b, multiple I/O units 120a, and multiple I/O units 120b.
  • the communication coupler unit 110a and the communication coupler unit 110b are connected in this order with the control device Cont in a daisy chain.
  • a plurality of I/O units 120a are daisy-chained to the communication coupler unit 110a.
  • a plurality of I/O units 120b are daisy-chained with the communication coupler unit 110b.
  • a plurality of devices Ins are connected to the plurality of I/O units 120a and 120b. In the example shown in FIG. 1, one device Ins is connected to one I/O unit 120a for simplicity of explanation.
  • reference numeral 110 is attached to the communication coupler unit.
  • I/O unit 120a and the I/O unit 120b are not distinguished in the following description, the I/O unit is denoted by reference numeral 120.
  • Each of the communication coupler unit (master unit) 110 a and the communication coupler unit (master unit) 110 b has a master processing circuit 32 .
  • Each of the I/O unit (slave unit) 120 a and the I/O unit (slave unit) 120 b has a slave processing circuit 34 and an interface 36 .
  • the slave processing circuit 34 is a processing circuit that inputs and outputs signals to and from the master processing circuit 32 .
  • Interface 36 transmits signals between slave processing circuit 34 and instrument Ins.
  • Each of the master processing circuit 32 and the slave processing circuit 34 is configured by a CPU (Central Processing Unit), ASIC (Application Specific Integrated Circuit), PLD (Programmable Logic Device), or FPGA (Field Programmable Logic Gate Array). may be
  • the communication coupler unit 110a and the communication coupler unit 110b are connected in a daisy chain by the main flow line La.
  • the communication coupler unit 110a and the master processing circuit 32 of the communication coupler unit 110b are connected to the controller Cont.
  • a plurality of I/O units 120a are connected in a daisy chain by a tributary line Lb1.
  • the slave processing circuits 34 of the plurality of I/O units 120a are connected to the master processing circuit 32 of the communication coupler unit 110a.
  • a plurality of I/O units 120b are connected in a daisy chain by a tributary line Lb2.
  • the slave processing circuits 34 of the plurality of I/O units 120b are connected to the master processing circuit 32 of the communication coupler unit 110b.
  • the control device Cont When the control device Cont sends a control signal to the device Ins, the control device Cont sends the control signal to the first (first) communication coupler unit 110a among the two communication coupler units 110 belonging to the main flow line La. Output. As a result, a control signal is input to the master processing circuit 32 of the communication coupler unit 110a.
  • the control signal includes address information of the I/O unit 120 (slave processing circuit 34) to which the device Ins is connected.
  • the master processing circuit 32 of the communication coupler unit 110a determines whether or not the address information indicates the I/O unit 120a belonging to the tributary line Lb1.
  • the master processing circuit 32 of the communication coupler unit 110a selects the first stage (first) I/O unit among the plurality of I/O units 120a. It outputs a control signal to the O unit 120a. As a result, the control signal is input to the slave processing circuit 34 of the first-stage I/O unit 120a.
  • the master processing circuit 32 of the communication coupler unit 110a outputs a control signal to the communication coupler unit 110b.
  • the control signal is input by the master processing circuit 32 of the communication coupler unit 110b to the slave processing circuit 34 of the first stage (first) I/O unit 120b among the plurality of I/O units 120b.
  • the control signal output by the control device Cont is input to either the slave processing circuit 34 belonging to the tributary line Lb1 or the slave processing circuit 34 belonging to the tributary line Lb2.
  • the slave processing circuit 34 to which the control signal is input determines whether or not the address information of the control signal indicates itself.
  • the slave processing circuit 34 outputs a control signal to the device Ins connected thereto.
  • the control signal is input to the device Ins.
  • the device Ins operates based on the input control signal.
  • the slave processing circuit 34 If the address information does not indicate itself, the slave processing circuit 34 outputs a control signal to the subsequent I/O unit 120 (slave processing circuit 34). For example, if the address information does not indicate itself, the first-stage slave processing circuit 34 of the tributary line Lb1 outputs a control signal to the second-stage slave processing circuit 34 of the tributary line Lb1. Thereby, the control signal is input to the slave processing circuit 34 indicated by the address information. When the address information included in the control signal indicates itself, the slave processing circuit 34 may output the control signal not only to the device Ins connected to itself, but also to the slave processing circuit 34 at the subsequent stage of itself. .
  • the communication coupler unit 110a when the address information included in the control signal indicates the I/O unit 120a, the communication coupler unit 110a outputs the control signal not only to the first-stage I/O unit 120a of the tributary line Lb1 but also to the communication coupler unit 110b. You can
  • the device Ins may output a signal to the slave processing circuit 34 of the I/O unit 120 connected to itself.
  • the slave processing circuit 34 of the I/O unit 120 adds address information indicating itself to the signal input from the device Ins connected thereto.
  • the slave processing circuit 34 receives the signal of the device Ins to which the address information is added, on the tributary line (the tributary line Lb1 or the tributary line Lb2) to the unit (the I/O unit 120 or the communication coupler unit) installed in the preceding stage of itself. 110).
  • the I/O unit 120 that receives the signal of the device Ins from the I/O unit 120 in the subsequent stage outputs the signal of the device Ins to the I/O unit 120 or the communication coupler unit 110 in the previous stage. Thereby, the signal of the device Ins is input to the communication coupler unit 110 .
  • the communication coupler unit 110 which receives the signal of the device Ins from the I/O unit 120, outputs the signal to the unit (the communication coupler unit 110 or the control device Cont) installed in the preceding stage of the main flow line La. Thereby, the signal of the device Ins is input to the control device Cont.
  • the equipment Ins related to the safety of the mechanical device 40 is often made redundant. That is, the equipment Ins related to the operation of the mechanical device 40 is made redundant for safety.
  • two output devices Insa are made redundant.
  • two input devices Insb are also made redundant.
  • Each of the two output devices Insa is, for example, an actuator involved in the movement of the mechanical device 40 .
  • An actuator involved in the operation of the mechanical device 40 is, for example, a switch that operates when a control signal (control signal) is input.
  • Each of the two input devices Insb is, for example, a sensor or the like related to the operation of the mechanical device 40 .
  • the sensor related to the operation of the mechanical device 40 is, for example, a detector that detects the operation of the emergency stop button P for stopping the mechanical device 40 and generates a detection signal.
  • the communication system 100 is also made redundant.
  • the two mutually redundant devices Ins input and output signals to and from different master processing circuits 32 .
  • one input device Insb of the two redundant input devices Insb is connected to the interface 36 of the I/O unit 120a belonging to the tributary line Lb1.
  • This input device Insb inputs and outputs signals to and from the master processing circuit 32 of the communication coupler unit 110a via the tributary line Lb1.
  • the other input device Insb of the two redundant input devices Insb is connected to the I/O unit 120b belonging to the tributary line Lb2.
  • This input device Insb inputs and outputs signals to and from the master processing circuit 32 of the communication coupler unit 110b via the tributary line Lb2.
  • the device Ins and the I/O unit 120 are connected by wiring such as a cable.
  • the communication system 100 includes multiple I/O units 120 . Therefore, as described above, it is difficult to know where the I/O unit 120 to be paired and connected with the redundant device Ins is located. Therefore, a redundant device Ins may be connected to an I/O unit 120 that is not paired with the device Ins.
  • a redundant device Ins may be connected to an I/O unit 120 that is not paired with the device Ins.
  • the installation location of the plurality of I/O units 120a connected to the tributary line Lb1 is far from the installation location of the plurality of I/O units 120b connected to the tributary line Lb2, erroneous connection is possible. sexuality is further enhanced.
  • the communication system 30 of the present embodiment has the following configuration. The description of the configuration similar to that shown in FIG. 1 will be omitted, and only the different portions will be described.
  • FIG. 2 is a diagram representing a communication system 30 according to an embodiment of the present invention. 2, the same components as in FIG. 1 are assigned the same reference numerals as in FIG. However, depending on whether the slave processing circuit 34 belongs to the tributary line Lb1 or the tributary line Lb2, the reference numeral of the slave processing circuit 34 is described as 34a or 34b. Similarly, the interface 36 is labeled 36a or 36b depending on whether the interface 36 belongs to the tributary line Lb1 or the tributary line Lb2.
  • the communication system 30 includes a communication coupler unit 50 and a plurality of I/O units 60. That is, the communication system 30 can be easily created by sequentially connecting a plurality of I/O units 60 having the same configuration to the rear stage of the communication coupler unit 50 .
  • the communication coupler unit 50 functions as a master unit for the I/O unit 60.
  • the communication coupler unit 50 has a master processing circuit 32a, a master processing circuit 32b, a power supply 52, a connector 54a, a connector 54b, a terminal 56a, a terminal 56b, and a housing 58.
  • the master processing circuit 32a and the master processing circuit 32b are made redundant.
  • the master processing circuit 32 a , the master processing circuit 32 b , the power supply 52 , the connector 54 a , the connector 54 b , the terminals 56 a and 56 b are housed in the housing 58 .
  • a power supply 52 supplies power to the master processing circuits 32a and 32b. Power supply 52 may also supply power to at least one of slave processing circuitry 34a, slave processing circuitry 34b, and interface 36a and interface 36b of I/O unit 60. FIG.
  • the connector 54a is a connector for connecting to the control device Cont provided in the previous stage or another communication coupler unit 50 provided in the previous stage.
  • the connector 54b is a connector for connecting with another communication coupler unit 50 provided in the subsequent stage.
  • the connectors 54a, 54b allow the communication coupler unit 50 to be daisy-chained to the controller Cont.
  • the terminals 56a and 56b are terminals for connecting with the I/O unit 60 provided in the subsequent stage.
  • the I/O unit 60 connected to the terminals 56a and 56b becomes the first-stage I/O unit 60(1).
  • the connector 54a is connected to the master processing circuit (first master processing circuit) 32a.
  • the master processing circuit 32a is connected to the terminal 56a. Accordingly, connector 54a is connected to terminal 56a via master processing circuit 32a.
  • the master processing circuit 32a is also connected to a master processing circuit (second master processing circuit) 32b.
  • the master processing circuit 32b is connected to the terminal 56b. Therefore, connector 54a is connected to terminal 56b via master processing circuit 32a and master processing circuit 32b.
  • the I/O unit 60 includes a slave processing circuit 34a, a slave processing circuit 34b, an interface 36a, an interface 36b, a terminal 62a, a terminal 62b, a terminal 64a, a terminal 64b, a connector 66a, and a connector 66b. , and a housing 68 .
  • the slave processing circuit 34a, the slave processing circuit 34b, the interface 36a, the interface 36b, the terminal 62a, the terminal 62b, the terminal 64a, the terminal 64b, the connector 66a, and the connector 66b are accommodated in the housing 68. be done.
  • Terminals 62a and 62b are terminals for connecting with the communication coupler unit 50 provided at the front stage or with another I/O unit 60 provided at the front stage.
  • Terminals 64a and 64b are terminals for connecting to other I/O units 60 provided at the rear stage.
  • Terminal 62a is connected to slave processing circuit (first slave processing circuit) 34a, and slave processing circuit 34a is connected to terminal 64a.
  • Terminal 62b is connected to slave processing circuit (second slave processing circuit) 34b, and slave processing circuit 34b is connected to terminal 64b.
  • the terminal 62a is connected to the terminal 56a of the communication coupler unit 50, and the terminal 62b is connected to the terminal 56b of the communication coupler unit 50.
  • the terminal 62a is connected to the terminal 64a of the other I/O unit 60, and the terminal 62b is connected to the terminal 64b of the other I/O unit 60. be done.
  • a plurality of slave processing circuits 34a are connected to the master processing circuit 32a by a daisy chain (tributary line Lb1). be done.
  • a plurality of slave processing circuits 34b are connected to the master processing circuit 32b via a daisy chain (tributary line Lb2).
  • the slave processing circuit 34a is connected to the connector 66a via the interface 36a.
  • Slave processing circuit 34b is connected to connector 66b via interface 36b.
  • Each of the connector 66a and the connector 66b is a connector for connecting the device Ins.
  • Slave processing circuitry 34a is connected to instrument Ins via interface 36a by connector 66a.
  • Slave processing circuitry 34b is connected to instrument Ins via interface 36b by connector 66b. That is, by connecting two redundant devices Ins to one I/O unit 60, the two devices Ins can be connected to different slave processing circuits 34 (34a, 34b).
  • the I/O unit 60 includes two redundant slave processing circuits 34a and 34b that can be connected to each of the two redundant devices Ins. have This clarifies the correspondence relationship between the two redundant devices Ins and the I/O units 60 paired with each of the two devices Ins, and the possibility of incorrect connection (wiring) between them. is reduced.
  • FIG. 3 is a diagram representing a communication system 30 according to a variant of the invention. A description of the same configuration as that shown in FIG. 2 will be omitted, and only different portions will be described.
  • an I/O unit 70 is arranged between the first-stage I/O unit 60 and the second-stage I/O unit 60 . It should be noted that the I/O units 60 and the like of the third and fourth stages may be connected after the I/O unit 60 of the second stage.
  • the I/O unit 70 has a slave processing circuit 34a, an interface 36a, and a connector 66a. However, unlike the I/O unit 60, the I/O unit 70 does not have the slave processing circuit 34b, the interface 36b, and the connector 66b.
  • the terminal 62a is connected to the terminal 64a via the slave processing circuit 34a by the tributary line Lb1.
  • the terminal 62b is directly connected to the terminal 64b by the tributary line Lb2 without going through the slave processing circuit 34a.
  • the device Ins connected to the I/O unit 70 is connected to the slave processing circuit 34a on the tributary line Lb1 side, and is not connected to the tributary line Lb2 side.
  • the I/O unit 60 can be used to connect two redundant devices Ins, while the I/O unit 70 (connector 66a) can be used to connect a single non-redundant device Insc.
  • the communication system 30 according to the modified example has an I/O unit 70 in addition to the I/O unit 60.
  • a single non-redundant device Ins (Insc) is connected to the I/O unit 70 . Therefore, the communication system 30 according to the modification can input/output signals to/from both the redundant device Ins and the non-redundant device Ins. Also, the correspondence relationship between the redundant device Ins and the I/O unit 60 and the correspondence relationship between the non-redundant device Ins and the I/O unit 70 are clarified. Therefore, the possibility of incorrect connection (wiring) between the redundant device Ins and the I/O unit 60 or connection between the non-redundant device Ins and the I/O unit 70 is reduced.
  • the slave processing circuit 34 of the I/O unit 70 is connected to the tributary line Lb1.
  • the slave processing circuit 34 of the I/O unit 70 may be connected to the tributary line Lb2.
  • the terminals 62a and 64a of the I/O unit 70 are directly connected without the slave processing circuit 34 intervening.
  • the terminal 62b and the terminal 64b are connected via the slave processing circuit . That is, the device Ins connected to the I/O unit 70 is connected to the slave processing circuit 34 (slave processing circuit 34b) belonging to the tributary line Lb2. In this case, the device Ins connected to the I/O unit 70 is not connected to the slave processing circuit 34 belonging to the tributary line Lb1.
  • the number of master processing circuits 32 in the communication coupler unit 50, the number of slave processing circuits 34 in the I/O unit 60, and the number of interfaces 36 are not particularly limited as long as they are the same.
  • the number of each of the master processing circuit 32 in the communication coupler unit 50, the slave processing circuit 34 in the I/O unit 60, and the interface 36 is two.
  • the number of each of the master processing circuit 32 in the communication coupler unit 50, the slave processing circuit 34 in the I/O unit 60, and the interface 36 may be three or more (three or more redundancy).
  • the I/O unit (60) connects the master unit (communication coupler unit 50) and equipment (Ins (Insa, Insb)), and transmits signals between the master unit and the equipment. /O unit.
  • the master unit has two redundant master processing circuits (master processing circuits 32a and 32b).
  • the I/O unit includes a first slave processing circuit (slave processing circuit 34a) for inputting and outputting signals with one of the two redundant master processing circuits, and the two redundant master processing circuits. and a second slave processing circuit (slave processing circuit 34b) for inputting/outputting signals with the other. Accordingly, by connecting the I/O unit between the master unit and the device, a redundant transmission path for transmitting two signals between the master unit and the device is easily formed. In addition, since two redundant devices can be connected to one I/O unit, connection errors between the I/O unit and the device can be reduced.
  • the I/O unit transmits signals between the two redundant master processing circuits and the two redundant devices.
  • the I/O unit includes a first interface (interface 36a) for inputting and outputting signals between the first slave processing circuit and one of the two redundant devices; It comprises a slave processing circuit and a second interface (interface 36b) for signal input/output between the other of the two redundant devices.
  • the I/O unit can relay two signals between the two redundant master processing circuits and the two redundant devices by the two slave processing circuits.
  • the I/O unit is one of the two master processing circuits of the first slave processing circuit and the master unit connected to the previous stage, or the other I/O unit connected to the previous stage.
  • a first post-stage terminal (terminal 64a) for connecting the unit to the first slave processing circuit, the second slave processing circuit, and the other I/O unit connected to the post-stage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Programmable Controllers (AREA)
  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

Ｉ／Ｏユニット（６０）は、マスターユニット（５０）と機器（Ｉｎｓ）との間で信号を伝送する。前記マスターユニットは、冗長化された２つのマスター処理回路（３２ａ、３２ｂ）を有する。前記Ｉ／Ｏユニットは、２つの前記マスター処理回路の一方と信号の入出力を行う第１のスレーブ処理回路（３４ａ）と、冗長化された２つの前記マスター処理回路の他方と信号の入出力を行う第２のスレーブ処理回路（３４ｂ）と、を備える。

Description

Ｉ／Ｏユニット
　本発明は、マスターユニットと機器とを接続し、マスターユニットと機器との間で信号を伝送するＩ／Ｏユニットに関する。
　特開２０１６－１１０４６０号公報には、プログラマブル・ロジック・コントローラシステムが開示されている。このプログラマブル・ロジック・コントローラシステムは、マスターとなる基本ユニットと、スレーブとなる複数の拡張ユニット（Ｉ／Ｏユニット）と、被制御装置とを備える。基本ユニットは、拡張ユニットを介して被制御装置に信号を送受信する。複数の拡張ユニットは、マスターユニットを先頭にしてデイジーチェーン接続されている。被制御装置は例えばセンサ、アクチュエータ等の機器である。
　マスターユニットと、複数のＩ／Ｏユニットとは、通信ユニットを構成する。この通信ユニットにおいて、マスターユニットと複数のＩ／Ｏユニットとは、マスターユニットを先頭にして所定の設置方向に沿って並べられる。また、マスターユニットと複数のＩ／Ｏユニットとの各々は、端子を備える。マスターユニットの端子は、マスターユニットに隣り合うＩ／Ｏユニットの端子に接続される。Ｉ／Ｏユニットの端子は、隣り合うマスターユニットの端子、または別のＩ／Ｏユニットの端子に接続される。これにより、ケーブル等を別途必要とすることなく、マスターユニットのマスター処理回路に複数のＩ／Ｏユニットのスレーブ処理回路をデイジーチェーンで接続することができる。
　ここで、安全性に関わる機器は、冗長化されることが多い。つまり、工作機械またはロボット等の機械に設けられる機器は、機械の動作に関する機器である場合がある。機械の動作に関する機器は、安全性のため冗長化される。例えば、機械を停止させるための非常停止ボタンの操作を検出する機器（検出器等）は冗長化される。この場合は、マスターユニットと、マスターユニットとデイジーチェーンで接続される複数のＩ／Ｏユニットとで構成される通信ユニットも冗長化される。
　冗長化された機器のうち一方の機器は、一方の通信ユニットのＩ／Ｏユニットに接続される。他方の機器は、他方の通信ユニットのＩ／Ｏユニットに接続される。ここで、機器とＩ／Ｏユニットとを接続するために、ケーブル等の配線が用いられる。しかしながら、機器とＩ／Ｏユニットとが配線によって接続される場合、冗長化された機器とペアとなって接続されるＩ／ＯユニットがどのＩ／Ｏユニットであるかがわかり難い。したがって、機器が冗長化される場合、本来接続されるはずのＩ／Ｏユニットとは別のＩ／Ｏユニットが冗長化された機器と接続される虞がある。
　本発明は、上述した課題を解決することを目的とする。
　本発明の一態様に係るＩ／Ｏユニットは、マスターユニットと機器とを接続し、前記マスターユニットと前記機器との間で信号を伝送するＩ／Ｏユニットである。前記マスターユニットは、冗長化された２つのマスター処理回路を有する。前記Ｉ／Ｏユニットは、冗長化された２つの前記マスター処理回路の一方と信号の入出力を行う第１のスレーブ処理回路と、冗長化された２つの前記マスター処理回路の他方と信号の入出力を行う第２のスレーブ処理回路と、を備える。
　本発明の態様によれば、冗長化された機器とＩ／Ｏユニットとの誤接続を防止することができる。
図１は、本発明の参考例に係る通信システムを表す図である。 図２は、本発明の実施形態に係る通信システムを表す図である。 図３は、本発明の変形例に係る通信システムを表す図である。
　図１は、本発明の参考例に係る通信システム１００を表す図である。
　通信システム１００は、制御装置Ｃｏｎｔと機器Ｉｎｓとの間で信号を伝送するシステムである。機器Ｉｎｓは、工作機械、ロボット等の機械装置４０に設けられている。機器Ｉｎｓは、出力機器Ｉｎｓａ、または入力機器Ｉｎｓｂである。出力機器Ｉｎｓａは、例えば、スイッチ等のアクチュエータである。制御装置Ｃｏｎｔは、出力機器Ｉｎｓａを駆動させる場合は、通信システム１００を介して、出力機器Ｉｎｓａに制御信号を送る。入力機器Ｉｎｓｂは、例えば、押圧、電圧、電流等を検出するセンサである。制御装置Ｃｏｎｔは、入力機器Ｉｎｓｂから出力された検出信号を、通信システム１００を介して取得する。
　通信システム１００は、通信カプラユニット１１０ａと、通信カプラユニット１１０ｂと、複数のＩ／Ｏユニット１２０ａと、複数のＩ／Ｏユニット１２０ｂとを有する。通信カプラユニット１１０ａと、通信カプラユニット１１０ｂとは、この順で制御装置Ｃｏｎｔとデイジーチェーンで接続されている。複数のＩ／Ｏユニット１２０ａは、通信カプラユニット１１０ａとデイジーチェーンで接続されている。複数のＩ／Ｏユニット１２０ｂは、通信カプラユニット１１０ｂとデイジーチェーンで接続されている。この複数のＩ／Ｏユニット１２０ａと、Ｉ／Ｏユニット１２０ｂとに、複数の機器Ｉｎｓが接続されている。図１に示す例では、説明を簡単にするために１つのＩ／Ｏユニット１２０ａに１つの機器Ｉｎｓが接続されている。なお、以下の説明において通信カプラユニット１１０ａと、通信カプラユニット１１０ｂとを区別しない場合、通信カプラユニットには符号１１０が付される。同様に、以下の説明においてＩ／Ｏユニット１２０ａと、Ｉ／Ｏユニット１２０ｂとを区別しない場合、Ｉ／Ｏユニットには符号１２０が付される。
[規則91に基づく訂正 29.03.2022]　
　通信カプラユニット（マスターユニット）１１０ａと、通信カプラユニット（マスターユニット）１１０ｂとの各々は、マスター処理回路３２を有する。Ｉ／Ｏユニット（スレーブユニット）１２０ａと、Ｉ／Ｏユニット（スレーブユニット）１２０ｂとの各々は、スレーブ処理回路３４と、インターフェース３６とを有する。スレーブ処理回路３４は、マスター処理回路３２と信号の入出力を行う処理回路である。インターフェース３６は、スレーブ処理回路３４と機器Ｉｎｓとの間で信号を伝送する。マスター処理回路３２とスレーブ処理回路３４との各々は、ＣＰＵ（中央処理装置）、ＡＳＩＣ（特定用途向け集積回路）、ＰＬＤ（プログラマブルロジックデバイス）、または、ＦＰＧＡ（フィールドプログラマブルロジックゲートアレー）等によって構成されてもよい。
　通信カプラユニット１１０ａと、通信カプラユニット１１０ｂとは、本流線Ｌａによってデイジーチェーンで接続される。これにより、通信カプラユニット１１０ａ、通信カプラユニット１１０ｂのマスター処理回路３２とが制御装置Ｃｏｎｔと接続される。複数のＩ／Ｏユニット１２０ａは、支流線Ｌｂ１によってデイジーチェーンで接続される。これにより、複数のＩ／Ｏユニット１２０ａのスレーブ処理回路３４が、通信カプラユニット１１０ａのマスター処理回路３２に接続される。複数のＩ／Ｏユニット１２０ｂは、支流線Ｌｂ２によってデイジーチェーンで接続される。これにより、複数のＩ／Ｏユニット１２０ｂのスレーブ処理回路３４が、通信カプラユニット１１０ｂのマスター処理回路３２に接続される。
　制御装置Ｃｏｎｔが機器Ｉｎｓに制御信号を送る場合、制御装置Ｃｏｎｔは、本流線Ｌａに属する２つの通信カプラユニット１１０のうち、初段（１番目）に接続された通信カプラユニット１１０ａに制御信号を出力する。これにより、通信カプラユニット１１０ａのマスター処理回路３２に制御信号が入力される。制御信号には、機器Ｉｎｓが接続されたＩ／Ｏユニット１２０（スレーブ処理回路３４）のアドレス情報が含まれる。通信カプラユニット１１０ａのマスター処理回路３２は、アドレス情報が、支流線Ｌｂ１に属するＩ／Ｏユニット１２０ａを示すか否かを判定する。アドレス情報が複数のＩ／Ｏユニット１２０ａのうちのいずれかを示していた場合、通信カプラユニット１１０ａのマスター処理回路３２は、複数のＩ／Ｏユニット１２０ａのうち、初段（１番目）のＩ／Ｏユニット１２０ａに制御信号を出力する。これにより、初段のＩ／Ｏユニット１２０ａのスレーブ処理回路３４に、制御信号が入力される。なお、アドレス情報が支流線Ｌｂ２に属するＩ／Ｏユニット１２０ｂを示していた場合、通信カプラユニット１１０ａのマスター処理回路３２は、通信カプラユニット１１０ｂに制御信号を出力する。その場合、制御信号は、通信カプラユニット１１０ｂのマスター処理回路３２によって、複数のＩ／Ｏユニット１２０ｂのうち、初段（１番目）のＩ／Ｏユニット１２０ｂのスレーブ処理回路３４に入力される。以上の説明によれば、制御装置Ｃｏｎｔが出力した制御信号は、支流線Ｌｂ１に属するスレーブ処理回路３４と、支流線Ｌｂ２に属するスレーブ処理回路３４とのいずれか一方に入力される。制御信号が入力されたスレーブ処理回路３４は、制御信号のアドレス情報が、自身を示すか否かを判定する。ここで、アドレス情報が自身を示していた場合、スレーブ処理回路３４は、自身に接続された機器Ｉｎｓに制御信号を出力する。これにより、制御信号が機器Ｉｎｓに入力される。機器Ｉｎｓは、入力された制御信号に基づいて動作する。なお、スレーブ処理回路３４は、アドレス情報が自身を示していなかった場合、自身の後段のＩ／Ｏユニット１２０（スレーブ処理回路３４）に制御信号を出力する。例えば、支流線Ｌｂ１の初段のスレーブ処理回路３４は、アドレス情報が自身を示していなかった場合、支流線Ｌｂ１の２段目のスレーブ処理回路３４に制御信号を出力する。これにより、制御信号は、アドレス情報が示すスレーブ処理回路３４に入力される。なお、スレーブ処理回路３４は、制御信号に含まれるアドレス情報が自身を示す場合において、自身に接続された機器Ｉｎｓのみならず、自身の後段のスレーブ処理回路３４に制御信号を出力してもよい。また、通信カプラユニット１１０ａは、制御信号に含まれるアドレス情報がＩ／Ｏユニット１２０ａを示す場合において、支流線Ｌｂ１の初段のＩ／Ｏユニット１２０ａのみならず、通信カプラユニット１１０ｂに制御信号を出力してよい。
　機器Ｉｎｓは、自身に接続されたＩ／Ｏユニット１２０のスレーブ処理回路３４に、信号を出力する場合がある。この場合、Ｉ／Ｏユニット１２０のスレーブ処理回路３４は、自身に接続された機器Ｉｎｓから入力された信号に、自身を示すアドレス情報を付加する。また、スレーブ処理回路３４は、アドレス情報が付加された機器Ｉｎｓの信号を、支流線（支流線Ｌｂ１または支流線Ｌｂ２）において自身の前段に設置されたユニット（Ｉ／Ｏユニット１２０または通信カプラユニット１１０）に出力する。後段のＩ／Ｏユニット１２０から機器Ｉｎｓの信号を入力されたＩ／Ｏユニット１２０は、さらに前段のＩ／Ｏユニット１２０または通信カプラユニット１１０に、機器Ｉｎｓの信号を出力する。これにより、機器Ｉｎｓの信号は、通信カプラユニット１１０に入力される。Ｉ／Ｏユニット１２０から機器Ｉｎｓの信号を入力された通信カプラユニット１１０は、本流線Ｌａにおいて自身の前段に設置されたユニット（通信カプラユニット１１０または制御装置Ｃｏｎｔ）に出力する。これにより、機器Ｉｎｓの信号が、制御装置Ｃｏｎｔに入力される。
　機械装置４０の安全性に関わる機器Ｉｎｓは、冗長化されることが多い。すなわち、機械装置４０の動作に関する機器Ｉｎｓは、安全のため冗長化される。ここでは、２つの出力機器Ｉｎｓａが冗長化されている。また、ここでは、２つの入力機器Ｉｎｓｂも冗長化されている。２つの出力機器Ｉｎｓａの各々は、例えば、機械装置４０の動作に関わるアクチュエータである。機械装置４０の動作に関わるアクチュエータは、例えば、制御信号（制御信号）が入力されることにより動作するスイッチである。２つの入力機器Ｉｎｓｂの各々は、例えば、機械装置４０の動作に関わるセンサ等である。機械装置４０の動作に関わるセンサは、例えば、機械装置４０を停止させるための非常停止ボタンＰの操作を検出して検出信号を発生する検出器である。
　機器Ｉｎｓが冗長化される場合、通信システム１００も冗長化される。ここで、互いに冗長な２つの機器Ｉｎｓは、互いに異なるマスター処理回路３２と信号を入出力する。例えば図１に示す例において、冗長化された２つの入力機器Ｉｎｓｂのうち一方の入力機器Ｉｎｓｂは、支流線Ｌｂ１に属するＩ／Ｏユニット１２０ａのインターフェース３６に接続される。この入力機器Ｉｎｓｂは、支流線Ｌｂ１を介して、通信カプラユニット１１０ａのマスター処理回路３２と信号を入出力する。また、冗長化された２つの入力機器Ｉｎｓｂのうち他方の入力機器Ｉｎｓｂは、支流線Ｌｂ２に属するＩ／Ｏユニット１２０ｂに接続される。この入力機器Ｉｎｓｂは、支流線Ｌｂ２を介して、通信カプラユニット１１０ｂのマスター処理回路３２と信号を入出力する。
　機器ＩｎｓとＩ／Ｏユニット１２０とは、ケーブル等の配線によって接続される。ただし、通信システム１００は、複数のＩ／Ｏユニット１２０を備える。したがって、上述したように、冗長化された機器Ｉｎｓとペアとなって接続されるべきＩ／Ｏユニット１２０がどこにあるのか把握し難い。そのため、冗長化された機器Ｉｎｓが、その機器ＩｎｓとペアでないＩ／Ｏユニット１２０に接続される可能性がある。また、支流線Ｌｂ１に接続された複数のＩ／Ｏユニット１２０ａの設置場所と、支流線Ｌｂ２に接続された複数のＩ／Ｏユニット１２０ｂの設置場所とが離れている場合は、誤接続の可能性が尚更高まる。
　このような課題を解決するために、本実施の形態の通信システム３０は、以下のような構成を有する。なお、図１に示す構成と同様の構成の説明は省略し、異なる部分だけを説明する。
　図２は、本発明の実施形態に係る通信システム３０を表す図である。図２において、図１と同様の構成には、図１と同一の符号が付されている。ただし、スレーブ処理回路３４が支流線Ｌｂ１と支流線Ｌｂ２とのいずれに属するかに応じて、スレーブ処理回路３４の符号は、３４ａまたは３４ｂと記載される。同様に、インターフェース３６が支流線Ｌｂ１と支流線Ｌｂ２とのいずれに属するかに応じて、インターフェース３６の符号は、３６ａまたは３６ｂと記載される。
　図２に示すように、通信システム３０は、通信カプラユニット５０と、複数のＩ／Ｏユニット６０とを備える。すなわち、通信カプラユニット５０の後段に、同一構成の複数のＩ／Ｏユニット６０を順次接続することで、通信システム３０は容易に作成される。なお、Ｉ／Ｏユニット６０の添え字（１）、（２）、…（ｉ）は、通信カプラユニット５０からの段数に応じて付されている。
　通信カプラユニット５０は、Ｉ／Ｏユニット６０のマスターユニットとして機能する。通信カプラユニット５０は、マスター処理回路３２ａと、マスター処理回路３２ｂと、電源５２と、コネクタ５４ａと、コネクタ５４ｂと、端子５６ａと、端子５６ｂと、筐体５８とを有する。マスター処理回路３２ａと、マスター処理回路３２ｂとは冗長化されている。マスター処理回路３２ａと、マスター処理回路３２ｂと、電源５２と、コネクタ５４ａと、コネクタ５４ｂと、端子５６ａと、端子５６ｂとは、筐体５８に収容される。
　電源５２は、マスター処理回路３２ａ、３２ｂに電力を供給する。また、電源５２は、Ｉ／Ｏユニット６０のスレーブ処理回路３４ａと、スレーブ処理回路３４ｂと、インターフェース３６ａと、インターフェース３６ｂとの少なくともいずれかに電力を供給してもよい。
　コネクタ５４ａは、前段に設けられる制御装置Ｃｏｎｔまたは前段に設けられる他の通信カプラユニット５０との接続を行うためのコネクタである。コネクタ５４ｂは、後段に設けられる他の通信カプラユニット５０との接続を行うためのコネクタである。このコネクタ５４ａ、５４ｂによって、通信カプラユニット５０は、制御装置Ｃｏｎｔに対してデイジーチェーンで接続されることが可能となる。端子５６ａ、５６ｂは、後段に設けられるＩ／Ｏユニット６０と接続するための端子である。端子５６ａ、５６ｂに接続されたＩ／Ｏユニット６０が初段のＩ／Ｏユニット６０（１）となる。
　コネクタ５４ａは、マスター処理回路（第１のマスター処理回路）３２ａに接続されている。マスター処理回路３２ａは、端子５６ａに接続されている。したがって、コネクタ５４ａは、マスター処理回路３２ａを介して端子５６ａに接続されている。また、マスター処理回路３２ａは、マスター処理回路（第２のマスター処理回路）３２ｂに接続されている。マスター処理回路３２ｂは、端子５６ｂに接続されている。したがって、コネクタ５４ａは、マスター処理回路３２ａとマスター処理回路３２ｂとを介して端子５６ｂに接続されている。
　Ｉ／Ｏユニット６０は、スレーブ処理回路３４ａと、スレーブ処理回路３４ｂと、インターフェース３６ａと、インターフェース３６ｂと、端子６２ａと、端子６２ｂと、端子６４ａと、端子６４ｂと、コネクタ６６ａと、コネクタ６６ｂと、筐体６８とを有する。スレーブ処理回路３４ａと、スレーブ処理回路３４ｂと、インターフェース３６ａと、インターフェース３６ｂと、端子６２ａと、端子６２ｂと、端子６４ａと、端子６４ｂと、コネクタ６６ａと、コネクタ６６ｂとは、筐体６８に収容される。
　端子６２ａ、６２ｂ（第１、第２の前段側端子）は、前段に設けられた通信カプラユニット５０または前段に設けられた他のＩ／Ｏユニット６０と接続するための端子である。端子６４ａ、６４ｂ（第１、第２の後段側端子）は、後段に設けられた他のＩ／Ｏユニット６０と接続するための端子である。端子６２ａは、スレーブ処理回路（第１のスレーブ処理回路）３４ａと接続され、スレーブ処理回路３４ａは、端子６４ａに接続される。端子６２ｂは、スレーブ処理回路（第２のスレーブ処理回路）３４ｂに接続され、スレーブ処理回路３４ｂは、端子６４ｂに接続される。
　前段に通信カプラユニット５０が設けられた場合は、端子６２ａは、通信カプラユニット５０の端子５６ａと接続され、端子６２ｂは、通信カプラユニット５０の端子５６ｂと接続される。前段に他のＩ／Ｏユニット６０が設けられた場合は、端子６２ａは、他のＩ／Ｏユニット６０の端子６４ａと接続され、端子６２ｂは、他のＩ／Ｏユニット６０の端子６４ｂと接続される。
　図２に示すように、通信カプラユニット５０の後段の複数のＩ／Ｏユニット６０が順次接続されることで、マスター処理回路３２ａに複数のスレーブ処理回路３４ａがデイジーチェーン（支流線Ｌｂ１）で接続される。また、マスター処理回路３２ｂに複数のスレーブ処理回路３４ｂがデイジーチェーン（支流線Ｌｂ２）で接続される。
　スレーブ処理回路３４ａは、インターフェース３６ａを介してコネクタ６６ａに接続されている。スレーブ処理回路３４ｂは、インターフェース３６ｂを介してコネクタ６６ｂに接続されている。コネクタ６６ａと、コネクタ６６ｂとの各々は、機器Ｉｎｓを接続するためのコネクタである。スレーブ処理回路３４ａは、コネクタ６６ａによって、インターフェース３６ａを介して、機器Ｉｎｓに接続される。スレーブ処理回路３４ｂは、コネクタ６６ｂによって、インターフェース３６ｂを介して、機器Ｉｎｓに接続される。すなわち、冗長化された２つの機器Ｉｎｓを１つのＩ／Ｏユニット６０に接続することで、その２つの機器Ｉｎｓを、互いに異なるスレーブ処理回路３４（３４ａ、３４ｂ）に接続することができる。
　以上のように、本実施形態に係るＩ／Ｏユニット６０は、冗長化された２つの機器Ｉｎｓの各々と接続することができる冗長化された２つのスレーブ処理回路３４ａと、スレーブ処理回路３４ｂとを有する。これにより、冗長化された２つの機器Ｉｎｓと、その２つの機器Ｉｎｓの各々とペアになるＩ／Ｏユニット６０との対応関係が明確化され、これらの間の接続（配線）を誤る可能性が低減する。
　（変形例）
　図３は、本発明の変形例に係る通信システム３０を表す図である。図２に示す構成と同様の構成の説明は省略し、異なる部分だけを説明する。変形例に係る通信システム３０では、初段のＩ／Ｏユニット６０と、２段目のＩ／Ｏユニット６０との間に、Ｉ／Ｏユニット７０が配置される。なお、２段目のＩ／Ｏユニット６０の後に、３段目、４段目のＩ／Ｏユニット６０等が接続されてもよい。
　Ｉ／Ｏユニット７０は、スレーブ処理回路３４ａ、インターフェース３６ａ、コネクタ６６ａを有する。ただし、Ｉ／Ｏユニット７０は、Ｉ／Ｏユニット６０と異なり、スレーブ処理回路３４ｂと、インターフェース３６ｂと、コネクタ６６ｂとを有しない。Ｉ／Ｏユニット７０において、端子６２ａは、Ｉ／Ｏユニット６０と同様に、支流線Ｌｂ１によって、スレーブ処理回路３４ａを介して、端子６４ａに接続される。一方、Ｉ／Ｏユニット７０において、端子６２ｂは、支流線Ｌｂ２によって、スレーブ処理回路３４ａを介さず、端子６４ｂに直接接続される。すなわち、Ｉ／Ｏユニット７０に接続される機器Ｉｎｓは、支流線Ｌｂ１側のスレーブ処理回路３４ａに接続され、支流線Ｌｂ２側には接続されない。この結果、Ｉ／Ｏユニット６０を冗長化された２つの機器Ｉｎｓの接続に用いる一方、Ｉ／Ｏユニット７０（コネクタ６６ａ）を冗長化されない単一の機器Ｉｎｓｃの接続に用いることができる。
　このように、変形例に係る通信システム３０は、Ｉ／Ｏユニット６０に加え、Ｉ／Ｏユニット７０を有する。Ｉ／Ｏユニット７０には、冗長化されない単一の機器Ｉｎｓ(Ｉｎｓｃ)が接続される。したがって、変形例に係る通信システム３０は、冗長化された機器Ｉｎｓと、冗長化されない機器Ｉｎｓとの双方に、信号を入出力することができる。また、冗長化された機器ＩｎｓとＩ／Ｏユニット６０との対応関係と、冗長化されない機器ＩｎｓとＩ／Ｏユニット７０との対応関係とが明確化される。したがって、冗長化された機器ＩｎｓとＩ／Ｏユニット６０との接続（配線）、または冗長化されない機器ＩｎｓとＩ／Ｏユニット７０との接続を誤る可能性が低減する。
　ここでは、Ｉ／Ｏユニット７０のスレーブ処理回路３４は、支流線Ｌｂ１に接続されている。Ｉ／Ｏユニット７０のスレーブ処理回路３４は、支流線Ｌｂ２に接続されてもよい。その場合、Ｉ／Ｏユニット７０の端子６２ａと、端子６４ａとは、スレーブ処理回路３４を介さず直接接続される。また、端子６２ｂと、端子６４ｂとは、スレーブ処理回路３４を介して、接続される。すなわち、Ｉ／Ｏユニット７０に接続される機器Ｉｎｓは、支流線Ｌｂ２に属するスレーブ処理回路３４（スレーブ処理回路３４ｂ）に接続される。この場合、Ｉ／Ｏユニット７０に接続される機器Ｉｎｓは、支流線Ｌｂ１に属するスレーブ処理回路３４には接続されない。
　［変形実施形態］
　通信カプラユニット５０内のマスター処理回路３２の個数と、Ｉ／Ｏユニット６０内のスレーブ処理回路３４の個数と、インターフェース３６の個数とは、互いに同数であれば、特に限定されない。例えば、上記実施形態では、通信カプラユニット５０内のマスター処理回路３２と、Ｉ／Ｏユニット６０内のスレーブ処理回路３４と、インターフェース３６との各々の個数が２つの場合を例として説明した。しかし、通信カプラユニット５０内のマスター処理回路３２と、Ｉ／Ｏユニット６０内のスレーブ処理回路３４と、インターフェース３６との各々の個数は、３つ以上でもよい（三重以上の冗長化）。
　〔実施形態から得られる発明〕
　上記各実施形態および変形例から把握しうる発明について、以下に記載する。
〔１〕Ｉ／Ｏユニット（６０）は、マスターユニット（通信カプラユニット５０）と機器（Ｉｎｓ（Ｉｎｓａ、Ｉｎｓｂ））とを接続し、前記マスターユニットと前記機器との間で信号を伝送するＩ／Ｏユニットである。前記マスターユニットは、冗長化された２つのマスター処理回路（マスター処理回路３２ａ、３２ｂ）を有する。前記Ｉ／Ｏユニットは、冗長化された２つの前記マスター処理回路の一方と信号の入出力を行う第１のスレーブ処理回路（スレーブ処理回路３４ａ）と、冗長化された２つの前記マスター処理回路の他方と信号の入出力を行う第２のスレーブ処理回路（スレーブ処理回路３４ｂ）と、を備える。これにより、Ｉ／Ｏユニットがマスターユニットと機器との間に接続されることによって、マスターユニットと機器との間に２つの信号を伝送する冗長化した伝送経路が容易に形成される。また、冗長化された２つの機器は１のＩ／Ｏユニットに接続すればよいので、Ｉ／Ｏユニットと機器との接続の誤りが低減する。
〔２〕前記Ｉ／Ｏユニットは、冗長化された２つの前記マスター処理回路と冗長化された２つの前記機器との間で信号を伝送する。前記Ｉ／Ｏユニットは、前記第１のスレーブ処理回路と、冗長化された２つの前記機器の一方との間で信号の入出力を行う第１のインターフェース（インターフェース３６ａ）と、前記第２のスレーブ処理回路と、冗長化された２つの前記機器の他方との間で信号の入出力を行う第２のインターフェース（インターフェース３６ｂ）と、を備える。これにより、Ｉ／Ｏユニットは、２つのスレーブ処理回路によって、冗長化された２つの前記マスター処理回路と冗長化された２つの前記機器との間で２つの信号を中継することができる。
〔３〕前記Ｉ／Ｏユニットは、前記第１のスレーブ処理回路と、前段に接続された前記マスターユニットの２つの前記マスター処理回路の一方または前段に接続された他の前記Ｉ／Ｏユニットの前記第１のスレーブ処理回路とを接続するための第１の前段側端子（端子６２ａ）と、前記第２のスレーブ処理回路と、前記マスターユニットの２つの前記マスター処理回路の他方または他の前記Ｉ／Ｏユニットの前記第２のスレーブ処理回路とを接続するための第２の前段側端子（端子６２ｂ）と、前記第１のスレーブ処理回路と、後段に接続された他の前記Ｉ／Ｏユニットの前記第１のスレーブ処理回路とを接続するための第１の後段側端子（端子６４ａ）と、前記第２のスレーブ処理回路と、後段に接続された他の前記Ｉ／Ｏユニットの前記第２のスレーブ処理回路とを接続するための第２の後段側端子（端子６４ｂ）と、を備える。これにより、第１の前段側端子および第２の前段側端子に前記マスターユニットを接続し、第１の後段側端子および第２の後段側端子に他のＩ／Ｏユニットを接続することで、他のＩ／Ｏユニットの２つのスレーブ処理回路と２つのマスター処理回路との間で、Ｉ／Ｏユニットの２つのスレーブ処理回路を介して、冗長化された信号の通信を行うことができる。

Claims (3)

  1. 　マスターユニット（５０）と機器（Ｉｎｓ）とを接続し、前記マスターユニットと前記機器との間で信号を伝送するＩ／Ｏユニット（６０）であって、
    　前記マスターユニットは、冗長化された２つのマスター処理回路（３２ａ、３２ｂ）を有し、
    　冗長化された２つの前記マスター処理回路の一方と信号の入出力を行う第１のスレーブ処理回路（３４ａ）と、
    　冗長化された２つの前記マスター処理回路の他方と信号の入出力を行う第２のスレーブ処理回路（３４ｂ）と、
    　を備える、Ｉ／Ｏユニット。
  2. 　請求項１に記載のＩ／Ｏユニットであって、
    　前記Ｉ／Ｏユニットは、冗長化された２つの前記マスター処理回路と冗長化された２つの前記機器との間で信号を伝送し、
    　前記第１のスレーブ処理回路と、冗長化された２つの前記機器の一方との間で信号の入出力を行う第１のインターフェース（３６ａ）と、
    　前記第２のスレーブ処理回路と、冗長化された２つの前記機器の他方との間で信号の入出力を行う第２のインターフェース（３６ｂ）と、
    　を備える、Ｉ／Ｏユニット。
  3. 　請求項１または２に記載のＩ／Ｏユニットであって、
    　前記第１のスレーブ処理回路と、前段に接続された前記マスターユニットの２つの前記マスター処理回路の一方または前段に接続された他の前記Ｉ／Ｏユニットの前記第１のスレーブ処理回路とを接続するための第１の前段側端子（６２ａ）と、
    　前記第２のスレーブ処理回路と、前記マスターユニットの２つの前記マスター処理回路の他方または他の前記Ｉ／Ｏユニットの前記第２のスレーブ処理回路とを接続するための第２の前段側端子（６２ｂ）と、
    　前記第１のスレーブ処理回路と、後段に接続された他の前記Ｉ／Ｏユニットの前記第１のスレーブ処理回路とを接続するための第１の後段側端子（６４ａ）と、
    　前記第２のスレーブ処理回路と、後段に接続された他の前記Ｉ／Ｏユニットの前記第２のスレーブ処理回路とを接続するための第２の後段側端子（６４ｂ）と、
    　を備える、Ｉ／Ｏユニット。
PCT/JP2022/010774 2021-03-24 2022-03-11 Ｉ／ｏユニット WO2022202387A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/283,508 US20240160589A1 (en) 2021-03-24 2022-03-11 I/o unit
JP2023509007A JPWO2022202387A1 (ja) 2021-03-24 2022-03-11
EP22775179.9A EP4318146A1 (en) 2021-03-24 2022-03-11 I/o unit
CN202280021422.XA CN116997868A (zh) 2021-03-24 2022-03-11 I/o单元

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-049524 2021-03-24
JP2021049524 2021-03-24

Publications (1)

Publication Number Publication Date
WO2022202387A1 true WO2022202387A1 (ja) 2022-09-29

Family

ID=83395722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/010774 WO2022202387A1 (ja) 2021-03-24 2022-03-11 Ｉ／ｏユニット

Country Status (6)

Country Link
US (1) US20240160589A1 (ja)
EP (1) EP4318146A1 (ja)
JP (1) JPWO2022202387A1 (ja)
CN (1) CN116997868A (ja)
TW (1) TW202238406A (ja)
WO (1) WO2022202387A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247766A (ja) * 1996-03-07 1997-09-19 Meidensha Corp 遠方監視制御システム
JP2002091519A (ja) * 2000-09-20 2002-03-29 Hitachi Ltd プログラマブルコントローラ及び誤配線修正方法
JP2011130307A (ja) * 2009-12-21 2011-06-30 Mitsubishi Electric Corp 冗長化通信装置
JP2016110460A (ja) 2014-12-08 2016-06-20 株式会社キーエンス プログラマブルコントローラ、プログラマブルコントローラの制御方法およびプログラム
JP2018157456A (ja) * 2017-03-21 2018-10-04 ファナック株式会社 スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法
JP2019114085A (ja) * 2017-12-25 2019-07-11 オムロン株式会社 制御システムおよび制御装置
JP2021002172A (ja) * 2019-06-20 2021-01-07 株式会社日立製作所 デイジーチェーン接続システム及びシステム制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247766A (ja) * 1996-03-07 1997-09-19 Meidensha Corp 遠方監視制御システム
JP2002091519A (ja) * 2000-09-20 2002-03-29 Hitachi Ltd プログラマブルコントローラ及び誤配線修正方法
JP2011130307A (ja) * 2009-12-21 2011-06-30 Mitsubishi Electric Corp 冗長化通信装置
JP2016110460A (ja) 2014-12-08 2016-06-20 株式会社キーエンス プログラマブルコントローラ、プログラマブルコントローラの制御方法およびプログラム
JP2018157456A (ja) * 2017-03-21 2018-10-04 ファナック株式会社 スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法
JP2019114085A (ja) * 2017-12-25 2019-07-11 オムロン株式会社 制御システムおよび制御装置
JP2021002172A (ja) * 2019-06-20 2021-01-07 株式会社日立製作所 デイジーチェーン接続システム及びシステム制御方法

Also Published As

Publication number Publication date
JPWO2022202387A1 (ja) 2022-09-29
US20240160589A1 (en) 2024-05-16
CN116997868A (zh) 2023-11-03
EP4318146A1 (en) 2024-02-07
TW202238406A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US6466539B1 (en) Bus system
US7783814B2 (en) Safety module and automation system
WO2022202387A1 (ja) Ｉ／ｏユニット
JP2020027772A (ja) シリアルカスケードコネクタシステム及びこれに含まれるコネクタ部材並びにコネクタ部材と中継コネクタ部材との組み合わせ並びに安全コンポーネント
JP4103145B2 (ja) 入力モジュール
WO2022202386A1 (ja) Ｉ／ｏユニット
WO2022202391A1 (ja) Ｉ／ｏユニット、および通信システム
US10209699B2 (en) Machine control panel
US20240152107A1 (en) Master unit
JP3838037B2 (ja) 通信子局及び制御装置
WO2022202388A1 (ja) Ｉ／ｏユニット、マスターユニットおよび通信システム
US20240168448A1 (en) Master unit and communication system
KR20160072503A (ko) 엔진 제어기 고장 검출 장치 및 방법
CN114488769B (zh) 防护模块、具有防护模块的控制装置及控制方法
KR20110092079A (ko) 직렬 통신을 이용한 플랜트 다중화 제어 시스템
JP2007134906A (ja) 監視制御装置
JP4924877B2 (ja) アナログ出力装置
JPH10308796A (ja) 装置間ケーブルの誤接続検出回路
JPH04280314A (ja) 信号出力装置
JPH0198034A (ja) 多重冗長系回路
JP2011188699A (ja) 接点出力回路
JPH08249258A (ja) コンピュータ間の通信制御装置
JP2019040822A (ja) リレー制御装置
JPH04280400A (ja) 信号入力装置
JPS63231656A (ja) 共通バスシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22775179

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023509007

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280021422.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18283508

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2022775179

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022775179

Country of ref document: EP

Effective date: 20231024