CN116997868A - I/o单元 - Google Patents

Abstract

I/O单元(60)在主单元(50)与设备(Ins)之间传输信号。所述主单元具有被冗余化的两个主处理电路(32a、32b)。所述I/O单元具备：第一从处理电路(34a)，其与两个所述主处理电路中的一方进行信号的输入输出；第二从处理电路(34b)，其与被冗余化的2个所述主处理电路中的另一方进行信号的输入输出。

Description

I/O单元

技术领域

本发明涉及将主单元与设备连接并在主单元与设备之间传输信号的I/O单元。

背景技术

在日本特开2016-110460号公报中公开了一种可编程逻辑控制器系统。该可编程逻辑控制器系统具备成为主机的基本单元、成为从机的多个扩展单元(I/O单元)、以及被控制装置。基本单元经由扩展单元向被控制装置发送接收信号。多个扩展单元以主单元为开头进行菊花链连接。被控制装置例如是传感器、致动器等设备。

发明内容

主单元和多个I/O单元构成通信单元。在该通信单元中，主单元和多个I/O单元以主单元为开头沿着预定的设置方向排列。另外，主单元和多个I/O单元分别具备端子。主单元的端子与相邻于主单元的I/O单元的端子连接。I/O单元的端子与相邻的主单元的端子或其他I/O单元的端子连接。由此，无需另外设置电缆等，就能够通过菊花链将多个I/O单元的从处理电路与主单元的主处理电路连接。

在此，与安全性有关的设备大多被冗余化。即，设置于机床或机器人等机械的设备有时是与机械的动作有关的设备。与机械的动作有关的设备由于安全性而被冗余化。例如，检测用于使机械停止的紧急停止按钮的操作的设备(检测器等)被冗余化。在该情况下，由主单元和通过菊花链与主单元连接的多个I/O单元构成的通信单元也被冗余化。

被冗余化的设备中的一个设备与一个通信单元的I/O单元连接。另一方的设备与另一方的通信单元的I/O单元连接。在此，为了将设备与I/O单元连接，使用电缆等配线。然而，在设备与I/O单元通过配线连接的情况下，难以知晓与被冗余化的设备配对连接的I/O单元是哪个I/O单元。因此，在设备被冗余化的情况下，有可能与本来应该连接的I/O单元不同的I/O单元将被连接于被冗余化的设备。

本发明的目的在于解决所述课题。

本发明的一个方式的I/O单元是将主单元与设备连接并在所述主单元与所述设备之间传输信号的I/O单元。所述主单元具有被冗余化的两个主处理电路。所述I/O单元具备：第一从处理电路，其与被冗余化的两个所述主处理电路中的一方进行信号的输入输出；第二从处理电路，其与被冗余化的两个所述主处理电路中的另一方进行信号的输入输出。

根据本发明的方式，能够防止被冗余化的设备与I/O单元的误连接。

附图说明

图1是表示本发明的参考例的通信系统的图。

图2是表示本发明的实施方式的通信系统的图。

图3是表示本发明的变形例的通信系统的图。

具体实施方式

图1是表示本发明的参考例的通信系统100的图。

通信系统100是在控制装置Cont与设备Ins之间传输信号的系统。设备Ins被设置于机床、机器人等机械装置40。设备Ins是输出设备Insa或输入设备Insb。输出设备Insa例如是开关等致动器。控制装置Cont在使输出设备Insa进行驱动的情况下，经由通信系统100向输出设备Insa发送控制信号。输入设备Insb例如是检测按压、电压、电流等的传感器。控制装置Cont经由通信系统100取得从输入设备Insb输出的检测信号。

通信系统100具有通信耦合器单元110a、通信耦合器单元110b、多个I/O单元120a以及多个I/O单元120b。通信耦合器单元110a和通信耦合器单元110b依次通过菊花链与控制装置Cont连接。多个I/O单元120a通过菊花链与通信耦合器单元110a连接。多个I/O单元120b通过菊花链与通信耦合器单元110b连接。在该多个I/O单元120a和I/O单元120b上连接有多个设备Ins。在图1所示的例子中，为了简化说明，在一个I/O单元120a连接有一个设备Ins。此外，在以下的说明中，在不区分通信耦合器单元110a和通信耦合器单元110b的情况下，对通信耦合器单元标注附图标记110。同样地，在以下的说明中，在不区分I/O单元120a和I/O单元120b的情况下，对I/O单元标注附图标记120。

通信耦合器单元(主单元)110a和通信耦合器单元(主单元)110b分别具有主处理电路32。I/O单元(从属单元)120a和I/O单元(从属单元)120b分别具有从处理电路34和接口36。从处理电路34是与主处理电路32进行信号的输入输出的处理电路。接口36在从处理电路34与设备Ins之间传输信号。主处理电路32和从处理电路34各自也可以由CPU(中央处理装置)、ASIC(面向特定用途的集成电路)、PLD(可编程逻辑器件)或FPGA(现场可编程逻辑门阵列)等构成。

通信耦合器单元110a和通信耦合器单元110b通过本流线La以菊花链方式连接。由此，通信耦合器单元110a、通信耦合器单元110b的主处理电路32与控制装置Cont连接。多个I/O单元120a通过支流线Lb1以菊花链方式连接。由此，多个I/O单元120a的从处理电路34与通信耦合器单元110a的主处理电路32连接。多个I/O单元120b通过支流线Lb2以菊花链方式连接。由此，多个I/O单元120b的从处理电路34与通信耦合器单元110b的主处理电路32连接。

在控制装置Cont向设备Ins发送控制信号的情况下，控制装置Cont向属于本流线La的两个通信耦合器单元110中的与初级(第一个)连接的通信耦合器单元110a输出控制信号。由此，向通信耦合器单元110a的主处理电路32输入控制信号。控制信号包括与设备Ins连接的I/O单元120(从处理电路34)的地址信息。通信耦合器单元110a的主处理电路32判定地址信息是否表示属于支流线Lb1的I/O单元120a。在地址信息表示多个I/O单元120a中的任一个的情况下，通信耦合器单元110a的主处理电路32向多个I/O单元120a中的初级(第一个)I/O单元120a输出控制信号。由此，向初级的I/O单元120a的从处理电路34输入控制信号。此外，在地址信息表示属于支流线Lb2的I/O单元120b的情况下，通信耦合器单元110a的主处理电路32向通信耦合器单元110b输出控制信号。在该情况下，控制信号通过通信耦合器单元110b的主处理电路32输入到多个I/O单元120b中的初级(第一个)I/O单元120b的从处理电路34。根据以上的说明，控制装置Cont输出的控制信号被输入到属于支流线Lb1的从处理电路34和属于支流线Lb2的从处理电路34中的任一方。被输入了控制信号的从处理电路34判定控制信号的地址信息是否表示自身。在此，在地址信息表示自身的情况下，从处理电路34向与自身连接的设备Ins输出控制信号。由此，控制信号被输入到设备Ins。设备Ins基于被输入的控制信号进行动作。此外，从处理电路34在地址信息未表示自身的情况下，向自身后级的I/O单元120(从处理电路34)输出控制信号。例如，支流线Lb1的初级的从处理电路34在地址信息未表示自身的情况下，向支流线Lb1的第二级的从处理电路34输出控制信号。由此，控制信号被输入到地址信息所表示的从处理电路34。此外，在控制信号所包含的地址信息表示自身的情况下，从处理电路34也可以不仅向与自身连接的设备Ins输出控制信号，还向自身的后级的从处理电路34输出控制信号。另外，通信耦合器单元110a在控制信号所包含的地址信息表示I/O单元120a的情况下，可以不仅向支流线Lb1的初级的I/O单元120a输出控制信号，还向通信耦合器单元110b输出控制信号。

设备Ins有时向与自身连接的I/O单元120的从处理电路34输出信号。在该情况下，I/O单元120的从处理电路34对从与自身连接的设备Ins输入的信号附加表示自身的地址信息。另外，从处理电路34将附加有地址信息的设备Ins的信号在支流线(支流线Lb1或支流线Lb2)中输出到设置在自身的前级的单元(I/O单元120或通信耦合器单元110)。从后级的I/O单元120输入了设备Ins的信号的I/O单元120进一步对前级的I/O单元120或通信耦合器单元110输出设备Ins的信号。由此，设备Ins的信号被输入到通信耦合器单元110。从I/O单元120输入了设备Ins的信号的通信耦合器单元110在本流线La中向设置于自身的前级的单元(通信耦合器单元110或控制装置Cont)输出。由此，设备Ins的信号被输入到控制装置Cont。

与机械装置40的安全性有关的设备Ins大多被冗余化。即，与机械装置40的动作相关的设备Ins为了安全而被冗余化。在此，两个输出设备Insa被冗余化。另外，在此，两个输入设备Insb也被冗余化。两个输出设备Insa分别例如是与机械装置40的动作相关的致动器。与机械装置40的动作相关的致动器例如是通过输入控制信号(控制信号)而进行动作的开关。两个输入设备Insb分别例如是与机械装置40的动作相关的传感器等。与机械装置40的动作相关的传感器例如是检测用于使机械装置40停止的紧急停止按钮P的操作而产生检测信号的检测器。

在设备Ins被冗余化的情况下，通信系统100也被冗余化。在此，相互冗余的两个设备Ins输入输出互不相同的主处理电路32和信号。例如在图1所示的例子中，被冗余化的两个输入设备Insb中的一个输入设备Insb与属于支流线Lb1的I/O单元120a的接口36连接。该输入设备Insb经由支流线Lb1与通信耦合器单元110a的主处理电路32输入输出信号。另外，被冗余化的两个输入设备Insb中的另一个输入设备Insb与属于支流线Lb2的I/O单元120b连接。该输入设备Insb经由支流线Lb2与通信耦合器单元110b的主处理电路32输入输出信号。

设备Ins和I/O单元120通过电缆等配线连接。但是，通信系统100具备多个I/O单元120。因此，如上所述，难以掌握应与被冗余化的设备Ins成对地连接的I/O单元120位于何处。因此，被冗余化的设备Ins有可能被连接于不与该设备Ins配对的I/O单元120。另外，在与支流线Lb1连接的多个I/O单元120a的设置场所和与支流线Lb2连接的多个I/O单元120b的设置场所分开的情况下，误连接的可能性进一步提高。

为了解决这样的课题，本实施方式的通信系统30具有以下那样的结构。此外，省略与图1所示的结构相同的结构的说明，仅说明不同的部分。

图2是表示本发明的实施方式的通信系统30的图。在图2中，对与图1相同的结构标注与图1相同的附图标记。但是，根据从处理电路34属于支流线Lb1和支流线Lb2中的哪一个，将从处理电路34的附图标记记载为34a或34b。同样地，根据接口36属于支流线Lb1和支流线Lb2中的哪一个，将接口36的附图标记记载为36a或36b。

如图2所示，通信系统30具备通信耦合器单元50和多个I/O单元60。即，通过在通信耦合器单元50的后级依次连接相同结构的多个I/O单元60，容易生成通信系统30。此外，I/O单元60的下标(1)、(2)、……(i)根据来自通信耦合器单元50的级数而被附加。

通信耦合器单元50作为I/O单元60的主单元发挥功能。通信耦合器单元50具有主处理电路32a、主处理电路32b、电源52、连接器54a、连接器54b、端子56a、端子56b以及壳体58。主处理电路32a和主处理电路32b被冗余化。主处理电路32a、主处理电路32b、电源52、连接器54a、连接器54b、端子56a和端子56b被收纳于壳体58。

电源52向主处理电路32a、32b供给电力。另外，电源52也可以向I/O单元60的从处理电路34a、从处理电路34b、接口36a、接口36b中的至少任一个供给电力。

连接器54a是用于进行与设置于前级的控制装置Cont或设置于前级的其他通信耦合器单元50的连接的连接器。连接器54b是用于与设置在后级的其他通信耦合器单元50进行连接的连接器。通过该连接器54a、54b，通信耦合器单元50能够通过菊花链与控制装置Cont连接。端子56a、56b是用于与设置于后级的I/O单元60连接的端子。与端子56a、56b连接的I/O单元60成为初级的I/O单元60(1)。

连接器54a与主处理电路(第一主处理电路)32a连接。主处理电路32a与端子56a连接。因此，连接器54a经由主处理电路32a与端子56a连接。另外，主处理电路32a与主处理电路(第二主处理电路)32b连接。主处理电路32b与端子56b连接。因此，连接器54a经由主处理电路32a和主处理电路32b与端子56b连接。

I/O单元60具有从处理电路34a、从处理电路34b、接口36a、接口36b、端子62a、端子62b、端子64a、端子64b、连接器66a、连接器66b以及壳体68。从处理电路34a、从处理电路34b、接口36a、接口36b、端子62a、端子62b、端子64a、端子64b、连接器66a以及连接器66b被收容于壳体68。

端子62a、62b(第一、第二前级侧端子)是用于与在前级设置的通信耦合器单元50或者在前级设置的其他I/O单元60连接的端子。端子64a、64b(第一、第二后级侧端子)是用于与设置在后级的其他I/O单元60连接的端子。端子62a与从处理电路(第一从处理电路)34a连接，从处理电路34a与端子64a连接。端子62b与从处理电路(第二从处理电路)34b连接，从处理电路34b与端子64b连接。

在前级设置有通信耦合器单元50的情况下，端子62a与通信耦合器单元50的端子56a连接，端子62b与通信耦合器单元50的端子56b连接。在前级设置有其他I/O单元60的情况下，端子62a与其他I/O单元60的端子64a连接，端子62b与其他I/O单元60的端子64b连接。

如图2所示，通过通信耦合器单元50的后级的多个I/O单元60依次连接，多个从处理电路34a以菊花链(支流线Lb1)与主处理电路32a连接。另外，多个从处理电路34b以菊花链(支流线Lb2)与主处理电路32b连接。

从处理电路34a经由接口36a与连接器66a连接。从处理电路34b经由接口36b与连接器66b连接。连接器66a和连接器66b分别是用于连接设备Ins的连接器。从处理电路34a通过连接器66a经由接口36a而连接于设备Ins。从处理电路34b通过连接器66b经由接口36b而连接于设备Ins。即，通过将被冗余化的两个设备Ins与一个I/O单元60连接，由此能够将该两个设备Ins与互不相同的从处理电路34(34a、34b)连接。

如上所述，本实施方式的I/O单元60具有能够与被冗余化的两个设备Ins分别连接的被冗余化的两个从处理电路34a和从处理电路34b。由此，使被冗余化的两个设备Ins和与该两个设备Ins分别成对的I/O单元60的对应关系明确化，降低弄错它们之间的连接(配线)的可能性。

(变形例)

图3是表示本发明的变形例的通信系统30的图。省略与图2所示的结构相同的结构的说明，仅说明不同的部分。在变形例的通信系统30中，在初级的I/O单元60与第二级的I/O单元60之间配置I/O单元70。此外，也可以在第二级的I/O单元60之后连接第三级、第四级的I/O单元60等。

I/O单元70具有从处理电路34a、接口36a、连接器66a。但是，I/O单元70与I/O单元60不同，不具有从处理电路34b、接口36b以及连接器66b。在I/O单元70中，端子62a与I/O单元60同样地通过支流线Lb1经由从处理电路34a而连接于端子64a。另一方面，在I/O单元70中，端子62b通过支流线Lb2而不经由从处理电路34a而直接连接于端子64b。即，与I/O单元70连接的设备Ins与支流线Lb1侧的从处理电路34a连接，不与支流线Lb2侧连接。其结果是，能够将I/O单元60用于被冗余化的两个设备Ins的连接，另一方面，将I/O单元70(连接器66a)用于未被冗余化的单一的设备Insc的连接。

这样，变形例的通信系统30除了I/O单元60以外，还具有I/O单元70。在I/O单元70连接有未被冗余化的单一的设备Ins(Insc)。因此，变形例的通信系统30能够向被冗余化的设备Ins和未被冗余化的设备Ins双方输入输出信号。另外，被冗余化的设备Ins与I/O单元60的对应关系和未被冗余化的设备Ins与I/O单元70的对应关系被明确化。因此，被冗余化的设备Ins与I/O单元60的连接(配线)或未被冗余化的设备Ins与I/O单元70的连接错误的可能性降低。

在此，I/O单元70的从处理电路34与支流线Lb1连接。I/O单元70的从处理电路34也可以与支流线Lb2连接。在该情况下，I/O单元70的端子62a与端子64a不经由从处理电路34而直接连接。另外，端子62b和端子64b经由从处理电路34连接。即，被连接于I/O单元70的设备Ins与属于支流线Lb2的从处理电路34(从处理电路34b)连接。在该情况下，与I/O单元70连接的设备Ins不与属于支流线Lb1的从处理电路34连接。

[变形实施方式]

通信耦合器单元50内的主处理电路32的个数、I/O单元60内的从处理电路34的个数、接口36的个数只要彼此个数相同，则没有特别限定。例如，在所述实施方式中，以通信耦合器单元50内的主处理电路32、I/O单元60内的从处理电路34、接口36各自的个数为两个的情况为例进行了说明。但是，通信耦合器单元50内的主处理电路32、I/O单元60内的从处理电路34、接口36各自的个数也可以是3个以上(三重以上的冗余化)。

〔从实施方式得到的发明〕

能够从上述各实施方式和变形例掌握的发明记载如下。

〔1〕I/O单元(60)是将主单元(通信耦合器单元50)与设备(Ins(Insa、Insb))连接，在所述主单元与所述设备之间传输信号的I/O单元。所述主单元具有被冗余化的两个主处理电路(主处理电路32a、32b)。所述I/O单元具备：第一从处理电路(从处理电路34a)，其与被冗余化的两个所述主处理电路中的一方进行信号的输入输出；第二从处理电路(从处理电路34b)，其与被冗余化的两个所述主处理电路中的另一方进行信号的输入输出。由此，通过将I/O单元连接在主单元与设备之间，能够容易地形成在主单元与设备之间传输两个信号的冗余化的传输路径。另外，被冗余化的两个设备只要与一个I/O单元连接即可，因此I/O单元与设备的连接的错误减少。

〔2〕所述I/O单元在被冗余化的两个所述主处理电路与被冗余化的两个所述设备之间传输信号。所述I/O单元具备：第一接口(接口36a)，其在所述第一从处理电路与被冗余化的两个所述设备中的一方之间进行信号的输入输出；第二接口(接口36b)，其在所述第二从处理电路与被冗余化的两个所述设备中的另一方之间进行信号的输入输出。由此，I/O单元能够通过两个从处理电路在被冗余化的两个所述主处理电路与被冗余化的两个所述设备之间中继两个信号。

〔3〕所述I/O单元具备：第一前级侧端子(端子62a)，其用于将所述第一从处理电路与被连接于前级的所述主单元的两个所述主处理电路中的一方或被连接于前级的其他所述I/O单元的所述第一从处理电路连接；第二前级侧端子(端子62b)，其用于将所述第二从处理电路与所述主单元的两个所述主处理电路中的另一方或其他所述I/O单元的所述第二从处理电路连接；第一后级侧端子(端子64a)，其用于将所述第一从处理电路与被连接于后级的其他所述I/O单元的所述第一从处理电路连接；第二后级侧端子(端子64b)，其用于将所述第二从处理电路与被连接于后级的其他所述I/O单元的所述第二从处理电路连接。由此，通过在第一前级侧端子以及第二前级侧端子连接所述主单元，在第一后级侧端子以及第二后级侧端子连接其他I/O单元，由此能够在其他I/O单元的两个从处理电路与两个主处理电路之间经由I/O单元的两个从处理电路进行被冗余化的信号的通信。

Claims (3)

1.一种I/O单元(60)，其将主单元(50)与设备(Ins)连接，在所述主单元与所述设备之间传输信号，其特征在于，

所述主单元具有被冗余化的两个主处理电路(32a、32b)，

所述I/O单元具备：

第一从处理电路(34a)，其与被冗余化的两个所述主处理电路中的一方进行信号的输入输出；

第二从处理电路(34b)，其与被冗余化的两个所述主处理电路中的另一方进行信号的输入输出。

2.根据权利要求1所述的I/O单元，其特征在于，

所述I/O单元在被冗余化的两个所述主处理电路与被冗余化的两个所述设备之间传输信号，

所述I/O单元具备：

第一接口(36a)，其在所述第一从处理电路与被冗余化的两个所述设备中的一方之间进行信号的输入输出；

第二接口(36b)，其在所述第二从处理电路与被冗余化的两个所述设备中的另一方之间进行信号的输入输出。

3.根据权利要求1或2所述的I/O单元，其特征在于，

所述I/O单元具备：

第一前级侧端子(62a)，其用于将所述第一从处理电路与被连接于前级的所述主单元的两个所述主处理电路中的一方或被连接于前级的其他所述I/O单元的所述第一从处理电路连接；

第二前级侧端子(62b)，其用于将所述第二从处理电路与所述主单元的两个所述主处理电路中的另一方或其他所述I/O单元的所述第二从处理电路进行连接；

第一后级侧端子(64a)，其用于将所述第一从处理电路与被连接于后级的其他所述I/O单元的所述第一从处理电路连接；

第二后级侧端子(64b)，其用于将所述第二从处理电路与被连接于后级的其他所述I/O单元的所述第二从处理电路连接。