WO2022201253A1 - 超電導デバイス、超電導デバイスの製造方法及び積層体 - Google Patents

超電導デバイス、超電導デバイスの製造方法及び積層体 Download PDF

Info

Publication number
WO2022201253A1
WO2022201253A1 PCT/JP2021/011752 JP2021011752W WO2022201253A1 WO 2022201253 A1 WO2022201253 A1 WO 2022201253A1 JP 2021011752 W JP2021011752 W JP 2021011752W WO 2022201253 A1 WO2022201253 A1 WO 2022201253A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
metal
substrate
hole
superconducting device
Prior art date
Application number
PCT/JP2021/011752
Other languages
English (en)
French (fr)
Inventor
誠 中村
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to CN202180091628.5A priority Critical patent/CN116897616A/zh
Priority to EP21932866.3A priority patent/EP4318618A4/en
Priority to JP2023508173A priority patent/JPWO2022201253A1/ja
Priority to PCT/JP2021/011752 priority patent/WO2022201253A1/ja
Publication of WO2022201253A1 publication Critical patent/WO2022201253A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices

Definitions

  • the disclosed technology relates to superconducting devices, superconducting device manufacturing methods, and laminates.
  • semiconductor devices that include a base substrate, a carrier substrate, and a buried metallization layer interposed between the base substrate and the carrier substrate.
  • This semiconductor device manufacturing method includes the following steps. A top metallization layer of a first conductive metal material is formed on top of the carrier substrate. An unfilled through-substrate via is then formed in the carrier substrate to the buried metallization layer. Next, an underlayer of a second conductive metal material is deposited on the surface defining the unfilled through-substrate vias and a perimeter surrounding the unfilled through-substrate vias on the carrier substrate and on the first layer of conductive metal material.
  • An under bump metallization layer is coupled to the buried metallization layer and the upper metallization layer.
  • the first conductive metallic material and the second conductive metallic material are different.
  • a sacrificial layer is then deposited and patterned to form openings that expose unfilled through-substrate vias and peripheral edges surrounding the unfilled through-substrate vias on the carrier substrate and on the upper metallization layer. .
  • the opening is then filled with a third conductive metal material to form a filled through-substrate via.
  • the sacrificial layer is then removed to form cylindrical solder bumps that are self-aligned with the filled through-substrate vias.
  • the disclosed technology aims to suppress stress associated with temperature changes in superconducting devices.
  • a superconducting device has a substrate, a through hole provided in the substrate, and a through electrode provided in the through hole.
  • the through electrode has a first portion and a second portion provided between the first portion and the inner wall surface of the through hole, and the second portion exhibits superconductivity at a temperature equal to or lower than a predetermined temperature.
  • the superconducting device is an electrode electrically connected to the through electrode, at least a part of which is provided outside the through hole, and a material containing a second metal that exhibits superconductivity at a temperature equal to or lower than a predetermined temperature. and a partition wall section provided between the through electrode and the bonding electrode and made of a material containing the first metal. The melting point of the first metal is higher than the melting point of the second metal.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a diagram showing an example of a configuration of a superconducting qubit device according to an embodiment of technology disclosed;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a diagram showing an example of a configuration of a superconducting qubit device according to an embodiment of
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of a method for manufacturing
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of a method for manufacturing
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of a method for manufacturing
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of a method for manufacturing
  • FIG. 2 is a cross-sectional view showing an example of a method for manufacturing a superconducting device according to an embodiment of technology disclosed herein;
  • 1 is a cross-sectional view showing an example of the configuration of a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a superconducting device according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a laminate according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a laminate according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a laminate according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a laminate according to an embodiment of technology disclosed herein;
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a laminate according to an embodiment of technology disclosed herein;
  • Quantum computers are said to have overwhelming processing power compared to conventional computers by using quantum mechanical phenomena such as superposition and quantum entanglement.
  • a superconducting device using a Josephson element containing a superconducting material has been proposed.
  • a Josephson element is a switching element that utilizes the current tunneling effect in a superconducting state.
  • a superconducting device is used in a cryogenic environment in order to exhibit superconductivity in a cryogenic environment such as several mK.
  • a superconducting device is assumed that includes a substrate, a through electrode penetrating through the substrate, and a bonding electrode electrically connected to the through electrode.
  • a superconducting device is laminated to another device through a bonding electrode by a reflow process. In this reflow process, the superconducting device is exposed to temperatures above the melting point of the bonding electrode.
  • the bonding electrode contains, for example, Sn, Pb, or an alloy thereof
  • its melting point is 200°C or higher
  • the reflow temperature is set to about 300°C. That is, in a superconducting device, the difference between the temperature during mounting and the temperature during use is 500° C. or more. Therefore, in a superconducting device used in a cryogenic environment, compared with a general device used in a normal temperature environment, the volume fluctuation due to the expansion and contraction of the through electrode and the junction electrode is large.
  • FIG. 1 is a cross-sectional view showing an example of a configuration of a superconducting device 10 according to a first embodiment of technology disclosed.
  • the superconducting device 10 includes a substrate 20 , superconducting qubit elements 30 , through electrodes 40 and junction electrodes 50 .
  • the substrate 20 is composed of an insulator or a semiconductor. By using a semiconductor such as silicon as the substrate 20, it becomes easy to apply existing semiconductor processing techniques.
  • the superconducting qubit element 30 is provided on the surface S1 side of the substrate 20 .
  • the superconducting qubit element 30 is an element that forms a coherent two-level system using superconductivity.
  • the superconducting qubit device 30 includes the Josephson device shown in FIG.
  • the Josephson element includes a pair of superconductors 31 that exhibit superconductivity at a temperature below a predetermined critical temperature, and an extremely thin insulator 32 with a thickness of several nanometers sandwiched between the pair of superconductors 31.
  • the superconductor 31 may be aluminum, for example, and the insulator 32 may be aluminum oxide, for example.
  • a wiring 60 is connected to the superconducting qubit element 30 through a via 61 .
  • the via 61 and the wiring 60 are each made of a high-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature. Details of the refractory metal will be described later.
  • a surface S1 of the substrate 20 is covered with an insulator layer 90 made of an insulator such as SiO 2 , and the superconducting qubit elements 30, vias 61 and wirings 60 are embedded in the insulator layer 90. .
  • the through electrode 40 penetrates the substrate 20 .
  • One end of the through electrode 40 is connected to the wiring 60 provided on the surface S1 side of the substrate 20, and the other end is a cap provided on the surface S2 side opposite to the surface S1 of the substrate 20. It is connected to the junction electrode 50 via the membrane 70 . That is, the through electrode 40 is a transmission path that transmits the quantum bit output from the superconducting quantum bit element 30 provided on the surface S1 side of the substrate 20 to the junction electrode 50 provided on the surface S2 side of the substrate 20. function as
  • the through electrode 40 includes an outer portion 41 and an inner portion 42 .
  • the outer portion 41 surrounds the inner portion 42 and is made of a refractory metal that exhibits superconductivity at a temperature below a predetermined temperature.
  • the inner portion 42 is made of a low-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature. That is, the inside of the through electrode 40 is filled with a low-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature. The details of the low melting point metal will be described later.
  • the end portion of the penetrating electrode 40 on the surface S2 side of the substrate 20 is closed with the cap film 70 .
  • the cap film 70 is made of a refractory metal that exhibits superconductivity at a temperature below a predetermined temperature.
  • the cap film 70 functions as a partition separating the through electrode 40 and the bonding electrode 50 .
  • the low melting point metal forming the inner portion 42 of the through electrode 40 is completely surrounded (sealed) by the high melting point metal forming the through electrode 40 and the high melting point metal forming the cap film 70 .
  • An insulating film 93 made of an insulator such as SiO 2 is provided between the substrate 20 and the through electrode 40 . That is, the substrate 20 and the through electrodes 40 are electrically separated.
  • Surface S2 of substrate 20 is covered with insulator layer 92 .
  • the cap film 70 is embedded in the insulator layer 92 , and the end of the through electrode 40 on the S2 side of the substrate 20 reaches the inside of the insulator layer 92 .
  • the bonding electrodes 50 have the form of so-called bumps and function as external connection terminals for bonding the superconducting device 10 to other devices.
  • the bonding electrode 50 is provided on the surface S ⁇ b>2 side of the substrate 20 and connected to the through electrode 40 via the cap film 70 and the base film 80 . In this embodiment, the bonding electrode 50 is provided directly below the through electrode 40 .
  • the joining electrode 50 is made of a low-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature.
  • the junction electrode 50 has a portion embedded in the insulator layer 92 and a portion exposed from the surface of the insulator layer 92 .
  • the base film 80 is interposed between the bonding electrode 50 and the insulator layer 92 .
  • the base film 80 functions as a so-called underbump metal, and has a function of suppressing the diffusion of the low-melting-point metal forming the bonding electrode 50 into the insulator layer 92 and enhancing the adhesion between the bonding electrode 50 and the insulator layer 92 . have a function.
  • the base film 80 functions as a partition that separates the through electrode 40 and the bonding electrode 50 .
  • the base film 80 is made of a high-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature.
  • a dummy wiring 62 that is not electrically connected to the superconducting qubit element 30 is provided in the insulator layer 92 .
  • the potential of the dummy wiring 62 may be, for example, the ground potential, or may be floating.
  • the dummy wirings 62 are provided as necessary in order to balance the wiring density on the surface S1 side of the substrate 20 and the wiring density on the surface S2 side of the substrate 20 . If the wiring density on the surface S1 side of the substrate 20 and the wiring density on the surface S2 side of the substrate 20 are not uniform, the substrate 20 will warp significantly.
  • FIG. Wiring electrically connected to the superconducting qubit element 30 or wiring having a specific electric function may be provided on the surface S2 side of the substrate 20 .
  • dummy wirings and wirings having a specific electrical function may be provided on the surface S2 side of the substrate 20 so as to be mixed.
  • the via 61, the wiring 60, the outer portion 41 of the through electrode 40, the cap film 70, and the base film 80 are each made of a refractory metal that exhibits superconductivity at a temperature below a predetermined temperature.
  • the refractory metals forming the via 61, the wiring 60, the outer portion 41 of the through electrode 40, the cap film 70, and the underlying film 80 are preferably the same metal.
  • the inner portion 42 of the through electrode 40 and the bonding electrode 50 are each made of a low-melting-point metal that exhibits superconductivity at a temperature equal to or lower than a predetermined temperature.
  • the low-melting-point metals forming the inner portion 42 of the through electrode 40 and the bonding electrode 50 are preferably the same metal.
  • a high melting point metal is a metal with a melting point of 800°C or higher
  • a low melting point metal is a metal with a melting point of 300°C or lower.
  • refractory metals that exhibit superconductivity at temperatures below a predetermined temperature include Ta, Nb, V, Mo, alloys containing these as main components, and nitrides thereof.
  • low-melting-point metals that exhibit superconductivity at temperatures below a predetermined temperature include Sn, Pb, In, Ga, and alloys containing these as main components.
  • the high-melting-point metal is an example of the first metal in the technology disclosed herein.
  • a low-melting-point metal is an example of a low-melting-point metal in the technology disclosed.
  • the high-melting point metal and the low-melting point metal exhibiting superconductivity at a temperature equal to or lower than a predetermined temperature have a small difference from the coefficient of thermal expansion of the substrate 20 .
  • the substrate 20 is a Si substrate, it is preferable to use Mo or Ta as the high melting point metal, and Ga or Sn as the low melting point metal.
  • the superconducting device 10 It is possible to reduce the difference between the temperature at the time of mounting and the temperature at the time of use, thereby suppressing volume fluctuations due to temperature fluctuations and the accompanying stress.
  • the metals used as the high-melting-point metal and the low-melting-point metal that exhibit superconductivity at a temperature below a predetermined temperature may be selected from the viewpoint of ease of processing.
  • Ta which is a high-melting-point metal
  • Sn which is a low-melting-point metal
  • Ta which is a high-melting-point metal
  • Sn which is a low-melting-point metal
  • 3A to 3M are cross-sectional views showing an example of a method for manufacturing the superconducting device 10.
  • FIG. 1 A method for manufacturing the superconducting device 10.
  • the superconducting qubit element 30 is formed on the surface S1 of the substrate 20 made of a semiconductor such as Si.
  • an insulator film made of an insulator such as SiO 2 constituting the insulator layer 90 is formed on the surface S1 of the substrate 20 by, for example, a CVD (chemical vapor deposition) method.
  • a superconducting qubit element 30 is embedded in an insulator layer 90 (FIG. 3A).
  • a refractory metal for example, Ta that exhibits superconductivity at a temperature lower than a predetermined temperature is applied to the surface of the insulator layer 90 by, for example, sputtering. deposit.
  • the wiring 60 is formed by patterning this high-melting-point metal.
  • the wiring 60 is covered with an insulating film made of an insulator such as SiO 2 that constitutes the insulator layer 90 (FIG. 3B).
  • the via 61 is made of the same refractory metal (eg, Ta) as the wiring 60 .
  • the surface S2 side of the substrate 20 is ground to thin the substrate 20 .
  • CMP Chemical Mechanical Polishing
  • chemical solution processing are performed as finishing of the thinning processing of the substrate 20 .
  • an insulator layer 92 made of an insulator such as SiO 2 is formed on the surface S2 of the substrate 20 by, eg, CVD (FIG. 3C).
  • through holes 45 are formed from the surface of the insulator layer 92 through the substrate 20 to reach the wirings 60 by, for example, reactive ion etching using the Bosch process.
  • the Bosch process repeats the three steps of isotropic etching of the substrate 20, deposition of a protective film (not shown), and anisotropic etching of the substrate 20 (removing the bottom protective film) to form a vertical film on the substrate 20. It is a dry etching technology that realizes deep etching at high speed and with a high aspect ratio. Etching stops when the through hole 45 reaches the wiring 60 (FIG. 3D).
  • an insulating film 93 made of an insulating material such as SiO 2 is formed on the side surface of the through hole 45 by, eg, CVD.
  • a refractory metal M1 for example, Ta
  • the surface of the insulator layer 92 and the side and bottom surfaces of the through hole 45 are covered with the high melting point metal M1.
  • the portion of the high melting point metal M1 covering the side and bottom surfaces of the through hole 45 becomes the outer portion 41 of the through electrode 40, and the portion of the high melting point metal M1 covering the surface of the insulator layer 92 becomes part of the dummy wiring 62.
  • the outer portion 41 of the through electrode 40 is connected to the wiring 60 at the bottom surface of the through hole 45 (FIG. 3E).
  • a low-melting-point metal M2 (for example, Sn) that exhibits superconductivity at a temperature below a predetermined temperature is formed by plating. is deposited on the refractory metal M1.
  • a low melting point metal M2 fills the through hole 45, thereby forming the inner portion 42 of the through electrode 40 (FIG. 3F).
  • the surplus low-melting-point metal M2 deposited on the insulator layer 92 is removed by, eg, CMP.
  • the same refractory metal M1 (for example, Ta) as the wiring 60 and the outer portion 41 of the through electrode 40 is further deposited on the surface S2 side of the substrate 20 by, for example, a sputtering method (FIG. 3G).
  • the high melting point metal M1 is patterned.
  • the dummy wiring 62 is formed on the surface S2 side of the substrate 20, and the cap film 70 that closes the end portion of the through electrode 40 on the surface S2 side of the substrate 20 is formed (FIG. 3H).
  • the dummy wiring 62 is covered with an insulating film made of an insulating material such as SiO 2 that constitutes the insulating layer 92 (FIG. 3I).
  • a contact hole 95 is formed from the surface of the insulator layer 92 to the cap film 70 by, eg, reactive ion etching (FIG. 3J).
  • the same refractory metal (for example, Ta) as the wiring 60, the outer portion 41 of the through electrode 40, the cap film 70 and the dummy wiring 62 is deposited on the surface S2 side of the substrate 20 by, for example, a sputtering method.
  • a base film 80 is formed by patterning the metal. Base film 80 is connected to cap film 70 at the bottom of contact hole 95 (FIG. 3K).
  • solder resist 55 is formed on the surface of the insulator layer 92 .
  • the solder resist 55 is provided with an opening through which the base film 80 is exposed.
  • the same low-melting-point metal for example, Sn
  • the solder resist 55 is removed (FIG. 3M).
  • the manufacturing method in which the through holes 45 for forming the through electrodes 40 are formed from the surface S2 side of the substrate 20 is illustrated, but the through holes 45 may be formed from the surface S1 side of the substrate 20. It is possible. A manufacturing method for forming the through hole 45 from the surface S1 side of the substrate 20 will be described below with reference to FIGS. 4A to 4K.
  • a through hole 45 is formed from the surface S1 side of the substrate 20 on which the superconducting qubit element 30 and the insulator layer 90 are formed. Etching is stopped before reaching surface S2 of through-hole 45 (FIG. 4A).
  • an insulating film 93 made of an insulating material such as SiO 2 is formed on the side and bottom surfaces of the through hole 45 by, eg, CVD.
  • a refractory metal M1 for example, Ta
  • a refractory metal M1 that exhibits superconductivity at a temperature lower than a predetermined temperature is deposited on the surface S1 side of the substrate 20 by, for example, a sputtering method.
  • the surface of the insulator layer 90 and the side and bottom surfaces of the through hole 45 are covered with the high melting point metal M1.
  • the portion of the refractory metal M1 covering the side and bottom surfaces of the through-hole 45 becomes the outer portion 41 of the through-electrode 40 (FIG. 4B).
  • a low-melting-point metal M2 (for example, Sn) that exhibits superconductivity at a temperature below a predetermined temperature is formed by plating. is deposited on the refractory metal M1.
  • a low melting point metal M2 fills the through hole 45, thereby forming the inner portion 42 of the through electrode 40 (FIG. 4C).
  • the surplus low-melting-point metal M2 deposited on the insulator layer 90 is removed by, eg, CMP.
  • the same refractory metal M1 (for example, Ta) as the outer portion 41 of the through electrode 40 is further deposited on the surface S1 side of the substrate 20 by, for example, sputtering (FIG. 4D).
  • a cap film 70 is formed that covers the end portion of the through electrode 40 on the side of the surface S1 of the substrate 20 (FIG. 4E).
  • the same refractory metal for example, the same refractory metal as the outer portion 41 of the through electrode 40 and the cap film 70 is formed on the surface S1 side of the substrate 20 by, for example, a sputtering method. After depositing Ta), the refractory metal is patterned. Thereby, wirings 60 electrically connected to the superconducting quantum bit element 30 and the through electrode 40 are formed (FIG. 4F).
  • the wiring 60 is covered with an insulating film made of an insulating material such as SiO 2 that constitutes the insulating layer 90 .
  • the surface S2 side of the substrate 20 is ground to thin the substrate 20 until the through electrodes 40 are exposed. CMP and chemical processing are performed as the finishing of the thinning processing of the substrate 20 .
  • an insulator layer 92 made of an insulator such as SiO 2 is formed on the surface S2 of the substrate 20 by, eg, CVD (FIG. 4G).
  • contact holes 95 are formed from the surface of the insulator layer 92 to reach the through electrodes 40 (FIG. 4H).
  • the same refractory metal for example, Ta
  • the wiring 60, the outer portion 41 of the through electrode 40, and the cap film 70 is deposited on the surface S2 side of the substrate 20 by, for example, a sputtering method, and this refractory metal is patterned.
  • the underlying film 80 is formed.
  • the underlying film 80 is connected to the through electrode 40 at the bottom surface of the contact hole 95 (FIG. 4I).
  • solder resist 55 is formed on the surface of the insulator layer 92 .
  • the solder resist 55 is provided with an opening through which the base film 80 is exposed.
  • the same low-melting-point metal for example, Sn
  • the solder resist 55 is removed (Fig. 4K).
  • the superconducting device 10 has the through electrodes 40 penetrating the substrate 20, so that the superconducting device 10 and other devices can be stacked three-dimensionally.
  • Superconducting device 10 is bonded to other devices via bonding electrodes 50 .
  • a reflow process is performed to melt the joining electrode 50 .
  • the volumes of the bonding electrodes 50 and the through electrodes 40 may fluctuate due to heating during the reflow process.
  • the bonding electrode 50 is arranged directly below the through electrode 40, and the volume of the structure in which the bonding electrode 50 and the through electrode 40 are integrated is likely to increase. Stress becomes a problem.
  • the cap film 70 and the base film 80 made of a high-melting-point metal function as partition walls separating the through electrodes 40 and the bonding electrodes 50 .
  • high-melting-point metals have a smaller coefficient of thermal expansion than low-melting-point metals.
  • Variation and volume variation in the bonding electrode 50 can be decoupled. As a result, it is possible to suppress the stress associated with the volume fluctuation of the through electrodes 40 and the bonding electrodes 50 .
  • the low-melting-point metal forming the inner portion 42 of the through electrode 40 is completely surrounded (sealed) by the high-melting-point metal forming the outer portion of the through-electrode 40 and the high-melting-point metal forming the cap film 70 . ing). Volume fluctuations of the inner portion 42 of the through electrode 40 due to temperature changes are limited by the high-melting-point metal surrounding the inner portion 42 of the through electrode 40, so that volume fluctuations of the through electrode 40 due to temperature changes can be suppressed. becomes. Also, in the reflow process, the low-melting-point metal forming the inner portion 42 of the through electrode 40 can be melted, but the high-melting-point metal forming the outer portion 41 of the through electrode 40 is not melted. Diffusion of the melting point metal into the substrate 20 can be suppressed.
  • the wiring 60, the outer portion 41 of the through electrode 40, the cap film 70, and the underlying film 80 are all made of the same refractory metal. This avoids alloy formation when dissimilar metals are used. The formation of an alloy increases the decoherence effect, which may make it difficult to maintain the quantum mechanical superposition state.
  • the inner portion 42 of the penetrating electrode 40 is made of a low-melting-point metal that exhibits superconductivity at a temperature equal to or lower than a predetermined temperature.
  • the present invention is not limited to this.
  • the inner portion 42 of the through electrode 40 may be made of the same material as the substrate 20 or an oxide of the material that makes up the substrate 20 . That is, the inside of the through electrode 40 may be filled with the same material as the substrate 20 or an oxide of the material forming the substrate 20 .
  • the substrate 20 is a Si substrate
  • the inner portion 42 of the through electrode 40 may be composed of polysilicon or SiO2 .
  • the inner portion 42 of the through electrode 40 may be made of an insulator.
  • the inner portion 42 of the through electrode 40 may be made of the same refractory metal as the outer portion 41 of the through electrode 40 .
  • a sputtering method or a CVD method is applied as a film forming method for charging the inside of the through electrode 40 .
  • the inner portion 42 of the through electrode 40 may be hollow.
  • the bonding electrode 50 is preferably provided at a position shifted from the through electrode 40 in the main surface direction of the substrate 20 from the viewpoint of ensuring mechanical strength.
  • the through electrode 40 develops superconductivity, electrical resistance does not pose a problem. Therefore, it is possible to configure the through electrode 40 only from the thin film of high-melting-point metal that configures the outer portion 41 .
  • FIG. 6 is a cross-sectional view showing an example of the configuration of a superconducting device 10A according to the second embodiment of technology disclosed.
  • a superconducting device 10A according to this embodiment has the form of an interposer that mediates signal transmission between devices, and differs from the superconducting device 10 according to the first embodiment in that it does not include a superconducting qubit element.
  • the superconducting device 10A includes a substrate 20, through electrodes 40, and junction electrodes 50. As shown in FIG.
  • the substrate 20 is composed of an insulator or a semiconductor. By using a semiconductor such as silicon as the substrate 20, it becomes easy to apply existing semiconductor processing techniques.
  • One end of the through electrode 40 is connected to the bonding electrode 50 via a cap film 70 provided on the surface S1 side of the substrate 20, and the other end is a cap film 70 provided on the surface S2 side of the substrate 20. is connected to the junction electrode 50 via the .
  • An outer portion 41 of the through electrode 40 is made of a high-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature, and surrounds the inner portion 42 .
  • the inner portion 42 of the through electrode 40 is made of a low-melting-point metal that exhibits superconductivity at a temperature below a predetermined temperature. Both ends of the through electrode 40 are closed with a cap film 70 .
  • the cap film 70 is made of the same refractory metal as the outer portion 41 of the through electrode 40 .
  • the cap film 70 functions as a partition separating the through electrode 40 and the bonding electrode 50 .
  • the low melting point metal forming the inner portion 42 of the through electrode 40 is completely surrounded (sealed) by the high melting point metal forming the outer portion 41 of the through electrode 40 and the high melting point metal forming the cap film 70 . there).
  • the bonding electrodes 50 are provided on both the surface S1 side and the surface S2 side of the substrate 20 .
  • the bonding electrode 50 is made of the same low melting point metal as the inner portion 42 of the through electrode 40 .
  • the base film 80 is interposed between the bonding electrode 50 and the insulator layers 90 and 92 .
  • the base film 80 functions as a so-called underbump metal, has a function of suppressing the diffusion of the low-melting-point metal forming the bonding electrode 50 into the insulating layers 90 and 92, and has a function of suppressing the diffusion of the bonding electrode 50 and the insulating layers 90 and 92. It has the function of enhancing adhesion.
  • the base film 80 functions as a partition that separates the through electrode 40 and the bonding electrode 50 .
  • the base film 80 is made of the same refractory metal as the outer portion 41 of the through electrode 40 and the cap film 70 .
  • the bonding electrode 50 on the surface S1 side of the substrate 20 is bonded to a first device (not shown), and the bonding electrode 50 on the surface S2 side of the substrate 20 is bonded to a second device (not shown).
  • Signal transmission can be performed between the first device and the second device via the through electrode 40 .
  • Various processes for manufacturing the superconducting device 10 according to the first embodiment can be applied to the method for manufacturing the superconducting device 10A according to the present embodiment, so description thereof will be omitted.
  • the through electrode 40 and the bonding electrode 50 are separated by the partition wall, so that stress caused by temperature change is suppressed. It is possible to
  • the inner portion 42 of the through electrode 40 may be made of the same material as the substrate 20 or an oxide of the material forming the substrate 20 . Also, the inner portion 42 of the through electrode 40 may be made of an insulator. Also, the inner portion 42 of the through electrode 40 may be made of the same refractory metal as the outer portion 41 of the through electrode 40 . Also, as shown in FIG. 7, the inner portion 42 of the through electrode 40 may be hollow. When the inner portion 42 of the through electrode 40 is hollow, the bonding electrode 50 is preferably provided at a position shifted from the through electrode 40 in the main surface direction of the substrate 20 from the viewpoint of ensuring mechanical strength.
  • FIG. 8 is a cross-sectional view showing an example of the configuration of a laminate 100 according to the third embodiment of technology disclosed.
  • the laminate 100 is configured by laminating the superconducting device 10 according to the first embodiment and another device 11 .
  • Other device 11 may be, for example, a reading device having a function of reading quantum bits output from superconducting device 10 .
  • a bonding electrode 50 of superconducting device 10 is bonded to pad 25 provided on the surface of substrate 21 of another device 11 .
  • a reflow process for melting the joining electrode 50 is performed.
  • the cap film 70 and the base film 80 made of a high-melting-point metal function as partition walls separating the through electrode 40 and the bonding electrode 50 .
  • volume fluctuation can be separated. As a result, it is possible to suppress the stress associated with the volume fluctuation of the through electrodes 40 and the bonding electrodes 50 .
  • the bonding electrodes 50 are provided on both the surface S1 side and the surface S2 side of the substrate 20, and the bonding electrodes 50 are provided on both the surface S1 side and the surface S2 side of the substrate 20.
  • Other devices 11, 12 may be stacked.
  • the bonding electrode 50 on the surface S2 side of the superconducting device 10 is bonded to the pad 25 provided on the surface of the substrate 21 of the other device 11, and the bonding electrode 50 on the surface S1 side of the superconducting device 10 is connected to the other device 12. It is bonded to pads 26 provided on the surface of substrate 22 .
  • the bonding between the superconducting device 10 and the other device 11 may be room temperature bonding or bonding with an adhesive instead of bonding via the bonding electrode 50 .
  • the insulator layer 92 provided on the surface S2 side of the substrate 20 of the superconducting device 10 and the insulator layer provided on the surface S3 side of the substrate 21 of the other device 11 98 are bonded at room temperature or with an adhesive, through electrodes 40 are formed. Through electrodes 40 are connected to pads 25 provided on the surface of substrate 21 of other device 11 .
  • the superconducting device 10 has a bonding electrode 50 provided on the surface S ⁇ b>1 side of the substrate 20 . Another device (not shown) can be bonded onto the superconducting device 10 via bonding electrodes 50 .
  • FIG. 11 is a cross-sectional view showing an example of the configuration of a laminate including the superconducting device 10A and other devices 11 and 12 according to the second embodiment.
  • the superconducting device 10A is an interposer that mediates signal transmission between the other devices 11 and 12.
  • the other device 12 may have the function of outputting quantum bits
  • the other device 11 may have the function of reading out quantum bits.
  • the bonding electrode 50 on the surface S2 side of the superconducting device 10A is bonded to the pad 25 provided on the surface of the substrate 21 of the other device 11, and the bonding electrode 50 on the surface S1 side of the superconducting device 10 is connected to the other device 12. It is bonded to pads 26 provided on the surface of substrate 22 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

超電導デバイスは、基板と、基板に設けられた貫通孔と、貫通孔内に設けられた貫通電極を有する。貫通電極は、第１部分と、第１部分と貫通孔の内壁面との間に設けられた第２部分とを有し、第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成されている。超電導デバイスは、貫通電極と電気的に接続された電極であって、少なくとも一部が貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、貫通電極と接合電極との間に設けられ、第１の金属を含む材料で形成された隔壁部と、を含む。第１の金属の融点が前記第２の金属の融点よりも高い。

Description

超電導デバイス、超電導デバイスの製造方法及び積層体
　開示の技術は超電導デバイス、超電導デバイスの製造方法及び積層体に関する。
　超電導を発現する構造部分を有する超電導デバイスに関する技術として以下の技術が知られている。例えば、ベース基板、キャリア基板と、ベース基板とキャリア基板との間に介在する埋め込みメタライゼーション層と、を含む半導体デバイスが知られている。この半導体デバイスの製造方法は下記の工程を含む。キャリア基板の上面に第１の導電性金属材料の上部メタライゼーション層を形成する。次に、キャリア基板内に埋め込みメタライゼーション層まで未充填基板貫通ビアを形成する。次に、未充填基板貫通ビアと、キャリア基板上および第１の導電性金属材料層上の未充填基板貫通ビアを囲む周縁部とを画定する表面上に、第２の導電性金属材料のアンダー・バンプ・メタライゼーション層を形成する。アンダー・バンプ・メタライゼーション層は、埋め込みメタライゼーション層と上部メタライゼーション層とに結合される。第１の導電性金属材料と第２の導電性金属材料とが異なる。次に、未充填基板貫通ビアと、キャリア基板上および上部メタライゼーション層上の未充填基板貫通ビアを囲む周縁部とを露出させる開口部を形成するために、犠牲層を付着させてパターン形成する。次に、充填された基板貫通ビアを形成するために、開口部に第３の導電性金属材料を充填する。次に、充填された基板貫通ビアと自己整列した円柱形状のはんだバンプを形成するように犠牲層を除去する。
特表２０２０－５２００９０号公報
　開示の技術は、超電導デバイスにおいて、温度変化に伴うストレスを抑制することを目的とする。
　開示の技術に係る超電導デバイスは、基板と、前記基板に設けられた貫通孔と、前記貫通孔内に設けられた貫通電極を有する。貫通電極は、第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられた第２部分とを有し、前記第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成されている。超電導デバイスは、前記貫通電極と電気的に接続された電極であって、少なくとも一部が前記貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、前記貫通電極と前記接合電極との間に設けられ、前記第１の金属を含む材料で形成された隔壁部と、を含む。前記第１の金属の融点が前記第２の金属の融点よりも高い。
　開示の技術によれば、超電導デバイスにおいて、温度変化に伴うストレスを抑制することが可能となる。
開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。 開示の技術の実施形態に係る超電導量子ビット素子の構成の一例を示す図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。 開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。 開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。 開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。 開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。 開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。
　量子コンピュータは、重ね合わせや量子もつれといった量子力学的な現象を用いることで、従来のコンピュータと比較して圧倒的な処理能力を持つとされている。量子コンピュータを実現するためのデバイスとして、例えば、超電導材料を含むジョセフソン素子を使用した超電導デバイスが提案されている。ジョセフソン素子は、超電導状態における電流のトンネル効果を利用したスイッチング素子である。超電導デバイスは、通常数ｍＫといった極低温の環境において超電導を発現するため極低温の環境で使用される。
　一方、超電導デバイス同士、又は超電導デバイスと他のデバイスとを積層することで、高密度実装が可能になると考えられる。超電導デバイスにおいて、三次元実装を実現するための手段として貫通電極を用いることが考えられる。具体的には、基板と、基板を貫通する貫通電極と、貫通電極に電気的に接続された接合電極とを備えた超電導デバイスが想定される。超電導デバイスは、リフロー処理によって、接合電極を介して他のデバイスに積層される。このリフロー処理において、超電導デバイスは、接合電極の融点以上の温度に晒されることになる。接合電極が、例えばＳｎ、Ｐｂ又はこれらの合金を含む場合、その融点は２００℃以上となり、リフロー温度は３００℃程度に設定される。すなわち、超電導デバイスにおいては、実装時における温度と使用時における温度差は５００℃以上となる。従って、極低温環境で使用される超電導デバイスにおいては、常温環境下で使用される一般的なデバイスと比較して、貫通電極及び接合電極の膨張・収縮に伴う体積変動が大きくなり、これらの電極にクラック等の損傷が生じるリスクが高い。特に、特許文献１に記載されているような、貫通電極と接合電極とが一体的に形成されている構造においては、貫通電極と接合電極を一体とした構造体の堆積が大きくなることから、体積変動及びそれに伴うストレスがより顕著となる。
　以下、開示の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は適宜省略する。
［第１の実施形態］
　図１は、開示の技術の第１の実施形態に係る超電導デバイス１０の構成の一例を示す断面図である。超電導デバイス１０は、基板２０、超電導量子ビット素子３０、貫通電極４０及び接合電極５０を備えている。
　基板２０は、絶縁体又は半導体によって構成されている。基板２０として、シリコン等の半導体を用いることで、既存の半導体加工技術の適用が容易となる。
　超電導量子ビット素子３０は、基板２０の面Ｓ１の側に設けられている。超電導量子ビット素子３０は、超電導を用いてコヒーレントな２準位系を形成する素子である。本実施形態において、超電導量子ビット素子３０は、図２に示すジョセフソン素子を含んで構成されている。ジョセフソン素子は、所定の臨界温度以下の温度で超電導を発現する一対の超電導体３１と、一対の超電導体３１の間に挟まれた厚さ数ｎｍ程度の極薄の絶縁体３２とを含んで構成されている。超電導体３１は例えばアルミニウムであってもよく、絶縁体３２は、例えば酸化アルミニウムであってもよい。超電導量子ビット素子３０には、ビア６１を介して配線６０が接続されている。ビア６１及び配線６０は、それぞれ、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。高融点金属の詳細については後述する。基板２０の面Ｓ１は、ＳｉＯ２等の絶縁体によって構成される絶縁体層９０によって覆われており、超電導量子ビット素子３０、ビア６１及び配線６０は、絶縁体層９０内に埋設されている。
　貫通電極４０は基板２０を貫通している。貫通電極４０は、一端が、基板２０の面Ｓ１の側に設けられた配線６０に接続されており、他端が、基板２０の面Ｓ１とは反対側の面Ｓ２の側に設けられたキャップ膜７０を介して接合電極５０に接続されている。すなわち、貫通電極４０は、基板２０の面Ｓ１の側に設けられた超電導量子ビット素子３０から出力される量子ビットを、基板２０の面Ｓ２の側に設けられた接合電極５０に伝送する伝送路として機能する。
　貫通電極４０は、外側部分４１及び内側部分４２を含んで構成されている。外側部分４１は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されており、内側部分４２を囲んでいる。内側部分４２は、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。すなわち、貫通電極４０の内側には、所定の温度以下の温度で超電導を発現する低融点金属が充填されている。低融点金属の詳細については後述する。貫通電極４０の、基板２０の面Ｓ２側の端部はキャップ膜７０によって塞がれている。キャップ膜７０は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。キャップ膜７０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。貫通電極４０の内側部分４２を構成する低融点金属は、貫通電極４０を構成する高融点金属及びキャップ膜７０を構成する高融点金属によって完全に囲まれている（封止されている）。基板２０と貫通電極４０との間には、ＳｉＯ２等の絶縁体によって構成される絶縁膜９３が設けられている。すなわち、基板２０と貫通電極４０とは電気的に分離されている。基板２０の面Ｓ２は、絶縁体層９２によって覆われている。キャップ膜７０は絶縁体層９２内に埋設されおり、貫通電極４０の、基板２０のＳ２側の端部は絶縁体層９２の内部に達している。
　接合電極５０は、所謂バンプの形態を有しており、超電導デバイス１０を他のデバイスに接合するための外部接続端子として機能する。接合電極５０は、基板２０の面Ｓ２の側に設けられており、キャップ膜７０及び下地膜８０を介して貫通電極４０に接続されている。本実施形態において、接合電極５０は、貫通電極４０の直下に設けられている。接合電極５０は、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。接合電極５０は、絶縁体層９２内に埋設された部分と、絶縁体層９２の表面から露出した部分を有する。下地膜８０は、接合電極５０と絶縁体層９２との間に介在する。下地膜８０は、所謂アンダーバンプメタルとして機能し、接合電極５０を構成する低融点金属の絶縁体層９２内への拡散を抑制する機能及び接合電極５０と絶縁体層９２との密着性を高める機能を有する。また、下地膜８０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。下地膜８０は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。
　絶縁体層９２内には、超電導量子ビット素子３０に電気的に接続されないダミー配線６２が設けられている。ダミー配線６２の電位は例えば接地電位であってもよいし、フローティングであってもよい。ダミー配線６２は、基板２０の面Ｓ１側における配線密度と、基板２０の面Ｓ２側における配線密度とのバランスをとるために必要に応じて設けられる。基板２０の面Ｓ１側における配線密度と、基板２０の面Ｓ２側における配線密度とが不均一である場合、基板２０に生じる反りが顕著となる。基板２０の面Ｓ２側にダミー配線６２を適宜設け、基板２０の両面の配線密度のバランスをとることで、基板２０に生じる反りを抑制することが可能となる。なお、基板２０の面Ｓ２の側に、超電導量子ビット素子３０に電気的に接続された配線又は特定の電気的機能を持つ配線が設けられていてもよい。また、基板２０の面Ｓ２の側に、ダミー配線と特定の電気的機能を持つ配線とが混在するように設けられていてもよい。
　上記したように、ビア６１、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及び下地膜８０は、それぞれ、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。ビア６１、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及び下地膜８０をそれぞれ構成する高融点金属は、互いに同じ金属であることが好ましい。また、上記したように、貫通電極４０の内側部分４２及び接合電極５０は、それぞれ、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。貫通電極４０の内側部分４２及び接合電極５０をそれぞれ構成する低融点金属は、互いに同じ金属であることが好ましい。
　本明細書において、高融点金属とは、融点が８００℃以上の金属であり、低融点金属とは融点が３００℃以下の金属である。所定の温度以下の温度で超電導を発現する高融点金属の例として、Ｔａ、Ｎｂ、Ｖ、Ｍｏ又はこれらを主成分とする合金又はこれらの窒化物などが挙げられる。所定の温度以下の温度で超電導を発現する低融点金属の例として、Ｓｎ、Ｐｂ、Ｉｎ、Ｇａ又はこれらを主成分とする合金等が挙げられる。なお、高融点金属は、開示の技術における第１の金属の一例である。低融点金属は、開示の技術における低融点金属の一例である。
　所定の温度以下の温度で超電導を発現する高融点金属及び低融点金属は、基板２０の熱膨張係数との差が小さいものが好ましい。例えば、基板２０がＳｉ基板である場合、高融点金属として、Ｍｏ又はＴａを用いることが好ましく、低融点金属としてＧａ又はＳｎを用いることが好ましい。
　また、所定の温度以下の温度で超電導を発現する低融点金属として融点が比較的低いＧａ（融点は２９．８℃）又はＩｎ（融点は１５６．６℃）を用いることで、超電導デバイス１０の実装時における温度と使用時における温度との差を小さくすることができ、温度変動による体積変動及びそれに伴うストレスを抑制することができる。
　また、所定の温度以下の温度で超電導を発現する高融点金属及び低融点金属として用いる金属を、加工の容易性の観点から選択してもよい。例えば、高融点金属であるＴａ及び低融点金属であるＳｎは、どちらも塩素系の反応性ドライエッチングによるパターニングが可能である。
　以下において、超電導デバイス１０の製造方法について説明する。図３Ａ～図３Ｍは、超電導デバイス１０の製造方法の一例を示す断面図である。
　初めに、例えばＳｉ等の半導体によって構成される基板２０の面Ｓ１上に超電導量子ビット素子３０を形成する。次に、例えば、ＣＶＤ（chemical vapor deposition）法により、基板２０の面Ｓ１上に、絶縁体層９０を構成するＳｉＯ２等の絶縁体からなる絶縁体膜を形成する。超電導量子ビット素子３０は、絶縁体層９０内に埋設される（図３Ａ）。
　次に、超電導量子ビット素子３０に接続されたビア６１を形成した後、例えばスパッタ法により絶縁体層９０の表面に、所定の温度以下の温度で超電導を発現する高融点金属（例えばＴａ）を堆積させる。その後、この高融点金属をパターニングすることにより、配線６０を形成する。配線６０は、絶縁体層９０を構成するＳｉＯ２等の絶縁体からなる絶縁膜によって覆われる（図３Ｂ）。ビア６１は、配線６０と同じ高融点金属（例えばＴａ）によって構成される。
　次に、基板２０の面Ｓ２側を研削し、基板２０を薄化させる。基板２０の薄化処理の仕上げとしてＣＭＰ（Chemical Mechanical Polishing）及び薬液処理が施される。次に、例えばＣＶＤ法により、基板２０の面Ｓ２上に、ＳｉＯ２等の絶縁体からなる絶縁体層９２を形成する（図３Ｃ）。
　次に、例えばボッシュプロセスを用いた反応性イオンエッチングにより、絶縁体層９２の表面から、基板２０を貫通して配線６０に達する貫通孔４５を形成する。ボッシュプロセスは、基板２０の等方性エッチング、保護膜（図示せず）の堆積、基板２０の異方性エッチング（底面の保護膜の除去）の３つのステップを繰り返すことで、基板２０の垂直な深掘りを高速かつ高アスペクト比で実現するドライエッチング技術である。貫通孔４５が配線６０に達するとエッチングが停止する（図３Ｄ）。
　次に、例えばＣＶＤ法により、貫通孔４５の側面にＳｉＯ２等の絶縁体からなる絶縁膜９３を形成する。次に、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０と同じ高融点金属Ｍ１（例えばＴａ）を堆積させる。絶縁体層９２の表面、貫通孔４５の側面及び底面は高融点金属Ｍ１によって覆われる。高融点金属Ｍ１の貫通孔４５の側面及び底面を覆う部分が貫通電極４０の外側部分４１となり、高融点金属Ｍ１の絶縁体層９２の表面を覆う部分がダミー配線６２の一部となる。貫通電極４０の外側部分４１は、貫通孔４５の底面において配線６０に接続される（図３Ｅ）。
　次に、例えばスパッタ法により、高融点金属Ｍ１の表面にシード層（図示せず）を形成した後、めっき法により、所定の温度以下の温度で超電導を発現する低融点金属Ｍ２（例えばＳｎ）を高融点金属Ｍ１上に堆積させる。低融点金属Ｍ２は貫通孔４５に充填され、これによって貫通電極４０の内側部分４２が形成される（図３Ｆ）。
　次に、例えばＣＭＰにより、絶縁体層９２上に堆積している余剰の低融点金属Ｍ２を除去する。その後、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０及び貫通電極４０の外側部分４１と同じ高融点金属Ｍ１（例えばＴａ）を更に堆積させる（図３Ｇ）。
　次に、高融点金属Ｍ１をパターニングする。これにより、基板２０の面Ｓ２の側にダミー配線６２が形成されるとともに、貫通電極４０の基板２０の面Ｓ２側の端部を塞ぐキャップ膜７０が形成される（図３Ｈ）。
　ダミー配線６２は、絶縁体層９２を構成するＳｉＯ２等の絶縁体からなる絶縁膜によって覆われる（図３Ｉ）。次に、例えば反応性イオンエッチングにより、絶縁体層９２の表面からキャップ膜７０に達するコンタクトホール９５を形成する（図３Ｊ）。
　次に、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及びダミー配線６２と同じ高融点金属（例えばＴａ）を堆積させ、この高融点金属をパターニングすることで、下地膜８０を形成する。下地膜８０は、コンタクトホール９５の底面においてキャップ膜７０に接続される（図３Ｋ）。
　次に、絶縁体層９２の表面に、ソルダーレジスト５５を形成する。ソルダーレジスト５５には、下地膜８０を露出させる開口部が設けられている。次に、めっき法によって、下地膜８０上に貫通電極４０の内側部分４２と同じ低融点金属（例えばＳｎ）を堆積させる。これにより、接合電極５０が形成される（図３Ｌ）。最後に、ソルダーレジスト５５を除去する（図３Ｍ）。
　上記の説明では、貫通電極４０を形成するための貫通孔４５を基板２０の面Ｓ２側から形成する場合の製造方法を例示したが、貫通孔４５を基板２０の面Ｓ１側から形成することも可能である。以下に、貫通孔４５を基板２０の面Ｓ１側から形成する場合の製造方法について図４Ａ～図４Ｋを参照しつつ説明する。
　例えばボッシュプロセスを用いた反応性イオンエッチングにより、超電導量子ビット素子３０及び絶縁体層９０が形成された基板２０の面Ｓ１側から貫通孔４５形成する。エッチングは、貫通孔４５の面Ｓ２に達する前に停止される（図４Ａ）。
　次に、例えばＣＶＤ法により、貫通孔４５の側面及び底面にＳｉＯ２等の絶縁体からなる絶縁膜９３を形成する。次に、例えばスパッタ法により、基板２０の面Ｓ１側に、所定の温度以下の温度で超電導を発現する高融点金属Ｍ１（例えばＴａ）を堆積させる。絶縁体層９０の表面、貫通孔４５の側面及び底面は高融点金属Ｍ１によって覆われる。高融点金属Ｍ１の貫通孔４５の側面及び底面を覆う部分が貫通電極４０の外側部分４１となる（図４Ｂ）。
　次に、例えばスパッタ法により、高融点金属Ｍ１の表面にシード層（図示せず）を形成した後、めっき法により、所定の温度以下の温度で超電導を発現する低融点金属Ｍ２（例えばＳｎ）を高融点金属Ｍ１上に堆積させる。低融点金属Ｍ２は貫通孔４５に充填され、これによって貫通電極４０の内側部分４２が形成される（図４Ｃ）。
　次に、例えばＣＭＰにより、絶縁体層９０上に堆積している余剰の低融点金属Ｍ２を除去する。その後、例えばスパッタ法により、基板２０の面Ｓ１側に、貫通電極４０の外側部分４１と同じ高融点金属Ｍ１（例えばＴａ）を更に堆積させる（図４Ｄ）。
　次に、高融点金属Ｍ１をパターニングする。これにより、貫通電極４０の基板２０の面Ｓ１側の端部を塞ぐキャップ膜７０が形成される（図４Ｅ）。
　次に、超電導量子ビット素子３０に接続されたビア６１を形成した後、例えばスパッタ法により、基板２０の面Ｓ１側に、貫通電極４０の外側部分４１及びキャップ膜７０と同じ高融点金属（例えばＴａ）を堆積させた後、この高融点金属をパターニングする。これにより、超電導量子ビット素子３０及び貫通電極４０に電気的に接続された配線６０が形成される（図４Ｆ）。
　配線６０は、絶縁体層９０を構成するＳｉＯ２等の絶縁体からなる絶縁膜によって覆われる。次に、基板２０の面Ｓ２側を研削し、貫通電極４０が露出するまで基板２０を薄化させる。基板２０の薄化処理の仕上げとしてＣＭＰ及び薬液処理が施される。次に、例えばＣＶＤ法により、基板２０の面Ｓ２上に、ＳｉＯ２等の絶縁体によって構成される絶縁体層９２を形成する（図４Ｇ）。
　次に例えば反応性イオンエッチングにより、絶縁体層９２の表面から貫通電極４０に達するコンタクトホール９５を形成する（図４Ｈ）。次に、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０、貫通電極４０の外側部分４１及びキャップ膜７０と同じ高融点金属（例えばＴａ）を堆積させ、この高融点金属をパターニングすることで、下地膜８０を形成する。下地膜８０は、コンタクトホール９５の底面において貫通電極４０に接続される（図４Ｉ）。
　次に、絶縁体層９２の表面に、ソルダーレジスト５５を形成する。ソルダーレジスト５５には、下地膜８０を露出させる開口部が設けられている。次に、めっき法によって、下地膜８０上に貫通電極４０の内側部分４２と同じ低融点金属（例えばＳｎ）を堆積させる。これにより、接合電極５０が形成される（図４J）。最後に、ソルダーレジスト５５を除去する（図４Ｋ）
　以上のように、本実施形態に係る超電導デバイス１０によれば、基板２０を貫通する貫通電極４０を有するので、超電導デバイス１０と他のデバイスとを積層する三次元実装が可能となる。超電導デバイス１０は、接合電極５０を介して他のデバイスに接合される。超電導デバイス１０と他のデバイスとの接合においては、接合電極５０を溶融させるためのリフロー処理が行われる。リフロー処理における加熱により、接合電極５０及び貫通電極４０の体積が変動し得る。本実施形態に係る超電導デバイス１０においては、接合電極５０が貫通電極４０の直下に配置されており、接合電極５０と貫通電極４０とを一体とした構造体の体積が大きくなりやすく、体積変動によるストレスが問題となる。しかしながら、本実施形態に係る超電導デバイス１０によれば、高融点金属によって構成されるキャップ膜７０及び下地膜８０が、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。一般的に高融点金属は、低融点金属と比較して熱膨張率が小さいので、貫通電極４０と接合電極５０とを高融点金属によって構成される隔壁部によって隔てることで、貫通電極４０における体積変動と、接合電極５０における体積変動とを分断することができる。これにより、貫通電極４０及び接合電極５０の体積変動に伴うストレスを抑制することができる。
　また、貫通電極４０の内側部分４２を構成する低融点金属が、貫通電極４０の外側部分を構成する高融点金属及びキャップ膜７０を構成する高融点金属によって完全に囲まれている（封止されている）。貫通電極４０の内側部分４２の温度変化に伴う体積変動は、貫通電極４０の内側部分４２を囲む高融点金属によって制限されるので、貫通電極４０の温度変化に伴う体積変動を抑制することが可能となる。また、リフロー処理において貫通電極４０の内側部分４２を構成する低融点金属は溶融し得るが、貫通電極４０の外側部分４１構成する高融点金属は溶融しないので、溶融した内側部分４２を構成する低融点金属の基板２０中への拡散を抑制することができる。
　また、本実施形態に係る超電導デバイス１０において、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及び下地膜８０は、全て同じ高融点金属によって構成されている。これにより、異種金属を使用した場合における合金形成が回避される。合金が形成されるとデコヒーレンス効果が増大し、量子力学的な重ね合わせ状態を維持することが困難となるおそれがある。
　なお、以上の説明では、貫通電極４０の内側部分４２を所定の温度以下の温度で超電導を発現する低融点金属によって構成する形態を例示したが、これに限定されない。例えば、貫通電極４０の内側部分４２は、基板２０と同種の材料または基板２０を構成する材料の酸化物によって構成されていてもよい。すなわち、貫通電極４０の内側には、基板２０と同種の材料または基板２０を構成する材料の酸化物が充填されていてもよい。例えば、基板２０がＳｉ基板である場合、貫通電極４０の内側部分４２は、ポリシリコン又はＳｉＯ２によって構成されていてもよい。貫通電極４０の内側部分４２を構成する、基板２０と同種の材料又は基板２０を構成する材料の酸化物は、所定の温度以下の温度で超電導を発現する高融点金属によって囲まれる。貫通電極４０の内側部分４２を基板２０と同種の材料又は基板２０を構成する材料の酸化物によって構成することで、貫通電極４０及び基板２０の温度変化に伴う体積変動が略同じ割合で生じるので（すなわち、貫通電極４０及び基板２０の熱膨張率が略同じになるので）、温度変化に伴うストレスを抑制することができる。
　また、貫通電極４０の内側部分４２は、絶縁体よって構成されていてもよい。また、貫通電極４０の内側部分４２は、貫通電極４０を外側部分４１と同じ高融点金属によって構成されていてもよい。これにより、貫通電極４０の内側部分４２を低融点金属によって構成する場合と比較して、貫通電極４０の温度変化に伴う体積変動を抑制することができる。なお、一般的に高融点金属は、めっき法による成膜が困難であるため、貫通電極４０の内側を充電するための成膜法としてスパッタ法又はＣＶＤ法が適用される。
　また、図５に示すように、貫通電極４０の内側部分４２が空洞であってもよい。これにより、貫通電極４０の内側部分４２を低融点金属によって構成する場合と比較して、貫通電極４０の温度変化に伴う体積変動を抑制することができる。貫通電極４０の内側部分４２を空洞とする場合、機械的強度を確保する観点から、接合電極５０は基板２０の主面方向において貫通電極４０からずれた位置に設けられていることが好ましい。なお、貫通電極４０は、超電導を発現するため電気抵抗が問題となることはない。従って、貫通電極４０を、外側部分４１を構成する薄膜の高融点金属のみによって構成することは可能である。
［第２の実施形態］
　図６は、開示の技術の第２の実施形態に係る超電導デバイス１０Ａの構成の一例を示す断面図である。本実施形態に係る超電導デバイス１０Ａは、デバイス間における信号伝送を仲介するインターポーザの形態を有するものであり、超電導量子ビット素子を含んでいない点が、第１の実施形態に係る超電導デバイス１０と異なる。超電導デバイス１０Ａは、基板２０、貫通電極４０及び接合電極５０を備えている。
　基板２０は、絶縁体又は半導体によって構成されている。基板２０として、シリコン等の半導体を用いることで、既存の半導体加工技術の適用が容易となる。
　貫通電極４０は、一端が、基板２０の面Ｓ１の側に設けられたキャップ膜７０を介して接合電極５０に接続され、他端が、基板２０の面Ｓ２の側に設けられたキャップ膜７０を介して接合電極５０に接続されている。
　貫通電極４０の外側部分４１は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されており、内側部分４２を囲んでいる。貫通電極４０の内側部分４２は、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。貫通電極４０の両端はキャップ膜７０によって塞がれている。キャップ膜７０は、貫通電極４０の外側部分４１と同じ高融点金属によって構成されている。キャップ膜７０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。貫通電極４０の内側部分４２を構成する低融点金属は、貫通電極４０の外側部分４１を構成する高融点金属及びキャップ膜７０を構成する高融点金属によって完全に囲まれている（封止されている）。
　接合電極５０は、基板２０の面Ｓ１の側及び面Ｓ２の側の双方に設けられている。接合電極５０は、貫通電極４０の内側部分４２と同じ低融点金属によって構成されている。下地膜８０は、接合電極５０と絶縁体層９０、９２との間に介在する。下地膜８０は、所謂アンダーバンプメタルとして機能し、接合電極５０を構成する低融点金属の絶縁体層９０、９２内への拡散を抑制する機能及び接合電極５０と絶縁体層９０、９２との密着性を高める機能を有する。また、下地膜８０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。下地膜８０は、貫通電極４０の外側部分４１及びキャップ膜７０と同じ高融点金属によって構成されている。
　基板２０の面Ｓ１側の接合電極５０は、第１のデバイス（図示せず）に接合され、基板２０の面Ｓ２側の接合電極５０は、第２のデバイス（図示せず）に接合される。第１のデバイスと第２のデバイスとは、貫通電極４０を介して信号伝送を行うことが可能である。なお、本実施形態に係る超電導デバイス１０Ａの製造方法は、第１の実施形態に係る超電導デバイス１０を製造するための各種のプロセスを適用することが可能であるため、説明は省略する。
　本実施形態に係る超電導デバイス１０Ａによれば、第１の実施形態に係る超電導デバイス１０と同様、貫通電極４０と接合電極５０とが隔壁部によって分断されているので、温度変化に伴うストレスを抑制することが可能である。
　なお、貫通電極４０の内側部分４２は、基板２０と同種の材料または基板２０を構成する材料の酸化物によって構成されていてもよい。また、貫通電極４０の内側部分４２は、絶縁体よって構成されていてもよい。また、貫通電極４０の内側部分４２は、貫通電極４０の外側部分４１と同じ高融点金属によって構成されていてもよい。また、図７に示すように、貫通電極４０の内側部分４２が空洞であってもよい。貫通電極４０の内側部分４２を空洞とする場合、機械的強度を確保する観点から、接合電極５０は基板２０の主面方向において貫通電極４０からずれた位置に設けられていることが好ましい。
［第３の実施形態］
　図８は、開示の技術の第３の実施形態に係る積層体１００の構成の一例を示す断面図である。積層体１００は、上記した第１の実施形態に係る超電導デバイス１０と他のデバイス１１とが積層されて構成される。他のデバイス１１は、例えば、超電導デバイス１０から出力される量子ビットを読み出す機能を有する読み出しデバイスであってもよい。超電導デバイス１０の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合される。
　超電導デバイス１０と他のデバイス１１との接合においては、接合電極５０を溶融させるためのリフロー処理が行われる。超電導デバイス１０において、高融点金属によって構成されるキャップ膜７０及び下地膜８０が、貫通電極４０と接合電極５０とを隔てる隔壁部として機能するので、貫通電極４０における体積変動と、接合電極５０における体積変動とを分断することができる。これにより、貫通電極４０及び接合電極５０の体積変動に伴うストレスを抑制することができる。
　なお、図９に示すように、超電導デバイス１０において、基板２０の面Ｓ１の側及び面Ｓ２の側の双方に接合電極５０を設け、基板２０の面Ｓ１の側及び面Ｓ２の側の双方に他のデバイス１１、１２を積層してもよい。超電導デバイス１０の面Ｓ２側の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合され、超電導デバイス１０の面Ｓ１側の接合電極５０が、他のデバイス１２の基板２２の表面に設けられたパッド２６に接合される。
　また、図１０に示すように、超電導デバイス１０と他のデバイス１１との接合は、接合電極５０を介した接合ではなく、常温接合又は接着剤による接合であってもよい。図１０に示す積層体１００においては、超電導デバイス１０の基板２０の面Ｓ２の側に設けられた絶縁体層９２と、他のデバイス１１の基板２１の面Ｓ３の側に設けられた絶縁体層９８とを常温接合又は接着剤によって接合した後に、貫通電極４０が形成される。貫通電極４０は、他のデバイス１１の基板２１の表面に設けられたパッド２５に接続される。超電導デバイス１０は、基板２０の面Ｓ１の側に設けられた接合電極５０を有する。超電導デバイス１０上には、更に別のデバイス（図示せず）を、接合電極５０を介して接合することが可能である。
　図１１は、上記した第２の実施形態に係る超電導デバイス１０Ａと他のデバイス１１、１２とを含む積層体の構成の一例を示す断面図である。超電導デバイス１０Ａは、他のデバイス１１と１２における信号伝送を仲介するインターポーザである。例えば、他のデバイス１２は、量子ビットを出力する機能を有するものであり、他のデバイス１１は量子ビットを読み出す機能を有するものであってもよい。超電導デバイス１０Ａの面Ｓ２側の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合され、超電導デバイス１０の面Ｓ１側の接合電極５０が、他のデバイス１２の基板２２の表面に設けられたパッド２６に接合される。
１０、１０Ａ　超電導デバイス
１１、１２　他のデバイス
２０、２１、２２　基板
３０　超電導量子ビット素子
４０　貫通電極
４１　外側部分
４２　内側部分
４５　貫通孔
５０　接合電極
６０　配線
６１　ビア
６２　ダミー配線
７０　キャップ膜
８０　下地膜
９０、９２　絶縁体層
１００　積層体

Claims (20)

  1. 　基板と、
    　前記基板に設けられた貫通孔と、
    　前記貫通孔内に設けられた電極であって、第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられた第２部分とを有し、前記第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成された貫通電極と、
    　前記貫通電極と電気的に接続された電極であって、少なくとも一部が前記貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、
    　前記貫通電極と前記接合電極との間に設けられ、前記第１の金属を含む材料で形成された隔壁部と、
    　を含み、
    　前記第１の金属の融点が前記第２の金属の融点よりも高い
    　超電導デバイス。
  2. 　前記基板上に設けられた超電導量子ビット素子と、
    　前記超電導量子ビット素子及び前記貫通電極に電気的に接続された、前記第１の金属を含む材料で形成された配線と、
    　を更に含む請求項１に記載の超電導デバイス。
  3. 　前記基板の前記配線が設けられている側の面とは反対の面の側に設けられ、前記超電導量子ビット素子に接続されないダミー配線を更に含む
    　請求項２に記載の超電導デバイス。
  4. 　前記接合電極は、絶縁体層内に設けられた部分を有し、
    　前記接合電極と前記絶縁体層との間に前記第１の金属を含む材料で形成された下地膜を更に含む
    　請求項１から請求項３のいずれか１項に記載の超電導デバイス。
  5. 　前記第２部分及び前記隔壁部が、前記第１部分を囲んでいる
    　請求項１から請求項４のいずれか１項に記載の超電導デバイス。
  6. 　前記第１部分は、前記第２の金属を含む材料で形成される
    　請求項５に記載の超電導デバイス。
  7. 　前記第１部分は、前記第１の金属を含む材料で形成される
    　請求項５に記載の超電導デバイス。
  8. 　前記第１部分は、前記基板と同種の材料又は前記基板を構成する材料の酸化物を含む材料で形成される
    　請求項５に記載の超電導デバイス。
  9. 　前記第１部分は、空洞である
    　請求項５に記載の超電導デバイス。
  10. 　前記接合電極は、前記基板の主面方向において前記貫通電極からずれた位置に設けられている
    　請求項９に記載の超電導デバイス。
  11. 　基板に、前記基板を貫通する貫通孔を形成し、
    前記貫通孔内に、前記貫通孔内に配置される第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられる第２部分とを有し、前記第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成される貫通電極を形成する工程と、
    　前記貫通電極の底面に、前記第１の金属によって構成される隔壁部を形成する工程と、
    前記隔壁部に接し、前記貫通電極と電気的に接続され、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成される接合電極を形成する工程と、
    　を含み、
    　前記第１の金属の融点が前記第２の金属の融点よりも高い
    　超電導デバイスの製造方法。
  12. 　前記基板上に設けられた超電導量子ビット素子と、前記貫通電極とを電気的に接続する、前記第１の金属を含む材料で形成される配線を形成する工程を更に含む
    　請求項１１に記載の製造方法。
  13. 　前記貫通電極を形成する工程は、
    　前記貫通孔の内壁面及び底面を、絶縁膜を介して前記第１の金属を含む材料で覆う工程を含む請求項１１又は請求項１２に記載の製造方法。
  14. 　前記貫通電極を形成する工程は、
    　前記第２部分が形成された前記貫通孔の内側に前記第２の金属を含む材料を充填して前記第１部分を形成する工程を含む
    　請求項１３に記載の製造方法。
  15. 　前記貫通電極を形成する工程は、
    　前記第２部分が形成された前記貫通孔の内側に前記第１の金属を含む材料を充填して前記第１部分を形成する工程を含む
    　請求項１３に記載の製造方法。
  16. 　前記貫通電極を形成する工程は、
    　前記第２部分が形成された前記貫通孔の内側に前記基板と同じ材料又はその酸化物を含む材料を充填して前記第１部分を形成する工程を含む
    　請求項１３に記載の製造方法。
  17. 　前記隔壁部を形成する工程は、
    　前記接合電極を形成する前に、前記貫通孔の内側を塞ぐように、前記貫通孔の端部を前記第１の金属を含む材料で覆う工程を含む
    　請求項１３から請求項１６のいずれか１項に記載の製造方法。
  18. 　前記接合電極を形成する工程は、
    　前記基板の表面に設けられた絶縁体層に、前記隔壁部に達する開口部を形成する工程と、
    　前記絶縁体層の前記開口部の表面に前記第１の金属を含む下地膜を形成する工程と、
    　前記下地膜上に前記第２の金属を含む材料を堆積させる工程と、
    　を含む請求項１１から請求項１７のいずれか１項に記載の製造方法。
  19. 　超電導デバイスと他のデバイスとが積層された積層体であって、
    　前記超電導デバイスは、
    　基板と、
    　前記基板に設けられた貫通孔と、
    前記貫通孔内に設けられた電極であって、第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられた第２部分とを有し、所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成された貫通電極と、
    　前記貫通電極と電気的に接続される電極であって、少なくとも一部が前記貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、
    　前記貫通電極と前記接合電極との間に設けられ、前記第１の金属を含む材料で形成された隔壁部と、
    　を含み、
    　前記第１の金属の融点が前記第２の金属の融点よりも高い
    　積層体。
  20. 　前記接合電極が前記他のデバイスに接続されている
    　請求項１９に記載の積層体。
PCT/JP2021/011752 2021-03-22 2021-03-22 超電導デバイス、超電導デバイスの製造方法及び積層体 WO2022201253A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180091628.5A CN116897616A (zh) 2021-03-22 2021-03-22 超导器件、超导器件的制造方法及层叠体
EP21932866.3A EP4318618A4 (en) 2021-03-22 2021-03-22 SUPERCONDUCTING DEVICE, METHOD FOR MANUFACTURING SUPERCONDUCTING DEVICE, AND LAMINATED BODY
JP2023508173A JPWO2022201253A1 (ja) 2021-03-22 2021-03-22
PCT/JP2021/011752 WO2022201253A1 (ja) 2021-03-22 2021-03-22 超電導デバイス、超電導デバイスの製造方法及び積層体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/011752 WO2022201253A1 (ja) 2021-03-22 2021-03-22 超電導デバイス、超電導デバイスの製造方法及び積層体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/351,575 Continuation US20240237557A1 (en) 2023-07-13 Superconducting device, method of manufacturing superconducting device, and laminated body

Publications (1)

Publication Number Publication Date
WO2022201253A1 true WO2022201253A1 (ja) 2022-09-29

Family

ID=83395369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/011752 WO2022201253A1 (ja) 2021-03-22 2021-03-22 超電導デバイス、超電導デバイスの製造方法及び積層体

Country Status (4)

Country Link
EP (1) EP4318618A4 (ja)
JP (1) JPWO2022201253A1 (ja)
CN (1) CN116897616A (ja)
WO (1) WO2022201253A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024111061A1 (ja) * 2022-11-22 2024-05-30 富士通株式会社 装置および装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397798A (en) * 1977-02-08 1978-08-26 Mitsubishi Electric Corp Superconductive compound wire and production of the same
JPH0269994A (ja) * 1988-09-05 1990-03-08 Mitsubishi Mining & Cement Co Ltd セラミック超伝導体多層配線基板およびその製造方法
JPH11177157A (ja) * 1997-12-08 1999-07-02 Agency Of Ind Science & Technol 超電導集積回路構造及びその製造方法
JP2019504511A (ja) * 2015-12-15 2019-02-14 グーグル エルエルシー 超伝導バンプボンド
JP2020520090A (ja) 2017-05-09 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9836699B1 (en) * 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10291231B2 (en) * 2016-07-20 2019-05-14 Microsoft Technology Licensing, Llc Superconducting device with dummy elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397798A (en) * 1977-02-08 1978-08-26 Mitsubishi Electric Corp Superconductive compound wire and production of the same
JPH0269994A (ja) * 1988-09-05 1990-03-08 Mitsubishi Mining & Cement Co Ltd セラミック超伝導体多層配線基板およびその製造方法
JPH11177157A (ja) * 1997-12-08 1999-07-02 Agency Of Ind Science & Technol 超電導集積回路構造及びその製造方法
JP2019504511A (ja) * 2015-12-15 2019-02-14 グーグル エルエルシー 超伝導バンプボンド
JP2020520090A (ja) 2017-05-09 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4318618A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024111061A1 (ja) * 2022-11-22 2024-05-30 富士通株式会社 装置および装置の製造方法

Also Published As

Publication number Publication date
CN116897616A (zh) 2023-10-17
EP4318618A1 (en) 2024-02-07
EP4318618A4 (en) 2024-06-05
JPWO2022201253A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
JP5218497B2 (ja) 半導体装置およびその製造方法
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
US8754529B2 (en) MEMS device with simplified electrical conducting paths
TWI619177B (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
TWI471259B (zh) 微機電裝置與其製造方法
CN103531553B (zh) 基板、基板的制造方法、半导体装置及电子设备
US20050263869A1 (en) Semiconductor device and manufacturing process therefor
US20160315055A1 (en) Integrated circuit stack including a patterned array of electrically conductive pillars
TW201308556A (zh) 使用多層介層窗的３ｄ積體電路
CN108417550B (zh) 半导体装置及其制造方法
WO2006080337A1 (ja) 半導体装置およびその製造方法と、積層型半導体集積回路
TW201212185A (en) Semiconductor structures and methods of forming the same
US9278853B2 (en) Manufacturing process of MEMS device
WO2022201253A1 (ja) 超電導デバイス、超電導デバイスの製造方法及び積層体
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
JP3442630B2 (ja) 半導体装置
TW200921815A (en) Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
WO2011036819A1 (ja) 半導体装置の製造方法
US20240237557A1 (en) Superconducting device, method of manufacturing superconducting device, and laminated body
JP2012099518A (ja) 貫通電極基板
JP7501140B2 (ja) 量子デバイス
US12002781B2 (en) Semiconductor device and method for manufacturing same
US20240162186A1 (en) Method of fabricating an electronic device
TWI841894B (zh) 半導體裝置及其製造方法
US20230170305A1 (en) Integration structure for connecting a plurality of semiconductor devices, associated methods, assembly and system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21932866

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023508173

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180091628.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2021932866

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021932866

Country of ref document: EP

Effective date: 20231023