WO2022138442A1 - ラダープログラム解析装置 - Google Patents

ラダープログラム解析装置 Download PDF

Info

Publication number
WO2022138442A1
WO2022138442A1 PCT/JP2021/046507 JP2021046507W WO2022138442A1 WO 2022138442 A1 WO2022138442 A1 WO 2022138442A1 JP 2021046507 W JP2021046507 W JP 2021046507W WO 2022138442 A1 WO2022138442 A1 WO 2022138442A1
Authority
WO
WIPO (PCT)
Prior art keywords
path
unit
output
logical operation
analysis device
Prior art date
Application number
PCT/JP2021/046507
Other languages
English (en)
French (fr)
Inventor
翔吾 藤江
Original Assignee
ファナック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファナック株式会社 filed Critical ファナック株式会社
Priority to US18/255,348 priority Critical patent/US20240028333A1/en
Priority to CN202180083811.0A priority patent/CN116615720A/zh
Priority to DE112021005500.3T priority patent/DE112021005500T5/de
Priority to JP2022571374A priority patent/JPWO2022138442A1/ja
Publication of WO2022138442A1 publication Critical patent/WO2022138442A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029Logical and Boolean instructions, e.g. XOR, NOT
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

本発明は、オペレータが手作業せずに、簡便にラダープログラムの実行パスを測定することを目的とする。 本発明は、ラダープログラム回路の各パスを解析するパス解析部と、解析した各パスの接点の組み合わせを取得する接点組み合わせ取得部と、組み合わせ毎の条件値の演算結果に基づいてパスを出力するパス出力部とを備える、解析装置である。

Description

ラダープログラム解析装置
 本発明は、ラダープログラム解析装置に関する。
 ソフトウェア開発では、信頼性向上及び機能安全等の認証におけるテスト実施証明のため、カバレッジを記録することが求められている。なお、「カバレッジ」とは、コード網羅率とも呼ばれる、ソフトウェアテストで用いられる尺度の1つであり、プログラムのソースコードがテストされた割合を意味する。
 カバレッジの向上を目的として、プログラマブル・ロジック・コントローラ(PLC:Programmable Logic Controller)を動作させるPLCプログラムを、汎用プログラミング言語で記述された汎用言語プログラムに変換する変換部と、汎用言語プログラムに対する試験を行う技術が知られている(例えば、特許文献1)。
特開2018-133034号公報
 PLCで使用されるラダー言語では、1つのコイル出力に対する入力回路が分岐又は合流しており、複数あるルートの中で、どのルートが検証済みかを記録するには、別ファイルでの管理が必要であり、カバレッジの記録が大変であった。
 また、コイルがONする条件が1スキャンだけしか成立しない場合などにおいては、目視では確認できず、トレースなどの別機能でログを取りながらカバレッジを記録する必要があった。
 簡便なカバレッジの記録のため、オペレータが手作業せずに、ラダープログラムの実行パスを測定することのできる技術が求められている。
 本開示の一態様は、ラダープログラム回路の各パスを解析するパス解析部と、解析した各パスの接点の組み合わせを取得する接点組み合わせ取得部と、前記組み合わせ毎の条件値の演算結果に基づいてパスを出力するパス出力部とを備える、解析装置である。
 一態様によれば、オペレータが手作業せずに、ラダープログラムの実行パスを測定することができる。
一態様に係る解析装置の機能について説明する機能ブロック図である。 一態様に係る解析装置の動作を示すフローチャートである。 一態様に係る解析装置が解析対象とするラダープログラムのうち、論理演算する範囲の例を示す図である。 図3に示す範囲に含まれる各パスにおける接点の組み合わせの例を示す表である。 図4に示す各パスに対する論理演算の結果の例を示す表である。 図5に示された論理演算の結果をラダープログラムにおいて示す図の例である。 図3に示す各パス毎の第1の論理演算の結果の例を示す表である。 図3に示す各パス毎の第2の論理演算の結果の例を示す表である。 図7に示す第1の論理演算の結果と図8に示す第2の論理演算の結果との差分を示す表である。 図9に示される差分をラダープログラムにおいて示す図の例である。 一態様に係る解析装置の機能について説明する機能ブロック図である。 一態様に係る解析装置の動作を示すフローチャートである。 一態様に係る演算の実行履歴を示す表である。 一態様に係る解析装置の機能について説明する機能ブロック図である。 一態様に係る解析装置の動作を示すフローチャートである。 ラダープログラムを構成する各パスにダミーの出力コイルを設置した例である。 図16に示す各パス毎の出力結果の例を示す表である。 図17に示される出力結果をラダープログラムにおいて示す図の例である。
〔1 第1実施形態〕
 以下、本発明の第1実施形態について図1~図10を参照することにより説明する。図1は、本実施形態に係る解析装置1の機能について説明する機能ブロック図である。図2は、解析装置1の動作を示すフローチャートである。図3は、解析装置1が解析対象とするラダープログラムのうち、論理演算する範囲の例を示す図である。図4は、図3に示す論理演算する範囲に含まれる各パスにおける接点の組み合わせの例を示す表である。図5は、図4に示す各パスに対する論理演算の結果の例を示す表である。図6は、図5に示された論理演算の結果をラダープログラムにおいて示す図の例である。図7は、図3に示す各パス毎の第1の論理演算の結果の例を示す表である。図8は、図3に示す各パス毎の第2の論理演算の結果の例を示す表である。図9は、図7に示す第1の論理演算の結果と図8に示す第2の論理演算の結果との差分を示す表である。図10は、図9に示される差分をラダープログラムにおいて示す図の例である。
〔1.1 第1実施形態の構成〕
 図1に示すように、本実施形態に係る解析装置1は、制御部11と、記憶部12と、表示装置13とを備える。
 制御部11は、解析装置1の全体を制御する部分であり、各種プログラムを、ROM、RAM、フラッシュメモリ又はハードディスク(HDD)等の記憶領域から適宜読み出して実行することにより、本実施形態における各種機能を実現している。制御部11は、CPUであってよい。制御部11は、プログラム取得部111、範囲設定部112、開始・終了条件設定部113、パス解析部114、リスト生成部115、論理演算部116、パス出力部117を備える。制御部11は、ラダープログラムの実行及び解析を行う。
 プログラム取得部111は、後述の記憶部12から解析装置1の解析対象となるラダープログラムを取得する。
 範囲設定部112は、後述の論理演算部116による論理演算の対象となるパスの範囲を設定する。範囲設定部112により、ラダープログラムを構成する全ての回路ではなく、一部の回路に限定して、論理演算をすることが可能となる。
 開始・終了条件設定部113は、論理演算の開始条件及び終了条件を設定する。開始・終了条件設定部113は、例えば、ラダープログラム中の“X0.0”がONになったことや、解析装置1において、ラダープログラムの解析の開始を指示する開始ボタンが押されたことを開始条件としてもよい。また、開始・終了条件設定部113は、例えば、ラダープログラム中の“X0.0”がOFFになったことや、解析装置1において、ラダープログラムの解析の終了を指示する終了ボタンが押されたことを終了条件としてもよい。
 パス解析部114は、ラダープログラム回路の各パスを解析する。より詳細には、パス解析部114は、ラダープログラム回路に含まれる全てのパスを洗い出す(顕在化させる)。
 リスト生成部115は、パス解析部114によって解析されたパスをリスト化する。
 論理演算部116は、リスト生成部115によって生成されたリストの項目それぞれに含まれる接点の組み合わせ各々の条件値を用いて論理演算する。なお、以降では、リスト生成部115と論理演算部116とを「接点組み合わせ取得部」と総称することがある。
 パス出力部117は、論理演算部116による演算結果に基づいてパスを出力する。例えば、パス出力部117は、論理演算部116による演算結果が真であったパスのみを出力してもよい。あるいは、パス出力部117は、論理演算部116による演算結果が偽であったパスのみを出力してもよい。また、これらの出力先は、後述の記憶部12でもよく、表示装置13であってもよい。
 パス出力部117は、差分比較部118と比較結果出力部119とを備える。
 差分比較部118は、論理演算部116によって、所定のパスが複数回論理演算された場合、これら複数回の演算結果を比較する。
 比較結果出力部119は、差分比較部118による比較結果を、比較結果に含まれる各々の演算結果が対応するパスと共に出力する。
 記憶部12は、プログラム取得部111によって取得されるラダープログラムや、パス出力部117によって出力されるパスや、パス出力部117に含まれる比較結果出力部119によって出力される比較結果等を記憶する記憶装置である。
 表示装置13は、プログラム取得部111によって取得されるラダープログラムや、パス出力部117によって出力されるパスや、パス出力部117に含まれる比較結果出力部119によって出力される比較結果等を表示する表示装置であり、例えば液晶モニタによって実現される。
〔1.2 第1実施形態の動作〕
 以下、図2のフローチャートと、図3~図10に例示される図を参照することにより、本実施形態に係る解析装置1の動作について説明する。
 ステップS11において、プログラム取得部111は、記憶部12からラダープログラムを取得する。
 ステップS12において、範囲設定部112は、論理演算する範囲を設定する。図3は、論理演算する範囲を設定する例を示す。図3の例においては、“R1111.0”及び“F0089.5”を含むパスと、“DDDD”を含むパスと、“X0010.6”及び“EEEE”を含むパスを含む範囲が設定される。
 ステップS13において、開始・終了条件設定部113が、論理演算の開始条件と終了条件とを設定する。
 ステップS14において、パス解析部114が、論理演算する範囲に含まれるラダープログラムのパスを解析する。
 ステップS15において、リスト生成部115が、解析した各パスをリスト化する。図4は、リスト生成部115が生成したリストの例である。
 ステップS16において開始条件が成立した場合(S16:YES)には、処理はステップS17に進行する。開始条件が成立していない場合(S16:NO)には、処理はステップS16に戻る。
 ステップS17において、論理演算部116が、リストの各項目に含まれる接点の組み合わせに対応する条件値を論理演算する。図5は、論理演算の結果の例を示す。
 ステップS18において、パス出力部117は、演算結果が真となったパスを出力する。ここでは例として、パス出力部117は、演算結果が真となったパスを表示装置13に出力するものとするがこれには限定されない。パス出力部117は、演算結果が真となったパスの代わりに、演算結果が偽となったパスを出力してもよい。なお、出力先は、表示装置13ではなく、記憶部12であってもよい。
 ステップS19において、終了条件が成立した場合(S19:YES)には、処理はステップS20に進行する。終了条件が成立していない場合(S19:NO)には、処理はステップS17に戻る。
 ステップS20において、表示装置13は、パス出力部117による出力内容を表示する。図6は、その表示例であり、図5で演算結果が真となったパスNo.2のパスが強調表示される(図6では、そのパスが太線で示される。)。
 なお、解析装置1は、単に演算結果が真となったパスを出力するだけではなく、差分比較部118による比較結果を、比較結果に含まれる各々の演算結果が対応するパスと共に出力してもよい。以下、図7~図9を参照することにより、比較結果に含まれる演算結果を、当該比較結果が対応するパスと共に出力する例を示す。
 図7は、第1の演算結果の例を示す表である。図7の表においては、パスNo.1の演算結果が“FALSE”、パスNo.2の演算結果が“TRUE”、パスNo.3の演算結果が“FALSE”となっている。
 図8は、第2の演算結果の例を示す表である。図8の表においては、パスNo.1の演算結果が“FALSE”、パスNo.2の演算結果が“FALSE”、パスNo.3の演算結果が“FALSE”となっている。図7の表と比較すると、パスNo.2の演算結果が“TRUE”から“FALSE”に変化している。
 図9は、第1の演算結果と第2の演算結果との比較結果を示す表である。上記のように、パスNo.2の演算結果が、第1の演算結果では“TRUE”となっており、第2の演算結果では“FALSE”となっている。図9では、演算結果が異なるパスNo.2の列が太線で囲まれる。
 図10は、比較結果出力部119によって比較結果が表示装置13に出力された結果、表示装置13が表示するラダープログラムの例を示す。図10に示す例においては、パスNo.2のパスが強調表示される(図10では、そのパスが太線で示される。)。なお、表示装置13は、図10に示すラダープログラムの代わりに、図9の表を表示してもよい。
〔2 第2実施形態〕
 以下、本発明の第2実施形態について図11~図13を参照することにより説明する。図11は、本実施形態に係る解析装置1Aの機能について説明する機能ブロック図である。図12は、解析装置1Aの動作を示すフローチャートである。図13は、演算の実行履歴を示す表である。なお、以下では説明の簡略化のため、主として、第2実施形態に係る解析装置1Aが、第1実施形態に係る解析装置1と異なる構成要素や動作について記載し、同一の構成要素や動作については、省略することがある。
〔2.1 第2実施形態の構成〕
 図11を参照すると、解析装置1Aが備える制御部11Aは、解析装置1が備える制御部11に比較して、実行履歴出力部120を更に備える点で異なる。なお、図11では、説明の簡略化のため、解析装置1の制御部11が備える範囲設定部112、開始・終了条件設定部113、差分比較部118、比較結果出力部119を記載していないが、これらのうち1以上を備える構成としてもよい。
 実行履歴出力部120は、論理演算を複数回実行した際、論理演算の結果に変化のあったパスを、パス毎の実行履歴と共に出力する。出力先は、記憶部12であってもよく表示装置13であってもよい。
〔2.2 第2実施形態の動作〕
 以下、図12のフローチャートと、図13に例示される表を参照することにより、本実施形態に係る解析装置1Aの動作について説明する。
 ステップS31において、プログラム取得部111は、記憶部12からラダープログラムを取得する。
 ステップS32において、パス解析部114が、ラダープログラムのパスを解析する。
 ステップS33において、リスト生成部115が、解析した各パスをリスト化する。
 ステップS34において論理演算を開始する場合(S34:YES)には、処理はステップS35に進行する。論理演算をまだ開始しない場合(S34:NO)には、処理はステップS34に戻る。
 ステップS35において、論理演算部116が、リストの各項目に含まれる接点の組み合わせに対応する条件値を論理演算する。
 ステップS36において、パス出力部117は、パスを演算結果と共に出力する。ここでは、パス出力部117が、パスを演算結果と共に、実行履歴出力部120に出力するものとする。
 ステップS37において、論理演算を終了する場合(S37:YES)には、処理はステップS38に進行する。論理演算をまだ終了しない場合(S37:NO)には、処理はステップS35に戻る。
 ステップS38において、実行履歴出力部120は、論理演算の結果に変化のあったパスを、パス毎の実行履歴と共に出力する。ここでは、実行履歴出力部120は、表示装置13に出力するものとするが、これには限定されず、記憶部12に出力してもよい。
 ステップS39において、表示装置13は、実行履歴出力部120から出力された内容を表示する。図13はその表示例である。パスNo.1のパスは、第1回目の論理演算時の演算結果が“TRUE”となっており、第2回目の論理演算時の演算結果が“FALSE”となっており、第3回目の論理演算時の演算結果が“FALSE”となっている。すなわち、パスNo.1のパスは、演算結果が変化しているため、強調表示されている(図13では、その列が太線で囲われる)。
〔3 第3実施形態〕
 以下、本発明の第3実施形態について図14~図18を参照することにより説明する。図14は、本実施形態に係る解析装置1Bの機能について説明する機能ブロック図である。図15は、解析装置1Bの動作を示すフローチャートである。図16は、ラダープログラムを構成する各パスにダミーの出力コイルを設置した例である。図17は、図3に示す各パス毎の出力結果の例を示す表である。図18は、図17に示される出力結果をラダープログラムにおいて示す図の例である。なお、以下では説明の簡略化のため、主として、第3実施形態に係る解析装置1Bが、第1実施形態に係る解析装置1と異なる構成要素や動作について記載し、同一の構成要素や動作については、省略することがある。
〔3.1 第3実施形態の構成〕
 図14を参照すると、解析装置1Bが備える制御部11Bは、解析装置1が備える制御部11に比較して、論理演算部116を備えず、その代わりに、コイル・命令設置部121を備える。
 コイル・命令設置部121は、パス解析部114によって解析された各パス毎に、各パスへダミーの出力コイル又は命令を設置する。なお、本実施形態におけるコイル・命令設置部121は「接点組み合わせ取得部」の一部又は全部を構成する。
 パス出力部117Aは、コイル・命令設置部121によって設置されたダミーの出力コイル又は命令からの出力結果に基づいてパスを出力する。
 開始・終了条件設定部113は、出力コイル又は命令の出力の開始条件及び終了条件を設定する。
 ラダープログラムを実行するラダープログラム実行部122は、コイル・命令設置部121によって設置された出力コイル又は命令を実行する。詳細には、ラダープログラム実行部122は、開始条件が成立した際に出力コイル又は命令の出力を開始し、終了条件が成立した際に出力コイル又は命令の出力を終了する。なお、ラダープログラム実行部は、第1実施形態の制御部11及び第2実施形態の制御部11Aにも、機能構成として備えられている。
 範囲設定部112は、出力コイル又は命令の出力の対象となるパスの範囲を設定する。パス解析部114は、設定された範囲内の各パスを解析する。
 第3実施形態は、第2実施形態における実行履歴出力部120と同様に、出力コイル又は命令の出力を複数回実行した際、出力コイル又は命令の出力の結果に変化のあったパスを、パス毎の実行履歴と共に出力する実行履歴出力部(図示せず)を更に備えていてもよい。
〔3.2 第3実施形態の動作〕
 以下、図15のフローチャートと、図16~図18の図を参照することにより、本実施形態に係る解析装置1Bの動作について説明する。
 ステップS51において、プログラム取得部111は、記憶部12からラダープログラムを取得する。
 ステップS52において、パス解析部114が、ラダープログラムのパスを解析する。
 ステップS53において、コイル・命令設置部121が、解析した各パスへ、ダミーの出力コイル又は命令を設置する。図16は、出力コイルD1~D3の設置例である。
 ステップS54において、ラダープログラム実行部122がラダープログラムの実行を開始する場合(S54:YES)には、処理はステップS55に進行する。ラダープログラム実行部122がラダープログラムの実行をまだ開始しない場合(S54:NO)には、処理はステップS54に戻る。
 ステップS55において、パス出力部117Aが、出力コイル又は命令からの出力結果を取得する。図17は、出力結果の例を示す表である。
 ステップS56において、パス出力部117Aは、出力コイル又は命令からの出力結果が真となったパスを出力する。このステップS56において、パス出力部117Aは、出力結果が真となったパスの代わりに、出力結果が偽となったパスを出力してもよい。なお、パス出力部117Aは、表示装置13に対して出力するものとするが、これには限定されず、出力先は記憶部12であってもよい。
 ステップS57において、ラダープログラム実行部122がラダープログラムの実行を終了する場合(S57:YES)には、処理はステップS58に進行する。ラダープログラム実行部122がラダープログラムの実行をまだ終了しない場合(S57:NO)には、処理はステップS55に戻る。
 ステップS58において、表示装置13は、パス出力部117Aから出力された内容を表示する。図18は、その表示例であり、図17で出力結果がONとなったパスNo.2のパスが強調表示される(図18では、そのパスが太線で示される。)。
 〔4 効果〕
 本発明に係る解析装置は、ラダープログラム回路の各パスを解析するパス解析部114と、解析した各パスの接点の組み合わせを取得する接点組み合わせ取得部と、組み合わせ毎の条件値の演算結果に基づいてパスを出力するパス出力部117とを備える。
 これにより、オペレータが手作業をせずに、ラダープログラムの実行パスを測定することができる。
 また、本発明に係る解析装置は、論理演算を複数回実行した際、論理演算の結果に変化のあったパスを、パス毎の実行履歴と共に出力する実行履歴出力部120を備えることにより、トレースなどの機能を使わずに、ラダープログラムの実行履歴を確認することができる。
 1 解析装置
 11 制御部
 12 記憶部
 13 表示装置
 111 プログラム取得部
 112 範囲設定部
 113 開始・終了条件設定部
 114 パス解析部
 115 リスト生成部
 116 論理演算部
 117,117A パス出力部
 118 差分比較部
 119 比較結果出力部
 120 実行履歴出力部
 121 コイル・命令設置部
 122 ラダープログラム実行部

Claims (12)

  1.  ラダープログラム回路の各パスを解析するパス解析部と、
     解析した各パスの接点の組み合わせを取得する接点組み合わせ取得部と、
     前記組み合わせ毎の条件値の演算結果に基づいてパスを出力するパス出力部とを備える、解析装置。
  2.  前記接点組み合わせ取得部は、取得された接点の組み合わせ毎の条件値について論理演算を行う論理演算部を備える、請求項1に記載の解析装置。
  3.  前記接点組み合わせ取得部は、取得された接点の組み合わせ毎に、各パスへ出力コイル又は命令を設置するコイル・命令設置部を備え、
     前記パス出力部は、設置された出力コイル又は命令の出力に基づいて、パスを出力する、請求項1に記載の解析装置。
  4.  前記論理演算の開始条件及び終了条件を設定する開始・終了条件設定部を更に備え、
     前記論理演算部は、前記開始条件が成立した際に前記論理演算を開始し、前記終了条件が成立した際に前記論理演算を終了する、請求項2に記載の解析装置。
  5.  前記論理演算の対象となるパスの範囲を設定する範囲設定部を更に備え、
     前記パス解析部は、設定された範囲内の各パスを解析する、請求項2又は請求項4に記載の解析装置。
  6.  前記パス出力部は、
      前記論理演算を複数回実行した際、前記論理演算部による複数の演算結果を比較する差分比較部と、
     前記差分比較部による比較結果を出力する比較結果出力部とを備える、請求項2、請求項4又は請求項5に記載の解析装置。
  7.  前記論理演算を複数回実行した際、前記論理演算の結果に変化のあったパスを、パス毎の実行履歴と共に出力する実行履歴出力部を更に備える、請求項2、請求項4、請求項5又は請求項6に記載の解析装置。
  8.  前記出力コイル又は命令の出力の開始条件及び終了条件を設定する開始・終了条件設定部と、
     ラダープログラムを実行するラダープログラム実行部と、を更に備え、
     前記ラダープログラム実行部は、前記開始条件が成立した際に前記出力コイル又は命令の出力を開始し、前記終了条件が成立した際に前記出力コイル又は命令の出力を終了する、請求項3に記載の解析装置。
  9.  前記出力コイル又は命令の出力の対象となるパスの範囲を設定する範囲設定部を更に備え、
     前記パス解析部は、設定された範囲内の各パスを解析する、請求項3又は請求項8に記載の解析装置。
  10.  前記パス出力部は、
     前記出力コイル又は命令の出力を複数回実行した際、前記出力コイル又は命令の出力結果を比較する差分比較部と、
     前記差分比較部による比較結果を出力する比較結果出力部とを備える、請求項3、請求項8又は請求項9に記載の解析装置。
  11.  前記出力コイル又は命令の出力を複数回実行した際、前記出力コイル又は命令の出力の結果に変化のあったパスを、パス毎の実行履歴と共に出力する実行履歴出力部を更に備える、請求項3、請求項8、請求項9又は請求項10に記載の解析装置。
  12.  前記パス出力部による出力結果を表示する表示装置を更に備える、請求項1から請求項11のいずれか1項に記載の解析装置。
PCT/JP2021/046507 2020-12-21 2021-12-16 ラダープログラム解析装置 WO2022138442A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/255,348 US20240028333A1 (en) 2020-12-21 2021-12-16 Ladder program analysis device
CN202180083811.0A CN116615720A (zh) 2020-12-21 2021-12-16 梯形图程序解析装置
DE112021005500.3T DE112021005500T5 (de) 2020-12-21 2021-12-16 Kontaktplanprogramm-Analysevorrichtung
JP2022571374A JPWO2022138442A1 (ja) 2020-12-21 2021-12-16

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-211354 2020-12-21
JP2020211354 2020-12-21

Publications (1)

Publication Number Publication Date
WO2022138442A1 true WO2022138442A1 (ja) 2022-06-30

Family

ID=82159310

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/046507 WO2022138442A1 (ja) 2020-12-21 2021-12-16 ラダープログラム解析装置

Country Status (5)

Country Link
US (1) US20240028333A1 (ja)
JP (1) JPWO2022138442A1 (ja)
CN (1) CN116615720A (ja)
DE (1) DE112021005500T5 (ja)
WO (1) WO2022138442A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605347A (ja) * 1983-06-23 1985-01-11 Fujitsu Ltd 複数プロセツサ用スタテイツクトレ−ス装置
JPH10283005A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp シーケンスプログラムの表示方法、および、実行方法
JP2015170009A (ja) * 2014-03-05 2015-09-28 株式会社東芝 表示情報生成装置、プログラム実行状況表示システム、方法およびプログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6827340B2 (ja) 2017-02-17 2021-02-10 三菱重工エンジニアリング株式会社 ソフトウェア試験装置、ソフトウェア試験システム、ソフトウェア試験方法およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605347A (ja) * 1983-06-23 1985-01-11 Fujitsu Ltd 複数プロセツサ用スタテイツクトレ−ス装置
JPH10283005A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp シーケンスプログラムの表示方法、および、実行方法
JP2015170009A (ja) * 2014-03-05 2015-09-28 株式会社東芝 表示情報生成装置、プログラム実行状況表示システム、方法およびプログラム

Also Published As

Publication number Publication date
US20240028333A1 (en) 2024-01-25
DE112021005500T5 (de) 2024-01-18
CN116615720A (zh) 2023-08-18
JPWO2022138442A1 (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
US8453106B2 (en) Graphical user interface for exploring source code execution behavior
US10445225B2 (en) Command coverage analyzer
JP6351906B1 (ja) デバッグ装置
CN105279093A (zh) 软件测试方法、装置及设备
WO2022138442A1 (ja) ラダープログラム解析装置
JPH10320234A (ja) ソフトウェアの自動テスト方法
JP2004004050A (ja) 試験実行システムを供給する製品および試験実行システムを動作させる方法
JP2016062136A (ja) 試験装置及び試験プログラム
JP6978458B2 (ja) シーケンスプログラムのトレースに用いるシーケンスプログラム処理装置
KR101999321B1 (ko) 프로그램 검증 시스템 및 검증 방법
KR100650840B1 (ko) 검사 장치 및 프로그래밍 툴
WO2023238262A1 (ja) 情報処理装置、試験方法、及び試験プログラム
JPH09259006A (ja) プログラム評価システム
JP2009301195A (ja) 端末装置、及び検査方法
JP2010025589A (ja) 試験装置及び試験プログラム
KR101038877B1 (ko) 테스트 절차 생성 시스템, 그 컴퓨터 구현 방법 및 컴퓨터 판독가능 기록 매체
JP2007128456A (ja) プログラム管理装置
JP2021177272A (ja) デバッグ支援装置、デバッグ支援方法およびプログラム
JP4967861B2 (ja) 出力データ制御装置および出力データ制御方法
JP5680040B2 (ja) 移動体通信端末試験システム及び移動体通信端末試験方法
KR20220102490A (ko) Ui 테스팅 자동화 장치 및 방법
JP4888148B2 (ja) 半導体試験装置
KR100700455B1 (ko) 전자렌지의 프로그램 개발장치
JP2001101022A (ja) 自動診断装置
CN115481041A (zh) 一种代码模块测试方法、装置、设备及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21910590

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022571374

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18255348

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180083811.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021005500

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21910590

Country of ref document: EP

Kind code of ref document: A1