WO2022119389A1 - 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판 - Google Patents

반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판 Download PDF

Info

Publication number
WO2022119389A1
WO2022119389A1 PCT/KR2021/018247 KR2021018247W WO2022119389A1 WO 2022119389 A1 WO2022119389 A1 WO 2022119389A1 KR 2021018247 W KR2021018247 W KR 2021018247W WO 2022119389 A1 WO2022119389 A1 WO 2022119389A1
Authority
WO
WIPO (PCT)
Prior art keywords
filler
insulating layer
group
resin
resin composition
Prior art date
Application number
PCT/KR2021/018247
Other languages
English (en)
French (fr)
Inventor
김용석
김정한
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200167759A external-priority patent/KR20220078329A/ko
Priority claimed from KR1020200179352A external-priority patent/KR20220089065A/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US18/265,393 priority Critical patent/US20240059863A1/en
Publication of WO2022119389A1 publication Critical patent/WO2022119389A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/04—Reinforcing macromolecular compounds with loose or coherent fibrous material
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/24—Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/01—Hydrocarbons
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/02—Fibres or whiskers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2327/00—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers
    • C08J2327/02—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers not modified by chemical after-treatment
    • C08J2327/12—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Derivatives of such polymers not modified by chemical after-treatment containing fluorine atoms
    • C08J2327/18—Homopolymers or copolymers of tetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2361/00—Characterised by the use of condensation polymers of aldehydes or ketones; Derivatives of such polymers
    • C08J2361/04—Condensation polymers of aldehydes or ketones with phenols only
    • C08J2361/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2363/00—Characterised by the use of epoxy resins; Derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2227—Oxides; Hydroxides of metals of aluminium
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2237—Oxides; Hydroxides of metals of titanium
    • C08K2003/2241—Titanium dioxide
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2244—Oxides; Hydroxides of metals of zirconium
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/002—Physical properties
    • C08K2201/003—Additives being defined by their diameter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles

Definitions

  • the embodiment relates to a resin composition for a semiconductor package, and more particularly, to a resin composition for a semiconductor package having a low dielectric constant, a resin with a copper foil, and a circuit board including the same.
  • a printed circuit board is formed by printing a circuit line pattern on an electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting electronic components. That is, in order to densely mount many types of electronic devices on a flat plate, it refers to a circuit board fixed by fixing the mounting position of each part and printing a circuit pattern connecting the parts on the flat plate surface.
  • the components mounted on the printed circuit board may transmit signals generated from the components by circuit patterns connected to the respective components.
  • the circuit pattern of the printed circuit board should minimize signal transmission loss to enable signal transmission without degrading the quality of high-frequency signals.
  • the transmission loss of the circuit pattern of the printed circuit board mainly consists of a conductor loss due to a thin metal film such as copper and a dielectric loss due to an insulator such as an insulating layer.
  • the conductor loss due to the thin metal film is related to the surface roughness of the circuit pattern. That is, as the surface roughness of the circuit pattern increases, transmission loss may increase due to a skin effect.
  • a material having a small dielectric constant may be used as an insulating layer of the circuit board.
  • the insulating layer requires chemical and mechanical properties for use in the circuit board in addition to the low dielectric constant.
  • the insulating layer used in the circuit board for high frequency use has isotropy of electrical properties for ease of circuit pattern design and process, low reactivity with metal wiring materials, low ion transferability, and chemical mechanical polishing (CMP). It should have sufficient mechanical strength to withstand such processes, low moisture absorption to prevent delamination or increase in dielectric constant, heat resistance to withstand processing temperature, and low coefficient of thermal expansion to eliminate cracking due to temperature change.
  • the insulating layer used in circuit boards for high frequency applications has adhesive strength, crack resistance, low stress and low high temperature that can minimize various stresses and peeling that may occur at the interface with other materials (eg, metal thin films).
  • Various conditions, such as gas generation, must be satisfied.
  • the insulating layer used in the circuit board for high-frequency applications should preferentially have low dielectric constant and low coefficient of thermal expansion, and thus the overall thickness of the circuit board can be reduced.
  • a filler in the electrochemical migration, a filler is adsorbed between two electrically insulated metal patterns, and accordingly, when a voltage is applied, it becomes electrochemically unstable, and conductive filaments or dendrites form between the two metal patterns, resulting in an electrical short. phenomenon that causes
  • a low dielectric material or an insulating layer having a non-polar molecular structure with many pores is applied to a circuit board for high frequency applications.
  • a method is required to minimize the exposure of the filler to solve the electrochemical migration phenomenon and to solve the problem of adhesion between the insulating layer and the circuit pattern.
  • the embodiment provides a resin composition for a semiconductor package, a resin attached to a copper foil, and a circuit board including the same, which can prevent exposure of the filler in the insulating layer to solve the electrochemical migration phenomenon caused by contact with the metal layer.
  • an embodiment is to provide a resin composition for a semiconductor package having improved adhesion, reliability, and low loss of high-frequency signals, a resin with copper foil, and a circuit board including the same.
  • the resin composition for a semiconductor package is a resin composition that is a composite of a resin and a filler disposed in the resin, wherein the filler has a content in the range of 68 wt% to 76 wt% in the resin composition, the filler, A first group of fillers including fillers having a first diameter, a second group of fillers having a second diameter smaller than the first diameter, and fillers having a third diameter smaller than the second diameter are used. It includes a configured third filler group, and in the filler, respective contents of the first filler group, the second filler group, and the third filler group are different from each other.
  • the first diameter has a range between 2 ⁇ m and 3.5 ⁇ m
  • the second diameter has a range between 1 ⁇ m and 2 ⁇ m
  • the third diameter has a range between 0.5 ⁇ m and 1 ⁇ m. .
  • the first filler group is included in the range of 5 wt% to 20 wt%
  • the second filler group is included in the range of 60 wt% to 80 wt%
  • the third filler group is included in the range of 10% to 30% by weight.
  • the filler includes a fourth filler group including fillers having a fourth diameter smaller than the third diameter.
  • the fourth diameter has a range between 0.1 ⁇ m and 0.5 ⁇ m.
  • the first group of fillers is included in the range of 1% to 15% by weight
  • the second group of fillers is included in the range of 50% to 70% by weight
  • the third group of fillers is It is included in the range of 15 wt% to 356 wt%
  • the fourth filler group is included in the range of 5 wt% to 20 wt%.
  • the dielectric constant of the resin composition by the combination of the resin and the filler has a range between 2.9 Dk to 3.2 Dk.
  • the copper foil-attached resin in the embodiment may be manufactured by laminating or pressing a copper foil on one or both surfaces of the resin composition for a semiconductor package.
  • the circuit board according to the embodiment includes a plurality of insulating layers; and a circuit pattern disposed on a surface of at least one insulating layer among the plurality of insulating layers. and a via penetrating through at least one insulating layer among the plurality of insulating layers, wherein at least one of the plurality of insulating layers may include the copper foil-attached resin.
  • all of the plurality of insulating layers may be composed of the copper foil-attached resin.
  • the plurality of insulating layers may include: a first insulating part including at least one insulating layer; a second insulating part disposed on the first insulating part and including at least one insulating layer; and a third insulating part disposed under the first insulating part and including at least one insulating layer, wherein the insulating layer constituting the first insulating part includes a prepreg, the second insulating part and the second insulating part 3
  • Each insulating layer constituting the insulating part may include the copper foil-attached resin.
  • the resin composition for a semiconductor package in the embodiment includes an epoxy resin, a curing agent, and an additive, the additive includes a first functional group, the first functional group -COOH, -NH 2 , -OH, -OCl and It contains at least one of -OBr.
  • additive is represented by the following chemical formula.
  • the additive is included in an amount of 1% to 10% by weight of the epoxy resin weight%.
  • the circuit board of another embodiment may include a plurality of sequentially stacked substrates; a circuit pattern disposed on at least one surface of each substrate, wherein the substrate is formed of a resin composition for a semiconductor package, the resin composition for a semiconductor package includes a first functional group, and the circuit pattern includes a metal layer and the and a buffer layer disposed on at least one surface of the metal layer, wherein the buffer layer includes a second functional group and a third functional group, and the first functional group and the second functional group are combined through a condensation reaction.
  • the resin composition for a semiconductor package includes an epoxy resin, a curing agent, and an additive, and the first functional group includes at least one of -COOH, -NH 2 , -OH, -OCl, and -OBr.
  • additive is represented by the following chemical formula.
  • the additive is included in an amount of 1% to 10% by weight of the epoxy resin weight%.
  • the buffer layer is disposed to a thickness of 5 nm to 500 nm.
  • the third functional group is coordinated with the metal layer.
  • the third functional group includes a Si group and a thiocyanate group (-SCN) of a silane group.
  • the buffer layer includes a carbon element, a nitrogen element, an oxygen element, a silicon element, a sulfur element, and a metal element
  • the ratio of the carbon element to the metal element ((carbon element/copper element) * 100) is 5 to 7 and the ratio of the nitrogen element to the metal element ((nitrogen element / copper element) * 100) is 1.5 to 7, and the ratio of the oxygen element to the metal element ((oxygen element / copper element) * 100) is 1.1 to 1.9
  • the ratio of the silicon element to the metallic element ((silicon element / copper element) * 100) is 0.5 to 0.9
  • the ratio of the sulfur element to the metal element ((sulfur element / copper element) * 100) is 0.5 to 1.5.
  • the embodiment provides a resin composition for a semiconductor package constituting an insulating layer or insulating film that is a composite of a resin and a filler.
  • the filler in the embodiment may include at least three filler groups having different diameter ranges. Accordingly, in the embodiment, the resin coverage may be expanded by diversifying the filler size, and thus the contact between the filler and the metal layer may be minimized. In addition, in the embodiment, as the contact between the filler and the metal layer is minimized, the migration phenomenon may be prevented, and thus reliability may be improved.
  • an insulating layer is formed using a low-dielectric-constituting copper foil-attached resin, thereby reducing the thickness of the circuit board and providing a highly reliable circuit board that minimizes signal loss even in a high frequency band.
  • the resin composition for a semiconductor package of the embodiment forms a substrate applied to a circuit board, and the substrate formed by the resin composition for a semiconductor package may include a first functional group.
  • the circuit pattern disposed on the substrate may include a metal layer and a buffer layer, and the buffer layer may include a second functional group and a third functional group coupled to the substrate and the metal layer.
  • the first functional group of the substrate and the second functional group of the buffer layer may be chemically bonded through a condensation reaction
  • the third functional group of the buffer layer may be chemically bonded to the metal of the metal layer through a coordination bond. Accordingly, since the substrate and the buffer layer are chemically bonded through a covalent bond, and the buffer layer and the metal layer are chemically bonded through a coordination bond, adhesion between the substrate and the circuit pattern of the circuit board can be improved.
  • the additive having the first functional group is introduced into the resin composition for a semiconductor package to introduce the first functional group, the low dielectric constant of the substrate is maintained, so the circuit board according to the embodiment can be applied for high-frequency electronic signals. have.
  • the additive having the first functional group is introduced into the resin composition for a semiconductor package to introduce the first functional group, the thermal expansion coefficient and the glass transition temperature of the substrate are maintained, so that the heat resistance of the circuit board can be maintained.
  • the additive having the first functional group is introduced into the resin composition for a semiconductor package to introduce the first functional group, durability of the substrate may be improved, and thus the reliability of the circuit board may be improved.
  • FIG. 1 is a view showing a copper foil adhesion resin according to a first embodiment.
  • FIG. 3 is a view showing a copper foil-attached resin according to a second embodiment
  • FIG. 4 is a diagram illustrating a circuit board according to the first embodiment.
  • FIG. 5 is a diagram illustrating a circuit board according to a second embodiment.
  • FIG. 6 is a view showing a circuit board according to a third embodiment.
  • FIG. 7 is a view showing a circuit board according to the fourth embodiment.
  • FIG. 8 is a view showing py-GC/MS analysis of a resin composition for a semiconductor package before adding an additive according to Example 4 and Comparative Example.
  • FIG. 9 is a view showing a TD--GC/MS analysis of an additive in a resin composition for a semiconductor package after adding the additive according to Example 4 and Comparative Example.
  • the terminology used in the embodiments of the present invention is for describing the embodiments and is not intended to limit the present invention.
  • the singular form may also include the plural form unless otherwise specified in the phrase, and when it is described as "at least one (or one or more) of A and (and) B, C", it can be combined with A, B, and C. It may contain one or more of all possible combinations.
  • a component when it is described that a component is 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also with the component It may also include a case of 'connected', 'coupled' or 'connected' due to another element between the other elements.
  • top (above) or bottom (below) is one as well as when two components are in direct contact with each other. Also includes a case in which another component as described above is formed or disposed between two components.
  • the resin composition for a semiconductor package in the embodiment is a composite of a resin and a filler.
  • the resin composition for a semiconductor package may have a structure in which a resin and a filler of a certain amount are dispersed in the resin.
  • a copper foil layer may be laminated and adhered on at least one surface of the resin composition for a semiconductor package composed of the composite of the resin and the filler as described above to manufacture a resin coated copper (RCC).
  • RRC resin coated copper
  • the copper foil adhesion resin in the embodiment may include an insulating film (or insulating layer) composed of a composite of a resin and a filler, and a copper foil layer laminated or pressed on at least one surface of the insulating film.
  • an insulating film (or insulating layer) having a low dielectric constant and a low coefficient of thermal expansion according to an embodiment and a copper foil adhesion resin including a copper foil layer will be described.
  • the embodiment is not limited thereto, and the insulating film constituting the copper foil adhesion resin may also be used as an Ajinomoto build-up film (ABF).
  • ABSF Ajinomoto build-up film
  • Figure 1 is a view showing the copper foil adhesion resin according to the first embodiment
  • Figure 2 is a view showing the change in the interface after desmear of the insulating layer of Examples and Comparative Examples.
  • the copper foil-attached resin according to the first embodiment includes an insulating film 110 (or an insulating layer or a resin composition for a semiconductor package) and a copper foil layer 120 disposed on at least one surface of the insulating film 110 . ) is included.
  • the insulating film 110 may also be referred to as an insulating layer. Accordingly, hereinafter, for convenience of description, the insulating film will be referred to as the insulating layer 110 .
  • the insulating layer 110 may include a resin 111 and a filler 112 dispersedly disposed in the resin 111 .
  • the insulating layer 110 may be a resin for a semiconductor package.
  • the dielectric constant of the insulating layer 110 can be lowered to 3.2 Dk or less by changing the content of the composition in the insulating layer 110 constituting the resin for the semiconductor package.
  • the dielectric constant of the insulating layer 110 can be lowered to 3.0 Dk or less by changing the content of the composition in the insulating layer 110 constituting the resin for the semiconductor package.
  • the dielectric constant of the insulating layer 110 can be satisfied in the range of 2.9Dk to 3.2Dk by changing the content of the composition in the insulating layer 110 constituting the resin for the semiconductor package.
  • a resin for a semiconductor package is referred to as an insulating layer 110
  • a resin composition for a semiconductor package corresponding to the insulating layer 110 will be described.
  • the insulating layer 110 as described above is a composite of the resin 111 and the filler 112 .
  • the insulating layer 110 may have a specific third dielectric constant by a combination of the first dielectric constant of the resin 111 and the second dielectric constant of the filler 112 .
  • the third dielectric constant may satisfy a range of 2.9Dk to 3.2Dk. Accordingly, the insulating layer 110 in the embodiment is applicable to a circuit board suitable for high-frequency applications. Accordingly, the insulating layer 110 in the embodiment can minimize signal loss, solve the problem of exposing the filler 112 to the surface of the resin 111, thereby improving reliability.
  • the resin 111 may have a low dielectric constant.
  • the resin may include various materials.
  • Phenolic, general epoxy, and resin containing cyanate have a dielectric constant of 2.6 Dk or more.
  • the resin including PTFE has a low dielectric constant of about 2.2 Dk, but a high process temperature condition is required.
  • the required process temperature of a general resin is 250 °C, but the PTFE requires a process temperature of 300 °C or higher.
  • a bonding sheet is essential during the lamination process, and thus the overall thickness of the circuit board increases, so there is a problem in slimming the circuit board.
  • the dielectric constant of the resin 111 constituting the insulating layer 110 can be lowered by using a modified epoxy or a maleimide series.
  • the embodiment is not limited thereto, and the dielectric constant may include general epoxy or cyanate.
  • the filler 112 may have a dielectric constant of a certain level.
  • the filler 112 may be formed of a ceramic filler.
  • the dielectric constant according to the type of ceramic filler is shown in Table 2 below.
  • the dielectric constant of the filler 112 itself is 9.0 Dk level, and accordingly, only the dielectric constant of the resin 111 is the dielectric constant of the insulating layer 110, which is a composite thereof. There is a limit to lowering the dielectric constant to 3.2 Dk or less. Therefore, in the embodiment, SiO 2 , ZrO 3 , HfO 2 , and TiO 2 Any one of the ceramic materials is used to configure the filler 112 .
  • the filler 112 may have a dielectric constant in the range of 3.7 to 4.2 Dk.
  • the filler 112 may be divided into a plurality of groups based on a diameter.
  • the filler 112 may be divided into at least three groups based on a diameter.
  • the fillers 112 may include a first group of pillars 112a having a first diameter range, a second group of pillars 112b having a second diameter range smaller than the first diameter range, and the second group of pillars.
  • a third filler group 112c having a third diameter range smaller than the diameter range may be included.
  • the pillars 212 include a first group of pillars 112a having a first diameter, a second group of pillars 112b having a second diameter smaller than the first diameter, and a group smaller than the second diameter.
  • a third filler group 112c having a third diameter may be included.
  • the first diameter of the first filler group 112a may satisfy the first diameter range.
  • the second diameter of the second filler group 112b may satisfy the second diameter range.
  • the third diameter of the third filler group 112c may satisfy the third diameter range.
  • the insulating layer in the comparative example only fillers within a specific one diameter range are included. However, in this case, it may be difficult to form the insulating layer depending on the diameter range constituting the filler, or there may be a problem in that the filler is exposed to the surface of the insulating layer.
  • the filler 112 when the filler 112 is dispersedly disposed in the resin 111, the filler 112 is divided into at least three filler groups based on different diameter ranges, and the at least three fillers are The groups are dispersedly arranged in the resin 111 .
  • the insulating layer 110 has a low dielectric constant of 2.9 to 3.2 Dk, and the insulating layer 110 has a strength of a certain level or higher.
  • the insulating layer 110 under the condition that the insulating layer 110 has a dielectric constant and strength within the above range, exposure of the filler 112 after desmear is minimized, thereby minimizing migration growth.
  • the insulating layer 110 may have a coefficient of thermal expansion of 30 to 42 ppm.
  • the filler 112 in the insulating layer 110 may have a high content.
  • the content of the filler 112 in the insulating layer 110 in the embodiment may be 68% by weight to 76% by weight.
  • the insulating layer 110 may not have a strength greater than a certain level and may not have a coefficient of thermal expansion within the above range.
  • the content of the filler 112 in the insulating layer 110 is greater than 76 wt%, the insulating layer 110 may not have a low dielectric constant. Therefore, in the embodiment, the filler 112 in the insulating layer 110 may satisfy the range of 65 wt% to 76 wt%.
  • the filler 112 may be divided into a plurality of groups having different diameter ranges.
  • the plurality of groups of the filler 112 may have different contents.
  • the filler 112 may be divided into at least three filler groups having different diameter ranges.
  • the filler 112 may include a first filler group 112a having a first diameter range.
  • the first diameter range of the first filler group 112a may be 2 ⁇ m to 3.5 ⁇ m.
  • the first filler group 112a may have a larger diameter than other filler groups constituting the filler 112 .
  • the first filler group 112a may have the largest diameter range among the diameter ranges of at least three filler groups included in the filler 112 .
  • the filler 112 may include a second filler group 112b having a second diameter range.
  • a second diameter range of the second filler group 112b may be 1 ⁇ m to 2 ⁇ m.
  • the second filler group 112b may be a filler group having the largest content among the filler groups constituting the filler 112 .
  • the second filler group 112b may include fillers having an intermediate diameter among a plurality of filler groups constituting the filler 112 .
  • the content of the second filler group 112b having the intermediate diameter range among the respective contents of the plurality of filler groups constituting the filler 112 may be the largest.
  • the filler 112 may include a third filler group 112c having a third diameter range.
  • a third diameter range of the third filler group 112c may be 0.5 ⁇ m to 1 ⁇ m.
  • the Sanging third pillar group 112c may be composed of pillars having the smallest diameter range among a plurality of pillar groups constituting the pillar 112 .
  • the third filler group 112c may control the resin flow direction in the insulating layer 110 while maintaining the dielectric constant that the insulating layer 110 should have within the content range of the filler 112 . let it be
  • the filler 112 as described above includes a first filler group 112a, a second filler group 112b, and a third filler group 112c.
  • the flow of the resin between the fillers 112 including the plurality of filler groups as described above may be regular.
  • the first filler group 112a in the embodiment has the largest diameter range.
  • the second pillar group 112b and the third pillar group 112c having smaller diameters may be disposed between the pillars constituting the first pillar group 112a. Therefore, in the embodiment, in the state in which the filler 112 including the plurality of filler groups as described above exists, the flow of the resin flows between the first filler group 112a having the largest diameter ( 112b) and the third filler group 112c.
  • the first filler group 112a may be included in a range of 5 wt% to 20 wt%.
  • the insulating layer 110 may not have a certain level of rigidity.
  • the first filler group 112a has a content greater than 20% by weight, in the desmear process according to an increase in the content of the first filler group 112a, the filler is exposed to the surface of the insulating layer 110 . problems may arise. And, this can lead to migration growth.
  • the second filler group 112b may be included in a range of 60 wt% to 80 wt%.
  • the insulating layer 110 may not have a certain level of rigidity.
  • the second filler group 112b has a content greater than 80 wt%, the insulating layer 110 may not satisfy the required low dielectric constant.
  • the content of the second filler group 112b is greater than 80% by weight, in the desmear process, a problem in that the filler is exposed to the surface of the insulating layer 110 may occur.
  • the third filler group 112c in the filler 112 may have a content of 10 wt% to 30 wt%.
  • the third filler group 112c has a content less than 10% by weight, the content of the first filler group 112a or the second filler group 112b increases according to a decrease in the content of the third filler group 112c. must be increased, and thus reliability problems may occur.
  • the content of the third filler group 112c is greater than 30% by weight, the resin flowability may be reduced as the content of the third filler group 112c increases.
  • the insulating layer 110 includes a resin 111 and a filler 112 dispersedly disposed in the resin 111 .
  • the filler 112 may be divided into a plurality of filler groups having different diameter ranges. Specifically, the filler 112 may be divided into at least three filler groups having different diameter ranges.
  • the filler 112 may include a first filler group 112a having a first diameter range.
  • the filler 112 may include a second filler group 112b having a second diameter range smaller than the first diameter range.
  • the filler 112 may include a third filler group 112c having a third diameter range smaller than the second diameter range.
  • the first filler group 112a, the second filler group 112b, and the third filler group 112c may have different contents and be dispersedly disposed in the resin 111 . Therefore, in the embodiment, the coverage of the resin is expanded through diversification of the diameter of the filler 112 as described above to avoid contact between the filler 112 and the copper foil layer. Specifically, in the embodiment, through diversification of the diameter of the filler 112, the coverage of the resin is increased, and thus, contact between the filler exposed after desmear and the copper foil layer can be prevented. Accordingly, in the embodiment, it is possible to prevent copper migration growth that occurs according to the exposure of the pillar 112 , and thus the reliability of the circuit board can be improved.
  • FIG. 3 is a view showing a copper foil-attached resin according to a second embodiment
  • the copper foil adhesive resin according to the second embodiment includes an insulating film 210 and a copper foil layer 220 disposed on at least one surface of the insulating film 210 .
  • the insulating film 210 may also be referred to as an insulating layer.
  • a group of four fillers having different diameter ranges may be dispersed in the resin 211 .
  • the filler 212 may be divided into four filler groups based on a diameter.
  • the pillars 212 may include a first group of pillars 212a having a first diameter range, a second group of pillars 212b having a second diameter range smaller than the first diameter range, and the second group of pillars. It may include a third filler group 212c having a third diameter range smaller than the diameter range, and a fourth pillar group 212d having a fourth diameter range smaller than the third diameter range.
  • the filler 212 may be included in a high content.
  • the content of the filler 212 in the insulating layer 210 in the embodiment may be 68 wt% to 76 wt%.
  • the first filler group 212a included in the filler 212 may have a first diameter range.
  • the first diameter range may satisfy 2 ⁇ m to 3.5 ⁇ m.
  • the second filler group 212b included in the filler 212 may have a second diameter range.
  • the second diameter range may satisfy 1 ⁇ m to 2 ⁇ m smaller than the diameter of the fillers constituting the first filler group 212a.
  • the third filler group 212c included in the filler 212 may have a third diameter range.
  • the third diameter range may satisfy 0.5 ⁇ m to 1 ⁇ m smaller than the diameter of the fillers constituting the second filler group 212b.
  • the fourth filler group 212d included in the filler 212 may have a fourth diameter range.
  • the fourth diameter range may include 0.1 ⁇ m to 0.5 ⁇ m smaller than the diameter of the fillers constituting the third filler group 212c.
  • the filler 212 as described above includes the first filler group 212a, the second filler group 212b, the third filler group 212c, and the fourth filler group 212d, the resin flow direction make it regular.
  • the first filler group 212a in the filler 212 may be included in a range of 1 wt% to 15 wt%.
  • the insulating layer 210 may not have a certain level of rigidity.
  • the first filler group 212a has a content greater than 15% by weight, a problem in that the filler is exposed to the surface of the insulating layer 210 in the desmear process according to the increase in the content of the filler 212 may occur. can Accordingly, migration growth may occur due to this, and reliability may be deteriorated.
  • the second filler group 212b in the filler 212 satisfies the range of 50 wt% to 70 wt% and is included.
  • the insulating layer 210 may not have a certain level of rigidity.
  • the insulating layer 210 may not satisfy the required low dielectric constant.
  • the third filler group 212c in the filler 212 satisfies the range of 15 wt% to 35 wt% and is included.
  • the content of the third filler group 212c may make the resin flow direction of the insulating layer 210 regular.
  • the fourth filler group 212d in the filler 212 satisfies the range of 5 wt% to 20 wt% and is included.
  • the insulating layer 210 includes a resin 211 and a filler 212 dispersed in the resin.
  • the pillars 212 include a first group of pillars 212a having a first diameter, a second group of pillars 212b having a second diameter smaller than the first diameter, and a third group of pillars smaller than the second diameter. It may include a third filler group 212c having a diameter, and a fourth filler group 212d having a fourth diameter smaller than the third diameter.
  • a first diameter of the first filler group 212a satisfies a first diameter range
  • a second diameter of the second filler group 212b satisfies a second diameter range
  • the third filler group 212b The third diameter of the group 212c satisfies the third diameter range
  • the fourth diameter of the fourth pillar group 212d satisfies the fourth diameter range. Accordingly, in the embodiment, the coverage of the resin is expanded, and thus, the exposure of the filler 212 to the surface of the insulating layer 210 after desmear can be minimized to prevent contact with the copper foil layer. Accordingly, in the embodiment, by minimizing the filler 212 exposed to the surface of the insulating layer 210 , the migration phenomenon can be prevented, and thus reliability can be improved.
  • FIG. 4 is a diagram illustrating a circuit board according to the first embodiment.
  • the circuit board may include an insulating substrate including first to third insulating parts 310 , 320 , and 330 , a circuit pattern 340 , and a via 350 .
  • the insulating substrate including the first to third insulating parts 310 , 320 , and 330 may have a flat plate structure.
  • the insulating substrate may be a PCB.
  • the insulating substrate may be implemented as a single substrate, or alternatively, may be implemented as a multilayer substrate in which a plurality of insulating layers are sequentially stacked.
  • the insulating substrate may include a plurality of insulating parts 310 , 320 , and 330 . As shown in FIG. 4 , the plurality of insulating parts are disposed below the first insulating part 310 , the second insulating part 320 disposed on the first insulating part 310 , and the first insulating part 310 . and a third insulating part 330 .
  • the first insulating part 310 , the second insulating part 320 , and the third insulating part 330 may include different insulating materials.
  • the first insulating part 310 may include glass fiber.
  • the second insulating part 320 and the third insulating part 330 may not include glass fibers.
  • the second insulating part 320 and the third insulating part 330 may include the RCC shown in any one of FIGS. 1 and 3 .
  • each insulating layer constituting the first insulating part 310 may be different from the thickness of each insulating layer constituting the second insulating part 320 and the third insulating part 330 . have. In other words, the thickness of each insulating layer constituting the first insulating part 310 may be greater than the thickness of each insulating layer constituting the second insulating part 320 and the third insulating part 330 .
  • the first insulating part 310 includes glass fibers, and the glass fibers generally have a thickness of 12 ⁇ m. Accordingly, the thickness of each insulating layer constituting the first insulating part 310 includes the glass fiber, and thus may have a range of 19 ⁇ m to 23 ⁇ m.
  • each insulating layer constituting the second insulating part 320 may be composed of RCC.
  • the second insulating part 320 may be formed of the insulating layer included in FIG. 1 or FIG. 3 .
  • each insulating layer constituting the second insulating part 320 may be in a range of 10 ⁇ m to 15 ⁇ m.
  • the thickness of each insulating layer constituting the second insulating part 320 may be formed within a range not exceeding 15 ⁇ m.
  • each insulating layer constituting the third insulating part 330 may be an RCC.
  • the third insulating part 330 may be formed of the insulating layer shown in FIG. 1 or FIG. 3 .
  • each insulating layer constituting the third insulating part 330 may be in a range of 10 ⁇ m to 15 ⁇ m.
  • the thickness of each insulating layer constituting the second insulating part 320 may be formed within a range not exceeding 15 ⁇ m.
  • the insulating portion constituting the circuit board in the comparative example includes a plurality of insulating layers, and all of the plurality of insulating layers are composed of a prepreg including glass fibers.
  • the circuit board of the comparative example it is difficult to reduce the thickness of the glass fiber based on the prepreg. This is because, when the thickness of the prepreg is reduced, glass fibers included in the prepreg may come into contact with a circuit pattern disposed on the surface of the prepreg, and thus a crack list occurs. Accordingly, in the case of reducing the thickness of the PPG of the circuit board in the comparative example, dielectric breakdown and damage to the circuit pattern may occur. Accordingly, the circuit board in the comparative example has a limit in reducing the overall thickness due to the thickness of the glass fibers constituting the prepreg.
  • the circuit board in the comparative example since the circuit board in the comparative example is comprised with the insulating layer only of the prepreg containing glass fiber, it has a high dielectric constant.
  • the dielectric constant of the glass fiber is high, the dielectric constant is broken in the high frequency band.
  • the insulating layer is formed using a low-dielectric-constituting copper foil-attached resin, thereby reducing the thickness of the circuit board and providing a highly reliable circuit board that minimizes signal loss even in a high frequency band.
  • the first insulating part 310 may include a first insulating layer 311 , a second insulating layer 312 , a third insulating layer 313 , and a fourth insulating layer 314 from below.
  • glass fibers may be included in each of the first insulating layer 311 , the second insulating layer 312 , the third insulating layer 313 , and the fourth insulating layer 314 .
  • each of the first insulating layer 311 , the second insulating layer 312 , the third insulating layer 313 , and the fourth insulating layer 314 may include a prepreg.
  • the insulating substrate in the embodiment of the present application may be composed of 8 layers based on the insulating layer.
  • the embodiment is not limited thereto, and the total number of layers of the insulating layer may increase or decrease.
  • the first insulating part 310 may be composed of four layers.
  • the first insulating part 310 may be formed of four layers of prepreg.
  • the second insulating part 320 may include a fifth insulating layer 321 and a sixth insulating layer 322 from below.
  • the fifth insulating layer 321 and the sixth insulating layer 322 constituting the second insulating part 320 may be made of a copper foil-attached resin having a low dielectric constant and a low coefficient of thermal expansion. That is, in the first embodiment, the second insulating part 320 may be composed of two layers.
  • the fifth insulating layer 321 and the sixth insulating layer 322 constituting the second insulating part 320 in the first embodiment may include the copper foil-attached resin shown in FIG. 1 or FIG. 3 . have.
  • the third insulating part 330 may include a seventh insulating layer 331 and an eighth insulating layer 332 from above.
  • the seventh insulating layer 331 and the eighth insulating layer 332 constituting the third insulating part 330 may be made of a copper foil-attached resin having a low dielectric constant and a low thermal window coefficient. That is, in the first embodiment, the third insulating part 330 may be composed of two layers.
  • the third insulating part 330 may be composed of two layers of copper foil-attached resin.
  • the total number of insulating layers is 8, of which the first insulating part 310 made of prepreg is formed in 4 layers, and the second insulating part 320 is formed of a resin with copper foil attached thereto. and the third insulating part 330 is illustrated as being formed in two layers, but is not limited thereto, and the number of insulating layers constituting the first insulating part 310 may increase or decrease.
  • a circuit pattern 340 may be disposed on the surface of the insulating layer constituting each of the first insulating part 310 , the second insulating part 320 , and the third insulating part 330 .
  • a circuit pattern 340 may be disposed on at least one surface of the seventh insulating layer 331 and the eighth insulating layer 332 .
  • the circuit pattern 340 is a wire that transmits an electrical signal and may be formed of a metal material having high electrical conductivity.
  • the circuit pattern 340 may include at least one metal selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It may be formed of a material.
  • the circuit pattern 340 is selected from among gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn) having excellent bonding strength. It may be formed of a paste including at least one metal material or a solder paste. Preferably, the circuit pattern 340 may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.
  • the thickness of the circuit pattern 340 may be 12 ⁇ m ⁇ 2 ⁇ m. That is, the thickness of the circuit pattern 340 may be in a range of 10 ⁇ m to 14 ⁇ m.
  • the circuit pattern 340 can be formed using an additive process, a subtractive process, a modified semi additive process (MSAP), and a semi additive process (SAP) process, which are typical circuit board manufacturing processes. and a detailed description thereof will be omitted here.
  • MSAP modified semi additive process
  • SAP semi additive process
  • At least one via 350 is formed in at least one of the plurality of insulating layers constituting the first insulating part 310 , the second insulating part 320 , and the third insulating part 330 .
  • the via 350 is disposed to pass through at least one insulating layer among the plurality of insulating layers.
  • the via 350 may pass through only one insulating layer among the plurality of insulating layers.
  • the via 350 may be formed while passing through at least two insulating layers among the plurality of insulating layers in common. Accordingly, the vias 350 electrically connect circuit patterns disposed on surfaces of different insulating layers to each other.
  • the via 350 may be formed by filling an inside of a through hole (not shown) penetrating at least one insulating layer among the plurality of insulating layers with a conductive material.
  • the through hole may be formed by any one of machining methods, including mechanical, laser, and chemical machining.
  • machining methods including mechanical, laser, and chemical machining.
  • methods such as milling, drilling, and routing can be used, and when formed by laser processing, UV or CO 2 laser method is used.
  • UV or CO 2 laser method is used.
  • the insulating layer may be opened using chemicals including aminosilane, ketones, and the like.
  • the laser processing is a cutting method that takes a desired shape by concentrating optical energy on the surface to melt and evaporate a part of the material. Complex formation by a computer program can be easily processed. Even difficult composite materials can be machined.
  • the processing by the laser can have a cutting diameter of at least 0.005 mm, and has a wide advantage in a range of possible thicknesses.
  • the laser processing drill it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO 2 laser, or an ultraviolet (UV) laser.
  • the YAG laser is a laser that can process both the copper foil layer and the insulating layer
  • the CO 2 laser is a laser that can process only the insulating layer.
  • the via 350 is formed by filling the inside of the through hole with a conductive material.
  • the metal material forming the via 350 may be any one material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd).
  • the conductive material may be filled using any one or a combination of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, inkjetting and dispensing.
  • FIG. 5 is a diagram illustrating a circuit board according to a second embodiment
  • FIG. 6 is a diagram illustrating a circuit board according to a third embodiment.
  • the circuit board has a difference in the number of layers of the first insulating part made of PPG and the number of layers of the second insulating part and the third insulating part made of the copper foil-attached resin in the overall laminated structure of the insulating substrate there is
  • the circuit board according to the second embodiment includes a first insulating part 310a, a second insulating part 320a, and a third insulating part 330a.
  • the first insulating part 310a may include two layers of prepregs 311a and 312a.
  • the second insulating part 320a may include the three-layer RCCs 321a, 322a, and 323a shown in FIG. 1 or FIG. 3 .
  • the third insulating part 330a may include the three-layered RCCs 331a , 332a , and 333a shown in FIG. 1 or 3 .
  • the circuit board according to the third embodiment may include only one insulating part 310b.
  • the insulating part 310b may have an 8-layer structure.
  • the insulating part 310b may include the RCCs 311b, 312b, 313b, 314b, 315b, 316b, 317b, and 318b shown in FIG. 1 or 3 .
  • FIG. 7 is a diagram illustrating a circuit board according to a fourth embodiment.
  • the circuit board 1000 may include an insulating layer 400 and a circuit pattern 500 .
  • the insulating layer 400 may include a first insulating layer 410 , a second insulating layer 420 on the first insulating layer 410 , and a third insulating layer ( ) on the second insulating layer 420 . 430 ), a fourth insulating layer 440 on the third insulating layer 430 , and a fifth insulating layer 450 on the fourth insulating layer 440 .
  • the insulating layer 400 in the fourth embodiment may be a resin for a semiconductor package.
  • the insulating layer 400 may include a resin composition for a semiconductor package.
  • the resin composition for a semiconductor package of the insulating layer 400 in the fourth embodiment basically includes the characteristics of the insulating layer of at least one embodiment described with reference to FIGS. 1 to 6 , and additionally includes the following characteristics. may include
  • the resin composition for a semiconductor package may include a first functional group.
  • the resin composition for a semiconductor package may include a first functional group coupled to a second functional group of a circuit pattern to be described below. This will be described in more detail below.
  • the resin composition for a semiconductor package forming the insulating layer 400 will be described in detail below.
  • the circuit pattern 500 may include a buffer layer 550 .
  • the buffer layer 550 may be disposed on at least one surface of the circuit pattern 500 . That is, the circuit pattern 500 may include a metal layer 530 and a buffer layer 550 disposed on at least one surface of the metal layer 530 .
  • the buffer layer 550 may include a second functional group and a third functional group. Accordingly, the circuit pattern 500 including the buffer layer 550 may include a second functional group and a third functional group.
  • the buffer layer 550 may include a second functional group chemically bonded to the first functional group of the insulating layer 400 . Adhesion between the insulating layer 400 and the circuit pattern 500 may be improved due to the chemical bonding between the first functional group and the second functional group.
  • the buffer layer 550 may include a third functional group chemically bonded to the metal layer 530 . Due to the chemical bonding between the third functional group and the metal layer 530 , adhesion between the insulating layer 400 and the circuit pattern 500 may be improved.
  • Pads may be respectively disposed on the upper and lower portions of the circuit board 1000 .
  • the first pad part 610 may be disposed on the upper part of the circuit board 1000
  • the second pad part 620 may be disposed on the lower part of the circuit board 1000 .
  • the first pad part 610 may be disposed on the fifth insulating layer 450 which is the uppermost insulating layer of the circuit board 1000 . At least one first pad part 610 may be disposed on the fifth insulating layer 450 . Some first pad parts of the first pad parts 310 may serve as patterns for signal transmission, and other first pad parts may be connected to the electronic component 800 and solder to the circuit board 1000 . It may serve as an inner lead electrically connected through the paste 700 or the like.
  • the second pad part 620 may be disposed under the first substrate 110 , which is the lowermost substrate of the circuit board 1000 .
  • a part of the second pad part 620 may also serve as a pattern for signal transmission, and a part of the second pad part 620 may serve as an outer lead for connection to an external substrate.
  • the electronic component 500 connected to the circuit board 1000 may include both devices and chips.
  • the device may be divided into an active device and a passive device.
  • the active device is a device that actively uses a non-linear portion
  • the passive device refers to a device that does not use a non-linear characteristic even though both linear and non-linear characteristics exist.
  • the passive element may include a transistor, an IC semiconductor chip, and the like, and the passive element may include a capacitor, a resistor, an inductor, and the like.
  • the passive element is mounted on a substrate together with a conventional semiconductor package to increase a signal processing speed of a semiconductor chip, which is an active element, or to perform a filtering function. Consequently, the electronic component 500 may include all of a semiconductor chip, a light emitting diode chip, and other driving chips.
  • the insulating layer 400 may include a first functional group, and the circuit pattern 500 may include a second functional group and a third functional group.
  • the insulating layer 400 may include a resin composition for a semiconductor package.
  • the resin composition for a semiconductor package may include a resin composition for a semiconductor package including an epoxy resin. That is, the insulating layer 400 may be formed by curing the resin composition for a semiconductor package.
  • the epoxy resin may include a crystalline epoxy resin, an amorphous epoxy resin, and a mixed epoxy resin mixed therewith.
  • the epoxy resin is bisphenol A, 3,3',5,5'-tetramethyl-4,4'-dihydroxydiphenylmethane, 4,4'-dihydroxydiphenylsulfone, 4, 4'-dihydroxydiphenyl sulfide, 4,4'-dihydroxydiphenyl ketone, fluorene bisphenol, 4,4'-biphenol, 3,3', 5,5'-tetramethyl-4, 4'-dihydroxybiphenyl, 2,2'-biphenol, resorcinol, catechol, t-butylcatechol, hydroquinone, t-butylhydroquinone, 1,2-dihydroxynaphthalene, 1,3-di Hydroxynaphthalene, 1,4-dihydroxynaphthalene, 1,5-dihydroxynaphthalene, 1,6-dihydroxy
  • the epoxy resin may be included in an amount of 3 wt% to 60 wt% based on the entire resin composition for a semiconductor package.
  • the resin composition for a semiconductor package may further include an additive.
  • the resin composition for a semiconductor package may include an additive including a first functional group.
  • the additive may include a first functional group bonded to the second functional group.
  • the additive may include a first functional group chemically bonded to the second functional group of the buffer layer 550 .
  • the first functional group may be chemically bonded to the second functional group through a condensation reaction.
  • the additive may include a material represented by the following chemical formula.
  • R1 and R2 include at least one of COOH, NH 2 , OH, OCl, OBr, and the like.
  • the epoxy resin substrate formed by the resin composition for a semiconductor package may have a first functional group. Accordingly, adhesion to the circuit pattern 500 disposed on the insulating layer 400 may be improved. That is, by chemically bonding the first functional group with the second functional group through a condensation reaction, adhesion between the insulating layer 400 and the circuit pattern 500 may be improved.
  • the additive may be dissolved in a solvent and added to the resin composition for a semiconductor package.
  • the additive may be dissolved in a solvent including ethanol, methanol, acetonitrile, acetone, dimethyl sulfoxide, dimethylformamide or acetic acid and added to the resin composition for a semiconductor package.
  • a solvent including ethanol, methanol, acetonitrile, acetone, dimethyl sulfoxide, dimethylformamide or acetic acid
  • the additive may be included in a weight% smaller than that of the epoxy resin. In detail, the additive may be included in an amount of 10% or less by weight based on the weight% of the epoxy resin. In detail, the additive may be included in an amount of 1% to 10% based on the weight% of the epoxy resin. In more detail, the additive may be included in an amount of 1% to 5% based on the weight% of the epoxy resin.
  • the additive When the additive is included in an amount of less than 1% based on the weight% of the epoxy resin, the number of first functional groups of the resin composition for a semiconductor package is small, so that the adhesion between the substrate and the circuit pattern cannot be effectively improved.
  • the additive when included in excess of 10% with respect to the weight% of the epoxy resin, the overall dielectric constant of the substrate formed by the resin composition for a semiconductor package is increased, thereby increasing the loss of high-frequency electronic signals to the circuit board properties may be deteriorated.
  • the resin composition for a semiconductor package may further include a curing agent.
  • the resin composition for a semiconductor package may include an amine-based curing agent.
  • the resin composition for a semiconductor package may be aliphatic amines, polyether polyamines, alicyclic amines, aromatic amines, and the like. Examples of the aliphatic amines include ethylenediamine, 1,3-diaminopropane, and 1,4-diamino.
  • Propane hexamethylenediamine, 2,5-dimethylhexamethylenediamine, trimethylhexamethylenediamine, diethylenetriamine, iminobispropylamine, bis(hexamethylene)triamine, triethylenetetramine, tetraethylenepentamine, pentaethylene Hexamine, N-hydroxyethylethylenediamine, tetra(hydroxyethyl)ethylenediamine, etc. are mentioned.
  • polyether polyamines triethylene glycol diamine, tetraethylene glycol diamine, diethylene glycol bis (propylamine), polyoxypropylene diamine, polyoxypropylene triamines, etc. are mentioned.
  • alicyclic amines examples include isophoronediamine, metacenediamine, N-aminoethylpiperazine, bis(4-amino-3-methyldicyclohexyl)methane, bis(aminomethyl)cyclohexane, and 3,9-bis(3).
  • -aminopropyl) 2,4,8,10-tetraoxaspiro (5,5) undecane, norbornenediamine, etc. are mentioned.
  • aromatic amines tetrachloro-p-xylenediamine, m-xylenediamine, p-xylenediamine, m-phenylenediamine, o-phenylenediamine, p-phenylenediamine, 2,4-diaminoanisole, 2 ,4-toluenediamine, 2,4-diaminodiphenylmethane, 4,4'-diaminodiphenylmethane, 4,4'-diamino-1,2-diphenylethane, 2,4-diaminodi Phenylsulfone, 4,4'-diaminodiphenylsulfone, m-aminophenol, m-aminobenzylamine, benzyldimethylamine, 2-dimethylaminomethyl)phenol, triethanolamine, methylbenzylamine, ⁇ -(m-amino An amine curing agent such as phenyl
  • the resin composition for a semiconductor package includes, in addition to the amine-based curing agent, a phenol-based curing agent, an acid anhydride-based curing agent, a polymercaptan-based curing agent, a polyaminoamide-based curing agent, an isocyanate-based curing agent, and a block isocyanate-based curing agent. and the like.
  • curing agents can be suitably set in consideration of the kind of hardening
  • the curing agent may be included in an amount of 0.5 wt% to 5 wt% based on the total weight of the resin composition for a semiconductor package.
  • the circuit pattern 500 may include a metal layer 530 and a buffer layer 550 .
  • the buffer layer 550 may be disposed on at least one surface of the metal layer 530 .
  • the buffer layer 550 may be disposed on a surface where the metal layer 530 and the insulating layer 400 face each other. That is, the buffer layer 550 may be disposed on the adhesive surface of the metal layer 530 .
  • the buffer layer 550 may be disposed on the entire surface of the metal layer 530 .
  • the buffer layer 550 may be formed to have a thickness smaller than that of the metal layer 530 .
  • the buffer layer 550 may be formed to have a thin film thickness.
  • the buffer layer 550 may be formed to a thickness of 500 nm or less.
  • the buffer layer 550 may be formed to a thickness of 5 nm to 500 nm.
  • the thickness of the buffer layer 550 is formed to be 5 nm or less, the thickness of the buffer layer is too thin to sufficiently implement the effect of improving adhesion through the buffer layer 550 .
  • the thickness of the buffer layer is formed to exceed 500 nm, the effect of improving adhesion according to the thickness is small, the overall thickness of the circuit board can be increased, and the dielectric constant of the substrate is increased to transmit the circuit board for high frequency signal transmission Signal loss may be increased and the characteristics of the circuit board may be reduced.
  • the buffer layer 550 may include a plurality of elements. A plurality of elements included in the buffer layer 550 are combined with each other in the buffer layer to be included in a molecular or ionic form, and the molecules, the molecule, and the ion may be chemically bonded to each other to form a buffer layer. have.
  • the buffer layer 550 may include at least one of a carbon element, a nitrogen element, an oxygen element, a silicon element, a sulfur element, and a metal element.
  • the buffer layer 200 may include all of a carbon element, a nitrogen element, an oxygen element, a silicon element, a sulfur element, and a metal element.
  • the carbon element, nitrogen element, oxygen element, silicon element, sulfur element, and metal element may be combined with each other in the buffer layer to exist in a molecular form or may exist as a single ion form.
  • the oxygen element, the carbon element, and the nitrogen element may be related to a functional group of the buffer layer bonded to the substrate. That is, a functional group formed by molecules including the oxygen element, the carbon element, the nitrogen atom, and the like may be chemically bonded to the substrate.
  • the carbon element, the nitrogen element, the silicon element, and the sulfur element among the plurality of elements may be related to a functional group of the buffer layer coupled to the circuit pattern. That is, a functional group formed by molecules including the carbon element, the nitrogen element, the silicon element, the sulfur element, etc. may be chemically bonded to the substrate and the metal layer.
  • the metal element may combine molecules formed by the carbon element, nitrogen element, oxygen element, silicon element, and sulfur element to each other. That is, molecules formed by the carbon element, nitrogen element, oxygen element, silicon element, and sulfur element may be chemically combined through the metal element to form a buffer layer. That is, the metal element may be disposed between the molecules to serve as a medium for chemically bonding the molecules.
  • the carbon element, nitrogen element, oxygen element, silicon element, sulfur element, and metal element may be included in a constant mass ratio.
  • the metal element may include the most than other elements, and the carbon element, nitrogen element, oxygen element, silicon element, and sulfur element each have a constant mass ratio based on the metal element. can be included as
  • the ratio of the carbon element to the metal element may be 5 to 7.
  • the ratio of the nitrogen element to the metal element may be 1.5 to 7.
  • the ratio of the oxygen element to the metal element ((oxygen element/copper element)*100) may be 1.1 to 1.9.
  • the ratio of the silicon element to the metal element ((silicon element/copper element)*100) may be 0.5 to 0.9.
  • the ratio of the element sulfur to the metal element ((element sulfur/element copper)*100) may be 0.5 to 1.5.
  • a ratio of the carbon element, nitrogen element, oxygen element, silicon element, and sulfur element to the metal element may be related to bonding strength between the substrate and the metal layer.
  • the ratio of the carbon element to the metal element ((carbon element/copper element)*100) is out of the range of 5 to 7, the bonding force between the buffer layer and the substrate or the metal layer may be weakened.
  • the ratio of the nitrogen to the metal element ((nitrogen element/copper element) * 100) is out of the range of 1.5 to 7, the bonding force between the buffer layer and the substrate or the metal layer may be weakened.
  • the bonding force between the buffer layer and the substrate or the metal layer may be weakened.
  • the ratio of the silicon element to the metallic element ((silicon element/copper element)*100) is out of the range of 0.5 to 0.9, the bonding force between the imaginary buffer layer and the substrate or the metal layer may be weakened.
  • the bonding force between the buffer layer and the substrate or the metal layer may be weakened.
  • the carbon element, nitrogen element, oxygen element, silicon element, sulfur element, and metal element exist in the form of molecules or ions in the buffer layer, and the molecules and the ions may be connected to each other by bonding.
  • the buffer layer 550 may include molecules and metal ions formed by the carbon element, nitrogen element, oxygen element, silicon element, sulfur element, and metal elements.
  • the molecules included in the buffer layer 550 may include at least two types of molecules depending on the size of the molecule or the size of the molecular weight.
  • the molecule may include a macromolecule (Macromolecule) and a monomolecular (Unimolecular).
  • the macro molecule, the single molecule, and the metal ion may be formed in a structure in which they are bonded to each other in the buffer layer.
  • the macro molecule, the single molecule, and the metal ion may be chemically bonded through covalent bonds and coordination bonds in the buffer layer to form a structure in which they are connected to each other.
  • the metal ion may connect the macro molecules, the single molecules, or the macro molecule and the single molecule to each other.
  • the macro molecules, the monomolecules, or the macro molecule and the monomolecule are coordinated with the metal ion, and accordingly, the macromolecules, the monomolecules, or the macromolecule and the monomolecule can be chemically bound.
  • the metal ion may include the same material as the metal layer.
  • the metal ion may include a material different from that of the metal layer.
  • the metal ions may include copper or a metal other than copper.
  • the metal ions may be formed by the metal layer.
  • metal ions may be formed by ionizing the metal layer including the metal using a separate oxidizing agent. Accordingly, the ionized metal ions may form a buffer layer by coordinating the macro molecules and the monomolecules in the buffer layer to connect the molecules to each other.
  • a separate metal ion may be added when the buffer layer is formed, and the metal ion may form a buffer layer by coordinating the macro molecule and the single molecule in the buffer layer to connect the molecules to each other.
  • the separately added metal ions may be the same as or different from the metal of the metal layer.
  • the macro molecule and the single molecule may include at least one of the carbon element, nitrogen element, oxygen element, silicon element, and sulfur element. That is, the macro molecule and the single molecule may be molecules including at least one of the carbon element, nitrogen element, oxygen element, silicon element, and sulfur element.
  • the macro molecule may include a molecule including the carbon element and the nitrogen element.
  • the macro molecule may include an azole group including the carbon element and the nitrogen element.
  • the macro molecule may include a molecule including the silicon element.
  • the macro molecule may include a silane group including the silicon element.
  • the single molecule may include the carbon element, the nitrogen element, and the sulfur element. That is, the single molecule may be a molecule including the carbon element, the nitrogen element, and the sulfur element.
  • the single molecule may include an SCN group to which a thiocyanate group (-SCN) is connected.
  • the buffer layer 550 may include a second functional group and a third functional group.
  • the buffer layer 550 may include a second functional group chemically bonded to the insulating layer 400 and a third functional group chemically bonded to the metal layer 530 of the circuit pattern 230 by coordination bonding. have.
  • the macro molecule and the monomolecules may include a plurality of terminal groups, ie, functional groups, chemically bonded to the substrate and the metal layer.
  • functional groups chemically bonded to the substrate and the metal layer.
  • the substrate and the metal layer are chemically tightly coupled by the buffer layer, so that adhesion between the substrate and the circuit pattern may be improved.
  • the first functional group and the second functional group may be defined as terminal groups of the buffer layer connected to one of the macro molecule, the mono atom, or the metal atom.
  • the second functional group may include a hydroxyl group (-OH). Accordingly, the second functional group may be chemically bonded to the first functional group of the insulating layer 400 through a condensed half.
  • the third functional group may be coupled to the metal layer 530 by a coordination bond.
  • the third functional group may include functional groups coordinated with the metal layer 530 .
  • the third functional group may include a Si group and a thiocyanate group (-SCN) of a silane group.
  • the second functional group and the third functional group included in the buffer layer may be chemically bonded to the substrate and the metal layer, respectively. Accordingly, by the buffer layer disposed between the substrate and the metal layer, it is possible to improve adhesion between the substrate, which is a dissimilar material, and the circuit pattern.
  • An epoxy resin, an additive, and a curing agent were mixed and stirred to form a resin composition for a semiconductor package.
  • the additive was included in 1.5% of the weight% of the epoxy resin.
  • a circuit pattern was formed by patterning a copper layer on the insulating layer to manufacture a circuit board.
  • a buffer layer including a carbon element, a nitrogen element, an oxygen element, a silicon element, a sulfur element, and a metal element was formed on the surface of the copper layer facing the substrate.
  • the buffer layer included a second functional group including a hydroxyl group (-OH) and a third functional group including a Si group and a thiocyanate group (-SCN) of a silane group.
  • adhesion evaluation and reliability evaluation of the substrate and the circuit pattern were performed.
  • a UTM 90° Peel value was measured using a UTM equipment.
  • reliability evaluation was evaluated as NG when the peel strength (kgf/cm) of the circuit pattern was less than 0.6.
  • a substrate for a circuit board was manufactured by applying heat to the resin composition for a semiconductor package in the same manner as in Example, except that the resin composition for a semiconductor package did not include an additive.
  • a circuit board was manufactured by patterning a copper layer on the insulating layer to form a circuit pattern, and then, adhesion evaluation and reliability evaluation between the insulating layer and the circuit pattern were performed.
  • the resin composition for a semiconductor package according to the embodiment includes an additive represented by Formula 1 having a first functional group at peak A and an ethanol solvent for dissolving the additive at peak B.
  • the characteristics of the substrate formed by the resin composition for a semiconductor package according to the fourth embodiment and the comparative example may vary.
  • the substrate formed of the resin composition for a semiconductor package according to the fourth embodiment and the substrate formed of the resin composition for a semiconductor package according to the comparative example have substantially the same dielectric constant.
  • the resin composition for a semiconductor package according to the fourth embodiment can implement a low dielectric constant even by adding an additive, and thus can be applied as a substrate of a circuit board for a high frequency electronic signal.
  • the substrate formed of the resin composition for a semiconductor package according to the fourth embodiment and the substrate formed of the resin composition for a semiconductor package according to the comparative example are almost the same in size of the coefficient of thermal expansion and the glass transition temperature. .
  • the resin composition for a semiconductor package according to the fourth embodiment can maintain heat resistance even by adding an additive.
  • the substrate formed of the resin composition for a semiconductor package according to the fourth embodiment has an improved storage modulus compared to the substrate formed of the resin composition for a semiconductor package according to the comparative example.
  • the resin composition for a semiconductor package according to the fourth embodiment has improved durability by adding an additive.
  • the circuit board comprising a substrate formed of the resin composition for a semiconductor package according to the fourth embodiment has improved peeling force compared to the circuit board comprising a substrate formed of the resin composition for a semiconductor package according to the comparative example Able to know.
  • the circuit board including the substrate formed of the resin composition for a semiconductor package according to the fourth embodiment improves the adhesion between the substrate and the circuit pattern, thereby improving the reliability of the circuit board.
  • the embodiment provides a resin composition for a semiconductor package constituting an insulating layer or insulating film that is a composite of a resin and a filler.
  • the filler in the embodiment may include at least three filler groups having different diameter ranges. Accordingly, in the embodiment, the resin coverage may be expanded by diversifying the filler size, and thus the contact between the filler and the metal layer may be minimized. In addition, in the embodiment, as the contact between the filler and the metal layer is minimized, the migration phenomenon may be prevented, and thus reliability may be improved.
  • an insulating layer is formed using a low-dielectric-constituting copper foil-attached resin, thereby reducing the thickness of the circuit board and providing a highly reliable circuit board that minimizes signal loss even in a high frequency band.
  • the resin composition for a semiconductor package of the embodiment forms a substrate applied to a circuit board, and the substrate formed by the resin composition for a semiconductor package may include a first functional group.
  • the circuit pattern disposed on the substrate may include a metal layer and a buffer layer, and the buffer layer may include a second functional group and a third functional group coupled to the substrate and the metal layer.
  • the first functional group of the substrate and the second functional group of the buffer layer may be chemically bonded through a condensation reaction
  • the third functional group of the buffer layer may be chemically bonded to the metal of the metal layer through a coordination bond. Accordingly, since the substrate and the buffer layer are chemically bonded through a covalent bond, and the buffer layer and the metal layer are chemically bonded through a coordination bond, adhesion between the substrate and the circuit pattern of the circuit board can be improved.
  • the additive having the first functional group is introduced into the resin composition for a semiconductor package to introduce the first functional group, the low dielectric constant of the substrate is maintained, so the circuit board according to the embodiment can be applied for high-frequency electronic signals. have.
  • the additive having the first functional group is introduced into the resin composition for a semiconductor package to introduce the first functional group, the thermal expansion coefficient and the glass transition temperature of the substrate are maintained, so that the heat resistance of the circuit board can be maintained.
  • the additive having the first functional group is introduced into the resin composition for a semiconductor package to introduce the first functional group, durability of the substrate may be improved, and thus the reliability of the circuit board may be improved.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)

Abstract

실시 예에 따른 반도체 패키지용 수지 조성물은 레진 및 상기 레진 내에 배치된 필러의 복합체인 수지 조성물이고, 상기 필러는 상기 수지 조성물 내에 68 중량% 내지 76 중량%의 범위의 함량을 가지고, 상기 필러는, 제1 직경을 가지는 필러들로 구성된 제1 필러군과, 상기 제1 직경보다 작은 제2 직경을 가지는 필러들로 구성된 제2 필러군과, 상기 제2 직경보다 작은 제3 직경을 가지는 필러들로 구성된 제3 필러군을 포함하고, 상기 필러 내에서, 상기 제1 필러군, 상기 제2 필러군 및 상기 제3 필러군의 각각의 함량은 서로 다르다.

Description

반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판
실시 예는 반도체 패키지용 수지 조성물에 관한 것으로, 특히 저유전율을 가지는 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다.
상기 인쇄회로기판 상에 실장되는 부품들은 각 부품들에 연결되는 회로 패턴에 의해 부품에서 발생되는 신호가 전달될 수 있다.
한편, 최근의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 신호의 고주파화가 진행되고 있어, 고주파 용도에 적합한 인쇄회로기판의 회로 패턴이 요구되고 있다.
이러한 인쇄회로기판의 회로 패턴은 신호의 전송 손실을 최소화하여, 고주파 신호의 품질을 저하시키지 않으면서 신호 전송이 가능하도록 해야 한다.
인쇄회로기판의 회로 패턴의 전송 손실은, 구리와 같은 금속 박막에 기인하는 도체 손실과, 절연층과 같은 절연체에 기인하는 유전체 손실로 주로 이루어진다.
금속 박막에 기인하는 도체손실은 회로 패턴의 표면 조도와 관계가 있다. 즉, 회로 패턴의 표면 조도가 증가될 수록 스킨 이펙트(skin effect) 효과에 의해 전송 손실이 증가될 수 있다.
따라서, 회로 패턴의 표면 조도를 감소시키면, 전송 손실 감소를 방지할 수 있는 효과가 있으나, 회로 패턴과 절연층의 접착력이 감소되는 문제점이 있다.
또한, 유전체에 따른 감소하기 위해 유전율이 작은 물질을 이용하여 회로기판의 절연층으로 사용할 수 있다.
그러나, 고주파 용도의 회로기판에서 절연층은 낮은 유전율 이외에도 회로 기판에 사용하기 위한 화학적, 기계적 특성이 요구된다.
자세하게, 고주파 용도의 회로기판에 사용되는 절연층은 회로 패턴 설계 및 공정의 용이성을 위한 전기적 성질의 등방성, 금속배선 물질과의 낮은 반응성, 낮은 이온 전이성 및 화학적ㆍ기계적 연마(chemical mechanical polishing, CMP) 등의 공정에 견딜 수 있는 충분한 기계적 강도, 박리 또는 유전율 상승을 방지할 수 있는 낮은 흡습율, 공정 가공 온도를 견딜 수 있는 내열성, 온도 변화에 따른 균열을 없애기 위한 낮은 열팽창계수를 가져야 한다.
또한, 고주파 용도의 회로기판에 사용되는 절연층은 다른 물질(예를 들어 금속 박막)과의 계면에서 발생될 수 있는 각종 응력 및 박리를 최소화할 수 있는 접착력, 내크랙성, 낮은 스트레스 및 낮은 고온 기체 발생성 등 다양한 조건을 만족해야 한다.
이에 따라, 고주파 용도의 회로기판에 사용되는 절연층은 우선적으로 저유전율 및 저열팽창계수 특성을 가지고 있어야 하며, 이에 따라 전체적인 회로기판의 두께를 슬림화할 수 있다.
그러나, 한계점 이상의 얇은 저유전 소재의 절연층을 사용하여 회로 기판을 제작하는 경우, 휨, 크랙 및 박리와 같은 신뢰성 문제가 발생하고 있으며, 이는 저유전 소재의 절연층의 층수가 증가할수록 휨, 크랙 및 박리와 같은 신뢰성 문제 정도가 커지게 된다. 특히, 고함량의 필러를 포함하는 절연층의 경우, 절연층의 표면으로 필러가 노출되고 있으며, 상기 노출된 필러가 금속층과 접촉함에 따라 전기 화학적 마이그레이션(ECM: Electrochemical migration) 현상이 발생하여 회로 기판의 신뢰성을 저하시킬 수 있다. 여기에서, 전기화학적 마이그레이션은 전기적으로 절연되었던 두 금속 패턴 사이에 필러가 흡착되고, 이에 따라 전압이 인가되었을 경우에 전기 화학적으로 불안정하게 되어 두 금속 패턴 사이에 전도성 필라멘트 또는 덴드라이트가 성정하여 전기적 단락을 일으키는 현상을 의미한다.
나아가, 고주파 용도의 회로기판에는 저유전 물질 또는 공극이 많은 비극성 분자구조를 가지는 절연층이 적용되고 있다. 그러나, 비극성 분자 구조 및 공극에 의해 절연층과 회로 패턴의 밀착력이 저하되는 문제점이 있다.
따라서, 고함량의 필러를 포함하는 절연층으로 구성된 회로기판에서, 필러의 노출을 최소화하여 전기화학적 마이그레이션 현상을 해결하고, 절연층과 회로 패턴 사이의 밀착력 문제점을 해결할 수 있는 방안이 요구된다.
실시 예에서는 신뢰성이 향상된 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로 기판을 제공하고자 한다.
또한, 실시 예에서는 저유전율 및 저열팽창계수를 가지는 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로 기판을 제공하고자 한다.
또한, 실시 예에서는 절연층 내의 필러의 노출을 방지하여 금속층과의 접촉에 의해 발생하는 전기화학적 마이그레이션 현상을 해결할 수 있는 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로 기판을 제공하고자 한다.
또한, 실시 예에서는 향상된 밀착성, 신뢰성 및 고주파 신호의 낮은 손실을 가지는 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로 기판을 제공하고자 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 반도체 패키지용 수지 조성물은 레진 및 상기 레진 내에 배치된 필러의 복합체인 수지 조성물이고, 상기 필러는 상기 수지 조성물 내에 68 중량% 내지 76 중량%의 범위의 함량을 가지고, 상기 필러는, 제1 직경을 가지는 필러들로 구성된 제1 필러군과, 상기 제1 직경보다 작은 제2 직경을 가지는 필러들로 구성된 제2 필러군과, 상기 제2 직경보다 작은 제3 직경을 가지는 필러들로 구성된 제3 필러군을 포함하고, 상기 필러 내에서, 상기 제1 필러군, 상기 제2 필러군 및 상기 제3 필러군의 각각의 함량은 서로 다르다.
또한, 상기 제1 직경은, 2㎛ 내지 3.5㎛ 사이의 범위를 가지고, 상기 제2 직경은 1㎛ 내지 2㎛ 사이의 범위를 가지며, 상기 제3 직경은 0.5㎛ 내지 1㎛ 사이의 범위를 가진다.
또한, 상기 필러에서, 상기 제1 필러군은, 5 중량% 내지 20 중량%의 범위로 포함되고, 상기 제2 필러군은 60 중량% 내지 80 중량%의 범위로 포함되며, 상기 제3 필러군은 10 중량% 내지 30 중량%의 범위로 포함된다.
또한, 상기 필러는, 상기 제3 직경보다 작은 제4 직경을 가지는 필러들로 구성된 제4 필러군을 포함한다.
또한, 상기 제4 직경은 0.1㎛ 내지 0.5㎛ 사이의 범위를 가진다.
또한, 상기 필러에서, 상기 제1 필러군은 1 중량% 내지 15 중량%의 범위로 포함되고, 상기 제2 필러군은 50 중량% 내지 70 중량%의 범위로 포함되며, 상기 제3 필러군은 15 중량% 내지 356 중량%의 범위로 포함되고, 상기 제4 필러군은 5 중량% 내지 20 중량%의 범위로 포함된다.
또한, 상기 레진 및 상기 필러의 조합에 의한 상기 수지 조성물의 유전율은 2.9 Dk 내지 3.2 Dk 사이의 범위를 가진다.
한편, 실시 예에서의 동박 부착 수지는 상기 반도체 패키지용 수지 조성물의 일면 또는 양면에 동박을 적층 또는 압착시켜 제조될 수 있다.
한편, 실시 예에 따른 회로 기판은 복수의 절연층; 및 상기 복수의 절연층 중 적어도 하나의 절연층을 표면에 배치된 회로 패턴; 및 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 비아를 포함하고, 상기 복수의 절연층 중 적어도 하나는 상기 동박 부착 수지를 포함할 수 있다.
또한, 상기 복수의 절연층은 모두 상기 동박 부착 수지로 구성될 수 있다.
또한, 상기 복수의 절연층은, 적어도 하나의 절연층을 포함하는 제1 절연부; 상기 제1 절연부 위에 배치되고, 적어도 하나의 절연층을 포함하는 제2 절연부; 및 상기 제1 절연부 아래에 배치되고, 적어도 하나의 절연층을 포함하는 제3 절연부를 포함하고, 상기 제1 절연부를 구성하는 절연층은 프리프레그를 포함하고, 상기 제2 절연부 및 상기 제3 절연부를 구성하는 각각의 절연층은 상기 동박 부착 수지를 포함할 수 있다.
한편, 실시 예에서의 반도체 패키지용 수지 조성물은 에폭시 수지, 경화제 및 첨가제를 포함하고, 상기 첨가제는 제 1 작용기를 포함하고, 상기 제 1 작용기는 -COOH, -NH2, -OH, -OCl 및 -OBr 중 적어도 하나를 포함한다.
또한, 상기 첨가제는 하기의 화학식으로 표현된다.
[화학식]
Figure PCTKR2021018247-appb-img-000001
또한, 상기 첨가제는 상기 에폭시 수지 중량%의 1% 내지 10% 만큼의 중량%로 포함된다.
한편, 다른 실시 예의 회로 기판은 순차적으로 적층되는 복수의 기판; 각각의 기판의 적어도 일면 상에 배치되는 회로 패턴을 포함하고, 상기 기판은 반도체 패키지용 수지 조성물에 의해 형성되고, 상기 반도체 패키지용 수지 조성물은 제 1 작용기를 포함하고, 상기 회로 패턴은 금속층 및 상기 금속층의 적어도 일면 상에 배치되는 버퍼층을 포함하고, 상기 버퍼층은 제 2 작용기 및 제 3 작용기를 포함하고, 상기 제 1 작용기 및 상기 제 2 작용기는 축합반응을 통해 결합한다.
또한, 상기 반도체 패키지용 수지 조성물은 에폭시 수지, 경화제 및 첨가제를 포함하고, 상기 제 1 작용기는 -COOH, -NH2, -OH, -OCl 및 -OBr 중 적어도 하나를 포함한다.
또한, 상기 첨가제는 하기의 화학식으로 표현된다.
[화학식]
Figure PCTKR2021018247-appb-img-000002
또한, 상기 첨가제는 상기 에폭시 수지 중량%의 1% 내지 10% 만큼의 중량%로 포함된다.
또한, 상기 버퍼층은 5㎚ 내지 500㎚의 두께로 배치된다.
또한, 상기 제3 작용기는 상기 금속층과 배위결합한다.
또한, 상기 제3 작용기는 실란 그룹의 Si기 및 티오시아네이트기(-SCN)를 포함한다.
또한, 상기 버퍼층은 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소를 포함하고, 상기 금속 원소에 대한 탄소 원소의 비((탄소원소/구리원소)*100)는 5 내지 7이고, 상기 금속 원소에 대한 질소 원소의 비((질소원소/구리원소)*100)는 1.5 내지 7이고, 상기 금속 원소에 대한 산소 원소의 비((산소원소/구리원소)*100)는 1.1 내지 1.9이고, 상기 금속 원소에 대한 규소 원소의 비((규소원소/구리원소)*100)는 0.5 내지 0.9이고, 상기 금속 원소에 대한 황 원소의 비((황원소/구리원소)*100)는 0.5 내지 1.5이다.
실시 예에서는 레진 및 필러의 복합체인 절연층 또는 절연 필름을 구성하는 반도체 패키지용 수지 조성물을 제공한다. 이때, 실시 예에서의 상기 필러는 서로 다른 직경 범위를 가지는 적어도 3개의 필러군을 포함할 수 있다. 이에 따라, 실시 예에서는 필러 사이즈를 다변화하여 레진 커버리지를 확대할 수 있고, 이에 따라 필러와 금속층 사이의 접촉을 최소화할 수 있다. 또한, 실시 예에서는 필러와 금속층 사이의 접촉을 최소화함에 따라 마이그레이션 현상을 방지할 수 있고, 이에 따른 신뢰성을 향상시킬 수 있다.
이에 따라, 실시 예에서는 저유전율의 동박 부착 수지를 이용하여 절연층을 구성하도록 하여, 이에 따른 회로 기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실이 최소화되는 신뢰성 높은 회로기판을 제공할 수 있다.
또한, 실시 예의반도체 패키지용 수지 조성물은 회로기판에 적용되는 기판을 형성하는 것으로서, 상기 반도체 패키지용 수지 조성물에 의해 형성되는 기판은 제 1 작용기를 포함할 수 있다. 또한, 상기 기판 상에 배치되는 회로 패턴은 금속층 및 버퍼층을 포함하고, 상기 버퍼층은 상기 기판 및 상기 금속층과 결합하는 제 2 작용기 및 제 3 작용기를 포함할 수 있다.
이에 따라, 상기 기판의 제1 작용기와 상기 버퍼층의 제2 작용기는 축합반응을 통해 화학적으로 결합하고, 상기 버퍼층의 제3 작용기는 상기 금속층의 금속과 배위결합을 통해 화학적으로 결합할 수 있다. 이에 따라, 상기 기판과 상기 버퍼층은 공유 결합을 통해 화학적으로 결합되고, 상기 버퍼층과 상기 금속층은 배위결합을 통해 화학적으로 결합되므로, 회로기판의 기판과 회로 패턴의 밀착력을 향상시킬 수 있다. 또한, 상기 제1 작용기를 도입하기 위해 반도체 패키지용 수지 조성물에 상기 제1 작용기를 가지는 첨가제를 도입하여도, 상기 기판의 저유전율이 유지되므로, 실시 예에 따른 회로기판은 고주파 전자 신호용에 적용될 수 있다. 또한, 상기 제1 작용기를 도입하기 위해 반도체 패키지용 수지 조성물에 상기 제1 작용기를 가지는 첨가제를 도입하여도, 상기 기판의 열팽창 계수 및 유리전이온도가 유지되므로, 회로기판의 내열성을 유지할 수 있다. 또한, 상기 제1 작용기를 도입하기 위해 반도체 패키지용 수지 조성물에 상기 제1 작용기를 가지는 첨가제를 도입하는 경우, 상기 기판의 내구성을 향상시킬 수 있어, 회로기판의 신뢰성을 향상시킬 수 있다.
도 1은 제1 실시 예에 따른 동박부착수지를 나타낸 도면이다.
도 2는 실시 예 및 비교 예의 절연층의 디스미어 후의 계면 변화를 나타낸 도면이다.
도 3은 제2 실시 예에 따른 동박부착 수지를 나타낸 도면이다
도 4는 제1 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 5는 제2 실시 예에 따른 회로기판을 나타낸 도면이다.
도 6은 제3 실시 예에 따른 회로기판을 나타낸 도면이다.
도 7은 제4 실시 예에 따른 회로기판을 나타낸 도면이다.
도 8은 제4 실시 예 및 비교 예에 따른 첨가제 투입 전의 반도체 패키지용 수지 조성물의 py-GC/MS 분석을 도시한 도면이다.
도 9는 제4 실시 예 및 비교 예에 따른 첨가제 투입 후 반도체 패키지용 수지 조성물의 첨가제를 분석한 TD--GC/MS 분석을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
실시 예에서의 반도체 패키지용 수지 조성물은 레진 및 필러의 복합체이다. 반도체 패키지용 수지 조성물은 레진 및 상기 레진 내에 일정 함량의 필러가 분산된 구조를 가질 수 있다.
또한, 실시 예에서는 상기와 같은 레진 및 필러의 복합체로 구성된 반도체 패키지용 수지 조성물의 적어도 일면 상에 동박층을 적층 및 합착시켜 동박부착수지(RCC:Resin coated copper)를 제조할 수 있다.
이에 따라, 실시 예에서의 동박부착수지는 레진 및 필러의 복합체로 구성되는 절연필름(또는 절연층) 및 상기 절연필름의 적어도 일면에 적층 또는 압착된 동박층을 포함할 수 있다.
이하에서는 실시 예에 따른 저유전율 및 저열팽창계수를 가지는 절연필름(또는 절연층) 및 동박층을 포함하는 동박부착수지에 대해 설명하기로 한다. 다만, 실시 예는 이에 한정되지 않으며, 상기 동박부착수지를 구성하는 절연필름은 ABF(Ajinomoto Build-up Film)으로도 사용될 수 있을 것이다.
도 1은 제1 실시 예에 따른 동박부착수지를 나타낸 도면이고, 도 2는 실시 예 및 비교 예의 절연층의 디스미어 후의 계면 변화를 나타낸 도면이다.
도 1 및 2를 참조하면, 제1 실시 예에 따른 동박부착수지는 절연 필름(110, 또는 절연층 또는 반도체 패키지용 수지 조성물) 및 상기 절연 필름(110)의 적어도 일면에 배치된 동박층(120)을 포함한다. 상기 절연 필름(110)은 절연층이라고도 할 수 있다. 이에 따라, 이하에서는 설명의 편의를 위해, 상기 절연 필름을 절연층(110)이라고 하여 설명하기로 한다.
절연층(110)은 레진(111) 및 상기 레진(111) 내에 분산 배치된 필러(112)를 포함할 수 있다. 상기 절연층(110)은 반도체 패키지용 수지일 수 있다. 실시 예에서는 상기 반도체 패키지용 수지를 구성하는 절연층(110) 내의 조성물의 함량 변화를 통해, 상기 절연층(110)이 가지는 유전율을 3.2Dk 이하로 낮출 수 있도록 한다. 바람직하게. 실시 예에서는 상기 반도체 패키지용 수지를 구성하는 절연층(110) 내의 조성물의 함량 변화를 통해, 상기 절연층(110)이 가지는 유전율을 3.0Dk 이하로 낮출 수 있도록 한다. 더욱 바람직하게, 실시 예에서는 반도체 패키지용 수지를 구성하는 절연층(110) 내의 조성물의 함량 변화를 통해, 상기 절연층(110)이 가지는 유전율을 2.9Dk 내지 3.2Dk의 범위를 만족할 수 있도록 한다. 이하에서는 반도체 패키지용 수지를 절연층(110)이라 하고, 이에 따른 상기 절연층(110)에 대응하는 반도체 패키지용 수지 조성물에 대해 설명하기로 한다.
상기와 같은 절연층(110)은 레진(111) 및 필러(112)의 복합체이다. 절연층(110)은 레진(111)이 가지는 제1 유전율과 상기 필러(112)가 가지는 제2 유전율의 조합에 의한 특정의 제3 유전율을 가질 수 있다. 그리고, 상기 제3 유전율은 2.9Dk 내지 3.2Dk 사이의 범위를 만족할 수 있다. 이에 따라 실시 예에서의 절연층(110)은 고주파 용도에 적합한 회로 기판에 적용 가능하다. 이에 따라 실시 예에서의 절연층(110)은 신호 손실을 최소화할 수 있고, 상기 레진(111)의 표면으로 필러(112)가 노출되는 문제를 해결하여, 이에 따른 신뢰성을 향상시킬 수 있도록 한다.
상기 레진(111)은 저유전율을 가질 수 있다.
이때, 일반적인 레진의 종류 및 상기 레진의 종류에 따른 유전율을 살펴보면 표 1과 같다.
material Phenolic Epoxy Maleimide 또는 modify epoxy Cyanate PTFE
유전율( Dk ) 4.5~6.5 3.5~5.0 2.3~2.5 2.6~3.0 2.2
상기와 같이 레진은 다양한 물질을 포함할 수 있다. 이때, Phenolic이나 일반 에폭시, 그리고 cyanate를 포함하는 레진은 유전율이 2.6 Dk 이상으로 나타난다.
또한, 상기 PTFE를 포함하는 레진은 2.2 Dk 정도의 저유전율을 가지고 있으나, 높은 공정 온도 조건이 요구된다. 예를 들어, 일반적인 레진의 요구 공정온도는 250℃이나, 상기 PTFE는 300℃ 이상의 공정 온도가 요구된다. 또한, 상기 PTFE는 다층의 회로기판을 제조하기 위해서는, 적층 공정 시에 본딩 시트가 필수적으로 요구되며, 이에 따른 전체적인 회로기판의 두께가 증가하여, 회로기판의 슬림화에 문제가 있다.
이에 따라 실시 예에서는 변성 에폭시(modify epoxy) 또는 말레이미드(maleimide) 계열을 사용하여 상기 절연층(110)을 구성하는 레진(111)의 유전율을 낮출 수 있도록 한다. 다만, 실시 예는 이에 한정되지 않으며, 상기 유전율은 일반 에폭시 또는 cyanate를 포함할 수도 있을 것이다.
또한, 상기 필러(112)는 일정 수준의 유전율을 가질 수 있다. 예를 들어, 필러(112)는 세라믹 필러로 형성될 수 있다. 이때, 세라믹 필러의 종류에 따른 유전율을 살펴보면 다음의 표 2와 같다.
material SiO2 Al2O3 ZrO3 HfO2 TiO2
유전율( Dk ) 3.7~4.2 9.0 3.7~4.2 3.7~4.2 3.7~4.2
상기와 같이, 필러(112)가 Al2O3로 형성된 경우, 상기 필러(112) 자체의 유전율이 9.0 Dk 수준이며, 이에 따라 레진(111)의 유전율만으로 이들의 복합체인 절연층(110)의 유전율을 3.2 Dk 이하로 낮추는데 한계가 있다.따라서, 실시 예에서는 SiO2, ZrO3, HfO2, 및 TiO2 중 어느 하나의 세라믹 재료를 사용하여 필러(112)를 구성하도록 한다.
이에 따라, 필러(112)는 3.7 내지 4.2 Dk 범위의 유전율을 가질 수 있다.
한편, 상기 필러(112)는 직경을 기준으로 복수의 군으로 구분될 수 있다. 예를 들어, 상기 필러(112)는 직경을 기준으로 적어도 3개의 군으로 구분될 수 있다. 예를 들어, 상기 필러(112)는 제1 직경 범위를 가지는 제1 필러군(112a)과, 상기 제1 직경 범위보다 작은 제2 직경 범위를 가지는 제2 필러군(112b)과, 상기 제2 직경 범위보다 작은 제3 직경 범위를 가지는 제3 필러군(112c)을 포함할 수 있다. 구체저긍로, 상기 필러(212)는 제1 직경을 가지는 제1 필러군(112a)과, 상기 제1 직경보다 작은 제2 직경을 가지는 제2 필러군(112b)과, 상기 제2 직경보다 작은 제3 직경을 가지는 제3 필러군(112c)을 포함할 수 있다. 그리고, 상기 제1 필러군(112a)이 가지는 제1 직경은 상기 제1 직경 범위를 만족할 수 있다. 또한, 상기 제2 필러군(112b)의 제2 직경은 상기 제2 직경 범위를 만족할 수 있다. 또한, 상기 제3 필러군(112c)의 제3 직경은 상기 제3 직경 범위를 만족할 수 있다.
즉, 비교 예에서의 절연층 내에는 특정한 1개의 직경 범위 내의 필러들로만 구성된다. 그러나, 이와 같은 경우, 상기 필러를 구성하는 직경 범위에 따라 상기 절연층을 형성하기 어려울 수 있거나, 상기 절연층의 표면으로 필러가 노출되는 문제를 가질 수 있다.
이에 따라, 실시 예서는 상기 레진(111) 내에 상기 필러(112)를 분산 배치할 때, 상기 필러(112)를 서로 다른 직경 범위를 기준으로 적어도 3개의 필러군으로 구분하고, 상기 적어도 3개의 필러군을 상기 레진(111) 내에 분산 배치하도록 한다. 이에 따라, 실시 예에서는 상기 절연층(110)이 2.9 내지 3.2Dk의 저유전율을 가지도록 하면서, 상기 절연층(110)이 일정 수준 이상의 강도를 가지도록 한다. 나아가, 실시 예에서는 상기 절연층(110)이 상기 범위의 유전율 및 강도를 가지는 조건에서, 디스미어 후에 상기 필러(112)가 노출되는 것을 최소화하여 이에 따른 마이그레이션 성장을 최소화할 수 있도록 한다.
또한, 실시 예에서의 상기 절연층(110)은 30 내지 42 ppm 수준의 열팽창 계수를 가질 수 있도록 한다.
이를 위해, 상기 절연층(110)에서 상기 필러(112)는 고함량을 가질 수 있다. 예를 들어, 실시 예에서의 절연층(110) 내의 필러(112)의 함량은 68 중량% 내지 76 중량%일 수 있다. 상기 절연층(110) 내의 필러(112)의 함량이 68 중량%보다 낮은 경우, 상기 절연층(110)이 일정 수준 이상의 강도를 가지지 못하면서, 상기 범위의 열팽창계수를 가지지 못할 수 있다. 또한, 상기 절연층(110) 내의 필러(112)의 함량이 76 중량%보다 크면, 상기 절연층(110)이 저유전율을 가지지 못할 수 있다. 따라서, 실시 예에서는 상기 절연층(110) 내에 상기 필러(112)가 65 중량% 내지 76 중량%의 범위를 만족할 수 있도록 한다.
한편, 실시 예에서 상기 필러(112)는 서로 다른 직경 범위를 가지는 복수의 군으로 구분될 수 있다. 또한, 상기 필러(112)의 복수의 군은 서로 다른 함량을 가질 수 있다.
예를 들어, 상기 필러(112)는 서로 다른 직경 범위를 가지는 적어도 3개의 필러 군으로 구분될 수 있다.
구체적으로, 상기 필러(112)는 제1 직경 범위를 가지는 제1 필러군(112a)을 포함할 수 있다. 상기 제1 필러군(112a)이 가지는 제1 직경 범위는 2㎛ 내지 3.5㎛일 수 있다. 상기 제1 필러군(112a)은 상기 필러(112)를 구성하는 다른 필러군이 가지는 직경보다 클 수 있다. 예를 들어, 상기 제1 필러군(112a)은 상기 필러(112)에 포함되는 적어도 3개의 필러군들이 각각 가지는 직경 범위에서 가장 큰 직경 범위를 가질 수 있다.
상기 필러(112)는 제2 직경 범위를 가지는 제2 필러군(112b)을 포함할 수 있다. 상기 제2 필러군(112b)이 가지는 제2 직경 범위는 1㎛ 내지 2㎛일 수 있다. 상기 제2 필러군(112b)은 상기 필러(112)를 구성하는 필러군들 중 가장 많은 함량을 가진 필러군일 수 있다. 예를 들어, 상기 제2 필러군(112b)은 상기 필러(112)를 구성하는 복수의 필러군들 중에서 중간 직경 범위를 가지는 필러들로 이루어질 수 있다. 그리고, 상기 필러(112)를 구성하는 복수의 필러군들의 각각의 함량 중 상기 중간 직경 범위를 가지는 제2 필러군(112b)의 함량이 가장 클 수 있다.
상기 필러(112)는 제3 직경 범위를 가지는 제3 필러군(112c)을 포함할 수 있다. 상기 제3 필러군(112c)이 가지는 제3 직경 범위는 0.5㎛ 내지 1㎛일 수 있다. 상깅 제3 필러군(112c)은 제1 실시 예에서, 상기 필러(112)를 구성하는 복수의 필러군들 중에서 가장 작은 직경 범위를 가지는 필러들로 구성될 수 있다. 상기 제3 필러군(112c)은 상기 필러(112)가 가지는 함량 범위 내에서, 상기 절연층(110)이 가져야 하는 유전율을 유지하면서, 상기 절연층(110) 내에서의 레진 흐름 방향을 조절할 수 있도록 한다.
예를 들어, 상기와 같은 필러(112)는 제1 필러군(112a), 제2 필러군(112b) 및 제3 필러군(112c)을 포함한다. 이때, 상기와 같은 복수의 필러군을 포함하는 필러(112)들 사이에서의 레진의 흐름은 규칙적일 수 있다. 예를 들어, 실시 예에서의 상기 제1 필러군(112a)은 가장 큰 직경 범위를 가지고 있다. 이에 따라, 상기 제1 필러군(112a)을 구성하는 필러들 사이에는 이보다 작은 직경을 가지는 제2 필러군(112b) 및 제3 필러군(112c)이 배치될 수 있다. 따라서, 실시 예에서는 상기와 같은 복수의 필러군을 포함하는 필러(112)가 존재하는 상태에서, 레진의 흐름은 상기 가장 큰 직경을 가진 제1 필러군(112a)들 사이의 제2 필러군(112b) 및 제3 필러군(112c)을 따라 이루어질 수 있다.
이와 다르게, 비교 예에서는 하나의 특정 직경 범위를 가지는 필러들을 포함하고 있으며, 이에 따라 비교 예에서의 필러들 사이에서의 레진 흐름 방향은 위치에 따라 서로 다르게 나타날 수 있다.
실시 예에서는 상기 필러(112)에서, 상기 제1 필러군(112a)이 5중량% 내지 20중량%의 범위를 가지고 포함될 수 있도록 한다. 상기 제1 필러군(112a)이 5중량%보다 작은 함량을 가지면, 상기 절연층(110)이 일정 수준의 강성을 가지지 못할 수 있다. 또한, 상기 제1 필러군(112a)이 20중량%보다 큰 함량을 가지면, 상기 제1 필러군(112a)의 함량의 증가에 따라 디스미어 공정에서, 절연층(110)의 표면으로 필러가 노출되는 문제가 발생할 수 있다. 그리고, 이는 마이그레이션 성장으로 이어질 수 있다.
또한, 실시 예에는 상기 필러(112)에서, 상기 제2 필러군(112b)이 60 중량% 내지 80 중량% 사이의 범위를 가지고 포함될 수 있도록 한다. 상기 제2 필러군(112b)이 60중량%보다 작은 함량을 가지면, 상기 절연층(110)이 일정 수준의 강성을 가지지 못할 수 있다. 또한, 상기 제2 필러군(112b)이 80 중량%보다 큰 함량을 가지면, 상기 절연층(110)이 요구되는 저유전율을 만족하지 못할 수 있다. 또한, 상기 제2 필러군(112b)이 80 중량%보다 큰 함량을 가지면, 디스미어 공정에서, 상기 절연층(110)의 표면으로 필러가 노출되는 문제가 발생할 수 있다.
또한, 실시 예에서는 상기 필러(112)에서 상기 제3 필러군(112c)이 10 중량% 내지 30 중량%의 함량을 가질 수 있도록 한다. 상기 제3 필러군(112c)이 10 중량%보다 작은 함량을 가지는 경우, 상기 제3 필러군(112c)의 함량 감소에 따라 제1 필러군(112a) 또는 제2 필러군(112b)의 함량이 증가되어야 하며, 이에 따른 신뢰성 문제가 발생할 수 있다. 또한, 상기 제3 필러군(112c)이 30 중량%보다 큰 함량을 가지는 경우, 상기 제3 필러군(112c)의 함량 증가에 따라 레진 흐름성이 저하될 수 있다.
상기와 같이, 본원의 제1 실시 예에 따른 절연층(110)은 레진(111) 및 상기 레진(111) 내에 분산 배치된 필러(112)를 포함한다. 이때, 상기 필러(112)는 서로 다른 직경 범위를 가지는 복수의 필러군으로 구분될 수 있다. 구체적으로, 상기 필러(112)는 서로 다른 직경 범위를 가지는 적어도 3개의 필러군으로 구분될 수 있다.
예를 들어, 상기 필러(112)는 제1 직경 범위를 가지는 제1 필러군(112a)을 포함할 수 있다. 예를 들어, 상기 필러(112)는 상기 제1 직경 범위보다 작은 제2 직경 범위를 가지는 제2 필러군(112b)을 포함할 수 있다. 예를 들어, 상기 필러(112)는 상기 제2 직경 범위보다 작은 제3 직경 범위를 가지는 제3 필러군(112c)을 포함할 수 있다.
그리고, 상기 제1 필러군(112a), 제2 필러군(112b) 및 제3 필러군(112c)은 서로 다른 함량을 가지고 레진(111) 내에 분산 배치될 수 있다. 따라서, 실시 예에서는 상기와 같은 필러(112)가 가지는 직경의 다변화를 통해 상기 레진의 커버리지를 확대하여 상기 필러(112)와 동박층 사이의 접촉을 피할 수 있도록 한다. 구체적으로 실시 예에서는 상기 필러(112)가 가지는 직경의 다변화를 통해, 상기 레진의 커버리지를 높여주고, 이에 따라 디스미어 후에 노출되는 필러와 동박층 사이의 접촉을 방지할 수 있도록 한다. 이에 따라, 실시 예에서는 상기 필러(112)의 노출에 따라 발생하는 구리 마이그레이션 성장을 방지할 수 있고, 이에 따른 회로 기판의 신뢰성을 향상시킬 수 있다.
구체적으로, 도 2의 (a)를 참조하면, 종래에서는 디스미어 후에 절연층의 표면으로의 필러의 노출 정도가 크다는 것을 확인할 수 있었다. 이는, 종래에서의 절연층 내에는 특정 직경 범위를 가지는 하나의 필러군들만이 분산 배치되고 있으며, 이에 따른 레진 흐름 방향의 불규칙성이 발생하기 때문이다.
이와 다르게, 도 2의 (b)를 참조하면, 실시 예에서는 디스미어 후에 절연층(110)의 표면으로 노출되는 필러가 거의 없는 거승ㄹ 확인할 수 있었다. 이는, 실시 예에서는 절연층(110) 내에 서로 다른 직경 범위를 가지는 적어도 3개의 필러군들이 분산 배치되고, 이에 따른 레진 흐름 방향을 규칙적으로 형성할 수 있기 때문이다.
도 3은 제2 실시 예에 따른 동박부착 수지를 나타낸 도면이다
도 3을 참조하면, 제2 실시 예에 따른 동박부착수지는 절연필름(210) 및 상기 절연 필름(210)의 적어도 일면에 배치되는 동박층(220)을 포함한다. 제1 실시 예에서 설명한 바와 같이 상기 절연 필름(210)은 절연층이라고도 할 수 있다.
이때, 도 1의 제1 실시 예에 따른 절연층(110)은 레진(111) 내에 서로 다른 직경 범위를 가지는 3개의 필러군이 분산배치되었다.
이와 다르게, 도 3의 제2 실시 예에 따른 절연층(210)은 레진(211) 내에 서로 다른 직경 범위를 가지는 4개의 필러군이 분산배치될 수 있다. 예를 들어, 상기 필러(212)는 직경을 기준으로 4개의 필러군으로 구분될 수 있다.
예를 들어, 상기 필러(212)는 제1 직경 범위를 가지는 제1 필러군(212a)과, 상기 제1 직경 범위보다 작은 제2 직경 범위를 가지는 제2 필러군(212b)과, 상기 제2 직경 범위보다 작은 제3 직경 범위를 가지는 제3 필러군(212c)과, 상기 제3 직경 범위보다 작은 제4 직경 범위를 가지는 제4 필러군(212d)을 포함할 수 있다.
상기 절연층(210)에서 상기 필러(212)는 고함량으로 포함될 수 있다. 예를 들어, 실시 예에서의 절연층(210) 내의 필러(212)의 함량은 68 중량% 내지 76 중량%일 수 있다.
또한, 상기 필러(212)에 포함되는 제1 필러군(212a)은 제1 직경 범위를 가질 수 있다. 상기 제1 직경 범위는 2㎛ 내지 3.5㎛를 만족할 수 있다.
또한, 상기 필러(212)에 포함되는 제2 필러군(212b)은 제2 직경 범위를 가질 수 있다. 상기 제2 직경 범위는 상기 제1 필러군(212a)을 구성하는 필러의 직경보다 작은 1㎛ 내지 2㎛를 만족할 수 있다.
또한, 상기 필러(212)에 포함되는 제3 필러군(212c)은 제3 직경 범위를 가질 수 있다. 상기 제3 직경 범위는 상기 제2 필러군(212b)을 구성하는 필러의 직경보다 작은 0.5㎛ 내지 1㎛를 만족할 수 있다.
또한, 필러(212)에 포함되는 제4 필러군(212d)은 제4 직경 범위를 가질 수 있다. 상기 제4 직경 범위는 상기 제3 필러군(212c)을 구성하는 필러의 직경보다 작은 0.1㎛ 내지 0.5㎛를 포함할 수 있다.
한편, 상기와 같은 필러(212)는 제1 필러군(212a), 제2 필러군(212b), 제3 필러군(212c) 및 제4 필러군(212d)을 포함함에 따라, 레진의 흐름 방향을 규칙적이도록 한다.
실시 예에서는 상기 필러(212)에서 상기 제1 필러군(212a)이 1 중량% 내지 15 중량%의 범위를 가지고 포함될 수 있도록 한다. 상기 제1 필러군(212a)이 1 중량%보다 작은 함량을 가지면, 상기 절연층(210)이 일정 수준의 강성을 가지지 못할 수 있다. 또한, 상기 제1 필러군(212a)이 15 중량%보다 큰 함량을 가지면, 상기 필러(212)의 함량 증가에 따라 디스미어 공정에서, 절연층(210)의 표면으로 필러가 노출되는 문제가 발생할 수 있다. 이에 따라, 이에 의한 마이그레이션 성장이 발생하여 신뢰성이 저하될 수 있다.
또한, 실시 예에서는 상기 필러(212)에서 상기 제2 필러군(212b)이 50 중량% 내지 70 중량%의 범위를 만족하며 포함되도록 한다. 상기 제2 필러군(212b)이 50 중량%보다 작은 함량을 가지면, 상기 절연층(210)이 일정 수준의 강성을 가지지 못할 수 있다. 또한, 상기 제2 필러군(212b)이 70 중량%보다 큰 함량을 가지면, 상기 절연층(210)이 요구되는 저유전율을 만족하지 못할 수 있다.
또한, 실시 예에서는 상기 필러(212)에서 상기 제3 필러군(212c)이 15 중량% 내지 35 중량%의 범위를 만족하며 포함되도록 한다. 상기 제3 필러군(212c)이 가지는 함량은 상기 절연층(210)의 레진 흐름 방향을 규칙적으로 할 수 있다.
또한, 실시 예에서는 상기 필러(212)에서 상기 제4 필러군(212d)이 5 중량% 내지 20 중량%의 범위를 만족하며 포함되도록 한다.
상기와 같이 제2 실시 예에 따른 절연층(210)은 레진(211) 및 상기 레진 내에 분산배치된 필러(212)를 포함한다. 그리고, 상기 필러(212)는 제1 직경을 가지는 제1 필러군(212a)과, 상기 제1 직경보다 작은 제2 직경을 가지는 제2 필러군(212b)과, 상기 제2 직경보다 작은 제3 직경을 가지는 제3 필러군(212c)과, 삭이 제3 직경보다 작은 제4 직경을 가지는 제4 필러군(212d)을 포함할 수 있다. 그리고, 상기 제1 필러군(212a)이 가지는 제1 직경은 제1 직경 범위를 만족하고, 상기 제2 필러군(212b)이 가지는 제2 직경은 제2 직경 범위를 만족하며, 상기 제3 필러군(212c)이 가지는 제3 직경은 제3 직경 범위를 만족하고, 상기 제4 필러군(212d)이 가지는 제4 직경은 제4 직경 범위를 만족한다. 이에 따라, 실시 예에서는 레진의 커버리지를 확대하고, 이에 따라 디스미어 후에 상기 절연층(210)의 표면으로의 상기 필러(212)의 노출을 최소화하여 동박층과의 접촉을 방지할 수 있다. 이에 따라, 실시 예에서는 상기 절연층(210)의 표면으로 노출되는 필러(212)를 최소화함으로써, 마이그레이션 현상을 방지할 수 있고, 이에 따른 신뢰성을 향상시킬 수 있다.
도 4는 제1 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 4를 참조하면, 회로 기판은 제1 내지 제3 절연부(310, 320, 330)을 포함하는 절연 기판과, 회로 패턴(340)과, 비아(350)를 포함할 수 있다.
상기 제1 내지 제3 절연부(310, 320, 330)를 포함하는 절연 기판은 평판 구조를 가질 수 있다. 상기 절연 기판은 PCB일 수 있다. 여기에서, 상기 절연 기판은 단일 기판으로 구현될 수 있으며, 이와 다르게 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
이에 따라, 상기 절연 기판은 복수의 절연부(310, 320, 330)를 포함할 수 있다. 도 4에 도시된 바와 같이, 복수의 절연부는 제1 절연부(310), 상기 제1 절연부(310) 위에 배치된 제2 절연부(320) 및 상기 제1 절연부(310) 아래에 배치된 제3 절연부(330)을 포함한다.
상기 제1 절연부(310), 제2 절연부(320) 및 상기 제3 절연부(330)는 서로 다른 절연물질을 포함할 수 있다. 바람직하게, 상기 제1 절연부(310)는 유리 섬유를 포함할 수 있다. 그리고, 상기 제2 절연부(320) 및 제3 절연부(330)는 상기 제1 절연부(310)와는 다르게 유리 섬유를 포함하지 않을 수 있다. 바람직하게, 상기 제2 절연부(320) 및 제3 절연부(330)는 도 1 및 도 3 중 어느 하나에 도시된 RCC를 포함할 수 있다.
이에 따라, 상기 제1 절연부(310)를 구성하는 각각의 절연층의 두께는 상기 제2 절연부(320) 및 상기 제3 절연부(330)를 구성하는 각각의 절연층의 두께와 다를 수 있다. 다시 말해서, 상기 제1 절연부(310)를 구성하는 각 절연층의 두께는 상기 제2 절연부(320) 및 상기 제3 절연부(330)를 구성하는 각 절연층의 두께보다 클 수 있다.
즉, 상기 제1 절연부(310)에는 유리 섬유가 포함되고, 상기 유리 섬유는 일반적으로 12㎛의 두께를 가진다. 이에 따라 상기 제1 절연부(310)를 구성하는 각 절연층의 두께는 상기 유리 섬유를 포함하며, 이에 따라 19㎛ 내지 23㎛의 사이의 범위를 가질 수 있다.
이와 다르게, 상기 제2 절연부(320)에는 유리 섬유가 포함되지 않는다. 바람직하게, 상기 제2 절연부(320)를 구성하는 각 절연층은 RCC로 구성될 수 있다. 구체적으로, 제2 절연부(320)는 도 1 또는 도 3에 포함된 절연층으로 구성될 수 있다.
이에 따라, 상기 제2 절연부(320)를 구성하는 각 절연층의 두께는 10㎛ 내지 15㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 제2 절연부(320)를 구성하는 각 절연층의 두께는 15㎛를 초과하지 않는 범위 내에서 형성될 수 있다.
또한, 상기 제3 절연부(330)에는 유리 섬유가 포함되지 않는다. 바람직하게, 상기 제3 절연부(330)를 구성하는 각 절연층은 RCC일 수 있다. 예를 들어, 상기 제3 절연부(330)는 도 1 또는 도 3에 도시된 절연층으로 구성될 수 있다.
이에 따라, 상기 제3 절연부(330)를 구성하는 각 절연층의 두께는 10㎛ 내지 15㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 제2 절연부(320)를 구성하는 각 절연층의 두께는 15㎛를 초과하지 않는 범위 내에서 형성될 수 있다.
즉, 비교 예에서의 회로 기판을 구성하는 절연부는 복수의 절연층을 포함하며, 상기 복수의 절연층은 모두 유리 섬유를 포함하는 프리프레그로 구성되었다. 이때, 비교 예의 회로 기판은 프리프레그를 기준으로 유리 섬유의 두께를 줄이기가 어렵다. 이는, 상기 프리프레그의 두께가 감소하는 경우, 상기 프리프레그에 포함된 유리 섬유가 상기 프리프레그의 표면에 배치되는 회로 패턴과 접촉할 수 있으며, 이에 따른 크랙 리스트가 발생하기 때문이다. 이에 따라, 비교 예에서의 회로기판은 PPG의 두께를 감소시키는 경우, 이에 따른 유전체 파괴 및 회로패턴의 손상이 발생할 수 있었다. 이에 따라, 비교 예에서의 회로기판은 프리프레그를 구성하는 유리 섬유의 두께로 인해 전체적인 두께를 감소시키는데 한계가 있었다.
또한, 비교 예에서의 회로 기판은 유리 섬유를 포함한 프리프레그만의 절연층으로 구성되기 때문에, 높은 유전율을 가지고 있다. 그러나, 높은 유전율을 가지는 유전체의 경우, 고주파 대용으로 접근하기가 어려운 문제가 있다. 즉, 비교 예에서의 회로 기판은 유리 섬유의 유전율이 높은 관계로 고주파수 대역에서 유전율이 파괴되는 현상이 발생하게 된다.
이에 따라, 실시 예에서는 저유전율의 동박 부착 수지를 이용하여 절연층을 구성하도록 하여, 이에 따른 회로 기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실이 최소화되는 신뢰성 높은 회로기판을 제공할 수 있다.
제1 절연부(310)는 아래에서부터 제1 절연층(311), 제2 절연층(312), 제3 절연층(313) 및 제4 절연층(314)을 포함할 수 있다. 그리고, 상기 제1 절연층(311), 제2 절연층(312), 제3 절연층(313) 및 제4 절연층(314) 내에는 각각 유리 섬유가 포함될 수 있다. 예를 들어, 상기 제1 절연층(311), 제2 절연층(312), 제3 절연층(313) 및 제4 절연층(314)은 각각 프리프레그를 포함할 수 있다.
한편, 본원의 실시 예에서의 절연 기판은 절연층을 기준으로 8층으로 구성될 수 있다. 그러나, 실시 예는 이에 한정되지 않으며, 상기 절연층의 전체 층 수는 증가 또는 감소할 수 있을 것이다.
또한, 제1 실시 예에서 상기 제1 절연부(310)는 4층으로 구성될 수 있다. 예를 들어, 제1 실시 예에서 상기 제1 절연부(310)는 4층의 프리프레그로 구성될 수 있다.
또한, 상기 제2 절연부(320)는 아래에서부터 제5 절연층(321), 제6 절연층(322)을 포함할 수 있다. 상기 제2 절연부(320)를 구성하는 제5 절연층(321) 및 제6 절연층(322)은 저유전율 및 저열팽창계수를 가지는 동박 부착 수지로 구성될 수 있다. 즉, 제1 실시 예에서 상기 제2 절연부(320)는 2층으로 구성될 수 있다. 그리고, 상기 제1 실시 예에서의 제2 절연부(320)를 구성하는 제5 절연층(321) 및 제6 절연층(322)은 도 1 또는 도 3에 도시된 동박 부착 수지를 포함할 수 있다.
또한, 제3 절연부(330)는 위에서부터 제7 절연층(331) 및 제8 절연층(332)을 포함할 수 있다. 상기 제3 절연부(330)를 구성하는 제7 절연층(331) 및 제8 절연층(332)은 저유전율 및 저열창계수의 동박 부착 수지로 구성될 수 있다. 즉, 제1 실시 예에서 상기 제3 절연부(330)는 2층으로 구성될 수 있다. 예를 들어, 제1 실시 예에서 상기 제3 절연부(330)는 2층의 동박 부착 수지로 구성될 수 있다.
한편, 제1 실시 예에서는 절연층의 전체 층 수가 8층이고, 이 중 프리프레그로 구성된 제1 절연부(310)가 4층으로 형성되고, 동박 부착 수지로 형성되는 제2 절연부(320) 및 제3 절연부(330)가 각각 2층으로 형성되는 것으로 도시하였으나, 이에 한정되지 않으며, 상기 제1 절연부(310)를 구성하는 절연층의 수는 증가하거나 감소할 수 있을 것이다.
한편, 상기 제1 절연부(310), 제2 절연부(320) 및 제3 절연부(330) 각각을 구성하는 절연층의 표면에는 회로 패턴(340)이 배치될 수 있다.
바람직하게, 제1 절연층(311), 제2 절연층(312), 제3 절연층(313), 제4 절연층(314), 제5 절연층(321), 제6 절연층(322), 제7 절연층(331) 및 제8 절연층(332)의 적어도 일면에는 회로 패턴(340)이 배치될 수 있다. 상기 회로 패턴(340)은 전기적 신호를 전달하는 배선으로 전기 전도성이 높은 금속 물질로 형성될 수 있다. 이를 위해, 회로 패턴(340)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.
또한, 상기 회로패턴(340)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로패턴(340)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
또한, 상기 회로패턴(340)의 두께는 12㎛±2㎛를 가질 수 있다. 즉, 회로 패턴(340)의 두께는 10㎛ 내지 14㎛ 사이의 범위를 가질 수 있다.
상기 회로패턴(340)은 통상적인 회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 제1 절연부(310), 제2 절연부(320) 및 제3 절연부(330)를 구성하는 각각의 복수의 절연층 중 적어도 하나에는 적어도 하나의 비아(350)가 형성된다. 상기 비아(350)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하며 배치된다. 상기 비아(350)는 상기 복수의 절연층 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 상기 복수의 절연층 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 비아(350)는 서로 다른 절연층의 표면에 배치되어 있는 회로 패턴을 상호 전기적으로 연결한다.
상기 비아(350)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 절연층을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(350)를 형성한다. 상기 비아(350)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
도 5는 제2 실시 예에 따른 회로기판을 나타낸 도면이고, 도 6은 제3 실시 예에 따른 회로기판을 나타낸 도면이다.
도 5 및 도 6을 참조하면, 회로기판은 절연 기판의 전체 적층 구조에서, PPG로 구성되는 제1 절연부의 층수, 동박 부착 수지로 구성되는 제2 절연부 및 제3 절연부의 각각의 층수에 차이가 있다.
도 5를 참조하면, 제2 실시 예에서의 회로기판은 제1 절연부(310a), 제2 절연부(320a) 및 제3 절연부(330a)를 포함한다.
그리고, 제1 절연부(310a)는 2층의 프리프레그(311a, 312a)를 포함할 수 있다.
또한, 제2 절연부(320a)는 도 1 또는 도 3에 도시된 3층의 RCC(321a, 322a, 323a)를 포함할 수 있다.
또한, 제3 절연부(330a)는 도 1 또는 도 3에 도시된 3층의 RCC(331a, 332a, 333a)를 포함할 수 있다.
도 6을 참조하면, 제3 실시 예에서의 회로기판은 하나의 절연부(310b)만을 포함할 수 있다. 그리고, 상기 절연부(310b)는 8층 구조를 가질 수 있다.
또한, 상기 절연부(310b)는 도 1 또는 도 3에 도시된 RCC(311b, 312b, 313b, 314b, 315b, 316b, 317b, 318b)를 포함할 수 있다.
도 7은 제4 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 7을 참조하면, 제4 실시 예에 따른 회로 기판(1000)은 절연층(400), 회로패턴(500)을 포함할 수 있다. 예를 들어, 절연층(400)은, 제1 절연층(410), 상기 제1 절연층(410) 상의 제2 절연층(420), 상기 제2 절연층(420) 상의 제3 절연층(430), 상기 제3 절연층(430) 상의 제4 절연층(440) 및 상기 제4 절연층(440) 상의 제5 절연층(450)을 포함할 수 있다.
이때, 제4 실시 예에서의 상기 절연층(400)은 반도체 패키지용 수지일 수 있다. 상기 절연층(400)은 반도체 패키지용 수지 조성물을 포함할 수 있다.
이때, 상기 제4 실시 예에서의 절연층(400)의 반도체 패키지용 수지 조성물은 도 1 내지 도 6에서 설명된 적어도 하나의 실시 예의 절연층의 특징을 기본적으로 포함하면서, 아래의 특징을 추가로 포함할 수 있다.
예를 들어, 상기 반도체 패키지용 수지 조성물은 제1 작용기를 포함할 수 있다. 자세하게, 상기 반도체 패키지용 수지 조성물은 이하에서 설명하는 회로 패턴의 제2 작용기와 결합하는 제1 작용기를 포함할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
상기 절연층(400)을 형성하는 반도체 패키지용 수지 조성물에 대해서는 이하에서 상세하게 설명한다.
상기 회로 패턴(500)은 버퍼층(550)을 포함할 수 있다. 상기 버퍼층(550)은 상기 회로 패턴(500)의 적어도 일면에 배치될 수 있다. 즉, 상기 회로 패턴(500)은 금속층(530) 및 상기 금속층(530)의 적어도 일면 상에 배치되는 버퍼층(550)을 포함할 수 있다.
상기 버퍼층(550)은 제2 작용기 및 제3 작용기를 포함할 수 있다. 이에 따라, 상기 버퍼층(550)을 포함하는 상기 회로 패턴(500)은 제2 작용기 및 제3 작용기를 포함할 수 있다.
자세하게, 상기 버퍼층(550)은 상기 절연층(400)의 제1 작용기와 화학적으로 결합하는 제2 작용기를 포함할 수 있다. 상기 제1 작용기와 상기 제2 작용기의 화학적 결합으로 인해 상기 절연층(400)과 상기 회로 패턴(500)의 밀착력이 향상될 수 있다.
또한, 상기 버퍼층(550)은 상기 금속층(530)과 화학적으로 결합하는 제3 작용기를 포함할 수 있다. 상기 제3 작용기와 상기 금속층(530)의 화학적 결합으로 인해 상기 절연층(400)과 상기 회로 패턴(500)의 밀착력이 향상될 수 있다.
상기 회로 기판(1000)의 상부 및 하부에는 각각 패드부가 배치될 수 있다. 자세하게, 상기 회로 기판(1000)의 상부에는 제1 패드부(610)가 배치될 수 있고, 하부에는 제2 패드부(620)가 배치될 수 있다.
예를 들어, 상기 제1 패드부(610)는 상기 회로 기판(1000)의 최상부 절연층인 상기 제5 절연층(450)의 상부에 배치될 수 있다. 상기 제1 패드부(610)는 상기 제5 절연층(450) 상에 적어도 하나 이상 배치될 수 있다. 상기 제1 패드부(310)들 중 일부의 제1 패드부는 신호 전달을 위한 패턴 역할을 할 수 있고, 다른 일부의 제1 패드부는 상기 회로 기판(1000)과 연결되는 전자 부품(800)과 솔더 페이스트(700) 등을 통해 전기적으로 연결되는 이너 리드 역할을 할 수 있다.
또한, 상기 제2 패드부(620)는 상기 회로 기판(1000)의 최하부 기판인 상기 제1 기판(110)의 하부에 배치될 수 있다. 상기 제2 패드부(620)도 상기 제1 패드부(610)와 마찬가지로, 일부는 신호 전달을 위한 패턴 역할을 하고, 나머지 일부는 외부 기판과의 연결을 위한 아우터 리드 역할을 할 수 있다.
한편, 상기 회로 기판(1000)과 연결되는 상기 전자부품(500)은 소자나 칩을 모두 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다. 결론적으로, 상기 전자부품(500)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함할 수 있다.
앞서 설명하였듯이, 상기 절연층(400)은 제1 작용기를 포함할 수 있고, 상기 회로 패턴(500)은 제2 작용기 및 제3 작용기를 포함할 수 있다. 상기 절연층(400)은 반도체 패키지용 수지 조성물을 포함할 수 있다. 자세하게, 상기 반도체 패키지용 수지 조성물은 에폭시 수지를 포함하는 반도체 패키지용 수지 조성물을 포함할 수 있다. 즉, 상기 절연층(400)은 상기 반도체 패키지용 수지 조성물을 경화하여 형성될 수 있다.
상기 에폭시 수지는 결정성 에폭시 수지, 비결정성 에폭시 수지 및 이들을 혼합한 혼합 에폭시 수지를 포함할 수 있다. 예를 들어, 상기 에폭시 수지는 비스페놀 A, 3,3',5,5'-테트라메틸-4,4'-디히드록시디페닐메탄, 4,4'-디히드록시디페닐술폰, 4,4'-디히드록시디페닐술피드, 4,4'-디히드록시디페닐케톤, 플루오렌비스페놀, 4,4'-비페놀,3,3',5,5'-테트라메틸-4,4'-디히드록시비페닐, 2,2'-비페놀, 레조르신, 카테콜, t-부틸카테콜, 히드로퀴논, t-부틸히드로퀴논, 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 1,4-디히드록시나프탈렌, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 1,8-디히드록시나프탈렌, 2,3-디히드록시나프탈렌, 2,4-디히드록시나프탈렌, 2,5-디히드록시나프탈렌, 2,6-디히드록시나프탈렌, 2,7-디히드록시나프탈렌, 2,8-디히드록시나프탈렌, 상기 디히드록시나프탈렌의 알릴화물 또는 폴리알릴화물, 알릴화비스페놀A, 알릴화비스페놀F, 알릴화페놀노볼락 등의 2가의 페놀류, 혹은 페놀노볼락, 비스페놀A노볼락, o-크레졸노볼락, m-크레졸노볼락, p-크레졸노볼락, 크실레놀노볼락, 폴리-p-히드록시스티렌, 트리스-(4-히드록시페닐)메탄, 1,1,2,2-테트라키스(4-히드록시페닐)에탄, 플루오로글리시놀, 피로갈롤, t-부틸피로갈롤, 알릴화피로갈롤, 폴리알릴화피로갈롤, 1,2,4-벤젠트리올, 2,3,4-트리히드록시벤조페논, 페놀아랄킬수지, 나프톨아랄킬수지, 디시클로펜타디엔계 수지 등의 3가 이상의 페놀류, 또는 테트라브로모비스페놀A 등의 할로겐화비스페놀류로부터 유도되는 글리시딜에테르화물 등의 에폭시 수지를 포함할 후 있으나, 실시예가 이에 제한되지는 않는다. 상기 에폭시 수지는 상기 반도체 패키지용 수지 조성물 전체에 대하여 3 중량% 내지 60 중량% 만큼 포함될 수 있다.
상기 반도체 패키지용 수지 조성물은 첨가제를 더 포함할 수 있다. 자세하게, 상기 반도체 패키지용 수지 조성물은 제1 작용기를 포함하는 첨가제를 포함할 수 있다. 자세하게, 상기 첨가제는 상기 제2 작용기와 결합하는 제1 작용기를 포함할 수 있다. 자세하게, 상기 첨가제는 상기 버퍼층(550)의 상기 제2 작용기와 화학적으로 결합하는 제1 작용기를 포함할 수 있다. 예를 들어, 상기 제1 작용기는 상기 제2 작용기와 축합반응을 통해 화학적으로 결합할 수 있다. 예를 들어, 상기 첨가제는 하기의 화학식으로 표현되는 물질을 포함할 수 있다.
[화학식]
Figure PCTKR2021018247-appb-img-000003
(여기서, R1 및 R2는 COOH, NH2, OH, OCl, OBr 등 적어도 하나를 포함한다.)
상기 반도체 패키지용 수지 조성물이 상기 첨가제를 포함함에 따라, 상기 반도체 패키지용 수지 조성물에 의해 형성되는 에폭시 수지 기판은 제1 작용기를 가질 수 있다. 이에 제 따라, 상기 절연층(400) 상에 배치되는 상기 회로 패턴(500)과의 밀착력을 향상시킬 수 있다. 즉, 상기 제1 작용기는 상기 제2 작용기와 축합반응을 통해 화학적으로 결합함으로써, 상기 절연층(400)과 상기 회로 패턴(500)의 밀착력을 향상시킬 수 있다.
상기 첨가제는 용매에 용해되어 상기 반도체 패키지용 수지 조성물에 첨가될 수 있다.
자세하게, 상기 첨가제는 에탄올, 메탄올, 아세토나이트릴, 아세톤, 디메틸술폭시드, 다이메틸폼아마이드 또는 아세트산을 포함하는 용매에 용해되어 상기 반도체 패키지용 수지 조성물에 첨가될 수 있다.
상기 첨가제는 상기 에폭시 수지보다 작은 중량%로 포함될 수 있다. 자세하게, 상기 첨가제는 상기 에폭시 수지의 중량%에 대해 10% 이하의 중량%로 포함될 수 있다. 자세하게, 상기 첨가제는 상기 에폭시 수지 중량%에 대하여 1% 내지 10%로 포함될 수 있다. 더 자세하게, 상기 첨가제는 상기 에폭시 수지 중량%에 대하여 1% 내지 5% 만큼 포함될 수 있다.
상기 첨가제가 상기 에폭시 수지의 중량%에 대해 1% 미만으로 포함되는 경우, 상기 반도체 패키지용 수지 조성물의 제1 작용기의 수가 적어 상기 기판과 상기 회로 패턴의 밀착력을 효과적으로 향상시킬 수 없다.
또한, 상기 첨가제가 상기 에폭시 수지의 중량%에 대해 10% 초과하여 포함되는 경우, 상기 반도체 패키지용 수지 조성물에 의해 형성되는 기판의 전체적인 유전율이 증가되어, 이에 의해 고주파 전자 신호 손실이 증가되어 회로 기판의 특성이 저하될 수 있다.
상기 반도체 패키지용 수지 조성물은 경화제를 더 포함할 수 있다. 자세하게, 상기 반도체 패키지용 수지 조성물은 아민계 경화제를 포함할 수 있다. 예를 들어, 상기 반도체 패키지용 수지 조성물은 지방족 아민류, 폴리에테르폴리아민류, 지환식 아민류, 방향족 아민류 등일 수 있으며, 지방족 아민류로서는, 에틸렌디아민, 1,3-디아미노프로판, 1,4-디아미노프로판, 헥사메틸렌디아민, 2,5-디메틸헥사메틸렌디아민, 트리메틸헥사메틸렌디아민, 디에틸렌트리아민, 이미노비스프로필아민, 비스(헥사메틸렌)트리아민, 트리에틸렌테트라민, 테트라에틸렌펜타민, 펜타에틸렌헥사민, N-히드록시에틸에틸렌디아민, 테트라(히드록시에틸)에틸렌디아민 등을 들 수 있다. 폴리에테르폴리아민류로서는, 트리에틸렌글리콜디아민, 테트라에틸렌글리콜디아민, 디에틸렌글리콜비스(프로필아민), 폴리옥시프로필렌디아민, 폴리옥시프로필렌트리아민류 등을 들 수 있다. 지환식 아민류로서는, 이소포론디아민, 메타센디아민, N-아미노에틸피페라진, 비스(4-아미노-3-메틸디시클로헥실)메탄, 비스(아미노메틸)시클로헥산, 3,9-비스(3-아미노프로필)2,4,8,10-테트라옥사스피로(5,5)운데칸, 노르보르넨디아민 등을 들 수 있다. 방향족 아민류로서는, 테트라클로로-p-크실렌디아민, m-크실렌디아민, p-크실렌디아민, m-페닐렌디아민, o-페닐렌디아민, p-페닐렌디아민, 2,4-디아미노아니솔, 2,4-톨루엔디아민, 2,4-디아미노디페닐메탄, 4,4'-디아미노디페닐메탄, 4,4'-디아미노-1,2-디페닐에탄, 2,4-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, m-아미노페놀, m-아미노벤질아민, 벤질디메틸아민, 2-디메틸아미노메틸)페놀, 트리에탄올아민, 메틸벤질아민, α-(m-아미노페닐)에틸아민, α-(p-아미노페닐)에틸아민, 디아미노디에틸디메틸디페닐메탄, α,α'-비스(4-아미노페닐)-p-디이소프로필벤젠 등의 아민계 경화제를 포함할 수 있다.
그러나, 실시 예는 이에 제한되지 않고, 상기 반도체 패키지용 수지 조성물은 아민계 경화제 이외에 페놀계 경화제, 산무수물계 경화제, 폴리메르캅탄계 경화제, 폴리아미노아미드계 경화제, 이소시아네이트계 경화제, 블록 이소시아네이트계 경화제 등을 포함할 수 있다. 이들 경화제의 배합량은, 배합하는 경화제의 종류나 얻어지는 열전도성 에폭시 수지 성형체의 물성을 고려하여 적당히 설정할 수 있다.
상기 경화제는 상기 반도체 패키지용 수지 조성물의 전체 중량에 대하여 0.5 중량% 내지 5 중량% 만큼 포함될 수 있다.
상기 회로 패턴(500)은 금속층(530) 및 버퍼층(550)을 포함할 수 있다. 상기 버퍼층(550)은 상기 금속층(530)의 적어도 일면 상에 배치될 수 있다. 자세하게, 상기 버퍼층(550)은 상기 금속층(530)과 상기 절연층(400)이 마주보는 면 상에 배치될 수 있다. 즉, 상기 버퍼층(550)은 상기 금속층(530)의 접착면 상에 배치될 수 있다.
또는, 상기 버퍼층(550)은 상기 금속층(530)의 전면 상에 배치될 수 있다.
상기 버퍼층(550)은 상기 금속층(530)의 두께보다 작은 두께로 형성될 수 있다. 자세하게, 상기 버퍼층(550)은 박막 두께로 형성될 수 있다. 자세하게, 상기 버퍼층(550)은 500㎚ 이하의 두께로 형성될 수 있다. 더 자세하게, 상기 버퍼층(550)은 5㎚ 내지 500㎚의 두께로 형성될 수 있다.
상기 버퍼층(550)의 두께를 5㎚ 이하로 형성하는 경우, 버퍼층의 두께가 너무 얇아 상기 버퍼층(550)을 통한 밀착력 향상 효과를 충분하게 구현할 수 없다. 또한, 상기 버퍼층의 두께가 500㎚을 초과하여 형성되는 경우, 두께에 따른 밀착력 향샹 효과가 작아, 회로기판의 전체적인 두께가 증가 될 수 있으며, 기판의 유전율이 증가하여 고주파 신호전달용 회로 기판의 전송 신호 손실이 증가되어 회로 기판의 특성이 감소할 수 있다.
상기 버퍼층(550)은 복수의 원소들을 포함할 수 있다. 상기 버퍼층(550)에 포함되는 복수의 원소들은 버퍼층 내에서 서로 결합되어 분자형태로 포함되거나 또는 이온 형태로 포함되고, 상기 분자들, 상기 분자 및 상기 이온은 서로 화학적으로 결합되어 버퍼층을 형성할 수 있다.
상기 버퍼층(550)은 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소 중 적어도 하나의 원소를 포함할 수 있다. 자세하게, 상기 버퍼층(200) 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소를 모두 포함할 수 있다.
상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소는 각각 버퍼층 내에서 서로 결합되어 분자 형태로 존재하거나 또는 단독의 이온 형태로 존재할 수 있다.
상기 복수의 원소들 중, 상기 산소 원소, 상기 탄소 원소, 상기 질소 원소는 상기 기판과 결합되는 상기 버퍼층의 작용기와 관련될 수 있다. 즉, 상기 산소 원소, 상기 탄소 원소, 상기 질소 원자 등을 포함하는 분자들에 의해 형성되는 작용기는 상기 기판과 화학적으로 결합될 수 있다.
또한, 상기 복수의 원소들 중 상기 탄소 원소, 상기 질소 원소, 상기 규소 원소, 상기 황 원소는 상기 회로 패턴과 결합되는 상기 버퍼층의 작용기와 관련될 수 있다. 즉, 상기 탄소 원소, 상기 질소 원소, 상기 규소 원소, 상기 황 원소 등을 포함하는 분자들에 의해 형성되는 작용기가 상기 기판 및 금속층과 화학적으로 결합될 수 있다.
또한, 상기 금속 원소는 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소들에 의해 형성되는 분자들을 서로 결합할 수 있다. 즉, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소들에 의해 형성되는 분자들은 상기 금속 원소를 통해 화학적으로 결합되어 버퍼층을 형성할 수 있다. 즉, 상기 금속 원소는 상기 분자들 사이에 배치되어, 상기 분자들을 화학적으로 결합하는 매개체 역할을 할 수 있다.
이를 위해, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소는 일정한 질량 비율로 포함될 수 있다. 자세하게, 복수의 원소들 중, 상기 금속 원소는 다른 원소들보다 가장 많이 포함할 수 있고, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소는 상기 금속 원소를 기준으로 하여 각각 일정한 질량 비율로 포함될 수 있다.
자세하게, 금속 원소에 대한 탄소 원소의 비((탄소원소/구리원소)*100)는 5 내지 7일 수 있다. 또한, 상기 금속 원소에 대한 질소 원소의 비((질소원소/구리원소)*100)는 1.5 내지 7일 수 있다. 또한, 상기 금속 원소에 대한 산소 원소의 비((산소원소/구리원소)*100)는 1.1 내지 1.9일 수 있다. 또한, 상기 금속 원소에 대한 규소 원소의 비((규소원소/구리원소)*100)는 0.5 내지 0.9일 수 있다. 또한, 상기 금속 원소에 대한 황 원소의 비((황원소/구리원소)*100)는 0.5 내지 1.5일 수 있다. 상기 금속 원소에 대한 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소의 비는 상기 기판 및 상기 금속층과의 결합력과 관계될 수 있다. 자세하게, 상기 금속 원소에 대한 탄소 원소의 비((탄소원소/구리원소)*100)가 5 내지 7 범위를 벗어나는 경우, 상기 버퍼층과 상기 기판 또는 상기 금속층과의 결합력이 약해질 수 있다. 또한, 상기 금속 원소에 대한 질소 원소의 비((질소원소/구리원소)*100)가 1.5 내지 7 범위를 벗어나는 경우, 상기 버퍼층과 상기 기판 또는 상기 금속층과의 결합력이 약해질 수 있다. 또한, 상기 금속 원소에 대한 산소 원소의 비((산소원소/구리원소)*100)가 1.1 내지 1.9 범위를 벗어나는 경우, 상기 버퍼층과 상기 기판 또는 상기 금속층과의 결합력이 약해질 수 있다. 또한, 상기 금속 원소에 대한 규소 원소의 비((규소원소/구리원소)*100)가 0.5 내지 0.9 범위를 벗어나는 경우, 상상기 버퍼층과 상기 기판 또는 상기 금속층과의 결합력이 약해질 수 있다.
또한, 상기 금속 원소에 대한 황 원소의 비((황원소/구리원소)*100)가 0.5 내지 1.5 범위를 벗어나는 경우, 상기 버퍼층과 상기 기판 또는 상기 금속층과의 결합력이 약해질 수 있다.
한편, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소는 상기 버퍼층 내에서 분자 또는 이온 형태로 존재하며, 상기 분자들 및 상기 이온들은 서로 결합되어 연결될 수 있다. 자세하게, 상기 버퍼층(550)은 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소들에 의해 형성되는 분자 및 금속 이온을 포함할 수 있다. 상기 버퍼층(550)에 포함되는 분자들은 분자의 크기 또는 분자량의 크기에 따라 적어도 2 종류의 분자들을 포함할 수 있다. 자세하게, 상기 분자는 마크로 분자(Macromolecule) 및 단분자(Unimolecular)를 포함할 수 있다. 상기 마크로 분자, 상기 단분자 및 상기 금속 이온은 상기 버퍼층 내에서 서로 결합되어 연결되는 구조로 형성될 수 있다. 자세하게, 상기 마크로 분자, 상기 단분자 및 상기 금속 이온은 상기 버퍼층 내에서 공유결합 및 배위결합에 의해 화학적으로 결합되어 서로 연결되는 구조로 형성될 수 있다. 상기 금속 이온은 상기 마크로 분자들, 상기 단분자들 또는 상기 마크로 분자와 상기 단분자를 서로 연결할 수 있다. 자세하게, 상기 마크로 분자들, 상기 단분자들 또는 상기 마크로 분자와 상기 단분자는 상기 금속 이온과 배위 결합을 하고, 이에 따라, 상기 마크로 분자들, 상기 단분자들 또는 상기 마크로 분자와 상기 단분자는 화학적으로 결합 될 수 있다.
상기 금속 이온은 상기 금속층과 동일한 물질을 포함할 수 있다. 또는, 상기 금속 이온은 상기 금속층과 다른 물질을 포함할 수 있다. 예를 들어, 상기 금속층이 구리를 포함하는 경우, 상기 금속 이온은 구리를 포함하거나 또는 구리 이외의 다른 금속을 포함할 수 있다. 자세하게, 상기 금속 이온은 상기 금속층에 의해 형성될 수 있다. 자세하게, 별도의 산화제를 이용하여 금속을 포함하는 상기 금속층을 이온화 시켜 금속 이온이 형성될 수 있다. 이에 따라, 이온화된 금속 이온이 상기 버퍼층 내에서 상기 마크로 분자 및 상기 단분자와 배위 결합을 하여 분자들을 서로 연결함으로써 버퍼층을 구성할 수 있다.
또는, 상기 버퍼층 형성시 별도의 금속 이온을 첨가하고, 상기 금속 이온은 상기 버퍼층 내에서 상기 마크로 분자 및 상기 단분자와 배위 결합을 하여 분자들을 서로 연결함으로써 버퍼층을 구성할 수 있다. 이때, 별도로 첨가되는 금속 이온은 상기 금속층의 금속과 동일하거나 또는 상이할 수 있다.
상기 마크로 분자 및 상기 단분자는 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 중 적어도 하나를 포함할 수 있다. 즉, 상기 마크로 분자 및 상기 단분자는 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 중 적어도 하나를 포함하는 분자일 수 있다. 자세하게, 상기 마크로 분자는 상기 탄소 원소, 상기 질소 원소를 포함하는 분자를 포함할 수 있다. 자세하게, 상기 마크로 분자는 상기 탄소 원소, 상기 질소 원소를 포함하는 아졸 그룹을 포함할 수 있다.
또한, 상기 마크로 분자는 상기 규소 원소를 포함하는 분자를 포함할 수 있다. 자세하게, 상기 마크로 분자는 상기 규소 원소를 포함하는 실란 그룹을 포함할 수 있다.
또한, 상기 단분자는 상기 탄소 원소, 상기 질소 원소 및 상기 황 원소를 포함할 수 있다. 즉, 상기 단분자는 상기 탄소 원소, 상기 질소 원소 및 상기 황 원소를 포함하는 분자일 수 있다. 예를 들어, 상기 단분자는 티오시아네이트기(-SCN)가 연결되는 SCN 그룹을 포함할 수 있다.
상기 버퍼층(550)은 제2 작용기 및 제3 작용기를 포함할 수 있다. 자세하게, 상기 버퍼층(550)은 상기 절연층(400)과 화학적으로 결합되는 제2 작용기와 상기 회로 패턴(230)의 금속층(530)과 배위결합에 의해 화학적으로 결합되는 제3 작용기를 포함할 수 있다.
즉, 상기 마크로 분자 및 상기 단분자들은 상기 기판 및 상기 금속층과 화학적으로 결합되는 복수의 말단기 즉, 작용기들을 포함할 수 있다. 이러한 작용기 들에 의해 상기 기판과 상기 금속층은 상기 버퍼층에 의해 화학적으로 단단하게 결합되어, 상기 기판과 상기 회로 패턴의 밀착력이 향상될 수 있다.
상기 제1 작용기 및 상기 제2 작용기는 상기 마크로 분자, 상기 단원자 또는 상기 금속 원자 중 하나와 연결되는 버퍼층의 말단기로 정의될 수 있다.
상기 제2 작용기는 하이드록시기(-OH)를 포함할 수 있다. 이에 따라, 상기 제2 작용기는 상기 절연층(400)의 제1 작용기와 축합 반을 통해 화학적으로 결합될 수 있다.
또한, 상기 제3 작용기는 상기 금속층(530)과 배위결합에 의해 결합될 수 있다. 상기 제3 작용기는 상기 금속층(530)과 배위결합되는 작용기들을 포함할 수 있다. 자세하게, 상기 제3 작용기는 실란 그룹의 Si기 및 티오시아네이트기(-SCN)를 포함할 수 있다.
상기 버퍼층에 포함되는 제2 작용기 및 제3 작용기들은 각각 상기 기판 및 상기 금속층과 화학적으로 결합될 수 있다. 이에 따라, 상기 기판과 상기 금속층 사이에 배치되는 상기 버퍼층에 의해 이종 물질인 기판과 회로 패턴의 밀착력을 향상시킬 수 있다.
제4 실시예
에폭시 수지, 첨가제 및 경화제를 혼합하여 교반하여 반도체 패키지용 수지 조성물을 형성하였다.
이때, 상기 첨가제는 하기의 화학식 1로 표현되는 첨가제를 첨가하였다
[화학식 1]
Figure PCTKR2021018247-appb-img-000004
또한, 상기 첨가제는 상기 에폭시 수지의 중량%의 1.5 %로 포함되었다.
이어서, 상기 반도체 패키지용 수지 조성물에 열을 인가하여 회로기판용 기판을 제조하였다.
이어서, 상기 절연층 상에 구리층을 패터닝하여 회로 패턴을 형성하여 회로 기판을 제조하였다.
이때, 상기 구리층은 상기 기판과 마주보는 면에 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소를 포함하는 버퍼층이 형성되었다.
이때, 상기 버퍼층은 하이드록시기(-OH)를 포함하는 제2 작용기 및 실란 그룹의 Si기 및 티오시아네이트기(-SCN)를 포함하는 제3 작용기를 포함하였다.
이어서, 상기 기판과 상기 회로패턴의 밀착력 평가 및 신뢰성 평가를 진행하였다. 상기 기판과 상기 회로패턴의 밀착력 평가는 UTM 장비를 이용하여 UTM 90° Peel 값을 측정하였다. 또한, 신뢰성 평가는 회로 패턴의 peel strength(kgf/cm)가 0.6 미만인 경우 NG로 평가하였다.
비교 예
반도체 패키지용 수지 조성물이 첨가제를 포함하지 않았다는 점을 제외하고는 실시예와 동일하게 반도체 패키지용 수지 조성물에 열을 인가하여 회로기판용 기판을 제조하였다.
이어서, 상기 절연층 상에 구리층을 패터닝하여 회로 패턴을 형성하여 회로 기판을 제조한 후, 상기 절연층과 상기 회로패턴의 밀착력 평가 및 신뢰성 평가를 진행하였다.
제4 실시 예 비교 예
유전율 Dk
 3.0 3.0
Dy
 0.0032 0.0029
열팽창계수
(ppm/℃)		 XY α1(<Tg) 36 42
α2(>Tg) 116 120
유리전이온도
(℃)
 228 230
저장 탄성률
(㎬ at 25℃)
 6.1 5.6
박리력(kgf/㎝)
 0.65 0.51
도 8를 참조하면, 실시예 및 비교예에 따른 반도체 패키지용 수지 조성물의 에폭시 수지의 조성은 유사한 것을 알 수 있다.그러나, 도 9를 참조하면, 실시예 및 비교예에 따른 반도체 패키지용 수지 조성물은 첨가제의 종류가 다른 것을 알 수 있다.
즉, 도 9를 참조하면, 실시예에 따른 반도체 패키지용 수지 조성물은 A 피크에서 제1 작용기를 가지는 상기 화학식 1로 표현되는 첨가제 및 B 피크에서 상기 첨가제를 용해하기 위한 에탄올 용매를 포함하는 것을 알 수 있다.
이러한 차이점에 의해 제4 실시 예 및 비교 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판의 특성이 달라질 수 있다.
표 3을 참조하면, 제4 실시 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판과 비교 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판은 유전율의 크기에 있어 거의 유사한 것을 알 수 있다.
즉, 제4 실시 예에 따른 반도체 패키지용 수지 조성물은 첨가제의 투입에 의해서도 저유전율을 구현할 수 있으므로, 고주파 전자 신호용 회로기판의 기판으로 적용될 수 있는 것을 알 수 있다.
또한, 제4 실시 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판과 비교 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판은 열팽창 계수 및 유리전이온도의 크기에 있어 거의 유사한 것을 알 수 있다.
즉, 제4 실시 예에 따른 반도체 패키지용 수지 조성물은 첨가제의 투입에 의해서도 내열성을 유지할 수 있는 것을 알 수 있다.
또한, 제4 실시 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판은 비교 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판이 비해 향상된 저장 탄성률을 가지는 것을 알 수 있다.
즉, 제4 실시 예에 따른 반도체 패키지용 수지 조성물은 첨가제의 투입에 의해 향상된 내구성을 가지는 것을 알 수 있다.
또한, 제4 실시 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판을 포함하는 회로기판은 비교 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판을 포함하는 회로기판 비해 향상된 박리력을 가지는 것을 알 수 있다.
즉, 제4 실시 예에 따른 반도체 패키지용 수지 조성물에 의해 형성되는 기판을 포함하는 회로기판은 기판과 회로 패턴의 밀착력을 향상시켜, 회로 기판의 신뢰성을 향상시킬 수 있는 것을 알 수 있다.
실시 예에서는 레진 및 필러의 복합체인 절연층 또는 절연 필름을 구성하는 반도체 패키지용 수지 조성물을 제공한다. 이때, 실시 예에서의 상기 필러는 서로 다른 직경 범위를 가지는 적어도 3개의 필러군을 포함할 수 있다. 이에 따라, 실시 예에서는 필러 사이즈를 다변화하여 레진 커버리지를 확대할 수 있고, 이에 따라 필러와 금속층 사이의 접촉을 최소화할 수 있다. 또한, 실시 예에서는 필러와 금속층 사이의 접촉을 최소화함에 따라 마이그레이션 현상을 방지할 수 있고, 이에 따른 신뢰성을 향상시킬 수 있다.
이에 따라, 실시 예에서는 저유전율의 동박 부착 수지를 이용하여 절연층을 구성하도록 하여, 이에 따른 회로 기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실이 최소화되는 신뢰성 높은 회로기판을 제공할 수 있다.
또한, 실시 예의반도체 패키지용 수지 조성물은 회로기판에 적용되는 기판을 형성하는 것으로서, 상기 반도체 패키지용 수지 조성물에 의해 형성되는 기판은 제 1 작용기를 포함할 수 있다. 또한, 상기 기판 상에 배치되는 회로 패턴은 금속층 및 버퍼층을 포함하고, 상기 버퍼층은 상기 기판 및 상기 금속층과 결합하는 제 2 작용기 및 제 3 작용기를 포함할 수 있다.
이에 따라, 상기 기판의 제1 작용기와 상기 버퍼층의 제2 작용기는 축합반응을 통해 화학적으로 결합하고, 상기 버퍼층의 제3 작용기는 상기 금속층의 금속과 배위결합을 통해 화학적으로 결합할 수 있다. 이에 따라, 상기 기판과 상기 버퍼층은 공유 결합을 통해 화학적으로 결합되고, 상기 버퍼층과 상기 금속층은 배위결합을 통해 화학적으로 결합되므로, 회로기판의 기판과 회로 패턴의 밀착력을 향상시킬 수 있다. 또한, 상기 제1 작용기를 도입하기 위해 반도체 패키지용 수지 조성물에 상기 제1 작용기를 가지는 첨가제를 도입하여도, 상기 기판의 저유전율이 유지되므로, 실시 예에 따른 회로기판은 고주파 전자 신호용에 적용될 수 있다. 또한, 상기 제1 작용기를 도입하기 위해 반도체 패키지용 수지 조성물에 상기 제1 작용기를 가지는 첨가제를 도입하여도, 상기 기판의 열팽창 계수 및 유리전이온도가 유지되므로, 회로기판의 내열성을 유지할 수 있다. 또한, 상기 제1 작용기를 도입하기 위해 반도체 패키지용 수지 조성물에 상기 제1 작용기를 가지는 첨가제를 도입하는 경우, 상기 기판의 내구성을 향상시킬 수 있어, 회로기판의 신뢰성을 향상시킬 수 있다.
상술한 실시 예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 레진 및 상기 레진 내에 배치된 필러의 복합체인 수지 조성물이고,
    상기 필러는 상기 수지 조성물 내에 68 중량% 내지 76 중량%의 범위의 함량을 가지고,
    상기 필러는,
    제1 직경을 가지는 필러들로 구성된 제1 필러군과,
    상기 제1 직경보다 작은 제2 직경을 가지는 필러들로 구성된 제2 필러군과,
    상기 제2 직경보다 작은 제3 직경을 가지는 필러들로 구성된 제3 필러군을 포함하고,
    상기 필러 내에서, 상기 제1 필러군, 상기 제2 필러군 및 상기 제3 필러군의 각각의 함량은 서로 다른,
    반도체 패키지용 수지 조성물.
  2. 제1항에 있어서,
    상기 제1 직경은, 2㎛ 내지 3.5㎛ 사이의 범위를 가지고,
    상기 제2 직경은 1㎛ 내지 2㎛ 사이의 범위를 가지며,
    상기 제3 직경은 0.5㎛ 내지 1㎛ 사이의 범위를 가지는,
    반도체 패키지용 수지 조성물.
  3. 제2항에 있어서,
    상기 필러에서, 상기 제1 필러군은, 5 중량% 내지 20 중량%의 범위로 포함되고,
    상기 제2 필러군은 60 중량% 내지 80 중량%의 범위로 포함되며,
    상기 제3 필러군은 10 중량% 내지 30 중량%의 범위로 포함되는,
    반도체 패키지용 수지 조성물.
  4. 제2항에 있어서,
    상기 필러는,
    상기 제3 직경보다 작은 제4 직경을 가지는 필러들로 구성된 제4 필러군을 포함하는,
    반도체 패키지용 수지 조성물.
  5. 제4항에 있어서,
    상기 제4 직경은 0.1㎛ 내지 0.5㎛ 사이의 범위를 가지는,
    반도체 패키지용 수지 조성물.
  6. 제5항에 있어서,
    상기 필러에서, 상기 제1 필러군은 1 중량% 내지 15 중량%의 범위로 포함되고,
    상기 제2 필러군은 50 중량% 내지 70 중량%의 범위로 포함되며,
    상기 제3 필러군은 15 중량% 내지 356 중량%의 범위로 포함되고,
    상기 제4 필러군은 5 중량% 내지 20 중량%의 범위로 포함되는,
    반도체 패키지용 수지 조성물.
  7. 제1항에 있어서,
    상기 레진 및 상기 필러의 조합에 의한 상기 수지 조성물의 유전율은 2.9 내지 3.2 사이의 범위를 가지는,
    반도체 패키지용 수지 조성물.
  8. 제1항 내지 제7항 중 어느 한 항의 반도체 패키지용 수지 조성물의 일면 또는 양면에 동박을 적층 또는 압착시켜 제조된,
    동박 부착 수지(RCC).
  9. 복수의 절연층; 및
    상기 복수의 절연층 중 적어도 하나의 절연층을 표면에 배치된 회로 패턴; 및
    상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 비아를 포함하고,
    상기 복수의 절연층 중 적어도 하나는 상기 제8항의 동박 부착 수지를 포함하는,
    회로 기판.
  10. 제9항에 있어서,
    상기 복수의 절연층은 모두 상기 동박 부착 수지로 구성되는,
    회로 기판.
PCT/KR2021/018247 2020-12-03 2021-12-03 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판 WO2022119389A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/265,393 US20240059863A1 (en) 2020-12-03 2021-12-03 Resin composition for semiconductor package, resin coated copper, and circuit board comprising same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020200167759A KR20220078329A (ko) 2020-12-03 2020-12-03 에폭시 수지 조성물 및 이를 이용한 회로기판
KR10-2020-0167759 2020-12-03
KR10-2020-0179352 2020-12-21
KR1020200179352A KR20220089065A (ko) 2020-12-21 2020-12-21 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판

Publications (1)

Publication Number Publication Date
WO2022119389A1 true WO2022119389A1 (ko) 2022-06-09

Family

ID=81854269

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/018247 WO2022119389A1 (ko) 2020-12-03 2021-12-03 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판

Country Status (2)

Country Link
US (1) US20240059863A1 (ko)
WO (1) WO2022119389A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100096910A (ko) * 2009-02-25 2010-09-02 주식회사 하이닉스반도체 동박적층판 및 이를 이용한 반도체 패키지
KR20110001186A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP4890804B2 (ja) * 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20160024917A (ko) * 2013-06-27 2016-03-07 히타치가세이가부시끼가이샤 수지 조성물, 수지 시트, 수지 시트 경화물, 수지 시트 구조체, 수지 시트 구조체 경화물, 수지 시트 구조체 경화물의 제조 방법, 반도체 장치 및 led 장치
KR101786217B1 (ko) * 2015-07-31 2017-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키지 및 그 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890804B2 (ja) * 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20100096910A (ko) * 2009-02-25 2010-09-02 주식회사 하이닉스반도체 동박적층판 및 이를 이용한 반도체 패키지
KR20110001186A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
KR20160024917A (ko) * 2013-06-27 2016-03-07 히타치가세이가부시끼가이샤 수지 조성물, 수지 시트, 수지 시트 경화물, 수지 시트 구조체, 수지 시트 구조체 경화물, 수지 시트 구조체 경화물의 제조 방법, 반도체 장치 및 led 장치
KR101786217B1 (ko) * 2015-07-31 2017-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키지 및 그 형성 방법

Also Published As

Publication number Publication date
US20240059863A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
WO2020262961A1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
WO2021080305A1 (ko) 인쇄회로기판
WO2012011701A9 (en) Radiant heat circuit board and method for manufacturing the same
WO2020262891A1 (ko) 회로기판
WO2020122626A1 (ko) 인쇄회로기판
WO2021145664A1 (ko) 회로기판
WO2015102461A1 (ko) 수지 이중층 부착 동박, 이를 포함하는 다층 인쇄 회로 기판 및 그 제조 방법
WO2012087060A2 (en) Printed circuit board and method for manufacturing the same
WO2022119389A1 (ko) 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판
WO2020180149A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2021040364A1 (ko) 회로기판
WO2015099451A1 (ko) 연성 인쇄회로기판 형성용 절연 수지 시트 및 이의 제조방법, 이를 포함하는 인쇄회로기판
WO2022060166A1 (ko) 회로기판
WO2021256870A1 (ko) 동박부착수지 및 이를 포함하는 회로기판
WO2021235920A1 (ko) 회로기판
WO2021040367A1 (ko) 인쇄회로기판
WO2023059007A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2023059008A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2023059001A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2020166996A1 (ko) 회로기판
WO2023059003A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2018004190A1 (ko) 프라이머 코팅-동박 및 동박 적층판
WO2021256869A1 (ko) 회로기판
WO2021182925A1 (ko) 회로기판
WO2020246755A1 (ko) 회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21901077

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18265393

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21901077

Country of ref document: EP

Kind code of ref document: A1