WO2021241951A1 - 파워모듈 - Google Patents

파워모듈 Download PDF

Info

Publication number
WO2021241951A1
WO2021241951A1 PCT/KR2021/006393 KR2021006393W WO2021241951A1 WO 2021241951 A1 WO2021241951 A1 WO 2021241951A1 KR 2021006393 W KR2021006393 W KR 2021006393W WO 2021241951 A1 WO2021241951 A1 WO 2021241951A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode pattern
ceramic substrate
semiconductor chip
hole
substrate
Prior art date
Application number
PCT/KR2021/006393
Other languages
English (en)
French (fr)
Inventor
김태정
나원산
이배근
한보현
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to EP21812870.0A priority Critical patent/EP4160674A4/en
Priority to US17/927,848 priority patent/US20230217590A1/en
Publication of WO2021241951A1 publication Critical patent/WO2021241951A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Definitions

  • the present invention relates to a power module, and more particularly, to a power module having improved performance by applying a high output power semiconductor chip, and a method for manufacturing the same.
  • the power module is used to supply high voltage current to drive motors such as hybrid vehicles and electric vehicles.
  • the double-sided cooling power module has a substrate on top and a bottom of a semiconductor chip, respectively, and a heat sink on the outer surface of the substrate.
  • the double-sided cooling power module has an excellent cooling performance compared to a single-sided cooling power module having a heat sink on one side, and thus its use is gradually increasing.
  • Double-sided cooling power modules used in electric vehicles, etc. have power semiconductor chips such as silicon carbide (SiC) and gallium nitride (GaN) mounted between the two substrates. It is important to satisfy both high strength and high heat dissipation characteristics at the same time.
  • SiC silicon carbide
  • GaN gallium nitride
  • An object of the present invention is to provide a power module that has high strength and high heat dissipation characteristics, has excellent bonding characteristics, can reduce a volume by minimizing a current path, and can improve efficiency and performance.
  • an object of the present invention is to provide a power module that minimizes the current path and lowers the impedance and inductance to facilitate high-speed control of large power by integrally configuring a high-output power semiconductor chip module and a Drive PCBA (Print Circuit Board Assembly).
  • Another object of the present invention is to provide a power module in which the effect of the capacitor is greatly exhibited by shortening the current path when the capacitors are mounted on a PCB substrate.
  • an object of the present invention is to increase the capacity by connecting a plurality of semiconductor chips in parallel, and to increase a high-speed switching speed in a circuit in which a plurality of semiconductor chips are connected in parallel.
  • a power module configured so that the gate terminal and the source terminal have the same line impedance will provide
  • Another object of the present invention is to provide a power module capable of lowering the impedance between an output terminal of a gate drive IC that controls on/off of a semiconductor chip, which is a switching element, and a gate terminal of a semiconductor chip in a circuit requiring a high switching speed.
  • the power module of the present invention includes a lower ceramic substrate, an upper ceramic substrate disposed on the lower ceramic substrate, and an upper portion of the upper ceramic substrate spaced apart from each other.
  • a plurality of first through-holes formed in the upper ceramic substrate, a plurality of second through-holes formed in the PCB substrate and formed at positions communicating with the first through-holes of the upper ceramic substrate, the first through-holes and the second It is inserted into the through hole and includes a connection pin vertically connecting an electrode pattern on which a plurality of semiconductor chips are mounted and an electrode pattern on which a plurality of capacitors are mounted.
  • the upper ceramic substrate includes a first electrode pattern, a second electrode pattern, and a third electrode pattern, and a first through hole is formed in a line in the first electrode pattern and the third electrode pattern, respectively.
  • the upper ceramic substrate includes a first electrode pattern, a second electrode pattern, and a third electrode pattern.
  • the plurality of semiconductor chips are disposed to connect the first electrode pattern and the second electrode pattern, and include a first semiconductor chip and a second semiconductor chip constituting a high side circuit, a second electrode pattern and the third electrode. It is disposed to connect the patterns and includes a third semiconductor chip and a fourth semiconductor chip constituting a low side circuit.
  • the Drain part of the high side circuit and the Source part of the low side circuit are connected to the electrode pattern for mounting a plurality of capacitors on the PCB board and a connection pin.
  • the gate terminal formed on the upper ceramic substrate, the gate drive IC mounted on the PCB substrate, the gate terminal and the third through-hole formed on the PCB substrate, respectively, and the third and fourth through-holes into which the connecting pins for connecting the gate terminal and the gate drive IC are inserted Includes through hole.
  • the gate drive IC includes a high side gate drive IC (High Side Gate Drive IC) and a low side gate drive IC (Low Side Gate Drive IC) that output a signal for switching a semiconductor chip.
  • High Side Gate Drive IC High Side Gate Drive IC
  • Low Side Gate Drive IC Low Side Gate Drive IC
  • the source terminal formed on the upper ceramic substrate, the gate drive IC mounted on the PCB substrate, the source terminal and the PCB substrate respectively formed on the source terminal and the fifth through hole and the sixth through hole through which a connection pin for connecting the gate drive IC is inserted Includes through hole.
  • It includes a seventh through hole formed in the upper ceramic substrate and connected to the terminal of the temperature sensor, and an eighth through hole formed in the PCB substrate corresponding to the seventh through hole and connected to the electrode pattern for mounting the driving element.
  • Gate terminal and Source terminal are spaced apart.
  • the gate terminal and the source terminal include a through hole through which the connecting pin is inserted in the center.
  • Semiconductor chips include GaN chips.
  • the lower ceramic substrate and the upper ceramic substrate are one of an AMB (Active Metal Brazing) substrate, a DBC (Direct Bonded Copper) substrate, and a TPC (Thick Printing Copper) substrate.
  • AMB Active Metal Brazing
  • DBC Direct Bonded Copper
  • TPC Thick Printing Copper
  • the power module of another embodiment includes a multi-layered PCB substrate in which an internal electrode pattern is formed between a plurality of insulating layers and an upper electrode pattern is formed on the uppermost layer, a through hole penetrating the PCB substrate, and the upper electrode pattern and disposed in the through hole It includes a connected connecting pin, and a bypass circuit for connecting the upper electrode pattern to the through hole through the inner electrode pattern.
  • the bypass circuit is filled in the conductive layer formed on the inner wall surface of the through hole, the inner electrode pattern connected to the conductive layer, and the via hole formed to connect the inner electrode pattern and the upper electrode pattern, and connects the inner electrode pattern and the upper electrode pattern.
  • the bypass circuit include layers.
  • a plurality of inner electrode patterns are connected in parallel to the conductive layer.
  • the via hole is formed at a position spaced apart from the through hole.
  • the PCB substrate may be an FR4 substrate.
  • the lowermost layer of the PCB substrate may be an insulating layer.
  • the present invention has high strength and high heat dissipation characteristics, has excellent bonding characteristics, can reduce a volume by minimizing a current path, and is optimized for high-speed switching to improve efficiency and performance.
  • the present invention minimizes the current path by manufacturing the lower ceramic substrate, the upper ceramic substrate, and the PCB substrate in a three-layer integrated structure and lowers the impedance and inductance, thereby making it easy to control large power at high speed, thereby improving the efficiency and performance of the power module. has an improving effect.
  • the present invention arranges capacitors to correspond to positions between semiconductor chips when mounted on a PCB substrate, and shortens the current path through which the semiconductor chip and the capacitor are connected, so that the circuit stabilization effect is large, and in particular, high-speed switching using a GaN chip The circuit stabilization effect can be greatly increased in the circuit.
  • the present invention can increase the capacity by connecting a plurality of semiconductor chips in parallel, and in a circuit in which a plurality of semiconductor chips are connected in parallel, the gate terminal and the source terminal are connected to the semiconductor chip with the same pattern length, so a high switching speed is required. There is an effect that can improve the efficiency and performance of the high-power switching circuit.
  • the present invention forms a via hole connecting the upper electrode pattern and the inner electrode pattern on the PCB substrate so that the upper electrode pattern and the inner electrode pattern are connected and the inner electrode pattern is connected to the through hole, so that the length of the electrode pattern is maximized. It is possible to reduce the impedance by increasing the area of the electrode pattern while shortening it. This has the effect of enabling high-speed switching by increasing the speed at which the switching signal arrives at the GaN chip.
  • the present invention applies a multi-layered PCB substrate in which the lowest layer is an insulating layer, insulation performance can be realized while minimizing the distance from the ceramic substrate.
  • the output terminal of the gate drive IC and the gate terminal of the semiconductor chip are connected with the shortest distance, thereby eliminating output loss and enabling high-speed switching.
  • FIG. 1 is a perspective view of a power module according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of a power module according to an embodiment of the present invention.
  • FIG 3 is a side cross-sectional view of a power module according to an embodiment of the present invention.
  • FIG. 4 is a perspective view showing a housing according to an embodiment of the present invention.
  • FIG. 5 is a perspective view showing a lower ceramic substrate according to an embodiment of the present invention.
  • FIG. 6 is a view showing an upper surface and a lower surface of a lower ceramic substrate according to an embodiment of the present invention.
  • FIG. 7 is a perspective view showing an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 8 is a view showing an upper surface and a lower surface of an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 9 is a plan view of a PCB substrate according to an embodiment of the present invention.
  • FIG. 10 is a perspective view illustrating a state in which a connection pin is coupled to an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 11 is a view for explaining a position of a capacitor mounted on a semiconductor chip and a PCB substrate according to an embodiment of the present invention.
  • FIG. 12 is a circuit diagram of a power module according to an embodiment of the present invention.
  • FIG. 13 is a block diagram for explaining the structure of a power module according to an embodiment of the present invention.
  • FIG. 14 is a view for explaining a configuration in which a bypass circuit is formed by adding a via hole to a PCB substrate according to another embodiment of the present invention.
  • metal layer 310 cutting part (injection hole)
  • vent hole 400 PCB board
  • bus bar G semiconductor chip (GaN chip)
  • connection pin S silicone liquid
  • P1 inner electrode pattern
  • P2 upper electrode pattern
  • FIG. 1 is a perspective view of a power module according to an embodiment of the present invention
  • FIG. 2 is an exploded perspective view of a power module according to an embodiment of the present invention.
  • the power module 10 is an electronic component in the form of a package formed by accommodating various components constituting the power module in a housing 100 .
  • the power module 10 is formed in such a way that a substrate and elements are disposed in the housing 100 to protect it.
  • the power module 10 may include a plurality of substrates and a plurality of semiconductor chips.
  • the power module 10 according to the embodiment includes a housing 100 , a lower ceramic substrate 200 , an upper ceramic substrate 300 , a PCB substrate 400 , and a heat sink 500 .
  • the housing 100 has an empty space opened vertically in the center, and the first terminal 610 and the second terminal 620 are positioned on both sides.
  • a heat sink 500, a lower ceramic substrate 200, an upper ceramic substrate 300, and a PCB substrate 400 are sequentially stacked at regular intervals in the top and bottom in an empty space in the center, and the first terminals on both sides
  • a support bolt 630 for connecting an external terminal to the 610 and the second terminal 620 is fastened.
  • the first terminal 610 and the second terminal 620 are used as input/output terminals of power.
  • a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 are sequentially accommodated in an empty space in the center of the housing 100 .
  • the heat sink 500 is disposed on the lower surface of the housing 100
  • the lower ceramic substrate 200 is attached to the upper surface of the heat sink 500
  • the upper ceramic substrate 300 is on the upper side of the lower ceramic substrate 200.
  • the PCB substrate 400 is arranged at a predetermined interval on the upper ceramic substrate 300 .
  • the state in which the PCB substrate 400 is disposed in the housing 100 is the guide grooves 401 and 402 formed to be recessed into the edge of the PCB substrate 400 and the guide ribs 101 formed in the housing 100 to correspond to the guide grooves 401 and 402 .
  • the locking jaw 102 may be fixed.
  • a plurality of guide grooves 401 and 402 are formed around the edge of the PCB substrate 400 according to the embodiment, and some of the guide grooves 401 are guided by the guide rib 101 formed on the inner surface of the housing 100 . and the guide groove 402 of the remaining part of them is hung through the locking protrusion 102 formed on the inner surface of the housing 100 .
  • the heat sink 500, the lower ceramic substrate 200, and the upper ceramic substrate 300 are accommodated in the empty space in the center of the housing 100, and the state in which the PCB substrate 400 is disposed on the upper surface is a fastening bolt ( (not shown) may be fixed.
  • a fastening bolt (not shown)
  • fixing the PCB substrate 400 to the housing 100 with a guide groove and a locking jaw structure reduces assembly time and simplifies the assembly process compared to the case of fixing with a fastening bolt.
  • the housing 100 has fastening holes 103 formed at four corners.
  • the fastening hole 103 communicates with the communication hole 501 formed in the heat sink 500 .
  • the fixing bolt 150 is fastened through the fastening hole 103 and the communication hole 501 , and the end of the fixing bolt 150 passing through the fastening hole 103 and the communication hole 501 is the heat sink 500 . It may be fastened to a fixing hole of a fixing jig to be disposed on the lower surface.
  • the bus bar 700 is connected to the first terminal 610 and the second terminal 620 .
  • the bus bar 700 connects the first terminal 610 and the second terminal 620 to the upper ceramic substrate 300 .
  • Three bus bars 700 are provided.
  • One of the bus bars 700 connects the + terminal of the first terminals 610 with the first electrode pattern a of the upper ceramic substrate 300 , and the other connects the - terminal among the first terminals 610 . It is connected to the three electrode pattern (c), and the other one connects the second terminal 620 to the second electrode pattern (b).
  • the first electrode pattern (a), the second electrode pattern (b), and the third electrode pattern (c) will be described later with reference to FIGS. 7 and 10 .
  • FIG 3 is a side cross-sectional view of a power module according to an embodiment of the present invention.
  • the power module 10 has a multilayer structure of a lower ceramic substrate 200 and an upper ceramic substrate 300 , and a semiconductor chip between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the semiconductor chip (G) is any one of GaN (Gallium Nitride) chip, MOSFET (Metal Oxide Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), JFET (Junction Field Effect Transistor), HEMT (High Electric Mobility Transistor) However, preferably, the semiconductor chip (G) uses a GaN chip.
  • the GaN (Gallium Nitride) chip is a semiconductor chip that functions as a high-power (300A) switch and a high-speed ( ⁇ 1MHz) switch.
  • the GaN chip has the advantage of being stronger in heat than the existing silicon-based semiconductor chip and reducing the size of the chip.
  • the lower ceramic substrate 200 and the upper ceramic substrate 300 are formed of a ceramic substrate including a metal layer brazed to at least one surface of the ceramic substrate and the ceramic substrate to increase the heat dissipation efficiency of the heat generated from the semiconductor chip (G). do.
  • the ceramic substrate may be, for example, any one of alumina (Al 2 O 3 ), AlN, SiN, and Si 3 N 4 .
  • the metal layer is formed of an electrode pattern for mounting a semiconductor chip (G) and an electrode pattern for mounting a driving element, respectively, with a metal foil brazed on a ceramic substrate.
  • the metal layer is formed as an electrode pattern in a region where a semiconductor chip or peripheral components are to be mounted.
  • the metal foil may be an aluminum foil or a copper foil as an example.
  • the metal foil is fired at 780° C. to 1100° C. on a ceramic substrate and brazed to the ceramic substrate.
  • Such a ceramic substrate is called an AMB substrate.
  • AMB substrate As an example, a DBC substrate, a TPC substrate, and a DBA substrate may be applied. However, in terms of durability and heat dissipation efficiency, AMB substrates are most suitable. For the above reasons, the lower ceramic substrate 200 and the upper ceramic substrate 300 are AMB substrates as an example.
  • the PCB substrate 400 is disposed on the upper ceramic substrate 300 . That is, the power module 10 has a three-layer structure of a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 .
  • the semiconductor chip (G) for high power control is disposed between the upper ceramic substrate 200 and the lower ceramic substrate 300 to increase heat dissipation efficiency, and the PCB substrate 400 for low power control is disposed on the uppermost part of the semiconductor Prevents damage to the PCB substrate 400 due to heat generated from the chip (G).
  • the lower ceramic substrate 200 , the upper ceramic substrate 300 , and the PCB substrate 400 may be connected or fixed with pins.
  • the heat sink 500 is disposed under the lower ceramic substrate 200 .
  • the heat sink 500 is for dissipating heat generated in the semiconductor chip (G).
  • the heat sink 500 is formed in the shape of a square plate having a predetermined thickness.
  • the heat sink 500 has an area corresponding to the housing 100 and may be formed of copper or aluminum to increase heat dissipation efficiency.
  • FIG. 4 is a perspective view showing a housing according to an embodiment of the present invention.
  • an empty space is formed in the center of the housing 100 , and a first terminal 610 and a second terminal 620 are positioned at both ends.
  • the housing 100 may be formed by an insert injection method such that the first terminal 610 and the second terminal 620 are integrally fixed at both ends.
  • the housing 100 has fastening holes 103 formed at four corners.
  • the fastening hole 103 communicates with the communication hole 501 formed in the heat sink 500 .
  • a support hole 104 is formed in the first terminal 610 and the second terminal 620 .
  • a support bolt 630 for connecting the first terminal 610 and the second terminal 620 to an external terminal such as a motor is fastened to the support hole 104 (see FIG. 10 ).
  • the housing 100 is formed of a heat insulating material.
  • the housing 100 may be formed of a heat insulating material so that heat generated from the semiconductor chip G is not transferred to the PCB substrate 400 above the housing 100 through the housing 100 .
  • the housing 100 may be made of a heat-dissipating plastic material.
  • the housing 100 may be made of a heat-dissipating plastic material so that heat generated from the semiconductor chip G can be radiated to the outside through the housing 100 .
  • the housing 100 may be formed of engineering plastic.
  • Engineering plastics have high heat resistance, excellent strength, chemical resistance, and abrasion resistance, and can be used for a long time at 150°C or higher.
  • the engineering plastic may be made of one of polyamide, polycarbonate, polyester, and modified polyphenylene oxide.
  • the semiconductor chip (G) operates repeatedly as a switch, which causes the housing 100 to be stressed by high temperature and temperature changes. It also has excellent heat dissipation properties.
  • the housing 100 may be manufactured by insert-injecting a terminal made of aluminum or copper to an engineering plastic material.
  • the housing 100 made of an engineering plastic material spreads heat and radiates heat to the outside.
  • the housing 100 may be made of a high heat dissipation engineering plastic that may have higher thermal conductivity than a general engineering plastic material and is lightweight compared to aluminum by filling the resin with a high thermal conductivity filler.
  • the housing 100 may have heat dissipation properties by applying a graphene heat dissipation coating material to the inside and outside of an engineering plastic or high-strength plastic material.
  • FIG. 5 is a perspective view showing a lower ceramic substrate according to an embodiment of the present invention.
  • the lower ceramic substrate 200 is attached to the upper surface of the heat sink 500 .
  • the lower ceramic substrate 200 is disposed between the semiconductor chip G and the heat sink 500 .
  • the lower ceramic substrate 200 transfers heat generated from the semiconductor chip G to the heat sink 500 and insulates between the semiconductor chip G and the heat sink 500 to prevent a short circuit.
  • the lower ceramic substrate 200 may be soldered to the upper surface of the heat sink 500 .
  • the heat sink 500 is formed in an area corresponding to the housing 100 and may be formed of a copper material to increase heat dissipation efficiency.
  • As the solder for soldering joint SnAg, SnAgCu, etc. may be used.
  • FIG. 6 is a view showing an upper surface and a lower surface of a lower ceramic substrate according to an embodiment of the present invention.
  • the lower ceramic substrate 200 includes a ceramic substrate 201 and metal layers 202 and 203 brazed to upper and lower surfaces of the ceramic substrate 201 .
  • the thickness of the ceramic substrate 201 may be 0.68 t
  • the thickness of the metal layers 202 and 203 formed on the upper and lower surfaces of the ceramic substrate 201 may be 0.8 t.
  • the metal layer 202 of the upper surface 200a of the lower ceramic substrate 200 may be an electrode pattern on which a driving element is mounted.
  • the driving device mounted on the lower ceramic substrate 200 may be an NTC temperature sensor 210 .
  • the NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is to provide temperature information in the power module due to the heat of the semiconductor chip G.
  • the metal layer 203 of the lower surface 200b of the lower ceramic substrate 200 may be formed on the entire lower surface of the lower ceramic substrate 200 to facilitate heat transfer to the heat sink 500 .
  • An insulating spacer 220 is bonded to the lower ceramic substrate 200 .
  • the insulating spacer 220 is bonded to the upper surface of the lower ceramic substrate 200 and defines a separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the insulating spacer 220 defines the separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 to increase the heat dissipation efficiency of the heat generated by the semiconductor chip (G) mounted on the lower surface of the upper ceramic substrate 300, Interference between the semiconductor chips G is prevented to prevent an electric shock such as a short circuit.
  • a plurality of insulating spacers 220 are bonded to each other at predetermined intervals around the upper surface edge of the lower ceramic substrate 200 .
  • a gap between the insulating spacers 220 is used as a space to increase heat dissipation efficiency.
  • the insulating spacers 220 are disposed around the edges with respect to the lower ceramic substrate 200 , and for example, eight insulating spacers 220 are disposed at regular intervals.
  • the insulating spacer 220 is integrally bonded to the lower ceramic substrate 200 .
  • the insulating spacer 220 may be applied to check alignment when the upper ceramic substrate 300 is disposed on the lower ceramic substrate 200 .
  • the insulating spacer 220 is formed on the upper ceramic substrate 300 .
  • the insulating spacer 220 supports the lower ceramic substrate 200 and the upper ceramic substrate 300 , thereby contributing to preventing bending of the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the insulating spacer 220 may be formed of a ceramic material for insulation between the chip mounted on the lower ceramic substrate 200 and the chip and the component mounted on the upper ceramic substrate 300 .
  • the insulating spacer may be formed of one selected from Al 2 O 3 , ZTA, Si 3 N 4 , and AlN, or an alloy in which two or more thereof are mixed.
  • Al 2 O 3 , ZTA, Si 3 N 4 , and AlN are insulating materials having excellent mechanical strength and heat resistance.
  • the insulating spacer 220 is brazed to the lower ceramic substrate 200 .
  • the substrate may be damaged due to thermal and mechanical shock during soldering or pressure firing. Therefore, brazing is performed.
  • a brazing bonding layer including an AgCu layer and a Ti layer may be used. Heat treatment for brazing can be performed at 780°C to 900°C.
  • the insulating spacer 220 is integrally formed with the metal layer 202 of the lower ceramic substrate 200 .
  • the thickness of the brazing bonding layer is 0.005 mm to 0.08 mm, which is thin enough not to affect the height of the insulating spacer, and the bonding strength is high.
  • An interconnection spacer 230 is installed between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the interconnection spacer 230 may perform electrical connection between electrode patterns in place of connection pins in a substrate having an upper and lower multilayer structure.
  • the interconnection spacer 230 may directly connect between substrates while preventing electrical loss and short circuit, increase bonding strength, and improve electrical characteristics.
  • One end of the interconnection spacer 230 may be bonded to the electrode pattern of the lower ceramic substrate 200 by a brazing bonding method.
  • the other end of the interconnection spacer 230 may be bonded to the electrode pattern of the upper ceramic substrate 300 by a brazing bonding method or a soldering bonding method.
  • the interconnection spacer 230 may be Cu or a Cu+CuMo alloy.
  • FIG. 7 is a perspective view showing an upper ceramic substrate according to an embodiment of the present invention
  • FIG. 8 is a view showing an upper surface and a lower surface of the upper ceramic substrate according to an embodiment of the present invention.
  • the upper ceramic substrate 300 is disposed on the lower ceramic substrate 200 .
  • the upper ceramic substrate 300 is an intermediate substrate having a stacked structure.
  • the upper ceramic substrate 300 has a semiconductor chip (G) mounted on its lower surface, and constitutes a high-side circuit and a low-side circuit for high-speed switching.
  • G semiconductor chip
  • the upper ceramic substrate 300 includes a ceramic substrate 301 and metal layers 302 and 303 brazed to upper and lower surfaces of the ceramic substrate 301 .
  • the thickness of the ceramic substrate is 0.38 t
  • the thickness of the electrode pattern on the upper surface 300a and the lower surface 300b of the ceramic substrate is 0.3 t as an example.
  • the ceramic substrate must have the same pattern thickness on the upper and lower surfaces to prevent distortion during brazing.
  • the electrode pattern formed by the metal layer 302 on the upper surface of the upper ceramic substrate 300 is divided into a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c).
  • the electrode pattern formed by the metal layer 303 on the lower surface of the upper ceramic substrate 300 corresponds to the electrode pattern formed by the metal layer 302 on the upper surface of the upper ceramic substrate 300 .
  • the division of the electrode pattern on the upper surface of the upper ceramic substrate 300 into a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c) is a high-side circuit for high-speed switching. and to separate the low-side circuit.
  • the semiconductor chip G is provided in the form of a flip chip by an adhesive layer such as solder and silver paste on the lower surface 300b of the upper ceramic substrate 300 .
  • an adhesive layer such as solder and silver paste
  • two semiconductor chips G may be connected in parallel for high-speed switching.
  • Two semiconductor chips (G) are disposed at positions connecting the first electrode pattern (a) and the second electrode pattern (b) among the electrode patterns of the upper ceramic substrate 300 , and the other two are the second electrode patterns (b) ) and the third electrode pattern (c) are arranged in parallel at a position connecting it.
  • the capacity of one semiconductor chip G is 150A. Therefore, two semiconductor chips (G) are connected in parallel so that the capacity becomes 300A.
  • the semiconductor chip G is a GaN chip.
  • the purpose of the power module using the semiconductor chip G is high-speed switching.
  • the gate terminal and the source terminal of the semiconductor chip G may be disposed such that the connection pin is connected to the center between the semiconductor chip G and the semiconductor chip G. If the gate terminal and the source terminal do not keep the same distance or the length of the pattern is different, a problem occurs.
  • the gate terminal is a terminal for turning on/off the semiconductor chip G by using a low voltage.
  • the gate terminal may be connected to the PCB board 400 through a connection pin.
  • Source terminal is a terminal for high current to enter and exit.
  • the semiconductor chip G includes a drain terminal, and the source terminal and the drain terminal are divided into N-type and P-type to change the direction of the current.
  • the source terminal and the drain terminal are responsible for input and output of current through the first electrode pattern (a), the second electrode pattern (b), and the third electrode pattern (c), which are electrode patterns for mounting the semiconductor chip (G).
  • the source terminal and the drain terminal are connected to the first terminal 610 and the second terminal 620 of FIG. 1 in charge of input and output of power.
  • the first terminal 610 shown in FIG. 1 includes a + terminal and a - terminal, and power flowing from the first terminal 610 to the + terminal is the upper part shown in FIG. 8 .
  • the semiconductor chip (G) and the second electrode pattern (b) disposed between the first electrode pattern (a) and the second electrode pattern (b) 2 is output to the terminal 620 .
  • the power supplied to the second terminal 620 shown in FIG. 1 is disposed between the second electrode pattern (b), the second electrode pattern (b) and the third electrode pattern (c) shown in FIG. 8 . It is output to the - terminal of the first terminal 610 through the semiconductor chip G and the third electrode pattern c.
  • a cutting part 310 may be formed in a portion of the upper ceramic substrate 300 corresponding to the NTC temperature sensor 210 .
  • An NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is to provide temperature information in the power module due to the heat of the semiconductor chip G.
  • the thickness of the NTC temperature sensor 210 is thicker than the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 , interference between the NTC temperature sensor 210 and the upper ceramic substrate 300 occurs.
  • the upper ceramic substrate 300 of the portion that interferes with the NTC temperature sensor 210 is cut to form a cutting portion 310 .
  • a silicone liquid or epoxy for molding may be injected into the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 through the cutting part 310 .
  • silicone liquid or epoxy In order to insulate between the upper ceramic substrate 300 and the lower ceramic substrate 200, silicone liquid or epoxy must be injected.
  • one side of the upper ceramic substrate 300 may be cut to form a cutting part 310, and the cutting part 310 may be formed. is formed at a position corresponding to the NTC temperature sensor 210 to prevent interference between the upper ceramic substrate 300 and the NTC temperature sensor 210 .
  • Silicon liquid or epoxy is used in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and the upper ceramic substrate 300 and the PCB substrate 400 for the purpose of protecting the semiconductor chip (G), alleviating vibration, and insulating. You can fill in the space between them.
  • a through hole 320 is formed in the upper ceramic substrate 300 .
  • the through hole 320 connects the semiconductor chip G mounted on the upper ceramic substrate 300 to the driving device mounted on the PCB substrate 400 in the shortest distance in the upper and lower multi-layered substrate structure, and the lower ceramic substrate 200 . This is to connect the NTC temperature sensor 210 mounted to the PCB board 400 to the driving device mounted on the shortest distance.
  • Eight through-holes 320 are formed at a position where the semiconductor chip is installed, and two are installed at a position where the NTC temperature sensor is installed, so that a total of 10 can be formed.
  • a plurality of through-holes 320 may be formed in the portion where the first electrode pattern (a) and the third electrode pattern (c) are formed in the upper ceramic substrate 300 .
  • the plurality of through-holes 320 formed in the first electrode pattern (a) allow the current flowing into the first electrode pattern (a) of the upper surface of the upper ceramic substrate 300 to be formed on the lower surface of the upper ceramic substrate 300 . It moves to the electrode pattern (a) and flows into the semiconductor chip (G). In the plurality of through holes 320 formed in the third electrode pattern c, the current flowing into the semiconductor chip G passes through the third electrode pattern c of the lower surface of the upper ceramic substrate 300 to the upper ceramic substrate 300 . ) to move to the third electrode pattern (c) on the upper surface.
  • the through hole 320 may have a diameter of 0.5 mm to 5.0 mm.
  • a connection pin is installed in the through hole 320 to be connected to the electrode pattern of the PCB substrate, and may be connected to the driving device mounted on the PCB substrate 400 through this.
  • the connection between the electrode patterns through the through-holes 320 and the connection pins installed in the through-holes 320 in the upper and lower multi-layered substrate structure eliminates various output losses through the shortest distance connection, thereby improving the constraints according to the size of the power module. can contribute
  • a plurality of via holes 330 may be formed in the electrode pattern of the upper ceramic substrate 300 .
  • the via hole 330 may be processed by at least 50% of the substrate area.
  • the area of the via hole 330 described above has been described as an example in which at least 50% of the substrate area is applied, but is not limited thereto, and may be processed to 50% or less.
  • 152 via holes may be formed in the first electrode pattern (a)
  • 207 via holes may be formed in the second electrode pattern (b)
  • 154 via holes may be formed in the third electrode pattern (c).
  • the plurality of via holes 330 formed in each electrode pattern are for conducting a large current and distributing a large current.
  • the via hole 330 is filled with a conductive material.
  • the conductive material may be Ag or an Ag alloy.
  • the Ag alloy may be an Ag-Pd paste.
  • the conductive material filled in the via hole 330 electrically connects the electrode pattern on the upper surface and the electrode pattern on the lower surface of the upper ceramic substrate 300 .
  • the via hole 330 may be formed by laser processing. The via hole 330 can be seen in the enlarged view of FIG. 8 .
  • FIG. 9 is a plan view of a PCB substrate according to an embodiment of the present invention.
  • the PCB substrate 400 switches the semiconductor chip G or uses the information sensed by the NTC temperature sensor (reference numeral 210 in FIG. 7 ) to switch the GaN chip (semiconductor chip).
  • the driving element is mounted.
  • the driving device includes a Gate Drive IC.
  • the capacitor 410 is mounted on the PCB substrate 400 .
  • the capacitor 410 includes a semiconductor chip G disposed to connect the first electrode pattern a and the second electrode pattern b of the upper ceramic substrate 300 and the second electrode pattern (G) of the upper ceramic substrate 300 . It is mounted on the upper surface of the PCB substrate 400 at a position corresponding to a position between the semiconductor chip G disposed to connect b) and the third electrode pattern c.
  • the gate drive IC circuit includes a high side gate drive IC and a low side gate drive IC.
  • FIG. 10 is a perspective view illustrating a state in which a connection pin is coupled to an upper ceramic substrate according to an embodiment of the present invention.
  • connection pin 800 is inserted into a through hole (reference numeral 320 in FIG. 7 ) formed at a position adjacent to the semiconductor chip G in the upper ceramic substrate 300 .
  • the connection pin 800 fitted into the through hole 320 formed at a position adjacent to the semiconductor chip G is inserted into the through hole 420 formed at a position corresponding to the PCB substrate (reference numeral 400 in FIG. 9 ) to insert the semiconductor chip G ) may be connected to a gate terminal for mounting the electrode pattern of the PCB substrate 400 .
  • connection pin 800 is inserted into the through hole 320 formed at a position adjacent to the NTC temperature sensor 210 in the upper ceramic substrate 300 .
  • the connection pin 800 fitted into the through hole 320 formed at a position adjacent to the NTC temperature sensor 210 is inserted into the through hole 420 formed at a position corresponding to the PCB substrate 400 to the NTC temperature sensor 210 .
  • the terminal and the electrode pattern of the PCB substrate 400 may be connected.
  • connection pin 800 is fitted into the plurality of through holes 320 formed in a line in the first electrode pattern (a) and the third electrode pattern (c) in the upper ceramic substrate 300 .
  • the connecting pins 800 fitted into the plurality of through holes 320 formed in the first electrode pattern (a) and the third electrode pattern (c) are inserted into the through holes 420 formed at positions corresponding to the PCB substrate 400 .
  • the semiconductor chip G may be connected to the capacitor 410 of the PCB substrate 400 .
  • connection pin 800 connects the semiconductor chip G mounted on the upper ceramic substrate 300 to the driving device mounted on the PCB substrate 400 with the shortest distance, thereby eliminating various output losses and enabling high-speed switching.
  • FIG. 11 is a view for explaining a position of a capacitor mounted on a semiconductor chip and a PCB substrate according to an embodiment of the present invention.
  • the semiconductor chip G is mounted on the lower surface of the upper ceramic substrate 300 , and a plurality of semiconductor chips G are spaced apart from each other and arranged in parallel.
  • the capacitor 410 is mounted on the top surface of the PCB substrate 400 to correspond to the positions between the semiconductor chips G1 , G2 , G3 , and G4 .
  • Through-holes 320 and 420 are formed in the upper ceramic substrate 300 and the PCB substrate 400, respectively.
  • the through-holes 320 and 420 respectively formed in the upper ceramic substrate 300 and the PCB substrate 400 allow the semiconductor chip G mounted on the upper ceramic substrate 300 to be mounted on the PCB substrate 400 by the capacitor 410 and driving. This is to connect devices and the like in the shortest possible way.
  • the upper ceramic substrate 300 includes a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c), and the semiconductor chip (G) has a first electrode pattern (a) and a second electrode pattern (c).
  • the first semiconductor chip G1 and the second semiconductor chip G2 are arranged to connect the electrode pattern (b), and the third semiconductor is arranged to connect the second electrode pattern (b) and the third electrode pattern (c). and a chip G3 and a fourth semiconductor chip G4 .
  • the first semiconductor chip G1 and the second semiconductor chip G2 disposed to connect the first electrode pattern a and the second electrode pattern b constitute a high side circuit
  • the third semiconductor chip G3 and the fourth semiconductor chip G4 disposed to connect the pattern b and the third electrode pattern c constitute a low side circuit.
  • power supplied to the + terminal of the first terminals 610 is applied to the first electrode pattern (a), the first electrode pattern (a) and the second electrode pattern of the upper ceramic substrate 300 . It is output to the second terminal 620 through the first and second semiconductor chips G1 and G2 and the second electrode pattern (b) disposed between (b).
  • power supplied to the second terminal 620 is supplied to the second electrode pattern (b), the second electrode pattern (b), and the third electrode pattern (c) disposed between the third and third electrode patterns (c). It is output to the - terminal of the first terminal 610 through the fourth semiconductor chips G3 and G4 and the third electrode pattern c.
  • the Drain part of the high side circuit and the Source part of the low side circuit are connected to the PCB board 400 on which the capacitors 410 are mounted with a connection pin (reference numeral 800 in FIG. 10) to connect the current Shorten the path.
  • the capacitors 410 are decoupling capacitors as an example, and are used for circuit stabilization of a semiconductor chip. Specifically, the capacitors 410 increase the circuit stabilization by making the semiconductor chips G1 , G2 , G3 , and G4 less affected by the noise component and lowering the ripple voltage.
  • the capacitors 410 are mounted on the PCB substrate 400 , the current path connected to the semiconductor chips G1 , G2 , G3 , and G4 must be shortened to have a large circuit stabilization effect. When the current path connecting the semiconductor chips G1 , G2 , G3 , and G4 and the capacitors 410 is long, the effect of the capacitor is reduced.
  • the Drain portion of the high side circuit becomes the first circuit pattern (a), and the Source portion of the low side circuit becomes the third circuit pattern (c).
  • the first electrode pattern (a) becomes a drain part of the high side circuit
  • the second electrode pattern (b) is a source part of the high side circuit and the low side circuit of the circuit. It becomes a drain part
  • the third electrode pattern (c) becomes a source part of a low side circuit.
  • the through-holes 320 and 420 are the first through-holes 320a formed in a line in the first electrode pattern (a) and the third electrode pattern (c) of the upper ceramic substrate 300 , respectively, and the upper portion of the PCB substrate 400 .
  • a plurality of second through-holes 420a formed at positions communicating with the first through-holes 320a of the ceramic substrate 300 are included.
  • the first electrode pattern (a) and the third electrode pattern (c) on which the semiconductor chip (G) is mounted with the connecting pin 800 vertically inserted into the first through hole 320a and the second through hole 420 is a capacitor.
  • the electrodes 410 are vertically connected to the mounted electrode pattern.
  • the first through-holes 320a are respectively formed in a line in the first electrode pattern (a) and the third electrode pattern (c).
  • the through-holes 320 and 420 further include a third through-hole 320b and a fourth through-hole 420b.
  • the third through hole 320b is formed in the center of the gate terminal formed in the upper ceramic substrate 300 .
  • the fourth through hole 420b is formed in the PCB substrate 400 to correspond to the third through hole 320b.
  • a connection pin 800 for connecting the gate terminal and the gate drive IC mounted on the PCB board is inserted into the third and fourth through holes 420b.
  • the gate drive IC includes a high side gate drive IC (High Side Gate Drive IC) and a low side gate drive IC (Low Side Gate Drive IC) that output a signal for switching a semiconductor chip.
  • High Side Gate Drive IC High Side Gate Drive IC
  • Low Side Gate Drive IC Low Side Gate Drive IC
  • the through-holes 320 and 420 further include a fifth through-hole 320c and a sixth through-hole 420c.
  • the fifth through hole 320c is formed in the center of the source terminal formed in the upper ceramic substrate 300 .
  • the sixth through hole 420c is formed in the PCB substrate 400 to correspond to the fifth through hole 320c.
  • a connection pin 800 for connecting the source terminal and the gate drive IC mounted on the PCB board is inserted into the fifth and sixth through holes 420c.
  • the through-holes 320 and 420 further include a seventh through-hole 320d and an eighth through-hole 420d.
  • the seventh through hole 320d is connected to a terminal of the NTC temperature sensor (reference numeral 210 in FIG. 7 ).
  • the eighth through-hole 420d is formed in the PCB substrate 400 to correspond to the seventh through-hole 320d and is connected to an electrode pattern on which a driving element is mounted.
  • a Gate terminal and a Source terminal are included in the Source portion of the high side circuit and the Source portion of the low side circuit.
  • a gate terminal and a source terminal are disposed between the first semiconductor chip G1 and the second semiconductor chip G2 , and the gate terminal and the source terminal are the first semiconductor chip G1 and the second semiconductor chip G2 . ) with the same pattern length.
  • a gate terminal and a source terminal are disposed between the third semiconductor chip G3 and the fourth semiconductor chip G4 , and the gate terminal and the source terminal are the third semiconductor chip G3 and the fourth semiconductor chip G4 . to the same pattern length.
  • the gate terminal and the source terminal of the high side circuit are connected to the first semiconductor chip G1 and the second semiconductor chip G2 with the same pattern length, and the gate terminal and the source terminal of the low side circuit is connected to the third semiconductor chip G3 and the fourth semiconductor chip G4 with the same pattern length to be advantageous for high-speed switching.
  • FIG. 12 is a circuit diagram of a power module according to an embodiment of the present invention.
  • the semiconductor chip G operates stably even at a high temperature and has high output characteristics to enable high efficiency.
  • FIG. 13 is a block diagram for explaining the structure of a power module according to an embodiment of the present invention.
  • the configuration diagram of FIG. 13 is an exaggerated illustration of only the main part of the actual internal structure of the power module shown in FIG. 3 for easy identification. Therefore, there may be some inconsistencies between the actual side cross-sectional view of FIG. 3 and the configuration diagram of FIG. 13 .
  • the power module 10 has a three-layer integrated structure of a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 .
  • the semiconductor chip G is mounted on the lower surface of the upper ceramic substrate 300 and disposed between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the semiconductor chip G for high-power control is disposed between the lower ceramic substrate 200 and the upper ceramic substrate 300 to increase heat dissipation efficiency, and the PCB substrate 400 for low-power control is disposed on the uppermost portion of the semiconductor Prevents damage to the PCB substrate 400 due to heat generated from the chip (G).
  • a driving device for switching the semiconductor chip G, a capacitor 410 for continuous voltage, and a connector are mounted on the upper surface of the PCB substrate 400 .
  • the driving device includes a gate drive IC circuit, and the gate drive IC circuit includes a high side gate drive IC and a low side gate drive IC.
  • the lower ceramic substrate 200 , the upper ceramic substrate 300 , and the PCB substrate 400 are connecting pins installed in a through hole formed in at least one of the lower ceramic substrate 200 , the upper ceramic substrate 300 , and the PCB substrate 400 .
  • the electrode patterns are connected through 800 .
  • the through-hole is confirmed in FIGS. 10 and 11, and the connection pin 800 installed through the through-hole 320 formed in the upper ceramic substrate 300 of FIG. 11 and the through-hole 420 formed in the PCB substrate 400 of FIG.
  • the electrode pattern of the upper ceramic substrate 300 and the electrode pattern of the PCB substrate 400 are connected.
  • connection pin 800 installed through the through hole 320 of the upper ceramic substrate 300 and the through hole 420 of the PCB substrate 400 is the electrode pattern of the upper ceramic substrate 300 and the PCB substrate 400 .
  • the lower ceramic substrate 200, the upper ceramic substrate 300, and the PCB substrate 400 are separately manufactured and assembled as needed, it is difficult to connect the electrode patterns with the shortest distance and it is difficult to connect them using wires. Therefore, various output losses occur, and it is difficult to control the current at high speed due to high impedance and inductance.
  • the power module of the embodiment minimizes the current path and lowers the impedance and inductance by integrally configuring the high output power semiconductor chip module and the Drive PCBA (Print Circuit Board Assembly).
  • the high output power semiconductor chip module is a module having a structure in which a high output semiconductor chip is disposed between the lower ceramic substrate 200 and the upper ceramic substrate 300, and the Drive PCBA includes a driving element and an electrode pattern on the PCB substrate 400. PCB assembly.
  • the semiconductor chip G is a GaN chip, and is fixed to the lower surface of the upper ceramic substrate 300 in the form of a flip chip.
  • the distance between the semiconductor chip G and the gate drive IC terminal can be designed as short as possible to maximize the performance of the semiconductor chip G.
  • a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 are disposed inside the housing 100 at regular intervals.
  • the heat sink 500 may be soldered to the lower surface of the lower ceramic substrate 200 .
  • the heat sink 500 may have an area corresponding to the housing 100 , and may have an edge attached to the lower surface of the housing 100 and be fixed with a fixing bolt (reference numeral 150 in FIG. 1 ).
  • the bus bar 700 is connected to the electrode pattern of the upper ceramic substrate 300 .
  • the bus bar 700 is formed in the shape of a Cu ribbon having a predetermined area to reduce resistance as much as possible to facilitate large current movement.
  • the lower ceramic substrate 200 is an AMB (Active Metal Brazing) substrate, the thickness of the ceramic substrate 201 forming the AMB substrate is 0.635 mm, and the thickness of the upper and lower metal layers 202 and 203 of the ceramic substrate 201 are respectively 0.8 mm may be exemplified.
  • AMB Active Metal Brazing
  • the upper ceramic substrate 300 is an AMB (Active Metal Brazing) substrate, the thickness of the ceramic substrate 301 forming the AMB substrate is 0.38 mm, and the thickness of the metal layers 302 and 303 of the upper and lower portions of the ceramic substrate 301 are respectively 0.3 mm may be used as an example.
  • the metal layer is made of copper foil as an example.
  • the PCB substrate 400 may be an FR4 substrate having a multilayer structure and may have a thickness of 0.9 mm as an example.
  • the heat sink 500 may be formed of a copper material and have a thickness of 4 mm as an example.
  • An NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200, and a cutting part 310 having a shape in which a part of the substrate is cut is formed on the upper ceramic substrate 300 at a position corresponding to the NTC temperature sensor 210.
  • a cutting part 310 having a shape in which a part of the substrate is cut is formed on the upper ceramic substrate 300 at a position corresponding to the NTC temperature sensor 210.
  • the NTC temperature sensor 210 and the upper ceramic substrate ( 300) may be interfered with. Therefore, by forming the cutting part 310 on the upper ceramic substrate 300, the interference problem between the NTC temperature sensor 210 and the upper ceramic substrate 300 is solved.
  • the power module 10 may maintain a gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 using spacers (see 220 and 230 in FIG. 5 ).
  • the spacer is bonded to the upper surface of the lower ceramic substrate 200 to define a separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 and to prevent the upper ceramic substrate 300 from bending.
  • an insulating spacer or a conductive spacer may be selectively applied.
  • the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and the space between the upper ceramic substrate 300 and the PCB substrate 400 is filled with a semi-solid insulating material, silicon liquid (S) or epoxy.
  • the silicone liquid (S) or epoxy is to insulate between the lower ceramic substrate 200 and the upper ceramic substrate 300 and between the upper ceramic substrate 300 and the PCB substrate 400 .
  • the lower ceramic substrate 200 is bonded to the heat sink 500 , the NTC temperature sensor 210 is mounted on the lower ceramic substrate 200 , and then the lower ceramic substrate 200 .
  • the upper ceramic substrate 300 is fixed to the upper portion to be spaced apart using a connection pin 800 and spacers 220 and 230 .
  • the heat sink 500 on which the upper ceramic substrate 300 and the lower ceramic substrate 200 are mounted in an upper and lower multi-layer structure is coupled to the housing 100 .
  • the fixing bolt 150 can be fixed by fastening the ends.
  • the assembly of the power module 10 is completed when the PCB substrate 400 is fixed to the housing 100 by bonding the PCB substrate 400 to the locking protrusion 102 of the upper surface edge of the housing 100 (FIG. see 2).
  • the lower ceramic substrate 200, the upper ceramic substrate 300, and the PCB substrate 400 are manufactured in a three-layer integrated configuration to minimize the current path and lower the impedance and inductance to control large power at high speed. can make it easy.
  • FIG. 14 is a view for explaining a configuration in which a bypass circuit is formed by adding a via hole to a PCB substrate according to another embodiment of the present invention.
  • the PCB substrate 400 has a multilayer structure.
  • an inner electrode pattern P1 is formed between the plurality of insulating layers 400a and an upper electrode pattern P2 is formed on the uppermost layer.
  • the PCB substrate 400 is an FR4 substrate having a multi-layer structure.
  • a gate drive IC (K) as a driving device is mounted on the upper electrode pattern (P2).
  • the gate drive IC (K) outputs a signal for switching the semiconductor chip (G).
  • the inner electrode pattern P1 and the upper electrode pattern P2 are metal layers formed of copper or the like.
  • the PCB substrate 400 has a through hole 420 formed therein.
  • the through hole 420 is formed through the PCB substrate 400
  • the through hole 420 formed in the PCB substrate 400 is a through hole formed in the upper ceramic substrate 300 disposed under the PCB substrate 400 . It corresponds to (320).
  • the through hole 320 formed in the upper ceramic substrate 300 is connected to a gate terminal of the semiconductor chip G positioned on the lower surface of the upper ceramic substrate 300 .
  • the gate terminal is connected to the electrode pattern on which the semiconductor chip G is mounted.
  • a connection pin 800 is disposed in the through hole 420 of the PCB substrate 400 and the through hole 320 of the upper ceramic substrate 300 .
  • the connection pin 800 disposed in the through hole 420 of the PCB substrate 400 and the through hole 320 of the upper ceramic substrate 300 is the upper electrode pattern P2 on the PCB substrate 400 and the upper ceramic substrate ( 300) and connect the gate terminal vertically.
  • the switching signal output from the gate drive IC (K) is transmitted to the gate terminal through the upper electrode pattern (P2) and the connection pin (800), and is transmitted from the gate terminal to the semiconductor chip (G).
  • the connection pin 800 connects the semiconductor chip (G) mounted on the lower surface of the upper ceramic substrate 300 to the gate drive IC (K) mounted on the PCB substrate 400 in the shortest distance to eliminate various output losses and achieve high speed. makes switching possible.
  • the PCB substrate 400 includes a bypass circuit that connects the upper electrode pattern P2 to the through hole 420 through the internal electrode pattern P1 .
  • the bypass circuit is formed by forming a plurality of circuits connecting the semiconductor chip (G) and the gate drive IC (K) in parallel. makes switching possible. Since the purpose of the power module using the GaN chip as the semiconductor chip G is high-speed switching, it is important to increase the speed at which the switching signal reaches the semiconductor chip G by lowering the impedance.
  • the area of the electrode pattern may be designed to be wide in order to lower the impedance.
  • the size of the PCB substrate 400 is small, there is a limit in circuit design to increase the area of the electrode pattern.
  • a bypass circuit for increasing the area of the electrode pattern 400b is formed on the PCB substrate 400 .
  • the bypass circuit includes a conductive layer P3 , an internal electrode pattern P1 , and a connection layer P4 .
  • the conductive layer P3 is formed on the inner wall surface of the through hole 420 .
  • the internal electrode pattern P1 is connected to the conductive layer P3.
  • a plurality of internal electrode patterns P1 are connected in parallel to the conductive layer P3.
  • the connection layer P4 is formed by forming a via hole h connecting the internal electrode pattern P1 and the upper electrode pattern P2 and filling the via hole h with a conductive material.
  • the connection layer P4 connects the inner electrode pattern P1 and the upper electrode pattern P2.
  • the via hole h is formed at a position spaced apart from the through hole 420 .
  • the via hole h is formed to connect the inner electrode pattern P1 and the upper electrode pattern P2 at a position between the through hole 420 and the gate drive IC (K).
  • the connecting layer P4 and the conductive layer P3 connecting the plurality of inner electrode patterns P1 in parallel connect the inner electrode pattern P1 with the upper electrode pattern P2 the length of the electrode pattern can be shortened as much as possible.
  • the impedance can be lowered and the speed at which the switching signal reaches the semiconductor chip G can be increased.
  • the lowermost layer of the PCB substrate 400 is an insulating layer 400a.
  • the metal layer is formed on the lowermost layer of the PCB substrate 400 , but in another embodiment, the insulating layer 400a is exposed without forming a metal layer on the lowermost layer of the PCB substrate 400 .
  • the distance between the PCB substrate 400 and the upper ceramic substrate 300 should be designed as close as possible.
  • a dielectric breakdown problem may occur. Accordingly, insulation performance can be realized by exposing the insulating layer 400a to the lowest layer of the PCB substrate 400 without using a metal layer. Insulation between the PCB substrate 400 and the upper ceramic substrate 300 may be further secured by the thickness of the insulating layer 400a of the lowermost layer of the PCB substrate 400 .
  • the insulating layer 400a has a three-layer structure, and the internal electrode pattern P1 has a two-layer structure.
  • a via hole h connecting the upper electrode pattern P2 and the inner electrode pattern P1 is formed in the PCB substrate 400 to connect the upper electrode pattern P2 and the inner electrode pattern P1, and , a conductive layer P3 is formed on the inner wall of the through hole 420 to connect the internal electrode pattern P1 to the connection pin 800 disposed in the through hole 420 .
  • the PCB substrate 400 is formed in a multi-layer structure, but the lowest layer is formed as an insulating layer 400a, so that the distance between the PCB substrate 400 and the upper ceramic substrate 300 disposed under the PCB substrate 400 is reduced. can be minimized This reduces output loss and enables high-speed switching by connecting the output terminal of the gate drive IC and the gate terminal of the semiconductor chip (G) with the shortest distance while implementing insulation performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워모듈에 관한 것으로, 상부 세라믹기판(300)과, 상기 상부 세라믹기판(300)의 상부에 이격되게 배치되는 PCB 기판(400)과, 상기 상부 세라믹기판(300)의 하면에 실장되며 상호 이격되고 병렬 배치되는 다수의 반도체 칩(G1,G2,G3,G4)과, 상기 반도체 칩들(G1,G2,G3,G4) 사이의 위치에 대응하도록 상기 PCB 기판(400)의 상면에 실장되는 다수의 캐패시터(410)를 포함한다. 본 발명은 반도체 칩과 캐패시터가 연결되는 전류 경로를 짧게 형성하여 회로 안정화 효과를 크게 할 수 있는 이점이 있다.

Description

파워모듈
본 발명은 파워모듈에 관한 것으로, 더욱 상세하게는 고출력 전력 반도체 칩을 적용하여 성능을 개선한 파워모듈 및 그 제조방법에 관한 것이다.
파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.
파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상, 하부에 각각 기판을 설치하고 그 기판의 외측면에 각각 방열판을 구비한다. 양면 냉각 파워모듈은 단면에 방열판을 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.
전기차 등에 사용되는 양면 냉각 파워모듈은 두 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되므로 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.
본 발명의 목적은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 효율 및 성능을 향상시킬 수 있는 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 고출력 전력 반도체 칩 모듈과 Drive PCBA(Print Circuit Board Assembly)를 일체형으로 구성하여 전류 경로를 최소화하고 임피던스와 인덕턴스를 낮춤으로써 대전력을 고속으로 제어하기 용이하도록 한 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 캐패시터들을 PCB 기판에 실장할 때 전류 경로를 짧게 하여 캐패시터의 효과가 크게 발휘되도록 한 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 다수 개의 반도체 칩을 병렬 연결하여 용량을 높이며, 다수의 반도체 칩을 병렬 연결한 회로에서 고속 스위칭 속도를 높이기 위해 Gate 단자와 Source 단자가 동일한 라인 임피던스를 갖도록 구성한 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 고속의 스위칭 속도를 요구하는 회로에서 스위칭 소자인 반도체 칩의 온/오프를 제어하는 게이트 드라이브 IC의 출력 단자와 반도체 칩의 게이트 단자 간의 임피던스를 낮출 수 있도록 한 파워모듈을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 파워모듈은 하부 세라믹기판과, 하부 세라믹기판의 상부에 배치되는 상부 세라믹기판과, 상부 세라믹기판의 상부에 이격되게 배치되는 PCB 기판과, 상부 세라믹기판의 하면에 실장되며 상호 이격되고 병렬 배치되는 다수의 반도체 칩과, 다수의 반도체 칩들 사이의 위치에 대응하도록 PCB 기판의 상면에 실장되는 다수의 캐패시터를 포함하고, 하부 세라믹기판, 상부 세라믹기판 및 PCB 기판을 일체화하여 패키지화하는 하우징을 더 포함한다.
상부 세라믹기판에 형성되는 다수의 제1 쓰루홀과, PCB 기판에 형성되며 상기 상부 세라믹기판의 제1 쓰루홀과 연통되는 위치에 형성되는 다수의 제2 쓰루홀과, 제1 쓰루홀과 제2 쓰루홀에 끼워져 다수의 반도체 칩을 실장한 전극 패턴과 다수의 캐패시터를 실장한 전극 패턴을 수직으로 연결하는 연결핀을 포함한다.
상부 세라믹기판은 제1 전극 패턴, 제2 전극 패턴 및 제3 전극 패턴을 포함하고, 제1 쓰루홀은 상기 제1 전극 패턴과 상기 제3 전극 패턴에 각각 일렬로 형성된다.
상부 세라믹기판은 제1 전극 패턴, 제2 전극 패턴 및 제3 전극 패턴을 포함한다. 다수의 반도체 칩은 제1 전극 패턴과 상기 제2 전극 패턴을 연결하도록 배치되며 하이 사이드(high side) 회로를 구성하는 제1 반도체 칩 및 제2 반도체 칩과, 제2 전극 패턴과 상기 제3 전극 패턴을 연결하도록 배치되며 로우 사이드(low side) 회로를 구성하는 제3 반도체 칩 및 제4 반도체 칩을 포함한다.
하이 사이드(high side) 회로의 Drain 부분과 로우 사이드(low side) 회로의 Source 부분을 PCB 기판에서 다수의 캐패시터를 실장하는 전극 패턴과 연결핀으로 연결한다.
상부 세라믹기판에 형성된 Gate 단자와, PCB 기판에 실장되는 게이트 드라이브 IC와, Gate 단자와 PCB 기판에 각각 형성되며 Gate 단자와 게이트 드라이브 IC를 연결하기 위한 연결핀이 끼워지는 제3 쓰루홀 및 제4 쓰루홀을 포함한다.
게이트 드라이브 IC는 반도체 칩을 스위칭하는 신호를 출력하는 하이 사이드 게이트 드라이브 IC(High Side Gate Drive IC)와 로우 사이드 게이트 드라이브 IC(Low Side Gate Drive IC)를 포함한다.
상부 세라믹기판에 형성된 Source 단자와, PCB 기판에 실장되는 게이트 드라이브 IC와, Source 단자와 PCB 기판에 각각 형성되며 Source 단자와 게이트 드라이브 IC를 연결하기 위한 연결핀이 끼워지는 제5 쓰루홀 및 제6 쓰루홀을 포함한다.
상부 세라믹기판에 형성되며 온도센서의 단자와 연결된 제7 쓰루홀과, 제7 쓰루홀과 대응되게 PCB 기판에 형성되며 구동소자를 실장하는 전극 패턴과 연결되는 제8 쓰루홀을 포함한다.
제1 반도체 칩과 제2 반도체 칩의 사이에 배치되며 제1 반도체 칩과 제2 반도체 칩에 동일한 패턴 길이로 연결되는 Gate 단자와, 제1 반도체 칩과 제2 반도체 칩의 사이에 배치되며 제1 반도체 칩과 제2 반도체 칩에 동일한 패턴 길이로 연결되는 Source 단자와, 제3 반도체 칩과 제4 반도체 칩의 사이에 배치되며 제3 반도체 칩과 제4 반도체 칩에 동일한 패턴 길이로 연결되는 Gate 단자와, 제3 반도체 칩과 제4 반도체 칩의 사이에 배치되며 제3 반도체 칩과 제4 반도체 칩에 동일한 패턴 길이로 연결되는 Source 단자를 포함한다.
Gate 단자와 Source 단자는 이격 배치된다.
Gate 단자와 Source 단자는 중앙에 연결핀이 끼워지는 쓰루홀을 포함한다.
반도체 칩은 GaN 칩을 포함한다.
하부 세라믹기판과 상부 세라믹기판은 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 하나이다.
다른 실시예의 파워모듈은 복수의 절연층 사이에 내부 전극 패턴이 형성되고 최상층에 상부 전극 패턴이 형성된 다층 구조의 PCB 기판과, PCB 기판을 관통하는 쓰루홀과, 쓰루홀에 배치되고 상부 전극 패턴과 연결된 연결핀과, 상부 전극 패턴을 내부 전극 패턴을 통해 쓰루홀과 연결하는 우회회로를 포함한다.
우회회로는 쓰루홀의 내벽면에 형성된 전도층과, 전도층에 연결되는 내부 전극 패턴과, 내부 전극 패턴과 상부 전극 패턴을 연결하도록 형성된 비아홀에 충진되어, 내부 전극 패턴과 상부 전극 패턴을 연결하는 연결층을 포함한다.
내부 전극 패턴은 다수 개이고 전도층에 병렬 연결된다.
비아홀은 쓰루홀과 이격된 위치에 형성된다.
PCB 기판은 FR4 기판일 수 있다.
PCB 기판은 최하층이 절연층일 수 있다.
본 발명은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 고속 스위칭에 최적화되어 효율 및 성능을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 하부 세라믹기판과 상부 세라믹기판과 PCB 기판을 3층 일체형 구조로 제작하여 전류 경로를 최소화하고 임피던스와 인덕턴스를 낮추므로 대전력을 고속으로 제어하기 용이하므로 파워모듈의 효율 및 성능을 향상시키는 효과가 있다.
또한, 본 발명은 캐패시터들을 PCB 기판에 실장할 때 반도체 칩들 사이의 위치에 대응하도록 배치하고, 반도체 칩과 캐패시터가 연결되는 전류 경로를 짧게 하여 회로 안정화 효과가 크고, 특히 GaN 칩을 사용하는 고속 스위칭 회로에서 회로 안정화 효과를 크게 할 수 있다.
또한, 본 발명은 다수 개의 반도체 칩을 병렬 연결하여 용량을 높일 수 있고, 다수의 반도체 칩을 병렬 연결한 회로에서 Gate 단자와 Source 단자를 반도체 칩에 동일한 패턴 길이로 연결하므로 고속의 스위칭 속도를 요구하는 대전력 스위칭 회로의 효율 및 성능을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 PCB 기판에 상부 전극 패턴과 내부 전극 패턴을 연결하는 비아홀을 형성하여, 상부 전극 패턴과 내부 전극 패턴이 연결되고 내부 전극 패턴이 쓰루홀과 서로 연결되도록 함으로써 전극 패턴의 길이는 최대한으로 짧게하면서도 전극 패턴의 면적을 넓혀 임피던스를 낮출 수 있다. 이는 스위칭 신호가 GaN 칩에 도달하는 속도를 높임으로써 고속 스위칭이 가능하게 하는 효과가 있다.
또한, 본 발명은 최하층이 절연층인 다층 구조의 PCB 기판을 적용하므로 세라믹기판과의 거리를 최소화하면서 절연 성능을 구현할 수 있다. PCB 기판과 세라믹기판 간의 거리가 최소화되면 게이트 드라이브 IC의 출력 단자와 반도체 칩의 게이트 단자를 최단거리로 연결하여 출력 손실을 제거하고 고속 스위칭이 가능하게 하는 효과가 있다.
도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이다.
도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.
도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.
도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.
도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.
도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.
도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이다.
도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.
도 9는 본 발명의 실시예에 의한 PCB 기판의 평면도이다.
도 10은 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.
도 11은 본 발명의 실시예에 따른 반도체 칩 및 PCB 기판에 실장되는 캐패시터의 위치를 설명하기 위한 도면이다.
도 12에는 본 발명의 실시예에 의한 파워모듈의 회로도가 도시되어 있다.
도 13은 본 발명의 실시예에 의한 파워모듈의 구조를 설명하기 위한 구성도이다.
도 14는 본 발명의 다른 실시예로, PCB 기판에 비아홀을 추가하여 우회회로를 형성한 구성을 설명하기 위한 도면이다.
*부호의 설명*
10: 파워모듈 100: 하우징
101: 안내리브 102: 걸림턱
103: 체결공 104: 지지공
200: 하부 세라믹기판 201: 세라믹기재
202,203: 금속층 210: NTC 온도센서
220: 절연 스페이서 230: 인터커넥션 스페이서
300: 상부 세라믹기판 301: 세라믹기재
302,302: 금속층 310: 커팅부(주입홀)
320: 쓰루홀 330: 비아홀
350: 벤트홀 400: PCB 기판
401,402: 안내홈 410: 캐패시터
420: 쓰루홀 500: 방열판
501: 연통공 610: 제1 단자
620: 제2 단자 630: 지지볼트
700: 버스바 G: 반도체 칩(GaN 칩)
800: 연결핀 S: 실리콘액
P1: 내부 전극 패턴 P2: 상부 전극 패턴
P3: 전도층 P4: 연결층
h: 비아홀
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이고, 도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.
도 1 및 도 2에 도시된 바에 의하면, 본 발명의 실시예에 따른 파워모듈(10)은 하우징(100)에 파워모듈을 이루는 각종 구성품을 수용하여 형성한 패키지 형태의 전자부품이다. 파워모듈(10)은 하우징(100) 안에 기판 및 소자를 배치하여 보호하는 형태로 형성된다.
파워모듈(10)은 다수의 기판 및 다수의 반도체 칩을 포함할 수 있다. 실시예에 따른 파워모듈(10)은 하우징(100), 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400) 및 방열판(500)을 포함한다.
하우징(100)은 중앙에 상하로 개구되는 빈 공간이 형성되며 양측에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300) 및 PCB 기판(400)이 상하 일정 간격을 두고 순차적으로 적층되며, 양측의 제1 단자(610)와 제2 단자(620)에 외부 단자를 연결하기 위한 지지볼트(630)가 체결된다. 제1 단자(610)와 제2 단자(620)는 전원의 입출력단으로 사용된다.
도 2에 도시된 바에 의하면, 파워모듈(10)은 하우징(100)의 중앙의 빈 공간에 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)이 순차적으로 수용된다. 구체적으로, 하우징(100)의 하면에 방열판(500)이 배치되고, 방열판(500)의 상면에 하부 세라믹기판(200)이 부착되고, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 일정 간격을 두고 배치되며, 상부 세라믹기판(300)의 상부에 PCB 기판(400)이 일정 간격을 두고 배치된다.
하우징(100)에 PCB 기판(400)이 배치된 상태는 PCB 기판(400)의 가장자리에 요입되게 형성된 안내홈(401,402)과 안내홈(401,402)에 대응되게 하우징(100)에 형성된 안내리브(101) 및 걸림턱(102)에 의해 고정될 수 있다. 실시예에 따른 PCB 기판(400)은 가장자리를 둘러 다수 개의 안내홈(401,402)이 형성되고, 이들 중 일부의 안내홈(401)은 하우징(100)의 내측면에 형성된 안내리브(101)가 안내되고 이들 중 나머지 일부의 안내홈(402)은 하우징(100)의 내측면에 형성된 걸림턱(102)이 통과되어 걸어진다.
또는, 하우징(100)의 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300)이 수용되고, 그 상면에 PCB 기판(400)이 배치된 상태는 체결볼트(미도시)로 고정될 수도 있다. 그러나, 하우징(100)에 PCB 기판(400)을 안내홈과 걸림턱 구조로 고정하는 것이 체결볼트로 고정하는 경우 대비 조립 시간을 줄이고 조립 공정이 간편하다.
하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 체결공(103)과 연통공(501)을 관통하여 고정볼트(150)가 체결되고, 체결공(103)과 연통공(501)을 관통한 고정볼트(150)의 단부는 방열판(500)의 하면에 배치될 고정지그의 고정공에 체결될 수 있다.
제1 단자(610)와 제2 단자(620)에 버스바(700)가 연결된다. 버스바(700)는 제1 단자(610)와 제2 단자(620)를 상부 세라믹기판(300)과 연결한다. 버스바(700)는 3개가 구비된다. 버스바(700) 중 하나는 제1 단자(610) 중 +단자를 상부 세라믹기판(300)의 제1 전극 패턴(a)과 연결하고, 다른 하나는 제1 단자(610) 중 -단자를 제3 전극 패턴(c)과 연결하며, 나머지 하나는 제2 단자(620)를 제2 전극 패턴(b)과 연결한다. 제1 전극 패턴(a), 제2 전극 패턴(b) 및 제3 전극 패턴(c)은 후술할 도 7 및 도 10을 참조한다.
도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.
도 3에 도시된 바에 의하면, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 복층 구조이며, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 반도체 칩(G)이 위치된다. 반도체 칩(G)은 GaN(Gallium Nitride) 칩, MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), JFET(Junction Field Effect Transistor), HEMT(High Electric Mobility Transistor) 중 어느 하나일 수 있으나, 바람직하게는 반도체 칩(G)은 GaN 칩을 사용한다. GaN(Gallium Nitride) 칩(G)은 대전력(300A) 스위치 및 고속(~1MHz) 스위치로 기능하는 반도체 칩이다. GaN 칩은 기존의 실리콘 기반 반도체 칩보다 열에 강하면서 칩의 크기도 줄일 수 있는 장점이 있다.
하부 세라믹기판(200)과 상부 세라믹기판(300)은 반도체 칩(G)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹기재와 세라믹기재의 적어도 일면에 브레이징 접합된 금속층을 포함하는 세라믹기판으로 형성된다.
세라믹기재는 알루미나(Al2O3), AlN, SiN, Si3N4 중 어느 하나인 것을 일 예로 할 수 있다. 금속층은 세라믹기재 상에 브레이징 접합된 금속박으로 반도체 칩(G)을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 각각 형성된다. 예컨데, 금속층은 반도체 칩 또는 주변 부품이 실장될 영역에 전극 패턴으로 형성된다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 금속박은 세라믹기재 상에 780℃~1100℃로 소성되어 세라믹기재와 브레이징 접합된 것을 일 예로 한다. 이러한 세라믹기판을 AMB 기판이라 한다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC 기판, TPC 기판, DBA 기판을 적용할 수도 있다. 그러나 내구성 및 방열 효율면에서 AMB 기판이 가장 적합하다. 상기한 이유로, 하부 세라믹기판(200)과 상부 세라믹기판(300)은 AMB 기판임을 일 예로 한다.
PCB 기판(400)은 상부 세라믹기판(300)의 상부에 배치된다. 즉, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)과 PCB 기판(400)의 3층 구조로 구성된다. 고전력용 제어를 위한 반도체 칩(G)을 상부 세라믹기판(200)과 하부 세라믹기판(300)의 사이에 배치하여 방열 효율을 높이고, 저전력용 제어를 위한 PCB 기판(400)을 최상부에 배치하여 반도체 칩(G)에서 발생하는 열로 인한 PCB 기판(400)의 손상을 방지한다. 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)은 핀으로 연결 또는 고정될 수 있다.
방열판(500)은 하부 세라믹기판(200)의 하부에 배치된다. 방열판(500)은 반도체 칩(G)에서 발생하는 열의 방열을 위한 것이다. 방열판(500)은 소정의 두께를 가지는 사각 플레이트 형상으로 형성된다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 또는 알루미늄 재질로 형성될 수 있다.
이하에서는 본 발명의 파워모듈의 각 구성별 특징을 더욱 상세하게 설명하기로 한다. 파워모듈의 각 구성별 특징을 설명하는 도면에서는 각 구성별 특징을 강조하기 위해 도면을 확대하거나 과장하여 표현한 부분이 있으므로 도 1에 도시된 기본 도면과 일부 일치하지 않는 부분이 있을 수 있다.
도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.
도 4에 도시된 바에 의하면, 하우징(100)은 중앙에 빈 공간이 형성되며, 양단에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 양단에 제1 단자(610)와 제2 단자(620)가 일체로 고정되게 인서트 사출 방식으로 형성될 수 있다.
기존의 파워모듈은 이격된 회로를 연결하기 위해 하우징에 연결핀을 인서트 사출하여 적용하고 있으나, 본 실시예는 하우징(100)의 제조시 연결핀을 제외하여 제조한 형상을 갖는다. 이는 하우징(100)의 내부에 연결핀이 위치하지 않음으로써 형상을 단순화하여 파워모듈의 비틀림 모멘트에 유연성을 향상시킨다.
하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 제1 단자(610)와 제2 단자(620)에는 지지공(104)이 형성된다. 지지공(104)에는 제1 단자(610) 및 제2 단자(620)를 모터 등의 외부 단자와 연결하기 위한 지지볼트(630)가 체결된다(도 10 참조).
하우징(100)은 단열 재질로 형성된다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 상부의 PCB 기판(400)에 전달되지 않도록 단열 재질로 형성될 수 있다.
또는 하우징(100)은 방열 플라스틱 재질을 적용할 수 있다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 외부로 방열될 수 있도록 방열 플라스틱 재질을 적용할 수 있다. 일 예로, 하우징(100)은 엔지니어링 플라스틱으로 형성될 수 있다. 엔지니어링 플라스틱은 높은 내열성과 뛰어난 강도, 내약품성, 내마모성을 가지며 150℃ 이상에서 장시간 사용 가능하다. 엔지니어링 플라스틱은 폴리아미드, 폴리카보네이트, 폴리에스테르, 변성 폴리페닐렌옥사이드 중 하나의 재료로 된 것일 수 있다.
반도체 칩(G)은 스위치로서 반복 동작을 하는데 그로 인해 하우징(100)은 고온과 온도변화에 스트레스를 받게 되나, 엔지니어링 플라스틱은 고온 안정성이 우수하므로 일반 플라스틱에 비해 고온과 온도변화에 상대적으로 안정적이고 방열 특성도 우수하다.
실시예는 엔지니어링 플라스틱 소재에 알루미늄 또는 구리로 된 단자를 인서트사출 적용하여 하우징(100)을 제조한 것일 수 있다. 엔지니어링 플라스틱 소재로 된 하우징(100)은 열을 전파시켜 외부로 방열시킨다. 하우징(100)은 수지에 고열 전도율 필러를 충전함으로써 일반 엔지니어링 플라스틱 소재보다 열전도성을 더 높일 수 있고 알루미늄에 비해 경량인 고방열 엔지니어링 플라스틱으로 될 수 있다.
또는, 하우징(100)은 엔지니어링 플라스틱 또는 고강도 플라스틱 소재의 내외부에 그래핀 방열코팅재를 도포하여 방열 특성을 가지도록 한 것일 수 있다.
도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.
도 3 및 도 5에 도시된 바에 의하면, 하부 세라믹기판(200)은 방열판(500)의 상면에 부착된다. 구체적으로, 하부 세라믹기판(200)은 반도체 칩(G)과 방열판(500)의 사이에 배치된다. 하부 세라믹기판(200)은 반도체 칩(G)에서 발생하는 열을 방열판(500)으로 전달하고, 반도체 칩(G)과 방열판(500)의 사이를 절연하여 쇼트를 방지하는 역할을 한다.
하부 세라믹기판(200)은 방열판(500)의 상면에 솔더링 접합될 수 있다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 재질로 형성될 수 있다. 솔더링 접합을 위한 솔더는 SnAg, SnAgCu 등이 사용될 수 있다.
도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.
도 5 및 도 6에 도시된 바에 의하면, 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상하면에 브레이징 접합된 금속층(202,203)을 포함한다. 하부 세라믹기판(200)은 세라믹기재(201)의 두께가 0.68t이고, 세라믹기재(201)의 상면과 하면에 형성한 금속층(202,203)의 두께가 0.8t인 것을 일 예로 할 수 있다.
하부 세라믹기판(200)의 상면(200a)의 금속층(202)은 구동소자를 실장하는 전극 패턴일 수 있다. 하부 세라믹기판(200)에 실장되는 구동소자는 NTC 온도센서(210)일 수 있다. NTC 온도센서(210)는 하부 세라믹기판(200)의 상면에 실장된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 하부 세라믹기판(200)의 하면(200b)의 금속층(203)은 방열판(500)에 열전달을 용이하게 하기 위해 하부 세라믹기판(200)의 하면 전체에 형성될 수 있다.
하부 세라믹기판(200)에 절연 스페이서(220)가 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상면에 접합되며 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정한다.
절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정하여 상부 세라믹기판(300)의 하면에 실장된 반도체 칩(G)에서 발생하는 열의 방열 효율을 높이고, 반도체 칩(G) 간의 간섭을 방지하여 쇼트와 같은 전기적 충격을 방지한다.
절연 스페이서(220)는 하부 세라믹기판(200)의 상면 가장자리를 둘러 소정 간격을 두고 다수 개가 접합된다. 절연 스페이서(220) 간의 간격은 방열 효율을 높이는 공간으로 활용된다. 도면상 절연 스페이서(220)는 하부 세라믹기판(200)을 기준으로 할 때 가장자리를 둘러 배치되며, 일 예로 8개가 일정 간격을 두고 배치된다.
절연 스페이서(220)는 하부 세라믹기판(200)에 일체로 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)을 배치할 때 얼라인을 확인하는 용도로 적용될 수도 있다. 하부 세라믹기판(200)에 절연 스페이서(220)가 접합된 상태에서 그 상부에 반도체 칩(G)이 실장된 상부 세라믹기판(300)을 배치할 때, 절연 스페이서(220)가 상부 세라믹기판(300)의 얼라인을 확인하는 용도로 적용될 수 있다. 또한, 절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)을 지지하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 휨을 방지하는데 기여한다.
절연 스페이서(220)는 하부 세라믹기판(200)에 실장된 칩과 상부 세라믹기판(300)에 실장된 칩 및 부품 간의 절연을 위해 세라믹 소재로 형성될 수 있다. 일 예로, 절연 스페이서는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성될 수 있다. Al2O3, ZTA, Si3N4, AlN는 기계적 강도, 내열성이 우수한 절연성 재료이다.
절연 스페이서(220)는 하부 세라믹기판(200)에 브레이징 접합된다. 절연 스페이서(220)를 하부 세라믹기판(200)에 솔더링 접합하면 솔더링 또는 가압 소성시 열적 기계적 충격으로 인해 기판이 파손될 수 있으므로 브레이징 접합한다. 브레이징 접합은 AgCu층과 Ti층을 포함한 브레이징 접합층을 이용할 수 있다. 브레이징을 위한 열처리는 780℃~900℃에서 수행할 수 있다. 브레이징 후, 절연 스페이서(220)는 하부 세라믹기판(200)의 금속층(202)과 일체로 형성된다. 브레이징 접합층의 두께는 0.005mm~0.08mm로 절연 스페이서의 높이에 영향을 미치치 않을 만큼 얇고 접합 강도는 높다.
하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 인터커넥션 스페이서(230)가 설치된다. 인터커넥션 스페이서(230)는 상하 복층 구조의 기판에서 연결핀을 대신하여 전극 패턴 간 전기적 연결을 수행할 수 있다. 인터커넥션 스페이서(230)는 전기적 로스(loss) 및 쇼트(shot)를 방지하면서 기판 간을 직접 연결하고 접합 강도를 높이며 전기적 특성도 개선할 수 있다. 인터커넥션 스페이서(230)는 일단이 브레이징 접합 방식으로 하부 세라믹기판(200)의 전극 패턴에 접합될 수 있다. 또한, 인터커넥션 스페이서(230)는 반대되는 타단이 브레이징 접합 방식 또는 솔더링 접합 방식으로 상부 세라믹기판(300)의 전극 패턴에 접합될 수 있다. 인터커넥션 스페이서(230)는 Cu 또는 Cu+CuMo 합금일 수 있다.
도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이고, 도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.
도 7 및 도 8에 도시된 바에 의하면, 상부 세라믹기판(300)은 하부 세라믹기판(200)의 상부에 배치된다.
상부 세라믹기판(300)은 적층 구조의 중간 기판이다. 상부 세라믹기판(300)은 하면에 반도체 칩(G)을 실장하고, 고속 스위칭을 위한 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로를 구성한다.
상부 세라믹기판(300)은 세라믹기재(301)와 세라믹기재(301)의 상하면에 브레이징 접합된 금속층(302,303)을 포함한다. 상부 세라믹기판(300)은 세라믹기재의 두께가 0.38t이고 세라믹기재의 상면(300a)과 하면(300b)에 전극 패턴의 두께가 0.3t인 것을 일 예로 한다. 세라믹기판은 상면과 하면의 패턴 두께가 동일해야 브레이징시 틀어지지 않는다.
상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴은 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분된다. 상부 세라믹기판(300)의 하면의 금속층(303)이 형성하는 전극 패턴은 상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴과 대응된다. 상부 세라믹기판(300)의 상면의 전극 패턴을 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분한 것은 고속 스위칭을 위해 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로로 분리하기 위함이다.
반도체 칩(G)은 상부 세라믹기판(300)의 하면(300b)에 솔더(Solder), 은 페이스트(Ag Paste) 등의 접착층에 의해 플립칩(flip chip) 형태로 구비된다. 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 구비됨에 따라 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수가 있게 되어, 이에 의해 방열 성능 또한 개선시킬 수 있다.
도 8에 도시된 바와 같이, 반도체 칩(G)은 고속 스위칭을 위해 2개씩 병렬로 연결될 수 있다. 반도체 칩(G)은 2개가 상부 세라믹기판(300)의 전극 패턴 중 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하는 위치에 배치되고, 나머지 2개가 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하는 위치에 병렬로 배치된다. 일 예로 반도체 칩(G) 하나의 용량은 150A이다. 따라서 반도체 칩(G) 2개를 병렬 연결하여 용량이 300A가 되도록 한다. 반도체 칩(G)은 GaN 칩이다.
반도체 칩(G)을 사용하는 파워모듈의 목적은 고속 스위칭에 있다. 고속 스위칭을 위해서는 Gate drive IC 단자에서 반도체 칩(G)의 Gate 단자 간이 매우 짧은 거리로 연결되는 것이 중요하다. 따라서 반도체 칩(G) 간을 병렬로 연결하여 Gate drive IC와 Gate 단자 간 연결 거리를 최소화한다. 또한, 반도체 칩(G)이 고속으로 스위칭하기 위해서는 반도체 칩(G)의 Gate 단자와 Source 단자가 동일한 간격을 유지하는 것이 중요하다. 이를 위해 반도체 칩(G)과 반도체 칩(G)의 사이의 중심에 연결핀이 연결되도록 Gate 단자와 Source 단자를 배치할 수 있다. Gate 단자와 Source 단자가 동일한 간격을 유지하지 않거나 패턴의 길이가 달라지면 문제가 발생한다.
Gate 단자는 낮은 전압을 이용하여 반도체 칩(G)을 온오프(on/off)시키는 단자이다. Gate 단자는 연결핀을 통해 PCB 기판(400)과 연결될 수 있다. Source 단자는 고전류가 들어오고 나가는 단자이다. 반도체 칩(G)은 Drain 단자를 포함하며, Source 단자와 Drain 단자는 N형과 P형으로 구분되어 전류의 방향을 바꿀 수 있다. Source 단자와 Drain 단자는 반도체 칩(G)을 실장하는 전극 패턴인 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)을 통해 전류의 입출력을 담당한다. Source 단자와 Drain 단자는 전원의 입출력을 담당하는 도 1의 제1 단자(610) 및 제2 단자(620)와 연결된다.
도 1 및 도 8을 참조하면, 도 1에 도시된 제1 단자(610)는 +단자와 -단자를 포함하며, 제1 단자(610)에서 +단자로 유입된 전원은 도 8에 도시된 상부 세라믹기판(300)의 제1 전극 패턴(a), 제1 전극 패턴(a)과 제2 전극 패턴(b)의 사이에 배치된 반도체 칩(G) 및 제2 전극 패턴(b)을 통해 제2 단자(620)로 출력된다. 그리고 도 1에 도시된 제2 단자(620)로 유입된 전원은 도 8에 도시된 제2 전극 패턴(b), 제2 전극 패턴(b)과 제3 전극 패턴(c)의 사이에 배치된 반도체 칩(G) 및 제3 전극 패턴(c)을 통해 제1 단자(610)의 -단자로 출력된다. 예컨데, 제1 단자(610)에서 유입되고 반도체 칩(G)을 통과하여 제2 단자(620)로 출력되는 전원을 하이 사이드(High Side), 제2 단자(620)에서 유입되고 반도체 칩(G)을 통과하여 제1 단자(610)로 출력되는 전원을 로우 사이드(Low Side)가 된다.
도 7에 도시된 바에 의하면, 상부 세라믹기판(300)은 NTC 온도센서(210)에 대응하는 부분에 커팅부(310)가 형성될 수 있다. 하부 세라믹기판(200)의 상면에 NTC 온도센서(210)가 장착된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 그런데 NTC 온도센서(210)의 두께가 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격에 비해 두꺼워 NTC 온도센서(210)와 상부 세라믹기판(300)의 간섭이 발생한다. 이를 해결하기 위해 NTC 온도센서(210)와 간섭되는 부분의 상부 세라믹기판(300)을 커팅하여 커팅부(310)를 형성한다.
커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액 또는 에폭시를 주입할 수 있다. 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이를 절연하기 위해 실리콘액 또는 에폭시를 주입해야 한다. 상부 세라믹기판(300)과 하부 세라믹기판(200)에 실리콘액 또는 에폭시를 주입하기 위해 상부 세라믹기판(300)의 한쪽면을 커팅하여 커팅부(310)를 형성할 수 있으며, 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)의 간섭도 방지할 수 있다. 실리콘액 또는 에폭시는 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400) 사이의 공간에 충진할 수 있다.
상부 세라믹기판(300)에 쓰루홀(Through Hole)(320)이 형성된다. 쓰루홀(320)은 상하 복층의 기판 구조에서 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하고, 하부 세라믹기판(200)에 실장된 NTC 온도센서(210)를 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하기 위한 것이다.
쓰루홀(320)은 반도체 칩이 설치되는 위치에 2개씩 8개가 형성되고, NTC 온도센서가 설치되는 위치에 2개가 설치되어 총 10개가 형성될 수 있다. 또한, 쓰루홀(320)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)이 형성된 부분에 다수 개가 형성될 수 있다.
제1 전극 패턴(a)에 형성된 다수 개의 쓰루홀(320)은 상부 세라믹기판(300)의 상면의 제1 전극 패턴(a)으로 유입된 전류가 상부 세라믹기판(300)의 하면에 형성된 제1 전극 패턴(a)으로 이동하고 반도체 칩(G)으로 유입되도록 한다. 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)은 반도체 칩(G)으로 유입된 전류가 상부 세라믹기판(300)의 하면의 제3 전극 패턴(c)을 통해 상부 세라믹기판(300)의 상면의 제3 전극 패턴(c)으로 이동하도록 한다.
쓰루홀(320)의 직경은 0.5mm~5.0mm일 수 있다. 쓰루홀(320)에는 연결핀이 설치되어 PCB 기판의 전극 패턴과 연결되고 이를 통해 PCB 기판(400)에 실장되는 구동소자와 연결될 수 있다. 상하 복층의 기판 구조에서 쓰루홀(320) 및 쓰루홀(320)에 설치되는 연결핀을 통한 전극 패턴 간 연결은 최단 거리 연결을 통해 다양한 출력 손실을 제거하여 파워모듈의 크기에 따른 제약을 개선하는데 기여할 수 있다.
상부 세라믹기판(300)의 전극 패턴에는 복수 개의 비아홀(330)이 형성될 수 있다. 비아홀(330)은 기판 면적 대비 최소 50% 이상 가공될 수 있다. 상술한 비아홀(330)의 면적은 기판 면적 대비 최소 50% 이상 적용되는 예로 들어 설명하였으나, 이에 한정되는 것은 아니며 50% 이하로 가공될 수도 있다.
일 예로 제1 전극 패턴(a)에는 152개의 비아홀이 형성되고 제2 전극 패턴(b)에는 207개의 비아홀이 형성되고 제3 전극 패턴(c)에는 154개의 비아홀이 형성될 수 있다. 각 전극 패턴에 형성되는 복수 개의 비아홀(330)은 대전류 통전 및 대전류 분산을 위한 것이다. 하나의 슬롯 형태로 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 도통시키면 한쪽으로만 고전류가 흘러 쇼트, 과열 등의 문제가 발생할 수 있다.
비아홀(330)에는 전도성 물질이 충진된다. 전도성 물질은 Ag 또는 Ag 합금일 수 있다. Ag 합금은 Ag-Pd 페이스트일 수 있다. 비아홀(330)에 충진된 전도성 물질은 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 전기적으로 연결한다. 비아홀(330)은 레이저 가공하여 형성할 수 있다. 비아홀(330)은 도 8의 확대도에서 확인할 수 있다.
도 9는 본 발명의 실시예에 의한 PCB 기판의 평면도이다.
도 9에 도시된 바에 의하면, PCB 기판(400)은 반도체 칩(G)을 스위칭하거나 NTC 온도센서(도 7의 도면부호 210)가 감지한 정보를 이용하여 GaN 칩(반도체 칩)의 스위칭하기 위한 구동소자가 실장된다. 구동소자는 Gate Drive IC를 포함한다.
PCB 기판(400)은 상면에 캐패시터(410)가 장착된다. 캐패시터(410)는 상부 세라믹기판(300)의 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하도록 배치된 반도체 칩(G)과 상부 세라믹기판(300)의 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하도록 배치된 반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 장착된다.
반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 캐패시터(410)가 장착되면, 연결핀(도 10의 도면부호 800)을 이용하여 반도체 칩(G)과 Drive IC 회로를 최단거리로 연결할 수 있으므로 고속 스위칭에 보다 유리하다. 일 예로, 캐패시터(410)는 용량을 맞추기 위해 10개가 병렬로 연결될 수 있다. 입력단에 디커플링용도로 2.5㎌ 이상을 확보하기 위해서는 고전압의 캐패시터 10개를 연결하여 용량을 확보해야 한다. Gate Drive IC 회로는 High side gate drive IC와 Low side gate drive IC를 포함한다.
도 10은 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.
도 10에 도시된 바에 의하면, 연결핀(800)은 상부 세라믹기판(300)에서 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(Through Hole)(도 7의 도면부호 320)에 끼워진다. 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(도 9의 도면부호 400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 실장하는 게이트(Gate) 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.
또한, 연결핀(800)은 상부 세라믹기판(300)에서 NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진다. NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응되는 위치에 형성된 쓰루홀(420)에 끼워져 NTC 온도센서(210)의 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.
또한, 연결핀(800)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)에 일렬로 형성된 다수 개의 쓰루홀(320)에 끼워진다. 제1 전극 패턴(a)과 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 PCB 기판(400)의 캐패시터(410)와 연결할 수 있다.
연결핀(800)은 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하여 다양한 출력 손실을 제거하고 고속 스위칭이 가능하게 한다.
도 11은 본 발명의 실시예에 따른 반도체 칩 및 PCB 기판에 실장되는 캐패시터의 위치를 설명하기 위한 도면이다.
도 11에 도시된 바에 의하면, 반도체 칩(G)은 상부 세라믹기판(300)의 하면에 실장되며, 상호 이격되고 병렬 배치되는 복수 개로 된다. 캐패시터(410)는 반도체 칩들(G1,G2,G3,G4) 사이의 위치에 대응하도록 PCB 기판(400)의 상면에 실장된다.
상부 세라믹기판(300)과 PCB 기판(400)에 각각 쓰루홀(320,420)이 형성된다. 상부 세라믹기판(300)과 PCB 기판(400)에 각각 형성된 쓰루홀(320,420)은 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 캐패시터(410) 및 구동소자 등과 최단거리로 연결하기 위함이다.
상부 세라믹기판(300)은 제1 전극 패턴(a), 제2 전극 패턴(b) 및 제3 전극 패턴(c)을 포함하고, 반도체 칩(G)은 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하도록 배치되는 제1 반도체 칩(G1) 및 제2 반도체 칩(G2)과, 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하도록 배치되는 제3 반도체 칩(G3) 및 제4 반도체 칩(G4)을 포함한다.
제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하도록 배치되는 제1 반도체 칩(G1) 및 제2 반도체 칩(G2)은 하이 사이드(high side) 회로를 구성하고, 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하도록 배치되는 제3 반도체 칩(G3) 및 제4 반도체 칩(G4)은 로우 사이드(low side) 회로를 구성한다.
하이 사이드(high side) 회로는 제1 단자(610) 중 +단자로 유입된 전원이, 상부 세라믹기판(300)의 제1 전극 패턴(a), 제1 전극 패턴(a)과 제2 전극 패턴(b)의 사이에 배치된 제1 및 제2 반도체 칩(G1,G2)과 제2 전극 패턴(b)을 통해 제2 단자(620)로 출력된다. 로우 사이드(low side) 회로는 제2 단자(620)로 유입된 전원이 제2 전극 패턴(b), 제2 전극 패턴(b)과 제3 전극 패턴(c)의 사이에 배치된 제3 및 제 4반도체 칩(G3,G4)과 제3 전극 패턴(c)을 통해 제1 단자(610)의 -단자로 출력된다.
하이 사이드(high side) 회로의 Drain 부분과 로우 사이드(low side) 회로의 Source 부분은 캐패시터들(410)을 실장한 PCB 기판(400)과 연결핀(도 10의 도면부호 800)으로 연결하여 전류 경로를 짧게 한다. 캐패시터들(410)은 디커플링 캐패시터(Decoupling Capacitor)인 것을 일 예로 하며, 반도체 칩의 회로 안정화를 위하여 사용된다. 구체적으로, 캐패시터들(410)은 반도체 칩(G1,G2,G3,G4)들이 노이즈 성분에 영향을 덜 받고 리플 전압(Ripple Voltage)을 낮게 만들어 회로 안정화를 크게 한다. 그리고 캐패시터들(410)은 PCB 기판(400)에 실장할 때 반도체 칩(G1,G2,G3,G4)과 연결되는 전류 경로를 짧게 하여야 회로 안정화 효과가 크다. 반도체 칩(G1,G2,G3,G4)과 캐패시터들(410)을 연결하는 전류 경로가 긴 경우 캐패시터의 효과가 저하된다.
하이 사이드(high side) 회로의 Drain 부분은 제1 회로 패턴(a)이 되고, 로우 사이드(low side) 회로의 Source 부분은 제3 회로 패턴(c)이 된다. 또한, 제1 전극 패턴(a)은 하이 사이드(high side) 회로의 Drain 부분이 되고, 제2 전극 패턴(b)은 하이 사이드(high side) 회로의 Source 부분 및 로우 사이드(low side) 회로의 Drain 부분이 되며, 제3 전극 패턴(c)은 로우 사이드(low side) 회로의 Source 부분이 된다.
전원은 Drain 부분에서 Source 부분으로 흐른다. 하이 사이드(high side) 회로가 ON 동작될 때 로우 사이드(low side) 회로는 OFF 되고, 로우 사이드(low side) 회로가 ON 동작될 때 하이 사이드(high side) 회로는 OFF 된다.
쓰루홀(320,420)은 상부 세라믹기판(300)의 제1 전극 패턴(a)과 제3 전극 패턴(c)에 각각 일렬로 형성되는 제1 쓰루홀(320a)과, PCB 기판(400)에서 상부 세라믹기판(300)의 제1 쓰루홀(320a)과 연통되는 위치에 형성되는 다수의 제2 쓰루홀(420a)을 포함한다. 제1 쓰루홀(320a)과 제2 쓰루홀(420)에 연결핀(800)이 수직으로 끼워져 반도체 칩(G)을 실장한 제1 전극 패턴(a) 및 제3 전극 패턴(c)을 캐패시터들(410)을 실장한 전극 패턴과 수직으로 연결한다. 제1 쓰루홀(320a)은 제1 전극 패턴(a)과 제3 전극 패턴(c)에 각각 일렬로 형성된다.
쓰루홀(320,420)은 제3 쓰루홀(320b)과 제4 쓰루홀(420b)을 더 포함한다. 제3 쓰루홀(320b)은 상부 세라믹기판(300)에 형성된 Gate 단자의 중앙에 형성된다. 제4 쓰루홀(420b)은 제3 쓰루홀(320b)과 대응되게 PCB 기판(400)에 형성된다. 제3 및 제4 쓰루홀(420b)에는 Gate 단자와 PCB 기판에 실장된 게이트 드라이브 IC를 연결하기 위한 연결핀(800)이 끼워진다.
게이트 드라이브 IC는 반도체 칩을 스위칭하는 신호를 출력하는 하이 사이드 게이트 드라이브 IC(High Side Gate Drive IC)와 로우 사이드 게이트 드라이브 IC(Low Side Gate Drive IC)를 포함한다.
쓰루홀(320,420)은 제5 쓰루홀(320c)과 제6 쓰루홀(420c)을 더 포함한다. 제5 쓰루홀(320c)은 상부 세라믹기판(300)에 형성된 Source 단자의 중앙에 형성된다. 제6 쓰루홀(420c)은 제5 쓰루홀(320c)과 대응되게 PCB 기판(400)에 형성된다. 제5 및 제6 쓰루홀(420c)에는 Source 단자와 PCB 기판에 실장된 게이트 드라이브 IC를 연결하기 위한 연결핀(800)이 끼워진다.
쓰루홀(320,420)은 제7 쓰루홀(320d)과 제8 쓰루홀(420d)을 더 포함한다. 제7 쓰루홀(320d)은 NTC 온도센서(도 7의 도면부호 210)의 단자와 연결된다. 제8 쓰루홀(420d)은 제7 쓰루홀(320d)과 대응되게 PCB 기판(400)에 형성되며 구동소자를 실장하는 전극 패턴과 연결된다.
한편, 하이 사이드(high side) 회로의 Source 부분과 로우 사이드(low side) 회로의 Source 부분에 Gate 단자와 Source 단자가 포함된다. 일 예로, 제1 반도체 칩(G1)과 제2 반도체 칩(G2)의 사이에 Gate 단자와 Source 단자가 배치되고, Gate 단자와 Source 단자는 제1 반도체 칩(G1)과 제2 반도체 칩(G2)에 동일한 패턴 길이로 연결된다.
또한, 제3 반도체 칩(G3)과 제4 반도체 칩(G4)의 사이에 Gate 단자와 Source 단자가 배치되고, Gate 단자와 Source 단자는 제3 반도체 칩(G3)과 제4 반도체 칩(G4)에 동일한 패턴 길이로 연결된다.
하이 사이드(high side) 회로의 Gate 단자와 Source 단자가 제1 반도체 칩(G1)과 제2 반도체 칩(G2)에 동일한 패턴 길이로 연결되고, 로우 사이드(low side) 회로의 Gate 단자와 Source 단자가 제3 반도체 칩(G3)과 제4 반도체 칩(G4)에 대해 동일한 패턴 길이로 연결하여 고속 스위칭에 유리하도록 한다.
4개의 반도체 칩을 상호 이격되게 병렬 배치하여 2개의 반도체 칩은 하이 사이드(high side) 회로를 구성하고 나머지 2개의 반도체 칩은 로우 사이드(low side) 회로를 구성하도록 한다. 그리고, 하이 사이드(high side) 회로와 로우 사이드(low side) 회로를 구성하는 2개의 반도체 칩의 사이에 Gate 단자와 Source 단자를 배치하되 Gate 단자와 Source 단자가 동일한 패턴 길이로 양측 반도체 칩에 연결되도록 배치함으로써 동일한 라인 임피던스 매칭(line Impedance Matching)을 형성하여 고속 스위칭에 유리하도록 한다.
다수의 반도체 칩(스위칭 소자)가 병렬 연결된 회로에서 Gate 단자와 Source 단자를 반도체 칩에 동일한 패턴 길이로 연결하면 동일한 라인 임피던스를 갖게 되고, 반도체 칩이 동시에 온(ON) 또는 오프(OFF)될 수 있다. 만약, 다수의 반도체 칩을 병렬연결한 회로에서 Gate 단자와 Source 단자가 다수의 반도체 칩에 동일한 패턴 길이로 연결되지 않으면 라인 임피던스가 달라지면서 온(ON)/오프(OFF)되는 시간이 달라져 동시에 온/오프를 못하게 되므로 회로 고장을 초래하게 된다.
도 12에는 본 발명의 실시예에 의한 파워모듈의 회로도가 도시되어 있다.
도 12에 도시된 바에 의하면, 하이 사이드(High side) 회로의 Gate 전극에 ON 신호가 출력되고 로우 사이드(Low Side) 회로의 Gate 전극에 OFF 신호가 출력되면, 제1 단자(610)로 유입된 전원이 Drain 전극과 Source 전극을 통과하여 제2 단자(620)로 출력되는 하이 사이드 회로가 구현된다.
반면, 하이 사이드 회로의 Gate 전극에 OFF 신호가 출력되고 로우 사이드(Low Side) 회로의 Gate 전극에 ON 신호가 출력되면, 제2 단자(620)로 유입된 전원이 Drain 전극과 Source 전극을 통과하여 제1 단자(610)로 출력되는 로우 사이드 회로가 구현된다.
이 과정에서 전원은 캐패시터(도 11의 도면부호 410)에 의해 안정적인 전압이 유지된다. 따라서 반도체 칩(G)은 고온에서도 안정적으로 동작하며 고출력 특성을 가져 고효율화가 가능하다.
이하에서는 파워모듈의 구조를 도 13을 참조하여 더 자세히 설명하기로 한다.
도 13은 본 발명의 실시예에 의한 파워모듈의 구조를 설명하기 위한 구성도이다. 도 13의 구성도는 도 3에서 보여지는 실제 파워모듈의 내부 구조를 식별이 용이하도록 주요 부분만 과장하여 도시한 것이다. 따라서 도 3의 실제 측단면도와 도 13의 구성도는 일부 일치하지 않는 부분이 있을 수 있다.
도 13에 도시된 바에 의하면, 파워모듈(10)은 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)의 3층 일체형 구조로 된다.
반도체 칩(G)은 상부 세라믹기판(300)의 하면에 실장되고 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치된다. 고전력용 제어를 위한 반도체 칩(G)은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치하여 방열 효율을 높이고, 저전력용 제어를 위한 PCB 기판(400)은 최상부에 배치하여 반도체 칩(G)에서 발생하는 열로 인한 PCB 기판(400)의 손상을 방지한다.
PCB 기판(400)의 상면에는 반도체 칩(G)을 스위칭하기 위한 구동소자, 전압을 연속적이게 하기 위한 캐패시터(410), 커넥터 등이 실장된다. 구동소자는 Gate Drive IC 회로를 포함하고, Gate Drive IC 회로는 High side gate drive IC와 Low side gate drive IC를 포함한다.
하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)은 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400) 중 적어도 하나에 형성된 쓰루홀에 설치된 연결핀(800)을 통해 전극 패턴들이 연결된다. 쓰루홀은 도 10 및 도 11에서 확인되며, 도 11의 상부 세라믹기판(300)에 형성된 쓰루홀(320)과 PCB 기판(400)에 형성된 쓰루홀(420)을 관통하여 설치된 연결핀(800)이 상부 세라믹기판(300)의 전극 패턴과 PCB 기판(400)의 전극 패턴을 연결한다.
상부 세라믹기판(300)의 쓰루홀(320)과 PCB 기판(400)의 쓰루홀(420)을 관통하여 설치된 연결핀(800)은 상부 세라믹기판(300)의 전극 패턴과 PCB 기판(400)의 전극 패턴을 최단 거리로 연결하여 다양한 출력 손실을 제거하고 임피던스와 인덕턴스를 낮춤으로써 대전력을 고속으로 제어하기 용이하도록 한다.
전압이 일정하다는 가정하에 임피던스가 낮으면 전류의 이동이 용이하므로 전류를 고속으로 제어하기 용이하다. 그리고 인덕턴스가 높으면 저항이 증가하고 열이 증가하므로 고속 스위칭 및 방열을 위해서는 인덕턴스를 낮추는 것이 중요하다. 임피던스와 인덕턴스는 전극 패턴의 연결 거리를 길수록 높아진다.
만약, 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)을 별도로 제작하고 필요에 따라서 조립하여 사용하면, 전극 패턴 간을 최단 거리로 연결하기 어렵고 와이어 등을 이용하여 연결해야 하므로 다양한 출력 손실이 발생하고, 높은 임피던스와 인덕턴스로 인해 전류를 고속으로 제어하기 어려운 한계가 있다.
따라서, 실시예의 파워모듈은 고출력 전력 반도체 칩 모듈과 Drive PCBA(Print Circuit Board Assembly)를 일체형으로 구성하여 전류 경로를 최소화하고 임피던스와 인덕턴스를 낮춘다. 고출력 전력 반도체 칩 모듈은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 고출력 반도체 칩을 배치한 구조의 모듈이고, Drive PCBA는 PCB 기판(400)에 구동소자 및 전극 패턴 등을 포함한 PCB 조립품을 의미한다.
반도체 칩(G)은 GaN 칩이며, 상부 세라믹기판(300)의 하면에 플립칩 형태로 고정한다. 반도체 칩(G)을 상부 세라믹기판(300)에 플립칩 형태로 고정하면 반도체 칩(G)과 Gate drive IC 단자 간의 거리를 최대한 짧게 설계할 수 있어 반도체 칩(G)의 성능을 최대한 발휘하도록 할 수 있다.
하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)을 일체화하여 패키지화하는 하우징(100)을 포함한다. 하우징(100)의 내부에 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)이 일정 간격을 두고 배치된다.
하부 세라믹기판(200)의 하면에 부착된 방열판(500)을 포함한다. 방열판(500)은 하부 세라믹기판(200)의 하면에 솔더링 접합될 수 있다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 가장자리가 하우징(100)의 하면에 부착되고 고정볼트(도 1의 도면부호 150)로 고정될 수 있다.
상부 세라믹기판(300)을 하우징(100)의 양단에 설치된 단자(610,620)와 연결하는 버스바(700)를 포함한다. 버스바(700)는 상부 세라믹기판(300)의 전극 패턴과 연결된다. 버스바(700)는 소정의 면적을 갖는 Cu 리본 형상으로 형성되어 저항을 최대한 낮추어 대전류 이동을 용이하게 한다.
하부 세라믹기판(200)은 AMB(Active Metal Brazing) 기판이고, AMB 기판을 형성하는 세라믹기재(201)의 두께가 0.635mm이고 세라믹기재(201)의 상부와 하부의 금속층(202,203)의 두께가 각각 0.8mm인 것을 일 예로 할 수 있다.
상부 세라믹기판(300)은 AMB(Active Metal Brazing) 기판이고, AMB 기판을 형성하는 세라믹기재(301)의 두께가 0.38mm이고 세라믹기재(301)의 상부와 하부의 금속층(302,303)의 두께가 각각 0.3mm인 것을 일 예로 할 수 있다. 또한 금속층은 동박인 것을 일 예로 한다.
PCB 기판(400)은 다층 구조의 FR4 기판이고, 두께가 0.9mm인 것을 일 예로 할 수 있다. 방열판(500)은 구리 재질로 형성되며 두께가 4mm인 것을 일 예로 할 수 있다.
하부 세라믹기판(200)의 상면에 NTC 온도센서(210)가 장착되고, NTC 온도센서(210)에 대응되는 위치의 상부 세라믹기판(300)에 기판 일부가 잘린 형상의 커팅부(310)가 형성될 수 있다. 반도체 칩(G)이 상부 세라믹기판(300)에 플립칩 형태로 고정됨에 따라 짧아진 상부 세라믹기판(300)과 하부 세라믹기판(200)의 간격으로 인해 NTC 온도센서(210)와 상부 세라믹기판(300)이 간섭될 수 있다. 따라서 상부 세라믹기판(300)에 커팅부(310)를 형성하여 NTC 온도센서(210)와 상부 세라믹기판(300)의 간섭 문제를 해결한다.
파워모듈(10)은 스페이서(도 5의 220,230 참조)를 사용하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격을 유지할 수 있다. 스페이서는 하부 세라믹기판(200)의 상면에 접합되어 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정하고 상부 세라믹기판(300)의 휨을 방지할 수 있다. 스페이서는 절연 스페이서 또는 전도성 스페이서를 선택적으로 적용할 수 있다.
하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간 및 상부 세라믹기판(300)과 PCB 기판(400)의 사이 공간에 반고체상의 절연물질인 실리콘액(S) 또는 에폭시가 채워진다. 실리콘액(S) 또는 에폭시는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 및 상부 세라믹기판(300)과 PCB 기판(400)의 사이를 절연하기 위한 것이다.
상술한 실시예의 파워모듈(10)은 방열판(500)에 하부 세라믹기판(200)을 접합하고, 하부 세라믹기판(200)에 NTC 온도센서(210)를 장착한 다음, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)을 연결핀(800) 및 스페이서(220,230)를 이용하여 이격되게 고정한다. 다음으로, 상부 세라믹기판(300) 및 하부 세라믹기판(200)이 상하 복층 구조로 장착된 방열판(500)을 하우징(100)과 결합한다. 이때, 하우징(100)의 체결공(103)과 방열판(500)의 연통공(501)에 고정볼트(150)를 삽입하여 방열판(500)의 하부에 배치되는 고정지그의 고정공에 고정볼트(150)의 단부를 체결하여 고정할 수 있다. 다음으로, 하우징(100)의 상면 가장자리의 걸림턱(102)에 PCB 기판(400)을 결합시켜 PCB 기판(400)을 하우징(100)에 고정하면 파워모듈(10)의 조립이 완료된다(도 2 참조).
상술한 실시예는 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)을 3층 일체형 구성으로 제작하여 전류 경로를 최소화하고 임피던스와 인덕턴스를 낮춤으로써 대전력을 고속으로 제어하기 용이하도록 할 수 있다.
도 14는 본 발명의 다른 실시예로, PCB 기판에 비아홀을 추가하여 우회회로를 형성한 구성을 설명하기 위한 도면이다.
도 14에 도시된 바에 의하면, 다른 실시예에 의한 PCB 기판(400)은 다층 구조로 된다. PCB 기판(400)은 복수의 절연층(400a) 사이에 내부 전극 패턴(P1)이 형성되고 최상층에 상부 전극 패턴(P2)이 형성된다. 일 예로, PCB 기판(400)은 다층 구조로 된 FR4 기판이다. 상부 전극 패턴(P2)에는 구동소자로서, 게이트 드라이브 IC(K)가 실장된다. 게이트 드라이브 IC(K)는 반도체 칩(G)을 스위칭하는 신호를 출력한다.
내부 전극 패턴(P1)과 상부 전극 패턴(P2)은 구리 등으로 형성한 금속층이다.
PCB 기판(400)은 쓰루홀(420)이 형성된다. 쓰루홀(420)은 PCB 기판(400)을 관통하여 형성되며, PCB 기판(400)에 형성된 쓰루홀(420)은 PCB 기판(400)의 하부에 배치된 상부 세라믹기판(300)에 형성된 쓰루홀(320)과 대응된다. 상부 세라믹기판(300)에 형성된 쓰루홀(320)은 상부 세라믹기판(300)의 하면에 위치하는 반도체 칩(G)의 게이트(Gate) 단자와 연결된다. 게이트 단자는 반도체 칩(G)을 실장한 전극 패턴과 연결된다.
PCB 기판(400)의 쓰루홀(420)과 상부 세라믹기판(300)의 쓰루홀(320)에 연결핀(800)이 배치된다. PCB 기판(400)의 쓰루홀(420)과 상부 세라믹기판(300)의 쓰루홀(320)에 배치된 연결핀(800)은 PCB 기판(400) 상의 상부 전극 패턴(P2)과 상부 세라믹기판(300) 상의 게이트 단자를 수직으로 연결한다.
그에 따라, 게이트 드라이브 IC(K)에서 출력된 스위칭 신호는 상부 전극 패턴(P2)과 연결핀(800)을 통해 게이트 단자에 전달되고, 게이트 단자에서 반도체 칩(G)으로 전달된다. 연결핀(800)은 상부 세라믹기판(300)의 하면에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 게이트 드라이브 IC(K)와 최단거리로 연결하여 다양한 출력 손실을 제거하고 고속 스위칭이 가능하게 한다.
PCB 기판(400)은 상부 전극 패턴(P2)을 내부 전극 패턴(P1)을 통해 쓰루홀(420)과 연결하는 우회회로를 포함한다. 우회회로는 반도체 칩(G)과 게이트 드라이브 IC(K)를 연결하는 회로를 병렬로 다수 개 형성한 것으로, 임피던스(저항)를 낮추어 스위칭 신호가 반도체 칩(G)에 도달하는 속도를 높임으로써 고속 스위칭이 가능하게 한다. 반도체 칩(G)으로 GaN 칩을 사용한 파워모듈의 목적은 고속 스위칭에 있으므로 임피던스를 낮추어 스위칭 신호가 반도체 칩(G)에 도달하는 속도를 높이는 것이 중요하다.
게이트 드라이브 IC(K)의 출력 단자에서 반도체 칩(G)의 게이트 단자 간의 임피던스를 낮추기 위하여 단자 간을 최단거리로 연결하여도 낮은 임피던스를 갖기에는 충분하지 않을 수 있다. 이 경우, 임피던스를 낮추기 위해서 전극 패턴의 면적을 넓게 설계할 수 있다. 그러나 PCB 기판(400)의 크기가 작은 경우 전극 패턴의 면적을 넓게 하기에는 회로 설계에 한계가 있다.
따라서 PCB 기판(400)에 전극 패턴(400b)의 면적을 넓히기 위한 우회회로를 형성한다. 우회회로는 전도층(P3)과 내부 전극 패턴(P1)과 연결층(P4)을 포함한다.
전도층(P3)은 쓰루홀(420)의 내벽면에 형성된다. 전도층(P3)에 내부 전극 패턴(P1)이 연결된다. 내부 전극 패턴(P1)은 다수 개이고 전도층(P3)에 병렬 연결된다. 연결층(P4)은 내부 전극 패턴(P1)과 상부 전극 패턴(P2)을 연결하는 비아홀(h)을 형성하고 이 비아홀(h)에 전도성 물질을 충진하여 형성한다. 연결층(P4)은 내부 전극 패턴(P1)과 상부 전극 패턴(P2)을 연결한다. 비아홀(h)은 쓰루홀(420)과 이격된 위치에 형성된다. 바람직하게는 비아홀(h)은 쓰루홀(420)과 게이트 드라이브 IC(K)의 사이의 위치에서 내부 전극 패턴(P1)과 상부 전극 패턴(P2)을 연결하도록 형성된다.
다수 개의 내부 전극 패턴(P1)을 병렬 연결하는 연결층(P4)과 전도층(P3)은 내부 전극 패턴(P1)을 상부 전극 패턴(P2)과 연결하므로, 전극 패턴의 길이는 최대한으로 짧게하면서도 전극 패턴의 면적을 넓히므로 임피던스를 낮출 수 있고 스위칭 신호가 반도체 칩(G)에 도달하는 속도를 높일 수 있다.
한편, PCB 기판(400)은 최하층이 절연층(400a)으로 된다.
실시예에서 PCB 기판(400)은 최하층에 금속층이 형성되나, 다른 실시예에서는 PCB 기판(400)의 최하층에 금속층을 형성하지 않고 절연층(400a)이 노출되도록 한다.
파워모듈에서 게이트 드라이브 IC(K)의 출력 단자와 반도체 칩(G)의 게이트 단자를 연결하는 길이를 짧게하기 위해서 PCB 기판(400)과 상부 세라믹기판(300) 간의 간격을 최대한 가깝게 설계해야 한다. 그런데, PCB 기판(400)과 상부 세라믹기판(300) 간 간격을 가깝게 하면 절연 파괴 문제가 발생할 수 있다. 따라서 PCB 기판(400)의 최하층에 금속층을 사용하지 않고 최하층에 절연층(400a)이 노출되도록 함으로써 절연 성능을 구현할 수 있다. PCB 기판(400)의 최하층의 절연층(400a)의 두께만큼 PCB 기판(400)과 상부 세라믹기판(300) 간 절연이 더 확보될 수 있다.
다른 실시예에서 절연층(400a)은 3층 구조이고, 내부 전극 패턴(P1)은 2층 구조로 된다.
상술한 본 발명은 PCB 기판(400)에 상부 전극 패턴(P2)과 내부 전극 패턴(P1)을 연결하는 비아홀(h)을 형성하여 상부 전극 패턴(P2)과 내부 전극 패턴(P1)을 연결하고, 쓰루홀(420)의 내벽에 전도층(P3)을 형성하여 내부 전극 패턴(P1)을 쓰루홀(420)에 배치되는 연결핀(800)과 연결한다. 이는 상부 전극 패턴(P2)을 내부 전극 패턴(P1)을 통해 쓰루홀(420)의 연결핀(800)과 연결하는 우회회로를 형성하여 전극 패턴의 길이는 최대한 짧게하면서도 전극 패턴의 면적을 넓혀 임피던스를 낮추므로, 스위칭 신호가 반도체 칩(G)에 도달하는 속도를 높여 고속 스위칭을 가능하게 한다.
또한, 상술한 본 발명은 PCB 기판(400)을 다층 구조로 형성하되 최하층을 절연층(400a)으로 형성하여, PCB 기판(400)과 그 하부에 배치되는 상부 세라믹기판(300)과의 거리를 최소화할 수 있다. 이는 절연 성능을 구현하면서 게이트 드라이브 IC의 출력 단자와 반도체 칩(G)의 게이트 단자를 최단거리로 연결하여 출력 손실을 줄이고 고속 스위칭이 가능하게 한다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 하부 세라믹기판;
    상기 하부 세라믹기판의 상부에 배치되는 상부 세라믹기판;
    상기 상부 세라믹기판의 상부에 이격되게 배치되는 PCB 기판;
    상기 상부 세라믹기판의 하면에 실장되며, 상호 이격되고 병렬 배치되는 다수의 반도체 칩; 및
    상기 다수의 반도체 칩들 사이의 위치에 대응하도록 상기 PCB 기판의 상면에 실장되는 다수의 캐패시터; 및
    상기 하부 세라믹기판, 상기 상부 세라믹기판 및 상기 PCB 기판을 일체화하여 패키지화하는 하우징;
    을 포함하는 파워모듈.
  2. 제1항에 있어서,
    상기 상부 세라믹기판에 형성되는 다수의 제1 쓰루홀;
    상기 PCB 기판에 형성되며 상기 상부 세라믹기판의 제1 쓰루홀과 연통되는 위치에 형성되는 다수의 제2 쓰루홀; 및
    상기 제1 쓰루홀과 상기 제2 쓰루홀에 끼워져 상기 다수의 반도체 칩을 실장한 전극 패턴과 상기 다수의 캐패시터를 실장한 전극 패턴을 수직으로 연결하는 연결핀;
    을 포함하는 파워모듈.
  3. 제2항에 있어서,
    상기 상부 세라믹기판은 제1 전극 패턴, 제2 전극 패턴 및 제3 전극 패턴을 포함하고,
    상기 제1 쓰루홀은 상기 제1 전극 패턴과 상기 제3 전극 패턴에 각각 일렬로 형성되는 파워모듈.
  4. 제1항에 있어서,
    상기 상부 세라믹기판은 제1 전극 패턴, 제2 전극 패턴 및 제3 전극 패턴을 포함하고,
    상기 다수의 반도체 칩은
    상기 제1 전극 패턴과 상기 제2 전극 패턴을 연결하도록 배치되며 하이 사이드(high side) 회로를 구성하는 제1 반도체 칩 및 제2 반도체 칩과,
    상기 제2 전극 패턴과 상기 제3 전극 패턴을 연결하도록 배치되며 로우 사이드(low side) 회로를 구성하는 제3 반도체 칩 및 제4 반도체 칩을 포함하는 파워모듈.
  5. 제4항에 있어서,
    상기 하이 사이드(high side) 회로의 Drain 부분과 상기 로우 사이드(low side) 회로의 Source 부분을 상기 PCB 기판에서 다수의 캐패시터를 실장하는 전극 패턴과 연결핀으로 연결하는 파워모듈.
  6. 제1항에 있어서,
    상기 상부 세라믹기판에 형성된 Gate 단자;
    상기 PCB 기판에 실장되는 게이트 드라이브 IC; 및
    상기 Gate 단자와 상기 PCB 기판에 각각 형성되며, 상기 Gate 단자와 상기 게이트 드라이브 IC를 연결하기 위한 연결핀이 끼워지는 제3 쓰루홀 및 제4 쓰루홀;
    을 포함하는 파워모듈.
  7. 제6항에 있어서,
    상기 게이트 드라이브 IC는
    상기 반도체 칩을 스위칭하는 신호를 출력하는 하이 사이드 게이트 드라이브 IC(High Side Gate Drive IC)와 로우 사이드 게이트 드라이브 IC(Low Side Gate Drive IC)를 포함하는 파워모듈.
  8. 제1항에 있어서,
    상기 상부 세라믹기판에 형성된 Source 단자;
    상기 PCB 기판에 실장되는 게이트 드라이브 IC; 및
    상기 Source 단자와 상기 PCB 기판에 각각 형성되며 상기 Source 단자와 상기 게이트 드라이브 IC를 연결하기 위한 연결핀이 끼워지는 제5 쓰루홀 및 제6 쓰루홀;
    을 포함하는 파워모듈.
  9. 제1항에 있어서,
    상기 상부 세라믹기판에 형성되며 온도센서의 단자와 연결된 제7 쓰루홀; 및
    상기 제7 쓰루홀과 대응되게 상기 PCB 기판에 형성되며 구동소자를 실장하는 전극 패턴과 연결되는 제8 쓰루홀;
    을 포함하는 파워모듈.
  10. 제4항에 있어서,
    상기 제1 반도체 칩과 상기 제2 반도체 칩의 사이에 배치되며 상기 제1 반도체 칩과 상기 제2 반도체 칩에 동일한 패턴 길이로 연결되는 Gate 단자;
    상기 제1 반도체 칩과 상기 제2 반도체 칩의 사이에 배치되며 상기 제1 반도체 칩과 상기 제2 반도체 칩에 동일한 패턴 길이로 연결되는 Source 단자;
    상기 제3 반도체 칩과 상기 제4 반도체 칩의 사이에 배치되며 상기 제3 반도체 칩과 상기 제4 반도체 칩에 동일한 패턴 길이로 연결되는 Gate 단자; 및
    상기 제3 반도체 칩과 상기 제4 반도체 칩의 사이에 배치되며 상기 제3 반도체 칩과 상기 제4 반도체 칩에 동일한 패턴 길이로 연결되는 Source 단자;
    를 포함하는 파워모듈.
  11. 제10항에 있어서,
    상기 Gate 단자와 상기 Source 단자는 이격 배치된 파워모듈.
  12. 제10항에 있어서,
    상기 Gate 단자와 상기 Source 단자는 중앙에 연결핀이 끼워지는 쓰루홀을 포함하는 파워모듈.
  13. 제1항에 있어서,
    상기 반도체 칩은 GaN 칩을 포함하는 파워모듈.
  14. 제1항에 있어서,
    상기 하부 세라믹기판과 상기 상부 세라믹기판은
    AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 하나인 파워모듈.
  15. 복수의 절연층 사이에 내부 전극 패턴이 형성되고 최상층에 상부 전극 패턴이 형성된 다층 구조의 PCB 기판;
    상기 PCB 기판을 관통하는 쓰루홀;
    상기 쓰루홀에 배치되고 상기 상부 전극 패턴과 연결된 연결핀; 및
    상기 상부 전극 패턴을 상기 내부 전극 패턴을 통해 상기 쓰루홀과 연결하는 우회회로;
    를 포함하는 파워모듈.
  16. 제15항에 있어서,
    상기 우회회로는
    상기 쓰루홀의 내벽면에 형성된 전도층;
    상기 전도층에 연결되는 상기 내부 전극 패턴; 및
    상기 내부 전극 패턴과 상기 상부 전극 패턴을 연결하도록 형성된 비아홀에 충진되어, 상기 내부 전극 패턴과 상기 상부 전극 패턴을 연결하는 연결층;
    을 포함하는 파워모듈.
  17. 제16항에 있어서,
    상기 내부 전극 패턴은 다수 개이고 상기 전도층에 병렬 연결된 파워모듈.
  18. 제16항에 있어서,
    상기 비아홀은 상기 쓰루홀과 이격된 위치에 형성된 파워모듈.
  19. 제15항에 있어서,
    상기 PCB 기판은 FR4 기판인 파워모듈.
  20. 제15항에 있어서,
    상기 PCB 기판은 최하층이 절연층인 파워모듈.
PCT/KR2021/006393 2020-05-27 2021-05-24 파워모듈 WO2021241951A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21812870.0A EP4160674A4 (en) 2020-05-27 2021-05-24 POWER MODULE
US17/927,848 US20230217590A1 (en) 2020-05-27 2021-05-24 Power module

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20200063548 2020-05-27
KR10-2020-0063548 2020-05-27
KR20200068013 2020-06-05
KR10-2020-0068013 2020-06-05
KR20200068987 2020-06-08
KR10-2020-0068987 2020-06-08
KR10-2020-0071392 2020-06-12
KR20200071392 2020-06-12

Publications (1)

Publication Number Publication Date
WO2021241951A1 true WO2021241951A1 (ko) 2021-12-02

Family

ID=78745016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/006393 WO2021241951A1 (ko) 2020-05-27 2021-05-24 파워모듈

Country Status (4)

Country Link
US (1) US20230217590A1 (ko)
EP (1) EP4160674A4 (ko)
KR (1) KR20210146809A (ko)
WO (1) WO2021241951A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869760B1 (en) 2022-07-27 2024-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic device assemblies having an electrically insulating layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005542A (ja) * 2011-06-14 2013-01-07 Sumitomo Heavy Ind Ltd 電力変換装置および電力変換モジュール
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
JP6288301B2 (ja) * 2014-11-28 2018-03-14 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP6464787B2 (ja) * 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US20200113058A1 (en) * 2018-10-09 2020-04-09 Delta Electronics, Inc. Power module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP5971263B2 (ja) * 2012-02-09 2016-08-17 富士電機株式会社 半導体装置
KR101836658B1 (ko) 2016-06-29 2018-03-09 현대자동차주식회사 파워 모듈 및 그 제조 방법
DE102017211479A1 (de) * 2017-07-05 2019-01-10 Robert Bosch Gmbh Kontaktsystem mit einem ultraschallverschweißten Schaltungsträger
JP2020068299A (ja) * 2018-10-24 2020-04-30 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005542A (ja) * 2011-06-14 2013-01-07 Sumitomo Heavy Ind Ltd 電力変換装置および電力変換モジュール
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
JP6288301B2 (ja) * 2014-11-28 2018-03-14 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP6464787B2 (ja) * 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US20200113058A1 (en) * 2018-10-09 2020-04-09 Delta Electronics, Inc. Power module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4160674A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869760B1 (en) 2022-07-27 2024-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic device assemblies having an electrically insulating layer

Also Published As

Publication number Publication date
EP4160674A1 (en) 2023-04-05
KR20210146809A (ko) 2021-12-06
US20230217590A1 (en) 2023-07-06
EP4160674A4 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
US20220319975A1 (en) Semiconductor device
WO2022005099A1 (ko) 파워모듈 및 그 제조방법
WO2021112590A2 (ko) 전력반도체 모듈
WO2021241951A1 (ko) 파워모듈
WO2018030664A1 (en) Printed circuit board assembly
WO2022005183A1 (ko) 파워모듈
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2021241950A1 (ko) 파워모듈
WO2022010174A1 (ko) 파워모듈
WO2021230623A1 (ko) 파워모듈
WO2022005133A1 (ko) 파워모듈
WO2021230615A1 (ko) 파워모듈 및 그 제조방법
WO2021230621A1 (ko) 파워모듈
WO2022005134A1 (ko) 파워모듈
WO2021230617A1 (ko) 파워모듈
KR20220013663A (ko) 파워모듈
WO2022005097A1 (ko) 파워모듈 및 이에 포함되는 세라믹기판 제조방법
WO2021230620A1 (ko) 파워모듈
KR20220004437A (ko) 파워모듈
KR20220004440A (ko) 파워모듈
KR20220010180A (ko) 파워모듈
KR20220004442A (ko) 파워모듈
KR20220004445A (ko) 파워모듈
WO2023033425A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
WO2023106848A1 (ko) 양면 냉각 반도체 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21812870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021812870

Country of ref document: EP

Effective date: 20230102