WO2022005183A1 - 파워모듈 - Google Patents

파워모듈 Download PDF

Info

Publication number
WO2022005183A1
WO2022005183A1 PCT/KR2021/008216 KR2021008216W WO2022005183A1 WO 2022005183 A1 WO2022005183 A1 WO 2022005183A1 KR 2021008216 W KR2021008216 W KR 2021008216W WO 2022005183 A1 WO2022005183 A1 WO 2022005183A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
metal sheet
heat sink
layer
power module
Prior art date
Application number
PCT/KR2021/008216
Other languages
English (en)
French (fr)
Inventor
조태호
여인태
빈진혁
박승곤
이지형
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200082287A external-priority patent/KR20220004445A/ko
Priority claimed from KR1020200091339A external-priority patent/KR20220012506A/ko
Priority claimed from KR1020200092879A external-priority patent/KR20220013664A/ko
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Publication of WO2022005183A1 publication Critical patent/WO2022005183A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating

Definitions

  • the present invention relates to a power module, and more particularly, to a power module having improved performance by applying a high output power semiconductor chip.
  • the power module is used to supply high voltage current to drive motors such as hybrid vehicles and electric vehicles.
  • the double-sided cooling power module has a substrate on top and a bottom of a semiconductor chip, respectively, and a heat sink on the outer surface of the substrate.
  • the double-sided cooling power module has an excellent cooling performance compared to a single-sided cooling power module having a heat sink on one side, and thus its use is gradually increasing.
  • Double-sided cooling power modules used in electric vehicles, etc. have power semiconductor chips such as silicon carbide (SiC) and gallium nitride (GaN) mounted between the two substrates. It is important to satisfy both high strength and high heat dissipation characteristics at the same time.
  • SiC silicon carbide
  • GaN gallium nitride
  • An object of the present invention is to provide a power module that has high strength and high heat dissipation characteristics, has excellent bonding characteristics, can reduce a volume by minimizing a current path, and can improve efficiency and performance.
  • Another object of the present invention is to provide a power module capable of minimizing the generation of air bubbles during bonding of a heat sink and a ceramic substrate and improving high-temperature reliability.
  • an object of the present invention is to provide a power module that prevents bending of the heat sink due to thermal expansion by applying a heat sink having a multilayer structure and is advantageous for heat dissipation.
  • an object of the present invention is to provide a power module that can secure thermal properties by applying a heat sink of a multi-layer structure of different materials, and can be applied to light, thin and small products by manufacturing the heat sink with a thin thickness of 0.9 mm or less will be.
  • the power module of the present invention includes a ceramic substrate including a ceramic substrate and a metal layer formed on the upper and lower surfaces of the ceramic substrate, and a heat sink bonded to the lower surface of the ceramic substrate; , and a solder preform layer bonded and disposed between the lower surface of the ceramic substrate and the upper surface of the heat sink.
  • the heat sink and the metal layer may be formed of copper or a copper alloy material.
  • the solder preform layer is formed by disposing a solder preform in a solid state between the lower surface of the ceramic substrate and the upper surface of the heat sink and fusion bonding the solder preform.
  • Solder preforms are coated with a flux.
  • the flux may be a cohesive flux.
  • Flux has a lower melting point than solder preform.
  • the flux is melted and volatilized before the solder preform during melt bonding.
  • Solder preforms are coated with flux on the top and bottom surfaces.
  • the solder preform layer is Sb-based.
  • the solder preform layer has a SnSb composition and does not contain Pb.
  • the power module includes a ceramic substrate and a heat sink having a multi-layer structure that is soldered to the lower surface of the ceramic substrate.
  • the heat sink includes a first metal sheet, a second metal sheet brazed to the upper surface of the first metal sheet, and a third metal sheet brazed to a lower surface of the first metal sheet.
  • the second metal sheet and the third metal sheet are made of the same metal material, and the first metal sheet is made of a different metal material from the second metal sheet and the third metal sheet.
  • the coefficient of thermal expansion of the first metal sheet is smaller than that of the second metal sheet and the third metal sheet.
  • the first to third metal sheets may be formed of one of Cu, CuMo, and CuW.
  • the first metal sheet may be CuMo, and the second metal sheet and the third metal sheet may be Cu.
  • the second metal sheet and the third metal sheet are brazed to the upper and lower surfaces of the first metal sheet through a brazing filler layer.
  • the brazing filler layer may be formed of at least one of Ti, Ag, Cu, and AgCu.
  • the second metal sheet and the third metal sheet may be metal layers formed by immersing and coating the first metal sheet in a molten metal and then rolling.
  • the thickness of the heat sink may be 0.1mm to 0.9mm.
  • the power module of the present invention has high strength and high heat dissipation characteristics, has excellent bonding characteristics, can reduce a volume by minimizing a current path, and is optimized for high-speed switching to improve efficiency and performance.
  • the present invention uses a solid solder preform coated with flux when bonding a heat sink and a ceramic substrate, it is possible to minimize entrapment of volatile materials to prevent bubble formation, and to minimize a decrease in thermal conductivity due to bubble generation There is an effect that can be done.
  • the present invention uses Sb-based solder as a solder preform, it is possible to maintain heat dissipation characteristics in a power module in which repeated temperature rise and cooling is performed, and to improve high-temperature reliability.
  • the present invention forms a heat sink by laminating dissimilar metal sheets in multiple layers and brazing to form a heat sink, it is possible to prevent warpage at high temperatures by lowering the coefficient of thermal expansion, and has excellent thermal conductivity to satisfy the high heat dissipation conditions required by the power module. can have an effect.
  • the heat sink of the present invention lowers the coefficient of thermal expansion through bonding of a multi-layer structure of different materials, it is possible to prevent warpage during soldering bonding with the ceramic substrate, and has excellent thermal conductivity to satisfy the high heat dissipation condition required by the power module.
  • the brazing bonding technique using the plating rolling method it is possible to firmly bond different materials, so it is possible to manufacture a heat sink with a thickness of 0.9 mm or less, and it has the effect that it can be applied to light, thin and short products.
  • FIG. 1 is a perspective view of a power module according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of a power module according to an embodiment of the present invention.
  • FIG 3 is a side cross-sectional view of a power module according to an embodiment of the present invention.
  • FIG. 4 is a perspective view showing a housing according to an embodiment of the present invention.
  • FIG. 5 is a perspective view showing a lower ceramic substrate according to an embodiment of the present invention.
  • FIG. 6 is a view showing an upper surface and a lower surface of a lower ceramic substrate according to an embodiment of the present invention.
  • FIG. 7 is a perspective view showing an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 8 is a view showing an upper surface and a lower surface of an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 9 is a perspective view illustrating a state in which a connection pin is coupled to an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 10 is a plan view of a PCB substrate according to an embodiment of the present invention.
  • FIG. 11 is a cross-sectional view illustrating a state in which a lower ceramic substrate is bonded to a heat sink according to another embodiment of the present invention.
  • FIG. 12 is a cross-sectional view showing a state in which a solder preform is applied when bonding a lower ceramic substrate to a heat sink according to another embodiment of the present invention.
  • FIG. 13 is a plan view of the solder preform of FIG. 12 .
  • FIG. 14 is a cross-sectional view illustrating a state in which a heat sink is assembled to a housing according to another embodiment of the present invention.
  • FIG. 15 is a cross-sectional view illustrating a state in which a lower ceramic substrate 200 is bonded to a heat sink according to another embodiment of the present invention.
  • 16 is a cross-sectional view showing a heat sink and a brazing filler layer having a three-layer stacked structure according to another embodiment of the present invention.
  • FIG. 17 is a cross-sectional view illustrating a heat sink having a five-layer stacked structure as a modified example of FIG. 16 .
  • FIG. 18 is a cross-sectional view illustrating a state in which a heat sink is assembled to a housing according to another embodiment of the present invention.
  • FIG. 19 is a cross-sectional view illustrating a state in which a lower ceramic substrate is bonded to a heat sink according to another embodiment of the present invention.
  • 20 is a view for explaining a method of manufacturing a heat sink in a power module according to another embodiment of the present invention.
  • solder preform layer 550a solder preform
  • solder layer 610 first terminal
  • bus bar G semiconductor chip (GaN chip)
  • FIG. 1 is a perspective view of a power module according to an embodiment of the present invention
  • FIG. 2 is an exploded perspective view of a power module according to an embodiment of the present invention.
  • the power module 10 is an electronic component in the form of a package formed by accommodating various components constituting the power module in a housing 100 .
  • the power module 10 is formed in such a way that a substrate and elements are disposed in the housing 100 to protect it.
  • the power module 10 may include a plurality of substrates and a plurality of semiconductor chips.
  • the power module 10 according to the embodiment includes a housing 100 , a lower ceramic substrate 200 , an upper ceramic substrate 300 , a PCB substrate 400 , and a heat sink 500 .
  • the housing 100 has an empty space opened vertically in the center, and the first terminal 610 and the second terminal 620 are positioned on both sides.
  • a heat sink 500, a lower ceramic substrate 200, an upper ceramic substrate 300, and a PCB substrate 400 are sequentially stacked at regular intervals in the top and bottom in an empty space in the center, and the first terminals on both sides
  • a support bolt 630 for connecting an external terminal to the 610 and the second terminal 620 is fastened.
  • the first terminal 610 and the second terminal 620 are used as input/output terminals of power.
  • a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 are sequentially accommodated in an empty space in the center of the housing 100 .
  • the heat sink 500 is disposed on the lower surface of the housing 100
  • the lower ceramic substrate 200 is attached to the upper surface of the heat sink 500
  • the upper ceramic substrate 300 is on the upper side of the lower ceramic substrate 200.
  • the PCB substrate 400 is arranged at a predetermined interval on the upper ceramic substrate 300 .
  • the state in which the PCB substrate 400 is disposed in the housing 100 is the guide grooves 401 and 402 formed to be recessed into the edge of the PCB substrate 400 and the guide ribs 101 formed in the housing 100 to correspond to the guide grooves 401 and 402 .
  • the locking jaw 102 may be fixed.
  • a plurality of guide grooves 401 and 402 are formed around the edge of the PCB substrate 400 according to the embodiment, and some of the guide grooves 401 are guided by the guide rib 101 formed on the inner surface of the housing 100 . and the guide groove 402 of the remaining part of them is hung through the locking protrusion 102 formed on the inner surface of the housing 100 .
  • the heat sink 500, the lower ceramic substrate 200, and the upper ceramic substrate 300 are accommodated in the empty space in the center of the housing 100, and the state in which the PCB substrate 400 is disposed on the upper surface is a fastening bolt ( (not shown) may be fixed.
  • a fastening bolt (not shown)
  • fixing the PCB substrate 400 to the housing 100 with a guide groove and a locking jaw structure reduces assembly time and simplifies the assembly process compared to the case of fixing with a fastening bolt.
  • the housing 100 has fastening holes 103 formed at four corners.
  • the fastening hole 103 communicates with the communication hole 501 formed in the heat sink 500 .
  • the fixing bolt 150 is fastened through the fastening hole 103 and the communication hole 501 , and the end of the fixing bolt 150 passing through the fastening hole 103 and the communication hole 501 is the heat sink 500 . It may be fastened to a fixing hole of a fixing jig to be disposed on the lower surface.
  • the bus bar 700 is connected to the first terminal 610 and the second terminal 620 .
  • the bus bar 700 connects the first terminal 610 and the second terminal 620 to the upper ceramic substrate 300 .
  • Three bus bars 700 are provided.
  • One of the bus bars 700 connects the + terminal of the first terminals 610 with the first electrode pattern a of the upper ceramic substrate 300 , and the other connects the - terminal among the first terminals 610 . It is connected to the three electrode pattern (c), and the other one connects the second terminal 620 to the second electrode pattern (b).
  • the first electrode pattern (a), the second electrode pattern (b), and the third electrode pattern (c) will be described later with reference to FIGS. 7 and 10 .
  • FIG 3 is a side cross-sectional view of a power module according to an embodiment of the present invention.
  • the power module 10 has a multilayer structure of a lower ceramic substrate 200 and an upper ceramic substrate 300 , and a semiconductor chip between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the semiconductor chip (G) is any one of GaN (Gallium Nitride) chip, MOSFET (Metal Oxide Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), JFET (Junction Field Effect Transistor), HEMT (High Electric Mobility Transistor) However, preferably, the semiconductor chip (G) uses a GaN chip.
  • the GaN (Gallium Nitride) chip is a semiconductor chip that functions as a high-power (300A) switch and a high-speed ( ⁇ 1MHz) switch.
  • the GaN chip has the advantage of being stronger in heat than the existing silicon-based semiconductor chip and reducing the size of the chip.
  • the lower ceramic substrate 200 and the upper ceramic substrate 300 are formed of a ceramic substrate including a metal layer brazed to at least one surface of the ceramic substrate and the ceramic substrate to increase the heat dissipation efficiency of the heat generated from the semiconductor chip (G). do.
  • the ceramic substrate may be, for example, any one of alumina (Al 2 O 3 ), AlN, SiN, and Si 3 N 4 .
  • the metal layer is formed of an electrode pattern for mounting a semiconductor chip (G) and an electrode pattern for mounting a driving element, respectively, with a metal foil brazed on a ceramic substrate.
  • the metal layer is formed as an electrode pattern in a region where a semiconductor chip or peripheral components are to be mounted.
  • the metal foil may be an aluminum foil or a copper foil as an example.
  • the metal foil is fired at 780° C. to 1100° C. on a ceramic substrate and brazed to the ceramic substrate.
  • Such a ceramic substrate is called an AMB substrate.
  • AMB substrate As an example, a DBC substrate, a TPC substrate, and a DBA substrate may be applied. However, in terms of durability and heat dissipation efficiency, AMB substrates are most suitable. For the above reasons, the lower ceramic substrate 200 and the upper ceramic substrate 300 are AMB substrates as an example.
  • the PCB substrate 400 is disposed on the upper ceramic substrate 300 . That is, the power module 10 has a three-layer structure of a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 .
  • the semiconductor chip (G) for high power control is disposed between the upper ceramic substrate 200 and the lower ceramic substrate 300 to increase heat dissipation efficiency, and the PCB substrate 400 for low power control is disposed on the uppermost part of the semiconductor Prevents damage to the PCB substrate 400 due to heat generated from the chip (G).
  • the lower ceramic substrate 200 , the upper ceramic substrate 300 , and the PCB substrate 400 may be connected or fixed with pins.
  • the heat sink 500 is disposed under the lower ceramic substrate 200 .
  • the heat sink 500 is for dissipating heat generated in the semiconductor chip (G).
  • the heat sink 500 is formed in the shape of a square plate having a predetermined thickness.
  • the heat sink 500 has an area corresponding to the housing 100 and may be formed of copper or aluminum to increase heat dissipation efficiency.
  • FIG. 4 is a perspective view showing a housing according to an embodiment of the present invention.
  • an empty space is formed in the center of the housing 100 , and a first terminal 610 and a second terminal 620 are positioned at both ends.
  • the housing 100 may be formed by an insert injection method such that the first terminal 610 and the second terminal 620 are integrally fixed at both ends.
  • the housing 100 has fastening holes 103 formed at four corners.
  • the fastening hole 103 communicates with the communication hole 501 formed in the heat sink 500 .
  • a support hole 104 is formed in the first terminal 610 and the second terminal 620 .
  • a support bolt 630 for connecting the first terminal 610 and the second terminal 620 to an external terminal such as a motor is fastened to the support hole 104 (see FIG. 10 ).
  • the housing 100 is formed of a heat insulating material.
  • the housing 100 may be formed of a heat insulating material so that heat generated from the semiconductor chip G is not transferred to the PCB substrate 400 above the housing 100 through the housing 100 .
  • the housing 100 may be made of a heat-dissipating plastic material.
  • the housing 100 may be made of a heat-dissipating plastic material so that heat generated from the semiconductor chip G can be radiated to the outside through the housing 100 .
  • the housing 100 may be formed of engineering plastic.
  • Engineering plastics have high heat resistance, excellent strength, chemical resistance, and abrasion resistance, and can be used for a long time at 150°C or higher.
  • the engineering plastic may be made of one of polyamide, polycarbonate, polyester, and modified polyphenylene oxide.
  • the semiconductor chip (G) operates repeatedly as a switch, which causes the housing 100 to be stressed by high temperature and temperature changes. It also has excellent heat dissipation properties.
  • the housing 100 may be manufactured by insert-injecting a terminal made of aluminum or copper to an engineering plastic material.
  • the housing 100 made of an engineering plastic material spreads heat and radiates heat to the outside.
  • the housing 100 may be made of a high heat dissipation engineering plastic that may have higher thermal conductivity than a general engineering plastic material and is lightweight compared to aluminum by filling the resin with a high thermal conductivity filler.
  • the housing 100 may have heat dissipation properties by applying a graphene heat dissipation coating material to the inside and outside of an engineering plastic or high-strength plastic material.
  • FIG. 5 is a perspective view showing a lower ceramic substrate according to an embodiment of the present invention.
  • the lower ceramic substrate 200 is attached to the upper surface of the heat sink 500 .
  • the lower ceramic substrate 200 is disposed between the semiconductor chip G and the heat sink 500 .
  • the lower ceramic substrate 200 transfers heat generated from the semiconductor chip G to the heat sink 500 and insulates between the semiconductor chip G and the heat sink 500 to prevent a short circuit.
  • the lower ceramic substrate 200 may be soldered to the upper surface of the heat sink 500 .
  • the heat sink 500 is formed in an area corresponding to the housing 100 and may be formed of a copper material to increase heat dissipation efficiency.
  • As the solder for soldering joint SnAg, SnAgCu, etc. may be used.
  • FIG. 6 is a view showing an upper surface and a lower surface of a lower ceramic substrate according to an embodiment of the present invention.
  • the lower ceramic substrate 200 includes a ceramic substrate 201 and metal layers 202 and 203 brazed to upper and lower surfaces of the ceramic substrate 201 .
  • the thickness of the ceramic substrate 201 may be 0.68 t
  • the thickness of the metal layers 202 and 203 formed on the upper and lower surfaces of the ceramic substrate 201 may be 0.8 t.
  • the metal layer 202 of the upper surface 200a of the lower ceramic substrate 200 may be an electrode pattern on which a driving element is mounted.
  • the driving device mounted on the lower ceramic substrate 200 may be an NTC temperature sensor 210 .
  • the NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is to provide temperature information in the power module due to the heat of the semiconductor chip G.
  • the metal layer 203 of the lower surface 200b of the lower ceramic substrate 200 may be formed on the entire lower surface of the lower ceramic substrate 200 to facilitate heat transfer to the heat sink 500 .
  • An insulating spacer 220 is bonded to the lower ceramic substrate 200 .
  • the insulating spacer 220 is bonded to the upper surface of the lower ceramic substrate 200 and defines a separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the insulating spacer 220 defines the separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 to increase the heat dissipation efficiency of the heat generated by the semiconductor chip (G) mounted on the lower surface of the upper ceramic substrate 300, Interference between the semiconductor chips G is prevented to prevent an electric shock such as a short circuit.
  • a plurality of insulating spacers 220 are bonded to each other at predetermined intervals around the upper surface edge of the lower ceramic substrate 200 .
  • a gap between the insulating spacers 220 is used as a space to increase heat dissipation efficiency.
  • the insulating spacers 220 are disposed around the edges with respect to the lower ceramic substrate 200 , and for example, eight insulating spacers 220 are disposed at regular intervals.
  • the insulating spacer 220 is integrally bonded to the lower ceramic substrate 200 .
  • the insulating spacer 220 may be applied to check alignment when the upper ceramic substrate 300 is disposed on the lower ceramic substrate 200 .
  • the insulating spacer 220 is formed on the upper ceramic substrate 300 .
  • the insulating spacer 220 supports the lower ceramic substrate 200 and the upper ceramic substrate 300 , thereby contributing to preventing bending of the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the insulating spacer 220 may be formed of a ceramic material for insulation between the chip mounted on the lower ceramic substrate 200 and the chip and the component mounted on the upper ceramic substrate 300 .
  • the insulating spacer may be formed of one selected from Al 2 O 3 , ZTA, Si 3 N 4 , and AlN, or an alloy in which two or more thereof are mixed.
  • Al 2 O 3 , ZTA, Si 3 N 4 , and AlN are insulating materials having excellent mechanical strength and heat resistance.
  • the insulating spacer 220 is brazed to the lower ceramic substrate 200 .
  • the substrate may be damaged due to thermal and mechanical shock during soldering or pressurization firing, so that the insulating spacer 220 is bonded by brazing.
  • a brazing bonding layer including an AgCu layer and a Ti layer may be used for the brazing bonding. Heat treatment for brazing can be performed at 780°C to 900°C.
  • the insulating spacer 220 is integrally formed with the metal layer 202 of the lower ceramic substrate 200 .
  • the thickness of the brazing bonding layer is 0.005 mm to 0.08 mm, which is thin enough not to affect the height of the insulating spacer, and the bonding strength is high.
  • An interconnection spacer 230 is installed between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the interconnection spacer 230 may perform electrical connection between electrode patterns in place of connection pins in a substrate having an upper and lower multilayer structure.
  • the interconnection spacer 230 may directly connect between substrates while preventing electrical loss and short circuit, increase bonding strength, and improve electrical characteristics.
  • One end of the interconnection spacer 230 may be bonded to the electrode pattern of the lower ceramic substrate 200 by a brazing bonding method.
  • the other end of the interconnection spacer 230 may be bonded to the electrode pattern of the upper ceramic substrate 300 by a brazing bonding method or a soldering bonding method.
  • the interconnection spacer 230 may be Cu or a Cu+CuMo alloy.
  • FIG. 7 is a perspective view showing an upper ceramic substrate according to an embodiment of the present invention
  • FIG. 8 is a view showing an upper surface and a lower surface of the upper ceramic substrate according to an embodiment of the present invention.
  • the upper ceramic substrate 300 is disposed on the lower ceramic substrate 200 .
  • the upper ceramic substrate 300 is an intermediate substrate having a stacked structure.
  • the upper ceramic substrate 300 has a semiconductor chip (G) mounted on its lower surface, and constitutes a high-side circuit and a low-side circuit for high-speed switching.
  • G semiconductor chip
  • the upper ceramic substrate 300 includes a ceramic substrate 301 and metal layers 302 and 303 brazed to upper and lower surfaces of the ceramic substrate 301 .
  • the thickness of the ceramic substrate is 0.38 t
  • the thickness of the electrode pattern on the upper surface 300a and the lower surface 300b of the ceramic substrate is 0.3 t as an example.
  • the ceramic substrate must have the same pattern thickness on the upper and lower surfaces to prevent distortion during brazing.
  • the electrode pattern formed by the metal layer 302 on the upper surface of the upper ceramic substrate 300 is divided into a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c).
  • the electrode pattern formed by the metal layer 303 on the lower surface of the upper ceramic substrate 300 corresponds to the electrode pattern formed by the metal layer 302 on the upper surface of the upper ceramic substrate 300 .
  • the division of the electrode pattern on the upper surface of the upper ceramic substrate 300 into a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c) is a high-side circuit for high-speed switching. and to separate the low-side circuit.
  • the semiconductor chip G is provided in the form of a flip chip by an adhesive layer such as solder and silver paste on the lower surface 300b of the upper ceramic substrate 300 .
  • an adhesive layer such as solder and silver paste
  • two semiconductor chips G may be connected in parallel for high-speed switching.
  • Two semiconductor chips (G) are disposed at positions connecting the first electrode pattern (a) and the second electrode pattern (b) among the electrode patterns of the upper ceramic substrate 300 , and the other two are the second electrode patterns (b) ) and the third electrode pattern (c) are arranged in parallel at a position connecting it.
  • the capacity of one semiconductor chip G is 150A. Therefore, two semiconductor chips (G) are connected in parallel so that the capacity becomes 300A.
  • the semiconductor chip G is a GaN chip.
  • the purpose of the power module using the semiconductor chip G is high-speed switching.
  • the gate terminal and the source terminal of the semiconductor chip G may be disposed such that the connection pin is connected to the center between the semiconductor chip G and the semiconductor chip G. If the gate terminal and the source terminal do not keep the same distance or the length of the pattern is different, a problem occurs.
  • the gate terminal is a terminal for turning on/off the semiconductor chip G by using a low voltage.
  • the gate terminal may be connected to the PCB board 400 through a connection pin.
  • Source terminal is a terminal for high current to enter and exit.
  • the semiconductor chip G includes a drain terminal, and the source terminal and the drain terminal are divided into N-type and P-type to change the direction of the current.
  • the source terminal and the drain terminal are responsible for input and output of current through the first electrode pattern (a), the second electrode pattern (b), and the third electrode pattern (c), which are electrode patterns for mounting the semiconductor chip (G).
  • the source terminal and the drain terminal are connected to the first terminal 610 and the second terminal 620 of FIG. 1 in charge of input and output of power.
  • the first terminal 610 shown in FIG. 1 includes a + terminal and a - terminal, and power flowing from the first terminal 610 to the + terminal is the upper part shown in FIG. 8 .
  • the semiconductor chip (G) and the second electrode pattern (b) disposed between the first electrode pattern (a) and the second electrode pattern (b) 2 is output to the terminal 620 .
  • the power supplied to the second terminal 620 shown in FIG. 1 is disposed between the second electrode pattern (b), the second electrode pattern (b) and the third electrode pattern (c) shown in FIG. 8 . It is output to the - terminal of the first terminal 610 through the semiconductor chip G and the third electrode pattern c.
  • a cutting part 310 may be formed in a portion of the upper ceramic substrate 300 corresponding to the NTC temperature sensor 210 .
  • An NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is to provide temperature information in the power module due to the heat of the semiconductor chip G.
  • the thickness of the NTC temperature sensor 210 is thicker than the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 , interference between the NTC temperature sensor 210 and the upper ceramic substrate 300 occurs.
  • the upper ceramic substrate 300 of the portion that interferes with the NTC temperature sensor 210 is cut to form a cutting portion 310 .
  • a silicone liquid or epoxy for molding may be injected into the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 through the cutting part 310 .
  • silicone liquid or epoxy In order to insulate between the upper ceramic substrate 300 and the lower ceramic substrate 200, silicone liquid or epoxy must be injected.
  • one side of the upper ceramic substrate 300 may be cut to form a cutting part 310, and the cutting part 310 may be formed. is formed at a position corresponding to the NTC temperature sensor 210 to prevent interference between the upper ceramic substrate 300 and the NTC temperature sensor 210 .
  • Silicon liquid or epoxy is used in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and the upper ceramic substrate 300 and the PCB substrate 400 for the purpose of protecting the semiconductor chip (G), alleviating vibration, and insulating. You can fill in the space between them.
  • a through hole 320 is formed in the upper ceramic substrate 300 .
  • the through hole 320 connects the semiconductor chip G mounted on the upper ceramic substrate 300 to the driving device mounted on the PCB substrate 400 in the shortest distance in the upper and lower multi-layered substrate structure, and the lower ceramic substrate 200 . This is to connect the NTC temperature sensor 210 mounted to the PCB board 400 to the driving device mounted on the shortest distance.
  • Eight through-holes 320 are formed at a position where the semiconductor chip is installed, and two are installed at a position where the NTC temperature sensor is installed, so that a total of 10 can be formed.
  • a plurality of through-holes 320 may be formed in the portion where the first electrode pattern (a) and the third electrode pattern (c) are formed in the upper ceramic substrate 300 .
  • the plurality of through-holes 320 formed in the first electrode pattern (a) allow the current flowing into the first electrode pattern (a) of the upper surface of the upper ceramic substrate 300 to be formed on the lower surface of the upper ceramic substrate 300 . It moves to the electrode pattern (a) and flows into the semiconductor chip (G). In the plurality of through holes 320 formed in the third electrode pattern c, the current flowing into the semiconductor chip G passes through the third electrode pattern c of the lower surface of the upper ceramic substrate 300 to the upper ceramic substrate 300 . ) to move to the third electrode pattern (c) on the upper surface.
  • the through hole 320 may have a diameter of 0.5 mm to 5.0 mm.
  • a connection pin is installed in the through hole 320 to be connected to the electrode pattern of the PCB substrate, and may be connected to the driving device mounted on the PCB substrate 400 through this.
  • the connection between the electrode patterns through the through-holes 320 and the connection pins installed in the through-holes 320 in the upper and lower multi-layered substrate structure eliminates various output losses through the shortest distance connection, thereby improving the constraints according to the size of the power module. can contribute
  • a plurality of via holes 330 may be formed in the electrode pattern of the upper ceramic substrate 300 .
  • the via hole 330 may be processed by at least 50% of the substrate area.
  • the area of the via hole 330 described above has been described as an example in which at least 50% of the substrate area is applied, but is not limited thereto, and may be processed to 50% or less.
  • 152 via holes may be formed in the first electrode pattern (a)
  • 207 via holes may be formed in the second electrode pattern (b)
  • 154 via holes may be formed in the third electrode pattern (c).
  • the plurality of via holes 330 formed in each electrode pattern are for conducting a large current and distributing a large current.
  • the via hole 330 is filled with a conductive material.
  • the conductive material may be Ag or an Ag alloy.
  • the Ag alloy may be an Ag-Pd paste.
  • the conductive material filled in the via hole 330 electrically connects the electrode pattern on the upper surface and the electrode pattern on the lower surface of the upper ceramic substrate 300 .
  • the via hole 330 may be formed by laser processing. The via hole 330 can be seen in the enlarged view of FIG. 8 .
  • FIG. 9 is a perspective view illustrating a state in which a connection pin is coupled to an upper ceramic substrate according to an embodiment of the present invention.
  • connection pin 800 is inserted into a through hole (reference numeral 320 in FIG. 7 ) formed at a position adjacent to the semiconductor chip G in the upper ceramic substrate 300 .
  • the connection pin 800 fitted into the through hole 320 formed at a position adjacent to the semiconductor chip G is inserted into the through hole 420 formed at a position corresponding to the PCB substrate (reference numeral 400 in FIG. 10 ) to insert the semiconductor chip G ) may be connected to a gate terminal for mounting the electrode pattern of the PCB substrate 400 .
  • connection pin 800 is inserted into the through hole 320 formed at a position adjacent to the NTC temperature sensor 210 in the upper ceramic substrate 300 .
  • the connection pin 800 fitted into the through hole 320 formed at a position adjacent to the NTC temperature sensor 210 is inserted into the through hole 420 formed at a position corresponding to the PCB substrate 400 to the NTC temperature sensor 210 .
  • the terminal and the electrode pattern of the PCB substrate 400 may be connected.
  • connection pin 800 is fitted into the plurality of through holes 320 formed in a line in the first electrode pattern (a) and the third electrode pattern (c) in the upper ceramic substrate 300 .
  • the connecting pins 800 fitted into the plurality of through holes 320 formed in the first electrode pattern (a) and the third electrode pattern (c) are inserted into the through holes 420 formed at positions corresponding to the PCB substrate 400 .
  • the semiconductor chip G may be connected to the capacitor 410 of the PCB substrate 400 .
  • connection pin 800 connects the semiconductor chip G mounted on the upper ceramic substrate 300 to the driving device mounted on the PCB substrate 400 with the shortest distance, thereby eliminating various output losses and enabling high-speed switching.
  • FIG. 10 is a plan view of a PCB substrate according to an embodiment of the present invention.
  • the PCB substrate 400 switches the semiconductor chip G or uses the information sensed by the NTC temperature sensor (reference numeral 210 in FIG. 7 ) to switch the GaN chip (semiconductor chip).
  • the driving element is mounted.
  • the driving device includes a Gate Drive IC.
  • the capacitor 410 is mounted on the PCB substrate 400 .
  • the capacitor 410 includes a semiconductor chip G disposed to connect the first electrode pattern a and the second electrode pattern b of the upper ceramic substrate 300 and the second electrode pattern (G) of the upper ceramic substrate 300 . It is mounted on the upper surface of the PCB substrate 400 at a position corresponding to a position between the semiconductor chip G disposed to connect b) and the third electrode pattern c.
  • the capacitor 410 When the capacitor 410 is mounted on the upper surface of the PCB substrate 400, which is a position between the semiconductor chips G, the semiconductor chip G and the Drive IC circuit using a connection pin (reference numeral 800 in FIG. 9). can be connected in the shortest distance, which is more advantageous for high-speed switching. As an example, ten capacitors 410 may be connected in parallel to match their capacity. Capacitance can be secured by connecting 10 high-voltage capacitors to the input terminal to secure 2.5 ⁇ F or more for decoupling purposes.
  • the gate drive IC circuit includes a high side gate drive IC and a low side gate drive IC.
  • the solder preform is used to minimize the generation of bubbles and improve the high temperature reliability.
  • the ceramic substrate bonded to the heat sink is a lower ceramic substrate.
  • FIG. 11 is a cross-sectional view illustrating a state in which a lower ceramic substrate is bonded to a heat sink according to another embodiment of the present invention.
  • the lower ceramic substrate is exaggerated to explain how the lower ceramic substrate is bonded to the heat sink.
  • the heat sink 500 is soldered to the lower surface of the lower ceramic substrate 200 .
  • the solder preform layer 550 is bonded to the lower surface of the lower ceramic substrate 200 and the upper surface of the heat sink 500 .
  • the lower ceramic substrate 200 is formed in a structure including a ceramic substrate 201 and metal layers 202 and 203 brazed to the upper and lower surfaces of the ceramic substrate 201, and the solder preform layer 550 is the lower ceramic substrate 200. ) is bonded and disposed between the metal layer 203 on the lower surface and the upper surface of the heat sink 500 .
  • the solder preform layer 550 is formed by disposing a solder preform 550a in a solid state between the lower surface of the lower ceramic substrate 200 and the upper surface of the heat dissipation plate 500 and soldering.
  • the heat sink 500 and the metal layers 202 and 203 of the lower ceramic substrate 200 are formed of copper or a copper alloy material.
  • soldering is mainly performed using solder.
  • paste or cream type solder it may be difficult to apply uniformly, and if a lot of flux is used for uniform application, the amount of flux increases and bubbles may occur after soldering.
  • the bubbles inhibit heat transfer from the lower ceramic substrate 200 to the heat sink 500 and reduce bonding reliability due to repeated temperature rise and cooling. Therefore, instead of using solder paste, the solder preform 550a, which is solder in a solid state, is applied to reduce air bubbles generated during soldering, thereby improving heat dissipation and bonding reliability.
  • FIG. 12 is a cross-sectional view showing the application of a solder preform when bonding a lower ceramic substrate to a heat sink according to another embodiment of the present invention
  • FIG. 13 is a plan view of the solder preform of FIG. 12 .
  • the solder preform layer 550 is formed using the solder preform 550a.
  • the solder preform 550a is in a solid state, corresponds to the size of the lower ceramic substrate 200, and has a uniform thickness.
  • the surface of the solder preform 550a is coated with a flux 560 .
  • the flux 560 has a lower melting point than that of the solder preform 550a, and thus melts and volatilizes before the solder preform 550a during soldering bonding of the solder preform 550a.
  • the flux 560 is coated on the entire surface of the solder preform 550a and melted and volatilized before the solder preform 550a, thereby minimizing entrapment of the volatile material.
  • the flux 560 is coated with a thin layer on the entire surface of the solder preform 550a to prevent oxidation of the solder preform 550a and to ensure a strong bonding during soldering.
  • the flux 560 may be coated as a thin layer on the upper and lower surfaces of the solder preform 550a.
  • the flux 560 may be made of chloride, fluoride, resin, or the like. Flux 560 may be a cohesive flux. The adhesive flux 560 may temporarily bond the lower ceramic substrate 200 and the heat sink 500 before soldering to facilitate position fixation.
  • the solder preform 550a may be an Sb-based preform.
  • the solder preform 550a may be an eco-friendly solder that has a SnSb composition and does not contain Pb.
  • Sb-based preforms Compared to general SnPb-based, SnAg-based, SnAgCu-based, and Cu-based solder pastes, Sb-based preforms have superior high-temperature reliability, high bonding strength, and prevention of bubble generation, so heat dissipation and high-temperature reliability are high. High-voltage, high-current power modules require the use of solder with excellent high-temperature reliability due to repeated temperature rise and cooling. Since the Sb-based preform has excellent high-temperature reliability, the high-temperature reliability can be improved by firmly bonding the heat sink 500 applied to the power module and the lower ceramic substrate 200 .
  • a solder preform 550a coated with flux 560 is disposed between the lower surface of the lower ceramic substrate 200 and the upper surface of the heat sink 500, and when soldering is performed, the flux is first melted and volatilized, and the solder preform 550a is the lower ceramic The substrate 200 and the heat sink 500 are bonded to each other.
  • the solder preform 550a coated with the flux 560 may be referred to as a preform 550 ′.
  • solder paste is used when the heat sink 500 and the lower ceramic substrate 200 are soldered together, volatile substances emitted from the flux may be trapped in the paste, making it difficult to control the generation of bubbles.
  • the flux is coated on the surface of the solder preform 550a from which the internal flux is removed to minimize entrapment of volatile materials, thereby generating air bubbles. It is possible to minimize the decrease in thermal conductivity by preventing the formation of voids.
  • a heat sink having a multi-layer structure is applied to prevent bending of the heat sink due to thermal expansion and to be advantageous for heat dissipation.
  • FIG. 14 is a cross-sectional view illustrating a state in which a heat sink is assembled to a housing according to another embodiment of the present invention.
  • the heat sink 500 ′ is assembled to the lower surface of the housing 100 .
  • the heat sink 500 has an area corresponding to the housing 100 .
  • the heat sink 500 is formed of one of a copper material, a copper alloy material, and an aluminum material to increase heat dissipation efficiency, and is soldered to the lower surface of the lower ceramic substrate 200 .
  • a heat sink made of copper or aluminum may warp during soldering due to a high coefficient of thermal expansion.
  • the bending of the heat sink causes defects in the lower ceramic substrate 200 and the bonding surface, thereby reducing heat dissipation performance.
  • the heat sink 500 ′ is formed to have a predetermined thickness or more and is manufactured to have excellent thermal properties to prevent warpage during soldering.
  • the heat sink 500' is formed in a multi-layered structure.
  • the heat sink 500' is formed in a stacked structure of 3 to 5 layers so that the thickness is 1.0 mm or more.
  • the thickness of the heat sink 500 ′ is formed in a range of 1.0 mm to 3.0 mm.
  • the heat sink 500 ′ is formed in a multi-layer structure by laminating metal sheets of different materials and has a thickness of 2.0 mm or more, which is advantageous for heat dissipation and prevents warpage.
  • 15 is a cross-sectional view illustrating a state in which a lower ceramic substrate 200 is bonded to a heat sink according to another embodiment of the present invention. 15 is an exaggerated expression unlike the actual one to show the state that the heat sink is bonded to the lower surface of the ceramic substrate.
  • the heat sink 500 ′ may include a first metal sheet 500a , a second metal sheet 500b , and a third metal sheet 500c .
  • the heat sink 500' is a second metal sheet 500b brazed to the upper surface of the first metal sheet 500a via a brazing filler layer P, and a brazing filler layer is formed on the lower surface of the first metal sheet 500a.
  • the third metal sheet 500c may have a three-layer laminated structure in which (P) is brazed as a medium.
  • the first metal sheet 500a to the third metal sheet 500c may be formed of one of Cu, CuMo, and CuW.
  • the first metal sheet 500a may be CuMo
  • the second metal sheet 500b and the third metal sheet 500c may be Cu.
  • the first metal sheet 500a may be CuW
  • the second metal sheet 500b and the third metal sheet 500c may be Cu.
  • the first metal sheet 500a may be Cu
  • the second metal sheet 500b and the third metal sheet 500c may be CuMo
  • the first metal sheet 500a may be Cu
  • the second metal sheet 500b and the third metal sheet 500c may be CuW.
  • it is assumed that the first metal sheet 500a is CuMo
  • the second metal sheet 500b and the third metal sheet 500c are Cu.
  • the three-layer bonded metal sheet structure of Cu/CuMo/Cu improves heat dissipation performance and lowers the thermal expansion coefficient by bonding Cu with high thermal conductivity to the top and bottom surfaces of CuMo, which has a low coefficient of thermal expansion.
  • CuMo and CuW have relatively low coefficients of thermal expansion compared to Cu.
  • Cu has a thermal expansion coefficient of 17ppm/K and thermal conductivity of 393W/m ⁇ K
  • CuMo has a thermal expansion coefficient of 7.0ppm/K and thermal conductivity of 160W/m ⁇ K
  • CuW has a thermal expansion coefficient of 6.5ppm/K and thermal conductivity The degree is 180 W/m ⁇ K.
  • the upper and lower surfaces of the CuMo metal sheet which has a relatively low thermal expansion coefficient, are formed in a three-layer metal sheet structure in which a Cu metal sheet with a relatively high thermal expansion coefficient but high thermal conductivity is joined, thereby reducing the curvature of the Cu metal sheet. It is possible to reduce the warpage of the heat sink, which is absorbed by the sheet and stretches due to the difference in the coefficient of thermal expansion at high temperatures.
  • the heat sink 500' having a Cu/CuMo/Cu three-layer bonded metal sheet structure has a deflection change of 0.05 mm or less when soldered to the lower ceramic substrate 200 at 250° C. or less, and a coefficient of thermal expansion of 6.8 to 12.0 ppm/K range, and has thermal properties with a thermal conductivity of 200 to 280 W/mK.
  • the thickness of the CuMo metal sheet forming the first metal sheet 500a may be 0.6 mm, and the thickness of the Cu material metal sheet forming the second metal sheet 500b and the third metal sheet 500c may be 0.2 mm. have.
  • the heat sink 500 ′ having a thickness of 1.0 mm can be manufactured.
  • the heat sink 500 ′ may be soldered to the lower surface of the lower ceramic substrate 200 to perform a heat dissipation function. Substantially, the heat sink 500 ′ is soldered to the metal layer 203 on the lower surface of the lower ceramic substrate 200 .
  • the lower ceramic substrate 200 has a structure in which a ceramic substrate 201 and metal layers 202 and 203 are brazed to upper and lower surfaces of the ceramic substrate 201 .
  • the metal layer is formed of copper.
  • the lower ceramic substrate 200 may be one of an AMB substrate, a TPC substrate, and a DBC substrate.
  • soldering bonding is performed at 200-270°C.
  • solder or silver (Ag) paste may be used for the soldering joint.
  • Silver (Ag) paste has a higher soldering temperature than solder, but has high thermal conductivity, so that heat transfer to the heat sink 500 ′ can be accelerated to increase heat dissipation efficiency.
  • the solder or silver (Ag) paste forms a solder layer 550b between the heat sink 500 ′ and the lower ceramic substrate 200 .
  • a brazing filler layer (P) is included to secure bonding properties between metal sheets of different materials.
  • 16 is a cross-sectional view showing a heat sink and a brazing filler layer having a three-layer stacked structure according to another embodiment of the present invention.
  • the brazing filler layer P may include at least one of Ag, Cu, and AgCu.
  • Ag, Cu, and AgCu have high thermal conductivity, which facilitates heat transfer between metal sheets to increase heat dissipation efficiency.
  • Ag, Cu, and AgCu improve bonding properties between metal sheets of different materials.
  • the brazing filler layer (P) may be formed to a thickness of 1 ⁇ m or more and 5 ⁇ m or less.
  • the brazing filler layer (P) may be formed as a thin film having a multilayer structure.
  • the brazing filler layer (P) may further include Ti to increase wettability. Ti has good wettability and facilitates the attachment of Ag, Cu, and AgCu to the metal sheet.
  • the brazing filler layer P may include a Ti layer, a Cu layer formed on the Ti layer, an Ag layer formed on the Cu layer, and a Cu layer formed on the Ag layer.
  • the brazing filler layer (P) may include a Ti layer, an Ag layer formed on the Ti layer, and a Cu layer formed on the Ag layer.
  • the brazing filler layer P may include a Cu layer, an Ag layer formed on the Cu layer, and a Cu layer formed on the Ag layer.
  • the heat sink 500 ′ forms a brazing filler layer P composed of a Ti layer P1 and an AgCu layer P2 on the upper and lower surfaces of the first metal sheet 500a, and the brazing filler
  • the second metal sheet 500b and the third metal sheet 500c are disposed on the upper and lower surfaces of the first metal sheet 500a on which the layer P is formed, and are manufactured by brazing. Brazing bonding is performed at 780 ⁇ 950 °C, and the upper weight or pressurization may be performed during brazing.
  • the brazing filler layer P may be formed by a method such as paste printing, attaching a thin film foil, or forming a thin film layer by sputtering.
  • the brazing filler layer (P) may have ambiguous boundaries after brazing bonding.
  • the heat sink 500 ′ of the multi-layer structure described above can secure bonding characteristics between metal sheets of different materials by brazing bonding, and low thermal expansion by arranging a metal sheet of a material having a low coefficient of thermal expansion between metal sheets having a high coefficient of thermal expansion. By having a coefficient, it is possible to prevent the occurrence of warpage during large-area bonding.
  • FIG. 17 is a cross-sectional view illustrating a heat sink having a five-layer stacked structure as a modified example of FIG. 16 .
  • the heat sink 500 ′′ is formed by brazing the second metal sheet 500b to the upper surface of the first metal sheet 500a via a brazing filler layer (P), and the first metal sheet (
  • a third metal sheet 500c is brazed to the lower surface of 500a) via a brazing filler layer (P)
  • a fourth metal sheet (P) is connected to the upper surface of the second metal sheet 500b via a brazing filler layer (P).
  • 500d) may be brazed
  • the fifth metal sheet 500e may be brazed to the lower surface of the third metal sheet 500c via the brazing filler layer P, and may have a five-layer laminated structure.
  • the heat sink 500' is a brazing filler layer (P), a second metal sheet (500b), a brazing filler layer (P), and a fourth metal sheet (500d) are stacked on the upper surface of the first metal sheet (500a).
  • a brazing filler layer (P), a third metal sheet (500c), a brazing filler layer (P), and a fifth metal sheet (500e) are stacked on the lower surface of the first metal sheet (500a), and then brazed to form five layers.
  • a layered structure may be formed.
  • the first metal sheet 500a to the fifth metal sheet 500e may be formed of one of Cu, CuMo, CuW, and Mo metal sheets.
  • the first metal sheet 500a is Mo
  • the second metal sheet 500b and the third metal sheet 500c are CuMo
  • the fourth metal sheet 500d and the fifth metal sheet 500e are Cu.
  • the first metal sheet 500a is Cu
  • the second metal sheet 500b and the third metal sheet 500c are CuMo
  • the fourth metal sheet 500d and the fifth metal sheet 500e are Cu.
  • the first metal sheet 500a may be Mo
  • the second metal sheet 500b and the third metal sheet 500c may be CuW
  • the fourth metal sheet 500d and the fifth metal sheet 500e may be Cu. have.
  • the brazing filler layer (P) may include a Ti layer (P1) and an AgCu layer (P2) formed on the Ti layer (P1).
  • the 5-layer bonded metal sheet structure of Cu/CuMo/Mo/CuW/Cu can be manufactured to a thickness of about 3.0 mm, is advantageous for heat dissipation, and has a low coefficient of thermal expansion to prevent warpage during soldering bonding.
  • the above-mentioned heat sink is formed by laminating a metal sheet selected from Cu, CuMo, CuW, and Mo in multiple layers and brazing to form an integral body. high heat dissipation conditions can be satisfied.
  • the above-mentioned 3-layer to 5-layer laminated structure heat sink has a thickness in the range of 1.0 mm to 3.0 mm, a coefficient of thermal expansion of 6.8 to 12.0 ppm/K, and a thermal conductivity of 200 to 280 W/mK. It has a characteristic that the amount of change in warpage is 0.05mm or less during soldering bonding at 250°C or less.
  • the above-described multi-layered heat sink has a low coefficient of thermal expansion, so it is possible to prevent warpage at high temperatures, and has excellent thermal conductivity to satisfy high heat dissipation conditions required by the power module.
  • a heat sink having a multi-layer structure is applied to prevent bending of the heat sink due to thermal expansion and to be advantageous for heat dissipation, but even with a multi-layer structure, it is possible to manufacture it with a thin thickness of 0.9 mm or less.
  • FIG. 18 is a cross-sectional view illustrating a state in which a heat sink is assembled to a housing according to another embodiment of the present invention.
  • a heat sink 500 ′′′ according to another embodiment is assembled to the lower surface of the housing 100 .
  • the heat sink 500 ′′ ′ has an area corresponding to the housing 100 .
  • the heat sink 500"' of another embodiment is formed to have a predetermined thickness or more and is manufactured to have excellent thermal properties to prevent warpage during soldering bonding.
  • the heat sink 500"' is formed in a multi-layer structure.
  • the heat sink 500' is formed in a three-layer stacked structure so that the thickness is 0.9mm or less.
  • the thickness of the heat sink 500"' is 0.1mm ⁇ 0.9mm to form.
  • the heat sink 500"' is manufactured to a thin thickness of 0.9 mm or less using brazing bonding technology using the plating rolling method, so that it can be applied to light, thin and short products. to prevent
  • 19 is a cross-sectional view illustrating a state in which a lower ceramic substrate is bonded to a heat sink according to another embodiment of the present invention. 19 is an exaggerated expression unlike the actual one to show the state that the heat sink is bonded to the lower surface of the ceramic substrate.
  • the heat sink 500"' includes a first metal sheet 500a, a first metal layer 500b, and a second metal layer 500c.
  • the heat sink 500"' is a first metal It has a three-layer laminated structure including a first metal layer 500b brazed to the upper surface of the sheet 500a and a second metal layer 500c brazed to a lower surface of the first metal sheet 500a.
  • the first metal layer 500b and the second metal layer 500c are formed of the same metal material, and the first metal sheet 500a is formed of a metal material different from that of the first metal layer 500b and the second metal layer 500c.
  • the coefficient of thermal expansion of the first metal sheet 500a is smaller than that of the first metal layer 500b and the second metal layer 500c.
  • the material of the first metal sheet 500a is any one of CuMo and Mo, and the material of the first metal layer 500b and the second metal layer 500c is Cu.
  • the material of the first metal sheet 500a may be CuMo, and the material of the first metal layer 500b and the second metal layer 500c may be Cu.
  • the material of the first metal sheet 500a may be Mo, and the material of the first metal layer 500b and the second metal layer 500c may be Cu.
  • a Cu layer having high thermal conductivity is formed on the upper and lower surfaces of the first metal sheet 500a made of CuMo material having a low coefficient of thermal expansion, thereby increasing heat dissipation performance and lowering the coefficient of thermal expansion. That is, it is possible to reduce the warpage at high temperature by forming a Cu layer with a relatively high thermal expansion coefficient but high thermal conductivity on the upper and lower surfaces of the CuMo material sheet, which has a relatively low thermal expansion coefficient, thereby lowering the thermal expansion coefficient.
  • CuMo and Mo have relatively low coefficients of thermal expansion compared to Cu.
  • Cu has a thermal expansion coefficient of 17 ppm/K and thermal conductivity of 393 W/m ⁇ K
  • CuMo has a thermal expansion coefficient of 7.0 ppm/K and thermal conductivity of 160 W/m ⁇ K.
  • the Cu/CuMo/Cu three-layered heat sink (500"') has a deflection change of 0.05 mm or less when soldered to the lower ceramic substrate 200 at 250° C. or less, and has a coefficient of thermal expansion in the range of 6.8 to 12.0 ppm/K. , has thermal properties of 200 to 280 W/mK of thermal conductivity.
  • the thickness of the CuMo metal sheet forming the first metal sheet 500a may be 0.5 mm, and the thickness of the Cu layer forming the first metal layer 500b and the second metal layer 500c may be 0.2 mm.
  • the first metal layer 500b and the second metal layer 500c are formed by dipping and coating a metal sheet in a molten metal, followed by rolling.
  • the molten metal is molten copper.
  • the heat sink 500"' is manufactured to a thin thickness of 0.9 mm or less. can do.
  • the heat sink 500 ′′′ may be soldered to the lower surface of the lower ceramic substrate 200 to perform a heat dissipation function.
  • the heat sink 500 ′′ ′ includes a metal layer 203 on the lower surface of the lower ceramic substrate 200 and are soldered together.
  • the lower ceramic substrate 200 has a structure in which a ceramic substrate 201 and metal layers 202 and 203 are brazed to upper and lower surfaces of the ceramic substrate 201 .
  • the metal layer is formed of copper.
  • the lower ceramic substrate 200 may be one of an AMB substrate, a TPC substrate, and a DBC substrate.
  • Soldering bonding is performed at 200-270°C.
  • solder or silver (Ag) paste may be used for the soldering joint.
  • Silver (Ag) paste has a higher soldering temperature than solder, but has high thermal conductivity, so that heat transfers to the heat sink 500"' faster and heat dissipation efficiency can be increased.
  • Solder or silver (Ag) paste is a heat sink 500"'
  • a solder layer 550b is formed between and the lower ceramic substrate 200 .
  • the heat sink 500"' uses a brazing bonding technique using a plating rolling method to manufacture it with a thin thickness of 0.9 mm or less.
  • 20 is a view for explaining a method of manufacturing a heat sink in a power module according to another embodiment of the present invention.
  • the heat sink manufacturing method using the brazing bonding technique using the plating rolling method includes the steps of preparing the first metal sheet (S10) and immersing the first metal sheet 500a in the molten metal.
  • the first metal sheet 500a prepares one of CuMo and Mo metal sheets.
  • the curing may be performed at room temperature, and the rolling is performed at a temperature of 780°C to 900°C.
  • the metal layers 500b and 500c coated on the upper and lower surfaces of the first metal sheet 500a are brazed to the first metal sheet 500a.
  • the method of brazing bonding the metal layers 500a and 500b to the upper and lower surfaces of the first metal sheet 500a through the plating and rolling method is capable of solidly bonding without thermal problems even with dissimilar materials, and having a multilayer structure with a thickness of 0.9 mm or less. It is possible to manufacture in thickness.
  • the plating rolling method may use the upper and lower rolls R1 and R2 heated to a high temperature.
  • the heat sink 500"' has a structure in which metal layers 500b and 500c having a high coefficient of thermal expansion are formed on the upper and lower surfaces of the first metal sheet 500a made of a material having a low coefficient of thermal expansion, thermal properties are guaranteed, so it is a lightweight, thin and small product And it can be applied to devices requiring guarantee of thermal characteristics.
  • the heat sink 500"' is integrally formed by coating the copper metal layers 500b and 500c on the upper and lower surfaces of the CuMo metal sheet and brazing at high temperature rolling, it is possible to prevent warping at high temperatures by lowering the coefficient of thermal expansion. It can satisfy the high heat dissipation requirements of the power module by having bonding strength and excellent thermal conductivity.
  • the above-mentioned multi-layered heat sink has a low coefficient of thermal expansion, so it can prevent warping at high temperatures, and has excellent thermal conductivity to satisfy high heat dissipation requirements for power modules. it is possible to do

Abstract

본 발명은 파워모듈에 관한 것으로, 세라믹기재(201)와 상기 세라믹기재(201)의 상면과 하면에 형성된 금속층(202,203)을 포함하는 하부 세라믹기판(200)과 상기 하부 세라믹기판(200)의 하면에 접합되는 방열판(500)과 상기 하부 세라믹기판(200)의 하면과 상기 방열판(500)의 상면 사이에 접합 배치된 솔더프리폼층(550)을 포함한다. 본 발명은 방열판과 세라믹기판의 접합시 솔더프리폼을 사용하므로 휘발성 물질의 갇힘을 최소화하여 기포 발생을 방지할 수 있으며, 솔더프리폼으로 Sb계열의 솔더를 사용하므로 고온 신뢰성을 향상시킬 수 있는 이점이 있다.

Description

파워모듈
본 발명은 파워모듈에 관한 것으로, 더욱 상세하게는 고출력 전력 반도체 칩을 적용하여 성능을 개선한 파워모듈에 관한 것이다.
파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.
파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상, 하부에 각각 기판을 설치하고 그 기판의 외측면에 각각 방열판을 구비한다. 양면 냉각 파워모듈은 단면에 방열판을 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.
전기차 등에 사용되는 양면 냉각 파워모듈은 두 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되므로 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.
본 발명의 목적은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 효율 및 성능을 향상시킬 수 있는 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 방열판과 세라믹기판의 접합시 기포 발생을 최소화할 수 있으며, 고온 신뢰성을 향상시킬 수 있는 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 다층 구조의 방열판을 적용하여 열팽창에 따른 방열판의 휨을 방지하고 방열에도 유리한 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 이종 재질의 다층 구조의 방열판을 적용하여 열적 특성을 확보할 수 있고, 방열판을 0.9mm 이하의 얇은 두께로 제조하여 경박 단소 제품에 적용이 가능하도록 한 파워모듈을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 파워모듈은 세라믹기재와 세라믹기재의 상면과 하면에 형성된 금속층을 포함하는 세라믹기판과, 세라믹기판의 하면에 접합되는 방열판과, 세라믹기판의 하면과 방열판의 상면 사이에 접합 배치된 솔더프리폼층을 포함한다.
방열판과 금속층은 구리 또는 구리합금 재질로 형성될 수 있다.
솔더프리폼층은 세라믹기판의 하면과 방열판의 상면 사이에 고체 상태의 솔더프리폼을 배치하고 솔더프리폼을 용융 접합한 것이다.
솔더프리폼은 표면이 플럭스로 코팅된다.
플럭스는 점착 플럭스일 수 있다.
플럭스는 솔더프리폼에 비해 융점이 낮다.
플럭스는 솔더프리폼의 용융 접합시 솔더프리폼보다 먼저 녹아 휘발된다.
솔더프리폼은 상면과 하면이 플럭스로 코팅된다.
솔더프리폼층은 Sb계이다.
솔더프리폼층은 SnSb 조성이고 Pb가 포함되지 않는다.
또는 파워모듈은 세라믹기판과, 세라믹기판의 하면에 솔더링 접합되고 다층 구조로 이루어지는 방열판을 포함한다.
방열판은 제1 금속시트와 제1 금속시트의 상면에 브레이징 접합된 제2 금속시트와 제1 금속시트의 하면에 브레이징 접합된 제3 금속시트를 포함한다.
제2 금속시트와 제3 금속시트는 동일 금속재질로 이루어지고, 제1 금속시트는 제2 금속시트 및 제3 금속시트와 다른 금속재질로 이루어진다.
제1 금속시트의 열팽창 계수는 제2 금속시트 및 제3 금속시트의 열팽창 계수에 비해 작다.
제1 금속시트 내지 상기 제3 금속시트는 Cu, CuMo, CuW 중 하나의 금속시트로 이루어질 수 있다.
제1 금속시트는 CuMo이고, 제2 금속시트와 제3 금속시트는 Cu일 수 있다.
제2 금속시트와 제3 금속시트는 제1 금속시트의 상면과 하면에 브레이징 필러층을 매개로 브레이징 접합된다.
브레이징 필러층은 Ti, Ag, Cu, AgCu 중 하나 이상으로 이루어질 수 있다.
제2 금속시트와 제3 금속시트는 금속이 용융된 용탕에 제1 금속시트를 침지하여 코팅한 후 압연하여 형성되는 금속층일 수 있다.
방열판의 두께는 0.1mm~0.9mm일 수 있다.
본 발명의 파워모듈은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 고속 스위칭에 최적화되어 효율 및 성능을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 방열판과 세라믹기판의 접합시 표면에 플럭스가 코팅된 고체 상태의 솔더프리폼을 사용하므로 휘발성 물질의 갇힘을 최소화하여 기포 생성을 방지할 수 있고, 기포 생성에 따른 열전도도 감소를 최소화할 수 있는 효과가 있다.
또한, 본 발명은 솔더프리폼으로 Sb계열의 솔더를 사용하므로 반복적인 온도 상승과 냉각이 수행되는 파워모듈에서 방열 특성을 유지할 수 있고 고온 신뢰성을 향상시킬 수 있는 효과가 있다.
또는, 본 발명은 이종 재질 금속시트를 다층으로 적층하고 브레이징 접합하여 방열판을 형성하므로, 열팽창 계수를 낮추어 고온에서 휨 발생을 방지할 수 있고 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있는 효과가 있다.
또는, 본 발명의 방열판은 이종 재질의 다층 구조 접합을 통해 열팽창 계수를 낮추므로 세라믹기판과 솔더링 접합시 휨 발생을 방지할 수 있고, 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있으며, 도금압연법을 이용한 브레이징 접합기술을 이용하여 이종 재질의 견고한 접합이 가능하므로 0.9mm 이하의 얇은 두께의 방열판 제조가 가능하고, 경박단소 제품에도 적용이 가능한 효과가 있다.
도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이다.
도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.
도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.
도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.
도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.
도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.
도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이다.
도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.
도 9는 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.
도 10은 본 발명의 실시예에 의한 PCB 기판의 평면도이다.
도 11은 본 발명의 다른 실시예로 방열판에 하부 세라믹기판이 접합된 모습을 보인 단면도이다.
도 12는 본 발명의 다른 실시예로 방열판에 하부 세라믹기판을 접합시 솔더프리폼을 적용하는 모습을 보인 단면도이다.
도 13은 도 12의 솔더프리폼의 평면도이다.
도 14는 본 발명의 또 다른 실시예로 하우징에 방열판이 조립된 상태를 보인 단면도이다.
도 15는 본 발명의 또 다른 실시예에 의한 방열판을 하부 세라믹기판(200)을 접합하는 모습을 보인 단면도이다.
도 16은 본 발명의 또 다른 실시예에 의한 3층 적층형 구조의 방열판 및 브레이징 필러층을 보인 단면도이다.
도 17은 도 16의 변형예로 5층 적층형 구조의 방열판을 보인 단면도이다.
도 18은 본 발명의 또 다른 실시예로 하우징에 방열판이 조립된 상태를 보인 단면도이다.
도 19는 본 발명의 또 다른 실시예에 의한 방열판을 하부 세라믹기판을 접합하는 모습을 보인 단면도이다.
도 20은 본 발명의 또 다른 실시예에 의한 파워모듈에서 방열판 제조방법을 설명하기 위한 도면이다.
* 부호의 설명 *
10: 파워모듈 100: 하우징
101: 안내리브 102: 걸림턱
103: 체결공 104: 지지공
200: 하부 세라믹기판 201: 세라믹기재
202,203: 금속층 210: NTC 온도센서
220: 절연 스페이서 230: 인터커넥션 스페이서
300: 상부 세라믹기판 301: 세라믹기재
302,302: 금속층 310: 커팅부
320,420: 쓰루홀 330,330a: 비아홀
400: PCB 기판 401: 안내홈
410: 캐패시터 420: 쓰루홀
500,500',500",500"': 방열판 501: 연통공
550: 솔더프리폼층 550a: 솔더프리폼
560: 플럭스 500a~500e: 제1 금속시트 내지 제5 금속시트
500b':제1 금속층 500c': 제2 금속층
550b: 솔더층 610: 제1 단자
620: 제2 단자 630: 지지볼트
700: 버스바 G: 반도체 칩(GaN 칩)
800: 연결핀 P: 브레이징 필러층
R1,R2: 롤
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이고, 도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.
도 1 및 도 2에 도시된 바에 의하면, 본 발명의 실시예에 따른 파워모듈(10)은 하우징(100)에 파워모듈을 이루는 각종 구성품을 수용하여 형성한 패키지 형태의 전자부품이다. 파워모듈(10)은 하우징(100) 안에 기판 및 소자를 배치하여 보호하는 형태로 형성된다.
파워모듈(10)은 다수의 기판 및 다수의 반도체 칩을 포함할 수 있다. 실시예에 따른 파워모듈(10)은 하우징(100), 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400) 및 방열판(500)을 포함한다.
하우징(100)은 중앙에 상하로 개구되는 빈 공간이 형성되며 양측에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300) 및 PCB 기판(400)이 상하 일정 간격을 두고 순차적으로 적층되며, 양측의 제1 단자(610)와 제2 단자(620)에 외부 단자를 연결하기 위한 지지볼트(630)가 체결된다. 제1 단자(610)와 제2 단자(620)는 전원의 입출력단으로 사용된다.
도 2에 도시된 바에 의하면, 파워모듈(10)은 하우징(100)의 중앙의 빈 공간에 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)이 순차적으로 수용된다. 구체적으로, 하우징(100)의 하면에 방열판(500)이 배치되고, 방열판(500)의 상면에 하부 세라믹기판(200)이 부착되고, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 일정 간격을 두고 배치되며, 상부 세라믹기판(300)의 상부에 PCB 기판(400)이 일정 간격을 두고 배치된다.
하우징(100)에 PCB 기판(400)이 배치된 상태는 PCB 기판(400)의 가장자리에 요입되게 형성된 안내홈(401,402)과 안내홈(401,402)에 대응되게 하우징(100)에 형성된 안내리브(101) 및 걸림턱(102)에 의해 고정될 수 있다. 실시예에 따른 PCB 기판(400)은 가장자리를 둘러 다수 개의 안내홈(401,402)이 형성되고, 이들 중 일부의 안내홈(401)은 하우징(100)의 내측면에 형성된 안내리브(101)가 안내되고 이들 중 나머지 일부의 안내홈(402)은 하우징(100)의 내측면에 형성된 걸림턱(102)이 통과되어 걸어진다.
또는, 하우징(100)의 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300)이 수용되고, 그 상면에 PCB 기판(400)이 배치된 상태는 체결볼트(미도시)로 고정될 수도 있다. 그러나, 하우징(100)에 PCB 기판(400)을 안내홈과 걸림턱 구조로 고정하는 것이 체결볼트로 고정하는 경우 대비 조립 시간을 줄이고 조립 공정이 간편하다.
하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 체결공(103)과 연통공(501)을 관통하여 고정볼트(150)가 체결되고, 체결공(103)과 연통공(501)을 관통한 고정볼트(150)의 단부는 방열판(500)의 하면에 배치될 고정지그의 고정공에 체결될 수 있다.
제1 단자(610)와 제2 단자(620)에 버스바(700)가 연결된다. 버스바(700)는 제1 단자(610)와 제2 단자(620)를 상부 세라믹기판(300)과 연결한다. 버스바(700)는 3개가 구비된다. 버스바(700) 중 하나는 제1 단자(610) 중 +단자를 상부 세라믹기판(300)의 제1 전극 패턴(a)과 연결하고, 다른 하나는 제1 단자(610) 중 -단자를 제3 전극 패턴(c)과 연결하며, 나머지 하나는 제2 단자(620)를 제2 전극 패턴(b)과 연결한다. 제1 전극 패턴(a), 제2 전극 패턴(b) 및 제3 전극 패턴(c)은 후술할 도 7 및 도 10을 참조한다.
도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.
도 3에 도시된 바에 의하면, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 복층 구조이며, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 반도체 칩(G)이 위치된다. 반도체 칩(G)은 GaN(Gallium Nitride) 칩, MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), JFET(Junction Field Effect Transistor), HEMT(High Electric Mobility Transistor) 중 어느 하나일 수 있으나, 바람직하게는 반도체 칩(G)은 GaN 칩을 사용한다. GaN(Gallium Nitride) 칩(G)은 대전력(300A) 스위치 및 고속(~1MHz) 스위치로 기능하는 반도체 칩이다. GaN 칩은 기존의 실리콘 기반 반도체 칩보다 열에 강하면서 칩의 크기도 줄일 수 있는 장점이 있다.
하부 세라믹기판(200)과 상부 세라믹기판(300)은 반도체 칩(G)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹기재와 세라믹기재의 적어도 일면에 브레이징 접합된 금속층을 포함하는 세라믹기판으로 형성된다.
세라믹기재는 알루미나(Al2O3), AlN, SiN, Si3N4 중 어느 하나인 것을 일 예로 할 수 있다. 금속층은 세라믹기재 상에 브레이징 접합된 금속박으로 반도체 칩(G)을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 각각 형성된다. 예컨데, 금속층은 반도체 칩 또는 주변 부품이 실장될 영역에 전극 패턴으로 형성된다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 금속박은 세라믹기재 상에 780℃~1100℃로 소성되어 세라믹기재와 브레이징 접합된 것을 일 예로 한다. 이러한 세라믹기판을 AMB 기판이라 한다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC 기판, TPC 기판, DBA 기판을 적용할 수도 있다. 그러나 내구성 및 방열 효율면에서 AMB 기판이 가장 적합하다. 상기한 이유로, 하부 세라믹기판(200)과 상부 세라믹기판(300)은 AMB 기판임을 일 예로 한다.
PCB 기판(400)은 상부 세라믹기판(300)의 상부에 배치된다. 즉, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)과 PCB 기판(400)의 3층 구조로 구성된다. 고전력용 제어를 위한 반도체 칩(G)을 상부 세라믹기판(200)과 하부 세라믹기판(300)의 사이에 배치하여 방열 효율을 높이고, 저전력용 제어를 위한 PCB 기판(400)을 최상부에 배치하여 반도체 칩(G)에서 발생하는 열로 인한 PCB 기판(400)의 손상을 방지한다. 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)은 핀으로 연결 또는 고정될 수 있다.
방열판(500)은 하부 세라믹기판(200)의 하부에 배치된다. 방열판(500)은 반도체 칩(G)에서 발생하는 열의 방열을 위한 것이다. 방열판(500)은 소정의 두께를 가지는 사각 플레이트 형상으로 형성된다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 또는 알루미늄 재질로 형성될 수 있다.
이하에서는 본 발명의 파워모듈의 각 구성별 특징을 더욱 상세하게 설명하기로 한다. 파워모듈의 각 구성별 특징을 설명하는 도면에서는 각 구성별 특징을 강조하기 위해 도면을 확대하거나 과장하여 표현한 부분이 있으므로 도 1에 도시된 기본 도면과 일부 일치하지 않는 부분이 있을 수 있다.
도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.
도 4에 도시된 바에 의하면, 하우징(100)은 중앙에 빈 공간이 형성되며, 양단에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 양단에 제1 단자(610)와 제2 단자(620)가 일체로 고정되게 인서트 사출 방식으로 형성될 수 있다.
기존의 파워모듈은 이격된 회로를 연결하기 위해 하우징에 연결핀을 인서트 사출하여 적용하고 있으나, 본 실시예는 하우징(100)의 제조시 연결핀을 제외하여 제조한 형상을 갖는다. 이는 하우징(100)의 내부에 연결핀이 위치하지 않음으로써 형상을 단순화하여 파워모듈의 비틀림 모멘트에 유연성을 향상시킨다.
하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 제1 단자(610)와 제2 단자(620)에는 지지공(104)이 형성된다. 지지공(104)에는 제1 단자(610) 및 제2 단자(620)를 모터 등의 외부 단자와 연결하기 위한 지지볼트(630)가 체결된다(도 10 참조).
하우징(100)은 단열 재질로 형성된다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 상부의 PCB 기판(400)에 전달되지 않도록 단열 재질로 형성될 수 있다.
또는 하우징(100)은 방열 플라스틱 재질을 적용할 수 있다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 외부로 방열될 수 있도록 방열 플라스틱 재질을 적용할 수 있다. 일 예로, 하우징(100)은 엔지니어링 플라스틱으로 형성될 수 있다. 엔지니어링 플라스틱은 높은 내열성과 뛰어난 강도, 내약품성, 내마모성을 가지며 150℃ 이상에서 장시간 사용 가능하다. 엔지니어링 플라스틱은 폴리아미드, 폴리카보네이트, 폴리에스테르, 변성 폴리페닐렌옥사이드 중 하나의 재료로 된 것일 수 있다.
반도체 칩(G)은 스위치로서 반복 동작을 하는데 그로 인해 하우징(100)은 고온과 온도변화에 스트레스를 받게 되나, 엔지니어링 플라스틱은 고온 안정성이 우수하므로 일반 플라스틱에 비해 고온과 온도변화에 상대적으로 안정적이고 방열 특성도 우수하다.
실시예는 엔지니어링 플라스틱 소재에 알루미늄 또는 구리로 된 단자를 인서트사출 적용하여 하우징(100)을 제조한 것일 수 있다. 엔지니어링 플라스틱 소재로 된 하우징(100)은 열을 전파시켜 외부로 방열시킨다. 하우징(100)은 수지에 고열 전도율 필러를 충전함으로써 일반 엔지니어링 플라스틱 소재보다 열전도성을 더 높일 수 있고 알루미늄에 비해 경량인 고방열 엔지니어링 플라스틱으로 될 수 있다.
또는, 하우징(100)은 엔지니어링 플라스틱 또는 고강도 플라스틱 소재의 내외부에 그래핀 방열코팅재를 도포하여 방열 특성을 가지도록 한 것일 수 있다.
도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.
도 3 및 도 5에 도시된 바에 의하면, 하부 세라믹기판(200)은 방열판(500)의 상면에 부착된다. 구체적으로, 하부 세라믹기판(200)은 반도체 칩(G)과 방열판(500)의 사이에 배치된다. 하부 세라믹기판(200)은 반도체 칩(G)에서 발생하는 열을 방열판(500)으로 전달하고, 반도체 칩(G)과 방열판(500)의 사이를 절연하여 쇼트를 방지하는 역할을 한다.
하부 세라믹기판(200)은 방열판(500)의 상면에 솔더링 접합될 수 있다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 재질로 형성될 수 있다. 솔더링 접합을 위한 솔더는 SnAg, SnAgCu 등이 사용될 수 있다.
도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.
도 5 및 도 6에 도시된 바에 의하면, 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상하면에 브레이징 접합된 금속층(202,203)을 포함한다. 하부 세라믹기판(200)은 세라믹기재(201)의 두께가 0.68t이고, 세라믹기재(201)의 상면과 하면에 형성한 금속층(202,203)의 두께가 0.8t인 것을 일 예로 할 수 있다.
하부 세라믹기판(200)의 상면(200a)의 금속층(202)은 구동소자를 실장하는 전극 패턴일 수 있다. 하부 세라믹기판(200)에 실장되는 구동소자는 NTC 온도센서(210)일 수 있다. NTC 온도센서(210)는 하부 세라믹기판(200)의 상면에 실장된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 하부 세라믹기판(200)의 하면(200b)의 금속층(203)은 방열판(500)에 열전달을 용이하게 하기 위해 하부 세라믹기판(200)의 하면 전체에 형성될 수 있다.
하부 세라믹기판(200)에 절연 스페이서(220)가 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상면에 접합되며 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정한다.
절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정하여 상부 세라믹기판(300)의 하면에 실장된 반도체 칩(G)에서 발생하는 열의 방열 효율을 높이고, 반도체 칩(G) 간의 간섭을 방지하여 쇼트와 같은 전기적 충격을 방지한다.
절연 스페이서(220)는 하부 세라믹기판(200)의 상면 가장자리를 둘러 소정 간격을 두고 다수 개가 접합된다. 절연 스페이서(220) 간의 간격은 방열 효율을 높이는 공간으로 활용된다. 도면상 절연 스페이서(220)는 하부 세라믹기판(200)을 기준으로 할 때 가장자리를 둘러 배치되며, 일 예로 8개가 일정 간격을 두고 배치된다.
절연 스페이서(220)는 하부 세라믹기판(200)에 일체로 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)을 배치할 때 얼라인을 확인하는 용도로 적용될 수도 있다. 하부 세라믹기판(200)에 절연 스페이서(220)가 접합된 상태에서 그 상부에 반도체 칩(G)이 실장된 상부 세라믹기판(300)을 배치할 때, 절연 스페이서(220)가 상부 세라믹기판(300)의 얼라인을 확인하는 용도로 적용될 수 있다. 또한, 절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)을 지지하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 휨을 방지하는데 기여한다.
절연 스페이서(220)는 하부 세라믹기판(200)에 실장된 칩과 상부 세라믹기판(300)에 실장된 칩 및 부품 간의 절연을 위해 세라믹 소재로 형성될 수 있다. 일 예로, 절연 스페이서는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성될 수 있다. Al2O3, ZTA, Si3N4, AlN는 기계적 강도, 내열성이 우수한 절연성 재료이다.
절연 스페이서(220)는 하부 세라믹기판(200)에 브레이징 접합된다. 절연 스페이서(220)를 하부 세라믹기판(200)에 솔더링 접합하면 솔더링 또는 가압 소성시 열적 기계적 충격으로 인해 기판이 파손될 수 있으므로 브레이징 접합한다. 브레이징 접합은 AgCu층과 Ti층을 포함한 브레이징 접합층을 이용할 수 있다. 브레이징을 위한 열처리는 780℃~900℃에서 수행할 수 있다. 브레이징 후, 절연 스페이서(220)는 하부 세라믹기판(200)의 금속층(202)과 일체로 형성된다. 브레이징 접합층의 두께는 0.005mm~0.08mm로 절연 스페이서의 높이에 영향을 미치치 않을 만큼 얇고 접합 강도는 높다.
하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 인터커넥션 스페이서(230)가 설치된다. 인터커넥션 스페이서(230)는 상하 복층 구조의 기판에서 연결핀을 대신하여 전극 패턴 간 전기적 연결을 수행할 수 있다. 인터커넥션 스페이서(230)는 전기적 로스(loss) 및 쇼트(shot)를 방지하면서 기판 간을 직접 연결하고 접합 강도를 높이며 전기적 특성도 개선할 수 있다. 인터커넥션 스페이서(230)는 일단이 브레이징 접합 방식으로 하부 세라믹기판(200)의 전극 패턴에 접합될 수 있다. 또한, 인터커넥션 스페이서(230)는 반대되는 타단이 브레이징 접합 방식 또는 솔더링 접합 방식으로 상부 세라믹기판(300)의 전극 패턴에 접합될 수 있다. 인터커넥션 스페이서(230)는 Cu 또는 Cu+CuMo 합금일 수 있다.
도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이고, 도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.
도 7 및 도 8에 도시된 바에 의하면, 상부 세라믹기판(300)은 하부 세라믹기판(200)의 상부에 배치된다.
상부 세라믹기판(300)은 적층 구조의 중간 기판이다. 상부 세라믹기판(300)은 하면에 반도체 칩(G)을 실장하고, 고속 스위칭을 위한 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로를 구성한다.
상부 세라믹기판(300)은 세라믹기재(301)와 세라믹기재(301)의 상하면에 브레이징 접합된 금속층(302,303)을 포함한다. 상부 세라믹기판(300)은 세라믹기재의 두께가 0.38t이고 세라믹기재의 상면(300a)과 하면(300b)에 전극 패턴의 두께가 0.3t인 것을 일 예로 한다. 세라믹기판은 상면과 하면의 패턴 두께가 동일해야 브레이징시 틀어지지 않는다.
상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴은 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분된다. 상부 세라믹기판(300)의 하면의 금속층(303)이 형성하는 전극 패턴은 상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴과 대응된다. 상부 세라믹기판(300)의 상면의 전극 패턴을 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분한 것은 고속 스위칭을 위해 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로로 분리하기 위함이다.
반도체 칩(G)은 상부 세라믹기판(300)의 하면(300b)에 솔더(Solder), 은 페이스트(Ag Paste) 등의 접착층에 의해 플립칩(flip chip) 형태로 구비된다. 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 구비됨에 따라 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수가 있게 되어, 이에 의해 방열 성능 또한 개선시킬 수 있다.
도 8에 도시된 바와 같이, 반도체 칩(G)은 고속 스위칭을 위해 2개씩 병렬로 연결될 수 있다. 반도체 칩(G)은 2개가 상부 세라믹기판(300)의 전극 패턴 중 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하는 위치에 배치되고, 나머지 2개가 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하는 위치에 병렬로 배치된다. 일 예로 반도체 칩(G) 하나의 용량은 150A이다. 따라서 반도체 칩(G) 2개를 병렬 연결하여 용량이 300A가 되도록 한다. 반도체 칩(G)은 GaN 칩이다.
반도체 칩(G)을 사용하는 파워모듈의 목적은 고속 스위칭에 있다. 고속 스위칭을 위해서는 Gate drive IC 단자에서 반도체 칩(G)의 Gate 단자 간이 매우 짧은 거리로 연결되는 것이 중요하다. 따라서 반도체 칩(G) 간을 병렬로 연결하여 Gate drive IC와 Gate 단자 간 연결 거리를 최소화한다. 또한, 반도체 칩(G)이 고속으로 스위칭하기 위해서는 반도체 칩(G)의 Gate 단자와 Source 단자가 동일한 간격을 유지하는 것이 중요하다. 이를 위해 반도체 칩(G)과 반도체 칩(G)의 사이의 중심에 연결핀이 연결되도록 Gate 단자와 Source 단자를 배치할 수 있다. Gate 단자와 Source 단자가 동일한 간격을 유지하지 않거나 패턴의 길이가 달라지면 문제가 발생한다.
Gate 단자는 낮은 전압을 이용하여 반도체 칩(G)을 온오프(on/off)시키는 단자이다. Gate 단자는 연결핀을 통해 PCB 기판(400)과 연결될 수 있다. Source 단자는 고전류가 들어오고 나가는 단자이다. 반도체 칩(G)은 Drain 단자를 포함하며, Source 단자와 Drain 단자는 N형과 P형으로 구분되어 전류의 방향을 바꿀 수 있다. Source 단자와 Drain 단자는 반도체 칩(G)을 실장하는 전극 패턴인 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)을 통해 전류의 입출력을 담당한다. Source 단자와 Drain 단자는 전원의 입출력을 담당하는 도 1의 제1 단자(610) 및 제2 단자(620)와 연결된다.
도 1 및 도 8을 참조하면, 도 1에 도시된 제1 단자(610)는 +단자와 -단자를 포함하며, 제1 단자(610)에서 +단자로 유입된 전원은 도 8에 도시된 상부 세라믹기판(300)의 제1 전극 패턴(a), 제1 전극 패턴(a)과 제2 전극 패턴(b)의 사이에 배치된 반도체 칩(G) 및 제2 전극 패턴(b)을 통해 제2 단자(620)로 출력된다. 그리고 도 1에 도시된 제2 단자(620)로 유입된 전원은 도 8에 도시된 제2 전극 패턴(b), 제2 전극 패턴(b)과 제3 전극 패턴(c)의 사이에 배치된 반도체 칩(G) 및 제3 전극 패턴(c)을 통해 제1 단자(610)의 -단자로 출력된다. 예컨데, 제1 단자(610)에서 유입되고 반도체 칩(G)을 통과하여 제2 단자(620)로 출력되는 전원을 하이 사이드(High Side), 제2 단자(620)에서 유입되고 반도체 칩(G)을 통과하여 제1 단자(610)로 출력되는 전원을 로우 사이드(Low Side)가 된다.
도 7에 도시된 바에 의하면, 상부 세라믹기판(300)은 NTC 온도센서(210)에 대응하는 부분에 커팅부(310)가 형성될 수 있다. 하부 세라믹기판(200)의 상면에 NTC 온도센서(210)가 장착된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 그런데 NTC 온도센서(210)의 두께가 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격에 비해 두꺼워 NTC 온도센서(210)와 상부 세라믹기판(300)의 간섭이 발생한다. 이를 해결하기 위해 NTC 온도센서(210)와 간섭되는 부분의 상부 세라믹기판(300)을 커팅하여 커팅부(310)를 형성한다.
커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액 또는 에폭시를 주입할 수 있다. 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이를 절연하기 위해 실리콘액 또는 에폭시를 주입해야 한다. 상부 세라믹기판(300)과 하부 세라믹기판(200)에 실리콘액 또는 에폭시를 주입하기 위해 상부 세라믹기판(300)의 한쪽면을 커팅하여 커팅부(310)를 형성할 수 있으며, 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)의 간섭도 방지할 수 있다. 실리콘액 또는 에폭시는 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400) 사이의 공간에 충진할 수 있다.
상부 세라믹기판(300)에 쓰루홀(Through Hole)(320)이 형성된다. 쓰루홀(320)은 상하 복층의 기판 구조에서 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하고, 하부 세라믹기판(200)에 실장된 NTC 온도센서(210)를 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하기 위한 것이다.
쓰루홀(320)은 반도체 칩이 설치되는 위치에 2개씩 8개가 형성되고, NTC 온도센서가 설치되는 위치에 2개가 설치되어 총 10개가 형성될 수 있다. 또한, 쓰루홀(320)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)이 형성된 부분에 다수 개가 형성될 수 있다.
제1 전극 패턴(a)에 형성된 다수 개의 쓰루홀(320)은 상부 세라믹기판(300)의 상면의 제1 전극 패턴(a)으로 유입된 전류가 상부 세라믹기판(300)의 하면에 형성된 제1 전극 패턴(a)으로 이동하고 반도체 칩(G)으로 유입되도록 한다. 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)은 반도체 칩(G)으로 유입된 전류가 상부 세라믹기판(300)의 하면의 제3 전극 패턴(c)을 통해 상부 세라믹기판(300)의 상면의 제3 전극 패턴(c)으로 이동하도록 한다.
쓰루홀(320)의 직경은 0.5mm~5.0mm일 수 있다. 쓰루홀(320)에는 연결핀이 설치되어 PCB 기판의 전극 패턴과 연결되고 이를 통해 PCB 기판(400)에 실장되는 구동소자와 연결될 수 있다. 상하 복층의 기판 구조에서 쓰루홀(320) 및 쓰루홀(320)에 설치되는 연결핀을 통한 전극 패턴 간 연결은 최단 거리 연결을 통해 다양한 출력 손실을 제거하여 파워모듈의 크기에 따른 제약을 개선하는데 기여할 수 있다.
상부 세라믹기판(300)의 전극 패턴에는 복수 개의 비아홀(330)이 형성될 수 있다. 비아홀(330)은 기판 면적 대비 최소 50% 이상 가공될 수 있다. 상술한 비아홀(330)의 면적은 기판 면적 대비 최소 50% 이상 적용되는 예로 들어 설명하였으나, 이에 한정되는 것은 아니며 50% 이하로 가공될 수도 있다.
일 예로 제1 전극 패턴(a)에는 152개의 비아홀이 형성되고 제2 전극 패턴(b)에는 207개의 비아홀이 형성되고 제3 전극 패턴(c)에는 154개의 비아홀이 형성될 수 있다. 각 전극 패턴에 형성되는 복수 개의 비아홀(330)은 대전류 통전 및 대전류 분산을 위한 것이다. 하나의 슬롯 형태로 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 도통시키면 한쪽으로만 고전류가 흘러 쇼트, 과열 등의 문제가 발생할 수 있다.
비아홀(330)에는 전도성 물질이 충진된다. 전도성 물질은 Ag 또는 Ag 합금일 수 있다. Ag 합금은 Ag-Pd 페이스트일 수 있다. 비아홀(330)에 충진된 전도성 물질은 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 전기적으로 연결한다. 비아홀(330)은 레이저 가공하여 형성할 수 있다. 비아홀(330)은 도 8의 확대도에서 확인할 수 있다.
도 9는 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.
도 9에 도시된 바에 의하면, 연결핀(800)은 상부 세라믹기판(300)에서 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(Through Hole)(도 7의 도면부호 320)에 끼워진다. 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(도 10의 도면부호 400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 실장하는 게이트(Gate) 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.
또한, 연결핀(800)은 상부 세라믹기판(300)에서 NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진다. NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응되는 위치에 형성된 쓰루홀(420)에 끼워져 NTC 온도센서(210)의 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.
또한, 연결핀(800)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)에 일렬로 형성된 다수 개의 쓰루홀(320)에 끼워진다. 제1 전극 패턴(a)과 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 PCB 기판(400)의 캐패시터(410)와 연결할 수 있다.
연결핀(800)은 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하여 다양한 출력 손실을 제거하고 고속 스위칭이 가능하게 한다.
도 10은 본 발명의 실시예에 의한 PCB 기판의 평면도이다.
도 10에 도시된 바에 의하면, PCB 기판(400)은 반도체 칩(G)을 스위칭하거나 NTC 온도센서(도 7의 도면부호 210)가 감지한 정보를 이용하여 GaN 칩(반도체 칩)을 스위칭하기 위한 구동소자가 실장된다. 구동소자는 Gate Drive IC를 포함한다.
PCB 기판(400)은 상면에 캐패시터(410)가 장착된다. 캐패시터(410)는 상부 세라믹기판(300)의 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하도록 배치된 반도체 칩(G)과 상부 세라믹기판(300)의 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하도록 배치된 반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 장착된다.
반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 캐패시터(410)가 장착되면, 연결핀(도 9의 도면부호 800)을 이용하여 반도체 칩(G)과 Drive IC 회로를 최단거리로 연결할 수 있으므로 고속 스위칭에 보다 유리하다. 일 예로, 캐패시터(410)는 용량을 맞추기 위해 10개가 병렬로 연결될 수 있다. 입력단에 디커플링용도로 2.5㎌ 이상을 확보하기 위해서 고전압의 캐패시터 10개를 연결하여 용량을 확보할 수 있다. Gate Drive IC 회로는 High side gate drive IC와 Low side gate drive IC를 포함한다.
한편, 다른 실시예로 방열판과 세라믹기판의 접합시 솔더프리폼을 사용하여 기포 발생을 최소화하고 고온 신뢰성을 향상시킨다. 방열판과 접합되는 세라믹기판은 하부 세라믹기판이다.
도 11은 본 발명의 다른 실시예로 방열판에 하부 세라믹기판이 접합된 모습을 보인 단면도이다. 도 11에서는 방열판에 하부 세라믹기판이 접합된 모습을 설명하기 위해 하부 세라믹기판을 실제와 달리 과장되게 표현하였다.
도 11에 도시된 바에 의하면, 방열판(500)은 하부 세라믹기판(200)의 하면에 솔더링 접합된다. 구체적으로, 하부 세라믹기판(200)의 하면과 방열판(500)의 상면을 솔더프리폼층(550)이 접합한다. 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상면과 하면에 브레이징 접합된 금속층(202,203)을 포함하는 구조로 형성되며, 솔더프리폼층(550)은 하부 세라믹기판(200)의 하면의 금속층(203)과 방열판(500)의 상면 사이에 접합 배치된다.
솔더프리폼층(550)은 하부 세라믹기판(200)의 하면과 방열판(500)의 상면의 사이에 고체 상태인 솔더프리폼(550a)을 배치하고 솔더링 접합하여 형성한다.
방열판(500)과 하부 세라믹기판(200)의 금속층(202,203)은 구리 또는 구리합금 재질로 형성된다. 방열판(500)에 하부 세라믹기판(200)을 접합할 때 주로 솔더를 이용하여 솔더링 접합하는데, 접합되는 세라믹기판의 크기(size)가 증가할수록 페이스트(paste) 또는 크림(cream) 타입의 솔더(solder)를 사용하면 균일 도포가 어려울 수 있고 균일 도포를 위해 플럭스(flux)를 많이 사용하면 플럭스의 양이 많아져 솔더링 후 기포가 발생할 수 있다. 기포는 하부 세라믹기판(200)에서 방열판(500)으로의 열전달을 저해하고, 반복적인 온도 상승 및 냉각에 의해 접합 신뢰성을 저하시키는 역할을 한다. 따라서 솔더 페이스트를 사용하는 대신 고체 상태의 솔더인 솔더프리폼(550a)을 적용하여 솔더링시 발생되는 기포를 줄여 방열과 접합 신뢰성을 향상시킨다.
도 12는 본 발명의 다른 실시예로 방열판에 하부 세라믹기판을 접합시 솔더프리폼을 적용하는 모습을 보인 단면도이고, 도 13은 도 12의 솔더프리폼의 평면도이다.
도 12 및 도 13에 도시된 바에 의하면, 하부 세라믹기판(200)과 방열판(500)의 접합시 솔더프리폼(550a)을 사용하여 솔더프리폼층(550)을 형성한다. 솔더프리폼(550a)은 고체 상태이고 하부 세라믹기판(200)의 크기에 대응되며 두께가 균일하다. 솔더프리폼(550a)은 표면이 플럭스(560)로 코팅된다. 플럭스(560)는 솔더프리폼(550a)에 비해 융점이 낮아, 솔더프리폼(550a)의 솔더링 접합시 솔더프리폼(550a)보다 먼저 녹아 휘발된다. 이러한 플럭스(560)는 솔더프리폼(550a)의 표면 전체에 코팅되고 솔더프리폼(550a)보다 먼저 녹아 휘발되므로 휘발성 물질의 갇힘을 최소화한다.
또한, 플럭스(560)는 솔더프리폼(550a)의 표면 전체에 얇은 층으로 코팅되어 솔더프리폼(550a)의 산화를 방지하고 솔더링 접합시 접합이 견고하도록 한다. 플럭스(560)는 솔더프리폼(550a)의 상면과 하면에 얇은 층으로 코팅될 수도 있다.
플럭스(560)는 염화물, 플루오르화물, 수지 등으로 이루어질 수 있다. 플럭스(560)는 점착 플럭스일 수 있다. 점착 플럭스(560)는 하부 세라믹기판(200)과 방열판(500)을 솔더링전 가접합하여 위치 고정이 용이하도록 할 수 있다.
솔더프리폼(550a)은 Sb계 프리폼일 수 있다. 일예로 솔더프리폼(550a)은 SnSb 조성이고 Pb가 포함되지 않는 친환경계열 솔더일 수 있다.
Sb계 프리폼은 일반적인 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트에 비해 고온 신뢰성이 우수하고 접합 강도가 높으며 기포 발생이 방지되므로 방열 및 고온 신뢰성이 높다. 고전압, 고전류의 파워모듈은 반복적인 온도 상승 및 냉각으로 인해 고온 신뢰성이 우수한 솔더의 사용이 요구된다. Sb계 프리폼은 고온 신뢰성이 우수하므로 파워모듈에 적용되는 방열판(500)과 하부 세라믹기판(200)을 견고하게 접합하여 고온 신뢰성을 향상시킬 수 있다.
하부 세라믹기판(200)의 하면과 방열판(500)의 상면 사이에 플럭스(560)가 코팅된 솔더프리폼(550a)을 배치하고, 솔더링 접합하면 플럭스가 먼저 녹아 휘발되고 솔더프리폼(550a)이 하부 세라믹기판(200)과 방열판(500)을 접합하게 된다. 플럭스(560)가 코팅된 솔더프리폼(550a)은 프리폼(550')으로 칭할 수 있다.
방열판(500)과 하부 세라믹기판(200)을 솔더링 접합시 솔더 페이스트를 사용하면 플럭스에서 방출되는 휘발성 물질이 페이스트에 갇혀 기포 생성을 컨트롤하기 어려울 수 있다. 그러나 다른 실시예와 같이, 플럭스(560)가 먼저 녹아 휘발되는 솔더프리폼(550a)의 형태는 내부 플럭스가 제거된 솔더프리폼(550a)의 표면에 플럭스가 코팅되어 휘발성 물질의 갇힘을 최소화하므로 기포 생성을 방지하여 보이드(void) 생성을 방지하므로 열전도도 감소를 최소화할 수 있다.
또 다른 실시예로, 다층 구조의 방열판을 적용하여 열팽창에 따른 방열판의 휨을 방지하고 방열에도 유리하도록 한다.
도 14는 본 발명의 또 다른 실시예로 하우징에 방열판이 조립된 상태를 보인 단면도이다.
도 14에 도시된 바에 의하면, 방열판(500')은 하우징(100)의 하면에 조립된다. 방열판(500)은 하우징(100)에 대응되는 면적으로 형성된다. 전술한 실시예에서 방열판(500)은 방열 효율을 높이기 위해 구리 재질, 구리합금 재질, 알루미늄 재질 중 하나로 형성되고, 하부 세라믹기판(200)의 하면에 솔더링 접합된다.
그런데, 구리 또는 알루미늄 재질의 방열판은 높은 열팽창 계수로 인해 솔더링 접합시 휨이 발생할 수 있다. 방열판의 휨은 하부 세라믹기판(200)과 접합면에 결함을 발생시켜 방열 성능을 저하시킨다.
또 다른 실시예의 방열판(500')은 소정 두께 이상으로 형성하고 열적 특성이 우수하도록 제조하여 솔더링 접합시 휨 발생이 방지되도록 한다.
방열판(500')은 다층 구조로 형성한다. 방열판(500')은 3층 내지 5층의 적층형 구조로 형성하여 두께가 1.0mm 이상이 되도록 한다. 일 예로, 방열판(500')의 두께는 1.0mm~3.0mm로 형성한다. 바람직하게는 방열판(500')은 이종 재질의 금속시트를 적층하여 다층 구조로 형성하고 두께가 2.0mm 이상이 되도록 하여 방열에 유리하고 휨 발생이 방지되도록 한다.
도 15는 본 발명의 또 다른 실시예에 의한 방열판을 하부 세라믹기판(200)을 접합하는 모습을 보인 단면도이다. 도 15는 방열판이 하부 세라믹기판의 하면에 접합되는 모습을 보여주기 위해 실제와 달리 과장되게 표현하였다.
도 15에 도시된 바에 의하면, 방열판(500')은 제1 금속시트(500a), 제2 금속시트(500b) 및 제3 금속시트(500c)를 포함할 수 있다. 방열판(500')은 제1 금속시트(500a)의 상면에 브레이징 필러층(P)을 매개로 제2 금속시트(500b)가 브레이징 접합되고, 제1 금속시트(500a)의 하면에 브레이징 필러층(P)을 매개로 제3 금속시트(500c)가 브레이징 접합된 3층의 적층형 구조일 수 있다.
제1 금속시트(500a) 내지 제3 금속시트(500c)는 Cu, CuMo, CuW 중 하나의 금속시트로 이루어질 수 있다. 일 예로, 제1 금속시트(500a)는 CuMo이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 Cu일 수 있다. 또는 제1 금속시트(500a)는 CuW이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 Cu일 수 있다. 또는 제1 금속시트(500a)는 Cu이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 CuMo일 수 있다. 또는 제1 금속시트(500a)는 Cu이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 CuW일 수 있다. 또 다른 실시예에서는 제1 금속시트(500a)는 CuMo이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 Cu인 것을 일 예로 한다.
Cu/CuMo/Cu의 3층 접합 금속시트 구조는 열팽창 계수가 낮은 CuMo의 상면과 하면에 열전도도가 높은 Cu를 접합하여 방열 성능을 높이고 열팽창 계수를 낮춘다.
CuMo와 CuW는 Cu에 비해 상대적으로 열팽창 계수가 낮다. Cu는 열팽창 계수가 17ppm/K, 열전도도가 393W/m·K이고, CuMo는 열팽창 계수가 7.0ppm/K, 열전도도가 160W/m·K이고, CuW는 열팽창 계수가 6.5ppm/K, 열전도도가 180W/m·K이다.
열팽창 계수가 상대적으로 낮은 CuMo 재질 금속시트의 상면과 하면에 열팽창 계수는 상대적으로 높으나 열전도도가 높은 Cu 재질 금속시트를 접합한 3층 금속시트 구조로 형성하여, Cu 재질 금속시트의 휨을 CuMo 재질 금속시트가 흡수하여 고온에서 열팽창 계수의 차이로 늘어나는 방열판의 휨 현상을 줄일 수 있도록 한다.
Cu/CuMo/Cu의 3층 접합 금속시트 구조의 방열판(500')은 하부 세라믹기판(200)에 250℃ 이하로 솔더링 접합시 휨 변화량이 0.05mm 이하이며, 열팽창계수가 6.8~12.0ppm/K 범위이고, 열전도도가 200~280W/m.K인 열적 특성을 갖는다.
제1 금속시트(500a)를 형성하는 CuMo 재질 금속시트의 두께는 0.6mm이고, 제2 금속시트(500b)와 제3 금속시트(500c)를 형성하는 Cu 재질 금속시트의 두께는 0.2mm일 수 있다. 이 경우, Cu/CuMo/Cu의 3층 접합 금속시트 구조로 형성하면 두께 1.0mm인 방열판(500')을 제조할 수 있다.
방열판(500')은 하부 세라믹기판(200)의 하면에 솔더링 접합되어 방열 기능을 수행할 수 있다. 실질적으로 방열판(500')은 하부 세라믹기판(200)의 하면의 금속층(203)과 솔더링 접합된다. 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상면과 하면에 금속층(202,203)이 브레이징 접합된 구조를 갖는다. 금속층은 구리로 형성된다. 일 예로, 하부 세라믹기판(200)은 AMB 기판, TPC 기판 및 DBC 기판 중 하나일 수 있다.
솔더링 접합은 200~270℃에서 수행한다. 솔더링 접합은 솔더 또는 은(Ag) 페이스트를 사용할 수 있다. 은(Ag) 페이스트는 솔더에 비해 솔더링 온도가 높으나 열전도도가 높아 방열판(500')으로 열의 이동을 빠르게 하여 방열 효율을 높일 수 있다. 솔더 또는 은(Ag) 페이스트는 방열판(500')과 하부 세라믹기판(200)의 사이에 솔더층(550b)을 형성한다.
이종 재질의 금속시트 간의 접합 특성을 확보할 수 있도록 브레이징 필러층(P)을 포함한다.
도 16은 본 발명의 또 다른 실시예에 의한 3층 적층형 구조의 방열판 및 브레이징 필러층을 보인 단면도이다.
도 16에 도시된 바에 의하면, 브레이징 필러층(P)은 Ag, Cu, AgCu 중 적어도 하나를 포함할 수 있다. Ag, Cu, AgCu는 열전도도가 높아 금속시트 간에 열 전달을 용이하게 하여 방열 효율을 높인다. 또한 Ag, Cu, AgCu는 이종 재질인 금속시트 간의 접합 특성을 높인다. 브레이징 필러층(P)은 1㎛ 이상 5㎛ 이하의 두께로 형성할 수 있다. 브레이징 필러층(P)은 다층 구조의 박막으로 형성할 수 있다. 브레이징 필러층(P)은 젖음성을 높이기 위해 Ti를 더 포함할 수 있다. Ti는 젖음성이 좋아 금속시트에 Ag, Cu, AgCu의 부착을 용이하게 한다.
일 예로, 브레이징 필러층(P)은 Ti층과 Ti층 상에 형성된 Cu층, Cu층 상에 형성된 Ag층 및 Ag층 상에 형성된 Cu층을 포함할 수 있다. 또는, 브레이징 필러층(P)은 Ti층과 Ti층 상에 형성된 Ag층, Ag층 상에 형성된 Cu층을 포함할 수 있다. 또는 브레이징 필러층(P)은 Cu층, Cu층 상에 형성된 Ag층 및 Ag층 상에 형성된 Cu층을 포함할 수 있다.
또 다른 실시예에서, 방열판(500')은 제1 금속시트(500a)의 상면과 하면에 Ti층(P1)과 AgCu층(P2)으로 구성되는 브레이징 필러층(P)을 형성하며, 브레이징 필러층(P)이 형성된 제1 금속시트(500a)의 상면과 하면에 제2 금속시트(500b)와 제3 금속시트(500c)를 배치하고 브레이징 접합하여 제조한다. 브레이징 접합은 780~950℃에서 수행하고, 브레이징 중에 상부 중량 또는 가압을 실시할 수 있다.
브레이징 필러층(P)은 페이스트(paste) 인쇄, 박막 포일(foil) 부착, 스퍼터링에 의한 박막층 형성 등의 방법으로 형성할 수 있다. 브레이징 필러층(P)은 브레이징 접합 후 그 경계가 모호할 수 있다.
상술한 다층 구조의 방열판(500')은 브레이징 접합으로 이종 재질의 금속시트 간의 접합 특성을 확보할 수 있고, 열팽창 계수가 높은 금속시트들의 사이에 열팽창 계수가 낮은 재질의 금속시트를 배치하여 저열팽창 계수를 가지도록 하여 대면적 접합시 휨 발생이 방지될 수 있다.
도 17은 도 16의 변형예로 5층 적층형 구조의 방열판을 보인 단면도이다.
도 17에 도시된 바에 의하면, 방열판(500")은 제1 금속시트(500a)의 상면에 브레이징 필러층(P)을 매개로 제2 금속시트(500b)가 브레이징 접합되고, 제1 금속시트(500a)의 하면에 브레이징 필러층(P)을 매개로 제3 금속시트(500c)가 브레이징 접합되며, 제2 금속시트(500b)의 상면에 브레이징 필러층(P)을 매개로 제4 금속시트(500d)가 브레이징 접합되고, 제3 금속시트(500c)의 하면에 브레이징 필러층(P)을 매개로 제5 금속시트(500e)가 브레이징 접합된 5층의 적층형 구조일 수 있다.
방열판(500')은 제1 금속시트(500a)의 상면에 브레이징 필러층(P), 제2 금속시트(500b), 브레이징 필러층(P), 제4 금속시트(500d)를 적층 배치하고, 제1 금속시트(500a)의 하면에 브레이징 필러층(P), 제3 금속시트(500c), 브레이징 필러층(P), 제5 금속시트(500e)를 적층 배치한 다음 브레이징 접합하여 5층의 적층형 구조를 형성할 수 있다.
제1 금속시트(500a) 내지 제5 금속시트(500e)는 Cu, CuMo, CuW, Mo 중 하나의 금속시트로 이루어질 수 있다.
일 예로, 제1 금속시트(500a)는 Mo이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 CuMo이고, 제4 금속시트(500d)와 제5 금속시트(500e)는 Cu일 수 있다. 또는, 제1 금속시트(500a)는 Cu이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 CuMo이고, 제4 금속시트(500d)와 제5 금속시트(500e)는 Cu일 수 있다. 또는 제1 금속시트(500a)는 Mo이고, 제2 금속시트(500b)와 제3 금속시트(500c)는 CuW이고, 제4 금속시트(500d)와 제5 금속시트(500e)는 Cu일 수 있다.
5층 접합 금속시트 구조에서 브레이징 필러층(P)은 Ti층(P1)과 Ti층(P1) 상에 형성되는 AgCu층(P2)을 포함할 수 있다. Cu/CuMo/Mo/CuW/Cu의 5층 접합 금속시트 구조는 약 3.0mm의 두께로 제작 가능하고, 방열에 유리하며 저열팽창 계수를 가져 솔더링 접합시 휨 발생이 방지된다.
상술한 방열판은 Cu, CuMo, CuW, Mo 중에서 선택되는 금속시트를 다층으로 적층하고 브레이징 접합하여 일체로 형성하므로 열팽창 계수를 낮추어 고온에서 휨 발생을 방지할 수 있고 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
상술한 3층 내지 5층의 적층형 구조의 방열판은 두께가 1.0mm~3.0mm 범위이며, 열팽창계수가 6.8~12.0ppm/K이고 열전도도가 200~280W/m.K인 열적 특성을 가지며, 세라믹기판에 250℃ 이하로 솔더링 접합시 휨 변화량이 0.05mm 이하인 특성을 갖는다.
상술한 다층 구조의 방열판은 열팽창 계수를 낮추므로 고온에서 휨 발생을 방지할 수 있고 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
또 다른 실시예로, 다층 구조의 방열판을 적용하여 열팽창에 따른 방열판의 휨을 방지하고 방열에도 유리하도록 하되, 다층 구조임에도 0.9mm 이하의 얇은 두께로 제조하는 것이 가능하도록 한다.
도 18은 본 발명의 또 다른 실시예로 하우징에 방열판이 조립된 상태를 보인 단면도이다.
도 18에 도시된 바에 의하면, 또 다른 실시예에 의한 방열판(500"')은 하우징(100)의 하면에 조립된다. 방열판(500"')은 하우징(100)에 대응되는 면적으로 형성된다.
또 다른 실시예의 방열판(500"')은 소정 두께 이상으로 형성하고 열적 특성이 우수하도록 제조하여 솔더링 접합시 휨 발생이 방지되도록 한다.
방열판(500"')은 다층 구조로 형성한다. 방열판(500')은 3층의 적층형 구조로 형성하여 두께가 0.9mm 이하가 되도록 한다. 바람직하게는 방열판(500"')의 두께는 0.1mm~0.9mm로 형성한다. 구체적으로, 방열판(500"')은 도금압연법을 이용한 브레이징 접합 기술을 이용하여 0.9mm 이하의 얇은 두께로 제조하여 경박단소 제품에 적용될 수 있도록 하며 방열에 유리하도록 세라믹기판과 접합시 휨 발생이 방지되도록 한다.
도 19는 본 발명의 또 다른 실시예에 의한 방열판을 하부 세라믹기판을 접합하는 모습을 보인 단면도이다. 도 19는 방열판이 하부 세라믹기판의 하면에 접합되는 모습을 보여주기 위해 실제와 달리 과장되게 표현하였다.
도 19에 도시된 바에 의하면, 방열판(500"')은 제1 금속시트(500a), 제1 금속층(500b) 및 제2 금속층(500c)을 포함한다. 방열판(500"')은 제1 금속시트(500a)의 상면에 브레이징 접합된 제1 금속층(500b)과 제1 금속시트(500a)의 하면에 브레이징 접합된 제2 금속층(500c)을 포함한 3층의 적층형 구조이다.
제1 금속층(500b)과 제2 금속층(500c)은 동일 금속재질로 형성되고, 제1 금속시트(500a)는 제1 금속층(500b) 및 제2 금속층(500c)과 다른 금속재질로 형성된다.
제1 금속시트(500a)의 열팽창 계수는 제1 금속층(500b) 및 제2 금속층(500c)의 열팽창 계수에 비해 작다.
제1 금속시트(500a)의 재질은 CuMo, Mo 중 어느 하나이고, 제1 금속층(500b) 및 제2 금속층(500c)의 재질은 Cu이다. 또는, 제1 금속시트(500a)의 재질은 CuMo이고, 제1 금속층(500b) 및 제2 금속층(500c)의 재질은 Cu일 수 있다. 또는, 제1 금속시트(500a)의 재질은 Mo이고, 제1 금속층(500b) 및 제2 금속층(500c)의 재질은 Cu일 수 있다.
Cu/CuMo/Cu의 3층 구조는 열팽창 계수가 낮은 CuMo 재질의 제1 금속시트(500a)의 상면과 하면에 열전도도가 높은 Cu층을 형성하여 방열 성능을 높이고 열팽창 계수를 낮춘다. 즉, 열팽창 계수가 상대적으로 낮은 CuMo 재질의 금속시트의 상면과 하면에 열팽창 계수는 상대적으로 높으나 열전도도가 높은 Cu층을 형성하여 열팽창 계수를 낮춤으로써 고온에서 휨 현상을 줄일 수 있다.
CuMo와 Mo는 Cu에 비해 상대적으로 열팽창 계수가 낮다. Cu는 열팽창 계수가 17ppm/K, 열전도도가 393W/m·K이고, CuMo는 열팽창 계수가 7.0ppm/K, 열전도도가 160W/m·K이다. Cu/CuMo/Cu의 3층 구조의 방열판(500"')은 하부 세라믹기판(200)에 250℃ 이하로 솔더링 접합시 휨 변화량이 0.05mm 이하이며, 열팽창계수가 6.8~12.0ppm/K 범위이고, 열전도도가 200~280W/m.K인 열적 특성을 갖는다.
제1 금속시트(500a)를 형성하는 CuMo 재질 금속시트의 두께는 0.5mm이고, 제1 금속층(500b)과 제2 금속층(500c)을 형성하는 Cu층의 두께는 0.2mm일 수 있다.
제1 금속층(500b) 및 제2 금속층(500c)은 금속이 용융된 용탕에 금속시트를 침지하여 코팅한 후 압연하여 형성된다. 금속이 용융된 용탕은 구리가 용융된 것이다. 제1 금속시트(500a)의 상면과 하면에 제1 금속층(500b)과 제2 금속층(500c)을 각각 코팅하고 경화 후 압연하여 형성하면 방열판(500"')을 0.9mm 이하의 얇은 두께로 제조할 수 있다.
방열판(500"')은 하부 세라믹기판(200)의 하면에 솔더링 접합되어 방열 기능을 수행할 수 있다. 실질적으로 방열판(500"')은 하부 세라믹기판(200)의 하면의 금속층(203)과 솔더링 접합된다. 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상면과 하면에 금속층(202,203)이 브레이징 접합된 구조를 갖는다. 금속층은 구리로 형성된다. 일 예로, 하부 세라믹기판(200)은 AMB 기판, TPC 기판 및 DBC 기판 중 하나일 수 있다.
솔더링 접합은 200~270℃에서 수행한다. 솔더링 접합은 솔더 또는 은(Ag) 페이스트를 사용할 수 있다. 은(Ag) 페이스트는 솔더에 비해 솔더링 온도가 높으나 열전도도가 높아 방열판(500"')으로 열의 이동을 빠르게 하여 방열 효율을 높일 수 있다. 솔더 또는 은(Ag) 페이스트는 방열판(500"')과 하부 세라믹기판(200)의 사이에 솔더층(550b)을 형성한다.
방열판(500"')은 0.9mm 이하의 얇은 두께로 제조하기 위해 도금압연법을 이용한 브레이징 접합 기술을 사용한다.
도 20은 본 발명의 또 다른 실시예에 의한 파워모듈에서 방열판 제조방법을 설명하기 위한 도면이다.
도 20에 도시된 바에 의하면, 도금압연법을 이용한 브레이징 접합 기술을 사용하는 방열판 제조방법은 제1 금속시트를 준비하는 단계(S10)와 금속이 용융된 용탕에 제1 금속시트(500a)를 침지하여 제1 금속시트(500a)의 상면과 하면에 금속층(500a,500b)을 코팅하는 단계(S20)와 금속층(500a,500b)이 코팅된 제1 금속시트(500a)를 경화시키고 압연하는 단계(S30)를 포함한다.
제1 금속시트를 준비하는 단계(S10)에서, 제1 금속시트(500a)는 CuMo, Mo 중 하나의 금속시트를 준비한다.
금속이 용융된 용탕에 제1 금속시트(500a)를 침지하여 제1 금속시트(500a)의 상면과 하면에 금속층(500a,500b)을 코팅하는 단계(S20)에서, 금속이 용융된 용탕은 Cu를 용융한 것이다.
금속층(500a,500b)이 코팅된 제1 금속시트(500a)를 경화시키고 압연하는 단계(S30)에서, 경화는 상온에서 수행할 수 있고, 압연은 780℃에서 900℃의 온도에서 수행한다. 780℃에서 900℃의 온도에서 고온 압연하는 것에서 제1 금속시트(500a)의 상면과 하면에 코팅된 금속층(500b,500c)이 제1 금속시트(500a)에 브레이징 접합된다.
제1 금속시트(500a)의 상면과 하면에 도금압연법을 통해 금속층(500a,500b)을 브레이징 접합하는 방법은 이종 재료임에도 열적문제 없이 견고하게 접합이 가능하며, 다층 구조임에도 0.9mm 이하의 얇은 두께로 제조하는 것이 가능하다. 도금압연법은 고온으로 가열된 상하 롤(R1,R2)을 이용할 수 있다.
상기한 방열판(500"')은 열팽창 계수가 낮은 재질의 제1 금속시트(500a)의 상면과 하면에 열팽창 계수가 높은 금속층(500b,500c)을 형성한 구조이므로 열적 특성이 보장되어 경박 단소 제품 및 열적 특성의 보장이 요구되는 장치 등에 적용이 가능하다.
또한, 방열판(500"')은 CuMo 금속시트의 상면과 하면에 구리 금속층(500b,500c)을 코팅하고 고온 압연으로 브레이징 접합하여 일체로 형성하므로 열팽창 계수를 낮추어 고온에서 휨을 방지할 수 있고, 견고한 접합력과 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
상술한 다층 구조의 방열판은 열팽창 계수를 낮추므로 고온에서 휨 발생을 방지할 수 있고 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있으며, 다층 구조임에도 0.9mm 이하의 얇은 두께로 제조하는 것이 가능하다.
상술한 다층 구조의 방열판은 파워모듈에 적용되는 것을 예로 들어 설명하였으나, 방열 기능이 필요한 다양한 장치에 적용 가능하다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 세라믹기재와 상기 세라믹기재의 상면과 하면에 형성된 금속층을 포함하는 세라믹기판;
    상기 세라믹기판의 하면에 접합되는 방열판; 및
    상기 세라믹기판의 하면과 상기 방열판의 상면 사이에 접합 배치된 솔더프리폼층;
    을 포함하는 파워모듈.
  2. 제1항에 있어서,
    상기 방열판과 상기 금속층은 구리 또는 구리합금 재질로 형성되는 파워모듈.
  3. 제1항에 있어서,
    상기 솔더프리폼층은
    상기 세라믹기판의 하면과 상기 방열판의 상면 사이에 고체 상태의 솔더프리폼을 배치하고 상기 솔더프리폼을 용융 접합한 것인 파워모듈.
  4. 제3항에 있어서,
    상기 솔더프리폼은 표면이 플럭스로 코팅된 파워모듈.
  5. 제4항에 있어서,
    상기 플럭스는 점착 플럭스인 파워모듈.
  6. 제4항에 있어서,
    상기 플럭스는 상기 솔더프리폼에 비해 융점이 낮은 파워모듈.
  7. 제4항에 있어서,
    상기 플럭스는 상기 솔더프리폼의 용융 접합시 상기 솔더프리폼보다 먼저 녹아 휘발되는 것인 파워모듈.
  8. 제3항에 있어서,
    상기 솔더프리폼은 상면과 하면이 플럭스로 코팅된 파워모듈.
  9. 제1항에 있어서,
    상기 솔더프리폼층은 Sb계인 파워모듈.
  10. 제1항에 있어서,
    상기 솔더프리폼층은 SnSb 조성이고 Pb가 포함되지 않는 것인 파워모듈.
  11. 세라믹기판; 및
    상기 세라믹기판의 하면에 솔더링 접합되고 다층 구조로 이루어지는 방열판;
    을 포함하는 파워모듈.
  12. 제11항에 있어서,
    상기 방열판은
    제1 금속시트;
    상기 제1 금속시트의 상면에 브레이징 접합된 제2 금속시트; 및
    상기 제1 금속시트의 하면에 브레이징 접합된 제3 금속시트;
    를 포함하는 파워모듈.
  13. 제12항에 있어서,
    상기 제2 금속시트와 상기 제3 금속시트는 동일 금속재질로 이루어지고,
    상기 제1 금속시트는 상기 제2 금속시트 및 상기 제3 금속시트와 다른 금속재질로 이루어지는 파워모듈.
  14. 제12항에 있어서,
    상기 제1 금속시트의 열팽창 계수는 상기 제2 금속시트 및 상기 제3 금속시트의 열팽창 계수에 비해 작은 파워모듈.
  15. 제12항에 있어서,
    상기 제1 금속시트 내지 상기 제3 금속시트는 Cu, CuMo, CuW 중 하나의 금속시트로 이루어진 파워모듈.
  16. 제12항에 있어서,
    상기 제1 금속시트는 CuMo이고,
    상기 제2 금속시트와 상기 제3 금속시트는 Cu인 파워모듈.
  17. 제12항에 있어서,
    상기 제2 금속시트와 상기 제3 금속시트는 상기 제1 금속시트의 상면과 하면에 브레이징 필러층을 매개로 브레이징 접합되는 파워모듈.
  18. 제17항에 있어서,
    상기 브레이징 필러층은
    Ti, Ag, Cu, AgCu 중 하나 이상으로 이루어진 파워모듈.
  19. 제12항에 있어서,
    상기 제2 금속시트와 상기 제3 금속시트는
    금속이 용융된 용탕에 상기 제1 금속시트를 침지하여 코팅한 후 압연하여 형성되는 금속층인 파워모듈.
  20. 제19항에 있어서,
    상기 방열판의 두께는 0.1mm~0.9mm인 파워모듈.
PCT/KR2021/008216 2020-07-03 2021-06-30 파워모듈 WO2022005183A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020200082287A KR20220004445A (ko) 2020-07-03 2020-07-03 파워모듈
KR10-2020-0082287 2020-07-03
KR10-2020-0091339 2020-07-23
KR1020200091339A KR20220012506A (ko) 2020-07-23 2020-07-23 파워모듈
KR1020200092879A KR20220013664A (ko) 2020-07-27 2020-07-27 파워모듈
KR10-2020-0092879 2020-07-27

Publications (1)

Publication Number Publication Date
WO2022005183A1 true WO2022005183A1 (ko) 2022-01-06

Family

ID=79316677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/008216 WO2022005183A1 (ko) 2020-07-03 2021-06-30 파워모듈

Country Status (1)

Country Link
WO (1) WO2022005183A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869760B1 (en) 2022-07-27 2024-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic device assemblies having an electrically insulating layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007321A (ko) * 1998-07-02 2000-02-07 김충환 전력 반도체 모듈용 방열판 구조
KR101379437B1 (ko) * 2012-10-25 2014-04-04 (주) 유원컴텍 다층 구조의 열방사 시트
KR20140142256A (ko) * 2012-03-30 2014-12-11 미쓰비시 마테리알 가부시키가이샤 히트 싱크 장착 파워 모듈용 기판, 냉각기 장착 파워 모듈용 기판 및 파워 모듈
KR20150108363A (ko) * 2013-01-22 2015-09-25 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈
KR20180056762A (ko) * 2015-09-25 2018-05-29 마테리온 코포레이션 솔더 부착을 갖는 인광체 요소를 사용하는 높은 광출력 광 변환 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007321A (ko) * 1998-07-02 2000-02-07 김충환 전력 반도체 모듈용 방열판 구조
KR20140142256A (ko) * 2012-03-30 2014-12-11 미쓰비시 마테리알 가부시키가이샤 히트 싱크 장착 파워 모듈용 기판, 냉각기 장착 파워 모듈용 기판 및 파워 모듈
KR101379437B1 (ko) * 2012-10-25 2014-04-04 (주) 유원컴텍 다층 구조의 열방사 시트
KR20150108363A (ko) * 2013-01-22 2015-09-25 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈
KR20180056762A (ko) * 2015-09-25 2018-05-29 마테리온 코포레이션 솔더 부착을 갖는 인광체 요소를 사용하는 높은 광출력 광 변환 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869760B1 (en) 2022-07-27 2024-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic device assemblies having an electrically insulating layer

Similar Documents

Publication Publication Date Title
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
US6060795A (en) Semiconductor power pack
WO2022005099A1 (ko) 파워모듈 및 그 제조방법
WO2012011701A2 (en) Radiant heat circuit board and method for manufacturing the same
WO2011034259A1 (ko) 광소자 기판, 광소자 디바이스 및 그 제조 방법
WO2014038899A1 (en) Heat radiation member, heat radiation circuit board, and heat emission device package
WO2022005183A1 (ko) 파워모듈
WO2021241951A1 (ko) 파워모듈
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2021230623A1 (ko) 파워모듈
WO2021230615A1 (ko) 파워모듈 및 그 제조방법
WO2022005133A1 (ko) 파워모듈
WO2021241950A1 (ko) 파워모듈
WO2022010174A1 (ko) 파워모듈
WO2021230621A1 (ko) 파워모듈
WO2022005097A1 (ko) 파워모듈 및 이에 포함되는 세라믹기판 제조방법
WO2022005134A1 (ko) 파워모듈
WO2021230617A1 (ko) 파워모듈
KR20220004445A (ko) 파워모듈
KR20220004437A (ko) 파워모듈
KR20220004440A (ko) 파워모듈
KR20220015220A (ko) 파워모듈 및 그 제조방법
WO2023113289A1 (ko) 다층 배선기판
WO2021230620A1 (ko) 파워모듈
KR20220013664A (ko) 파워모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21834398

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21834398

Country of ref document: EP

Kind code of ref document: A1