WO2021221049A1 - 太陽電池の製造方法および太陽電池 - Google Patents

太陽電池の製造方法および太陽電池 Download PDF

Info

Publication number
WO2021221049A1
WO2021221049A1 PCT/JP2021/016770 JP2021016770W WO2021221049A1 WO 2021221049 A1 WO2021221049 A1 WO 2021221049A1 JP 2021016770 W JP2021016770 W JP 2021016770W WO 2021221049 A1 WO2021221049 A1 WO 2021221049A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
metal electrode
solar cell
region
Prior art date
Application number
PCT/JP2021/016770
Other languages
English (en)
French (fr)
Inventor
正典 兼松
大輔 足立
貴久 藤本
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2022518078A priority Critical patent/JPWO2021221049A1/ja
Priority to CN202180031120.6A priority patent/CN115461877A/zh
Publication of WO2021221049A1 publication Critical patent/WO2021221049A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a back electrode type (back contact type) solar cell and a back electrode type solar cell.
  • Patent Document 1 discloses a back electrode type solar cell.
  • the solar cell described in Patent Document 1 is sequentially laminated on a semiconductor substrate, a first conductive semiconductor layer and a first electrode layer laminated on the back surface side of the semiconductor substrate, and another part on the back surface side of the semiconductor substrate in order.
  • the second conductive semiconductor layer and the second electrode layer are provided.
  • the first electrode layer and the second electrode layer are separated from each other in order to prevent a short circuit.
  • the semiconductor substrate has a pyramid-shaped fine uneven structure called a texture structure on the light receiving surface side and / or the back surface side.
  • each of the first electrode layer and the second electrode layer includes a metal electrode layer.
  • the inventors of the present application have devised to form a metal electrode layer by using a plating method for the purpose of simplifying the manufacturing process of such a solar cell.
  • a plating method for the purpose of simplifying the manufacturing process of such a solar cell.
  • due to the uneven structure on the back surface side of the semiconductor substrate when the metal electrode layer grows, especially in the valley portion of the uneven structure.
  • the metal electrode layers growing in the oblique direction may press against each other, and cracks may occur in the metal electrode layer.
  • the etching solution for patterning the metal electrode layer infiltrates the cracks and damages the semiconductor layer. Therefore, the performance of the solar cell deteriorates. In addition, the reliability of the solar cell is lowered.
  • An object of the present invention is to provide a method for manufacturing a solar cell and a solar cell capable of suppressing deterioration in performance and reliability of the solar cell even if the manufacturing process is simplified.
  • the method for manufacturing a solar cell according to the present invention is a first conductive type in which a semiconductor substrate having a concavo-convex structure on one main surface side and a first region which is a part of the one main surface side of the semiconductor substrate are sequentially laminated.
  • a back surface including a semiconductor layer and a first metal electrode layer, and a second conductive semiconductor layer and a second metal electrode layer which are sequentially laminated in a second region which is a part of the other main surface side of the semiconductor substrate.
  • a method for manufacturing an electrode-type solar cell wherein the solar cell is at least an end on a boundary side between the first region and the second region in each of the first metal electrode layer and the second metal electrode layer.
  • Each of the first metal electrode layer and the second metal electrode layer has a base layer and a plating layer, and the method for manufacturing the solar cell is the same as the semiconductor substrate.
  • a base layer material that forms a series of material films of the base layer over the first region and the second region on the first conductive type semiconductor layer and the second conductive type semiconductor layer on the main surface side.
  • the film forming step, the resist forming step of forming a resist on the material film of the base layer at the boundary between the first region and the second region, and the plating method using the resist as a mask are used.
  • the base layer material film forming step a material film of the base layer having an uneven structure corresponding to the uneven structure of the semiconductor substrate is formed, and in the resist forming step, a resin material and a solvent are used by using a pattern printing method.
  • the resin material By printing and curing the printing material containing the above to form the patterned resist, the resin material exudes into the valley portion of the uneven structure at at least the end portion of the base layer.
  • a resin film is arranged, and in the plating layer forming step, the plating layer is formed on the resin film at the valley portion of the uneven structure at at least the end portion of the base layer and on the uneven structure in the base layer. It is formed on the mountain.
  • the solar cell according to the present invention includes a semiconductor substrate having a concavo-convex structure on one main surface side, a first conductive semiconductor layer laminated in order on a first region which is a part of the one main surface side of the semiconductor substrate, and a first conductive type semiconductor layer.
  • a back electrode type including a first metal electrode layer, a second conductive semiconductor layer and a second metal electrode layer sequentially laminated in a second region which is a part of the other main surface side of the semiconductor substrate.
  • a solar cell comprising a resin film arranged at least at the end of each of the first metal electrode layer and the second metal electrode layer on the boundary side between the first region and the second region.
  • Each of the first metal electrode layer and the second metal electrode layer has a base layer and a plating layer, and the base layer has a concavo-convex structure corresponding to the concavo-convex structure of the semiconductor substrate, and the base layer has a concavo-convex structure.
  • the peak portion of the uneven structure in the above is in contact with the plating layer, and the resin film is interposed between the valley portion of the uneven structure at at least the end portion of the base layer and the plating layer. ..
  • Another solar cell according to the present invention is a first conductive type semiconductor in which a semiconductor substrate having a concavo-convex structure on one main surface side and a first conductive type semiconductor which is sequentially laminated in a first region which is a part of the one main surface side of the semiconductor substrate.
  • a back surface electrode including a layer and a first metal electrode layer, and a second conductive semiconductor layer and a second metal electrode layer which are sequentially laminated in a second region which is a part of the other main surface side of the semiconductor substrate.
  • each of the first metal electrode layer and the second metal electrode layer has a base layer and a plating layer, and the base layer corresponds to the uneven structure of the semiconductor substrate.
  • the mountain portion of the concavo-convex structure in the base layer is in contact with the plating layer, and at least the first region and the said in each of the first metal electrode layer and the second metal electrode layer. At the end on the boundary side with the second region, a space exists under the plating layer in the valley portion of the uneven structure.
  • the present invention even if the manufacturing process of the solar cell is simplified, it is possible to suppress the deterioration of the performance and the reliability of the solar cell.
  • FIG. 2 is a cross-sectional view taken along the line II-II of the solar cell shown in FIG. It is an enlarged sectional view of the part III in the solar cell shown in FIG. It is a figure which shows the semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the transparent electrode layer material film formation step and the base layer material film formation step of a metal electrode layer in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the resist forming process in the manufacturing method of the solar cell which concerns on this embodiment.
  • FIGS. 4C and 4D show a figure which shows the plating layer formation process of the metal electrode layer in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the resist removal process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the transparent electrode layer formation process and the base layer formation process of a metal electrode layer in the manufacturing method of the solar cell which concerns on this embodiment. 4 is an enlarged cross-sectional view of a portion V in the resist forming step and the plating layer forming step of the metal electrode layer in the method for manufacturing a solar cell shown in FIGS. 4C and 4D.
  • FIG. 3 is a partially enlarged cross-sectional view of the solar cell according to the present embodiment shown in FIG. 3, which is an enlarged cross-sectional view corresponding to the portion III shown in FIG. It is a partially enlarged sectional view of the solar cell which concerns on the modification of this embodiment, and is the enlarged sectional view which corresponds to the part III shown in FIG. It is a partially enlarged sectional view of the solar cell which concerns on the modification of this embodiment, and is the enlarged sectional view which corresponds to the part III shown in FIG. It is a partially enlarged sectional view of the solar cell which concerns on the modification of this embodiment, and is the enlarged sectional view which corresponds to the part III shown in FIG. It is a partially enlarged sectional view of the solar cell which concerns on the modification of this embodiment, and is the enlarged sectional view which corresponds to the part III shown in FIG.
  • FIG. 1 is a view of the solar cell according to the present embodiment as viewed from the back surface side
  • FIG. 2 is a sectional view taken along line II-II of the solar cell shown in FIG.
  • FIG. 3 is an enlarged cross-sectional view of a portion III of the solar cell shown in FIG.
  • the solar cells 1 shown in FIGS. 1 to 3 are back electrode type (also referred to as back contact type or back surface bonded type) solar cells of heterojunction type.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first region 7 and a second region 8 on the main surface of the semiconductor substrate 11.
  • the main surface of the main surface of the semiconductor substrate 11 on the light receiving side is the light receiving surface
  • the main surface of the main surface of the semiconductor substrate 11 opposite to the light receiving surface is the back surface.
  • the first region 7 has a so-called comb-shaped shape, and has a plurality of finger portions 7f corresponding to the comb teeth and a bus bar portion 7b corresponding to the support portion of the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f extends from the bus bar portion 7b in the second direction (Y direction) intersecting the first direction. ) Extends.
  • the second region 8 has a so-called comb-shaped shape, and has a plurality of finger portions 8f corresponding to the comb teeth and a bus bar portion 8b corresponding to the support portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y). Extends in the direction).
  • the finger portion 7f and the finger portion 8f form a strip extending in the second direction (Y direction), and are provided alternately in the first direction (X direction).
  • the first region 7 and the second region 8 may be formed in a striped shape.
  • the solar cell 1 includes a passivation layer 13 and an optical adjustment layer 15 which are sequentially laminated on the light receiving surface side of the semiconductor substrate 11. Further, the solar cell 1 includes a passivation layer 23, a first conductive semiconductor layer 25, and a first electrode layer 27, which are sequentially laminated on a part (first region 7) on the back surface side of the semiconductor substrate 11. Further, the solar cell 1 includes a passivation layer 33, a second conductive semiconductor layer 35, and a second electrode layer 37, which are sequentially laminated on another part (second region 8) on the back surface side of the semiconductor substrate 11.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant.
  • the semiconductor substrate 11 may be, for example, a p-type semiconductor substrate in which a crystalline silicon material is doped with a p-type dopant.
  • Examples of the n-type dopant include phosphorus (P).
  • Examples of the p-type dopant include boron (B).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate optical carriers (electrons and holes).
  • the semiconductor substrate 11 has a pyramid-shaped fine uneven structure called a texture structure on the back surface side. As a result, the recovery efficiency of light that has passed through without being absorbed by the semiconductor substrate 11 is increased.
  • the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the light receiving surface side. As a result, the reflection of incident light on the light receiving surface is reduced, and the light confinement effect on the semiconductor substrate 11 is improved.
  • the passivation layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the passivation layer 23 is formed in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the passivation layer 33 is formed in the second region 8 on the back surface side of the semiconductor substrate 11.
  • the passivation layers 13, 23, 33 are formed of, for example, a material containing an intrinsic (i-type) amorphous silicon material as a main component.
  • the passivation layers 13, 23, 33 suppress the recombination of carriers generated in the semiconductor substrate 11 and increase the carrier recovery efficiency.
  • the optical adjustment layer 15 is formed on the passivation layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the optical adjustment layer 15 functions as an antireflection layer that prevents reflection of incident light, and also functions as a protective layer that protects the light receiving surface side of the semiconductor substrate 11 and the passivation layer 13.
  • the optical adjustment layer 15 is formed of an insulating material such as a composite thereof such as silicon oxide (SiO), silicon nitride (SiN), or silicon oxynitride (SiON).
  • the first conductive semiconductor layer 25 is formed on the passivation layer 23, that is, in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the second conductive semiconductor layer 35 is formed on the passivation layer 33, that is, in the second region 8 on the back surface side of the semiconductor substrate 11. That is, the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 have a band-like shape and extend in the Y direction.
  • the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 are alternately arranged in the X direction. A part of the second conductive semiconductor layer 35 may overlap a part of the adjacent first conductive semiconductor layer 25 (not shown).
  • the first conductive semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the first conductive semiconductor layer 25 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant (for example, the above-mentioned boron (B)).
  • a p-type dopant for example, the above-mentioned boron (B)
  • the second conductive semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the second conductive semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • the first conductive semiconductor layer 25 may be an n-type semiconductor layer, and the second conductive semiconductor layer 35 may be a p-type semiconductor layer.
  • the first electrode layer 27 is formed on the first conductive semiconductor layer 25, that is, in the first region 7 on the back surface side of the semiconductor substrate 11.
  • the second electrode layer 37 is formed on the second conductive semiconductor layer 35, that is, in the second region 8 on the back surface side of the semiconductor substrate 11. That is, the first electrode layer 27 and the second electrode layer 37 have a band-like shape and extend in the Y direction.
  • the first electrode layer 27 and the second electrode layer 37 are provided alternately in the X direction.
  • the first electrode layer 27 has a first transparent electrode layer 28 and a first metal electrode layer 29 that are sequentially laminated on the first conductive semiconductor layer 25.
  • the second electrode layer 37 has a second transparent electrode layer 38 and a second metal electrode layer 39 which are sequentially laminated on the second conductive semiconductor layer 35.
  • the first metal electrode layer 29 has a two-layer structure of a base layer 29l and a plating layer 29u
  • the second metal electrode layer 39 has a two-layer structure of a base layer 39l and a plating layer 39u.
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 are formed of a transparent conductive material.
  • the transparent conductive material include ITO (Indium Tin Oxide: a composite oxide of indium oxide and tin oxide), ZnO (Zinc Oxide: zinc oxide) and the like.
  • the base layer 29l in the first metal electrode layer 29 and the base layer 39l in the second metal electrode layer 39 include metal materials such as silver, copper, and aluminum formed by using a PVD method such as sputtering.
  • the plating layer 29u in the first metal electrode layer 29 and the plating layer 39u in the second metal electrode layer 39 include metal materials such as silver, copper, and nickel formed by, for example, a plating method.
  • the first electrode layer 27 and the second electrode layer 37 have a band shape extending in the second direction (Y direction), and are alternately arranged in the first direction (X direction). That is, the first transparent electrode layer 28 and the second transparent electrode layer 38 have a band shape extending in the second direction (Y direction), and are alternately arranged in the first direction (X direction). Further, the first metal electrode layer 29 and the second metal electrode layer 39 have a band shape extending in the second direction (Y direction), and are alternately arranged in the first direction (X direction). The first transparent electrode layer 28 and the second transparent electrode layer 38 are separated from each other, and the first metal electrode layer 29 and the second metal electrode layer 39 are also separated from each other.
  • a resin film 41 is formed at least on the boundary side end between the first region 7 and the second region 8 between the base layer 29l and the plating layer 29u in the first metal electrode layer 29. It is unevenly distributed.
  • the base layer 29l is relatively thin and has a concavo-convex structure corresponding to the concavo-convex structure (texture structure) of the semiconductor substrate 11.
  • the resin film 41 is interposed between the valley portion of the uneven structure at at least the end portion of the base layer 29l and the plating layer 29u.
  • the resin film 41 may be formed in a sea-like shape (that is, continuously) in a sea-island structure, or may be formed in an island-like shape (that is, not continuous) in a sea-island structure. It is preferable that the valley portion of the uneven structure at at least the end portion of the base layer 29l is flattened by the resin film 41.
  • the mountain portion of the uneven structure at least at the end of the base layer 29l is in contact with the plating layer 29u. Further, the valleys and peaks of the uneven structure other than the ends of the base layer 29l are in contact with the plating layer 29u.
  • the resin film 41 is unevenly distributed at least at the boundary side end between the first region 7 and the second region 8 between the base layer 39l and the plating layer 39u in the second metal electrode layer 39. ..
  • the base layer 39l is relatively thin and has a concavo-convex structure corresponding to the concavo-convex structure (texture structure) of the semiconductor substrate 11.
  • the resin film 41 is interposed between the valley portion of the uneven structure at at least the end portion of the base layer 39l and the plating layer 39u.
  • the resin film 41 may be formed in a sea-like shape (that is, continuously) in a sea-island structure, or may be formed in an island-like shape (that is, not continuous) in a sea-island structure. It is preferable that the valley portion of the uneven structure at least at the end portion of the base layer 39l is flattened by the resin film 41.
  • the mountain portion of the uneven structure at least at the end of the base layer 39l is in contact with the plating layer 39u. Further, the valleys and peaks of the uneven structure other than the ends of the base layer 39l are in contact with the plating layer 39u.
  • FIG. 4A is a diagram showing a semiconductor layer forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 4B is a transparent electrode layer material film forming step and a metal electrode in the solar cell manufacturing method according to the present embodiment. It is a figure which shows the process of forming the base layer material film of a layer.
  • FIG. 4C is a diagram showing a resist forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 4D shows a plating layer forming step of the metal electrode layer in the solar cell manufacturing method according to the present embodiment. It is a figure which shows.
  • FIG. 4E is a diagram showing a resist removing step in the solar cell manufacturing method according to the present embodiment
  • FIG. 4F is a transparent electrode layer forming step and a metal electrode layer in the solar cell manufacturing method according to the present embodiment. It is a figure which shows the base layer formation process of. 4A to 4F show the back surface side of the semiconductor substrate 11, and omit the front surface side of the semiconductor substrate 11.
  • a passivation layer 23 and a first conductive semiconductor layer 25 are formed on a part of the back surface side of the semiconductor substrate 11, specifically in the first region 7 (semiconductor layer forming step). ..
  • a passivation layer material film and a first conductive semiconductor layer material film are formed on all the back surfaces of the semiconductor substrate 11 by using a CVD method or a PVD method, and then generated by using a photolithography technique or a printing technique.
  • the passivation layer 23 and the first conductive semiconductor layer 25 may be patterned by an etching method using a resist or a metal mask.
  • Examples of the etching solution for the p-type semiconductor layer material film include hydrofluoric acid containing ozone, and an acidic solution such as a mixed solution of nitric acid and hydrofluoric acid.
  • Examples of the etching solution for the n-type semiconductor layer material film include hydrofluoric acid.
  • an alkaline solution such as an aqueous solution of potassium hydroxide can be mentioned.
  • the passivation layer and the first conductive semiconductor layer are laminated on the back surface side of the semiconductor substrate 11 by using the CVD method or the PVD method, a mask is used to form the passivation layer 23 and the first conductive semiconductor layer 25. Film formation and patterning may be performed at the same time.
  • the passivation layer 33 and the second conductive semiconductor layer 35 are formed on the other part of the back surface side of the semiconductor substrate 11, specifically in the second region 8 (semiconductor layer forming step).
  • a passivation layer material film and a second conductive semiconductor layer material film are formed on all the back surfaces of the semiconductor substrate 11 by using the CVD method or the PVD method, and then the photolithography technique or the printing technique is applied.
  • the passivation layer 33 and the second conductive semiconductor layer 35 may be patterned by an etching method using the resist or the metal mask produced in the above.
  • the passivation layer and the second conductive semiconductor layer are laminated on the back surface side of the semiconductor substrate 11 by using the CVD method or the PVD method, a mask is used to form the passivation layer 33 and the second conductive semiconductor layer 35. Film formation and patterning may be performed at the same time.
  • the passivation layer 13 may be formed on the entire surface of the semiconductor substrate 11 on the light receiving surface side (not shown).
  • a series of transparent electrode layer material films 28Z are formed on the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 across the first region 7 and the second region 8.
  • Transparent electrode layer material film forming step As a method for forming the transparent electrode layer material film 28Z, for example, a CVD method or a PVD method is used.
  • a series of base layer material films 29 lZ straddling the first region 7 and the second region 8. (Underground layer material film forming step).
  • a method for forming the base layer material film 29 lZ for example, a PVD method such as sputtering is used.
  • a resist 40 is formed on the base layer material film 29 lZ at the boundary between the first region 7 and the second region 8 (resist forming step).
  • Examples of the method for forming the resist 40 include a pattern printing method such as press printing such as screen printing or gravure printing, and ejection printing such as inkjet printing.
  • a patterned resist 40 is formed by printing a printing material containing a resin material and a solvent and firing (curing) the printing material.
  • the resin film 41 formed by exuding the resin material in the printing material is formed in the valley portion of the uneven structure (texture structure) of the base layer material film 29 lZ.
  • the resin film 41 may be formed between the resists 40, that is, in the valleys of the uneven structure in all of the first region 7 and the second region 8, and as shown in FIG. It may be formed in a valley portion of an uneven structure at an end portion on the boundary side between the first region 7 and the second region 8 between the resists 40.
  • a patterned plating layer 29u is formed on the base layer material film 29lZ in the first region 7 by using a plating method using the resist 40 as a mask, and a second region is formed.
  • a patterned plating layer 39u is formed on the base layer material film 29lZ in No. 8 (plating metal electrode layer forming step).
  • the plating layer 29u has a concavo-convex structure on the resin film 41 at the valley of the concavo-convex structure at least at the end of the base layer material film 29lZ and on the concavo-convex structure in the base layer material film 29lZ. It is formed on the mountain.
  • the resist 40 is removed (resist removing step).
  • an alkaline aqueous solution such as an aqueous sodium hydroxide solution is used.
  • the first region 7 is formed by etching the base layer material film 29lZ and the transparent electrode layer material film 28Z by using an etching method using the plating layer 29u and the plating layer 39u as masks.
  • the patterned first transparent electrode layer 28 and the base layer 29l are formed in the second region 8, and the patterned second transparent electrode layer 38 and the base layer 39l are formed in the second region 8 (transparent electrode layer forming step, And the base layer forming step).
  • the first metal electrode layer 29 composed of the base layer 29l and the plating layer 29u and the second metal electrode layer 39 composed of the base layer 39l and the plating layer 39u are formed.
  • a first electrode layer 27 composed of a first transparent electrode layer 28 and a first metal electrode layer 29, and a second electrode layer 37 composed of a second transparent electrode layer 38 and a second metal electrode layer 39 are formed.
  • ammonium persulfate examples thereof include a mixed solution of an oxidizing agent such as, and an acidic solution such as hydrochloric acid (HCl).
  • the method of forming a plating layer on a relatively thin base layer is also called a subtract method.
  • a subtract method instead of the resist forming step, the plating layer forming step and the resist removing step (FIGS. 4C to 4E) described above, a series of plating layers are formed, and then the plating layer is patterned using a resist. conduct.
  • the base layer Since the base layer is relatively thin, the base layer has a concavo-convex structure corresponding to the concavo-convex structure (texture structure) of the semiconductor substrate. Therefore, as shown in FIG. 6, when the plating layer 29u grows on the base layer material film 29lZ, the plating layers growing in the oblique direction press each other, especially in the valley portion of the uneven structure (see the arrow), and the plating layer. May crack.
  • the etching solution for patterning the metal electrode layer and the transparent electrode layer infiltrates the cracks, melts the base layer material film and the transparent electrode layer material film, and damages the semiconductor layer. ..
  • a thin base layer material film has small crystal grains and is relatively easily soluble in an acidic solution such as sulfuric acid. Therefore, the performance of the solar cell deteriorates. In addition, the reliability of the solar cell is lowered.
  • the resin film 41 exuded from the resist 40 is arranged in the valley portion of the uneven structure of the base layer material film 29 lZ. It is preferable that the valley portion of the uneven structure of the base layer material film 29 lZ is flattened (smoothed) by the resin film 41. As a result, when the plating layer 29u grows on the base layer material film 29lZ, it is suppressed that the plating layers growing in the diagonal direction press each other, especially in the valley portion of the uneven structure, and cracks occur in the plating layer. Is suppressed.
  • the damage of the semiconductor layer due to the infiltration of the etching solution for patterning the metal electrode layer and the transparent electrode layer into the cracks of the plating layer can be suppressed. Therefore, deterioration of the performance of the solar cell can be suppressed. In addition, it is possible to suppress a decrease in the reliability of the solar cell.
  • the optical adjustment layer 15 is formed on the entire surface of the semiconductor substrate 11 on the light receiving surface side (not shown).
  • the metal electrode layers 29 and 39 are formed by using a plating method. This makes it possible to simplify and reduce the cost of the solar cell manufacturing process.
  • a resist 40 obtained by printing and firing (curing) a printing material containing a resin material and a solvent by using a pattern printing method is used. Directly (film formation and patterning are performed at the same time) to form the plating layer 29u.
  • the resin film 41 exuded from the printing material is arranged in the valley portion of the uneven structure of the base layer material film 29 lZ. It is preferable that the valley portion of the uneven structure of the base layer material film 29 lZ is flattened (smoothed) by the resin film 41.
  • a relatively inexpensive metal such as Cu (for example, Cu (for example)
  • Wet etching may be used after film formation using a PVD method such as sputtering. This makes it possible to reduce the cost of the solar cell.
  • the present invention is not limited to the above-described embodiments, and various modifications and modifications can be made.
  • the above-described embodiment as shown in FIG. 3, between the base layer 29l and the plating layer 29u in the first metal electrode layer 29, and between the base layer 39l and the plating layer 39u in the second metal electrode layer 39.
  • An example is a solar cell in which the resin film 41 is unevenly distributed in the valley portion of the uneven structure.
  • the present invention is not limited to this, and various forms of solar cells can be considered depending on the degree of etching in the manufacturing process of the solar cell.
  • FIG. 7A is shown again.
  • FIG. 3 shows the first conductive semiconductor layer 25 and the passivation layer 23 together.
  • 7B to 7D are partially enlarged cross-sectional views of the solar cell according to the modified example of the present embodiment, and are enlarged cross-sectional views corresponding to the portion III shown in FIG.
  • the resin film 41 unevenly distributed in the valley portion of the uneven structure may be removed by etching.
  • the resin film 41 is etched and removed.
  • the solar cell 1 at least at the end of the first metal electrode layer 29 on the boundary side between the first region 7 and the second region 8, there is a space under the plating layer 29u in the valley portion of the uneven structure. May be present. More specifically, at least at the end of the first metal electrode layer 29, a base layer 29l exists under the plating layer 29u in the valley portion of the uneven structure, and the base layer 29l in the valley portion of the uneven structure The resin film 41 may not be interposed between the plating layer 29u and a space may be interposed.
  • the solar cell 1 at least at the end of the second metal electrode layer 39 on the boundary side between the first region 7 and the second region 8, there is a space under the plating layer 39u in the valley portion of the uneven structure. May be present. More specifically, at least at the end of the second metal electrode layer 39, a base layer 39l exists under the plating layer 39u in the valley portion of the uneven structure, and the base layer 39l in the valley portion of the uneven structure The resin film 41 may not be interposed between the plating layer 39u and a space may be interposed.
  • the base layers 29l and 39l may be further etched and removed, and the transparent electrode layers 28 and 38 may be further etched and removed. ..
  • the base layers 29l and 39l and the transparent electrode layers 28 and 38 are etched and removed.
  • the resin film 41 and the base layer 29l do not exist under the plating layer 29u in the valley portion of the uneven structure, and a space exists. You may.
  • at least at the end of the first metal electrode layer 29, the resin film 41, the base layer 29l, and the transparent electrode layer 28 do not exist under the plating layer 29u in the valley portion of the uneven structure. Space may exist.
  • the resin film 41 and the base layer 39l do not exist under the plating layer 39u in the valley portion of the uneven structure, and a space exists. You may.
  • the resin film 41, the base layer 39l, and the transparent electrode layer 38 do not exist under the plating layer 39u in the valley portion of the uneven structure. Space may exist.
  • the resin film 41 exists under the plating layer 29u in the valley portion of the uneven structure, and the base layer 29l does not exist.
  • a space may exist under the resin layer 41 in the valley portion of the uneven structure.
  • a resin film 41 exists under the plating layer 29u in the valley portion of the uneven structure, and the base layer 29l and the transparent electrode layer 28 There may be a space under the resin layer 41 in the valley portion of the uneven structure.
  • the resin film 41 exists under the plating layer 39u in the valley portion of the uneven structure, and the base layer 39l does not exist.
  • a space may exist under the resin layer 41 in the valley portion of the uneven structure.
  • a resin film 41 exists under the plating layer 39u in the valley portion of the uneven structure, and the base layer 39l and the transparent electrode layer 38 There may be a space under the resin layer 41 in the valley portion of the uneven structure.
  • a solar cell including an electrode layer including a transparent electrode layer and a metal electrode layer is exemplified.
  • the present invention is not limited to this, and can be applied to a solar cell including an electrode layer including only a metal electrode layer.
  • the solar cell 1 using the crystalline silicon material has been exemplified, but the present invention is not limited to this.
  • various materials such as gallium arsenide (GaAs) may be used.
  • the heterojunction type solar cell 1 is exemplified as shown in FIG.
  • the present invention is not limited to this, and can be applied to various solar cells such as homozygous solar cells.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

製造プロセスの簡略化を図っても、太陽電池の性能低下の抑制および信頼性低下の抑制が可能な太陽電池を提供する。太陽電池１は、第１領域に第１半導体層２５および第１金属電極層２９が形成され、第２領域に第２半導体層および第２金属電極層が形成された裏面電極型であって、第１金属電極層２９（および第２金属電極層）における、第１領域と第２領域との境界側の端部に配置された樹脂膜４１を備え、第１金属電極層２９（および第２金属電極層）は、下地層２９ｌとめっき層２９ｕとを有し、下地層２９ｌは、半導体基板１１の凹凸構造に応じた凹凸構造を有し、下地層２９ｌにおける凹凸構造の山部は、めっき層２９ｕと接しており、下地層２９ｌの端部における凹凸構造の谷部とめっき層２９ｕとの間には、樹脂膜４１が介在している。

Description

太陽電池の製造方法および太陽電池
　本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法、および裏面電極型の太陽電池に関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、半導体基板と、半導体基板の裏面側に順に積層された第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える。第１電極層と第２電極層とは、短絡を防止するために互いに分離される。
特開２０１３－１３１５８６号公報
　一般に、半導体基板における光閉じ込め効果および／または光回収効率の向上の目的で、半導体基板は、受光面側および／または裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有する。
　また、一般に、第１電極層および第２電極層の各々は、金属電極層を含む。
　本願発明者らは、このような太陽電池の製造プロセスの簡略化の目的で、めっき法を用いて金属電極層を形成することを考案している。しかし、本願発明者らの知見によれば、このような太陽電池の製造方法では、半導体基板の裏面側の凹凸構造に起因して、金属電極層が成長する際、特に凹凸構造の谷部において斜め方向に成長する金属電極層がお互いに押し合い、金属電極層にヒビが発生することがある。
　金属電極層にヒビが発生すると、例えば金属電極層のパターニングのためのエッチング溶液がヒビに浸入し、半導体層にダメージを与えてしまう。そのため、太陽電池の性能が低下してしまう。また、太陽電池の信頼性が低下してしまう。
　本発明は、製造プロセスの簡略化を図っても、太陽電池の性能低下の抑制および信頼性低下の抑制が可能な太陽電池の製造方法および太陽電池を提供することを目的とする。
　本発明に係る太陽電池の製造方法は、一方主面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１金属電極層と、前記半導体基板の前記一方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２金属電極層とを備える裏面電極型の太陽電池の製造方法であって、前記太陽電池は、前記第１金属電極層および前記第２金属電極層の各々における、少なくとも前記第１領域と前記第２領域との境界側の端部に配置された樹脂膜を備え、前記第１金属電極層および前記第２金属電極層の各々は、下地層とめっき層とを有し、前記太陽電池の製造方法は、前記半導体基板の前記一方主面側の前記第１導電型半導体層および前記第２導電型半導体層の上に、前記第１領域および前記第２領域に跨って一連の前記下地層の材料膜を形成する下地層材料膜形成工程と、前記第１領域と前記第２領域との境界における前記下地層の材料膜の上にレジストを形成するレジスト形成工程と、前記レジストをマスクとして利用するめっき法を用いて、前記第１領域および前記第２領域の各々における前記下地層の材料膜の上に、パターン化された前記めっき層を形成するめっき層形成工程と、前記レジストを除去するレジスト除去工程と、前記めっき層をマスクとして利用するエッチング法を用いて、前記下地層の材料膜をエッチングすることにより、前記第１領域および前記第２領域の各々に、パターン化された前記下地層を形成する下地層形成工程と、を含む。前記下地層材料膜形成工程では、前記半導体基板の前記凹凸構造に応じた凹凸構造を有する前記下地層の材料膜が形成され、前記レジスト形成工程では、パターン印刷法を用いて、樹脂材料および溶媒を含む印刷材料を印刷して硬化させて、パターン化された前記レジストを形成することにより、前記下地層の前記少なくとも端部における前記凹凸構造の谷部に、前記樹脂材料が染み出してなる前記樹脂膜が配置され、前記めっき層形成工程では、前記めっき層が、前記下地層の前記少なくとも端部における前記凹凸構造の谷部における前記樹脂膜の上、および、前記下地層における前記凹凸構造の山部の上、に形成される。
　本発明に係る太陽電池は、一方主面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１金属電極層と、前記半導体基板の前記一方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２金属電極層とを備える裏面電極型の太陽電池であって、前記第１金属電極層および前記第２金属電極層の各々における、少なくとも前記第１領域と前記第２領域との境界側の端部に配置された樹脂膜を備え、前記第１金属電極層および前記第２金属電極層の各々は、下地層とめっき層とを有し、前記下地層は、前記半導体基板の前記凹凸構造に応じた凹凸構造を有し、前記下地層における前記凹凸構造の山部は、前記めっき層と接しており、前記下地層の前記少なくとも端部における前記凹凸構造の谷部と前記めっき層との間には、前記樹脂膜が介在している。
　本発明に係る別の太陽電池は、一方主面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１金属電極層と、前記半導体基板の前記一方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２金属電極層とを備える裏面電極型の太陽電池であって、前記第１金属電極層および前記第２金属電極層の各々は、下地層とめっき層とを有し、前記下地層は、前記半導体基板の前記凹凸構造に応じた凹凸構造を有し、前記下地層における前記凹凸構造の山部は、前記めっき層と接しており、前記第１金属電極層および前記第２金属電極層の各々における、少なくとも前記第１領域と前記第２領域との境界側の端部において、前記凹凸構造の谷部における前記めっき層の下には、空間が存在している。
　本発明によれば、太陽電池の製造プロセスの簡略化を図っても、太陽電池の性能低下の抑制および信頼性低下の抑制が可能である。
本実施形態に係る太陽電池を裏面側からみた図である。 図１に示す太陽電池におけるII－II線断面図である。 図２に示す太陽電池における部分IIIの拡大断面図である。 本実施形態に係る太陽電池の製造方法における半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における透明電極層材料膜形成工程および金属電極層の下地層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法におけるレジスト形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における金属電極層のめっき層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法におけるレジスト除去工程を示す図である。 本実施形態に係る太陽電池の製造方法における透明電極層形成工程および金属電極層の下地層形成工程を示す図である。 図４Ｃおよび図４Ｄに示す太陽電池の製造方法におけるレジスト形成工程および金属電極層のめっき層形成工程における部分Vの拡大断面図である。 従来のめっき法（サブトラクト法）を用いた太陽電池の製造方法における金属電極層のめっき層形成工程の問題点を説明するための図である。 図３に示す本実施形態に係る太陽電池の部分拡大断面図であって、図２に示す部分III相当の拡大断面図である。 本実施形態の変形例に係る太陽電池の部分拡大断面図であって、図２に示す部分III相当の拡大断面図である。 本実施形態の変形例に係る太陽電池の部分拡大断面図であって、図２に示す部分III相当の拡大断面図である。 本実施形態の変形例に係る太陽電池の部分拡大断面図であって、図２に示す部分III相当の拡大断面図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池）
　図１は、本実施形態に係る太陽電池を裏面側からみた図であり、図２は、図１に示す太陽電池におけるII－II線断面図である。また、図３は、図２に示す太陽電池における部分IIIの拡大断面図である。図１～図３に示す太陽電池１は、裏面電極型（バックコンタクト型、裏面接合型ともいう。）であってヘテロ接合型の太陽電池である。
　太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１領域７と第２領域８とを有する。以下では、半導体基板１１の主面のうちの受光する側の主面を受光面とし、半導体基板１１の主面のうちの受光面の反対側の主面（一方主面）を裏面とする。
　第１領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に設けられている。なお、第１領域７および第２領域８は、ストライプ状に形成されてもよい。
　図２に示すように、太陽電池１は、半導体基板１１の受光面側に順に積層されたパッシベーション層１３および光学調整層１５を備える。また、太陽電池１は、半導体基板１１の裏面側の一部（第１領域７）に順に積層されたパッシベーション層２３、第１導電型半導体層２５および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（第２領域８）に順に積層されたパッシベーション層３３、第２導電型半導体層３５および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。なお、半導体基板１１は、例えば結晶シリコン材料にｐ型ドーパントがドープされたｐ型の半導体基板であってもよい。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　半導体基板１１は、裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有している。これにより、半導体基板１１に吸収されず通過してしまった光の回収効率が高まる。
　また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
　パッシベーション層１３は、半導体基板１１の受光面側に形成されている。パッシベーション層２３は、半導体基板１１の裏面側の第１領域７に形成されている。パッシベーション層３３は、半導体基板１１の裏面側の第２領域８に形成されている。パッシベーション層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコン材料を主成分とする材料で形成される。パッシベーション層１３，２３，３３は、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　光学調整層１５は、半導体基板１１の受光面側のパッシベーション層１３上に形成されている。光学調整層１５は、入射光の反射を防止する反射防止層として機能するとともに、半導体基板１１の受光面側およびパッシベーション層１３を保護する保護層として機能する。光学調整層１５は、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、または酸窒化珪素（ＳｉＯＮ）のようなそれらの複合物等の絶縁体材料で形成される。
　第１導電型半導体層２５は、パッシベーション層２３上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。一方、第２導電型半導体層３５は、パッシベーション層３３上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。すなわち、第１導電型半導体層２５および第２導電型半導体層３５は、帯状の形状をなし、Ｙ方向に延在する。第１導電型半導体層２５と第２導電型半導体層３５とは、Ｘ方向に交互に並んでいる。第２導電型半導体層３５の一部は、隣接する第１導電型半導体層２５の一部の上に重なっていてもよい（図示省略）。
　第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型の半導体層である。
　第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型の半導体層である。なお、第１導電型半導体層２５がｎ型の半導体層であり、第２導電型半導体層３５がｐ型の半導体層であってもよい。
　第１電極層２７は、第１導電型半導体層２５上に、すなわち半導体基板１１の裏面側の第１領域７に形成されている。一方、第２電極層３７は、第２導電型半導体層３５上に、すなわち半導体基板１１の裏面側の第２領域８に形成されている。すなわち、第１電極層２７および第２電極層３７は、帯状の形状をなし、Ｙ方向に延在する。第１電極層２７と第２電極層３７とは、Ｘ方向に交互に設けられている。
　第１電極層２７は、第１導電型半導体層２５上に順に積層された第１透明電極層２８および第１金属電極層２９を有する。一方、第２電極層３７は、第２導電型半導体層３５上に順に積層された第２透明電極層３８および第２金属電極層３９を有する。第１金属電極層２９は、下地層２９ｌとめっき層２９ｕとの２層構造であり、第２金属電極層３９は、下地層３９ｌとめっき層３９ｕとの２層構造である。
　第１透明電極層２８および第２透明電極層３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）、ＺｎＯ（Zinc Oxide：酸化亜鉛）等が挙げられる。
　第１金属電極層２９における下地層２９ｌおよび第２金属電極層３９における下地層３９ｌは、例えばスパッタリング等のＰＶＤ法を用いて形成された銀、銅、アルミニウム等の金属材料を含む。一方、第１金属電極層２９におけるめっき層２９ｕおよび第２金属電極層３９におけるめっき層３９ｕは、例えばめっき法を用いて形成された銀、銅、ニッケル等の金属材料を含む。
　第１電極層２７および第２電極層３７は、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。すなわち、第１透明電極層２８および第２透明電極層３８は、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。また、第１金属電極層２９および第２金属電極層３９は、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。第１透明電極層２８と第２透明電極層３８とは互いに分離されており、第１金属電極層２９と第２金属電極層３９とも互いに分離されている。
　図３に示すように、第１金属電極層２９における下地層２９ｌとめっき層２９ｕとの間における、少なくとも第１領域７と第２領域８との境界側の端部には、樹脂膜４１が偏在している。
　詳説すれば、下地層２９ｌは、比較的に薄く、半導体基板１１の凹凸構造（テクスチャ構造）に応じた凹凸構造を有している。樹脂膜４１は、下地層２９ｌの少なくとも端部における凹凸構造の谷部とめっき層２９ｕとの間に介在している。樹脂膜４１は、海島構造の海状に（すなわち連続して）形成されていてもよいし、海島構造の島状に（すなわち連続せずに）形成されていてもよい。下地層２９ｌの少なくとも端部における凹凸構造の谷部は、樹脂膜４１によって平坦化されていると好ましい。
　一方、下地層２９ｌの少なくとも端部における凹凸構造の山部は、めっき層２９ｕと接している。また、下地層２９ｌの端部以外における凹凸構造の谷部および山部は、めっき層２９ｕと接している。
　同様に、第２金属電極層３９における下地層３９ｌとめっき層３９ｕとの間における、少なくとも第１領域７と第２領域８との境界側の端部には、樹脂膜４１が偏在している。
　詳説すれば、下地層３９ｌは、比較的に薄く、半導体基板１１の凹凸構造（テクスチャ構造）に応じた凹凸構造を有している。樹脂膜４１は、下地層３９ｌの少なくとも端部における凹凸構造の谷部とめっき層３９ｕとの間に介在している。樹脂膜４１は、海島構造の海状に（すなわち連続して）形成されていてもよいし、海島構造の島状に（すなわち連続せずに）形成されていてもよい。下地層３９ｌの少なくとも端部における凹凸構造の谷部は、樹脂膜４１によって平坦化されていると好ましい。
　一方、下地層３９ｌの少なくとも端部における凹凸構造の山部は、めっき層３９ｕと接している。また、下地層３９ｌの端部以外における凹凸構造の谷部および山部は、めっき層３９ｕと接している。
（太陽電池の製造方法）
　次に、図４Ａ～図４Ｆを参照して、本実施形態に係る太陽電池の製造方法について説明する。図４Ａは、本実施形態に係る太陽電池の製造方法における半導体層形成工程を示す図であり、図４Ｂは、本実施形態に係る太陽電池の製造方法における透明電極層材料膜形成工程および金属電極層の下地層材料膜形成工程を示す図である。また、図４Ｃは、本実施形態に係る太陽電池の製造方法におけるレジスト形成工程を示す図であり、図４Ｄは、本実施形態に係る太陽電池の製造方法における金属電極層のめっき層形成工程を示す図である。また、図４Ｅは、本実施形態に係る太陽電池の製造方法におけるレジスト除去工程を示す図であり、図４Ｆは、本実施形態に係る太陽電池の製造方法における透明電極層形成工程および金属電極層の下地層形成工程を示す図である。図４Ａ～図４Ｆでは、半導体基板１１の裏面側を示し、半導体基板１１の表面側を省略する。
　まず、図４Ａに示すように、半導体基板１１の裏面側の一部に、具体的には第１領域７に、パッシベーション層２３および第１導電型半導体層２５を形成する（半導体層形成工程）。例えば、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション層材料膜および第１導電型半導体層材料膜を製膜した後、フォトリソグラフィ技術または印刷技術を用いて生成するレジスト、またはメタルマスク、を利用したエッチング法を用いて、パッシベーション層２３および第１導電型半導体層２５をパターニングしてもよい。
　なお、ｐ型半導体層材料膜に対するエッチング溶液としては、例えばオゾンを含有するフッ酸、または硝酸とフッ酸の混合液のような酸性溶液が挙げられ、ｎ型半導体層材料膜に対するエッチング溶液としては、例えば水酸化カリウム水溶液のようなアルカリ性溶液が挙げられる。
　または、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側にパッシベーション層および第１導電型半導体層を積層する際に、マスクを用いて、パッシベーション層２３および第１導電型半導体層２５の製膜およびパターニングを同時に行ってもよい。
　次に、半導体基板１１の裏面側の他の一部に、具体的には第２領域８に、パッシベーション層３３および第２導電型半導体層３５を形成する（半導体層形成工程）。例えば、上述同様に、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション層材料膜および第２導電型半導体層材料膜を製膜した後、フォトリソグラフィ技術または印刷技術を用いて生成するレジスト、またはメタルマスク、を利用したエッチング法を用いて、パッシベーション層３３および第２導電型半導体層３５をパターニングしてもよい。
　または、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側にパッシベーション層および第２導電型半導体層を積層する際に、マスクを用いて、パッシベーション層３３および第２導電型半導体層３５の製膜およびパターニングを同時に行ってもよい。
　なお、この半導体層形成工程において、半導体基板１１の受光面側の全面に、パッシベーション層１３を形成してもよい（図示省略）。
　次に、図４Ｂに示すように、第１導電型半導体層２５および第２導電型半導体層３５上に、第１領域７および第２領域８に跨って一連の透明電極層材料膜２８Ｚを形成する（透明電極層材料膜形成工程）。透明電極層材料膜２８Ｚの形成方法としては、例えばＣＶＤ法またはＰＶＤ法等が用いられる。
　次に、透明電極層材料膜２８Ｚ上に、すなわち第１導電型半導体層２５および第２導電型半導体層３５上に、第１領域７および第２領域８に跨って一連の下地層材料膜２９ｌＺを形成する（下地層材料膜形成工程）。下地層材料膜２９ｌＺの形成方法としては、例えばスパッタリング等のＰＶＤ法が用いられる。
　次に、図４Ｃに示すように、第１領域７と第２領域８との境界における下地層材料膜２９ｌＺ上に、レジスト４０を形成する（レジスト形成工程）。レジスト４０の形成方法としては、スクリーン印刷またはグラビア印刷のようなプレス印刷、またはインクジェット印刷のような吐出印刷等のパターン印刷法が挙げられる。
　パターン印刷法では、樹脂材料および溶媒を含む印刷材料を印刷して焼成（硬化）することにより、パターン化されたレジスト４０を形成する。このとき、図５に示すように、印刷材料における樹脂材料が染み出してなる樹脂膜４１が、下地層材料膜２９ｌＺの凹凸構造（テクスチャ構造）の谷部に形成される。
　樹脂膜４１は、図５に示すように、レジスト４０の間、すなわち第１領域７および第２領域８の全てにおける凹凸構造の谷部に形成されてもよいし、図３に示すように、レジスト４０の間における、第１領域７と第２領域８との境界側の端部に凹凸構造の谷部に形成されてもよい。
　次に、図４Ｄに示すように、レジスト４０をマスクとして利用するめっき法を用いて、第１領域７における下地層材料膜２９ｌＺ上に、パターン化されためっき層２９ｕを形成し、第２領域８における下地層材料膜２９ｌＺ上に、パターン化されためっき層３９ｕを形成する（めっき金属電極層形成工程）。具体的には、図５に示すように、めっき層２９ｕが、下地層材料膜２９ｌＺの少なくとも端部における凹凸構造の谷部における樹脂膜４１の上、および、下地層材料膜２９ｌＺにおける凹凸構造の山部の上、に形成される。
　次に、図４Ｅに示すように、レジスト４０を除去する（レジスト除去工程）。レジスト除去溶液としては、水酸化ナトリウム水溶液などのアルカリ性水溶液が用いられる。
　次に、図４Ｆに示すように、めっき層２９ｕおよびめっき層３９ｕをマスクとして利用するエッチング法を用いて、下地層材料膜２９ｌＺおよび透明電極層材料膜２８Ｚをエッチングすることにより、第１領域７に、パターン化された第１透明電極層２８および下地層２９ｌを形成し、第２領域８に、パターン化された第２透明電極層３８および下地層３９ｌを形成する（透明電極層形成工程、および、下地層形成工程）。これにより、下地層２９ｌとめっき層２９ｕとからなる第１金属電極層２９、および、下地層３９ｌとめっき層３９ｕとからなる第２金属電極層３９が形成される。また、第１透明電極層２８と第１金属電極層２９とからなる第１電極層２７、および、第２透明電極層３８および第２金属電極層３９とからなる第２電極層３７が形成される。
　下地層材料膜２９ｌＺおよび透明電極層材料膜２８Ｚの同時エッチングのエッチング溶液としては、例えば透明電極層材料膜２８ＺがＩＴＯで下地層材料膜２９ｌＺが銅である場合には、過硫酸アンモニウム（過硫安）等の酸化剤と塩酸（ＨＣｌ）等の酸性溶液との混合溶液が挙げられる。
　ここで、比較的に薄い下地層上にめっき層を形成する手法は、サブトラクト法ともいう。このようなサブトラクト法では、上述したレジスト形成工程、めっき層形成工程およびレジスト除去工程（図４Ｃ～図４Ｅ）に代えて、一連のめっき層を形成した後に、レジストを用いてめっき層のパターニングを行う。下地層は比較的に薄いため、下地層は、半導体基板の凹凸構造（テクスチャ構造）に応じた凹凸構造を有する。そのため、図６に示すように、下地層材料膜２９ｌＺの上にめっき層２９ｕが成長する際、特に凹凸構造の谷部において斜め方向に成長するめっき層がお互いに押し合い（矢印参照）、めっき層にヒビが発生することがある。
　めっき層にヒビが発生すると、例えば金属電極層および透明電極層のパターニングのためのエッチング溶液がヒビに浸入し、下地層材料膜および透明電極層材料膜を溶かし、半導体層にダメージを与えてしまう。特に、薄い下地層材料膜では結晶粒が小さく、硫酸等の酸性溶液に比較的に溶けやすい。そのため、太陽電池の性能が低下してしまう。また、太陽電池の信頼性が低下してしまう。
　この点に関し、本実施形態では、図５に示すように、レジスト形成工程において、下地層材料膜２９ｌＺの凹凸構造の谷部に、レジスト４０から染み出してなる樹脂膜４１が配置される。なお、下地層材料膜２９ｌＺの凹凸構造の谷部が樹脂膜４１によって平坦化（平滑化）されていると好ましい。これにより、下地層材料膜２９ｌＺの上にめっき層２９ｕが成長する際、特に凹凸構造の谷部において斜め方向に成長するめっき層がお互いに押し合うことが抑制され、めっき層にヒビが発生することが抑制される。これにより、例えば金属電極層および透明電極層のパターニングのためのエッチング溶液がめっき層のヒビに浸入することによる半導体層のダメージを抑制することができる。そのため、太陽電池の性能の低下を抑制することができる。また、太陽電池の信頼性の低下を抑制することができる。
　その後、半導体基板１１の受光面側の全面に、光学調整層１５を形成する（図示省略）。以上の工程により、図１および図２に示す本実施形態の裏面電極型の太陽電池１が得られる。
　以上説明したように、本実施形態の太陽電池の製造方法によれば、めっき法を用いて金属電極層２９，３９を形成する。これにより、太陽電池の製造プロセスの簡略化および低コスト化が可能である。
　また、本実施形態の太陽電池の製造方法によれば、めっき法において、パターン印刷法を用いて、樹脂材料および溶媒を含む印刷材料を印刷して焼成（硬化）させたレジスト４０を用いて、直接に（製膜とパターニングとを同時に行い）、めっき層２９ｕを形成する。これにより、下地層材料膜２９ｌＺの凹凸構造の谷部に、印刷材料から染み出してなる樹脂膜４１が配置される。なお、下地層材料膜２９ｌＺの凹凸構造の谷部が樹脂膜４１によって平坦化（平滑化）されていると好ましい。これにより、めっき層にヒビが発生することを抑制することができ、めっき層のヒビに起因する半導体層のダメージを抑制することができる。そのため、太陽電池の性能低下を抑制することができる。また、太陽電池の信頼性の低下を抑制することができる。
　また、本実施形態の太陽電池の製造方法によれば、金属電極層２９，３９の材料として、比較的に高価な公知のＡｇペーストに代えて、比較的に安価な金属、例えばＣｕ（例えば、スパッタリング等のＰＶＤ法を用いて製膜後、ウエットエッチング）を用いてもよい。これにより、太陽電池の低コスト化が可能である。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、図３に示すように、第１金属電極層２９における下地層２９ｌとめっき層２９ｕとの間、および、第２金属電極層３９における下地層３９ｌとめっき層３９ｕとの間であって、凹凸構造の谷部に、樹脂膜４１が偏在している太陽電池を例示した。しかし、本発明はこれに限定されず、太陽電池の製造プロセスにおけるエッチング度合いによって、様々な形態の太陽電池が考えられる。ここで、以下に説明する太陽電池の比較例との比較のために、図３に示す本実施形態に係る太陽電池の部分拡大断面図であって、図２に示す部分IIIの拡大断面図を、図７Ａに示し直す。図７Ａでは、図３において、第１導電型半導体層２５とパッシベーション層２３とを纏めて示す。図７Ｂ～図７Ｄは、本実施形態の変形例に係る太陽電池の部分拡大断面図であって、図２に示す部分III相当の拡大断面図である。
　図７Ｂに示すように、太陽電池１では、第１金属電極層２９における下地層２９ｌとめっき層２９ｕとの間、および、第２金属電極層３９における下地層３９ｌとめっき層３９ｕとの間であって、凹凸構造の谷部に偏在していた樹脂膜４１がエッチングされて除去されていてもよい。例えば、上述したレジスト除去工程において、樹脂膜４１がエッチングされて除去される。
　これにより、太陽電池１では、第１金属電極層２９における、少なくとも第１領域７と第２領域８との境界側の端部において、凹凸構造の谷部におけるめっき層２９ｕの下には、空間が存在していてもよい。より詳説すれば、第１金属電極層２９の少なくとも端部において、凹凸構造の谷部におけるめっき層２９ｕの下には、下地層２９ｌが存在しており、凹凸構造の谷部における下地層２９ｌとめっき層２９ｕとの間には、樹脂膜４１が介在せず、空間が介在していてもよい。
　同様に、太陽電池１では、第２金属電極層３９における、少なくとも第１領域７と第２領域８との境界側の端部において、凹凸構造の谷部におけるめっき層３９ｕの下には、空間が存在していてもよい。より詳説すれば、第２金属電極層３９の少なくとも端部において、凹凸構造の谷部におけるめっき層３９ｕの下には、下地層３９ｌが存在しており、凹凸構造の谷部における下地層３９ｌとめっき層３９ｕとの間には、樹脂膜４１が介在せず、空間が介在していてもよい。
　或いは、図７Ｃに示すように、太陽電池１では、更に、下地層２９ｌ，３９ｌがエッチングされて除去されていてもよく、更に、透明電極層２８，３８がエッチングされて除去されていてもよい。例えば、上述した透明電極層形成工程および下地層形成工程において、下地層２９ｌ，３９ｌおよび透明電極層２８，３８がエッチングされて除去される。
　これにより、太陽電池１では、第１金属電極層２９の少なくとも端部において、凹凸構造の谷部におけるめっき層２９ｕの下には、樹脂膜４１および下地層２９ｌが存在せず、空間が存在してもよい。或いは、太陽電池１では、第１金属電極層２９の少なくとも端部において、凹凸構造の谷部におけるめっき層２９ｕの下には、樹脂膜４１、下地層２９ｌおよび透明電極層２８が存在せず、空間が存在してもよい。
　同様に、太陽電池１では、第２金属電極層３９の少なくとも端部において、凹凸構造の谷部におけるめっき層３９ｕの下には、樹脂膜４１および下地層３９ｌが存在せず、空間が存在してもよい。或いは、太陽電池１では、第２金属電極層３９の少なくとも端部において、凹凸構造の谷部におけるめっき層３９ｕの下には、樹脂膜４１、下地層３９ｌおよび透明電極層３８が存在せず、空間が存在してもよい。
　或いは、図７Ｄに示すように、太陽電池１では、第１金属電極層２９における下地層２９ｌとめっき層２９ｕとの間、および、第２金属電極層３９における下地層３９ｌとめっき層３９ｕとの間であって、凹凸構造の谷部に偏在していた樹脂膜４１はエッチングされずに残り、下地層２９ｌ，３９ｌがエッチングされて除去されていてもよく、更に、透明電極層２８，３８がエッチングされて除去されていてもよい。上述したように、例えば、上述した透明電極層形成工程および下地層形成工程において、下地層２９ｌ，３９ｌおよび透明電極層２８，３８がエッチングされて除去される。
　これにより、太陽電池１では、第１金属電極層２９の少なくとも端部において、凹凸構造の谷部におけるめっき層２９ｕの下には、樹脂膜４１が存在しており、下地層２９ｌが存在せず、凹凸構造の谷部における樹脂層４１の下には、空間が存在していてもよい。或いは、太陽電池１では、第１金属電極層２９の少なくとも端部において、凹凸構造の谷部におけるめっき層２９ｕの下には、樹脂膜４１が存在しており、下地層２９ｌおよび透明電極層２８が存在せず、凹凸構造の谷部における樹脂層４１の下には、空間が存在していてもよい。
　同様に、太陽電池１では、第２金属電極層３９の少なくとも端部において、凹凸構造の谷部におけるめっき層３９ｕの下には、樹脂膜４１が存在しており、下地層３９ｌが存在せず、凹凸構造の谷部における樹脂層４１の下には、空間が存在していてもよい。或いは、太陽電池１では、第２金属電極層３９の少なくとも端部において、凹凸構造の谷部におけるめっき層３９ｕの下には、樹脂膜４１が存在しており、下地層３９ｌおよび透明電極層３８が存在せず、凹凸構造の谷部における樹脂層４１の下には、空間が存在していてもよい。
　また、上述した実施形態では、透明電極層と金属電極層とを含む電極層を備える太陽電池を例示した。しかし、本発明はこれに限定されず、金属電極層のみを含む電極層を備える太陽電池にも適用可能である。
　また、上述した実施形態では、結晶シリコン材料を用いた太陽電池１を例示したが、これに限定されない。例えば、太陽電池の材料としては、ガリウムヒ素（ＧａＡｓ）等の種々の材料が用いられてもよい。
　また、上述した実施形態では、図２に示すようにヘテロ接合型の太陽電池１を例示した。しかし、本発明はこれに限定されず、ホモ接合型の太陽電池等の種々の太陽電池にも適用可能である。
　１　太陽電池
　７　第１領域
　７ｆ　フィンガー部
　７ｂ　バスバー部
　８　第２領域
　８ｆ　フィンガー部
　８ｂ　バスバー部
　１１　半導体基板
　１３，２３，３３　パッシベーション層
　１５　光学調整層
　２５　第１導電型半導体層
　２７　第１電極層
　２８　第１透明電極層
　２８Ｚ　透明電極層材料膜
　２９　第１金属電極層
　２９ｌ　下地層
　２９ｌＺ　下地層材料膜
　２９ｕ　めっき層
　３５　第２導電型半導体層
　３７　第２電極層
　３８　第２透明電極層
　３９　第２金属電極層
　３９ｌ　下地層
　３９ｕ　めっき層
　４０　レジスト
　４１　樹脂膜

Claims (13)

  1. 　一方主面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１金属電極層と、前記半導体基板の前記一方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２金属電極層とを備える裏面電極型の太陽電池であって、
    　前記第１金属電極層および前記第２金属電極層の各々における、少なくとも前記第１領域と前記第２領域との境界側の端部に配置された樹脂膜を備え、
    　前記第１金属電極層および前記第２金属電極層の各々は、下地層とめっき層とを有し、
    　前記下地層は、前記半導体基板の前記凹凸構造に応じた凹凸構造を有し、
    　前記下地層における前記凹凸構造の山部は、前記めっき層と接しており、
    　前記下地層の前記少なくとも端部における前記凹凸構造の谷部と前記めっき層との間には、前記樹脂膜が介在している、
    太陽電池。
  2. 　前記下地層の前記端部以外における前記凹凸構造の谷部は、前記めっき層と接している、請求項１に記載の太陽電池。
  3. 　前記第１金属電極層および前記第２金属電極層の各々は、銅を主成分として含む、請求項１または２に記載の太陽電池。
  4. 　前記第１領域における前記第１導電型半導体層と前記第１金属電極層との間に積層された第１透明電極層と、
    　前記第２領域における前記第２導電型半導体層と前記第２金属電極層との間に積層された第２透明電極層と、
    を更に備える、請求項１～３のいずれか１項に記載の太陽電池。
  5. 　一方主面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１金属電極層と、前記半導体基板の前記一方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２金属電極層とを備える裏面電極型の太陽電池であって、
    　前記第１金属電極層および前記第２金属電極層の各々は、下地層とめっき層とを有し、
    　前記下地層は、前記半導体基板の前記凹凸構造に応じた凹凸構造を有し、
    　前記下地層における前記凹凸構造の山部は、前記めっき層と接しており、
    　前記第１金属電極層および前記第２金属電極層の各々における、少なくとも前記第１領域と前記第２領域との境界側の端部において、前記凹凸構造の谷部における前記めっき層の下には、空間が存在している、
    太陽電池。
  6. 　前記少なくとも端部において、
    　　前記凹凸構造の谷部における前記めっき層の下には、前記下地層が存在しており、
    　　前記凹凸構造の谷部における前記下地層と前記めっき層との間には、樹脂膜が介在せず、前記空間が介在している、
    請求項５に記載の太陽電池。
  7. 　前記少なくとも前記端部において、前記凹凸構造の谷部における前記めっき層の下には、樹脂膜および前記下地層が存在せず、前記空間が存在している、
    請求項５に記載の太陽電池。
  8. 　前記少なくとも端部において、
    　　前記凹凸構造の谷部における前記めっき層の下には、樹脂膜が存在しており、
    　　前記凹凸構造の谷部における前記樹脂層の下には、前記空間が存在している、
    請求項５に記載の太陽電池。
  9. 　前記少なくとも前記端部において、前記凹凸構造の谷部における前記めっき層の下には、前記下地層が存在していない、
    請求項８に記載の太陽電池。
  10. 　前記第１領域における前記第１導電型半導体層と前記第１金属電極層との間、および、前記第２領域における前記第２導電型半導体層と前記第２金属電極層との間に積層された透明電極層を更に備え、
    　前記少なくとも端部において、前記凹凸構造の谷部における前記めっき層の下には、前記透明電極層が存在していない、
    請求項７または９に記載の太陽電池。
  11. 　前記少なくとも端部以外における前記凹凸構造の谷部では、前記下地層と前記めっき層とが接している、請求項５～１０のいずれか１項に記載の太陽電池。
  12. 　前記第１金属電極層および前記第２金属電極層の各々は、銅を主成分として含む、請求項５～１１のいずれか１項に記載の太陽電池。
  13. 　一方主面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方主面側の一部である第１領域に順に積層された第１導電型半導体層および第１金属電極層と、前記半導体基板の前記一方主面側の他の一部である第２領域に順に積層された第２導電型半導体層および第２金属電極層とを備える裏面電極型の太陽電池の製造方法であって、
    　前記太陽電池は、前記第１金属電極層および前記第２金属電極層の各々における、少なくとも前記第１領域と前記第２領域との境界側の端部に配置された樹脂膜を備え、
    　前記第１金属電極層および前記第２金属電極層の各々は、下地層とめっき層とを有し、
    　前記太陽電池の製造方法は、
    　前記半導体基板の前記一方主面側の前記第１導電型半導体層および前記第２導電型半導体層の上に、前記第１領域および前記第２領域に跨って一連の前記下地層の材料膜を形成する下地層材料膜形成工程と、
    　前記第１領域と前記第２領域との境界における前記下地層の材料膜の上にレジストを形成するレジスト形成工程と、
    　前記レジストをマスクとして利用するめっき法を用いて、前記第１領域および前記第２領域の各々における前記下地層の材料膜の上に、パターン化された前記めっき層を形成するめっき層形成工程と、
    　前記レジストを除去するレジスト除去工程と、
    　前記めっき層をマスクとして利用するエッチング法を用いて、前記下地層の材料膜をエッチングすることにより、前記第１領域および前記第２領域の各々に、パターン化された前記下地層を形成する下地層形成工程と、
    を含み、
    　前記下地層材料膜形成工程では、前記半導体基板の前記凹凸構造に応じた凹凸構造を有する前記下地層の材料膜が形成され、
    　前記レジスト形成工程では、パターン印刷法を用いて、樹脂材料および溶媒を含む印刷材料を印刷して硬化させて、パターン化された前記レジストを形成することにより、前記下地層の前記少なくとも端部における前記凹凸構造の谷部に、前記樹脂材料が染み出してなる前記樹脂膜が配置され、
    　前記めっき層形成工程では、前記めっき層が、前記下地層の前記少なくとも端部における前記凹凸構造の谷部における前記樹脂膜の上、および、前記下地層における前記凹凸構造の山部の上、に形成される、
    太陽電池の製造方法。
PCT/JP2021/016770 2020-04-27 2021-04-27 太陽電池の製造方法および太陽電池 WO2021221049A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022518078A JPWO2021221049A1 (ja) 2020-04-27 2021-04-27
CN202180031120.6A CN115461877A (zh) 2020-04-27 2021-04-27 太阳能电池的制造方法以及太阳能电池

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-078070 2020-04-27
JP2020078070 2020-04-27

Publications (1)

Publication Number Publication Date
WO2021221049A1 true WO2021221049A1 (ja) 2021-11-04

Family

ID=78373241

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016770 WO2021221049A1 (ja) 2020-04-27 2021-04-27 太陽電池の製造方法および太陽電池

Country Status (3)

Country Link
JP (1) JPWO2021221049A1 (ja)
CN (1) CN115461877A (ja)
WO (1) WO2021221049A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220376124A1 (en) * 2022-06-08 2022-11-24 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120191A1 (en) * 2008-11-13 2010-05-13 Applied Materials, Inc. Method of forming front contacts to a silicon solar cell wiithout patterning
JP2013539230A (ja) * 2010-09-27 2013-10-17 エルジー エレクトロニクス インコーポレイティド 半導体素子及びその製造方法
WO2016129686A1 (ja) * 2015-02-13 2016-08-18 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP2016184616A (ja) * 2015-03-25 2016-10-20 株式会社カネカ 太陽電池および太陽電池モジュール
JP2016213476A (ja) * 2015-05-13 2016-12-15 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120191A1 (en) * 2008-11-13 2010-05-13 Applied Materials, Inc. Method of forming front contacts to a silicon solar cell wiithout patterning
JP2013539230A (ja) * 2010-09-27 2013-10-17 エルジー エレクトロニクス インコーポレイティド 半導体素子及びその製造方法
WO2016129686A1 (ja) * 2015-02-13 2016-08-18 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP2016184616A (ja) * 2015-03-25 2016-10-20 株式会社カネカ 太陽電池および太陽電池モジュール
JP2016213476A (ja) * 2015-05-13 2016-12-15 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220376124A1 (en) * 2022-06-08 2022-11-24 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module
US11799040B2 (en) * 2022-06-08 2023-10-24 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module

Also Published As

Publication number Publication date
CN115461877A (zh) 2022-12-09
JPWO2021221049A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
CN112640133B (zh) 太阳能电池的制造方法、太阳能电池以及太阳能电池模块
WO2021221049A1 (ja) 太陽電池の製造方法および太陽電池
JP7433152B2 (ja) 太陽電池および太陽電池の製造方法
JP7436299B2 (ja) 太陽電池の製造方法
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
WO2021201030A1 (ja) 太陽電池および太陽電池の製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP7101264B2 (ja) 太陽電池の製造方法
CN114649441B (zh) 太阳能电池的制造方法
JP7449152B2 (ja) 太陽電池の製造方法および太陽電池
JP2023104310A (ja) 太陽電池の製造方法
WO2021206056A1 (ja) 半導体素子および半導体素子の製造方法
JP2023104311A (ja) 太陽電池の製造方法
WO2020217999A1 (ja) 太陽電池の製造方法および太陽電池
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
US20240021742A1 (en) Solar cell and method for manufacturing solar cell
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
JP7053892B2 (ja) 太陽電池の製造方法
WO2021124991A1 (ja) 太陽電池の製造方法
JP7288968B2 (ja) 太陽電池の製造方法および太陽電池
JP2022103965A (ja) 太陽電池の製造方法および太陽電池
US20230074032A1 (en) Solar cell and method for manufacturing solar cell
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
JP2022098248A (ja) 太陽電池の製造方法、および製膜方法
JP2021153132A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21797334

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022518078

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21797334

Country of ref document: EP

Kind code of ref document: A1