WO2021149728A1 - 密着性評価試験用の試験片の製造方法および密着性評価方法 - Google Patents

密着性評価試験用の試験片の製造方法および密着性評価方法 Download PDF

Info

Publication number
WO2021149728A1
WO2021149728A1 PCT/JP2021/001869 JP2021001869W WO2021149728A1 WO 2021149728 A1 WO2021149728 A1 WO 2021149728A1 JP 2021001869 W JP2021001869 W JP 2021001869W WO 2021149728 A1 WO2021149728 A1 WO 2021149728A1
Authority
WO
WIPO (PCT)
Prior art keywords
test piece
test
adhesion evaluation
sealing resin
manufacturing
Prior art date
Application number
PCT/JP2021/001869
Other languages
English (en)
French (fr)
Inventor
貴雅 岩井
藤野　純司
暢彦 大森
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN202180009105.1A priority Critical patent/CN114946015A/zh
Priority to JP2021572769A priority patent/JP7383057B2/ja
Priority to EP21744347.2A priority patent/EP4095903A4/en
Publication of WO2021149728A1 publication Critical patent/WO2021149728A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/24—Investigating strength properties of solid materials by application of mechanical stress by applying steady shearing forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/0058—Kind of property studied
    • G01N2203/0091—Peeling or tearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Definitions

  • This disclosure relates to a method for manufacturing a test piece for an adhesion evaluation test and a method for evaluating adhesion.
  • Semiconductor devices such as power modules are used in products such as industrial equipment, household electrical equipment, and information terminals.
  • the semiconductor element, the lead frame, the insulating substrate and the like are sealed with a sealing resin for the purpose of protecting and insulating the semiconductor element, the lead frame, the insulating substrate and the like.
  • the sealing resin is required to have long-term reliability, reflow heat resistance, and high reliability for temperature cycles. Therefore, it is required to quantitatively evaluate the adhesion of the sealing resin to the lead frame, the insulating substrate, and the like.
  • the pudding cup test is used as a method for evaluating the adhesion of the sealing resin.
  • a truncated cone-shaped test piece made of the same resin as the sealing resin is formed on the surface of the base member.
  • a load is applied to this test piece along the surface of the base member, and the load at the time of breaking the adhesive portion of the sealing resin is measured.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2014-146704 describes a pudding cup test.
  • the pudding cup test is also described in the SEMI (Semiconductor Equipment and Materials International) standard G69-0996.
  • the present disclosure has been made in view of the above problems, and an object thereof is to provide a method for manufacturing a test piece for an adhesion test and a method for evaluating the adhesion, which directly reflect the phenomenon occurring in an actual mass production mold. It is to be.
  • the method for manufacturing a test piece for an adhesion evaluation test of the present disclosure includes a step of preparing a semiconductor device and a step of forming a test piece for the adhesion evaluation test.
  • the semiconductor device includes a base member, a semiconductor element mounted on the base member, and a sealing resin for sealing the base member and the semiconductor element.
  • the test piece for the adhesion evaluation test is formed on the base member from the sealing resin of the semiconductor device.
  • a test piece for an adhesion evaluation test is formed on a base member from a sealing resin of a semiconductor device. Therefore, a test piece for an adhesion evaluation test can be formed on the base member from the sealing resin of the semiconductor device formed in the actual mass production mold. Therefore, it is possible to provide a method for manufacturing a test piece for an adhesion test and a method for evaluating the adhesion, which directly reflect the phenomenon that occurs in the actual mass production mold.
  • FIG. 5 is a cross-sectional view showing a state in which the sealing resin is further removed from FIG. 5 to form a test piece.
  • FIG. 11 is a cross-sectional view showing a state in which the sealing resin is further removed from FIG. 11 to form a test piece.
  • FIG. 14 is a cross-sectional view showing a state in which the mask is removed from FIG. 14 to form a test piece. It is sectional drawing which shows the step of preparing the semiconductor device in the manufacturing method of the test piece for the adhesion evaluation test which concerns on Embodiment 2. FIG. It is sectional drawing which shows the process of forming the test piece for adhesion evaluation test in the manufacturing method of the test piece for adhesion evaluation test which concerns on Embodiment 2.
  • FIG. 1 It is sectional drawing which shows the step of forming the test piece for adhesion evaluation test in the manufacturing method of the test piece for adhesion evaluation test which concerns on Embodiment 3.
  • FIG. 1 It is sectional drawing which shows the step of measuring the shear peeling strength in the adhesion evaluation method which concerns on Embodiment 3.
  • Embodiment 1 The manufacturing method and the adhesion evaluation method of the test piece for the adhesion evaluation test according to the first embodiment will be described with reference to FIGS. 1 to 10.
  • the method for manufacturing the test piece for the adhesion evaluation test according to the first embodiment is a step S100 for preparing the semiconductor device 1 and a step S200 for forming the test piece 72 for the adhesion evaluation test. And have.
  • FIG. 2 is a perspective view showing a semiconductor device 1 in a method for manufacturing a test piece for an adhesion evaluation test according to a first embodiment.
  • the sealing resin is not shown to make the internal structure easier to see.
  • FIG. 3 is a cross-sectional view taken along the line III-III of FIG.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG.
  • FIG. 4 shows a cross section of the central portion of the lead frame.
  • the semiconductor device 1 includes a base member 10, a semiconductor element 20, a solder 30, wires 40, 41, and a sealing resin 7.
  • the semiconductor device 1 is, for example, a power module for electric power.
  • the base member 10 is a lead frame 11.
  • the material of the lead frame 11 is, for example, copper.
  • the dimensions of the lead frame 11 are, for example, 120 mm in length, 75 mm in width, and 0.6 mm in thickness.
  • the lead frame 11 includes signal terminals 114 such as a die pad 112, a main electrode terminal 113, and a gate electrode terminal.
  • the semiconductor element 20 is mounted on the base member 10.
  • the semiconductor element 20 is, for example, a power semiconductor element for electric power.
  • the semiconductor element 20 includes a diode 21 and an IGBT (Insulated Gate Bipolar Transistor) 22.
  • the dimensions of the diode 21 are, for example, 15 mm in length, 13 mm in width, and 0.2 mm in thickness.
  • the dimensions of the IGBT 22 are, for example, 15 mm in length, 15 mm in width, and 0.2 mm in thickness.
  • the diode 21 and the IGBT 22 are die-bonded to the die pad 112 of the lead frame 11 with solder 30.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the semiconductor element 20 may be a power semiconductor element using silicon (Si). Further, the semiconductor element 20 may be a wide bandgap compound semiconductor using silicon carbide (SiC), gallium nitride (GaN), gallium arsenide (GaAs), or the like.
  • SiC silicon carbide
  • GaN gallium nitride
  • GaAs gallium arsenide
  • solder 30 Two diodes 21 and two IGBTs 22 are die-bonded to the die pad 112 of the lead frame 11 with solder 30.
  • the composition ratio of the solder 30 is, for example, 96.5% by mass of tin (Sn), 3% by mass of silver (Ag), and 0.5% by mass of copper (Cu).
  • the melting point of the solder 30 is, for example, 217 ° C.
  • the composition ratio of the solder 30 may be, for example, 98.5% by mass of tin (Sn), 1% by mass of silver (Ag), and 0.5% by mass of copper (Cu).
  • the composition ratio of the solder 30 may be, for example, 96% by mass of tin (Sn), 3% by mass of antimony (Sb), and 1% by mass of silver (Ag).
  • solder 30 instead of the solder 30, a copper (Cu) -tin (Sn) paste in which copper powder is dispersed to obtain high heat resistance by isothermal solidification, or a nano-silver paste to be bonded by low-temperature firing of nano-silver particles is available. It may be used.
  • the main electrode 211 of the diode 21 and the main electrode 221 of the IGBT 22 are electrically connected to the lead frame 11 by using the wire 40.
  • the material of the wire 40 is, for example, aluminum.
  • the diameter of the wire 40 is, for example, 0.3 mm.
  • the signal electrode 222 such as the gate electrode of the IGBT 22 and the lead frame 11 are electrically connected by using the wire 41.
  • the material of the wire 41 is, for example, aluminum.
  • the diameter of the wire 41 is, for example, 0.15 mm.
  • the materials of the wires 40 and 41 may be, for example, copper (Cu), gold (Au), or Ag (silver). Further, the wires 40 and 41 may be aluminum (Al) coated copper (Cu) wires.
  • ribbon bonding may be used, or the semiconductor element may be directly soldered to the plate-shaped electrode plate.
  • the sealing resin 7 seals the base member 10, the semiconductor element 20, the solder 30, and the wires 40 and 41.
  • the heated sealing resin 7 is pressure-cast and then heat-cured.
  • Resin sealing is completed. Molds not shown are heated to, for example, 170 ° C.
  • the sealing resin 7 is heated to, for example, 170 ° C.
  • the sealing resin 7 is, for example, an epoxy transfer mold resin containing a silica filler.
  • the sealing resin 7 is, for example, pressure-cast and then heat-cured in an oven at 170 ° C. for 4 hours.
  • FIGS. 5 and 6 are cross-sectional views at cross-sectional positions corresponding to FIG.
  • the sealing resin 7 of the semiconductor device 1 is used for the adhesion evaluation test on the base member 10.
  • Test piece 72 is formed.
  • the test piece 72 is formed from the sealing resin 7 by processing using the laser 6.
  • the laser 6 is a laser for opening the sealing resin.
  • the recess 71 is formed by removing the sealing resin 7 in a circular shape using the laser 6.
  • the outermost surface diameter of the recess 71 is, for example, 5.0 mm.
  • the irradiation device for the laser 6 is, for example, F / Alit manufactured by Shinohara Japan.
  • the wavelength of the laser 6 is, for example, 1064 nm.
  • the maximum output of the laser 6 is, for example, 20 W.
  • the outer peripheral portion is formed, leaving the central portion of the test piece 72. Will be removed.
  • the diameter of the central portion of the test piece 72 is, for example, 1.5 mm. In this way, the test piece 72 is manufactured.
  • the test piece 72 is formed in the shape of a pudding cup. That is, the test piece 72 is formed in a truncated cone shape.
  • the diameter D1 of the lead frame interface of the test piece 72 is, for example, 1.94 mm.
  • the diameter D2 of the surface of the test piece 72 is, for example, 1.5 mm.
  • the height H of the test piece 72 is, for example, 1.5 mm.
  • FIG. 8 is a top view of the semiconductor device 1 on which the test piece 72 in the method for manufacturing the test piece for the adhesion evaluation test according to the first embodiment is formed.
  • a part of the sealing resin 7 is shown by a broken line for easy viewing, the lead frame 11 inside the sealing resin 7 is shown by a solid line, and the semiconductor element 20 and the like are shown. do not have.
  • the adhesion evaluation method according to the first embodiment the adhesion is evaluated using the test piece manufactured by the above-mentioned method for manufacturing the test piece for the adhesion evaluation test.
  • the adhesion evaluation method includes a step S100 for preparing the above-mentioned semiconductor device 1, a step S200 for forming the test piece 72 for the above-mentioned adhesion evaluation test, and shearing. It includes a step S300 for measuring the peel strength.
  • step S100 for preparing the semiconductor device 1 and the step S200 for forming the test piece 72 for the adhesion evaluation test are the same as the above-mentioned manufacturing method for the test piece for the adhesion evaluation test, the description will not be repeated.
  • the shear peel strength is measured using the test piece 72 for the adhesion evaluation test.
  • the semiconductor device 1 provided with the test piece 72 is fixed to the mounting table 80. In this state, the test piece 72 is pushed by the tool 90 until the test piece 72 breaks.
  • the device used for shear peel strength evaluation is, for example, DAGE4000, a bond tester manufactured by DAGE.
  • the shear peel strength test is performed, for example, at room temperature.
  • the height of the tip of the tool 90 is set to a height of, for example, 0.04 mm from the lead frame 11.
  • the shear rate for pushing the tool 90 is, for example, 0.3 mm / s.
  • the contact area of each sample is calculated after the test piece 72 is broken, and the value obtained by dividing the breaking load by the contact area is defined as the shear peel strength (Kg / mm).
  • the shear peel strength test is not limited to room temperature. By conducting the shear peel strength test at a high temperature such as 50 ° C. or 100 ° C. as necessary, it is possible to evaluate the adhesion in an actual use environment.
  • the test piece 72 for the adhesion evaluation test is formed on the base member 10 from the sealing resin 7 of the semiconductor device 1. Therefore, the test piece 72 for the adhesion evaluation test can be formed on the base member 10 from the sealing resin 7 of the semiconductor device 1 formed in the actual mass production mold. Therefore, it is possible to provide a method for manufacturing the test piece 72 for the adhesion test, which reflects the phenomenon that occurs in the actual mass production mold as it is.
  • the test piece 72 is formed from the sealing resin 7 by processing using the laser 6. Therefore, the test piece 72 can be formed from the sealing resin 7 by processing with a laser. Further, since the test piece 72 is formed from the sealing resin 7 by the processing using the laser, the dimensional accuracy of the test piece 72 can be improved.
  • a test piece 72 for an adhesion evaluation test is formed on the base member 10 from the sealing resin 7 of the semiconductor device 1.
  • the shear peel strength is measured using the test piece 72 for the adhesion evaluation test. Therefore, it is possible to provide an adhesion evaluation method that reflects the phenomenon that occurs in an actual mass production mold as it is.
  • the test piece 72 may be manufactured not only on the die pad 112 but also on the signal terminal 114. According to this embodiment, the test piece 72 can be manufactured at an arbitrary position on the lead frame 11, and the sealing resin 7 and the lead frame 11 are peeled off in a long-term reliability and reflow heat resistance test. It is possible to evaluate the pinpoint adhesion of a place where is likely to occur.
  • the lead frame 11 may be plated with silver (Ag), gold (Au), nickel (Ni), tin (Sn) or the like.
  • silver Au
  • Au gold
  • Ni nickel
  • Sn tin
  • Cu copper
  • the long-term reliability and reflow heat resistance test evaluate the pinpoint adhesion between the sealing resin 7 and the lead frame 11 at a location where peeling is likely to occur. It becomes possible.
  • FIGS. 11 and 12 are cross-sectional views at cross-sectional positions corresponding to FIG.
  • the outer peripheral portion of the test piece 72 is removed from the beginning.
  • the test piece 72 is manufactured by further removing the sealing resin 7. In this way, the test piece 72 may be manufactured by removing only the outer peripheral portion of the test piece 72 from the beginning.
  • FIG. 13 is a top view of the semiconductor device 1 in the second modification of the method for manufacturing the test piece for the adhesion evaluation test according to the first embodiment.
  • a part of the sealing resin 7 is shown by a broken line for easy viewing
  • the lead frame 11 inside the sealing resin 7 is shown by a solid line
  • the semiconductor element 20 and the like are shown. do not have.
  • the test piece 72 is formed in the shape of an elliptical frustum.
  • the bottom surface and the top surface of the test piece 72 may be formed in an oval or rounded rectangular shape. Almost no sealing resin 7 remains around the elliptical truncated cone-shaped test piece 72, or the die pad 112 is exposed from the sealing resin 7.
  • the dimension in the longitudinal direction (major axis) is, for example, 1.5 times the dimension in the lateral direction (minor axis).
  • the test piece 72 is formed in the shape of an elliptical frustum.
  • test piece 72 is formed from the sealing resin 7 by the processing using the etching solution 110.
  • the mask 100 is formed on the sealing resin 7.
  • the mask 100 is formed so as not to cover the periphery of the test piece 72.
  • the etching solution 110 dissolves the sealing resin 7.
  • the sealing resin 7 is etched into a truncated cone shape by the etching solution 110.
  • the mask 100 is removed after the sealing resin 7 is etched into a truncated cone shape by the etching solution 110. As a result, the truncated cone-shaped test piece 72 is formed.
  • the test piece 72 is formed from the sealing resin 7 by the processing using the etching solution. Therefore, it is possible to manufacture a large number of test pieces 72 at a time as compared with the case where the test pieces 72 are formed from the sealing resin 7 by processing with a laser.
  • Embodiment 2 Unless otherwise specified, the second embodiment has the same configuration, method, and effect as that of the first embodiment. Therefore, in the second embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description is not repeated.
  • a method for manufacturing a test piece for an adhesion evaluation test according to the second embodiment will be described with reference to FIGS. 16 and 17.
  • the adhesion evaluation method according to the second embodiment is the same as the adhesion evaluation method according to the first embodiment unless otherwise specified.
  • FIG. 16 is a cross-sectional view showing a semiconductor device 1 in a method for manufacturing a test piece for an adhesion evaluation test according to a second embodiment.
  • the semiconductor device 1 includes a base member 10, a base plate 14, a semiconductor element 20, a solder 30, wires 40, 41, a sealing resin 7, a case 60, a signal terminal 61, and a main electrode terminal 62. It has.
  • the base member 10 is a ceramic substrate 15.
  • the ceramic substrate 15 includes a main body portion 15a and conductor layers 15b and 15c. Conductor layers 15b and 15c are attached to both sides of the main body 15a, respectively.
  • the material of the main body portion 15a is, for example, a ceramic made of aluminum nitride.
  • the external dimensions of the main body 15a are a length of 35 mm, a width of 65 mm, and a thickness of 0.64 mm.
  • the material of the conductor layers 15b and 15c is, for example, copper.
  • the external dimensions of the conductor layers 15b and 15c are a length of 31 mm, a width of 61 mm, and a thickness of 0.4 mm.
  • the ceramic substrate 15 is joined to the base plate 14 with solder 30. Specifically, the conductor layer 15b of the ceramic substrate 15 is bonded to the base plate 14 with solder 30.
  • the material of the base plate 14 is, for example, copper.
  • the semiconductor element 20 includes a diode 21 and an IGBT 22.
  • the dimensions of the diode 21 are, for example, 13 mm in length, 10 mm in width, and 0.2 mm in thickness.
  • the dimensions of the IGBT 22 are, for example, 13 mm in length, 13 mm in width, and 0.2 mm in thickness.
  • the diode 21 and the IGBT 22 are bonded by solder 30 on the conductor layer 15c of the ceramic substrate 15.
  • the semiconductor element 20 may be a power semiconductor element using silicon (Si). Further, the semiconductor element 20 may be a wide bandgap compound semiconductor using silicon carbide (SiC), gallium nitride (GaN), gallium arsenide (GaAs), or the like.
  • SiC silicon carbide
  • GaN gallium nitride
  • GaAs gallium arsenide
  • the composition ratio of the solder 30 is, for example, 96% by mass of tin (Sn), 3.5% by mass of silver (Ag), and 0.5% by mass of copper (Cu).
  • the composition ratio of the solder 30 may be, for example, 98.5% by mass of tin (Sn), 1% by mass of silver (Ag), and 0.5% by mass of copper (Cu).
  • the composition ratio of the solder 30 may be, for example, 96% by mass of tin (Sn), 3% by mass of antimony (Sb), and 1% by mass of silver (Ag).
  • solder 30 instead of the solder 30, a copper (Cu) -tin (Sn) paste in which copper powder is dispersed to obtain high heat resistance by isothermal solidification, or a nano-silver paste to be bonded by low-temperature firing of nano-silver particles is available. It may be used.
  • the main electrode 211 of the diode 21 and the main electrode of the IGBT 22 are electrically connected to the main electrode terminal 62 by using the wire 40.
  • the material of the wire 40 is, for example, aluminum.
  • the diameter of the wire is, for example, 0.3 mm.
  • the signal electrode such as the gate electrode of the IGBT 22 and the signal terminal 61 are electrically connected by using the wire 41.
  • the material of the wire 41 is, for example, aluminum.
  • the diameter of the wire is, for example, 0.15 mm.
  • the materials of the wires 40 and 41 may be, for example, copper (Cu) or gold (Au). Further, the wires 40 and 41 may be aluminum (Al) coated copper (Cu) wires.
  • ribbon bonding may be used, or the semiconductor element may be directly soldered to the plate-shaped electrode plate.
  • a signal terminal 61 and a main electrode terminal 62 are insert-formed in the case 60.
  • the external dimensions of the case 60 are, for example, a length of 75 mm, a width of 75 mm, and a thickness of 8 mm.
  • a base plate 14 Inside the case 60, a base plate 14, a ceramic substrate 15, a diode 21, an IGBT 22, a solder 30, wires 40, 41, a sealing resin 7, a signal terminal 61, and a main electrode terminal 62 are formed. Have been placed.
  • the sealing resin 7 is formed by heat-curing the liquid sealing agent filled inside the case 60.
  • the liquid encapsulant comprises, for example, an epoxy resin in which a silica filler is dispersed, a softening agent, a defoaming agent, a flame retardant, and the like.
  • the liquid encapsulant is cured by, for example, heating at 100 ° C. for 1.5 hours using an oven and further heating at 140 ° C. for 1.5 hours.
  • FIG. 17 shows a cross section of a portion of the semiconductor device 1 without the semiconductor element 20.
  • a test piece 72 is formed from the sealing resin 7 by processing using the laser 6.
  • the laser 6 is a laser for opening the sealing resin.
  • the recess 71 is formed by removing the sealing resin 7 in a circular shape using the laser 6.
  • the outermost surface diameter of the recess 71 is, for example, 5.0 mm.
  • the irradiation device for the laser 6 is, for example, F / Alit manufactured by Shinohara Japan.
  • the wavelength of the laser 6 is, for example, 1064 nm.
  • the maximum output of the laser 6 is, for example, 20 W.
  • the sealing resin 7 is advanced, and when the remaining height of the sealing resin 7 becomes, for example, 1.5 mm, the outer peripheral portion is removed leaving the central portion of the test piece 72.
  • the diameter of the central portion of the test piece 72 is, for example, 1.5 mm. In this way, the test piece 72 is manufactured.
  • the test piece 72 is formed in the shape of a pudding cup. That is, the test piece 72 is formed in a truncated cone shape.
  • the diameter of the lead frame interface of the test piece 72 is, for example, 1.94 mm.
  • the diameter of the surface of the test piece 72 is, for example, 1.5 mm.
  • the height of the test piece 72 is, for example, 1.5 mm.
  • the adhesion test for the adhesion test reflects the phenomenon that occurs in the actual mass production mold as it is.
  • a method for producing the test piece 72 can be provided.
  • a test piece 72 for an adhesion evaluation test is formed on the base member 10 from the sealing resin 7 of the semiconductor device 1.
  • the shear peel strength is measured using the test piece 72 for the adhesion evaluation test. Therefore, as in the first embodiment, it is possible to provide an adhesion evaluation method that reflects the phenomenon that occurs in the actual mass production mold as it is.
  • Example Hereinafter, examples will be described. Unless otherwise specified, the examples have the same configurations, methods, and effects as those of the first embodiment. Therefore, in the embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description will not be repeated.
  • the semiconductor device 1 is prepared.
  • the semiconductor device 1 includes a lead frame 11, a diode 21, an IGBT 22, a solder 30, wires 40, 41, and a sealing resin 7.
  • the material of the lead frame 11 is copper.
  • the dimensions of the lead frame 11 are 120 mm in length, 75 mm in width, and 0.6 mm in thickness.
  • the dimensions of the diode 21 are 15 mm in length, 13 mm in width, and 0.2 mm in thickness.
  • the dimensions of the IGBT 22 are 15 mm in length, 15 mm in width, and 0.2 mm in thickness.
  • the diode 21 and the IGBT 22 are die-bonded to the die pad 112 of the lead frame 11 with solder 30.
  • the composition ratio of the solder 30 is 96.5% by mass of tin (Sn), 3% by mass of silver (Ag), and 0.5% by mass of copper (Cu).
  • the melting point of the solder 30 is 217 ° C.
  • the main electrode 211 of the diode 21 and the main electrode 221 of the IGBT 22 are electrically connected to the lead frame 11 by using the wire 40.
  • the material of the wire 40 is aluminum.
  • the diameter of the wire 40 is 0.3 mm.
  • the signal electrode 222 such as the gate electrode of the IGBT 22 and the lead frame 11 are electrically connected by using the wire 41.
  • the material of the wire 41 is aluminum.
  • the diameter of the wire 41 is 0.15 mm.
  • the encapsulating resin 7 heated with the lead frame 11, the semiconductor element 20, the solder 30, and the wires 40 and 41 sandwiched between the molds (not shown) is pressure-cast and then heat-cured to cure the resin. Sealing is complete. Molds not shown are heated to 170 ° C.
  • the sealing resin 7 is heated to 170 ° C.
  • the sealing resin 7 is an epoxy transfer mold resin containing a silica filler.
  • the sealing resin 7 is pressure-cast and then heated and cured in an oven at 170 ° C. for 4 hours.
  • the recess 71 is formed by removing the sealing resin 7 in a circular shape using the laser 6.
  • the outermost surface diameter of the recess 71 is 5.0 mm.
  • the irradiation device for the laser 6 is F / Alit manufactured by Shinohara Japan.
  • the wavelength of the laser 6 is 1064 nm.
  • the maximum output of the laser 6 is 20 W.
  • the test piece 72 is formed in the shape of a pudding cup. That is, the test piece 72 is formed in a truncated cone shape.
  • the diameter D1 of the lead frame interface of the test piece 72 is 1.94 mm.
  • the diameter D2 of the surface of the test piece 72 is 1.5 mm.
  • the height H of the test piece 72 is 1.5 mm.
  • the adhesion evaluation method in the examples is evaluated using the test piece manufactured by the above-mentioned method for manufacturing the test piece for the adhesion evaluation test.
  • the shear peel strength is measured using the above-mentioned test piece for the adhesion evaluation test.
  • the semiconductor device 1 provided with the test piece 72 is fixed to the mounting table 80. In this state, the test piece 72 is pushed by the tool 90 until it breaks.
  • the device used for shear peel strength evaluation is DAGE4000, a bond tester manufactured by DAGE.
  • the shear peel strength test is carried out at room temperature.
  • the height of the tip of the tool 90 is set to a height of 0.04 mm from the lead frame 11.
  • the shear rate for pushing the tool 90 is 0.3 mm / s.
  • FIG. 18 is a graph showing the relationship between the laser irradiation condition (the amount of resin remaining around the test piece) and the shear peel strength.
  • the shear peeling strength of the test piece 72 was examined by changing the laser irradiation time.
  • the height of the test piece 72 is 1.5 mm.
  • the diameter of the lead frame 11 interface of the test piece 72 is 1.94 mm.
  • FIG. 19 shows the appearance of the produced test piece 72 and the appearance of the close contact portion after the shear peeling test. Under the condition (c), a burnt mark of the copper lead frame was observed around the test piece 72. However, the copper lead frame was not cut into a concave shape, and the overall shape was not different from the condition (b).
  • FIG. 21 is a graph showing the relationship between the diameter of the test piece and the shear peel strength.
  • Test pieces with five specifications were prepared. In the five specifications, the diameter D1 of the lead frame 11 interface of the test piece 72 is 1.94 mm, 1.74 mm, 1.43 mm, 1.24 mm, and 0.9 mm, respectively. Seven test pieces of five specifications were prepared. A shear peeling test was performed on each test piece. The average value of shear peel strength was calculated for each of the five specifications. As a result, the smaller the diameter D1 of the lead frame 11 interface of the test piece 72, the greater the shear peel strength. That is, the smaller the contact area, the higher the shear peel strength tended to be.
  • FIG. 22 shows the appearance after the shear peeling test when the diameters D1 are 1.94 mm and 0.90 mm. Comparing the appearance after the shear peeling test when the diameter D1 is 1.94 mm and 0.90 mm, the diameter is 0.90 mm, whereas the mode of interfacial peeling is almost when the diameter D1 is 1.94 mm. In the case of, the mode of coagulation peeling was confirmed. As a result, if the pudding cup of the test piece is thin, it is presumed that the pudding cup is bent by the load applied from the tool, and stress is applied to the inside of the pudding cup separately from the interface. In the interfacial peeling, the copper lead frame is completely exposed due to the peeling at the interface. Further, in the coagulation peeling, the bulk portion of the resin is broken.
  • FIG. 23 is a cross-sectional view showing a method for measuring the shear peel strength of the test piece 72. It is considered that when the diameter of the test piece 72 becomes smaller, the test piece 72 tends to bend up to the height at which the tool 90 hits, and the shear peel strength is greatly measured. It was found that the shear peeling strength tends to increase as the height at which the tool 90 actually hits is increased.
  • FIGS. 24 and 25 the relationship between the pushing direction with the tool and the shear peel strength when the upper surface and the bottom surface of the test piece 72 were formed into a rectangular shape with rounded corners was compared.
  • FIG. 24 compares the relationship between the pushing direction with the tool and the shear peel strength.
  • FIG. 25 shows the shape of the test piece 72 and the direction of pushing with the tool. When the test piece 72 was pushed from the lateral direction, the shear peel strength was higher than when it was pushed from the longitudinal direction.
  • test piece 72 By forming the test piece 72 into an elliptical frustum, specifically, the top and bottom surfaces having a rectangular shape with rounded corners, the test piece 72 can be flexed even if the bottom area of the test piece 72 is small by pushing the test piece 72 from the longitudinal direction with a tool. It is possible to exclude the influence of.
  • FIG. 26 shows the relationship between the casting speed and the peeling rate when a package in which the casting speed of the resin is changed is prepared and a reflow heat resistance test is performed.
  • FIG. 26 shows a SAT (Scanning Acoustic Tomography) image of a part of the copper lead frame.
  • the peel rate is defined as the ratio of the peeled area to the total area of the copper lead frame.
  • the casting speed is a value when the median value is 1.0. No clear correlation was obtained between the casting speed and the peeling rate, and there is a possibility that the influence of the physical characteristics of the material, such as the gelation time of the resin, is added.
  • the shear peel strength of the package with the changed resin casting speed before the reflow heat resistance test was evaluated.
  • a pudding cup was prepared at a position where the occurrence rate of peeling was high in the reflow heat resistance test. Due to the limited area of the copper lead frame, the diameter D1 of the pudding cup was set to 0.9 mm.
  • FIG. 27 shows the relationship between the casting speed of the resin and the shear peel strength. It was found that the shear peel strength changes with the casting speed of the resin.
  • FIG. 28 shows the correlation between the shear peel strength and the peel rate in the reflow heat resistance test by combining the results of FIGS. 26 and 27. A negative correlation was found between the shear peel strength and the peel rate. By measuring the shear peel strength using this method, the peel rate in the reflow heat resistance test can be predicted.
  • Embodiment 3 Unless otherwise specified, the third embodiment has the same configuration, method, and effect as that of the first embodiment. Therefore, in the third embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description is not repeated.
  • FIG. 29 is a cross-sectional view showing a semiconductor device 1 in a method for manufacturing a test piece for an adhesion evaluation test according to a third embodiment.
  • an insulating sheet 18 including an insulating member 16 and a metal member 17 is arranged under the die pad 112.
  • the insulating member 16 is an epoxy resin.
  • the insulating member 16 is formed in a sheet shape.
  • the insulating member 16 has an insulating property.
  • the material of the metal member 17 is, for example, copper or aluminum.
  • FIG. 30 shows a cross section of a portion of the semiconductor device 1 without the semiconductor element 20.
  • the test piece 72 is formed by the laser 6 so as to include the sealing resin 7 and the insulating member 16 in the portion where the die pad 112 is not arranged. In this way, the test piece 72 is formed from the sealing resin 7 of the semiconductor device 1 on the insulating member 16 under the base member 10 for the adhesion evaluation test.
  • a step of measuring the shear peel strength in the adhesion evaluation method according to the third embodiment will be described with reference to FIG. 31. Similar to embodiments 1 and 2, the test piece 72 is pushed by the tool 90 as shown in FIG. At this time, the height 120 of the tool 90 is made lower than the thickness 130 of the insulating member 16. The height 120 of the tool 90 is made, for example, 0.1 mm lower than the thickness 130 of the insulating member 16. This makes it possible to confirm the shear strength at which the interface between the insulating member 16 and the metal member 17 breaks.
  • the shear test method according to the present embodiment it is possible to confirm the influence of the injection process conditions of the sealing resin 7 on the adhesion strength of the interface between the insulating member 16 and the metal member 17. As a result, it is possible to determine the appropriate process conditions, and thus it is possible to shorten the material development period of the insulating member 16.

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

密着性評価試験用の試験片の製造方法は、半導体装置を準備する工程Ｓ１００と、密着性評価試験用の試験片を形成する工程Ｓ２００とを備えている。半導体装置を準備する工程Ｓ１００において、半導体装置は、ベース部材と、ベース部材に搭載された半導体素子と、ベース部材および半導体素子を封止する封止樹脂とを備えている。密着性評価試験用の試験片を形成する工程Ｓ２００において、半導体装置の封止樹脂からベース部材上に密着性評価試験用の試験片が形成される。

Description

密着性評価試験用の試験片の製造方法および密着性評価方法
　本開示は、密着性評価試験用の試験片の製造方法および密着性評価方法に関するものである。
　産業機器、家庭用電気機器および情報端末などの製品にパワーモジュールなどの半導体装置が用いられている。一般的に、半導体装置では、半導体素子、リードフレーム、絶縁基板などの保護および絶縁を目的として、半導体素子、リードフレーム、絶縁基板などが封止樹脂によって封止されている。封止樹脂には、長期信頼性、リフロー耐熱性、温度サイクルに対する高い信頼性などが求められる。そのため、リードフレーム、絶縁基板などとの封止樹脂の密着性が定量的に評価されることが求められる。
　一般的に、封止樹脂の密着性の評価方法としてプリンカップ試験が用いられる。プリンカップ試験では、ベース部材の表面に封止樹脂と同じ樹脂からなる円錐台状の試験片が形成される。この試験片にベース部材の表面に沿って荷重をかけて、封止樹脂の接着部分の破壊時における荷重が測定される。
　たとえば、特開２０１４－１４６７０４号公報（特許文献１）にはプリンカップ試験が記載されている。
　また、ＳＥＭＩ（Semiconductor　Equipment　and　Materials　International）規格Ｇ６９－０９９６にもプリンカップ試験が記載されている。
特開２０１４－１４６７０４号公報
　上記公報に記載されたプリンカップ試験では、プリンカップ試験用の試験片を作製するための専用の型を用いるため、実際の量産用の型での注入条件などのプロセス条件の再現が難しい。したがって、実際の量産用の型内で起きる現象がそのまま反映された密着性試験用の試験片を製造することは難しい。
　また、上記のＳＥＭＩ規格Ｇ６９－０９９６には、プリンカップ試験用の試験片の製造方法は記載されていない。
　本開示は上記課題に鑑みてなされたものであり、その目的は、実際の量産用の型内で起きる現象がそのまま反映された密着性試験用の試験片の製造方法および密着性評価方法を提供することである。
　本開示の密着性評価試験用の試験片の製造方法は、半導体装置を準備する工程と、密着性評価試験用の試験片を形成する工程とを備えている。半導体装置を準備する工程において、半導体装置は、ベース部材と、ベース部材に搭載された半導体素子と、ベース部材および半導体素子を封止する封止樹脂とを備えている。密着性評価試験用の試験片を形成する工程において、半導体装置の封止樹脂からベース部材上に密着性評価試験用の試験片が形成される。
　本開示の密着性評価試験用の試験片の製造方法によれば、半導体装置の封止樹脂からベース部材上に密着性評価試験用の試験片が形成される。このため、実際の量産用の型内で形成された半導体装置の封止樹脂からベース部材上に密着性評価試験用の試験片を形成することができる。したがって、実際の量産用の型内で起きる現象がそのまま反映された密着性試験用の試験片の製造方法および密着性評価方法を提供することができる。
実施の形態１に係る密着性評価試験用の試験片の製造方法を示すフローチャートである。 実施の形態１に係る密着性評価試験用の試験片の製造方法における半導体装置を準備する工程を示す斜視図である。 図２のＩＩＩ－ＩＩＩ線に沿う断面図である。 図２のＩＶ－ＩＶ線に沿う断面図である。 実施の形態１に係る密着性評価試験用の試験片の製造方法における密着性評価試験用の試験片を形成する工程を示す断面図である。 図５からさらに封止樹脂の除去が進められて試験片が形成された状態を示す断面図である。 実施の形態１に係る密着性評価試験用の試験片を示す斜視図である。 実施の形態１に係る密着性評価試験用の試験片が形成された半導体装置を示す平面図である。 実施の形態１に係る密着性評価方法を示すフローチャートである。 実施の形態１に係る密着性評価方法におけるせん断剥離強度を測定する工程を示す断面図である。 実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例１を示す断面図である。 図１１からさらに封止樹脂の除去が進められて試験片が形成された状態を示す断面図である。 実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例２を示す平面図である。 実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例３を示す断面図である。 図１４からマスクが除去されて試験片が形成された状態を示す断面図である。 実施の形態２に係る密着性評価試験用の試験片の製造方法における半導体装置を準備する工程を示す断面図である。 実施の形態２に係る密着性評価試験用の試験片の製造方法における密着性評価試験用の試験片を形成する工程を示す断面図である。 実施例におけるレーザ照射時間とせん断剥離強度との関係を示すグラフである。 試験片の外観とせん断試験後の密着部の外観を示す写真である。 実施例における試験片周囲に封止樹脂の凹凸がある状態を示す断面図である。 実施例における試験片の直径とせん断剥離強度との関係を示すグラフである。 試験片の直径が１．９４ｍｍと０．９ｍｍの場合のせん断剥離試験後の外観を示す写真である。 実施例における試験片のせん断剥離強度の測定方法を示す断面図である。 ツールで押す方向とせん断剥離強度との関係を示すグラフである。 試験片の形状とツールで押す方向とを示す斜視図である。 注型速度と剥離率との関係を示すグラフである。 注型速度とせん断剥離強度との関係を示すグラフである。 剥離率とせん断剥離強度との関係を示すグラフである。 実施の形態３に係る密着性評価試験用の試験片の製造方法における半導体装置を準備する工程を示す断面図である。 実施の形態３に係る密着性評価試験用の試験片の製造方法における密着性評価試験用の試験片を形成する工程を示す断面図である。 実施の形態３に係る密着性評価方法におけるせん断剥離強度を測定する工程を示す断面図である。
　以下、実施の形態について図に基づいて説明する。なお、以下においては、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
　実施の形態１．
　図１～図１０を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法および密着性評価方法について説明する。
　図１～図７を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法について説明する。図１を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法は、半導体装置１を準備する工程Ｓ１００と、密着性評価試験用の試験片７２を形成する工程Ｓ２００とを備えている。
　図２～図４を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法における半導体装置を準備する工程について説明する。図２は、実施の形態１に係る密着性評価試験用の試験片の製造方法における半導体装置１を示す斜視図である。なお、図２では内部構造を見やすくするため封止樹脂は示されていない。図３は、図２のＩＩＩ－ＩＩＩ線に沿う断面図である。図４は、図２のＩＶ－ＩＶ線に沿う断面図である。図４は、リードフレームの中央部の断面を示している。
　半導体装置１は、ベース部材１０と、半導体素子２０と、はんだ３０と、ワイヤ４０，４１と、封止樹脂７とを備えている。半導体装置１は、たとえば、電力用のパワーモジュールである。
　本実施の形態では、ベース部材１０は、リードフレーム１１である。リードフレーム１１の材料は、たとえば銅である。リードフレーム１１の寸法は、たとえば、長さ１２０ｍｍ、幅７５ｍｍ、厚さ０．６ｍｍである。リードフレーム１１は、ダイパッド１１２、主電極端子１１３、ゲート電極端子などの信号端子１１４を含んでいる。
　半導体素子２０は、ベース部材１０に搭載されている。半導体素子２０は、たとえば、電力用のパワー半導体素子である。本実施の形態では、半導体素子２０は、ダイオード２１およびＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）２２を含んでいる。ダイオード２１の寸法は、たとえば、長さ１５ｍｍ、幅１３ｍｍ、厚さ０．２ｍｍである。ＩＧＢＴ２２の寸法は、たとえば、長さ１５ｍｍ、幅１５ｍｍ、厚さ０．２ｍｍである。ダイオード２１およびＩＧＢＴ２２は、リードフレーム１１のダイパッド１１２に、はんだ３０でダイボンドされている。
　なお、半導体素子２０として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor　Field-Effect　Transistor）などを用いることができる。
　半導体素子２０は、ケイ素（Ｓｉ）を用いたパワー半導体素子であってもよい。また、半導体素子２０は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）などを用いたワイドバンドギャップ化合物半導体であってもよい。
　リードフレーム１１のダイパッド１１２には、はんだ３０でダイオード２１およびＩＧＢＴ２２が２個ずつダイボンドされている。はんだ３０の組成比は、たとえば、錫（Ｓｎ）９６．５質量％、銀（Ａｇ）３質量％、銅（Ｃｕ）０．５質量％である。はんだ３０の融点は、たとえば、２１７℃である。
　なお、はんだ３０の組成比は、たとえば、錫（Ｓｎ）９８．５質量％、銀（Ａｇ）１質量％、銅（Ｃｕ）０．５質量％であってもよい。また、はんだ３０の組成比は、たとえば、錫（Ｓｎ）９６質量％、アンチモン（Ｓｂ）３質量％、銀（Ａｇ）１質量％であってもよい。
　また、はんだ３０に替えて、銅粉を分散させて等温凝固により高耐熱性を得る銅（Ｃｕ）－錫（Ｓｎ）ペースト、または、ナノ銀粒子の低温焼成を用いて接合するナノ銀ペーストが用いられてもよい。
　ワイヤ４０を用いてダイオード２１の主電極２１１と、ＩＧＢＴ２２の主電極２２１とがリードフレーム１１に電気的に接続されている。ワイヤ４０の材料は、たとえば、アルミニウムである。ワイヤ４０の直径は、たとえば、０．３ｍｍである。
　ワイヤ４１を用いてＩＧＢＴ２２のゲート電極など信号電極２２２とリードフレーム１１とが電気的に接続されている。ワイヤ４１の材料は、たとえば、アルミニウムである。ワイヤ４１の直径は、たとえば、０．１５ｍｍである。
　ワイヤ４０，４１の材料は、たとえば銅（Ｃｕ）、金（Ａｕ）、Ａｇ（銀）であってもよい。また、ワイヤ４０，４１は、アルミニウム（Ａｌ）被覆銅（Ｃｕ）ワイヤであってもよい。
　なお、回路形成に、ワイヤボンディングが用いられる替わりに、リボンボンディングが用いられてもよく、また板状電極板に半導体素子が直接はんだ付けされてもよい。
　封止樹脂７は、ベース部材１０、半導体素子２０、はんだ３０、ワイヤ４０，４１を封止する。リードフレーム１１、半導体素子２０、はんだ３０、ワイヤ４０，４１が型（図示せず）に挟みこまれた状態で、加熱された封止樹脂７が加圧注型された後に加熱キュアされることで、樹脂封止が完了する。図示しない型は、たとえば、１７０℃に加熱される。封止樹脂７は、たとえば１７０℃に加熱される。封止樹脂７は、たとえは、シリカフィラー入りエポキシ製トランスファモールド樹脂である。封止樹脂７は、たとえば、加圧注型された後にオーブンで１７０℃で、４時間加熱キュアされる。
　図５および図６を参照して、実施の形態１に係る密着性評価試験用の試験片を形成する工程について説明する。図５および図６は、図４に対応する断面位置での断面図である。
　図５および図６に示されるように、実施の形態１に係る密着性評価試験用の試験片を形成する工程では、半導体装置１の封止樹脂７からベース部材１０上に密着性評価試験用の試験片７２が形成される。
　図５に示されるように、レーザ６を用いた加工により、封止樹脂７から試験片７２が形成される。レーザ６は、封止樹脂開封用のレーザである。まず、レーザ６を用いて封止樹脂７が円形に除去されることにより窪み７１が形成される。窪み７１の最表面直径は、たとえば５．０ｍｍである。
　レーザ６の照射装置は、たとえば、シノハラジャパン製Ｆ／Ａｌｉｔである。レーザ６の波長は、たとえば、１０６４ｎｍである。レーザ６の最大出力は、たとえば、２０Ｗである。
　図６に示されるように、さらに封止樹脂７の除去が進められ、封止樹脂７の残り高さがたとえば１．５ｍｍとなった時点で、試験片７２の中心部を残して外周部が除去される。試験片７２の中心部の直径は、たとえば１．５ｍｍである。このようにして、試験片７２が製造される。
　図６および図７を参照して、試験片７２は、プリンカップ形状に形成される。つまり、試験片７２は、円錐台形状に形成される。試験片７２のリードフレーム界面の直径Ｄ１は、たとえば１．９４ｍｍである。試験片７２の表面の直径Ｄ２は、たとえば１．５ｍｍである。試験片７２の高さＨは、たとえば１．５ｍｍである。
　図８を参照して、試験片７２が形成された半導体装置１について説明する。円錐台形状の試験片７２の周りには、封止樹脂７はほとんど残っていない。または、円錐台形状の試験片７２の周りでは、ダイパッド１１２は封止樹脂７から露出している。図８は、実施の形態１に係る密着性評価試験用の試験片の製造方法における試験片７２が形成された半導体装置１の上面図である。なお、図８では、見やすくするため封止樹脂７の一部は破線で示されており、封止樹脂７の内側のリードフレーム１１が実線で示されており、半導体素子２０などは示されていない。
　次に、実施の形態１に係る密着性評価方法について説明する。
　実施の形態１に係る密着性評価方法では、上記の密着性評価試験用の試験片の製造方法により製造された試験片を用いて密着性が評価される。
　図９を参照して、実施の形態１に係る密着性評価方法は、上記の半導体装置１を準備する工程Ｓ１００と、上記の密着性評価試験用の試験片７２を形成する工程Ｓ２００と、せん断剥離強度を測定する工程Ｓ３００とを備えている。
　半導体装置１を準備する工程Ｓ１００および密着性評価試験用の試験片７２を形成する工程Ｓ２００は、上記の密着性評価試験用の試験片の製造方法と同様であるため、説明を繰り返さない。
　図１０を参照して、実施の形態１に係るせん断剥離強度を測定する工程について説明する。実施の形態１に係るせん断剥離強度を測定する工程では、密着性評価試験用の試験片７２を用いてせん断剥離強度が測定される。試験片７２が設けられた半導体装置１が載置台８０に固定される。この状態で試験片７２が破断するまで試験片７２がツール９０で押される。
　せん断剥離強度評価に用いられる装置は、たとえば、ＤＡＧＥ社製ボンドテスターＤＡＧＥ４０００である。せん断剥離強度試験は、たとえば、常温で実施される。ツール９０の先端の高さは、リードフレーム１１からたとえば０．０４ｍｍの高さに設定される。ツール９０を押すせん断速度は、たとえば０．３ｍｍ／ｓである。試験片７２の破断後に各サンプルの密着面積が算出され、破断荷重を密着面積で除した値がせん断剥離強度（Ｋｇ／ｍｍ）と定義される。
　なお、せん断剥離強度試験は、常温に限定されない。せん断剥離強度試験が必要に応じて５０℃、１００℃などの高温度で実施されることで、実使用環境での密着性を評価することが可能である。
　次に、本実施の形態の作用効果について説明する。
　本実施の形態に係る密着性評価試験用の試験片７２の製造方法によれば、半導体装置１の封止樹脂７からベース部材１０上に密着性評価試験用の試験片７２が形成される。このため、実際の量産用の型内で形成された半導体装置１の封止樹脂７からベース部材１０上に密着性評価試験用の試験片７２を形成することができる。したがって、実際の量産用の型内で起きる現象がそのまま反映された密着性試験用の試験片７２の製造方法を提供することができる。
　本実施の形態に係る密着性評価試験用の試験片７２の製造方法では、レーザ６を用いた加工により、封止樹脂７から試験片７２が形成される。したがって、レーザを用いた加工により、封止樹脂７から試験片７２を形成することができる。また、レーザを用いた加工により、封止樹脂７から試験片７２が形成されるため、試験片７２の寸法精度を向上させることができる。
　本実施の形態に係る密着性評価方法によれば、半導体装置１の封止樹脂７からベース部材１０上に密着性評価試験用の試験片７２が形成される。この密着性評価試験用の試験片７２を用いてせん断剥離強度が測定される。したがって、実際の量産用の型内で起きる現象がそのまま反映された密着性評価方法を提供することができる。
　本実施の形態では、ダイパッド１１２だけでなく、信号端子１１４上に試験片７２が製造されてもよい。本実施の形態によれば、リードフレーム１１上の任意の位置に試験片７２を製造することが可能であり、長期信頼性、リフロー耐熱性の試験で封止樹脂７とリードフレーム１１間の剥離が発生しやすい箇所のピンポイントでの密着性を評価することが可能となる。
　また、リードフレーム１１は、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）などでめっきされていてもよい。一般的に、銅（Ｃｕ）よりもこれらのめっき部材上で封止樹脂７との密着性が低下することが知られている。本実施の形態によれば、めっき部材と組み合わせて、長期信頼性、リフロー耐熱性の試験で封止樹脂７とリードフレーム１１間の剥離が発生しやすい箇所のピンポイントでの密着性を評価することが可能となる。
　本実施の形態では、製品の剥離しやすい箇所での密着性、または、製品の密着力の低い箇所での密着性を評価することができる。
　さらに、トランスファモールド時のプロセス条件を変更して本実施の形態を用いることで、従来評価できなかったプロセス条件による密着性の差異を評価することが可能となる。これにより、信頼性投入前に適正なプロセス条件を見極めることが可能となるため、開発期間を短縮することが可能となる。
　次に、本実施の形態に係る密着性評価試験用の試験片の製造方法の変形例について説明する。
　図１１および図１２を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例１について説明する。図１１および図１２は、図５に対応する断面位置での断面図である。実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例１では、図１１に示されるように、初めから試験片７２の外周部が除去される。図１２に示されるように、さらに封止樹脂７が除去されることにより試験片７２が製造される。このように、初めから試験片７２の外周部のみが除去されて試験片７２が製造されてもよい。
　図１３を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例２について説明する。図１３は、実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例２における半導体装置１の上面図である。なお、図１３では、見やすくするため封止樹脂７の一部は破線で示されており、封止樹脂７の内側のリードフレーム１１が実線で示されており、半導体素子２０などは示されていない。
　実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例２では、試験片７２が楕円錐台の形状に形成される。試験片７２は、底面と上面とが長円または角丸長方形の形状に形成されていてもよい。楕円形の円錐台形状の試験片７２の周りには、封止樹脂７がほとんど残っていない状態、または、ダイパッド１１２が封止樹脂７から露出した状態となる。
　楕円形の円錐台形状の試験片７２では、長手方向の寸法（長径）は短手方向の寸法（短径）のたとえば１．５倍である。
　実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例２では、試験片７２が楕円錐台の形状に形成される。試験片７２の長手方向にせん断剥離強度測定をすることで、微小領域の密着性を評価するときに、たわみによる強度の割増しを除去した評価が可能となる。
　図１４および図１５を参照して、実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例３について説明する。図１４および図１５は、図５に対応する断面位置での断面図である。実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例３では、エッチング液１１０を用いた加工により、封止樹脂７から試験片７２が形成される。
　図１４に示されるように、まず、マスク１００が封止樹脂７上に形成される。マスク１００は試験片７２の周囲を覆わないように形成される。エッチング液１１０は、封止樹脂７を溶解する。エッチング液１１０により封止樹脂７が円錐台形状にエッチングされる。
　図１５に示されるように、エッチング液１１０により封止樹脂７が円錐台形状にエッチングされた後に、マスク１００が除去される。これにより、円錐台形状の試験片７２が形成される。
　実施の形態１に係る密着性評価試験用の試験片の製造方法の変形例３によれば、エッチング液を用いた加工により、封止樹脂７から試験片７２が形成される。このため、レーザを用いた加工により封止樹脂７から試験片７２が形成される場合よりも一度に大量に試験片７２を製造することが可能となる。
　実施の形態２．
　実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成、方法および作用効果を有している。したがって、実施の形態２では、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図１６および図１７を参照して、実施の形態２に係る密着性評価試験用の試験片の製造方法について説明する。なお、実施の形態２に係る密着性評価方法は、特に説明しない限り、実施の形態１に係る密着性評価方法と同様である。
　図１６を参照して、実施の形態２に係る密着性評価試験用の試験片の製造方法における半導体装置を準備する工程について説明する。図１６は、実施の形態２に係る密着性評価試験用の試験片の製造方法における半導体装置１を示す断面図である。
　半導体装置１は、ベース部材１０と、ベース板１４と、半導体素子２０と、はんだ３０と、ワイヤ４０，４１と、封止樹脂７と、ケース６０と、信号端子６１と、主電極端子６２とを備えている。
　本実施の形態では、ベース部材１０は、セラミック基板１５である。セラミック基板１５は、本体部１５ａと、導体層１５ｂ，１５ｃとを含んでいる。本体部１５ａの両面に導体層１５ｂ，１５ｃがそれぞれ貼り付けられている。本体部１５ａの材料は、たとえば、窒化アルミニウム製セラミックである。本体部１５ａの外形寸法は、長さ３５ｍｍ、幅６５ｍｍ、厚さ０．６４ｍｍである。導体層１５ｂ，１５ｃの材料は、たとえば、銅である。導体層１５ｂ，１５ｃの外形寸法は、長さ３１ｍｍ、幅６１ｍｍ、厚さ０．４ｍｍである。
　セラミック基板１５は、ベース板１４上にはんだ３０で接合されている。具体的には、セラミック基板１５の導体層１５ｂがベース板１４にはんだ３０で接合されている。ベース板１４の材料は、たとえば、銅である。
　本実施の形態では、半導体素子２０は、ダイオード２１およびＩＧＢＴ２２を含んでいる。ダイオード２１の寸法は、たとえば、長さ１３ｍｍ、幅１０ｍｍ、厚さ０．２ｍｍである。ＩＧＢＴ２２の寸法は、たとえば、長さ１３ｍｍ、幅１３ｍｍ、厚さ０．２ｍｍである。ダイオード２１およびＩＧＢＴ２２は、セラミック基板１５の導体層１５ｃ上にはんだ３０で接合されている。
　半導体素子２０は、ケイ素（Ｓｉ）を用いたパワー半導体素子であってもよい。また、半導体素子２０は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）などを用いたワイドバンドギャップ化合物半導体であってもよい。
　はんだ３０の組成比は、たとえば、錫（Ｓｎ）９６質量％、銀（Ａｇ）３．５質量％、銅（Ｃｕ）０．５質量％である。
　なお、はんだ３０の組成比は、たとえば、錫（Ｓｎ）９８．５質量％、銀（Ａｇ）１質量％、銅（Ｃｕ）０．５質量％であってもよい。また、はんだ３０の組成比は、たとえば、錫（Ｓｎ）９６質量％、アンチモン（Ｓｂ）３質量％、銀（Ａｇ）１質量％であってもよい。
　また、はんだ３０に替えて、銅粉を分散させて等温凝固により高耐熱性を得る銅（Ｃｕ）－錫（Ｓｎ）ペースト、または、ナノ銀粒子の低温焼成を用いて接合するナノ銀ペーストが用いられてもよい。
　ワイヤ４０を用いてダイオード２１の主電極２１１と、ＩＧＢＴ２２の主電極とが主電極端子６２に電気的に接続されている。ワイヤ４０の材料は、たとえば、アルミニウムである。ワイヤの直径は、たとえば、０．３ｍｍである。
　ワイヤ４１を用いてＩＧＢＴ２２のゲート電極などの信号電極と信号端子６１とが電気的に接続されている。ワイヤ４１の材料は、たとえば、アルミニウムである。ワイヤの直径は、たとえば、０．１５ｍｍである。
　ワイヤ４０，４１の材料は、たとえば銅（Ｃｕ）、金（Ａｕ）であってもよい。また、ワイヤ４０，４１は、アルミニウム（Ａｌ）被覆銅（Ｃｕ）ワイヤであってもよい。
　なお、回路形成に、ワイヤボンディングが用いられる替わりに、リボンボンディングが用いられてもよく、また板状電極板に半導体素子が直接はんだ付けされてもよい。
　ケース６０に信号端子６１および主電極端子６２がインサート形成されている。ケース６０の外形寸法は、たとえば、長さ７５ｍｍ、幅７５ｍｍ、厚さ８ｍｍである。
　ケース６０の内側に、ベース板１４と、セラミック基板１５と、ダイオード２１と、ＩＧＢＴ２２と、はんだ３０と、ワイヤ４０，４１と、封止樹脂７と、信号端子６１と、主電極端子６２とが配置されている。
　ケース６０の内側を絶縁封止するために、封止樹脂７でケース６０の内側が封止されている。封止樹脂７は、ケース６０の内部に満たされた液状封止剤が加熱硬化されることで形成される。液状封止剤は、たとえば、シリカフィラーを分散させたエポキシ樹脂、柔軟化剤、消泡剤、難燃剤などからなる。液状封止剤は、たとえば、オーブンを用いて１００℃で１．５時間加熱され、さらに１４０℃で１．５時間加熱されることにより硬化する。
　図１７を参照して、実施の形態２に係る密着性評価試験用の試験片を形成する工程について説明する。図１７は、半導体装置１の半導体素子２０が無い部分の断面を示している。
　レーザ６を用いた加工により、封止樹脂７から試験片７２が形成される。レーザ６は、封止樹脂開封用のレーザである。まず、レーザ６を用いて封止樹脂７が円形に除去されることにより窪み７１が形成される。窪み７１の最表面直径は、たとえば５．０ｍｍである。
　レーザ６の照射装置は、たとえば、シノハラジャパン製Ｆ／Ａｌｉｔである。レーザ６の波長は、たとえば、１０６４ｎｍである。レーザ６の最大出力は、たとえば、２０Ｗである。
　さらに封止樹脂７の除去が進められ、封止樹脂７の残り高さがたとえば１．５ｍｍとなった時点で、試験片７２の中心部を残して外周部が除去される。試験片７２の中心部の直径は、たとえば１．５ｍｍである。このようにして、試験片７２が製造される。
　試験片７２は、プリンカップ形状に形成される。つまり、試験片７２は、円錐台形状に形成される。試験片７２のリードフレーム界面の直径は、たとえば１．９４ｍｍである。試験片７２の表面の直径は、たとえば１．５ｍｍである。試験片７２の高さは、たとえば１．５ｍｍである。
　次に、本実施の形態の作用効果について説明する。
　本実施の形態に係る密着性評価試験用の試験片７２の製造方法によれば、実施の形態１と同様に、実際の量産用の型内で起きる現象がそのまま反映された密着性試験用の試験片７２の製造方法を提供することができる。
　本実施の形態に係る密着性評価方法によれば、半導体装置１の封止樹脂７からベース部材１０上に密着性評価試験用の試験片７２が形成される。この密着性評価試験用の試験片７２を用いてせん断剥離強度が測定される。したがって、実施の形態１と同様に、実際の量産用の型内で起きる現象がそのまま反映された密着性評価方法を提供することができる。
　実施例．
　以下、実施例について説明する。実施例では、特に説明しない限り、上記の実施の形態１と同一の構成、方法および作用効果を有している。したがって、実施例では、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　実施例における密着性評価試験用の試験片の製造方法について説明する。
　まず、半導体装置１が準備される。実施例では、半導体装置１は、リードフレーム１１と、ダイオード２１と、ＩＧＢＴ２２と、はんだ３０と、ワイヤ４０，４１と、封止樹脂７とを備えている。
　リードフレーム１１の材料は、銅である。リードフレーム１１の寸法は、長さ１２０ｍｍ、幅７５ｍｍ、厚さ０．６ｍｍである。
　ダイオード２１の寸法は、長さ１５ｍｍ、幅１３ｍｍ、厚さ０．２ｍｍである。ＩＧＢＴ２２の寸法は、長さ１５ｍｍ、幅１５ｍｍ、厚さ０．２ｍｍである。ダイオード２１およびＩＧＢＴ２２は、リードフレーム１１のダイパッド１１２に、はんだ３０でダイボンドされている。
　はんだ３０の組成比は、錫（Ｓｎ）９６．５質量％、銀（Ａｇ）３質量％、銅（Ｃｕ）０．５質量％である。はんだ３０の融点は、２１７℃である。
　ワイヤ４０を用いてダイオード２１の主電極２１１と、ＩＧＢＴ２２の主電極２２１とがリードフレーム１１に電気的に接続されている。ワイヤ４０の材料は、アルミニウムである。ワイヤ４０の直径は、０．３ｍｍである。
　ワイヤ４１を用いてＩＧＢＴ２２のゲート電極など信号電極２２２とリードフレーム１１とが電気的に接続されている。ワイヤ４１の材料は、アルミニウムである。ワイヤ４１の直径は、０．１５ｍｍである。
　リードフレーム１１、半導体素子２０、はんだ３０、ワイヤ４０，４１が型（図示せず）に挟みこまれた状態で加熱された封止樹脂７が加圧注型された後に加熱キュアされることで樹脂封止が完了する。図示しない型は、１７０℃に加熱される。封止樹脂７は、１７０℃に加熱される。封止樹脂７は、シリカフィラー入りエポキシ製トランスファモールド樹脂である。封止樹脂７は、加圧注型された後にオーブンで１７０℃で４時間加熱キュアされる。
　続いて、密着性評価試験用の試験片７２が形成される。レーザ６を用いて封止樹脂７が円形に除去されることにより窪み７１が形成される。窪み７１の最表面直径は、５．０ｍｍである。
　レーザ６の照射装置は、シノハラジャパン製Ｆ／Ａｌｉｔである。レーザ６の波長は、１０６４ｎｍである。レーザ６の最大出力は、２０Ｗである。
　さらに封止樹脂７の除去が進められ、封止樹脂７の残り高さが１．５ｍｍとなった時点で、試験片７２の中心部を残して外周部が除去される。試験片７２の中心部の直径は、１．５ｍｍである。
　試験片７２は、プリンカップ形状に形成される。つまり、試験片７２は、円錐台形状に形成される。試験片７２のリードフレーム界面の直径Ｄ１は、１．９４ｍｍである。試験片７２の表面の直径Ｄ２は、１．５ｍｍである。試験片７２の高さＨは、１．５ｍｍである。
　次に、実施例における密着性評価方法について説明する。
　実施例における密着性評価方法では、上記の密着性評価試験用の試験片の製造方法により製造された試験片を用いて密着性が評価される。
　実施例における密着性評価方法では、上記の密着性評価試験用の試験片を用いてせん断剥離強度が測定される。
　試験片７２が設けられた半導体装置１が載置台８０に固定される。この状態で試験片７２が破断するまでツール９０で押される。
　せん断剥離強度評価に用いられる装置は、ＤＡＧＥ社製ボンドテスターＤＡＧＥ４０００である。せん断剥離強度試験は、常温で実施される。ツール９０の先端の高さは、リードフレーム１１から０．０４ｍｍの高さに設定される。ツール９０を押すせん断速度は、０．３ｍｍ／ｓである。
　図１８を参照して、レーザ照射条件とせん断剥離強度との関係を検討した。図１８は、レーザ照射条件（試験片周囲の樹脂残し量）とせん断剥離強度との関係を示すグラフである。レーザの照射時間を変化させて、試験片７２のせん断剥離強度を検討した。試験片７２の高さは１．５ｍｍである。試験片７２のリードフレーム１１界面の直径は１．９４ｍｍである。
　レーザの照射条件は、次の条件（ａ）、（ｂ）、（ｃ）である。条件（ａ）では、試験片周囲の封止樹脂残し厚さが０ｍｍ以上０．０７ｍｍ以下である。条件（ｂ）では、試験片周囲の封止樹脂から銅製リードフレームが露出している。条件（ｃ）では、試験片周囲に過剰なレーザが照射されている。各条件についてそれぞれ７個（ｎ＝７）の測定値から平均値および標準偏差σが算出された。条件（ａ）では標準偏差σは０．１５である（σ＝０．１５）。条件（ｂ）では標準偏差σは０．１６である（σ＝０．１６）である。条件（ｃ）では標準偏差σは０．４５である（σ＝０．４５）。ただし、条件（ｃ）では、１回の照射で厚さ約０．５ｍｍの封止樹脂を除去可能なレーザの強度で、銅製リードフレームが露出した後に試験片周囲に２回レーザが照射されている。
　図１９は、作製された試験片７２の外観と、せん断剥離試験後の密着部の外観を示している。条件（ｃ）では試験片７２の周囲に銅製リードフレームが焼け焦げた跡が見られた。しかし、銅製リードフレームは凹形状に削られておらず、全体の形状は条件（ｂ）と差が見られなかった。
　平均値は、各条件でほぼ変化が無い一方、条件（ｃ）では測定値のばらつきが大きくなった。このことから、銅製リードフレームが露出してからもレーザが照射され続けることで封止樹脂とリードフレームとの界面に熱が発生して密着力が低下した可能性がある。
　試験片周囲に残された封止樹脂の厚さが０ｍｍ以上０．０７ｍｍ以下とすることで、ばらつきの小さな測定結果が得られることが分かった。ただし、試験片周囲に残された封止樹脂の厚さが０．０７ｍｍであるとは、図２０に示すように、試験片周囲に封止樹脂の凹凸があり、突出部分の最大値が０．０７ｍｍであることを示している。
　図２１を参照して、試験片の直径とせん断剥離強度との関係を検討した。図２１は、試験片の直径とせん断剥離強度の関係を示すグラフである。５つの仕様の試験片が用意された。５つの仕様ではそれぞれ、試験片７２のリードフレーム１１界面の直径Ｄ１は、１．９４ｍｍ、１．７４ｍｍ、１．４３ｍｍ、１．２４ｍｍ、０．９ｍｍである。５つの仕様の試験片はそれぞれ７個用意された。それぞれの試験片についてせん断剥離試験が行われた。５つの仕様のそれぞれについてせん断剥離強度の平均値が算出された。その結果、試験片７２のリードフレーム１１界面の直径Ｄ１が小さいほどせん断剥離強度が大きくなった。つまり、密着面積が小さいほどせん断剥離強度が増加する傾向があった。
　図２２は、直径Ｄ１が１．９４ｍｍと０．９０ｍｍの場合のせん断剥離試験後の外観を示している。直径Ｄ１が１．９４ｍｍと０．９０ｍｍの場合のせん断剥離試験後の外観を比較すると、直径Ｄ１が１．９４ｍｍの場合にはほぼ界面剥離のモードであったのに対し、直径が０．９０ｍｍの場合には凝集剥離のモードが確認された。これにより、試験片のプリンカップが細いとツールからかかる荷重に対してたわみが生じて、界面とは別にプリンカップ内部に応力がかかると推測される。なお、界面剥離では、界面で剥離が生じて銅製リードフレームが完全に露出している。また、凝集剥離では、樹脂のバルク部分で破壊が生じている。
　図２３は、試験片７２のせん断剥離強度の測定方法を示す断面図である。試験片７２の直径が小さくなると、ツール９０が当たる高さまでの試験片７２のたわみが生じやすくなり、せん断剥離強度が大きく測定されると考えられる。実際にツール９０が当たる高さを高くして測定するほどせん断剥離強度が大きくなる傾向があることが分かった。
　図２４および図２５を参照して、試験片７２の上面及び底面を角丸長方形の形状とした場合のツールで押す方向とせん断剥離強度との関係を比較した。図２４は、ツールで押す方向とせん断剥離強度との関係を比較している。図２５は、試験片７２の形状と、ツールで押す方向とを示している。試験片７２の短手方向から押した方が、長手方向から押すよりもせん断剥離強度が大きくなった。試験片７２を楕円錐台、具体的には上面及び底面を角丸長方形の形状とすることによって、試験片７２を長手方向からツールで押すことにより、試験片７２の底面積が小さくてもたわみの影響を除外することが可能となる。
　図２６は、樹脂の注型速度を変更したパッケージを用意し、リフロー耐熱性試験を実施した場合の注型速度と剥離率との関係を示している。図２６中に銅製リードフレームの一部のＳＡＴ（Scanning　Acoustic　Tomograph）画像が示されている。剥離率は、銅製リードフレーム全体の面積のうちの剥離の面積の割合として定義される。また、注型速度は、中央値を１．０とした際の数値を示している。注型速度と剥離率に明確な相関は得られず、樹脂のゲル化時間など、材料の物性値の影響が加わっている可能性がある。
　樹脂の注型速度を変更したパッケージの、リフロー耐熱性試験前のせん断剥離強度が評価された。リフロー耐熱性試験で剥離の発生率が高かった位置にプリンカップが作製された。銅製リードフレームの面積の制約からプリンカップの直径Ｄ１は０．９ｍｍとされた。
　図２７は、樹脂の注型速度とせん断剥離強度との関係を示している。樹脂の注型速度に対してせん断剥離強度が変化することがわかった。
　図２８は、図２６と図２７との結果を合わせて、せん断剥離強度とリフロー耐熱性試験での剥離率との相関を示している。せん断剥離強度と剥離率とに負の相関が見られた。本手法を用いてせん断剥離強度を測定することでリフロー耐熱性試験での剥離率を予測できる。
　実施の形態３．
　実施の形態３は、特に説明しない限り、上記の実施の形態１と同一の構成、方法、および作用効果を有している。したがって、実施の形態３では、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
　図２９～図３１を参照して、実施の形態３に係る密着性評価試験用の試験片の製造方法および密着性評価方法について説明する。
　図２９および図３０を参照して、実施の形態３に係る密着性評価試験用の試験片の製造方法について説明する。図２９を参照して、実施の形態３に係る密着性評価試験用の試験片の製造方法における半導体装置を準備する工程について説明する。図２９は、実施の形態３に係る密着性評価試験用の試験片の製造方法における半導体装置１を示す断面図である。図２９に示されるように、半導体装置１において、ダイパッド１１２の下に、絶縁部材１６および金属部材１７を含む絶縁シート１８が配置されている。絶縁部材１６は、エポキシ樹脂である。絶縁部材１６、シート状に構成されている。絶縁部材１６は、絶縁性を有している。金属部材１７の材料は、たとえば銅またはアルミニウムである。
　図３０を参照して、実施の形態３に係る密着性評価試験用の試験片を形成する工程について説明する。図３０は、半導体装置１の半導体素子２０が無い部分の断面を示している。図３０に示されるように、ダイパッド１１２が配置されていない部分に、封止樹脂７と絶縁部材１６とを含むように、レーザ６によって試験片７２が形成される。このようにして、半導体装置１の封止樹脂７からベース部材１０下の絶縁部材１６上に密着性評価試験用に試験片７２が形成される。
　図３１を参照して、実施の形態３に係る密着性評価方法におけるせん断剥離強度を測定する工程について説明する。実施の形態１、２と同様に、図３１に示されるように、試験片７２がツール９０で押される。このとき、ツール９０の高さ１２０は絶縁部材１６の厚み１３０よりも低くされる。ツール９０の高さ１２０は絶縁部材１６の厚み１３０よりもたとえば０．１ｍｍ低くされる。これにより、絶縁部材１６と金属部材１７との界面が破壊するせん断強度を確認することが可能となる。
　封止樹脂７により絶縁シート１８が封止された後に絶縁部材１６と金属部材１７との密着性を確保する必要がある。しかし、封止後に絶縁部材１６と金属部材１７との密着性を評価する場合、信頼性試験後に超音波試験等で剥離の有無を確認することが一般的な方法であり、密着性の評価として劣化の有無を定量的に確認することは困難である。
　本実施の形態に係るせん断試験方法によって、絶縁部材１６と金属部材１７の界面の密着強度に対する封止樹脂７の注入プロセス条件の影響を確認することが可能となる。これにより、適正なプロセス条件を見極めることが可能となるため、絶縁部材１６の材料開発期間を短縮することが可能となる。
　上記の各実施の形態は適宜組み合わせることが可能である。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　半導体装置、６　レーザ、７　封止樹脂、１０　ベース部材、１１　リードフレーム、１４　ベース板、１５　セラミック基板、１６　絶縁部材、１７　金属部材、１８　絶縁シート、２０　半導体素子、２１　ダイオード、３０　はんだ、４０，４１　ワイヤ、６０　ケース、７２　試験片、８０　置台、９０　ツール、１００　マスク、１１０　エッチング液、１２０　高さ、１３０　厚み。

Claims (6)

  1. 　密着性評価試験用の試験片の製造方法であって、
    　ベース部材と、前記ベース部材に搭載された半導体素子と、前記ベース部材および前記半導体素子を封止する封止樹脂とを備えた半導体装置を準備する工程と、
    　前記半導体装置の前記封止樹脂から前記ベース部材上または前記ベース部材下の絶縁部材上に前記密着性評価試験用の前記試験片を形成する工程とを備えた、密着性評価試験用の試験片の製造方法。
  2. 　前記絶縁部材はシート状のエポキシ樹脂であり、
    　金属部材をさらに備え、
    　前記絶縁部材下に前記金属部材が配置されている、請求項１に記載の密着性評価試験用の試験片の製造方法。
  3. 　前記試験片が楕円錐台の形状に形成される、請求項１に記載の密着性評価試験用の試験片の製造方法。
  4. 　レーザを用いた加工により、前記封止樹脂から前記試験片が形成される、請求項１または３に記載の密着性評価試験用の試験片の製造方法。
  5. 　エッチング液を用いた加工により、前記封止樹脂から前記試験片が形成される、請求項１または３に記載の密着性評価試験用の試験片の製造方法。
  6. 　ベース部材と、前記ベース部材に搭載された半導体素子と、前記ベース部材および前記半導体素子を封止する封止樹脂とを備えた半導体装置を準備する工程と、
    　前記半導体装置の前記封止樹脂から前記ベース部材上または前記ベース部材下の絶縁部材上に密着性評価試験用の試験片を形成する工程と、
    　前記密着性評価試験用の前記試験片を用いてせん断剥離強度を測定する工程とを備えた、密着性評価方法。
PCT/JP2021/001869 2020-01-24 2021-01-20 密着性評価試験用の試験片の製造方法および密着性評価方法 WO2021149728A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180009105.1A CN114946015A (zh) 2020-01-24 2021-01-20 紧贴性评价试验用的试验片的制造方法及紧贴性评价方法
JP2021572769A JP7383057B2 (ja) 2020-01-24 2021-01-20 密着性評価試験用の試験片の製造方法および密着性評価方法
EP21744347.2A EP4095903A4 (en) 2020-01-24 2021-01-20 PROCEDURE FOR MAKING A TEST PIECE FOR ADHESION EVALUATION TEST AND ADHESION EVALUATION PROCEDURE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020009659 2020-01-24
JP2020-009659 2020-01-24

Publications (1)

Publication Number Publication Date
WO2021149728A1 true WO2021149728A1 (ja) 2021-07-29

Family

ID=76991774

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/001869 WO2021149728A1 (ja) 2020-01-24 2021-01-20 密着性評価試験用の試験片の製造方法および密着性評価方法

Country Status (4)

Country Link
EP (1) EP4095903A4 (ja)
JP (1) JP7383057B2 (ja)
CN (1) CN114946015A (ja)
WO (1) WO2021149728A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11263826A (ja) * 1998-01-12 1999-09-28 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2001007275A (ja) * 1999-06-25 2001-01-12 Toshiba Corp 半導体装置及びそのテスト方法
JP2001053095A (ja) * 1999-08-16 2001-02-23 Canon Inc 樹脂封止体の開封装置及びその開封方法
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP2014146704A (ja) 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007005636A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Semiconductor failure analysis tool
JP2012227441A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
KR20170039063A (ko) * 2015-09-30 2017-04-10 삼성에스디아이 주식회사 반도체 패키지 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11263826A (ja) * 1998-01-12 1999-09-28 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2001007275A (ja) * 1999-06-25 2001-01-12 Toshiba Corp 半導体装置及びそのテスト方法
JP2001053095A (ja) * 1999-08-16 2001-02-23 Canon Inc 樹脂封止体の開封装置及びその開封方法
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP2014146704A (ja) 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4095903A4

Also Published As

Publication number Publication date
EP4095903A1 (en) 2022-11-30
JP7383057B2 (ja) 2023-11-17
EP4095903A4 (en) 2023-07-19
JPWO2021149728A1 (ja) 2021-07-29
CN114946015A (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
JP3718181B2 (ja) 半導体集積回路装置およびその製造方法
US9991213B2 (en) Resin-encapsulated semiconductor device and its manufacturing method
TWI485817B (zh) 微電子封裝及其散熱方法
US10504869B2 (en) Semiconductor device
JPH08191114A (ja) 樹脂封止型半導体装置およびその製造方法
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
US5116783A (en) Method of producing semiconductor device
US5229646A (en) Semiconductor device with a copper wires ball bonded to aluminum electrodes
TWI332694B (en) Chip package structure and process for fabricating the same
WO2021149728A1 (ja) 密着性評価試験用の試験片の製造方法および密着性評価方法
TWI533419B (zh) 封裝結構及其製造方法
JP3601529B2 (ja) 半導体装置
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
KR20180120598A (ko) 반도체 장치 및 그 제조 방법
JP6258538B1 (ja) 半導体装置およびその製造方法
JPH06302724A (ja) 半導体装置
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JPH0637221A (ja) 樹脂封止型半導体装置
WO2023089714A1 (ja) 半導体装置及び半導体装置の製造方法
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP3826776B2 (ja) 半導体装置
CN117594471A (zh) 一种快速且低成本的可靠性测试器件制作方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21744347

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021572769

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021744347

Country of ref document: EP

Effective date: 20220824