CN114946015A - 紧贴性评价试验用的试验片的制造方法及紧贴性评价方法 - Google Patents

紧贴性评价试验用的试验片的制造方法及紧贴性评价方法 Download PDF

Info

Publication number
CN114946015A
CN114946015A CN202180009105.1A CN202180009105A CN114946015A CN 114946015 A CN114946015 A CN 114946015A CN 202180009105 A CN202180009105 A CN 202180009105A CN 114946015 A CN114946015 A CN 114946015A
Authority
CN
China
Prior art keywords
test piece
test
sealing resin
adhesion
adhesion evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180009105.1A
Other languages
English (en)
Inventor
岩井贵雅
藤野纯司
大森畅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114946015A publication Critical patent/CN114946015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/24—Investigating strength properties of solid materials by application of mechanical stress by applying steady shearing forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/0058—Kind of property studied
    • G01N2203/0091—Peeling or tearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

紧贴性评价试验用的试验片的制造方法具备：准备半导体装置的工序(S100)；以及形成紧贴性评价试验用的试验片的工序(S200)。在准备半导体装置的工序(S100)中，半导体装置具备：基底构件；半导体元件，所述半导体元件搭载于基底构件；以及密封树脂，所述密封树脂将基底构件及半导体元件密封。在形成紧贴性评价试验用的试验片的工序(S200)中，由半导体装置的密封树脂在基底构件上形成紧贴性评价试验用的试验片。

Description

紧贴性评价试验用的试验片的制造方法及紧贴性评价方法
技术领域
本公开涉及紧贴性评价试验用的试验片的制造方法及紧贴性评价方法。
背景技术
在工业设备、家庭用电气设备及信息终端等产品中使用功率模块等半导体装置。一般而言，在半导体装置中，以半导体元件、引线框、绝缘基板等的保护及绝缘为目的，半导体元件、引线框、绝缘基板等被密封树脂密封。对于密封树脂而言，要求长期可靠性、回流耐热性、对温度循环的高可靠性等。因此，要求定量地评价密封树脂与引线框、绝缘基板等的紧贴性。
一般而言，作为密封树脂的紧贴性的评价方法，使用布丁杯(pudding cup)试验。在布丁杯试验中，在基底构件的表面形成由与密封树脂相同的树脂构成的圆锥台状的试验片。沿着基底构件的表面对该试验片施加载荷，对密封树脂的粘接部分破坏时的载荷进行测定。
例如，在日本特开2014-146704号公报(专利文献1)中记载了布丁杯试验。
另外，在SEMI(Semiconductor Equipment and Materials International：国际半导体设备与材料产业协会)标准G69-0996中也记载了布丁杯试验。
在先技术文献
专利文献
专利文献1：日本特开2014-146704号公报
发明内容
发明要解决的课题
在上述公报所记载的布丁杯试验中，由于使用用于制作布丁杯试验用的试验片的专用的模具，因此，难以再现实际的量产用的模具中的注入条件等工艺条件。因此，难以制造直接反映了在实际的量产用的模具内产生的现象的紧贴性试验用的试验片。
另外，在上述SEMI标准G69-0996中，并未记载布丁杯试验用的试验片的制造方法。
本公开是鉴于上述课题而做出的，其目的在于提供直接反映了在实际的量产用的模具内产生的现象的紧贴性试验用的试验片的制造方法及紧贴性评价方法。
用于解决课题的手段
本公开的紧贴性评价试验用的试验片的制造方法具备：准备半导体装置的工序；以及形成紧贴性评价试验用的试验片的工序。在准备半导体装置的工序中，半导体装置具备：基底构件；半导体元件，所述半导体元件搭载于基底构件；以及密封树脂，所述密封树脂将基底构件及半导体元件密封。在形成紧贴性评价试验用的试验片的工序中，由半导体装置的密封树脂在基底构件上形成紧贴性评价试验用的试验片。
发明的效果
根据本公开的紧贴性评价试验用的试验片的制造方法，由半导体装置的密封树脂在基底构件上形成紧贴性评价试验用的试验片。因此，能够由在实际的量产用的模具内形成的半导体装置的密封树脂在基底构件上形成紧贴性评价试验用的试验片。因此，能够提供直接反映了在实际的量产用的模具内产生的现象的紧贴性试验用的试验片的制造方法及紧贴性评价方法。
附图说明
图1是示出实施方式1的紧贴性评价试验用的试验片的制造方法的流程图。
图2是示出实施方式1的紧贴性评价试验用的试验片的制造方法中的准备半导体装置的工序的立体图。
图3是沿着图2的III-III线的剖视图。
图4是沿着图2的IV-IV线的剖视图。
图5是示出实施方式1的紧贴性评价试验用的试验片的制造方法中的形成紧贴性评价试验用的试验片的工序的剖视图。
图6是示出从图5起进一步推进密封树脂的去除而形成有试验片的状态的剖视图。
图7是示出实施方式1的紧贴性评价试验用的试验片的立体图。
图8是示出形成有实施方式1的紧贴性评价试验用的试验片的半导体装置的俯视图。
图9是示出实施方式1的紧贴性评价方法的流程图。
图10是示出实施方式1的紧贴性评价方法中的测定剪切剥离强度的工序的剖视图。
图11是示出实施方式1的紧贴性评价试验用的试验片的制造方法的变形例1的剖视图。
图12是示出从图11起进一步推进密封树脂的去除而形成有试验片的状态的剖视图。
图13是示出实施方式1的紧贴性评价试验用的试验片的制造方法的变形例2的俯视图。
图14是示出实施方式1的紧贴性评价试验用的试验片的制造方法的变形例3的剖视图。
图15是示出从图14起去除掩模而形成有试验片的状态的剖视图。
图16是示出实施方式2的紧贴性评价试验用的试验片的制造方法中的准备半导体装置的工序的剖视图。
图17是示出实施方式2的紧贴性评价试验用的试验片的制造方法中的形成紧贴性评价试验用的试验片的工序的剖视图。
图18是示出实施例中的激光照射时间与剪切剥离强度的关系的图表。
图19是示出试验片的外观与剪切试验后的紧贴部的外观的照片。
图20是示出在实施例中的试验片周围存在密封树脂的凹凸的状态的剖视图。
图21是示出实施例中的试验片的直径与剪切剥离强度的关系的图表。
图22是示出试验片的直径为1.94mm和0.9mm的情况下的剪切剥离试验后的外观的照片。
图23是示出实施例中的试验片的剪切剥离强度的测定方法的剖视图。
图24是示出利用工具按压的方向与剪切剥离强度的关系的图表。
图25是示出试验片的形状与利用工具按压的方向的立体图。
图26是示出注模速度与剥离率的关系的图表。
图27是示出注模速度与剪切剥离强度的关系的图表。
图28是示出剥离率与剪切剥离强度的关系的图表。
图29是示出实施方式3的紧贴性评价试验用的试验片的制造方法中的准备半导体装置的工序的剖视图。
图30是示出实施方式3的紧贴性评价试验用的试验片的制造方法中的形成紧贴性评价试验用的试验片的工序的剖视图。
图31是示出实施方式3的紧贴性评价方法中的测定剪切剥离强度的工序的剖视图。
具体实施方式
以下，基于附图，对实施方式进行说明。此外，以下，对相同或相当的部分标注相同的附图标记，且不反复进行重复的说明。
实施方式1.
参照图1～图10，对实施方式1的紧贴性评价试验用的试验片的制造方法及紧贴性评价方法进行说明。
参照图1～图7，对实施方式1的紧贴性评价试验用的试验片的制造方法进行说明。参照图1，实施方式1的紧贴性评价试验用的试验片的制造方法具备准备半导体装置1的工序S100和形成紧贴性评价试验用的试验片72的工序S200。
参照图2～图4，对实施方式1的紧贴性评价试验用的试验片的制造方法中的准备半导体装置的工序进行说明。图2是示出实施方式1的紧贴性评价试验用的试验片的制造方法中的半导体装置1的立体图。此外，在图2中，为了容易观察内部构造，未示出密封树脂。图3是沿着图2的III-III线的剖视图。图4是沿着图2的IV-IV线的剖视图。图4示出了引线框的中央部的截面。
半导体装置1具备基底构件10、半导体元件20、焊料30、导线40、41及密封树脂7。半导体装置1例如为电力用的功率模块。
在本实施方式中，基底构件10是引线框11。引线框11的材料例如是铜。引线框11的尺寸例如为长度120mm、宽度75mm、厚度0.6mm。引线框11包括芯片焊盘(die pad)112、主电极端子113、栅电极端子等信号端子114。
半导体元件20搭载于基底构件10。半导体元件20例如为电力用的功率半导体元件。在本实施方式中，半导体元件20包括二极管21及IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)22。二极管21的尺寸例如为长度15mm、宽度13mm、厚度0.2mm。IGBT22的尺寸例如为长度15mm、宽度15mm、厚度0.2mm。二极管21及IGBT22通过焊料30而被芯片接合(die-bonded)在引线框11的芯片焊盘112。
此外，作为半导体元件20，能够使用MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)等。
半导体元件20也可以为使用了硅(Si)的功率半导体元件。另外，半导体元件20也可以为使用了碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等的宽带隙化合物半导体。
利用焊料30在引线框11的芯片焊盘112上各芯片接合有两个二极管21及IGBT22。焊料30的组成比例如为锡(Sn)96.5质量％、银(Ag)3质量％、铜(Cu)0.5质量％。焊料30的熔点例如为217℃。
此外，焊料30的组成比例如也可以为锡(Sn)98.5质量％、银(Ag)1质量％、铜(Cu)0.5质量％。另外，焊料30的组成比例如也可以为锡(Sn)96质量％、锑(Sb)3质量％、银(Ag)1质量％。
另外，代替焊料30，也可以使用使铜粉分散并通过等温凝固而得到高耐热性的铜(Cu)-锡(Sn)糊剂或者使用纳米银粒子的低温烧成进行接合的纳米银糊剂。
使用导线40将二极管21的主电极211和IGBT22的主电极221与引线框11电连接。导线40的材料例如为铝。导线40的直径例如为0.3mm。
使用导线41将IGBT22的栅电极等信号电极222与引线框11电连接。导线41的材料例如为铝。导线41的直径例如为0.15mm。
导线40、41的材料例如也可以为铜(Cu)、金(Au)、Ag(银)。另外，导线40、41也可以为铝(Al)包覆铜(Cu)导线。
此外，在电路形成中，代替使用导线接合，既可以使用带状接合(ribbonbonding)，另外，也可以在板状电极板直接焊接半导体元件。
密封树脂7将基底构件10、半导体元件20、焊料30、导线40、41密封。通过在引线框11、半导体元件20、焊料30、导线40、41被模具(未图示)夹持的状态下，在对被加热的密封树脂7进行加压注模之后进行加热固化，从而完成树脂密封。未图示的模具例如被加热至170℃。密封树脂7例如被加热至170℃。密封树脂7例如为加入了二氧化硅填料的环氧制传递模塑树脂(epoxy transfer mold resin)。密封树脂7例如在被加压注模之后在烘箱中以170℃被加热固化4小时。
参照图5及图6，对实施方式1的形成紧贴性评价试验用的试验片的工序进行说明。图5及图6是与图4对应的截面位置处的剖视图。
如图5及图6所示，在实施方式1的形成紧贴性评价试验用的试验片的工序中，由半导体装置1的密封树脂7在基底构件10上形成紧贴性评价试验用的试验片72。
如图5所示，通过使用激光6的加工，由密封树脂7形成试验片72。激光6是密封树脂开封用的激光。首先，通过使用激光6将密封树脂7以圆形去除，从而形成凹陷部71。凹陷部71的最表面直径例如为5.0mm。
激光6的照射装置例如为日本筱原株式会社制的F/Alit。激光6的波长例如为1064nm。激光6的最大输出例如为20W。
如图6所示，密封树脂7的去除进一步推进，在密封树脂7的剩余高度例如成为1.5mm的时刻，保留试验片72的中心部而将外周部去除。试验片72的中心部的直径例如为1.5mm。这样一来，制造试验片72。
参照图6及图7，试验片72形成为布丁杯形状。即，试验片72形成为圆锥台形状。试验片72的引线框界面的直径D1例如为1.94mm。试验片72的表面的直径D2例如为1.5mm。试验片72的高度H例如为1.5mm。
参照图8，对形成有试验片72的半导体装置1进行说明。在圆锥台形状的试验片72的周围，密封树脂7几乎没有残留。或者，在圆锥台形状的试验片72的周围，芯片焊盘112从密封树脂7露出。图8是实施方式1的紧贴性评价试验用的试验片的制造方法中的形成有试验片72的半导体装置1的俯视图。此外，在图8中，为了容易观察，用虚线示出密封树脂7的一部分，用实线示出密封树脂7的内侧的引线框11，且未示出半导体元件20等。
接着，对实施方式1的紧贴性评价方法进行说明。
在实施方式1的紧贴性评价方法中，使用通过上述紧贴性评价试验用的试验片的制造方法制造的试验片，对紧贴性进行评价。
参照图9，实施方式1的紧贴性评价方法具备：准备上述半导体装置1的工序S100；形成上述紧贴性评价试验用的试验片72的工序S200；以及测定剪切剥离强度的工序S300。
准备半导体装置1的工序S100及形成紧贴性评价试验用的试验片72的工序S200与上述紧贴性评价试验用的试验片的制造方法相同，因此，不反复说明。
参照图10，对实施方式1的测定剪切剥离强度的工序进行说明。在实施方式1的测定剪切剥离强度的工序中，使用紧贴性评价试验用的试验片72，对剪切剥离强度进行测定。将设置有试验片72的半导体装置1固定于载置台80。在该状态下，利用工具90按压试验片72，直至试验片72断裂。
在剪切剥离强度评价中使用的装置例如为DAGE株式会社制的粘合测试仪(BondTester)DAGE4000。剪切剥离强度试验例如在常温下实施。工具90的前端的高度被设定为距引线框11例如为0.04mm的高度。按压工具90的剪切速度例如为0.3mm/s。在试验片72断裂之后算出各样品的紧贴面积，将断裂载荷除以紧贴面积而得到的值定义为剪切剥离强度(Kg/mm)。
此外，剪切剥离强度试验并不限定于常温。通过根据需要而在50℃、100℃等高温下实施剪切剥离强度试验，从而能够评价实际的使用环境下的紧贴性。
接着，对本实施方式的作用效果进行说明。
根据本实施方式的紧贴性评价试验用的试验片72的制造方法，由半导体装置1的密封树脂7在基底构件10上形成紧贴性评价试验用的试验片72。因此，能够由在实际的量产用的模具内形成的半导体装置1的密封树脂7在基底构件10上形成紧贴性评价试验用的试验片72。因此，能够提供直接反映了在实际的量产用的模具内产生的现象的紧贴性试验用的试验片72的制造方法。
在本实施方式的紧贴性评价试验用的试验片72的制造方法中，通过使用激光6的加工，由密封树脂7形成试验片72。因此，通过使用激光的加工，能够由密封树脂7形成试验片72。另外，由于通过使用激光的加工，能够由密封树脂7形成试验片72，因此，能够提高试验片72的尺寸精度。
根据本实施方式的紧贴性评价方法，由半导体装置1的密封树脂7在基底构件10上形成紧贴性评价试验用的试验片72。使用该紧贴性评价试验用的试验片72，对剪切剥离强度进行测定。因此，能够提供直接反映了在实际的量产用的模具内产生的现象的紧贴性评价方法。
在本实施方式中，也可以是，不仅在芯片焊盘112上制造试验片72，还在信号端子114上制造试验片72。根据本实施方式，能够在引线框11上的任意位置制造试验片72，能够在长期可靠性、回流耐热性的试验中评价容易产生密封树脂7与引线框11之间的剥离的部位的精确位置(pinpoint)处的紧贴性。
另外，引线框11也可以利用银(Ag)、金(Au)、镍(Ni)、锡(Sn)等进行镀敷。一般而言，已知与铜(Cu)相比，在这些镀敷构件上与密封树脂7的紧贴性会降低。根据本实施方式，通过与镀敷构件组合，能够在长期可靠性、回流耐热性的试验中评价容易产生密封树脂7与引线框11之间的剥离的部位的精确位置处的紧贴性。
在本实施方式中，能够评价产品容易剥离的部位处的紧贴性或产品的紧贴力低的部位处的紧贴性。
而且，通过变更传递模塑时的工艺条件而使用本实施方式，从而能够评价以往无法评价的工艺条件所导致的紧贴性的差异。由此，由于能够在可靠性投入之前确定适当的工艺条件，因此，能够缩短开发期间。
接着，对本实施方式的紧贴性评价试验用的试验片的制造方法的变形例进行说明。
参照图11及图12，对实施方式1的紧贴性评价试验用的试验片的制造方法的变形例1进行说明。图11及图12是与图5对应的截面位置处的剖视图。在实施方式1的紧贴性评价试验用的试验片的制造方法的变形例1中，如图11所示，从一开始就去除试验片72的外周部。如图12所示，通过进一步去除密封树脂7，从而制造试验片72。像这样，也可以从一开始就仅去除试验片72的外周部来制造试验片72。
参照图13，对实施方式1的紧贴性评价试验用的试验片的制造方法的变形例2进行说明。图13是实施方式1的紧贴性评价试验用的试验片的制造方法的变形例2中的半导体装置1的俯视图。此外，在图13中，为了容易观察，用虚线示出密封树脂7的一部分，用实线示出密封树脂7的内侧的引线框11，且未示出半导体元件20等。
在实施方式1的紧贴性评价试验用的试验片的制造方法的变形例2中，试验片72形成为椭圆锥台的形状。试验片72的底面和上表面也可以形成为长圆或圆角长方形的形状。在椭圆形的圆锥台形状的试验片72的周围，成为几乎没有残留密封树脂7的状态或芯片焊盘112从密封树脂7露出的状态。
在椭圆形的圆锥台形状的试验片72中，长边方向的尺寸(长径)为短边方向的尺寸(短径)的例如1.5倍。
在实施方式1的紧贴性评价试验用的试验片的制造方法的变形例2中，试验片72形成为椭圆锥台的形状。通过在试验片72的长边方向上进行剪切剥离强度测定，在评价微小区域的紧贴性时，能够进行去除了由挠曲导致的强度的增加的评价。
参照图14及图15，对实施方式1的紧贴性评价试验用的试验片的制造方法的变形例3进行说明。图14及图15是与图5对应的截面位置处的剖视图。在实施方式1的紧贴性评价试验用的试验片的制造方法的变形例3中，通过使用蚀刻液110的加工，由密封树脂7形成试验片72。
如图14所示，首先，在密封树脂7上形成掩模100。掩模100形成为不覆盖试验片72的周围。蚀刻液110溶解密封树脂7。利用蚀刻液110将密封树脂7蚀刻为圆锥台形状。
如图15所示，在利用蚀刻液110将密封树脂7蚀刻为圆锥台形状之后，将掩模100去除。由此，形成圆锥台形状的试验片72。
根据实施方式1的紧贴性评价试验用的试验片的制造方法的变形例3，通过使用蚀刻液的加工，由密封树脂7形成试验片72。因此，与通过使用激光的加工而由密封树脂7形成试验片72的情况相比，能够一次大量地制造试验片72。
实施方式2.
只要没有特别说明，则实施方式2具有与上述实施方式1相同的结构、方法及作用效果。因此，在实施方式2中，对与上述实施方式1相同的结构标注相同的附图标记，且不反复进行说明。
参照图16及图17，对实施方式2的紧贴性评价试验用的试验片的制造方法进行说明。此外，只要没有特别说明，则实施方式2的紧贴性评价方法与实施方式1的紧贴性评价方法相同。
参照图16，对实施方式2的紧贴性评价试验用的试验片的制造方法中的准备半导体装置的工序进行说明。图16是示出实施方式2的紧贴性评价试验用的试验片的制造方法中的半导体装置1的剖视图。
半导体装置1具备基底构件10、基底板14、半导体元件20、焊料30、导线40、41、密封树脂7、壳体60、信号端子61及主电极端子62。
在本实施方式中，基底构件10为陶瓷基板15。陶瓷基板15包括主体部15a和导体层15b、15c。在主体部15a的两面分别贴附有导体层15b、15c。主体部15a的材料例如为氮化铝制陶瓷。主体部15a的外形尺寸为长度35mm、宽度65mm、厚度0.64mm。导体层15b、15c的材料例如为铜。导体层15b、15c的外形尺寸为长度31mm、宽度61mm、厚度0.4mm。
陶瓷基板15通过焊料30而接合在基底板14上。具体而言，陶瓷基板15的导体层15b通过焊料30而接合于基底板14。基底板14的材料例如为铜。
在本实施方式中，半导体元件20包括二极管21及IGBT22。二极管21的尺寸例如为长度13mm、宽度10mm、厚度0.2mm。IGBT22的尺寸例如为长度13mm、宽度13mm、厚度0.2mm。二极管21及IGBT22通过焊料30而接合在陶瓷基板15的导体层15c上。
半导体元件20也可以为使用了硅(Si)的功率半导体元件。另外，半导体元件20也可以为使用了碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等的宽带隙化合物半导体。
焊料30的组成比例如为锡(Sn)96质量％、银(Ag)3.5质量％、铜(Cu)0.5质量％。
此外，焊料30的组成比例如也可以为锡(Sn)98.5质量％、银(Ag)1质量％、铜(Cu)0.5质量％。另外，焊料30的组成比例如也可以为锡(Sn)96质量％、锑(Sb)3质量％、银(Ag)1质量％。
另外，代替焊料30，也可以使用使铜粉分散并通过等温凝固而得到高耐热性的铜(Cu)-锡(Sn)糊剂或者使用纳米银粒子的低温烧成进行接合的纳米银糊剂。
使用导线40将二极管21的主电极211和IGBT22的主电极与主电极端子62电连接。导线40的材料例如为铝。导线的直径例如为0.3mm。
使用导线41将IGBT22的栅电极等信号电极与信号端子61电连接。导线41的材料例如为铝。导线的直径例如为0.15mm。
导线40、41的材料例如也可以为铜(Cu)、金(Au)。另外，导线40、41也可以为铝(Al)包覆铜(Cu)导线。
此外，在电路形成中，代替使用导线接合，既可以使用带状接合，另外，也可以在板状电极板直接焊接半导体元件。
在壳体60插嵌形成有信号端子61及主电极端子62。壳体60的外形尺寸例如为长度75mm、宽度75mm、厚度8mm。
在壳体60的内侧配置有基底板14、陶瓷基板15、二极管21、IGBT22、焊料30、导线40、41、密封树脂7、信号端子61及主电极端子62。
为了将壳体60的内侧绝缘密封，利用密封树脂7对壳体60的内侧进行密封。通过将充满壳体60的内部的液状密封剂加热硬化而形成密封树脂7。液状密封剂例如由分散有二氧化硅填料的环氧树脂、柔软剂、消泡剂、阻燃剂等构成。液状密封剂例如通过使用烘箱在100℃下加热1.5小时，进而在140℃下加热1.5小时而硬化。
参照图17，对实施方式2的形成紧贴性评价试验用的试验片的工序进行说明。图17示出了半导体装置1的没有半导体元件20的部分的截面。
通过使用激光6的加工，由密封树脂7形成试验片72。激光6为密封树脂开封用的激光。首先，通过使用激光6将密封树脂7以圆形去除，从而形成凹陷部71。凹陷部71的最表面直径例如为5.0mm。
激光6的照射装置例如为日本筱原株式会社制的F/Alit。激光6的波长例如为1064nm。激光6的最大输出例如为20W。
密封树脂7的去除进一步推进，在密封树脂7的剩余高度例如成为1.5mm的时刻，保留试验片72的中心部而将外周部去除。试验片72的中心部的直径例如为1.5mm。这样一来，制造试验片72。
试验片72形成为布丁杯形状。即，试验片72形成为圆锥台形状。试验片72的引线框界面的直径例如为1.94mm。试验片72的表面的直径例如为1.5mm。试验片72的高度例如为1.5mm。
接着，对本实施方式的作用效果进行说明。
根据本实施方式的紧贴性评价试验用的试验片72的制造方法，与实施方式1同样地，能够提供直接反映了在实际的量产用的模具内产生的现象的紧贴性试验用的试验片72的制造方法。
根据本实施方式的紧贴性评价方法，由半导体装置1的密封树脂7在基底构件10上形成紧贴性评价试验用的试验片72。使用该紧贴性评价试验用的试验片72对剪切剥离强度进行测定。因此，与实施方式1同样地，能够提供直接反映了在实际的量产用的模具内产生的现象的紧贴性评价方法。
实施例.
以下，对实施例进行说明。在实施例中，只要没有特别说明，则具有与上述实施方式1相同的结构、方法及作用效果。因此，在实施例中，对与上述实施方式1相同的结构标注相同的附图标记，且不反复进行说明。
对实施例中的紧贴性评价试验用的试验片的制造方法进行说明。
首先，准备半导体装置1。在实施例中，半导体装置1具备引线框11、二极管21、IGBT22、焊料30、导线40、41及密封树脂7。
引线框11的材料为铜。引线框11的尺寸为长度120mm、宽度75mm、厚度0.6mm。
二极管21的尺寸为长度15mm、宽度13mm、厚度0.2mm。IGBT22的尺寸为长度15mm、宽度15mm、厚度0.2mm。二极管21及IGBT22通过焊料30而芯片接合于引线框11的芯片焊盘112。
焊料30的组成比为锡(Sn)96.5质量％、银(Ag)3质量％、铜(Cu)0.5质量％。焊料30的熔点为217℃。
使用导线40将二极管21的主电极211和IGBT22的主电极221与引线框11电连接。导线40的材料为铝。导线40的直径为0.3mm。
使用导线41将IGBT22的栅电极等信号电极222与引线框11电连接。导线41的材料为铝。导线41的直径为0.15mm。
通过在引线框11、半导体元件20、焊料30、导线40、41被模具(未图示)夹持的状态下，在对被加热的密封树脂7进行加压注模之后进行加热固化，从而完成树脂密封。未图示的模具被加热至170℃。密封树脂7被加热至170℃。密封树脂7为加入了二氧化硅填料的环氧制传递模塑树脂。密封树脂7在被加压注模之后在烘箱中以170℃被加热固化4小时。
接着，形成紧贴性评价试验用的试验片72。通过使用激光6将密封树脂7以圆形去除，从而形成凹陷部71。凹陷部71的最表面直径为5.0mm。
激光6的照射装置为日本筱原株式会社制的F/Alit。激光6的波长为1064nm。激光6的最大输出为20W。
密封树脂7的去除进一步推进，在密封树脂7的剩余高度成为1.5mm的时刻，保留试验片72的中心部而将外周部去除。试验片72的中心部的直径为1.5mm。
试验片72形成为布丁杯形状。即，试验片72形成为圆锥台形状。试验片72的引线框界面的直径D1为1.94mm。试验片72的表面的直径D2为1.5mm。试验片72的高度H为1.5mm。
接着，对实施例中的紧贴性评价方法进行说明。
在实施例的紧贴性评价方法中，使用通过上述紧贴性评价试验用的试验片的制造方法制造的试验片，对紧贴性进行评价。
在实施例的紧贴性评价方法中，使用上述紧贴性评价试验用的试验片，对剪切剥离强度进行测定。
将设置有试验片72的半导体装置1固定于载置台80。在该状态下，利用工具90按压试验片72，直至试验片72断裂。
在剪切剥离强度评价中使用的装置为DAGE株式会社制的粘合测试仪DAGE4000。剪切剥离强度试验在常温下实施。工具90的前端的高度被设定为距引线框11为0.04mm的高度。按压工具90的剪切速度为0.3mm/s。
参照图18，对激光照射条件与剪切剥离强度的关系进行了研究。图18是示出激光照射条件(试验片周围的树脂残留量)与剪切剥离强度的关系的图表。使激光的照射时间变化，对试验片72的剪切剥离强度进行了研究。试验片72的高度为1.5mm。试验片72的引线框11界面的直径为1.94mm。
激光的照射条件为如下的条件(a)、(b)、(c)。在条件(a)中，试验片周围的密封树脂残留厚度为0mm以上且0.07mm以下。在条件(b)中，铜制引线框从试验片周围的密封树脂露出。在条件(c)中，对试验片周围照射过剩的激光。针对各条件，分别根据七个(n＝7)测定值算出平均值及标准偏差σ。在条件(a)中，标准偏差σ为0.15(σ＝0.15)。在条件(b)中，标准偏差σ为0.16(σ＝0.16)。在条件(c)中，标准偏差σ为0.45(σ＝0.45)。但是，在条件(c)中，在铜制引线框露出之后，以能够通过一次照射将厚度约0.5mm的密封树脂去除的激光的强度对试验片周围照射两次激光。
图19示出了制作出的试验片72的外观和剪切剥离试验后的紧贴部的外观。在条件(c)中，在试验片72的周围观察到了铜制引线框烧焦的痕迹。但是，铜制引线框未被削成凹形形状，整体的形状与条件(b)没有发现差异。
平均值在各条件下几乎没有变化，另一方面，在条件(c)下，测定值的偏差变大。由此，由于即使在铜制引线框露出之后，也持续照射激光，因此，会在密封树脂与引线框的界面产生热，紧贴力有可能会降低。
可知通过使残留于试验片周围的密封树脂的厚度为0mm以上且0.07mm以下，从而能够得到偏差较小的测定结果。其中，残留于试验片周围的密封树脂的厚度为0.07mm是指：如图20所示，在试验片周围存在密封树脂的凹凸，且突出部分的最大值为0.07mm。
参照图21，对试验片的直径与剪切剥离强度的关系进行了研究。图21是示出试验片的直径与剪切剥离强度的关系的图表。准备了五个规格的试验片。在五个规格中，试验片72的引线框11界面的直径D1分别为1.94mm、1.74mm、1.43mm、1.24mm、0.9mm。五个规格的试验片分别准备了七个。对各个试验片进行了剪切剥离试验。针对五个规格中的每一个，算出了剪切剥离强度的平均值。其结果是，试验片72的引线框11界面的直径D1越小，则剪切剥离强度越大。即，存在紧贴面积越小则剪切剥离强度越增加的倾向。
图22示出了直径D1为1.94mm和0.90mm的情况下的剪切剥离试验后的外观。若对直径D1为1.94mm和0.90mm的情况下的剪切剥离试验后的外观进行比较，则在直径D1为1.94mm的情况下，大致为界面剥离的模式，与此相对，在直径为0.90mm的情况下，确认为凝聚剥离的模式。由此，可以推测：在试验片的布丁杯较细时，会相对于从工具施加的载荷而产生挠曲，会与界面分开地对布丁杯内部施加应力。此外，在界面剥离中，在界面产生剥离而铜制引线框完全露出。另外，在凝聚剥离中，在树脂的主体部分产生破坏。
图23是示出试验片72的剪切剥离强度的测定方法的剖视图。可以认为：在试验片72的直径较小时，容易产生直至工具90接触的高度为止的试验片72的挠曲，剪切剥离强度被测定为较大。可知存在如下倾向：越提高工具90实际接触的高度地进行测定，则剪切剥离强度变得越大。
参照图24及图25，对将试验片72的上表面及底面设为圆角长方形的形状的情况下的用工具按压的方向与剪切剥离强度的关系进行比较。在图24中，对利用工具按压的方向与剪切剥离强度的关系进行比较。图25示出了试验片72的形状和利用工具按压的方向。从试验片72的短边方向按压的剪切剥离强度比从长边方向按压的剪切剥离强度大。通过将试验片72设为椭圆锥台，具体而言，通过将上表面及底面设为圆角长方形的形状，从而利用工具从长边方向按压试验片72，由此，即使试验片72的底面积较小，也能够排除挠曲的影响。
图26示出了准备变更了树脂的注模速度的封装件并实施回流耐热性试验的情况下的注模速度与剥离率的关系。在图26中示出了铜制引线框的一部分的SAT(ScanningAcoustic Tomograph：超音波断层扫描摄影装置)图像。剥离率被定义为铜制引线框整体的面积中的剥离的面积的比例。另外，注模速度表示将中央值设为1.0时的数值。注模速度与剥离率未得到明确的相关性，有可能受到树脂的凝胶化时间等材料的物性值的影响。
对变更了树脂的注模速度的封装件的回流耐热性试验前的剪切剥离强度进行了评价。在回流耐热性试验中的剥离的产生率较高的位置制作了布丁杯。由于铜制引线框的面积的制约，将布丁杯的直径D1设为0.9mm。
图27示出了树脂的注模速度与剪切剥离强度的关系。可知剪切剥离强度会相对于树脂的注模速度变化。
图28结合图26和图27的结果而示出了剪切剥离强度与回流耐热性试验中的剥离率的相关性。在剪切剥离强度和剥离率中观察到了负相关性。通过使用本方法对剪切剥离强度进行测定，从而能够预测回流耐热性试验中的剥离率。
实施方式3.
只要没有特别说明，则实施方式3具有与上述实施方式1相同的结构、方法及作用效果。因此，在实施方式3中，对与上述实施方式1相同的结构标注相同的附图标记，且不反复进行说明。
参照图29～图31，对实施方式3的紧贴性评价试验用的试验片的制造方法及紧贴性评价方法进行说明。
参照图29及图30，对实施方式3的紧贴性评价试验用的试验片的制造方法进行说明。参照图29，对实施方式3的紧贴性评价试验用的试验片的制造方法中的准备半导体装置的工序进行说明。图29是示出实施方式3的紧贴性评价试验用的试验片的制造方法中的半导体装置1的剖视图。如图29所示，在半导体装置1中，在芯片焊盘112之下配置有包含绝缘构件16及金属构件17的绝缘片18。绝缘构件16为环氧树脂。绝缘构件16构成为片状。绝缘构件16具有绝缘性。金属构件17的材料例如为铜或铝。
参照图30，对实施方式3的形成紧贴性评价试验用的试验片的工序进行说明。图30示出了半导体装置1的没有半导体元件20的部分的截面。如图30所示，在未配置芯片焊盘112的部分，以包含密封树脂7和绝缘构件16的方式利用激光6形成试验片72。这样一来，由半导体装置1的密封树脂7在基底构件10下的绝缘构件16上形成用于紧贴性评价试验的试验片72。
参照图31，对实施方式3的紧贴性评价方法中的测定剪切剥离强度的工序进行说明。与实施方式1、2同样地，如图31所示，利用工具90对试验片72进行按压。此时，工具90的高度120比绝缘构件16的厚度130低。工具90的高度120例如比绝缘构件16的厚度130低0.1mm。由此，能够确认绝缘构件16与金属构件17的界面被破坏的剪切强度。
在利用密封树脂7将绝缘片18密封之后，需要确保绝缘构件16与金属构件17的紧贴性。但是，当在密封后评价绝缘构件16与金属构件17的紧贴性的情况下，在可靠性试验之后通过超声波试验等确认有无剥离是一般的方法，作为紧贴性的评价，难以定量地确认有无劣化。
通过本实施方式的剪切试验方法，能够确认密封树脂7的注入工艺条件对绝缘构件16与金属构件17的界面的紧贴强度的影响。由此，由于能够确定适当的工艺条件，因此，能够缩短绝缘构件16的材料开发期间。
上述各实施方式能够适当地组合。
应当认为，此次公开的实施方式及实施例在所有方面均为例示，而非是限制性的。本公开的范围并不由上述说明表示，而是由权利要求书示出，意图将与权利要求书等同的意思及范围内的所有变更都包含在内。
附图标记说明
1半导体装置、6激光、7密封树脂、10基底构件、11引线框、14基底板、15陶瓷基板、16绝缘构件、17金属构件、18绝缘片、20半导体元件、21二极管、30焊料、40、41导线、60壳体、72试验片、80置台、90工具、100掩模、110蚀刻液、120高度、130厚度。

Claims (6)

1.一种紧贴性评价试验用的试验片的制造方法，其中，所述紧贴性评价试验用的试验片的制造方法具备：
准备半导体装置的工序，所述半导体装置具备基底构件、搭载于所述基底构件的半导体元件以及将所述基底构件及所述半导体元件密封的密封树脂；以及
由所述半导体装置的所述密封树脂在所述基底构件上或所述基底构件下的绝缘构件上形成所述紧贴性评价试验用的所述试验片的工序。
2.根据权利要求1所述的紧贴性评价试验用的试验片的制造方法，其中，
所述绝缘构件为片状的环氧树脂，
还具备金属构件，
在所述绝缘构件下配置有所述金属构件。
3.根据权利要求1所述的紧贴性评价试验用的试验片的制造方法，其中，
所述试验片形成为椭圆锥台的形状。
4.根据权利要求1或3所述的紧贴性评价试验用的试验片的制造方法，其中，
通过使用激光的加工，由所述密封树脂形成所述试验片。
5.根据权利要求1或3所述的紧贴性评价试验用的试验片的制造方法，其中，
通过使用蚀刻液的加工，由所述密封树脂形成所述试验片。
6.一种紧贴性评价方法，其中，所述紧贴性评价方法具备：
准备半导体装置的工序，所述半导体装置具备基底构件、搭载于所述基底构件的半导体元件以及将所述基底构件及所述半导体元件密封的密封树脂；
由所述半导体装置的所述密封树脂在所述基底构件上或所述基底构件下的绝缘构件上形成紧贴性评价试验用的试验片的工序；以及
使用所述紧贴性评价试验用的所述试验片对剪切剥离强度进行测定的工序。
CN202180009105.1A 2020-01-24 2021-01-20 紧贴性评价试验用的试验片的制造方法及紧贴性评价方法 Pending CN114946015A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-009659 2020-01-24
JP2020009659 2020-01-24
PCT/JP2021/001869 WO2021149728A1 (ja) 2020-01-24 2021-01-20 密着性評価試験用の試験片の製造方法および密着性評価方法

Publications (1)

Publication Number Publication Date
CN114946015A true CN114946015A (zh) 2022-08-26

Family

ID=76991774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180009105.1A Pending CN114946015A (zh) 2020-01-24 2021-01-20 紧贴性评价试验用的试验片的制造方法及紧贴性评价方法

Country Status (4)

Country Link
EP (1) EP4095903A4 (zh)
JP (1) JP7383057B2 (zh)
CN (1) CN114946015A (zh)
WO (1) WO2021149728A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562565B2 (ja) * 1998-01-12 2004-09-08 信越化学工業株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2001007275A (ja) * 1999-06-25 2001-01-12 Toshiba Corp 半導体装置及びそのテスト方法
JP3715843B2 (ja) * 1999-08-16 2005-11-16 キヤノン株式会社 樹脂封止体の開封装置及びその開封方法
WO2007005636A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Semiconductor failure analysis tool
US20090146280A1 (en) * 2005-11-28 2009-06-11 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
JP2012227441A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
JP2014146704A (ja) 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
KR20170039063A (ko) * 2015-09-30 2017-04-10 삼성에스디아이 주식회사 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
JPWO2021149728A1 (zh) 2021-07-29
WO2021149728A1 (ja) 2021-07-29
JP7383057B2 (ja) 2023-11-17
EP4095903A4 (en) 2023-07-19
EP4095903A1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
US4897508A (en) Metal electronic package
TWI515837B (zh) 半導體裝置及其製造方法
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
TWI532104B (zh) Manufacturing method of semiconductor device and manufacturing method of electronic device
JP3563387B2 (ja) 半導体装置用導電性硬化樹脂及び半導体装置
JP2004048024A (ja) 半導体集積回路装置およびその製造方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US10504869B2 (en) Semiconductor device
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
JP2015130456A (ja) 半導体装置
US5229646A (en) Semiconductor device with a copper wires ball bonded to aluminum electrodes
JP3972821B2 (ja) 電力用半導体装置
TWI332694B (en) Chip package structure and process for fabricating the same
US20230118890A1 (en) Semiconductor device, and manufacturing method therefor
KR20180120598A (ko) 반도체 장치 및 그 제조 방법
CN114946015A (zh) 紧贴性评价试验用的试验片的制造方法及紧贴性评价方法
JP2003133329A (ja) 半導体装置
JP2004146577A (ja) 半導体装置およびその製造方法
JP2003068958A (ja) ディスクリート用パッケージ及びその製造方法
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2000003981A (ja) 半導体装置およびその製造方法
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination