WO2021149469A1 - 弾性波装置 - Google Patents

弾性波装置 Download PDF

Info

Publication number
WO2021149469A1
WO2021149469A1 PCT/JP2020/049242 JP2020049242W WO2021149469A1 WO 2021149469 A1 WO2021149469 A1 WO 2021149469A1 JP 2020049242 W JP2020049242 W JP 2020049242W WO 2021149469 A1 WO2021149469 A1 WO 2021149469A1
Authority
WO
WIPO (PCT)
Prior art keywords
elastic wave
wave device
electrode
semiconductor support
electrode finger
Prior art date
Application number
PCT/JP2020/049242
Other languages
English (en)
French (fr)
Inventor
翔 永友
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2021573042A priority Critical patent/JP7318746B2/ja
Publication of WO2021149469A1 publication Critical patent/WO2021149469A1/ja
Priority to US17/863,447 priority patent/US20220345105A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02614—Treatment of substrates, e.g. curved, spherical, cylindrical substrates ensuring closed round-about circuits for the acoustical waves
    • H03H9/02622—Treatment of substrates, e.g. curved, spherical, cylindrical substrates ensuring closed round-about circuits for the acoustical waves of the surface, including back surface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02157—Dimensional parameters, e.g. ratio between two dimension parameters, length, width or thickness

Definitions

  • the present invention relates to an elastic wave device.
  • Patent Document 1 discloses an example of an elastic wave device.
  • an IDT (Interdigital Transducer) electrode is provided on the piezoelectric member.
  • the piezoelectric member is a laminate of a silicon-containing substrate and a piezoelectric layer.
  • an IDT electrode is provided on the piezoelectric substrate.
  • the IDT electrode has a plurality of electrode fingers and a plurality of dummy electrode fingers.
  • the plurality of electrode fingers and the plurality of dummy electrode fingers face each other through a gap.
  • An electric field is generated near the gap due to the potential difference between the electrode finger and the dummy electrode finger.
  • the elastic wave device When the elastic wave device is configured by providing the IDT electrode in Patent Document 2 on the piezoelectric member in Patent Document 1, the electric field generated in the vicinity of the gap is applied not only to the piezoelectric layer but also to the silicon-containing substrate. May also reach.
  • an electric field passes through a silicon-containing substrate which is a semiconductor substrate, the linearity of the elastic wave device may be deteriorated due to a non-linear response generated from the silicon-containing substrate.
  • An object of the present invention is to provide an elastic wave device which has a semiconductor support member and whose linearity is not easily deteriorated.
  • the elastic wave device is one of a semiconductor support member having a main surface, a piezoelectric layer directly or indirectly provided on the main surface of the semiconductor support member, and the piezoelectric layer.
  • the semiconductor support member has a plurality of gaps located between the bus bar and the plurality of second electrode fingers and between the second bus bar and the plurality of first electrode fingers.
  • a cavity is provided in at least a part of the portion overlapping the gap in the plan view, and the cavity portion is provided in at least a part of the portion of the semiconductor support member overlapping the IDT electrode in the plan view.
  • the cavity is open to the piezoelectric layer side.
  • an elastic wave device having a semiconductor support member and having less deterioration in linearity.
  • FIG. 1 is a front sectional view of an elastic wave device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of the elastic wave device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along the line II-II in FIG.
  • FIG. 4 is a cross-sectional view schematically showing an electric field generated in the vicinity of the first gap in the comparative example.
  • FIG. 5 is a cross-sectional view schematically showing an electric field generated in the vicinity of the first gap in the first embodiment of the present invention.
  • FIG. 6 is a plan view of an elastic wave device according to a modified example of the first embodiment of the present invention.
  • FIG. 7 (a) to 7 (d) are cross-sectional views for explaining an example of a method for manufacturing an elastic wave device according to a first embodiment of the present invention.
  • FIG. 8 is a plan view of the elastic wave device according to the second embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of a portion of the elastic wave device according to the third embodiment of the present invention, which corresponds to a cross section along the line II-II in FIG.
  • FIG. 10 is a cross-sectional view of a portion of the elastic wave device according to the fourth embodiment of the present invention, which corresponds to a cross section along the line II-II in FIG.
  • FIG. 11 is a cross-sectional view of a portion of the elastic wave device according to the fifth embodiment of the present invention, which corresponds to a cross section along the line II-II in FIG.
  • FIG. 1 is a front sectional view of an elastic wave device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of the elastic wave device according to the first embodiment. Note that FIG. 1 is a cross-sectional view taken along the line II in FIG.
  • the elastic wave device 1 has a semiconductor support substrate 2.
  • the semiconductor support substrate 2 is a semiconductor support member in the present invention.
  • the semiconductor support substrate 2 has a main surface 2a.
  • the semiconductor support substrate 2 is a silicon substrate.
  • the semiconductor support member in the present invention is not limited to this, and may include an appropriate semiconductor. Examples of the semiconductor used for the semiconductor support member include silicon, germanium, gallium arsenide, and indium phosphide.
  • a piezoelectric layer 3 is provided on the main surface 2a of the semiconductor support substrate 2.
  • the piezoelectric layer 3 has a first main surface 3a and a second main surface 3b.
  • the first main surface 3a and the second main surface 3b face each other.
  • the second main surface 3b is located on the semiconductor support substrate 2 side.
  • the first main surface 3a is one main surface of the piezoelectric layer 3 in the present invention.
  • the piezoelectric material used for the piezoelectric material layer 3 is not particularly limited.
  • the piezoelectric layer 3 may contain, for example, at least one material of lithium tantalate, lithium niobate, aluminum nitride, zinc oxide and quartz.
  • the piezoelectric layer 3 is directly provided on the main surface 2a of the semiconductor support substrate 2.
  • the piezoelectric layer 3 may be indirectly provided on the main surface 2a of the semiconductor support substrate 2 via another layer.
  • the IDT electrode 4 is provided on the first main surface 3a of the piezoelectric layer 3. By applying an AC voltage to the IDT electrode 4, elastic waves are excited. A pair of reflectors 5A and 5B are provided on both sides of the IDT electrode 4 in the elastic wave propagation direction on the first main surface 3a of the piezoelectric layer 3.
  • the elastic wave device 1 of the present embodiment is an elastic wave resonator. More specifically, the elastic wave device 1 is an elastic surface wave resonator.
  • the elastic wave device according to the present invention is not limited to the elastic wave resonator, and may be a filter device having a plurality of elastic wave resonators, a multiplexer including the filter device, or the like.
  • the IDT electrode 4 has a first bus bar 6, a second bus bar 7, a plurality of first electrode fingers 8, and a plurality of second electrode fingers 9.
  • the first bus bar 6 and the second bus bar 7 face each other.
  • One end of the plurality of first electrode fingers 8 is connected to the first bus bar 6, respectively.
  • One end of the plurality of second electrode fingers 9 is connected to the second bus bar 7, respectively.
  • the plurality of first electrode fingers 8 and the plurality of second electrode fingers 9 are interleaved with each other.
  • the elastic wave propagation direction is defined as the X direction. As shown in FIG. 2, when the IDT electrode 4 is viewed from the X direction, the portion where the first electrode finger 8 and the second electrode finger 9 overlap is the crossing region A. Elastic waves are excited in the crossing region A.
  • the IDT electrode 4 has a plurality of first gaps G1 and a plurality of second gaps G2.
  • the first gap G1 is located between the first bus bar 6 and the second electrode finger 9.
  • the second gap G2 is located between the second bus bar 7 and the first electrode finger 8. More specifically, in the present embodiment, the first bus bar 6 and the tip of the second electrode finger 9 face each other via the first gap G1.
  • the second bus bar 7 and the tip of the first electrode finger 8 face each other via the second gap G2.
  • the plurality of first gaps G1 are located on the extension lines of the plurality of second electrode fingers 9 in the Y direction.
  • the plurality of second gaps G2 are located on the extension lines of the plurality of first electrode fingers 8 in the Y direction.
  • FIG. 3 is a cross-sectional view taken along the line II-II in FIG.
  • the semiconductor support substrate 2 has a recess 2A and a recess 2B.
  • the recess 2A and the recess 2B are cavities in the present invention.
  • the recess 2A and the recess 2B are open to the piezoelectric layer 3 side.
  • the recess 2A and the recess 2B are sealed by the piezoelectric layer 3.
  • the recess 2A is provided in a portion of the semiconductor support substrate 2 that overlaps with the first gap G1 in a plan view.
  • the plan view means a direction viewed from above in FIGS. 1 and 3.
  • the fact that the cavity or recess overlaps or does not overlap with the part of the IDT electrode in a plan view is simply described as overlapping or not overlapping. There is.
  • the recess 2A has a band-like shape extending in the X direction. More specifically, the recess 2A overlaps the entire plurality of first gaps G1 in a plan view, and is a part of the first electrode finger 8, near the tip of the second electrode finger 9, and the first. It also overlaps with a part of the bus bar 6 of. The recess 2A does not overlap with any portion of the IDT electrode 4 other than the above.
  • the recess 2B is provided in a portion of the semiconductor support substrate 2 that overlaps with the second gap G2 in a plan view. More specifically, the recess 2B overlaps the entire plurality of second gaps G2 in a plan view, and is a part of the second electrode finger 9, near the tip of the first electrode finger 8, and the second. It also overlaps with a part of the bus bar 7 of. The recess 2B does not overlap with any portion of the IDT electrode 4 other than the above.
  • the semiconductor support substrate 2 may be provided with at least one of the recess 2A and the recess 2B.
  • the shapes of the recesses 2A and 2B are not limited to strips.
  • the recess 2A may overlap at least a part of at least one first gap G1 in a plan view.
  • a plurality of recesses 2A may be arranged along the X direction.
  • the recess 2B may overlap at least a part of at least one second gap G2 in a plan view.
  • a plurality of recesses 2B may be arranged along the X direction.
  • the semiconductor support substrate 2 has a semiconductor portion 2C.
  • the semiconductor portion 2C is a portion of the semiconductor support substrate 2 that is composed of semiconductors.
  • the semiconductor portion 2C is a portion of the semiconductor support substrate 2 other than the recess 2A and the recess 2B.
  • the feature of this embodiment is that it has the following configuration. 1) The recess 2A or the recess 2B is provided in at least a part of the semiconductor support substrate 2 that overlaps with the first gap G1 or the second gap G2 in a plan view. 2) The recess 2A and the recess 2B are not provided in at least a part of the semiconductor support substrate 2 that overlaps with the IDT electrode 4 in a plan view. As a result, the linearity of the elastic wave device 1 having the semiconductor support substrate 2 is unlikely to deteriorate. In addition, deterioration of mechanical strength can be suppressed. These details will be described below by comparing the present embodiment with a comparative example. The comparative example is different from the first embodiment in that the semiconductor support substrate does not have a recess.
  • FIG. 4 is a cross-sectional view schematically showing an electric field generated near the first gap in the comparative example.
  • FIG. 5 is a cross-sectional view schematically showing an electric field generated in the vicinity of the first gap in the first embodiment.
  • the first bus bar 6 and the second electrode finger 9 shown in FIG. 4 are connected to different potentials from each other. Therefore, an electric field E is generated in the first gap G1.
  • the electric field E reaches not only the piezoelectric layer 3 but also the semiconductor support substrate 102. In this way, since the electric field E passes through the semiconductor support substrate 102, a non-linear response is generated from the semiconductor support substrate 102, which may deteriorate the linearity of the elastic wave device.
  • the recess 2A is provided in the portion of the semiconductor support substrate 2 that overlaps with the first gap G1 in a plan view. Therefore, the electric field E passes through the recess 2A. As a result, the number of electric lines of force of the electric field E passing through the semiconductor portion 2C is reduced. The same applies to the second gap G2 side. Therefore, the non-linear response generated from the semiconductor support substrate 2 is suppressed. Therefore, the linearity of the elastic wave device 1 is unlikely to deteriorate.
  • the recess 2A and the recess 2B are not provided in at least a part of the semiconductor support substrate 2 that overlaps with the IDT electrode 4 in a plan view. Therefore, the piezoelectric layer 3 can be suitably supported by the semiconductor support substrate 2. Further, the deterioration of linearity can be suppressed as described above without processing such as providing a recess in the piezoelectric layer 3. Therefore, deterioration of the mechanical strength of the elastic wave device 1 can be suppressed.
  • the piezoelectric layer 3 may be provided with a recess. Even in this case, the piezoelectric layer 3 can be suitably supported by the semiconductor support substrate 2, and deterioration of the mechanical strength of the elastic wave device 1 can be suppressed. However, it is preferable that the piezoelectric layer 3 is not provided with a recess. As a result, the piezoelectric layer 3 is less likely to be damaged.
  • the center of the first gap G1 in the Y direction and the recess 2A overlap in a plan view.
  • the electric field E generated in the first gap G1 reaches the semiconductor support substrate 2 side most in the center of the first gap G1. Therefore, by providing the recess 2A at a position overlapping the center of the first gap G1, it is possible to effectively suppress the electric field E from passing through the semiconductor portion 2C. Therefore, deterioration of linearity in the elastic wave device 1 can be effectively suppressed.
  • the length of the first gap G1 and the second gap G2 along the Y direction is W, from the main surface 2a of the semiconductor support substrate 2 to the first main surface 3a of the piezoelectric layer 3. It is preferable that h ⁇ W, where h is the distance between.
  • the length W is the longest of the lengths of the plurality of first gaps G1 and the plurality of second gaps G2 along the Y direction.
  • the electric field E is particularly easy to reach within a distance corresponding to the value of the length W of the gap from the gap in which the electric field E is generated in the thickness direction of the piezoelectric layer 3. Therefore, when h ⁇ W, the electric field E generated in the first gap G1 or the second gap G2 is particularly easy to reach the semiconductor support substrate 2.
  • the semiconductor support substrate 2 of the elastic wave device 1 is provided with the recess 2A and the recess 2B, the electric field E passes through the recess 2A or the recess 2B. Therefore, it is possible to prevent the electric field E from passing through the semiconductor portion 2C. Therefore, the present invention is particularly suitable when h ⁇ W.
  • the value of the distance h is the same as the value of the thickness of the piezoelectric layer 3. However, when another layer is provided between the semiconductor support substrate 2 and the piezoelectric layer 3, the value of the distance h is a value including the thickness of the other layer.
  • the recess 2A overlaps all the portions of the plurality of first gaps G1 in a plan view.
  • the recess 2B overlaps all the portions of the plurality of second gaps G2 in a plan view. Thereby, it is possible to more reliably suppress the electric field E from passing through the semiconductor portion 2C.
  • d ⁇ Wh When the dimensions of the recess 2A and the recess 2B as the cavity along the thickness direction of the semiconductor support substrate 2 are d, it is preferable that d ⁇ Wh. In this case, since d + h ⁇ W, it is difficult for the electric field E to reach the bottoms of the recess 2A and the recess 2B. Therefore, deterioration of linearity in the elastic wave device 1 can be effectively suppressed.
  • the recess 2A and the recess 2B are not provided in the portion of the semiconductor support substrate 2 that overlaps the central portion of the IDT electrode 4 in a plan view.
  • the recess 2A and the recess 2B are not provided in the portion of the semiconductor support substrate 2 where the central portion of the crossing region A of the IDT electrode 4 in the Y direction and the semiconductor support substrate 2 overlap in a plan view. Is preferable.
  • the semiconductor support substrate 2 can more reliably support the piezoelectric layer 3 and the IDT electrode 4. Therefore, deterioration of the mechanical strength of the elastic wave device 1 can be effectively suppressed.
  • the IDT electrode 4 since the IDT electrode 4 is most excited at the central portion, heat is most likely to be generated at the central portion. In the present embodiment, since the central portion is supported by the semiconductor support substrate 2, heat can be efficiently dissipated from the semiconductor support substrate 2 side. Therefore, the elastic wave device 1 is less likely to be damaged.
  • the area of the portion where the recess 2A and the recess 2B and the crossing region A overlap is preferably less than half the area of the crossing region A.
  • the electrode finger pitch refers to the distance between the centers of the adjacent electrode fingers among the plurality of first electrode fingers 8 or the plurality of second electrode fingers 9.
  • the Q value can be increased.
  • the electromechanical coupling coefficient of the main mode used by the elastic wave device 1 can be increased.
  • the recess 2A overlapping the first gap G1 and the recess 2B overlapping the second gap G2 are separately provided in a plan view.
  • the semiconductor support substrate 2 may be provided with a recess that overlaps both the first gap G1 and the second gap G2 in a plan view.
  • FIG. 6 is a plan view of the elastic wave device according to the modified example of the first embodiment.
  • the configurations of the recesses 12A and 12B in the semiconductor support substrate 12 are different from those of the first embodiment. More specifically, the recess 12A and the recess 12B overlap both a part of the first bus bar 6 and a part of the second bus bar 7 in a plan view. The recess 12A overlaps both the first gap G1 and the second gap G2 in a plan view. On the other hand, the recess 12B overlaps only one of the first gap G1 and the second gap G2.
  • the plurality of recesses 12A and the plurality of recesses 12B are alternately arranged along the X direction. Between the recess 12A and the recess 12B, the semiconductor support substrate 12 supports the piezoelectric layer 3.
  • the linearity of the elastic wave device 11 having the semiconductor support substrate 12 is unlikely to deteriorate, and the deterioration of mechanical strength can be suppressed.
  • the arrangement of the recesses 12A and 12B is not limited to the above.
  • only a plurality of recesses 12A may be arranged along the X direction.
  • only a plurality of recesses 12B may be arranged along the X direction.
  • the recess 12A and the recess 12B do not have to overlap the first bus bar 6 or the second bus bar 7.
  • the recess 12A may overlap at least a part of the first gap G1 and at least a part of the second gap G2.
  • the recess 12B may overlap at least a part of one of the first gap G1 and the second gap G2.
  • the recess 12A overlaps with one first gap G1 and one second gap G2 in a plan view.
  • the recess 12A may overlap one or more first gaps G1 and one or more second gaps G2 in a plan view.
  • 7 (a) to 7 (d) are cross-sectional views for explaining an example of a method for manufacturing an elastic wave device according to a first embodiment.
  • a semiconductor support substrate 2X is prepared.
  • a recess 2A and a recess 2B are formed on the main surface 2a of the semiconductor support substrate 2X.
  • the recess 2A and the recess 2B can be formed by, for example, a dry etching method. As a result, the semiconductor support substrate 2 according to the present embodiment is obtained.
  • the piezoelectric layer 3X is laminated on the main surface 2a of the semiconductor support substrate 2.
  • the surface 3c of the piezoelectric layer 3X is polished.
  • the piezoelectric layer 3 in the present embodiment is obtained.
  • the main mode can be suitably excited.
  • the IDT electrode 4, the reflector 5A, and the reflector 5B shown in FIG. 1 are formed on the first main surface 3a of the piezoelectric layer 3.
  • the IDT electrode 4, the reflector 5A and the reflector 5B can be formed by, for example, a photolithography method.
  • FIG. 8 is a plan view of the elastic wave device according to the second embodiment.
  • This embodiment differs from the first embodiment in that the IDT electrode 24 has a plurality of first dummy electrode fingers 28 and a plurality of second dummy electrode fingers 29. Except for the above points, the elastic wave device of the present embodiment has the same configuration as the elastic wave device 1 of the first embodiment.
  • One end of the plurality of first dummy electrode fingers 28 is connected to the first bus bar 6, respectively.
  • One end of the plurality of second dummy electrode fingers 29 is connected to the second bus bar 7, respectively.
  • the first dummy electrode finger 28 and the tip of the second electrode finger 9 face each other through the first gap G1.
  • the second dummy electrode finger 29 and the first electrode finger 8 face each other through the second gap G2.
  • the recess 2A overlaps with the plurality of first gaps G1 in a plan view.
  • the recess 2B overlaps the plurality of second gaps G2 in a plan view. Therefore, as in the first embodiment, it is possible to effectively prevent the electric field E generated in the first gap G1 and the second gap G2 from passing through the semiconductor portion 2C. Therefore, in an elastic wave device having a semiconductor support substrate 2, the linearity is unlikely to deteriorate. In addition, since the piezoelectric layer 3 is preferably supported by the semiconductor support substrate 2, deterioration of mechanical strength is unlikely to occur.
  • FIG. 9 is a cross-sectional view of a portion of the elastic wave device according to the third embodiment corresponding to a cross section along the line II-II in FIG.
  • This embodiment is different from the first embodiment in that the insulator 33 is arranged in the recess 2A and the recess 2B. Except for the above points, the elastic wave device of the present embodiment has the same configuration as the elastic wave device 1 of the first embodiment.
  • the insulator 33 is filled in the recess 2A and the entire recess 2B.
  • the insulator 33 may be arranged in at least a part of the recess 2A and the recess 2B.
  • the insulator 33 for example, silicon oxide, silicon nitride, silicon carbide, tantalum oxide, amorphous aluminum nitride, phosphoric acid silicate glass (PSG), borosilicate glass (BSG), polymer or the like can be used. Even if the electric field E generated in the first gap G1 or the second gap G2 in the IDT electrode 4 passes through the insulator 33, a non-linear response is unlikely to occur in the insulator 33.
  • the linearity of the elastic wave device having the semiconductor support substrate 2 is unlikely to deteriorate.
  • the piezoelectric layer 3 can be supported by the insulator 33 arranged in the recess 2A and the recess 2B, deterioration of mechanical strength is unlikely to occur.
  • FIG. 10 is a cross-sectional view of a portion of the elastic wave device according to the fourth embodiment corresponding to a cross section along the line II-II in FIG.
  • This embodiment differs from the first embodiment in that the elastic wave device 41 has an intermediate layer 44.
  • the intermediate layer 44 is provided between the semiconductor support substrate 2 and the piezoelectric layer 3.
  • the elastic wave device 41 of the present embodiment has the same configuration as the elastic wave device 1 of the first embodiment.
  • the intermediate layer 44 examples include silicon oxide and tellurium oxide.
  • the intermediate layer 44 is preferably an insulator layer. In this case, even if the electric field E generated in the first gap G1 or the second gap G2 in the IDT electrode 4 passes through the intermediate layer 44, a non-linear response is unlikely to occur in the intermediate layer 44.
  • the intermediate layer 44 contains silicon oxide.
  • the absolute value of the frequency temperature coefficient TCF in the elastic wave device 41 can be reduced, so that the frequency temperature characteristic can be improved.
  • the distance h is the sum of the thickness h P of the piezoelectric layer 3 and the thickness of the intermediate layer 44.
  • h h P + h M.
  • h ⁇ W is preferable, and d ⁇ Wh is preferable.
  • the linearity of the elastic wave device 41 having the semiconductor support substrate 2 is unlikely to deteriorate, and the mechanical strength is unlikely to deteriorate.
  • the same material may be used for the insulator 33 and the intermediate layer 44.
  • FIG. 11 is a cross-sectional view of a portion of the elastic wave device according to the fifth embodiment corresponding to a cross section along the line II-II in FIG.
  • the present embodiment is different from the first embodiment in that the semiconductor support member 52 is a laminated body of the support substrate 56 and the semiconductor layer 57, and the hollow portion is the through hole 57A and the through hole 57B.
  • a semiconductor layer 57 is provided on the support substrate 56.
  • the piezoelectric layer 3 is provided on the main surface 57a of the semiconductor layer 57 as the main surface of the semiconductor support member 52.
  • the elastic wave device of the present embodiment has the same configuration as the elastic wave device 1 of the first embodiment.
  • the through hole 57A and the through hole 57B are through holes provided in the semiconductor layer 57.
  • the hollow portions as the through holes 57A and the through holes 57B in this embodiment are also open to the piezoelectric layer 3 side as in the other embodiments.
  • One end of the through hole 57A and the through hole 57B is sealed by the support substrate 56, and the other end is sealed by the piezoelectric layer 3.
  • the through hole 57A and the through hole 57B have a band-like shape in a plan view.
  • the through hole 57A overlaps the plurality of first gaps G1 in a plan view.
  • the through hole 57B overlaps the plurality of second gaps G2 in a plan view.
  • the shapes of the through hole 57A and the through hole 57B are not particularly limited as in the recess 2A and the recess 2B.
  • the support substrate 56 is not provided with a recess.
  • the support substrate 56 may be provided with, for example, a recess that is continuous with the through hole 57A or the through hole 57B of the semiconductor layer 57.
  • Examples of the semiconductor used for the semiconductor layer 57 include silicon, germanium, gallium arsenide, and indium phosphide.
  • Examples of the material of the support substrate 56 include piezoelectric materials such as aluminum oxide, lithium tantalate, lithium niobate, and crystal, alumina, magnesia, silicon nitride, aluminum nitride, silicon carbide, zirconia, cordierite, mulite, and steatite.
  • Various ceramics such as forsterite, dielectrics such as sapphire, diamond, and glass, semiconductors or resins such as silicon, germanium, gallium arsenide, and indium phosphorus can be used.
  • the semiconductor layer 57 of the present embodiment may be obtained by forming the through holes 57A and the through holes 57B in the semiconductor layer.
  • the through hole 57A and the through hole 57B can be formed, for example, by irradiating a laser beam.
  • the through hole 57A and the through hole 57B may be formed by mechanical grinding, etching, or the like.
  • the semiconductor layer 57 and the support substrate 56 may be laminated after the semiconductor layer 57 having the through holes 57A and the through holes 57B is formed in advance.
  • the linearity of the elastic wave device having the semiconductor support member 52 is unlikely to deteriorate, and the mechanical strength is unlikely to deteriorate.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

半導体支持部材を有し、線形性が劣化し難い、弾性波装置を提供する。　本発明の弾性波装置１は、主面２ａを有する半導体支持基板２と、半導体支持基板２の主面２ａ上に設けられており、対向し合う第１，第２の主面３ａ，３ｂを有する圧電体層３と、圧電体層３の第１の主面３ａ上に設けられているＩＤＴ電極４とを備える。ＩＤＴ電極４は、第１，第２のバスバー６，７と、複数の第１，第２の電極指とを有し、かつ第１のバスバー６と複数の第２の電極指９との間に位置している複数の第１のギャップＧ１とを有する。半導体支持基板２における、平面視において第１のギャップＧ１と重なる部分の少なくとも一部に、凹部２Ａ（空洞部）が設けられている。半導体支持基板２における、平面視においてＩＤＴ電極４と重なる部分の少なくとも一部には、凹部２Ａが設けられていない。凹部２Ａは圧電体層３側に開口している。

Description

弾性波装置
　本発明は、弾性波装置に関する。
　従来、弾性波装置は携帯電話機のフィルタなどに広く用いられている。下記の特許文献１には、弾性波装置の一例が開示されている。この弾性波装置においては、圧電部材上にＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）電極が設けられている。圧電部材は、シリコン含有基板と圧電体層との積層体である。
　下記の特許文献２に開示されている弾性波装置においては、圧電基板上にＩＤＴ電極が設けられている。ＩＤＴ電極は、複数の電極指及び複数のダミー電極指を有する。複数の電極指及び複数のダミー電極指は、ギャップを介して対向し合っている。電極指とダミー電極指との電位差により、上記ギャップ付近には電場が生じる。
国際公開第２０１４／０８７７９９号 特開２０１４－１１０４５７号公報
　特許文献１における圧電部材上に、特許文献２におけるＩＤＴ電極を設けることにより、弾性波装置を構成した場合には、上記ギャップ付近において生じた電界が、圧電体層だけではなく、シリコン含有基板にも到達するおそれがある。半導体基板であるシリコン含有基板を電界が通過する場合には、該シリコン含有基板から非線形応答が生じることによって、弾性波装置の線形性が劣化することがある。
　本発明の目的は、半導体支持部材を有し、線形性が劣化し難い、弾性波装置を提供することにある。
　本発明に係る弾性波装置は、主面を有する半導体支持部材と、前記半導体支持部材の前記主面上に直接的または間接的に設けられている圧電体層と、前記圧電体層の一方主面上に設けられているＩＤＴ電極とを備え、前記ＩＤＴ電極が、対向し合う第１のバスバー及び第２のバスバーと、前記第１のバスバーに一方端が接続されている複数の第１の電極指と、前記第２のバスバーに一方端が接続されており、かつ前記複数の第１の電極指と間挿し合っている複数の第２の電極指とを有し、かつ前記第１のバスバーと前記複数の第２の電極指との間及び前記第２のバスバーと前記複数の第１の電極指との間に位置している複数のギャップとを有し、前記半導体支持部材における、平面視において前記ギャップと重なる部分の少なくとも一部に、空洞部が設けられており、前記半導体支持部材における、平面視において前記ＩＤＴ電極と重なる部分の少なくとも一部に、前記空洞部が設けられておらず、前記空洞部が前記圧電体層側に開口している。
　本発明によれば、半導体支持部材を有し、線形性が劣化し難い、弾性波装置を提供することができる。
図１は、本発明の第１の実施形態に係る弾性波装置の正面断面図である。 図２は、本発明の第１の実施形態に係る弾性波装置の平面図である。 図３は、図２中のＩＩ－ＩＩ線に沿う断面図である。 図４は、比較例における、第１のギャップ付近に生じる電界を模式的に示す断面図である。 図５は、本発明の第１の実施形態における、第１のギャップ付近に生じる電界を模式的に示す断面図である。 図６は、本発明の第１の実施形態の変形例に係る弾性波装置の平面図である。 図７（ａ）～図７（ｄ）は、本発明の第１の実施形態に係る弾性波装置の製造方法の一例を説明するための断面図である。 図８は、本発明の第２の実施形態に係る弾性波装置の平面図である。 図９は、本発明の第３の実施形態に係る弾性波装置の、図２中のＩＩ－ＩＩ線に沿う断面に相当する部分の断面図である。 図１０は、本発明の第４の実施形態に係る弾性波装置の、図２中のＩＩ－ＩＩ線に沿う断面に相当する部分の断面図である。 図１１は、本発明の第５の実施形態に係る弾性波装置の、図２中のＩＩ－ＩＩ線に沿う断面に相当する部分の断面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　図１は、本発明の第１の実施形態に係る弾性波装置の正面断面図である。図２は、第１の実施形態に係る弾性波装置の平面図である。なお、図１は、図２中のＩ－Ｉ線に沿う断面図である。
　図１に示すように、弾性波装置１は半導体支持基板２を有する。半導体支持基板２は、本発明における半導体支持部材である。半導体支持基板２は主面２ａを有する。本実施形態においては、半導体支持基板２はシリコン基板である。もっとも、これに限定されず、本発明における半導体支持部材は、適宜の半導体を含んでいればよい。半導体支持部材に用いられる半導体としては、例えば、シリコン、ゲルマニウム、ガリウムヒ素またはインジウムリンなどを挙げることができる。
　半導体支持基板２の主面２ａ上には圧電体層３が設けられている。圧電体層３は第１の主面３ａ及び第２の主面３ｂを有する。第１の主面３ａ及び第２の主面３ｂは対向し合っている。第１の主面３ａ及び第２の主面３ｂのうち、第２の主面３ｂが半導体支持基板２側に位置する。他方、第１の主面３ａが、本発明における圧電体層３の一方主面である。圧電体層３に用いられる圧電体は特に限定されない。圧電体層３は、例えば、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛及び水晶のうちの少なくとも１種の材料を含んでいてもよい。
　本実施形態においては、半導体支持基板２の主面２ａ上に圧電体層３が直接的に設けられている。もっとも、半導体支持基板２の主面２ａ上に、圧電体層３が他の層を介して間接的に設けられていてもよい。
　圧電体層３の第１の主面３ａ上にはＩＤＴ電極４が設けられている。ＩＤＴ電極４に交流電圧を印加することにより、弾性波が励振される。圧電体層３の第１の主面３ａ上におけるＩＤＴ電極４の弾性波伝搬方向両側には、一対の反射器５Ａ及び反射器５Ｂが設けられている。本実施形態の弾性波装置１は弾性波共振子である。より具体的には、弾性波装置１は弾性表面波共振子である。もっとも、本発明に係る弾性波装置は弾性波共振子には限定されず、複数の弾性波共振子を有するフィルタ装置や、該フィルタ装置を含むマルチプレクサなどであってもよい。
　ＩＤＴ電極４は、第１のバスバー６、第２のバスバー７、複数の第１の電極指８及び複数の第２の電極指９を有する。第１のバスバー６及び第２のバスバー７は対向し合っている。複数の第１の電極指８の一方端は、第１のバスバー６にそれぞれ接続されている。複数の第２の電極指９の一方端は、第２のバスバー７にそれぞれ接続されている。複数の第１の電極指８と複数の第２の電極指９とは互いに間挿し合っている。ここで、弾性波伝搬方向をＸ方向とする。図２に示すように、ＩＤＴ電極４をＸ方向から見たときに、第１の電極指８及び第２の電極指９が重なっている部分は交叉領域Ａである。交叉領域Ａにおいて弾性波が励振される。
　ＩＤＴ電極４は、複数の第１のギャップＧ１と複数の第２のギャップＧ２とを有する。第１のギャップＧ１は、第１のバスバー６と第２の電極指９との間に位置している。第２のギャップＧ２は、第２のバスバー７と第１の電極指８との間に位置している。より具体的には、本実施形態では、第１のバスバー６と第２の電極指９の先端とが、第１のギャップＧ１を介して対向している。第２のバスバー７と第１の電極指８の先端とが、第２のギャップＧ２を介して対向している。第１の電極指８及び第２の電極指９が延びる方向をＹ方向としたときに、複数の第１のギャップＧ１は、複数の第２の電極指９のＹ方向の延長線上に位置している。複数の第２のギャップＧ２は、複数の第１の電極指８のＹ方向の延長線上に位置している。
　図３は、図２中のＩＩ－ＩＩ線に沿う断面図である。
　半導体支持基板２は凹部２Ａ及び凹部２Ｂを有する。凹部２Ａ及び凹部２Ｂは、本発明における空洞部である。凹部２Ａ及び凹部２Ｂは圧電体層３側に開口している。凹部２Ａ及び凹部２Ｂは、圧電体層３により封止されている。図２及び図３に示すように、凹部２Ａは、半導体支持基板２における、平面視において第１のギャップＧ１と重なる部分に設けられている。本明細書において平面視とは、図１や図３の上方から見る方向をいう。以下においては、特に断りがない場合には、平面視において、空洞部あるいは凹部などがＩＤＴ電極の部分と重なっていることまたは重なっていないことを、単に重なっているまたは重なっていないと記載することがある。
　図２に示すように、平面視において、凹部２Ａは、Ｘ方向に延びる帯状の形状を有する。より具体的には、凹部２Ａは、平面視において、複数の第１のギャップＧ１の全体と重なっており、第１の電極指８の一部、第２の電極指９の先端付近及び第１のバスバー６の一部とも重なっている。凹部２Ａは、ＩＤＴ電極４の上記以外の部分とは重なっていない。
　一方で、凹部２Ｂは、半導体支持基板２における、平面視において第２のギャップＧ２と重なる部分に設けられている。より具体的には、凹部２Ｂは、平面視において、複数の第２のギャップＧ２の全体と重なっており、第２の電極指９の一部、第１の電極指８の先端付近及び第２のバスバー７の一部とも重なっている。凹部２Ｂは、ＩＤＴ電極４の上記以外の部分とは重なっていない。
　なお、半導体支持基板２には、凹部２Ａ及び凹部２Ｂのうち少なくとも一方が設けられていればよい。凹部２Ａ及び凹部２Ｂの形状は帯状に限定されない。凹部２Ａは、平面視において、少なくとも１つの第１のギャップＧ１の、少なくとも一部と重なっていればよい。あるいは、半導体支持基板２において、複数の凹部２ＡがＸ方向に沿って並んでいてもよい。同様に、凹部２Ｂは、平面視において、少なくとも１つの第２のギャップＧ２の、少なくとも一部と重なっていればよい。複数の凹部２ＢがＸ方向に沿って並んでいてもよい。
　半導体支持基板２は半導体部２Ｃを有する。半導体部２Ｃは、半導体支持基板２における半導体により構成されている部分である。なお、弾性波装置１においては、半導体部２Ｃは、半導体支持基板２における凹部２Ａ及び凹部２Ｂ以外の部分である。
　本実施形態の特徴は以下の構成を有することにある。１）凹部２Ａまたは凹部２Ｂが、半導体支持基板２における、平面視において第１のギャップＧ１または第２のギャップＧ２と重なる部分の少なくとも一部に設けられていること。２）半導体支持基板２における、平面視においてＩＤＴ電極４と重なる部分の少なくとも一部に、凹部２Ａ及び凹部２Ｂが設けられていないこと。それによって、半導体支持基板２を有する弾性波装置１において、線形性が劣化し難い。加えて、機械的強度の劣化を抑制することができる。これらの詳細を、本実施形態と比較例とを比較することにより、以下において説明する。なお、比較例は、半導体支持基板が凹部を有しない点において第１の実施形態と異なる。
　図４は、比較例における、第１のギャップ付近に生じる電界を模式的に示す断面図である。図５は、第１の実施形態における、第１のギャップ付近に生じる電界を模式的に示す断面図である。
　図４に示す第１のバスバー６と第２の電極指９とは、互いに異なる電位に接続される。そのため、第１のギャップＧ１において電界Ｅが生じる。電界Ｅは、圧電体層３だけでなく、半導体支持基板１０２にも到達する。このように、電界Ｅが半導体支持基板１０２を通過するため、半導体支持基板１０２から非線形応答が生じることによって、弾性波装置の線形性が劣化することがある。
　これに対して、図５に示すように、本実施形態では、半導体支持基板２における、平面視において第１のギャップＧ１と重なる部分に凹部２Ａが設けられている。そのため、電界Ｅは凹部２Ａを通過することとなる。これにより、半導体部２Ｃを通過する電界Ｅの電気力線の本数は少なくなる。第２のギャップＧ２側においても同様である。よって、半導体支持基板２から生じる非線形応答は抑制される。従って、弾性波装置１において線形性が劣化し難い。
　加えて、本実施形態においては、半導体支持基板２における、平面視においてＩＤＴ電極４と重なる部分の少なくとも一部に、凹部２Ａ及び凹部２Ｂが設けられていない。よって、圧電体層３を半導体支持基板２により、好適に支持することができる。さらに、圧電体層３に凹部を設けるなどの加工をせずして、上記のように線形性の劣化を抑制することができる。従って、弾性波装置１の機械的強度の劣化を抑制することができる。
　なお、圧電体層３には凹部が設けられていてもよい。この場合においても、圧電体層３を半導体支持基板２により好適に支持することができ、弾性波装置１の機械的強度の劣化を抑制することができる。もっとも、圧電体層３には凹部が設けられていないことが好ましい。それによって、圧電体層３が破損し難い。
　本実施形態のように、平面視において、第１のギャップＧ１のＹ方向における中央と凹部２Ａとが重なっていることが好ましい。図５に示すように、第１のギャップＧ１において生じる電界Ｅは、第１のギャップＧ１の上記中央において最も半導体支持基板２側に到達する。そのため、第１のギャップＧ１の上記中央に重なる位置に凹部２Ａが設けられていることによって、電界Ｅが半導体部２Ｃを通過することを効果的に抑制することができる。従って、弾性波装置１における線形性の劣化を効果的に抑制することができる。
　同様に、平面視において、第２のギャップＧ２のＹ方向における中央と凹部２Ｂとが重なっていることが好ましい。
　図３に示すように、第１のギャップＧ１及び第２のギャップＧ２のＹ方向に沿う長さをＷとし、半導体支持基板２の主面２ａから圧電体層３の第１の主面３ａまでの距離をｈとしたときに、ｈ＜Ｗであることが好ましい。なお、長さＷは、複数の第１のギャップＧ１及び複数の第２のギャップＧ２のＹ方向に沿う長さのうち、最長の長さとする。電界Ｅは、圧電体層３の厚み方向において、電界Ｅが生じたギャップから、該ギャップの長さＷの値に相当する距離以内に特に到達し易い。そのため、ｈ＜Ｗである場合には、第１のギャップＧ１または第２のギャップＧ２において生じる電界Ｅが、半導体支持基板２に特に到達し易い。このような場合においても、弾性波装置１の半導体支持基板２には凹部２Ａ及び凹部２Ｂが設けられているため、電界Ｅは凹部２Ａまたは凹部２Ｂを通過することとなる。よって、電界Ｅが半導体部２Ｃを通過することを抑制することができる。従って、ｈ＜Ｗである場合に、本発明は特に好適である。
　本実施形態においては、距離ｈの値は、圧電体層３の厚みの値と同じである。もっとも、半導体支持基板２と圧電体層３との間に他の層が設けられている場合には、距離ｈの値は、該他の層の厚みを含む値となる。
　空洞部としての凹部２Ａ及び凹部２ＢのＹ方向に沿う長さをＬとしたときに、Ｗ≦Ｌであることが好ましい。この場合には、電界Ｅが発生する位置にばらつきが生じた場合においても、電界Ｅが半導体部２Ｃを通過することをより確実に抑制することができる。従って、弾性波装置１における線形性の劣化をより確実に抑制することができる。
　なお、この場合には、凹部２Ａは、平面視において、複数の第１のギャップＧ１の全部の部分と重なっていることが好ましい。同様に、凹部２Ｂは、平面視において、複数の第２のギャップＧ２の全部の部分と重なっていることが好ましい。それによって、電界Ｅが半導体部２Ｃを通過することをより一層確実に抑制することができる。
　空洞部としての凹部２Ａ及び凹部２Ｂの、半導体支持基板２の厚み方向に沿う寸法をｄとしたときに、ｄ≧Ｗ－ｈであることが好ましい。この場合には、ｄ＋ｈ≧Ｗとなるため、凹部２Ａ及び凹部２Ｂの底部に、電界Ｅが到達し難い。よって、弾性波装置１における線形性の劣化を効果的に抑制することができる。
　本実施形態のように、半導体支持基板２における、平面視においてＩＤＴ電極４の中央部と重なる部分に、凹部２Ａ及び凹部２Ｂが設けられていないことが好ましい。具体的には、ＩＤＴ電極４の交叉領域ＡのＹ方向における中央部と、半導体支持基板２とが平面視して重なる、半導体支持基板２の部分に、凹部２Ａ及び凹部２Ｂが設けられていないことが好ましい。この場合には、半導体支持基板２により、圧電体層３及びＩＤＴ電極４をより確実に支持することができる。よって、弾性波装置１の機械的強度の劣化を効果的に抑制することができる。加えて、ＩＤＴ電極４は中央部において最も励振するため、該中央部において熱が最も発生し易い。本実施形態においては、該中央部を半導体支持基板２により支持しているため、半導体支持基板２側から効率的に放熱することができる。従って、弾性波装置１がより一層破損し難い。
　図２に示すように、平面視において、凹部２Ａ及び凹部２Ｂと交叉領域Ａとが重なっている部分の面積は、交叉領域Ａの面積の半分以下であることが好ましい。それによって、弾性波装置１の機械的強度の劣化をより確実に抑制することができ、かつ放熱性を高めることができる。
　圧電体層３の厚みをｈｐとし、ＩＤＴ電極４の電極指ピッチをｐとしたときに、ｈｐ≦２ｐであることが好ましい。なお、電極指ピッチは、複数の第１の電極指８、又は、複数の第２の電極指９のうち、隣り合う電極指の中心間距離をいう。ｈｐ≦２ｐである場合には、Ｑ値を高めることができる。さらに、弾性波装置１が利用するメインモードの電気機械結合係数を大きくすることができる。
　本実施形態においては、平面視において、第１のギャップＧ１と重なっている凹部２Ａと、第２のギャップＧ２と重なっている凹部２Ｂが別個に設けられている。なお、半導体支持基板２には、平面視において、第１のギャップＧ１及び第２のギャップＧ２の双方と重なっている凹部が設けられていてもよい。
　図６は、第１の実施形態の変形例に係る弾性波装置の平面図である。
　本変形例は、半導体支持基板１２における凹部１２Ａ及び凹部１２Ｂの構成が、第１の実施形態と異なる。より具体的には、凹部１２Ａ及び凹部１２Ｂは、平面視において、第１のバスバー６の一部及び第２のバスバー７の一部の双方と重なっている。凹部１２Ａは、平面視において、第１のギャップＧ１及び第２のギャップＧ２の双方と重なっている。他方、凹部１２Ｂは、第１のギャップＧ１及び第２のギャップＧ２のうちの一方のみと重なっている。半導体支持基板１２においては、複数の凹部１２Ａ及び複数の凹部１２Ｂが、Ｘ方向に沿って交互に並んでいる。凹部１２Ａ及び凹部１２Ｂの間においては、半導体支持基板１２は、圧電体層３を支持している。
　本変形例においても、第１の実施形態と同様に、半導体支持基板１２を有する弾性波装置１１において線形性が劣化し難く、かつ機械的強度の劣化を抑制することができる。
　なお、半導体支持基板１２においては、凹部１２Ａ及び凹部１２Ｂの配置は上記に限定されない。例えば、複数の凹部１２ＡのみがＸ方向に沿って並んでいてもよい。あるいは、複数の凹部１２ＢのみがＸ方向に沿って並んでいてもよい。平面視において、凹部１２Ａ及び凹部１２Ｂは、第１のバスバー６または第２のバスバー７と重なっていなくともよい。凹部１２Ａは、第１のギャップＧ１の少なくとも一部及び第２のギャップＧ２の少なくとも一部と重なっていてもよい。凹部１２Ｂは、第１のギャップＧ１及び第２のギャップＧ２のうちの一方の、少なくとも一部と重なっていてもよい。
　弾性波装置１１においては、凹部１２Ａは、平面視において、１つの第１のギャップＧ１及び１つの第２のギャップＧ２と重なっている。もっとも、凹部１２Ａは、平面視において、１つ以上の第１のギャップＧ１及び１つ以上の第２のギャップＧ２と重なっていてもよい。
　以下において、本実施形態に係る弾性波装置１の製造方法の一例を説明する。
　図７（ａ）～図７（ｄ）は、第１の実施形態に係る弾性波装置の製造方法の一例を説明するための断面図である。
　図７（ａ）に示すように、半導体支持基板２Ｘを用意する。次に、半導体支持基板２Ｘの主面２ａに、図７（ｂ）に示すように、凹部２Ａ及び凹部２Ｂを形成する。凹部２Ａ及び凹部２Ｂは、例えば、ドライエッチング法などにより形成することができる。これにより、本実施形態における半導体支持基板２を得る。
　次に、図７（ｃ）に示すように、半導体支持基板２の主面２ａ上に、圧電体層３Ｘを積層する。次に、圧電体層３Ｘの表面３ｃを研磨する。これにより、圧電体層３Ｘの厚みを調整することにより、図７（ｄ）に示すように、本実施形態における圧電体層３を得る。上記の厚みの調整により、メインモードを好適に励振することができる。
　次に、圧電体層３の第１の主面３ａ上に、図１に示したＩＤＴ電極４、反射器５Ａ及び反射器５Ｂを形成する。ＩＤＴ電極４、反射器５Ａ及び反射器５Ｂは、例えば、フォトリソグラフィ法などにより形成することができる。
　図８は、第２の実施形態に係る弾性波装置の平面図である。
　本実施形態は、ＩＤＴ電極２４が複数の第１のダミー電極指２８及び複数の第２のダミー電極指２９を有する点において、第１の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置は第１の実施形態の弾性波装置１と同様の構成を有する。
　複数の第１のダミー電極指２８の一方端は、第１のバスバー６にそれぞれ接続されている。複数の第２のダミー電極指２９の一方端は、第２のバスバー７にそれぞれ接続されている。本実施形態においては、第１のダミー電極指２８と第２の電極指９の先端とが、第１のギャップＧ１を介して対向している。第２のダミー電極指２９と第１の電極指８とが、第２のギャップＧ２を介して対向している。
　本実施形態においても、凹部２Ａは、平面視において複数の第１のギャップＧ１と重なっている。凹部２Ｂは、平面視において複数の第２のギャップＧ２と重なっている。よって、第１の実施形態と同様に、第１のギャップＧ１及び第２のギャップＧ２において生じる電界Ｅが、半導体部２Ｃを通過することを効果的に抑制することができる。従って、半導体支持基板２を有する弾性波装置において、線形性が劣化し難い。加えて、半導体支持基板２により圧電体層３が好適に支持されているため、機械的強度の劣化が生じ難い。
　図９は、第３の実施形態に係る弾性波装置の、図２中のＩＩ－ＩＩ線に沿う断面に相当する部分の断面図である。
　本実施形態は、凹部２Ａ内及び凹部２Ｂ内に絶縁体３３が配置されている点において第１の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置は第１の実施形態の弾性波装置１と同様の構成を有する。
　図９に示すように、凹部２Ａ内及び凹部２Ｂ内の全体に絶縁体３３が充填されている。もっとも、凹部２Ａ及び凹部２Ｂの少なくとも一部に絶縁体３３が配置されていてもよい。絶縁体３３としては、例えば、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸化タンタル、アモルファス窒化アルミニウム、リン酸シリケートガラス（ＰＳＧ）、ボロシリケートガラス（ＢＳＧ）またはポリマーなどを用いることができる。ＩＤＴ電極４における第１のギャップＧ１または第２のギャップＧ２において生じる電界Ｅが絶縁体３３を通過したとしても、絶縁体３３においては非線形応答は生じ難い。
　本実施形態においても、第１の実施形態と同様に、半導体支持基板２を有する弾性波装置において、線形性が劣化し難い。加えて、凹部２Ａ内及び凹部２Ｂ内に配置された絶縁体３３により圧電体層３を支持することができるため、機械的強度の劣化が生じ難い。
　図１０は、第４の実施形態に係る弾性波装置の、図２中のＩＩ－ＩＩ線に沿う断面に相当する部分の断面図である。
　本実施形態は、弾性波装置４１が中間層４４を有する点において、第１の実施形態と異なる。中間層４４は、半導体支持基板２と圧電体層３との間に設けられている。上記の点以外においては、本実施形態の弾性波装置４１は第１の実施形態の弾性波装置１と同様の構成を有する。
　中間層４４の材料としては、例えば、酸化ケイ素や酸化テルルなどを挙げることができる。中間層４４は、絶縁体層であることが好ましい。この場合には、ＩＤＴ電極４における第１のギャップＧ１または第２のギャップＧ２において生じる電界Ｅが中間層４４を通過したとしても、中間層４４において非線形応答は生じ難い。
　弾性波装置４１においては、中間層４４は酸化ケイ素を含む。それによって、弾性波装置４１における周波数温度係数ＴＣＦの絶対値を小さくすることができるため、周波数温度特性を改善することができる。
　ここで、本実施形態においては、上記距離ｈは、圧電体層３の厚みｈＰ及び中間層４４の厚みの合計である。中間層４４の厚みをｈＭとしたときに、ｈ＝ｈＰ＋ｈＭである。この場合においても、上述したように、ｈ＜Ｗであることが好ましく、ｄ≧Ｗ－ｈであることが好ましい。
　本実施形態においても、第１の実施形態と同様に、半導体支持基板２を有する弾性波装置４１において線形性が劣化し難く、かつ機械的強度の劣化が生じ難い。
　なお、例えば、第３の実施形態と同様に凹部２Ａまたは凹部２Ｂに絶縁体３３を配置する場合には、絶縁体３３及び中間層４４には、同じ材料が用いられてもよい。
　図１１は、第５の実施形態に係る弾性波装置の、図２中のＩＩ－ＩＩ線に沿う断面に相当する部分の断面図である。
　本実施形態は、半導体支持部材５２が、支持基板５６及び半導体層５７の積層体である点、並びに空洞部が貫通孔５７Ａ及び貫通孔５７Ｂである点において、第１の実施形態と異なる。支持基板５６上に半導体層５７が設けられている。半導体支持部材５２の主面としての、半導体層５７の主面５７ａ上に圧電体層３が設けられている。上記の点以外においては、本実施形態の弾性波装置は第１の実施形態の弾性波装置１と同様の構成を有する。
　貫通孔５７Ａ及び貫通孔５７Ｂは、半導体層５７に設けられている貫通孔である。本実施形態における貫通孔５７Ａ及び貫通孔５７Ｂとしての空洞部も、他の実施形態と同様に、圧電体層３側に開口している。なお、貫通孔５７Ａ及び貫通孔５７Ｂの一方端は支持基板５６により封止されており、他方端は圧電体層３により封止されている。
　貫通孔５７Ａ及び貫通孔５７Ｂは、平面視において帯状の形状を有する。貫通孔５７Ａは、平面視において、複数の第１のギャップＧ１と重なっている。貫通孔５７Ｂは、平面視において、複数の第２のギャップＧ２と重なっている。もっとも、貫通孔５７Ａ及び貫通孔５７Ｂの形状は、上記凹部２Ａ及び凹部２Ｂと同様に、特に限定されない。
　本実施形態においては、支持基板５６には凹部は設けられていない。なお、支持基板５６には、例えば、半導体層５７の貫通孔５７Ａまたは貫通孔５７Ｂと連続している凹部が設けられていてもよい。
　半導体層５７に用いられる半導体としては、例えば、シリコン、ゲルマニウム、ガリウムヒ素またはインジウムリンなどを挙げることができる。
　支持基板５６の材料としては、例えば、酸化アルミニウム、タンタル酸リチウム、ニオブ酸リチウム、水晶などの圧電体、アルミナ、マグネシア、窒化ケイ素、窒化アルミニウム、炭化ケイ素、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライトなどの各種セラミック、サファイア、ダイヤモンド、ガラスなどの誘電体、シリコン、ゲルマニウム、ガリウムヒ素またはインジウムリンなどの半導体または樹脂などを用いることができる。
　半導体支持部材５２を用意するに際しては、例えば、支持基板５６上に半導体層を積層する。次に、半導体層に貫通孔５７Ａ及び貫通孔５７Ｂを形成することにより、本実施形態の半導体層５７を得ればよい。貫通孔５７Ａ及び貫通孔５７Ｂは、例えば、レーザー光の照射により形成することができる。もっとも、貫通孔５７Ａ及び貫通孔５７Ｂは、機械的な研削やエッチング法などにより形成してもよい。なお、あらかじめ貫通孔５７Ａ及び貫通孔５７Ｂを有する半導体層５７を形成した後に、該半導体層５７と支持基板５６とを積層してもよい。
　本実施形態においても、第１の実施形態と同様に、半導体支持部材５２を有する弾性波装置において線形性が劣化し難く、かつ機械的強度の劣化が生じ難い。
１…弾性波装置
２…半導体支持基板
２Ａ，２Ｂ…凹部
２Ｃ…半導体部
２Ｘ…半導体支持基板
２ａ…主面
３，３Ｘ…圧電体層
３ａ，３ｂ…第１，第２の主面
３ｃ…表面
４…ＩＤＴ電極
５Ａ，５Ｂ…反射器
６，７…第１，第２のバスバー
８，９…第１，第２の電極指
１１…弾性波装置
１２…半導体支持基板
１２Ａ，１２Ｂ…凹部
２４…ＩＤＴ電極
２８，２９…第１，第２のダミー電極指
３３…絶縁体
４１…弾性波装置
４４…中間層
５２…半導体支持部材
５６…支持基板
５７…半導体層
５７Ａ，５７Ｂ…貫通孔
５７ａ…主面
１０２…半導体支持基板
Ａ…交叉領域
Ｅ…電界
Ｇ１，Ｇ２…第１，第２のギャップ

Claims (16)

  1. 　主面を有する半導体支持部材と、
    　前記半導体支持部材の前記主面上に直接的または間接的に設けられている圧電体層と、
    　前記圧電体層の一方主面上に設けられているＩＤＴ電極と、
    を備え、
    　前記ＩＤＴ電極が、対向し合う第１のバスバー及び第２のバスバーと、前記第１のバスバーに一方端が接続されている複数の第１の電極指と、前記第２のバスバーに一方端が接続されており、かつ前記複数の第１の電極指と間挿し合っている複数の第２の電極指と、を有し、かつ前記第１のバスバーと前記複数の第２の電極指との間及び前記第２のバスバーと前記複数の第１の電極指との間に位置している複数のギャップと、を有し、
    　前記半導体支持部材における、平面視において前記ギャップと重なる部分の少なくとも一部に、空洞部が設けられており、前記半導体支持部材における、平面視において前記ＩＤＴ電極と重なる部分の少なくとも一部に、前記空洞部が設けられておらず、
    　前記空洞部が前記圧電体層側に開口している、弾性波装置。
  2. 　前記第１のバスバーと前記第２の電極指の先端とが、前記複数のギャップのうちの一部のギャップを介して対向しており、前記第２のバスバーと前記第１の電極指の先端とが、前記複数のギャップのうちの他の一部のギャップを介して対向しており、
    　前記複数のギャップが、前記複数の第１の電極指または前記複数の第２の電極指の、前記第１の電極指及び前記第２の電極指が延びる方向の延長線上に位置している、請求項１に記載の弾性波装置。
  3. 　前記ＩＤＴ電極が、前記第１のバスバーに一方端が接続されている複数の第１のダミー電極指と、前記第２のバスバーに一方端が接続されている複数の第２のダミー電極指と、を有し、
    　前記第１のダミー電極指と前記第２の電極指の先端とが、前記複数のギャップのうちの一部のギャップを介して対向しており、前記第２のダミー電極指と前記第１の電極指の先端とが、前記複数のギャップのうちの他の一部のギャップを介して対向しており、
    　前記複数のギャップが、前記複数の第１の電極指または前記複数の第２の電極指の、前記第１の電極指及び前記第２の電極指が延びる方向の延長線上に位置している、請求項１に記載の弾性波装置。
  4. 　少なくとも１つの前記ギャップの、前記第１の電極指及び前記第２の電極指が延びる方向における中央と、前記空洞部とが、平面視において重なっている、請求項１～３のいずれか１項に記載の弾性波装置。
  5. 　前記ギャップの、前記第１の電極指及び前記第２の電極指が延びる方向に沿う長さをＷとし、前記半導体支持部材の前記主面から前記圧電体層の前記一方主面までの距離をｈとしたときに、ｈ＜Ｗである、請求項１～４のいずれか１項に記載の弾性波装置。
  6. 　前記ギャップの、前記第１の電極指及び前記第２の電極指が延びる方向に沿う長さをＷとし、前記空洞部の、前記第１の電極指及び前記第２の電極指が延びる方向に沿う長さをＬとしたときに、Ｗ≦Ｌである、請求項１～５のいずれか１項に記載の弾性波装置。
  7. 　前記ギャップの、前記第１の電極指及び前記第２の電極指が延びる方向に沿う長さをＷとし、前記半導体支持部材の前記主面から前記圧電体層の前記一方主面までの距離をｈとし、前記空洞部の、前記半導体支持部材の厚み方向に沿う寸法をｄとしたときに、ｄ≧Ｗ－ｈである、請求項１～６のいずれか１項に記載の弾性波装置。
  8. 　前記半導体支持部材における、平面視において前記ＩＤＴ電極の中央部と重なる部分に、前記空洞部が設けられていない、請求項１～７のいずれか１項に記載の弾性波装置。
  9. 　前記空洞部の少なくとも一部に絶縁体が配置されている、請求項１～８のいずれか１項に記載の弾性波装置。
  10. 　前記ＩＤＴ電極の電極指ピッチをｐとし、前記圧電体層の厚みをｈＰとしたときに、ｈＰ≦２ｐである、請求項１～９のいずれか１項に記載の弾性波装置。
  11. 　前記半導体支持部材と前記圧電体層との間に設けられている中間層をさらに備える、請求項１～１０のいずれか１項に記載の弾性波装置。
  12. 　前記中間層が酸化ケイ素を含む、請求項１１に記載の弾性波装置。
  13. 　前記半導体支持部材が半導体支持基板である、請求項１～１２のいずれか１項に記載の弾性波装置。
  14. 　前記半導体支持部材が、支持基板と、前記支持基板上に設けられている半導体層と、を有する、請求項１～１２のいずれか１項に記載の弾性波装置。
  15. 　前記半導体支持部材がシリコンを含む、請求項１～１４のいずれか１項に記載の弾性波装置。
  16. 　前記圧電体層がタンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛及び水晶のうちの少なくとも１種の材料を含む、請求項１～１５のいずれか１項に記載の弾性波装置。
PCT/JP2020/049242 2020-01-20 2020-12-28 弾性波装置 WO2021149469A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021573042A JP7318746B2 (ja) 2020-01-20 2020-12-28 弾性波装置
US17/863,447 US20220345105A1 (en) 2020-01-20 2022-07-13 Acoustic wave device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020006608 2020-01-20
JP2020-006608 2020-01-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/863,447 Continuation US20220345105A1 (en) 2020-01-20 2022-07-13 Acoustic wave device

Publications (1)

Publication Number Publication Date
WO2021149469A1 true WO2021149469A1 (ja) 2021-07-29

Family

ID=76993338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/049242 WO2021149469A1 (ja) 2020-01-20 2020-12-28 弾性波装置

Country Status (3)

Country Link
US (1) US20220345105A1 (ja)
JP (1) JP7318746B2 (ja)
WO (1) WO2021149469A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257019A (ja) * 2011-06-08 2012-12-27 Murata Mfg Co Ltd 弾性波装置
JP2014110457A (ja) * 2012-11-30 2014-06-12 Kyocera Corp 弾性波素子、分波器および通信モジュール
WO2015005267A1 (ja) * 2013-07-08 2015-01-15 株式会社村田製作所 弾性波装置
WO2018096783A1 (ja) * 2016-11-22 2018-05-31 株式会社村田製作所 弾性波装置、フロントエンド回路および通信装置
JP2019021997A (ja) * 2017-07-12 2019-02-07 京セラ株式会社 弾性波素子、分波器および通信装置
WO2019111893A1 (ja) * 2017-12-06 2019-06-13 株式会社村田製作所 弾性波装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058029B1 (ko) * 2014-09-30 2019-12-20 가부시키가이샤 무라타 세이사쿠쇼 래더형 필터 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257019A (ja) * 2011-06-08 2012-12-27 Murata Mfg Co Ltd 弾性波装置
JP2014110457A (ja) * 2012-11-30 2014-06-12 Kyocera Corp 弾性波素子、分波器および通信モジュール
WO2015005267A1 (ja) * 2013-07-08 2015-01-15 株式会社村田製作所 弾性波装置
WO2018096783A1 (ja) * 2016-11-22 2018-05-31 株式会社村田製作所 弾性波装置、フロントエンド回路および通信装置
JP2019021997A (ja) * 2017-07-12 2019-02-07 京セラ株式会社 弾性波素子、分波器および通信装置
WO2019111893A1 (ja) * 2017-12-06 2019-06-13 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
US20220345105A1 (en) 2022-10-27
JP7318746B2 (ja) 2023-08-01
JPWO2021149469A1 (ja) 2021-07-29

Similar Documents

Publication Publication Date Title
WO2021187397A1 (ja) 弾性波装置
WO2019177028A1 (ja) 弾性波装置
JP7176622B2 (ja) 弾性波装置
JP7001172B2 (ja) 弾性波装置及びラダー型フィルタ
JP7268747B2 (ja) 弾性波装置
WO2022085581A1 (ja) 弾性波装置
WO2022102719A1 (ja) 弾性波装置
WO2021039038A1 (ja) 弾性波装置
US20230327634A1 (en) Acoustic wave device
WO2021149469A1 (ja) 弾性波装置
WO2023002823A1 (ja) 弾性波装置
WO2022138328A1 (ja) 弾性波装置
WO2022045088A1 (ja) 弾性波装置
WO2022014496A1 (ja) フィルタ
WO2021246446A1 (ja) 弾性波装置
CN116472670A (zh) 弹性波装置
WO2022071488A1 (ja) 弾性波装置
US20240113684A1 (en) Acoustic wave device
WO2023195409A1 (ja) 弾性波装置および弾性波装置の製造方法
WO2022211103A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2021246454A1 (ja) 弾性波装置
WO2022102417A1 (ja) 弾性波装置
WO2022158363A1 (ja) 弾性波装置
WO2023140270A1 (ja) 弾性波素子の製造方法および弾性波素子
WO2023054356A1 (ja) 弾性波装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20915740

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021573042

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20915740

Country of ref document: EP

Kind code of ref document: A1