WO2021120322A1 - Polar码译码器中寻找L个最大路径度量值的电路实现方法 - Google Patents

Polar码译码器中寻找L个最大路径度量值的电路实现方法 Download PDF

Info

Publication number
WO2021120322A1
WO2021120322A1 PCT/CN2019/129880 CN2019129880W WO2021120322A1 WO 2021120322 A1 WO2021120322 A1 WO 2021120322A1 CN 2019129880 W CN2019129880 W CN 2019129880W WO 2021120322 A1 WO2021120322 A1 WO 2021120322A1
Authority
WO
WIPO (PCT)
Prior art keywords
path metric
metric values
value
calculated
path
Prior art date
Application number
PCT/CN2019/129880
Other languages
English (en)
French (fr)
Inventor
麻军平
何虎
幸新鹏
Original Assignee
清华大学
清华大学深圳国际研究生院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 清华大学, 清华大学深圳国际研究生院 filed Critical 清华大学
Publication of WO2021120322A1 publication Critical patent/WO2021120322A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes

Definitions

  • the invention belongs to the field of 5G communication technology, and particularly relates to a circuit realization method for finding L maximum path metric values in a Polar code decoder.
  • 5G communication technology has gradually matured, and 5G standards have gradually improved. As the next generation communication technology, 5G hardware devices have begun to appear and will become more and more popular. Polar code encoding technology has become the channel encoding standard for 5G communication because of its advantages in various aspects.
  • the information at the sender will be encoded by polar codes to improve fault tolerance before being sent to the channel.
  • the channel has a certain degree of unreliability.
  • the receiving end receives the information from the channel, decodes it, and then restores the original information as true as possible. This process is used in daily communication equipment, mobile phones and communication base stations.
  • the polar code decoding technology is much more complicated.
  • multiple decoding sequences are reserved at the same time, which are generally called L decoding paths.
  • L decoding paths On the basis of L decoding paths, each time the decoder decodes one more bit forward, there will be 2L decoding possibilities, corresponding to 2L decoding paths. At this time, it is necessary to find out the path with the largest metric value of L paths among the 2L paths as the decoding result of this time.
  • the above decoding process needs to find the largest L path metric values among the 2L path metric values; it is more general, that is, among the 2L variables, find the largest L variables and keep them. Therefore, when developing and designing communication devices, it often takes a lot of effort to consider the realization of polar code decoding.
  • the purpose of the present invention is to provide a circuit implementation method for finding L maximum path metric values in a Polar code decoder.
  • this function can be quickly implemented and improved Polar decoding speed and accuracy, while reducing the area of the polar decoder, the hardware cost is very small.
  • a circuit implementation method for finding L maximum path metric values in a Polar code decoder During the polar decoding process, the L path metric values are reserved, and each time one bit is decoded forward, 2L path metric values are calculated Then, from the 2L path metric values, select the largest L path metric values and keep it, and then continue to decode the next bit, repeat the above process until all the bits are decoded, which is characterized by:
  • the method for selecting the largest L path metric values is as follows:
  • a multi-path parallel strategy can be adopted to implement the method of selecting the largest L path metric values.
  • the multi-path parallel strategy when calculating the path metric value, multiple paths are calculated in parallel. In a certain clock cycle, multiple path metric values are calculated at the same time.
  • the time division multiplexing method is adopted. , Only compare the size relationship between 1 newly calculated path metric value and L path metric values stored in L registers, and perform insertion and discard processing; proceed in sequence, compare multiple calculations in multiple clock cycles The path metric value.
  • a sequential module is added to cache the multiple path metric values calculated at the same time, and then output in order, and sequentially compare with the L stored in the L registers.
  • the path metrics are compared and inserted.
  • an adder or a subtractor can replace the comparator to realize the function of comparing sizes.
  • the present invention proposes a circuit design scheme for finding L largest path metric values from 2L path metric values, and outputting them in descending order.
  • the present invention occupies less hardware resources. During the entire calculation process, only L path metric values need to be saved. When the L path metric values are exceeded, the smallest one will be discarded, and the calculation result is not affected. Save hardware resources.
  • Figure 1 is a schematic diagram of the polar code decoding process.
  • Figure 2 is a schematic diagram of the design architecture of the Polar code comparator.
  • Figure 3 is a schematic diagram of the architecture of selecting the largest L values from L+1 values.
  • Figure 4 is a schematic diagram of the architecture for calculating and comparing the size of the path metric value L.
  • Figure 5 is a schematic diagram of a multi-path parallel computing path metric architecture.
  • the polar decoding process is a multi-round iterative process.
  • the path metric value needs to be calculated.
  • the previous bit decoded may be 0 or 1, so the path metric value must be calculated twice.
  • L path metric values are retained. So every time you decode one more bit forward, you need to calculate 2L path metric values. Then select the largest L path metric values from the 2L path metric values and keep them. Then repeat the above process and continue to decode the next bit until all the bits are decoded.
  • Figure 1 shows the process of polar code decoding a bit.
  • L paths and the corresponding L path metric values PMi(0) ⁇ PMi(L-1) will be retained, that is, 1 in Figure 1.
  • the next bit may be 0 or 1 in each decoding path.
  • L decoding paths become 2L paths, and each path can calculate its corresponding path metric value, which is 2 in Figure 1.
  • the L paths with the largest path metric value that is, the circuit part 3 in Fig. 1, as the decoding results PMo(0) ⁇ PMo(L-1) of the i+1th bit, That is 4 in Figure 1.
  • PM represents the path metric value.
  • PMi represents the calculated path metric value stored in the current L registers, as the input for the next decoding
  • pm represents the new calculated by decoding 1 bit on the basis of PMi Path metric value
  • PMo means that after 1bit decoding, the largest L path metric values found out of the 2L pm results are stored as output results in L registers.
  • Calculating the path metric value once such as calculating pm(0) from PMi(0) in Figure 1.
  • This process requires multiple iterative operations, including operations such as addition and comparison.
  • it is generally not completed in one clock cycle, but is divided into multiple clock cycles to achieve. In other words, multiple clock cycles are required to calculate a path metric value pm(x).
  • a multi-path parallel strategy can be used to calculate multiple path metric values at the same time. For example, if it takes 8 clock cycles to calculate the path metric value once, the path metric values of 6 or 8 paths can be calculated at the same time. In this way, the path metric values of 6 or 8 paths can be calculated in 8 clock cycles.
  • the function of the circuit part 3 in Fig. 1 is to find the largest L path metric values from the 2L path metric values. This is the key to the present invention.
  • the steps are as follows:
  • L registers in the circuit to save L path metric values PMo(0) ⁇ PMo(L-1), as shown in Figure 2-6-1, Figure 3-6-2, 6-3, Figure 4, 6-2 in Figure 5 all represent the L largest path metric values stored in the register. At the beginning of the calculation, these L registers are initialized to negative infinity, or the minimum value defined in the system that can represent the path metric value. In the decoding process, the 2L path metric values are not calculated at the same time, but calculated one by one in order (the case of multi-path parallel calculation is not considered here).
  • multiple path metric values may be calculated at the same time in a certain clock cycle.
  • the time division multiplexing method can be used. In each clock cycle, only one newly calculated path metric value is compared with the L path metric values stored in L registers, and inserted and discarded. ; Sequentially, multiple calculated path metric values can be compared in multiple clock cycles.
  • Fig. 4 shows a circuit diagram for calculating the path metric value and comparing the sizes.
  • step (3) expand 1 bit of 1 after the selected path, that is, change the 0 operation of expanding 1 bit to 1 of expanding 1 bit, and then repeat steps (3), (4), and then calculate the new L path metric values of.
  • step (2) Go back to step (2), select the next reserved path, repeat steps (2), (3), (4), (5), and obtain new L path metric values. Repeat the above process until all paths and their corresponding path metric values are processed, and finally L decoding paths are retained.
  • the L largest path metric values are retained, and they are arranged in descending order.
  • the largest path metric value corresponds to the most likely decoding result. Therefore, the descending order is very convenient for the use of the subsequent decoding circuit.
  • a multi-path parallel method is used to calculate the path metric value, as shown in FIG. 5.
  • Multi-path parallel calculation will calculate multiple path degrees at the same time, as shown in Figure 5, 10, the intermediate result of the calculated path metric value.
  • the speed of calculating the path metric value for each path is relatively slow, and it takes multiple cycles to complete. Therefore, a sequential module is added to the circuit, as shown in Figure 5, 11, the multiple path metric values calculated at the same time are cached, and then output in order, and sequentially compared with the L path metric values stored in the L registers. insert.
  • a parallel-to-serial circuit serialization circuit
  • multiple path metric values calculated at the same time are reordered, and then serially output in order.
  • a comparator when comparing pm(x) with the size of the path metric value in the register, a comparator is used to implement it.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，利用L个寄存器，分别保存L条路径对应的L个路径度量值；计算开始时，将该L个寄存器初始化成负无穷大或系统定义的能够表示路径度量值的最小值；译码过程中，当计算出第一个路径度量值时，利用L个比较器比较其与L个路径度量值的大小；将其插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；得到从大到小排列的L个路径度量值，重新保存；重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值，本发明还可采用多路并行的方式。本发明通过优化算法和硬件电路，提高了polar译码速度和准确率，同时减小了译码器面积。

Description

Polar码译码器中寻找L个最大路径度量值的电路实现方法 技术领域
本发明属于5G通信技术领域，特别涉及一种Polar码译码器中寻找L个最大路径度量值的电路实现方法。
背景技术
5G通信技术逐渐成熟，5G标准也逐渐完善。5G作为下一代通信技术，支持5G的硬件设备已经开始出现，而且会越来越普及。Polar码编码技术因为其在各方面的优势，成为了5G通信的信道编码标准。
在通信应用中，发送端的信息会通过polar码编码，提高容错性之后，发送到信道上。信道具有一定的不可靠性。接收端接收来自信道的信息，对其进行译码，然后尽可能真实的恢复出来原始信息。该过程在日常通信设备手机、通信基站中，都会用到。
相对于polar码编码技术，polar码译码技术要复杂的多，polar码译码过程中，为了提高译码准确率，会同时保留多个译码序列，一般称作L条译码路径。在L条译码路径的基础上，译码器每次往前多译码一个bit，就会有2L种译码可能，对应2L条译码路径。此时需要在2L条路径中找出L条路径度量值最大的路径，作为这一次译码结果。
上面的译码过程需要在2L个路径度量值中，找出最大的L个路径度量值；说的更通用一些，即在2L个变量中，找出最大的L个变量，并保留下来。因此，在研发设计通信设备时，往往需要花费很大的精力来考虑polar码译码的实现。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，通过算法和硬件电路的优化，快速实现该功能，提高了polar译码的速度和准确率，同时减小了polar译码器的 面积，硬件代价很小。
为了实现上述目的，本发明采用的技术方案是：
一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，在polar译码过程中，保留L条路径度量值，每次往前多译码一个bit，计算出2L个路径度量值，然后从2L个路径度量值中，选出最大的L个路径度量值保留下来，然后继续往前译码下一个bit，重复上面的过程，直到译码完所有的bit，其特征在于，所述选出最大的L个路径度量值的方法如下：
利用L个寄存器，分别保存L条路径对应的L个路径度量值PMo(0)～PMo(L-1)；
计算开始时，将该L个寄存器初始化成负无穷大或者系统中定义的能够表示路径度量值PM的最小值；
译码过程中，当计算出第一个路径度量值pm(x)时，利用L个比较器，分别将pm(x)与PMo(0)～PMo(L-1)比较大小，在一个周期内完成pm(x)和L个PMo的比较；
根据比较结果，将pm(x)插入到PMo(0)～PMo(L-1)序列中，插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；
得到从大到小降序排列的L个路径度量值，重新保存于所述L个寄存器中；
依次计算每条路径下的路径度量值，每计算出一个路径度量值，就和L个寄存器中的L个路径度量值做比较，将计算出的路径度量值，插入到比其大的值和比起小的值之间，多出来的最小值直接丢弃掉。
重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值。
优选地，可采用多路并行的策略实现所述选出最大的L个路径度量值的方法。
所述多路并行的策略中，计算路径度量值时，多路并行一起计算，在某 一个时钟周期有多个路径度量值被同时计算出，采用时分复用的办法，在每个时钟周期里，只比较1个新计算出的路径度量值和L个寄存器中保存的L个路径度量值的大小关系，并做插入和丢弃处理；依次进行，在多个时钟周期内比较完多个计算出的路径度量值。
所述多路并行的策略中，当同时计算出多个路径度量值时，如果平均每个周期计算出的路径度量值小于1个，则采用一组比较器；如果平均每个周期计算出的路径度量值大于1个，则采用多组比较器，以满足计算需求，其中每组有L个比较器。
所述多路并行的策略中，当同时计算出多个路径度量值时，加入顺序化模块，缓存同时计算出的多个路径度量值，再按顺序输出，依次和L个寄存器中保存的L个路径度量值进行比较和插入。
本发明还可以加法器或减法器替代比较器实现比较大小的功能。
与现有技术相比，本发明提出了一种电路设计方案，用于从2L个路径度量值中，找出来L个最大的路径度量值，并且按从大到小的顺序输出。
(1)本发明占用的硬件资源少，整个计算过程中，只需要保存L个路径度量值，超出L个路径度量值时，最小的会被丢弃，计算结果不受影响。节省了硬件资源。
(2)计算速度快。在整个计算过程中，寄存的L个路径度量值始终保持了从大到小按顺序排列。当一个新的路径度量值计算出时，L个比较器并行工作，可以在一个周期内比较出大小关系，并找到应该插入的位置；在下一个周期中，则按比较结果，把新的路径度量值，插入到对应的地方，并把最小值丢弃。操作完成后，新的L个路径度量值，还是按从大到小的顺序排列的。如果比较和插入两级操作按流水线的方式工作起来，相当于只需要一个时钟周期，就可以对一个新计算的值进行排序。
(3)扩展容易。在polar码译码的电路中，可以用并行的方式同时计算多个路径度量值。如果平均下来，每个时钟周期计算的路径度量值小于1个， 则一组比较器和寄存器就可以满足计算需求。如果平均下来，每个时钟周期计算的路径度量值大于1个，小于2个，则设计两组比较器和寄存器可以满足计算需求。以此类推，可以对电路方便的进行扩展，满足不同级别的译码需求。
附图说明
图1是polar码译码过程示意图。
图2是Polar码比较器设计架构示意图。
图3是从L+1个值中选出最大的L个值的架构示意图。
图4是计算并比较路径度量值L大小的架构示意图。
图5是多路并行计算路径度量值架构示意图。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
polar译码过程是一个多轮迭代的过程。在一条选定的译码路径中，每次往前多译码一个bit，就需要计算路径度量值。往前译码的这一个bit可能是0，也可能是1，所以要计算两次路径度量值。一般在译码过程中，会保留L条路径度量值。所以每次往前多译码一个bit，就需要计算出2L个路径度量值。然后从2L个路径度量值中，选出最大的L个路径度量值，保留下来。然后再重复上面的过程，继续往前译码下一个bit，直到译码完所有的bit。
图1中示出了polar码译码一个bit的过程。译码完第i个bit时，会保留下来L条路径和对应的L个路径度量值PMi(0)～PMi(L-1)，即图1中的1。在译码下一个bit时，在每个译码路径下，下一个bit可能是0，也可能是1。这样L条译码路径变成了2L条路径，每个路径可以计算出其对应的路径度量值，即图1中的2。然后在2L个路径中，找出路径度量值最大的L条路径，即图1中的电路部分3，作为第i+1个bit的译码结果PMo(0)～PMo(L-1)，即图1中的4。图中，PM表示路径度量值。每次往前译码时，PMi表示当前L个寄存器里保存的已经计算出来的路径度量值，作为下一次译码的输入；pm表 示在PMi基础上译码1个bit，算出来的新的路径度量值；PMo表示做完1bit译码后，从2L个pm结果中，找出来的最大的L个路径度量值，作为输出结果，重新保存在L个寄存器中。
计算一次路径度量值，比如从图1中的PMi(0)计算pm(0)，该过程要用到多次迭代运算，包括加法，比较大小等操作。在硬件电路上实现时，一般不会在一个时钟周期内做完，而是要划分成多个时钟周期来实现。也就是说，需要多个时钟周期的计算，才能算出来一个路径度量值pm(x)。但是可以使用多路并行的策略来同时计算多个路径度量值。比如计算一次路径度量值需要8个时钟周期的话，可以同时计算6条或者8条路径的路径度量值。这样可以在8个时钟周期内，计算出6条或者8条路径的路径度量值。
图1中电路部分3的功能是从2L个路径度量值中，找出最大的L个路径度量值来，这是本发明的关键，其步骤如下：
电路中先设计L个寄存器，用于保存L个路径度量值PMo(0)～PMo(L-1)，如图2中6-1、图3中6-2、6-3、图4、图5中6-2，均表示寄存器中保存的L个最大的路径度量值。计算开始时，先把这L个寄存器初始化成负无穷大，或者系统中定义的能够表示路径度量值的最小值。译码过程中，2L个路径度量值，不是同时计算出的，而是一个一个按顺序计算出的(此处先不考虑多路并行计算的情况)。当计算出第一个路径度量值时，如图2中的5以及图4、图5中的5-1，即pm(x)，表示计算路径度量值的中间结果，即2L个pm中的某一个。将pm(x)与PMo(0)～PMo(L-1)比较大小，此处的电路中设计了L个比较器，用于比较pm(x)和L个PMo的大小关系，即图2中7-1、图3、4、5中7-2，可以在一个周期内完成pm(x)和L个路径度量值的比较。图3中8为选择并移位的电路，其根据pm(x)和L个PMo的比较结果，将pm(x)插入到L个路径度量值的序列中，具体插入到比其大的值和比其小的值中间。根据上面的过程，L个寄存器中保存的L个路径度量值始终是按照从大到小的顺序降序排列的。当计算出的pm(x)通过比较插入到序列中时，最后会多出来 一个最小值，这个最小值不用保存，可以直接丢弃掉，保证新序列仍按降序进行排列。
依次计算每条路径下的路径度量值，每计算出一个路径度量值，就和L个寄存器中保存的L个路径度量值做比较，将计算出的路径度量值，插入到比其大的值和比起小的值之间，多出来的最小值直接丢弃掉。重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中，保留的就是最大的L个路径度量值，并且是按降序排列的。即图3中的6-3。
如果计算路径度量值时，多路并行一起计算，则可能在某一个时钟周期有多个路径度量值被同时计算出。此时可以采用时分复用的办法，在每个时钟周期里，只比较1个新计算出的路径度量值和L个寄存器中保存的L个路径度量值的大小关系，并做插入和丢弃处理；依次进行，在多个时钟周期内可以比较完多个计算出的路径度量值。
在多路并行计算路径度量值的情况下，虽然会同时计算出多个路径度量值，只要平均下来，每个周期计算出的路径度量值小于1个，采用一组比较器即可。如果平均下来每个周期计算出的路径度量值大于1个，则此时可以采用多组比较器的设计，以满足计算需求。
具体地，在本发明的第一个实施例中，只使用1路电路来计算路径度量值，图4画出了计算路径度量值，并且比较大小的电路图。
(1)在每次计算开始之前，先把保存路径度量值的L个寄存器初始化成负无穷大，或者系统能够表示的最小值。
(2)从上一次保留的L个路径中，选出来第一条路径，及其对应的路径度量值PMi(x)，即图4中的9，表示寄存器中保存的旧的L个路径度量值，作为译码的输入。
(3)在该路径后面扩展1bit的0，形成新的译码路径，然后进入计算路径度量值的电路，如图4中的8，计算出扩展后路径的路径度量值pm(x)。该计算过程一般包含了加法，比较等操作，需要划分成多级流水线来实现。
(4)计算出pm(x)之后，把pm(x)和寄存器中保留的L个路径度量值进行比较。由于寄存器中保留的路径度量值是按从大到小的降序进行排列的。因此将pm(x)和L个路径度量值进行比较后，能够找到一个位置，位于比pm(x)大的值和比pm(x)小的值之间。将pm(x)插入到该位置，同时将L个路径度量值中比pm(x)小的值，往后移位，最后多出来的最小值丢弃掉。这样就可以在PMo中保留下来新的L个路径度量值，该过程如图3所示。
(5)转回步骤(3)，在选定的路径后面扩展1bit的1，即把扩展1bit的0操作改为扩展1bit的1，然后重复步骤(3)，(4)，再算出来新的L个路径度量值。
(6)转回步骤(2)，选择下一条保留下来的路径，重复步骤(2)，(3)，(4)，(5)，得到新的L个径路径度量值。重复上面的过程，直到处理完所有的路径和其对应的路径度量值，最后保留下来L条译码路径。
(7)上面的过程，保留下来了L个最大的路径度量值，并且是按从大到小的顺序排列的。最大的路径度量值，对应着最可能的译码结果。因此降序排列对后续译码电路的使用是非常方便的。
在本发明的另一个实施例中，为了提高译码速度，采用多路并行的方法计算路径度量值，如图5所示。多路并行计算会同时计算出多个路径度，如图5中的10，计算出来的路径度量值中间结果。但是每条通路计算路径度量值的速度是比较慢的，需要多个周期才能做完。因此在电路中加入顺序化模块，如图5中的11，将同时计算出的多个路径度量值缓存起来，再按顺序输出，依次和L个寄存器中保存的L个路径度量值进行比较和插入。具体可选择并行转串行的电路(串化电路)，把同时计算出来的多个路径度量值，重新排序，然后按顺序，串行输出。
本发明中，在比较pm(x)和寄存器中路径度量值的大小时，是使用比较器来实现的。此处也可以使用加法器(减法)来实现比较大小的功能。

Claims (6)

  1. 一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，在polar译码过程中，保留L条路径度量值，每次往前多译码一个bit，计算出2L个路径度量值，然后从2L个路径度量值中，选出最大的L个路径度量值保留下来，然后继续往前译码下一个bit，重复上面的过程，直到译码完所有的bit，其特征在于，所述选出最大的L个路径度量值的方法如下：
    利用L个寄存器，分别保存L条路径对应的L个路径度量值PMo(0)～PMo(L-1)；
    计算开始时，将该L个寄存器初始化成负无穷大或者系统中定义的能够表示路径度量值PM的最小值；
    译码过程中，当计算出第一个路径度量值pm(x)时，利用L个比较器，分别将pm(x)与PMo(0)～PMo(L-1)比较大小，在一个周期内完成pm(x)和L个路径度量值的比较；
    根据比较结果，将pm(x)插入到PMo(0)～PMo(L-1)序列中，插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；
    得到从大到小降序排列的L个路径度量值，重新保存于所述L个寄存器中；
    依次计算每条路径下的路径度量值，每计算出一个路径度量值，就和L个寄存器中的L个路径度量值做比较，将计算出的路径度量值，插入到比其大的值和比起小的值之间，多出来的最小值直接丢弃掉；
    重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值。
  2. 根据权利要求1所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，采用多路并行的策略实现所述选出最大的L个路径度量值的方法。
  3. 根据权利要求2所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，所述多路并行的策略中，计算路径度量值时，多路并行一起计算，在某一个时钟周期有多个路径度量值被同时计算出，采用时分复用的办法，在每个时钟周期里，只比较1个新计算出的路径度量值和L个寄存器中保存的L个路径度量值的大小关系，并做插入和丢弃处理；依次进行，在多个时钟周期内比较完多个计算出的路径度量值。
  4. 根据权利要求2或3所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，所述多路并行的策略中，当同时计算出多个路径度量值时，如果平均每个周期计算出的路径度量值小于1个，则采用一组比较器；如果平均每个周期计算出的路径度量值大于1个，则采用多组比较器，以满足计算需求，其中每组有L个比较器。
  5. 根据权利要求2或3所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，所述多路并行的策略中，当同时计算出多个路径度量值时，加入顺序化模块，缓存同时计算出的多个路径度量值，再按顺序输出，依次和L个寄存器中保存的L个路径度量值进行比较和插入。
  6. 根据权利要求2所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，以加法器或减法器替代比较器实现比较大小的功能。
PCT/CN2019/129880 2019-12-18 2019-12-30 Polar码译码器中寻找L个最大路径度量值的电路实现方法 WO2021120322A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911312400.5 2019-12-18
CN201911312400.5A CN111130566B (zh) 2019-12-18 2019-12-18 Polar码译码器中寻找L个最大路径度量值的电路实现方法

Publications (1)

Publication Number Publication Date
WO2021120322A1 true WO2021120322A1 (zh) 2021-06-24

Family

ID=70499706

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/129880 WO2021120322A1 (zh) 2019-12-18 2019-12-30 Polar码译码器中寻找L个最大路径度量值的电路实现方法

Country Status (2)

Country Link
CN (1) CN111130566B (zh)
WO (1) WO2021120322A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
WO2016191996A1 (zh) * 2015-05-31 2016-12-08 华为技术有限公司 极化码的路径合并方法、装置以及译码装置
US20180287640A1 (en) * 2017-03-29 2018-10-04 Qualcomm Incorporated List management for parallel operations of polar codes
US20190089481A1 (en) * 2016-09-15 2019-03-21 Huawei Technolgies Co., Ld. Method and Apparatus for Encoding Data Using a Polar Code
CN109617655A (zh) * 2018-12-28 2019-04-12 中北大学 一种基于随机扰码辅助的极化码无线数据安全传输方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449578B1 (ko) * 2001-09-14 2004-09-21 한국전자통신연구원 3차원 이상의 블럭터보 부호에 대한 반복 복호 방법
CN1787386A (zh) * 2004-12-08 2006-06-14 中兴通讯股份有限公司 一种维特比译码器路径度量存储的方法
US9699689B2 (en) * 2013-10-18 2017-07-04 Daniel A. Katz Communication of plain information during channel access
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
US9722651B2 (en) * 2015-01-09 2017-08-01 Qualcomm Incorporated Adaptive channel coding using polarization
WO2016172934A1 (zh) * 2015-04-30 2016-11-03 华为技术有限公司 极化码的译码器和译码方法
KR102174947B1 (ko) * 2016-04-29 2020-11-05 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 및 디코딩 방법과 장치
CN106301390A (zh) * 2016-08-11 2017-01-04 中国计量大学 LDPC/Turbo码双模译码器
CN106301387B (zh) * 2016-08-15 2019-10-11 东南大学 一种分布式排序方法以及采用该方法构成crc辅助极化码连续消除列表译码器的方法
CN106506009B (zh) * 2016-10-31 2020-09-25 中国石油大学(华东) 一种极化码的译码方法
CN110121851B (zh) * 2016-11-11 2022-04-08 瑞典爱立信有限公司 发送增量冗余编码比特块的方法、设备、介质和通信系统
CN110113132B (zh) * 2017-01-25 2020-07-07 华为技术有限公司 一种编译码方法和终端
CN108964671B (zh) * 2017-05-27 2020-12-15 华为技术有限公司 一种译码方法及译码器
CN108833052B (zh) * 2018-04-26 2021-02-26 西南电子技术研究所（中国电子科技集团公司第十研究所） 信道极化译码路径度量值排序方法
CN110492974B (zh) * 2019-08-19 2020-08-07 北京邮电大学 一种并行的极化码译码方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016191996A1 (zh) * 2015-05-31 2016-12-08 华为技术有限公司 极化码的路径合并方法、装置以及译码装置
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
US20190089481A1 (en) * 2016-09-15 2019-03-21 Huawei Technolgies Co., Ld. Method and Apparatus for Encoding Data Using a Polar Code
US20180287640A1 (en) * 2017-03-29 2018-10-04 Qualcomm Incorporated List management for parallel operations of polar codes
CN109617655A (zh) * 2018-12-28 2019-04-12 中北大学 一种基于随机扰码辅助的极化码无线数据安全传输方法

Also Published As

Publication number Publication date
CN111130566A (zh) 2020-05-08
CN111130566B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US7765459B2 (en) Viterbi decoder and viterbi decoding method
CN110771047B (zh) 具有f功能和g功能的llr域计算的极性解码器
CN104079382A (zh) 一种基于概率计算的极化码译码器和极化码译码方法
WO2011082509A1 (zh) 一种turbo码译码方法和装置
WO2006102141A2 (en) Efficient check node message transform approximation for ldpc decoder
KR101583139B1 (ko) 높은 처리량과 낮은 복잡성을 갖는 연속 제거 극 부호 복호 장치 및 그 방법
Kavinilavu et al. Implementation of Convolutional encoder and Viterbi decoder using Verilog HDL
US20050157823A1 (en) Technique for improving viterbi decoder performance
US7131055B2 (en) Fast bit-parallel Viterbi decoder add-compare-select circuit
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
Giard et al. A multi-Gbps unrolled hardware list decoder for a systematic polar code
CN100499379C (zh) 一种卷积码译码方法
WO2021120322A1 (zh) Polar码译码器中寻找L个最大路径度量值的电路实现方法
CN111200481B (zh) Polar码译码过程中提高计算单元通用性的方法
CN107707333B (zh) 一种基于码字估计值的极化码早期迭代停止方法及装置
CN104702293A (zh) 一种面向体域网的双模式bch解码器电路
JP2010130271A (ja) 復号器および復号方法
Veshala et al. FPGA based design and implementation of modified Viterbi decoder for a Wi-Fi receiver
CN111030711A (zh) 一种维特比译码器并行加比选处理方法
Bhowal Transformation of ACS module to CSA module of low-power Viterbi decoder for digital wireless communication applications
Zhu et al. Efficient Reed-Solomon decoder with adaptive error-correcting capability
CN116073952B (zh) 一种基于MaPU架构的快速并行卷积编译码方法、系统、设备及介质
CN103546170A (zh) 一种低功耗状态反馈式维特比译码器及译码方法
CN117200809B (zh) 用于纠两个误码的rs码的低功耗钱搜索和错误估值电路
CN102723959A (zh) 维特比译码器、多路并行译码器和加比选处理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19956842

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19956842

Country of ref document: EP

Kind code of ref document: A1