CN111130566B - Polar码译码器中寻找L个最大路径度量值的电路实现方法 - Google Patents

Abstract

一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，利用L个寄存器，分别保存L条路径对应的L个路径度量值；计算开始时，将该L个寄存器初始化成负无穷大或系统定义的能够表示路径度量值的最小值；译码过程中，当计算出第一个路径度量值时，利用L个比较器比较其与L个路径度量值的大小；将其插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；得到从大到小排列的L个路径度量值，重新保存；重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值，本发明还可采用多路并行的方式。本发明通过优化算法和硬件电路，提高了polar译码速度和准确率，同时减小了译码器面积。

Description

Polar码译码器中寻找L个最大路径度量值的电路实现方法

技术领域

本发明属于5G通信技术领域，特别涉及一种Polar码译码器中寻找L个最大路径度量值的电路实现方法。

背景技术

5G通信技术逐渐成熟，5G标准也逐渐完善。5G作为下一代通信技术，支持5G的硬件设备已经开始出现，而且会越来越普及。Polar码编码技术因为其在各方面的优势，成为了5G通信的信道编码标准。

在通信应用中，发送端的信息会通过polar码编码，提高容错性之后，发送到信道上。信道具有一定的不可靠性。接收端接收来自信道的信息，对其进行译码，然后尽可能真实的恢复出来原始信息。该过程在日常通信设备手机、通信基站中，都会用到。

相对于polar码编码技术，polar码译码技术要复杂的多，polar码译码过程中，为了提高译码准确率，会同时保留多个译码序列，一般称作L条译码路径。在L条译码路径的基础上，译码器每次往前多译码一个bit，就会有2L种译码可能，对应2L条译码路径。此时需要在2L条路径中找出L条路径度量值最大的路径，作为这一次译码结果。

上面的译码过程需要在2L个路径度量值中，找出最大的L个路径度量值；说的更通用一些，即在2L个变量中，找出最大的L个变量，并保留下来。因此，在研发设计通信设备时，往往需要花费很大的精力来考虑polar码译码的实现。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，通过算法和硬件电路的优化，快速实现该功能，提高了polar译码的速度和准确率，同时减小了polar译码器的面积，硬件代价很小。

为了实现上述目的，本发明采用的技术方案是：

一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，在polar译码过程中，保留L条路径度量值，每次往前多译码一个bit，计算出2L个路径度量值，然后从2L个路径度量值中，选出最大的L个路径度量值保留下来，然后继续往前译码下一个bit，重复上面的过程，直到译码完所有的bit，其特征在于，所述选出最大的L个路径度量值的方法如下：

利用L个寄存器，分别保存L条路径对应的L个路径度量值PMo(0)～PMo(L-1)；

计算开始时，将该L个寄存器初始化成负无穷大或者系统中定义的能够表示路径度量值PM的最小值；

译码过程中，当计算出第一个路径度量值pm(x)时，利用L个比较器，分别将pm(x)与PMo(0)～PMo(L-1)比较大小，在一个周期内完成pm(x)和L个PMo的比较；

根据比较结果，将pm(x)插入到PMo(0)～PMo(L-1)序列中，插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；

得到从大到小降序排列的L个路径度量值，重新保存于所述L个寄存器中；

依次计算每条路径下的路径度量值，每计算出一个路径度量值，就和L个寄存器中的L个路径度量值做比较，将计算出的路径度量值，插入到比其大的值和比起小的值之间，多出来的最小值直接丢弃掉。

重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值。

优选地，可采用多路并行的策略实现所述选出最大的L个路径度量值的方法。

所述多路并行的策略中，计算路径度量值时，多路并行一起计算，在某一个时钟周期有多个路径度量值被同时计算出，采用时分复用的办法，在每个时钟周期里，只比较1个新计算出的路径度量值和L个寄存器中保存的L个路径度量值的大小关系，并做插入和丢弃处理；依次进行，在多个时钟周期内比较完多个计算出的路径度量值。

所述多路并行的策略中，当同时计算出多个路径度量值时，如果平均每个周期计算出的路径度量值小于1个，则采用一组比较器；如果平均每个周期计算出的路径度量值大于1个，则采用多组比较器，以满足计算需求，其中每组有L个比较器。

所述多路并行的策略中，当同时计算出多个路径度量值时，加入顺序化模块，缓存同时计算出的多个路径度量值，再按顺序输出，依次和L个寄存器中保存的L个路径度量值进行比较和插入。

本发明还可以加法器或减法器替代比较器实现比较大小的功能。

与现有技术相比，本发明提出了一种电路设计方案，用于从2L个路径度量值中，找出来L个最大的路径度量值，并且按从大到小的顺序输出。

(1)本发明占用的硬件资源少，整个计算过程中，只需要保存L个路径度量值，超出L个路径度量值时，最小的会被丢弃，计算结果不受影响。节省了硬件资源。

(2)计算速度快。在整个计算过程中，寄存的L个路径度量值始终保持了从大到小按顺序排列。当一个新的路径度量值计算出时，L个比较器并行工作，可以在一个周期内比较出大小关系，并找到应该插入的位置；在下一个周期中，则按比较结果，把新的路径度量值，插入到对应的地方，并把最小值丢弃。操作完成后，新的L个路径度量值，还是按从大到小的顺序排列的。如果比较和插入两级操作按流水线的方式工作起来，相当于只需要一个时钟周期，就可以对一个新计算的值进行排序。

(3)扩展容易。在polar码译码的电路中，可以用并行的方式同时计算多个路径度量值。如果平均下来，每个时钟周期计算的路径度量值小于1个，则一组比较器和寄存器就可以满足计算需求。如果平均下来，每个时钟周期计算的路径度量值大于1个，小于2个，则设计两组比较器和寄存器可以满足计算需求。以此类推，可以对电路方便的进行扩展，满足不同级别的译码需求。

附图说明

图1是polar码译码过程示意图。

图2是Polar码比较器设计架构示意图。

图3是从L+1个值中选出最大的L个值的架构示意图。

图4是计算并比较路径度量值L大小的架构示意图。

图5是多路并行计算路径度量值架构示意图。

具体实施方式

下面结合附图和实施例详细说明本发明的实施方式。

polar译码过程是一个多轮迭代的过程。在一条选定的译码路径中，每次往前多译码一个bit，就需要计算路径度量值。往前译码的这一个bit可能是0，也可能是1，所以要计算两次路径度量值。一般在译码过程中，会保留L条路径度量值。所以每次往前多译码一个bit，就需要计算出2L个路径度量值。然后从2L个路径度量值中，选出最大的L个路径度量值，保留下来。然后再重复上面的过程，继续往前译码下一个bit，直到译码完所有的bit。

图1中示出了polar码译码一个bit的过程。译码完第i个bit时，会保留下来L条路径和对应的L个路径度量值PMi(0)～PMi(L-1)，即图1中的1。在译码下一个bit时，在每个译码路径下，下一个bit可能是0，也可能是1。这样L条译码路径变成了2L条路径，每个路径可以计算出其对应的路径度量值，即图1中的2。然后在2L个路径中，找出路径度量值最大的L条路径，即图1中的电路部分3，作为第i+1个bit的译码结果PMo(0)～PMo(L-1)，即图1中的4。图中，PM表示路径度量值。每次往前译码时，PMi表示当前L个寄存器里保存的已经计算出来的路径度量值，作为下一次译码的输入；pm表示在PMi基础上译码1个bit，算出来的新的路径度量值；PMo表示做完1bit译码后，从2L个pm结果中，找出来的最大的L个路径度量值，作为输出结果，重新保存在L个寄存器中。

计算一次路径度量值，比如从图1中的PMi(0)计算pm(0)，该过程要用到多次迭代运算，包括加法，比较大小等操作。在硬件电路上实现时，一般不会在一个时钟周期内做完，而是要划分成多个时钟周期来实现。也就是说，需要多个时钟周期的计算，才能算出来一个路径度量值pm(x)。但是可以使用多路并行的策略来同时计算多个路径度量值。比如计算一次路径度量值需要8个时钟周期的话，可以同时计算6条或者8条路径的路径度量值。这样可以在8个时钟周期内，计算出6条或者8条路径的路径度量值。

图1中电路部分3的功能是从2L个路径度量值中，找出最大的L个路径度量值来，这是本发明的关键，其步骤如下：

电路中先设计L个寄存器，用于保存L个路径度量值PMo(0)～PMo(L-1)，如图2中6-1、图3中6-2、6-3、图4、图5中6-2，均表示寄存器中保存的L个最大的路径度量值。计算开始时，先把这L个寄存器初始化成负无穷大，或者系统中定义的能够表示路径度量值的最小值。译码过程中，2L个路径度量值，不是同时计算出的，而是一个一个按顺序计算出的(此处先不考虑多路并行计算的情况)。当计算出第一个路径度量值时，如图2中的5以及图4、图5中的5-1，即pm(x)，表示计算路径度量值的中间结果，即2L个pm中的某一个。将pm(x)与PMo(0)～PMo(L-1)比较大小，此处的电路中设计了L个比较器，用于比较pm(x)和L个PMo的大小关系，即图2中7-1、图3、4、5中7-2，可以在一个周期内完成pm(x)和L个路径度量值的比较。图3中8为选择并移位的电路，其根据pm(x)和L个PMo的比较结果，将pm(x)插入到L个路径度量值的序列中，具体插入到比其大的值和比其小的值中间。根据上面的过程，L个寄存器中保存的L个路径度量值始终是按照从大到小的顺序降序排列的。当计算出的pm(x)通过比较插入到序列中时，最后会多出来一个最小值，这个最小值不用保存，可以直接丢弃掉，保证新序列仍按降序进行排列。

依次计算每条路径下的路径度量值，每计算出一个路径度量值，就和L个寄存器中保存的L个路径度量值做比较，将计算出的路径度量值，插入到比其大的值和比起小的值之间，多出来的最小值直接丢弃掉。重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中，保留的就是最大的L个路径度量值，并且是按降序排列的。即图3中的6-3。

如果计算路径度量值时，多路并行一起计算，则可能在某一个时钟周期有多个路径度量值被同时计算出。此时可以采用时分复用的办法，在每个时钟周期里，只比较1个新计算出的路径度量值和L个寄存器中保存的L个路径度量值的大小关系，并做插入和丢弃处理；依次进行，在多个时钟周期内可以比较完多个计算出的路径度量值。

在多路并行计算路径度量值的情况下，虽然会同时计算出多个路径度量值，只要平均下来，每个周期计算出的路径度量值小于1个，采用一组比较器即可。如果平均下来每个周期计算出的路径度量值大于1个，则此时可以采用多组比较器的设计，以满足计算需求。

具体地，在本发明的第一个实施例中，只使用1路电路来计算路径度量值，图4画出了计算路径度量值，并且比较大小的电路图。

(1)在每次计算开始之前，先把保存路径度量值的L个寄存器初始化成负无穷大，或者系统能够表示的最小值。

(2)从上一次保留的L个路径中，选出来第一条路径，及其对应的路径度量值PMi(x)，即图4中的9，表示寄存器中保存的旧的L个路径度量值，作为译码的输入。

(3)在该路径后面扩展1bit的0，形成新的译码路径，然后进入计算路径度量值的电路，如图4中的8，计算出扩展后路径的路径度量值pm(x)。该计算过程一般包含了加法，比较等操作，需要划分成多级流水线来实现。

(4)计算出pm(x)之后，把pm(x)和寄存器中保留的L个路径度量值进行比较。由于寄存器中保留的路径度量值是按从大到小的降序进行排列的。因此将pm(x)和L个路径度量值进行比较后，能够找到一个位置，位于比pm(x)大的值和比pm(x)小的值之间。将pm(x)插入到该位置，同时将L个路径度量值中比pm(x)小的值，往后移位，最后多出来的最小值丢弃掉。这样就可以在PMo中保留下来新的L个路径度量值，该过程如图3所示。

(5)转回步骤(3)，在选定的路径后面扩展1bit的1，即把扩展1bit的0操作改为扩展1bit的1，然后重复步骤(3)，(4)，再算出来新的L个路径度量值。

(6)转回步骤(2)，选择下一条保留下来的路径，重复步骤(2)，(3)，(4)，(5)，得到新的L个径路径度量值。重复上面的过程，直到处理完所有的路径和其对应的路径度量值，最后保留下来L条译码路径。

(7)上面的过程，保留下来了L个最大的路径度量值，并且是按从大到小的顺序排列的。最大的路径度量值，对应着最可能的译码结果。因此降序排列对后续译码电路的使用是非常方便的。

在本发明的另一个实施例中，为了提高译码速度，采用多路并行的方法计算路径度量值，如图5所示。多路并行计算会同时计算出多个路径度，如图5中的10，计算出来的路径度量值中间结果。但是每条通路计算路径度量值的速度是比较慢的，需要多个周期才能做完。因此在电路中加入顺序化模块，如图5中的11，将同时计算出的多个路径度量值缓存起来，再按顺序输出，依次和L个寄存器中保存的L个路径度量值进行比较和插入。具体可选择并行转串行的电路(串化电路)，把同时计算出来的多个路径度量值，重新排序，然后按顺序，串行输出。

本发明中，在比较pm(x)和寄存器中路径度量值的大小时，是使用比较器来实现的。此处也可以使用加法器(减法)来实现比较大小的功能。

Claims (6)

1.一种Polar码译码器中寻找L个最大路径度量值的电路实现方法，在polar译码过程中，保留L个路径度量值，每次往前多译码一个bit，计算出2L个路径度量值，然后从2L个路径度量值中，选出最大的L个路径度量值保留下来，然后继续往前译码下一个bit，重复上面的过程，直到译码完所有的bit，其特征在于，所述选出最大的L个路径度量值的方法如下：

利用L个寄存器，分别保存L条路径对应的L个做完1bit译码后的路径度量值PMo(0)～PMo(L-1)；

计算开始时，将该L个寄存器初始化成负无穷大或者系统中定义的能够表示路径度量值PM的最小值；

译码过程中，当计算出第一个新的路径度量值pm(x)时，利用L个比较器，分别将pm(x)与PMo(0)～PMo(L-1)比较大小，在一个周期内完成pm(x)和PMo(0)～PMo(L-1)的比较；

根据比较结果，将pm(x)插入到PMo(0)～PMo(L-1)序列中，插入到比其大的值和比其小的值中间，多出来的最小值直接丢弃掉；

得到从大到小降序排列的新的L个路径度量值，重新保存于所述L个寄存器中；

依次计算每条路径下的路径度量值，每计算出一个路径度量值，就和L个寄存器中的新的L个路径度量值做比较，将计算出的新的路径度量值，插入到比其大的值和比起小的值之间，多出来的最小值直接丢弃掉；

重复此过程，直到2L个路径度量值全部计算完，此时L个寄存器中保留的即是从大到小降序排列的最大的L个路径度量值。

2.根据权利要求1所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，采用多路并行的策略实现所述选出最大的L个路径度量值的方法。

3.根据权利要求2所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，所述多路并行的策略中，计算新的路径度量值时，多路并行一起计算，在某一个时钟周期有多个路径度量值被同时计算出，采用时分复用的办法，在每个时钟周期里，只比较1个新的路径度量值和L个寄存器中保存的L个路径度量值的大小关系，并做插入和丢弃处理；依次进行，在多个时钟周期内比较完多个计算出的路径度量值。

4.根据权利要求2或3所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，所述多路并行的策略中，当同时计算出多个新的路径度量值时，如果平均每个周期计算出的新的路径度量值小于1个，则采用一组比较器；如果平均每个周期计算出的新的路径度量值大于1个，则采用多组比较器，以满足计算需求，其中每组有L个比较器。

5.根据权利要求2或3所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，所述多路并行的策略中，当同时计算出多个新的路径度量值时，加入顺序化模块，缓存同时计算出的多个新的路径度量值，再按顺序输出，依次和L个寄存器中保存的L个路径度量值进行比较和插入。

6.根据权利要求2所述Polar码译码器中寻找L个最大路径度量值的电路实现方法，其特征在于，以加法器或减法器替代比较器实现比较大小的功能。

Images