CN108063649B - 一种低时延低复杂度的极化码译码方法 - Google Patents

一种低时延低复杂度的极化码译码方法 Download PDF

Info

Publication number
CN108063649B
CN108063649B CN201711337829.0A CN201711337829A CN108063649B CN 108063649 B CN108063649 B CN 108063649B CN 201711337829 A CN201711337829 A CN 201711337829A CN 108063649 B CN108063649 B CN 108063649B
Authority
CN
China
Prior art keywords
msr1
node
decoding
path
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711337829.0A
Other languages
English (en)
Other versions
CN108063649A (zh
Inventor
潘志文
于永润
刘楠
尤肖虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
White Box Shanghai Microelectronics Technology Co ltd
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201711337829.0A priority Critical patent/CN108063649B/zh
Publication of CN108063649A publication Critical patent/CN108063649A/zh
Application granted granted Critical
Publication of CN108063649B publication Critical patent/CN108063649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种低时延低复杂度的极化码译码方法，采用SCL方法进行译码，包括：(1)从待编码比特序列中选出FCR0节点和MSR1节点(2)对FCR0节点，根据接收机存储的冻结比特位的值直接获取译码结果；(3)对FCR0节点和MSR1节点之间的比特序列，若为冻结比特，则连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果；若为信息比特，则连接冻结比特译码路径，通过路径分裂和简化路径度量排序保留路径度量较小的路径；(4)对MSR1节点，采用LLR进行直接判决译码，并连接在步骤(3)中保留的所有路径上；(5)对于步骤(4)中的路径，选择一条路径度量最小的路径对应的译码序列作为译码输出。本发明时延更低复杂度更低。

Description

一种低时延低复杂度的极化码译码方法
技术领域
本发明涉及无线通信中信道译码技术领域，尤其涉及一种低时延低复杂度的极化码译码方法。
背景技术
极化码(Polar Codes)是一种新型信道编码技术，它是第一类可以被严格证明达到二进制对称输入离散无记忆信道的信道容量的信道编码技术。极化码的主流译码方法是串行抵消列表(Successive Cancellation List,SCL)译码和置信传播译码。与置信传播译码方法相比，SCL译码方法虽然误码率性能更好，但其缺陷也很明显：译码时延大且复杂度高，这是因为SCL译码是序贯译码且需要进行大量存储。本发明针对SCL译码方法的上述缺点，提出了一种低时延时延、低复杂度的SCL译码方法。
发明内容
发明目的：本发明针对现有技术存在的问题，提供一种低时延低复杂度的极化码译码方法。
技术方案：本发明所述的低时延低复杂度的极化码译码方法包括：
(1)在译码时，从待编码比特序列中选出FCR0节点和MSR1节点；其中，FCR0节点是待编码比特序列中从第一位开始连续的冻结比特构成的节点，MSR1节点是待编码比特序列中最后的连续的个数为2的幂的信息比特构成的节点；
(2)对FCR0节点的比特序列，根据接收机存储的冻结比特位的值直接获取译码结果，译码路径度量为初始值0；
(3)对FCR0节点和MSR1节点之间的比特序列，若为冻结比特，则连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果；若为信息比特，则连接冻结比特译码路径，通过路径分裂和简化路径度量排序保留路径度量较小的路径；
(4)对MSR1节点的比特序列，采用信道接收的LLR进行直接判决译码，得到MSR1节点译码结果，并连接在步骤(3)中保留的所有路径上；
(5)对于步骤(4)中的路径，选择一条路径度量最小的路径对应的译码序列作为译码输出。
进一步的，步骤(1)中FCR0节点的选择方法为：从待编码比特序列
Figure GDA0002525963550000011
中，选择从u1开始的连续的|FCR0|个冻结比特构成FCR0节点，记为w＝{u1,u2,...,u|FCR0|}，其中，形如u*表示第*个比特位，|FCR0|表示FCR0节点包含的冻结比特的数量，且|FCR0|是偶数，N是待编码比特序列码长。步骤(1)中MSR1节点的选择方法为：从待编码比特序列
Figure GDA0002525963550000021
中，选择最后的连续|MSR1|个信息比特，构成MSR1节点，记为p＝{uN-|MSR1|+1,uN-|MSR1|+2,...,uN}，其中，形如u*表示第*个比特，|MSR1|表示MSR1所包含的信息比特的数量，且是2的幂。
进一步的，所述步骤(3)具体包括：
对于FCR0节点和MSR1节点之间的比特序列，按照下面方法从前到后依次处理：
(3-1)判断当前待译码比特ui为冻结比特还是信息比特；若为冻结比特，执行(3-2)，否则执行(3-3)；
(3-2)对于当前待译码比特ui，连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果，并将译码路径进行存储，将i＝i+1，返回(3-1)；
(3-3)对于当前待译码比特ui，将已经存储的路径进行路径分裂，得到2l个度量值，存储在如下的矩阵中：
Figure GDA0002525963550000022
式中，l是已经存储的路径数，1≤l≤L，L为SCL译码器的列表最大规模，PMj和
Figure GDA0002525963550000023
分别代表第j条路径分裂成为两条路径时，得到的两个路径的度量，一条代表译码结果0，另一条代表译码结果1，矩阵中的元素是无序的；
之后通过进行2l次比较，选出矩阵中的最小值和次小值，并选择剩余的尽可能小的l-2个值，从而得到l个路径并进行存储路径。
其中，2l次比较具体方法为：
第一次排序：比较同一列的两个元素PMj和
Figure GDA0002525963550000024
把较小者放在第一行，较大者放在第二行，得到新的矩阵：
Figure GDA0002525963550000025
式中，
Figure GDA0002525963550000026
表示PMj和
Figure GDA0002525963550000027
中较小者，
Figure GDA0002525963550000028
表示PMj和
Figure GDA0002525963550000029
中较大者；
第二次排序：针对新的矩阵，比较
Figure GDA00025259635500000210
和
Figure GDA00025259635500000211
即第一行的元素与它右下方的元素比较，PMl和
Figure GDA0002525963550000031
进行比较，选取
Figure GDA0002525963550000032
和
Figure GDA0002525963550000033
中较小者对应的路径作为幸存路径，从而得到l个路径并进行存储。
进一步的，所述步骤(4)具体包括：
(4-1)对MSR1节点的比特序列，采用信道接收的LLR进行直接判决译码，得到判决结果a|MSR1|＝{a1,a2,...,a|MSR1|}；其中|MSR1|为MSR1节点包含信息比特的数量，a*为MSR1节点的第*个比特的判决结果；
(4-2)根据判决结果计算得到MSR1节点译码结果：
Figure GDA0002525963550000034
其中
Figure GDA0002525963550000035
是MSR1节点的译码结果，G|MSR1|是长度为|MSR1|的极化码的生成矩阵；
(4-3)将MSR1节点译码结果连接在步骤(3)保留的所有的路径上，得到
Figure GDA0002525963550000036
式中，
Figure GDA0002525963550000037
表示第m条路径对应的译码结果，
Figure GDA0002525963550000038
表示第m条路径中MSR1节点译码前对应的译码结果。
进一步的，所述步骤(5)具体包括：
(5-1)计算步骤(4)中保留的所有路径的路径度量值：
Figure GDA0002525963550000039
式中，PMm表示MSR1节点译码后第m条路径的路径度量值，PMk,m表示第m条路径在译码MSR1节点前，已经具有的度量值，
Figure GDA00025259635500000310
表示因译码MSR1节点而引入的路径度量增量，|MSR1|表示MSR1节点包含信息比特的数量，α＝{α1,α2,...,α|MSR1|}表示MSR1节点对应的对数似然比，|αi|表示αi的绝对值；
(5-2)从所有路径中，选择一条路径度量最小的路径对应的译码序列作为译码输出。
有益效果：本发明与现有技术相比，其显著优点是：本发明通过简化FCR0和MSR1节点的译码计算，以及简化译码过程中的排序过程，降低了极化码SCL译码方法的译码延时和复杂度。
附图说明
图1是本发明提供的低时延低复杂度的极化码译码方法的流程示意图；
图2是FRC0和MSR1节点示意图。
具体实施方式
本实施例提供了一种低时延低复杂度的极化码译码方法，如图1所示，包括如下步骤：
(1)在译码时，从待编码比特序列中选出FCR0节点和MSR1节点；其中，FCR0节点是待编码比特序列中从第一位开始连续的冻结比特构成的节点，MSR1节点是待编码比特序列中最后的连续的个数为2的幂的信息比特构成的节点。
其中，FCR0节点的选择方法为：从待编码比特序列
Figure GDA0002525963550000041
中，选择从u1开始的连续的|FCR0|个冻结比特构成FCR0节点，记为w＝{u1,u2,...,u|FCR0|}，对应图2中的{u1,u2,u3,u4}，，图2中L＝8。其中，形如u*表示第*个比特位，|FCR0|表示FCR0节点包含的冻结比特的数量，且|FCR0|是偶数，N是待编码比特序列码长。MSR1节点的选择方法为：从待编码比特序列
Figure GDA0002525963550000042
中，选择最后的连续|MSR1|个信息比特，构成MSR1节点，记为p＝{uN-|MSR1|+1,uN-|MSR1|+2,...,uN}，对应图2中的{u7,u8}。其中，形如u*表示第*个比特，|MSR1|表示MSR1所包含的信息比特的数量，且是2的幂。
(2)对FCR0节点的比特序列，根据接收机存储的冻结比特位的值直接获取译码结果，译码路径度量为初始值0。
其中，对FCR0节点进行译码的原理有以下两点：第一，FCR0所包含的冻结比特的值对于发射机和接收机都是已知的，因此这些冻结比特对应的对数似然比(Log-LikelihoodRatio，LLR)不必计算；第二，由于FCR0节点中的冻结比特位于待编码比特序列
Figure GDA0002525963550000043
从u1开始的连续的个位置，因此在对FCR0包含的冻结比特进行译码时，译码路径中仅有一条路径，不存在路径分裂，因此不必计算路径度量(Path Metric,PM)，路径度量的初始值设为0，从而在FCR0节点的译码过程中，路径度量保持0值不变。由于不必计算FCR0节点对应的LLR和PM，译码延时得到降低。
(3)对FCR0节点和MSR1节点之间的比特序列，若为冻结比特，则连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果；若为信息比特，则连接冻结比特译码路径，通过路径分裂和简化路径度量排序保留路径度量较小的路径。
该步骤具体包括：
对于FCR0节点和MSR1节点之间的比特序列(如图2中的u5和u6)，按照下面方法从前到后依次处理：
(3-1)判断当前待译码比特ui为冻结比特还是信息比特；若为冻结比特，执行(3-2)，否则执行(3-3)。
(3-2)对于当前待译码比特ui，连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果，并将译码路径进行存储，将i＝i+1，返回(3-1)。同FCR0节点原理一致。
(3-3)对于当前待译码比特ui，将已经存储的路径进行路径分裂，得到2l个度量值，存储在如下的矩阵中：
Figure GDA0002525963550000051
式中，l是已经存储的路径数，1≤l≤L，L为SCL译码器的列表最大规模，PMj和
Figure GDA0002525963550000052
分别代表第j条路径分裂成为两条路径时，得到的两个路径的度量，一条代表译码结果0，另一条代表译码结果1，矩阵中的元素是无序的；之后通过进行2l次比较，选出矩阵中的最小值和次小值，并选择剩余的尽可能小的l-2个值，从而得到l个路径并进行存储路径。
其中，路径度量的数值越小越好，即具有最小度量的路径是最优路径。常规的SCL译码器选择这2l个值中最小的l个值。但是在允许一定程度上损失误码率性能的场合，并不要求严格选出最小的l个值。本实施例中的排序方法通过进行2l次比较，选出矩阵(1)中的最小值和次小值，同时使得剩余的l-2个值尽可能小，尽可能小是指本实施例中的排序方法总是选择某两个数中的较小者，排序方法具体为：
第一次排序：比较同一列的两个元素PMj和
Figure GDA0002525963550000053
把较小者放在第一行，较大者放在第二行，得到新的矩阵：
Figure GDA0002525963550000054
式中，
Figure GDA0002525963550000055
表示PMj和
Figure GDA0002525963550000056
中较小者，
Figure GDA0002525963550000057
表示PMj和
Figure GDA0002525963550000058
中较大者；此时已经进行了l次比较。
第二次排序：针对新的矩阵，比较
Figure GDA0002525963550000059
和
Figure GDA00025259635500000510
即第一行的元素与它右下方的元素比较，PMl和
Figure GDA00025259635500000515
进行比较，选取
Figure GDA00025259635500000511
和
Figure GDA00025259635500000512
中较小者对应的路径作为幸存路径，从而得到l个路径并进行存储。这里进行了l次比较，所以共有2l次比较。可以证明，这种比较选出了(1)中的最小值和次小值，同时由于总是取
Figure GDA00025259635500000513
和
Figure GDA00025259635500000514
中较小者对应的路径作为幸存路径，所以使得剩余的l-2个值(指除去最小值和次小值后，剩下的l-2个值)尽可能小。之所以要选出2l个路径度量中的最小值和次小值，是因为这两个值对应的译码结果是正确译码结果的概率高(这可以通过系统仿真观察到)，因此要保存下来作为幸存路径。
(4)对MSR1节点的比特序列，采用信道接收的LLR进行直接判决译码，得到MSR1节点译码结果，并连接在步骤(3)中保留的所有路径上。
由信道编码理论可知，对于码率为1的线性分组码(即MSR1节点对应的情况)，直接判决从信道接收的对数似然比所得到的译码序列，等价于最大似然译码序列。因此，对于MSR1节点，可以对LLR进行直接判决，得到译码结果，不必进行递归的串行抵消译码计算，由此简化了译码过程，降低了译码时延。因此，步骤(4)具体包括：
(4-1)对MSR1节点的比特序列，采用信道接收的LLR进行直接判决译码，得到判决结果a|MSR1|＝{a1,a2,...,a|MSR1|}；其中|MSR1|为MSR1节点包含信息比特的数量，a*为MSR1节点的第*个比特的判决结果；
(4-2)根据判决结果计算得到MSR1节点译码结果：
Figure GDA0002525963550000061
其中
Figure GDA0002525963550000062
是MSR1节点的译码结果，G|MSR1|是长度为|MSR1|的极化码的生成矩阵；
(4-3)将MSR1节点译码结果连接在步骤(3)保留的所有的路径上，得到
Figure GDA0002525963550000063
式中，
Figure GDA0002525963550000064
表示第m条路径对应的译码结果，
Figure GDA0002525963550000065
表示第m条路径中MSR1节点译码前对应的译码结果。
(5)对于步骤(4)中的路径，选择一条路径度量最小的路径对应的译码序列作为译码输出。具体包括：
(5-1)计算步骤(4)中保留的所有路径的路径度量值：
Figure GDA0002525963550000066
式中，PMm表示MSR1节点译码后第m条路径的路径度量值，PMk,m表示第m条路径在译码MSR1节点前，已经具有的度量值，
Figure GDA0002525963550000067
表示因译码MSR1节点而引入的路径度量增量，|MSR1|表示MSR1节点包含信息比特的数量，α＝{α1,α2,...,α|MSR1|}表示MSR1节点对应的对数似然比，|αi|表示αi的绝对值；
(5-2)从所有路径中，选择一条路径度量最小的路径对应的译码序列作为译码输出。
本发明通过简化FCR0和MSR1节点的译码计算，以及简化译码过程中的排序问题，降低了极化码SCL译码方法的译码延时和复杂度。
以上所揭露的仅为本发明一种较佳实施例而已，不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (7)

1.一种低时延低复杂度的极化码译码方法，采用SCL方法进行译码，其特征在于：
(1)在译码时，从待编码比特序列中选出FCR0节点和MSR1节点；其中，FCR0节点是待编码比特序列中从第一位开始连续的冻结比特构成的节点，MSR1节点是待编码比特序列中最后的连续的个数为2的幂的信息比特构成的节点；
(2)对FCR0节点的比特序列，根据接收机存储的冻结比特位的值直接获取译码结果，译码路径度量为初始值0；
(3)对FCR0节点和MSR1节点之间的比特序列，若为冻结比特，则连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果；若为信息比特，则连接冻结比特译码路径，通过路径分裂和简化路径度量排序保留路径度量较小的路径；
(4)对MSR1节点的比特序列，采用信道接收的LLR进行直接判决译码，得到MSR1节点译码结果，并连接在步骤(3)中保留的所有路径上；
(5)对于步骤(4)中的路径，选择一条路径度量最小的路径对应的译码序列作为译码输出。
2.根据权利要求1所述的低时延低复杂度的极化码译码方法，其特征在于：步骤(1)中FCR0节点的选择方法为：
从待编码比特序列
Figure FDA0002525963540000011
中，选择从u1开始的连续的|FCR0|个冻结比特构成FCR0节点，记为w＝{u1,u2,...,u|FCR0|}，其中，形如u*表示第*个比特位，|FCR0|表示FCR0节点包含的冻结比特的数量，且|FCR0|是偶数，N是待编码比特序列码长。
3.根据权利要求1所述的低时延低复杂度的极化码译码方法，其特征在于：步骤(1)中MSR1节点的选择方法为：
从待编码比特序列
Figure FDA0002525963540000012
中，选择最后的连续|MSR1|个信息比特，构成MSR1节点，记为p＝{uN-|MSR1|+1,uN-|MSR1|+2,...,uN}，其中，形如u*表示第*个比特，|MSR1|表示MSR1所包含的信息比特的数量，且是2的幂。
4.根据权利要求1所述的低时延低复杂度的极化码译码方法，其特征在于：所述步骤(3)具体包括：
对于FCR0节点和MSR1节点之间的比特序列，按照下面方法从前到后依次处理：
(3-1)判断当前待译码比特ui为冻结比特还是信息比特；若为冻结比特，执行(3-2)，否则执行(3-3)；
(3-2)对于当前待译码比特ui，连接步骤(2)中的路径，直接根据接收机存储的冻结比特位的值获取译码结果，并将译码路径进行存储，将i＝i+1，返回(3-1)；
(3-3)对于当前待译码比特ui，将已经存储的路径进行路径分裂，得到2l个度量值，存储在如下的矩阵中：
Figure FDA0002525963540000021
式中，l是已经存储的路径数，1≤l≤L，L为SCL译码器的列表最大规模，PMj和
Figure FDA0002525963540000022
分别代表第j条路径分裂成为两条路径时，得到的两个路径的度量，一条代表译码结果0，另一条代表译码结果1，矩阵中的元素是无序的；
之后通过进行2l次比较，选出矩阵中的最小值和次小值，并选择剩余的尽可能小的l-2个值，从而得到l个路径并进行存储。
5.根据权利要求4所述的低时延低复杂度的极化码译码方法，其特征在于：所述步骤(3-3)中的2l次比较具体方法为：
第一次排序：比较同一列的两个元素PMj和
Figure FDA0002525963540000023
把较小者放在第一行，较大者放在第二行，得到新的矩阵：
Figure FDA0002525963540000024
式中，
Figure FDA0002525963540000025
表示PMj和
Figure FDA0002525963540000026
中较小者，
Figure FDA0002525963540000027
表示PMj和
Figure FDA0002525963540000028
中较大者；
第二次排序：针对新的矩阵，比较
Figure FDA0002525963540000029
和
Figure FDA00025259635400000210
即第一行的元素与它右下方的元素比较，PMl和
Figure FDA00025259635400000211
进行比较，选取
Figure FDA00025259635400000212
和
Figure FDA00025259635400000213
中较小者对应的路径作为幸存路径，从而得到l个路径并进行存储。
6.根据权利要求1所述的低时延低复杂度的极化码译码方法，其特征在于：所述步骤(4)具体包括：
(4-1)对MSR1节点的比特序列，采用信道接收的LLR进行直接判决译码，得到判决结果a|MSR1|＝{a1,a2,...,a|MSR1|}；其中|MSR1|为MSR1节点包含信息比特的数量，a*为MSR1节点的第*个比特的判决结果；
(4-2)根据判决结果计算得到MSR1节点译码结果：
Figure FDA00025259635400000214
其中
Figure FDA00025259635400000215
是MSR1节点的译码结果，G|MSR1|是长度为|MSR1|的极化码的生成矩阵；
(4-3)将MSR1节点译码结果连接在步骤(3)保留的所有的路径上，得到
Figure FDA0002525963540000031
式中，
Figure FDA0002525963540000032
表示第m条路径对应的译码结果，
Figure FDA0002525963540000033
表示第m条路径中MSR1节点译码前对应的译码结果。
7.根据权利要求1所述的低时延低复杂度的极化码译码方法，其特征在于：所述步骤(5)具体包括：
(5-1)计算步骤(4)中保留的所有路径的路径度量值：
Figure FDA0002525963540000034
式中，PMm表示MSR1节点译码后第m条路径的路径度量值，PMk,m表示第m条路径在译码MSR1节点前，已经具有的度量值，
Figure FDA0002525963540000035
表示因译码MSR1节点而引入的路径度量增量，|MSR1|表示MSR1节点包含信息比特的数量，α＝{α1,α2,...,α|MSR1|}表示MSR1节点对应的对数似然比，|αi|表示αi的绝对值；
(5-2)从所有路径中，选择一条路径度量最小的路径对应的译码序列作为译码输出。
CN201711337829.0A 2017-12-14 2017-12-14 一种低时延低复杂度的极化码译码方法 Active CN108063649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711337829.0A CN108063649B (zh) 2017-12-14 2017-12-14 一种低时延低复杂度的极化码译码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711337829.0A CN108063649B (zh) 2017-12-14 2017-12-14 一种低时延低复杂度的极化码译码方法

Publications (2)

Publication Number Publication Date
CN108063649A CN108063649A (zh) 2018-05-22
CN108063649B true CN108063649B (zh) 2020-10-02

Family

ID=62138850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711337829.0A Active CN108063649B (zh) 2017-12-14 2017-12-14 一种低时延低复杂度的极化码译码方法

Country Status (1)

Country Link
CN (1) CN108063649B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567659A (zh) * 2018-08-30 2021-03-26 华为技术有限公司 Scl并行译码方法、装置及设备
CN109450455B (zh) * 2018-10-26 2023-09-08 中国计量大学 高性能极化码信息位选取方案
CN111200439B (zh) 2018-11-16 2022-05-06 华为技术有限公司 译码方法、装置及设备
CN109510630B (zh) * 2018-11-21 2022-05-31 东南大学 一种基于同步确定的列表球型极化解码方法
CN111262595B (zh) * 2018-11-30 2023-07-21 中兴通讯股份有限公司 一种极化码译码方法及装置、多级译码器、存储介质
CN111371464B (zh) * 2018-12-26 2023-09-08 深圳市海思半导体有限公司 一种Polar码的译码方法及装置、设备
CN109951190B (zh) * 2019-03-15 2020-10-13 北京科技大学 一种自适应Polar码SCL译码方法及译码装置
CN111756384B (zh) * 2019-03-28 2022-08-26 华为技术有限公司 译码方法、装置及设备
CN111224680B (zh) * 2019-11-29 2022-02-22 北京航空航天大学 一种低延时高可靠的极化码快速译码方法和译码器
CN113630126B (zh) * 2020-05-07 2023-11-14 大唐移动通信设备有限公司 一种极化码译码处理方法、装置及设备
CN111541457B (zh) * 2020-05-11 2022-11-18 东南大学 一种低时延低复杂度极化码串行抵消列表译码方法
CN113098532B (zh) * 2021-03-11 2023-03-17 上海微波技术研究所（中国电子科技集团公司第五十研究所） 低时延低复杂度的极化码译码方法和系统
CN113193939A (zh) * 2021-04-20 2021-07-30 上海微波技术研究所（中国电子科技集团公司第五十研究所） 实现路径度量值排序网络的方法、系统及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
CN106487479A (zh) * 2016-09-27 2017-03-08 清华大学深圳研究生院 一种基于多位判决的极化码译码方法
CN106685656A (zh) * 2017-01-18 2017-05-17 北京邮电大学 一种基于极化码的连续变量量子密钥分发系统中的数据纠错方法
CN106877884A (zh) * 2017-02-01 2017-06-20 东南大学 一种减少译码路径分裂的极化码译码方法
CN107248866A (zh) * 2017-05-31 2017-10-13 东南大学 一种降低极化码译码时延的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941906B2 (en) * 2016-02-18 2018-04-10 Samsung Electronics Co., Ltd. Sliced polar codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
CN106487479A (zh) * 2016-09-27 2017-03-08 清华大学深圳研究生院 一种基于多位判决的极化码译码方法
CN106685656A (zh) * 2017-01-18 2017-05-17 北京邮电大学 一种基于极化码的连续变量量子密钥分发系统中的数据纠错方法
CN106877884A (zh) * 2017-02-01 2017-06-20 东南大学 一种减少译码路径分裂的极化码译码方法
CN107248866A (zh) * 2017-05-31 2017-10-13 东南大学 一种降低极化码译码时延的方法

Also Published As

Publication number Publication date
CN108063649A (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
CN108063649B (zh) 一种低时延低复杂度的极化码译码方法
US10673468B2 (en) Concatenated and sliding-window polar coding
CN1132320C (zh) 截尾格子码的软输出译码器
AU762877B2 (en) Component decoder and method thereof in mobile communication system
CN110100403B (zh) 使用极化编码数据传输的通信系统中的错误检测
CN110048727B (zh) 任意码长的Polar码编码方法
KR101583139B1 (ko) 높은 처리량과 낮은 복잡성을 갖는 연속 제거 극 부호 복호 장치 및 그 방법
Kavinilavu et al. Implementation of Convolutional encoder and Viterbi decoder using Verilog HDL
CN106656214A (zh) 一种基于串行抵消列表极化码译码的动态分布排序算法
JP2012170077A (ja) 通信システムでの復号化のための装置及び方法
US8566683B2 (en) Power-reduced preliminary decoded bits in viterbi decoders
KR20070073648A (ko) 전송 포맷 검출 장치 및 방법
CN111049527B (zh) 一种图像编码解码方法
CN108471341B (zh) 一种卷积编解码的方法
US9948427B2 (en) High speed add-compare-select for Viterbi decoder
CN1129257C (zh) 串行回溯的最大似然解码方法及其使用该方法的解码器
CN109861695B (zh) 利用码本进行卷积码译码的方法
Ramdani et al. A novel algorithm of tail biting convolutional code decoder for low cost hardware implementation
Senk et al. A new bidirectional algorithm for decoding trellis codes
CN111130566B (zh) Polar码译码器中寻找L个最大路径度量值的电路实现方法
KR101267756B1 (ko) 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치
CN115037315B (zh) 一种基于Polar码的多级灵活自适应SCL剪枝方法
Moradi Bit-Flipping for Stack Decoding of Polarization-Adjusted Convolutional (PAC) Codes
CN113556133B (zh) 针对CRC-Polar级联码的混合译码方法及装置
CN106533453B (zh) 一种译码方法及译码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210330

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai

Patentee after: Shanghai Hanxin Industrial Development Partnership (L.P.)

Address before: 210000 No. 2 Southeast University Road, Jiangning District, Nanjing City, Jiangsu Province

Patentee before: SOUTHEAST University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230916

Address after: 201615 room 301-6, building 6, no.1158, Jiuting Central Road, Jiuting Town, Songjiang District, Shanghai

Patentee after: White box (Shanghai) Microelectronics Technology Co.,Ltd.

Address before: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai

Patentee before: Shanghai Hanxin Industrial Development Partnership (L.P.)

TR01 Transfer of patent right