CN101938330A - 一种多码率Turbo码译码器及其存储资源优化方法 - Google Patents

Abstract

本发明属于无线数字通信技术领域，具体为一种支持多码率的Turbo码译码器及其存储资源优化方法。本发明译码器主要包括存储输入输出、外信息、分支度量、前向状态度量的存储单元，计算分支度量、状态度量、后验概率、外信息、地址等的计算单元，以及选择单元与主控单元。存储资源的优化涉及输入存储块复用，外信息校正、截断与补0，实时计算交织地址从而消除交织地址存储块，使用两块双口RAM简化分支度量缓存等。本发明所提出的多码率译码器，其存储资源得到最大程度的减小和优化，可以显著降低芯片面积和功耗。本发明适用于第三代移动通信标准CDMA2000，并可直接应用于新一代欧洲移动数字电视标准DVB-SH。

Description

一种多码率Turbo码译码器及其存储资源优化方法

技术领域

本发明属于无线数字通信技术领域，具体涉及一种支持多码率的Turbo码译码器及其存储资源优化方法，适用于移动通信标准CDMA2000和新一代欧洲移动数字电视标准DVB-SH。

背景技术

Turbo码以其接近香农极限的纠错性能、高吞吐率、编码简单等特点，被广泛应用到现代通信系统中，如第三代（3G）移动通信标准CDMA2000，移动数字电视标准DVB-SH均使用Turbo码作为其信道编解码方案。

Turbo码的性能与码长和码率有关，码长越长、码率越低，其纠错性能越好。上述标准的最大码长大于或等于12282，最低码率达到1/5。为了满足各种传输条件和应用需求，以上标准还规定了灵活可变的码率，低码率适用于抵抗恶劣的传输条件提供高可靠性的通信服务，而高码率则可使用于传输条件较好、吞吐率要求高的需求。为达到这些目标，必须设计一个能灵活地在多种码率和码长下进行实时译码的Turbo译码器。

长码、多码率（尤其是低码率）却给Turbo译码器的硬件实现带来了巨大挑战。由于Turbo码迭代译码的特点，整个码长的系统位、校验位输入信息和外信息都必须全部存储下来，并被读写多次。这一部分存储资源在Turbo译码器的VLSI（超大规模集成电路）实现中占据了大部分的芯片面积和功耗，并随着码率的降低和码长的增加而成倍增加。

已有的Turbo码译码技术，往往通过滑窗算法减小内部状态度量的存储，但很少涉及输入、外信息存储资源的减小，并且已有译码器往往使用交织地址存储单元、输出数据解交织存储单元。这些存储资源增加了VLSI实现过程中芯片内部互连，存储器实现的复杂性，并耗费大量芯片面积和功耗。

发明内容

本发明目的在于提供一种支持多码率的Turbo码译码器，并给出其存储资源的优化方法，使译码器各项存储资源得到最大程度的减小，并以最大码长、单一码率的资源使用量支持多种码长、码率的译码。

本发明所提出的多码率Turbo码译码器，基于缩放的Max-Log-MAP算法并采用滑动窗技术。译码器包括存储单元、计算单元、选择单元、和主控单元等，其硬件结构图如附图1所示。若将支持的最大码长（包含尾比特）记为M，窗长记为W（W<<M，均为正整数），那么存储单元包括深度为M的输入存储块102、外信息存储块115，深度为W的分支度量缓存104、前向状态度量缓存111、输出缓存118；计算单元包括三个相同的分支度量计算单元105、106、107，初始状态度量计算单元108，前向状态度量计算单元109，后向状态度量计算单元110，后验概率、外信息计算单元112以及地址计算单元119；选择单元包括量化位宽选择单元101和输入选择单元103；主控单元120控制119单元在奇数次迭代周期输出正常地址，偶数次迭代周期输出交织地址，同时控制整个译码器的迭代次数、窗口切换、初始化、输入输出等。 

该译码器的工作流程如下：

1：量化选择单元101根据删余模式完成对软解映射数据的解删余，并根据码率高低决定是否能够复用输入存储块；

2：将解删余的系统位、校验位送入对应的输入存储块102；

3：输入选择单元103读取当前迭代周期需要的系统位和校验位，将系统位与末位补0单元116输出的外信息相加，同校验位一起输入到分支度量缓存104缓存，同时进入分支度量计算单元105；

4：经分支度量缓存104缓存的数据分别延迟W和2W周期后送入分支度量计算单元106和107，分支度量计算单元105、106、107并行工作，在一个时钟周期内分别输出16条分支度量值； 

5：由分支度量计算单元105、106、107输出的分支度量值，分别送入初始化状态度量计算单元108、前向状态度量计算单元109、后向状态度量计算单元110，每个状态度量计算单元在一个时钟周期内并行完成8个状态度量值的更新；初始化状态度量计算单元108的结果送入后向状态度量计算单元110；前向状态度量计算单元109计算出的所有前向状态度量缓存在先进后出缓存单元111中； 

6：先进后出缓存单元 111输出的前向状态度量值，后向状态度量计算单元110计算出的分支度量与前向状态度量值之和，输入到后验概率、外信息计算单元112，进行后验概率和外信息的计算；

7：若处于最后一个迭代周期，将后验概率、外信息计算单元112输出的后验概率送入硬判决单元117，硬判决数据缓存在后进先出的输出缓存118中，经缓存后的解码数据按正常顺序串行输出；若不是处于最后一个迭代周期，则执行以下操作：外信息校正单元113将后验概率、外信息计算单元112计算出的外信息乘以1个小于1的常数，并做饱和处理，限制绝对值的大小，由末位截断单元114截取外信息校正单元113输出外信息的高位，末位丢弃，将截断后的外信息存储在外信息存储块115中；  

8：写入外信息存储块115中的外信息在下一个迭代周期内读取，读取后由末位补0单元116在末位添0；

对于步骤1、2缓存在输入存储块中的数据，反复执行步骤3到步骤8直到达到预定的迭代次数停止，每个迭代周期指的是从步骤3开始，直到步骤7存储完所有的外信息或者输出完所有的解码数据。  

本发明所提出的支持多码率的Turbo码译码器体现了存储资源优化方案，具体涉及输入输出、外信息、交织地址、分支度量存储等几个方面。

（1）输入存储块复用 

Turbo码支持多码率的方法是：按最低码率进行编码，高码率通过将校验位进行规则的删除而获得，译码时则将删除位以0代替。删除有部分删除和完全删除两种情况，对部分删除的校验位，存储时仍以0代替，对整个码长完全删除的校验位则不再进行存储，其相应的存储块可以复用。

输入存储块的块数根据最低码率下包含的系统位、校验位个数确定（如1/5码率包含1个系统位、4个校验位，则有5块输入存储块）。若将输入存储块的读写位宽确定为X（X为正整数），则输入数据（系统位、校验位软信息）量化位宽增加1比特。存储时，将软信息的高X比特写入存储块102的对应部分（完全删除校验位的输入软信息不存储），并根据码率高低判断有无可复用存储块，若没有则将末位丢弃，若有则将末位存放在复用存储块中。若没有复用存储块，输入选择单元103读取输入数据时在末位添0；若复用了存储块，输入选择单元103读取时将分布在不同存储块中的X比特信息和1比特信息合并。通过复用存储块提高了高码率下输入的有效量化位宽。

（2）外信息校正、截断、补0

本发明提出了将外信息校正因子减小一半的方法，进一步减小存储外信息需要的位宽。其具体做法如步骤7、步骤8中所述，在外信息按原有方法校正后，直接丢弃末位（相当于校正因子减小一半）后进行存储，读取时则在末位添0。

（3）输出缓存

本发明改变了传统译码器在任意迭代周期（且通常为偶数次迭代周期）内输出数据的做法，在奇数次迭代周期输出数据，避免了输出数据解交织过程，输出缓存深度仅为窗长W的后进先出存储器。

（4）实时计算交织地址

输入存储块102的校验位读地址、外信息存储块115的读写地址在偶数个迭代周期需要经过交织，传统译码器往往在设计阶段计算出不同码长下的交织地址并存储在只读存储器中，或者在芯片运行阶段发生输入码长切换时计算并且存放在随机存储器。随着码长的增大，这一方法会耗费大量存储资源。本发明所提出的译码器则在每个译码迭代周期内都实时计算交织地址。尽管需要额外的交织地址计算单元119，但却避免了使用大容量的交织地址存储单元。

（5）分支度量缓存

分支度量缓存104使用两块双口RAM构成，工作方法是：将奇数窗（假设窗口的序号从1开始标记）的数据写入第一块RAM，偶数窗的数据写入第二块RAM，写入地址都反复从窗长W减小到0；写入的同时读取两块RAM的数据，读地址从0升至W，变为W后维持一个时钟周期又不断减小为0，并按此规律反复读取；输入给分支度量计算单元105的数据特征是，奇数窗时为第二块RAM的数据，偶数窗为第一块RAM的数据，并从第二个窗开始有效；输入给分支度量计算单元106的数据的特征是，奇数窗时为第一块RAM的数据，偶数窗为第二块RAM的数据，并从第三个窗开始有效。

附图说明

图1  多码率Turbo码译码器的硬件结构图。

图2  输入存储块的复用方法。

图3  外信息的存储方法。

图4  分支度量缓存的结构图。

图5  分支度量缓存的时序图。

图6  不同码率下Turbo码译码器的性能曲线。

具体实施方式

根据发明内容中的多码率Turbo码译码器硬件结构和存储资源优化方法，下面以DVB-SH中的Turbo译码器为实施例说明具体实施方式：

(1) 存储资源的优化

DVB-SH标准中的Turbo码规定了1146、12282两种码长，1/5、2/9、1/4、2/7、1/3、2/5、1/2、2/3八种码率，并且有11种数据删余模式。在最低的1/5码率下，1个系统位对应了4个校验位，因此输入存储块为5块，如图1中的输入存储块102所示。在码率大于或等于1/3码率时，不论何种删余模式，四个校验位中必有两个校验位被完全删除，因此一定有两块输入存储块可以复用。

表一给出了两种传统的量化方案，传统方案1接近浮点性能，传统方案2会引入0.1dB的性能损失，若继续减小量化位宽，译码性能将急剧恶化。利用输入存储块复用，外信息截断、补0可以得到两种新量化方案。输入存储块复用，在保持输入存储块位宽不变（分别为5和4）情况下，当码率大于或等于1/3时有效量化位宽可增加1位。使用外信息截断和补0操作后，外信息存储块位宽也可减小1位。

由于新方案2相对传统方案减小21.9%存储资源，且仅在码率低于1/3 时有0.1dB以内的性能损失，高码率性能不变；新方案2相对传统方案2减小3.84%的存储资源而且码率高于1/3时性能有0.1dB左右的提升。本实施例中的译码器选择新方案2对输入和外信息进行量化。

表一、输入软信息和外信息量化方案

图2给出了输入存储块102的复用方法，在1/5、2/9、1/4、2/7码率下5块输入存储块全部使用（尽管删除位以0替代），如图2中（a）所示。在更高的码率下则有闲置存储块，例如标准的1/3码率下，校验位2和校验位4被完全删除，传统译码器校验位2和校验位4的存储块写满0，如图中（b）所示。本发明则将用它们存储校验位1、校验位3、系统位软信息的最低位，如图中（c）所示，读取时将这1比特与自身存储块的内的4比特合并成5比特，从而实现了量化位宽和性能的提升。由于除了解删余还要判断是否复用，和有效量化位宽的高低，因此解删余模块由量化选择单元101代替。   

由于最低码率为1/5，即每个分量编码器输出两个校验位，因此每个迭代周期内，使用系统位、两个校验位、外信息计算分支度量。传统的译码器将这四部分存储在分支度量缓存中，本发明则存储系统位和外信息之和，以及两个校验位。另外，传统方法需要三块镜像存储器交替存储，本发明用两块双口RAM简化了分支度量缓存的实现。

图4、图5分别给出了分支度量缓存的结构图和时序图。从图5中可以看到，每个窗的数据缓存到输出经历了三个阶段，每个阶段持续了一个窗长的时间，在阶段1被逆向存储，在阶段2和阶段3分别被正向和逆向读取一次。在同一时刻则有三个相邻的窗数据N,N+1,N+2分别处于1、2、3阶段中。值得注意的是，同一个窗的数据，其初始化、前向、后向状态度量的计算（由计算单元108、109、110执行）以及对应的三组分支度量计算（由计算单元105、106、107执行）也是分别在1、2、3阶段完成的。

表二给出了经过存储资源优化后的译码器资源使用情况，并与传统方法做了比较。

表二、译码器存储资源使用情况

(2) 译码器工作步骤 

步骤1：由接收机中的解映射单元给出软解映射信息，每一个软信息是每比特概率为1与概率为0的对数比值。所有软信息量化成5比特后送入译码器中。量化选择单元101根据当前工作的码率确定有无闲置存储块（本实施例中码率大于或等于1/3时有两块闲置存储块），若不存在，将高4比特写入对应的存储块中；若存在，将高4比特写入对应存储块，末位写入闲置存储块。值得注意的是对非闲置存储块，仍然会将删除位按0值进行存储。

步骤2：奇数次迭代周期，所有读写地址都不需要交织，读取外信息、系统位、校验位1、2；偶数次迭代周期，系统位、外信息读写地址需要交织，校验位读地址仍不需要交织，读取外信息、系统位、校验位3、4。若码率低于1/3，在读取的4比特数据后添1比特0。读取的外信息末位补0变为6比特，并与系统位相加，所得之和与两个校验位拼接构成17比特数据。

步骤3: 分支度量缓存104包括双口RAM 401、双口RAM 402、加/减法计数器403和读写控制器404。步骤2得到的数据分组处理，每组称为一个窗，本实施例中窗长为32。在DVB-SH标准中12282码长对应着384个窗，1146码长对应着36个窗。设窗口的序号从1开始标记，则将奇数窗的数据依次写入双口RAM 401，偶数窗的数据依次写入双口RAM 402；写完第一个窗的数据后，开始读取双口RAM 401的数据；写完第二个窗的数据后，开始读取双口RAM 402的数据。写地址的变化规律总是由31减小至0，而读地址则是先从0变至31，然后再由31减小至0，并交替进行下去。写完第一个窗的数据后，将双口RAM 401、双口RAM 402的读数据交替送入分支度量计算单元106。写完第二个窗的数据后，将双口RAM 401、双口RAM 402的读数据交替送入分支度量计算单元107。地址的变化由加/减法计数器403实现，缓存的窗控制、读写控制由读写控制器404实现。另外，在将数据写入分支度量缓存的同时，直接将数据送入分支度量计算单元105。

步骤4：分支度量计算单元105、106、107，并行处理N+2，N+1,N窗的数据，并将计算出的分支度量分别用于初始化、前向、后向状态度量计算单元108、109、110。初始化状态度量计算单元108的最后一次更新值可用于前一个窗的后向状态度量计算单元110的初始值。分支度量计算是在每个时钟周期根据外信息与系统位之和、两个校验位计算出16条分支度量值，状态度量单元则根据8个当前状态度量在一个时钟周期内并行计算出新的8个状态，它们的计算公式和方法属于已有技术，在此不再赘述。

步骤5：由于前向状态度量计算先于后向状态度量一个窗开始，因此用一个大小为窗长的后进先出存储器111使32组（每组8个值）前向状态度量倒序输出。输出值与后向状态一起送入后验概率、外信息计算单元112，逆向计算后验概率和外信息。 

步骤6：如图3，外信息校正单元113包括移位和加法单元301和溢出饱和处理单元302。 计算出外信息后将其乘以一个接近0.7的常数因子，本实施例选为0.75，由于0.75可以分解为1/2和1/4的和，由移位和加法单元301使用移位和加法即可实现这个常数乘法，然后由溢出饱和处理单元302将外信息进行溢出饱和处理，使之减小至6比特，并截取高5位写入外信息存储块中。外信息存储块写地址是读地址延迟2个窗长（64个时钟周期）的结果。

步骤7：当一个码长的外信息全部写入外信息存储块115，当前迭代周期即结束，重新回到步骤3开始新一轮的迭代，达到最大迭代次数（必须是奇数）后迭代终止，在最后这个奇数次迭代周期过程中对后验概率进行符号判决，硬判决数据输入到后进先出输出缓存118中使倒序的解码数据正序输出。

根据以上存储资源优化方法和译码器工作步骤设计的多码率Turbo码译码器可以满足DVB-SH标准中从1/5码率到2/3码率的所有八种码率，支持1146和12282两种码长（实际上本实施例中译码器结构可以支持小于12282的任意码长，但标准中交织地址规则并非任意的，且只规定了两种码长）。

图6给出了典型的1/5和1/3两种码率下译码器的定点与浮点性能，它们都基于校正因子为0.75的Max-Log-MAP算法，且浮点性能算法使用了性能更好的无滑窗算法，调制方式为BPSK，信道为高斯白噪声信道。本实施例提出的多码率译码器，相对于传统译码器实现方案，减小了264.8kb存储资源的使用，减小比率达到46.5%。图6中，最低码率1/5码率下性能损失为0.1dB,而在较高的1/3码率下性能损失不到0.04dB，这是由于使用了输入存储块复用方法，使得小于1/3码率时输入有效量化位宽为4比特，而大于或等于1/3码率时有5比特的有效量化位宽，从而提升了性能。另外，图6也表明外信息存储位宽的减小，滑窗算法引入带来的性能损失可以忽略。

本发明提出的多码率译码器优势在于，根据多码率码存在完全删除的校验位的特点，提出了输入存储块复用方法，以最小的存储资源获取最佳性能；本发明还同时提出了减少外信息、分支度量、输出、交织地址等存储资源的方法。这些方法可以减小30%以上的存储资源,特别适合长码、多码率尤其是低码率的Turbo码译码器的VLSI实现，极大地降低后端布线难度、芯片面积和功耗。

Claims (3)

1.一种多码率的Turbo码译码器，基于缩放的Max-Log-MAP算法并采用滑动窗技术，其特征在于该译码器包括存储单元、计算单元、选择单元和主控单元，其中，设支持的最大码长记为M，窗长记为W，W<<M，均为正整数，那么存储单元包括深度为M的输入存储块（102）、外信息存储块（115），深度为W的分支度量缓存（104）、前向状态度量缓存（111）、输出缓存（118）；计算单元包括：三个相同的分支度量计算单元（105、106、107），初始状态度量计算单元（108），前向状态度量计算单元（109），后向状态度量计算单元（110），后验概率、外信息计算单元（112）以及地址计算单元（119）；选择单元包括量化位宽选择单元（101）和输入选择单元（103）；主控单元（120）控制地址计算单元（119）在奇数次迭代周期输出正常地址，偶数次迭代周期输出交织地址，同时控制整个译码器的迭代次数、窗口切换、初始化、输入输出。

2.根据权利要求1所述的多码率的Turbo码译码器，其特征在于该译码器的工作流程如下：

（1）：量化选择单元（101）根据删余模式完成对软解映射数据的解删余，并根据码率高低决定是否能够复用输入存储块；

（2）：将解删余的系统位、校验位送入对应的输入存储块（102）；

（3）：输入选择单元（103）读取当前迭代周期需要的系统位和校验位，将系统位与末位补0单元（116）输出的外信息相加，同校验位一起输入到分支度量缓存（104）缓存，同时进入第一分支度量计算单元（105）；

（4）：经分支度量缓存（104）缓存的数据分别延迟W和2W周期后送入第二、第三分支度量计算单元（106、107），第一、第二、第三分支度量计算单元（105、106、107）并行工作，在一个时钟周期内分别输出16条分支度量值； 

（5）：由第一、第二、第三分支度量计算单元（105、106、107）输出的分支度量值，分别送入初始化状态度量计算单元（108）、前向状态度量计算单元（109）、后向状态度量计算单元（110），每个状态度量计算单元在一个时钟周期内并行完成8个状态度量值的更新，前向状态度量计算单元（109）计算出的所有前向状态度量缓存在先进后出缓存单元（111）中；初始化状态度量计算单元（108）的结果送入后向状态度量计算单元（110）；

（6）：先进后出缓存单元 （111）输出的前向状态度量值，后向状态度量计算单元（110 ）  计算出的分支度量与前向状态度量值之和，输入到后验概率、外信息计算单元（112），进行后验概率和外信息的计算；

（7）：若处于最后一个迭代周期，将后验概率、外信息计算单元（112）输出的后验概率送入硬判决单元（117），硬判决数据缓存在后进先出的输出缓存（118）中，经缓存后的解码数据按正常顺序串行输出；若不是处于最后一个迭代周期，则执行以下操作：外信息校正单元（113）将后验概率、外信息计算单元（112）计算出的外信息乘以1个小于1的常数，并做饱和处理，限制绝对值的大小，由末位截断单元（114）截取外信息校正单元（113）输出外信息的高位，末位丢弃，将截断后的外信息存储在外信息存储块（115）中；  

（8）：写入外信息存储块（115）中的外信息在下一个迭代周期内读取，读取后由末位补0单元（116）在末位添0；

对于流程（1）、（2）缓存在输入存储块中的数据，反复执行流程（3）到流程（8），直至达到预定的迭代次数停止，每个迭代周期指的是从流程（3）开始，直到流程（7）存储完所有的外信息或者输出完所有的解码数据。

3.如权利要求1或2所述的多码率的Turbo码译码器的存储资源优化方法，其特征在于包括：输入存储块复用，外信息校正、截断、补0，输出缓存，实时计算交织地址，分支度量缓存；其中：

（1）输入存储块复用 

Turbo码支持多码率的方法是：按最低码率进行编码，高码率通过将校验位进行规则的删除而获得，译码时则将删除位以0代替；删除分为有部分删除和完全删除两种情况，对部分删除的校验位，存储时仍以0代替，对整个码长完全删除的校验位则不再进行存储，其相应的存储块可以复用；

输入存储块的块数根据最低码率下包含的系统位、校验位个数确定，若将输入存储块的读写位宽确定为X，X为正整数，则输入数据量化位宽增加1比特；存储时，将软信息的高X比特写入输入存储块（102）的对应部分，完全删除校验位的输入软信息不存储，并根据码率高低判断有无可复用存储块，若没有可复用存储块，则将末位丢弃，若有可复用存储块，则将末位存放在复用存储块中；若没有复用存储块，输入选择单元（103）读取输入数据时在末位添0；若复用了存储块，输入选择单元（103）读取时将分布在不同存储块中的X比特信息和1比特信息合并；

（2）外信息校正、截断、补0

外信息校正单元（113）将后验概率、外信息计算单元（112）计算出的外信息乘以1个小于1的常数，并做饱和处理，限制绝对值的大小，由末位截断单元（114）截取外信息校正单元（113）输出外信息的高位，末位丢弃，将截断后的外信息存储在外信息存储块（115）中； 写入外信息存储块（115）中的外信息在下一个迭代周期内读取，读取后由末位补0单元（116）在末位添0；

（3）输出缓存

改变传统译码器在任意迭代周期内输出数据的做法，在奇数次迭代周期输出数据，避免输出数据解交织过程，输出缓存深度仅为窗长W的后进先出存储器；

（4）实时计算交织地址

输入存储块（102）的校验位读地址、外信息存储块（115）的读写地址在偶数个迭代周期需要经过交织，本译码器在每个译码迭代周期内都实时计算交织地址，避免使用大容量的交织地址存储单元；

（5）分支度量缓存

分支度量缓存（104）由两块双口RAM构成，假设窗口的序号从1开始标记，则将奇数窗的数据写入第一块RAM，偶数窗的数据写入第二块RAM，写入地址都反复从窗长W减小到0；写入的同时读取两块RAM的数据，读地址从0升至W，变为W后维持一个时钟周期又不断减小为0，并按此规律反复读取；输入给分支度量计算单元（105）的数据，奇数窗时为第二块RAM的数据，偶数窗为第一块RAM的数据，并从第二个窗开始有效；输入给分支度量计算单元（106）的数据，奇数窗时为第一块RAM的数据，偶数窗为第二块RAM的数据，并从第三个窗开始有效。

Images