WO2021117818A1 - 光電変換素子のエッチング方法、および光電変換素子のエッチング装置 - Google Patents

光電変換素子のエッチング方法、および光電変換素子のエッチング装置 Download PDF

Info

Publication number
WO2021117818A1
WO2021117818A1 PCT/JP2020/046073 JP2020046073W WO2021117818A1 WO 2021117818 A1 WO2021117818 A1 WO 2021117818A1 JP 2020046073 W JP2020046073 W JP 2020046073W WO 2021117818 A1 WO2021117818 A1 WO 2021117818A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
photoelectric conversion
semiconductor layer
conductive
photoluminescence
Prior art date
Application number
PCT/JP2020/046073
Other languages
English (en)
French (fr)
Inventor
正典 兼松
寛隆 石橋
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2021564033A priority Critical patent/JPWO2021117818A1/ja
Publication of WO2021117818A1 publication Critical patent/WO2021117818A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to an etching method for a photoelectric conversion element and an etching apparatus for a photoelectric conversion element.
  • a counter electrode is arranged in the etching solution so as to face the semiconductor wafer and face the conductive thin film on the surface of the semiconductor wafer.
  • a transparent electrode layer or a semiconductor layer is simultaneously formed on a plurality of semiconductor substrates (wafers) arranged on a substrate tray by using a CVD method or a PVD method, a film of the transparent electrode layer or the semiconductor layer is formed for each semiconductor substrate.
  • the thickness varies. Therefore, the optimum etching time of the transparent electrode layer or the semiconductor layer varies depending on the semiconductor substrate (wafer). Further, even when the transparent electrode layer or the semiconductor layer is repeatedly formed under the same conditions by using the CVD method or the PVD method, it is affected by subtle environmental changes such as the film thickness in the film forming apparatus. The film thickness varies between the film-forming batches.
  • the present invention provides an etching method and an etching apparatus capable of appropriately etching a plurality of electrode layers or semiconductor layers even if the film thickness of the electrode layer or the semiconductor layer varies from semiconductor substrate to semiconductor substrate. With the goal.
  • the etching method of the photoelectric conversion element of the present invention is an etching method for forming an electrode layer in a back electrode type photoelectric conversion element, and is a first conductive type semiconductor layer and a second conductive type on one main surface side of the photoelectric conversion substrate.
  • the conductive film formed continuously on the semiconductor layer is etched to form the electrode layer patterned on each of the first conductive type semiconductor layer and the second conductive type semiconductor layer.
  • the main surface of the photoelectric conversion substrate is irradiated with light, the photoluminescence intensity from the photoelectric conversion substrate is observed, and the completion of etching of the conductive film is determined based on the photoluminescence intensity.
  • the etching method of the other photoelectric conversion element of the present invention is an etching method for forming a semiconductor layer in the back electrode type photoelectric conversion element, and is a semiconductor layer continuously formed on one main surface side of the photoelectric conversion substrate.
  • the material film is etched to form the semiconductor layer patterned on the one main surface side of the photoluminescent substrate, the main surface of the photoluminescent substrate is irradiated with light, and the photoluminescent substrate is subjected to light.
  • the photoluminescence intensity is observed, and the end of etching of the semiconductor layer material film is determined based on the photoluminescence intensity.
  • the etching device for the photoelectric conversion element of the present invention is an etching device for forming an electrode layer in the back electrode type photoelectric conversion element, and is a first conductive semiconductor layer and a second conductive type on one main surface side of the photoelectric conversion substrate.
  • the photoluminescence observation unit that observes the photoluminescence intensity from the photoelectric conversion substrate in the etching unit, and the photoluminescence intensity.
  • a unit for determining the end of etching of the conductive film is provided.
  • the etching device for the other photoelectric conversion element of the present invention is an etching device for forming a semiconductor layer in the back electrode type photoelectric conversion element, and is a semiconductor layer continuously formed on one main surface side of the photoelectric conversion substrate.
  • An etching portion that etches a material film to form the semiconductor layer patterned on one main surface side of the photoelectric conversion substrate, and a light irradiation portion that irradiates light on the main surface of the photoelectric conversion substrate in the etching portion.
  • a photoluminescence observation unit for observing the photoluminescence intensity from the photoelectric conversion substrate in the etching unit, an etching end determination unit for determining the end of etching of the semiconductor layer material film based on the photoluminescence intensity, and an etching end determination unit. To be equipped.
  • an etching method and an etching apparatus capable of appropriately etching a plurality of electrode layers or semiconductor layers even if the thickness of the electrode layer or the semiconductor layer varies from semiconductor substrate to semiconductor substrate. Can be done.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell of FIG. It is a figure which shows the 1st semiconductor layer material film formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 1st semiconductor layer formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the 2nd semiconductor layer material film formation process in the manufacturing method of the solar cell which concerns on this embodiment.
  • FIG. 1 is a view of the solar cell according to the present embodiment as viewed from the back surface side.
  • the solar cell 1 shown in FIG. 1 is a back electrode type solar cell.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first conductive type region 7 and a second conductive type region 8 on the main surface of the semiconductor substrate 11.
  • the first conductive type region 7 has a so-called comb shape, and has a plurality of finger portions 7f corresponding to the comb teeth and a bus bar portion 7b corresponding to the support portion of the comb teeth.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f extends from the bus bar portion 7b in the second direction (Y direction) intersecting the first direction. ) Extends.
  • the second conductive type region 8 has a so-called comb shape, and has a plurality of finger portions 8f corresponding to the comb teeth and a bus bar portion 8b corresponding to the support portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y). Extends in the direction).
  • the finger portion 7f and the finger portion 8f form a band extending in the second direction (Y direction), and are provided alternately in the first direction (X direction).
  • the first conductive type region 7 and the second conductive type region 8 may be formed in a striped shape.
  • FIG. 2 is a sectional view taken along line II-II of the solar cell of FIG.
  • the solar cell 1 includes a passivation layer 13 and an antireflection layer 15 which are sequentially laminated on the light receiving surface side, which is the main surface of the semiconductor substrate 11 on the light receiving side. Further, the solar cell 1 is sequentially laminated on a part of the back surface side (mainly, the first conductive type region 7) which is the main surface (one main surface) on the opposite side of the light receiving surface of the main surface of the semiconductor substrate 11.
  • the passivation layer 23, the first conductive semiconductor layer 25, and the first electrode layer 27 are provided.
  • the solar cell 1 has a passivation layer 33, a second conductive semiconductor layer 35, and a second electrode that are sequentially laminated on the other part (mainly, the second conductive type region 8) on the back surface side of the semiconductor substrate 11.
  • the layer 37 is provided.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant.
  • the semiconductor substrate 11 may be, for example, a p-type semiconductor substrate in which a crystalline silicon material is doped with a p-type dopant.
  • Examples of the n-type dopant include phosphorus (P).
  • Examples of the p-type dopant include boron (B).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side to generate optical carriers (electrons and holes).
  • the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the back surface side. As a result, the recovery efficiency of light that has passed through without being absorbed by the semiconductor substrate 11 is increased.
  • the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the light receiving surface side. As a result, the reflection of incident light on the light receiving surface is reduced, and the light confinement effect on the semiconductor substrate 11 is improved.
  • the passivation layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the passivation layer 23 is formed in the first conductive type region 7 on the back surface side of the semiconductor substrate 11.
  • the passivation layer 33 is formed in the second conductive type region 8 on the back surface side of the semiconductor substrate 11.
  • the passivation layers 13, 23, 33 are formed of, for example, an intrinsic (i-type) amorphous silicon material. The passivation layers 13, 23, 33 suppress the recombination of carriers generated in the semiconductor substrate 11 and increase the carrier recovery efficiency.
  • An antireflection layer 15 made of a material such as SiO, SiN, or SiON may be provided on the passivation layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the first conductive semiconductor layer 25 is formed on the passivation layer 23, that is, in the first conductive region 7 on the back surface side of the semiconductor substrate 11.
  • the first conductive semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the first conductive semiconductor layer 25 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant (for example, the above-mentioned boron (B)).
  • the second conductive semiconductor layer 35 is formed on the passivation layer 33, that is, in the second conductive region 8 on the back surface side of the semiconductor substrate 11.
  • the second conductive semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the second conductive semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • the first conductive semiconductor layer 25 may be an n-type semiconductor layer, and the second conductive semiconductor layer 35 may be a p-type semiconductor layer.
  • the first conductive semiconductor layer 25 and the passivation layer 23, and the second conductive semiconductor layer 35 and the passivation layer 33 form a band extending in the second direction (Y direction), and form a band shape extending in the second direction (Y direction), and form a band shape extending in the first direction (X direction). ) Are arranged alternately. A part of the second conductive semiconductor layer 35 and the passivation layer 33 may overlap a part of the adjacent first conductive semiconductor layer 25 and the passivation layer 23 (not shown).
  • the first electrode layer 27 is formed on the first conductive semiconductor layer 25 in the first conductive region 7 on the back surface side of the semiconductor substrate 11, corresponding to the first conductive semiconductor layer 25.
  • the second electrode layer 37 is formed on the second conductive semiconductor layer 35 in the second conductive region 8 on the back surface side of the semiconductor substrate 11, corresponding to the second conductive semiconductor layer 35.
  • the first electrode layer 27 has a first transparent electrode layer 28 and a first metal electrode layer 29 that are sequentially laminated on the first conductive semiconductor layer 25.
  • the second electrode layer 37 has a second transparent electrode layer 38 and a second metal electrode layer 39 that are sequentially laminated on the second conductive semiconductor layer 35.
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 are formed of a transparent conductive material.
  • the transparent conductive material include ITO (Indium Tin Oxide: a composite oxide of indium oxide and tin oxide).
  • the first metal electrode layer 29 and the second metal electrode layer 39 are formed of a particulate metal material such as silver, copper, or aluminum, an insulating resin material, and a conductive paste material containing a solvent.
  • the first electrode layer 27 and the second electrode layer 37 that is, the first transparent electrode layer 28, the second transparent electrode layer 38, the first metal electrode layer 29, and the second metal electrode layer 39 are in the second direction (Y direction). It has an extending strip shape and is arranged alternately in the first direction (X direction).
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 are separated from each other, and the first metal electrode layer 29 and the second metal electrode layer 39 are also separated from each other.
  • the band width in the first direction (X direction) of the first transparent electrode layer 28 is narrower than the band width in the first direction (X direction) of the first metal electrode layer 29, and is narrower than the band width in the first direction (X direction) of the first metal electrode layer 29.
  • the band width in the (X direction) is narrower than the band width in the first direction (X direction) of the second metal electrode layer 39.
  • FIG. 3A is a diagram showing a first semiconductor layer material film forming step in the solar cell manufacturing method according to the present embodiment
  • FIGS. 3B to 3D are views of the first semiconductor in the solar cell manufacturing method according to the present embodiment. It is a figure which shows the layer formation process.
  • FIG. 3E is a diagram showing a second semiconductor layer material film forming step in the method for manufacturing a solar cell according to the present embodiment
  • FIG. 3F is a diagram showing a second semiconductor layer in the method for manufacturing a solar cell according to the present embodiment. It is a figure which shows the forming process.
  • FIG. 3A is a diagram showing a first semiconductor layer material film forming step in the solar cell manufacturing method according to the present embodiment
  • FIGS. 3B to 3D are views of the first semiconductor in the solar cell manufacturing method according to the present embodiment. It is a figure which shows the layer formation process.
  • FIG. 3E is a diagram showing a second semiconductor layer material film forming step in the method for manufacturing a solar cell according to the present
  • FIG. 3G is a diagram showing a transparent conductive layer forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 3H is a diagram showing a metal electrode layer forming step in the solar cell manufacturing method according to the present embodiment
  • FIG. 3I is a diagram showing a transparent electrode layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • 3A to 3I show the back surface side of the semiconductor substrate 11, and omit the front surface side of the semiconductor substrate 11.
  • the passivation layer material film 23Z and the first conductive type semiconductor layer material film 25Z are laminated in order on the entire back surface side of the semiconductor substrate 11 by using a CVD method or a PVD method (film formation). ) (First semiconductor layer material film forming step).
  • the first The passivation layer 23 and the first conductive semiconductor layer 25 are formed in the 1 conductive region 7 (first semiconductor layer forming step).
  • a mask M or a metal mask M using a photolithography technique is formed in the first conductive type region 7 of the semiconductor substrate 11.
  • the passivation layer 23 and the first conductive semiconductor layer 25 are patterned by an etching method using the mask M.
  • the mask M is peeled off.
  • the etching solution for the p-type semiconductor film include hydrofluoric acid containing ozone and an acidic solution such as a mixed solution of nitric acid and hydrofluoric acid
  • examples of the etching solution for the n-type semiconductor film include hydroxylation.
  • alkaline solutions such as aqueous potassium solution.
  • the passivation layer material film 33Z and the second conductive semiconductor layer material film 35Z are laminated in order on the entire back surface side of the semiconductor substrate 11 by using, for example, the CVD method or the PVD method.
  • Membrane (second semiconductor layer material film forming step).
  • the second conductive type is formed by removing the passivation layer material film 33Z and the second conductive type semiconductor layer material film 35Z in the first conductive type region 7 on the back surface side of the semiconductor substrate 11.
  • the passivation layer 33 and the second conductive semiconductor layer 35 are formed in the region 8 (semiconductor layer forming step).
  • the passivation layer 33 and the second conductive semiconductor layer 35 may be patterned by using a mask generated by using a photolithography technique or an etching method using a metal mask.
  • the passivation layer 13 may be formed on the entire surface of the semiconductor substrate 11 on the light receiving surface side (not shown).
  • a transparent conductive film 28Z is formed on the first conductive type semiconductor layer 25 and the second conductive type semiconductor layer 35 so as to straddle them (transparent conductive film forming step).
  • a method for forming the transparent conductive film 28Z for example, a CVD method or a PVD method is used.
  • the first metal electrode layer 29 is formed on the first conductive semiconductor layer 25 via the transparent conductive film 28Z, and the second conductive semiconductor layer 35 is formed via the transparent conductive film 28Z.
  • a second metal electrode layer 39 is formed on the metal electrode layer 39 (metal electrode layer forming step).
  • the first metal electrode layer 29 and the second metal electrode layer 39 are formed by printing a printing material (for example, ink).
  • a printing material for example, ink
  • Examples of the method for forming the first metal electrode layer 29 and the second metal electrode layer 39 include a screen printing method, an inkjet method, a gravure coating method, a dispenser method, and the like. Among these, the screen printing method is preferable.
  • the printing material contains a particulate (for example, spherical) metal material in the insulating resin material.
  • the printing material may contain a solvent or the like for adjusting the viscosity or coatability.
  • the insulating resin material examples include matrix resin and the like. More specifically, the insulating resin is preferably a polymer compound, particularly preferably a thermosetting resin or an ultraviolet curable resin, and epoxy, urethane, polyester, silicone-based resins and the like are typical examples.
  • metal materials include silver, copper, aluminum and the like. Among these, a silver paste containing silver particles is preferable.
  • the ratio of the metal material contained in the printing material is 85% or more and 95% or less as a weight ratio to the entire printing material.
  • the insulating resins in the first metal electrode layer 29 and the second metal electrode layer 39 are cured by heat treatment or ultraviolet irradiation treatment.
  • the first metal electrode layer 29 and the second metal electrode layer 39 were separated from each other by patterning the transparent conductive film 28Z by using an etching method using the first metal electrode layer 29 and the second metal electrode layer 39 as masks.
  • the transparent electrode layer 28 and the second transparent electrode layer 38 are formed (transparent electrode layer forming step).
  • the etching method include a wet etching method, and examples of the etching solution include an acidic solution such as hydrochloric acid (HCl).
  • FIG. 4 is a diagram showing an etching apparatus for an electrode layer of a solar cell according to the present embodiment.
  • the etching apparatus 100 is an etching apparatus for forming the first transparent electrode layer 28 and the second transparent electrode layer 38 in the above-mentioned transparent electrode layer forming step.
  • the etching apparatus 100 includes an etching unit 110, a light irradiation unit 120, a photoluminescence observation unit 130, and an etching end determination unit 140.
  • the etching section 110 etches the transparent conductive film 28Z continuously formed on the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 on the back surface side of the semiconductor substrate 11 shown in FIG. 3H.
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 are patterned on each of the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35.
  • an etching method using the first metal electrode layer 29 and the second metal electrode layer 39 as masks is used.
  • the etching method include a wet etching method
  • the etching unit 110 is an etching solution tank.
  • the etching solution include acidic solutions such as hydrochloric acid (HCl).
  • the light irradiation unit 120 irradiates the light receiving surface or the back surface of the semiconductor substrate 11 in the etching unit 110 with light. Since light is shielded from the back surface by the metal electrode layer, it is preferable to irradiate the light receiving surface with light.
  • the light irradiation unit 120 is, for example, a light irradiation device that irradiates light having a wavelength corresponding to the photoluminescence characteristics of the semiconductor substrate 11.
  • the photoluminescence observation unit 130 observes the photoluminescence intensity from the semiconductor substrate 11 in the etching unit 110.
  • Examples of the photoluminescence observation unit include a known photoluminescence intensity measuring device incorporating a CCD image sensor or the like.
  • the etching end determination unit 140 determines the end of etching of the transparent conductive film 28Z based on the photoluminescence strength. Specifically, the etching end determination unit 140 etches the transparent conductive film 28Z when the photoluminescence intensity becomes the maximum value or when the amount of change in the photoluminescence intensity per unit time becomes a predetermined value or less. Judge the end of (details will be described later).
  • the etching end determination unit 140 is composed of, for example, an arithmetic processor such as a DSP (Digital Signal Processor) or an FPGA (Field-Programmable Gate Array). Various functions of the etching end determination unit 140 are realized, for example, by executing predetermined software (program, application) stored in the storage unit. Various functions of the etching end determination unit 140 may be realized by the cooperation of the hardware and the software, or may be realized only by the hardware (electronic circuit).
  • an arithmetic processor such as a DSP (Digital Signal Processor) or an FPGA (Field-Programmable Gate Array).
  • Various functions of the etching end determination unit 140 are realized, for example, by executing predetermined software (program, application) stored in the storage unit.
  • Various functions of the etching end determination unit 140 may be realized by the cooperation of the hardware and the software, or may be realized only by the hardware (electronic circuit).
  • the etching end determination unit 140 includes a storage unit.
  • the storage unit stores in advance a threshold value (predetermined value) of the amount of change in the photoluminescence intensity per unit time for determining the end of etching.
  • the storage unit is, for example, a rewritable memory such as EEPROM, or a rewritable disk such as HDD (Hard Disk Drive) or SSD (Solid State Drive).
  • the semiconductor substrate 11 in which the transparent conductive film 28Z is continuously formed on the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 is immersed in the etching portion 110 (wet etching). ).
  • the transparent conductive film 28Z is etched using the first metal electrode layer 29 and the second metal electrode layer 39 formed on the transparent conductive film 28Z as masks, and the first conductive semiconductor layer is as shown in FIG. 3D.
  • a first transparent electrode layer 28 and a second transparent electrode layer 38 are formed on each of the 25 and the second conductive semiconductor layer 35.
  • the light irradiation unit 120 irradiates the light receiving surface or the back surface of the semiconductor substrate 11 with light having a wavelength corresponding to the photoluminescence characteristic of the semiconductor substrate 11. Then, the photoluminescence observation unit 130 observes the photoluminescence intensity from the semiconductor substrate 11.
  • the etching end determination unit 140 determines the end of etching of the transparent conductive film 28Z based on the photoluminescence strength. Specifically, when the photoluminescence intensity becomes the maximum value or when the amount of change in the photoluminescence intensity per unit time becomes a predetermined value or less, the end of etching of the transparent conductive film 28Z is determined.
  • FIG. 5A to 5C are diagrams for explaining the separation distances of the transparent electrode layers 28 and 38.
  • FIG. 5A is a diagram for explaining the case where (i) the transparent electrode layers 28 and 38 are sufficiently etched and the separation distance between the transparent electrode layers 28 and 38 is small
  • FIG. 5B is (ii) transparent.
  • FIG. 5C is a diagram for explaining a case where the etching of the electrode layers 28 and 38 is appropriate and the separation distance of the transparent electrode layers 28 and 38 is appropriate.
  • FIG. 5C shows the etching of the transparent electrode layers 28 and 38 (iii). Is an excess, and the separation distance between the transparent electrode layers 28 and 38 is large.
  • FIG. 6A is a diagram showing the relationship of the open circuit voltage VOC of the semiconductor substrate 11 with respect to the etching time of the transparent electrode layers 28 and 38
  • FIG. 6B is a curve of the semiconductor substrate 11 with respect to the etching time of the transparent electrode layers 28 and 38.
  • It is a figure which shows the relationship of the factor FF
  • FIG. 6C is a figure which shows the relationship of the curve factor FF with respect to the open circuit voltage Voc of the semiconductor substrate 11.
  • FIG. 7 is a diagram showing the relationship between the photoluminescence intensity of the semiconductor substrate 11 and the etching time of the transparent electrode layers 28 and 38.
  • the etching of the transparent electrode layers 28 and 38 proceeds and the separation distance between the transparent electrode layers 28 and 38 increases, the Voc and FF of the semiconductor substrate 11 increase. At this time, the photoluminescence strength of the semiconductor substrate 11 also increases.
  • the Voc of the semiconductor substrate 11 remains at the maximum, but the FF decreases. At this time, the photoluminescence strength of the semiconductor substrate 11 remains maximum.
  • the transparent electrode layer is the time when (ii) the PL intensity is maximized (the time when it is saturated) or the time when the amount of decrease (change amount) of the photoluminescence intensity per unit time is equal to or less than a predetermined value.
  • Etching of 28 and 38 is the appropriate (optimal) time point.
  • the photoluminescence intensity is measured (observed) in real time during the etching of the transparent electrode layers 28 and 38, and the etching is completed. Is determined. For example, the time when the photoluminescence intensity is maximized (the time when it is saturated) is the time when the etching of the transparent electrode layers 28 and 38 is appropriate (optimal). As a result, even if the film thicknesses of the transparent electrode layers 28 and 38 vary depending on the semiconductor substrate 11, the plurality of transparent electrode layers 28 and 38 can be appropriately etched.
  • the film thickness of the transparent electrode layer varies depending on the position in the PVD apparatus. As described above, if the film thickness of the transparent electrode layer varies depending on the semiconductor substrate (wafer), it is difficult to set the optimum etching time when the transparent electrode layers of a plurality of semiconductor substrates are etched at the same time.
  • the thickness of the transparent conductive film 28Z among the plurality of semiconductor substrates 11 is increased.
  • Light irradiation, photoluminescence intensity observation, and etching completion determination of at least one semiconductor substrate 11 (thickness) of the thickest and at least one semiconductor substrate 11 (thin) of the transparent conductive film 28Z having the thinnest thickness It may be the target of.
  • At least one semiconductor substrate 11 (thickness) having the thickest thickness of the transparent conductive film 28Z and at least one semiconductor substrate 11 (thin) having the thinnest thickness of the transparent conductive film 28Z are put into the cassette 115. Set each on both ends and observe the photoluminescence intensity at both ends of the cassette 115. As a result, even if the film thicknesses of the transparent electrode layers 28 and 38 vary depending on the semiconductor substrate 11, the plurality of transparent electrode layers 28 and 38 can be etched more appropriately.
  • At least one semiconductor substrate 11 (thickness) having the thickest film thickness of the transparent conductive film 28Z is set on one end of the cassette 115, and the photoluminescence intensity is observed at one end of the cassette 115.
  • the configuration of the etching device 100 for the semiconductor layer of the solar cell according to the present embodiment is the same as the configuration of the etching device 100 for the electrode layer of the solar cell shown in FIG.
  • the etching device 100 for the semiconductor layer of the solar cell according to the present embodiment is different from the etching device 100 for the electrode layer of the solar cell mainly in the functions and operations of the etching unit 110 and the etching end determination unit 140.
  • the etching device 100 for the semiconductor layer of the solar cell is an etching device for forming the passivation layer 23 and the first conductive semiconductor layer 25 in the above-described first conductive semiconductor layer forming step.
  • the etching section 110 etches the passivation layer material film 23Z and the first conductive type semiconductor layer material film 25Z continuously formed on the back surface side of the semiconductor substrate 11 shown in FIG. 3B, and as shown in FIG. 3C, the semiconductor.
  • a patterned passivation layer 23 and a first conductive semiconductor layer 25 are formed on the back surface side of the substrate.
  • an etching method using a mask M for example, a resist
  • the etching method include a wet etching method
  • the etching unit 110 is an etching solution tank.
  • the etching solution include hydrofluoric acid containing ozone and an acidic solution such as a mixture of nitric acid and hydrofluoric acid.
  • the etching end determination unit 140 determines the end of etching of the passivation layer material film 23Z and the first conductive semiconductor layer material film 25Z based on the photoluminescence strength. Specifically, the etching end determination unit 140 etches the transparent conductive film 28Z when the photoluminescence intensity becomes the minimum value or when the amount of change in the photoluminescence intensity per unit time becomes a predetermined value or less. Judge the end of (details will be described later).
  • the semiconductor substrate 11 in which the passivation layer material film 23Z and the first conductive type semiconductor layer material film 25Z are continuously formed on the semiconductor substrate 11 is immersed in the etching portion 110 (wet etching). ..
  • the passivation layer material film 23Z and the first conductive semiconductor layer material film 25Z are etched using the resist as a mask to form the patterned passivation layer 23 and the first conductive semiconductor layer 25 as shown in FIG. 3C. To do.
  • the light irradiation unit 120 irradiates the light receiving surface or the back surface of the semiconductor substrate 11 with light having a wavelength corresponding to the photoluminescence characteristic of the semiconductor substrate 11. Then, the photoluminescence observation unit 130 observes the photoluminescence intensity from the semiconductor substrate 11.
  • the etching end determination unit 140 determines the end of etching of the passivation layer 23 and the first conductive semiconductor layer 25 based on the photoluminescence strength. Specifically, when the photoluminescence intensity becomes the minimum value, or when the amount of change in the photoluminescence intensity per unit time becomes a predetermined value or less, the passivation layer 23 and the first conductive semiconductor layer 25 are etched. Judge the end of.
  • FIG. 9A is a diagram for explaining the case where (i) the passivation layer 23 and the first conductive type semiconductor layer 25 are insufficiently etched
  • FIG. 9B is a diagram for explaining the case where (ii) the passivation layer 23 and the first conductive type are insufficiently etched
  • FIG. 9C is a diagram for explaining a case where the etching of the semiconductor layer 25 is appropriate
  • FIG. 9C is a diagram for explaining a case where the passivation layer 23 and the first conductive semiconductor layer 25 are excessively etched.
  • FIG. 10 is a diagram showing the relationship between the photoluminescence strength of the semiconductor substrate 11 and the etching time of the passivation layer 23 and the first conductive semiconductor layer 25.
  • the photoluminescence intensity of the semiconductor substrate 11 decreases.
  • FIG. 9B when (ii) the passivation layer 23 and the first conductive semiconductor layer 25 are etched appropriately (optimally), as shown in FIG. 10 (ii), the photoluminescence of the semiconductor substrate 11 The intensity becomes the minimum, or the change in photoluminescence intensity is saturated, and the amount of decrease (change amount) in photoluminescence intensity per unit time becomes a predetermined value or less.
  • the photoluminescence intensity of the semiconductor substrate 11 remains the minimum. That is, as shown in FIG. 9C, when the (iii) passivation layer 23 and the first conductive semiconductor layer 25 are excessively etched, the photoluminescence intensity of the semiconductor substrate 11 is minimized as shown in FIG. 10 (iii). Remains. If the passivation layer 23 and the first conductive semiconductor layer 25 are excessively etched, the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 may be short-circuited as shown in FIG. ..
  • the passivation layer 23 is the time when the PL intensity becomes the minimum (saturation time) or the decrease amount (change amount) of the photoluminescence intensity per unit time becomes equal to or less than a predetermined value. And the time when the etching of the first conductive semiconductor layer 25 is appropriate (optimal).
  • the photoluminescence intensity is measured in real time during the etching of the passivation layer 23 and the first conductive semiconductor layer 25. Measure (observe) and judge the end of etching. For example, the time when the photoluminescence intensity becomes the minimum is the time when the etching of the passivation layer 23 and the first conductive semiconductor layer 25 is appropriate (optimal). As a result, even if the film thicknesses of the passivation layer 23 and the first conductive semiconductor layer 25 vary depending on the semiconductor substrate 11, the plurality of passivation layers 23 and the first conductive semiconductor layer 25 can be appropriately etched. ..
  • the film thicknesses of the passivation layer and the first conductive semiconductor layer vary depending on the position in the CVD apparatus.
  • the thicknesses of the passivation layer and the first conductive semiconductor layer vary depending on the semiconductor substrate (wafer)
  • the passionation layer material film of the plurality of semiconductor substrates 11 is formed.
  • At least one semiconductor substrate 11 (thickness) having the thickest thickness of 23Z and the first conductive semiconductor layer material film 25Z, and the thickness of the passionation layer material film 23Z and the first conductive semiconductor layer material film 25Z are the thickest.
  • At least one of the thinner semiconductor substrates 11 (thin) may be subject to light irradiation, photoluminescence intensity observation, and etching end determination.
  • At least one semiconductor substrate 11 (thin) having the thinnest film thickness of 25Z is set at both ends of the cassette 115, and the photoluminescence strength is observed at both ends of the cassette 115.
  • the plurality of passivation layers 23 and the first conductive semiconductor layer 25 can be etched more appropriately. it can.
  • the membranes of the passionation layer material film 23Z and the first conductive semiconductor layer material film 25Z among the plurality of semiconductor substrates 11 It is sufficient that only at least one semiconductor substrate 11 (thickness) having the thickest thickness is subject to light irradiation, photoluminescence intensity observation, and etching end determination.
  • At least one semiconductor substrate 11 (thickness) having the thickest thickness of the passivation layer material film 23Z and the first conductive semiconductor layer material film 25Z is set at one end of the cassette 115, and at one end of the cassette 115. Observe the photoluminescence intensity.
  • the present invention is not limited to the above-described embodiments, and various modifications and modifications can be made.
  • the heterozygous solar cell 1 is illustrated as shown in FIG. 2, but the present invention is not limited to the heterozygous solar cell, and various types such as a homozygous solar cell and the like are used. Applicable to solar cells.
  • a solar cell having a crystalline silicon substrate has been exemplified, but the present invention is not limited to this.
  • a solar cell may have a gallium arsenide (GaAs) substrate.
  • GaAs gallium arsenide
  • a method and an apparatus for etching the transparent electrode layer using the metal electrode layer as a mask have been exemplified, but the present invention is not limited thereto.
  • the features of the present invention can also be applied to methods and devices for etching a transparent electrode layer using a general metal mask or resist as a mask.
  • wet etching using an etching solution has been exemplified, but the present invention is not limited to this.
  • the features of the present invention are also applicable to dry etching.
  • the etching method and the etching apparatus for the transparent electrode layer of the solar cell have been exemplified, but the present invention is not limited to this.
  • the feature of the present invention is a photoelectric conversion element having photoluminescence characteristics, which can be applied to an etching method and an etching apparatus for electrode layers of photoelectric conversion elements in which electrode layers having different polarities are adjacent to each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本発明は、半導体基板ごとに電極層の膜厚にばらつきがあっても、複数の電極層を適切にエッチングすることが可能なエッチング方法を提供するという課題を解決しようとするものである。本発明の光電変換素子の電極層のエッチング方法は、裏面電極型の光電変換素子における電極層を形成するエッチング方法であって、光電変換基板（１１）の一方主面側の第１導電型半導体層および第２導電型半導体層の上に連続して製膜された導電膜をエッチングして、第１導電型半導体層および第２導電型半導体層の各々にパターン化された電極層を形成する際に、光電変換基板（１１）の主面に光を照射し、光電変換基板（１１）からのフォトルミネッセンス強度を観測し、フォトルミネッセンス強度に基づいて、導電膜のエッチングの終了を判断する。

Description

光電変換素子のエッチング方法、および光電変換素子のエッチング装置
　本発明は、光電変換素子のエッチング方法、および光電変換素子のエッチング装置に関する。
　例えば、半導体ウェハをエッチング液中に浸漬してアルミ等の導電薄膜のエッチングを行う際に、半導体ウェハと対向してエッチング液中に対向電極を配設し、半導体ウェハ表面上の導電薄膜と対向電極との間に流れる電流の、エッチング工程中における減少状態を基準値と比較し、予定の状態になったときにエッチング終了と判定する
技術がある（例えば特許文献１参照）。
特開昭５８－０４８６７１号公報
　例えば、ＣＶＤ法またはＰＶＤ法を用いて、基板トレイに配置された複数の半導体基板（ウェハ）に同時に透明電極層または半導体層を製膜する場合、半導体基板ごとに透明電極層または半導体層の膜厚にばらつきが生じる。そのため、半導体基板（ウェハ）ごとに透明電極層または半導体層の最適なエッチング時間にばらつきが生じる。また、ＣＶＤ法またはＰＶＤ法を用いて、繰り返し同一条件で透明電極層または半導体層を製膜する場合であっても、製膜装置内の着膜具合など、微妙な環境変化の影響を受け、各製膜バッチ間で膜厚にばらつきが生じる。
　そこで、本発明は、半導体基板ごとに電極層または半導体層の膜厚にばらつきがあっても、複数の電極層または半導体層を適切にエッチングすることが可能なエッチング方法およびエッチング装置を提供することを目的とする。
　本発明の光電変換素子のエッチング方法は、裏面電極型の光電変換素子における電極層を形成するエッチング方法であって、光電変換基板の一方主面側の第１導電型半導体層および第２導電型半導体層の上に連続して製膜された導電膜をエッチングして、前記第１導電型半導体層および前記第２導電型半導体層の各々にパターン化された前記電極層を形成する際に、前記光電変換基板の主面に光を照射し、前記光電変換基板からのフォトルミネッセンス強度を観測し、前記フォトルミネッセンス強度に基づいて、前記導電膜のエッチングの終了を判断する。
　本発明の他の光電変換素子のエッチング方法は、裏面電極型の光電変換素子における半導体層を形成するエッチング方法であって、光電変換基板の一方主面側に連続して製膜された半導体層材料膜をエッチングして、前記光電変換基板の前記一方主面側にパターン化された前記半導体層を形成する際に、前記光電変換基板の主面に光を照射し、前記光電変換基板からのフォトルミネッセンス強度を観測し、前記フォトルミネッセンス強度に基づいて、前記半導体層材料膜のエッチングの終了を判断する。
　本発明の光電変換素子のエッチング装置は、裏面電極型の光電変換素子における電極層を形成するエッチング装置であって、光電変換基板の一方主面側の第１導電型半導体層および第２導電型半導体層の上に連続して製膜された導電膜をエッチングして、前記第１導電型半導体層および前記第２導電型半導体層の各々にパターン化された前記電極層を形成するエッチング部と、前記エッチング部における前記光電変換基板の主面に光を照射する光照射部と、前記エッチング部における前記光電変換基板からのフォトルミネッセンス強度を観測するフォトルミネッセンス観測部と、前記フォトルミネッセンス強度に基づいて、前記導電膜のエッチングの終了を判断するエッチング終了判断部と、を備える。
　本発明の他の光電変換素子のエッチング装置は、裏面電極型の光電変換素子における半導体層を形成するエッチング装置であって、光電変換基板の一方主面側に連続して製膜された半導体層材料膜をエッチングして、前記光電変換基板の一方主面側にパターン化された前記半導体層を形成するエッチング部と、前記エッチング部における前記光電変換基板の主面に光を照射する光照射部と、前記エッチング部における前記光電変換基板からのフォトルミネッセンス強度を観測するフォトルミネッセンス観測部と、前記フォトルミネッセンス強度に基づいて、前記半導体層材料膜のエッチングの終了を判断するエッチング終了判断部と、を備える。
　本発明によれば、半導体基板ごとに電極層または半導体層の膜厚にばらつきがあっても、複数の電極層または半導体層を適切にエッチングすることが可能なエッチング方法およびエッチング装置を提供することができる。
本実施形態に係る太陽電池を裏面側からみた図である。 図１の太陽電池におけるII-II線断面図である。 本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における透明導電層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における金属電極層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における透明電極層形成工程を示す図である。 本実施形態に係る太陽電池の電極層のエッチング装置およびエッチング方法を示す図である。 透明電極層の離間距離を説明するための図である。 透明電極層の離間距離を説明するための図である。 透明電極層の離間距離を説明するための図である。 透明電極層のエッチング時間に対する半導体基板の開放電圧Ｖｏｃの関係を示す図である。 透明電極層のエッチング時間に対する半導体基板の曲線因子ＦＦの関係を示す図である。 半導体基板の開放電圧Ｖｏｃに対する曲線因子ＦＦの関係を示す図である。 透明電極層のエッチング時間に対する半導体基板のフォトルミネッセンス強度の関係を示す図である。 本実施形態の変形例に係る太陽電池の電極層のエッチング装置およびエッチング方法を示す図である。 第１導電型半導体層のエッチングを説明するための図である。 第１導電型半導体層のエッチングを説明するための図である。 第１導電型半導体層のエッチングを説明するための図である。 第１導電型半導体層のエッチング時間に対する半導体基板のフォトルミネッセンス強度の関係を示す図である。 図９Ｃに示す第１導電型半導体層のエッチング過剰の問題点を示す図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池）
　図１は、本実施形態に係る太陽電池を裏面側からみた図である。図１に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１導電型領域７と第２導電型領域８とを有する。
　第１導電型領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２導電型領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に設けられている。
　なお、第１導電型領域７および第２導電型領域８は、ストライプ状に形成されてもよい。
　図２は、図１の太陽電池におけるII-II線断面図である。図２に示すように、太陽電池１は、半導体基板１１の主面のうちの受光する側の主面である受光面側に順に積層されたパッシベーション層１３および反射防止層１５を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の主面（一方主面）である裏面側の一部（主に、第１導電型領域７）に順に積層されたパッシベーション層２３、第１導電型半導体層２５、および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に順に積層されたパッシベーション層３３、第２導電型半導体層３５、および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。なお、半導体基板１１は、例えば結晶シリコン材料にｐ型ドーパントがドープされたｐ型の半導体基板であってもよい。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　半導体基板１１は、裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、半導体基板１１に吸収されず通過してしまった光の回収効率が高まる。
　また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
　パッシベーション層１３は、半導体基板１１の受光面側に形成されている。パッシベーション層２３は、半導体基板１１の裏面側の第１導電型領域７に形成されている。パッシベーション層３３は、半導体基板１１の裏面側の第２導電型領域８に形成されている。パッシベーション層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコン材料で形成される。パッシベーション層１３，２３，３３は、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　半導体基板１１の受光面側のパッシベーション層１３上には、例えばＳｉＯ、ＳｉＮ、またはＳｉＯＮ等の材料で形成される反射防止層１５が設けられていてもよい。
　第１導電型半導体層２５は、パッシベーション層２３上に、すなわち半導体基板１１の裏面側の第１導電型領域７に形成されている。第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型の半導体層である。
　第２導電型半導体層３５は、パッシベーション層３３上に、すなわち半導体基板１１の裏面側の第２導電型領域８に形成されている。第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型の半導体層である。
　なお、第１導電型半導体層２５がｎ型の半導体層であり、第２導電型半導体層３５がｐ型の半導体層であってもよい。
　第１導電型半導体層２５およびパッシベーション層２３と、第２導電型半導体層３５およびパッシベーション層３３とは、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。第２導電型半導体層３５およびパッシベーション層３３の一部は、隣接する第１導電型半導体層２５およびパッシベーション層２３の一部の上に重なっていてもよい（図示省略）。
　第１電極層２７は、第１導電型半導体層２５に対応して、具体的には半導体基板１１の裏面側の第１導電型領域７における第１導電型半導体層２５の上に形成されている。第２電極層３７は、第２導電型半導体層３５に対応して、具体的には半導体基板１１の裏面側の第２導電型領域８における第２導電型半導体層３５の上に形成されている。第１電極層２７は、第１導電型半導体層２５上に順に積層された第１透明電極層２８と第１金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された第２透明電極層３８と第２金属電極層３９とを有する。
　第１透明電極層２８および第２透明電極層３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）等が挙げられる。
　第１金属電極層２９および第２金属電極層３９は、銀、銅、アルミニウム等の粒子状の金属材料、絶縁性の樹脂材料および溶媒を含有する導電性ペースト材料で形成される。
　第１電極層２７および第２電極層３７、すなわち第１透明電極層２８，第２透明電極層３８，第１金属電極層２９および第２金属電極層３９は、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。第１透明電極層２８と第２透明電極層３８とは互いに分離されており、第１金属電極層２９と第２金属電極層３９とも互いに分離されている。
　第１透明電極層２８の第１方向（Ｘ方向）の帯幅は、第１金属電極層２９の第１方向（Ｘ方向）の帯幅よりも狭く、第２透明電極層３８の第１方向（Ｘ方向）の帯幅は、第２金属電極層３９の第１方向（Ｘ方向）の帯幅よりも狭い。
（太陽電池の製造方法）
　次に、図３Ａ～図３Ｉを参照して、本実施形態に係る太陽電池の製造方法について説明する。図３Ａは、本実施形態に係る太陽電池の製造方法における第１半導体層材料膜形成工程を示す図であり、図３Ｂ～図３Ｄは、本実施形態に係る太陽電池の製造方法における第１半導体層形成工程を示す図である。また、図３Ｅは、本実施形態に係る太陽電池の製造方法における第２半導体層材料膜形成工程を示す図であり、図３Ｆは、本実施形態に係る太陽電池の製造方法における第２半導体層形成工程を示す図である。図３Ｇは、本実施形態に係る太陽電池の製造方法における透明導電層形成工程を示す図であり、図３Ｈは、本実施形態に係る太陽電池の製造方法における金属電極層形成工程を示す図であり、図３Ｉは、本実施形態に係る太陽電池の製造方法における透明電極層形成工程を示す図である。図３Ａ～図３Ｉでは、半導体基板１１の裏面側を示し、半導体基板１１の表面側を省略する。
　まず、図３Ａに示すように、例えばＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側の全面に、パッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚを順に積層（製膜）する（第１半導体層材料膜形成工程）。
　次に、図３Ｂ～図３Ｄに示すように、半導体基板１１の裏面側において、第２導電型領域８におけるパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚを除去することにより、第１導電型領域７に、パッシベーション層２３および第１導電型半導体層２５を形成する（第１半導体層形成工程）。
　例えば、図３Ｂに示すように、半導体基板１１の第１導電型領域７に、フォトリソグラフィ技術を用いたマスクＭまたはメタルマスクＭを形成する。その後、図３Ｃに示すように、マスクＭを利用したエッチング法を用いて、パッシベーション層２３および第１導電型半導体層２５のパターニングを行う。その後、図３Ｄに示すように、マスクＭを剥離する。なお、ｐ型半導体膜に対するエッチング溶液としては、例えばオゾンを含有するフッ酸や、硝酸とフッ酸の混合液のような酸性溶液が挙げられ、ｎ型半導体膜に対するエッチング溶液としては、例えば水酸化カリウム水溶液のようなアルカリ性溶液が挙げられる。
　次に、図３Ｅに示すように、例えばＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側の全面に、パッシベーション層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを順に積層（製膜）する（第２半導体層材料膜形成工程）。
　次に、図３Ｆに示すように、半導体基板１１の裏面側において、第１導電型領域７におけるパッシベーション層材料膜３３Ｚおよび第２導電型半導体層材料膜３５Ｚを除去することにより、第２導電型領域８に、パッシベーション層３３および第２導電型半導体層３５を形成する（半導体層形成工程）。
　例えば、上述同様に、フォトリソグラフィ技術を用いて生成するマスクまたはメタルマスクを利用したエッチング法を用いて、パッシベーション層３３および第２導電型半導体層３５をパターニングしてもよい。
　なお、上述した第１半導体層材料膜形成工程または第２半導体層材料膜形成工程において、半導体基板１１の受光面側の全面に、パッシベーション層１３を形成してもよい（図示省略）。
　次に、図３Ｇに示すように、第１導電型半導体層２５および第２導電型半導体層３５上にこれらに跨って透明導電膜２８Ｚを形成する（透明導電膜形成工程）。透明導電膜２８Ｚの形成方法としては、例えばＣＶＤ法またはＰＶＤ法等が用いられる。
　次に、図３Ｈに示すように、透明導電膜２８Ｚを介して第１導電型半導体層２５上に第１金属電極層２９を形成し、透明導電膜２８Ｚを介して第２導電型半導体層３５上に第２金属電極層３９を形成する（金属電極層形成工程）。
　第１金属電極層２９および第２金属電極層３９は、印刷材料（例えば、インク）を印刷することにより形成される。第１金属電極層２９および第２金属電極層３９の形成方法としては、スクリーン印刷法、インクジェット法、グラビアコーティング法、またはディスペンサー法等が挙げられる。これらの中でも、スクリーン印刷法が好ましい。
　印刷材料は、絶縁性の樹脂材料中に、粒子状（例えば、球状）の金属材料を含む。印刷材料は、粘度または塗工性の調整のために、溶媒等を含んでもよい。
　絶縁性の樹脂材料としては、マトリクス樹脂等が挙げられる。詳説すると、絶縁性樹脂としては、高分子化合物であると好ましく、特に熱硬化型樹脂または紫外線硬化型樹脂であると好ましく、エポキシ、ウレタン、ポリエステルまたはシリコーン系の樹脂等が代表例である。
　金属材料としては、銀、銅、アルミニウム等が挙げられる。これらの中でも、銀粒子を含む銀ペーストが好ましい。
　例えば、印刷材料に含有される金属材料の割合は、印刷材料全体に対する重量比として８５％以上９５％以下である。
　次に、第１金属電極層２９および第２金属電極層３９の印刷後、加熱処理または紫外線照射処理により、第１金属電極層２９および第２金属電極層３９における絶縁性樹脂を硬化させる。
　次に、図３Ｉに示すように、第１金属電極層２９および第２金属電極層３９をマスクとして用いたエッチング法を用いて、透明導電膜２８Ｚをパターニングすることにより、互いに分離された第１透明電極層２８および第２透明電極層３８を形成する（透明電極層形成工程）。エッチング法としては例えばウェットエッチング法が挙げられ、エッチング溶液としては塩酸（ＨＣｌ）等の酸性溶液が挙げられる。
　以上の工程により、本実施形態の裏面電極型の太陽電池１が完成する。
（太陽電池の透明電極層のエッチング装置）
　次に、図４を参照して、本実施形態に係る太陽電池の透明電極層のエッチング装置について説明する。図４は、本実施形態に係る太陽電池の電極層のエッチング装置を示す図である。図４に示すように、エッチング装置１００は、上述した透明電極層形成工程において、第１透明電極層２８および第２透明電極層３８を形成するためのエッチング装置である。エッチング装置１００は、エッチング部１１０と、光照射部１２０と、フォトルミネッセンス観測部１３０と、エッチング終了判断部１４０とを備える。
　エッチング部１１０は、図３Ｈに示す半導体基板１１の裏面側の第１導電型半導体層２５および第２導電型半導体層３５の上に連続して製膜された透明導電膜２８Ｚをエッチングして、図３Ｉに示すように第１導電型半導体層２５および第２導電型半導体層３５の各々にパターン化された第１透明電極層２８および第２透明電極層３８を形成する。例えば、上述したように、第１金属電極層２９および第２金属電極層３９をマスクとして用いたエッチング法が用いられる。エッチング法としては例えばウェットエッチング法が挙げられ、エッチング部１１０はエッチング溶液槽である。エッチング溶液としては塩酸（ＨＣｌ）等の酸性溶液が挙げられる。
　光照射部１２０は、エッチング部１１０における半導体基板１１の受光面または裏面に光を照射する。裏面は金属電極層により光が遮蔽されるので、受光面に光を照射するのが好ましい。光照射部１２０は、例えば半導体基板１１のフォトルミネッセンス特性に応じた波長の光を照射する光照射装置である。
　フォトルミネッセンス観測部１３０は、エッチング部１１０における半導体基板１１からのフォトルミネッセンス強度を観測する。フォトルミネッセンス観測部としては、ＣＣＤイメージセンサなどが組み込まれた、公知のフォトルミネッセンス強度測定装置が挙げられる。
　エッチング終了判断部１４０は、フォトルミネッセンス強度に基づいて、透明導電膜２８Ｚのエッチングの終了を判断する。具体的には、エッチング終了判断部１４０は、フォトルミネッセンス強度が最大値となるときに、或いは、フォトルミネッセンス強度の単位時間当たりの変化量が所定値以下となるときに、透明導電膜２８Ｚのエッチングの終了を判断する（詳細は後述する）。
　エッチング終了判断部１４０は、例えば、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field-Programmable Gate Array）等の演算プロセッサで構成される。エッチング終了判断部１４０の各種機能は、例えば記憶部に格納された所定のソフトウェア（プログラム、アプリケーション）を実行することで実現される。エッチング終了判断部１４０の各種機能は、ハードウェアとソフトウェアとの協働で実現されてもよいし、ハードウェア（電子回路）のみで実現されてもよい。
　また、エッチング終了判断部１４０は、記憶部を備える。記憶部は、エッチングの終了を判断するためのフォトルミネッセンス強度の単位時間当たりの変化量の閾値（所定値）を予め記憶する。記憶部は、例えばＥＥＰＲＯＭ等の書き換え可能なメモリ、または例えばＨＤＤ（Hard Disk Drive）またはＳＳＤ（Solid State Drive）等の書き換え可能なディスクである。
（太陽電池の透明電極層のエッチング方法）
　次に、本実施形態に係る太陽電池の透明電極層のエッチング方法について説明する。
　図３Ｈに示すように第１導電型半導体層２５および第２導電型半導体層３５の上に透明導電膜２８Ｚが連続して製膜された半導体基板１１を、エッチング部１１０に浸漬する（ウエットエッチング）。これにより、透明導電膜２８Ｚの上に形成された第１金属電極層２９および第２金属電極層３９をマスクとして透明導電膜２８Ｚをエッチングして、図３Ｄに示すように第１導電型半導体層２５および第２導電型半導体層３５の各々にパターン化された第１透明電極層２８および第２透明電極層３８を形成する。
　このとき、光照射部１２０によって、半導体基板１１のフォトルミネッセンス特性に応じた波長の光を、半導体基板１１の受光面または裏面に照射する。そして、フォトルミネッセンス観測部１３０によって、半導体基板１１からのフォトルミネッセンス強度を観測する。
　エッチング終了判断部１４０によって、フォトルミネッセンス強度に基づいて、透明導電膜２８Ｚのエッチングの終了を判断する。具体的には、フォトルミネッセンス強度が最大値となるときに、或いは、フォトルミネッセンス強度の単位時間当たりの変化量が所定値以下となるときに、透明導電膜２８Ｚのエッチングの終了を判断する。
　ここで、透明電極層２８，３８の離間距離に対する、半導体基板１１の性能（開放電圧Ｖｏｃ、曲線因子ＦＦ）と半導体基板１１のフォトルミネッセンス強度特性とには相関がある。
　図５Ａ～図５Ｃは、透明電極層２８，３８の離間距離を説明するための図である。図５Ａは、（ｉ）透明電極層２８，３８のエッチングが不十分であり、透明電極層２８，３８の離間距離が小さい場合を説明するための図であり、図５Ｂは、（ｉｉ）透明電極層２８，３８のエッチングが適切であり、透明電極層２８，３８の離間距離が適切である場合を説明するための図であり、図５Ｃは、（ｉｉｉ）透明電極層２８，３８のエッチングが過剰であり、透明電極層２８，３８の離間距離が大きい場合を説明するための図である。
　また、図６Ａは、透明電極層２８，３８のエッチング時間に対する半導体基板１１の開放電圧Ｖｏｃの関係を示す図であり、図６Ｂは、透明電極層２８，３８のエッチング時間に対する半導体基板１１の曲線因子ＦＦの関係を示す図であり、図６Ｃは、半導体基板１１の開放電圧Ｖｏｃに対する曲線因子ＦＦの関係を示す図である。また、図７は、透明電極層２８，３８のエッチング時間に対する半導体基板１１のフォトルミネッセンス強度の関係を示す図である。
　図５Ａに示すように、（ｉ）透明電極層２８，３８のエッチングが不十分であり、透明電極層２８，３８の離間距離が小さいと、図６Ａの（ｉ）および図６Ｂの（ｉ）に示すように、半導体基板１１のＶｏｃおよびＦＦは低い。このとき、図７の（ｉ）に示すように、半導体基板１１のフォトルミネッセンス強度も低い。
　その後、透明電極層２８，３８のエッチングが進行し、透明電極層２８，３８の離間距離が大きくなると、半導体基板１１のＶｏｃおよびＦＦが上昇する。このとき、半導体基板１１のフォトルミネッセンス強度も上昇する。
　その後、図５Ｂに示すように、（ｉｉ）透明電極層２８，３８のエッチングが適切（最適）となり、透明電極層２８，３８の離間距離が適切（最適）となると、図６Ａの（ｉｉ）および図６Ｂの（ｉｉ）に示すように、半導体基板１１のＶｏｃおよびＦＦは最大となる。このとき、図７の（ｉｉ）に示すように、半導体基板１１のフォトルミネッセンス強度も最大となる、或いは、フォトルミネッセンス強度の変化が飽和し、フォトルミネッセンス強度の単位時間当たりの上昇量（変化量）が所定値以下となる。
　さらに、透明電極層２８，３８のエッチングが進行し、透明電極層２８，３８の離間距離が大きくなると、半導体基板１１のＶｏｃは最大のままであるが、ＦＦは低下する。このとき、半導体基板１１のフォトルミネッセンス強度は最大のままである。
　すなわち、図５Ｃに示すように、（ｉｉｉ）透明電極層２８，３８のエッチングが過剰となり、透明電極層２８，３８の離間距離が大きすぎると、図６Ａの（ｉｉｉ）および図６Ｂの（ｉｉｉ）に示すように、半導体基板１１のＶｏｃは最大のままであるが、ＦＦは低下する。このとき、図７の（ｉｉｉ）に示すように、半導体基板１１のフォトルミネッセンス強度は最大のままである。
　これにより、（ｉｉ）ＰＬ強度が最大になる時点（飽和する時点）、或いは、フォトルミネッセンス強度の単位時間当たりの減少量（変化量）が所定値以下となる時点が、（ｉｉ）透明電極層２８，３８のエッチングが適切（最適）な時点である。
　この点に関し、本実施形態の太陽電池の透明電極層のエッチング方法およびエッチング装置によれば、透明電極層２８，３８のエッチングの最中にフォトルミネッセンス強度をリアルタイムに測定（観測）し、エッチング終了を判定する。例えば、フォトルミネッセンス強度が最大になる時点（飽和する時点）を、透明電極層２８，３８のエッチングが適切（最適）な時点とする。これにより、半導体基板１１ごとに透明電極層２８，３８の膜厚にばらつきがあっても、複数の透明電極層２８，３８を適切にエッチングすることができる。
　ところで、実際に製品を量産する場合、最適なエッチング時間の設定が難しい。例えば、ＰＶＤ法を用いて複数の半導体基板に同時に透明電極層を製膜すると、ＰＶＤ装置内の位置によって透明電極層の膜厚にばらつきが生じる。このように、半導体基板（ウェハ）によって透明電極層の膜厚にばらつきがあると、複数の半導体基板の透明電極層を同時にエッチングする場合、最適なエッチング時間の設定が難しい。
　この点に関し、図８に示すように、カセット１１５を用いて複数の半導体基板１１を同時にエッチング部１１０に浸漬してエッチングする場合、複数の半導体基板１１のうち、透明導電膜２８Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）、および透明導電膜２８Ｚの膜厚が最も薄い方の少なくとも１つの半導体基板１１（薄）を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象としてもよい。
　例えば、透明導電膜２８Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）、および透明導電膜２８Ｚの膜厚が最も薄い方の少なくとも１つの半導体基板１１（薄）をカセット１１５の両端にそれぞれセットし、カセット１１５の両端においてフォトルミネッセンス強度を観察する。これにより、半導体基板１１ごとに透明電極層２８，３８の膜厚にばらつきがあっても、複数の透明電極層２８，３８をより適切にエッチングすることができる。
　なお、カセット１１５を用いて複数の半導体基板１１を同時にエッチング部１１０に浸漬してエッチングする場合、複数の半導体基板１１のうち、透明導電膜２８Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）のみを、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とするだけでも十分である。
　例えば、透明導電膜２８Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）をカセット１１５の一方端にセットし、カセット１１５の一方端においてフォトルミネッセンス強度を観察する。
（太陽電池の第１導電型半導体層のエッチング装置）
　次に、図４を参照して、本実施形態に係る太陽電池の第１導電型半導体層のエッチング装置について説明する。本実施形態に係る太陽電池の半導体層のエッチング装置１００の構成は、図４に示す太陽電池の電極層のエッチング装置１００の構成と同一である。なお、本実施形態に係る太陽電池の半導体層のエッチング装置１００は、太陽電池の電極層のエッチング装置１００と比較して、主にエッチング部１１０およびエッチング終了判断部１４０の機能および動作が異なる。太陽電池の半導体層のエッチング装置１００は、上述した第１導電型半導体層形成工程において、パッシベーション層２３および第１導電型半導体層２５を形成するためのエッチング装置である。
　エッチング部１１０は、図３Ｂに示す半導体基板１１の裏面側に連続して製膜されたパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚをエッチングして、図３Ｃに示すように半導体基板の裏面側にパターン化されたパッシベーション層２３および第１導電型半導体層２５を形成する。例えば、上述したように、マスクＭ（例えばレジスト）を用いたエッチング法が用いられる。エッチング法としては例えばウェットエッチング法が挙げられ、エッチング部１１０はエッチング溶液槽である。エッチング溶液としてはオゾンを含有するフッ酸や、硝酸とフッ酸の混合液のような酸性溶液が挙げられる。
　エッチング終了判断部１４０は、フォトルミネッセンス強度に基づいて、パッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚのエッチングの終了を判断する。具体的には、エッチング終了判断部１４０は、フォトルミネッセンス強度が最小値となるときに、或いは、フォトルミネッセンス強度の単位時間当たりの変化量が所定値以下となるときに、透明導電膜２８Ｚのエッチングの終了を判断する（詳細は後述する）。
（太陽電池の第１導電型半導体層のエッチング方法）
　次に、本実施形態に係る太陽電池の第１導電型半導体層のエッチング方法について説明する。
　図３Ｂに示すように半導体基板１１の上にパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚが連続して製膜された半導体基板１１を、エッチング部１１０に浸漬する（ウエットエッチング）。これにより、レジストをマスクとしてパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚをエッチングして、図３Ｃに示すようにパターン化されたパッシベーション層２３および第１導電型半導体層２５を形成する。
　このとき、光照射部１２０によって、半導体基板１１のフォトルミネッセンス特性に応じた波長の光を、半導体基板１１の受光面または裏面に照射する。そして、フォトルミネッセンス観測部１３０によって、半導体基板１１からのフォトルミネッセンス強度を観測する。
　エッチング終了判断部１４０によって、フォトルミネッセンス強度に基づいて、パッシベーション層２３および第１導電型半導体層２５のエッチングの終了を判断する。具体的には、フォトルミネッセンス強度が最小値となるときに、或いは、フォトルミネッセンス強度の単位時間当たりの変化量が所定値以下となるときに、パッシベーション層２３および第１導電型半導体層２５のエッチングの終了を判断する。
　ここで、半導体基板１１そのものでは、表面でキャリアの再結合が生じやすく、フォトルミネッセンス強度は小さい。
　図３Ａおよび図３Ｂに示すように半導体基板１１の裏面側にパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚが形成されると、これらの膜によって半導体基板１１の表面でのキャリアの再結合が抑制され、フォトルミネッセンス強度は大きくなる。
　図３Ｃに示すようにパッシベーション層２３および第１導電型半導体層２５が適切にパターン化されると、露出した半導体基板１１の表面でキャリアの再結合が生じやすくなり、フォトルミネッセンス強度は小さくなる。
　このように、パッシベーション層２３および第１導電型半導体層２５のパターニングの度合いと半導体基板１１のフォトルミネッセンス強度特性とには相関がある。
　図９Ａは、（ｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが不十分である場合を説明するための図であり、図９Ｂは、（ｉｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが適切である場合を説明するための図であり、図９Ｃは、（ｉｉｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが過剰である場合を説明するための図である。
　また、図１０は、パッシベーション層２３および第１導電型半導体層２５のエッチング時間に対する半導体基板１１のフォトルミネッセンス強度の関係を示す図である。
　図９Ａに示すように、（ｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが不十分であると、図１０の（ｉ）に示すように、半導体基板１１のフォトルミネッセンス強度は高い。
　その後、パッシベーション層２３および第１導電型半導体層２５のエッチングが進行すると、半導体基板１１のフォトルミネッセンス強度は減少する。
　その後、図９Ｂに示すように、（ｉｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが適切（最適）となると、図１０の（ｉｉ）に示すように、半導体基板１１のフォトルミネッセンス強度は最小となる、或いは、フォトルミネッセンス強度の変化が飽和し、フォトルミネッセンス強度の単位時間当たりの減少量（変化量）が所定値以下となる。
　さらに、パッシベーション層２３および第１導電型半導体層２５のエッチングが進行すると、半導体基板１１のフォトルミネッセンス強度は最小のままである。
　すなわち、図９Ｃに示すように、（ｉｉｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが過剰となると、図１０の（ｉｉｉ）に示すように、半導体基板１１のフォトルミネッセンス強度は最小のままである。なお、パッシベーション層２３および第１導電型半導体層２５のエッチングが過剰となると、図１１に示すように、第１導電型半導体層２５と第２導電型半導体層３５とが短絡する可能性がある。
　これにより、（ｉｉ）ＰＬ強度が最小になる時点（飽和する時点）、或いは、フォトルミネッセンス強度の単位時間当たりの減少量（変化量）が所定値以下となる時点が、（ｉｉ）パッシベーション層２３および第１導電型半導体層２５のエッチングが適切（最適）な時点である。
　この点に関し、本実施形態の太陽電池の第１導電型半導体層のエッチング方法およびエッチング装置によれば、パッシベーション層２３および第１導電型半導体層２５のエッチングの最中にフォトルミネッセンス強度をリアルタイムに測定（観測）し、エッチング終了を判定する。例えば、フォトルミネッセンス強度が最小になる時点を、パッシベーション層２３および第１導電型半導体層２５のエッチングが適切（最適）な時点とする。これにより、半導体基板１１ごとにパッシベーション層２３および第１導電型半導体層２５の膜厚にばらつきがあっても、複数のパッシベーション層２３および第１導電型半導体層２５を適切にエッチングすることができる。
　この場合でも、上述同様に、実際に製品を量産する場合、最適なエッチング時間の設定が難しい。例えば、ＣＶＤ法を用いて複数の半導体基板に同時にパッシベーション層および第１導電型半導体層を製膜すると、ＣＶＤ装置内の位置によってパッシベーション層および第１導電型半導体層の膜厚にばらつきが生じる。このように、半導体基板（ウェハ）によってパッシベーション層および第１導電型半導体層の膜厚にばらつきがあると、複数の半導体基板のパッシベーション層および第１導電型半導体層を同時にエッチングする場合、最適なエッチング時間の設定が難しい。
　この点に関し、上述同様に、図８に示すように、カセット１１５を用いて複数の半導体基板１１を同時にエッチング部１１０に浸漬してエッチングする場合、複数の半導体基板１１のうち、パッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）、およびパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚの膜厚が最も薄い方の少なくとも１つの半導体基板１１（薄）を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象としてもよい。
　例えば、パッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）、およびパッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚの膜厚が最も薄い方の少なくとも１つの半導体基板１１（薄）をカセット１１５の両端にそれぞれセットし、カセット１１５の両端においてフォトルミネッセンス強度を観察する。これにより、半導体基板１１ごとにパッシベーション層２３および第１導電型半導体層２５の膜厚にばらつきがあっても、複数のパッシベーション層２３および第１導電型半導体層２５をより適切にエッチングすることができる。
　なお、カセット１１５を用いて複数の半導体基板１１を同時にエッチング部１１０に浸漬してエッチングする場合、複数の半導体基板１１のうち、パッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）のみを、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とするだけでも十分である。
　例えば、パッシベーション層材料膜２３Ｚおよび第１導電型半導体層材料膜２５Ｚの膜厚が最も厚い方の少なくとも１つの半導体基板１１（厚）をカセット１１５の一方端にセットし、カセット１１５の一方端においてフォトルミネッセンス強度を観察する。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、図２に示すようにヘテロ接合型の太陽電池１を例示したが、本発明は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池に適用可能である。
　また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
　また、上述した実施形態では、金属電極層をマスクとして透明電極層をエッチングする方法および装置を例示したが、これに限定されない。例えば、本発明の特徴は、一般的な金属マスクまたはレジストをマスクとして透明電極層をエッチングする方法および装置にも適用可能である。
　また、上述した実施形態では、エッチング溶液を用いたウエットエッチングを例示したが、これに限定されない。例えば、本発明の特徴は、ドライエッチングにも適用可能である。
　また、上述した実施形態では、太陽電池の透明電極層のエッチング方法およびエッチング装置を例示したが、これに限定されない。例えば、本発明の特徴は、フォトルミネッセンス特性を有する光電変換素子であって、極性が異なる電極層が隣り合う光電変換素子の電極層のエッチング方法およびエッチング装置に適用可能である。
　１　太陽電池（光電変換素子）
　７　第１導電型領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　８　第２導電型領域
　１１　半導体基板（光電変換基板）
　１３，２３，３３　パッシベーション層
　２３Ｚ，３３Ｚ　パッシベーション層材料膜
　１５　反射防止層
　２５　第１導電型半導体層
　２５Ｚ　第１導電型半導体層材料膜
　２７　第１電極層
　２８　第１透明電極層（電極層）
　２８Ｚ　透明導電膜（導電膜）
　２９　第１金属電極層
　３５　第２導電型半導体層
　３５Ｚ　第２導電型半導体層材料膜
　３７　第２電極層
　３８　第２透明電極層（電極層）
　３９　第２金属電極層
　１００　エッチング装置
　１１０　エッチング部
　１１５　カセット
　１２０光照射部
　１３０　フォトルミネッセンス観測部
　１４０　エッチング終了判断部

Claims (22)

  1. 　裏面電極型の光電変換素子における電極層を形成するエッチング方法であって、
    　光電変換基板の一方主面側の第１導電型半導体層および第２導電型半導体層の上に連続して製膜された導電膜をエッチングして、前記第１導電型半導体層および前記第２導電型半導体層の各々にパターン化された前記電極層を形成する際に、
    　前記光電変換基板の主面に光を照射し、
    　前記光電変換基板からのフォトルミネッセンス強度を観測し、
    　前記フォトルミネッセンス強度に基づいて、前記導電膜のエッチングの終了を判断する、
    光電変換素子のエッチング方法。
  2. 　前記フォトルミネッセンス強度が最大値となるときに、前記導電膜のエッチングの終了を判断する、請求項１に記載の光電変換素子のエッチング方法。
  3. 　前記電極層は透明電極層であり、前記導電膜は透明導電膜であり、
    　前記透明導電膜の上に形成された金属電極層をマスクとして、前記透明導電膜をエッチングする、請求項１または２に記載の光電変換素子のエッチング方法。
  4. 　前記エッチングは、エッチング溶液を用いたウエットエッチングである、請求項１～３のいずれか１項に記載の光電変換素子のエッチング方法。
  5. 　複数の前記光電変換基板を同時にエッチングし、
    　前記複数の光電変換基板のうち、前記導電膜の膜厚が最も厚い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項１～４のいずれか１項に記載の光電変換素子のエッチング方法。
  6. 　複数の前記光電変換基板を同時にエッチングし、
    　前記複数の光電変換基板のうち、前記導電膜の膜厚が最も厚い方の少なくとも１つの光電変換基板、および前記導電膜の膜厚が最も薄い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項１～４のいずれか１項に記載の光電変換素子のエッチング方法。
  7. 　裏面電極型の光電変換素子における半導体層を形成するエッチング方法であって、
    　光電変換基板の一方主面側に連続して製膜された半導体層材料膜をエッチングして、前記光電変換基板の前記一方主面側にパターン化された前記半導体層を形成する際に、
    　前記光電変換基板の主面に光を照射し、
    　前記光電変換基板からのフォトルミネッセンス強度を観測し、
    　前記フォトルミネッセンス強度に基づいて、前記半導体層材料膜のエッチングの終了を判断する、
    光電変換素子のエッチング方法。
  8. 　前記フォトルミネッセンス強度が最小値となるときに、または、前記フォトルミネッセンス強度の単位時間当たりの変化量が所定値以下となるときに、前記半導体層材料膜のエッチングの終了を判断する、請求項７に記載の光電変換素子のエッチング方法。
  9. 　前記エッチングは、エッチング溶液を用いたウエットエッチングである、請求項７または８に記載の光電変換素子のエッチング方法。
  10. 　複数の前記光電変換基板を同時にエッチングし、
    　前記複数の光電変換基板のうち、前記半導体層材料膜の膜厚が最も厚い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項７～９のいずれか１項に記載の光電変換素子のエッチング方法。
  11. 　複数の前記光電変換基板を同時にエッチングし、
    　前記複数の光電変換基板のうち、前記半導体層材料膜の膜厚が最も厚い方の少なくとも１つの光電変換基板、および前記半導体層材料膜の膜厚が最も薄い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項７～９のいずれか１項に記載の光電変換素子のエッチング方法。
  12. 　裏面電極型の光電変換素子における電極層を形成するエッチング装置であって、
    　光電変換基板の一方主面側の第１導電型半導体層および第２導電型半導体層の上に連続して製膜された導電膜をエッチングして、前記第１導電型半導体層および前記第２導電型半導体層の各々にパターン化された前記電極層を形成するエッチング部と、
    　前記エッチング部における前記光電変換基板の主面に光を照射する光照射部と、
    　前記エッチング部における前記光電変換基板からのフォトルミネッセンス強度を観測するフォトルミネッセンス観測部と、
    　前記フォトルミネッセンス強度に基づいて、前記導電膜のエッチングの終了を判断するエッチング終了判断部と、
    を備える、光電変換素子のエッチング装置。
  13. 　前記エッチング終了判断部は、前記フォトルミネッセンス強度が最大値となるときに、前記導電膜のエッチングの終了を判断する、請求項１２に記載の光電変換素子のエッチング装置。
  14. 　前記電極層は透明電極層であり、前記導電膜は透明導電膜であり、
    　前記エッチング部は、前記透明導電膜の上に形成された金属電極層をマスクとして、前記透明導電膜をエッチングする、請求項１２または１３に記載の光電変換素子のエッチング装置。
  15. 　前記エッチング部は、エッチング溶液を用いたウエットエッチングを行う、請求項１２～１４のいずれか１項に記載の光電変換素子のエッチング装置。
  16. 　前記エッチング部は、複数の前記光電変換基板を同時にエッチングし、
    　前記光照射部、前記フォトルミネッセンス観測部および前記エッチング終了判断部は、前記複数の光電変換基板のうち、前記導電膜の膜厚が最も厚い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項１２～１５のいずれか１項に記載の光電変換素子のエッチング装置。
  17. 　前記エッチング部は、複数の前記光電変換基板を同時にエッチングし、
    　前記光照射部、前記フォトルミネッセンス観測部および前記エッチング終了判断部は、前記複数の光電変換基板のうち、前記導電膜の膜厚が最も厚い方の少なくとも１つの光電変換基板、および前記導電膜の膜厚が最も薄い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項１２～１５のいずれか１項に記載の光電変換素子のエッチング装置。
  18. 　裏面電極型の光電変換素子における半導体層を形成するエッチング装置であって、
    　光電変換基板の一方主面側に連続して製膜された半導体層材料膜をエッチングして、前記光電変換基板の一方主面側にパターン化された前記半導体層を形成するエッチング部と、
    　前記エッチング部における前記光電変換基板の主面に光を照射する光照射部と、
    　前記エッチング部における前記光電変換基板からのフォトルミネッセンス強度を観測するフォトルミネッセンス観測部と、
    　前記フォトルミネッセンス強度に基づいて、前記半導体層材料膜のエッチングの終了を判断するエッチング終了判断部と、
    を備える、光電変換素子のエッチング装置。
  19. 　前記エッチング終了判断部は、前記フォトルミネッセンス強度が最小値となるときに、または、前記フォトルミネッセンス強度の単位時間当たりの変化量が所定値以下となるときに、前記半導体層材料膜のエッチングの終了を判断する、請求項１８に記載の光電変換素子のエッチング装置。
  20. 　前記エッチング部は、エッチング溶液を用いたウエットエッチングを行う、請求項１８または１９に記載の光電変換素子のエッチング装置。
  21. 　前記エッチング部は、複数の前記光電変換基板を同時にエッチングし、
    　前記光照射部、前記フォトルミネッセンス観測部および前記エッチング終了判断部は、前記複数の光電変換基板のうち、前記半導体層材料膜の膜厚が最も厚い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項１８～２０のいずれか１項に記載の光電変換素子のエッチング装置。
  22. 　前記エッチング部は、複数の前記光電変換基板を同時にエッチングし、
    　前記光照射部、前記フォトルミネッセンス観測部および前記エッチング終了判断部は、前記複数の光電変換基板のうち、前記半導体層材料膜の膜厚が最も厚い方の少なくとも１つの光電変換基板、および前記半導体層材料膜の膜厚が最も薄い方の少なくとも１つの光電変換基板を、光照射、フォトルミネッセンス強度観測、およびエッチング終了判断の対象とする、
    請求項１８～２０のいずれか１項に記載の光電変換素子のエッチング装置。
PCT/JP2020/046073 2019-12-11 2020-12-10 光電変換素子のエッチング方法、および光電変換素子のエッチング装置 WO2021117818A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021564033A JPWO2021117818A1 (ja) 2019-12-11 2020-12-10

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019223983 2019-12-11
JP2019-223983 2019-12-11

Publications (1)

Publication Number Publication Date
WO2021117818A1 true WO2021117818A1 (ja) 2021-06-17

Family

ID=76329914

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/046073 WO2021117818A1 (ja) 2019-12-11 2020-12-10 光電変換素子のエッチング方法、および光電変換素子のエッチング装置

Country Status (2)

Country Link
JP (1) JPWO2021117818A1 (ja)
WO (1) WO2021117818A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410414A (ja) * 1989-09-01 1992-01-14 American Teleph & Telegr Co <Att> 半導体の製造、エッチング、表面被膜保護方法
JPH0613446A (ja) * 1992-06-24 1994-01-21 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の断面形状評価装置及び評価方法
JPH07115086A (ja) * 1993-10-19 1995-05-02 Shibaura Eng Works Co Ltd エッチング終点検出方法
JP2008210947A (ja) * 2007-02-26 2008-09-11 Japan Aerospace Exploration Agency 半導体基板の評価方法
JP2013239476A (ja) * 2012-05-11 2013-11-28 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
CN106784165A (zh) * 2017-01-24 2017-05-31 烟台睿创微纳技术股份有限公司 一种新型双层非制冷红外焦平面探测器像素结构及其制备方法
JP2018181912A (ja) * 2017-04-04 2018-11-15 住友電気工業株式会社 面発光レーザを作製する方法
WO2019216339A1 (ja) * 2018-05-08 2019-11-14 株式会社カネカ 太陽電池の製造方法及びそれに用いるホルダ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410414A (ja) * 1989-09-01 1992-01-14 American Teleph & Telegr Co <Att> 半導体の製造、エッチング、表面被膜保護方法
JPH0613446A (ja) * 1992-06-24 1994-01-21 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の断面形状評価装置及び評価方法
JPH07115086A (ja) * 1993-10-19 1995-05-02 Shibaura Eng Works Co Ltd エッチング終点検出方法
JP2008210947A (ja) * 2007-02-26 2008-09-11 Japan Aerospace Exploration Agency 半導体基板の評価方法
JP2013239476A (ja) * 2012-05-11 2013-11-28 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
CN106784165A (zh) * 2017-01-24 2017-05-31 烟台睿创微纳技术股份有限公司 一种新型双层非制冷红外焦平面探测器像素结构及其制备方法
JP2018181912A (ja) * 2017-04-04 2018-11-15 住友電気工業株式会社 面発光レーザを作製する方法
WO2019216339A1 (ja) * 2018-05-08 2019-11-14 株式会社カネカ 太陽電池の製造方法及びそれに用いるホルダ

Also Published As

Publication number Publication date
JPWO2021117818A1 (ja) 2021-06-17

Similar Documents

Publication Publication Date Title
US9972738B2 (en) Solar cell and method for manufacturing the same
JP5629013B2 (ja) 半導体素子及びその製造方法
JP7356445B2 (ja) 太陽電池の製造方法、太陽電池、および太陽電池モジュール
JP5927027B2 (ja) 光電変換装置
JP5640948B2 (ja) 太陽電池
WO2021117818A1 (ja) 光電変換素子のエッチング方法、および光電変換素子のエッチング装置
WO2022138941A1 (ja) 太陽電池ユニット、太陽電池ユニットの良否判定装置、太陽電池ユニットのエッチング装置、および太陽電池ユニットの製造方法
JP7110173B2 (ja) 太陽電池、太陽電池モジュール、および、太陽電池の製造方法
WO2021201030A1 (ja) 太陽電池および太陽電池の製造方法
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP2013168605A (ja) 太陽電池の製造方法
JP2021145056A (ja) 太陽電池および太陽電池の製造方法
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
JP7053892B2 (ja) 太陽電池の製造方法
JP7495341B2 (ja) 太陽電池の製造方法
CN116490982A (zh) 太阳能电池单元、太阳能电池单元的优劣判定装置、太阳能电池单元的蚀刻装置以及太阳能电池单元的制造方法
WO2020202840A1 (ja) 太陽電池の製造方法および太陽電池
WO2020195570A1 (ja) 太陽電池の製造方法および太陽電池の仕掛品
CN114649441B (zh) 太阳能电池的制造方法
WO2021060261A1 (ja) 太陽電池の製造方法および太陽電池
JP5957102B2 (ja) 太陽電池の製造方法
JP2022098248A (ja) 太陽電池の製造方法、および製膜方法
CN114747022A (zh) 太阳能电池的制造方法
KR101112081B1 (ko) 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20898976

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021564033

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20898976

Country of ref document: EP

Kind code of ref document: A1