WO2021117341A1 - 積層基板、及びその製造方法 - Google Patents

積層基板、及びその製造方法 Download PDF

Info

Publication number
WO2021117341A1
WO2021117341A1 PCT/JP2020/039185 JP2020039185W WO2021117341A1 WO 2021117341 A1 WO2021117341 A1 WO 2021117341A1 JP 2020039185 W JP2020039185 W JP 2020039185W WO 2021117341 A1 WO2021117341 A1 WO 2021117341A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
bonding layer
hole
layer
bonding
Prior art date
Application number
PCT/JP2020/039185
Other languages
English (en)
French (fr)
Inventor
山下　太郎
Original Assignee
Ａｇｃ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｇｃ株式会社 filed Critical Ａｇｃ株式会社
Publication of WO2021117341A1 publication Critical patent/WO2021117341A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Definitions

  • This disclosure relates to a laminated substrate and a method for manufacturing the same.
  • Patent Document 1 discloses a technique for forming a bottomed hole in a silicon substrate by reactive ion etching (RIE) using inductively coupled plasma (ICP). More specifically, (1) forming a hole using an etching gas such as SF 6 gas, and (2) forming a protective film on the inner wall surface of the hole using a deposition gas such as C 4 F 8 gas.
  • RIE reactive ion etching
  • ICP inductively coupled plasma
  • One aspect of the present disclosure provides a technique capable of reducing both fillets and notching.
  • the laminated substrate according to one aspect of the present disclosure includes a first substrate having through holes, a second substrate formed of a material different from that of the first substrate, and bonded to the first substrate, and the first substrate. It has a first bonding layer formed on the surface facing the second substrate before bonding, and a second bonding layer formed on the surface facing the first substrate of the second substrate before bonding.
  • the first bonding layer and the second bonding layer are formed of a conductor or a semiconductor, and are bonded to each other so as to face each other.
  • both fillets and notching can be reduced.
  • FIG. 1 is a flowchart showing a method for manufacturing a laminated substrate according to an embodiment.
  • FIG. 2 is a flowchart showing an example of S2 of FIG.
  • FIG. 3 is a cross-sectional view showing an example of S21 of FIG.
  • FIG. 4 is a cross-sectional view showing an example of S22 of FIG.
  • FIG. 5 is a cross-sectional view showing an example of S23 of FIG.
  • FIG. 6 is a cross-sectional view showing an example of S24 of FIG.
  • FIG. 7 is a cross-sectional view showing an example of S26 of FIG.
  • FIG. 8 is a cross-sectional view showing an example of S27 of FIG. FIG.
  • FIG. 9 is a cross-sectional view showing an example of a through hole in which a fillet is formed at a boundary between a side wall and a hole bottom.
  • FIG. 10 is a cross-sectional view showing an example of a through hole in which notching is formed at the boundary between the side wall and the bottom of the hole.
  • FIG. 11 is a cross-sectional view showing an example of the laminated substrate according to the modified example.
  • the method for manufacturing a laminated substrate includes S1 to S3.
  • the laminated substrate 1 is prepared.
  • the laminated substrate 1 includes a first substrate 2, a second substrate 3, a first bonding layer 4, and a second bonding layer 5.
  • a through hole 6 (see FIG. 8) is formed in S2 of FIG.
  • the first substrate 2 is not particularly limited as long as the etching rate of the etching gas used for forming the through hole 6 is higher than that of the second substrate 3. Since the first substrate 2 having a high etching rate is scraped, the through hole 6 can be formed in a shorter time than the second substrate 3 having a low etching rate is scraped.
  • the first substrate 2 is, for example, a silicon substrate.
  • the second substrate 3 is formed of a material different from that of the first substrate 2 and is bonded to the first substrate 2. Since the etching rate of the second substrate 3 is lower than the etching rate of the first substrate 2, even if the second substrate 3 is exposed to the hole bottom 61 of the through hole 6 as shown in FIG. 11, the surface of the second substrate 3 is exposed. Roughness can be suppressed.
  • the second substrate 3 is, for example, a glass substrate.
  • the glass of the glass substrate is not particularly limited, and is, for example, aluminosilicate glass, quartz glass, or the like.
  • the first substrate 2 is a silicon substrate and the second substrate 3 is a glass substrate.
  • the etching rate of the first substrate 2 may be higher than the etching rate of the second substrate 3, and the first substrate is used.
  • the combination of the substrate 2 and the second substrate 3 is not particularly limited.
  • both the first substrate 2 and the second substrate 3 may be glass substrates.
  • the first bonding layer 4 is formed on the surface 21 of the first substrate 2 facing the second substrate 3 before bonding.
  • the first bonding layer 4 is also formed at the formation position of the through hole 6. However, it is also possible to apply a mask to the formation position of the through hole 6 and not to form the first joint layer 4 at that position.
  • the first bonding layer 4 is formed of a conductor or a semiconductor in order to prevent charging by plasma when the through hole 6 is formed.
  • the first bonding layer 4 is formed by, for example, a sputtering method.
  • the first bonding layer 4 is a titanium layer.
  • the first bonding layer 4 may include an aluminum layer, a tantalum layer, or a silicon layer instead of the titanium layer. Titanium (Ti), aluminum (Al), tantalum (Ta), and silicon (Si) are excellent in terms of both improving bond strength and preventing antistatic properties.
  • the silicon layer may contain a dopant in order to improve the electrical conductivity.
  • the dopant may be an n-type dopant such as phosphorus (P) or a p-type dopant such as boron (B).
  • the first bonding layer 4 is a single layer in the present embodiment, but may be a plurality of layers.
  • the first bonding layer 4 may have a titanium layer and a gold layer in this order on the first substrate 2.
  • the joint strength can be further improved.
  • the second bonding layer 5 is formed on the surface 31 of the second substrate 3 facing the first substrate 2 before bonding.
  • the second bonding layer 5 is also formed at the formation position of the through hole 6. However, it is also possible to apply a mask to the formation position of the through hole 6 and not to form the second bonding layer 5 at that position.
  • the second bonding layer 5 is formed of a conductor or a semiconductor in the same manner as the first bonding layer 4 in order to prevent charging by plasma when the through hole 6 is formed.
  • the second bonding layer 5 is formed by, for example, a sputtering method.
  • the second bonding layer 5 is a titanium layer like the first bonding layer 4.
  • the first bonding layer 4 may include an aluminum layer, a tantalum layer, or a silicon layer instead of the titanium layer.
  • the first bonding layer 4 and the second bonding layer 5 are preferably formed of the same material.
  • the second bonding layer 5 is a single layer in the present embodiment, but may be a plurality of layers.
  • the second bonding layer 5 may be formed by forming a titanium layer and a gold layer on the first substrate 2 in this order.
  • the first bonding layer 4 and the second bonding layer 5 are bonded by, for example, an atomic diffusion method.
  • the first bonding layer 4 and the second bonding layer 5 are bonded by diffusion of atoms.
  • metal bonds occur in order to reduce the large surface energy of the metals.
  • the joining may be carried out at room temperature or at a high temperature.
  • the interface between the first bonding layer 4 and the second bonding layer 5 may be integrated and disappear due to the diffusion phenomenon of atoms.
  • the first bonding layer 4 and the second bonding layer 5 may be bonded by a surface activation method.
  • the surface activation method for example, the surface of the silicon layer is treated with plasma-generated oxygen gas to form unbonded hands of Si on the surface of the silicon layer.
  • pure water such as DIW (deionized water) is supplied to the surface of the silicon layer, and an OH group is attached to the unbonded hands of Si.
  • the first bonding layer 4 and the second bonding layer 5 can be bonded by hydrogen bonds between the OH groups.
  • a heat treatment may be carried out in order to increase the bonding strength.
  • the surface of the silicon layer is treated with plasma-generated oxygen gas and then treated with plasma-generated nitrogen gas to reduce the surface density of unbonded Si and OH groups. The surface density may be reduced.
  • the laminated substrate 1 may further have an oxide layer or an oxynitride layer between the first bonding layer 4 and the second bonding layer 5.
  • the main surface 22 of the first substrate 2 opposite to the first bonding layer 4 is etched, and a through hole penetrating the first substrate 2 is formed. 6 is formed.
  • an etching gas having an etching rate for the first substrate 2 higher than the etching rate for the second substrate 3 is used.
  • the etching of the first bonding layer 4 may be continuously performed, and further the etching of the second bonding layer 5 may be performed.
  • a halogen-containing gas is used as the etching gas.
  • the halogen-containing gas comprises one or more selected from fluorine, chlorine, and bromine.
  • Fluorine-based gases include, for example, one or more selected from SF 6 , CF 4 , CHF 3 , C 2 F 6 , C 3 F 6 , C 4 F 8 , NF 3 , and F 2.
  • Chlorine-based gases include, for example, one or more selected from Cl 2 , CHCl 3 , SiCl 4 , CCl 4 , and BCl 3.
  • the bromide-based gas contains, for example, HBr.
  • the etching gas may contain oxygen gas in addition to the halogen-containing gas. In the Bosch process, C 4 F 8 gas is used as a deposition gas.
  • the additive gas to be added to the etching gas one or more selected from a rare gas, a nitrogen (N 2 ) gas, a hydrogen (H 2 ) gas, and an ammonia (NH 3 ) gas may be used.
  • the noble gas contains, for example, one or more selected from He, Ne, Ar, Xe, and Kr.
  • S2 in FIG. 1 may include, for example, S21 to S28.
  • a mask 8 is formed on the main surface 22 of the first substrate 2 opposite to the first bonding layer 4.
  • the mask 8 has an opening pattern.
  • a through hole 6 having the same pattern as the opening pattern can be formed.
  • a silicon oxide film, a silicon nitride film, a resist film, or the like is used as the mask 8.
  • a through hole 6 is formed in the first substrate 2 by reactive ion etching (RIE: Reactive Ion Etching) using inductively coupled plasma (ICP: Inductive Coupled Plasma). More specifically, the through hole 6 is formed by the Bosch process.
  • RIE reactive ion etching
  • ICP inductively coupled plasma
  • plasma etching is performed as shown in FIG.
  • holes are formed with an etching gas such as SF 6 gas.
  • the etching rate R1 of the first substrate 2 is 10 times the etching rate R2 of the second substrate 3. Degree. Since the selection ratio (R1 / R2) is large, even if the second substrate 3 is exposed to the hole bottom 61 of the through hole 6 as shown in FIG. 11, the surface roughness of the second substrate 3 can be suppressed.
  • the etching of S22 and S24 in FIG. 2 is carried out under the following conditions, for example. Pressure: 50mTorr-60mTorr, SF 6 gas flow rate: 400 sccm-450 sccm, O 2 gas flow rate: 35 sccm-40 sccm, RF (Radio Frequency) power supply power: 1500W-2000W.
  • Pressure 50mTorr-60mTorr
  • SF 6 gas flow rate 400 sccm-450 sccm
  • O 2 gas flow rate 35 sccm-40 sccm
  • RF (Radio Frequency) power supply power 1500W-2000W.
  • S23 in FIG. 2 is carried out under the following conditions, for example. Pressure: 20mTorr-30mTorr, C 4 F 8 Gas flow rate: 150 sccm-200 sccm, RF power supply power: 1200W to 1700W.
  • the mask 8 is removed as shown in FIG. If the mask 8 is a resist film, a resist removing device such as a plasma ashing device is used. If the mask 8 is a silicon oxide film or a silicon nitride film, for example, a parallel plate type plasma etching apparatus, a reactive ion etching apparatus, or the like is used.
  • the through hole 6 obtained by the Bosch process has a minute unevenness called a scallop 65 on the side wall 62.
  • the height difference of the unevenness of the scallop 65 is exaggerated from the actual height difference.
  • the scallop 65 is removed by dry etching other than the Bosch process, and the side wall 62 of the through hole 6 is smoothed.
  • dry etching plasma is generated in the equipment chamber, and ions or radicals generated inside the plasma are used for etching.
  • the scallop 65 is removed under the following conditions using, for example, a parallel plate type plasma etching apparatus. Pressure: 50 mTorr to 150 mTorr, CF 4 gas flow rate: 50 sccm to 100 sccm, CHF 3 gas flow rate: 0 sccm to 25 sccm, RF power supply power: 400 W to 800 W.
  • the through hole 6 is formed by using the Bosch process, but if the thickness of the first substrate 2 is thin, the through hole 6 can be formed by dry etching other than the Bosch process. In this case, since the scallop 65 does not occur, it is naturally unnecessary to remove the scallop 65.
  • the first bonding layer 4 and the second bonding layer 5 are formed of a conductor or a semiconductor and are bonded to each other facing each other. Since the conductor or the semiconductor has a higher electric conductivity than the insulator, the electric charge generated by the plasma can be released to the outside of the hole, and the accumulation of the electric charge can be suppressed. Therefore, the generation of an electric field can be suppressed, the deflection of ions can be suppressed, and both fillets and notching can be reduced.
  • the through hole 6 of the first substrate 2 has a fillet 63 as shown in FIG. 9 or a notching 64 as shown in FIG. 10 at the boundary between the hole bottom 61 and the side wall 62.
  • both the fillet 63 and the notching 64 can be reduced as described above, it is easy to observe the sample fixed on the hole bottom 61. Observation of the sample is usually performed using a photographing lens having a high optical magnification. The camera may receive light transmitted through the sample or may receive light reflected by the sample.
  • both the fillet 63 and the notching 64 can be reduced, the stray light can be reduced and the image quality of the image can be improved. Further, when the camera receives the transmitted light, if both the fillet 63 and the notching 64 can be reduced, the field of view of the hole bottom 61 can be expanded, and it is easy to focus the image on the sample fixed on the hole bottom 61. Further, when a large number of bottomed holes are arranged on the substrate, notching reduction enables a design in which the distance between the bottomed holes is as small as possible.
  • the camera may photograph the photochemical reaction of the sample, that is, it may receive the light emitted by the sample.
  • the camera may take a sample from the opening of the through hole 6 or may take a sample from the bottom 61 of the through hole 6.
  • the opening of the through hole 6 may be closed with a transparent lid.
  • the lid is, for example, a glass plate.
  • the sample may be irradiated with light when the sample is photographed.
  • the light may be ultraviolet light, visible light, or infrared light.
  • the through hole 6 may form a metasurface having a grating structure or a fin structure having a function such as a lens or an antenna. Electromagnetic waves can be transmitted from the second substrate 3 to the through hole 6, or the wavelength can be selected on the surface of the first substrate 2 to reflect the electromagnetic waves.
  • the electromagnetic wave may be infrared light, visible light or ultraviolet light, radio waves used for communication, or radiation such as X-ray gamma rays, and the wavelength may be any electromagnetic wave.
  • both the fillet 63 and the notching 64 can be reduced, it is easy to improve the transmittance of the electromagnetic wave passing through the hole bottom 61, and the groove width of the grating structure or the distance between the fins of the fin structure is stabilized. It is easy to reduce the variation between products.
  • the through hole 6 is not limited to the one in which the sample is fixed, and may be a flow path through which the sample flows or a flow path through which the chemical solution flows.
  • the chemical solution is used for a reaction test with a sample.
  • the fixing place of the sample may be the end of the flow path or the middle of the flow path.
  • the shape of the opening of the through hole 6 is not particularly limited, but is, for example, circular or rectangular.
  • the through hole 6 has an opening width Lt of more than 5 nm and less than 10 mm, an inclination angle ⁇ of more than 75 ° and less than 105 °, and the following equation (1) holds. 0 ⁇ Lf / (2 ⁇ Lf + Lb) ⁇ 0.25 ... (1)
  • Lf is the width of the fillet 63 formed at the boundary between the hole bottom 61 and the side wall 62
  • Lb is the width of the hole bottom 61.
  • the hole bottom 61 and the side wall 62 are flat.
  • the through hole 6 has an opening width Lt of more than 5 nm and less than 10 mm, an inclination angle ⁇ of more than 75 ° and less than 105 °, and the following equation (2) holds. 0 ⁇ Ln / Lb ⁇ 0.25 ... (2)
  • Ln is the width of the notching 64 formed at the boundary between the hole bottom 61 and the side wall 62
  • Lb is the width of the hole bottom 61.
  • the hole bottom 61 and the side wall 62 are flat.
  • the approximate straight line L of the side wall 62 is calculated by the least square method so that the sum of squares of the residual sum of the vertices of the plurality of recesses included in the scallop 65 and the model formula is minimized. (See FIG. 7).
  • the angle formed by the obtained approximate straight line L and the main surface 22 of the first substrate 2 is adopted as the inclination angle ⁇ .
  • the side wall 62 does not have the scallop 65
  • three points of the side wall 62 are obtained. These three points are set, for example, at positions where the depth of the first substrate 2 from the main surface 22 is 1/4, 1/2, and 3/4 of the thickness T of the first substrate 2.
  • the approximate straight line of the side wall 62 is obtained by the least squares method so that the sum of squares of the residuals between the obtained three points and the model formula is minimized.
  • the angle formed by the obtained approximate straight line and the main surface 22 of the first substrate 2 is adopted as the inclination angle ⁇ .
  • the inclination angle ⁇ smaller than 90 ° means that the side wall 62 is tapered from the opening toward the hole bottom 61. Further, when the inclination angle ⁇ is larger than 90 °, it means that the side wall 62 is tapered from the hole bottom 61 toward the opening.
  • the approximate straight line of the side wall 62 obtained by the above-mentioned least squares method is used not only for obtaining the inclination angle ⁇ but also for obtaining the opening width Lt, the width Lf of the fillet 63, and the width Ln of the notching 64.
  • the opening width Lt is the intersection of the approximate straight line of the left side wall 62 and the extension surface of the main surface 22 of the first substrate 2, and the approximate straight line of the right side wall 62 and the first first. It is obtained as the distance from the intersection of the extension surfaces of the main surface 22 of the substrate 2.
  • the formula “Lb Lt + 2 ⁇ T / tan ⁇ -2 ⁇ Lf” is used.
  • the formula “Lb Lt + 2 ⁇ T / tan ⁇ + 2 ⁇ Ln” is used.
  • a scanning electron microscope, a laser microscope, a confocal microscope, an X-ray microscope, or the like is used for measuring Lt, ⁇ , Lf, Ln, Lb, and the like.
  • the laminated substrate 1 is heated to oxidize the first bonding layer 4 and the second bonding layer 5.
  • the oxidation takes place after the formation of the through hole 6. This is because when the through hole 6 is formed, the accumulation of electric charges is suppressed and both fillets and notching are reduced.
  • the heating temperature of the laminated substrate 1 is, for example, 100 ° C. to 300 ° C., preferably 200 ° C. to 300 ° C.
  • the first joint layer 4 and the second joint layer 5 are oxidized after the through hole 6 is formed, the first joint layer 4 and the second joint layer 5 can be made non-conductor.
  • the laminated substrate 1 has a wiring pattern such as a transparent electrode, it is possible to prevent the generation of a leak current.
  • an electric field can be reliably applied to the sample.
  • the light transmittance of the first bonding layer 4 and the second bonding layer 5 can be improved.
  • the light source and the camera are arranged with the laminated substrate 1 interposed therebetween and the first bonding layer 4 is exposed at the bottom 61 of the through hole 6, the light transmission of the first bonding layer 4 and the second bonding layer 5 is performed. If the rate is increased, a clear image can be obtained.
  • the oxygen contained in the glass substrate can oxidize the first bonding layer 4 and the second bonding layer 5.
  • Oxygen is supplied to the second bonding layer 5 from the entire interface between the glass substrate and the second bonding layer 5.
  • the oxygen supply route is wide and the oxidation can be carried out in a short time.
  • the first bonding layer 4 and the second bonding layer 5 are formed by a sputtering method, the activity is high and oxidation easily proceeds even at a low temperature of 100 ° C. or lower.
  • S3 in FIG. 1 is an arbitrary step.
  • the first bonding layer 4 and the second bonding layer 5 do not have to be oxidized, and may be used as a product as they are in the state of a conductor or a semiconductor.
  • the through hole 6 may penetrate the first bonding layer 4 and the second bonding layer 5 in addition to the first substrate 2. Even if the first bonding layer 4 and the second bonding layer 5 are penetrated, the ends of the first bonding layer 4 and the second bonding layer 5 sandwiched between the first substrate 2 and the second substrate 3 are exposed, so that the charging continues. A preventive effect can be obtained.
  • the second substrate 3 is exposed at the bottom 61 of the through hole 6.
  • the number of times N of the Bosch process is set is set in advance by an experiment or the like so that the hole reaches the interface between the second bonding layer 5 and the second substrate 3.
  • the width Lb of the hole bottom 61 is measured at the interface between the first substrate 2 and the first bonding layer 4.
  • the etching rate of the titanium layer is higher than the etching rate of the silicon substrate. Since it is high, the through hole 6 easily penetrates the first bonding layer 4 and the second bonding layer 5, and easily reaches the interface between the second bonding layer 5 and the second substrate 3 in a short time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

積層基板は、貫通穴を有する第１基板と、前記第１基板とは異なる材料で形成され、前記第１基板に接合された第２基板と、前記第１基板の前記第２基板との対向面に接合前に形成された第１接合層と、前記第２基板の前記第１基板との対向面に接合前に形成された第２接合層と、を有する。前記第１接合層と前記第２接合層は、導体又は半導体で形成され、互いに向かい合わせて接合される。

Description

積層基板、及びその製造方法
　本開示は、積層基板、及びその製造方法に関する。
　特許文献１には、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）を用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）によって、シリコン基板に有底穴を形成する技術が開示されている。より詳細には、（１）ＳＦ６ガス等のエッチングガスを用いて穴を形成すること、及び（２）Ｃ４Ｆ８ガス等のデポジションガスを用いて穴の内壁面に保護膜を形成することを交互に繰り返し、穴を掘り進めるボッシュプロセスが開示されている。
日本国特許第５９１６１０５号公報
　特許文献１のボッシュプロセスでは、穴底と側壁の境界に大きなフィレットが形成されてしまう。また、フィレットの代わりに、ノッチングが形成されてしまうこともあった。フィレットもノッチングも、プラズマによって生じる電荷が穴底に蓄積されることで生じる。蓄積された電荷によって電界が生じ、イオンの向きが偏向するからである。
　本開示の一態様は、フィレットとノッチングの両方を低減できる、技術を提供する。
　本開示の一態様に係る積層基板は、貫通穴を有する第１基板と、前記第１基板とは異なる材料で形成され、前記第１基板に接合された第２基板と、前記第１基板の前記第２基板との対向面に接合前に形成された第１接合層と、前記第２基板の前記第１基板との対向面に接合前に形成された第２接合層と、を有する。前記第１接合層と前記第２接合層は、導体又は半導体で形成され、互いに向かい合わせて接合される。
　本開示の一態様によれば、フィレットとノッチングの両方を低減できる。
図１は、一実施形態に係る積層基板の製造方法を示すフローチャートである。 図２は、図１のＳ２の一例を示すフローチャートである。 図３は、図２のＳ２１の一例を示す断面図である。 図４は、図２のＳ２２の一例を示す断面図である。 図５は、図２のＳ２３の一例を示す断面図である。 図６は、図２のＳ２４の一例を示す断面図である。 図７は、図２のＳ２６の一例を示す断面図である。 図８は、図２のＳ２７の一例を示す断面図である。 図９は、フィレットが側壁と穴底の境界に形成された貫通穴の一例を示す断面図である。 図１０は、ノッチングが側壁と穴底の境界に形成された貫通穴の一例を示す断面図である。 図１１は、変形例に係る積層基板の一例を示す断面図である。
　以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。明細書中、数値範囲を示す「～」は、その前後に記載された数値を下限値及び上限値として含むことを意味する。
　図１に示すように、積層基板の製造方法は、Ｓ１～Ｓ３を有する。先ず、図１のＳ１では、積層基板１を準備する。積層基板１は、図３に示すように第１基板２と、第２基板３と、第１接合層４と、第２接合層５とを含む。
　第１基板２は、図１のＳ２で貫通穴６（図８参照）が形成される。第１基板２は、貫通穴６の形成に用いるエッチングガスのエッチングレートが第２基板３よりも高いものであれば、特に限定されない。エッチングレートの高い第１基板２を削るので、エッチングレートの低い第２基板３を削るよりも、短時間で貫通穴６を形成できる。第１基板２は、例えばシリコン基板である。
　第２基板３は、第１基板２とは異なる材料で形成され、第１基板２に接合される。第２基板３のエッチングレートは第１基板２のエッチングレートよりも低いので、図１１に示すように貫通穴６の穴底６１に第２基板３が露出しても、第２基板３の表面荒れを抑制できる。第２基板３は、例えばガラス基板である。ガラス基板のガラスは、特に限定されないが、例えば、アルミノシリケートガラス、又は石英ガラス等である。
　なお、本実施形態では第１基板２がシリコン基板であり、第２基板３がガラス基板であるが、第１基板２のエッチングレートが第２基板３のエッチングレートよりも高ければよく、第１基板２と第２基板３の組み合わせは特に限定されない。例えば第１基板２と第２基板３とは、両方ともガラス基板であってもよい。
　第１接合層４は、第１基板２の第２基板３との対向面２１に、接合前に形成される。貫通穴６の形成位置にも、第１接合層４が形成される。但し、貫通穴６の形成位置にマスクを施し、その位置に第１接合層４を形成しないことも可能である。第１接合層４は、貫通穴６の形成時にプラズマによる帯電を防止すべく、導体又は半導体で形成される。第１接合層４は、例えばスパッタ法で形成される。
　例えば、第１接合層４は、チタン層である。尚、第１接合層４は、チタン層の代わりに、アルミニウム層、タンタル層、又はシリコン層を含んでもよい。チタン（Ｔｉ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びシリコン（Ｓｉ）は、接合強度向上と帯電防止の両方の観点で優れている。
　シリコン層は、電気伝導率を向上すべく、ドーパントを含んでもよい。ドーパントは、リン（Ｐ）等のｎ型ドーパントでもよいし、ホウ素（Ｂ）等のｐ型ドーパントであってもよい。
　なお、第１接合層４は、本実施形態では単層であるが、複数層であってもよい。例えば、第１接合層４は、第１基板２上に、チタン層と、金層とをこの順番で有してもよい。接合強度を更に向上できる。
　第２接合層５は、第２基板３の第１基板２との対向面３１に、接合前に形成される。貫通穴６の形成位置にも、第２接合層５が形成される。但し、貫通穴６の形成位置にマスクを施し、その位置に第２接合層５を形成しないことも可能である。第２接合層５は、貫通穴６の形成時にプラズマによる帯電を防止すべく、第１接合層４と同様に、導体又は半導体で形成される。第２接合層５は、例えばスパッタ法で形成される。
　例えば、第２接合層５は、第１接合層４と同様に、チタン層である。尚、第１接合層４は、チタン層の代わりに、アルミニウム層、タンタル層、又はシリコン層を含んでもよい。第１接合層４と第２接合層５とは、好ましくは同一の材料で形成される。
　なお、第２接合層５は、本実施形態では単層であるが、複数層であってもよい。例えば、第２接合層５は、第１基板２上に、チタン層と、金層とをこの順番で形成したものであってもよい。
　第１接合層４と第２接合層５は、例えば、原子拡散法で接合される。原子拡散法では、原子の拡散によって第１接合層４と第２接合層５とを接合する。金属同士を触れ合せると、金属の大きな表面エネルギーを減少させるべく、金属結合が生じる。接合は、常温で実施されてもよいし、高温で実施されてもよい。第１接合層４と第２接合層５の界面は、原子の拡散現象により一体化して消失することもある。
　なお、第１接合層４と第２接合層５は、表面活性化法で接合されてもよい。表面活性化法では、例えばシリコン層の表面をプラズマ化した酸素ガスで処理し、シリコン層の表面にＳｉの未結合手を形成する。次いで、シリコン層の表面にＤＩＷ（脱イオン水）等の純水を供給し、Ｓｉの未結合手にＯＨ基を付ける。その後、ＯＨ基同士の水素結合によって第１接合層４と第２接合層５を接合できる。更に、その後、接合強度を高めるべく、加熱処理を実施してもよい。加熱処理による脱水反応を抑制すべく、シリコン層の表面をプラズマ化した酸素ガスで処理した後、更にプラズマ化した窒素ガスで処理し、Ｓｉの未結合手の表面密度を低減し、ＯＨ基の表面密度を低減してもよい。
　上記の通り、シリコン層の表面をプラズマ化した酸素ガスで処理する場合、シリコン層の表面に酸化物層が形成される。また、その後、更に、プラズマ化した窒素ガスで処理する場合、シリコン層の表面には酸窒化物層が形成される。従って、積層基板１は、第１接合層４と第２接合層５の間に、酸化物層又は酸窒化物層を更に有してもよい。
　次に、図１のＳ２では、図３～図８に示すように、第１基板２の第１接合層４とは反対側の主面２２をエッチングし、第１基板２を貫通する貫通穴６を形成する。第１基板２のエッチングには、第１基板２に対するエッチングレートが第２基板３に対するエッチングレートよりも高いエッチングガスが用いられる。貫通穴６の形成では、第１基板２のエッチング後、続けて、第１接合層４のエッチングが実施されてもよく、更に第２接合層５のエッチングが実施されてもよい。
　エッチングガスとしては、ハロゲン含有ガスが用いられる。ハロゲン含有ガスは、フッ素、塩素、及び臭素から選ばれる１つ以上を含む。フッ素系ガスは、例えば、ＳＦ６、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ６、Ｃ４Ｆ８、ＮＦ３、及びＦ２から選ばれる１つ以上を含む。塩素系ガスは、例えば、Ｃｌ２、ＣＨＣｌ３、ＳｉＣｌ４、ＣＣｌ４、及びＢＣｌ３から選ばれる１つ以上を含む。臭化物系ガスは、例えば、ＨＢｒを含む。エッチングガスは、ハロゲン含有ガスに加えて、酸素ガスを含んでもよい。なお、ボッシュプロセスでは、Ｃ４Ｆ８ガスは、デポジションガスとして用いられる。
　エッチングガスに添加する添加ガスとして、希ガス、窒素（Ｎ２）ガス、水素（Ｈ２）ガス、及びアンモニア（ＮＨ３）ガスから選ばれる１つ以上が用いられてもよい。希ガスは、例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、及びＫｒから選ばれる１つ以上を含む。
　図１のＳ２は、図２に示すように、例えばＳ２１～Ｓ２８を含んでもよい。
　先ず、図２のＳ２１では、図３に示すように、第１基板２の第１接合層４とは反対側の主面２２に、マスク８を形成する。マスク８は、開口パターンを有する。開口パターンと同じパターンの貫通穴６を形成できる。マスク８として、シリコン酸化膜、シリコン窒化膜、又はレジスト膜等が用いられる。
　次に、図２のＳ２２～Ｓ２５では、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）を用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）によって、第１基板２に貫通穴６を形成する。より詳細にはボッシュプロセスによって、貫通穴６を形成する。
　先ず、図２のＳ２２では、図４に示すように、プラズマエッチングを実施する。プラズマエッチングでは、ＳＦ６ガス等のエッチングガスで穴を形成する。
　その後、図２のＳ２３～Ｓ２５では、（１）図５に示すようにＣ４Ｆ８ガス等のデポジションガスで穴の内壁面に保護膜７を形成すること、及び（２）図６に示すようにＳＦ６ガス等のエッチングガスで穴を形成することを、繰り返し回数が設定回数Ｎになるまで繰り返す。Ｎは、１以上の自然数であって、穴が第１基板２と第１接合層４の界面に達するように予め実験等で設定される。
　第１基板２がシリコン基板であり、第２基板３がガラス基板であり、エッチングガスがＳＦ６ガスである場合、第１基板２のエッチングレートＲ１は第２基板３のエッチングレートＲ２の１０倍程度である。選択比（Ｒ１／Ｒ２）が大きいので、図１１に示すように貫通穴６の穴底６１に第２基板３が露出しても、第２基板３の表面荒れを抑制できる。
　なお、図２のＳ２２及びＳ２４のエッチングは、例えば下記の条件で実施される。
圧力：５０ｍＴｏｒｒ～６０ｍＴｏｒｒ、
ＳＦ６ガス流量：４００ｓｃｃｍ～４５０ｓｃｃｍ、
Ｏ２ガス流量：３５ｓｃｃｍ～４０ｓｃｃｍ、
ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）電源のパワー：１５００Ｗ～２０００Ｗ。
　また、図２のＳ２３のデポジションは、例えば下記の条件で実施される。
圧力：２０ｍＴｏｒｒ～３０ｍＴｏｒｒ、
Ｃ４Ｆ８ガス流量：１５０ｓｃｃｍ～２００ｓｃｃｍ、
ＲＦ電源のパワー：１２００Ｗ～１７００Ｗ。
　次に、図２のＳ２６では、図７に示すように、マスク８を除去する。マスク８がレジスト膜であれば、例えばプラズマアッシング装置等のレジスト除去装置が用いられる。また、マスク８がシリコン酸化膜又はシリコン窒化膜であれば、例えば平行平板型のプラズマエッチング装置、又は反応性イオンエッチング装置等が用いられる。
　ところで、図７に示すように、ボッシュプロセスで得られた貫通穴６は、スキャロップ６５と呼ばれる微小な凹凸を側壁６２に有する。但し、図７では、スキャロップ６５の凹凸の高低差を、実際の高低差よりも誇張して示してある。
　そこで、図２のＳ２７では、図８に示すように、ボッシュプロセス以外のドライエッチングでスキャロップ６５を除去し、貫通穴６の側壁６２を滑らかにする。ドライエッチングでは、装置チャンバー内でプラズマを発生させ、その内部で生成したイオン又はラジカルを用いてエッチングする。
　スキャロップ６５の除去は、例えば、平行平板型のプラズマエッチング装置を用いて、下記の条件で実施する。圧力：５０ｍＴｏｒｒ～１５０ｍＴｏｒｒ、ＣＦ４ガス流量：５０ｓｃｃｍ～１００ｓｃｃｍ、ＣＨＦ３ガス流量：０ｓｃｃｍ～２５ｓｃｃｍ、ＲＦ電源のパワー：４００Ｗ～８００Ｗ。
　なお、スキャロップ６５の凹凸の高低差が小さければ、スキャロップ６５の除去は不要である。
　なお、本実施形態ではボッシュプロセスを用いて貫通穴６を形成するが、第１基板２の厚みが薄ければ、ボッシュプロセス以外のドライエッチングで貫通穴６を形成することも可能である。この場合、スキャロップ６５は生じないので、スキャロップ６５の除去は当然に不要である。
　上記の通り、本実施形態によれば、第１接合層４及び第２接合層５は、導体又は半導体で形成され、互いに向かい合わせて接合される。導体又は半導体は、絶縁体に比べて高い電気伝導率を有するので、プラズマによって生じる電荷を穴の外に逃がすことができ、電荷の蓄積を抑制できる。従って、電界の発生を抑制でき、イオンの偏向を抑制でき、フィレットとノッチングの両方を低減できる。
　第１基板２の貫通穴６は、その穴底６１と側壁６２の境界に、図９に示すようにフィレット６３を有するか、又は図１０に示すようにノッチング６４を有する。本実施形態によれば、上記の通りフィレット６３とノッチング６４の両方を低減できるので、穴底６１に定着された試料を観察し易い。試料の観察は、通常、光学倍率の高い撮影レンズを用いて行われる。カメラは、試料を透過した光を受光してもよいし、試料で反射した光を受光してもよい。
　カメラで反射光を受光する場合には、フィレット６３とノッチング６４の両方を低減できれば、迷光を低減でき、画像の画質を向上できる。また、カメラで透過光を受光する場合には、フィレット６３とノッチング６４の両方を低減できれば、穴底６１の視野を拡大でき、穴底６１に定着した試料に画像の焦点を合わせやすい。また、多数の有底穴を基板に配置する場合には、ノッチング低減により、有底穴同士の距離を極力小さくした設計が可能になる。
　なお、カメラは、試料の光化学反応を撮影してもよく、つまり試料で発光した光を受光してもよい。
　カメラは、貫通穴６の開口から試料を撮影してもよいし、貫通穴６の穴底６１から試料を撮影してもよい。試料の撮影時に、貫通穴６の開口は透明な蓋で塞がれてもよい。蓋は、例えばガラス板である。また、試料の撮影時に、試料に対して光を照射してもよい。光は、紫外光、可視光、及び赤外光のいずれでもよい。
　貫通穴６は、レンズ又はアンテナなどの機能を有する、グレーチング構造又はフィン構造からなるメタサーフェスを構成してもよい。第２基板３から貫通穴６に電磁波を透過させたり、第1基板２の表面で波長選択して電磁波を反射させることもできる。電磁波は、赤外光、可視光若しくは紫外光であってもよいし、通信に用いる電波、あるいはＸ線ガンマ線などの放射線でもよく、電磁波であれば波長は問わない。本実施形態によると、フィレット６３とノッチング６４の両方を低減できるので、穴底６１を通過させる電磁波の透過率を向上しやすく、グレーチング構造の溝幅又はフィン構造のフィン間の距離を安定化し、製品間のバラツキを低減しやすい。
　貫通穴６は、試料が定着されるものには限定されず、試料が流れる流路、又は薬液が流れる流路であってもよい。薬液は、試料との反応試験に用いられる。試料の定着場所は、流路の末端でもよいし、流路の途中でもよい。貫通穴６の開口の形状は、特に限定されないが、例えば円形、又は矩形である。
　次に、図９を参照して、フィレット６３が穴底６１と側壁６２の境界に形成された貫通穴６の寸法等について説明する。貫通穴６は、開口幅Ｌｔが５ｎｍよりも大きく１０ｍｍよりも小さく、傾斜角θが７５°よりも大きく１０５°よりも小さく、且つ、下記式（１）が成立する。
０＜Ｌｆ／（２×Ｌｆ＋Ｌｂ）≦０．２５・・・（１）
　式（１）において、Ｌｆは穴底６１と側壁６２の境界に形成されるフィレット６３の幅、Ｌｂは穴底６１の幅である。穴底６１及び側壁６２は、平坦である。なお、θが７５°よりも大きく９０°以下である場合、「Ｌｂ＝Ｌｔ－２×Ｔ／ｔａｎθ－２×Ｌｆ」が成立する。また、θが９０°以上１０５°よりも小さい場合、「Ｌｂ＝Ｌｔ＋２×Ｔ／ｔａｎθ－２×Ｌｆ」が成立する。ここで、Ｔは、第１基板２の厚みである。
　次に、図１０を参照して、ノッチング６４が穴底６１と側壁６２の境界に形成された貫通穴６の寸法等について説明する。貫通穴６は、開口幅Ｌｔが５ｎｍよりも大きく１０ｍｍよりも小さく、傾斜角θが７５°よりも大きく１０５°よりも小さく、且つ、下記式（２）が成立する。
０＜Ｌｎ／Ｌｂ≦０．２５・・・（２）
　式（２）において、Ｌｎは穴底６１と側壁６２の境界に形成されるノッチング６４の幅、Ｌｂは穴底６１の幅である。穴底６１及び側壁６２は、平坦である。なお、θが７５°よりも大きく９０°以下である場合、「Ｌｂ＝Ｌｔ－２×Ｔ／ｔａｎθ＋２×Ｌｎ」が成立する。また、θが９０°以上１０５°よりも小さい場合、「Ｌｂ＝Ｌｔ＋２×Ｔ／ｔａｎθ＋２×Ｌｎ」が成立する。ここで、Ｔは、第１基板２の厚みである。
　側壁６２がスキャロップ６５を有する場合、先ず、スキャロップ６５に含まれる複数の凹部のそれぞれの頂点とモデル式との残差の二乗和が最小となるように、最小二乗法で側壁６２の近似直線Ｌ（図７参照）を求める。求めた近似直線Ｌと第１基板２の主面２２とのなす角を、傾斜角θとして採用する。
　一方、側壁６２がスキャロップ６５を有しない場合、先ず、側壁６２の３点を求める。この３点は、例えば、第１基板２の主面２２からの深さが第１基板２の厚みＴの１／４、１／２、及び３／４の位置に設定される。次に、求めた３点とモデル式との残差の二乗和が最小となるように、最小二乗法で側壁６２の近似直線を求める。求めた近似直線と第１基板２の主面２２とのなす角を、傾斜角θとして採用する。
　傾斜角θが９０°よりも小さいことは、側壁６２が開口から穴底６１に向けて先細り状であることを意味する。また、傾斜角θが９０°よりも大きいことは、側壁６２が穴底６１から開口に向けて先細り状であることを意味する。
　上記の最小二乗法で求めた側壁６２の近似直線は、傾斜角θだけではなく、開口幅Ｌｔ、フィレット６３の幅Ｌｆ、及びノッチング６４の幅Ｌｎを求めるのにも利用する。例えば、開口幅Ｌｔは、図９及び図１０に示すように、左側の側壁６２の近似直線と第１基板２の主面２２の延長面の交点と、右側の側壁６２の近似直線と第１基板２の主面２２の延長面の交点との間隔として求める。
　なお、フィレット６３の幅Ｌｆは、θが７５°よりも大きく９０°以下である場合、「Ｌｂ＝Ｌｔ－２×Ｔ／ｔａｎθ－２×Ｌｆ」の式を用いて求める。また、θが９０°以上１０５°よりも小さい場合、「Ｌｂ＝Ｌｔ＋２×Ｔ／ｔａｎθ－２×Ｌｆ」の式を用いる。
　また、ノッチング６４の幅Ｌｎは、θが７５°よりも大きく９０°以下である場合、「Ｌｂ＝Ｌｔ－２×Ｔ／ｔａｎθ＋２×Ｌｎ」の式を用いて求める。また、θが９０°以上１０５°よりも小さい場合、「Ｌｂ＝Ｌｔ＋２×Ｔ／ｔａｎθ＋２×Ｌｎ」の式を用いる。
　Ｌｔ、θ、Ｌｆ、Ｌｎ、Ｌｂ等の計測には、走査型電子顕微鏡、レーザー顕微鏡、共焦点顕微鏡、又はＸ線顕微鏡などが用いられる。
　図１のＳ３では、積層基板１を加熱し、第１接合層４及び第２接合層５を酸化する。その酸化は、貫通穴６の形成後に行われる。貫通穴６の形成時には、電荷の蓄積を抑制し、フィレットとノッチングの両方を低減するためである。積層基板１の加熱温度は、例えば１００℃～３００℃、好ましくは２００℃～３００℃である。
　貫通穴６の形成後に、第１接合層４及び第２接合層５を酸化すれば、第１接合層４及び第２接合層５を不導体化できる。積層基板１が透明電極などの配線パターンを有する場合に、リーク電流の発生を防止できる。試料の観察時に、試料に確実に電界を印加できる。
　また、貫通穴６の形成後に、第１接合層４及び第２接合層５を酸化すれば、第１接合層４及び第２接合層５の光透過率を向上できる。例えば、積層基板１を挟んで光源とカメラとが配置され、且つ貫通穴６の穴底６１に第１接合層４が露出する場合に、第１接合層４及び第２接合層５の光透過率を向上すれば、鮮明な画像が得られる。
　ところで、第２基板３がガラス基板であれば、ガラス基板に含まれる酸素で第１接合層４及び第２接合層５を酸化できる。酸素は、ガラス基板と第２接合層５の界面全体から、第２接合層５に供給される。大気中の酸素のみが酸化に用いられる場合に比べて、酸素の供給経路が広く、短時間で酸化を実施できる。第１接合層４及び第２接合層５がスパッタ法で形成される場合、活性が高く、１００℃以下の低温でも酸化が進みやすい。
　なお、図１のＳ３は、任意のステップである。第１接合層４及び第２接合層５は、酸化されなくてもよく、導体又は半導体の状態でそのまま、製品として使用されてもよい。
　なお、図１１に示すように、貫通穴６は、第１基板２に加えて、第１接合層４及び第２接合層５をも貫通してもよい。第１接合層４と第２接合層５を貫通しても、第１基板２と第２基板３に挟まれた第１接合層４と第２接合層５の端部が露出するため引き続き帯電防止効果を得られる。この場合、貫通穴６の穴底６１にて、第２基板３が露出する。この場合、ボッシュプロセスの設定回数Ｎは、穴が第２接合層５と第２基板３の界面に達するように予め実験等で設定される。
　貫通穴６の穴底６１にて第２基板３が露出する場合であっても、穴底６１の幅Ｌｂは第１基板２と第１接合層４の界面にて測定する。「Ｌｂ＝Ｌｔ＋２×Ｔ／ｔａｎθ－２×Ｌｆ」等の式を用いてフィレット６３の幅Ｌｆを求めたり、「Ｌｂ＝Ｌｔ－２×Ｔ／ｔａｎθ＋２×Ｌｎ」等の式を用いてノッチング６４の幅Ｌｎを求めたりするからである。
　ところで、第１基板２がシリコン基板であって、第１接合層４及び第２接合層５がスパッタ法で形成されたチタン層であれば、チタン層のエッチングレートはシリコン基板のエッチングレートよりも高いので、貫通穴６が第１接合層４及び第２接合層５をも貫通しやすく、短時間で第２接合層５と第２基板３の界面に達しやすい。
　以上、本開示に係る積層基板、及びその製造方法について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
　本出願は、２０１９年１２月１２日に日本国特許庁に出願された特願２０１９－２２４４２２号に基づく優先権を主張するものであり、特願２０１９－２２４４２２号の全内容を本出願に援用する。
１　　積層基板
２　　第１基板
２１　対向面
２２　主面
３　　第２基板
３１　対向面
４　　第１接合層
５　　第２接合層
６　　貫通穴
６１　穴底
６２　側壁
６３　フィレット
６４　ノッチング

Claims (12)

  1. 　貫通穴を有する第１基板と、
    　前記第１基板とは異なる材料で形成され、前記第１基板に接合された第２基板と、
    　前記第１基板の前記第２基板との対向面に接合前に形成された第１接合層と、
    　前記第２基板の前記第１基板との対向面に接合前に形成された第２接合層と、
    を有し、
    　前記第１接合層と前記第２接合層は、導体又は半導体で形成され、互いに向かい合わせて接合される、積層基板。
  2. 　前記第１基板はシリコン基板であり、前記第２基板はガラス基板である、請求項１に記載の積層基板。
  3. 　前記第１接合層と前記第２接合層は、チタン層、アルミニウム層、タンタル層、又はシリコン層を含む、請求項１又は２に記載の積層基板。
  4. 　前記第１接合層と前記第２接合層の間に、酸化物層又は酸窒化物層を更に有する、請求項１～３のいずれか一項に記載の積層基板。
  5. 　前記貫通穴は、前記第１基板に加えて、前記第１接合層及び前記第２接合層を貫通しており、
    　前記貫通穴の穴底にて、前記第２基板が露出する、請求項１～４のいずれか一項に記載の積層基板。
  6. 　前記貫通穴の穴底にて、前記第１接合層が露出する、請求項１～４のいずれか一項に記載の積層基板。
  7. 　前記貫通穴は、開口幅Ｌｔが５ｎｍよりも大きく１０ｍｍよりも小さく、傾斜角θが７５°よりも大きく１０５°よりも小さく、穴底と側壁の境界にフィレットが形成され、且つ下記式（１）が成立する、請求項１～６のいずれか一項に記載の積層基板。
    ０＜Ｌｆ／（２×Ｌｆ＋Ｌｂ）≦０．２５・・・（１）
    式（１）において、Ｌｆはフィレットの幅、Ｌｂは穴底の幅である。
  8. 　前記貫通穴は、開口幅Ｌｔが５ｎｍよりも大きく１０ｍｍよりも小さく、傾斜角θが７５°よりも大きく１０５°よりも小さく、穴底と側壁の境界にノッチングが形成され、且つ下記式（２）が成立する、請求項１～６のいずれか一項に記載の積層基板。
    ０＜Ｌｎ／Ｌｂ≦０．２５・・・（２）
    式（２）において、Ｌｎはノッチングの幅、Ｌｂは穴底の幅である。
  9. 　第１基板と、前記第１基板とは異なる材料で形成され前記第１基板に接合された第２基板と、前記第１基板の前記第２基板との対向面に接合前に形成された第１接合層と、前記第２基板の前記第１基板との対向面に接合前に形成された第２接合層とを含む積層基板を準備し、
    　前記第１基板に対するエッチングレートが前記第２基板に対するエッチングレートよりも高いエッチングガスで、前記第１基板の前記第１接合層とは反対側の主面をエッチングし、前記第１基板を貫通する貫通穴を形成する、積層基板の製造方法。
  10. 　前記第１基板はシリコン基板であり、前記第２基板はガラス基板である、請求項９に記載の積層基板の製造方法。
  11. 　前記第１接合層と前記第２接合層は、チタン層、アルミニウム層、タンタル層、又はシリコン層を含む、請求項９又は１０に記載の積層基板の製造方法。
  12. 　前記貫通穴の形成後に、前記積層基板を加熱し、前記第１接合層及び前記第２接合層を酸化する、請求項９～１１のいずれか一項に記載の積層基板の製造方法。
PCT/JP2020/039185 2019-12-12 2020-10-16 積層基板、及びその製造方法 WO2021117341A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019224422A JP2023002853A (ja) 2019-12-12 2019-12-12 積層基板、及びその製造方法
JP2019-224422 2019-12-12

Publications (1)

Publication Number Publication Date
WO2021117341A1 true WO2021117341A1 (ja) 2021-06-17

Family

ID=76328875

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/039185 WO2021117341A1 (ja) 2019-12-12 2020-10-16 積層基板、及びその製造方法

Country Status (2)

Country Link
JP (1) JP2023002853A (ja)
WO (1) WO2021117341A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120180A (ja) * 1991-12-31 1994-04-28 Texas Instr Inc <Ti> 基板上の構造を平坦化する方法
JPH06349792A (ja) * 1993-06-11 1994-12-22 Sony Corp 半導体装置における接続孔の形成方法
JP2001007346A (ja) * 1999-04-19 2001-01-12 Murata Mfg Co Ltd 外力検知センサの製造方法
JP2003203886A (ja) * 2002-01-09 2003-07-18 Sony Corp 素子の分離方法及び素子の転写方法
JP2010199374A (ja) * 2009-02-26 2010-09-09 Alps Electric Co Ltd 接点デバイスの製造方法及び接点デバイス
JP2014135385A (ja) * 2013-01-10 2014-07-24 Fujitsu Ltd 配線構造、配線の形成方法及び再構築ウェーハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120180A (ja) * 1991-12-31 1994-04-28 Texas Instr Inc <Ti> 基板上の構造を平坦化する方法
JPH06349792A (ja) * 1993-06-11 1994-12-22 Sony Corp 半導体装置における接続孔の形成方法
JP2001007346A (ja) * 1999-04-19 2001-01-12 Murata Mfg Co Ltd 外力検知センサの製造方法
JP2003203886A (ja) * 2002-01-09 2003-07-18 Sony Corp 素子の分離方法及び素子の転写方法
JP2010199374A (ja) * 2009-02-26 2010-09-09 Alps Electric Co Ltd 接点デバイスの製造方法及び接点デバイス
JP2014135385A (ja) * 2013-01-10 2014-07-24 Fujitsu Ltd 配線構造、配線の形成方法及び再構築ウェーハ

Also Published As

Publication number Publication date
JP2023002853A (ja) 2023-01-11

Similar Documents

Publication Publication Date Title
KR960000372B1 (ko) 반도체장치의 제조방법
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
TW460974B (en) Manufacturing method for a semiconductor structure
JPWO2008026531A1 (ja) プラズマ酸化処理方法
TW511163B (en) Manufacturing method of semiconductor device
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
Yamamoto et al. Feature profiles on plasma etch of organic films by a temporal control of radical densities and real-time monitoring of substrate temperature
TW200901312A (en) Method of dry etching
JPH06151385A (ja) ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
JPH11121438A (ja) プラズマエッチング方法
TWI362703B (ja)
WO2021117341A1 (ja) 積層基板、及びその製造方法
Kim et al. Etch characteristics of Si and TiO2 nanostructures using pulse biased inductively coupled plasmas
JP3907444B2 (ja) プラズマ処理装置及び構造体の製造方法
CN112071740A (zh) 一种用皮秒激光照射制备碳化硅结构的方法
JP5642427B2 (ja) プラズマ処理方法
KR100425658B1 (ko) 마이크로파 공급기, 이를 구비한 플라즈마 처리 장치, 및 플라즈마 처리 방법
JP2004342873A (ja) 半導体装置およびその製造方法
TWI297916B (ja)
JPH04137532A (ja) 表面処理方法及びその装置
WO2001046993A2 (en) Reduction of plasma charge-induced damage in microfabricated devices
JP5140568B2 (ja) 多層膜のエッチング方法
TW580750B (en) Forming method of barrier layer for protecting metal conduction wire
WO2024048543A1 (ja) プラズマ処理方法及びプラズマ処理装置
TWI223351B (en) Method for discharging wafer after dry etching metal layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20898407

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20898407

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP