WO2021102626A9 - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2021102626A9
WO2021102626A9 PCT/CN2019/120578 CN2019120578W WO2021102626A9 WO 2021102626 A9 WO2021102626 A9 WO 2021102626A9 CN 2019120578 W CN2019120578 W CN 2019120578W WO 2021102626 A9 WO2021102626 A9 WO 2021102626A9
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
orthographic projection
conductive pattern
sub
retaining wall
Prior art date
Application number
PCT/CN2019/120578
Other languages
English (en)
French (fr)
Other versions
WO2021102626A1 (zh
Inventor
宋二龙
员朝鑫
胡文博
张顺
罗正位
孟会杰
张永康
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to JP2021572623A priority Critical patent/JP7452778B2/ja
Priority to PCT/CN2019/120578 priority patent/WO2021102626A1/zh
Priority to EP19945460.4A priority patent/EP4068377A4/en
Priority to US16/977,807 priority patent/US11895878B2/en
Priority to CN201980002586.6A priority patent/CN113574677A/zh
Publication of WO2021102626A1 publication Critical patent/WO2021102626A1/zh
Publication of WO2021102626A9 publication Critical patent/WO2021102626A9/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Definitions

  • the display substrate further includes:
  • the orthographic projection of the second conductive pattern on the substrate is close to the boundary of the sub-pixels arranged in the plurality of arrays, and the orthographic projection of the sub-pixels arranged in the plurality of arrays on the substrate and the The fourth part is close to the boundary between the sub-pixels arranged in the plurality of arrays of the sub-pixels in the orthographic projection on the substrate.
  • the display substrate further includes a corner area and a straight side area, and along the extension direction perpendicular to the first conductive pattern, the width of the first conductive pattern in the corner area is greater than that of the first conductive pattern in the straight side area. width.
  • FIG. 1 is a schematic diagram of a first structure of a signal line in a display substrate provided by an embodiment of the disclosure
  • the second conductive pattern 202 includes a second transition portion and a second body portion that are coupled; the second transition portion is in an orthographic projection on the substrate 10
  • the boundary of the sub-pixels arranged far away from the plurality of arrays (such as the mark 302 in FIG. 8) is located inside the orthographic projection of the fourth portion 402 on the substrate 10.
  • the signal line 20 surrounds the plurality of sub-pixels arranged in an array.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板及其制作方法、显示装置，该显示基板包括多个阵列排布的子像素、信号线（20）和第一挡墙结构（50），信号线（20）中第一导电图形（201）位于基底（10）和第二导电图形（202）之间；第一挡墙结构（50）的第二部分（502）在基底（10）上的正投影与第一导电图形（201）在基底（10）上的正投影至少部分交叠，第二部分（502）在基底（10）上的正投影远离多个阵列排布的子像素的边界（38），位于多个阵列排布的子像素与第一导电图形（201）在基底（10）上的正投影中远离多个阵列排布的子像素的边界（31）之间；第二部分（502）在基底（10）上的正投影与第二导电图形（202）在基底（10）上的正投影至少部分交叠，第二导电图形（202）在基底（10）上的正投影靠近多个阵列排布的子像素的边界（34），位于多个阵列排布的子像素与第二部分（502）在基底（10）上的正投影中靠近多个阵列排布的子像素的边界（37）之间。

Description

一种显示基板及其制作方法、显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active-matrix organic light-emitting diode，简称：AMOLED)显示器件以其低功耗、柔性、能够实现大尺寸等优点逐渐成为面板显示发展的主流。
所述显示器件包括显示区域和位于显示区域周边的边缘区域，所述显示区域设置有信号线和驱动芯片，该信号线用于将驱动芯片提供的信号传输给位于显示区域的导电图形。所述显示区域还设置有挡墙结构，在采用薄膜封装技术对显示器件进行封装时，该挡墙结构能够对封装材料进行有效阻挡，以避免封装材料从显示器件的边缘流出。
发明内容
本公开的目的在于提供一种显示基板及其制作方法、显示装置。
本公开的第一方面提供一种显示基板，包括：
基底；
设置在所述基底上的多个阵列排布的子像素；
信号线，所述信号线包括层叠设置的第一导电图形和第二导电图形，所述第一导电图形位于所述基底和所述第二导电图形之间；
第一挡墙结构，所述第一挡墙结构围绕所述多个阵列排布的子像素；所述第一挡墙结构包括第一部分和第二部分，所述第一部分在所述基底上的正投影与所述信号线在所述基底上的正投影不交叠，所述第二部分在所述基底上的正投影，与所述第一导电图形在所述基底上的正投影至少部分交叠，所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电 图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二部分在所述基底上的正投影，与所述第二导电图形在所述基底上的正投影至少部分交叠，所述第二导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间。
可选的，所述显示基板还包括：
第二挡墙结构，所述第二挡墙结构围绕所述多个阵列排布的子像素，所述第二挡墙结构在所述基底上的正投影位于所述第一挡墙结构在所述基底上的正投影与所述多个阵列排布的子像素在所述基底上的正投影之间；所述第二挡墙结构包括第三部分和第四部分，所述第三部分在所述基底上的正投影与所述信号线在所述基底上的正投影不交叠，所述第四部分在所述基底上的正投影，与所述第一导电图形在所述基底上的正投影至少部分交叠，所述第四部分在所述基底上的正投影，与所述第二导电图形在所述基底上的正投影至少部分交叠。
可选的，所述第一导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间；和/或，
所述第二导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分在所述基底上的正投影中靠近所述子像素所述多个阵列排布的子像素的边界之间。
可选的，所述第二导电图形包括相耦接的第二过渡部分和第二主体部分；
所述第二过渡部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第四部分在所述基底上的正投影的内部。
可选的，所述第二导电图形包括相耦接的第二过渡部分和第二主体部分；
所述第二主体部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分在所述基底上的正投影的内部。
可选的，所述第二导电图形还包括第一侧边，所述第一侧边在所述基底上的正投影，位于所述第一挡墙结构在所述基底上的正投影，与所述第二挡墙结构在所述基底上的正投影之间。
可选的，所述第一侧边位于所述显示基板的拐角区。
可选的，所述第一导电图形包括相耦接的第一过渡部分和第一主体部分，所述第二导电图形包括相耦接的第二拐角部过渡部分和第二主体部分；
所述第二主体部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一主体部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间。
可选的，所述第一导电图形包括相耦接的第一过渡部分和第一主体部分，所述第二导电图形包括相耦接的第二过渡部分和第二主体部分；
所述第二过渡部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界的一部分，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一过渡部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间；所述第二过渡部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界的另一部分，位于所述第一过渡部分在所述基底上的正投影的内部。
可选的，所述显示基板还包括进线区，所述第一导电图形在所述基底上的正投影与所述进线区至少部分交叠，所述第二导电图形在所述基底上的正投影与所述进线区不交叠。
可选的，所述显示基板还包括拐角区和直边区，沿垂直于所述第一导电图形的延伸方向，所述第一导电图形在所述拐角区的宽度大于其在所述直边区的宽度。
可选的，沿所述拐角区指向所述直边区的方向，所述第一导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，与所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间的距离逐渐减小。
可选的，所述显示基板还包括：
位于所述第一导电图形远离所述基底的一侧的第一绝缘层，所述第一绝缘层覆盖所述第一导电图形的第一边缘部分的侧面，以及所述第一边缘部分背向所述基底的表面，所述第一边缘部分为所述第一导电图形远离所述多个阵列排布的子像素的边缘部分。
可选的，所述显示基板还包括：
多个子像素驱动电路，每个所述子像素驱动电路均包括多个薄膜晶体管；
设置在所述多个子像素驱动电路背向所述基底的一侧的阳极图形，所述阳极图形与所述子像素驱动电路一一对应；
设置在所述阳极图形与所述子像素驱动电路之间的多个导电连接部，每个所述导电连接部分别与对应的所述阳极图形和对应的所述子像素驱动电路耦接；
所述第一导电图形与所述第二导电图形直接接触，且所述第一导电图形与所述薄膜晶体管中的源极和漏极包括相同材料；所述第二导电图形与所述导电连接部包括相同材料。
可选的，所述显示基板还包括第二绝缘层和第三绝缘层；
所述第一导电图形、所述薄膜晶体管中的源极和漏极均位于所述第二绝缘层背向所述基底的表面；
所述第二导电图形与所述导电连接部均位于所述第三绝缘层背向所述基底的表面。
可选的，所述显示基板还包括：
补偿导电图形，所述补偿导电图形位于所述信号线背向所述基底的一侧，且与所述信号线耦接。
可选的，所述补偿导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分在所述基底上的正投影的内部。
可选的，所述第二挡墙结构的第四部分在所述基底上的正投影，位于所述补偿导电图形在所述基底上的正投影的内部。
可选的，所述显示基板还包括第四绝缘层，所述补偿导电图形和所述阳极图形均位于所述第四绝缘层背向所述基底的表面。
可选的，所述显示基板还包括：
设置在所述补偿导电图形背向所述基底的一侧的公共电极层，所述公共电极层包括：位于所述显示基板的显示区域的部分，以及位于所述显示基板的边缘区域的部分，所述公共电极层中位于所述边缘区域的部分与所述补偿导电图形耦接。
可选的，所述显示基板还包括：
设置在所述多个薄膜晶体管背向所述基底的一侧的第一钝化层；
设置在所述第一钝化层背向所述基底的一侧的第一平坦层；
设置在所述第一平坦层背向所述基底的一侧的第二平坦层；
设置在所述第二平坦层背向所述基底的一侧的像素界定层；
设置在所述像素界定层背向所述基底的一侧的隔垫物层；
所述第一挡墙结构包括沿远离所述基底的方向，依次层叠设置的第一挡墙块、第二挡墙块、第三挡墙块和第四挡墙块；所述第一挡墙块与所述第一平坦层同材料设置，所述第二挡墙块与所述第二平坦层同材料设置，所述第三挡墙块与所述像素界定层同材料设置，所述第四挡墙块与所述隔垫物层同材料设置；
所述第二挡墙结构包括沿远离所述基底的方向上，依次层叠设置的第五挡墙块、第六挡墙块和第七挡墙块；所述第五挡墙块与所述第二平坦层同材料设置，所述第六挡墙块与所述像素界定层同材料设置，所述第七挡墙块与所述隔垫物层同材料设置。
可选的，所述补偿导电图形包括位于所述第二挡墙块和所述第三挡墙块之间的部分，以及位于所述第五挡墙块和所述第六挡墙块之间的部分。
可选的，所述第二导电图形包括位于所述第一挡墙块和所述第二挡墙块之间的部分。
可选的，所述信号线包括正电源信号线和/或负电源信号线。
可选的，所述信号线围绕所述多个阵列排布的子像素。
基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。
基于上述显示基板的技术方案，本公开的第三方面提供一种显示基板的制作方法，包括：
在基底上制作多个阵列排布的子像素、信号线和第一挡墙结构；所述信号线包括层叠设置的第一导电图形和第二导电图形，所述第一导电图形位于所述基底和所述第二导电图形之间；所述第一挡墙结构围绕所述多个阵列排布的子像素；所述第一挡墙结构包括第一部分和第二部分，所述第一部分在所述基底上的正投影与所述信号线在所述基底上的正投影不交叠，所述第二部分在所述基底上的正投影，与所述第一导电图形在所述基底上的正投影至少部分交叠，所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二部分在所述基底上的正投影，与所述第二导电图形在所述基底上的正投影至少部分交叠，所述第二导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的显示基板中信号线的第一结构示意图；
图2为本公开实施例提供的显示基板中信号线的第二结构示意图；
图3为本公开实施例提供的显示基板中信号线的第三结构示意图；
图4为本公开实施例提供的显示基板的俯视示意图；
图5为图4中沿C1C2方向的截面示意图；
图6为图4中X1部分的放大示意图；
图7为图6的分解图；
图8为图4中X2部分的第一放大示意图；
图9为图8中沿G1G2方向的截面示意图；
图10为图4中X3部分的放大示意图；
图11为图4中X4部分的放大示意图；
图12为图4中X2部分的第二放大示意图；
图13为本公开实施例提供的显示基板中的驱动晶体管和发光元件的截面示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
目前，在实现大尺寸的显示基板时，由于显示基板上的信号线的长度较长，使得信号线具有较大的电阻，进而导致信号线在传输信号时，产生的压降(IR Drop)较大，影响显示基板显示的均一性。
基于上述问题的存在，如图1和图4所示，本公开提供一种显示基板，所述显示基板包括显示区域80和围绕所述显示区域80的边缘区域81，所述边缘区域81设置有信号线20，所述信号线20包括第一导电图形201；
该边缘区域81还设置有第一挡墙结构50和第二挡墙结构40，所述第二挡墙结构40位于所述第一挡墙结构50和所述显示区域80之间，所述第一挡墙结构50包括第一部分501和第二部分502，所述第一部分501和所述第二部分502共同包围所述显示基板的显示区域80，所述第二挡墙结构40包括第三部分401和第四部分402，所述第三部分401和所述第四部分402共同包围所述显示基板的显示区域80；
所述第一部分501在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第二部分502在所述基底10上的正投影，位于所述第一导电图形201在所述基底10上的正投影内；所述第三部分401在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第四部分402在所述基底10上的正投影位于所述第一导电图形201在所述基底10上的正投影内。
上述结构的显示基板中，通过设置所述第一挡墙结构50的第二部分502在所述基底10上的正投影，位于所述第一导电图形201在所述基底10上的正投影内，以及设置所述第二挡墙结构40的第四部分402在所述基底10上 的正投影，位于所述第一导电图形201在所述基底10上的正投影内，使得在垂直于所述信号线20的延伸方向的方向上，增加了所述信号线20的宽度，因此，上述显示基板中，有效降低了所述信号线20在传输信号时，整体产生的IR Drop，提升了显示基板显示的均一性。
进一步地，如图2和图4所示，本公开提供一种显示基板，所述显示基板包括显示区域80和围绕所述显示区域80的边缘区域81，所述边缘区域81设置有信号线20，所述信号线20包括层叠设置的第一导电图形201和第二导电图形202，所述第一导电图形201位于所述第二导电图形202和显示基板的基底10之间；
该边缘区域81还设置有第一挡墙结构50和第二挡墙结构40，所述第二挡墙结构40位于所述第一挡墙结构50和所述显示区域80之间，所述第一挡墙结构50包括第一部分501和第二部分502，所述第一部分501和所述第二部分502共同包围所述显示基板的显示区域80，所述第二挡墙结构40包括第三部分401和第四部分402，所述第三部分401和所述第四部分402共同包围所述显示基板的显示区域80；
所述第一部分501在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第二部分502在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影部分交叠，且所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影部分交叠；所述第三部分401在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第四部分402在所述基底10上的正投影位于所述第一导电图形201在所述基底10上的正投影内，且所述第四部分402在所述基底10上的正投影位于所述第二导电图形202在所述基底10上的正投影内。
上述结构的显示基板中，将所述信号线20设置为包括层叠的第一导电图形201和第二导电图形202，增加了所述信号线20在垂直于所述基底10的方向上的厚度，同时按照上述投影关系设置所述第一导电图形201和所述第二导电图形202，使得在垂直于所述信号线20的延伸方向上，增加了所述第一导电图形201和所述第二导电图形202的宽度，因此，上述显示基板中， 有效降低了所述信号线20在传输信号时，整体产生的IR Drop，提升了显示基板显示的均一性。
上述结构的显示基板在降低信号线20上的IR Drop，提升显示基板显示的均一性方面虽然有一定的效果，但却不够明显，基于此，本公开提供如下技术方案。
请参阅图3、图4、图6和图7所示，本公开实施例提供了一种显示基板，包括：基底10，设置在所述基底10上的多个阵列排布的子像素，信号线以及第一挡墙结构；所述信号线20包括层叠设置的第一导电图形201和第二导电图形202，所述第一导电图形201位于所述基底10和所述第二导电图形202之间；所述第一挡墙结构50围绕所述多个阵列排布的子像素，所述第一挡墙结构50包括第一部分501和第二部分502，所述第一部分501在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第二部分502在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影至少部分交叠，所述第二部分502在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界(如图7中的标记38)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形201在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界(如图7中的标记31)之间；所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠，所述第二导电图形202在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记34)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分502在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记37)之间。
具体地，所述显示基板包括显示区域80和围绕所述显示区域80的边缘区域81，以矩形的显示基板为例，所述显示区域80为矩形，所述显示区域80内设置有多个阵列排布的子像素，所述边缘区域81围绕所述显示区域80的四边，所述边缘区域81绑定有芯片，同时还设置有与该芯片耦接的信号线20，该芯片的绑定位置和信号线20的设置方式均可根据实际需要设置，如图4所示，示例性的，所述芯片绑定在所述显示基板的一边，所述信号线20沿 所述显示基板的其它三边延伸，且信号线20的两端均与该芯片耦接，该信号线20的两端位于所述显示基板的进线区。
所述第一挡墙结构50的结构多种多样，示例性的，所述第一挡墙结构50围绕所述多个阵列排布的子像素，且该第一挡墙结构50可划分为第一部分501和第二部分502，所述第一部分501在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第二部分502在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影至少部分交叠，且所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠。
同时还可设置所述第二部分502在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形201在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二导电图形202在所述基底10上的正投影中靠近所述子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分502在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间；上述结构的第一挡墙结构50和信号线20，使得所述第一导电图形201在垂直于其自身延伸方向的方向上具有较宽的宽度，同时使得所述第二导电图形202在垂直于其自身延伸方向的方向上具有较宽的宽度，从而使所述信号线20在垂直于其自身延伸方向的方向上宽度加宽，更有利于降低所述信号线20的IR Drop。
根据所述显示基板的具体结构可知，本公开实施例提供的显示基板中，所述信号线20在垂直于所述基底10的方向上具有较厚的厚度，且所述信号线20在垂直于其自身延伸方向的方向上具有更宽的宽度；因此，本公开实施例提供的显示基板更有利于降低所述信号线20的IR Drop，提升显示基板显示的均一性。
在一些实施例中，所述显示基板还包括第二挡墙结构40，所述第二挡墙结构40围绕所述多个阵列排布的子像素，所述第二挡墙结构40在所述基底10上的正投影位于所述第一挡墙结构50在所述基底10上的正投影与所述多个阵列排布的子像素在所述基底上的正投影之间；所述第二挡墙结构40包括 第三部分401和第四部分402，所述第三部分401在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第四部分402在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影至少部分交叠，所述第四部分402在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠。
具体地，所述显示基板还包括能够包围所述多个阵列排布的子像素的第二挡墙结构40，所述第二挡墙结构40可位于所述第一挡墙结构50和所述多个阵列排布的子像素之间，与所述第一挡墙结构50实现嵌套设置，增强对封装材料的阻挡能力。
所述第二挡墙结构40的结构多种多样，示例性的，所述第二挡墙结构40可划分为第三部分401和第四部分402，所述第三部分401在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第四部分402在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影至少部分交叠，所述第四部分402在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠，上述结构的第二挡墙结构40和信号线20，使得所述第一导电图形201在垂直于其自身延伸方向的方向上具有较宽的宽度，同时使得所述第二导电图形202在垂直于其自身延伸方向的方向上具有较宽的宽度，从而使所述信号线20在垂直于其自身延伸方向的方向上宽度加宽，更有利于降低所述信号线20的IR Drop。
如图6所示，在一些实施例中，所述第一导电图形201在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记32)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分402在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记39)之间；和/或，所述第二导电图形202在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记34)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分402在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记39)之间。
具体地，将所述第一导电图形201在所述基底10上的正投影中靠近所述 多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分402在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间，使得所述第二部分502在所述基底上的正投影，以及所述第四部分402在所述基底上的正投影，均位于所述第一导电图形201在所述基底10上的正投影的内部，从而使得所述第一导电图形201在垂直于其自身延伸方向的方向上具有较宽的宽度。
将所述第二导电图形202在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分402在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间，使得所述第四部分402在所述基底上的正投影位于所述第二导电图形202在所述基底10上的正投影的内部，从而使得所述第二导电图形202在垂直于其自身延伸方向的方向上具有较宽的宽度。
如图8所示，在一些实施例中，所述第二导电图形202包括相耦接的第二过渡部分和第二主体部分；所述第二过渡部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界(如图8中的标记302)，位于所述第四部分402在所述基底10上的正投影的内部。
在一些实施例中，所述第二主体部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界(如图8中的标记301)，位于所述第二部分502在所述基底10上的正投影的内部。
具体地，所述第二过渡部分为所述第二导电图形202中位于D1D2右侧的部分，所述第二主体部分为所述第二导电部分202中位于D1D2左侧的部分，所述第二过渡部分位于所述显示基板的拐角区域，所述第二主体部分位于所述显示基板的直边区域和/或拐角区域。
上述设置所述第二导电图形202包括相耦接的第二过渡部分和第二主体部分；所述第二过渡部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第四部分402在所述基底10上的正投影的内部，实现了在保证所述第二过渡部分在垂直于其自身延伸方向的方向上具有较宽的宽度的同时，使所述第二过渡部分与所述显示基板位于拐角区域的边界之间形成较宽的距离，从而更有利于提升所述信号线20对信号传输的稳定性。
上述设置所述第二主体部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分502在所述基底10上的正投影的内部，使得在保证所述第二过渡部分在垂直于其自身延伸方向的方向上具有较宽的宽度的同时，不需要设置专门的保护层对所述第二主体部分远离所述多个阵列排布的子像素的边缘部分进行保护，有效节省了显示基板的制作工艺流程。
如图8和图9所示，在一些实施例中，所述第二导电图形202还包括第一侧边X5，所述第一侧边X5在所述基底上的正投影，位于所述第一挡墙结构(如所述第一挡墙结构包括的第二部分502)在所述基底上的正投影，与所述第二挡墙结构(如所述第二挡墙结构包括的第四部分402)在所述基底上的正投影之间。
具体地，所述第二导电图形202的具体结构多种多样，示例性的，所述第二导电图形202包括：被所述第一挡墙结构和第二挡墙结构覆盖的部分，以及连接部分，当所述第一挡墙结构和所述第二挡墙结构间隔设置时，所述连接部分未被所述第一挡墙结构和所述第二挡墙结构覆盖，起到将所述第二导电图形202中被第一挡墙结构覆盖的部分与第二导电图形202中被第二挡墙结构覆盖的部分之间电连接的作用，所述连接部分具有所述第一侧边X5。
在一些实施例中，所述第一侧边X5位于所述显示基板的拐角区。
具体地，由于所述第一侧边X5未被所述第一挡墙结构和所述第二挡墙结构覆盖，且所述第一侧边X5一般采用金属材料制作，所以所述第一侧边X5处存在水汽入侵的风险，而上述将所述第一侧边X5设置于所述显示基板的拐角区，能够使得所述第一侧边X5距离所述显示基板的显示区域较远，从而更好的防止水汽通过所述第一侧边X5入侵至所述显示区域中。
进一步地，如图9所示，由于所述第一挡墙结构和第二挡墙结构中均可以包括由第二平坦层PLN2的材料形成的图形，因此可在所述第一挡墙结构和第二挡墙结构之间通过第二平坦层PLN2形成接壤的区域，并通过位于该接壤的区域的第二平坦层PLN2覆盖所述第一侧边X5，以更好的防止水汽从所述第一侧边X5入侵。
值得注意，在另外一些实施例中，可设置所述第一挡墙结构和第二挡墙 结构独立，所述第一侧边X5未被第二平坦层PLN2覆盖。
如图7所示，在一些实施例中，所述第一导电图形201包括相耦接的第一过渡部分和第一主体部分，所述第二导电图形202包括相耦接的第二过渡部分和第二主体部分；所述第二主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记34)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记32)之间。
具体地，设置所述第二主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间，使得所述第二主体部分靠近所述多个阵列排布的子像素的边界，相对于所述第一主体部分靠近所述多个阵列排布的子像素的边界更靠近所述显示基板的显示区域80，在保证了所述第一导电图形201在垂直于其自身延伸方向的方向上具有较宽的宽度，以及所述第二导电图形202在垂直于其自身延伸方向的方向上具有较宽的宽度的同时，更好的降低了所述第一导电图形201与所述显示区域80中的导电功能图形发生短路的可能，从而有效提升了显示基板的工作稳定性。
如图8所示，在一些实施例中，所述第一导电图形201包括相耦接的第一过渡部分和第一主体部分，所述第二导电图形202包括相耦接的第二过渡部分和第二主体部分；所述第二过渡部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界的一部分(如图8中的标记303)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一过渡部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图8中的标记305)之间；所述第二过渡部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界的另一部分(如图8中的标记304)，位于所述第一过渡部分在所述基底10上的正投影的内部。
另外，上述设置所述第二过渡部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界的一部分，位于所述多个阵列排布的子像素在 所述基底上的正投影与所述第一过渡部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间；所述第二过渡部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界的另一部分，位于所述第一过渡部分在所述基底10上的正投影的内部，该另一部分位于该一部分与所述显示基板的进线区之间；使得所述第二过渡部分远离所述进线区的部分尺寸较大，靠近所述进线区的部分占用的布局空间较小，实现了在利于降低所述信号线20的IR Drop的同时，使得进线区附近的可布局空间能够更有效的被利用，从而更好的避免了在进线区附近各导电功能图形之间发生短路，保证了显示基板的工作稳定性。
如图6和图7所示，在一些实施例中，可设置所述第二主体部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界(如图7中的标记33)，位于所述第二部分502在所述基底10上的正投影的内部；所述第二主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界(如图7中的标记34)，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间(如图7中的标记32)。
如图6所示，这种设置方式使得第一导电图形201和所述第二导电图形202之间存在较大的第二交叠区域B，从而使所述信号线20在垂直于其自身延伸方向的方向上宽度加宽，更有利于降低所述信号线20的IR Drop。
在一些实施例中，所述显示基板还包括进线区，所述第一导电图形201在所述基底10上的正投影与所述进线区至少部分交叠，所述第二导电图形202在所述基底10上的正投影与所述进线区不交叠。
具体地，如图10所示，位于E1E2左边的区域为显示基板的拐角区，位于E1E2右边的区域为显示基板的进线区，所述进线区的功能图形直接与所述显示基板中的驱动芯片耦接，接收所述驱动芯片提供的驱动信号。
在实际布局所述第一导电图形201和所述第二导电图形202时，可设置所述第一导电图形201在所述基底10上的正投影与所述进线区至少部分交叠，所述第二导电图形202在所述基底10上的正投影与所述进线区不交叠，使得所述信号线20能够仅通过所述第一导电图形201接收所述驱动芯片提供 的驱动信号，这种布局方式避免了在进线区布局所述第二导电图形202，使得进线区的可布局空间能够更有效的被利用，从而更好的避免了进线区中各导电功能图形之间发生短路，保证了显示基板的工作稳定性。
如图11所示，在一些实施例中，所述显示基板还包括拐角区和直边区，沿垂直于所述第一导电图形的延伸方向，所述第一导电图形在所述拐角区的宽度d1大于其在所述直边区的宽度d2。
具体地，位于F1F2上方的区域为直边区，位于F1F2下方的区域为拐角区，按照上述方式设置第一导电图形的宽度，保证了信号线20整体在垂直于其自身延伸方向的宽度均一，从而更好的提升了信号线20的传输性能。
需要说明，以矩形显示基板为例，所述显示基板包括四个拐角区，以及位于相邻拐角区之间，用于连接相邻拐角区的直边区，所述显示基板还包括进线区，进线区位于一个直边区中。
在一些实施例中，沿所述拐角区指向所述直边区的方向，所述第一导电图形201在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，与所述第二部分502在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界之间的距离逐渐减小。
具体地，在布局所述第一导电图形201时，可设置所述第一导电图形201在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，与所述第二部分502在所述基底10上的正投影中远离所述基底10的边界之间的距离逐渐减小，这样在所述第二过渡部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第四部分402在所述基底10上的正投影的内部；所述第二主体部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分502在所述基底10上的正投影的内部的情况下，进一步提升了信号线20整体在垂直于其自身延伸方向的宽度均一，从而更好的提升了信号线20的传输性能。
在一些实施例中，可设置所述第二主体部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第一主体部分在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，与所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间。
具体地，上述设置方式使得所述第一主体部分远离所述多个阵列排布的子像素的边缘部分，和所述第二主体部分远离所述多个阵列排布的子像素的边缘部分形成为阶梯结构，这样在设置绝缘层覆盖该阶梯结构时，更有利于降低绝缘层的制作难度，提升绝缘层的良率。
如图5所示，进一步地，所述显示基板还包括：位于所述第一导电图形201远离所述基底10的一侧的第一绝缘层70，所述第一绝缘层70覆盖所述第一导电图形201的第一边缘部分的侧面，以及所述第一边缘部分背向所述基底10的表面，所述第一边缘部分为所述第一导电图形201远离所述多个阵列排布的子像素的边缘部分。
具体地，当所述第一挡墙结构50的第二部分502在所述基底10上的正投影，位于所述第一导电图形201在所述基底10上的正投影内，且所述第二部分502在所述基底10上的正投影中远离所述子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形201在所述基底10上的正投影中远离所述子像素的边界之间时，沿所述显示区域80指向所述边缘区域81的方向，所述第一导电图形201远离所述显示区域80的边缘部分，即所述第一边缘部分，未被所述第一挡墙结构50的第二部分502覆盖，从而使得所述第一边缘部分的侧面，以及所述第一边缘部分背向所述基底10的表面均暴露出来，容易对所述信号线20的传输稳定性产生影响。
上述实施例提供的显示基板中，通过在所述第一导电图形201远离所述基底10的一侧设置第一绝缘层70，并使该第一绝缘层70覆盖所述第一边缘部分的侧面，以及所述第一边缘部分背向所述基底10的表面，使得所述第一边缘部分与外界隔绝，避免了在实际应用时，该第一边缘部分对所述信号线20的传输稳定性产生影响。
如图13所示，在一些实施例中，所述显示基板还包括：
多个子像素驱动电路，每个所述子像素驱动电路均包括多个薄膜晶体管；
设置在所述多个子像素驱动电路背向所述基底10的一侧的阳极图形101，所述阳极图形101与所述子像素驱动电路一一对应；
设置在所述阳极图形101与所述子像素驱动电路之间的多个导电连接部102，每个所述导电连接部102分别与对应的所述阳极图形101和对应的所述 子像素驱动电路耦接；
所述第一导电图形201与所述第二导电图形202直接接触，且所述第一导电图形201与所述薄膜晶体管中的源极和漏极包括相同的材料；所述第二导电图形202与所述导电连接部102包括相同的材料。
在一些实施例中，所述显示基板还包括第二绝缘层103和第三绝缘层104；所述第一导电图形201、所述薄膜晶体管中的源极和漏极均位于所述第二绝缘层103背向所述基底10的表面；所述第二导电图形202与所述导电连接部102均位于所述第三绝缘层104背向所述基底10的表面；这种设置方式使得所述所述第一导电图形201与所述薄膜晶体管中的源极和漏极同层设置，所述第二导电图形202与所述导电连接部102同层设置。
具体地，如图13所示，每个所述子像素驱动电路均包括多个薄膜晶体管，该多个薄膜晶体管包括至少一个具有驱动功能的驱动晶体管，以及多个具有开关功能的开关晶体管，工作时，所述多个薄膜晶体管配合工作，从所述驱动晶体管的输出端输出驱动信号。
所述显示基板还包括多个发光元件，所述多个发光元件与所述多个子像素驱动电路一一对应，每个所述发光元件可包括层叠设置的有机发光材料层105和阴极106，所述有机发光材料层105位于对应的所述阳极图形101和所述阴极106之间。
所述驱动电路层还可以包括多个导电连接部102，所述导电连接部102与所述阳极图形101一一对应，每个所述导电连接部102均位于对应的所述阳极图形101与所述子像素驱动电路之间，且每个所述导电连接部102分别与对应的所述阳极图形101和对应的所述子像素驱动电路耦接。更详细地说，所述驱动晶体管包括同层同材料设置的源极和漏极，该源极和漏极的其中一个作为所述驱动晶体管的输入电极，该源极和漏极的另外一个作为所述驱动晶体管的输出电极，所述导电连接部102与所述驱动晶体管的输出电极耦接。
需要说明，图13中的晶体管TFT可作为所述驱动晶体管，也可作为连接在所述驱动晶体管的输出电极与所述阳极图形101之间的开关晶体管。
在所述显示基板工作时，每个子像素驱动电路将产生的驱动信号，经过对应的所述导电连接部102传输至对应的阳极图形101，在所述阳极图形102 和所述阴极106的共同控制下，使所述有机发光材料层105发光，从而实现所述显示基板的显示功能。
上述可将所述第一导电图形201与所述薄膜晶体管中的源极和漏极同层同材料设置，所述第二导电图形202与所述导电连接部102同层同材料设置，这种设置方式不仅保证了所述第一导电图形201和所述第二导电图形202能够实现直接耦接，还使得所述第一导电图形201能够与所述源极和所述漏极在同一次构图工艺中形成，所述第二导电图形202能够与所述导电连接部102在同一次构图工艺中形成，避免为了制作所述第一导电图形201和所述第二导电图形202而增加额外的构图工艺，从而有效简化了所述显示基板的制作工艺流程，降低了显示基板的制作成本。
如图5、图6和图7所示，在一些实施例中，所述显示基板还包括补偿导电图形60，所述补偿导电图形60位于所述信号线20背向所述基底10的一侧，且与所述信号线20耦接。
具体地，所述驱动电路层还可包括补偿导电图形60，将所述补偿导电图形60设置在所述信号线20背向所述基底10的一侧，且与所述信号线20耦接，不仅使得所述信号线20能够通过所述补偿导电图形60与其它具有导电性能的功能图形耦接，还相当于在垂直于所述基底10的方向上，增加了所述信号线20的厚度，从而更有利于降低所述信号线20的IR Drop。
如图7所示，在一些实施例中，可设置所述补偿导电图形60在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界(如图7中的标记35)，位于所述第二部分502在所述基底10上的正投影的内部。
如图12所示，在一些实施例中，所述补偿导电图形60在进线区附近(如标记601处)的侧面可设置为具有一定倾斜角度的斜侧面，以使补偿导电图形60在进线区附近的侧面与显示区域之间的距离较远，从而减小了水、氧沿该侧面进入到显示区域的风险。
如图10所示，在一些实施例中，所述第二导电图形202在进线区附近(如标记304处)的侧面可设置为具有一定倾斜角度的斜侧面，以使第二导电图形202在进线区附近的侧面与显示区域之间的距离较远，从而减小了水、氧沿该侧面进入到显示区域的风险。
另外，所述补偿导电图形60在进线区附近的侧面，以及所述第二导电图形202在进线区附近的侧面均可被有机层包覆，示例性的，可被第二平坦层PLN2和/或像素界定层PDL包覆，从而进一步减小水、氧沿该侧面进入到显示区域的风险。
在一些实施例中，所述第二挡墙结构40的第四部分402在所述基底10上的正投影，位于所述补偿导电图形60在所述基底10上的正投影的内部。
具体地，所述补偿导电图形60的具体结构多种多样，示例性的，所述补偿导电图形60与所述信号线20的延伸方向相同，且所述补偿导电图形60在所述基底10上的正投影中靠近所述子像素的边界，位于所述第二导电图形202在所述基底10上的正投影中靠近所述子像素的边界与所述子像素之间，所述补偿导电图形60在所述基底10上的正投影中远离所述子像素的边界，位于所述第一导电图形201在所述基底10上的正投影中远离所述子像素的边界与所述子像素之间。
上述设置方式，使得在垂于所述信号线20延伸方向的方向上，所述补偿导电图形60具有较宽的宽度，从而更有利于降低所述信号线20的IR Drop。而且，通过设置所述补偿导电图形60在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分502在所述基底10上的正投影的内部，使得所述补偿导电图形60远离所述子像素的边缘部分能够被所述第二部分502覆盖，从而避免了制作专门用于覆盖该边缘部分的绝缘层。
在一些实施例中，可设置所述显示基板还包括第四绝缘层(如图13中的标记PLN2)，所述补偿导电图形60和所述阳极图形101均位于所述第四绝缘层背向所述基底10的表面。
具体地，将所述补偿导电图形60与所述阳极图形同层同材料设置，使得所述补偿导电图形60能够与所述阳极图形在同一次构图工艺中形成，从而避免了增加额外的专门用于制作所述补偿导电图形60的构图工艺，简化了所述显示基板的制作工艺流程和制作成本。
如图6、图7和图12所示，在一些实施例中，所述显示基板还包括：设置在所述补偿导电图形60背向所述基底10的一侧的公共电极层90，所述公共电极层90包括位于所述显示区域80的部分和位于所述边缘区域81的部 分，所述公共电极层90中位于所述边缘区域81的部分与所述补偿导电图形60耦接。
具体地，所述信号线20的具体类型多种多样，示例性的，所述信号线20包括负电源信号线和/或正电源信号线，当所述信号线20包括负电源信号线时，所述信号线20可通过所述补偿导电图形60与所述公共电极层90中位于所述边缘区域81的部分耦接，以实现所述信号线20将负电源信号，经所述补偿导电图形60和所述公共电极层90中位于所述边缘区域81的部分，传输至公共电极层90位于所述显示区域80的部分。
值得注意，所述公共电极层90可作为所述显示基板中位于所述有机发光材料层背向所述基底10的一侧的阴极。
更详细地说，如图6所示，所述补偿导电图形60在所述基底10上正投影与所述公共电极层90在所述基底10上的正投影存在第一交叠区域A，所述补偿导电图形60可通过形成在所述第一交叠区域A中的过孔与所述公共电极层90耦接。
在所述第一交叠区域A中还形成有栅极驱动电路，该栅极驱动电路中包括多个移位寄存器单元，每个移位寄存器单元均包括多个薄膜晶体管，所述多个薄膜晶体管配合工作产生栅极驱动信号，并将所述栅极驱动信号输出至位于所述显示区域80的栅线。
所述移位寄存器单元中包括的导电图形大部分与所述第一导电图形201同层同材料设置，少部分与所述第二导电图形202同层同材料设置，因此，可将所述第二导电图形202更多的向所述第一交叠区域A延伸，示例性的，设置所述第二主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述第一主体部分在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界和所述多个阵列排布的子像素之间，从而更大限度的提升所述信号线20在垂直于其自身延伸方向上的宽度，降低所述信号线20的IR Drop。
在一些实施例中，所述显示基板还包括：
设置在所述多个薄膜晶体管背向所述基底10的一侧的第一钝化层；
设置在所述第一钝化层背向所述基底10的一侧的第一平坦层PLN1；
设置在所述第一平坦层背向所述基底10的一侧的第二平坦层PLN2；
设置在所述第二平坦层背向所述基底10的一侧的像素界定层PDL；
设置在所述像素界定层背向所述基底10的一侧的隔垫物层；
所述第一挡墙结构50和所述第二挡墙结构40均包括：
层叠设置的多个挡墙块，各所述挡墙块均能够与所述第一钝化层、所述第一平坦层、所述第二平坦层、所述像素界定层和所述隔垫物层中的任一种同层同材料设置。
具体地，所述显示基板中包括的所述第一钝化层覆盖在所述多个薄膜晶体管背向所述基底10的表面，使得所述多个薄膜晶体管背向所述基底10的表面能够与外界隔绝，从而保证了所述多个薄膜晶体管的工作稳定性。
所述驱动电路层中包括的所述第一平坦层和所述第二平坦层形成在所述第一钝化层背向所述基底10的表面，使得所述第一钝化层背向所述基底10的表面平坦化，以保证后续制作的阳极图形的平坦度。
所述像素界定层用于在所述第二平坦层背向所述基底10的一侧限定出多个子像素区域，在制作有机发光材料层时，可将有机发光材料通过喷墨打印技术打印在各子像素区域中。
所述隔垫物层可形成在所述像素界定层背向所述基底10的表面，用于支撑后续覆盖在所述显示基板上的盖板。
值得注意，所述第一钝化层可采用氮化硅材料，所述第一平坦层、所述第二平坦层、所述像素界定层和所述隔垫物层可均采用有机材料，聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。
所述第一挡墙结构50和所述第二挡墙结构40的具体结构多种多样，示例性的，所述第一挡墙结构50和所述第二挡墙结构40均包括层叠设置的多个挡墙块，各所述挡墙块能够与所述第一钝化层、所述第一平坦层、所述第二平坦层、所述像素界定层和所述隔垫物层中的任一种同层同材料设置；在将所述第一挡墙结构50和所述第二挡墙结构40采用上述结构时，所述第一挡墙结构50和所述第二挡墙结构40包括的各挡墙块均能够与其它膜层(如：所述第一钝化层、所述第一平坦层、所述第二平坦层、所述像素界定层和所述隔垫物层)在同一次制作工艺中形成，从而避免了为制作所述第一挡墙结 构50和所述第二挡墙结构40而增加额外的构图工艺，有效简化了所述显示基板的制作流程和生产成本。
需要说明，上述“同层”指的是采用同一成膜工艺制作用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
在一些实施例中，可设置在垂直于所述基底10的方向上，所述第一挡墙结构50的高度高于所述第二挡墙结构40的高度。
具体地，由于所述第一挡墙结构50包围所述第二挡墙结构40，因此，在对所述显示基板进行封装时，封装材料会先流至所述第二挡墙结构40处，由所述第二挡墙结构40对该封装材料进行阻挡，然后再流至所述第一挡墙结构50处，由所述第一挡墙结构50进行阻挡。
上述设置在垂直于所述基底10的方向上，所述第一挡墙结构50的高度高于所述第二挡墙结构40的高度，不仅使得所述封装材料能够流过所述第二挡墙结构40，将所述显示基板位于所述第一挡墙结构50和所述第二挡墙结构40之间的部分覆盖，还使得所述第一挡墙结构50能够对流至第一挡墙结构50和所述第二挡墙结构40之间的封装材料进行有效阻挡，保证所述显示基板的封装效果。
如图5所示，在一些实施例中，所述第一挡墙结构50包括沿远离所述基底10的方向，依次层叠设置的第一挡墙块5021、第二挡墙块5022、第三挡墙块5023和第四挡墙块5024；所述第一挡墙块5021与所述第一平坦层同层同材料设置，所述第二挡墙块5022与所述第二平坦层同层同材料设置，所述第三挡墙块5023与所述像素界定层同层同材料设置，所述第四挡墙块5024与所述隔垫物层同层同材料设置。
将所述第一挡墙结构50采用上述结构，使得所述第一挡墙块5021能够与所述第一平坦层在同一次构图工艺中形成，所述第二挡墙块5022能够与所述第二平坦层在同一次构图工艺中形成，所述第三挡墙块5023能够与所述像素界定层在同一次构图工艺中形成，所述第四挡墙块5024能够与所述隔垫物层在同一次构图工艺中形成；从而避免了为制作所述第一挡墙结构50而增加 额外的构图工艺，有效简化了所述显示基板的制作流程和生产成本。
在一些实施例中，所述第二挡墙结构40包括沿远离所述基底10的方向上，依次层叠设置的第五挡墙块4021、第六挡墙块4022和第七挡墙块4023；所述第五挡墙块4021与所述第二平坦层同层同材料设置，所述第六挡墙块4022与所述像素界定层同层同材料设置，所述第七挡墙块4023与所述隔垫物层同层同材料设置。
将所述第二挡结构采用上述结构，使得所述第五挡墙块4021能够与所述第二平坦层在同一次构图工艺中形成，所述第六挡墙块4022与所述像素界定层在同一次构图工艺中形成，所述第七挡墙块4023与所述隔垫物层在同一次构图工艺中形成，从而避免了为制作所述第二挡墙结构40而增加额外的构图工艺，有效简化了所述显示基板的制作流程和生产成本。
进一步地，所述补偿导电图形60包括位于所述第二挡墙块5022和所述第三挡墙块5023之间的部分，以及位于所述第五挡墙块4021和所述第六挡墙块4022之间的部分。
具体地，在所述第一挡墙结构50的第二部分502在所述基底10上的正投影，与所述补偿导电图形60在所述基底10上的正投影部分交叠，所述第二挡墙结构40的第四部分402在所述基底10上的正投影，位于所述补偿导电图形60在所述基底10上的正投影的内部的情况下，当所述补偿导电图形60与所述阳极图形同层同材料设置，所述第二挡墙块5022与所述第二平坦层同层同材料设置，所述第三挡墙块5023与所述像素界定层同层同材料设置时，由于所述阳极图形形成在所述第二平坦层和所述像素界定层之间，因此，补偿导电图形60也包括位于所述第二挡墙块5022和所述第三挡墙块5023之间的部分，以及位于所述第五挡墙块4021和所述第六挡墙块4022之间的部分。
另外，所述补偿导电图形60还包括位于所述第一挡墙结构50和所述第二挡墙结构40之间的部分，以及位于所述第二挡墙结构40和所述显示区域80之间的部分，所述补偿导电图形60通过其位于所述第一挡墙结构50和所述第二挡墙结构40之间的部分，以及其位于所述第二挡墙结构40和所述显示区域80之间的部分与所述信号线20中的第二导电图形202耦接。
在一些实施例中，所述第二导电图形202包括位于所述第一挡墙块5021和所述第二挡墙块5022之间的部分。
具体地，在所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠，所述第二导电图形202靠近所述显示区域80的边界在所述基底10上的正投影，位于所述第二部分502靠近所述显示区域80的边界在所述基底10上的正投影与所述显示区域80之间的情况下，当所述第二导电图形202与所述导电连接部同层同材料设置，所述第一挡墙块5021与所述第一平坦层同层同材料设置，所述第二挡墙块5022与所述第二平坦层同层同材料设置时，由于所述导电连接部形成在所述第一平坦层和所述第二平坦层之间，因此，所述第二导电图形202包括位于所述第一挡墙块5021和所述第二挡墙块5022之间的部分。
另外，所述第二导电图形202还包括位于所述第二挡墙结构40面向所述基底10的一侧的部分，所述第二导电图形202中位于所述第二挡墙结构40面向所述基底10的一侧的部分直接形成在所述第一导电图形201的表面，与所述第一导电图形201之间实现电连接。
在一些实施例中，所述第一导电图形201在所述基底10上的正投影与所述第二导电图形202在所述基底10上的正投影重合；所述显示基板还包括：
位于所述第二导电图形202远离所述基底10的一侧的第五绝缘层，所述第五绝缘层覆盖所述第二导电图形202的第二边缘部分的侧面，以及所述第二边缘部分背向所述基底10的表面；所述第二边缘部分为沿所述子像素指向所述边缘区域81的方向，所述第二导电图形202远离所述子像素的边缘部分；
所述第五绝缘层还覆盖所述第一导电图形201的第一边缘部分的侧面，所述第一边缘部分为沿所述子像素指向所述边缘区域81的方向，所述第一导电图形201远离所述子像素的边缘部分。
具体地，在所述第一挡墙结构50的第二部分502在所述基底10上的正投影，位于所述第二导电图形202在所述基底10上的正投影的内部；所述第二挡墙结构40的第四部分402在所述基底10上的正投影，位于所述第二导电图形202在所述基底10上的正投影的内部，所述第一导电图形201在所述基底10上的正投影与所述第二导电图形202在所述基底10上的正投影重合 的情况下，沿所述子像素指向所述边缘区域81的方向，所述第二导电图形202远离所述子像素的边缘部分，即所述第二边缘部分，未被所述第一挡墙结构50的第二部分502覆盖，从而使得所述第二边缘部分的侧面，以及所述第二边缘部分背向所述基底10的表面均暴露出来，容易对所述信号线20的传输稳定性产生影响；同样的，沿所述子像素指向所述边缘区域81的方向，所述第一导电图形201远离所述子像素的边缘部分的侧表面，即所述第一边缘部分的侧表面暴露出来。
上述实施例提供的显示基板中，通过在所述第一导电图形201远离所述基底10的一侧设置第一绝缘层70，并使该第一绝缘层70覆盖所述第一边缘部分的侧面，所述第一边缘部分背向所述基底10的表面，以及所述第二边缘部分的侧面，使得所述第一边缘部分和所述第二边缘部分均与外界隔绝，避免了在实际应用时，该第一边缘部分和所述第二边缘部分对所述信号线20的传输稳定性产生影响。
在一些实施例中，所述信号线20围绕所述多个阵列排布的子像素。
具体地，所述信号线20的具体布局方式多种多样，示例性的，设置所述信号线20围绕所述多个阵列排布的子像素，这种设置方式更有利于所述信号线20与所述显示区域中的子像素驱动电路耦接。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
由于上述实施例提供的显示基板中，通过设置所述信号线20包括层叠设置的第一导电图形201和第二导电图形202，使得所述信号线20在垂直于所述基底10的方向上具有较厚的厚度，同时通过设置所述第二部分502在所述基底10上的正投影，位于所述第一导电图形201在所述基底10上的正投影内，所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠，以及设置所述第二部分502远离所述显示区域80的边界在所述基底10上的正投影，位于所述第一导电图形201远离所述显示区域80的边界在所述基底10上的正投影与所述显示区域80之间；所述第二导电图形202靠近所述显示区域80的边界在所述基底10上的正投影，位于所述第二部分502靠近所述显示区域80的边界在所述基底10上的正投影与所述显示区域80之间；使得所述信号线20在垂直于其自身延 伸方向的方向上具有更宽的宽度，从而更有利于降低所述信号线20的IR Drop，提升显示基板显示的均一性；因此，本公开实施例提供的显示装置在包括上述实施例提供的显示基板时同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本公开实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板，所述制作方法包括：
在基底10上制作多个阵列排布的子像素、信号线20和第一挡墙结构50；所述信号线20包括层叠设置的第一导电图形201和第二导电图形202，所述第一导电图形201位于所述基底10和所述第二导电图形202之间；所述第一挡墙结构50围绕所述多个阵列排布的子像素，所述第一挡墙结构50包括第一部分501和第二部分502，所述第一部分501在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第二部分502在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影至少部分交叠，所述第二部分502在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形201在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠，所述第二导电图形202在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分502在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间。
具体地，所述显示基板包括显示区域80和围绕所述显示区域80的边缘区域81，以矩形的显示基板为例，所述显示区域80为矩形，所述显示区域80内设置有多个阵列排布的子像素，所述边缘区域81围绕所述显示区域80的四边，所述边缘区域81绑定有芯片，同时还设置有与该芯片耦接的信号线20，该芯片的绑定位置和信号线20的设置方式均可根据实际需要设置，如图4所示，示例性的，所述芯片绑定在所述显示基板的一边，所述信号线20沿 所述显示基板的其它三边延伸，且信号线20的两端均与该芯片耦接，该信号线20的两端位于所述显示基板的进线区。
所述第一挡墙结构50的结构多种多样，示例性的，所述第一挡墙结构50围绕所述多个阵列排布的子像素，且该第一挡墙结构50可划分为第一部分501和第二部分502，所述第一部分501在所述基底10上的正投影与所述信号线20在所述基底10上的正投影不交叠，所述第二部分502在所述基底10上的正投影，与所述第一导电图形201在所述基底10上的正投影至少部分交叠，且所述第二部分502在所述基底10上的正投影，与所述第二导电图形202在所述基底10上的正投影至少部分交叠。
同时还可设置所述第二部分502在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形201在所述基底10上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二导电图形202在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分502在所述基底10上的正投影中靠近所述多个阵列排布的子像素的边界之间；上述结构的第一挡墙结构50和信号线20，使得所述第一导电图形201在垂直于其自身延伸方向的方向上具有较宽的宽度，同时使得所述第二导电图形202在垂直于其自身延伸方向的方向上具有较宽的宽度，从而使所述信号线20在垂直于其自身延伸方向的方向上宽度加宽，更有利于降低所述信号线20的IR Drop。
采用本公开实施例提供制作方法制作的显示基板中，所述信号线20在垂直于所述基底10的方向上具有较厚的厚度，且所述信号线20在垂直于其自身延伸方向的方向上具有更宽的宽度；因此，本公开实施例提供的显示基板更有利于降低所述信号线20的IR Drop，提升显示基板显示的均一性。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属 领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“相连”或者“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。另外，上述实施例中，两个结构之间“连接”、“相连”或者“耦接”时，该两个结构可根据实际需要形成为一体结构，但不仅限于此。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (27)

  1. 一种显示基板，包括：
    基底；
    设置在所述基底上的多个阵列排布的子像素；
    信号线，所述信号线包括层叠设置的第一导电图形和第二导电图形，所述第一导电图形位于所述基底和所述第二导电图形之间；
    第一挡墙结构，所述第一挡墙结构围绕所述多个阵列排布的子像素；所述第一挡墙结构包括第一部分和第二部分，所述第一部分在所述基底上的正投影与所述信号线在所述基底上的正投影不交叠，所述第二部分在所述基底上的正投影，与所述第一导电图形在所述基底上的正投影至少部分交叠，所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二部分在所述基底上的正投影，与所述第二导电图形在所述基底上的正投影至少部分交叠，所述第二导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间。
  2. 根据权利要求1所述的显示基板，其中，所述显示基板还包括：
    第二挡墙结构，所述第二挡墙结构围绕所述多个阵列排布的子像素，所述第二挡墙结构在所述基底上的正投影位于所述第一挡墙结构在所述基底上的正投影与所述多个阵列排布的子像素在所述基底上的正投影之间；所述第二挡墙结构包括第三部分和第四部分，所述第三部分在所述基底上的正投影与所述信号线在所述基底上的正投影不交叠，所述第四部分在所述基底上的正投影，与所述第一导电图形在所述基底上的正投影至少部分交叠，所述第四部分在所述基底上的正投影，与所述第二导电图形在所述基底上的正投影至少部分交叠。
  3. 根据权利要求2所述的显示基板，其中，所述第一导电图形在所述基 底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间；和/或，
    所述第二导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第四部分在所述基底上的正投影中靠近所述子像素所述多个阵列排布的子像素的边界之间。
  4. 根据权利要求2所述的显示基板，其中，所述第二导电图形包括相耦接的第二过渡部分和第二主体部分；
    所述第二过渡部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第四部分在所述基底上的正投影的内部。
  5. 根据权利要求2所述的显示基板，其中，所述第二导电图形包括相耦接的第二过渡部分和第二主体部分；
    所述第二主体部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分在所述基底上的正投影的内部。
  6. 根据权利要求2所述的显示基板，其中，所述第二导电图形还包括第一侧边，所述第一侧边在所述基底上的正投影，位于所述第一挡墙结构在所述基底上的正投影，与所述第二挡墙结构在所述基底上的正投影之间。
  7. 根据权利要求6所述的显示基板，其中，所述第一侧边位于所述显示基板的拐角区。
  8. 根据权利要求2所述的显示基板，其中，所述第一导电图形包括相耦接的第一过渡部分和第一主体部分，所述第二导电图形包括相耦接的第二拐角部过渡部分和第二主体部分；
    所述第二主体部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一主体部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间。
  9. 根据权利要求2所述的显示基板，其中，所述第一导电图形包括相耦接的第一过渡部分和第一主体部分，所述第二导电图形包括相耦接的第二过 渡部分和第二主体部分；
    所述第二过渡部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界的一部分，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一过渡部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间；所述第二过渡部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界的另一部分，位于所述第一过渡部分在所述基底上的正投影的内部。
  10. 根据权利要求1所述的显示基板，其中，所述显示基板还包括进线区，所述第一导电图形在所述基底上的正投影与所述进线区至少部分交叠，所述第二导电图形在所述基底上的正投影与所述进线区不交叠。
  11. 根据权利要求1所述的显示基板，其中，所述显示基板还包括拐角区和直边区，沿垂直于所述第一导电图形的延伸方向，所述第一导电图形在所述拐角区的宽度大于其在所述直边区的宽度。
  12. 根据权利要求11所述的显示基板，其中，沿所述拐角区指向所述直边区的方向，所述第一导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，与所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间的距离逐渐减小。
  13. 根据权利要求1所述的显示基板，其中，所述显示基板还包括：
    位于所述第一导电图形远离所述基底的一侧的第一绝缘层，所述第一绝缘层覆盖所述第一导电图形的第一边缘部分的侧面，以及所述第一边缘部分背向所述基底的表面，所述第一边缘部分为所述第一导电图形远离所述多个阵列排布的子像素的边缘部分。
  14. 根据权利要求2所述的显示基板，其中，所述显示基板还包括：
    多个子像素驱动电路，每个所述子像素驱动电路均包括多个薄膜晶体管；
    设置在所述多个子像素驱动电路背向所述基底的一侧的阳极图形，所述阳极图形与所述子像素驱动电路一一对应；
    设置在所述阳极图形与所述子像素驱动电路之间的多个导电连接部，每个所述导电连接部分别与对应的所述阳极图形和对应的所述子像素驱动电路耦接；
    所述第一导电图形与所述第二导电图形直接接触，且所述第一导电图形与所述薄膜晶体管中的源极和漏极包括相同材料；所述第二导电图形与所述导电连接部包括相同材料。
  15. 根据权利要求14所述的显示基板，其中，所述显示基板还包括第二绝缘层和第三绝缘层；
    所述第一导电图形、所述薄膜晶体管中的源极和漏极均位于所述第二绝缘层背向所述基底的表面；
    所述第二导电图形与所述导电连接部均位于所述第三绝缘层背向所述基底的表面。
  16. 根据权利要求14所述的显示基板，其中，所述显示基板还包括：
    补偿导电图形，所述补偿导电图形位于所述信号线背向所述基底的一侧，且与所述信号线耦接。
  17. 根据权利要求16所述的显示基板，其中，所述补偿导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述第二部分在所述基底上的正投影的内部。
  18. 根据权利要求16所述的显示基板，其中，所述第二挡墙结构的第四部分在所述基底上的正投影，位于所述补偿导电图形在所述基底上的正投影的内部。
  19. 根据权利要求16所述的显示基板，其中，所述显示基板还包括第四绝缘层，所述补偿导电图形和所述阳极图形均位于所述第四绝缘层背向所述基底的表面。
  20. 根据权利要求16所述的显示基板，其中，所述显示基板还包括：
    设置在所述补偿导电图形背向所述基底的一侧的公共电极层，所述公共电极层包括：位于所述显示基板的显示区域的部分，以及位于所述显示基板的边缘区域的部分，所述公共电极层中位于所述边缘区域的部分与所述补偿导电图形耦接。
  21. 根据权利要求16所述的显示基板，其中，所述显示基板还包括：
    设置在所述多个薄膜晶体管背向所述基底的一侧的第一钝化层；
    设置在所述第一钝化层背向所述基底的一侧的第一平坦层；
    设置在所述第一平坦层背向所述基底的一侧的第二平坦层；
    设置在所述第二平坦层背向所述基底的一侧的像素界定层；
    设置在所述像素界定层背向所述基底的一侧的隔垫物层；
    所述第一挡墙结构包括沿远离所述基底的方向，依次层叠设置的第一挡墙块、第二挡墙块、第三挡墙块和第四挡墙块；所述第一挡墙块与所述第一平坦层同材料设置，所述第二挡墙块与所述第二平坦层同材料设置，所述第三挡墙块与所述像素界定层同材料设置，所述第四挡墙块与所述隔垫物层同材料设置；
    所述第二挡墙结构包括沿远离所述基底的方向上，依次层叠设置的第五挡墙块、第六挡墙块和第七挡墙块；所述第五挡墙块与所述第二平坦层同材料设置，所述第六挡墙块与所述像素界定层同材料设置，所述第七挡墙块与所述隔垫物层同材料设置。
  22. 根据权利要求21所述的显示基板，其中，所述补偿导电图形包括位于所述第二挡墙块和所述第三挡墙块之间的部分，以及位于所述第五挡墙块和所述第六挡墙块之间的部分。
  23. 根据权利要求21所述的显示基板，其中，所述第二导电图形包括位于所述第一挡墙块和所述第二挡墙块之间的部分。
  24. 根据权利要求1所述的显示基板，其中，所述信号线包括正电源信号线和/或负电源信号线。
  25. 根据权利要求1所述的显示基板，其中，所述信号线围绕所述多个阵列排布的子像素。
  26. 一种显示装置，包括如权利要求1～25中任一项所述的显示基板。
  27. 一种显示基板的制作方法，包括：
    在基底上制作多个阵列排布的子像素、信号线和第一挡墙结构；所述信号线包括层叠设置的第一导电图形和第二导电图形，所述第一导电图形位于所述基底和所述第二导电图形之间；所述第一挡墙结构围绕所述多个阵列排布的子像素；所述第一挡墙结构包括第一部分和第二部分，所述第一部分在所述基底上的正投影与所述信号线在所述基底上的正投影不交叠，所述第二部分在所述基底上的正投影，与所述第一导电图形在所述基底上的正投影至 少部分交叠，所述第二部分在所述基底上的正投影中远离所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第一导电图形在所述基底上的正投影中远离所述多个阵列排布的子像素的边界之间；所述第二部分在所述基底上的正投影，与所述第二导电图形在所述基底上的正投影至少部分交叠，所述第二导电图形在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界，位于所述多个阵列排布的子像素在所述基底上的正投影与所述第二部分在所述基底上的正投影中靠近所述多个阵列排布的子像素的边界之间。
PCT/CN2019/120578 2019-11-25 2019-11-25 一种显示基板及其制作方法、显示装置 WO2021102626A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021572623A JP7452778B2 (ja) 2019-11-25 2019-11-25 表示基板及びその製造方法並びに表示装置
PCT/CN2019/120578 WO2021102626A1 (zh) 2019-11-25 2019-11-25 一种显示基板及其制作方法、显示装置
EP19945460.4A EP4068377A4 (en) 2019-11-25 2019-11-25 DISPLAY SUBSTRATE AND METHOD FOR PRODUCTION THEREOF, AND DISPLAY DEVICE
US16/977,807 US11895878B2 (en) 2019-11-25 2019-11-25 Display substrate and method for manufacturing the same and display device
CN201980002586.6A CN113574677A (zh) 2019-11-25 2019-11-25 一种显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/120578 WO2021102626A1 (zh) 2019-11-25 2019-11-25 一种显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
WO2021102626A1 WO2021102626A1 (zh) 2021-06-03
WO2021102626A9 true WO2021102626A9 (zh) 2021-08-05

Family

ID=76128952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/120578 WO2021102626A1 (zh) 2019-11-25 2019-11-25 一种显示基板及其制作方法、显示装置

Country Status (5)

Country Link
US (1) US11895878B2 (zh)
EP (1) EP4068377A4 (zh)
JP (1) JP7452778B2 (zh)
CN (1) CN113574677A (zh)
WO (1) WO2021102626A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117501835A (zh) * 2021-11-26 2024-02-02 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979444B1 (ko) 2016-07-29 2019-05-17 삼성디스플레이 주식회사 표시장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
KR20180060851A (ko) 2016-11-29 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180065061A (ko) 2016-12-06 2018-06-18 삼성디스플레이 주식회사 표시 장치
CN107068720B (zh) 2017-04-19 2019-08-27 上海天马微电子有限公司 一种有机发光二极管显示面板及显示装置
JP6947536B2 (ja) * 2017-05-26 2021-10-13 株式会社ジャパンディスプレイ 表示装置
CN107819013B (zh) 2017-10-26 2020-01-21 上海天马微电子有限公司 显示面板及显示装置
JP2019091642A (ja) * 2017-11-15 2019-06-13 株式会社ジャパンディスプレイ 表示装置
CN108281468B (zh) * 2018-01-23 2022-03-15 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置
KR102500553B1 (ko) * 2018-02-12 2023-02-20 삼성디스플레이 주식회사 표시 장치
CN108364988A (zh) * 2018-02-27 2018-08-03 京东方科技集团股份有限公司 触控显示基板及其制作方法、显示装置
CN108878480A (zh) 2018-06-07 2018-11-23 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN108899316B (zh) 2018-06-29 2020-10-16 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
JP2023510663A (ja) 2023-03-15
EP4068377A1 (en) 2022-10-05
CN113574677A (zh) 2021-10-29
JP7452778B2 (ja) 2024-03-19
WO2021102626A1 (zh) 2021-06-03
US11895878B2 (en) 2024-02-06
US20230095451A1 (en) 2023-03-30
EP4068377A4 (en) 2022-11-23

Similar Documents

Publication Publication Date Title
US20240065060A1 (en) Display device
TWI651877B (zh) 顯示裝置
TWI753513B (zh) 顯示基板及顯示裝置
CN108735792B (zh) 底发射型oled阵列基板及其制作方法、显示面板、显示装置
WO2019206051A1 (zh) 显示面板及显示装置
CN108807549B (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法
WO2016145771A1 (zh) 阵列基板及其制作方法以及显示装置
JP2018006254A (ja) 表示装置、表示装置の製造方法
US11552152B2 (en) Display device including a power supply voltage wiring having openings
WO2016165241A1 (zh) 阵列基板及其制备方法、显示装置
JP2018049774A (ja) 表示装置
US11201199B2 (en) Chip on film package including a protection layer and display device including the chip on film package
WO2018103330A1 (zh) 阵列基板和显示装置
JP5627774B2 (ja) 液晶表示装置およびその製造方法
WO2020143024A1 (zh) 阵列基板及其制作方法、显示面板
JP2023529243A (ja) 表示パネル及び表示装置
WO2021102626A9 (zh) 一种显示基板及其制作方法、显示装置
JP2023534083A (ja) 表示パネル及びその製作方法、表示装置
CN216749900U (zh) 显示基板和显示装置
TW202042026A (zh) 畫素陣列基板
US20220399433A1 (en) Display Substrate and Display Apparatus
WO2021092752A1 (zh) 显示基板及其制作方法、显示装置
CN112558821A (zh) 触控显示面板以及触控显示装置
CN114495734A (zh) 显示装置
TWI824609B (zh) 透明顯示裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19945460

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021572623

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019945460

Country of ref document: EP

Effective date: 20220627