WO2021083010A1 - 低密度变化的超晶格相变薄膜、相变存储器及其制备方法 - Google Patents

低密度变化的超晶格相变薄膜、相变存储器及其制备方法 Download PDF

Info

Publication number
WO2021083010A1
WO2021083010A1 PCT/CN2020/122554 CN2020122554W WO2021083010A1 WO 2021083010 A1 WO2021083010 A1 WO 2021083010A1 CN 2020122554 W CN2020122554 W CN 2020122554W WO 2021083010 A1 WO2021083010 A1 WO 2021083010A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase change
layer
change
phase
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2020/122554
Other languages
English (en)
French (fr)
Inventor
程晓敏
冯金龙
徐�明
徐萌
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to US17/762,742 priority Critical patent/US12256651B2/en
Publication of WO2021083010A1 publication Critical patent/WO2021083010A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Definitions

  • the number of cyclic erasing and writing of a phase change memory device is an important indicator of its electrical characteristics.
  • the low-density change superlattice phase change memory with high cyclic erasing and writing is suitable for application scenarios that require frequent data exchange, and it is expected to replace computers DRAM, which profoundly changes the current architecture of computers.
  • the present invention provides a low-density change superlattice phase change film, a phase change memory, and a preparation method. It consists of two phase change groups with positive and negative density changes.
  • the superlattice phase change film composed of alternately stacked layers of materials has a low-density or even zero-density change during the phase change process, thereby solving the problem of "voids" in the structure of the phase change memory device during the repeated erasing and writing process , Its purpose is to solve the problems of the existing superlattice phase change memory device that the two-state density changes greatly and the device fails after repeated erasing and writing.
  • a superlattice phase change film with a low density change which includes a first phase change layer with a positive density change during the crystallization process and a first phase change layer with a positive density change during the crystallization process.
  • the doped element is at least one of C, Cu, N, O, Si, Sc, Ti, Ag, and In.
  • the thickness of the first phase change layer is 1-10 nm; the number of periods of the superlattice structure formed by the first and second phase change layers is 5-100.
  • a low-density change superlattice phase change film, phase change memory and preparation method provided by the present invention One of the phase change components in the superlattice phase change film is selected from a phase with abnormal negative density change.
  • the thickness ratio of the phase change material with abnormal negative density change and the phase change material with regular positive density change By appropriately adjusting the thickness ratio of the phase change material with abnormal negative density change and the phase change material with regular positive density change, the low density or even zero of the superlattice phase change memory material in the phase change process can be realized. Density changes, thereby solving the problem of "voids" in the structure of the phase change memory device caused by the density changes during the repeated erasing and writing process.
  • the present invention provides a two-dimensional material-improved superlattice phase change film, phase change memory and preparation method.
  • the preparation process used is compatible with the existing CMOS processing process, the process is mature, and the process is simple and easy to implement.
  • FIG. 2 is a second schematic diagram of a phase change memory of a phase change memory with a low density change superlattice phase change film provided by an embodiment of the present invention
  • Applying an electrical signal between the upper electrode layer 6 and the lower electrode layer 3 can realize the SET and RESET operations of the superlattice phase change memory cell with zero density change.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种低密度变化的超晶格相变薄膜、相变存储器及制备方法，该超晶格相变薄膜包括交替堆叠形成周期性结构的第一相变层（7）和第二相变层（8）；在晶化的过程中，第一相变层（7）具有常规的正密度变化，而第二相变层（8）具有反常的负密度变化，因此它在晶化过程中的密度反常减小、体积增大，可用来抵消第一相变层（7）在晶化过程中的体积减小现象；将常规相变材料与负密度变化的材料交替堆叠形成的超晶格薄膜可以减小相变存储材料在相变过程中的体积变化，进而减少相变存储材料在循环擦写过程中由于体积反复增大和减小造成的空洞；将该低密度甚至零密度变化的超晶格相变薄膜应用于相变存储器中，可以显著增加相变存储器件循环擦写的稳定性，提高器件的使用寿命。

Description

低密度变化的超晶格相变薄膜、相变存储器及其制备方法 【技术领域】
本发明属于微电子器件及存储器技术领域，更具体地，涉及一种低密度变化的超晶格相变薄膜、相变存储器及制备方法。
【背景技术】
相变存储材料由于其可以通过施加电或者光脉冲快速的在晶态(低阻态)和非晶态(高阻态)之间实现可逆的变换而备受人们关注，由高阻态转变为低阻态的过程称为SET过程，其逆过程称为RESET过程。基于相变材料的存储技术被人们认为是下一代存储技术的有力竞争者之一。
相变材料的两态具有不同的质量密度，一般来讲，其晶态由于原子有序化排列其密度更高，体积更小。而其非晶态由于原子杂乱的无序堆积导致其密度更低，体积更大。我们将这种在晶化(非晶态到晶态)的过程中其密度由低(非晶态)到高(晶态)变化的相变材料称为正密度变化的材料，这种正密度变化的相变材料在所有相变材料中最为常见。质量一定的相变材料在两态转变的擦写过程中其体积反复增大减小，一定的擦写次数之后，相变存储器中有效相变区域的周围便会产生空间上的“空洞”(Njoroge W K,
Figure PCTCN2020122554-appb-000001
H W,Wuttig M.Density changes upon crystallization of Ge 2Sb 2.04Te 4.74 films[J].Journal of Vacuum Science&Technology A:Vacuum,Surfaces,and Films,2002,20(1):230-233.)。这些“空洞”导致相变材料与周围材料不再接触，导电通路被断开，器件失效。如果能够减小相变材料两态之间的密度变化率，则能够防止“空洞”产生，有利于提高器件的循环擦写次数。
另一方面，目前所使用的相变存储材料主要以GeTe、Sb 2Te 3及两者以一定的比例组成的匀质化合物合金材料Ge xSb 2yTe x+3y(x及y均为整数)为主。但一系列的研究表明，以超晶格相变材料作为功能材料的界面相变存储器(iPCM)在SET速度、RESET功耗以及循环擦写稳定性等方面均远超过使用传统功能材料的相变存储器(Simpson R E,Fons P,Kolobov A V,et al.Interfacial phase-change memory[J].Nature nanotechnology,2011,6(8):501.)。超晶格相变材料是两种不同组元的相变材料以几个纳米到十几个纳米的薄层交替生长并保持严格周期性的多层膜，事实上是特定形式的层状精细复合相变材料。由于超晶格相变存储材料是一种由两种相变材料交替堆叠而成的人工复合材料，与普通相变材料相比，其特性更易被人编辑、调控。目前，超晶格相变材料中的两种相 变层材料同样具有两态密度变化大的特点，导致反复擦写过程中产生“空洞”，因此超晶格相变材料仍然存在多次循环擦写后器件失效的问题。
相变存储器件的循环擦写次数是其电学特性的一个重要指标，具有高循环擦写次数的低密度变化超晶格相变存储器适用于需要频繁交换数据的应用场景，其有望于取代计算机中的DRAM，从而深刻改变计算机目前的架构。
【发明内容】
针对现有技术的至少一个缺陷或改进需求，本发明提供了一种低密度变化的超晶格相变薄膜、相变存储器及制备方法，由分别具有正、负密度变化的两种相变组分材料层交替堆叠构成的超晶格相变薄膜在相变过程具有低密度甚至零密度的变化，从而解决相变存储器件在反复擦写的过程中所产生的结构上的“空洞”的问题，其目的在于解决现有的超晶格相变存储器件存在的两态密度变化大、多次循环擦写后器件失效的问题。
为实现上述目的，按照本发明的第一个方面，提供了一种低密度变化的超晶格相变薄膜，包括在晶化过程中具有正密度变化的第一相变层以及在晶化过程中具有负密度变化的第二相变层；
所述第一、第二相变层交替堆叠形成周期性结构，该第二相变层采用铬锗碲三元合金材料。
优选的，上述超晶格相变薄膜，所述第二相变层与第一相变层的厚度之比为两者在相变过程中密度变化之比的倒数的绝对值。此时，第一、第二相变层交替堆叠成的超晶格相变薄膜在相变过程中的总体密度变化为零。
优选的，上述超晶格相变薄膜，所述第一相变层采用Sb单质、Ge-Te二元化合物、Ge-Sb二元化合物、Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中的任意一种；
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
优选的，上述超晶格相变薄膜，所述第二相变层为CrGeTe 3；
第一相变层为GeTe、Sb 2Te 3、Bi 2Te 3、Ge 2Sb 2Te 5、Ge 1Sb 2Te 4中的任意一种。
优选的，上述超晶格相变薄膜，所述第一相变层的厚度为1-10nm；第一、第二相变层构成的超晶格结构的周期数为5-100。
按照本发明的第二个方面，还提供了一种相变存储器，其包括上述任一项所述的超晶格相变薄膜，还包括上电极和下电极，所述超晶格相变薄膜设置于上电极、下电极之 间。
优选的，上述相变存储器，还包括衬底层、绝缘层和加热层；
所述衬底层和绝缘层之间设置下电极，所述绝缘层的内部开设有用于填充加热层的通孔；所述加热层用于连通所述下电极和超晶格相变薄膜中的相变材料层。
优选的，上述相变存储器，所述上电极、下电极的材料选自Al、W、Ag、Cu、Au、Pt、Ti 3W 7中的任意一种；
所述绝缘层的材料选自SiO 2、SiC、(ZnS) x(SiO 2) 100-x中的任意一种；其中，x为大于0小于100的整数；
所述加热层的材料选自W、TiN、Ti 3W 7中的任意一种。
按照本发明的第三个方面，还提供了一种相变存储器的制备方法，包括以下步骤：
在衬底层表面依次沉积下电极和绝缘层；
在所述绝缘层内部刻蚀通孔且所述通孔贯穿绝缘层与所述下电极表面接触，在所述通孔内部沉积加热层；
在所述加热层和绝缘层表面交替沉积第一相变层和第二相变层，形成低密度变化的超晶格相变薄膜；所述第一相变层在晶化过程中具有正密度变化；所述第二相变层采用在晶化过程中具有负密度变化的铬锗碲三元合金材料；
在所述超晶格相变薄膜的表面沉积上电极。
优选的，上述制备方法，所述第二相变层与第一相变层的厚度之比为两者在相变过程中密度变化之比的倒数的绝对值。
优选的，上述制备方法，所述第一相变层采用Sb单质、Ge-Te二元化合物、Ge-Sb二元化合物、Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中的任意一种；
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
优选的，上述制备方法，所述第二相变存储材料为CrGeTe 3；
所述第一相变层为GeTe、Sb 2Te 3、Bi 2Te 3、Ge 2Sb 2Te 5、Ge 1Sb 2Te 4中的任意一种。
优选的，上述制备方法，所述第一相变层的厚度为1-10nm；第一、第二相变层构成的超晶格结构的周期数为5-100。
优选的，上述制备方法，所述上电极、下电极的材料选自Al、W、Ag、Cu、Au、Pt、Ti 3W 7中的任意一种；
绝缘层的材料选自SiO 2、SiC、(ZnS) x(SiO 2) 100-x(x为大于0小于100的整数)中的任意一种；
加热层的材料选自W、TiN、Ti 3W 7中的任意一种。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的一种低密度变化的超晶格相变薄膜、相变存储器及制备方法，超晶格相变薄膜中的其中一种相变组分选用具有反常负密度变化的相变材料，通过适当的调控具有反常的负密度变化的相变材料和具有常规正密度变化的相变材料的厚度比例，可以实现超晶格相变存储材料在相变过程中的低密度甚至零密度变化，进而解决相变存储器件在反复擦写的过程中因为密度变化所产生的结构上的“空洞”的问题。
(2)本发明提供的一种二维材料改良的超晶格相变薄膜、相变存储器及制备方法，将具有低密度甚至零密度变化的超晶格相变薄膜应用于相变存储器中，可以显著增加相变存储器件循环擦写的稳定性，提高器件的使用寿命；而具有高循环擦写次数的超晶格相变存储器适用于需要频繁交换数据的应用场景，其有望于取代计算机中的DRAM，从而深刻改变计算机目前的架构。
(3)本发明提供的一种二维材料改良的超晶格相变薄膜、相变存储器及制备方法，所使用的制备工艺与现有的CMOS加工工艺兼容，工艺成熟，过程简便易行。
【附图说明】
图1是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之一；
图2是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之二；
图3是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之三；
图4是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之四；
图5是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之五；
图6是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之六；
图7是本发明实施例提供的具有低密度变化的超晶格相变薄膜的相变存储器的制备过程的阶段示意图之七；
在所有附图中，同样的附图标记表示相同的技术特征，具体为：1-衬底，2-衬底热生长层；3-下电极层；4-绝缘层；5-加热层；6-上电极层；7-第一相变层；8-第二相变层。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
相变存储器在循环擦写的过程中失效的主要原因之一为该过程中形成的“空洞”将相变材料的有效相变区域与周围的相变材料相隔绝，器件中的电流通路被断开；而这些“空洞”形成的原因为：相变存储材料的晶态和非晶态具有不同的密度，即同样质量的相变存储材料在晶态和非晶态下具有不同的体积，当其在晶态和非晶态之间反复变换时其体积不断的膨胀、收缩，这一过程会在相变存储器件中形成空间上的“空洞”。如果能够实现一种在循环擦写过程中具有低密度甚至零密度变化的超晶格相变存储材料及器件，则有望大幅度地提高相变存储器的循环擦写稳定性，提高器件的使用寿命。
本发明实施例提供了一种低密度变化的超晶格相变薄膜，包括第一相变层和第二相变层；在晶化过程中，第一相变层具有常规的正密度变化，而第二相变层具有反常的负密度变化；第一相变层、第二相变层具有的相反的密度变化特性使它们在晶化过程中的体积变化互补，从而有效减小了超晶格相变薄膜在晶态变化过程中的密度、体积变化，实现低密度变化，防止“空洞”产生；
第一、第二相变层交替堆叠形成周期性结构，该第二相变层采用铬锗碲三元合金材料。铬锗碲三元合金的非晶态由于铬-铬键的存在具有比晶态更高的原子堆叠密度，因此从非晶态转换为晶态时出现负密度变化；而常规的相变材料，如GeTe、Sb 2Te 3等均是在晶态时具有更高的堆叠密度，因此从非晶态转换为晶态时出现正密度变化。
进一步地，第二相变层与第一相变层的厚度之比为两种相变材料在相变过程中密度变化之比的倒数的绝对值；此时，第一、第二相变层交替堆叠成的超晶格相变薄膜在相变过程中的总体密度变化为零，即超晶格相变薄膜具有零密度变化。而在实际的应用场景中，需要兼顾超晶格相变材料的密度变化和电学特性的平衡，第二相变层与第一相变 层的厚度之比可以进行适当的调整以获得低密度变化、但电学特性更加优异的超晶格相变薄膜材料。
本实施例提供的超晶格相变薄膜的超晶格结构为[A mB n] z，其中，A、B分别代表第一相变层的相变材料、具有负密度变化的第二相变层的相变材料，m、n分别代表第一、第二相变层的厚度，单位默认为纳米，z为超晶格的周期数；本实施例中，1<m<10，且n与m的比值等于第二相变层与第一相变层对应的相变材料的密度变化率比值的倒数的绝对值，5<z<100，m、n为实数，z为整数。
本实施例优选采用CrGeTe 3作为第二相变层；CrGeTe 3在晶化的过程中具有负的密度变化率，其密度变化率为-0.4％。
第一相变层采用的相变材料为本征的单质材料或化合物材料，也可以是元素掺杂的单质材料或化合物材料；其中，单质材料可选用Sb单质；化合物材料选自Ge、Te二元合金，Ge与Sb二元合金，Sb与Te二元合金，Bi与Te二元合金，In与Se二元合金，以及Ge、Sb、Te三元合金，Ge、Bi、Te三元合金，Ge、Sb、Bi、Te四元合金中的任意一种；进一步优选为GeTe、Sb 2Te 3、Bi 2Te 3、Ge 2Sb 2Te 5、Ge 1Sb 2Te 4中的任意一种。掺杂的元素可以是C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种；适量掺杂可以提高超晶格相变单元循环擦写的稳定性、SET速度，降低RESET功耗。
第一、二相变层的制备方法可以采用磁控溅射法、原子层沉积法、分子束外延法、脉冲激光沉积法、物理气相沉积、化学气相沉积方法、热蒸发法或电化学生长方法中的任意一种。
本实施例还提供了一种相变存储器，该相变存储器包括上述超晶格相变薄膜，还包括上电极和下电极，超晶格相变薄膜设于上电极、下电极之间，包括交替堆叠的第一、二相变层，且第二相变层在晶化过程中具有反常的负密度变化率。该负密度变化层在晶化和非晶化的过程中，其体积变化与普通相变材料层相比具有相反的趋势。因此将两者堆叠形成的超晶格相变薄膜在相变过程中具有低密度甚至零密度的变化。利用该低密度变化的超晶格相变存储材料形成的相变存储器由于抑制了相变过程中相变材料体积变化导致的“空洞”而具有更高的循环擦写稳定性。
进一步地，本实施例提供的相变存储器为T型结构相变存储单元，还包括衬底层、绝缘层和加热层；在衬底层和绝缘层之间设置下电极，绝缘层的内部开设有用于填充加热层的通孔；该加热层用于连通下电极和超晶格相变薄膜。其中，上电极、下电极的材料选自Al、W、Ag、Cu、Au、Pt、Ti 3W 7中的任意一种；绝缘层的材料选自SiO 2、SiC、 (ZnS) x(SiO 2) 100-x(x为大于0小于100的整数)中的任意一种；加热层的材料选自W、TiN、Ti 3W 7中的任意一种。衬底层包括单晶硅衬底以及在该单晶硅衬底上形成的SiO 2热生长层；热生长层的主要作用是隔离单晶硅衬底和下电极。
本实施例还提供了上述相变存储器的制备方法，包括以下步骤：
S1：在衬底层表面依次沉积下电极和绝缘层；
S2：在绝缘层内部刻蚀通孔且通孔贯穿绝缘层与下电极表面接触，在通孔内部沉积加热层；
S3：在加热层和绝缘层表面交替沉积第一相变层、第二相变层形成超晶格相变薄膜；在晶化过程中，第一相变层具有常规的正密度变化，而第二相变层具有反常的负密度变化；本实施例中第二相变材料为CrGeTe 3；
S4：在超晶格相变薄膜的表面沉积上电极。
本实施例提供的相变存储器的制备方法与现有的CMOS工艺兼容，工艺成熟，过程简便易行。相变存储器中的超晶格相变薄膜具有相变前后密度变化小、循环擦写稳定性好的优点。
下面结合具体实施例和附图对本发明提供的相变存储器的结构和制备过程进行详细说明。
图1-7是本发明实施例提供的具有零密度变化特性的超晶格相变薄膜的相变存储器的制备过程的分阶段示意图；本实施例中制备的超晶格薄膜相变存储单元为相变存储器中常用的“蘑菇型”结构。在本实施例中，第一相变层采用的相变材料A为Ge 2Sb 2Te 5，其晶化过程中的密度变化率为7％，厚度为1nm；第二相变层采用的相变材料B为CrGeTe 3，其晶化过程中的密度变化率为-0.4％，其厚度与A层厚度的比值为两者密度变化率比值的倒数的绝对值(7％/0.4％＝17.5)，所以第二相变层的厚度取为17.5nm；超晶格周期数为12；具体制备过程如下：
(1)参见图1，首先选取500μm厚、(100)取向的硅片作为衬底1，在硅衬底1表面通过热生长方法形成1μm厚的SiO 2薄膜层，即为衬底热生长层2。将硅片切割成1cm×1cm大小放入烧杯中，注入适量丙酮，超声清洗10分钟；清洗完毕后采用无水乙醇清洗10分钟，再使用去离子水清洗十分钟，并用氮气枪吹干；清洗可以去除衬底表面的杂质，有利于提高器件的稳定性。然后用磁控溅射的方法在热生长层2上形成Al下电极层3。
(2)参见图2，取步骤(1)中已经形成Al电极层3的衬底一片，利用化学气相沉积 的方法在Al下电极层3上生长一层SiO 2作为绝缘层4。
(3)参见图3，利用光刻加刻蚀的工艺在SiO 2绝缘层4上刻蚀通孔，该通孔贯穿绝缘层4与下电极层3相接触，本实施例中通孔的直径为130nm。
(4)参见4，利用磁控溅射法在步骤(3)得到的通孔内部沉积TiN作为加热层5；沉积过程中，SiO 2绝缘层4表面上不可避免会形成多余的TiN加热层5。
(5)参见图5，利用化学机械抛光法(CMP)将SiO 2绝缘层4表面上多余的TiN加热层5去除掉，SiO 2绝缘层4通孔内的TiN加热层5予以保留。
(6)参见图6，利用化学气相沉积的方法交替沉积第一相变层7和第二相变层8，第一相变层7的材料为Ge 2Sb 2Te 5，第二相变层8的材料为CrGeTe 3，在化学气相沉积法中可以通过控制通入气源的时间来控制第一相变层7和第二相变层8的厚度。沉积的具体过程为：先通入沉积第一相变层7所需的气体源Ge 2Sb 2Te 5，待气体通入时间达到设定值之后停止通入相应气体源。利用氮气吹扫腔内气体，改为通入第二相变层8所需的气体源CrGeTe 3，待气体通入时间达到设定值之后停止通入相应气体源，利用氮气将腔体内残留的气体吹扫干净。循环进行沉积第一相变层7、第二相变层8的过程，直至第一相变层7和第二相变层8交替生长的周期数达到设定值12。
(7)参见图7，利用磁控溅射沉积技术在步骤(6)形成的超晶格相变薄膜的表面形成Al上电极层6。
在上电极层6和下电极层3之间施加电信号即可实现零密度变化的超晶格相变存储单元的SET和RESET操作。
本实施例还提供了一种相变存储器，包括由多个上述低密度变化的超晶格相变薄膜组成的存储阵列，还包括控制电路、字线译码器、位线译码器和其它外围电路；其中，字线译码器与沿着存储阵列的行方向排列的多条字线电连接；位线译码器与沿着存储阵列的列方向排列的多条位线电连接；控制电路可采用通用处理器或本领域常用的逻辑电路实现；其它外围电路包括但不限于电源电路、感测电路等。
与传统的相变存储材料相比，本发明提供的一种低密度变化的超晶格相变薄膜、相变存储器及制备方法，将传统的正密度变化的相变存储材料与反常的负密度变化的相变材料交替生长形成超晶格相变薄膜。相比普通相变存储材料，负密度变化的相变材料在相变的过程中具有符号相反的体积变化。因此将负密度变化的相变材料与正密度变化的常规相变材料交替堆叠形成超晶格相变材料的密度变化较小，可以有效地防止相变存储器件在反复电操作过程中由于体积变化所形成的“空洞”。本发明所述低密度变化的超 晶格相变存储器件有望大幅度地提高相变存储器的循环擦写稳定性，提高器件的使用寿命。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

  1. 一种低密度变化的超晶格相变薄膜，其特征在于，包括在晶化过程中具有正密度变化的第一相变层以及在晶化过程中具有负密度变化的第二相变层；
    所述第一、第二相变层交替堆叠形成周期性结构，该第二相变层采用铬锗碲三元合金材料。
  2. 如权利要求1所述的超晶格相变薄膜，其特征在于，所述第二相变层与第一相变层的厚度之比为两者在相变过程中密度变化之比的倒数的绝对值。
  3. 如权利要求1或2所述的超晶格相变薄膜，其特征在于，所述第一相变层采用Sb单质、Ge-Te二元化合物、Ge-Sb二元化合物、Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中的任意一种；
    掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
  4. 如权利要求3所述的超晶格相变薄膜，其特征在于，所述第二相变层采用CrGeTe 3；
    第一相变层采用GeTe、Sb 2Te 3、Bi 2Te 3、Ge 2Sb 2Te 5、Ge 1Sb 2Te 4中的任意一种。
  5. 一种相变存储器，其特征在于，包括权利要求1-4任一项所述的超晶格相变薄膜，还包括上电极和下电极，所述超晶格相变薄膜设置于上电极、下电极之间。
  6. 如权利要求5所述的相变存储器，其特征在于，还包括衬底层、绝缘层和加热层；
    所述衬底层和绝缘层之间设置下电极，所述绝缘层的内部开设有用于填充加热层的通孔；所述加热层用于连通所述下电极和超晶格相变薄膜中的相变材料层。
  7. 如权利要求6所述的相变存储器，其特征在于，所述上电极、下电极的材料选自Al、W、Ag、Cu、Au、Pt、Ti 3W 7中的任意一种；
    所述绝缘层的材料选自SiO 2、SiC、(ZnS) x(SiO 2) 100-x中的任意一种；其中，x为大于0小于100的整数；
    所述加热层的材料选自W、TiN、Ti 3W 7中的任意一种。
  8. 一种相变存储器的制备方法，其特征在于，包括以下步骤：
    在衬底层表面依次沉积下电极和绝缘层；
    在所述绝缘层内部刻蚀通孔且所述通孔贯穿绝缘层与所述下电极表面接触，在所述通孔内部沉积加热层；
    在所述加热层和绝缘层表面交替沉积第一相变层和第二相变层，形成低密度变化的 超晶格相变薄膜；所述第一相变层在晶化过程中具有正密度变化，所述第二相变层采用在晶化过程中具有负密度变化的铬锗碲三元合金材料；
    在所述超晶格相变薄膜的表面沉积上电极。
  9. 如权利要求8所述的制备方法，其特征在于，所述第二相变层与第一相变层的厚度之比为两者在相变过程中密度变化之比的倒数的绝对值。
  10. 如权利要求8或9所述的制备方法，其特征在于，所述第二相变层采用CrGeTe 3；
    所述第一相变层采用GeTe、Sb 2Te 3、Bi 2Te 3、Ge 2Sb 2Te 5、Ge 1Sb 2Te 4中的任意一种。
PCT/CN2020/122554 2019-10-28 2020-10-21 低密度变化的超晶格相变薄膜、相变存储器及其制备方法 Ceased WO2021083010A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/762,742 US12256651B2 (en) 2019-10-28 2020-10-21 With low density change, phase-change memory and preparation method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911033437.4 2019-10-28
CN201911033437.4A CN110931635B (zh) 2019-10-28 2019-10-28 低密度变化的超晶格相变薄膜、相变存储器及其制备方法

Publications (1)

Publication Number Publication Date
WO2021083010A1 true WO2021083010A1 (zh) 2021-05-06

Family

ID=69849631

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/122554 Ceased WO2021083010A1 (zh) 2019-10-28 2020-10-21 低密度变化的超晶格相变薄膜、相变存储器及其制备方法

Country Status (3)

Country Link
US (1) US12256651B2 (zh)
CN (1) CN110931635B (zh)
WO (1) WO2021083010A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4391016A4 (en) * 2021-09-13 2025-01-01 Huawei Technologies Co., Ltd. Phase change memory unit and phase change memory

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931635B (zh) * 2019-10-28 2021-09-14 华中科技大学 低密度变化的超晶格相变薄膜、相变存储器及其制备方法
CN112242487B (zh) * 2020-10-15 2022-08-12 华中科技大学 一种具有类超晶格结构的选通管及其制备方法
CN112614936B (zh) * 2020-12-17 2023-07-11 江苏理工学院 一种Ti/Sb多层纳米复合相变存储薄膜材料及其制备方法和应用
CN113346012B (zh) * 2021-04-30 2025-01-10 华中科技大学 一种非熔融超晶格相变薄膜材料
CN113921707B (zh) * 2021-09-14 2023-02-14 华中科技大学 一种二位相变存储器的阻值测量方法
US12310031B2 (en) 2022-07-08 2025-05-20 Macronix International Co., Ltd. Multi-layer ovonic threshold switch (OTS) for switching devices and memory devices using the same
CN115867118A (zh) * 2022-11-01 2023-03-28 东南大学 一种高稳定性的相变储存器结构
CN119836220B (zh) * 2024-09-11 2025-10-28 西安交通大学 一种宽温域低电阻漂移的相变存储材料、器件及存算一体阵列

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101965A (zh) * 2005-08-11 2008-01-09 上海交通大学 用于相变存储器的含硅系列硫族化物相变薄膜材料
CN102832340A (zh) * 2012-09-11 2012-12-19 中国科学院上海微系统与信息技术研究所 一种相变存储器单元及其制备方法
JP2015201519A (ja) * 2014-04-07 2015-11-12 株式会社日立製作所 相変化メモリおよびその製造方法
CN108346739A (zh) * 2018-01-31 2018-07-31 华中科技大学 一种Ge-Sb-C相变存储材料、其制备方法和应用
CN109935688A (zh) * 2019-03-26 2019-06-25 中国科学院上海微系统与信息技术研究所 相变薄膜结构、相变存储单元及其制备方法及相变存储器
CN110931635A (zh) * 2019-10-28 2020-03-27 华中科技大学 低密度变化的超晶格相变薄膜、相变存储器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065759A1 (en) * 2004-08-30 2007-03-22 Hideki Kitaura Optical information recording medium and method for manufacturing the same
KR100985184B1 (ko) * 2008-07-23 2010-10-05 삼성전자주식회사 전기 소자 및 그 형성 방법
CN102142517B (zh) * 2010-12-17 2017-02-08 华中科技大学 一种低热导率的多层相变材料
US9257643B2 (en) * 2013-08-16 2016-02-09 International Business Machines Corporation Phase change memory cell with improved phase change material
CN103794723A (zh) * 2014-03-04 2014-05-14 中国科学院上海微系统与信息技术研究所 一种相变存储器单元及其制备方法
CN104019922B (zh) * 2014-04-29 2016-11-23 北京理工大学 一种将有机-无机杂化钙钛矿材料用于温度探测
CN108539013B (zh) * 2015-04-27 2021-04-27 江苏理工学院 一种用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101965A (zh) * 2005-08-11 2008-01-09 上海交通大学 用于相变存储器的含硅系列硫族化物相变薄膜材料
CN102832340A (zh) * 2012-09-11 2012-12-19 中国科学院上海微系统与信息技术研究所 一种相变存储器单元及其制备方法
JP2015201519A (ja) * 2014-04-07 2015-11-12 株式会社日立製作所 相変化メモリおよびその製造方法
CN108346739A (zh) * 2018-01-31 2018-07-31 华中科技大学 一种Ge-Sb-C相变存储材料、其制备方法和应用
CN109935688A (zh) * 2019-03-26 2019-06-25 中国科学院上海微系统与信息技术研究所 相变薄膜结构、相变存储单元及其制备方法及相变存储器
CN110931635A (zh) * 2019-10-28 2020-03-27 华中科技大学 低密度变化的超晶格相变薄膜、相变存储器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4391016A4 (en) * 2021-09-13 2025-01-01 Huawei Technologies Co., Ltd. Phase change memory unit and phase change memory

Also Published As

Publication number Publication date
CN110931635B (zh) 2021-09-14
US20220344584A1 (en) 2022-10-27
US12256651B2 (en) 2025-03-18
CN110931635A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
WO2021083010A1 (zh) 低密度变化的超晶格相变薄膜、相变存储器及其制备方法
CN101097989B (zh) 具有存储材料绝缘的存储单元及其制造方法
US8466445B2 (en) Silver-selenide/chalcogenide glass stack for resistance variable memory and manufacturing method thereof
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
CN110556476A (zh) 二维材料改良的超晶格相变薄膜、相变存储器及制备方法
JP5957375B2 (ja) 相変化メモリ
CN107611259B (zh) 具有高耐久性的相变存储器的集成电路及其制造方法
TWI385796B (zh) 具有二極體結構之可程式電阻記憶體
CN111463346B (zh) 一种ots选通材料、ots选通单元及其制备方法和存储器
CN110571235A (zh) 一种三维超晶格相变存储阵列及其制备方法与应用
CN113078262B (zh) 一种具有类超晶格材料功能层的忆阻器及其制备方法
US9385163B2 (en) Addressable SiOX memory array with incorporated diodes
CN103346258A (zh) 相变存储单元及其制备方法
JP6270600B2 (ja) 相変化メモリ
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
CN110534644B (zh) 一种双向生长的超晶格相变单元的制备方法及相变存储器
CN115084368B (zh) 一种基于导电丝电极的相变存储器及其制备方法
CN112397646B (zh) 三端超晶格存算一体器的阈值电压调节方法
TWI881279B (zh) 具有雙倍有效容量之相變記憶體胞
CN116615092A (zh) 相变材料、相变存储芯片、存储设备及电子设备
CN114843305A (zh) 相变存储器及其制备方法
US20260068172A1 (en) Selection element using ferroelectric and x-point memory device including the same
CN114824074A (zh) 相变材料、相变存储器、及制备方法
CN116471920A (zh) 一种高纯石墨掺杂纳米相变薄膜及其应用
CN116801711A (zh) 一种相变异质结薄膜、相变存储器及其制备方法与应用

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20880419

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20880419

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17762742

Country of ref document: US