WO2021038680A1 - 面発光レーザおよびその作製方法 - Google Patents

面発光レーザおよびその作製方法 Download PDF

Info

Publication number
WO2021038680A1
WO2021038680A1 PCT/JP2019/033230 JP2019033230W WO2021038680A1 WO 2021038680 A1 WO2021038680 A1 WO 2021038680A1 JP 2019033230 W JP2019033230 W JP 2019033230W WO 2021038680 A1 WO2021038680 A1 WO 2021038680A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
reflective layer
columnar portion
emitting laser
surface emitting
Prior art date
Application number
PCT/JP2019/033230
Other languages
English (en)
French (fr)
Inventor
義孝 大礒
具就 佐藤
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US17/632,929 priority Critical patent/US20220329047A1/en
Priority to JP2021541806A priority patent/JP7310897B2/ja
Priority to PCT/JP2019/033230 priority patent/WO2021038680A1/ja
Publication of WO2021038680A1 publication Critical patent/WO2021038680A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18377—Structure of the reflectors, e.g. hybrid mirrors comprising layers of different kind of materials, e.g. combinations of semiconducting with dielectric or metallic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18358—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] containing spacer layers to adjust the phase of the light wave in the cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced

Definitions

  • the present invention relates to a surface emitting laser and a method for producing the same.
  • the surface emission laser has dramatically increased public recognition due to its introduction into the face recognition system, but it has been used in a wide range of applications such as short-distance data transmission and laser mouse. ..
  • the surface emitting laser applied to these regions is composed of a so-called GaAs-based compound semiconductor epitaxially grown on a GaAs substrate, and has an oscillation wavelength of 650 to 980 nm. This surface emitting laser has a current constriction structure that narrows the light emitting region.
  • Non-Patent Document 1 such as AlAs is inserted directly above the light emitting layer (active layer), a mesa is formed after crystal growth, and selective oxidation of the AlAs layer is performed laterally using water vapor. The current path is narrowed down to determine the emission diameter.
  • the long wavelength band surface emitting laser is composed of an InP-based compound semiconductor from the viewpoint of the band gap of the active layer, and the substrate is often limited to InP.
  • the substrate is often limited to InP.
  • there is no suitable selective oxide layer material for lattice matching in InP and in many cases, a structure is adopted in which the tunnel junction is partially left and the other part is current-blocked (non-).
  • Patent Document 2 the reverse withstand voltage of the pn junction is realized by etching while leaving a part of the current path region that constitutes the tunnel junction, and then regrowth and embedding, so that the current flows only in the portion directly above the light emitting region. ..
  • a current constriction structure it is common to use a current constriction structure to determine the light emitting portion of a surface emitting laser.
  • the requirements for devices are becoming different. For example, if the oscillation wavelength is limited to 1.3 ⁇ m or more, it is used for long-distance transmission, so that the single transverse mode and high light output operation are the most important.
  • the oscillation wavelength is limited to 1.3 ⁇ m or more, it is used for long-distance transmission, so that the single transverse mode and high light output operation are the most important.
  • a plurality of elements are two-dimensionally arranged on the same substrate, and it is important that the variation in characteristics between the elements is small.
  • a structure in which the periphery of the active layer is embedded with an embedded layer, which is common in the waveguide type structure of a semiconductor laser, is effective.
  • this structure is a refractive index waveguide type in which a difference in refractive index is provided in the lateral direction (side) of the active layer, and stable transverse mode operation is possible.
  • this structure has an advantage that the difference in refractive index between the active layer and the embedded layer is small and the emission diameter under the single mode condition of the transverse mode can be large because the semiconductors are lattice-matched (Non-Patent Document 3). ..
  • the light emitting region under the single mode operating condition becomes larger than that in the conventional case, so that the embedded structure is expected to increase the light output.
  • the embedded layer is re-grown around the columnar portion.
  • the deepest part of the etching reaches the lower reflective layer of the distributed Bragg reflector (DBR) structure, so the regrowth surface other than the columnar part is in the middle of the lower reflective layer under the active layer.
  • DBR distributed Bragg reflector
  • the semiconductor materials constituting the reflective layer having a low reflectance are InP, InAlAs, and AlGaSb.
  • the semiconductor material constituting the reflective layer having a high refractive index is InAlGaAs, InGaAsP, AlGaSb and the like.
  • the surface immediately after the etching process when forming the columnar portion becomes a layer in the middle of the InAlGaAs layer or the InP layer which are alternately laminated.
  • the etching amount (etching depth) in the etching described above is distributed in the plane of the substrate due to the performance of the etching apparatus. Generally, there is a variation of about 20%.
  • a step corresponding to one or more sets of layer thicknesses is generated, and when the embedded layer is grown, facet growth larger than that of the step is generated, and this facet grows.
  • the part affected by growth will greatly reduce the yield.
  • the height of the surface on which the embedded layer is grown from the substrate will be different among a plurality of elements formed on the same substrate.
  • the embedded structure is a pn embedded structure
  • the position of the n layer of the current block layer differs depending on the surface of the substrate, and the thickness of the leak path near the active layer of the columnar portion varies between the elements, resulting in a difference in the leak current.
  • the element characteristics become significantly different.
  • the step between the embedded layer and the upper part of the columnar portion is different between the elements (in-plane) on the same substrate, and the process after forming the embedded layer or when forming the upper mirror layer In crystal growth, there was a problem that facets were likely to occur.
  • the present invention has been made to solve the above problems, and an object of the present invention is to fabricate a plurality of surface emitting laser elements on the same substrate while suppressing variations between the elements.
  • the method for producing a surface emitting laser includes a first step of forming a first reflective layer having a distributed Bragg reflection structure in which layers of compound semiconductors having different refractive indexes are alternately laminated on a substrate, and a first step.
  • the first reflective layer has a semiconductor layer having a thickness of an odd multiple of 1 / (4n ⁇ ), and the third step includes the first reflective layer.
  • a columnar portion is formed by etching to the position of the semiconductor layer.
  • the surface emitting laser according to the present invention is formed on a first reflective layer having a distributed Bragg reflection structure in which layers of compound semiconductors having different refractive indexes are alternately laminated, and on top of the first reflective layer.
  • a columnar portion is provided with an embedded layer in which one reflective layer is embedded and a second reflective layer having a distributed Bragg reflection structure formed on a columnar portion and the embedded layer and in which layers of compound semiconductors having different refractive indexes are alternately laminated.
  • the first reflective layer near the bottom of the portion has a semiconductor layer having an odd multiple thickness of 1 / (4n ⁇ ).
  • the first reflective layer is provided with a semiconductor layer having an odd multiple thickness of 1 / (4 n ⁇ ), and the first reflective layer is etched to the position of the semiconductor layer to form columns. Since the portions are formed, it is possible to manufacture a plurality of surface emitting laser elements on the same substrate while suppressing variations between the elements.
  • FIG. 1A is a cross-sectional view showing a state of each layer in an intermediate step for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. B is a cross-sectional view showing a state of each layer in an intermediate process for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. 1C is a cross-sectional view showing a state of each layer in an intermediate step for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. 1D is a cross-sectional view showing a state of each layer in an intermediate step for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. 1A is a cross-sectional view showing a state of each layer in an intermediate step for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. B is a cross-sectional view showing a state of each layer in an
  • FIG. 1E is a cross-sectional view showing a state of each layer in an intermediate step for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. 1F is a cross-sectional view showing a state of each layer in an intermediate step for explaining a method for manufacturing a surface emitting laser according to an embodiment of the present invention.
  • FIG. 2 is a characteristic diagram showing the characteristics of the surface emitting laser actually produced.
  • FIGS. 1A to 1F a method for producing a surface emitting laser according to an embodiment of the present invention will be described with reference to FIGS. 1A to 1F.
  • a first reflective layer 102 having a distributed Bragg reflection structure is formed on a substrate 101 by alternately stacking layers of compound semiconductors having different refractive indexes (first step).
  • the first reflective layer 102 has a semiconductor layer 121a having an odd multiple thickness of 1 / (4n ⁇ ). Note that ⁇ is the wavelength of the target light (oscillation wavelength).
  • the substrate 101 is composed of, for example, an n-type InP.
  • the first reflective layer 102 has, for example, a superlattice structure in which 54 sets of n-InP layer 121 made of n-type InP and n-InAlGaAs layer 122 made of n-type InAlGaAs are alternately laminated. Has been done.
  • one of the n-InP layers 121 is the semiconductor layer 121a.
  • the first reflective layer 102 having the above-described configuration is a semi-reflective layer.
  • an active layer 104 made of a compound semiconductor is formed on the first reflective layer 102 (second step).
  • the active layer 104 is formed on the first reflective layer 102 via a spacer layer 103 made of n-type InP.
  • a spacer layer 105 made of p-type InP is formed on the active layer 104.
  • the tunnel junction layer 106 is formed on the spacer layer 105 (sixth step).
  • the tunnel junction layer 106 is composed of a p ++- InP layer 161 composed of InP in which p-type impurities are introduced at a higher concentration and an n ++- InP layer 162 composed of InP in which n-type impurities are introduced at a higher concentration. It is composed of a pn junction with.
  • a laminated structure 107 in which five sets of an n-InP layer 171 made of an n-type InP and an n-InAlGaAs layer 172 made of an n-type InAlGaAs are laminated on the tunnel junction layer 106 is provided. Be prepared.
  • the laminated structure 107 is a distributed Bragg reflection layer having a superlattice structure.
  • Each of the above-mentioned semiconductor layers is formed by crystal growth (epitaxial growth) by a well-known metalorganic vapor phase growth method, molecular beam epitaxy method, or the like.
  • a part of the active layer 104 and the first reflective layer 102 is etched to form the columnar portion 108 as shown in FIG. 1C (third step).
  • patterning SiO 2 pattern consisting of SiO 2 (not shown) by etching process as a mask, to produce a columnar portion 108.
  • SiO 2 is deposited on the laminated structure 107 by, for example, a known chemical vapor deposition (CVD) method to form a SiO 2 layer.
  • the SiO 2 pattern can be formed by patterning the SiO 2 layer by etching using a known lithography and RIE apparatus.
  • the columnar portion 108 is produced by etching 104, the spacer layer 103, and a part of the first reflective layer 102. Although one columnar portion 108 is shown in the figure, a plurality of columnar portions 108 are formed on the substrate 101 in another region (not shown) in a state where each of the columnar portions 108 is separated in the plane direction of the substrate 101.
  • HI hydrogen iodide
  • Ar argon
  • the first reflective layer 102 is etched to the position of the semiconductor layer 121a to form the columnar portion 108.
  • etching is performed to a thickness of about 3 ⁇ m.
  • the in-plane etching variation of the substrate 101 is such that the etching amount is the smallest in the center of the substrate 101 and the etching amount tends to increase toward the outer periphery.
  • the variation in etching depth is within about 7%.
  • the n-InP layer 121 of the first reflective layer 102 which is the fifth set from the upper end, can be the semiconductor layer 121a, and the thickness thereof can be set to 3 / (4n ⁇ ). In this example, 3 / (4n ⁇ ) corresponds to about 0.3 ⁇ m.
  • the thickness of the semiconductor layer 121a which is an odd multiple of 1 / (4n ⁇ ), is appropriately set according to the characteristics (variation in the etching amount) of the environment (device) in which the etching process for forming the columnar portion 108 is performed. Set. Since the thickness of the semiconductor layer 121a is an odd multiple of 1 / (4n ⁇ ), it does not affect the characteristics (reflection characteristics) of the first reflection layer 102.
  • the etching process is performed by the etching apparatus having the above-mentioned variation and the etching is stopped when the uppermost portion of the semiconductor layer 121a appears (exposed) in the central portion of the substrate 101, the semiconductor layer 121a is formed on the outer peripheral portion of the substrate 101. It is removed, and the n-InAlGaAs layer 122 that is in contact with the bottom is exposed.
  • an etching process is performed on InAlGaAs under the condition that InP is selectively etched, except for the columnar portion 108.
  • the semiconductor layer 121a exposed in the region forming the embedded layer of the above is removed.
  • the semiconductor layer 121a made of InP can be selectively removed by an etching process using an aqueous solution of a mixture of HCl, H 3 PO 4 , and CH 3 COOH as an etching solution.
  • etching is automatically stopped at the n-InAlGaAs layer 122 under the semiconductor layer 121a, and the n-InAlGaAs layer 122 under the semiconductor layer 121a is exposed in the entire area of the substrate 101.
  • a layer made of the same semiconductor is exposed on the surface of the surrounding first reflective layer 102.
  • an etching treatment under the condition that InAlGaAs is selectively etched on the InP is performed following the above-mentioned treatment, except for the columnar portion 108.
  • the n-InAlGaAs layer 122 exposed in the region forming the embedded layer of the above is selectively removed.
  • the n—InAlGaAs layer 122 can be selectively removed by an etching process using an aqueous solution of H 2 SO 4 and H 2 O 2 as an etching solution.
  • etching is automatically stopped at the n-InP layer 121, and the n-InP layer 121 is exposed over the entire area of the substrate 101. In the state where the n-InP layer 121 is exposed, it can be visually confirmed by changing the color or the like.
  • an embedded layer 109 is formed on the first reflective layer 102 around the columnar portion 108 to embed the columnar portion 108 (fourth step).
  • the SiO 2 pattern described above is used as a selective growth mask, and InP is re-grown from the n-InP layer 121 exposed as described above in the first reflective layer 102 around the columnar portion 108 to fill it.
  • the inclusion layer 109 can be formed.
  • the embedded layer 109 can have a pn embedded structure. Further, the embedded layer 109 is formed to form a current path.
  • a second reflective layer 110 having a distributed Bragg reflection structure is formed by alternately stacking layers of compound semiconductors having different refractive indexes on the columnar portion 108 and the embedded layer 109 (. Fifth step). After removing the SiO 2 pattern described above, for example, the GaAs layer 111 made of GaAs and the AlGaAs layer 112 made of AlGaAs are alternately grown by metamorphic growth to form a second reflective layer 110.
  • the second reflective layer 110 having the above-described configuration is a total internal reflective layer. Therefore, in the present embodiment, the resonator is formed by the first reflection layer 102 and the second reflection layer 110, and the laser is emitted from the side of the first reflection layer 102.
  • an upper electrode (not shown) and a lower electrode (not shown) are formed, and separation between the elements is performed. Separation between elements is carried out, for example, by an etching treatment using hydrogen bromide (HBr) as an etching solution. Further, the antireflection layer 201 is formed on the back surface of the substrate 101.
  • HBr hydrogen bromide
  • the first reflective layer 102 having a distributed Bragg reflection structure in which layers of compound semiconductors having different refractive indexes are alternately laminated, which are formed on the substrate 101, and the upper part of the first reflective layer 102 are formed.
  • Distributed Bragg reflection in which layers of compound semiconductors formed on the columnar portion 108 and the embedded layer 109, which embed the first reflective layer 102 of the columnar portion 108 and the columnar portion 108, are alternately laminated.
  • a surface emitting laser having a second reflecting layer 110 having a structure and a semiconductor layer 121a having a thickness of an odd multiple of 1 / (4n ⁇ ) of the first reflecting layer 102 near the lowermost portion of the columnar portion 108 can be obtained. ..
  • the surface emitting laser further includes a tunnel junction layer 106 formed by pn junctions formed on the active layer 104, and the embedded layer 109 is the first of the tunnel junction layer 106, the active layer 104, and the columnar portion 108.
  • the reflective layer 102 is embedded, and the second reflective layer 110 is formed on the tunnel junction layer 106. Further, a plurality of columnar portions 108 are formed.
  • the surface emitting laser produced is mounted with the side of the second reflective layer 110 facing down, cooled from the side of the second reflective layer 110, and emitted from the side of the substrate 101 via the antireflection layer 201.
  • the laser beam was measured.
  • the surface emitting laser actually produced is provided with 10 columnar portions (elements) on the same substrate.
  • FIG. 2 shows the relationship between the current and the voltage of the surface emitting laser and the relationship between the current and the optical characteristics.
  • the oscillation threshold variation is small between the elements, the maximum light output has almost the same characteristics, and the single transverse mode has a large emission diameter of 12 ⁇ m square. Laser oscillation was observed.
  • the first reflective layer is provided with a semiconductor layer having an odd multiple thickness of 1 / (4n ⁇ ), and the first reflective layer is etched to the position of the semiconductor layer. Since the columnar portion is formed, it is possible to manufacture a plurality of surface emitting laser elements on the same substrate while suppressing variations between the elements.
  • the present invention is not limited to the embodiments described above, and many modifications and combinations can be carried out by a person having ordinary knowledge in the art within the technical idea of the present invention. That is clear.
  • a surface emitting laser manufactured by using an InP substrate has been described as an example, but the present invention is not limited to this, and the laser is manufactured by using a GaAs substrate, for example, by GaAs / AlGaAs having an oscillation wavelength of 0.98 ⁇ m.

Abstract

活性層（１０４）および第１反射層（１０２）の一部をエッチングして、柱状部（１０８）を形成する（第３工程）。このエッチング処理においては、第１反射層（１０２）を半導体層（１２１ａ）の位置までエッチングして柱状部（１０８）を形成する。例えば、厚さ３μｍ程度、エッチングする。例えば、一般的なエッチング処理装置では、基板（１０１）の面内のエッチングのばらつきは、約７％以内となる。この場合、第１反射層（１０２）の、上端から５組目のｎ－ＩｎＰ層（１２１）を、半導体層（１２１ａ）とし、この厚さを３／（４ｎλ）にすることができる。

Description

面発光レーザおよびその作製方法
　本発明は、面発光レーザおよびその作製方法に関する。
　面発光レーザ（ＶＣＳＥＬ）は、顔認証のシステムに導入されたことにより、世間的な認知が飛躍的に上昇したが、従来、短距離データ伝送用、レーザマウス用など幅広い用途で使用されている。しかしながら、これらの領域に適用されている面発光レーザは、ＧａＡｓ基板上にエピタキシャル成長されたいわゆるＧａＡｓ系の化合物半導体から構成され、発振波長が６５０－９８０ｎｍである。この面発光レーザは、発光領域を絞り込む電流狭窄構造とされている。発光層（活性層）の直上に、ＡｌＡｓなどの酸化されやすい層（非特許文献１）を挿入しておき、結晶成長後に、メサを形成し、水蒸気を用いて横方向からＡｌＡｓ層の選択酸化を行い、これにより電流パスを絞って発光径を決定している。
　一方、長波長帯の面発光レーザは、活性層のバンドギャップの観点から、ＩｎＰ系の化合物半導体から構成され、基板がＩｎＰに限られることが多い。この場合、ＩｎＰに格子整合する適当な選択酸化層の材料がなく、多くの場合、トンネル接合を部分的に残し、これ以外の部分を電流ブロックするという構造を採用している場合が多い（非特許文献２）。この技術では，トンネル接合を構成する電流パス領域の一部分を残してエッチングし、再成長して埋め込むことでｐｎ接合の逆耐圧を実現し、発光領域の直上の部分のみ電流が流れるようにしている。
Y. Feng, et al., "High-Speed Oxidation-confined 850nm VCSELs", IEEE International Conference on Optoelectronics and Microelectronics, 15774293, pp. 16-18, 2015. M.-R. Park et al., "All-Epitaxial InAlGaAs-InP VCSELs in the 1.3-1.6-μm Wavelength Range for CWDM Band Applications", IEEE Photonics Technology Letters, vol. 18, no. 16, pp. 1717-1719, 2006. Y. Ohiso et al., "1.55-μm Buried-Heterostructure VCSELs With InGaAsP/InP-GaAs/AlAs DBRs on a GaAs Substrate", IEEE Journal of Quantum Electronics, vol. 37, no. 9, pp. 1194-1020, 2001.
　前述したように、面発光レーザの発光部分の決定には、電流狭窄構造をとる例が一般的となっている。しかしながら、面発光レーザの応用例が多岐に及ぶにつれ、デバイスに対する要求事項が異なるようになっている。例えば、発振波長が１．３μｍ以上の通信用途に限ると、長距離伝送用となるため、単一横モード、高光出力動作が最重要となる。一方、センシング用途になると、同一の基板上に複数の素子を２次元配列することになり、素子間の特性のばらつきが小さいことが重要となる。
　上記の課題の解決には、半導体レーザの導波路型構造で一般的となっている、活性層の周囲を埋込層で埋め込む構造（埋め込み構造）が有効と考えられる。この構造では、活性層の横方向（側方）に屈折率差を設ける屈折率導波型となり、安定な横モード動作が可能となるからである。また、この構造では、格子整合した半導体同士のため、活性層と埋込層の屈折率差が小さく、横モードの単一モード条件の発光径が大きくとれるという利点がある（非特許文献３）。これにより単一モード動作条件の発光領域が従来に比べて大きくなるため、埋め込み構造では、光出力の増大が期待される。
　しかしながら、埋め込み構造を実現するには、エッチングにより、活性層の部分を含む所定の領域を柱状に形成した後、柱状部の周囲に埋込層を再成長することになる。この再成長の際、エッチングの最深部は、分布ブラッグ反射（distributed Bragg reflector：ＤＢＲ）構造の下部反射層に達するため、柱状部以外の再成長表面は、活性層下の下部反射層の途中の層となることが多い。例えば、低反射率とする反射層を構成する半導体材料は、ＩｎＰ、ＩｎＡｌＡｓ、ＡｌＧａＳｂである。また、高屈折率とする反射層を構成する半導体材料は、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＳｂなどである。
　例えば、非特許文献２の構造に埋め込み構造を適用する場合では、柱状部を形成するときのエッチング処理の直後の表面は、交互に積層されているＩｎＡｌＧａＡｓ層またはＩｎＰ層の途中の層となる。ここで、前述したように、同一の基板上に複数の素子を形成するが、上述したエッチングにおけるエッチング量（エッチング深さ）には、エッチング装置の性能により、基板の面内で分布が生じ、２割弱程度のばらつきがあることが一般的である。
　例えば、厚さ３μｍ以上のエッチング処理では、層厚が１．３－２．０μｍのＤＢＲ構造の反射層の場合、同一の基板面内で、交互に積層されている各々屈折率が異なる化合物半導体の層の１組分（厚さ約０．２μｍ）以上の差が生じることになる。
　この結果、例えば、互いにエッチング量が異なる領域の境界では、１組以上の層厚に相当する段差が生じ、埋込層を成長するときに、この段差の箇所より大きなファセット成長が生じ、このファセット成長による影響がある部分が、歩留りを大きく低下させることになる。
　また、上述したようにばらつきがあるため、埋込層を成長させる面の基板からの高さが、同一基板に形成される複数の素子間で異なることになる。例えば、埋め込み構造をｐｎ埋め込み構造にすると、電流ブロック層のｎ層の位置が、基板面内によって異なり、柱状部の活性層近傍のリークパスの厚さが、素子間でばらついてリーク電流に差異が生じ、素子特性が大きく異なるようになる。また、埋込層と柱状部の上部との段差が、同一基板上の素子間（面内）で異なることになり、埋込層を形成した後のプロセス、もしくは上部ミラー層を形成するときの結晶成長において、ファセットが生じやすいという不具合が生じていた。
　本発明は、以上のような問題点を解消するためになされたものであり、素子間のばらつきなどを抑制して同一基板上に複数の面発光レーザの素子を作製することを目的とする。
　本発明に係る面発光レーザの作製方法は、基板の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層を形成する第１工程と、第１反射層の上に、化合物半導体からなる活性層を形成する第２工程と、活性層および第１反射層の一部をエッチングして柱状部を形成する第３工程と、柱状部の周囲の第１反射層の上に埋込層を形成して柱状部を埋め込む第４工程と、柱状部および埋込層の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層を形成する第５工程とを備え、第１反射層は、１／（４ｎλ）の奇数倍の厚さとされた半導体層を有し、第３工程は、第１反射層を半導体層の位置までエッチングして柱状部を形成する。
　本発明に係る面発光レーザは、基板の上に形成された、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層と、第１反射層の上部に形成された柱状部と、柱状部の第１反射層の上に形成された、化合物半導体からなる活性層と、柱状部の周囲の第１反射層の上に形成され、活性層および柱状部の第１反射層を埋め込む埋込層と、柱状部および埋込層の上に形成され、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層とを備え、柱状部の最下部近傍の第１反射層は、１／（４ｎλ）の奇数倍の厚さとされた半導体層を有する。
　以上説明したように、本発明によれば、第１反射層に、１／（４ｎλ）の奇数倍の厚さとされた半導体層を設け、第１反射層を半導体層の位置までエッチングして柱状部を形成するので、素子間のばらつきなどを抑制して同一基板上に複数の面発光レーザの素子が作製できる。
図１Ａは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。 図Ｂは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。 図１Ｃは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。 図１Ｄは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。 図１Ｅは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。 図１Ｆは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。 図２は、実際に作製した面発光レーザの特性を示す特性図である。
　以下、本発明の実施の形態に係る面発光レーザの作製方法について図１Ａ～図１Ｆを参照して説明する。
　まず、図１Ａに示すように、基板１０１の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層１０２を形成する（第１工程）。第１反射層１０２は、１／（４ｎλ）の奇数倍の厚さとされた半導体層１２１ａを有する。なお、λは、対象とする光の波長（発振波長）である。基板１０１は、例えば、ｎ型のＩｎＰから構成されている。また、第１反射層１０２は、例えば、ｎ型のＩｎＰからなるｎ－ＩｎＰ層１２１と、ｎ型のＩｎＡｌＧａＡｓからなるｎ－ＩｎＡｌＧａＡｓ層１２２とが、各々交互に５４組積層された超格子構造とされている。この例では、ｎ－ＩｎＰ層１２１の１つが、半導体層１２１ａとされている。なお、上述した構成の第１反射層１０２は、半反射層となる。
　次に、図１Ｂに示すように、第１反射層１０２の上に、化合物半導体からなる活性層１０４を形成する（第２工程）。例えば、第１反射層１０２の上に、ｎ型のＩｎＰからなるスペーサ層１０３を介し、活性層１０４を形成する。また、活性層１０４の上には、ｐ型のＩｎＰからなるスペーサ層１０５を形成する。また、本実施の形態では、スペーサ層１０５の上に、トンネル接合層１０６を形成する（第６工程）。トンネル接合層１０６は、より高濃度にｐ型不純物が導入されたＩｎＰからなるｐ++－ＩｎＰ層１６１と、より高濃度にｎ型不純物が導入されたＩｎＰからなるｎ++－ＩｎＰ層１６２とのｐｎ接合により構成されている。
　また、本実施の形態では、トンネル接合層１０６の上に、ｎ型のＩｎＰからなるｎ－ＩｎＰ層１７１と、ｎ型のＩｎＡｌＧａＡｓからなるｎ－ＩｎＡｌＧａＡｓ層１７２とを５組積層した積層構造１０７を備える。積層構造１０７は、超格子構造の分布ブラッグ反射層である。
　なお、上述した各半導体層は、よく知られた有機金属気相成長法、分子線エピタキシー法などにより結晶成長（エピタキシャル成長）することで形成する。
　次に、活性層１０４および第１反射層１０２の一部をエッチングして、図１Ｃに示すように、柱状部１０８を形成する（第３工程）。本実施例では、ＳｉＯ2からなるＳｉＯ2パターン（不図示）をマスクとしたエッチング処理によるパターニングで、柱状部１０８を作製する。まず、積層構造１０７の上に、例えば、公知の化学的気相成長（ＣＶＤ）法によりＳｉＯ2を堆積してＳｉＯ2層を形成する。次に、公知のリソグラフィーおよびＲＩＥ装置を用いたエッチング処理によりＳｉＯ2層をパターニングすることで、ＳｉＯ2パターンが形成できる。
　次に、形成したＳｉＯ2パターンをマスクとし、ヨウ化水素（ＨＩ）とアルゴン（Ａｒ）との混合ガスを用いたＩＣＰドライエッチングで、積層構造１０７、トンネル接合層１０６、スペーサ層１０５、活性層１０４、スペーサ層１０３、および一部の第１反射層１０２をエッチングすることで、柱状部１０８を作製する。図には１つの柱状部１０８を示しているが、図示していない他の領域の基板１０１の上に、各々が、基板１０１の平面方向に分離した状態で、柱状部１０８を複数形成する。
　このエッチング処理においては、第１反射層１０２を半導体層１２１ａの位置までエッチングして柱状部１０８を形成する。本実施の形態では、例えば、厚さ３μｍ程度、エッチングする。例えば、上述したエッチングを実施する一般的なエッチング処理装置では、基板１０１の面内のエッチングのばらつきは、基板１０１の中央が最もエッチング量が小さく、外周にかけてエッチング量が増加する傾向があり、例えば、エッチング深さのばらつきは、約７％以内となる。
　この場合、第１反射層１０２の、上端から５組目のｎ－ＩｎＰ層１２１を、半導体層１２１ａとし、この厚さを３／（４ｎλ）にすることができる。この例において、３／（４ｎλ）は、約０．３μｍに相当する。１／（４ｎλ）の奇数倍の厚さとする半導体層１２１ａの厚さは、柱状部１０８の形成のためのエッチング処理を実施する環境（装置）の特性（エッチング量のばらつき）に応じ、適宜に設定する。なお、半導体層１２１ａの厚さは、１／（４ｎλ）の奇数倍としているので、第１反射層１０２の特性（反射特性）に影響は与えない。
　上述したようなばらつきを有するエッチング装置によるエッチング処理で、基板１０１の中央部において、半導体層１２１ａの最上部が現れる（露出する）ところでエッチングを停止すると、基板１０１の外周部では、半導体層１２１ａが除去され、この下に接していたｎ－ＩｎＡｌＧａＡｓ層１２２が露出した状態となる。
　このように、基板１０１の上において、異なる層が露出している状態を解消するために、まず、ＩｎＡｌＧａＡｓに対してＩｎＰが選択的にエッチングされる条件のエッチング処理を実施し、柱状部１０８以外の埋込層を形成する領域に露出している半導体層１２１ａを除去する。例えば、ＨＣｌ、Ｈ3ＰＯ4、およびＣＨ3ＣＯＯＨを混合した水溶液をエッチング液とするエッチング処理で、ＩｎＰからなる半導体層１２１ａが選択的に除去できる。このエッチング処理では、半導体層１２１ａの下のｎ－ＩｎＡｌＧａＡｓ層１２２で、自動的にエッチングが停止し、基板１０１の全域において、半導体層１２１ａの下のｎ－ＩｎＡｌＧａＡｓ層１２２が露出する状態となる。このように、複数形成した柱状部１０８の各々において、周囲の第１反射層１０２の表面に同一の半導体からなる層が露出する状態とする。
　本実施の形態では、埋込層を再成長させる面をＩｎＰとするため、上述した処理に続き、ＩｎＰに対してＩｎＡｌＧａＡｓが選択的にエッチングされる条件のエッチング処理を実施し、柱状部１０８以外の埋込層を形成する領域に露出しているｎ－ＩｎＡｌＧａＡｓ層１２２を選択的に除去する。例えば、Ｈ2ＳＯ4とＨ2Ｏ2とを混合した水溶液をエッチング液とするエッチング処理で、ｎ－ＩｎＡｌＧａＡｓ層１２２が選択的に除去できる。このエッチング処理では、ｎ－ＩｎＰ層１２１で自動的にエッチングが停止し、基板１０１の全域において、ｎ－ＩｎＰ層１２１が露出する状態となる。なお、ｎ－ＩｎＰ層１２１が露出している状態では、色の変化などにより目視で確認可能である。
　次に、図１Ｅに示すように、柱状部１０８の周囲の第１反射層１０２の上に埋込層１０９を形成して柱状部１０８を埋め込む（第４工程）。例えば、前述したＳｉＯ2パターンを選択成長マスクとし、柱状部１０８の周囲の第１反射層１０２の、上述したことにより露出しているｎ－ＩｎＰ層１２１より、ＩｎＰを再成長させることで、埋込層１０９を形成することができる。なお、埋込層１０９は、ｐｎ埋め込み構造とすることができる。また、埋込層１０９を形成して電流パスを形成する。
　次に、図１Ｆに示すように、柱状部１０８および埋込層１０９の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層１１０を形成する（第５工程）。前述したＳｉＯ2パターンを除去した後、例えば、ＧａＡｓからなるＧａＡｓ層１１１と、ＡｌＧａＡｓからなるＡｌＧａＡｓ層１１２とを、メタモルフィック成長により交互に成長させ、第２反射層１１０とする。なお、上述した構成の第２反射層１１０は、全反射層となる。従って、本実施の形態では、第１反射層１０２と第２反射層１１０とにより共振器が構成され、レーザは、第１反射層１０２の側より出射されるものとなる。
　また、第２反射層１１０を形成した後、上部電極（不図示）、下部電極（不図示）を形成し、素子間分離を実施する。素子間分離は、例えば、臭化水素（ＨＢｒ）をエッチング液として用いたエッチング処理により実施する。また，基板１０１の裏面に、反射防止層２０１を形成する。
　上述したことにより、基板１０１の上に形成された、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層１０２と、第１反射層１０２の上部に形成された柱状部１０８と、柱状部１０８の第１反射層１０２の上に形成された、化合物半導体からなる活性層１０４と、柱状部１０８の周囲の第１反射層１０２の上に形成され、活性層１０４および柱状部１０８の第１反射層１０２を埋め込む埋込層１０９と、柱状部１０８および埋込層１０９の上に形成され、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層１１０とを備え、柱状部１０８の最下部近傍の第１反射層１０２は、１／（４ｎλ）の奇数倍の厚さとされた半導体層１２１ａを有する面発光レーザが得られる。
　なお、この面発光レーザでは、活性層１０４の上に形成されたｐｎ接合によるトンネル接合層１０６をさらに備え、埋込層１０９は、トンネル接合層１０６、活性層１０４、および柱状部１０８の第１反射層１０２を埋め込み、第２反射層１１０は、トンネル接合層１０６の上に形成されている。また、柱状部１０８は、複数形成されている。
　次に、実際に作製した本実施の形態に係る面発光レーザの特性の評価結果について説明する。特性の評価では、作製した面発光レーザの第２反射層１１０の側を下にして実装し、第２反射層１１０の側から冷却し、基板１０１の側より反射防止層２０１を介して出射されるレーザ光を測定した。また、実際に作製した面発光レーザは、同一基板の上に１０個の柱状部（素子）を備えるものとした。図２に、当該面発光レーザの電流と電圧との関係、電流と光特性との関係を示す。図２に示されているように、本実施の形態によれば、各素子間で、発振閾値ばらつきが小さく、また最大光出力もほぼ同じ特性で、１２μｍ角という大きな発光径で単一横モードのレーザ発振が観測された。
　以上に説明したように、本発明によれば、第１反射層に、１／（４ｎλ）の奇数倍の厚さとされた半導体層を設け、第１反射層を半導体層の位置までエッチングして柱状部を形成するので、素子間のばらつきなどを抑制して同一基板上に複数の面発光レーザの素子が作製できる。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ＩｎＰ基板を用いて作製される面発光レーザを例に説明したが、これに限るものではなく、ＧａＡｓ基板を用い作製される、例えば発振波長０．９８μｍ帯のＧａＡｓ／ＡｌＧａＡｓによるＤＢＲ反射層を有する面発光レーザも同様である。
　１０１…基板、１０２…第１反射層、１０３…スペーサ層、１０４…活性層、１０５…スペーサ層、１０６…トンネル接合層、１０７…積層構造、１０８…柱状部、１０９…埋込層、１１０…第２反射層、１１１…ＧａＡｓ層、１１２…ＡｌＧａＡｓ層、１２１…ｎ－ＩｎＰ層、１２１ａ…半導体層、１２２…ｎ－ＩｎＡｌＧａＡｓ層、１６１…ｐ++－ＩｎＰ層、１６２…ｎ++－ＩｎＰ層、１７１…ｎ－ＩｎＰ層、１７２…ｎ－ＩｎＡｌＧａＡｓ層、２０１…反射防止層。

Claims (6)

  1. 　基板の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層を形成する第１工程と、
    　前記第１反射層の上に、化合物半導体からなる活性層を形成する第２工程と、
    　前記活性層および前記第１反射層の一部をエッチングして柱状部を形成する第３工程と、
    　前記柱状部の周囲の前記第１反射層の上に埋込層を形成して前記柱状部を埋め込む第４工程と、
    　前記柱状部および前記埋込層の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層を形成する第５工程と
    　を備え、
    　前記第１反射層は、１／（４ｎλ）の奇数倍の厚さとされた半導体層を有し、
    　前記第３工程は、前記第１反射層を前記半導体層の位置までエッチングして前記柱状部を形成する
    　ことを特徴とする面発光レーザの作製方法。
  2. 　請求項１記載の面発光レーザの作製方法において、
    　前記活性層の上にｐｎ接合によるトンネル接合層を形成する第６工程をさらに備え、
    　前記第３工程は、前記トンネル接合層、前記活性層、および前記第１反射層の一部をエッチングして前記柱状部を形成する
    　ことを特徴とする面発光レーザの作製方法。
  3. 　請求項１または２記載の面発光レーザの作製方法において、
    　前記第３工程は、前記柱状部を複数形成し、前記柱状部の周囲の前記第１反射層の表面に、同一の半導体からなる層が露出する状態とする
    　ことを特徴とする面発光レーザの作製方法。
  4. 　基板の上に形成された、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層と、
    　前記第１反射層の上部に形成された柱状部と、
    　前記柱状部の前記第１反射層の上に形成された、化合物半導体からなる活性層と、
    　前記柱状部の周囲の前記第１反射層の上に形成され、前記活性層および前記柱状部の前記第１反射層を埋め込む埋込層と、
    　前記柱状部および前記埋込層の上に形成され、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層と
    　を備え、
    　前記柱状部の最下部近傍の前記第１反射層は、１／（４ｎλ）の奇数倍の厚さとされた半導体層を有する
    　ことを特徴とする面発光レーザ。
  5. 　請求項４記載の面発光レーザにおいて、
    　前記活性層の上に形成されたｐｎ接合によるトンネル接合層をさらに備え、
    　前記埋込層は、前記トンネル接合層、前記活性層、および前記柱状部の前記第１反射層を埋め込み、
    　前記第２反射層は、前記トンネル接合層の上に形成されている
    　ことを特徴とする面発光レーザ。
  6. 　請求項４または５記載の面発光レーザにおいて、
    　前記柱状部は、複数形成されていることを特徴とする面発光レーザ。
PCT/JP2019/033230 2019-08-26 2019-08-26 面発光レーザおよびその作製方法 WO2021038680A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/632,929 US20220329047A1 (en) 2019-08-26 2019-08-26 Surface Emitting Laser and Method for Manufacturing the Same
JP2021541806A JP7310897B2 (ja) 2019-08-26 2019-08-26 面発光レーザの作製方法
PCT/JP2019/033230 WO2021038680A1 (ja) 2019-08-26 2019-08-26 面発光レーザおよびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/033230 WO2021038680A1 (ja) 2019-08-26 2019-08-26 面発光レーザおよびその作製方法

Publications (1)

Publication Number Publication Date
WO2021038680A1 true WO2021038680A1 (ja) 2021-03-04

Family

ID=74683935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/033230 WO2021038680A1 (ja) 2019-08-26 2019-08-26 面発光レーザおよびその作製方法

Country Status (3)

Country Link
US (1) US20220329047A1 (ja)
JP (1) JP7310897B2 (ja)
WO (1) WO2021038680A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164982A (ja) * 1998-11-30 2000-06-16 Nippon Telegr & Teleph Corp <Ntt> 面発光レーザ
JP2002344081A (ja) * 2001-03-13 2002-11-29 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置
JP2005191343A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 面発光レーザの製造方法および面発光レーザおよび光伝送システム
JP2007207938A (ja) * 2006-01-31 2007-08-16 Sumitomo Electric Ind Ltd 面発光半導体レーザ
JP2008071900A (ja) * 2006-09-13 2008-03-27 Furukawa Electric Co Ltd:The 面発光レーザ素子及び面発光レーザ素子アレイ
US20130177036A1 (en) * 2008-07-28 2013-07-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Three-terminal vertical cavity surface emitting laser (vcsel) and a method for operating a three-terminal vcsel
JP2014165222A (ja) * 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 長波長帯面発光レーザ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669585A (ja) * 1992-08-12 1994-03-11 Fujitsu Ltd 面発光半導体レーザ及びその製造方法
JPH09298337A (ja) * 1996-05-09 1997-11-18 Hitachi Ltd 半導体分布ブラッグ反射鏡及びそれを用いた面発光型半導体レーザ
JP4066654B2 (ja) 2001-12-19 2008-03-26 富士ゼロックス株式会社 面発光型半導体レーザ装置及びその製造方法
JP6699341B2 (ja) 2016-05-17 2020-05-27 株式会社リコー 面発光レーザ素子、及びその製造方法、並びに原子発振器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164982A (ja) * 1998-11-30 2000-06-16 Nippon Telegr & Teleph Corp <Ntt> 面発光レーザ
JP2002344081A (ja) * 2001-03-13 2002-11-29 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置
JP2005191343A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 面発光レーザの製造方法および面発光レーザおよび光伝送システム
JP2007207938A (ja) * 2006-01-31 2007-08-16 Sumitomo Electric Ind Ltd 面発光半導体レーザ
JP2008071900A (ja) * 2006-09-13 2008-03-27 Furukawa Electric Co Ltd:The 面発光レーザ素子及び面発光レーザ素子アレイ
US20130177036A1 (en) * 2008-07-28 2013-07-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Three-terminal vertical cavity surface emitting laser (vcsel) and a method for operating a three-terminal vcsel
JP2014165222A (ja) * 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 長波長帯面発光レーザ

Also Published As

Publication number Publication date
JPWO2021038680A1 (ja) 2021-03-04
US20220329047A1 (en) 2022-10-13
JP7310897B2 (ja) 2023-07-19

Similar Documents

Publication Publication Date Title
US5903590A (en) Vertical-cavity surface-emitting laser device
JP7464643B2 (ja) エッチングされた平坦化ｖｃｓｅｌおよびその作製方法
US9300115B2 (en) Quantum cascade laser
US7638792B2 (en) Tunnel junction light emitting device
US8716044B2 (en) Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method
US7330495B2 (en) Vertical cavity surface emitting laser diode having a high reflective distributed Bragg reflector
EP1233493B1 (en) Vertical cavity surface-emitting laser diode having a spacer for effective diffusion of holes between p-type electrode and active layer, and method for manufacturing the same
US20120236890A1 (en) P-type isolation regions adjacent to semiconductor laser facets
CN110970797B (zh) 高速高带宽垂直腔表面发射激光器
US8228964B2 (en) Surface emitting laser, surface emitting laser array, and image formation apparatus
US8389308B2 (en) Method for producing surface emitting semiconductor device
JP5381692B2 (ja) 半導体発光素子
JP2004253802A (ja) 改善された温度特性を有するＧａＡｓＳｂ／ＧａＡｓ素子
JP2009188238A (ja) 面発光レーザ及びその製造方法
JP5006242B2 (ja) 面発光半導体レーザ素子
JP2000353858A (ja) 面発光レーザとその作製方法
WO2021038680A1 (ja) 面発光レーザおよびその作製方法
CN112189288A (zh) 具有埋入式折射率引导型电流限制层的垂直腔面发射器件
JP5181420B2 (ja) 面発光半導体レーザ
WO2023026536A1 (ja) 面発光素子及び面発光素子の製造方法
JP2003115635A (ja) 面発光型半導体レーザ素子
JPH07312462A (ja) 面発光レーザダイオードの製造方法，及び面発光レーザダイオード
CN114865452A (zh) 一种具备氧化隔离层的高效垂直腔面eml芯片及制备方法
JP2007273817A (ja) 面発光型半導体レーザ素子及び面発光型半導体レーザ素子の製造方法
JPH0521898A (ja) 面発光レーザ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19943736

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021541806

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19943736

Country of ref document: EP

Kind code of ref document: A1