WO2021012529A1 - 显示面板的制备方法、显示面板及显示装置 - Google Patents

显示面板的制备方法、显示面板及显示装置 Download PDF

Info

Publication number
WO2021012529A1
WO2021012529A1 PCT/CN2019/118609 CN2019118609W WO2021012529A1 WO 2021012529 A1 WO2021012529 A1 WO 2021012529A1 CN 2019118609 W CN2019118609 W CN 2019118609W WO 2021012529 A1 WO2021012529 A1 WO 2021012529A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display panel
insulating layer
auxiliary electrode
via hole
Prior art date
Application number
PCT/CN2019/118609
Other languages
English (en)
French (fr)
Inventor
向明
Original Assignee
武汉华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉华星光电半导体显示技术有限公司 filed Critical 武汉华星光电半导体显示技术有限公司
Priority to US16/622,712 priority Critical patent/US11094719B2/en
Publication of WO2021012529A1 publication Critical patent/WO2021012529A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Definitions

  • the invention relates to the field of display technology, in particular to a method for manufacturing a display panel, a display panel and a display device.
  • OLED Organic Light-Emitting Diode
  • the Vss signal in the OLED display panel is transmitted through the source and drain wiring layers in the non-display area of the display panel to the vapor-deposited cathode layer on the front side, thereby supplying power to the pixel cathodes in the display area.
  • the cathode potential of the display panel is unevenly distributed during the display process, and the problem of uneven panel brightness occurs.
  • the cathode can be connected to the auxiliary electrode, thereby improving the uniformity of the cathode potential.
  • this design will cause the inorganic packaging layer to break at the inverted trapezoid, reducing the ability of the packaging film to block water and oxygen intrusion.
  • the inverted trapezoid requires the use of negative photoresist to complete, which increases the complexity of the process and the production cost.
  • the present invention addresses the problems of uneven display of the display panel obtained by the display panel manufacturing method in the prior art, and reduced the ability of the packaging film to block water and oxygen intrusion, complicated manufacturing process and high cost.
  • the embodiments of the present invention provide a problem A manufacturing method of a display panel, a display panel and a display device.
  • the present application provides a method for manufacturing a display panel, the method including:
  • a buffer layer, a source and drain stage, a gate insulating layer, a gate metal layer and a dielectric layer are sequentially formed on the substrate;
  • a planarization organic layer, an anode wiring layer, a pixelated definition layer, an electroluminescence layer and a cathode are sequentially prepared on the patterned inorganic insulating layer, and the cathode, the patterned inorganic insulating layer and the auxiliary electrode form a capacitor.
  • the step of sequentially forming a buffer layer, a source and drain stage, a gate insulating layer, a gate metal layer, and a dielectric layer on the substrate includes:
  • An inter-line dielectric layer is prepared on the gate metal layer.
  • a first via hole is formed in the gate insulating layer and the dielectric layer of the display panel, and a source-drain wiring layer is formed in the first via hole and above the dielectric layer
  • auxiliary electrodes include:
  • Forming the first via hole by etching inside the gate insulating layer and the inside of the dielectric layer, and the first via hole passes through the gate insulating layer and the dielectric layer;
  • the auxiliary electrode is formed in other regions above the dielectric layer except for the source-drain wiring layer.
  • the preparing a patterned inorganic insulating layer on the auxiliary electrode includes:
  • the patterned inorganic insulating layer is deposited and etched above the auxiliary electrode, and the patterned inorganic insulating layer completely covers the auxiliary electrode.
  • preparing a planarization organic layer, an anode wiring layer, a pixelization definition layer, an electroluminescence layer and a cathode sequentially on the patterned inorganic insulating layer including:
  • a second via hole is provided in the planarization organic layer, and at the same time, an anode wiring layer is deposited and etched above the planarization organic layer and in the second via hole, and the anode wiring layer passes through the first Two vias are connected to the source-drain level wiring layer;
  • An electroluminescent layer and a cathode are prepared on the pixel defining layer.
  • the preparing a pixel definition layer on the anode wiring layer so that a partial area of the anode wiring layer and the patterned inorganic insulating layer are exposed includes:
  • a patterned pixel definition layer is prepared by exposing, developing and curing above the anode wiring layer, and at the same time exposing a part of the anode wiring layer and the patterned inorganic insulating layer on the auxiliary electrode.
  • the preparation of the electroluminescent layer and the cathode on the pixel defining layer includes:
  • a cathode is prepared on the pixel defining layer, and the cathode covers the pixel defining layer, the electroluminescent layer and the patterned inorganic insulating layer, and the cathode, the patterned inorganic insulating layer and the auxiliary electrode form a capacitor.
  • the preparing the electroluminescent layer over the exposed part of the anode wiring layer includes: performing an evaporation process on the exposed part of the anode wiring layer to obtain the electroluminescent layer.
  • the electroluminescent layer is located on a part of the exposed area of the anode wiring layer and does not cover the entire anode wiring layer.
  • the present application also provides a display panel including a substrate and a buffer layer, source and drain electrodes, a gate insulating layer, and a gate metal layer prepared on the substrate, and the display panel is also include:
  • a dielectric layer is prepared on the gate insulating layer to cover the gate metal layer, and a first via is etched inside the dielectric layer;
  • a source and drain wiring layer is formed in the first via hole and above the dielectric layer
  • Auxiliary electrode, the auxiliary electrode is formed above a partial area of the dielectric layer
  • the dielectric layer includes a silicon oxynitride layer, a silicon glass layer doped with boron and phosphorus, and a plasma-enhanced tetraethyl orthosilicate layer.
  • the first via hole includes a first sub via hole and a second sub via hole, the first sub via hole is arranged corresponding to the source of the display panel, and the second sub via hole is connected to the The drain level of the display panel is correspondingly arranged, and the first via hole penetrates the entire gate insulating layer and the dielectric layer.
  • the size of the patterned inorganic insulating layer is greater than or equal to the size of the auxiliary electrode.
  • the patterned inorganic insulating layer completely covers the auxiliary electrode.
  • D is the voltage drop in the display panel
  • S is the area of the auxiliary electrode
  • A is a preset fixed value.
  • the present invention also provides a display device including the display panel as described in any one of the above.
  • the dielectric layer includes a silicon oxynitride layer, a silicon glass layer doped with boron and phosphorus, and a plasma-enhanced tetraethyl orthosilicate layer.
  • the first via hole includes a first sub via hole and a second sub via hole, the first sub via hole is arranged corresponding to the source of the display panel, and the second sub via hole is connected to the The drain level of the display panel is correspondingly arranged, and the first via hole penetrates the entire gate insulating layer and the dielectric layer.
  • the size of the patterned inorganic insulating layer is greater than or equal to the size of the auxiliary electrode.
  • the patterned inorganic insulating layer completely covers the auxiliary electrode.
  • D is the voltage drop in the display panel
  • S is the area of the auxiliary electrode
  • A is a preset fixed value.
  • the preparation method of the display panel, the display panel and the display device provided by the present invention are prepared by preparing a patterned inorganic insulating layer above the auxiliary electrode of the display panel when the display panel is prepared, so that after the display panel is prepared, The cathode of the display panel, the patterned inorganic insulating layer, and the auxiliary electrode form a capacitor.
  • FIG. 1 is a schematic flowchart of an embodiment of a method for manufacturing a display panel provided by the present invention
  • step S2 is a schematic flowchart of an embodiment of step S2 provided by the present invention.
  • FIG. 3 is a schematic flowchart of an embodiment of step S4 provided by the present invention.
  • FIG. 4 is a schematic structural diagram of an embodiment of a display panel provided by the present invention.
  • Fig. 5 is a schematic diagram of an embodiment of an auxiliary electrode provided by the present invention.
  • first and second are only used for descriptive purposes, and cannot be understood as indicating or implying relative importance or implicitly indicating the number of indicated technical features. Therefore, the features defined with “first” and “second” may explicitly or implicitly include one or more of the features. In the description of the present invention, “plurality” means two or more, unless otherwise specifically defined.
  • the embodiment of the present invention provides a method for manufacturing a display panel, a display panel and a display device. Detailed descriptions are given below.
  • FIG. 1 is a schematic flow chart of an embodiment of a method for manufacturing a display panel provided by the present invention
  • the method for manufacturing a display panel provided by the present invention includes:
  • a buffer layer, a source and drain stage, a gate insulating layer, a gate metal layer and a dielectric layer are sequentially formed on the substrate.
  • a first via is formed inside the gate insulating layer and the dielectric layer of the display panel, and a source-drain level wiring layer and auxiliary electrodes are formed inside the first via and above the dielectric layer.
  • a planarized organic layer, an anode wiring layer, a pixelated definition layer, an electroluminescence layer and a cathode are sequentially prepared on the patterned inorganic insulating layer, and the cathode, the patterned inorganic insulating layer and the auxiliary electrode form a capacitor.
  • the method for preparing a display panel is to prepare a patterned inorganic insulating layer above the auxiliary electrode of the display panel when the display panel is prepared, so that after the display panel is prepared, the cathode and the patterned inorganic insulating layer of the display panel.
  • the layer and the auxiliary electrode form a capacitor, and by maintaining the stability of the auxiliary electrode voltage, and then maintaining the stability of the cathode voltage of the display panel, the brightness uniformity of the display panel is improved.
  • a buffer layer, a source and drain stage, a gate metal layer, a gate insulating layer and a dielectric layer are sequentially formed on the substrate.
  • the substrate may be polyimide (PI)
  • the substrate and forming the source and drain electrodes on the buffer layer includes:
  • the polysilicon layer is doped with heavy ions to form source and drain.
  • a gate insulating layer is deposited on the source and drain electrodes, and the gate insulating layer completely covers the source and drain electrodes of the display panel.
  • a gate metal layer is deposited on the gate insulating layer, and the gate metal layer is a patterned gate metal layer.
  • the specific method and process of preparing the buffer layer, the source and drain electrodes, the gate insulating layer and the gate metal layer are not limited here, and the prior art can be referred to for details.
  • the gate metal layer of the display panel may include a first metal layer and a second metal layer
  • the gate insulating layer includes a first gate insulating layer and a second gate insulating layer.
  • a first gate insulating layer is prepared and formed above the source and drain stages
  • a first gate metal layer is prepared and formed above the first gate insulating layer.
  • the first gate insulating layer is used to isolate the substrate and the first gate metal layer to avoid short-circuits; the first gate metal layer and the substrate form a thin film transistor.
  • a second gate insulating layer is prepared above the first gate metal layer, and the second gate insulating layer completely covers the first gate metal layer, The second gate metal layer is used to isolate the first gate metal layer and the second gate metal layer.
  • a second gate metal layer is prepared above the second gate insulating layer. The first gate metal layer and the second gate metal layer form a capacitor, and the first gate metal layer corresponds to the second gate metal layer. Set up.
  • an inter-line dielectric layer (Inter Layer) is formed on the gate metal layer.
  • Dielectric ILD
  • the inter-line dielectric layer includes: a silicon oxynitride (SiON) layer, a silicon glass layer doped with boron and phosphorus, and a plasma-enhanced tetraethyl orthosilicate layer.
  • the dielectric layer is mainly used to isolate the gate metal layer to avoid problems such as short circuits.
  • steps and methods for preparing the interline dielectric layer can refer to the prior art, and there is no limitation in the embodiment of the present invention.
  • step S2 of the present invention a first pass is formed inside the gate insulating layer and the dielectric layer of the display panel.
  • a hole, a source-drain level wiring layer and an auxiliary electrode are formed inside the first via hole and above the dielectric layer.
  • first via holes are etched in the gate insulating layer and the inter-line dielectric layer corresponding to the source and drain of the display panel.
  • the first via further includes a first sub via and a second sub via, wherein the first sub via is arranged corresponding to the source of the display panel, and the second sub via is arranged corresponding to the drain of the display panel.
  • the first via hole penetrates the entire gate insulating layer and the inter-line dielectric layer.
  • the source and drain wiring layer is prepared by deposition and etching inside the first via hole and on the inter-line dielectric layer.
  • the source and drain wiring layer is located above the inter-line dielectric layer. Part only includes part of the inter-line dielectric layer.
  • auxiliary electrodes are formed on other regions above the interline dielectric layer except for the source and drain wiring layers.
  • the manufacturing method of the display panel further includes:
  • a patterned inorganic insulating layer is deposited and etched above the auxiliary electrode, and the area of the patterned inorganic insulating layer is greater than or equal to the area of the auxiliary electrode. Specifically, the patterned inorganic insulating layer completely covers the auxiliary electrode.
  • the manufacturing method of the display panel may further include:
  • a planarized organic layer is prepared on the source and drain level wiring layer, exposing the auxiliary electrode.
  • a patterned inorganic insulating layer is prepared on the auxiliary electrode.
  • a planarized organic layer is formed by coating, developing, exposing, and curing on the source-drain level wiring layer, and a third through hole is formed inside the planarized organic layer.
  • the third through hole is formed at the source and drain level.
  • the inside of the line layer passes through the entire planarized organic layer.
  • the planarized organic layer is formed, the patterned inorganic insulating layer is exposed, that is, the planarized organic layer does not completely cover the entire inter-line dielectric layer.
  • a patterned inorganic insulating layer is deposited and etched on the patterned inorganic insulating layer, and the area of the patterned inorganic insulating layer is greater than or equal to the area of the auxiliary electrode. Specifically, the patterned inorganic insulating layer completely covers the auxiliary electrode.
  • the specific operation and method for preparing the film layer of the display panel can refer to the prior art, which is not limited in this invention.
  • step S4 of the present invention a planarized organic layer and an anode trace are sequentially prepared on the patterned inorganic insulating layer.
  • a layer, a pixelated definition layer, an electroluminescent layer and a cathode, the cathode, the patterned inorganic insulating layer and the auxiliary electrode forming a capacitor include:
  • a second via hole is provided in the planarization organic layer, and at the same time, an anode wiring layer is formed by depositing and etching above the planarization organic layer and in the second via hole, and the anode wiring layer is connected to the source and drain through the second via hole.
  • Level routing layer connection is provided.
  • the step S34 to prepare the electroluminescent layer and the cathode over the part of the exposed area of the anode wiring layer may further include:
  • a cathode is prepared on the pixel defining layer, and the cathode covers the pixel defining layer, the electroluminescent layer and the patterned inorganic insulating layer, and the cathode, the patterned inorganic insulating layer and the auxiliary electrode form a capacitor.
  • a planarized organic layer is prepared by coating, exposing, developing, and curing on other areas above the source and drain level wiring layer except for the patterned inorganic insulating layer.
  • a second through hole is formed inside the planarized organic layer, and the second through hole is formed inside the source-drain level wiring layer and passes through the entire planarized organic layer.
  • the planarized organic layer is formed, the patterned inorganic insulating layer is exposed, that is, the planarized organic layer does not completely cover the entire inter-line dielectric layer.
  • a patterned anode wiring layer is deposited and etched on a part of the area above the planarized organic layer and inside the second through hole.
  • the anode wiring layer passes through the second through hole and the source and drain levels.
  • the wiring layer is connected, and the anode wiring layer only covers a part of the planarized organic layer.
  • a patterned pixel definition layer is prepared by exposure, development and curing above the anode wiring layer, and at the same time, a part of the anode wiring layer and auxiliary areas are exposed. Patterned inorganic insulating layer on the electrode.
  • an evaporation process is performed to prepare an electroluminescent layer above the exposed part of the anode wiring layer.
  • the electroluminescent layer is located on the exposed part of the anode wiring layer and does not cover the entire anode. Routing layer.
  • a cathode is prepared above the pixel defining layer, and the cathode completely covers the entire pixel defining layer and the exposed patterned inorganic insulating layer.
  • the cathode, the patterned inorganic insulating layer and the auxiliary electrode form a capacitor, and the cathode and the auxiliary electrode are the two electrodes of the capacitor respectively.
  • the present invention also provides a display panel. As shown in FIG. 4, it is a schematic structural diagram of an embodiment of the display panel provided by the present invention.
  • the display panel includes:
  • the buffer layer 110 is prepared on the surface of the substrate 100;
  • the source and drain electrodes 120 are prepared on a part of the buffer layer 110;
  • the gate insulating layer 130 is prepared on the buffer layer 110,
  • the gate metal layer 140 is prepared on a partial area of the gate insulating layer 130;
  • a dielectric layer 150 is prepared on the gate insulating layer 130 to cover the gate metal layer 140, and the dielectric layer 150 has a first via 151 etched therein;
  • the source and drain wiring layer 160 is formed in the first via 151 and above the dielectric layer 150;
  • An auxiliary electrode 170 which is formed over a partial area of the dielectric layer 150;
  • a patterned electrodeless insulating layer 180 is prepared above the auxiliary electrode 170;
  • a planarized organic layer 190 prepared on the dielectric layer 150, the anode wiring layer 200, the pixel defining layer 210, the electroluminescent layer 220 and the cathode 230, the cathode 230, the patterned electrodeless insulating layer 180 and The auxiliary electrode 170 forms a capacitor.
  • a patterned inorganic insulating layer is prepared above the auxiliary electrode of the display panel when the display panel is prepared, so that after the display panel is prepared, the cathode, the patterned inorganic insulating layer and the auxiliary The electrodes form a capacitor, and by maintaining the stability of the auxiliary electrode voltage, thereby maintaining the stability of the cathode voltage of the display panel, the uniformity of the brightness of the display panel is improved.
  • the area size of the patterned inorganic insulating layer 180 is greater than or equal to the area size of the auxiliary electrode 170. Specifically, the patterned inorganic insulating layer 180 completely covers the auxiliary electrode 170.
  • the area of the auxiliary electrode and the voltage drop in the display panel satisfy the following formula:
  • D is the voltage drop in the display panel
  • S is the area of the auxiliary electrode
  • A is a preset fixed value.
  • the voltage drop in the area close to the Vss trace outside the display panel is usually greater than the voltage drop in the area away from the Vss trace. Since the capacitance of the capacitor is proportional to the area of the electrode, a larger auxiliary electrode can be set in a region with a larger voltage drop, and a smaller auxiliary electrode can be set in a region with a smaller voltage drop to further better maintain The stability of the cathode potential of the display panel.
  • the area of the auxiliary electrode can be changed by changing the width, length or shape of the auxiliary electrode, thereby changing the potential at the auxiliary electrode, and thereby changing the cathode potential of the display panel.
  • FIG. 5 it is a schematic diagram of an embodiment of the auxiliary electrode provided by the present invention.
  • the present invention also provides a display device comprising the aforementioned display panel.
  • the display device is prepared by preparing a patterned inorganic insulating layer above the auxiliary electrode of the display panel when the display panel is prepared. After completion, the cathode of the display panel, the patterned inorganic insulating layer and the auxiliary electrode form a capacitor. By maintaining the stability of the auxiliary electrode voltage, and then maintaining the stability of the cathode voltage of the display panel, the brightness uniformity of the display panel is improved.
  • each of the above units or structures can be implemented as independent entities, or can be combined arbitrarily, and implemented as the same or several entities.
  • each of the above units or structures please refer to the previous method embodiments. No longer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示面板的制备方法、显示面板及显示装置，该方法包括：在显示面板的栅极绝缘层(130)和介电层(150)内部形成第一过孔(151)，并在第一过孔(151)内部及介电层(150)上方形成辅助电极(170)；在辅助电极(170)上制备无机绝缘层；在无机绝缘层上制备阴极(230)，阴极(230)、无机绝缘层与辅助电极(170)形成电容。该方法维持阴极(230)电压的稳定，提高了显示面板亮度的均匀性。

Description

显示面板的制备方法、显示面板及显示装置 技术领域
本发明涉及显示技术领域，具体涉及一种显示面板的制备方法、显示面板及显示装置。
 背景技术
有机发光二极管(Organic Light-Emitting Diode, OLED) 凭借自身的自发光特性，不像TFT LCD需要背光，因此可视度和亮度均高，其次是电压需求低且省电效率高，加上反应快、重量轻、厚度薄，构造简单，成本低等，已经成为21世纪最具前途的产品之一。
OLED显示面板中的Vss信号通过显示面板非显示区的源漏级走线层，传输到正面蒸镀的阴极层中，从而给显示区的像素阴极供电。但由于源漏级走线以及正面阴极压降的影响，导致在显示过程中，显示面板阴极电位分布不均，进而出现面板亮度不均匀的问题。
 技术问题
现有技术下，通过倒梯形的设计，可以使得阴极与辅助电极连接，进而提高阴极电位的均匀性。然而这种设计会使得无机封装层在倒梯形处出现断层，降低了封装薄膜阻隔水氧入侵的能力，同时，倒梯形需要使用负性光阻才能完成，增加了制程的复杂性以及生产成本。
 技术解决方案
本发明针对现有技术下的显示面板制备方法得到的显示面板，显示面板显示不均，且降低了封装薄膜阻隔水氧入侵的能力，制程复杂且成本很高的问题，本发明实施例提供一种显示面板的制备方法、显示面板及显示装置。
为解决上述问题，第一方面，本申请提供一种显示面板的制备方法，所述方法包括：
在基板上依次形成缓冲层、源漏级、栅极绝缘层、栅极金属层和介电层；
在所述显示面板的栅极绝缘层和介电层内部形成第一过孔，并在所述第一过孔内部及所述介电层上方形成源漏级走线层和辅助电极；
在所述辅助电极上制备图案化无机绝缘层；
在所述图案化无机绝缘层上依次制备平坦化有机层、阳极走线层、像素化定义层、电致发光层和阴极，所述阴极、图案化无机绝缘层与所述辅助电极形成电容。
进一步的，所述在基板上依次形成缓冲层、源漏级、栅极绝缘层、栅极金属层和介电层包括：
在所述基板上制备形成缓冲层；
在所述缓冲层上沉积并刻蚀形成图案化多晶硅层，对所述多晶硅层进行重离子掺杂，从而形成源漏极；
在所述源漏级上沉积栅极绝缘层，所述栅极绝缘层完全覆盖所述显示面板的源漏级；
在所述栅极绝缘层上沉积栅极金属层，所述栅极金属层为图案化的栅极金属层；
在所述栅极金属层上制备线间介电层。
进一步的，所述在所述显示面板的栅极绝缘层和介电层内部上形成第一过孔，并在所述第一过孔内部及所述介电层上方形成源漏级走线层和辅助电极包括：
在所述栅极绝缘层内部和所述介电层内部通过刻蚀，形成所述第一过孔，所述第一过孔穿过所述栅极绝缘层和所述介电层；
在所述第一过孔内部及所述介电层上方沉积并蚀刻形成所述源漏级走线层；
在所述介电层上方除所述源漏级走线层外的其他区域形成所述辅助电极。
进一步的，所述在所述辅助电极上制备图案化无机绝缘层包括：
在所述辅助电极上方沉积并刻蚀形成所述图案化无机绝缘层，所述图案化无机绝缘层完全覆盖所述辅助电极。
进一步的，在所述图案化无机绝缘层上依次制备平坦化有机层、阳极走线层、像素化定义层、电致发光层和阴极，包括：
在所述源漏级走线层上方除所述图案化无机绝缘层外的其他区域制备形成平坦化有机层；
在所述平坦化有机层内设置第二过孔，同时在所述平坦化有机层上方和所述第二过孔内沉积并蚀刻形成阳极走线层，所述阳极走线层通过所述第二过孔与所述源漏级走线层连接；
在所述阳极走线层上制备像素定义层，使得所述阳极走线层的部分区域和所述图案化无机绝缘层露出；
在所述像素定义层上制备电致发光层和阴极。
进一步的，所述在所述阳极走线层上制备像素定义层，使得所述阳极走线层的部分区域和所述图案化无机绝缘层露出包括：
在所述阳极走线层上方通过曝光、显影和固化制备得到图案化的像素定义层，同时暴露出所述阳极走线层的部分区域和所述辅助电极上的图案化无机绝缘层。
进一步的，所述在所述像素定义层上制备电致发光层和阴极包括：
在所述阳极走线层露出的部分区域上方制备电致发光层；
在所述像素定义层上制备阴极，所述阴极覆盖所述像素定义层、所述电致发光层和所述图案化无机绝缘层，阴极、图案化无机绝缘层与所述辅助电极形成电容。
进一步的，所述在所述阳极走线层露出的部分区域上方制备电致发光层包括：在所述阳极走线层露出的部分区域上进行蒸镀制程，得到电致发光层，所述电致发光层位于阳极走线层露出的部分区域上，不覆盖整个阳极走线层。
第二方面，本申请还提供一种显示面板，所述显示面板包括基板以及制备于所述基板之上的缓冲层、源漏极、栅极绝缘层和栅极金属层，所述显示面板还包括：
介电层，制备于所述栅极绝缘层之上覆盖所述栅极金属层，所述介电层内部刻蚀有第一过孔；
源漏走线层，形成于所述第一过孔内及所述介电层上方；
辅助电极，所述辅助电极形成于所述介电层的部分区域上方；
图案化无极绝缘层，制备于所述辅助电极上方；
以及制备于所述介电层之上的平坦化有机层，阳极走线层、像素定义层、电致发光层和阴极，所述阴极、图案化无极绝缘层与所述辅助电极形成电容。
进一步的，所述介电层包括氮氧化硅层、掺杂有硼、磷元素的硅玻璃层和等离子体增强正硅酸乙酯层。
进一步的，所述第一过孔包括第一子过孔和第二子过孔，所述第一子过孔与所述显示面板的源极对应设置，所述第二子过孔与所述显示面板的漏级对应设置，所述第一过孔穿过整个所述栅极绝缘层和所述介电层。
进一步的，所述图案化无机绝缘层的大小大于或等于所述辅助电极的大小。
进一步的，所述图案化无机绝缘层完全覆盖所述辅助电极。
进一步的，所述辅助电极的面积与目标压降满足如下公式：
D=A*S；
其中，D为所述显示面板中的压降，S为所述辅助电极的面积，A为预设的固定值。
本发明还提供一种显示装置，所述显示装置包括如上任一项所述的显示面板。
进一步的，所述介电层包括氮氧化硅层、掺杂有硼、磷元素的硅玻璃层和等离子体增强正硅酸乙酯层。
进一步的，所述第一过孔包括第一子过孔和第二子过孔，所述第一子过孔与所述显示面板的源极对应设置，所述第二子过孔与所述显示面板的漏级对应设置，所述第一过孔穿过整个所述栅极绝缘层和所述介电层。
进一步的，所述图案化无机绝缘层的大小大于或等于所述辅助电极的大小。
进一步的，所述图案化无机绝缘层完全覆盖所述辅助电极。
进一步的，所述辅助电极的面积与目标压降满足如下公式：
D=A*S；
其中，D为所述显示面板中的压降，S为所述辅助电极的面积，A为预设的固定值。
 有益效果
有益效果：本发明提供的显示面板的制备方法、显示面板及显示装置，通过在制备显示面板时，在显示面板的辅助电极上方制备一层图案化无机绝缘层，使得在显示面板制备完成后，显示面板的阴极、图案化无机绝缘层与辅助电极形成电容，通过维持辅助电极电压的稳定，进而维持显示面板阴极电压的稳定，提高了显示面板亮度的均匀性。
 附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的显示面板的制备方法一实施例流程示意图；
图2为本发明提供的步骤S2一实施例流程示意图；
图3为本发明提供的步骤S4一实施例流程示意图；
图4为本发明提供的显示面板一实施例的结构示意图；
图5为本发明提供的辅助电极的实施例示意图。
 本发明的实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本发明实施例提供一种显示面板的制备方法、显示面板及显示装置。以下分别进行详细说明。
如图1所示，为本发明提供的显示面板的制备方法一实施例流程示意图，本发明提供的显示面板的制备方法包括：
S1、在基板上依次形成缓冲层、源漏级、栅极绝缘层、栅极金属层和介电层。
S2、在显示面板的栅极绝缘层和介电层内部上形成第一过孔，并在第一过孔内部及介电层上方形成源漏级走线层和辅助电极。
S3、在辅助电极上制备图案化无机绝缘层。
S4、在图案化无机绝缘层上依次制备平坦化有机层、阳极走线层、像素化定义层、电致发光层和阴极，阴极、图案化无机绝缘层与辅助电极形成电容。
本发明提供的显示面板的制备方法，通过在制备显示面板时，在显示面板的辅助电极上方制备一层图案化无机绝缘层，使得在显示面板制备完成后，显示面板的阴极、图案化无机绝缘层与辅助电极形成电容，通过维持辅助电极电压的稳定，进而维持显示面板阴极电压的稳定，提高了显示面板亮度的均匀性。
在本发明实施例中，所述步骤S1在基板上依次形成缓冲层、源漏级、栅极金属层、栅极绝缘层和介电层中的基板可以为聚酰亚胺(Polyimide，PI）基板，且在缓冲层上形成源漏极包括：
在缓冲层上沉积并刻蚀形成图案化多晶硅层Poly-Si；
对多晶硅层进行重离子掺杂，从而形成源漏极。
接着在源漏极上沉积栅极绝缘层，该栅极绝缘层完全覆盖显示面板的源漏极。同时在栅极绝缘层上沉积形成栅极金属层，该栅极金属层为图案化的栅极金属层。
需要说明的是，在本发明实施例中，具体制备缓冲层、源漏极、栅极绝缘层和栅极金属层的方法与过程在此处不做限定，具体可以参考现有技术。
在本发明的另一些实施例中，该显示面板的栅极金属层可以包括第一金属层和第二金属层，栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层。其中，在制备完成源漏级之后，在源漏级上方制备形成第一栅极绝缘层，在第一栅极绝缘层上方制备形成第一栅极金属层。第一栅极绝缘层用于隔绝基板与第一栅极金属层，避免出现短路等现象；而第一栅极金属层与基板形成薄膜晶体管。
在制备得到第一栅极金属层和第一栅极绝缘层后，在第一栅极金属层上方制备得到第二栅极绝缘层，第二栅极绝缘层完全覆盖第一栅极金属层，第二栅极金属层用于隔绝第一栅极金属层与第二栅极金属层。接着在第二栅极绝缘层上方制备第二栅极金属层，第一栅极金属层与第二栅极金属层形成一个电容，第一栅极金属层与第二栅极金属层的位置对应设置。
在本发明的一个实施例中，当制备栅极金属层后，在栅极金属层上制备线间介电层（Inter Layer Dielectric，ILD），一般来说，线间介电层又包括：氮氧化硅（SiON）层、掺杂有硼、磷元素的硅玻璃层和等离子体增强正硅酸乙酯层。该介电层主要用于将栅极金属层隔离，避免短路等问题。
需要说明的是，制备线间介电层的步骤和方法可以参考现有技术，本发明实施例中不做任何限定。
在上述实施例的基础上，如图2所示，为本发明提供的步骤S2一实施例流程示意图，本发明步骤S2在所述显示面板的栅极绝缘层和介电层内部形成第一过孔，并在所述第一过孔内部及所述介电层上方形成源漏级走线层和辅助电极包括。
S21、在栅极绝缘层内部和介电层内部通过刻蚀，形成第一过孔，第一过孔穿过栅极绝缘层和介电层。
S22、在第一过孔内部及介电层上方沉积并蚀刻形成源漏级走线层。
S23、在介电层上方除源漏级走线层外的其他区域形成辅助电极。
具体的，在制备完成线间介电层后，在栅极绝缘层和线间介电层内部与显示面板源漏极对应的区域上刻蚀形成第一过孔。第一过孔又包括第一子过孔和第二子过孔，其中，第一子过孔与显示面板的源极对应设置，第二子过孔与显示面板的漏级对应设置。第一过孔穿过整个栅极绝缘层和线间介电层。
在形成第一过孔后，在第一过孔的内部及线间介电层上方通过沉积刻蚀制备得到源漏极走线层，该源漏极走线层位于线间介电层上方的部分只包括线间介电层的部分区域。
在形成源漏极走线层后，在线间介电层上方除源漏极走线层外的其他区域上形成辅助电极。在本发明的实施例中，该辅助电极可以为一个或多个。具体的，该辅助电极可以为一个、两个或三个。
在上述实施例的基础上，形成源漏级走线层和辅助电极后，该显示面板的制备方法还包括：
在辅助电极的上方沉积并刻蚀形成图案化无机绝缘层，该图案化无机绝缘层的面积大于或者等于辅助电极的面积。具体的，该图案化无机绝缘层的完全覆盖该辅助电极。
在本发明的另一些实施例中，在形成源漏级走线层和辅助电极后，该显示面板的制备方法还可以包括：
在源漏级走线层上制备得到平坦化有机层，暴露出辅助电极。
在辅助电极上制备图案化无机绝缘层。
具体的，在源漏级走线层上通过涂布、显影、曝光并固化形成平坦化有机层，同时在平坦化有机层内部形成第三通孔，该第三通孔形成在源漏级走线层的内部，穿过整个平坦化有机层。且在形成平坦化有机层的同时，暴露出图案化无机绝缘层，即平坦化有机层并不是完全覆盖整个线间介电层。
在图案化无机绝缘层露出后，在图案化无机绝缘层上方沉积并刻蚀形成图案化无机绝缘层，该图案化无机绝缘层的面积大于或者等于辅助电极的面积。具体的，该图案化无机绝缘层的完全覆盖该辅助电极。
需要说明的是，在本发明的提供的显示面板的制备方法的实施例中，制备显示面板的膜层的具体操作和方法可以参考现有技术，此发明中不做限定。
在上述实施例的基础上，如图3所示，为本发明提供的步骤S4一实施例流程示意图，本发明步骤S4在所述图案化无机绝缘层上依次制备平坦化有机层、阳极走线层、像素化定义层、电致发光层和阴极，所述阴极、图案化无机绝缘层与所述辅助电极形成电容包括：
S31、在源漏级走线层上方除图案化无机绝缘层外的其他区域制备形成平坦化有机层。
S32、在平坦化有机层内设置第二过孔，同时在平坦化有机层上方和第二过孔内沉积并蚀刻形成阳极走线层，阳极走线层通过第二过孔与所述源漏级走线层连接。
S33、在阳极走线层上制备像素定义层，使得阳极走线层的部分区域和图案化无机绝缘层露出。
S34、在阳极走线层露出的部分区域上方制备电致发光层和阴极。
在上述实施例的基础上，步骤S34在阳极走线层露出的部分区域上方制备电致发光层和阴极还可以包括：
在所述阳极走线层露出的部分区域上方制备电致发光层；
在所述像素定义层上制备阴极，所述阴极覆盖所述像素定义层、所述电致发光层和所述图案化无机绝缘层，阴极、图案化无机绝缘层与所述辅助电极形成电容。
具体的，在制备图案化无机绝缘层后，在源漏级走线层的上方除了图案化无机绝缘层之外的其他区域上通过涂布、曝光、显影并固化制备形成平坦化有机层。同时在平坦化有机层内部形成第二通孔，该第二通孔形成在源漏级走线层的内部，穿过整个平坦化有机层。且在形成平坦化有机层的同时，暴露出图案化无机绝缘层，即平坦化有机层并不是完全覆盖整个线间介电层。
在形成第二通孔后，在平坦化有机层的上方的部分区域和第二通孔内部沉积并蚀刻形成图案化的阳极走线层，该阳极走线层通过第二通孔与源漏级走线层连接，且该阳极走线层只覆盖了平坦化有机层的部分区域。
在上述实施例的基础上，当制备得到阳极走线层后，在阳极走线层上方通过曝光、显影和固化制备得到图案化的像素定义层，同时暴露出阳极走线层的部分区域和辅助电极上的图案化无机绝缘层。
在上述实施例的基础上，进行蒸镀制程，在阳极走线层露出的部分区域上方制备得到电致发光层，该电致发光层位于阳极走线层露出的部分区域上，不覆盖整个阳极走线层。
制备得到电致发光层后，在像素定义层的上方制备阴极，该阴极完全覆盖整个像素定义层和露出的图案化无机绝缘层。此时，阴极、图案化无机绝缘层与辅助电极三者形成一个电容，阴极和辅助电极分别为电容的两端电极。通过控制辅助电极的电压的稳定，进而控制阴极电压的稳定，从而提高显示面板亮度的均匀性。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
本发明还提供一种显示面板，如图4所示，为本发明提供的显示面板一实施例的结构示意图，该显示面板包括：
基板100；
缓冲层110，制备于所述基板100表面；
源漏极120，制备于所述缓冲层110的部分区域上；
栅极绝缘层130，制备于缓冲层110上方，
栅极金属层140，，制备于所述栅极绝缘层130的部分区域上；
介电层150，制备于所述栅极绝缘层130之上覆盖所述栅极金属层140，所述介电层150内部刻蚀有第一过孔151；
源漏走线层160，形成于所述第一过孔151内及所述介电层150上方；
辅助电极170，所述辅助电极170形成于所述介电层150的部分区域上方；
图案化无极绝缘层180，制备于所述辅助电极170上方；
以及制备于所述介电层150之上的平坦化有机层190，阳极走线层200、像素定义层210、电致发光层220和阴极230，所述阴极230、图案化无极绝缘层180与所述辅助电极170形成电容。
本发明提供的显示面板，通过在制备显示面板时，在显示面板的辅助电极上方制备一层图案化无机绝缘层，使得在显示面板制备完成后，显示面板的阴极、图案化无机绝缘层与辅助电极形成电容，通过维持辅助电极电压的稳定，进而维持显示面板阴极电压的稳定，提高了显示面板亮度的均匀性。
在本发明一个实施例提供的显示面板中，图案化无机绝缘层180的面积大小大于或者等于辅助电极170的面积大小。具体的，图案化无机绝缘层180完全覆盖辅助电极170。
在本发明实施例中，辅助电极的面积与显示面板中的压降满足如下公式：
D=A*S；
其中，D为所述显示面板中的压降，S为所述辅助电极的面积，A为预设的固定值。
具体的，在显示面板的显示过程中，通常靠近显示面板外的Vss走线的区域压降要大于远离Vss走线的区域。由于电容的电容量与电极的面积成正比，因此可以在压降较大的区域设置面积更大的辅助电极，而在压降较小的区域设置面积较小的辅助电极，进一步更好的维持显示面板阴极电位的稳定性。
在本发明的实施例中，可以通过改变辅助电极的宽度、长度或者形状来改变辅助电极的面积，从而改变辅助电极处的电位，进而改变显示面板的阴极电位。如图5所示，为本发明提供的辅助电极的实施例示意图。
本发明还提供一种显示装置，该显示装置包括前述的显示面板，该显示装置，通过在制备显示面板时，在显示面板的辅助电极上方制备一层图案化无机绝缘层，使得在显示面板制备完成后，显示面板的阴极、图案化无机绝缘层与辅助电极形成电容，通过维持辅助电极电压的稳定，进而维持显示面板阴极电压的稳定，提高了显示面板亮度的均匀性。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本发明实施例所提供的显示面板的制备方法、显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (20)

  1. 一种显示面板的制备方法，其中，所述方法包括：
    在基板上依次形成缓冲层、源漏级、栅极绝缘层、栅极金属层和介电层；
    在所述显示面板的栅极绝缘层和介电层内部形成第一过孔，并在所述第一过孔内部及所述介电层上方形成源漏级走线层和辅助电极；
    在所述辅助电极上制备图案化无机绝缘层；
    在所述图案化无机绝缘层上依次制备平坦化有机层、阳极走线层、像素化定义层、电致发光层和阴极，所述阴极、图案化无机绝缘层与所述辅助电极形成电容。
  2. 根据权利要求1所述的显示面板制备方法，其中，所述在基板上依次形成缓冲层、源漏级、栅极绝缘层、栅极金属层和介电层包括：
    在所述基板上制备形成缓冲层；
    在所述缓冲层上沉积并刻蚀形成图案化多晶硅层，对所述多晶硅层进行重离子掺杂，从而形成源漏极；
    在所述源漏级上沉积栅极绝缘层，所述栅极绝缘层完全覆盖所述显示面板的源漏级；
    在所述栅极绝缘层上沉积栅极金属层，所述栅极金属层为图案化的栅极金属层；
    在所述栅极金属层上制备线间介电层。
  3. 根据权利要求1所述的显示面板的制备方法，其中，所述在所述显示面板的栅极绝缘层和介电层内部上形成第一过孔，并在所述第一过孔内部及所述介电层上方形成源漏级走线层和辅助电极包括：
    在所述栅极绝缘层内部和所述介电层内部通过刻蚀，形成所述第一过孔，所述第一过孔穿过所述栅极绝缘层和所述介电层；
    在所述第一过孔内部及所述介电层上方沉积并蚀刻形成所述源漏级走线层；
    在所述介电层上方除所述源漏级走线层外的其他区域形成所述辅助电极。
  4. 根据权利要求1所述的显示面板的制备方法，其中，所述在所述辅助电极上制备图案化无机绝缘层包括：
    在所述辅助电极上方沉积并刻蚀形成所述图案化无机绝缘层，所述图案化无机绝缘层完全覆盖所述辅助电极。
  5. 根据权利要求1所述的显示面板的制备方法，其中，在所述图案化无机绝缘层上依次制备平坦化有机层、阳极走线层、像素化定义层、电致发光层和阴极，包括：
    在所述源漏级走线层上方除所述图案化无机绝缘层外的其他区域制备形成平坦化有机层；
    在所述平坦化有机层内设置第二过孔，同时在所述平坦化有机层上方和所述第二过孔内沉积并蚀刻形成阳极走线层，所述阳极走线层通过所述第二过孔与所述源漏级走线层连接；
    在所述阳极走线层上制备像素定义层，使得所述阳极走线层的部分区域和所述图案化无机绝缘层露出；
    在所述像素定义层上制备电致发光层和阴极。
  6. 根据权利要求5所述的显示面板制备方法，其中，所述在所述阳极走线层上制备像素定义层，使得所述阳极走线层的部分区域和所述图案化无机绝缘层露出包括：
    在所述阳极走线层上方通过曝光、显影和固化制备得到图案化的像素定义层，同时暴露出所述阳极走线层的部分区域和所述辅助电极上的图案化无机绝缘层。
  7. 根据权利要求5所述的显示面板的制备方法，其中，所述在所述像素定义层上制备电致发光层和阴极包括：
    在所述阳极走线层露出的部分区域上方制备电致发光层；
    在所述像素定义层上制备阴极，所述阴极覆盖所述像素定义层、所述电致发光层和所述图案化无机绝缘层，阴极、图案化无机绝缘层与所述辅助电极形成电容。
  8. 根据权利要求7所述的显示面板的制备方法，其中，所述在所述阳极走线层露出的部分区域上方制备电致发光层包括：在所述阳极走线层露出的部分区域上进行蒸镀制程，得到电致发光层，所述电致发光层位于阳极走线层露出的部分区域上，不覆盖整个阳极走线层。
  9. 一种显示面板，其中，所述显示面板包括基板以及制备于所述基板之上的缓冲层、源漏极、栅极绝缘层和栅极金属层，所述显示面板还包括：
    介电层，制备于所述栅极绝缘层之上覆盖所述栅极金属层，所述介电层内部刻蚀有第一过孔；
    源漏走线层，形成于所述第一过孔内及所述介电层上方；
    辅助电极，所述辅助电极形成于所述介电层的部分区域上方；
    图案化无极绝缘层，制备于所述辅助电极上方；
    以及制备于所述介电层之上的平坦化有机层，阳极走线层、像素定义层、电致发光层和阴极，所述阴极、图案化无极绝缘层与所述辅助电极形成电容。
  10. 根据权利要求9所述的显示面板，其中，所述介电层包括氮氧化硅层、掺杂有硼、磷元素的硅玻璃层和等离子体增强正硅酸乙酯层。
  11. 根据权利要求9所述的显示面板，其中，所述第一过孔包括第一子过孔和第二子过孔，所述第一子过孔与所述显示面板的源极对应设置，所述第二子过孔与所述显示面板的漏级对应设置，所述第一过孔穿过整个所述栅极绝缘层和所述介电层。
  12. 根据权利要求9所述的显示面板，其中，所述图案化无机绝缘层的大小大于或等于所述辅助电极的大小。
  13. 根据权利要求12所述的显示面板，其中，所述图案化无机绝缘层完全覆盖所述辅助电极。
  14. 根据权利要求13所述的显示面板，其中，所述辅助电极的面积与目标压降满足如下公式：
    D=A*S；
    其中，D为所述显示面板中的压降，S为所述辅助电极的面积，A为预设的固定值。
  15. 一种显示装置，其中，所述显示装置包括显示面板，所述显示面板包括基板以及制备于所述基板之上的缓冲层、源漏极、栅极绝缘层和栅极金属层，所述显示面板还包括：
    介电层，制备于所述栅极绝缘层之上覆盖所述栅极金属层，所述介电层内部刻蚀有第一过孔；
    源漏走线层，形成于所述第一过孔内及所述介电层上方；
    辅助电极，所述辅助电极形成于所述介电层的部分区域上方；
    图案化无极绝缘层，制备于所述辅助电极上方；
    以及制备于所述介电层之上的平坦化有机层，阳极走线层、像素定义层、电致发光层和阴极，所述阴极、图案化无极绝缘层与所述辅助电极形成电容。
  16. 根据权利要求15所述的显示装置，其中，所述介电层包括氮氧化硅层、掺杂有硼、磷元素的硅玻璃层和等离子体增强正硅酸乙酯层。
  17. 根据权利要求15所述的显示装置，其中，所述第一过孔包括第一子过孔和第二子过孔，所述第一子过孔与所述显示面板的源极对应设置，所述第二子过孔与所述显示面板的漏级对应设置，所述第一过孔穿过整个所述栅极绝缘层和所述介电层。
  18. 根据权利要求15所述的显示装置，其中，所述图案化无机绝缘层的大小大于或等于所述辅助电极的大小。
  19. 根据权利要求18所述的显示装置，其中，所述图案化无机绝缘层完全覆盖所述辅助电极。
  20. 根据权利要求18所述的显示装置，其中，所述辅助电极的面积与目标压降满足如下公式：
    D=A*S；
    其中，D为所述显示面板中的压降，S为所述辅助电极的面积，A为预设的固定值。
PCT/CN2019/118609 2019-07-23 2019-11-14 显示面板的制备方法、显示面板及显示装置 WO2021012529A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/622,712 US11094719B2 (en) 2019-07-23 2019-11-14 Method of manufacturing display panel, display panel, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910667191.XA CN110429114A (zh) 2019-07-23 2019-07-23 显示面板的制备方法、显示面板及显示装置
CN201910667191.X 2019-07-23

Publications (1)

Publication Number Publication Date
WO2021012529A1 true WO2021012529A1 (zh) 2021-01-28

Family

ID=68411962

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/118609 WO2021012529A1 (zh) 2019-07-23 2019-11-14 显示面板的制备方法、显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN110429114A (zh)
WO (1) WO2021012529A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置
CN110767738B (zh) * 2019-11-22 2021-12-03 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN111129003B (zh) * 2019-12-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种电致发光器件的覆晶结构和显示装置
EP4080576A4 (en) * 2019-12-20 2022-12-21 BOE Technology Group Co., Ltd. DISPLAY DEVICE, DISPLAY PANEL AND METHOD OF MAKING THEREOF
CN112786670B (zh) * 2021-01-11 2022-07-29 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350532A (zh) * 2012-06-15 2015-02-11 索尼公司 显示装置、半导体装置和制造显示装置的方法
KR20150039015A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 커패시터, 이를 포함하는 화소 소자 및 커패시터 제조 방법
US20170170252A1 (en) * 2015-12-09 2017-06-15 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
CN108447885A (zh) * 2018-01-17 2018-08-24 上海天马微电子有限公司 有机发光显示面板和显示装置
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
JP2019061927A (ja) * 2017-09-28 2019-04-18 株式会社ジャパンディスプレイ 表示装置
CN107910347A (zh) * 2017-10-18 2018-04-13 深圳市华星光电半导体显示技术有限公司 一种显示器件及oled显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350532A (zh) * 2012-06-15 2015-02-11 索尼公司 显示装置、半导体装置和制造显示装置的方法
KR20150039015A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 커패시터, 이를 포함하는 화소 소자 및 커패시터 제조 방법
US20170170252A1 (en) * 2015-12-09 2017-06-15 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
CN108447885A (zh) * 2018-01-17 2018-08-24 上海天马微电子有限公司 有机发光显示面板和显示装置
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN110429114A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
WO2021012529A1 (zh) 显示面板的制备方法、显示面板及显示装置
US11121199B1 (en) Display panel and manufacturing method for the same
US9722005B2 (en) Light-emitting device, array substrate, display device and manufacturing method of light-emitting device
US9406733B2 (en) Pixel structure
CN109065616B (zh) 柔性显示面板及制造方法
WO2016173027A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2020082472A1 (zh) 一种阵列基板及其制造方法
WO2021031369A1 (zh) 阵列基板、阵列基板制造方法及显示装置
US9679953B2 (en) WOLED back panel and method of manufacturing the same
TW201320329A (zh) 有機發光顯示面板及其製造方法
KR20140042698A (ko) 유기 발광 다이오드, 터치 디스플레이 장치 및 그의 제조 방법
WO2021103204A1 (zh) 显示面板及其制备方法、显示装置
WO2017031940A1 (zh) 一种阵列基板、其制作方法及显示装置
WO2020172971A1 (zh) 一种显示装置及其制作方法
WO2020118920A1 (zh) 有机发光二极管阵列基板及其制造方法
WO2021114474A1 (zh) 一种阵列基板及其制备方法
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2020062410A1 (zh) 有机发光二极管显示器及其制作方法
WO2023010603A1 (zh) 显示面板及电子设备
WO2020124915A1 (zh) 一种具有电容的阵列基板及其制备方法
WO2021031266A1 (zh) 显示面板及其制备方法
CN110416274B (zh) 一种基板及其制备方法和oled显示面板
US11094719B2 (en) Method of manufacturing display panel, display panel, and display device
WO2021027024A1 (zh) 一种阵列基板及其制作方法、显示面板
TW201334040A (zh) 用於有機發光顯示器之畫素結構之製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19939036

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19939036

Country of ref document: EP

Kind code of ref document: A1