WO2020233993A1 - Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle - Google Patents

Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle Download PDF

Info

Publication number
WO2020233993A1
WO2020233993A1 PCT/EP2020/062679 EP2020062679W WO2020233993A1 WO 2020233993 A1 WO2020233993 A1 WO 2020233993A1 EP 2020062679 W EP2020062679 W EP 2020062679W WO 2020233993 A1 WO2020233993 A1 WO 2020233993A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact
contact surface
semiconductor component
solder material
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2020/062679
Other languages
English (en)
French (fr)
Inventor
Jens Richter
Christopher Söll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US17/612,895 priority Critical patent/US12044722B2/en
Priority to CN202080037951.XA priority patent/CN113875004A/zh
Publication of WO2020233993A1 publication Critical patent/WO2020233993A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/028—Electrodynamic magnetometers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01953—Changing the shapes of bond pads by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • a semiconductor component a system comprising a carrier for contacting the semiconductor component and a method for checking a soldered joint between the carrier and the semiconductor component are specified.
  • Invention to specify a semiconductor component a system comprising a carrier for contacting the semiconductor component and a method for checking a soldering point between the carrier and the semiconductor component, which enables reliable checking of the soldering point and
  • the semiconductor component is, in particular, a light-emitting diode (“light emitting diode”, LED).
  • the semiconductor component can be present in isolated form or it can be part of one
  • the semiconductor component can comprise an LED chip which is connected to further LED chips in the
  • the semiconductor component has a laterally extending contact area.
  • a lateral extension denotes an extension of an object in both a first direction and a second direction running obliquely to the first direction, the first and second directions spanning a plane.
  • the spanned plane runs parallel to one
  • Contact area can form at least part of the underside of the semiconductor component.
  • the semiconductor component is designed as an LED
  • the contact surface is designed in particular to be electrically conductive.
  • Contact surface is referred to here in particular as a metallization that is used for contacting an epitaxy of the
  • the contact surface is interrupted laterally in this way
  • the interruption is a complete severing of an object in the third direction
  • the contact surface can first be applied completely to the semiconductor component and subsequently removed in places, for example by etching or slitting, in order to form the at least one recess.
  • the recess in the course of
  • Formation of the contact surface be formed, for example by means of masking.
  • the contact area is at a potential when the semiconductor component is operated as intended.
  • the contact surface forms a contact for operating the
  • the contact surface can be, for example, an anode or
  • a semiconductor component is specified having a laterally extending contact surface which is laterally interrupted in such a way that the material of the contact surface laterally delimits at least one recess, the Contact surface when the
  • Semiconductor component is at a potential.
  • Semiconductor component is provided in particular for arrangement on a carrier and for electrical and mechanical connection to a carrier by means of a soldering process.
  • the semiconductor component has, in particular, a second contact that is formed and arranged separately from the contact area, for example for
  • the second contact can in particular be a common contact, for example a
  • An interruption in the contact surface can result in a distribution of eddy currents which, with suitable excitation of the semiconductor component soldered on the carrier, are induced in the contact surface by means of an alternating magnetic field,
  • Semiconductor component is connected to the carrier
  • solder material an essentially undisturbed distribution of the eddy currents in the contact surface and the solder material can be achieved, which can be checked against a disturbed distribution of the eddy currents when the soldering point is inadequate, in particular when the contact area is only partially covered by the solder material.
  • any impairment of the eddy current distribution in the contact surface caused by the recess can be eliminated, so that the entire surface of the contact surface is wetted with solder material can be clearly distinguished from only partial wetting.
  • the contact surface is wetted without additional wiring and comparatively little time.
  • the costs to be incurred when checking the individual solder points can be kept low, so that in particular all solder points can be checked. This enables continuous
  • At least one recess is laterally formed as a circular ring
  • Annular segment or circle formed around a lateral center point of the contact surface.
  • At least one recess extends laterally in a straight line through the lateral center point of the contact surface, so that the contact surface is divided into two halves by the corresponding recess, which are not made by the material of the
  • At least one recess is laterally formed as a circular ring
  • a system comprising a carrier for contacting a
  • the carrier is in particular an IC.
  • the carrier can in particular be designed to make contact with all of the semiconductor components of the composite.
  • the carrier has a laterally extending
  • connection area here is a
  • the carrier can each have a connection area for separate
  • the individual anode contacts of a diode array can each be connected to a separate
  • Connection area of the carrier can be controlled individually.
  • the contact surface is at least in places of one
  • Solder material for electrically bridging the at least one recess covered by the solder material.
  • Solder material is preferably applied in such a way that all recesses are electrically bridged or galvanically connected.
  • the solder material essentially covers the entire surface of the contact area and all of the recesses in order to achieve a uniform current distribution in the semiconductor component.
  • the soldering material provided for bridging the recess is only partially applied and the soldering point is classified as insufficient.
  • the semiconductor component is in this way on the carrier
  • the contact surface faces the connection area and is connected to the connection area by the solder material.
  • a system comprising a carrier for contacting a semiconductor component and a semiconductor component according to the first aspect is specified, the carrier having a laterally extending connection region.
  • the contact surface is at least in places of one
  • Solder material for electrically bridging the at least one recess covered by the solder material.
  • the semiconductor component is arranged on the carrier in such a way that the contact area faces the connection region and is connected to the connection region by the solder material.
  • a system comprising a carrier for contacting a
  • the semiconductor component is in particular an LED.
  • the semiconductor component can in particular be present in isolated form or else part of one
  • the features described below with reference to the semiconductor component can also be transferred to the further semiconductor components of the composite.
  • the carrier is in particular one IC.
  • the carrier can in particular be used to make contact with all
  • the carrier has a laterally extending contact surface.
  • a contact of the carrier is referred to here as a contact surface, which is used for separate contacting of a
  • Connection region of the semiconductor component is provided.
  • the carrier can each have a contact surface for separate contacting of all semiconductor components of the composite.
  • the contact surface is interrupted laterally in this way
  • the contact surface must first be applied completely to the carrier and subsequently removed in places, for example by etching or slitting, in order to form the at least one recess.
  • the recess can be formed in the course of the formation of the contact surface, for example by means of masking.
  • the contact surface is at least in places of one
  • Solder material for electrically bridging the at least one recess covered by the solder material.
  • solder material is preferably applied in such a way that all recesses are electrically bridged or galvanically connected.
  • the solder material essentially covers the entire surface of the contact surface and all of the recesses in order to ensure a uniform current distribution in to achieve the semiconductor component.
  • solder material provided for bridging the recess is only partially applied and the solder joint is classified as insufficient.
  • the semiconductor component has a connection region and is arranged on the carrier in such a way that the
  • connection area facing the contact surface and connected to the contact surface by the solder material is connected to the contact surface by the solder material.
  • Connection area is designed in particular to be electrically conductive.
  • Epitaxy of the semiconductor component is provided.
  • Connection area can in particular form an underside or part of the underside of the semiconductor component.
  • the connection area is in particular on one of the
  • the semiconductor component is in particular by means of
  • connection area Semiconductor component in particular a second connection which is formed and arranged separately from the connection area, for example for contacting by means of a wire on an upper side of the semiconductor component or separately from the connection area also on the
  • the second connection can in particular be a common contact, for example a cathode contact of a diode array.
  • a system comprising a carrier for contacting a semiconductor component and a semiconductor component is specified, the carrier having a laterally extending contact surface which is laterally interrupted in such a way that the material of the contact surface laterally delimits at least one recess.
  • the contact surface is at least in places of a solder material for electrically bridging the at least one recess through the
  • the semiconductor component has a connection region and is in this way on the carrier
  • connection area faces the contact area and is connected to the contact area by the solder material.
  • the interruption of the contact surface can cause a distribution of eddy currents, which when suitable
  • Excitation of the semiconductor component soldered on the carrier can be induced by means of an alternating magnetic field in the contact area, influenced and in particular be demonstrably disturbed.
  • a reliable assessment of the wetting of the contact surface without additional wiring and wiring can thus be carried out, for example, in the context of a wafer test
  • the costs to be incurred when checking the individual solder points can be kept low, so that in particular all solder points can be checked. This enables continuous process control in the assembly of the semiconductor component, which in turn contributes to the stability of the manufacturing process.
  • At least one recess is laterally formed as a circular ring
  • At least one recess extends laterally in a straight line through the lateral center point of the contact surface, so that the contact surface is divided by the corresponding recess into two halves that are not made by the material of the
  • At least one recess is laterally formed as a circular ring
  • the semiconductor component is as
  • a ratio between an area covered by the material of the contact surface and an area laterally delimited by the material of the contact surface free of material of the contact surface is between 1: 1 and 100: 1, in particular between 2: 1 and 30: 1, preferably between 5: 1 and 10: 1.
  • the contact area is laterally circular or rectangular. In at least one embodiment according to the first, second or third aspect, at least one recess is lateral around a circle, circular ring or circular ring section
  • Contact surface is particularly impaired when suitably excited by an alternating magnetic field.
  • the size of the contact area is between 2.5 10 -15 m 2 and 2.5 10 -9 m 2 , in particular between 2.5 10 -11 m 2 and 10 -10 m 2 2 .
  • the contact surface is interrupted in such a way that the contact surface has at least two contact segments that are not affected by the material of the contact surface
  • the contact surface is of the solder material for such electrical connection of the at least two
  • At least one recess extends laterally through the semiconductor component
  • At least one recess extends laterally in a straight line through the lateral center point of the
  • corresponding recess is divided into two halves, which are not connected by the material of the contact surface.
  • At least two contact segments are formed point-symmetrically with respect to the lateral center point of the contact surface, with at least two contact segments mirrored to one another by 180 ° or at least two contact segments being point-symmetrical to one another forming a contact pair.
  • at least two contact segments are formed point-symmetrically with respect to the lateral center point of the contact surface, with at least two contact segments mirrored to one another by 180 ° or at least two contact segments being point-symmetrical to one another forming a contact pair.
  • the carrier has a current source for each contact pair, which is coupled to a first supply connection and is set up to impress a predetermined current in a first contact segment of the respective contact pair.
  • the carrier has one resistor and one per contact pair
  • the second supply connection is for example a ground connection.
  • the second supply connection is for example a ground connection.
  • exactly two contact segments can each form a contact pair.
  • several can also be used in the radial direction
  • contact segments adjacent to the center point form a first contact segment and together with several contact segments adjacent to the radial direction with respect to the center point, which form a second contact segment, which e.g. is mirrored or rotated with respect to the center point by 180 ° to the first contact segment
  • Solder joints can be checked. This enables continuous process control in the assembly of the semiconductor component, which in turn improves the stability of the
  • the contact area comprises between one and three
  • Contact pairs in particular exactly two contact pairs.
  • a method for checking a solder joint is specified. In the process becomes a system according to the second, third or fourth
  • a primary alternating magnetic field is inclined to the contact surface to induce a
  • a secondary field characteristic value is determined which is representative of an electrical field
  • Eddy current induced secondary alternating field Depending on the secondary field characteristic, a check is made as to whether the contact surface is covered at least in places by a solder material in such a way that the at least one recess is electrically bridged by the solder material.
  • a system comprises a semiconductor component and a carrier.
  • a semiconductor component for example, one of the items has
  • the contact surface is designed to be interrupted laterally in such a way that the material of the contact surface laterally delimits at least one recess.
  • the contact surface is at least in places of one
  • Solder material for electrically bridging the at least one recess covered by the solder material.
  • the semiconductor component is arranged on the carrier in such a way that the connection region faces the contact area and is connected to the contact area by the solder material.
  • an excitation coil is provided, by means of which the magnetic primary alternating field is generated.
  • An impedance of the excitation coil is detected.
  • the secondary field characteristic is determined as a function of the impedance of the excitation coil.
  • an amplitude of the current flowing through the excitation coil and / or a can in this context
  • Phase shift between a voltage applied to the excitation coil and the current flowing through the excitation coil can be detected.
  • a receiver coil is provided, by means of which the induced secondary alternating field is detected.
  • the secondary field characteristic value is determined as a function of the secondary alternating field detected.
  • the secondary field characteristic value is a
  • the soldering point between the carrier (20) and the semiconductor component (10) is classified as sufficient. Otherwise the solder joint is classified as insufficient. In particular, the soldering point is classified as sufficient if the secondary field characteristic is representative of a comparatively strong one
  • Secondary alternating field for example with a high detected impedance. If the secondary field characteristic value is representative of a comparatively weak secondary alternating field, however, the soldering point can be classified as inadequate.
  • a method for checking a soldered joint is specified.
  • a system according to the fourth aspect is provided.
  • the switch is put into a coupling state in which the second supply connection is coupled via the resistor to a second contact segment of the respective contact pair, the respective switch of other contact pairs being placed in a decoupling state.
  • a voltage characteristic value is determined which is representative of a voltage applied to the first and / or second contact segment of the respective contact pair.
  • Contact surface is covered at least in places by solder material so that the two contact segments of the respective contact pair are electrically bridged by the solder material.
  • the respective current source is only switched to the switched-on state when all the current sources of the other contact pairs are in the switched-off state. In the switched-off state, no current is impressed on the respective contact segment.
  • the switch is only put into the coupling state when all the switches of the other contact pairs are in the decoupling state.
  • the decoupling state the second supply connection is decoupled from the respective second contact segment.
  • the characteristic voltage value is only determined when all current sources and switches are in a predetermined state and a stable voltage has been set on the respective first and / or second contact segment.
  • a memory unit comprising a predetermined logical memory value.
  • a logical value is created for each contact pair, depending on the characteristic voltage value determined who is representative of that the two
  • Solder material are electrically bridged. For each contact pair, the logical value is logically linked to the memory value and the result is written to the memory unit as a new memory value. Depending on the memory value, it is checked whether the two contact segments of each contact pair are connected to the
  • Solder material are electrically bridged.
  • the predefined logical memory value is in particular logical "1".
  • the logical combination is carried out by means of logical "AND”.
  • the memory unit can in particular be a flip-flop.
  • Headlights can in particular be front or rear lighting of the motor vehicle.
  • the headlight comprises a system according to the second, third or fourth aspect.
  • Fig. 4a, 4b exemplary full-area wetting of the
  • Fig. 5a, 5b exemplary partial wetting of the
  • Fig. 6 shows a first embodiment of an arrangement for checking the soldering point between a semiconductor component and a carrier with a contact surface according to FIGS. 3a, 3b,
  • FIG. 9 shows a second exemplary embodiment of an arrangement for checking the solder joint between a semiconductor component and a carrier with a contact surface according to FIGS. 8a, 8b, and FIG. 10 a method for checking the solder joint by means of the arrangement according to FIG. 9.
  • a soldered connection between a semiconductor component and a carrier such as an IC, on which the semiconductor component is mounted for contacting can be checked by means of an optical method, for example by exposure to UV or X-rays and determining a contrast
  • Fig. La shows an arrangement for checking a solder joint.
  • the arrangement comprises a system 100.
  • the system 100 has a semiconductor component 10 with a connection area 11 as an anode contact and a further connection 12 as a cathode contact, as well as a carrier 20 with a contact surface 21 and a further contact 22 on.
  • the semiconductor component 10 is
  • the carrier is, for example, an integrated circuit, in particular a silicon IC.
  • the semiconductor component 10 is arranged on the carrier in such a way that the connection region 11 of
  • connection area 11 faces.
  • the connection area 11 is electrically coupled and mechanically connected to the contact surface 21 via a solder material 3.
  • the further connection 12 and further contact 22 are coupled to a voltage measuring device 200 and a current source 300.
  • the equivalent circuit diagram of FIG. 1b shows a resistor R_3 for solder material 3, a resistor R_10 for semiconductor component 10 and a resistor R_20 for the carrier
  • the series resistance can then be used as an evaluation criterion for the soldered connection.
  • the additional test lines make it more difficult
  • Matrix arrangement of a plurality of semiconductor components next to one another can lead to space problems, in particular with
  • a single anode contact can have a diameter in the range of 10 mpi or less, while a cathode contact can be made over the entire surface and therefore less susceptible.
  • an increase in the series resistance can be due not only to an inadequate soldered connection, but also to epitaxy or metallization, which cannot be clearly determined by measuring the series resistance and thus the reliability of the
  • soldered connection is a particularly critical point in the production of active matrix LEDs, it is necessary in the course of production to check the quality of the connection between the two soldering partners non-destructively and for each chip at wafer level.
  • the contact surface 21 can also be used as
  • Solder pad and consists of a continuous conductive surface, e.g. rectangular (Fig. 2a) or round (Fig. 2b) is formed.
  • soldering pad is subdivided into segments and / or sections or areas on the IC side
  • FIGS. 3a and 3b each show a variant of the contact surface 21 of the carrier 20, in which several recesses la, lb, lc and ld are formed.
  • the recesses la-ld point in these design variants each have one
  • Annular segment shape and are arranged point-symmetrically around a center point of the contact surface 21 and separated from one another by webs through the center point made of material of the contact surface 21.
  • the recesses la-ld can also be a contiguous
  • Form an interruption of the contact surface and be designed, for example, circular or annular.
  • the recess (s) is or are of this type
  • Contact surface 21 is impaired. As illustrated schematically with reference to FIGS. 3a, 3b, the contact surface 21 is partially slotted in the direction of the current, so that no eddy current is formed in this area.
  • a distribution of the solder material 3 on the contact surface 21 can be subject to manufacturing-related fluctuations.
  • Design variants each have a case of essentially wetting the contact surface 21 over the entire surface
  • solder material 3 in particular also wets one formed by the recesses 1a-1d
  • Conductor surface is formed in which eddy currents I can spread measurably more freely in comparison to the bare contact surface according to FIG. 3a or 3b.
  • eddy currents I can spread measurably more freely in comparison to the bare contact surface according to FIG. 3a or 3b.
  • a first embodiment is a
  • Carrier 20 with a contact surface 21 according to the first
  • Embodiment arranged and electrically and mechanically connected by means of solder material 3.
  • the arrangement 101 comprises an excitation coil LI for generating a magnetic primary alternating field Hl as well as in the illustrated
  • the arrangement 101 can instead of the
  • Receiver coil L2 also have a device for detecting the current amplitude, the phase offset or the impedance during operation of the excitation coil LI.
  • step Sil the excitation coil LI is first arranged with respect to the carrier 20 with the assembled semiconductor component 10 that its windings are essentially parallel to a
  • Main extension plane of the contact surface 21 are aligned.
  • Secondary alternating field H2 can be detected by means of the receiver coil L2.
  • the current amplitude, the phase offset or the impedance is determined during operation of the excitation coil LI. If the soldering process was successful (FIGS. 4a, 4b), the recesses 1a-1d (FIGS. 3a, 3b) are bridged so that an essentially undisturbed eddy current I can flow. In the case of insufficient soldering points (FIGS. 5a, 5b), on the other hand, a significantly smaller area is available through which the magnetic primary alternating field Hl can penetrate. In addition, an area in which the eddy current I can spread is reduced, so that the secondary alternating magnetic field H2 is significantly weakened in comparison or a significantly lower impedance of the exciting coil can be measured.
  • Fig. 8a shows a first embodiment of the
  • Contact surface 21 of the carrier 20 according to a second Embodiment in which a plurality of recesses le, lf extending straight through the center are formed, which subdivide the contact surface 21 into four galvanically separated contact segments 21a, 21b, 21c and 21d of the same size.
  • the contact segments 21a-21d each have one in this embodiment variant
  • Annular segment shape and are arranged point-symmetrically around a center point of the contact surface 21.
  • Fig. 8b shows a second embodiment of the
  • FIGS. 8c and 9c analogous to FIGS. 4a, 4b, and 5a, 5b, each show a case of essentially full-area wetting of the contact surface 21 by solder material 3 and only partial wetting.
  • the carrier 20 (FIG. 9) has a first Switch Sl, a first resistor RI, a first current source 301 and one
  • a first contact segment 21a of the contact surface 21 comprises a first sub-contact segment 21a-1 and a second Sub-contact segment 21a-2, which are adjacent in the radial direction with respect to the center point of the contact surface 21.
  • a second contact segment 21d is arranged and formed with respect to the center point of the contact surface 21 point-symmetrically by 180 ° to the first contact segment 21a and forms a contact pair with the first contact segment 21a. Analogously to this, the contact segments 21b, 21c form a further contact pair.
  • the first contact segment 21a in particular that in FIG.
  • Contact surface 21 outermost sub-contact segment 21a-1 can be controllably coupled to ground connection V2 via first switch S1 and first resistor RI.
  • Contact segment 21d in particular the outermost sub-contact segment in the radial direction with respect to the center point of contact surface 21, is coupled via first current source 301 to supply voltage connection VI, which is controllably configured to impress a predetermined current II into second contact segment 21d.
  • first current source 301 to supply voltage connection VI, which is controllably configured to impress a predetermined current II into second contact segment 21d.
  • Carrier 20 also has a second switch S2, a second resistor R2 and a second current source 302, which are correspondingly connected to the further contact pair 21b, 21c.
  • both switches S1, S2 and current sources 301, 302 are activated in such a way that the contact segments 21a,
  • Contact segments 21c, 21d is impressed (switched off state of the power sources 301, 302).
  • a step S22 the first current source 301 is put into a switched-on state, so that the predetermined current II in the second contact segment 21d
  • the first resistor RI is set by setting the first switch S1 in a
  • step S23 the voltage applied to the second contact segment 21d is determined and, depending on the voltage determined, it is checked whether the
  • the result of the check is stored, for example, in a memory unit (not shown in more detail) of the carrier 20 such as a flip-flop.
  • step S24 the first switch S1 and the first current source 301 are put back into the decoupling or switched-off state.
  • step S25 analogously to step S22, the second current source 302 is put into the switched-on state and the second switch S2 is put into the coupling state.
  • Step S26 checks whether the contact segments 21b, 21c are galvanically coupled.
  • the result of the check is stored, for example, in the storage unit of the carrier 20 deposited.
  • a conjunctive link with the in step S23 is stored, for example, in the storage unit of the carrier 20 deposited.
  • the method according to the second exemplary embodiment can be combined with the method according to the first aspect.
  • the contact surface 21 preferably has in this
  • the carrier 20 can also have the connection area 11 recesses 11f.
  • a check of the soldering point can in this case, for example, with the method according to the first

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Es werden ein Halbleiterbauelement, ein System umfassend einen Träger zur Kontaktierung des Halbleiterbauelements und ein Verfahren zur Überprüfung einer Lötstelle zwischen dem Träger und dem Halbleiterbauelement angegeben. Der Träger (20) weist eine Kontaktfläche (21) auf, die lateral unterbrochen ausgebildet und zur elektrischen Überbrückung zumindest stellenweise von einem Lotmaterial (3) bedeckt ist. Das Halbleiterbauelement (10) weist einen Anschlussbereich (11) auf, der durch das Lotmaterial (3) mit der Kontaktfläche (21) verbunden ist. Bei dem Verfahren wird ein magnetisches Primärwechselfeld (H1) schräg zu der Kontaktfläche (21) zur Induktion eines elektrischen Wirbelstroms (Iw) in der Kontaktfläche (21) und dem Lotmaterial (3) erzeugt, und abhängig von einem durch den elektrischen Wirbelstrom (Iw) induzierten Sekundärwechselfeld (H2) überprüft, ob die Kontaktfläche (21) durch das Lotmaterial (3) elektrisch überbrückt ist.

Description

Beschreibung
HALBLEITERBAUELEMENT, SYSTEM UND VERFAHREN ZUR ÜBERPRÜFUNG
EINER LÖTSTELLE
Es werden ein Halbleiterbauelement, ein System umfassend einen Träger zur Kontaktierung des Halbleiterbauelements und ein Verfahren zur Überprüfung einer Lötstelle zwischen dem Träger und dem Halbleiterbauelement angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019113293.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Überprüfung einer Lötverbindung zwischen einem
Halbleiterbauelement und einem Träger wie einem IC
(integrierter Schaltkreis, „Integrated Circuit"), auf dem das Halbleiterbauelement zur Kontaktierung montiert ist, stellt eine Herausforderung im Hinblick auf Zeit- und
Verdrahtungsaufwand sowie Zuverlässigkeit dar.
Es ist daher zumindest eine Aufgabe der vorliegenden
Erfindung, ein Halbleiterbauelement, ein System umfassend einen Träger zur Kontaktierung des Halbleiterbauelements und ein Verfahren zur Überprüfung einer Lötstelle zwischen dem Träger und dem Halbleiterbauelement anzugeben, welche (s) eine zuverlässige Überprüfung der Lötstelle ermöglicht und
zugleich beiträgt, einen hierzu erforderlichen Zeit- und Verdrahtungsaufwand gering zu halten.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen sind in den abhängigen Ansprüchen angegeben und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß einem ersten Aspekt der Erfindung wird ein
Halbleiterbauelement angegeben. Bei dem Halbleiterbauelement handelt es sich insbesondere um eine lichtemittierende Diode („light emitting diode", LED) . Das Halbleiterbauelement kann in vereinzelter Form vorliegen oder aber Teil eines
Halbleiterverbunds sein. So kann das Halbleiterbauelement einen LED-Chip umfassen, der mit weiteren LED-Chips im
Verbund als sogenanntes Diodenarray angeordnet und
beispielhaft auf einem gemeinsamen Wafer ausgebildet ist. Die anhand des Halbleiterbauelements im Folgenden beschriebenen Merkmale können auch auf die weiteren Halbleiterbauelemente des Verbunds übertragen werden.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt weist das Halbleiterbauelement eine sich lateral erstreckende Kontaktfläche auf. Unter einer lateralen Erstreckung wird hier und im Folgenden eine Ausdehnung eines Objekts in sowohl einer ersten Richtung als auch einer schräg zu der ersten Richtung verlaufenden zweiten Richtung bezeichnet, wobei die erste und zweite Richtung eine Ebene aufspannen. Z.B.
verläuft die aufgespannte Ebene parallel zu einer
Haupterstreckungsebene des Halbleiterbauelements. Die
Kontaktfläche kann zumindest einen Teil der Unterseite des Halbleiterbauelements bilden. Im Falle, dass das
Halbleiterbauelement als LED ausgebildet ist, ist die
Kontaktfläche insbesondere auf einer der
Hauptabstrahlrichtung abgewandten Seite der LED angeordnet. Unabhängig von der lateralen Erstreckung weist die
Kontaktfläche überdies eine Ausdehnung in einer dritten
Richtung auf, die schräg zu der aufgespannten Ebene verläuft und eine Dicke der Kontaktfläche definiert. Die Kontaktfläche ist insbesondere elektrisch leitfähig ausgebildet. Als
Kontaktfläche wird hier insbesondere eine Metallisierung bezeichnet, die zur Kontaktierung einer Epitaxie des
Halbleiterbauelements vorgesehen ist.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt ist die Kontaktfläche lateral derart unterbrochen
ausgebildet, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt. Unter einer lateralen
Unterbrechung wird hier und im Folgenden eine vollständige Durchtrennung eines Objekts in der dritten Richtung
verstanden. Beispielhaft kann die Kontaktfläche hierzu zunächst vollständig auf dem Halbleiterbauelement aufgebracht und nachfolgend stellenweise abgetragen sein, beispielhaft durch Ätzen oder Schlitzen, um die wenigstens eine Ausnehmung auszubilden. Alternativ kann die Ausnehmung im Zuge der
Ausbildung der Kontaktfläche ausgebildet sein, beispielhaft mittels Maskierung.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt liegt die Kontaktfläche im bestimmungsgemäßen Betrieb des Halbleiterbauelements auf einem Potential. Die Kontaktfläche bildet insbesondere einen Kontakt zum Betreiben des
Halbleiterbauelements. Im Falle einer LED kann es sich bei der Kontaktfläche beispielsweise um einen Anoden- oder
Kathodenkontakt handeln.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird ein Halbleiterbauelement angegeben, aufweisend eine sich lateral erstreckende Kontaktfläche, die lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt, wobei die Kontaktfläche im bestimmungsgemäßen Betrieb des
Halbleiterbauelements auf einem Potential liegt. Das
Halbleiterbauelement ist insbesondere zur Anordnung auf einem Träger sowie zur elektrischen und mechanischen Verbindung mit einem Träger mittels eines Lötprozesses vorgesehen. Neben der Kontaktfläche weist das Halbleiterbauelement insbesondere einen zweiten Kontakt auf, der separat zu der Kontaktfläche ausgebildet und angeordnet ist, beispielhaft zur
Kontaktierung mittels eines Drahts auf einer Oberseite des Halbleiterbauelements oder getrennt von der Kontaktfläche ebenfalls auf der Unterseite des Halbleiterbauelements. Im Falle eines Halbleiterverbunds kann der zweite Kontakt insbesondere ein gemeinsamer Kontakt, beispielhaft ein
Kathodenkontakt eines Diodenarrays sein. Durch die
Unterbrechung der Kontaktfläche kann eine Verteilung von Wirbelströmen, die bei geeigneter Anregung des auf dem Träger verlöteten Halbleiterbauelements mittels eines magnetischen Wechselfeldes in der Kontaktfläche induziert werden,
beeinflusst und insbesondere nachweisbar gestört sein. Bei hinreichender Ausbildung der Lötstelle, mit der das
Halbleiterbauelement mit dem Träger verbunden ist,
insbesondere also bei im Wesentlichen vollflächiger Bedeckung der Kontaktfläche und sämtlichen Ausnehmungen durch
Lotmaterial, kann eine im Wesentlichen ungestörte Verteilung der Wirbelströme in der Kontaktfläche und dem Lotmaterial erreicht werden, die gegenüber einer gestörten Verteilung der Wirbelströme bei unzureichender Ausbildung der Lötstelle, insbesondere also bei lediglich partieller Bedeckung der Kontaktfläche durch das Lotmaterial, überprüfbar ist. In anderen Worten kann durch geeignete Ausbildung der Lötstelle eine durch die Ausnehmung hervorgerufene Beeinträchtigung der Wirbelstromverteilung in der Kontaktfläche aufgehoben sein, so dass sich eine vollflächige Benetzung der Kontaktfläche mit Lotmaterial von einer nur partiellen Benetzung deutlich unterscheiden lässt. Insbesondere kann so beispielsweise im Rahmen eines Wafertests eine zuverlässige Bewertung der
Benetzung der Kontaktfläche ohne zusätzlichen Verdrahtungs und vergleichsweise geringem Zeitaufwand erfolgen. Im Falle eines Halbleiterverbunds können dadurch aufzuwendende Kosten bei Überprüfung der einzelnen Lötstellen gering gehalten werden, so dass insbesondere sämtliche Lötstellen überprüft werden können. Dies ermöglicht eine kontinuierliche
Prozesskontrolle in der Assemblierung des
Halbleiterbauelements, was wiederum zur Stabilität des
Herstellungsprozesses beiträgt.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt ist wenigstens eine Ausnehmung lateral als Kreisring,
Kreisringabschnitt oder Kreis um einen lateralen Mittelpunkt der Kontaktfläche ausgebildet.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt erstreckt sich wenigstens eine Ausnehmung lateral geradlinig durch den lateralen Mittelpunkt der Kontaktfläche, so dass die Kontaktfläche durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der
Kontaktfläche verbunden sind.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt sind mehrere Ausnehmungen vorhanden. Beispielsweise ist wenigstens eine Ausnehmung lateral als Kreisring,
Kreisringabschnitt oder Kreis um einen lateralen Mittelpunkt der Kontaktfläche ausgebildet sowie erstreckt sich wenigstens eine weitere Ausnehmung lateral geradlinig durch den
lateralen Mittelpunkt der Kontaktfläche, so dass die
Kontaktfläche durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der Kontaktfläche verbunden sind.
Gemäß einem zweiten Aspekt der Erfindung werden ein System umfassend einen Träger zur Kontaktierung eines
Halbleiterbauelements und ein Halbleiterbauelement gemäß dem ersten Aspekt angegeben. Bei dem Träger handelt es sich insbesondere um einen IC. Der Träger kann im Falle eines Halbleiterverbundes insbesondere zur Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes eingerichtet sein.
In zumindest einer Ausführungsform gemäß dem zweiten Aspekt weist der Träger einen sich lateral erstreckenden
Anschlussbereich auf. Als Anschlussbereich ist hier ein
Kontakt des Trägers bezeichnet, der zur separaten
Kontaktierung der Kontaktfläche des Halbleiterbauelements vorgesehen ist. Im Falle eines Halbleiterverbundes kann der Träger jeweils einen Anschlussbereich zur separaten
Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes aufweisen. Beispielhaft können die einzelnen Anodenkontakte eines Diodenarrays jeweils mit einem separaten
Anschlussbereich des Trägers individuell angesteuert sein.
In zumindest einer Ausführungsform gemäß dem zweiten Aspekt ist die Kontaktfläche zumindest stellenweise von einem
Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das
Lotmaterial ist bevorzugt so aufgebracht, dass sämtliche Ausnehmungen elektrisch überbrückt bzw. galvanisch verbunden sind. Insbesondere ist vorgesehen, dass das Lotmaterial die Kontaktfläche und sämtliche Ausnehmungen im Wesentlichen vollflächig bedeckt, um eine gleichmäßige Stromverteilung in dem Halbleiterbauelement zu erreichen. Im Rahmen der Fertigung kann es jedoch Vorkommen, dass das zur Überbrückung der Ausnehmung vorgesehene Lotmaterial lediglich partiell aufgetragen und die Lötstelle als unzureichend einzustufen ist .
In zumindest einer Ausführungsform gemäß dem zweiten Aspekt ist das Halbleiterbauelement derart auf dem Träger
angeordnet, dass die Kontaktfläche dem Anschlussbereich zugewandt und durch das Lotmaterial mit dem Anschlussbereich verbunden ist.
In zumindest einer Ausführungsform gemäß dem zweiten Aspekt wird ein System umfassend einen Träger zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement gemäß dem ersten Aspekt angegeben, wobei der Träger einen sich lateral erstreckenden Anschlussbereich aufweist. Die Kontaktfläche ist zumindest stellenweise von einem
Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das
Halbleiterbauelement ist derart auf dem Träger angeordnet, dass die Kontaktfläche dem Anschlussbereich zugewandt und durch das Lotmaterial mit dem Anschlussbereich verbunden ist.
Gemäß einem dritten Aspekt der Erfindung werden ein System umfassend einen Träger zur Kontaktierung eines
Halbleiterbauelements und ein Halbleiterbauelement angegeben. Bei dem Halbleiterbauelement handelt es sich insbesondere um eine LED. Das Halbleiterbauelement kann insbesondere in vereinzelter Form vorliegen oder aber Teil eines
Halbleiterverbunds sein. Die anhand des Halbleiterbauelements im Folgenden beschriebenen Merkmale können auch auf die weiteren Halbleiterbauelemente des Verbunds übertragen werden. Bei dem Träger handelt es sich insbesondere um einen IC. Der Träger kann im Falle eines Halbleiterverbundes insbesondere zur Kontaktierung sämtlicher
Halbleiterbauelemente des Verbundes eingerichtet sein.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt weist der Träger eine sich lateral erstreckende Kontaktfläche auf. Als Kontaktfläche ist hier ein Kontakt des Trägers bezeichnet, der zur separaten Kontaktierung eines
Anschlussbereichs des Halbleiterbauelements vorgesehen ist.
Im Falle eines Halbleiterverbundes kann der Träger jeweils eine Kontaktfläche zur separaten Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes aufweisen.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt ist die Kontaktfläche lateral derart unterbrochen
ausgebildet, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt. Beispielhaft kann die
Kontaktfläche hierzu zunächst vollständig auf dem Träger aufgebracht und nachfolgend stellenweise abgetragen sein, beispielhaft durch Ätzen oder Schlitzen, um die wenigstens eine Ausnehmung auszubilden. Alternativ kann die Ausnehmung im Zuge der Ausbildung der Kontaktfläche ausgebildet sein, beispielhaft mittels Maskierung.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt ist die Kontaktfläche zumindest stellenweise von einem
Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das
Lotmaterial ist bevorzugt so aufgebracht, dass sämtliche Ausnehmungen elektrisch überbrückt bzw. galvanisch verbunden sind. Insbesondere ist vorgesehen, dass das Lotmaterial die Kontaktfläche und sämtliche Ausnehmungen im Wesentlichen vollflächig bedeckt, um eine gleichmäßige Stromverteilung in dem Halbleiterbauelement zu erreichen. Im Rahmen der
Fertigung kann es jedoch Vorkommen, dass das zur Überbrückung der Ausnehmung vorgesehene Lotmaterial lediglich partiell aufgetragen und die Lötstelle als unzureichend einzustufen ist .
In zumindest einer Ausführungsform gemäß dem dritten Aspekt weist das Halbleiterbauelement einen Anschlussbereich auf und ist derart auf dem Träger angeordnet, dass der
Anschlussbereich der Kontaktfläche zugewandt und durch das Lotmaterial mit der Kontaktfläche verbunden ist. Der
Anschlussbereich ist insbesondere elektrisch leitfähig ausgebildet. Als Anschlussbereich wird hier insbesondere eine Metallisierung bezeichnet, die zur Kontaktierung einer
Epitaxie des Halbleiterbauelements vorgesehen ist. Der
Anschlussbereich kann insbesondere eine Unterseite bzw. einen Teil der Unterseite des Halbleiterbauelements bilden. Im Falle, dass das Halbleiterbauelement als LED ausgebildet ist, ist der Anschlussbereich insbesondere auf einer der
Hauptabstrahlrichtung abgewandten Seite der LED angeordnet. Das Halbleiterbauelement ist insbesondere mittels des
Lotmaterials elektrisch und mechanisch mit dem Träger
verbunden. Neben dem Anschlussbereich weist das
Halbleiterbauelement insbesondere einen zweiten Anschluss auf, der separat zu dem Anschlussbereich ausgebildet und angeordnet ist, beispielhaft zur Kontaktierung mittels eines Drahts auf einer Oberseite des Halbleiterbauelements oder getrennt von dem Anschlussbereich ebenfalls auf der
Unterseite des Halbleiterbauelements. Im Falle eines
Halbleiterverbunds kann der zweite Anschluss insbesondere ein gemeinsamer Kontakt, beispielhaft ein Kathodenkontakt eines Diodenarrays sein. In zumindest einer Ausführungsform gemäß dem dritten Aspekt wird ein System umfassend einen Träger zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement angegeben, wobei der Träger eine sich lateral erstreckende Kontaktfläche aufweist, die lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt. Die Kontaktfläche ist zumindest stellenweise von einem Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das
Lotmaterial bedeckt. Das Halbleiterbauelement weist einen Anschlussbereich auf und ist derart auf dem Träger
angeordnet, dass der Anschlussbereich der Kontaktfläche zugewandt und durch das Lotmaterial mit der Kontaktfläche verbunden ist. Durch die Unterbrechung der Kontaktfläche kann eine Verteilung von Wirbelströmen, die bei geeigneter
Anregung des auf dem Träger verlöteten Halbleiterbauelements mittels eines magnetischen Wechselfeldes in der Kontaktfläche induziert werden, beeinflusst und insbesondere nachweisbar gestört sein. Insbesondere kann so beispielsweise im Rahmen eines Wafertests eine zuverlässige Bewertung der Benetzung der Kontaktfläche ohne zusätzlichen Verdrahtungs- und
vergleichsweise geringem Zeitaufwand erfolgen. Im Falle eines Halbleiterverbunds können dadurch aufzuwendende Kosten bei Überprüfung der einzelnen Lötstellen gering gehalten werden, so dass insbesondere sämtliche Lötstellen überprüft werden können. Dies ermöglicht eine kontinuierliche Prozesskontrolle in der Assemblierung des Halbleiterbauelements, was wiederum zur Stabilität des Herstellungsprozesses beiträgt.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt ist wenigstens eine Ausnehmung lateral als Kreisring,
Kreisringabschnitt oder Kreis um einen lateralen Mittelpunkt der Kontaktfläche ausgebildet. In zumindest einer Ausführungsform gemäß dem dritten Aspekt erstreckt sich wenigstens eine Ausnehmung lateral geradlinig durch den lateralen Mittelpunkt der Kontaktflache, so dass die Kontaktfläche durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der
Kontaktfläche verbunden sind.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt sind mehrere Ausnehmungen vorhanden. Beispielsweise ist wenigstens eine Ausnehmung lateral als Kreisring,
Kreisringabschnitt oder Kreis um einen lateralen Mittelpunkt der Kontaktfläche ausgebildet sowie erstreckt sich wenigstens eine weitere Ausnehmung lateral geradlinig durch den
lateralen Mittelpunkt der Kontaktfläche, so dass die
Kontaktfläche durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der
Kontaktfläche verbunden sind.
In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt ist das Halbleiterbauelement als
lichtemittierende Diode ausgebildet.
In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt beträgt ein Verhältnis zwischen einem durch Material der Kontaktfläche bedeckten Bereich und einem durch Material der Kontaktfläche lateral begrenztem Bereich frei von Material der Kontaktfläche zwischen 1:1 und 100:1, insbesondere zwischen 2:1 und 30:1, bevorzugt zwischen 5:1 und 10:1.
In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt ist die Kontaktfläche lateral kreisförmig oder rechteckig ausgebildet. In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt ist wenigstens eine Ausnehmung lateral als Kreis, Kreisring oder Kreisringabschnitt um einen
lateralen Mittelpunkt der Kontaktfläche ausgebildet.
Hierdurch ist eine Verteilung von Wirbelströmen in der
Kontaktfläche bei geeigneter Anregung durch ein magnetisches Wechselfeld besonders beeinträchtigt.
In zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt beträgt eine Größe der Kontaktfläche zwischen 2,5 10-15 m2 und 2,5 10-9 m2 , insbesondere zwischen 2,5 10-11 m2 und 1 IO-10 m2.
In zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt ist die Kontaktfläche derart unterbrochen, dass die Kontaktfläche wenigstens zwei Kontaktsegmente aufweist, die nicht durch Material der Kontaktfläche
verbunden sind. Die Kontaktfläche ist von dem Lotmaterial zur derartigen elektrischen Verbindung der wenigstens zwei
Kontaktsegmente bedeckt, dass die wenigstens zwei
Kontaktsegmente und der Anschlussbereich im
bestimmungsgemäßen Betrieb des Halbleiterbauelements auf einem Potential liegen. In anderen Worten erstreckt sich wenigstens eine Ausnehmung lateral derart durch die
Kontaktfläche, dass sich wenigstens zwei vollständig
galvanisch voneinander getrennte Kontaktsegmente ergeben, die bei hinreichender Lötstelle lediglich durch das Lotmaterial elektrisch verbunden sind. Die Kontaktsegmente bilden also insbesondere einen gemeinsamen Kontakt zum Betreiben des Halbleiterbauelements. Im Rahmen der Fertigung kann es jedoch Vorkommen, dass das elektrischen Verbindung der
Kontaktsegmente vorgesehene Lotmaterial lediglich partiell aufgetragen und die Lötstelle als unzureichend einzustufen ist .
In zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt erstreckt sich wenigstens eine Ausnehmung lateral geradlinig durch den lateralen Mittelpunkt der
Kontaktflache, so dass die Kontaktfläche durch die
entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der Kontaktfläche verbunden sind.
Gemäß einem vierten Aspekt der Erfindung sind in zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt wenigstens zwei Kontaktsegmente punktsymmetrisch bezüglich des lateralen Mittelpunkts der Kontaktfläche ausgebildet, wobei jeweils wenigstens zwei zueinander um 180° gespiegelte Kontaktsegmente oder jeweils wenigstens zwei zueinander punktsymmetrische Kontaktsegmente ein Kontaktpaar bilden. Somit sind z.B. wenigstens zwei Kontaktsegmente
punktsymmetrisch bezüglich des lateralen Mittelpunkts der Kontaktfläche ausgebildet und bilden ein jeweiliges
Kontaktpaar. Der Träger weist je Kontaktpaar eine Stromquelle auf, die mit einem ersten Versorgungsanschluss gekoppelt und eingerichtet ist, einen vorgegebenen Strom in ein erstes Kontaktsegment des jeweiligen Kontaktpaars einzuprägen. Der Träger weist je Kontaktpaar einen Widerstand und einen
Schalter auf, wobei der Widerstand mit einem zweiten
Versorgungsanschluss gekoppelt und über den Schalter
steuerbar mit einem zweiten Kontaktsegment des jeweiligen Kontaktpaars koppelbar ausgebildet ist.
Bei dem ersten Versorgungsanschluss kann es sich
beispielsweise um einen Versorgungsspannungsanschluss handeln. Bei dem zweiten Versorgungsanschluss handelt es sich beispielhaft um einen Masseanschluss. Beispielsweise können jeweils genau zwei Kontaktsegmente ein Kontaktpaar bilden. Alternativ können auch mehrere, in radialer Richtung
bezüglich des Mittelpunkts benachbarte Kontaktsegmente ein erstes Kontaktsegment bilden und zusammen mit mehreren entgegen der radialen Richtung bezüglich des Mittelpunkts benachbarten Kontaktsegmenten, die ein zweites Kontaktsegment bilden, das z.B. bezüglich des Mittelpunkts um 180° zu dem ersten Kontaktsegment gespiegelt oder gedreht ist, ein
Kontaktpaar bilden.
Durch separate Bestromung der einzelnen Kontaktpaare und geeigneter Überprüfung, ob der am jeweils ersten
Kontaktsegment zugeführte Strom über das jeweils zweite
Kontaktsegment abfließt, kann nach erfolgter Verlötung des Halbleiterbauelements auf dem Träger, beispielhaft im Rahmen eines sogenannten „End-of-Line" (EoL) -Tests, eine
zuverlässige Bewertung der Benetzung der Kontaktfläche mit vergleichsweise geringem Verdrahtungs- und Zeitaufwand erfolgen. Im Falle eines Halbleiterverbunds können dadurch aufzuwendende Kosten bei Überprüfung der einzelnen Lötstellen gering gehalten werden, so dass insbesondere sämtliche
Lötstellen überprüft werden können. Dies ermöglicht eine kontinuierliche Prozesskontrolle in der Assemblierung des Halbleiterbauelements, was wiederum zur Stabilität des
Herstellungsprozesses beiträgt.
In zumindest einer Ausführungsform gemäß dem vierten Aspekt umfasst die Kontaktfläche zwischen einem und drei
Kontaktpaare, insbesondere genau zwei Kontaktpaare.
Gemäß einem fünften Aspekt der Erfindung wird ein Verfahren zur Überprüfung einer Lötstelle angegeben. Bei dem Verfahren wird ein System gemäß dem zweiten, dritten oder vierten
Aspekt bereitgestellt. Ein magnetisches Primärwechselfeld wird schräg zu der Kontaktfläche zur Induktion eines
elektrischen Wirbelstroms in der Kontaktfläche und dem
Lotmaterial erzeugt. Ein Sekundärfeldkennwert wird ermittelt, der repräsentativ ist für ein durch den elektrischen
Wirbelstrom induziertes Sekundärwechselfeld. Abhängig von dem Sekundärfeldkennwert wird überprüft, ob die Kontaktfläche zumindest stellenweise von einem Lotmaterial so bedeckt ist, dass die wenigstens eine Ausnehmung durch das Lotmaterial elektrisch überbrückt ist.
In zumindest einer Ausführungsform gemäß dem fünften Aspekt umfasst ein System ein Halbleiterbauelement und einen Träger. Beispielsweise weist eines der Elemente aus
Halbleiterbauelement und Träger eine sich lateral
erstreckende Kontaktfläche auf und das andere Element aus Halbleiterbauelement und Träger weist einen sich lateral erstreckenden Anschlussbereich auf. Die Kontaktfläche ist lateral derart unterbrochen ausgebildet, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt.
Die Kontaktfläche ist zumindest stellenweise von einem
Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das
Halbleiterbauelement ist derart auf dem Träger angeordnet, dass der Anschlussbereich der Kontaktfläche zugewandt und durch das Lotmaterial mit der Kontaktfläche verbunden ist.
In zumindest einer Ausführungsform gemäß dem fünften Aspekt wird eine Erregerspule bereitgestellt, mittels der das magnetische Primärwechselfeld erzeugt wird. Eine Impedanz der Erregerspule wird erfasst. Abhängig von der Impedanz der Erregerspule wird der Sekundärfeldkennwert ermittelt. Insbesondere kann in diesem Zusammenhang eine Amplitude des durch die Erregerspule fließenden Stroms und/oder ein
Phasenversatz zwischen einer an der Erregerspule anliegenden Spannung und dem durch die Erregerspule fließenden Strom erfasst werden.
In zumindest einer Ausführungsform gemäß dem fünften Aspekt wird eine Empfängerspule bereitgestellt, mittels der das induzierte Sekundärwechselfeld erfasst wird. Abhängig von dem erfassten Sekundärwechselfeld wird der Sekundärfeldkennwert ermittelt .
In zumindest einer Ausführungsform gemäß dem fünften Aspekt wird im Falle, dass der Sekundärfeldkennwert einen
vorgegebenen Schwellenwert überschreitet, die Lötstelle zwischen dem Träger (20) und dem Halbleiterbauelement (10) als hinreichend eingestuft. Anderenfalls wird die Lötstelle als unzureichend eingestuft. Insbesondere wird die Lötstelle als hinreichend eingestuft, wenn der Sekundärfeldkennwert repräsentativ ist für ein vergleichsweise starkes
Sekundärwechselfeld, beispielsweise bei einer hohen erfassten Impedanz. Wenn der Sekundärfeldkennwert repräsentativ ist für ein vergleichsweise schwaches Sekundärwechselfeld kann die Lötstelle hingegen als unzureichend eingestuft werden.
Gemäß einem sechsten Aspekt der Erfindung wird ein Verfahren zur Überprüfung einer Lötstelle angegeben. Bei dem Verfahren wird ein System gemäß dem vierten Aspekt bereitgestellt.
Sequentiell je Kontaktpaar wird:
- die Stromquelle in einen angeschalteten Zustand versetzt, in dem ein vorgegebener Strom in ein erstes Kontaktsegment des jeweiligen Kontaktpaars eingeprägt wird, wobei die jeweilige Stromquelle anderer Kontaktpaare in einen
ausgeschalteten Zustand versetzt wird.
- der Schalter in einen Kopplungszustand versetzt, in dem der zweite Versorgungsanschluss über den Widerstand mit einem zweiten Kontaktsegment des jeweiligen Kontaktpaars gekoppelt wird, wobei der jeweilige Schalter anderer Kontaktpaare jeweils in einen Entkopplungszustand versetzt wird.
- ein Spannungskennwert ermittelt, der repräsentativ ist für eine an dem ersten und/oder zweiten Kontaktsegment des jeweiligen Kontaktpaars anliegende Spannung.
- abhängig von dem Spannungskennwert überprüft, ob die
Kontaktfläche zumindest stellenweise von Lotmaterial so bedeckt ist, dass die zwei Kontaktsegmente des jeweiligen Kontaktpaars durch das Lotmaterial elektrisch überbrückt sind. Die jeweilige Stromquelle wird insbesondere erst in den angeschalteten Zustand versetzt, wenn sich alle Stromquellen der anderen Kontaktpaare in dem ausgeschalteten Zustand befinden. In dem ausgeschalteten Zustand wird kein Strom in das jeweilige Kontaktsegment eingeprägt. Der jeweilige
Schalter wird insbesondere erst in den Kopplungszustand versetzt, wenn sich alle Schalter der anderen Kontaktpaare in dem Entkopplungszustand befinden. In dem Entkopplungszustand ist der zweite Versorgungsanschluss von dem jeweiligen zweiten Kontaktsegment entkoppelt. Der Spannungskennwert wird insbesondere erst ermittelt, wenn sich alle Stromquellen und Schalter in einem vorgegebenen Zustand befinden und sich eine stabile Spannung an dem jeweiligen ersten und/oder zweiten Kontaktsegment eingestellt hat.
In zumindest einer Ausführungsform gemäß dem sechsten Aspekt wird eine Speichereinheit bereitgestellt, umfassend einen vorgegebenen logischen Speicherwert. Je Kontaktpaar wird abhängig von dem Spannungskennwert ein logischer Wert ermittelt, der repräsentativ ist dafür, dass die zwei
Kontaktsegmente des jeweiligen Kontaktpaars durch das
Lotmaterial elektrisch überbrückt sind. Je Kontaktpaar wird der logische Wert logisch mit dem Speicherwert verknüpft und das Ergebnis als neuer Speicherwert in die Speichereinheit geschrieben. Abhängig von dem Speicherwert wird überprüft, ob die zwei Kontaktsegmente jedes Kontaktpaars durch das
Lotmaterial elektrisch überbrückt sind. Der vorgegebene logische Speicherwert beträgt insbesondere logisch „1". In diesem Fall erfolgt die logische Verknüpfung mittels logisch „UND". Bei der Speichereinheit kann es sich insbesondere um ein Flipflop handeln. Durch die Verknüpfung kann insbesondere eine zuverlässige Bewertung der Benetzung der Kontaktfläche mit vergleichsweise geringem Verdrahtungs- und Zeitaufwand erfolgen, beispielhaft im Rahmen eines Selbsttests innerhalb eines EoL-Tests. Auf eine hochgenaue Widerstandsmessung außerhalb des Halbleiterbauelements kann in diesem
Zusammenhang verzichtet werden.
Gemäß einem siebten Aspekt der Erfindung wird ein
Scheinwerfer für ein Kraftfahrzeug angegeben. Bei dem
Scheinwerfer kann es sich insbesondere um eine Front-, oder Heckbeleuchtung des Kraftfahrzeugs handeln. Der Scheinwerfer umfasst ein System gemäß dem zweiten, dritten oder vierten Aspekt .
Weitere Vorteile, vorteilhafte Aus führungs formen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Es zeigen: Fig. la, lb eine Anordnung zur Überprüfung einer Lötstelle und Ersatzschaltbild,
Fig. 2a, 2b Ausführungsvarianten der Kontaktfläche des
Trägers gemäß Fig. la,
Fig. 3a, 3b ein erstes Ausführungsbeispiel der
Ausführungsvarianten der Kontaktfläche gemäß Fig. 2a, 2b,
Fig. 4a, 4b beispielhaft vollflächige Benetzung der
Kontaktfläche der Ausführungsvarianten des ersten Ausführungsbeispiels gemäß Fig. 3a, 3b,
Fig. 5a, 5b beispielhaft partielle Benetzung der
Kontaktfläche der Ausführungsvarianten des ersten Ausführungsbeispiels gemäß Fig. 3a, 3b,
Fig . 6 ein erstes Ausführungsbeispiel einer Anordnung zur Überprüfung der Lötstelle zwischen einem Halbleiterbauelement und einem Träger mit einer Kontaktfläche gemäß Fig. 3a, 3b,
Fig . 7 Verfahren zur Überprüfung der Lötstelle durch die Anordnung gemäß Fig. 6,
Fig. 8a, 8b ein zweites Ausführungsbeispiel der
Kontaktfläche des Trägers gemäß Fig. 2a in einer ersten und zweiten Ausführungsvariante,
Fig. 8c beispielhaft vollflächige Benetzung der
Kontaktfläche der zweiten Ausführungsvariante des zweiten Ausführungsbeispiels gemäß Fig. 8b,
Fig. 8d beispielhaft partielle Benetzung der
Kontaktfläche der zweiten Ausführungsvariante des zweiten Ausführungsbeispiels gemäß Fig. 8b,
Fig . 9 ein zweites Ausführungsbeispiel einer Anordnung zur Überprüfung der Lötstelle zwischen einem Halbleiterbauelement und einem Träger mit einer Kontaktfläche gemäß Fig. 8a, 8b, und Fig. 10 Verfahren zur Überprüfung der Lötstelle durch die Anordnung gemäß Fig. 9.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Gestrichelt dargestellte Umrandungen deuten eine
Funktionseinheit der darin angeordneten Elemente an.
Eine Lötverbindung zwischen einem Halbleiterbauelement und einem Träger wie einem IC, auf dem das Halbleiterbauelement zur Kontaktierung montiert ist, kann mittels eines optischen Verfahrens überprüft werden, etwa durch Bestrahlung mit UV- oder Röntgenstrahlung und Ermittlung eines Kontrasts
innerhalb der Kontaktstelle als Indikation über die Qualität der Lötverbindung. Ein derartiges Verfahren erfordert jedoch einen relativ hohen Zeitaufwand; im Falle, dass die
Kontaktstelle von Metall umgeben ist, ist zudem lediglich ein geringer Kontrast messbar, was die Zuverlässigkeit der
Qualitätsbewertung einschränkt.
Alternativ kann ein elektrisches Verfahren zur Überprüfung der Lötverbindung eingesetzt werden, beispielsweise eine Kelvin- bzw. Vierdrahtmessung. Fig. la zeigt eine Anordnung zur Überprüfung einer Lötstelle. Die Anordnung umfasst ein System 100. Das System 100 weist ein Halbleiterbauelement 10 mit einem Anschlussbereich 11 als Anodenkontakt und einem weiteren Anschluss 12 als Kathodenkontakt sowie einen Träger 20 mit einer Kontaktfläche 21 und einem weiteren Kontakt 22 auf. Bei dem Halbleiterbauelement 10 handelt es sich
beispielsweise um eine lichtemittierende Diode, die
vereinzelt oder im Verbund, beispielsweise in Form eines LED- Arrays, vorliegen kann. Bei dem Träger handelt es sich beispielsweise um eine integrierte Schaltung, insbesondere um ein Silizium IC. Das Halbleiterbauelement 10 ist derart auf dem Träger angeordnet, dass der Anschlussbereich 11 der
Kontaktfläche 21 zugewandt ist. Über ein Lotmaterial 3 ist der Anschlussbereich 11 mit der Kontaktfläche 21 elektrisch gekoppelt und mechanisch verbunden. Der weitere Anschluss 12 und weitere Kontakt 22 sind mit einem Spannungsmessgerät 200 und einer Stromquelle 300 gekoppelt. Wie in dem
Ersatzschaltbild der Fig. lb dargestellt ist dem Lotmaterial 3 dabei ein Widerstand R_3, dem Halbleiterbauelement 10 ein Widerstand R_10 und dem Träger ein Widerstand R_20
zugeordnet, die zusammen einen Serienwiderstand bilden. Eine an dem Serienwiderstand abfallende Spannung bei Einprägung eines vorgegebenen Stroms I durch die Stromquelle 300 wird bei hochohmiger Messung durch das Spannungsmessgerät 200 (Strom Iu << I) erfasst. Insbesondere können Strom und
Spannung an dem weiteren Anschluss 12 und dem weiteren
Kontakt 22 gemessen werden, um Rückschlüsse auf den
Serienwiderstand zu ziehen. Der Serienwiderstand kann dann als Bewertungskriterium der Lötverbindung herangezogen werden. Im Gegensatz zu dem optischen Verfahren ist durch die zusätzlichen Testleitungen jedoch ein erhöhter
Verdrahtungsaufwand erforderlich, was etwa bei einer
Matrixanordnung mehrerer Halbleiterbauelemente nebeneinander zu Platzproblemen führen kann, insbesondere bei
fortschreitender Reduktion der Pixelgröße im Falle eines LED- Arrays . Insbesondere bei Assemblierung einer LED-Matrix auf einem IC in der Auflösung von zum Beispiel 320x80 Pixel, kann ein einzelner Anodenkontakt einen Durchmesser im Bereich von 10 mpi oder weniger aufweisen, während ein Kathodenkontakt vollflächig ausgeführt und damit weniger anfällig sein kann. Überdies kann eine Erhöhung des Serienwiderstandes nicht nur durch eine unzureichende Lötverbindung begründet, sondern auch auf Epitaxie oder Metallisierung zurückzuführen sein, was durch Messung des Serienwiderstands nicht eindeutig feststellbar ist und dadurch die Zuverlässigkeit der
Qualitätsbewertung einschränkt. Schließlich ist das
beschriebene Verfahren lediglich bei Teststrukturen mit niederohmigen Pfad anwendbar. Da die Lötverbindung ein besonders kritischer Punkt bei der Fertigung von aktiven Matrix LEDs ist, ist es im Zuge der Produktion notwendig die Qualität der Verbindung der beiden Lötpartner zerstörungsfrei und bei jedem Chip auf Waferlevel zu prüfen.
Anhand der Fig. 2a und 2b ist jeweils eine
Ausführungsvariante der Kontaktfläche 21 des Trägers 20 gemäß Fig. la dargestellt. Die Kontaktfläche 21 kann auch als
Lötpad bezeichnet werden und besteht aus einer durchgehenden leitenden Fläche, die z.B. rechteckig (Fig. 2a) oder rund (Fig. 2b) ausgebildet ist.
Im Folgenden wird eine Unterteilung des Lötpads auf Seiten des IC in Segmente und/oder Abschnitte bzw. Bereiche
vorgeschlagen, welche nachfolgend durch das Lotmaterial 3 aufgehoben werden soll, um eine vollflächige Benetzung der Kontaktfläche 21 von einer nur partiellen Benetzung im assemblierten Zustand der LED unterscheiden zu können.
Gemäß einem ersten Ausführungsbeispiel ist in den Fig. 3a und 3b jeweils eine Ausführungsvariante der Kontaktfläche 21 des Trägers 20 dargestellt, in der mehrere Ausnehmungen la, lb, lc und ld ausgebildet sind. Die Ausnehmungen la-ld weisen in diesen Ausführungsvarianten jeweils eine
Kreisringabschnittform auf und sind punktsymmetrisch um einen Mittelpunkt der Kontaktfläche 21 angeordnet und durch Stege durch den Mittelpunkt aus Material der Kontaktfläche 21 voneinander getrennt. In anderen Ausführungsvarianten können die Ausnehmungen la-ld auch eine zusammenhängende
Unterbrechung der Kontaktfläche bilden und beispielsweise kreisförmig oder kreisringförmig ausgebildet sein.
Insbesondere ist bzw. sind die Ausnehmung ( en) derart
angeordnet und geformt, dass ein Wirbelstrom I in der
Kontaktfläche 21 beeinträchtigt ist. Wie anhand der Fig. 3a, 3b schematisch verdeutlicht, ist die Kontaktfläche 21 in Stromrichtung teilweise geschlitzt, so dass sich in diesem Bereich kein Wirbelstrom ausbildet. In einem assemblierten Zustand des Halbleiterbauelements 10, also wenn dieses auf dem Träger 20 angeordnet und elektrisch wie mechanisch mittels des Lotmaterials 3 mit diesem verbunden ist, kann eine Verteilung des Lotmaterial 3 auf der Kontaktfläche 21 fertigungsbedingten Schwankungen unterliegen.
Anhand der Fig. 4a, 4b und 5a, 5b ist für die beiden
Ausführungsvarianten jeweils ein Fall der im Wesentlichen vollflächigen Benetzung der Kontaktfläche 21 durch
Lotmaterial 3 (Fig. 4a, 4b) sowie der lediglich partiellen Benetzung (Fig. 5a, 5b) dargestellt.
In den Fig. 4a, 4b benetzt das Lotmaterial 3 insbesondere auch einen durch die Ausnehmungen la-ld gebildeten
leiterfreien Bereich der Kontaktfläche 21, so dass in
Verbindung mit dem Lotmaterial 3 eine durchgehende
Leiterfläche gebildet ist, in der sich Wirbelströme I im Vergleich zu der bloßen Kontaktfläche gemäß Fig. 3a bzw. 3b messbar freier ausbreiten können. Bei schlechten oder gar fehlerhaften Lötverbindungen, insbesondere wenn das Lotmaterial 3 die Ausnehmungen la-ld nur teilweise benetzt (Fig. 5a, 5b), können sich hingegen messbar weniger
Wirbelströme I in der Kontaktfläche 21 und dem Lotmaterial 3 ausbreiten. Durch die vorgeschlagene Unterteilung des Lötpads ist eine aufwandarme und zerstörungsfreie Bewertung der
Benetzung des Lötpads des assemblierten Bauelements im Rahmen eines Wafertest möglich.
Anhand Fig. 6 ist ein erstes Ausführungsbeispiel einer
Anordnung 101 zur Überprüfung der Lötstelle eines
Halbleiterbauelements 10 dargestellt, welches auf einem
Träger 20 mit einer Kontaktfläche 21 gemäß dem ersten
Ausführungsbeispiel angeordnet und elektrisch und mechanisch mittels Lotmaterial 3 verbunden ist. Die Anordnung 101 umfasst eine Erregerspule LI zur Erzeugung eines magnetischen Primärwechselfelds Hl sowie in der dargestellten
Ausführungsvariante eine Empfängerspule L2 zur Erfassung eines magnetischen Sekundärwechselfelds H2. In anderen
Ausführungsvarianten kann die Anordnung 101 statt der
Empfängerspule L2 auch eine Einrichtung zur Erfassung der Stromamplitude, des Phasenversatzes oder der Impedanz bei Betrieb der Erregerspule LI aufweisen.
Zur Überprüfung der Lötstelle wird in einem Schritt Sil (Fig. 7) zunächst die Erregerspule LI derart bezüglich des Trägers 20 mit dem assemblierten Halbleiterbauelement 10 angeordnet, dass ihre Wicklungen im Wesentlichen parallel zu einer
Haupterstreckungsebene der Kontaktfläche 21 ausgerichtet sind .
Daraufhin wird in einem Schritt S12 das magnetische
Primärwechselfeld Hl erzeugt, indem eine Wechselspannung an der Erregerspule LI angelegt und ein mittel- bis hochfrequenter Wechselstrom eingeprägt wird. Bedingt durch dieses magnetische Primärwechselfeld werden in elektrisch leitfähigen Werkstoffen entsprechend dem Induktionsgesetz Spannungen induziert die zur Ausbildung einer
Wirbelstromverteilung in der Kontaktfläche 21 und dem
Lotmaterial 3 führen. Durch den Wechselstrom der
Wirbelstromverteilung wird überdies ein magnetisches
Sekundärwechselfeld H2 generiert, das dem magnetischen
Primärwechselfeld Hl entgegenwirkt. Eine vom Lotmaterial 3 unbedeckte Ausnehmung la in der Kontaktfläche 21 führt dabei zur Störung der Wirbelstromverteilung.
In einem darauffolgenden Schritt S13 wird die Wirkung des magnetischen Sekundärwechselfeldes H2 erfasst. Gemäß der Ausführungsvariante der Fig. 6 kann das magnetische
Sekundärwechselfeldes H2 mittels der Empfängerspule L2 erfasst werden. In anderen Ausführungsvarianten wird die Stromamplitude, des Phasenversatzes oder der Impedanz im Betrieb der Erregerspule LI ermittelt. War der Lötprozess erfolgreich (Fig. 4a, 4b), sind die Ausnehmungen la-ld (Fig. 3a, 3b) überbrückt, sodass ein im Wesentlichen ungestörter Wirbelstrom I fließen kann. Bei unzureichenden Lötstellen (Fig. 5a, 5b) ist hingegen eine deutlich geringere Fläche verfügbar, die von dem magnetischen Primärwechselfeld Hl durchdrungen werden kann. Überdies ist eine Fläche, in der sich der Wirbelstrom I ausbreiten kann, reduziert, so dass das magnetische Sekundärwechselfeld H2 im Vergleich deutlich abgeschwächt bzw. eine deutlich geringere Impedanz der anregenden Spule messbar ist.
Fig. 8a zeigt eine erste Ausführungsvariante der
Kontaktfläche 21 des Trägers 20 gemäß einem zweiten Ausführungsbeispiel, in der mehrere durch den Mittelpunkt geradlinig verlaufende Ausnehmungen le, lf ausgebildet sind, die die Kontaktfläche 21 in vier galvanisch voneinander getrennte Kontaktsegmente 21a, 21b, 21c und 21d gleicher Größe unterteilen. Die Kontaktsegmente 21a-21d weisen in dieser Ausführungsvariante jeweils eine
Kreisringabschnittform auf und sind punktsymmetrisch um einen Mittelpunkt der Kontaktfläche 21 angeordnet.
Fig. 8b zeigt eine zweite Ausführungsvariante der
Kontaktfläche 21 des Trägers 20 gemäß dem zweiten
Ausführungsbeispiel, in der analog zu dem ersten
Ausführungsbeispiel (Fig. 3a, 3b) zusätzlich zu den
geradlinigen Ausnehmungen le, lf gemäß Fig. 8a kreis- bzw. kreisringförmige Ausnehmungen la-lc in der Kontaktfläche 21 ausgebildet sind, die die Kontaktsegmente 21a-21d gemäß Fig. 8a in weitere Unter-Kontaktsegmente 21a-l, 21a-2 unterteilen.
Anhand der Fig. 8c und 9c ist analog zu den Fig. 4a, 4b, und 5a, 5b jeweils ein Fall der im Wesentlichen vollflächigen Benetzung der Kontaktfläche 21 durch Lotmaterial 3 sowie der lediglich partiellen Benetzung dargestellt.
In einem zweiten Ausführungsbeispiel einer Anordnung 102 zur Überprüfung der Lötstelle eines Halbleiterbauelements 10, welches auf einem Träger 20 mit einer Kontaktfläche 21 gemäß dem zweiten Ausführungsbeispiel angeordnet und elektrisch und mechanisch mittels Lotmaterial 3 verbunden ist, weist der Träger 20 (Fig. 9) einen ersten Schalter Sl, einen ersten Widerstand RI, eine erste Stromquelle 301 sowie einen
Versorgungsspannungsanschluss VI und einen Masseanschluss V2 auf. Ein erstes Kontaktsegment 21a der Kontaktfläche 21 umfasst ein erstes Unter-Kontaktsegment 21a-l und ein zweites Unter-Kontaktsegment 21a-2, die bezüglich des Mittelpunkts der Kontaktfläche 21 in radialer Richtung benachbart sind.
Ein zweites Kontaktsegment 21d ist bezüglich des Mittelpunkts der Kontaktfläche 21 um 180° punktsymmetrisch zu dem ersten Kontaktsegment 21a angeordnet und ausgebildet und bildet mit dem ersten Kontaktsegment 21a ein Kontaktpaar. Analog hierzu bilden die Kontaktsegmente 21b, 21c ein weiteres Kontaktpaar. Das erste Kontaktsegment 21a, insbesondere das in der
radialen Richtung bezüglich des Mittelpunkts der
Kontaktfläche 21 äußerste Unter-Kontaktsegment 21a-l, ist über den ersten Schalter S1 und dem ersten Widerstand RI mit dem Masseanschluss V2 steuerbar koppelbar. Das zweite
Kontaktsegment 21d, insbesondere das in der radialen Richtung bezüglich des Mittelpunkts der Kontaktfläche 21 äußerste Unter-Kontaktsegment, ist über die erste Stromquelle 301 mit dem Versorgungsspannungsanschluss VI gekoppelt, die steuerbar eingerichtet ist, einen vorgegebenen Strom II in das zweite Kontaktsegment 21d einzuprägen. Analog hierzu weist der
Träger 20 darüber hinaus einen zweiten Schalter S2, einen zweiten Widerstand R2 und eine zweite Stromquelle 302 auf, die mit dem weiteren Kontaktpaar 21b, 21c entsprechend verschaltet sind.
Zur Überprüfung der Lötstelle werden in einem Schritt S21 (Fig. 10) zunächst beide Schalter Sl, S2 und Stromquellen 301, 302 derart angesteuert, dass die Kontaktsegmente 21a,
21b von dem Masseanschluss V2 getrennt (Entkopplungszustand der Schalter Sl, S2) und kein Strom II, 12 in die
Kontaktsegmente 21c, 21d eingeprägt wird (ausgeschalteter Zustand der Stromquellen 301, 302) .
Daraufhin wird in einem Schritt S22 die erste Stromquelle 301 in einen angeschalteten Zustand versetzt, so dass der vorgegebene Strom II in das zweite Kontaktsegment 21d
eingeprägt wird. Darüber hinaus wird der erste Widerstand RI durch versetzen des ersten Schalters S1 in einen
Kopplungszustand mit dem ersten Kontaktsegment 21a verbunden. Überdeckt das Lotmaterial 3 die Ausnehmungen la-lf derart, dass das erste und zweite Kontaktsegment 21a, 21d galvanisch gekoppelt sind, so stellt sich an dem zweiten Kontaktsegment 21d Massepotential ein. Ist hingegen die Lötverbindung fehlerhaft bzw. keine galvanische Verbindung zwischen dem ersten und zweiten Kontaktsegment 21a, 21d vorhanden, so entspricht das Potential am zweiten Kontaktsegment 21d dem des Versorgungsspannungsanschluss VI.
In einem darauffolgenden Schritt S23 wird die an dem zweiten Kontaktsegment 21d anliegende Spannung ermittelt und abhängig von der ermittelten Spannung überprüft, ob die
Kontaktsegmente 21a, 21d galvanisch gekoppelt sind. Das
Ergebnis der Überprüfung wird beispielhaft in einer nicht näher dargestellten Speichereinheit des Trägers 20 wie einem Flipflop hinterlegt.
Anschließend wird in einem Schritt S24 der erste Schalter S1 und die erste Stromquelle 301 wieder in den Entkopplungs- bzw. ausgeschalteten Zustand versetzt.
Daraufhin wird in einem Schritt S25 analog zu dem Schritt S22 die zweite Stromquelle 302 in den angeschalteten Zustand und der zweite Schalter S2 in den Kopplungszustand versetzt.
Analog zu dem Schritt S23 wird in einem anschließenden
Schritt S26 überprüft, ob die Kontaktsegmente 21b, 21c galvanisch gekoppelt sind. Das Ergebnis der Überprüfung wird beispielhaft in der Speichereinheit des Trägers 20 hinterlegt. Insbesondere kann hierzu in einem Schritt S27 eine konjunktive Verknüpfung mit dem in Schritt S23
hinterlegten Ergebnis erfolgen, beispielhaft mittels logisch „UND", so dass das in der Speichereinheit hinterlegte
Ergebnis repräsentativ dafür ist, ob die entsprechenden
Kontaktsegmente 21a-21d beider Kontaktpaare jeweils
galvanisch gekoppelt sind. Im Rahmen eines EOL Testes kann so nachgewiesen werden, welche Ausformung die Lötverbindung aufweist .
Das Verfahren gemäß dem zweiten Ausführungsbeispiel (Fig. 9, 10) kann mit dem Verfahren gemäß dem ersten Aspekt kombiniert sein. Bevorzugt weist die Kontaktfläche 21 in diesem
Zusammenhang sowohl geradlinig verlaufende Ausnehmungen le, lf und kreis-, kreisring- oder kreisringabschnittförmige Ausnehmungen la-ld auf (vgl. Fig. 8b.
Alternativ oder zusätzlich zu der Kontaktfläche 21 des
Trägers 20 kann auch der Anschlussbereich 11 Ausnehmungen la- lf aufweisen. Eine Überprüfung der Lötstelle kann in diesem Fall beispielhaft mit dem Verfahren gemäß dem ersten
Ausführungsbeispiel analog erfolgen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugszeichenliste
la-lf Ausnehmung
3 Lotmaterial
10 Halbleiterbauelement
11, 12 Anschlussbereich 21, 22 Kontaktfläche
2 la-2 ld Kontaktsegment
21a-l, 2 la-2 Unter-Kontaktsegment
100 System
101, 102 Anordnung
200 Spannungsmessgerät
300, 301, 302 Stromquelle
Hl, H2 Magnetfeld
I, Iu, Iw, II, 12 Strom
LI, L2 Spule
RI, R2 Widerstand
R_3 , R_10 , R_20 Widerstand
Sl, S2 Schalter
S11-S13, S21-S27 Verfahrensschritte VI, V2 Versorgungsanschluss

Claims

Patentansprüche
1. Halbleiterbauelement (10), aufweisend
- eine sich lateral erstreckende Kontaktfläche (21), die
lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche (21) wenigstens eine Ausnehmung (la, le, lf) lateral begrenzt, wobei die Kontaktfläche (21) im bestimmungsgemäßen Betrieb des Halbleiterbauelements (10) auf einem Potential liegt,
wobei wenigstens eine Ausnehmung (la) lateral als
Kreisring um einen lateralen Mittelpunkt der Kontaktfläche (21) ausgebildet ist, und
- wobei wenigstens eine Ausnehmung (le, lf) sich lateral
geradlinig durch den lateralen Mittelpunkt der
Kontaktfläche (21) erstreckt, so dass die Kontaktfläche (21) durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der Kontaktfläche (21) verbunden sind.
2. System (100) umfassend einen Träger (20) zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement (10) nach Anspruch 1, wobei
- der Träger (20) einen sich lateral erstreckenden
Anschlussbereich (11) aufweist,
- die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) zur elektrischen Überbrückung der
wenigstens einen Ausnehmung (la, le, lf) durch das
Lotmaterial (3) bedeckt ist,
- das Halbleiterbauelement (10) derart auf dem Träger (20) angeordnet ist, dass die Kontaktfläche (21) dem
Anschlussbereich (11) zugewandt und durch das Lotmaterial
(3) mit dem Anschlussbereich (11) verbunden ist.
3. System umfassend einen Träger (20) zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement (10), wobei
- der Träger (20) eine sich lateral erstreckende
Kontaktfläche (21) aufweist, die lateral derart
unterbrochen ausgebildet ist, dass Material der
Kontaktfläche (21) wenigstens eine Ausnehmung (la, le, lf) lateral begrenzt,
wobei wenigstens eine Ausnehmung (la) lateral als
Kreisring um einen lateralen Mittelpunkt der Kontaktfläche (21) ausgebildet ist, und
wobei wenigstens eine Ausnehmung (le, lf) sich lateral geradlinig durch den lateralen Mittelpunkt der
Kontaktfläche (21) erstreckt, so dass die Kontaktfläche (21) durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der Kontaktfläche (21) verbunden sind,
- die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) zur elektrischen Überbrückung der
wenigstens einen Ausnehmung (la, le, lf) durch das
Lotmaterial (3) bedeckt ist,
- das Halbleiterbauelement (10) einen Anschlussbereich (11) aufweist und derart auf dem Träger (20) angeordnet ist, dass der Anschlussbereich (11) der Kontaktfläche (21) zugewandt und durch das Lotmaterial (3) mit der
Kontaktfläche (21) verbunden ist.
4. System oder Halbleiterbauelement nach einem der
vorstehenden Ansprüche 1 bis 3, wobei das
Halbleiterbauelement (10) als lichtemittierende Diode
ausgebildet ist.
5. System oder Halbleiterbauelement nach einem der vorstehenden Ansprüche 1 bis 4, wobei ein Verhältnis zwischen einem durch Material der Kontaktfläche (21) bedeckten Bereich und einem durch Material der Kontaktfläche (21) lateral begrenztem Bereich frei von Material der Kontaktfläche (21) zwischen 1:1 und 100:1, insbesondere zwischen 2:1 und 30:1, bevorzugt zwischen 5:1 und 10:1 beträgt.
6. System oder Halbleiterbauelement nach einem der
vorstehenden Ansprüche 1 bis 5, wobei die Kontaktfläche (21) lateral kreisförmig oder rechteckig ausgebildet ist.
7. System oder Halbleiterbauelement nach einem der
vorstehenden Ansprüche 1 bis 6, wobei wenigstens eine
Ausnehmung (la) lateral als Kreis oder Kreisringabschnitt um einen lateralen Mittelpunkt der Kontaktfläche (21)
ausgebildet ist.
8. System oder Halbleiterbauelement nach einem der
vorstehenden Ansprüche 1 bis 7, wobei eine Größe der
Kontaktfläche (21) zwischen 2,5 10-15 m2 und 2,5 10-9 m2 , insbesondere zwischen 2,5 10-11 m2 und 1 10-10 m2 beträgt.
9. System nach einem der vorstehenden Ansprüche 2 bis 8, wobei
- die Kontaktfläche (21) derart unterbrochen ist, dass die Kontaktfläche (21) wenigstens zwei Kontaktsegmente (21a, 21b) aufweist, die nicht durch Material der Kontaktfläche (21) verbunden sind, und
- die Kontaktfläche (21) von dem Lotmaterial (3) zur
derartigen elektrischen Verbindung der wenigstens zwei Kontaktsegmente (21a, 21b) bedeckt ist, dass die
wenigstens zwei Kontaktsegmente (21a, 21b) und der Anschlussbereich (11) im bestimmungsgemäßen Betrieb des Halbleiterbauelements (10) auf einem Potential liegen.
10. System nach Anspruch 9, wobei
- wenigstens zwei Kontaktsegmente (21a, 21d)
punktsymmetrisch bezüglich des lateralen Mittelpunkts der Kontaktfläche (21) ausgebildet sind und ein jeweiliges Kontaktpaar bilden, und der Träger (20) je Kontaktpaar:
- eine Stromquelle (301) aufweist, die mit einem ersten Versorgungsanschluss (VI) gekoppelt und eingerichtet ist, einen vorgegebenen Strom (II) in ein erstes
Kontaktsegment (21d) des jeweiligen Kontaktpaars einzuprägen, und
- einen Widerstand (RI) und einen Schalter (Sl) aufweist, wobei der Widerstand (RI) mit einem zweiten
Versorgungsanschluss (V2) gekoppelt und über den
Schalter (Sl) steuerbar mit einem zweiten Kontaktsegment (21a) des jeweiligen Kontaktpaars koppelbar ausgebildet ist .
11. System nach Anspruch 10, wobei
- die Kontaktfläche (21) zwischen einem und drei
Kontaktpaare umfasst, insbesondere genau zwei
Kontaktpaare .
12. Verfahren zur Überprüfung einer Lötstelle, bei dem ein
System (100) bereitgestellt wird, das ein
Halbleiterbauelement (10) und einen Träger (20) umfasst, wobei
- eines der Elemente aus Halbleiterbauelement (10) und
Träger (20) eine sich lateral erstreckende Kontaktfläche (21) aufweist und das andere Element aus Halbleiterbauelement (10) und Träger (20) einen sich lateral erstreckenden Anschlussbereich (11) aufweist,
- die Kontaktfläche (21) lateral derart unterbrochen
ausgebildet ist, dass Material der Kontaktfläche (21) wenigstens eine Ausnehmung (la, le, lf) lateral begrenzt,
- die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) zur elektrischen Überbrückung der
wenigstens einen Ausnehmung (la, le, lf) durch das
Lotmaterial (3) bedeckt ist,
- das Halbleiterbauelement (10) derart auf dem Träger (20) angeordnet ist, dass der Anschlussbereich (11) der
Kontaktfläche (21) zugewandt und durch das Lotmaterial (3) mit der Kontaktfläche (21) verbunden ist,
- ein magnetisches Primärwechselfeld (Hl) schräg zu der
Kontaktfläche (21) zur Induktion eines elektrischen
Wirbelstroms (I ) in der Kontaktfläche (21) und dem
Lotmaterial (3) erzeugt wird,
- ein Sekundärfeldkennwert ermittelt wird, der repräsentativ ist für ein durch den elektrischen Wirbelstrom (I ) induziertes Sekundärwechselfeld (H2), wobei
- abhängig von dem Sekundärfeldkennwert überprüft wird, ob die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) so bedeckt ist, dass die wenigstens eine Ausnehmung (la, le, lf) durch das Lotmaterial (3)
elektrisch überbrückt ist.
13. Verfahren nach Anspruch 12, bei dem
- eine Erregerspule (LI) bereitgestellt wird, mittels der das magnetische Primärwechselfeld (Hl) erzeugt wird,
- eine Impedanz der Erregerspule (LI) erfasst wird, und
- abhängig von der Impedanz der Erregerspule (LI) der
Sekundärfeldkennwert ermittelt wird.
14. Verfahren nach Anspruch 12, bei dem
- eine Empfängerspule (L2) bereitgestellt wird, mittels der das induzierte Sekundärwechselfeld (H2) erfasst wird, und
- abhängig von dem erfassten Sekundärwechselfeld (H2) der Sekundärfeldkennwert ermittelt wird.
15. Verfahren nach einem der vorstehenden Ansprüche 12 bis
14, bei dem
- im Falle, dass der Sekundärfeldkennwert einen vorgegebenen Schwellenwert überschreitet, die Lötstelle zwischen dem Träger (20) und dem Halbleiterbauelement (10) als
hinreichend eingestuft wird, und anderenfalls als
unzureichend eingestuft wird.
16. Verfahren zur Überprüfung einer Lötstelle, bei dem
- ein System nach einem der vorstehenden Ansprüche 10 oder 11 bereitgestellt wird, und sequentiell je Kontaktpaar:
- die Stromquelle (301) in einen angeschalteten Zustand versetzt wird, in dem der vorgegebene Strom (II) in ein erstes Kontaktsegment (21d) des jeweiligen Kontaktpaars eingeprägt wird, wobei die jeweilige Stromquelle (302) anderer Kontaktpaare in einen ausgeschalteten Zustand versetzt wird,
- der Schalter (Sl) in einen Kopplungszustand versetzt wird, in dem der zweite Versorgungsanschluss (V2) über den Widerstand (RI) mit einem zweiten Kontaktsegment (21a) des jeweiligen Kontaktpaars gekoppelt wird, wobei der jeweilige Schalter (S2) anderer Kontaktpaare jeweils in einen Entkopplungszustand versetzt wird,
- ein Spannungskennwert ermittelt wird, der repräsentativ ist für eine an dem ersten und/oder zweiten Kontaktsegment (21a, 21d) des jeweiligen Kontaktpaars anliegende Spannung, und
- abhängig von dem Spannungskennwert überprüft wird, ob die Kontaktfläche (21) zumindest stellenweise von
Lotmaterial (3) so bedeckt ist, dass die zwei
Kontaktsegmente (21a, 21d) des jeweiligen Kontaktpaars durch das Lotmaterial (3) elektrisch überbrückt sind.
17. Verfahren nach Anspruch 16, bei dem
- eine Speichereinheit bereitgestellt wird, umfassend einen vorgegebenen logischen Speicherwert,
- je Kontaktpaar abhängig von dem Spannungskennwert ein
logischer Wert ermittelt wird, der repräsentativ ist dafür, dass die zwei Kontaktsegmente (21a, 21d) des jeweiligen Kontaktpaars durch das Lotmaterial (3) elektrisch überbrückt sind,
- je Kontaktpaar der logische Wert logisch mit dem
Speicherwert verknüpft und das Ergebnis als neuer
Speicherwert in die Speichereinheit geschrieben wird, und - abhängig von dem Speicherwert überprüft wird, ob die zwei
Kontaktsegmente (21a, 21d) jedes Kontaktpaars durch das Lotmaterial (3) elektrisch überbrückt sind.
PCT/EP2020/062679 2019-05-20 2020-05-07 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle Ceased WO2020233993A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/612,895 US12044722B2 (en) 2019-05-20 2020-05-07 Semiconductor component, system and method for checking a soldered joint
CN202080037951.XA CN113875004A (zh) 2019-05-20 2020-05-07 半导体器件、系统和用于检查焊接点的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019113293.2A DE102019113293B4 (de) 2019-05-20 2019-05-20 Verfahren zur überprüfung einer lötstelle
DE102019113293.2 2019-05-20

Publications (1)

Publication Number Publication Date
WO2020233993A1 true WO2020233993A1 (de) 2020-11-26

Family

ID=70682838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/062679 Ceased WO2020233993A1 (de) 2019-05-20 2020-05-07 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle

Country Status (4)

Country Link
US (1) US12044722B2 (de)
CN (1) CN113875004A (de)
DE (1) DE102019113293B4 (de)
WO (1) WO2020233993A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787098A (en) * 1996-07-29 1998-07-28 International Business Machines Corporation Complete chip I/O test through low contact testing using enhanced boundary scan
US20020125043A1 (en) * 1996-08-29 2002-09-12 Yuichi Yoshida Semiconductor packaging structure, packaging board and inspection method of packaging conditions
WO2009144608A1 (en) * 2008-05-30 2009-12-03 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
US20160056118A1 (en) * 2014-08-20 2016-02-25 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting device package using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2600206C2 (de) * 1975-01-06 1986-01-09 The Reluxtrol Co., Seattle, Wash. Vorrichtung zur zerstörungsfreien Materialprüfung nach der Wirbelstrommethode
JP2007019473A (ja) 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
US7684781B2 (en) * 2005-11-25 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7835158B2 (en) * 2005-12-30 2010-11-16 Micron Technology, Inc. Connection verification technique
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
DE102010000892B4 (de) * 2010-01-14 2019-01-03 Robert Bosch Gmbh Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
US8294264B2 (en) * 2010-03-30 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate under-bump metallization structure for semiconductor devices
DE102011078582A1 (de) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht
JP6081055B2 (ja) * 2011-11-16 2017-02-15 株式会社東芝 電子部品および測定方法
WO2015053356A1 (ja) * 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
KR20160145888A (ko) * 2015-06-10 2016-12-21 삼성전자주식회사 발광소자 패키지
US9472490B1 (en) * 2015-08-12 2016-10-18 GlobalFoundries, Inc. IC structure with recessed solder bump area and methods of forming same
DE102017001014A1 (de) * 2017-02-03 2018-08-09 Sumitomo Wiring Systems, Ltd. Verfahren und System zur Prüfung einer elektrischen Verbindung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787098A (en) * 1996-07-29 1998-07-28 International Business Machines Corporation Complete chip I/O test through low contact testing using enhanced boundary scan
US20020125043A1 (en) * 1996-08-29 2002-09-12 Yuichi Yoshida Semiconductor packaging structure, packaging board and inspection method of packaging conditions
WO2009144608A1 (en) * 2008-05-30 2009-12-03 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
US20160056118A1 (en) * 2014-08-20 2016-02-25 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting device package using the same

Also Published As

Publication number Publication date
DE102019113293A1 (de) 2020-11-26
US20220244306A1 (en) 2022-08-04
US12044722B2 (en) 2024-07-23
CN113875004A (zh) 2021-12-31
DE102019113293B4 (de) 2024-08-29

Similar Documents

Publication Publication Date Title
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
DE112005003667B4 (de) Elektrische Prüfsonde
DE19823140B4 (de) Abtast-Feldeffekttransistor
DE10328870A1 (de) Widerstandsanordnung, Herstellungsverfahren und Messschaltung
DE2319011A1 (de) Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat
DE69831457T2 (de) Halbleiteranordnung mit zwei mit einem Erdungsanschluss verbundenen Erdungsverbindungspunkten und Testverfahren dafür
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE102009047889A1 (de) Optoelektronischer Halbleiterchip und Verfahren zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
DE102019102457B3 (de) Prüfvorrichtung mit sammelschienenmechanismus zum testen einer zu testenden vorrichtung
DE9004562U1 (de) Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
DE102019113293B4 (de) Verfahren zur überprüfung einer lötstelle
DE112016007382T5 (de) Inspektionsvorrichtung und Inspektionsverfahren
DE19714941A1 (de) Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE20320473U1 (de) Widerstandsanordnung und Messschaltung
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
DE202016101991U1 (de) Mit erhöhter Chipausbeute hergestelltes Leistungshalbleitermodul
DE102020110001B4 (de) Vorrichtung mit zwei Spannungsdomänen und Verfahren
DE112021000463T5 (de) Motorantriebsvorrichtung und verfahren zur herstellung derselben
DE202021106814U1 (de) Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule
DE102015115706B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP0661550A2 (de) Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips
WO2002012911A1 (de) Verfahren und vorrichtung zur prüfung von leiterplatten auf funktionsfähigkeit
DE102024127109B4 (de) Elektro-Motor-Steuerschaltung, Lenksäule und Verfahren zu deren Betriebszustandsbestimmung
DE10241045B4 (de) Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20725678

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20725678

Country of ref document: EP

Kind code of ref document: A1