WO2020202797A1 - チョークコイル - Google Patents

チョークコイル Download PDF

Info

Publication number
WO2020202797A1
WO2020202797A1 PCT/JP2020/004999 JP2020004999W WO2020202797A1 WO 2020202797 A1 WO2020202797 A1 WO 2020202797A1 JP 2020004999 W JP2020004999 W JP 2020004999W WO 2020202797 A1 WO2020202797 A1 WO 2020202797A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor pattern
conductor
choke coil
coil
side end
Prior art date
Application number
PCT/JP2020/004999
Other languages
English (en)
French (fr)
Inventor
裕典 岡川
成治 高橋
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2020202797A1 publication Critical patent/WO2020202797A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F37/00—Fixed inductances not covered by group H01F17/00

Definitions

  • the present disclosure relates to choke coils.
  • This application claims priority based on Japanese Patent Application No. 2019-072178 of the Japanese application dated April 4, 2019, and incorporates all the contents described in the Japanese application.
  • Patent Document 1 discloses a choke coil used for an in-vehicle inverter or the like.
  • the choke coil includes an annular core and a primary coil and a secondary coil provided on the core. This choke coil has a function of reducing common mode noise.
  • the choke coil of the present disclosure is A choke coil comprising a primary coil having a plurality of turns, a secondary coil having a plurality of turns, and an annular core.
  • a multilayer substrate including a first conductor pattern constituting each turn of the primary coil and a second conductor pattern constituting each turn of the secondary coil.
  • a conductive base on which the multilayer board and the core are placed are provided. The base is grounded and The primary coil and the pedestal are capacitively coupled, and the secondary coil and the pedestal are capacitively coupled.
  • FIG. 1 is a schematic perspective view of the choke coil disclosed in the first embodiment.
  • FIG. 2 is a sectional view taken along line II-II of FIG.
  • FIG. 3 is a sectional view taken along line III-III of FIG.
  • FIG. 4 is a schematic perspective view illustrating a laminated state of the primary coil and the secondary coil provided in the choke coil disclosed in the first embodiment.
  • FIG. 5 is a schematic view schematically showing a laminated state of the primary coil and the secondary coil in the multilayer substrate.
  • FIG. 6 is a diagram showing an equivalent circuit including the Y capacitor of the choke coil disclosed in the first embodiment.
  • FIG. 7 is a diagram showing an equivalent circuit including the X capacitor of the choke coil disclosed in the first embodiment.
  • FIG. 1 is a schematic perspective view of the choke coil disclosed in the first embodiment.
  • FIG. 2 is a sectional view taken along line II-II of FIG.
  • FIG. 3 is a sectional view taken along line III-III of FIG.
  • FIG. 4 is
  • FIG. 8 is a partial cross-sectional view of the choke coil disclosed in the second embodiment.
  • FIG. 9 is a schematic view of a multilayer substrate provided in the choke coil disclosed in the third embodiment.
  • FIG. 10 is a partial cross-sectional view of the choke coil disclosed in the fourth embodiment.
  • a Y capacitor in the choke coil.
  • the Y capacitor is a capacitor provided between the primary coil and the ground and between the secondary coil and the ground on at least one of the input side and the output side of the choke coil.
  • the Y capacitor is prepared separately from the choke coil and is connected to the choke coil.
  • the connection work is complicated. Therefore, if the choke coil can be provided with a function capable of effectively reducing high-frequency common mode noise, the productivity of the circuit including the choke coil will be improved.
  • One of the purposes of the present disclosure is to provide a choke coil that can effectively reduce high frequency common mode noise.
  • the choke coil of the present disclosure can effectively reduce high frequency common mode noise.
  • the choke coil according to the embodiment is A choke coil comprising a primary coil having a plurality of turns, a secondary coil having a plurality of turns, and an annular core.
  • a multilayer substrate including a first conductor pattern constituting each turn of the primary coil and a second conductor pattern constituting each turn of the secondary coil.
  • a conductive base on which the multilayer board and the core are placed are provided. The base is grounded and The primary coil and the pedestal are capacitively coupled, and the secondary coil and the pedestal are capacitively coupled.
  • the choke coil according to the embodiment can effectively reduce high frequency common mode noise.
  • the primary coil and the conductive base portion are capacitively coupled, and the secondary coil and the conductive base portion are capacitively coupled. Therefore, there is a parasitic capacitance between the primary coil and the pedestal and between the secondary coil and the pedestal. Since the base is grounded, the parasitic capacitance exerts the same function as the Y capacitor. Therefore, the choke coil according to this embodiment can effectively reduce high frequency common mode noise.
  • the input side end of the primary coil, the output side end of the primary coil, the input side end of the secondary coil, and the output side end of the secondary coil are displaced in the plane direction of the multilayer substrate.
  • the form is mentioned.
  • a parasitic capacitance is formed between the input side end of the primary coil and the base, and between the input side end of the secondary coil and the base. This parasitic capacitance functions as a Y capacitor on the input side of the choke coil. Further, in the above configuration, a parasitic capacitance is formed between the output side end portion of the primary coil and the base portion, and between the output side end portion and the base portion of the secondary coil. This parasitic capacitance functions as a Y capacitor on the output side of the choke coil. Therefore, the choke coil according to this embodiment can effectively reduce high frequency common mode noise on both the input side and the output side.
  • the base portion may include a recess for accommodating a part of the core.
  • the height of the choke coil protruding from the base is lowered. Therefore, even when the space for installing the choke coil is narrow, the choke coil can be easily installed.
  • ⁇ 4> As one form of the choke coil according to the embodiment, examples thereof include a form in which the first conductor pattern and the second conductor pattern are alternately laminated via an insulating layer.
  • a circuit including a choke coil it is desired to reduce not only common mode noise but also normal mode noise.
  • an X capacitor in the choke coil.
  • the X capacitor is a capacitor provided on at least one of the input side of the primary coil and the input side of the secondary coil provided in the choke coil, and the output side of the primary coil and the output side of the secondary coil.
  • the choke coil of ⁇ 4> above can effectively reduce not only common mode noise but also normal mode noise.
  • the first conductor pattern and the second conductor pattern are alternately laminated via an insulating layer. Therefore, a parasitic capacitance is formed between the first conductor pattern and the second conductor pattern.
  • the parasitic capacitance formed between the first conductor pattern and the second conductor pattern exerts the same function as the X capacitor. Therefore, the choke coil of ⁇ 4> can effectively reduce the normal mode noise.
  • a plurality of conductor pairs composed of the first conductor pattern and the second conductor pattern adjacent to each other in the stacking direction are provided. At least one of the plurality of conductor pairs comprises a ground conductor arranged between the first conductor pattern and the second conductor pattern. Examples thereof include a form in which the ground conductor is electrically connected to the base portion.
  • the ground conductor is a grounded conductor. If there is a ground conductor between the first conductor pattern and the second conductor pattern, a parasitic capacitance is formed between the first conductor pattern and the ground conductor and between the second conductor pattern and the ground conductor. These parasitic capacitances function as Y capacitors. Therefore, the choke coil of ⁇ 5> can more effectively reduce high frequency common mode noise.
  • ⁇ 6> As one form of the choke coil according to the embodiment, a form in which the first conductor pattern and the second conductor pattern are not provided on the surface facing the base portion can be mentioned.
  • the conductor pattern is not provided on the surface of the multilayer board mounted on the conductive base portion facing the base portion. That is, the insulating substrate constituting the multilayer substrate is interposed between the base portion and the conductor pattern. Therefore, it is not necessary to provide an insulating intervening layer such as an insulating sheet between the multilayer board and the base portion.
  • the first conductor pattern and the second conductor pattern are alternately laminated via an insulating layer.
  • a plurality of conductor pairs composed of the first conductor pattern and the second conductor pattern adjacent to each other in the stacking direction are provided.
  • At least one of the plurality of conductor pairs comprises a ground conductor arranged between the first conductor pattern and the second conductor pattern. Examples thereof include a form in which the ground conductor is electrically connected to the base portion.
  • the choke coil according to ⁇ 7> has the effect of the choke coil of ⁇ 4> and the effect of the choke coil of ⁇ 5>.
  • the choke coil 1 used in the in-vehicle converter will be described with reference to FIGS. 1 to 7.
  • the choke coil 1 shown in FIGS. 1 to 3 includes an annular core 2, a primary coil 4 having a plurality of turns, and a secondary coil 5 having a plurality of turns (FIGS. 2 and 3).
  • One of the features of the choke coil 1 of this example is that the primary coil 4 and the secondary coil 5 are composed of a conductor pattern of the multilayer substrate 3.
  • each configuration of the choke coil 1 of this example will be described.
  • the core 2 is an annular magnetic material.
  • the annular magnetic material also includes a magnetic material in which a part of the ring shape is not connected, for example, a magnetic material having a substantially C shape.
  • the shape of the core 2 of this example seen from the axial direction is a rectangular ring.
  • the shape of the core 2 when viewed from the axial direction may be annular.
  • Core 2 is a sintered body such as a ferrite core.
  • the core 2 may be a powder compact, a composite molded product, or a laminated steel plate.
  • the compaction compact is a magnetic member obtained by compression molding soft magnetic powder.
  • the composite material is a material obtained by curing a fluid resin in which soft magnetic powder is dispersed.
  • the laminated steel sheet is a laminated body in which electromagnetic steel sheets are laminated.
  • the core 2 of this example is a combination of the first core member 21 and the second core member 22.
  • the first core member 21 is a magnetic material having a substantially C-shape.
  • the second core member 22 is a magnetic material having a substantially I-shape.
  • the second core member 22 is housed in the recess 90 of the base portion 9, which will be described later.
  • the multilayer board 3 includes an insulating board 30 having two insertion holes 38 and 39, and a primary coil 4 and a secondary coil 5 formed of a conductor pattern (see FIGS. 2 and 3).
  • the primary coil 4 includes a plurality of first conductor patterns 41 and 42. Each of the first conductor patterns 41 and 42 constitutes one turn provided in the primary coil 4.
  • the first conductor patterns 41 and 42 are arranged so as to surround the outer periphery of one of the insertion holes 38.
  • the secondary coil 5 includes a plurality of second conductor patterns 51 and 52. Each of the second conductor patterns 51 and 52 constitutes one turn provided in the secondary coil 5.
  • the second conductor patterns 51 and 52 are also arranged so as to surround the outer periphery of one of the insertion holes 38. In this example, the number of turns of the primary coil 4 and the number of turns of the secondary coil 5 are the same, but may be different.
  • the conductor patterns 41, 42, 51, 52 are arranged coaxially. Further, the first conductor patterns 41 and 42 and the second conductor patterns 51 and 52 are alternately laminated via the insulating layer 33.
  • the insulating layer 33 is a part of the insulating substrate 30 that constitutes the multilayer substrate 3.
  • the laminated state of the first conductor patterns 41 and 42 and the second conductor patterns 51 and 52 will be described with reference to FIG. In FIG. 4, only the conductor patterns 41, 42, 51, and 52 are shown, and the intervals between the conductor patterns are shown wider than they actually are.
  • the first conductor pattern 41, the insulating layer 33, the second conductor pattern 51, the insulating layer 33, the first conductor pattern 42, and the insulation are laminated from above the multilayer substrate 3 in the order described.
  • the first conductor pattern 41 includes an annular turn portion 41T and an input side end portion 4A of the primary coil 4.
  • the input side end 4A extends from the turn 41T to the edge of the multilayer board 3 (see FIG. 1).
  • the first conductor pattern 42 includes an annular turn portion 42T and an output side end portion 4B of the primary coil 4.
  • the output side end portion 4B extends from the turn portion 42T to the edge portion of the multilayer board 3.
  • the input side end portion 4A and the output side end portion 4B of the primary coil 4 are drawn out to the same side in the plane direction of the multilayer board 3. When the multilayer board 3 is viewed in a plan view, the input side end portion 4A and the output side end portion 4B are displaced in the plane direction of the multilayer board 3.
  • the first conductor pattern 41 and the first conductor pattern 42 are conducted by a first via hole 31 extending in the thickness direction of the multilayer substrate 3.
  • the via hole includes a hole connecting conductor patterns at different positions in the stacking direction, and a conductor provided on the inner peripheral surface of the hole.
  • the first via hole 31 of this example electrically connects the end portion of the turn portion 41T opposite to the input side end portion 4A and the end portion of the turn portion 42T opposite to the output side end portion 4B.
  • the number of first beer holes 31 is not particularly limited.
  • the second conductor pattern 51 includes an annular turn portion 51T and an input side end portion 5A of the secondary coil 5.
  • the input side end portion 5A extends from the turn portion 51T to the edge portion of the multilayer board 3.
  • the second conductor pattern 52 includes an annular turn portion 52T and an output side end portion 5B of the secondary coil 5.
  • the output side end portion 5B extends from the turn portion 52T to the edge portion of the multilayer board 3.
  • the input side end portion 5A and the output side end portion 5B are drawn out on the same side in the plane direction of the multilayer board 3.
  • the direction in which the ends 5A and 5B of the secondary coil 5 are pulled out is opposite to the direction in which the ends 4A and 4B of the primary coil 4 are pulled out.
  • the input side end portion 5A and the output side end portion 5B are displaced in the plane direction of the multilayer board 3.
  • the second conductor pattern 51 and the second conductor pattern 52 are conducted by a second via hole 32 extending in the thickness direction of the multilayer substrate 3.
  • the second via hole 32 of this example electrically connects the end portion of the turn portion 51T opposite to the input side end portion 5A and the end portion of the turn portion 52T opposite to the output side end portion 5B.
  • the number of the second via holes 32 is not particularly limited.
  • the axes of the turn portions 41T and 42T of the primary coil 4 and the axes of the turn portions 51T and 52T of the secondary coil 5 coincide with each other. Further, the shapes of the turn portions 41T, 42T, 51T, and 52T are almost the same. Therefore, the turn portions 41T and 42T of the primary coil 4 and the turn portions 51T and 52T of the secondary coil 5 overlap when viewed from the stacking direction of the multilayer substrate 3.
  • the first via hole 31 connecting the first conductor pattern 41 and the first conductor pattern 42 is not conducted to the second conductor pattern 51.
  • the second notch 51p provided in the second conductor pattern 51 avoids the conduction between the first via hole 31 and the second conductor pattern 51.
  • the second notch portion 51p is formed by locally narrowing the width of the second conductor pattern 51.
  • the first via hole 31 is preferably arranged unevenly in one of the width directions of the turn portions 41T and 42T so that the second notch portion 51p does not become too large.
  • the first notch portion 42p provided in the first conductor pattern 42 avoids the conduction between the second via hole 32 and the first conductor pattern 42.
  • the first notch portion 42p is formed by locally narrowing the width of the first conductor pattern 42.
  • the second via hole 32 is preferably arranged unevenly in one of the width directions of the turn portions 51T and 52T so that the first notch portion 42p does not become too large.
  • the opposite sides of the notches 42p and 51p in the conductor patterns 42 and 51 may project outward of the turn portions 42T and 51T. That is, the conductor patterns 42 and 51 may be partially bent so as to avoid the via holes 32 and 31. As a result, it is possible to prevent the widths of the conductor patterns 42 and 51 from being locally narrowed by the notches 42p and 51p.
  • the widths of the conductor patterns 41, 42, 51, 52 are determined according to the specifications of the choke coil 1.
  • the width of the conductor patterns 41, 42, 51, 52 is preferably 0.1 mm or more and 5 mm or less.
  • the number of conductor patterns 41, 42, 51, 52 is determined according to the specifications of the choke coil 1. For example, when the choke coil 1 constitutes a part of an in-vehicle converter, the number of the first conductor patterns 41 and 42 and the number of the second conductor patterns 51 and 52 are preferably 4 or more and 20 or less. Even if the number of conductor patterns 41, 42, 51, 52 increases, the connection method and arrangement of the conductor patterns 41, 42, 51, 52 are the same as in FIG.
  • the primary coil 4 and the secondary coil 5 described above are configured as shown below on the multilayer substrate 3 (FIGS. 1 to 3).
  • the first conductor patterns 41 and 42 constituting the primary coil 4 and the second conductor patterns 51 and 52 constituting the secondary coil 5 are alternately laminated via the insulating layer 33 (FIGS. 2 and 3).
  • the input side end 4A of the primary coil 4 is arranged on the upper surface side of the multilayer board 3, and the output side end 4B of the primary coil 4 is arranged on the lower surface side of the multilayer board 3.
  • the input side end 5A of the secondary coil 5 is arranged on the upper surface side of the multilayer board 3, and the output side end 5B of the secondary coil 5 is arranged on the lower surface side of the multilayer board 3.
  • the upper surface of the multilayer substrate 3 is the surface opposite to the base portion 9 (FIGS. 1 to 3). Further, the lower surface of the multilayer board 3 is a surface facing the base portion 9.
  • the first conductor pattern 41 is exposed on the upper surface of the multilayer substrate 3.
  • the second conductor pattern 52 is exposed on the lower surface of the multilayer substrate 3.
  • the input side end 4A of the primary coil 4, the output side end 4B of the primary coil 4, the input side end 5A of the secondary coil 5, and the output side end 5B of the secondary coil 5 are the coils 4 and 5. They are arranged so as to be offset from each other when viewed from the axial direction.
  • the input side end portion 4A, the output side end portion 4B, and the input side are at each corner of the rectangular shape formed by the turn portions 41T, 42T, 51T, and 52T.
  • the end portion 5A and the output side end portion 5B are arranged. That is, when viewed from the direction along the axes of the coils 4 and 5, the input side end 4A and the output side end 5B are arranged at positions sandwiching the axis, and the output side end 4B and the input side end 5A are It is located across the axis.
  • an insulating material on a portion of the upper surface of the multilayer substrate 3 that overlaps with the core 2 when the choke coil 1 is viewed from above. This is to ensure the insulation between the conductor pattern 41 and the core 2.
  • the base portion 9 shown in FIGS. 1 to 3 is a member that supports the core 2 and the multilayer substrate 3.
  • the base portion 9 is composed of, for example, the bottom surface of a case for accommodating a circuit including a choke coil 1.
  • the base 9 of this example is made of a metal such as an aluminum alloy. That is, the base portion 9 is a conductor. The base 9 is grounded. That is, the base portion 9 is a ground conductor.
  • an insulating interposition layer 6 is provided between the base portion 9 and the multilayer substrate 3 so that the conductive base portion 9 and the second conductor pattern 52 of the multilayer substrate 3 are not conducted.
  • the base portion 9 is provided with a recess 90 for accommodating a part of the core 2.
  • the recess 90 reduces the protruding height of the core 2 from the base 9. Therefore, the choke coil 1 of this example can be installed even when there is not enough space above the base portion 9.
  • the choke coil 1 of this example is manufactured according to the following procedure. First, the second core member 22 having a substantially I-shape is arranged in the recess 90 of the base portion 9. Next, the multilayer substrate 3 is installed on the base 9 via the insulating interposition layer 6. Finally, the C-shaped end portion of the first core member 21 is inserted into the insertion holes 38 and 39 of the multilayer substrate 3 from above the multilayer substrate 3. The first core member 21 and the second core member 22 are connected by an adhesive or the like. Unlike this example, the first core member 21 may be housed in the recess 90.
  • FIG. 5 schematically shows a laminated state of the primary coil 4 and the secondary coil 5, and is not a cross-sectional view of the multilayer substrate 3.
  • the multilayer board 3 The cross-sectional view of is not in the state shown in FIG. FIG. 5 is just a schematic diagram.
  • the multilayer substrate 3 is fixed to the base 9 via the insulating interposition layer 6. Therefore, the second conductor pattern 52 and the conductive base portion 9 are capacitively coupled, and a parasitic capacitance 7 is formed between the second conductor pattern 52 and the base portion 9.
  • the input side end portion 4A, the output side end portion 4B, the input side end portion 5A, and the output side end portion 5B are the coils 4 and 5.
  • a parasitic capacitance 7 is also formed between the input side end portion 5A and the base portion 9.
  • FIG. 6 is an equivalent circuit diagram of the choke coil 1 including the parasitic capacitance 7 shown in FIG. “GND” shown in FIG. 6 is the potential of the base portion 9, that is, the ground potential.
  • the parasitic capacitance 7 formed between the input side end portion 4A and the base portion 9 and the parasitic capacitance 7 formed between the input side end portion 5A and the base portion 9 are It functions as a Y capacitor 71 on the input side of the choke coil 1.
  • the parasitic capacitance 7 formed between the output side end portion 4B and the base portion 9 and the parasitic capacitance 7 formed between the output side end portion 5B and the base portion 9 are on the output side of the choke coil 1.
  • the Y capacitors 71 and 72 have a role of releasing high-frequency common mode noise to the ground. Therefore, the choke coil of this example exhibits an excellent effect of reducing common mode noise.
  • the choke coil 1 of this example includes Y capacitors 71 and 72 in its configuration. Therefore, when a circuit is manufactured using the choke coil 1 of this example, it is not necessary to separately prepare a Y capacitor. Therefore, the choke coil 1 of this example improves the productivity of the circuit having the choke coil 1 of this example.
  • the first conductor patterns 41 and 42 and the second conductor patterns 51 and 52 are alternately laminated via the insulating layer 33. ing. Therefore, it is parasitic between the first conductor pattern 41 and the second conductor pattern 51, between the second conductor pattern 51 and the first conductor pattern 42, and between the first conductor pattern 42 and the second conductor pattern 52.
  • a capacitance 8 is formed.
  • FIG. 7 is an equivalent circuit diagram of the choke coil 1 including the parasitic capacitance 8 shown in FIG.
  • the choke coil 1 of this example can be expressed as a state in which two choke coils 11 and 12 are connected in series.
  • the parasitic capacitance 8 formed between the first conductor pattern 41 and the second conductor pattern 51 in FIG. 5 functions as an X capacitor 81 on the input side of the choke coil 11 in FIG.
  • the parasitic capacitance 8 formed between the second conductor pattern 51 and the first conductor pattern 42 in FIG. 5 is used as an X capacitor 82 on the output side of the choke coil 11 and the input side of the choke coil 12 in FIG. Function.
  • the parasitic capacitance 8 formed between the first conductor pattern 42 and the second conductor pattern 52 in FIG. 5 functions as an X capacitor 83 on the output side of the choke coil 12 in FIG. 7.
  • the choke coil 1 of this example includes X capacitors 81, 82, 83 in its configuration. Therefore, the choke coil 1 of this example can effectively reduce the normal mode noise. Further, when a circuit is manufactured using the choke coil 1 of this example, it is not necessary to separately prepare an X capacitor. Therefore, the choke coil 1 of this example improves the productivity of the circuit having the choke coil 1 of this example.
  • the capacitor has a configuration in which an insulating layer is sandwiched between two conductors.
  • the thinner the insulating layer the larger the capacitance of the capacitor.
  • the larger the capacitance of the X capacitor the higher the effect of removing normal mode noise. Therefore, it is preferable that the thickness of the insulating layer 33 (FIGS. 2 and 3) that determines the capacitance of the X capacitors 81, 82, 83 of the choke coil 1 of this example is reduced.
  • the thickness of the insulating layer 33 needs to be such that the insulation between the adjacent conductor patterns 41, 42, 51, 52 is sufficiently secured.
  • the input side end 4A of the primary coil 4 and the output side end 5B of the secondary coil 5 overlap in the plane direction of the multilayer board 3, the input side end Parasitic capacitance is likely to be formed between 4A and the output side end 5B. Further, if the input side end portion 5A of the secondary coil 5 and the output side end portion 4B of the primary coil 4 overlap in the plane direction of the multilayer board 3, the input side end portion 5A and the output side end portion 4B Parasitic capacitance is likely to be formed between them. Since these parasitic capacitances are formed so as to straddle the choke coil 1 in the equivalent circuit of FIG. 7, the noise reduction effect of the choke coil 1 is impaired.
  • the input side end portion 4A of the primary coil 4 and the output side end portion 5B of the secondary coil 5 are formed on the multilayer board 3 (FIGS. 2 and 2). It is deviated in the plane direction of 3). Further, the output side end 4B of the primary coil 4 and the input side end 5A of the secondary coil 5 are displaced in the plane direction. Therefore, in the choke coil 1 of this example, it is difficult to form a parasitic capacitance between the input side end portion 4A and the output side end portion 5B and between the input side end portion 5A and the output side end portion 4B. Therefore, the noise reduction effect of the choke coil 1 is not impaired.
  • the conductor pattern 52 is not provided on the surface of the multilayer board 3 of this example facing the base portion 9. That is, the conductor pattern 52 is not exposed on the lower surface of the multilayer board 3. More specifically, the lower surface of the conductor pattern 52 is covered with an insulating layer 35 which is a part of the insulating substrate 30.
  • the multilayer board 3 does not require the insulating interposition layer 6 of the first embodiment when it is installed on the base portion 9. Therefore, the choke coil 1 of the second embodiment is excellent in productivity.
  • an X capacitor and a Y capacitor are formed as in the configuration of the first embodiment. Therefore, the configuration of this example can effectively remove common mode noise and normal mode noise.
  • FIG. 9 is a schematic view schematically showing a laminated state of the primary coil 4 and the secondary coil 5 as in FIG. 5 of the first embodiment.
  • the differences from the first embodiment will be mainly described.
  • the choke coil 1 of FIG. 9 includes a plurality of conductor pairs of the first conductor patterns 41 and 42 and the second conductor patterns 51 and 52 adjacent to each other in the stacking direction.
  • the conductor pair of the first conductor pattern 41 and the second conductor pattern 51, the conductor pair of the second conductor pattern 51 and the first conductor pattern 42, and the conductor pair of the first conductor pattern 42 and the second conductor pattern 52 are is there.
  • the number of conductor pairs in this example is three, but it may be two or four or more.
  • all conductor pairs include a ground conductor 9G.
  • the ground conductor 9G is arranged between two conductor patterns forming a conductor pair.
  • the ground conductor 9G is electrically connected to the base 9 (FIG. 1, etc.).
  • the ground conductor 9G has a planar shape that completely overlaps the primary coil 4 and the secondary coil 5 when the multilayer substrate 3 is viewed in the axial direction. Therefore, a parasitic capacitance 7 is formed between each conductor pattern 41, 42, 51, 52 and the ground conductor 9G. Since the ground conductor 9G is grounded, these parasitic capacitances function as Y capacitors.
  • the choke coil 1 of this example can more effectively reduce high frequency common mode noise. This is because innumerable parasitic capacitances 7 are formed between the conductor patterns 41, 42, 51, 52 and the ground conductor 9G, so that the capacitance of the Y capacitor becomes very high.
  • the ground conductor 9G may be arranged only in some conductor pairs.
  • the ground conductor 9G may be provided only between the first conductor pattern 41 and the second conductor pattern 51 in FIG. In that case, a Y capacitor is formed on the input side of the choke coil 1.
  • parasitic capacitance is formed between the second conductor pattern 51 and the first conductor pattern 42 without the ground conductor 9G, and between the first conductor pattern 42 and the second conductor pattern 52. These parasitic capacitances function as X capacitors.
  • the primary coil 4 is arranged so as to surround the periphery of the insertion hole 38.
  • the primary coil 4 includes first conductor patterns 41, 42, 43, 44, and an insulating layer 33 is arranged between the first conductor patterns 41, 42, 43, 44.
  • the secondary coil 5 is arranged so as to surround the periphery of the insertion hole 39.
  • the secondary coil 5 includes second conductor patterns 51, 52, 53, 54, and an insulating layer 33 is arranged between the second conductor patterns 51, 52, 53, 54.
  • the multilayer substrate 3 is fixed to the base 9 via the insulating interposition layer 6. Therefore, the primary coil 4 of the multilayer board 3 and the base portion 9 are capacitively coupled, and the secondary coil 5 of the multilayer substrate 3 and the base portion 9 are capacitively coupled. Therefore, the choke coil 1 of this example includes a Y capacitor in its configuration.
  • the choke coil 1 of this example including the Y capacitor can effectively reduce high frequency common mode noise. Further, the choke coil 1 of this example is excellent in productivity because it is not necessary to separately provide a Y capacitor.
  • ⁇ Modification example> As a modification of the multilayer substrate 3 of the first to fourth embodiments, a configuration in which the conductor pattern 41 is not provided on the upper surface of the multilayer substrate 3 can be mentioned. That is, the upper surface of the multilayer board 3 is covered with an insulating layer that is a part of the insulating substrate 30, and the conductor pattern 41 is not exposed on the upper surface of the multilayer board 3. In the choke coil 1 using the multilayer substrate 3, it is not necessary to separately arrange an insulating material between the upper surface of the multilayer substrate 3 and the core 2 (see FIG. 1). Therefore, the productivity of the choke coil 1 is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

複数のターンを有する一次コイルと、複数のターンを有する二次コイルと、環状のコアと、を備えるチョークコイルであって、前記一次コイルの各ターンを構成する第一導体パターンと、前記二次コイルの各ターンを構成する第二導体パターンとを含む多層基板と、前記多層基板と前記コアとが載置される導電性の台部と、を備え、前記台部が、接地されており、前記一次コイルと前記台部とが容量結合され、前記二次コイルと前記台部とが容量結合されているチョークコイル。

Description

チョークコイル
　本開示は、チョークコイルに関する。
　本出願は、２０１９年４月４日付の日本国出願の特願２０１９－０７２１７８に基づく優先権を主張し、前記日本国出願に記載された全ての記載内容を援用するものである。
　特許文献１には、車載用インバータなどに使用されるチョークコイルが開示されている。チョークコイルは、環状のコアと、コアに設けられる１次コイル及び２次コイルとを備える。このチョークコイルは、コモンモードノイズを低減する機能を持っている。
国際公開第２０１７／１７０８１９号
　本開示のチョークコイルは、
　複数のターンを有する一次コイルと、複数のターンを有する二次コイルと、環状のコアと、を備えるチョークコイルであって、
　前記一次コイルの各ターンを構成する第一導体パターンと、前記二次コイルの各ターンを構成する第二導体パターンとを含む多層基板と、
　前記多層基板と前記コアとが載置される導電性の台部と、を備え、
　前記台部が、接地されており、
　前記一次コイルと前記台部とが容量結合され、前記二次コイルと前記台部とが容量結合されている。
図１は、実施形態１に開示されるチョークコイルの概略斜視図である。 図２は、図１のＩＩ－ＩＩ断面図である。 図３は、図１のＩＩＩ－ＩＩＩ断面図である。 図４は、実施形態１に開示されるチョークコイルに備わる一次コイルと二次コイルの積層状態を説明する概略斜視図である。 図５は、多層基板における一次コイルと二次コイルとの積層状態を模式的に示す模式図である。 図６は、実施形態１に開示されるチョークコイルのＹコンデンサを含む等価回路を示す図である。 図７は、実施形態１に開示されるチョークコイルのＸコンデンサを含む等価回路を示す図である。 図８は、実施形態２に開示されるチョークコイルの部分断面図である。 図９は、実施形態３に開示されるチョークコイルに備わる多層基板の模式図である。 図１０は、実施形態４に開示されるチョークコイルの部分断面図である。
［本開示が解決しようとする課題］
　チョークコイルを含む回路においては、コモンモードノイズをより効果的に低減することが望まれている。特に、高周波のコモンモードノイズを低減するためには、チョークコイルにＹコンデンサを配置することが有効である。Ｙコンデンサは、チョークコイルの入力側と出力側の少なくとも一方において、一次コイルとグランドとの間、及び二次コイルとグランドとの間に設けられるコンデンサである。
　Ｙコンデンサは、チョークコイルとは別に用意され、チョークコイルに接続される。その接続作業は煩雑である。従って、チョークコイルに高周波のコモンモードノイズを効果的に低減できる機能を持たせることができれば、チョークコイルを含む回路の生産性が向上する。
　本開示は、高周波のコモンモードノイズを効果的に低減できるチョークコイルを提供することを目的の一つとする。
［本開示の効果］
　本開示のチョークコイルは、高周波のコモンモードノイズを効果的に低減できる。
［本開示の実施形態の説明］
　以下、本開示の実施態様を列挙して説明する。
＜１＞実施形態に係るチョークコイルは、
　複数のターンを有する一次コイルと、複数のターンを有する二次コイルと、環状のコアと、を備えるチョークコイルであって、
　前記一次コイルの各ターンを構成する第一導体パターンと、前記二次コイルの各ターンを構成する第二導体パターンとを含む多層基板と、
　前記多層基板と前記コアとが載置される導電性の台部と、を備え、
　前記台部が、接地されており、
　前記一次コイルと前記台部とが容量結合され、前記二次コイルと前記台部とが容量結合されている。
　実施形態に係るチョークコイルは、高周波のコモンモードノイズを効果的に低減できる。
　実施形態に係るチョークコイルでは、一次コイルと導電性の台部とが容量結合され、二次コイルと導電性の台部とが容量結合されている。そのため、一次コイルと台部との間、及び二次コイルと台部との間に寄生容量が存在する。台部は接地されているので、上記寄生容量は、Ｙコンデンサと同様の機能を発揮する。従って、この実施形態に係るチョークコイルは、高周波のコモンモードノイズを効果的に低減できる。
＜２＞実施形態に係るチョークコイルの一形態として、
　前記一次コイルの入力側端部、前記一次コイルの出力側端部、前記二次コイルの入力側端部、及び前記二次コイルの出力側端部が、前記多層基板の平面方向にずれている形態が挙げられる。
　上記構成では、一次コイルの入力側端部と台部との間、及び二次コイルの入力側端部と台部との間に寄生容量が形成される。この寄生容量は、チョークコイルの入力側におけるＹコンデンサとして機能する。また、上記構成では、一次コイルの出力側端部と台部との間、及び二次コイルの出力側端部と台部との間に寄生容量が形成される。この寄生容量は、チョークコイルの出力側におけるＹコンデンサとして機能する。従って、この実施形態に係るチョークコイルは、その入力側と出力側の両方において、効果的に高周波のコモンモードノイズを低減できる。
＜３＞実施形態に係るチョークコイルの一形態として、
　前記台部は、前記コアの一部を収納する凹部を備える形態が挙げられる。
　コアの一部が台部の凹部に収納されることで、台部から突出するチョークコイルの高さが低くなる。従って、チョークコイルを設置するための空間が狭い場合でも、チョークコイルの設置が容易になる。
＜４＞実施形態に係るチョークコイルの一形態として、
　前記第一導体パターンと前記第二導体パターンとが絶縁層を介して交互に積層された形態が挙げられる。
　チョークコイルを含む回路においては、コモンモードノイズだけでなく、ノーマルモードノイズも低減することが望まれている。ノーマルモードノイズを低減するためには、チョークコイルにＸコンデンサを配置することが有効である。Ｘコンデンサは、チョークコイルに備わる一次コイルの入力側と二次コイルの入力側との間、及び一次コイルの出力側と二次コイルの出力側との間の少なくとも一方に設けられるコンデンサである。
　上記＜４＞のチョークコイルは、コモンモードノイズだけでなくノーマルモードノイズを効果的に低減できる。上記＜４＞のチョークコイルでは、第一導体パターンと第二導体パターンとが絶縁層を介して交互に積層されている。そのため、第一導体パターンと第二導体パターンとの間に寄生容量が形成される。第一導体パターンと第二導体パターンとの間に形成される寄生容量は、Ｘコンデンサと同様の機能を発揮する。従って、上記＜４＞のチョークコイルは、ノーマルモードノイズを効果的に低減できる。
＜５＞上記＜４＞に記載されるチョークコイルの一形態として、
　積層方向に隣接する前記第一導体パターンと前記第二導体パターンとで構成される導体ペアを複数備え、
　前記複数の導体ペアの少なくとも一つは、前記第一導体パターンと前記第二導体パターンとの間に配置されるグランド導体を備え、
　前記グランド導体は前記台部に電気的に接続される形態が挙げられる。
　グランド導体は、接地された導体である。第一導体パターンと第二導体パターンとの間にグランド導体があれば、第一導体パターンとグランド導体との間、及び第二導体パターンとグランド導体との間に寄生容量が形成される。これら寄生容量は、Ｙコンデンサとして機能する。従って、上記＜５＞のチョークコイルは、高周波のコモンモードノイズをより効果的に低減できる。
＜６＞実施形態に係るチョークコイルの一形態として、
　前記多層基板のうち、前記台部に対向する面には前記第一導体パターンと前記第二導体パターンが設けられていない形態が挙げられる。
　上記構成では、導電性の台部に載置される多層基板のうち、台部に対向する面に導体パターンが設けられていない。即ち、台部と導体パターンとの間に、多層基板を構成する絶縁基板が介在された状態になる。従って、多層基板と台部との間に絶縁シートなどの絶縁介在層を設ける必要がない。
＜７＞上記＜１＞に記載のチョークコイルの一形態として、
　前記第一導体パターンと前記第二導体パターンとが絶縁層を介して交互に積層され、
　積層方向に隣接する前記第一導体パターンと前記第二導体パターンとで構成される導体ペアを複数備え、
　前記複数の導体ペアの少なくとも一つは、前記第一導体パターンと前記第二導体パターンとの間に配置されるグランド導体を備え、
　前記グランド導体は前記台部に電気的に接続される形態が挙げられる。
　上記＜７＞に係るチョークコイルは、上記＜４＞のチョークコイルの効果、及び上記＜５＞のチョークコイルの効果を有する。
［本開示の実施形態の詳細］
　以下、本開示の実施形態に係るチョークコイルの具体例を図面に基づいて説明する。図中の同一符号は同一又は相当部分を示す。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
＜実施形態１＞
　実施形態１では、図１から図７に基づいて、車載用コンバータに用いられるチョークコイル１が説明される。図１から図３に示されるチョークコイル１は、環状のコア２と、複数のターンを有する一次コイル４と、複数のターンを有する二次コイル５（図２，図３）とを備える。本例のチョークコイル１の特徴の一つとして、一次コイル４と二次コイル５とが、多層基板３の導体パターンで構成されていることが挙げられる。以下、本例のチョークコイル１の各構成を説明する。
　≪コア≫
　コア２は、環状の磁性体である。環状の磁性体には、環形状の一部が繋がっていない磁性体、例えば概略Ｃ字形状の磁性体も含まれる。本例のコア２の軸方向から見た形状は矩形環状である。もちろん、コア２の軸方向から見た形状は円環状であっても良い。
　コア２は、例えばフェライトコアなどの焼結体である。その他、コア２は、圧粉成形体、複合材料の成形体、又は積層鋼板であっても良い。圧粉成形体は、軟磁性粉末が圧縮成形されてなる磁性部材である。複合材料は、軟磁性粉末が分散された流動性の樹脂を硬化させた材料である。積層鋼板は、電磁鋼板が積層された積層体である。
　本例のコア２は、図２，３に示されるように、第一コア部材２１と第二コア部材２２との組物である。図３に示されるように、第一コア部材２１は、概略Ｃ字形状の磁性体である。第二コア部材２２は、概略Ｉ字形状の磁性体である。第二コア部材２２は、後述される台部９の凹部９０に収納される。
　≪多層基板≫
　多層基板３は、二つの挿通孔３８，３９を有する絶縁基板３０と、導体パターンによって構成される一次コイル４及び二次コイル５と、を備える（図２，３参照）。一次コイル４は、複数の第一導体パターン４１，４２を備える。各第一導体パターン４１，４２は、一次コイル４に備わる一つのターンを構成する。第一導体パターン４１，４２は、一方の挿通孔３８の外周を取り囲むように配置されている。一方、二次コイル５は、複数の第二導体パターン５１，５２を備える。各第二導体パターン５１，５２は、二次コイル５に備わる一つのターンを構成する。第二導体パターン５１，５２も、一方の挿通孔３８の外周を取り囲むように配置されている。本例では、一次コイル４のターン数と二次コイル５のターン数は同じであるが、異なっていても良い。
　導体パターン４１，４２，５１，５２は同軸に配置されている。また、第一導体パターン４１，４２と、第二導体パターン５１，５２とは絶縁層３３を介して交互に積層されている。絶縁層３３は、多層基板３を構成する絶縁基板３０の一部である。
　第一導体パターン４１，４２と第二導体パターン５１，５２との積層状態は、図４に基づいて説明される。図４では、導体パターン４１，４２，５１，５２のみが示されており、各導体パターンの間隔が実際より広く示されている。図４に示されるように、本例のチョークコイル１（図１から図３）では、第一導体パターン４１、絶縁層３３、第二導体パターン５１、絶縁層３３、第一導体パターン４２、絶縁層３３、及び第二導体パターン５２が、多層基板３の上方からこの記載順に積層されている。
　第一導体パターン４１は、環状のターン部４１Ｔと、一次コイル４の入力側端部４Ａと、を備える。入力側端部４Ａは、ターン部４１Ｔから多層基板３（図１参照）の縁部に延びる。第一導体パターン４２は、環状のターン部４２Ｔと、一次コイル４の出力側端部４Ｂと、を備える。出力側端部４Ｂは、ターン部４２Ｔから多層基板３の縁部に延びる。一次コイル４の入力側端部４Ａと出力側端部４Ｂは、多層基板３の平面方向の同側に引き出されている。多層基板３を平面視したとき、入力側端部４Ａと出力側端部４Ｂとは、多層基板３の平面方向にずれている。
　第一導体パターン４１と第一導体パターン４２とは、多層基板３の厚さ方向に延びる第一ビアホール３１によって導通されている。ビアホール（ｖｉａ　ｈｏｌｅ）は、積層方向の異なる位置にある導体パターンを繋ぐ孔と、孔の内周面に設けられる導電体とを備える。本例の第一ビアホール３１は、ターン部４１Ｔにおける入力側端部４Ａと反対側の端部と、ターン部４２Ｔにおける出力側端部４Ｂと反対側の端部とを電気的に繋ぐ。第一ビアホール３１の数は特に限定されない。
　第二導体パターン５１は、環状のターン部５１Ｔと、二次コイル５の入力側端部５Ａと、を備える。入力側端部５Ａは、ターン部５１Ｔから多層基板３の縁部に延びる。第二導体パターン５２は、環状のターン部５２Ｔと、二次コイル５の出力側端部５Ｂと、を備える。出力側端部５Ｂは、ターン部５２Ｔから多層基板３の縁部に延びる。入力側端部５Ａと出力側端部５Ｂは、多層基板３の平面方向の同側に引き出されている。二次コイル５の端部５Ａ，５Ｂが引き出される方向は、一次コイル４の端部４Ａ，４Ｂが引き出される方向の反対方向である。多層基板３を平面視したとき、入力側端部５Ａと出力側端部５Ｂとは、多層基板３の平面方向にずれている。
　第二導体パターン５１と第二導体パターン５２とは、多層基板３の厚さ方向に延びる第二ビアホール３２によって導通されている。本例の第二ビアホール３２は、ターン部５１Ｔにおける入力側端部５Ａと反対側の端部と、ターン部５２Ｔにおける出力側端部５Ｂと反対側の端部とを電気的に繋ぐ。第二ビアホール３２の数は特に限定されない。
　一次コイル４のターン部４１Ｔ，４２Ｔの軸線と、二次コイル５のターン部５１Ｔ，５２Ｔの軸線とは一致している。また、ターン部４１Ｔ，４２Ｔ，５１Ｔ，５２Ｔの形状はぼほ一致している。従って、一次コイル４のターン部４１Ｔ，４２Ｔ、及び二次コイル５のターン部５１Ｔ，５２Ｔは、多層基板３の積層方向から見て重複している。
　ここで、ターン部４１Ｔ，４２Ｔ，５１Ｔ，５２Ｔが積層方向に重複している場合、第一導体パターン４１と第一導体パターン４２とを繋ぐ第一ビアホール３１が、第二導体パターン５１に導通されないようにする必要がある。本例では、第二導体パターン５１に設けられる第二切欠き部５１ｐによって、第一ビアホール３１と第二導体パターン５１との導通が回避されている。第二切欠き部５１ｐは、第二導体パターン５１の幅が局所的に狭くなることで形成されている。第二切欠き部５１ｐが大きくなり過ぎないように、第一ビアホール３１は、ターン部４１Ｔ，４２Ｔの幅方向の一方に偏って配置されていることが好ましい。
　同様に、第二導体パターン５１と第二導体パターン５２とを繋ぐ第二ビアホール３２が、第一導体パターン４２に導通されないようにする必要がある。本例では、第一導体パターン４２に設けられる第一切欠き部４２ｐによって、第二ビアホール３２と第一導体パターン４２との導通が回避されている。第一切欠き部４２ｐは、第一導体パターン４２の幅が局所的に狭くなることで形成されている。第一切欠き部４２ｐが大きくなり過ぎないように、第二ビアホール３２は、ターン部５１Ｔ，５２Ｔの幅方向の一方に偏って配置されていることが好ましい。
　導体パターン４２，５１における切欠き部４２ｐ，５１ｐの反対側が、ターン部４２Ｔ，５１Ｔの外方に向って張り出していても良い。つまり、導体パターン４２，５１がビアホール３２，３１を避けるように部分的に屈曲されていても良い。その結果、切欠き部４２ｐ，５１ｐによって、導体パターン４２，５１の幅が局所的に狭くなることを回避できる。
　導体パターン４１，４２，５１，５２の幅は、チョークコイル１の仕様に応じて決定される。例えば、チョークコイル１が車載用コンバータの一部を構成する場合、導体パターン４１，４２，５１，５２の幅は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。
　導体パターン４１，４２，５１，５２の数は、チョークコイル１の仕様に応じて決定される。例えば、チョークコイル１が車載用コンバータの一部を構成する場合、第一導体パターン４１，４２の数、及び第二導体パターン５１，５２の数は、４以上２０以下であることが好ましい。導体パターン４１，４２，５１，５２の数が増えても、各導体パターン４１，４２，５１，５２の繋ぎ方、及び配置は、図４と同様である。
　以上説明された一次コイル４と二次コイル５は、多層基板３（図１から図３）において以下に示されるように構成されている。
・一次コイル４を構成する第一導体パターン４１，４２と、二次コイル５を構成する第二導体パターン５１，５２とは、絶縁層３３（図２、図３）を介して交互に積層される。
・一次コイル４の入力側端部４Ａは、多層基板３の上面側に配置され、一次コイル４の出力側端部４Ｂは、多層基板３の下面側に配置されている。二次コイル５の入力側端部５Ａは、多層基板３の上面側に配置され、二次コイル５の出力側端部５Ｂは、多層基板３の下面側に配置されている。ここで、多層基板３の上面は、台部９（図１から図３）と反対側の面である。また、多層基板３の下面は、台部９に対向する面である。
・第一導体パターン４１は、多層基板３の上面に露出している。第二導体パターン５２は、多層基板３の下面に露出している。
・一次コイル４の入力側端部４Ａ、一次コイル４の出力側端部４Ｂ、二次コイル５の入力側端部５Ａ、及び二次コイル５の出力側端部５Ｂは、コイル４，５の軸方向から見て互いにずれて配置されている。より具体的には、コイル４，５の軸方向から見て、ターン部４１Ｔ，４２Ｔ，５１Ｔ，５２Ｔが形成する矩形形状の各角に、入力側端部４Ａ、出力側端部４Ｂ、入力側端部５Ａ、及び出力側端部５Ｂが配置されている。つまり、コイル４，５の軸線に沿った方向から見て、入力側端部４Ａと出力側端部５Ｂとは軸線を挟む位置に配置され、出力側端部４Ｂと入力側端部５Ａとは軸線を挟む位置に配置されている。
　ここで、図１には図示されていないが、多層基板３の上面のうち、チョークコイル１を上面視したときにコア２と重複する部分には絶縁材を配置しておくことが好ましい。導体パターン４１とコア２との絶縁を確実にするためである。
　≪台部≫
　図１から図３に示される台部９は、コア２と多層基板３とを支持する部材である。台部９は、例えば、チョークコイル１を含む回路を収納するケースの底面などで構成される。
　本例の台部９は、アルミニウム合金などの金属で構成されている。即ち、台部９は導電体である。台部９は接地されている。つまり、台部９はグランド導体である。本例では、導電性の台部９と多層基板３の第二導体パターン５２とが導通されないように、台部９と多層基板３との間には絶縁介在層６が設けられている。絶縁介在層６として、所定の絶縁性能を有する絶縁シートなどが利用できる。多層基板３と台部９との間に絶縁介在層６が配置されることで、多層基板３に含まれる一次コイル４と台部９とが容量結合され、多層基板３に含まれる二次コイル５と台部９とが容量結合される。台部９とコア２との間は絶縁されていても良いし、絶縁されていなくても良い。
　台部９は、コア２の一部を収納する凹部９０を備える。凹部９０によって、台部９からのコア２の突出高さが低くなる。従って、台部９の上方に十分なスペースが無い場合でも、本例のチョークコイル１は設置可能である。
　本例のチョークコイル１は、以下の手順に従って作製される。まず、台部９の凹部９０に概略Ｉ字形状の第二コア部材２２が配置される。次いで、絶縁介在層６を介して台部９に多層基板３が設置される。最後に、多層基板３の上方から、多層基板３の挿通孔３８，３９に第一コア部材２１のＣ字形状の端部が挿入される。第一コア部材２１と第二コア部材２２とは接着剤などで連結される。本例とは異なり、第一コア部材２１が凹部９０に収納されても良い。
　≪本実施形態の効果≫
　本例のチョークコイル１の効果は、図５から図７に基づいて説明される。図５は、一次コイル４と二次コイル５との積層状態を模式的に示すもので、多層基板３の断面図ではない。図４に基づいて説明されたように、一次コイル４の端部４Ａ，４Ｂと、二次コイル５の端部５Ａ，５Ｂとは、多層基板３の平面方向にずれているため、多層基板３の断面図は、図５に示す状態とはならない。図５は、あくまで模式図である。
・第一の効果
　図５に示されるように、本例では、多層基板３が絶縁介在層６を介して台部９に固定されている。そのため、第二導体パターン５２と導電性の台部９とが容量結合され、第二導体パターン５２と台部９との間に寄生容量７が形成される。ここで、本例のチョークコイル１では、図４に示されるように、入力側端部４Ａ、出力側端部４Ｂ、入力側端部５Ａ、及び出力側端部５Ｂが、コイル４，５の軸方向から見て重複していない。つまり、図５における出力側端部５Ｂを含む第二導体パターン５２と台部９との間だけではなく、入力側端部４Ａと台部９との間、出力側端部４Ｂと台部９との間、及び入力側端部５Ａと台部９との間にも寄生容量７が形成される。
　図６は、図５に示される寄生容量７を含むチョークコイル１の等価回路図である。図６に示される『ＧＮＤ』は、台部９の電位、即ち接地電位である。図６に示されるように、入力側端部４Ａと台部９との間に形成される寄生容量７、及び入力側端部５Ａと台部９との間に形成される寄生容量７は、チョークコイル１の入力側におけるＹコンデンサ７１として機能する。一方、出力側端部４Ｂと台部９との間に形成される寄生容量７、及び出力側端部５Ｂと台部９との間に形成される寄生容量７は、チョークコイル１の出力側におけるＹコンデンサ７２として機能する。Ｙコンデンサ７１，７２は、高周波のコモンモードノイズをグランドに逃がす役割を持っている。従って、本例のチョークコイルは、優れたコモンモードノイズの低減効果を発揮する。
　図６に示されるように、本例のチョークコイル１は、その構成の中にＹコンデンサ７１，７２を含む。従って、本例のチョークコイル１を用いて回路が作製される場合、別途、Ｙコンデンサを用意する必要がない。従って、本例のチョークコイル１は、本例のチョークコイル１を有する回路の生産性を向上させる。
・第二の効果
　図５に示されるように、本例に示されるチョークコイル１では、第一導体パターン４１，４２と第二導体パターン５１，５２とが絶縁層３３を介して交互に積層されている。そのため、第一導体パターン４１と第二導体パターン５１との間、第二導体パターン５１と第一導体パターン４２との間、及び第一導体パターン４２と第二導体パターン５２との間に、寄生容量８が形成される。
　図７は、図５に示される寄生容量８を含むチョークコイル１の等価回路図である。本例のチョークコイル１は、二つのチョークコイル１１，１２が直列に接続された状態と表すことができる。ここで、図５において第一導体パターン４１と第二導体パターン５１との間に形成される寄生容量８は、図７のチョークコイル１１の入力側におけるＸコンデンサ８１として機能する。また、図５において第二導体パターン５１と第一導体パターン４２との間に形成される寄生容量８は、図７のチョークコイル１１の出力側、及びチョークコイル１２の入力側におけるＸコンデンサ８２として機能する。更に、図５において第一導体パターン４２と第二導体パターン５２との間に形成される寄生容量８は、図７のチョークコイル１２の出力側におけるＸコンデンサ８３として機能する。
　図７に示されるように、本例のチョークコイル１は、その構成の中にＸコンデンサ８１，８２，８３を含む。従って、本例のチョークコイル１は、ノーマルモードノイズを効果的に低減できる。また、本例のチョークコイル１を用いて回路が作製される場合、別途、Ｘコンデンサを用意する必要がない。従って、本例のチョークコイル１は、本例のチョークコイル１を有する回路の生産性を向上させる。
　ここで、コンデンサは、二枚の導体の間に絶縁層を挟む構成を備える。絶縁層の厚さが薄いほど、コンデンサの静電容量は大きくなる。Ｘコンデンサは、その静電容量が大きくなるほど、ノーマルモードノイズを除去する効果が高くなる。従って、本例のチョークコイル１のＸコンデンサ８１，８２，８３の静電容量を決定する絶縁層３３（図２、図３）の厚さは、薄くすることが好ましい。もちろん、絶縁層３３の厚さは、隣接する導体パターン４１，４２，５１，５２の間の絶縁が十分に確保される厚さとする必要がある。
・第三の効果
　本例とは異なり、一次コイル４の入力側端部４Ａと二次コイル５の出力側端部５Ｂとが多層基板３の平面方向に重複していると、入力側端部４Ａと出力側端部５Ｂとの間に寄生容量が形成され易い。また、二次コイル５の入力側端部５Ａと一次コイル４の出力側端部４Ｂとが多層基板３の平面方向に重複していると、入力側端部５Ａと出力側端部４Ｂとの間に寄生容量が形成され易い。これらの寄生容量は、図７の等価回路において、チョークコイル１を跨ぐように形成されるので、チョークコイル１のノイズ低減効果を損なわせる。一方、本例のチョークコイル１では、図４に示されるように、一次コイル４の入力側端部４Ａと、二次コイル５の出力側端部５Ｂとが、多層基板３（図２、図３）の平面方向にずれている。また、一次コイル４の出力側端部４Ｂと、二次コイル５の入力側端部５Ａとが、上記平面方向にずれている。従って、本例のチョークコイル１では、入力側端部４Ａと出力側端部５Ｂとの間、及び入力側端部５Ａと出力側端部４Ｂとの間に寄生容量が形成され難い。そのため、チョークコイル１のノイズ低減効果が損なわれることがない。
＜実施形態２＞
　図８に基づいて実施形態２の構成を説明する。実施形態２のコア２及び台部９の構成は、実施形態１と同様である。また、実施形態２の一次コイル４と二次コイル５の積層状態も、実施形態１と同様である。
　本例の多層基板３における台部９に対向する面には導体パターン５２が設けられていない。即ち、多層基板３の下面に導体パターン５２が露出していない。より具体的には、導体パターン５２の下面が、絶縁基板３０の一部である絶縁層３５によって覆われている。この多層基板３は、台部９に設置される際に、実施形態１の絶縁介在層６を必要としない。従って、実施形態２のチョークコイル１は生産性に優れる。
　また、本例の構成においても、実施形態１の構成と同様に、Ｘコンデンサ及びＹコンデンサが形成される。従って、本例の構成は、コモンモードノイズ及びノーマルモードノイズを効果的に除去できる。
＜実施形態３＞
　図９に基づいて実施形態３の構成を説明する。図９は、実施形態１の図５と同様に、一次コイル４と二次コイル５の積層状態を模式的に示す模式図である。実施形態３では、主として実施形態１との相違点が説明される。
　図９のチョークコイル１は、積層方向に隣接する第一導体パターン４１，４２と第二導体パターン５１，５２の導体ペアを複数備える。本例では、第一導体パターン４１と第二導体パターン５１の導体ペア、第二導体パターン５１と第一導体パターン４２の導体ペア、及び第一導体パターン４２と第二導体パターン５２の導体ペアがある。本例の導体ペアの数は３つであるが、２つでも良いし、４つ以上でも良い。本例では全ての導体ペアが、グランド導体９Ｇを備える。グランド導体９Ｇは、導体ペアを構成する二つの導体パターンの間に配置される。
　グランド導体９Ｇは、台部９（図１など）に電気的に接続されている。このグランド導体９Ｇは、多層基板３を軸方向に見て、一次コイル４と二次コイル５に完全に重複する平面形状を備える。そのため、各導体パターン４１，４２，５１，５２とグランド導体９Ｇとの間に寄生容量７が形成される。グランド導体９Ｇは接地されているので、これらの寄生容量はＹコンデンサとして機能する。
　本例のチョークコイル１は、高周波のコモンモードノイズをより効果的に低減できる。各導体パターン４１，４２，５１，５２とグランド導体９Ｇとの間に無数の寄生容量７が形成されるため、Ｙコンデンサの静電容量が非常に高くなるからである。
　本例とは異なり、一部の導体ペアにのみグランド導体９Ｇが配置されていても良い。例えば、図９の第一導体パターン４１と第二導体パターン５１との間にのみグランド導体９Ｇを設けることが挙げられる。その場合、チョークコイル１の入力側にＹコンデンサが形成される。また、グランド導体９Ｇが無い第二導体パターン５１と第一導体パターン４２との間、及び第一導体パターン４２と第二導体パターン５２との間にも寄生容量が形成される。それら寄生容量は、Ｘコンデンサとして機能する。
＜実施形態４＞
　図１０に基づいて実施形態４の構成を説明する。図１０の見方は、実施形態１の図３と同様である。
　実施形態４では、一次コイル４が、挿通孔３８の周囲を取り囲むように配置されている。一次コイル４は、第一導体パターン４１，４２，４３，４４を備え、各第一導体パターン４１，４２，４３，４４の間には絶縁層３３が配置されている。一方、二次コイル５が、挿通孔３９の周囲を取り囲むように配置されている。二次コイル５は、第二導体パターン５１，５２，５３，５４を備え、各第二導体パターン５１，５２，５３，５４の間には絶縁層３３が配置されている。
　本例のチョークコイル１においても、多層基板３が絶縁介在層６を介して台部９に固定されている。そのため、多層基板３の一次コイル４と台部９とが容量結合され、多層基板３の二次コイル５と台部９とが容量結合される。従って、本例のチョークコイル１は、その構成の中にＹコンデンサを含む。
　Ｙコンデンサを含む本例のチョークコイル１は、高周波のコモンモードノイズを効果的に低減できる。また、本例のチョークコイル１は、別途Ｙコンデンサを設ける必要が無く、生産性に優れる。
＜変形例＞
　実施形態１から４の多層基板３の変形例として、多層基板３の上面に導体パターン４１が設けられていない構成とすることが挙げられる。即ち、多層基板３の上面が、絶縁基板３０の一部である絶縁層によって覆われ、当該上面に導体パターン４１が露出していない多層基板３である。この多層基板３を用いたチョークコイル１では、多層基板３の上面とコア２（図１参照）との間に、別途絶縁材を配置する必要がない。従って、チョークコイル１の生産性が向上する。
１，１１，１２　チョークコイル
２　コア
　２１　第一コア部材、２２　第二コア部材
３　多層基板
　３０　絶縁基板、３１　第一ビアホール、３２　第二ビアホール
　３３，３５　絶縁層、３８，３９　挿通孔
４　一次コイル
　４Ａ　入力側端部、４Ｂ　出力側端部
　４１，４２，４３，４４　第一導体パターン、４１Ｔ，４２Ｔ　ターン部
　４２ｐ　第一切欠き部
５　二次コイル
　５Ａ　入力側端部、５Ｂ　出力側端部
　５１，５２，５３，５４　第二導体パターン、５１Ｔ，５２Ｔ　ターン部
　５１ｐ　第二切欠き部
６　絶縁介在層
７　寄生容量
　７１，７２　Ｙコンデンサ
８　寄生容量
　８１，８２，８３　Ｘコンデンサ
９　台部
　９Ｇ　グランド導体
　９０　凹部

Claims (7)

  1. 　複数のターンを有する一次コイルと、複数のターンを有する二次コイルと、環状のコアと、を備えるチョークコイルであって、
    　前記一次コイルの各ターンを構成する第一導体パターンと、前記二次コイルの各ターンを構成する第二導体パターンとを含む多層基板と、
    　前記多層基板と前記コアとが載置される導電性の台部と、を備え、
    　前記台部が、接地されており、
    　前記一次コイルと前記台部とが容量結合され、前記二次コイルと前記台部とが容量結合されている、
    チョークコイル。
  2. 　前記一次コイルの入力側端部、前記一次コイルの出力側端部、前記二次コイルの入力側端部、及び前記二次コイルの出力側端部が、前記多層基板の平面方向にずれている請求項１に記載のチョークコイル。
  3. 　前記台部は、前記コアの一部を収納する凹部を備える請求項１または請求項２に記載のチョークコイル。
  4. 　前記第一導体パターンと前記第二導体パターンとが絶縁層を介して交互に積層された請求項１から請求項３のいずれか１項に記載のチョークコイル。
  5. 　積層方向に隣接する前記第一導体パターンと前記第二導体パターンとで構成される導体ペアを複数備え、
    　前記複数の導体ペアの少なくとも一つは、前記第一導体パターンと前記第二導体パターンとの間に配置されるグランド導体を備え、
    　前記グランド導体は前記台部に電気的に接続される請求項４に記載のチョークコイル。
  6. 　前記多層基板のうち、前記台部に対向する面には前記第一導体パターンと前記第二導体パターンが設けられていない請求項１から請求項５のいずれか１項に記載のチョークコイル。
  7. 　前記第一導体パターンと前記第二導体パターンとが絶縁層を介して交互に積層され、
    　積層方向に隣接する前記第一導体パターンと前記第二導体パターンとで構成される導体ペアを複数備え、
    　前記複数の導体ペアの少なくとも一つは、前記第一導体パターンと前記第二導体パターンとの間に配置されるグランド導体を備え、
    　前記グランド導体は前記台部に電気的に接続される請求項１に記載のチョークコイル。
PCT/JP2020/004999 2019-04-04 2020-02-07 チョークコイル WO2020202797A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-072178 2019-04-04
JP2019072178 2019-04-04

Publications (1)

Publication Number Publication Date
WO2020202797A1 true WO2020202797A1 (ja) 2020-10-08

Family

ID=72668204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004999 WO2020202797A1 (ja) 2019-04-04 2020-02-07 チョークコイル

Country Status (1)

Country Link
WO (1) WO2020202797A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023013343A1 (ja) * 2021-08-02 2023-02-09 株式会社村田製作所 スイッチング電源装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536535A (ja) * 1991-01-23 1993-02-12 Mitsubishi Electric Corp Ｌｃフイルター
WO2016163130A1 (ja) * 2015-04-08 2016-10-13 三菱電機株式会社 ノイズフィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536535A (ja) * 1991-01-23 1993-02-12 Mitsubishi Electric Corp Ｌｃフイルター
WO2016163130A1 (ja) * 2015-04-08 2016-10-13 三菱電機株式会社 ノイズフィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023013343A1 (ja) * 2021-08-02 2023-02-09 株式会社村田製作所 スイッチング電源装置

Similar Documents

Publication Publication Date Title
US7974069B2 (en) Inductive and capacitive components integration structure
JP4225507B2 (ja) 積層コンデンサ
US10090096B2 (en) Common mode choke coil
WO2013168558A1 (ja) コイルアンテナ素子およびアンテナモジュール
JP6598168B2 (ja) コイル部品
JP2000138120A (ja) 積層型インダクタ
KR102494352B1 (ko) 코일 전자부품
US20110037540A1 (en) Laminated filter
JPH09129447A (ja) 積層型インダクタ
JP2014096588A (ja) コモンモードフィルタ及びその製造方法
WO2020202797A1 (ja) チョークコイル
KR20240134784A (ko) 자기 결합 장치 및 이를 포함하는 평판 디스플레이 장치
KR20180111462A (ko) 트랜스 및 트랜스의 제조방법
KR20160040446A (ko) 적층 인덕터
JP2019212709A (ja) 電子部品
WO2020202796A1 (ja) チョークコイル
JP7462525B2 (ja) 電子部品
JP5674077B2 (ja) インダクタ素子
JP6099135B2 (ja) 電子機器、実装基板、及び実装基板の製造方法
JP4822029B2 (ja) 積層電子部品及び電子デバイス
JP5397325B2 (ja) コイル部品
JP2001110638A (ja) 積層電子部品
KR20190014727A (ko) 듀얼 코어 평면 트랜스포머
JP2006140807A (ja) フィルタ素子
JP2000058324A (ja) 積層型コイル部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20783477

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20783477

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP