WO2020193408A1 - Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement - Google Patents

Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement Download PDF

Info

Publication number
WO2020193408A1
WO2020193408A1 PCT/EP2020/057784 EP2020057784W WO2020193408A1 WO 2020193408 A1 WO2020193408 A1 WO 2020193408A1 EP 2020057784 W EP2020057784 W EP 2020057784W WO 2020193408 A1 WO2020193408 A1 WO 2020193408A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
opening
main surface
layer
conductive material
Prior art date
Application number
PCT/EP2020/057784
Other languages
English (en)
French (fr)
Inventor
Andreas Rudolph
Teresa BAUR
Christoph Klemp
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112020001468.1T priority Critical patent/DE112020001468A5/de
Priority to US17/442,624 priority patent/US20220172960A1/en
Publication of WO2020193408A1 publication Critical patent/WO2020193408A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Definitions

  • Semiconductor components are widely used in a wide variety of fields of application. Semiconductor components are manufactured, for example, by processing semiconductor wafers, which are separated into individual semiconductor chips after processing steps have been carried out at the wafer level. For electrical contacting, individual semiconductor chips or processed semiconductor wafers can be joined together and electrically connected to a substrate in which a multiplicity of connection structures are formed.
  • the present invention is based on the object of providing an improved method for producing a connection structure and an improved semiconductor component.
  • a method for producing a connection structure comprises forming an opening in a first main surface of a first substrate, forming a galvanic seed layer over a first main surface of a carrier substrate, and joining the first main surface of the first substrate to the first main surface of the carrier substrate, so that the galvanic seed layer is arranged between the first main surface of the first substrate and the first main surface of the carrier substrate.
  • the method further includes electroplating a conductive material over the electroplating seed layer.
  • the method further comprises thinning the first substrate so that the opening in the first substrate is opened on a second main surface of the first substrate facing away from the carrier substrate.
  • the method may further include forming an insulation layer over sidewalls of the opening in the first substrate.
  • connecting the first main surface of the first substrate to the first main surface of the carrier substrate may include applying a connecting layer between the galvanic seed layer and the first main surface of the first substrate. Furthermore, the method can include removing the connecting layer from the surface of the openings facing the carrier substrate after joining the first substrate to the carrier substrate, so that the galvanic seed layer is exposed.
  • the conductive material can completely fill the opening in the first substrate.
  • the opening in the first substrate can have a width of greater than 20 ⁇ m.
  • a depth of the opening in the first substrate can be greater than 50 ⁇ m, for example.
  • the method can further comprise the formation of a separating layer over the carrier substrate, the separating layer between see the galvanic seed layer and the first main surface of the carrier substrate is arranged.
  • the method can further include connecting the second main surface of the first substrate to a second semiconductor substrate in which a functional area is arranged, so that the functional area is electrically connected to the conductive material.
  • the method can furthermore include removing the carrier substrate after the main surface of the first substrate facing away from the carrier substrate has been connected to the functional region.
  • a semiconductor component is produced by the method described above.
  • a semiconductor component comprises a first semiconductor substrate with a first main surface, the first main surface containing an opening, an insulation layer being arranged over sidewalls of the opening and the opening being filled with a conductive material.
  • the semiconductor component further comprises a second semiconductor substrate, in which a functional region is arranged, which is electrically connected to the conductive material.
  • the functional area in the semiconductor component described above can be an optoelectronic semiconductor component.
  • the conductive material in the semiconductor component described above can be nickel or aluminum.
  • the opening in the semiconductor component described above can have a depth of more than 50 ⁇ m.
  • connection structure 1 to 4 each show vertical cross-sectional views of a workpiece when carrying out the method for producing a connection structure according to embodiments.
  • Fig. 5 shows a vertical cross-sectional view of a semicon terbauelements.
  • substrate used in the context of the present description generally includes insulating, conductive or semiconductor substrates.
  • vertical is intended to describe an orientation which is essentially perpendicular to the first surface of a substrate or semiconductor body.
  • the vertical direction can, for example, be a direction of growth when growing
  • lateral and horizontal are intended to describe an orientation or alignment which runs essentially parallel to a first surface of a substrate or semiconductor body. This can be the surface of a wafer or a chip (die), for example.
  • the horizontal direction can for example be in a plane perpendicular to a growth direction when growing
  • Electrically connected a low-resistance electrical connection between the connected elements.
  • the electrically connected elements do not necessarily have to be directly connected to one another. Further elements can be arranged between electrically connected elements.
  • electrically connected also includes tunnel contacts between the connected elements.
  • Fig. 1 shows a vertical cross-sectional view of a workpiece when performing the method for producing a connection structure according to embodiments.
  • a vertical cross-sectional view through a first substrate 100 can be seen.
  • the first substrate 100 may, for example, be a semiconductor substrate, e.g. B. be a silicon substrate.
  • the first substrate 100 includes a plurality of openings 15.
  • the openings 15 are formed in the first main surface 101 of the first substrate 100.
  • the openings 15 Publ can stretch in the vertical direction through the first substrate.
  • the openings 15 can be formed by means of ion etching using a photolithographic mask.
  • the openings 15 can, for example, have a width of more than 20 ⁇ m. Furthermore, the openings 15 can, for example, have a width of less than 50 ⁇ m.
  • the “width” denotes a maximum dimension in a lateral direction.
  • the depth of the openings 15 can be more than 50 ⁇ m. Furthermore, the depth of the openings 15 can be more than 100 ⁇ m. For example, the depth of the openings can be up to approximately 200 ⁇ m, for example approximately 150 ⁇ m.
  • the "depth" denotes a maximum dimension in a vertical direction.
  • the openings 15 can for example be cylindrical. Since the cylinder axis can run ver in a vertical direction.
  • the lateral cross-sectional area of the cylinder can, for example, have a circular, elliptical, rectangular or other shape.
  • the openings 15 can be designed as so-called blind holes, so that, starting from the first main surface 101 of the first substrate 100, they extend vertically through the first substrate 100 and do not completely penetrate the first substrate 100.
  • the first substrate 100 is then connected to a carrier substrate 110.
  • a first connection layer 130a is applied to the first main surface 101 of the first substrate 100.
  • the first connection layer 130a can be a silicon oxide layer, for example.
  • the term “connection layer” here refers to a physical connection of elements.
  • the first connection layer 130a can in particular be insulating.
  • the first connection layer 130a can also be applied to the side walls 20 of the openings 15, so that the first connection layer 130a becomes part of an insulation layer 155 covering the side walls 20 there.
  • the insulation layer 155 can be vapor-deposited, for example by means of a CVD (“chemical vapor deposition) method.
  • the insulation layer can also be sputtered on. In this way - for example in comparison to a thermal oxidation process - an insulation layer with the necessary thickness and quality can be produced in order to provide effective electrical insulation.
  • the first connection layer 130a and the insulation layer 155 can also be produced by separate methods.
  • the insulation layer 155 can be applied by a CVD or sputtering method, as stated above, whereby good insulation of the side walls 20 of the openings is ensured.
  • the connecting layer 130a can be produced as spin-on-glass, that is to say, for example, by spin-coating.
  • a galvanic seed layer 120 is formed over a first main surface 111 of the carrier substrate 110.
  • the carrier substrate 110 can, for example, be a semiconductor substrate, for example a silicon or a sapphire substrate.
  • the galvanic seed layer 120 can be a gold layer, for example.
  • a separating layer 140 can furthermore be formed over the first main surface 111 of the carrier substrate 110.
  • the separating layer 140 can contain silicon nitride, for example.
  • the separating layer 140 can be arranged between the galvanic seed layer 120 and the first main surface 111 of the carrier substrate 110.
  • the method may further include forming a second interconnect layer 130b over the galvanic seed layer 120.
  • the first main surface 101 of the first substrate 100 and the first main surface 111 of the carrier substrate 110 are connected to one another in such a way that the galvanic seed layer 120 is arranged between the first main surface 101 of the first substrate 100 and the first main surface 111 of the carrier substrate 110.
  • first connection layer 130a and the second connection layer 130b can come into contact with one another and form a connected connection layer 130.
  • the first substrate 100 can then be thinned on a side facing away from the carrier substrate 110.
  • the thinning of the first substrate 100 can include, for example, a backgrinding process and, if necessary, additionally a chemical-mechanical polishing process (CMP).
  • CMP chemical-mechanical polishing process
  • the openings 15 can be exposed on a second main surface 102 of the first substrate 100 facing away from the carrier substrate 110.
  • the connecting layer 130 can now be removed from the surface of the openings 15 facing the carrier substrate 110 and from the side walls 20 of the openings 15.
  • a passivation layer 150 can be applied.
  • the passivation layer 150 can contain silicon oxide or silicon nitride.
  • the passivation layer 150 can also be applied to the side walls 20 of the openings 15, so that the passivation layer 150 becomes part of an insulation layer 155 covering the side walls 20 there.
  • connection layer 130 and the passivation layer 150 can be removed from the surface of the openings 15 facing the carrier substrate 110.
  • the galvanic seed layer 121 on the substantially horizontal delimiting surface of the openings 15 facing the carrier substrate 110 is free of passivation or connecting layers.
  • a galvanic process is then carried out.
  • the workpiece can be placed in an electrolytic bath.
  • a circuit can be established between a first pole and a second pole of a power source the.
  • the first pole of the power source can be electrically connected to a conductive material 160 located in the electrolytic bath.
  • the second pole of the current source can be electrically connected to the galvanic seed layer 120.
  • the conductive material 160 may be deposited over the exposed portion 121 of the galvanic seed layer 120.
  • the conductive material 160 can be a metal such as copper, nickel, or aluminum.
  • the conductive material 160 can, for example, completely fill the openings 15 in the first substrate 100.
  • the openings 15 move evenly from their carrier sub in the galvanic process strat 110 facing surface expires. As a result, the galvanic process is simplified. Furthermore, it is prevented that the openings 15 on their side facing away from the carrier substrate 110, via which the conductive material 160 penetrates into the openings, are closed with the conductive material 160 before they have been completely filled with the conductive material 160. Accordingly, the openings 15 can be made evenly without the addition of additional chemicals such as suppressors and / or accelerators. decayed over a period of time and without voids. As a result, conductive materials such. B. nickel or aluminum are deposited. In particular, conductive materials can be deposited for which such suppressors or accelerators are not known or not available.
  • a functional area 14 can then be electrically connected to the conductive material 160, as is illustrated in FIG. 5.
  • the second main surface 102 of the first substrate 100 can be connected to a second semiconductor substrate 170.
  • One or more functional regions 14 can be arranged in the second semiconductor substrate 170.
  • the functional area 14 can be electrically connected to the conductive material 160 via one or more connection elements 16.
  • the functional area 14 can, for example, be an optoelectronic component.
  • the functional region 14 can contain a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type and an active region which is arranged between the first and second semiconductor layers.
  • the functional area 14 can also be designed in a different way.
  • a plurality of functional areas 14 can be arranged in the second semiconductor substrate 170, each of which is connected to the conductive material 160 in an associated opening 15.
  • the carrier substrate 110 is removed in a subsequent method step.
  • the carrier substrate 110 can be removed by means of a laser lift-off method.
  • the carrier substrate 110 can be exposed to laser radiation.
  • the laser radiation can be pulsed.
  • the boundary layer between the carrier substrate 110 and the separating layer 140 can heat up in the process. As a result, the carrier substrate 110 can be detached from the separating layer 140.
  • the separating layer 140 can be removed. This can be done chemically, for example
  • the galvanic seed layer 120 can be removed, for example, by etching.
  • the semiconductor component 12 shown in FIG. 5 can result.
  • Functional regions 14, for example optoelectronic semiconductor regions, are arranged in the first semiconductor substrate 170.
  • the optoelectronic semiconductor regions are electrically connected to electrically conductive material 160 via connection elements 16, for example.
  • the electrically conductive material 160 is arranged in openings 15 in a first substrate.
  • the openings 15 extend from a first main surface 101 to a second main surface 102 of the first substrate 100.
  • the side walls 20 of the openings 15 are covered with a passivation layer 150.
  • the electrically conductive material can be nickel or aluminum, for example. According to further embodiments, the electrically conductive material can also be copper.
  • the method includes forming (S100) an opening in a first main surface of a first substrate, forming (S200) a galvanic seed layer over a first main surface of a carrier substrate, and connecting (S300) the first main surface of the first substrate to the first main surface of the carrier substrate, so that the galvanic seed layer is arranged between the first main surface of the first substrate and the first main surface of the carrier substrate.
  • the method further comprises the galvanic formation (S400) of a conductive material over the galvanic seed layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer Verbindungsstruktur umfasst das Ausbilden einer Öffnung (15) in einer ersten Hauptoberfläche (101) eines ersten Substrats (100), das Ausbilden einer galvanischen Keimschicht (120) über einer ersten Hauptoberfläche (111) eines Trägersubstrats (110) und das Verbinden der ersten Hauptoberfläche (101) des ersten Substrats (100) mit der ersten Hauptoberfläche (111) des Trägersubstrats (110), so dass die galvanische Keimschicht (120) zwischen der ersten Hauptoberfläche (101) des ersten Substrats (100) und der ersten Hauptoberfläche (111) des Trägersubstrats (110) angeordnet ist. Das Verfahren umfasst ferner galvanisches Ausbilden eines leitenden Materials (160) über der galvanischen Keimschicht (120).

Description

VERFAHREN ZUR HERSTELLUNG E INER VERBINDUNGSSTRUKTUR UND
HALBLE ITERBAUELEMENT
BESCHRE IBUNG
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2019 107 760.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Halbleiterbauelemente werden weitverbreitet in den unter schiedlichsten Anwendungsgebieten eingesetzt. Halbleiterbau elemente werden beispielsweise durch Bearbeitung von Halb leiterwafern hergestellt, die nach Durchführung von Prozess schritten auf Waferebene in einzelne Halbleiterchips verein zelt werden. Zum elektrischen Kontaktieren können einzelne Halbleiterchips oder prozessierte Halbleiterwafer mit einem Substrat, in dem eine Vielzahl von Verbindungsstrukturen aus gebildet sind, zusammengefügt und elektrisch verbunden werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung einer Verbindungsstruk tur sowie ein verbessertes Halbleiterbauelement zur Verfügung zu stellen.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteil hafte Weiterentwicklungen sind in den abhängigen Patentansprü chen definiert.
Gemäß Aus führungs formen umfasst ein Verfahren zur Herstellung einer Verbindungsstruktur das Ausbilden einer Öffnung in einer ersten Hauptoberfläche eines ersten Substrats, das Ausbilden einer galvanischen Keimschicht über einer ersten Hauptoberflä che eines Trägersubstrats und das Verbinden der ersten Haupt oberfläche des ersten Substrats mit der ersten Hauptoberfläche des Trägersubstrats , so dass die galvanische Keimschicht zwi schen der ersten Hauptoberfläche des ersten Substrats und der ersten Hauptoberfläche des Trägersubstrats angeordnet ist. Das Verfahren umfasst ferner galvanisches Ausbilden eines leiten den Materials über der galvanischen Keimschicht.
Gemäß Aus führungs formen umfasst das Verfahren ferner das Dün nen des ersten Substrats, so dass die Öffnung im ersten Sub strat auf einer zweiten, vom Trägersubstrat abgewandten Haupt oberfläche des ersten Substrats geöffnet wird.
Ferner kann das Verfahren das Ausbilden einer Isolierungs schicht über Seitenwänden der Öffnung im ersten Substrat um fassen .
Beispielweise kann bei dem Verfahren das Verbinden der ersten Hauptoberfläche des ersten Substrats mit der ersten Hauptober fläche des Trägersubstrats das Aufbringen einer Verbindungs schicht zwischen der galvanischen Keimschicht und der ersten Hauptoberfläche des ersten Substrats umfassen. Weiterhin kann das Verfahren das Entfernen der Verbindungsschicht von der dem Trägersubstrat zugewandten Oberfläche der Öffnungen nach Zu sammenfügen des ersten Substrats mit dem Trägersubstrat umfas sen, so dass die galvanische Keimschicht freigelegt wird.
Gemäß Aus führungs formen kann das leitende Material die Öffnung im ersten Substrat komplett ausfüllen.
Beispielweise kann die Öffnung im ersten Substrat eine Breite von größer als 20 pm haben. Eine Tiefe der Öffnung im ersten Substrat kann beispielweise größer als 50 pm sein.
Das Verfahren kann ferner das Ausbilden einer Trennschicht über dem Trägersubstrat umfassen, wobei die Trennschicht zwi- sehen der galvanischen Keimschicht und der ersten Hauptober fläche des Trägersubstrats angeordnet ist.
Gemäß Aus führungs formen kann das Verfahren ferner das Verbin den der zweiten Hauptoberfläche des ersten Substrats mit einem zweiten Halbleitersubstrat, in dem ein funktionaler Bereich angeordnet ist, umfassen, so dass der funktionale Bereich mit dem leitenden Material elektrisch verbunden wird.
Gemäß Aus führungs formen kann das Verfahren ferner das Entfer nen des Trägersubstrats nach dem Verbinden der vom Trägersub strat abgewandten Hauptoberfläche des ersten Substrats mit dem funktionalen Bereich umfassen.
Gemäß Aus führungs formen wird ein Halbleiterbauelement nach dem oben beschriebenen Verfahren hergestellt.
Gemäß Aus führungs formen umfasst ein Halbleiterbauelement ein erstes Halbleitersubstrat mit einer ersten Hauptoberfläche, wobei die erste Hauptoberfläche eine Öffnung enthält, wobei über Seitenwänden der Öffnung eine Isolierungsschichtangeord- net ist und die Öffnung mit einem leitenden Material ausge füllt ist. Ferner umfasst das Halbleiterbauelement ein zweites Halbleitersubstrat, in dem ein funktionaler Bereich angeordnet ist, der mit dem leitenden Material elektrisch verbunden ist.
Beispielweise kann der funktionale Bereich im oben beschriebe nen Halbleiterbauelement ein optoelektronisches Halbleiterbau element sein.
Gemäß Aus führungs formen kann im oben beschriebenen Halbleiter bauelement das leitende Material Nickel oder Aluminium sein. Gemäß Aus führungs formen kann im oben beschriebenen Halbleiter bauelement die Öffnung eine Tiefe von mehr als 50 gm haben.
Die begleitenden Zeichnungen dienen dem Verständnis von Aus führungsbeispielen der Erfindung. Die Zeichnungen veranschau lichen Ausführungsbeispiele und dienen zusammen mit der Be schreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittel bar aus der nachfolgenden Detailbeschreibung. Die in den
Zeichnungen gezeigten Elemente und Strukturen sind nicht not wendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechen de Elemente und Strukturen.
Fig. 1 bis 4 zeigen jeweils vertikale Querschnittsansichten eines Werkstücks bei Durchführung des Verfahrens zur Herstel lung einer Verbindungsstruktur gemäß Aus führungs formen .
Fig. 5 zeigt eine vertikale Querschnittsansicht eines Halblei terbauelements .
Fig. 6 fasst ein Verfahren gemäß Aus führungs formen zusammen.
In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorder seite", "Rückseite", "über", "auf", "vor", "hinter", "vorne", "hinten" usw. auf die Ausrichtung der gerade beschriebenen Fi guren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend. Die Beschreibung der Ausführungsbeispiele ist nicht einschrän kend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Be reich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
Der im Rahmen der vorliegenden Beschreibung verwendete Begriff „Substrat" umfasst generell isolierende, leitende oder Halb leitersubstrate.
Soweit hier die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weite ren Elementen oder Merkmalen aber nicht ausschließen. Die un bestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusam menhang nicht eindeutig etwas anderes ergibt.
Der Begriff "vertikal", wie er in dieser Beschreibung verwen det wird, soll eine Orientierung beschreiben, die im Wesentli chen senkrecht zu der ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Die vertikale Richtung kann bei spielsweise einer Wachstumsrichtung beim Aufwachsen von
Schichten entsprechen.
Die Begriffe "lateral" und "horizontal", wie in dieser Be schreibung verwendet, sollen eine Orientierung oder Ausrich tung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder ei nes Chips (Die) sein.
Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von
Schichten liegen.
Im Kontext dieser Beschreibung bedeutet der Begriff
„elektrisch verbunden" eine niederohmige elektrische Verbin dung zwischen den verbundenen Elementen. Die elektrisch ver bundenen Elemente müssen nicht notwendigerweise direkt mitei nander verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein.
Der Begriff „elektrisch verbunden" umfasst auch Tunnelkontakte zwischen den verbundenen Elementen.
Fig. 1 zeigt eine vertikale Querschnittsansicht eines Werk stücks bei Durchführung des Verfahrens zur Herstellung einer Verbindungsstruktur gemäß Aus führungs formen .
Zu sehen ist eine vertikale Querschnittsansicht durch ein ers tes Substrat 100.
Das erste Substrat 100 kann beispielweise ein Halbleitersub strat, z. B. ein Siliziumsubstrat sein.
Das erste Substrat 100 enthält mehrere Öffnungen 15. Die Öff nungen 15 werden in der ersten Hauptoberfläche 101 des ersten Substrats 100 ausgebildet. Bespielweise können sich die Öff nungen 15 in vertikaler Richtung durch das erste Substrat er strecken . Beispielweise können die Öffnungen 15 mittels Ionenätzens un ter Verwendung einer photolithographischen Maske ausgebildet werden .
Die Öffnungen 15 können beispielweise eine Breite von mehr als 20 pm haben. Weiterhin können die Öffnungen 15 beispielweise eine Breite von weniger als 50 pm haben. Hierbei bezeichnet die „Breite" eine maximale Bemessung in einer lateralen Rich tung .
Die Tiefe der Öffnungen 15 kann mehr als 50 pm betragen. Wei terhin kann die Tiefe der Öffnungen 15 mehr als 100 pm betra gen. Beispielsweise kann die Tiefe der Öffnungen bis zu etwa 200 pm betragen, beispielsweise etwa 150 pm betragen. Hierbei bezeichnet die „Tiefe" eine maximale Bemessung in einer verti kalen Richtung.
Die Öffnungen 15 können beispielweise zylinderförmig sein. Da bei kann die Zylinderachse in einer vertikalen Richtung ver laufen. Die laterale Querschnittsfläche des Zylinders kann da bei beispielweise eine kreisförmige, eine ellipsenartige, eine rechteckige oder eine andere Gestalt haben.
Gemäß Aus führungs formen können die Öffnungen 15 als sogenannte Sacklöcher ausgebildet sein, so dass sie sich ausgehend von der ersten Hauptoberfläche 101 des ersten Substrats 100 in vertikaler Richtung durch das erste Substrat 100 erstrecken und dabei das erste Substrat 100 nicht komplett durchdringen.
Anschließend wird das erste Substrat 100 mit einem Trägersub strat 110 verbunden.
Beispielweise wird auf die erste Hauptoberfläche 101 des ers ten Substrats 100 eine erste Verbindungsschicht 130a aufge- bracht. Die erste Verbindungsschicht 130a kann beispielweise eine Siliziumoxidschicht sein. Der Begriff „Verbindungs schicht" bezieht sich hier auf eine physische Verbindung von Elementen. Die erste Verbindungsschicht 130a kann insbesondere isolierend sein.
Gemäß Aus führungs formen kann die erste Verbindungsschicht 130a auch auf die Seitenwände 20 der Öffnungen 15 aufgebracht wer den, so dass die erste Verbindungsschicht 130a dort Teil einer die Seitenwände 20 bedeckenden Isolierungsschicht 155 wird. Beispielsweise kann die Isolierungsschicht 155 aufgedampft werden, beispielsweise durch ein CVD („Chemical vapour depo- sition) -Verfahren . Gemäß weiteren Aus führungs formen kann die Isolierungsschicht auch aufgesputtert werden. Auf diese Weise lässt sich - beispielsweise im Vergleich zu einem thermischen Oxidationsverfahren - eine Isolierungsschicht mit der notwen digen Dicke und Qualität hersteilen, um eine wirkungsvolle elektrische Isolierung bereitzustellen. Gemäß weiteren Ausfüh rungsformen können die erste Verbindungsschicht 130a und die Isolierungsschicht 155 auch durch separate Verfahren herge stellt werden. Beispielsweise kann die Isolierungsschicht 155 wie vorstehend ausgeführt durch ein CVD- oder Sputterverfahren aufgebracht werden, wodurch eine gute Isolierung der Seiten wände 20 der Öffnungen sichergestellt wird. Zusätzlich kann die Verbindungsschicht 130a als Spin-on-Glass , also beispiels weise durch Aufschleudern hergestellt werden.
Ferner wird über einer ersten Hauptoberfläche 111 des Trä gersubstrats 110 eine galvanische Keimschicht 120 ausgebildet. Das Trägersubstrat 110 kann beispielweise ein Halbleitersub strat, z.B. ein Silizium- oder ein Saphirsubstrat sein. Die galvanische Keimschicht 120 kann beispielweise eine Gold schicht sein. Über der ersten Hauptoberfläche 111 des Trägersubstrats 110 kann weiterhin eine Trennschicht 140 ausgebildet werden. Die Trennschicht 140 kann beispielweise Siliziumnitrid enthalten.
Beispielweise kann die Trennschicht 140 zwischen der galvani schen Keimschicht 120 und der ersten Hauptoberfläche 111 des Trägersubstrats 110 angeordnet sein.
Das Verfahren kann ferner das Ausbilden einer zweiten Verbin dungsschicht 130b über der galvanischen Keimschicht 120 umfas sen .
Die erste Hauptoberfläche 101 des ersten Substrats 100 und die erste Hauptoberfläche 111 des Trägersubstrats 110 werden der art miteinander verbunden, dass die galvanische Keimschicht 120 zwischen der ersten Hauptoberfläche 101 des ersten Sub strats 100 und der ersten Hauptoberfläche 111 des Trägersub strats 110 angeordnet ist.
Als Ergebnis kann sich das in Fig. 2 gezeigte Werkstück erge ben .
Dabei können die erste Verbindungsschicht 130a und die zweite Verbindungsschicht 130b miteinander in Kontakt treten und eine verbundene Verbindungsschicht 130 ausbilden.
Anschließend kann das erste Substrat 100 auf einer vom Trä gersubstrat 110 abgewandten Seite gedünnt werden.
Das Dünnen des ersten Substrats 100 kann beispielweise ein Rückschlei fverfahren sowie gegebenenfalls zusätzlich ein che misch-mechanisches Polierverfahren (CMP) umfassen. Beispielweise können die Öffnungen 15 nach dem Dünnen des ers ten Substrats 100 auf einer zweiten, vom Trägersubstrat 110 abgewandten Hauptoberfläche 102 des ersten Substrats 100 frei liegen. Gegebenenfalls kann nun die Verbindungsschicht 130 von der dem Trägersubstrat 110 zugewandten Oberfläche der Öffnun gen 15 und von Seitenwänden 20 der Öffnungen 15 entfernt wer den .
Gemäß Aus führungs formen kann anschließend auf die zweite
Hauptoberfläche 102 des ersten Substrats 100 eine Passivie rungsschicht 150 aufgebracht werden. Beispielsweise kann die Passivierungsschicht 150 Siliziumoxid oder Siliziumnitrid ent halten .
Gemäß Aus führungs formen kann die Passivierungsschicht 150 auch auf die Seitenwände 20 der Öffnungen 15 aufgebracht wer den, so dass die Passivierungsschicht 150 dort Teil einer die Seitenwände 20 bedeckenden Isolierungsschicht 155 wird.
Ferner können die Verbindungsschicht 130 und die Passivie rungsschicht 150 von der dem Trägersubstrat 110 zugewandten Oberfläche der Öffnungen 15 entfernt werden. Als Folge ist die galvanische Keimschicht 121 auf der dem Trägersubstrat 110 zu gewandten, im wesentlichen horizontalen Begrenzungs fläche der Öffnungen 15 frei von Passivierungs- oder Verbindungsschich ten .
Als Ergebnis kann sich das in Fig. 3 gezeigte Werkstück erge ben .
Nachfolgend wird ein galvanisches Verfahren durchgeführt. Bei spielweise kann das Werkstück in ein elektrolytisches Bad ge bracht werden. Es kann ein Stromkreis zwischen einem ersten Pol und einem zweiten Pol einer Stromquelle hergestellt wer- den. Der erste Pol der Stromquelle kann mit einem sich im elektrolytischen Bad befindenden leitenden Material 160 elektrisch verbunden werden. Der zweite Pol der Stromquelle kann mit der galvanischen Keimschicht 120 elektrisch verbunden werden .
Als Folge kann das leitende Material 160 über dem freiliegen den Teil 121 der galvanischen Keimschicht 120 abgeschieden werden .
Das leitende Material 160 kann ein Metall sein, beispielweise Kupfer, Nickel oder Aluminium.
Nach Abschluss des galvanischen Verfahrens kann das leitende Material 160 die Öffnungen 15 im ersten Substrat 100 beispiel weise komplett ausfüllen.
Als Ergebnis kann sich das in Fig. 4 gezeigte Werkstück erge ben .
Dadurch, dass die Seitenwände 20 der Öffnungen 15 frei von der galvanischen Keimschicht 120 sind, und nur die dem Trägersub strat 110 zugewandte Oberfläche der Öffnungen 15 die galvani sche Keimschicht 121 enthält, werden bei dem galvanischen Ver fahren die Öffnungen 15 gleichmäßig von ihrer dem Trägersub strat 110 zugewandten Oberfläche her verfällt . Als Folge wird eine Vereinfachung des galvanischen Verfahrens erreicht. Wei terhin wird verhindert, dass die Öffnungen 15 auf ihrer vom Trägersubstrat 110 abgewandten Seite, über die das leitende Material 160 in die Öffnungen eindringt, mit dem leitenden Ma terial 160 verschlossen werden, bevor sie mit dem leitenden Material 160 komplett verfüllt wurden. Entsprechend können die Öffnungen 15 ohne das Hinzufügen von zusätzlichen Chemikalien wie beispielweise Supressoren und/oder Acceleratoren gleichmä- ßig und ohne Hohlräume verfällt werden. Als Folge können lei tende Materialien wie z. B. Nickel oder Aluminium abgeschieden werden. Insbesondere können leitende Materialien abgeschieden werden, für die derartige Supressoren oder Acceleratoren nicht bekannt oder nicht verfügbar sind.
Gemäß Aus führungs formen kann anschließend ein funktionaler Be reich 14 mit dem leitenden Material 160 elektrisch verbunden werden, wie in Fig. 5 veranschaulicht ist. Beispielsweise kann die zweite Hauptoberfläche 102 des ersten Substrats 100 mit einem zweiten Halbleitersubstrat 170 verbunden werden. Ein o- der mehrere funktionale Bereiche 14 können in dem zweiten Halbleitersubstrat 170 angeordnet sein. Der funktionale Be reich 14 kann über ein oder mehrere Anschlusselemente 16 mit dem leitenden Material 160 elektrisch verbunden sein.
Der funktionale Bereich 14 kann beispielweise ein optoelektro nisches Bauelement sein. Beispielweise kann der funktionale Bereich 14 eine erste Halbleiterschicht von einem ersten Leit fähigkeitstyp, eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp und ein aktives Gebiet enthalten, welches zwischen erster und zweiter Halbleiterschicht angeordnet ist.
Gemäß weiteren Aus führungs formen kann der funktionale Bereich 14 auch in anderer Weise ausgeführt sein. Beispielsweise kann in dem zweiten Halbleitersubstrat 170 eine Vielzahl von funk tionalen Bereichen 14 angeordnet sein, die jeweils mit dem leitenden Material 160 in einer zugehörigen Öffnung 15 verbun den sind.
Gemäß Aus führungs formen wird in einem nachfolgenden Verfah rensschritt das Trägersubstrat 110 entfernt. Beispielweise kann das Entfernen des Trägersubstrats 110 mit tels eines Laser-Lift-Off-Verfahrens stattfinden. Dabei kann das Trägersubstrat 110 einer Laserstrahlung ausgesetzt werden. Beispielweise kann die Laserstrahlung gepulst sein. Eine
Grenzschicht zwischen dem Trägersubstrat 110 und der Trenn schicht 140 kann sich dabei erwärmen. Als Folge kann sich das Trägersubstrat 110 von der Trennschicht 140 abgelöst werden.
In einem weiteren Verfahrensschritt kann die Trennschicht 140 entfernt werden. Das kann beispielweise durch chemisch
mechanisches Polieren erfolgen.
Weiterhin kann die galvanische Keimschicht 120 beispielsweise durch Ätzen entfernt werden.
Als Ergebnis kann sich das in Fig. 5 gezeigte Halbleiterbau element 12 ergeben.
In dem ersten Halbleitersubstrat 170 sind funktionale Bereiche 14, beispielsweise optoelektronische Halbleiterbereiche, ange ordnet. Die optoelektronischen Halbleiterbereiche sind bei spielsweise über Anschlusselemente 16 mit elektrisch leitendem Material 160 elektrisch verbunden. Das elektrisch leitende Ma terial 160 ist in Öffnungen 15 in einem ersten Substrat ange ordnet. Die Öffnungen 15 erstrecken sich von einer ersten Hauptoberfläche 101 zu einer zweiten Hauptoberfläche 102 des ersten Substrats 100. Die Seitenwände 20 der Öffnungen 15 sind mit einer Passivierungsschicht 150 bedeckt. Das elektrisch leitende Material kann beispielsweise Nickel oder Aluminium sein. Gemäß weiteren Aus führungs formen kann das elektrisch leitende Material auch Kupfer sein.
Fig. 6 fasst ein Verfahren zur Herstellung einer Verbindungs struktur gemäß Aus führungs formen zusammen. Beispielweise umfasst das Verfahren das Ausbilden (S100) einer Öffnung in einer ersten Hauptoberfläche eines ersten Sub strats, das Ausbilden (S200) einer galvanischen Keimschicht über einer ersten Hauptoberfläche eines Trägersubstrats und das Verbinden (S300) der ersten Hauptoberfläche des ersten Substrats mit der ersten Hauptoberfläche des Trägersubstrats, so dass die galvanische Keimschicht zwischen der ersten Haupt oberfläche des ersten Substrats und der ersten Hauptoberfläche des Trägersubstrats angeordnet ist. Das Verfahren umfasst wei terhin das galvanische Ausbilden (S400) eines leitenden Mate rials über der galvanischen Keimschicht.
Obwohl hierin spezifische Aus führungs formen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Aus führungs formen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpas- sungen oder Variationen der hierin diskutierten spezifischen
Aus führungs formen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
BEZUGSZE ICHENLISTE
12 Halbleiterbauelement
14 funktionaler Bereich
15 Öffnung
16 Anschlusselemente
20 Seitenwände der Öffnung
100 erstes Substrat
101 erste Hauptoberfläche des ersten Substrats 102 zweite Hauptoberfläche des ersten Substrats 110 Trägersubstrat
111 erste Hauptoberfläche des Trägersubstrats 115 zweites Substrat
120 galvanische Keimschicht
121 freiliegender Teil der galvanischen Keimschicht
130a erste Verbindungsschicht
130b zweite Verbindungsschicht
130 verbundene Verbindungsschicht
140 Trennschicht
150 Passivierungs Schicht
155 IsolierungsSchicht
160 leitendes Material
170 zweites Halbleitersubstrat

Claims

PATENTANSPRÜCHE
1. Verfahren zur Herstellung einer Verbindungsstruktur, umfassend
Ausbilden einer Öffnung (15) in einer ersten Hauptober fläche (101) eines ersten Substrats (100);
Ausbilden einer galvanischen Keimschicht (120) über ei ner ersten Hauptoberfläche (111) eines Trägersubstrats (110);
Verbinden der ersten Hauptoberfläche (101) des ersten Substrats (100) mit der ersten Hauptoberfläche (111) des Trä gersubstrats (110), so dass die galvanische Keimschicht (120) zwischen der ersten Hauptoberfläche (101) des ersten Substrats (100) und der ersten Hauptoberfläche (111) des Trägersubstrats (110) angeordnet ist; und
galvanisches Ausbilden eines leitenden Materials (160) über der galvanischen Keimschicht (120) .
2. Verfahren nach Anspruch 1, welches ferner ein Dünnen des ersten Substrats umfasst, so dass die Öffnung (15) im ers ten Substrat (100) auf einer zweiten, vom Trägersubstrat (110) abgewandten, Hauptoberfläche (102) des ersten Substrats (100) geöffnet wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, wel ches ferner ein Ausbilden einer Isolierungsschicht (155) über Seitenwänden der Öffnung im ersten Substrat umfasst.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Verbinden das Aufbringen einer Verbindungsschicht (130) zwischen der galvanischen Keimschicht (120) und der ers ten Hauptoberfläche (101) des ersten Substrats (100) umfasst, weiterhin umfassend das Entfernen der Verbindungsschicht (130) von der dem Trägersubstrat zugewandten Oberfläche der Öffnun gen (15) nach Zusammenfügen des ersten Substrats (100) mit dem Trägersubstrat (110), so dass ein Teil der galvanischen Keim schicht (121) freigelegt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das leitende Material (160) die Öffnung (15) im ersten Substrat (100) komplett ausfüllt.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Öffnung (15) im ersten Substrat (100) eine Breite von größer als 20 pm hat.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Tiefe der Öffnung (15) im ersten Substrat (100) grö ßer als 50 pm ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, fer ner umfassend das Ausbilden einer Trennschicht (140) über dem Trägersubstrat (110), wobei die Trennschicht (140) zwischen der galvanischen Keimschicht (120) und der ersten Hauptober fläche (111) des Trägersubstrats (110) angeordnet ist.
9. Verfahren nach einem der Ansprüche 2 bis 8, ferner um fassend das Verbinden der zweiten Hauptoberfläche (102) des ersten Substrats (100) mit einem zweiten Halbleitersubstrat (170), in dem ein funktionaler Bereich (14) angeordnet ist, so dass der funktionale Bereich (14) mit dem leitenden Material (160) elektrisch verbunden wird.
10. Verfahren nach Anspruch 9, ferner umfassend das Entfer nen des Trägersubstrats (110) nach dem Verbinden der zweiten Hauptoberfläche (102) des ersten Substrats (100) mit dem zwei ten Halbleitersubstrat (170) .
11. Halbleiterbauelement (12), das durch das Verfahren nach Anspruch 10 herstellbar ist.
12. Halbleiterbauelement (12), umfassend
ein erstes Substrat (100) mit einer ersten Hauptober fläche (101), wobei die erste Hauptoberfläche (101) eine Öff nung (15) enthält, wobei
über Seitenwänden (20) der Öffnung (15) eine Isolie rungsschicht (155) angeordnet ist;
die Öffnung (15) mit einem leitenden Material (160) ausgefüllt ist, sowie
ein zweites Halbleitersubstrat (170), in dem ein funk tionaler Bereich (14) angeordnet ist, der mit dem leitenden Material (160) elektrisch verbunden ist.
13. Halbleiterbauelement (12) nach Anspruch 12, wobei der funktionale Bereich (14) ein optoelektronisches Halbleiterbau element ist.
14. Halbleiterbauelement (12) nach Anspruch 12 oder 13, bei dem das leitende Material (160) Nickel oder Aluminium ist.
15. Halbleiterbauelement (12) nach einem der Ansprüche 12 bis 14, bei dem die Öffnung (15) eine Tiefe von mehr als 50 pm hat .
16. Verfahren zur Herstellung einer Verbindungsstruktur, umfassend
Ausbilden einer Öffnung (15) in einer ersten Hauptober fläche (101) eines ersten Substrats (100);
Ausbilden einer galvanischen Keimschicht (120) über ei ner ersten Hauptoberfläche (111) eines Trägersubstrats (110); Ausbilden einer ersten isolierenden Verbindungsschicht (130a) über der ersten Hauptoberfläche (101) des ersten Sub strats (100) und über Seitenwänden (20) der Öffnung (15);
Verbinden des ersten Substrats (100) mit dem Trägersub strat (110), so dass die galvanische Keimschicht (120) zwi schen der ersten Hauptoberfläche (101) des ersten Substrats (100) und der ersten Hauptoberfläche (111) des Trägersubstrats (110) angeordnet ist; und
galvanisches Ausbilden eines leitenden Materials (160) über der galvanischen Keimschicht (120) .
17. Verfahren nach Anspruch 16, welches ferner ein Dünnen des ersten Substrats umfasst, so dass die Öffnung (15) im ers ten Substrat (100) auf einer zweiten, vom Trägersubstrat (110) abgewandten, Hauptoberfläche (102) des ersten Substrats (100) geöffnet wird.
18. Verfahren nach Anspruch 16 oder 17, welches ferner ein Ausbilden einer Isolierungsschicht (155) über Seitenwänden der Öffnung im ersten Substrat umfasst.
19. Verfahren nach einem der Ansprüche 16 bis 18, bei dem das Verbinden ferner das Aufbringen einer zweiten Verbindungs schicht (130b) über der galvanischen Keimschicht (120) um fasst, weiterhin umfassend das Entfernen der zweiten Verbin dungsschicht (130b) von der dem Trägersubstrat zugewandten Oberfläche der Öffnung (15) nach Zusammenfügen des ersten Sub strats (100) mit dem Trägersubstrat (110), so dass ein Teil der galvanischen Keimschicht (121) freigelegt wird.
20. Verfahren nach einem der Ansprüche 16 bis 19, bei dem das leitende Material (160) die Öffnung (15) im ersten Sub strat (100) komplett ausfüllt.
21. Verfahren nach einem der Ansprüche 16 bis 20, bei dem die Öffnung (15) im ersten Substrat (100) eine Breite von grö ßer als 20 pm hat.
22. Verfahren nach einem der Ansprüche 16 bis 21, bei dem eine Tiefe der Öffnung (15) im ersten Substrat (100) größer als 50 pm ist.
23. Verfahren nach einem der Ansprüche 16 bis 22, ferner umfassend das Ausbilden einer Trennschicht (140) über dem Trä gersubstrat (110), wobei die Trennschicht (140) zwischen der galvanischen Keimschicht (120) und der ersten Hauptoberfläche (111) des Trägersubstrats (110) angeordnet ist.
24. Verfahren nach einem der Ansprüche 17 bis 23, ferner umfassend das Verbinden der zweiten Hauptoberfläche (102) des ersten Substrats (100) mit einem zweiten Halbleitersubstrat (170), in dem ein funktionaler Bereich (14) angeordnet ist, so dass der funktionale Bereich (14) mit dem leitenden Material (160) elektrisch verbunden wird.
25. Verfahren nach Anspruch 24, ferner umfassend das Ent fernen des Trägersubstrats (110) nach dem Verbinden der zwei ten Hauptoberfläche (102) des ersten Substrats (100) mit dem zweiten Halbleitersubstrat (170) .
26. Halbleiterbauelement (12), das durch das Verfahren nach Anspruch 25 herstellbar ist.
27. Halbleiterbauelement (12), umfassend
ein erstes Substrat (100) mit einer ersten Hauptober fläche (101), wobei die erste Hauptoberfläche (101) eine Öff nung (15) enthält, wobei über Seitenwänden (20) der Öffnung (15) eine Isolie rungsschicht (155) angeordnet ist, wobei die Isolierungs schicht eine erste isolierende Verbindungsschicht (130a) und eine Passivierungsschicht (150) umfasst;
die Öffnung (15) mit einem leitenden Material (160) ausgefüllt ist, sowie
ein zweites Halbleitersubstrat (170), in dem ein funk tionaler Bereich (14) angeordnet ist, der mit dem leitenden Material (160) elektrisch verbunden ist und Bereiche der Pas- sivierungsschicht (150) zwischen dem ersten Substrat (100) und dem zweiten Halbleitersubstrat (170) angeordnet sind.
28. Halbleiterbauelement (12) nach Anspruch 27, wobei der funktionale Bereich (14) ein optoelektronisches Halbleiterbau- element ist.
29. Halbleiterbauelement (12) nach Anspruch 27 oder 28, bei dem das leitende Material (160) Nickel oder Aluminium ist.
30. Halbleiterbauelement (12) nach einem der Ansprüche 27 bis 29, bei dem die Öffnung (15) eine Tiefe von mehr als 50 pm hat .
PCT/EP2020/057784 2019-03-26 2020-03-20 Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement WO2020193408A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112020001468.1T DE112020001468A5 (de) 2019-03-26 2020-03-20 Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
US17/442,624 US20220172960A1 (en) 2019-03-26 2020-03-20 Method for producing a connnection structure and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019107760.5A DE102019107760A1 (de) 2019-03-26 2019-03-26 Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
DE102019107760.5 2019-03-26

Publications (1)

Publication Number Publication Date
WO2020193408A1 true WO2020193408A1 (de) 2020-10-01

Family

ID=69960631

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/057784 WO2020193408A1 (de) 2019-03-26 2020-03-20 Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement

Country Status (3)

Country Link
US (1) US20220172960A1 (de)
DE (2) DE102019107760A1 (de)
WO (1) WO2020193408A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046432A1 (en) * 2004-08-25 2006-03-02 Agency For Science, Technology And Research Method of forming through-wafer interconnects for vertical wafer level packaging
EP1749794A2 (de) * 2005-08-01 2007-02-07 Shinko Electric Industries Co., Ltd. Gehäusestruktur für elektronische Bauteile und dessen Herstellungsverfahren
US20080164573A1 (en) * 2007-01-05 2008-07-10 Basker Veeraraghaven S Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080315230A1 (en) * 2007-06-20 2008-12-25 Shinko Electric Industries Co., Ltd. Electronic component package and method of manufacturing the same, and electronic component device
US20180151475A1 (en) * 2016-11-29 2018-05-31 Canon Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070180916A1 (en) * 2006-02-09 2007-08-09 General Electric Company Capacitive micromachined ultrasound transducer and methods of making the same
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US9064717B2 (en) * 2008-09-26 2015-06-23 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced thereby
WO2012119333A1 (zh) * 2011-03-04 2012-09-13 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN103700595B (zh) * 2013-12-17 2016-07-06 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
KR101731700B1 (ko) * 2015-03-18 2017-04-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046432A1 (en) * 2004-08-25 2006-03-02 Agency For Science, Technology And Research Method of forming through-wafer interconnects for vertical wafer level packaging
EP1749794A2 (de) * 2005-08-01 2007-02-07 Shinko Electric Industries Co., Ltd. Gehäusestruktur für elektronische Bauteile und dessen Herstellungsverfahren
US20080164573A1 (en) * 2007-01-05 2008-07-10 Basker Veeraraghaven S Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080315230A1 (en) * 2007-06-20 2008-12-25 Shinko Electric Industries Co., Ltd. Electronic component package and method of manufacturing the same, and electronic component device
US20180151475A1 (en) * 2016-11-29 2018-05-31 Canon Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
DE102019107760A1 (de) 2020-10-01
DE112020001468A5 (de) 2021-12-09
US20220172960A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE112005001296T5 (de) Halbleitervorrichtung mit reduziertem Kontaktwiderstand
DE102016101089B4 (de) Mehrfachaufprallprozess zum Bonden
DE102015114590B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102019128274A1 (de) Package-in-Package-gebildetes System
DE102010028137A1 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
DE102015214222A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE102019006099A1 (de) Stapelförmige Mehrfachsolarzelle mit einer ein Mehrschichtsystem umfassenden Metallisierung
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102017200452B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
WO2020193408A1 (de) Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
DE102019130405A1 (de) Hybrid-dielektrikum-schema in packages
DE102019118681A1 (de) Leistungs-metallisierungsstruktur für halbleitervorrichtungen
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102017123242A1 (de) Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102017117959B4 (de) Verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20713867

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020001468

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20713867

Country of ref document: EP

Kind code of ref document: A1