WO2020188923A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2020188923A1
WO2020188923A1 PCT/JP2019/049298 JP2019049298W WO2020188923A1 WO 2020188923 A1 WO2020188923 A1 WO 2020188923A1 JP 2019049298 W JP2019049298 W JP 2019049298W WO 2020188923 A1 WO2020188923 A1 WO 2020188923A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
amorphous
insulating layer
metal
silica particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/049298
Other languages
English (en)
French (fr)
Inventor
芳弘 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2021506165A priority Critical patent/JP7137292B2/ja
Priority to US17/439,494 priority patent/US11871525B2/en
Publication of WO2020188923A1 publication Critical patent/WO2020188923A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Definitions

  • This disclosure relates to a wiring board and a manufacturing method thereof.
  • the thermal expansion coefficient of the insulating resin layer contained in the wiring board is generally larger than that of electronic components such as semiconductor elements. Therefore, the wiring board is likely to expand thermally due to the heat applied when mounting the electronic components and the heat generated during the operation of the device including the wiring board. In order to suppress such thermal expansion, it is conceivable to reduce the coefficient of thermal expansion of the insulating resin layer.
  • Patent Document 1 describes that silica particles are dispersed in the insulating resin layer.
  • the wiring substrate according to the present disclosure has at least a structure in which a wiring conductor layer is laminated on the surface of an insulating layer containing silica particles, and some of the silica particles contained in the insulating layer are partially insulated. Exposed from the surface of the layer.
  • the wiring conductor layer includes a seed layer in contact with the insulating layer and a plated conductor layer formed on the surface of the seed layer. On the contact surface between the exposed portion of the silica particles and the seed layer, an amorphous layer of silica derived from the silica particles and an amorphous layer of the metal derived from the metal forming the seed layer are present. ..
  • the method for manufacturing a wiring board according to the present disclosure includes the following steps.
  • the process of forming a plated conductor layer on the surface of the seed layer includes the following steps.
  • FIG. 6 It is sectional drawing which shows the wiring board which concerns on one Embodiment of this disclosure. It is an enlarged explanatory view of the region X in the wiring board shown in FIG. 6 is a transmission electron microscope (TEM) photograph showing an example of region X'in the enlarged explanatory view shown in FIG. 2. It is an enlarged view of the region Y in the TEM photograph shown in FIG. It is a graph which shows the result of the peel strength test.
  • TEM transmission electron microscope
  • the resin which is the main component of the insulating layer, chemically bonds with the conductor layer (metal) by the functional groups expressed on the resin surface by plasma treatment or the like.
  • chemically stable silica does not chemically bond with the conductor layer, and the conductor layer simply adheres to the silica surface.
  • the contact area between the silica particles and the conductor layer increases, and the adhesion between the resin and the conductor layer decreases. Therefore, the conductor layer is easily peeled off from the insulating layer, and the electric signal cannot be satisfactorily transmitted through the wiring conductor. As a result, the electrical reliability is lowered, such as the semiconductor element not operating stably.
  • the wiring substrate of the present disclosure is derived from the metal forming the seed layer and the amorphous layer of silica derived from the silica particles on the contact surface between the exposed portion of the silica particles contained in the insulating layer and the seed layer.
  • the exposed portion of the silica particles and the seed layer (wiring conductor layer) come into contact with each other between the amorphous layers, so that the interface between the amorphous metal layer and the amorphous layer of silica is minute. Since the unevenness is present, the contact area becomes large, and the silica particles and the seed layer (wiring conductor layer) can be firmly adhered to each other. As a result, the conductor layer is less likely to be peeled off from the insulating layer, and the electrical reliability can be improved.
  • the wiring board 1 according to the embodiment of the present disclosure will be described with reference to FIGS. 1 to 4.
  • the wiring board 1 according to the embodiment shown in FIG. 1 includes a core layer 11 and an insulating layer 13 laminated on both sides of the core layer 11.
  • the core layer 11 is not particularly limited as long as it is made of a material having an insulating property.
  • the insulating material include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed and used.
  • the thickness of the core layer 11 is not particularly limited, and is, for example, 50 ⁇ m or more and 3000 ⁇ m or less.
  • the core layer 11 may contain a reinforcing material.
  • the reinforcing material include insulating cloth materials such as glass fiber, glass non-woven fabric, aramid non-woven fabric, aramid fiber, and polyester fiber. Two or more types of reinforcing materials may be used in combination.
  • an inorganic insulating filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, or titanium oxide may be dispersed in the core layer 11.
  • a through-hole conductor 12 is formed in the core layer 11 in order to electrically connect the upper and lower surfaces of the core layer 11.
  • the through-hole conductor 12 is formed in a through-hole that penetrates the upper and lower surfaces of the core layer 11.
  • the through-hole conductor 12 is formed of a conductor made of metal plating such as copper plating.
  • the through-hole conductor 12 is connected to the conductor layers 15 formed on both sides of the core layer 11.
  • the conductor layer 15 formed includes the vialand 152. The conductor layer 15 will be described later.
  • the conductor is formed only on the inner wall surface of the through-hole formed on the core substrate 11. However, the conductor forming the through-hole conductor 12 may be filled in the through-hole.
  • Insulating layers 13 are laminated on both sides of the core layer 11. In the wiring board 1 shown in FIG. 1, the insulating layer 13 is laminated on both sides in three layers.
  • the insulating layer 13 is not particularly limited as long as it is made of a material having an insulating property like the core layer 11. Examples of the insulating material include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed and used.
  • Each insulating layer 13 may be formed of the same resin or may be formed of different resins.
  • the insulating layer 13 and the core layer 11 may be formed of the same resin or may be formed of different resins. Further, as shown in FIG. 3, silica particles 131 are dispersed in the insulating layer 13.
  • the average particle size of the silica particles 131 contained in the insulating layer 13 is not particularly limited.
  • the silica particles 131 may have an average particle diameter of, for example, 50 nm or more and 3 ⁇ m or less. As shown in FIG. 3, among the silica particles 131 contained in the insulating layer 13, some of the silica particles 131 are partially exposed from the surface of the insulating layer 13. That is, a part of the silica particles 131 near the surface of the insulating layer 13 is embedded in the insulating layer 13, and the remaining part is exposed from the insulating layer 13.
  • the thickness of the insulating layer 13 is not particularly limited, and is, for example, 3 ⁇ m or more and 50 ⁇ m or less. Each insulating layer 13 may have the same thickness or may have a different thickness.
  • the insulating layer 13 is formed with via holes filled with via hole conductors 14 for electrically connecting the layers.
  • a plurality of via holes are formed by laser processing such as a CO 2 laser and a UV-YAG laser.
  • the via hole may have a diameter of, for example, 3 ⁇ m or more and 100 ⁇ m or less.
  • the via hole is filled with the via hole conductor 14, and the via bottom of the via hole conductor 14 is in contact with the via land 152 included in the conductor layer 15.
  • Examples of the conductor layer 15 formed on the surface of the insulating layer 13 include a wiring conductor layer 151 in addition to the vialand 152.
  • the wiring conductor layer 151 includes a seed layer 151a in contact with the insulating layer 13 and a plated conductor layer 151b formed on the surface of the seed layer 151a.
  • the vialand 152 also includes a seed layer 151a in contact with the insulating layer 13 and a plated conductor layer 151b formed on the surface of the seed layer 151a.
  • the seed layer 151a serves as a base for forming the plated conductor layer 151b.
  • the insulating layer 13 is made of an insulating material such as resin. Therefore, the plated conductor layer 151b cannot be directly formed on the surface of the insulating layer 13 by electroplating.
  • the seed layer 151a is formed by, for example, sputtering.
  • the seed layer 151a is made of a metal that can be subjected to sputtering. Examples of such metals include nickel (Ni), chromium (Cr), titanium (Ti), tantalum (Ta), vanadium (V), zirconium (Zr), niobium (Nb), molybdenum (Mo) and the like. Examples include metals containing. These metals may be used alone or in combination of two or more. For example, as a metal in which the two types are used in combination, nichrome (NiCr) can be mentioned.
  • the thickness of the seed layer 151a is not limited as long as it can form the plated conductor layer 151b by electroplating. Considering the efficiency of electroplating, the seed layer 151a may have a thickness of, for example, 5 nm or more and 150 nm or less.
  • the seed layer 151a is laminated on the surface of the insulating layer 13. Therefore, as shown in FIG. 3, the seed layer 151a is in contact with the silica particles 131 exposed from the surface of the insulating layer 13.
  • the contact surfaces of the seed layer 151a and the silica particles 131 are in contact with each other in an amorphous state, as shown in FIGS. 3 and 4.
  • amorphous layer 151a'of a metal derived from the metal forming the seed layer 151a there is an amorphous layer 151a'of a metal derived from the metal forming the seed layer 151a
  • silica particle 131 side silica derived from the silica particle 131.
  • Amorphous layer 131' is present.
  • the amorphous layer 151a'of these metals and the amorphous layer 131' of silica are in contact with each other. There are minute irregularities at the interface between the metal amorphous layer 151a'and the silica amorphous layer 131'. As a result, the contact area between the metal amorphous layer 151a'and the silica amorphous layer 131'is increased, and the metal amorphous layer 151a'and the silica amorphous layer 131'are firmly adhered to each other. are doing.
  • the thickness of the metal amorphous layer 151a'existing in the seed layer 151a is not particularly limited.
  • the metal amorphous layer 151a' has a thickness of, for example, 10 nm or more and 30 nm or less.
  • the thickness of the amorphous layer 131'of silica existing in the silica particles 131 is not particularly limited.
  • the amorphous layer 131'of silica has, for example, a thickness of 2 nm or more and 20 nm or less.
  • the metal amorphous layer 151a' is larger than the thickness of the silica amorphous layer 131', the metal amorphous layer 151a is more elastic than the silica amorphous layer 131a'. This is advantageous in that, for example, the stress generated by the difference in thermal expansion between the conductor layer 15 and the insulating layer 13 can be relaxed and peeling can be easily reduced.
  • the amorphous layer can be confirmed as a structural portion having no regularity by, for example, observing with a transmission electron microscope.
  • the thickness of each of the amorphous layers refers to the size of the insulating layer 13 in the thickness direction, and can be measured by observation with the transmission electron microscope.
  • the contact surface between the amorphous metal layer 151a'and the amorphous layer 131' of silica strengthens the adhesion, and the surface roughness of the contact surface is, for example, 1 nm or more and 50 nm or less. There may be.
  • the plated conductor layer 151b is laminated on the surface of the seed layer 151a.
  • the plated conductor layer 151b is formed of a metal such as copper (Cu).
  • the thickness of the plated conductor layer 151b is not particularly limited.
  • the plated conductor layer 151b has a thickness of, for example, 1 ⁇ m or more and 60 ⁇ m or less.
  • the method for manufacturing the wiring board of the present disclosure is not particularly limited.
  • the wiring board 1 according to the embodiment can be obtained by, for example, the following method.
  • the core layer 11 on which the through-hole conductor 12 is formed is prepared.
  • the through-hole conductor 12 is obtained by depositing a conductor made of metal plating such as copper plating on the inner wall surface of the through hole formed so as to penetrate the upper and lower surfaces of the core layer 11. Through holes are formed by, for example, drilling, laser processing, or blasting.
  • the thickness of the core layer 11 is as described above, and is, for example, 50 ⁇ m or more and 3000 ⁇ m or less.
  • the conductor layers 15 are formed on both surfaces of the core layer 11.
  • the conductor layer 15 is exposed and developed by attaching a dry film, which is an etching resist, to conductors (copper foils) formed on both surfaces of the core layer 11 by a known method. After that, when the dry film is peeled off by etching, conductor layers 15 are formed on both surfaces of the core layer 11.
  • the formed conductor layer 15 includes a via land 15.
  • the through-hole conductor 12 formed in the core layer 11 is electrically connected to the conductor layers 15 formed on both surfaces of the core layer 11.
  • an insulating layer 13 containing silica particles 131 is formed on the upper and lower surfaces of the core layer 11 to obtain a laminated body.
  • the insulating layer 13 is formed by, for example, placing a film for the insulating layer 13 on the upper and lower surfaces of the core layer 11 and heat-pressing the film.
  • the thickness of the insulating layer 13 is as described above, and is, for example, 3 ⁇ m or more and 50 ⁇ m or less.
  • a via hole is formed in the insulating layer 13.
  • the via hole is formed so that the via land 15 included in the wiring conductor layer is at the bottom.
  • the via hole is formed by, for example, a CO 2 laser, a UV-YAG laser, or the like.
  • the diameter of the via hole is as described above, and is, for example, 3 ⁇ m or more and 100 ⁇ m or less.
  • the surface of the insulating layer 13 and the via holes are subjected to plasma treatment (for example, oxygen, argon, nitrogen, fluorine, etc.) to roughen the surface, and some of the silica particles 131 contained in the insulating layer 13 are silica particles.
  • the 131 is partially exposed from the surface of the insulating layer 13. If some of the silica particles 131 are exposed from the surface of the insulating layer 13 even if the plasma treatment is not performed, the step of roughening the surface of the insulating layer 13 may be omitted.
  • a solution in which a compound containing at least one of an alkali metal element and an alkaline earth metal element is dissolved is processed on the surface of the insulating layer 13 and in the via hole.
  • the compound containing at least one of an alkali metal element and an alkaline earth metal element is not particularly limited, and examples thereof include potassium permanganate, permanganate, sodium hydroxide, and sodium carbonate.
  • the laminate including the core layer 11 and the insulating layer 13 is subjected to sputtering to form the seed layer 151a on the surface of the insulating layer 13 and in the via holes.
  • the seed layer 151a includes, for example, nickel (Ni), chromium (Cr), titanium (Ti), tantalum (Ta), vanadium (V), zirconium (Zr), niobium (Nb), molybdenum (Mo).
  • Etc. are formed of metal. These metals may be used alone or in combination of two or more. For example, as a metal in which the two types are used in combination, nichrome (NiCr) can be mentioned. When nichrome is used, it is advantageous in that it is easy to remove unnecessary seed layer 151a other than the wiring conductor layer 151 forming portion by etching when forming the wiring conductor layer 151, which will be described later.
  • the metal forming the seed layer 151a collides with the silica particles 131 to which the above compound is attached, and thermal energy is generated.
  • the generated thermal energy causes the atomic arrangement on the surface of the silica particles 131 exposed from the surface of the insulating layer 13 to fluctuate or shift.
  • the surface of the silica particles 131 exposed from the surface of the insulating layer 13 becomes an amorphous state, and the amorphous layer 131'of silica is formed.
  • the amorphous layer 131'of silica has a thickness of 2 nm or more and 20 nm or less as described above.
  • the seed layer 151a is formed on the surface of the insulating layer 13 and the surface of the silica particles 131 exposed from the surface. At that time, amorphous information is transmitted to the metal adhered to the surface of the silica particles 131, and a part of the seed layer 151a (contact surface with the silica particles 131) becomes an amorphous state, and the amorphous layer of the metal. 151a'is formed.
  • the metal amorphous layer 151a' has a thickness of 10 nm or more and 30 nm or less as described above.
  • the surface roughness of the contact surface between the metal amorphous layer 151a'and the silica amorphous layer 131' is, for example, 1 nm or more, and may be 50 nm or less.
  • the plated conductor layer 151b is laminated on the surface of the seed layer 151a to form the wiring conductor layer 151 having a laminated structure of the seed layer 151a and the plated conductor layer 151b.
  • the via hole conductor 14 is formed at the same time as the wiring conductor layer 151.
  • the plated conductor layer 151b is formed of a metal such as copper (Cu) as described above.
  • the thickness of the plated conductor layer 151b is not particularly limited.
  • the plated conductor layer 151b has a thickness of, for example, 1 ⁇ m or more and 60 ⁇ m or less.
  • the vialand 152 is also formed by laminating a plated conductor layer 151b on the surface of the seed layer 151a in contact with the insulating layer 13.
  • the lamination of the insulating layer 13 and the formation of the conductor layer 15 are repeated twice in the same procedure, and three insulating layers are laminated on the upper and lower surfaces of the core layer 11.
  • the wiring board 1 is obtained.
  • the wiring substrate 1 thus obtained has an amorphous layer 131 of silica derived from the silica particles 131 on the contact surface between the exposed portion of the silica particles 131 contained in the insulating layer 13 and the seed layer 151a.
  • the exposed portion of the silica particles 131 and the seed layer 151a (wiring conductor layer 151) come into contact with each other of the amorphous layers having minute irregularities at the interface as described above, so that the contact area becomes large.
  • the silica particles 131 and the seed layer 151a (wiring conductor layer 151) can be firmly adhered to each other. As a result, the wiring conductor layer 151 is less likely to be peeled off from the insulating layer 13, and the electrical reliability can be improved.
  • Insulation layer for wiring board in which an amorphous layer of metal and amorphous layer of silica are present, and wiring board (amorphous free wiring board) in which an amorphous layer is not present. And the adhesion strength between the conductor layer and the conductor layer were evaluated.
  • a sample of the amorphous wiring board was prepared by the following procedure.
  • an insulating layer containing silica particles (average particle size: 2.0 ⁇ m) was subjected to sputtering, and a seed layer made of NiCr was formed on the surface of the insulating layer.
  • a build-up film manufactured by Ajinomoto Fine-Techno Co., Ltd. was used as the material for the insulating layer.
  • the surface of the silica particles becomes an amorphous state, and an amorphous layer of silica is formed.
  • a seed layer is formed on the surface of the insulating layer and on the surface of the silica particles exposed from this surface.
  • amorphous information is transmitted to the metal adhered to the surface of the silica particles, a part of the seed layer (contact surface with the silica particles) becomes an amorphous state, and an amorphous layer of the metal is formed.
  • Amorphous A copper plating layer having a thickness of about 18 ⁇ m was formed on the upper surface of the seed layer to obtain a sample having a width of 1 cm and a length of about 10 cm. In this way, 6 samples were prepared.
  • a sample of the amorphous free wiring board was prepared by the following procedure.
  • the insulating layer containing silica particles was subjected to electroless plating treatment, and a metal layer made of electroless copper was formed on the surface of the insulating layer.
  • the material of the silica particles and the insulating layer the same material as the sample of the amorphous wiring board was used. It was confirmed that no amorphous layer was present on the surface of the silica particles and the metal layer.
  • a copper plating layer having a thickness of about 18 ⁇ m was formed on the upper surface of the metal layer to obtain a sample having a width of 1 cm and a length of about 10 cm. In this way, 6 samples were prepared.
  • the peel strength test was carried out under the following conditions in accordance with the method described in JIS C6481. Six pieces were performed for each sample, and the average was calculated. The results are shown in FIG. As is clear from FIG. 5, the wiring substrate (amorphous wiring substrate) in which the amorphous layer of metal and the amorphous layer of silica are present has higher peel strength and superior adhesion strength. You can see that.
  • the wiring board of the present disclosure is not limited to the above-described embodiment.
  • the wiring board 1 described above three insulating layers 13 are laminated on both sides of the core layer 11.
  • the core layer 11 is also an insulating layer
  • the wiring board of the present disclosure may have at least one insulating layer 13 formed on at least one surface of the core layer 11. Further, the number of layers of the insulating layer 13 formed on the core layer 11 may be different on the upper and lower surfaces.
  • the wiring board 1 described above includes the core layer 11.
  • the core layer 11 is not an essential member but an arbitrary member. Therefore, the wiring board of the present disclosure may be in the form of a coreless board.
  • the wiring board of the present disclosure is not only obtained by the above-mentioned method.
  • an amorphous layer of silica derived from the silica particles and an amorphous layer of the metal derived from the metal forming the seed layer are provided.
  • the method is not particularly limited as long as it can exist.
  • Wiring board 11 Core layer 12 Through-hole conductor 13 Insulation layer 131 Silica particles 131'Silica amorphous layer 14 Via hole conductor 15 Conductor layer 151 Wiring conductor layer 152 Vialand 151a Seed layer 151b Plated conductor layer 151a'Amorphous metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本開示に係る配線基板１は、シリカ粒子１３１を含む絶縁層１３の表面に配線導体層１５１が積層された構造を少なくとも有し、絶縁層１３に含まれるシリカ粒子１３１のうち、一部のシリカ粒子１３１が部分的に絶縁層１３の表面から露出している。配線導体層１５１は、絶縁層１３と接触しているシード層１５１ａと、シード層１５１ａの表面に形成されためっき導体層１５１ｂとを含んでいる。シリカ粒子１３１の露出部とシード層１５１ａとの接触面には、シリカ粒子１３１に由来するシリカの非晶質層１３１'とシード層１５１ａを形成している金属に由来する金属の非晶質層１５１ａ'とが存在している。

Description

配線基板およびその製造方法
　本開示は、配線基板およびその製造方法に関する。
　半導体素子やコンデンサなどの電子部品が実装される配線基板において、配線基板に含まれる絶縁樹脂層の熱膨張係数は、一般的に半導体素子などの電子部品と比較して大きい。そのため、電子部品を実装する際に加わる熱や、配線基板を含む装置の運転中に発生する熱によって、配線基板が熱膨張しやすくなる。このような熱膨張を抑制するためには、絶縁樹脂層の熱膨張係数を低下させることが考えられ、例えば特許文献１には、絶縁樹脂層にシリカ粒子を分散させることが記載されている。
特開２０１４－６２１５０号公報
　本開示に係る配線基板は、シリカ粒子を含む絶縁層の表面に配線導体層が積層された構造を少なくとも有し、絶縁層に含まれるシリカ粒子のうち、一部のシリカ粒子が部分的に絶縁層の表面から露出している。配線導体層は、絶縁層と接触しているシード層と、シード層の表面に形成されためっき導体層とを含んでいる。シリカ粒子の露出部とシード層との接触面には、シリカ粒子に由来するシリカの非晶質層とシード層を形成している金属に由来する金属の非晶質層とが存在している。
　本開示に係る配線基板の製造方法は、下記の工程を含む。
　　シリカ粒子を含み、一部のシリカ粒子が表面に露出している絶縁層を形成する工程。
　　絶縁層に、アルカリ金属元素およびアルカリ土類金属元素の少なくとも１種を含む化合物が溶解した溶液を処理する工程。
　　溶液処理された絶縁層をスパッタリングに供し、絶縁層の表面にシード層を形成する工程。
　　シード層の表面にめっき導体層を形成する工程。
本開示の一実施形態に係る配線基板を示す断面図である。 図１に示す配線基板における領域Ｘの拡大説明図である。 図２に示す拡大説明図における領域Ｘ’の一例を示す透過型電子顕微鏡（ＴＥＭ）写真である。 図３に示すＴＥＭ写真における領域Ｙの拡大図である。 剥離強度試験の結果を示すグラフである。
　絶縁層の主成分である樹脂は、プラズマ処理などによって樹脂表面に発現した官能基により、導体層（金属）と化学的に結合する。しかし、化学的に安定なシリカは、導体層と化学的に結合せず、単に導体層がシリカ表面に被着しているだけである。その結果、基板の熱膨張係数を下げるために、絶縁層にシリカ粒子を多く含有させると、シリカ粒子と導体層との接触面積が増加し、樹脂と導体層との密着性が低下する。そのため、導体層が絶縁層から剥離しやすくなり、配線導体を介して電気信号を良好に伝送することができなくなる。その結果、半導体素子が安定的に作動しなくなるなど、電気的信頼性が低下する。
　本開示の配線基板は、絶縁層に含まれるシリカ粒子の露出部とシード層との接触面には、シリカ粒子に由来するシリカの非晶質層とシード層を形成している金属に由来する金属の非晶質層とが存在している。このように、シリカ粒子の露出部とシード層（配線導体層）とが非晶質層同士で接触することによって、金属の非晶質層とシリカの非晶質層との界面には微小な凹凸が存在しているため接触面積が大きくなり、シリカ粒子とシード層（配線導体層）とを強固に密着させることができる。その結果、導体層が絶縁層から剥離しにくくなり、電気的信頼性を向上させることができる。
　本開示の一実施形態に係る配線基板を、図１～４に基づいて説明する。図１に示す一実施形態に係る配線基板１は、コア層１１と、コア層１１の両面に積層された絶縁層１３を含む。コア層１１は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。コア層１１の厚みは特に限定されず、例えば５０μｍ以上３０００μｍ以下である。
　コア層１１には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、コア層１１には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。
　コア層１１には、コア層１１の上下面を電気的に接続するために、スルーホール導体１２が形成されている。スルーホール導体１２は、コア層１１の上下面を貫通しているスルーホールに形成されている。スルーホール導体１２は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。スルーホール導体１２は、コア層１１の両面に形成された導体層１５に接続されている。形成された導体層１５には、ビアランド１５２が含まれている。導体層１５については後述する。図１に示す配線基板１に形成されているスルーホール導体１２は、コア基板１１に形成されたスルーホールの内壁面のみに導体が形成されている。しかし、スルーホール導体１２を形成している導体は、このスルーホールに充填されていてもよい。
　コア層１１の両面には、絶縁層１３が積層されている。図１に示す配線基板１では、絶縁層１３は、両面それぞれに３層積層されている。絶縁層１３は、コア層１１と同様、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。各絶縁層１３は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。絶縁層１３とコア層１１とは、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。さらに、絶縁層１３には、図３に示すようにシリカ粒子１３１が分散されている。
　絶縁層１３に含まれるシリカ粒子１３１の平均粒子径は特に限定されない。シリカ粒子１３１は、例えば５０ｎｍ以上３μｍ以下の平均粒子径を有していてもよい。図３に示すように、絶縁層１３に含まれるシリカ粒子１３１のうち、一部のシリカ粒子１３１が、部分的に絶縁層１３の表面から露出している。つまり、絶縁層１３の表面付近のシリカ粒子１３１の一部分が絶縁層１３内に埋設されており、残りの部分が絶縁層１３から表出した状態にある。
　絶縁層１３の厚みは特に限定されず、例えば３μｍ以上５０μｍ以下である。それぞれの絶縁層１３は同じ厚みを有していてもよく、異なる厚みを有していてもよい。
　絶縁層１３には、層間を電気的に接続するためのビアホール導体１４が充填されるビアホールが形成されている。ビアホールは、例えばＣＯ２レーザー、ＵＶ－ＹＡＧレーザーなどのようなレーザー加工により複数形成されている。ビアホールは、例えば３μｍ以上１００μｍ以下の径を有していてもよい。ビアホールにはビアホール導体１４が充填されており、ビアホール導体１４のビア底が、導体層１５に包含されるビアランド１５２と接触している。
　絶縁層１３の表面に形成される導体層１５としては、ビアランド１５２以外に配線導体層１５１も挙げられる。配線導体層１５１は、図２に示すように、絶縁層１３と接触しているシード層１５１ａと、シード層１５１ａの表面に形成されためっき導体層１５１ｂとを含んでいる。ビアランド１５２も配線導体層１５１と同様、絶縁層１３と接触しているシード層１５１ａと、シード層１５１ａの表面に形成されためっき導体層１５１ｂとを含んでいる。
　シード層１５１ａは、めっき導体層１５１ｂを形成するための下地となる。絶縁層１３は樹脂などの絶縁性を有する素材で形成されている。そのため、絶縁層１３の表面に電気めっきで、直接めっき導体層１５１ｂを形成することができない。シード層１５１ａは、例えばスパッタリングによって形成される。シード層１５１ａは、スパッタリングに供することが可能な金属で形成される。このような金属としては、例えば、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）などを含む金属が挙げられる。これらの金属は単独で使用してもよく、２種以上を併用してもよい。例えば、２種を併用した金属としてはニクロム（ＮｉＣｒ）が挙げられる。
　シード層１５１ａの厚みは、電気めっきでめっき導体層１５１ｂを形成し得る厚みであれば限定されない。電気めっきの効率を考慮すると、シード層１５１ａは、例えば５ｎｍ以上１５０ｎｍ以下の厚みを有していてもよい。
　シード層１５１ａは、絶縁層１３の表面に積層されている。そのため、図３に示すように、シード層１５１ａは絶縁層１３の表面から露出しているシリカ粒子１３１と接触している。シード層１５１ａとシリカ粒子１３１との接触面は、図３および図４に示すように、非晶質の状態で接触している。具体的には、シード層１５１ａ側には、シード層１５１ａを形成している金属に由来する金属の非晶質層１５１ａ’が存在し、シリカ粒子１３１側には、シリカ粒子１３１に由来するシリカの非晶質層１３１’が存在する。これらの金属の非晶質層１５１ａ’とシリカの非晶質層１３１’とが接触している。金属の非晶質層１５１ａ’とシリカの非晶質層１３１’との界面には微小な凹凸が存在している。その結果、金属の非晶質層１５１ａ’とシリカの非晶質層１３１’との接触面積が大きくなり、金属の非晶質層１５１ａ’とシリカの非晶質層１３１’とが強固に密着している。
　シード層１５１ａに存在している金属の非晶質層１５１ａ’の厚みは特に限定されない。金属の非晶質層１５１ａ’は、例えば、１０ｎｍ以上３０ｎｍ以下の厚みを有する。一方、シリカ粒子１３１に存在しているシリカの非晶質層１３１’の厚みは特に限定されない。シリカの非晶質層１３１’は、例えば、２ｎｍ以上２０ｎｍ以下の厚みを有する。金属の非晶質層１５１ａ’およびシリカの非晶質層１３１’が、このような厚みを有することによって、シード層１５１ａとシリカ粒子１３１とをより強固に密着させることができる。
　金属の非晶質層１５１ａ’の厚みがシリカの非晶質層１３１’の厚みよりも大きい場合には、シリカの非晶質層１３１’よりも弾力性に優れた金属の非晶質層１５１ａ’によって、例えば導体層１５と絶縁層１３との熱膨張差によって生じる応力を緩和して剥離を低減し易くなる点で有利である。非晶質層は、例えば透過型電子顕微鏡による観察によって規則性を持たない構造部分として確認することができる。また、上記各々の非晶質層の厚みは、絶縁層１３の厚み方向における大きさを指し、上記の透過型電子顕微鏡による観察によって測定することができる。
　金属の非晶質層１５１ａ’とシリカの非晶質層１３１’との接触面は、密着性をより強固にする点で、接触面の表面粗さは、例えば１ｎｍ以上であり、５０ｎｍ以下であってもよい。
　一実施形態に係る配線基板１においては、図２に示すように、シード層１５１ａの表面にめっき導体層１５１ｂが積層されている。めっき導体層１５１ｂは、銅（Ｃｕ）などの金属によって形成されている。そのめっき導体層１５１ｂの厚みは特に限定されない。めっき導体層１５１ｂは、例えば１μｍ以上６０μｍ以下の厚みを有する。
　本開示の配線基板を製造する方法は特に限定されない。例えば、一実施形態に係る配線基板１は、例えば、下記の方法によって得られる。
　まず、スルーホール導体１２が形成されたコア層１１を準備する。スルーホール導体１２は、コア層１１の上下面を貫通するように形成されたスルーホールの内壁面に、例えば、銅めっきなどの金属めっきからなる導体を析出されることによって得られる。スルーホールは、例えば、ドリル加工、レーザー加工、またはブラスト加工などによって形成される。コア層１１の厚みは上述の通りであり、例えば５０μｍ以上３０００μｍ以下である。
　次いで、コア層１１の両表面に、導体層１５を形成する。導体層１５は、コア層１１の両表面に形成された導体（銅箔）に、エッチングレジストであるドライフィルムを公知の方法で貼付して露光および現像する。その後、エッチングを行ってドライフィルムを剥離すると、コア層１１の両表面に導体層１５が形成される。形成された導体層１５には、ビアランド１５が含まれる。コア層１１に形成されたスルーホール導体１２は、コア層１１の両表面に形成された導体層１５と電気的に接続されている。
　次いで、コア層１１の上下面に、シリカ粒子１３１を含む絶縁層１３を形成して積層体を得る。絶縁層１３は、例えばコア層１１の上下面に絶縁層１３用のフィルムを置き、熱プレスすることによって形成される。絶縁層１３の厚みは上述の通りであり、例えば３μｍ以上５０μｍ以下である。
次いで、絶縁層１３にビアホールを形成する。ビアホールは、配線導体層に含まれるビアランド１５が底となるように形成される。ビアホールは、例えば、ＣＯ２レーザー、ＵＶ－ＹＡＧレーザーなどによって形成される。ビアホールの径は上述の通りであり、例えば３μｍ以上１００μｍ以下である。
　次いで、絶縁層１３の表面およびビアホール内にプラズマ処理（例えば、酸素、アルゴン、窒素、フッ素など）を施して表面を粗化し、絶縁層１３に含まれるシリカ粒子１３１のうち、一部のシリカ粒子１３１を、部分的に絶縁層１３の表面から露出させる。プラズマ処理を施さなくても、一部のシリカ粒子１３１が絶縁層１３の表面から露出しているような場合は、絶縁層１３の表面を粗化する工程は省略してもよい。
　次いで、絶縁層１３の表面およびビアホール内に、アルカリ金属元素およびアルカリ土類金属元素の少なくとも１種を含む化合物が溶解した溶液を処理する。アルカリ金属元素およびアルカリ土類金属元素の少なくとも１種を含む化合物としては特に限定されず、例えば、過マンガン酸カリウム、過マンガン酸、水酸化ナトリウム、炭酸ナトリウムなどが挙げられる。このような化合物が溶解した溶液を、絶縁層１３の表面に塗布することによって、絶縁層１３の表面から露出しているシリカ粒子１３１の表面にも、このような化合物が付着する。塗布方法としては、浸漬、噴霧、刷毛塗り、ローラー塗りなどが挙げられる。
　次いで、コア層１１および絶縁層１３を含む積層体をスパッタリングに供し、絶縁層１３の表面およびビアホール内にシード層１５１ａを形成する。上述のように、シード層１５１ａは、例えば、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）などを含む金属で形成される。これらの金属は単独で使用してもよく、２種以上を併用してもよい。例えば、２種を併用した金属としてはニクロム（ＮｉＣｒ）が挙げられる。ニクロムを使用する場合には、後述する配線導体層１５１形成時に配線導体層１５１形成部以外の不要なシード層１５１ａをエッチング除去することが容易である点で有利である。
　コア層１１および絶縁層１３を含む積層体をスパッタリングに供することによって、上記の化合物が付着しているシリカ粒子１３１に、シード層１５１ａを形成する金属が衝突して熱エネルギーが発生する。発生した熱エネルギーによって、絶縁層１３の表面から露出しているシリカ粒子１３１の表面の原子配列が変動したり転移したりする。その結果、絶縁層１３の表面から露出しているシリカ粒子１３１の表面が非晶質状態となり、シリカの非晶質層１３１’が形成される。シリカの非晶質層１３１’は、上記のように２ｎｍ以上２０ｎｍ以下の厚みを有する。
　シリカの非晶質層１３１’が形成されるのと並行して、絶縁層１３の表面およびこの表面から露出しているシリカ粒子１３１の表面にシード層１５１ａが形成される。その際、シリカ粒子１３１の表面に被着する金属に非晶質の情報が伝わり、シード層１５１ａの一部（シリカ粒子１３１との接触面）が非晶質状態となり、金属の非晶質層１５１ａ’が形成される。金属の非晶質層１５１ａ’は、上記のように１０ｎｍ以上３０ｎｍ以下の厚みを有する。金属の非晶質層１５１ａ’とシリカの非晶質層１３１’との接触面の表面粗さは、例えば１ｎｍ以上であり、５０ｎｍ以下であってもよい。
　次いで、シード層１５１ａの表面にめっき導体層１５１ｂを積層させて、シード層１５１ａとめっき導体層１５１ｂとの積層構造を有する配線導体層１５１を形成する。このとき、配線導体層１５１と同時にビアホール導体１４が形成される。めっき導体層１５１ｂは、上記のように銅（Ｃｕ）などの金属によって形成されている。めっき導体層１５１ｂの厚みは特に限定されない。めっき導体層１５１ｂは、例えば１μｍ以上６０μｍ以下の厚みを有する。ビアランド１５２も配線導体層１５１と同様、絶縁層１３と接触しているシード層１５１ａの表面にめっき導体層１５１ｂを積層させることによって形成される。
　さらに、絶縁層１３の積層と導体層１５（配線導体層１５１およびビアランド１５２）の形成とを、同様の手順で２回繰り返して行い、コア層１１の上下面に絶縁層がそれぞれ３層積層された配線基板１が得られる。
　このようにして得られた配線基板１は、絶縁層１３に含まれるシリカ粒子１３１の露出部とシード層１５１ａとの接触面には、シリカ粒子１３１に由来するシリカの非晶質層１３１’とシード層１５１ａを形成している金属に由来する金属の非晶質層１５１ａ’とが存在している。このように、シリカ粒子１３１の露出部とシード層１５１ａ（配線導体層１５１）とが、上述のように界面に微小な凹凸が存在する非晶質層同士で接触することによって接触面積が大きくなり、シリカ粒子１３１とシード層１５１ａ（配線導体層１５１）とを強固に密着させることができる。その結果、配線導体層１５１が絶縁層１３から剥離しにくくなり、電気的信頼性を向上させることができる。
　金属の非晶質層とシリカの非晶質層とが存在している配線基板（非晶質配線基板）および非晶質層が存在しない配線基板（非晶質フリー配線基板）について、絶縁層と導体層との密着強度を評価した。非晶質配線基板の試料は下記の手順で作製した。
　まず、シリカ粒子（平均粒子径：２．０μｍ）を含む絶縁層をスパッタリングに供し、絶縁層の表面にＮｉＣｒからなるシード層を形成した。絶縁層の材料として、味の素ファインテクノ（株）製ビルドアップフィルムを用いた。スパッタリングに供することによって、シリカ粒子の表面が非晶質状態となり、シリカの非晶質層が形成される。並行して、絶縁層の表面およびこの表面から露出しているシリカ粒子の表面にシード層が形成される。その際、シリカ粒子の表面に被着する金属に非晶質の情報が伝わり、シード層の一部（シリカ粒子との接触面）が非晶質状態となり、金属の非晶質層が形成される。シード層の上面に、約１８μｍの厚みを有する銅めっき層を形成して、幅１ｃｍおよび長さ約１０ｃｍの試料を得た。このようにして６個の試料を作製した。
　次に、非晶質フリー配線基板の試料は下記の手順で作製した。シリカ粒子を含む絶縁層を無電解めっき処理に供し、絶縁層の表面に無電解銅からなる金属層を形成した。シリカ粒子および絶縁層の材料としては、非晶質配線基板の試料と同じものを使用した。シリカ粒子の表面および金属層には非晶質層が存在していないことを確認した。金属層の上面に、約１８μｍの厚みを有する銅めっき層を形成して、幅１ｃｍおよび長さ約１０ｃｍの試料を得た。このようにして６個の試料を作製した。
　得られた各資料を剥離強度試験に供し、剥離強度を測定した。剥離強度試験は、ＪＩＳ　Ｃ６４８１に記載の方法に準拠して下記の条件で行った。それぞれの試料について６個行い、平均を求めた。結果を図５に示す。図５から明らかなように、金属の非晶質層とシリカの非晶質層とが存在している配線基板（非晶質配線基板）の方が剥離強度が高く、密着強度に優れていることがわかる。
　＜剥離強度試験＞
　　試験装置：引っ張り試験機　速度：５０ｍｍ／分
　本開示の配線基板は、上述の一実施形態に限定されない。例えば、上述の配線基板１では、コア層１１の両面に絶縁層１３がそれぞれ３層積層されている。しかし、コア層１１も絶縁層であるため、本開示の配線基板は、コア層１１の少なくとも片面に少なくとも１層の絶縁層１３が形成されていればよい。さらに、コア層１１に形成される絶縁層１３の層数は、上下面で異なっていてもよい。
　上述の配線基板１ではコア層１１が含まれている。しかし、本開示の配線基板において、コア層１１は必須の部材ではなく、任意の部材である。したがって、本開示の配線基板は、コアレス基板の形態であってもよい。
　さらに、本開示の配線基板は、上述の方法によって得られるだけではない。絶縁層に含まれるシリカ粒子の露出部とシード層との接触面に、シリカ粒子に由来するシリカの非晶質層とシード層を形成している金属に由来する金属の非晶質層とを存在させ得るような方法であれば、特に限定されない。
　１　　配線基板
　１１　コア層
　１２　スルーホール導体
　１３　絶縁層
　１３１　シリカ粒子
　１３１’　シリカの非晶質層
　１４　ビアホール導体
　１５　導体層
　１５１　配線導体層
　１５２　ビアランド
　１５１ａ　シード層
　１５１ｂ　めっき導体層
　１５１ａ’　金属の非晶質層

Claims (8)

  1. 　シリカ粒子を含む絶縁層と、該絶縁層上に位置する配線導体層と、を少なくとも有し、
    　前記絶縁層に含まれる前記シリカ粒子のうち、一部の前記シリカ粒子が部分的に前記絶縁層の表面から露出しており、
    　前記配線導体層が、前記絶縁層上に位置するとともに金属を含むシード層と、該シード層上に位置するめっき導体層とを含み、
    　前記シリカ粒子の露出部と前記シード層との接触部には、前記シリカの非晶質層と前記シード層の前記金属の非晶質層とが存在している、
    ことを特徴とする配線基板。
  2. 　前記シード層の前記金属は、ニッケル、クロム、チタンおよびタンタルからなる群より選択される少なくとも１種を含む請求項１に記載の配線基板。
  3. 　前記シード層の前記金属は、ニクロムである請求項１に記載の配線基板。
  4. 　前記金属の非晶質層の厚みは、前記シリカの非晶質層の厚みよりも大きい請求項１～３のいずれかに記載の配線基板。
  5. 　前記接触部において、前記シリカの非晶質層と前記シード層の前記金属の非晶質層とが接している、請求項１～４のいずれかに記載の配線基板。
  6. 　前記シリカの非晶質層と前記シード層の前記金属の非晶質層との接触面は、凹凸を有している、請求項５に記載の配線基板。
  7. 　シリカ粒子を含み、一部のシリカ粒子が表面に露出している絶縁層を形成する工程と、
    　絶縁層の表面を、アルカリ金属元素およびアルカリ土類金属元素の少なくとも１種を含む化合物が溶解した溶液で処理する工程と、
    　溶液処理された絶縁層をスパッタリングに供し、絶縁層の表面にシード層を形成する工程と、
    　シード層の表面にめっき導体層を形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  8. 　前記シード層が、ニッケル、クロム、チタンおよびタンタルからなる群より選択される少なくとも１種を含む金属で形成されている請求項７に記載の製造方法。
PCT/JP2019/049298 2019-03-15 2019-12-17 配線基板およびその製造方法 Ceased WO2020188923A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021506165A JP7137292B2 (ja) 2019-03-15 2019-12-17 配線基板およびその製造方法
US17/439,494 US11871525B2 (en) 2019-03-15 2019-12-17 Wiring board and manufacturing method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-048623 2019-03-15
JP2019048623 2019-03-15

Publications (1)

Publication Number Publication Date
WO2020188923A1 true WO2020188923A1 (ja) 2020-09-24

Family

ID=72519054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/049298 Ceased WO2020188923A1 (ja) 2019-03-15 2019-12-17 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US11871525B2 (ja)
JP (1) JP7137292B2 (ja)
TW (1) TWI736080B (ja)
WO (1) WO2020188923A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145592A1 (ja) * 2022-01-31 2023-08-03 京セラ株式会社 配線基板
WO2024004992A1 (ja) * 2022-06-29 2024-01-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230085997A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Methods and apparatus to improve adhesion between metals and dielectrics in circuit devices
JPWO2024171697A1 (ja) * 2023-02-17 2024-08-22

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
JP2010157589A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の形成方法
JP2017069524A (ja) * 2015-10-02 2017-04-06 新光電気工業株式会社 配線基板及びその製造方法
JP2018064001A (ja) * 2016-10-11 2018-04-19 株式会社ディスコ 配線基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4125765B2 (ja) * 2006-09-28 2008-07-30 日本パーカライジング株式会社 金属のセラミックス皮膜コーティング方法およびそれに用いる電解液ならびにセラミックス皮膜および金属材料
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8581104B2 (en) * 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101321302B1 (ko) * 2011-11-15 2013-10-28 삼성전기주식회사 인쇄회로기판 형성용 에폭시 수지 조성물, 이로 제조된 인쇄회로기판, 및 상기 인쇄회로기판의 제조 방법
JP2014062150A (ja) 2012-09-20 2014-04-10 Sekisui Chem Co Ltd 絶縁樹脂フィルム、絶縁樹脂フィルムの製造方法、予備硬化物、積層体及び多層基板
JP6885800B2 (ja) * 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
CN111919302B (zh) * 2018-03-30 2025-01-14 非结晶公司 非晶金属薄膜晶体管
KR20200055424A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
JP2010157589A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の形成方法
JP2017069524A (ja) * 2015-10-02 2017-04-06 新光電気工業株式会社 配線基板及びその製造方法
JP2018064001A (ja) * 2016-10-11 2018-04-19 株式会社ディスコ 配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145592A1 (ja) * 2022-01-31 2023-08-03 京セラ株式会社 配線基板
TWI849704B (zh) * 2022-01-31 2024-07-21 日商京瓷股份有限公司 配線基板
WO2024004992A1 (ja) * 2022-06-29 2024-01-04 京セラ株式会社 配線基板およびそれを用いた実装構造体
TWI878937B (zh) * 2022-06-29 2025-04-01 日商京瓷股份有限公司 配線基板及使用該配線基板之安裝構造體

Also Published As

Publication number Publication date
JPWO2020188923A1 (ja) 2020-09-24
US20220159844A1 (en) 2022-05-19
TWI736080B (zh) 2021-08-11
JP7137292B2 (ja) 2022-09-14
TW202035539A (zh) 2020-10-01
US11871525B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
JP7137292B2 (ja) 配線基板およびその製造方法
US9711440B2 (en) Wiring board and method for manufacturing the same
WO2011002022A1 (ja) プリント配線板、及び、プリント配線板の製造方法
KR102117242B1 (ko) 배선 기판
JP2012094918A (ja) 銅表面の対樹脂接着層、配線基板および接着層形成方法
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JP2013157366A (ja) 配線基板およびそれを用いた実装構造体
TWI665772B (zh) 配線基板
JP4192946B2 (ja) コンデンサを内蔵した多層配線板用材料、多層配線板用基板および多層配線板とこれらの製造方法
TWI595811B (zh) 印刷電路板及其製造方法
KR20150037801A (ko) 인쇄회로기판 및 그 제조방법
JP5127431B2 (ja) 配線基板及びその製造方法、並びに実装構造体
JP2008192938A (ja) 配線基板、実装構造体および配線基板の製造方法
US20250386433A1 (en) Wiring board and mounting structure using the wiring board
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP7337185B2 (ja) 配線基板
KR102459414B1 (ko) 인쇄회로기판 및 이의 제조방법
JP5935186B2 (ja) 配線基板
JP2008305906A (ja) 多層プリント配線板の製造方法
JP5116231B2 (ja) プリント配線板、プリント配線板の製造方法及び多層プリント配線板
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JP4328196B2 (ja) 配線基板及びその製造方法並びに電気装置
JPH1168291A (ja) プリント配線板及びその製造方法
JP2013093485A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19920138

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021506165

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19920138

Country of ref document: EP

Kind code of ref document: A1