WO2020170875A1 - 半導体エピタキシャルウェーハ及びその製造方法 - Google Patents

半導体エピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
WO2020170875A1
WO2020170875A1 PCT/JP2020/004977 JP2020004977W WO2020170875A1 WO 2020170875 A1 WO2020170875 A1 WO 2020170875A1 JP 2020004977 W JP2020004977 W JP 2020004977W WO 2020170875 A1 WO2020170875 A1 WO 2020170875A1
Authority
WO
WIPO (PCT)
Prior art keywords
atoms
semiconductor
wafer
carbon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/004977
Other languages
English (en)
French (fr)
Inventor
陽洋 鈴木
武 門野
諒 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to DE112020000890.8T priority Critical patent/DE112020000890T5/de
Priority to US17/432,342 priority patent/US11626492B2/en
Priority to KR1020217026406A priority patent/KR102507836B1/ko
Priority to CN202080015685.0A priority patent/CN113454756B/zh
Publication of WO2020170875A1 publication Critical patent/WO2020170875A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/224—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials

Definitions

  • the present invention relates to a semiconductor epitaxial wafer and a manufacturing method thereof.
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • DRAMs Dynamic Random Access Memory
  • power transistors and back-illuminated solid-state devices. It is used as a device substrate for manufacturing various semiconductor devices such as an image sensor.
  • metal contamination is a factor that deteriorates the characteristics of semiconductor devices.
  • the metal mixed in the semiconductor epitaxial wafer that is the substrate of this device becomes a factor that increases the dark current of the solid-state imaging device and causes defects called white defects.
  • the back-illuminated solid-state imaging device has a wiring layer, etc. located below the sensor, it can capture light from the outside directly into the sensor and capture clearer images and videos even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defects as much as possible.
  • the former metal contamination in the semiconductor epitaxial wafer manufacturing process is caused by heavy metal particles from the constituent materials of the epitaxial growth furnace, or the chlorine-based gas is used as the furnace gas during the epitaxial growth, so that the piping material corrodes. It is possible that the heavy metal particles are generated. In recent years, such metal contamination has been improved to some extent by replacing the constituent material of the epitaxial growth furnace with a material having excellent corrosion resistance, but it is not sufficient. On the other hand, in the latter solid-state imaging device manufacturing process, heavy metal contamination of the semiconductor substrate is a concern during each process such as ion implantation, diffusion, and oxidation heat treatment.
  • Patent Document 1 the surface of a semiconductor wafer is irradiated with cluster ions such as C 3 H 3 whose constituent elements are carbon and hydrogen, and the constituent elements of the cluster ions are solidified on the surface layer of the semiconductor wafer.
  • a method of manufacturing a semiconductor epitaxial wafer is described, which includes a step of forming a molten modified layer and a step of forming an epitaxial layer on the modified layer of the semiconductor wafer.
  • Patent Document 1 it is stated that the modified layer formed by irradiating cluster ions whose constituent elements are carbon and hydrogen has a higher gettering ability than an ion implantation region obtained by implanting carbon monomer ions. Showing. However, in order to further improve the characteristics of the semiconductor device, it is required to provide a semiconductor epitaxial wafer having higher gettering ability.
  • an object of the present invention is to provide a semiconductor epitaxial wafer having a higher gettering ability and a method for manufacturing the semiconductor epitaxial wafer.
  • the inventors of the present invention have conducted intensive research and obtained the following findings. That is, in order to further enhance the gettering ability of the modified layer in Patent Document 1, it is effective to increase the dose amount of cluster ions, for example. However, if the dose amount is too large, a large number of epitaxial defects will occur in the epitaxial layer formed thereafter. Therefore, the present inventors sought a method capable of enhancing the gettering ability without increasing the dose amount, and by adding an element other than carbon and hydrogen as an element constituting the cluster ion, the gettering ability can be improved. Reminded me to improve.
  • the present inventors have conceived to use cluster ions containing carbon, hydrogen and nitrogen as constituent elements.
  • nitrogen atoms are atoms that do not affect the electrical resistivity characteristics, since nitrogen atoms have a larger mass number than carbon atoms, the irradiation damage to the semiconductor wafer surface becomes large even at the same carbon dose amount. There is concern about an increase in epitaxial defects. However, according to the experiments conducted by the present inventors, it was confirmed that a semiconductor epitaxial wafer having no gettering ability and having no epitaxial defects was obtained.
  • the gist of the present invention completed based on the above findings is as follows.
  • the first step A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
  • the peak concentration of the nitrogen concentration profile in the depth direction of the modified layer after the second step is 1 ⁇ 10 18 atoms/cm 3 or more and 1 ⁇ 10 21 atoms/cm 3 or less, (1) above.
  • the peak positions of the carbon concentration profile, the hydrogen concentration profile, and the nitrogen concentration profile are all present within a range from the surface of the modified layer to a depth of 150 nm. (5) or (6) above The semiconductor epitaxial wafer according to 1.
  • the method for producing a semiconductor epitaxial wafer of the present invention it is possible to produce a semiconductor epitaxial wafer having a higher gettering ability.
  • the semiconductor epitaxial wafer of the present invention has higher gettering ability.
  • FIG. 7 is a schematic cross-sectional view illustrating the method for manufacturing the semiconductor epitaxial wafer 100 according to the embodiment of the present invention.
  • Carbon in Inventive Example (CH 4 N) is a graph showing the concentration profiles of hydrogen and nitrogen.
  • (A), in the invention examples (CH 4 N), is a graph showing the concentration profiles of carbon and Ni after forcibly contaminated with Ni
  • (B), the invention example (CH 4 N) is a graph showing the concentration profiles of carbon and Cu after being forcibly contaminated by the method of FIG.
  • Inventive Example is a graph showing the trapped amount of Ni and Cu in the (CH 4 N) and Comparative Example (C 3 H 5).
  • Inventive Example (CH 4 N) and Comparative Example (C 3 H 5) a cross-sectional TEM image of a cluster ion implantation region.
  • Inventive Example (CH 4 N) and Comparative Example (C 3 H 5) is a graph showing the damage density profiles by TCAD simulations.
  • a method for manufacturing a semiconductor epitaxial wafer 100 irradiates a surface 10A of a semiconductor wafer 10 with cluster ions 12 containing carbon, hydrogen and nitrogen as constituent elements, A first step (steps A and B in FIG. 1) of forming the reformed layer 14 in which the constituent elements of the cluster ions 12 form a solid solution on the surface layer portion of the semiconductor wafer 10, and the reformed layer 14 on the semiconductor wafer 10.
  • a second step of forming the epitaxial layer 16 (step C in FIG. 1).
  • the epitaxial layer 16 serves as a device layer for manufacturing a semiconductor device such as a backside illumination type solid-state imaging device.
  • the semiconductor wafer 10 may be, for example, a bulk single crystal wafer made of silicon or a compound semiconductor (GaAs, GaN, SiC) and having no epitaxial layer on the front surface.
  • a bulk single crystal silicon wafer is used.
  • the semiconductor wafer 10 a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) sliced with a wire saw or the like can be used. Further, in order to obtain higher gettering ability, carbon and/or nitrogen may be added to the semiconductor wafer 10. Further, an arbitrary dopant may be added to the semiconductor wafer 10 at a predetermined concentration to form a so-called n+ type or p+ type, or n ⁇ type or p ⁇ type substrate.
  • an epitaxial wafer having a semiconductor epitaxial layer formed on the surface of a bulk semiconductor wafer may be used.
  • it is an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of a bulk single crystal silicon wafer.
  • the silicon epitaxial layer can be formed by a CVD method under general conditions.
  • the epitaxial layer preferably has a thickness in the range of 0.1 to 20 ⁇ m, more preferably 0.2 to 10 ⁇ m.
  • the semiconductor epitaxial wafer 100 has a plurality of epitaxial layers including the epitaxial layer 16 and an epitaxial layer of a semiconductor wafer (not shown).
  • the surface 10A of the semiconductor wafer 10 is irradiated with cluster ions 12 containing carbon, hydrogen and nitrogen as constituent elements.
  • the “cluster ion” in the present specification is made into an atomic aggregate of various numbers of atoms by causing electrons to collide with a gaseous molecule by an electron impact method to dissociate the bond of the gaseous molecule, and causes a fragment to generate It is obtained by ionizing the atomic aggregates, mass-separating the ionized atomic aggregates with various numbers of atoms, and extracting the ionized atomic aggregates with a specific mass number.
  • the “cluster ion” in the present specification is a compound obtained by giving a positive charge or a negative charge to a cluster formed of a plurality of atoms to form a cluster and ionized, and is a monatomic ion such as a carbon ion or carbon monoxide. It is clearly distinguished from single molecule ions such as ions. The number of constituent atoms of the cluster ion is usually about 5 to 100.
  • CLARIS registered trademark
  • Nissin Ion Equipment Co., Ltd. can be used as a cluster ion implanter using such a principle.
  • the irradiation energy causes the silicon to momentarily reach a high temperature of about 1350 to 1400° C. and melts. After that, the silicon is rapidly cooled, and carbon, hydrogen, and nitrogen are solid-solved near the surface of the silicon wafer.
  • the “modified layer” in the present specification means a layer in which carbon, hydrogen, and nitrogen, which are the constituent elements of the cluster ions to be irradiated, are solid-dissolved at the interstitial position or substitution position of the crystal in the surface layer of the semiconductor wafer. ..
  • the modified layer is specified as a region where the concentration of at least one element is detected as a steep peak in the concentration profile of carbon, hydrogen and nitrogen in the depth direction of the semiconductor wafer, and generally from the surface of the semiconductor wafer.
  • the surface layer is 500 nm or less.
  • the behavior of the element irradiated in the form of cluster ions varies depending on the element species, but some thermal diffusion occurs in the process of forming the epitaxial layer 16 described later.
  • carbon is included in the constituent elements of the cluster ions, in the carbon concentration profile after the formation of the epitaxial layer 16, broad diffusion regions are formed on both sides of the peak where the carbon element locally exists.
  • the thickness of the modified layer that is, the peak width
  • the carbon precipitation region can be locally and highly concentrated. And this local precipitation region of carbon becomes a strong gettering site.
  • the carbon atom at the lattice position has a smaller covalent radius than that of the silicon single crystal, so that a contraction field of the silicon crystal lattice is formed and impurities in the lattice are attracted.
  • the modified layer 14 is formed near the surface of the silicon wafer, that is, immediately below the epitaxial layer 16, proximity gettering is possible. Thus, it is considered that high gettering ability can be obtained by locally forming a solid solution of carbon in the modified layer.
  • the constituent elements are carbon and hydrogen. It is possible to obtain a higher gettering ability as compared with the case of irradiating a cluster ion composed of
  • the present inventors consider the mechanism by which such effects are obtained as follows.
  • nitrogen ions of monomers are implanted into the surface of a silicon wafer at a dose of about 1 ⁇ 10 15 atoms/cm 2 and then rapidly heated. As a result, the depth direction of the surface layer of the silicon wafer is measured. In the nitrogen concentration profile in Example 1, the nitrogen concentration was reduced to 3 ⁇ 10 17 atoms/cm 3 ). That is, it is understood that nitrogen is an element that is easily diffused and desorbed from the silicon wafer by a heat treatment such as an epitaxial growth process.
  • nitrogen is also a surface layer of the silicon wafer, like carbon and hydrogen. It was found that there was a sufficient residual amount in the part. That is, by simultaneously implanting carbon, hydrogen and nitrogen in the form of cluster ions into the surface layer of the silicon wafer, a large amount of nitrogen can be left in the surface layer.
  • the cluster ion irradiation conditions include cluster ion cluster size, dose amount, cluster ion acceleration voltage, and beam current value.
  • the cluster size can be set appropriately from 2 to 100, preferably 60 or less, more preferably 50 or less.
  • the “cluster size” means the number of atoms constituting one cluster.
  • the cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum container, the voltage applied to the filament during ionization, and the like.
  • the cluster size can be obtained by obtaining a cluster number distribution by mass analysis using a quadrupole high-frequency electric field or time of flight mass spectrometry and taking the average value of the number of clusters.
  • the constituent elements of the cluster ions are preferably composed of carbon, hydrogen and nitrogen, and when the number of carbon, hydrogen and nitrogen atoms in the cluster ions is represented by CxHyNz, x is 16
  • y is preferably a positive integer of 50 or less
  • z is preferably a positive integer of 16 or less.
  • the gaseous molecule that is a raw material of the cluster ion is not particularly limited as long as the cluster ion having the above cluster size can be obtained.
  • cluster ions of various sizes are generated from these source gases.
  • propylamine (C 3 H 9 N) mainly CH 4 N fragments are obtained, but in addition, minute fragments of methyl (CH 3 ), CH 2 N, and C 2 H 4 N are also obtained.
  • One or more desired cluster ions (fragments) may be extracted from the cluster ions of various sizes and irradiated on the surface of the semiconductor wafer.
  • the dose amount of cluster ions can be adjusted by controlling the ion irradiation time.
  • the dose amount of each element forming the cluster ions is determined by the cluster ion species and the dose amount of the cluster ions (ions/cm 2 ).
  • the dose amount of the cluster ions is preferably 1 ⁇ 10 14 ions/cm 2 or more and 2 ⁇ 10 15 ions/cm 2 or less. Particularly, if it is 1 ⁇ 10 15 ions/cm 2 or more, the effect of improving the gettering ability can be sufficiently obtained. Further, when it is 2 ⁇ 10 15 ions/cm 2 or less, it is possible to suppress the formation of defects on the surface of the epitaxial layer after the second step without causing excessive damage to the surface of the semiconductor wafer.
  • the dose amount of carbon is preferably 1 ⁇ 10 14 to 2 ⁇ 10 15 atoms/cm 2, and more preferably 1 ⁇ 10 15 atoms/cm 2 or more and 2 ⁇ 10 15 atoms/cm 2 or less. If the carbon dose amount is 1 ⁇ 10 14 atoms/cm 2 or more, sufficient gettering ability can be obtained, and if the carbon dose amount is 2 ⁇ 10 15 atoms/cm 2 or less, the semiconductor wafer It is possible to suppress the formation of defects on the surface of the epitaxial layer after the second step without giving excessive damage to the surface.
  • the dose amount of hydrogen is preferably 1 ⁇ 10 14 to 2 ⁇ 10 16 atoms/cm 2, and more preferably 4 ⁇ 10 15 atoms/cm 2 or more and 8 ⁇ 10 15 atoms/cm 2 or less. If the concentration is 1 ⁇ 10 14 atoms/cm 2 or more, a high concentration of hydrogen can remain in the reformed layer even after the epitaxial layer is formed, and if the concentration is 2 ⁇ 10 16 atoms/cm 2 or less, the epitaxial layer This is because there is no possibility of giving great damage to the surface.
  • the dose amount of nitrogen is preferably 1 ⁇ 10 14 to 2 ⁇ 10 15 atoms/cm 2, and more preferably 1 ⁇ 10 15 atoms/cm 2 or more and 2 ⁇ 10 15 atoms/cm 2 or less.
  • the dose amount of nitrogen is 1 ⁇ 10 14 atoms/cm 2 or more, sufficient gettering ability can be obtained, and when the dose amount of nitrogen is 2 ⁇ 10 15 atoms/cm 2 or less, It is possible to suppress the formation of defects on the surface of the epitaxial layer after the second step without giving excessive damage to the surface.
  • the accelerating voltage of the cluster ions influences the cluster size as well as the peak position of the concentration profile in the depth direction of the constituent elements in the modified layer.
  • the accelerating voltage of the cluster ions can be more than 0 keV/Cluster and less than 200 keV/Cluster, preferably 100 keV/Cluster or less, and more preferably 80 keV/Cluster or less.
  • Two methods of (1) electrostatic acceleration and (2) high frequency acceleration are generally used for adjusting the acceleration voltage.
  • As the former method there is a method in which a plurality of electrodes are arranged at equal intervals and an equal voltage is applied between them to create a uniform acceleration electric field in the axial direction.
  • the latter method there is a linear linac method in which ions are linearly run and accelerated by using a high frequency.
  • the beam current value of cluster ions is not particularly limited, but can be appropriately determined, for example, in the range of 50 to 5000 ⁇ A.
  • the beam current value of the cluster ions can be adjusted, for example, by changing the decomposition condition of the source gas in the ion source.
  • the epitaxial layer 16 formed on the modified layer 14 may be a silicon epitaxial layer and can be formed under general conditions.
  • hydrogen is used as a carrier gas
  • a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber, and the growth temperature varies depending on the source gas used. It can be epitaxially grown on the wafer 10.
  • the epitaxial layer 16 preferably has a thickness within the range of 1 to 15 ⁇ m.
  • the resistivity of the epitaxial layer 16 may change due to the outdiffusion of the dopant from the semiconductor wafer 10, and if it exceeds 15 ⁇ m, the spectral sensitivity characteristics of the solid-state imaging device may be affected. This is because there is a possibility that the influence may occur.
  • the semiconductor epitaxial wafer having higher gettering ability can be manufactured by the manufacturing method of the present embodiment described above.
  • the semiconductor wafer 10 may be subjected to a recovery heat treatment for recovering the crystallinity.
  • the semiconductor wafer 10 may be held at a temperature of 900° C. or more and 1100° C. or less for 10 minutes or more and 60 minutes or less in an atmosphere such as nitrogen gas or argon gas.
  • the recovery heat treatment can be performed using a rapid temperature rising/decreasing heat treatment apparatus such as RTA (Rapid Thermal Annealing) or RTO (Rapid Thermal Oxidation) which is separate from the epitaxial apparatus.
  • RTA Rapid Thermal Annealing
  • RTO Rapid Thermal Oxidation
  • a semiconductor epitaxial wafer 100 of the present embodiment is obtained by the above manufacturing method, and includes a semiconductor wafer 10 and carbon on the semiconductor wafer 10 formed on the surface layer portion of the semiconductor wafer 10. It has a reformed layer 14 in which hydrogen and nitrogen are solid-dissolved, and an epitaxial layer 16 formed on this reformed layer 14.
  • the peak concentration of the carbon concentration profile in the depth direction of the modified layer 14 is 1 ⁇ 10 18 atoms/cm 3 or more and 1 ⁇ 10 21 atoms/cm 3 or less, and the depth direction of the modified layer 14 is
  • the hydrogen concentration profile has a peak concentration of 1 ⁇ 10 17 atoms/cm 3 or more and 1 ⁇ 10 19 atoms/cm 3 or less
  • the nitrogen concentration profile has a peak concentration of 1 ⁇ 10 18 atoms/cm 3 in the depth direction of the modified layer 14.
  • /Cm 3 or more and 1 ⁇ 10 21 atoms/cm 3 or less Such a semiconductor epitaxial wafer 100 has an effect of having a higher gettering ability.
  • the peak concentration of the carbon concentration profile is preferably 9 ⁇ 10 19 atoms/cm 3 or more.
  • the peak concentration of the hydrogen concentration profile is preferably 1 ⁇ 10 18 atoms/cm 3 or more.
  • the peak concentration of the nitrogen concentration profile is preferably 2 ⁇ 10 19 atoms/cm 3 or more.
  • the full width at half maximum (FWHM) of the carbon concentration profile, the hydrogen concentration profile, and the nitrogen concentration profile in the depth direction of the modified layer 14 is preferably 200 nm or less.
  • the modified layer 14 is a region where carbon, hydrogen, and nitrogen are solid-dissolved locally at interstitial positions or substitution positions of crystals in the surface layer portion of the semiconductor wafer, and may function as a strong gettering site. it can.
  • the half width is more preferably 100 nm or less, and the lower limit can be set to 50 nm.
  • the peak positions of the carbon concentration profile, the hydrogen concentration profile, and the nitrogen concentration profile in the depth direction of the modified layer 14 are all in the range from the surface of the modified layer 14 (that is, the surface of the semiconductor wafer 10) to a depth of 150 nm. It is preferably present in.
  • the thickness of the modified layer 14 is defined as the thickness of the region where the concentration of at least one element is detected as a steep peak in the concentration profile of carbon, hydrogen and nitrogen in the depth direction of the semiconductor wafer, and is, for example, 30 to 500 nm. Can be within the range of.
  • a method of manufacturing a semiconductor device according to an embodiment of the present invention is characterized by including each step of the method of manufacturing the semiconductor epitaxial wafer 100 and a step of forming a semiconductor device on the epitaxial layer 16. According to this manufacturing method, a semiconductor device having high device characteristics can be manufactured with a higher gettering ability.
  • n-type silicon wafer (diameter: 300 mm, thickness: 775 ⁇ m, dopant type: phosphorus, resistivity: 20 ⁇ cm) obtained from a CZ single crystal silicon ingot was prepared. Then, using a cluster ion generator (CLARIS (registered trademark) manufactured by Nisshin Ion Equipment Co., Ltd.), CH 4 N cluster ions are generated and extracted using propylamine (C 3 H 9 N) as a source gas. Accelerating voltage of 80 keV/Cluster (accelerating voltage per carbon atom of 32 keV/atom, accelerating voltage per hydrogen atom of 2.7 keV/atom, accelerating voltage per nitrogen atom of 37.3 keV/atom) The surface was illuminated.
  • CLARIS cluster ion generator
  • the dose amount when the cluster ions were irradiated was set to 1.0 ⁇ 10 15 ions/cm 2 .
  • the number of carbon atoms is 1.0 ⁇ 10 15 atoms/cm 2
  • the number of hydrogen atoms is 4.0 ⁇ 10 15 atoms/cm 2
  • the number of nitrogen atoms is 1.0 ⁇ 10 15. atoms/cm 2 .
  • the beam current value of cluster ions was set to 1700 ⁇ A.
  • the silicon wafer after the irradiation of cluster ions is transferred into a single-wafer processing type epitaxial growth apparatus (manufactured by Applied Materials) and subjected to hydrogen bake treatment at a temperature of 1120° C. for 30 seconds in the apparatus, and then hydrogen is used as a carrier gas.
  • a silicon epitaxial layer (thickness: 5 ⁇ m, dopant type: phosphorus, resistivity: 10 ⁇ cm) on the surface of the silicon wafer on which the modified layer is formed by a CVD method using trichlorosilane as a source gas. ) was epitaxially grown to obtain an epitaxial silicon wafer.
  • An epitaxial silicon wafer was obtained by the same procedure as the invention example except that the cluster ion irradiation conditions were as follows. That is, C 3 H 5 cluster ions are generated and extracted by using cyclohexane (C 6 H 12 ) as a source gas, and an accelerating voltage of 80 keV/Cluster (accelerating voltage per carbon atom of 23.4 keV/atom, hydrogen atom per atom). The surface of the silicon wafer was irradiated under the irradiation conditions of the acceleration voltage of 2.0 keV/atom. The dose amount when the cluster ions were irradiated was set to 3.3 ⁇ 10 14 ions/cm 2 .
  • the number of carbon atoms is 1.0 ⁇ 10 15 atoms/cm 2
  • the number of hydrogen atoms is 1.7 ⁇ 10 15 atoms/cm 2
  • the beam current value of cluster ions was set to 850 ⁇ A.
  • SIMS secondary ion mass spectrometry
  • the modified layer was specified at about 300 nm in the surface layer portion of the silicon wafer (that is, about 300 nm from the interface of the silicon epitaxial layer/silicon wafer).
  • the modified layer was specified at about 400 nm in the surface layer portion of the silicon wafer.
  • FIG. 2 shows concentration profiles of carbon, hydrogen and nitrogen in the invention example (CH 4 N).
  • the peak concentration of the carbon concentration profile is 9 ⁇ 10 19 atoms/cm 3
  • the peak concentration of the hydrogen concentration profile is 1 ⁇ 10 18 atoms/cm 3
  • the peak concentration of the nitrogen concentration profile is 2 ⁇ 10. 19 atoms/cm 3 .
  • the half-widths of the carbon concentration profile, hydrogen concentration profile and nitrogen concentration profile are 100 nm, 100 nm and 100 nm, respectively.
  • the peak positions of the carbon concentration profile, the hydrogen concentration profile and the nitrogen concentration profile are located at depths of 100 nm, 100 nm and 100 nm from the surface of the silicon wafer, respectively.
  • FIG. 3(B) A similar test was conducted using a Cu contaminated liquid, and the concentration profiles of carbon and Cu in the invention example are shown in FIG. 3(B). Further, FIG. 4 shows the amount of Cu trapped in each epitaxial wafer obtained from the Cu concentration profile.
  • the invention example and the comparative example have the same carbon dose amount, the invention example has a larger amount of Ni and Cu captured than the comparative example and has a higher gettering ability.
  • FIG. 5 shows cross-sectional TEM images of each level.
  • the comparative example many crystal defects with a diameter of about 5 nm were observed in the cluster ion implantation region.
  • defects having a diameter of about 50 nm were scattered in the cluster ion implantation region. It is considered that such new crystal defects contributed to the improvement of gettering ability. Since this large size defect did not appear in the implantation of cluster ions composed of carbon and hydrogen as constituent elements, it is presumed that nitrogen is involved in the formation of this large size defect.
  • the irradiation damage concentration is defined as the sum of the interstitial silicon atom concentration and the vacancy concentration. Results are shown in FIG. As is clear from FIG. 6, the damage concentration formed in the surface layer portion of the silicon wafer was higher in the inventive example than in the comparative example, and it is considered that this contributed to the improvement of the gettering ability.
  • the method for producing a semiconductor epitaxial wafer of the present invention it is possible to produce a semiconductor epitaxial wafer having a higher gettering ability.
  • the semiconductor epitaxial wafer of the present invention has higher gettering ability.

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

より高いゲッタリング能力を有する半導体エピタキシャルウェーハの製造方法を提供する。本開示の半導体エピタキシャルウェーハ１００の製造方法は、半導体ウェーハ１０の表面１０Ａに、構成元素として炭素、水素及び窒素を含むクラスターイオン１２を照射して、該半導体ウェーハ１０の表層部に、前記クラスターイオンの構成元素が固溶した改質層１４を形成する第１工程と、前記半導体ウェーハ１０の改質層１４上にエピタキシャル層１６を形成する第２工程と、を有することを特徴とする。

Description

半導体エピタキシャルウェーハ及びその製造方法
　本発明は、半導体エピタキシャルウェーハ及びその製造方法に関する。
　シリコンウェーハを代表例とする半導体ウェーハ上にエピタキシャル層が形成された半導体エピタキシャルウェーハは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＤＲＡＭ（Dynamic Random Access Memory）、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスを作製するためのデバイス基板として用いられている。
　ここで、半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
　ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
　このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
　特許文献１には、半導体ウェーハの表面に、Ｃ３Ｈ３等の、構成元素が炭素及び水素からなるクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。
国際公開第２０１２／１５７１６２号
　特許文献１では、構成元素が炭素及び水素からなるクラスターイオンを照射して形成した改質層は、炭素のモノマーイオンを注入して得たイオン注入領域よりも高いゲッタリング能力が得られることを示している。しかしながら、半導体デバイスの特性をより向上させるべく、さらに高いゲッタリング能力を有する半導体エピタキシャルウェーハの提供が求められている。
　上記課題に鑑み、本発明は、より高いゲッタリング能力を有する半導体エピタキシャルウェーハ及びその製造方法を提供することを目的とする。
　上記課題を解決すべく、本発明者らは鋭意研究を進め、以下の知見を得た。すなわち、特許文献１における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまう。このため、本発明者らはドーズ量を高めずとも、ゲッタリング能力を高められる方法を模索し、クラスターイオンを構成する元素として、炭素と水素以外の元素をさらに追加することでゲッタリング能力の向上を図ることを想起した。
　本発明者らは、構成元素として炭素、水素及び窒素を含むクラスターイオンを用いることを着想した。窒素原子は電気抵抗率特性に影響を与えない原子ではあるものの、窒素原子は炭素原子よりも質量数が大きいため、炭素ドーズ量が同程度でも半導体ウェーハ表面への照射ダメージが大きくなってしまい、エピタキシャル欠陥の増加が懸念される。ところが、本発明者らの実験によれば、エピタキシャル欠陥の発生がなく、ゲッタリング能力に優れる半導体エピタキシャルウェーハが得られることが確認された。
　上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
　（１）半導体ウェーハの表面に、構成元素として炭素、水素及び窒素を含むクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
　前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
　（２）前記クラスターイオン中の炭素、水素及び窒素の原子数をＣｘＨｙＮｚで表記したとき、ｘが１６以下の正の整数、ｙが５０以下の正の整数、及びｚが１６以下の正の整数である、上記（１）に記載の半導体エピタキシャルウェーハの製造方法。
　（３）前記クラスターイオンのドーズ量が１×１０１４ｉｏｎｓ／ｃｍ２以上２×１０１５ｉｏｎｓ／ｃｍ２以下である、上記（１）又は（２）に記載の半導体エピタキシャルウェーハの製造方法。
　（４）前記第２工程後の前記改質層の深さ方向における窒素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である、上記（１）～（３）のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
　（５）半導体ウェーハと、
　該半導体ウェーハの表層部に形成された、該半導体ウェーハに炭素、水素及び窒素が固溶した改質層と、
　該改質層上に形成されたエピタキシャル層と、
を有し、
　前記改質層の深さ方向における炭素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であり、
　前記改質層の深さ方向における水素濃度プロファイルのピーク濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
　前記改質層の深さ方向における窒素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体エピタキシャルウェーハ。
　（６）前記炭素濃度プロファイル、前記水素濃度プロファイル及び前記窒素濃度プロファイルの半値幅がいずれも２００ｎｍ以下である、上記（５）に記載の半導体エピタキシャルウェーハ。
　（７）前記炭素濃度プロファイル、前記水素濃度プロファイル及び前記窒素濃度プロファイルのピーク位置がいずれも、前記改質層の表面から深さ１５０ｎｍまでの範囲内に存在する、上記（５）又は（６）に記載の半導体エピタキシャルウェーハ。
　本発明の半導体エピタキシャルウェーハの製造方法によれば、より高いゲッタリング能力を有する半導体エピタキシャルウェーハを製造することができる。本発明の半導体エピタキシャルウェーハは、より高いゲッタリング能力を有する。
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する模式断面図である。 発明例（ＣＨ４Ｎ）における炭素、水素及び窒素の濃度プロファイルを示すグラフである。 （Ａ）は、発明例（ＣＨ４Ｎ）において、Ｎｉで強制的に汚染した後の炭素及びＮｉの濃度プロファイルを示すグラフであり、（Ｂ）は、発明例（ＣＨ４Ｎ）において、Ｃｕで強制的に汚染した後の炭素及びＣｕの濃度プロファイルを示すグラフである。 発明例（ＣＨ４Ｎ）及び比較例（Ｃ３Ｈ５）におけるＮｉ及びＣｕの捕獲量を示すグラフである。 発明例（ＣＨ４Ｎ）及び比較例（Ｃ３Ｈ５）における、クラスターイオン注入領域の断面ＴＥＭ画像である。 発明例（ＣＨ４Ｎ）及び比較例（Ｃ３Ｈ５）における、ＴＣＡＤシミュレーションによるダメージ濃度プロファイルを示すグラフである。
　以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して改質層１４およびエピタキシャル層１６の厚さを誇張して示す。
　（半導体エピタキシャルウェーハの製造方法）
　本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法は、図１に示すように、半導体ウェーハ１０の表面１０Ａに、構成元素として炭素、水素及び窒素を含むクラスターイオン１２を照射して、該半導体ウェーハ１０の表層部に、前記クラスターイオン１２の構成元素が固溶した改質層１４を形成する第１工程（図１ステップＡ，Ｂ）と、前記半導体ウェーハ１０の改質層１４上にエピタキシャル層１６を形成する第２工程（図１ステップＣ）と、を有する。エピタキシャル層１６は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
　［第１工程］
　半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０として、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ１０に炭素および／または窒素を添加してもよい。さらに、半導体ウェーハ１０に任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、またはｎ－型もしくはｐ－型の基板としてもよい。
　また、半導体ウェーハ１０としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャルウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚さが０．１～２０μｍの範囲内とすることが好ましく、０．２～１０μｍの範囲内とすることがより好ましい。この場合、半導体エピタキシャルウェーハ１００は、エピタキシャル層１６と、図示しない半導体ウェーハのエピタキシャル層とを含む複数のエピタキシャル層を有する。
　第１工程では、半導体ウェーハ１０の表面１０Ａに、構成元素として炭素、水素及び窒素を含むクラスターイオン１２を照射する。本明細書における「クラスターイオン」は、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることで種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られる。すなわち、本明細書における「クラスターイオン」は、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。クラスターイオンの構成原子数は、通常５個～１００個程度である。このような原理を用いたクラスターイオン注入装置として、例えば日新イオン機器株式会社製のＣＬＡＲＩＳ（登録商標）を用いることができる。
　半導体ウェーハ１０としてのシリコンウェーハに、炭素、水素及び窒素を含むクラスターイオン１２を照射すると、その照射エネルギーでシリコンは瞬間的に１３５０～１４００℃程度の高温状態となり、融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素、水素及び窒素が固溶する。すなわち、本明細書における「改質層」とは、照射するクラスターイオンの構成元素である炭素、水素及び窒素が半導体ウェーハ表層部の結晶の格子間位置または置換位置に固溶した層を意味する。そして、改質層は、半導体ウェーハの深さ方向における炭素、水素及び窒素の濃度プロファイルにおいて、少なくとも１つの元素の濃度が急峻なピークとして検出される領域として特定され、概ね、半導体ウェーハの表面から５００ｎｍ以下の表層部となる。
　クラスターイオンの形態で照射された元素は、元素種によっても挙動は異なるが、後述のエピタキシャル層１６の形成過程で多少の熱拡散が起こる。クラスターイオンの構成元素に炭素が含まれる場合、エピタキシャル層１６形成後の炭素濃度プロファイルでは、炭素元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚み（すなわち、ピークの幅）は大きく変化しない。その結果、炭素の析出領域を局所的にかつ高濃度にすることができる。そして、この炭素の局所的な析出領域が強力なゲッタリングサイトとなる。これは、格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいために、シリコン結晶格子の収縮場が形成され、格子間の不純物を引き付けるためである。また、改質層１４はシリコンウェーハの表面近傍、すなわちエピタキシャル層１６の直下に形成されるため、近接ゲッタリングが可能となる。このように、炭素が改質層内に局所的に固溶することにより、高いゲッタリング能力が得られると考えられている。
　さらに、詳細は実施例において実験結果に基づいて説明するが、構成元素として炭素、水素及び窒素を含むクラスターイオン１２を照射することによって、その後得られる半導体エピタキシャルウェーハ１００において、構成元素が炭素及び水素からなるクラスターイオンを照射した場合に比べて高いゲッタリング能力を得ることができる。本発明を限定することはないが、本発明者らは、このような効果が得られるメカニズムを以下のように考えている。
　本発明者らの検討によると、シリコンウェーハの表面に、モノマーの窒素イオンを１×１０１５ａｔｏｍｓ／ｃｍ２程度のドーズ量で注入し、その後急速加熱した結果、シリコンウェーハ表層部の深さ方向における窒素濃度プロファイルにおいて、窒素濃度が３×１０１７ａｔｏｍｓ／ｃｍ３）まで減少した。すなわち、窒素は、エピタキシャル成長プロセス等の熱処理によって拡散してシリコンウェーハから脱離し易い元素であることがわかる。これに対して、シリコンウェーハの表面に、構成元素として炭素、水素及び窒素を含むクラスターイオンを照射し、その後シリコンエピタキシャル層を成長させた場合、炭素及び水素と同様に、窒素もシリコンウェーハの表層部に十分に残留することがわかった。つまり、シリコンウェーハの表層部に、炭素、水素及び窒素をクラスターイオンの形態で同時に注入することによって、当該表層部に窒素を多く残留させることができる。
　そして、窒素原子は炭素原子よりも質量数が大きいため、クラスターイオンによる照射ダメージを大きくでき、ゲッタリング能力を高くできるものと考えられる。この照射ダメージの増大は、クラスターイオンの注入領域に新たな結晶欠陥が形成されたことに起因すると考えられる。すなわち、エピタキシャル成長後に、シリコンウェーハの表層部（改質層；クラスターイオンの注入領域）の断面を透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）で観察したところ、構成元素が炭素及び水素からなるクラスターイオンを注入した場合と、構成元素として炭素、水素及び窒素を含むクラスターイオンを注入した場合とでは、注入領域に形成されている結晶欠陥の形態が異なることが分かった。
　詳細は図５を参照して後述するが、前者の場合、クラスターイオン注入領域には、直径５ｎｍ程度の結晶欠陥が多数観察された。この結晶欠陥は、炭素と格子間シリコンが凝集して形成されたものと推測される。これに対して、後者の場合、クラスターイオン注入領域には、上記の直径５ｎｍ程度の結晶欠陥に加えて、直径５０ｎｍ程度の欠陥が点在していることが観察された。この欠陥は、Ｓｉ[１１１］方向に沿った積層欠陥と考えられる。このような新たな結晶欠陥の形成に起因して、ゲッタリング能力が向上したものと考えられる。
　クラスターイオンの照射条件としては、クラスターイオンのクラスターサイズ、ドーズ量、クラスターイオンの加速電圧、およびビーム電流値等が挙げられる。
　クラスターサイズは２～１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができる。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子の個数を意味する。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
　ただし、本実施形態では、クラスターイオンの構成元素が、炭素、水素及び窒素からなるものとすることが好ましく、クラスターイオン中の炭素、水素及び窒素の原子数をＣｘＨｙＮｚで表記したとき、ｘが１６以下の正の整数、ｙが５０以下の正の整数、及びｚが１６以下の正の整数であるものとすることが好ましい。このようなクラスターサイズが好適な理由は、小サイズのクラスターイオンビームを制御し易いからである。
　クラスターイオンの原料となるガス状分子は、上記クラスターサイズのクラスターイオンを得ることができるものであれば特に限定されないが、例えば、プロピルアミン（Ｃ３Ｈ９Ｎ）、シクロプロピルメチルアミン（Ｃ４Ｈ９Ｎ）、Ｎ,Ｎジメチルアミン（Ｃ５Ｈ１３Ｎ）、イソブチルアミン（Ｃ４Ｈ１１Ｎ）、ピペリジン（Ｃ５Ｈ１１Ｎ）等を挙げることができる。ただし、これらの原料ガスからはそれぞれ種々のサイズのクラスターイオンが生成される。例えば、プロピルアミン（Ｃ３Ｈ９Ｎ）からは、主にＣＨ４Ｎのフラグメントが得られるが、その他に、メチル（ＣＨ３）、ＣＨ２Ｎ、Ｃ２Ｈ４Ｎの微小なフラグメントも得られる。これら種々のサイズのクラスターイオンから、１以上の所望のクラスターイオン（フラグメント）を抽出して、半導体ウェーハの表面に照射すればよい。
　クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。クラスターイオンを構成する各元素のドーズ量は、クラスターイオン種と、クラスターイオンのドーズ量（ｉｏｎｓ／ｃｍ２）で定まる。本実施形態では、クラスターイオンのドーズ量は、１×１０１４ｉｏｎｓ／ｃｍ２以上２×１０１５ｉｏｎｓ／ｃｍ２以下とすることが好ましい。特に、１×１０１５ｉｏｎｓ／ｃｍ２以上であれば、ゲッタリング能力を向上させる効果を十分に得ることができる。また、２×１０１５ｉｏｎｓ／ｃｍ２以下であれば、半導体ウェーハの表面に過大なダメージを与えることなく、第２工程後にエピタキシャル層の表面に欠陥が形成されることを抑制することができる。
　炭素のドーズ量は１×１０１４～２×１０１５ａｔｏｍｓ／ｃｍ２とすることが好ましく、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ２以上２×１０１５ａｔｏｍｓ／ｃｍ２以下とする。炭素のドーズ量が１×１０１４ａｔｏｍｓ／ｃｍ２以上であれば、十分なゲッタリング能力を得ることができ、炭素のドーズ量が２×１０１５ａｔｏｍｓ／ｃｍ２以下であれば、半導体ウェーハの表面に過大なダメージを与えることなく、第２工程後にエピタキシャル層の表面に欠陥が形成されることを抑制することができる。
　水素のドーズ量は１×１０１４～２×１０１６ａｔｏｍｓ／ｃｍ２とすることが好ましく、より好ましくは４×１０１５ａｔｏｍｓ／ｃｍ２以上８×１０１５ａｔｏｍｓ／ｃｍ２以下とする。１×１０１４ａｔｏｍｓ／ｃｍ２以上であれば、エピタキシャル層形成時後も高濃度の水素を改質層に残留させることができ、２×１０１６ａｔｏｍｓ／ｃｍ２以下であれば、エピタキシャル層の表面に大きなダメージを与えるおそれがないからである。
　窒素のドーズ量は、１×１０１４～２×１０１５ａｔｏｍｓ／ｃｍ２とすることが好ましく、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ２以上２×１０１５ａｔｏｍｓ／ｃｍ２以下とする。窒素のドーズ量が１×１０１４ａｔｏｍｓ／ｃｍ２以上であれば、十分なゲッタリング能力を得ることができ、窒素のドーズ量が２×１０１５ａｔｏｍｓ／ｃｍ２以下であれば、半導体ウェーハの表面に過大なダメージを与えることなく、第２工程後にエピタキシャル層の表面に欠陥が形成されることを抑制することができる。
　クラスターイオンの加速電圧は、クラスターサイズとともに、改質層における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオンの加速電圧を、０ｋｅＶ/Cluster超え２００ｋｅＶ/Cluster未満とすることができ、１００ｋｅＶ/Cluster以下とすることが好ましく、８０ｋｅＶ/Cluster以下とすることがさらに好ましい。なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
　クラスターイオンのビーム電流値は、特に限定されないが、例えば５０～５０００μＡの範囲から適宜決定することができる。クラスターイオンのビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができる。
　［第２工程］
　改質層１４上に形成するエピタキシャル層１６としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００～１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ１０上にエピタキシャル成長させることができる。エピタキシャル層１６は、厚さを１～１５μｍの範囲内とすることが好ましい。厚さが１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散によりエピタキシャル層１６の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるためである。
　以上説明した本実施形態の製造方法によって、より高いゲッタリング能力を有する半導体エピタキシャルウェーハを製造することができる。
　なお、第１工程の後、第２工程に先立ち、半導体ウェーハ１０に対して結晶性回復のための回復熱処理を行ってもよい。この場合の回復熱処理としては、例えば窒素ガスまたはアルゴンガスなどの雰囲気下、９００℃以上１１００℃以下の温度で、１０分以上６０分以下の間、半導体ウェーハ１０を保持すればよい。また、ＲＴＡ（Rapid Thermal Annealing）やＲＴＯ（Rapid Thermal Oxidation）などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行うこともできる。
　（半導体エピタキシャルウェーハ）
　図１を参照して、本実施形態の半導体エピタキシャルウェーハ１００は、上記製造方法により得られるものであり、半導体ウェーハ１０と、この半導体ウェーハ１０の表層部に形成された、半導体ウェーハ１０に炭素、水素及び窒素が固溶した改質層１４と、この改質層１４上に形成されたエピタキシャル層１６と、を有する。
　本実施形態において、改質層１４の深さ方向における炭素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であり、改質層１４の深さ方向における水素濃度プロファイルのピーク濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下であり、改質層１４の深さ方向における窒素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。このような半導体エピタキシャルウェーハ１００は、より高いゲッタリング能力を有するとの効果を奏する。炭素濃度プロファイルのピーク濃度は、９×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。水素濃度プロファイルのピーク濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。窒素濃度プロファイルのピーク濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
　また、改質層１４の深さ方向における炭素濃度プロファイル、水素濃度プロファイル及び窒素濃度プロファイルの半値幅（ＦＷＨＭ）は、いずれも２００ｎｍ以下であることが好ましい。かかる改質層１４は、半導体ウェーハの表層部の結晶の格子間位置または置換位置に炭素、水素及び窒素が固溶して局所的に存在する領域であり、強力なゲッタリングサイトとして働くことができる。また、高いゲッタリング能力を得る観点から、半値幅を１００ｎｍ以下とすることがより好ましく、下限としては５０ｎｍと設定することができる。
　さらに、改質層１４の深さ方向における炭素濃度プロファイル、水素濃度プロファイル及び窒素濃度プロファイルのピーク位置がいずれも、改質層１４の表面（すなわち半導体ウェーハ１０の表面）から深さ１５０ｎｍまでの範囲内に存在することが好ましい。
　改質層１４の厚みは、半導体ウェーハの深さ方向における炭素、水素及び窒素の濃度プロファイルにおいて、少なくとも１つの元素の濃度が急峻なピークとして検出される領域の厚みとして定義され、例えば３０～５００ｎｍの範囲内とすることができる。
　（半導体デバイスの製造方法）
　本発明の一実施形態による半導体デバイスの製造方法は、上記半導体エピタキシャルウェーハ１００の製造方法の各工程と、エピタキシャル層１６に半導体デバイスを形成する工程と、を有することを特徴とする。この製造方法によれば、より高いゲッタリング能力によって、デバイス特性の高い半導体デバイスを製造することができる。
　（発明例）
　ＣＺ単結晶シリコンインゴットから得たｎ－型シリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント種類：リン、抵抗率：２０Ω・ｃｍ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、ＣＬＡＲＩＳ（登録商標））を用いて、原料ガスとしてプロピルアミン（Ｃ３Ｈ９Ｎ）を用いてＣＨ４Ｎクラスターイオンを生成及び抽出し、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒ（炭素１原子あたりの加速電圧３２ｋｅＶ／ａｔｏｍ、水素１原子あたりの加速電圧２．７ｋｅＶ／ａｔｏｍ、窒素１原子あたりの加速電圧３７．３ｋｅＶ／ａｔｏｍ）の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とした。炭素原子数に換算すると１．０×１０１５ａｔｏｍｓ／ｃｍ２であり、水素原子数に換算すると４．０×１０１５ａｔｏｍｓ／ｃｍ２であり、窒素原子数に換算すると１．０×１０１５ａｔｏｍｓ／ｃｍ２である。また、クラスターイオンのビーム電流値を１７００μＡとした。
　次いで、クラスターイオン照射後のシリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、１１２０℃でＣＶＤ法により、シリコンウェーハの改質層が形成された側の表面上にシリコンエピタキシャル層（厚さ：５μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させて、エピタキシャルシリコンウェーハを得た。
　（比較例）
　クラスターイオン照射条件を以下のとおりとした以外は、発明例と同様の手順でエピタキシャルシリコンウェーハを得た。すなわち、原料ガスとしてシクロヘキサン（Ｃ６Ｈ１２）を用いてＣ３Ｈ５クラスターイオンを生成及び抽出し、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒ（炭素１原子あたりの加速電圧２３．４ｋｅＶ／ａｔｏｍ、水素１原子あたりの加速電圧２．０ｋｅＶ／ａｔｏｍ）の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量を３．３×１０１４ｉｏｎｓ／ｃｍ２とした。炭素原子数に換算すると１．０×１０１５ａｔｏｍｓ／ｃｍ２であり、水素原子数に換算すると１．７×１０１５ａｔｏｍｓ／ｃｍ２である。また、クラスターイオンのビーム電流値を８５０μＡとした。
　［評価１：ＳＩＭＳによる炭素、水素及び窒素濃度プロファイルの評価］
　発明例及び比較例のエピタキシャルシリコンウェーハについて、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）による測定によって、シリコンエピタキシャル層表面からの深さ方向における炭素、水素及び窒素の濃度プロファイルを測定した。その結果、発明例では、シリコンウェーハの表層部の約３００ｎｍ（つまり、シリコンエピタキシャル層／シリコンウェーハの界面から約３００ｎｍ）において、改質層が特定された。比較例では、シリコンウェーハの表層部の約４００ｎｍにおいて、改質層が特定された。
　図２に、発明例（ＣＨ４Ｎ）における炭素、水素及び窒素の濃度プロファイルを示す。図２において、炭素濃度プロファイルのピーク濃度は９×１０１９ａｔｏｍｓ／ｃｍ３であり、水素濃度プロファイルのピーク濃度は１×１０１８ａｔｏｍｓ／ｃｍ３であり、窒素濃度プロファイルのピーク濃度は２×１０１９ａｔｏｍｓ／ｃｍ３である。また、炭素濃度プロファイル、水素濃度プロファイル及び窒素濃度プロファイルの半値幅は、それぞれ１００ｎｍ、１００ｎｍ、１００ｎｍである。また、炭素濃度プロファイル、水素濃度プロファイル及び窒素濃度プロファイルのピーク位置は、それぞれ、シリコンウェーハの表面から深さ１００ｎｍ、１００ｎｍ、１００ｎｍに位置する。
　［評価２：ゲッタリング能力の評価］
　発明例及び比較例のエピタキシャルウェーハのエピタキシャル層の表面を、Ｎｉ汚染液を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素雰囲気中において９００℃で３０分間の熱処理を施した。その後、各エピタキシャルウェーハについてＳＩＭＳ測定を行い、ウェーハの深さ方向における炭素及びＮｉの濃度プロファイルを測定した。発明例における炭素及びＮｉの濃度プロファイルを図３（Ａ）に示す。また、Ｎｉ濃度プロファイルから求めた各エピタキシャルウェーハのＮｉ捕獲量を図４に示す。
　Ｃｕ汚染液を用いて同様の試験を行い、発明例における炭素及びＣｕの濃度プロファイルを図３（Ｂ）に示す。また、Ｃｕ濃度プロファイルから求めた各エピタキシャルウェーハのＣｕ捕獲量を図４に示す。
　図４から明らかなとおり、発明例と比較例とは炭素のドーズ量が同一であるにも関わらず、発明例の方が比較例よりもＮｉ及びＣｕの捕獲量が多く、高いゲッタリング能力を有している。
　［評価３：クラスターイオン注入領域の断面ＴＥＭ観察］
　発明例及び比較例のエピタキシャルウェーハの改質層（クラスターイオンの注入領域）周辺の断面をＴＥＭ観察した。図５に、各水準の断面ＴＥＭ画像を示す。図５から明らかなように、比較例では、クラスターイオン注入領域に直径５ｎｍ程度の結晶欠陥が多数観察された。発明例では、クラスターイオン注入領域に、直径５ｎｍ程度の結晶欠陥に加えて、直径５０ｎｍ程度の欠陥が点在していた。このような新たな結晶欠陥が、ゲッタリング能力の向上に寄与したものと考えられる。このサイズの大きな欠陥は、構成元素が炭素と水素からなるクラスターイオンの注入では出現しなかったものであることから、窒素がこのサイズの大きな欠陥形成に関与しているものと推測される。
　［評価４：ＴＣＡＤシミュレーションによるダメージ濃度プロファイルの評価］
　発明例及び比較例におけるクラスターイオン照射によって、シリコンウェーハの表層部に形成される照射ダメージ濃度をシミュレーション計算した。具体的には、イオン注入時のイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをパラメータとして、モンテカルロ（Monte Carlo：ＭＣ）法シミュレーションの計算が可能なＴＣＡＤシミュレータSentaurus Process（日本シノプシス合同会社製）を用いて、照射ダメージ濃度の深さ方向分布を計算した。ここで照射ダメージ濃度は、格子間シリコン原子濃度と空孔濃度の和として定義される。結果を図６に示す。図６から明らかなように、発明例の方が比較例よりもシリコンウェーハの表層部に形成されるダメージ濃度が大きくなっており、これがゲッタリング能力の向上に寄与したものと考えられる。
　［評価５：エピタキシャル欠陥の評価］
　発明例及び比較例のエピタキシャルウェーハそれぞれについて、エピタキシャル層の表面をＳｕｒｆｓｃａｎ　ＳＰ１（ＫＬＡ－Ｔｅｎｃｏｒ社製）にてＮｏｒｍａｌモードにて測定を行い、９０ｎｍ以上のＬＰＤとしてカウントされるもののうち、ＬＰＤ－Ｎとしてカウントされるものをエピタキシャル欠陥として測定した。その結果、発明例及び比較例のエピタキシャルウェーハのどちらもエピタキシャル欠陥は検出されなかった。
　本発明の半導体エピタキシャルウェーハの製造方法によれば、より高いゲッタリング能力を有する半導体エピタキシャルウェーハを製造することができる。本発明の半導体エピタキシャルウェーハは、より高いゲッタリング能力を有する。
　１００　　半導体エピタキシャルウェーハ
　　１０　　半導体ウェーハ
　　１０Ａ　半導体ウェーハの表面
　　１２　　クラスターイオン
　　１４　　改質層
　　１６　　エピタキシャル層

Claims (7)

  1. 　半導体ウェーハの表面に、構成元素として炭素、水素及び窒素を含むクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
    　前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
    を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 　前記クラスターイオン中の炭素、水素及び窒素の原子数をＣｘＨｙＮｚで表記したとき、ｘが１６以下の正の整数、ｙが５０以下の正の整数、及びｚが１６以下の正の整数である、請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  3. 　前記クラスターイオンのドーズ量が１×１０１４ｉｏｎｓ／ｃｍ２以上２×１０１５ｉｏｎｓ／ｃｍ２以下である、請求項１又は２に記載の半導体エピタキシャルウェーハの製造方法。
  4. 　前記第２工程後の前記改質層の深さ方向における窒素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である、請求項１～３のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 　半導体ウェーハと、
    　該半導体ウェーハの表層部に形成された、該半導体ウェーハに炭素、水素及び窒素が固溶した改質層と、
    　該改質層上に形成されたエピタキシャル層と、
    を有し、
    　前記改質層の深さ方向における炭素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であり、
    　前記改質層の深さ方向における水素濃度プロファイルのピーク濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    　前記改質層の深さ方向における窒素濃度プロファイルのピーク濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体エピタキシャルウェーハ。
  6. 　前記炭素濃度プロファイル、前記水素濃度プロファイル及び前記窒素濃度プロファイルの半値幅がいずれも２００ｎｍ以下である、請求項５に記載の半導体エピタキシャルウェーハ。
  7. 　前記炭素濃度プロファイル、前記水素濃度プロファイル及び前記窒素濃度プロファイルのピーク位置がいずれも、前記改質層の表面から深さ１５０ｎｍまでの範囲内に存在する、請求項５又は６に記載の半導体エピタキシャルウェーハ。
     
PCT/JP2020/004977 2019-02-22 2020-02-07 半導体エピタキシャルウェーハ及びその製造方法 Ceased WO2020170875A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112020000890.8T DE112020000890T5 (de) 2019-02-22 2020-02-07 Halbleiterepitaxiewafer und Verfahren zum Produzieren desselben
US17/432,342 US11626492B2 (en) 2019-02-22 2020-02-07 Semiconductor epitaxial wafer and method of producing the same
KR1020217026406A KR102507836B1 (ko) 2019-02-22 2020-02-07 반도체 에피택셜 웨이퍼 및 그 제조 방법
CN202080015685.0A CN113454756B (zh) 2019-02-22 2020-02-07 半导体外延晶片及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-030929 2019-02-22
JP2019030929A JP6988843B2 (ja) 2019-02-22 2019-02-22 半導体エピタキシャルウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
WO2020170875A1 true WO2020170875A1 (ja) 2020-08-27

Family

ID=72145090

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004977 Ceased WO2020170875A1 (ja) 2019-02-22 2020-02-07 半導体エピタキシャルウェーハ及びその製造方法

Country Status (7)

Country Link
US (1) US11626492B2 (ja)
JP (1) JP6988843B2 (ja)
KR (1) KR102507836B1 (ja)
CN (1) CN113454756B (ja)
DE (1) DE112020000890T5 (ja)
TW (1) TWI726628B (ja)
WO (1) WO2020170875A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116772A (zh) * 2023-10-19 2023-11-24 江苏集创原子团簇科技研究院有限公司 一种基于团簇离子注入的二维材料掺杂方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2018182211A (ja) * 2017-04-19 2018-11-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP2019004034A (ja) * 2017-06-14 2019-01-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493609B (zh) * 2007-10-23 2015-07-21 半導體能源研究所股份有限公司 半導體基板、顯示面板及顯示裝置的製造方法
WO2012129454A2 (en) * 2011-03-24 2012-09-27 Advanced Technology Materials, Inc. Cluster ion implantation of arsenic and phosphorus
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6539959B2 (ja) 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2018182211A (ja) * 2017-04-19 2018-11-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP2019004034A (ja) * 2017-06-14 2019-01-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW202036666A (zh) 2020-10-01
JP2020136585A (ja) 2020-08-31
KR20210114519A (ko) 2021-09-23
DE112020000890T5 (de) 2021-11-04
JP6988843B2 (ja) 2022-01-05
TWI726628B (zh) 2021-05-01
US20220157948A1 (en) 2022-05-19
KR102507836B1 (ko) 2023-03-07
CN113454756B (zh) 2024-03-15
US11626492B2 (en) 2023-04-11
CN113454756A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6539959B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
WO2016104080A1 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
JP6801682B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
TWI784671B (zh) 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法
TW201937558A (zh) 半導體磊晶晶圓的製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20759456

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217026406

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20759456

Country of ref document: EP

Kind code of ref document: A1