WO2020137470A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2020137470A1
WO2020137470A1 PCT/JP2019/047989 JP2019047989W WO2020137470A1 WO 2020137470 A1 WO2020137470 A1 WO 2020137470A1 JP 2019047989 W JP2019047989 W JP 2019047989W WO 2020137470 A1 WO2020137470 A1 WO 2020137470A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
light emitting
layer
area
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/047989
Other languages
English (en)
French (fr)
Inventor
慎一 松井
良基 鎌田
面家　英樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018242168A external-priority patent/JP7056543B2/ja
Priority claimed from JP2019003847A external-priority patent/JP7043014B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to CN201980074061.3A priority Critical patent/CN112997324B/zh
Publication of WO2020137470A1 publication Critical patent/WO2020137470A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape

Definitions

  • the present invention relates to a semiconductor light emitting device that emits ultraviolet light.
  • Ultraviolet rays are applied to biomedical fields such as processing such as photolithography, analysis such as ultraviolet-visible near-infrared spectroscopy, and sterilization.
  • a semiconductor light emitting device that emits ultraviolet light as a light source of ultraviolet light has been researched and developed.
  • Group III nitride semiconductors containing Al as a constituent element are used to emit ultraviolet light.
  • the nitride semiconductor containing Al has a high resistivity, and when it is used for the n-type semiconductor layer, the sheet resistance becomes high, and the current does not flow evenly and uniformly in the light emitting layer.
  • Patent Document 1 discloses a technique in which the area of the n-electrode is 25% or more and 50% or less of the chip area (claim 1 of Patent Document 1).
  • the light emitting layer, the p-type semiconductor layer, and the p-electrode are dot patterns in a honeycomb-like arrangement that is dispersed and projected in a dot shape.
  • the surface of the n-type semiconductor layer having no dot pattern is a continuous plane, and one sheet-shaped n electrode having a hole larger than the dot pattern diameter is formed on the continuous plane (Patent Document 1). 2 and 4).
  • Patent Document 2 discloses various n-electrode patterns (see FIG. 1 of Patent Document 2).
  • Patent Document 2 discloses a technique of forming a p-electrode at a position separated from an end of a mesa structure by a certain distance or more (paragraph [0010] of Patent Document 2). This discloses that the current flowing between the p electrode and the n electrode can be suppressed from being concentrated around the end of the mesa structure (paragraph [0009] of Patent Document 2).
  • the current does not easily diffuse, so that the current cannot be uniformly and uniformly distributed in the active layer and the p-type semiconductor layer, and the light emission is formed by stacking semiconductors that do not contribute to light emission.
  • a semiconductor stack such as a light emitting layer that does not contribute to light emission absorbs light, resulting in a decrease in light emission efficiency.
  • an AlN layer may be formed on a substrate. In that case, a low temperature AlN layer formed at a low temperature and a high temperature AlN layer formed at a high temperature may be formed. In that case, an AlN layer that is formed while increasing the substrate temperature is often formed between the low temperature AlN layer and the high temperature AlN layer.
  • the present inventors have discovered that the light emitting layer emits light at a position close to the n dot electrode, but does not emit light at a position far from the n dot electrode. In this way, the non-light emitting portion where the light emitting layer does not emit light absorbs light.
  • the p-type semiconductor layer has a p-type GaN layer
  • the p-type GaN layer absorbs ultraviolet rays.
  • the inventors of the present invention have found that the AlN layer formed while increasing the substrate temperature has a composition abnormal region, and the composition abnormal region absorbs ultraviolet rays. When ultraviolet rays are absorbed by the AlN layer, the light output of the ultraviolet light emitting semiconductor light emitting element naturally lowers.
  • the purpose of one feature of the present invention is to suppress the absorption of ultraviolet rays in the non-light emitting portion.
  • the purpose of another feature is to suppress the absorption of ultraviolet rays in the abnormal composition region of the AlN layer.
  • a first feature of the present invention is that a substrate having a first surface, an n-type semiconductor layer formed above the first surface of the substrate, a light-emitting layer that emits ultraviolet light, a p-type semiconductor layer, and an n-type semiconductor layer.
  • a semiconductor light emitting device having a plurality of n dot electrodes having a plurality of n dot electrodes each having a dot electrode outer periphery in contact with a dispersed electrode formed surface on which the semiconductor layer does not exist above the semiconductor layer, ultraviolet rays are emitted in the light emitting layer.
  • the structure is characteristic.
  • the boundary side surface between the light emitting region and the non-light emitting region may be perpendicular to the first surface of the substrate or may be tapered.
  • the light emitting region and the non-light emitting region are defined by the positions where the light emitting layer exists. Therefore, the outer peripheral contour line is the side surface contour of the light emitting layer. Further, the arrangement relationship of the n dot electrodes is determined so that the non-light emitting portion does not exist in the light emitting region.
  • the electrode formation surface is the upper surface of the n-type semiconductor layer which is exposed in the manufacturing process without the semiconductor stacking on the n-type semiconductor layer.
  • the n-dot electrode is in contact with this electrode formation surface, and the contour of the contact surface is defined as the dot electrode outer circumference.
  • the outer-peripheral contour line has a distance from the dot-electrode outer circumference of the n-dot electrodes of the array, It is preferably 45 ⁇ m or less. More preferably, it is 40 ⁇ m or less. Further, it is desirable that the distance is larger than 1 ⁇ 2 of the distance between the dot electrodes, which is the shortest distance between the dot electrode outer circumferences of the two closest n dot electrodes.
  • the plurality of n dot electrodes are arranged at the vertices of the equilateral triangle in the projection pattern on the first surface, and the shortest distance from the dot electrode outer circumference of the n dot electrodes located at the vertices of the equilateral triangle to the center of gravity of the equilateral triangle.
  • the distance is preferably smaller than the separation distance.
  • it is desirable that the length of the outer peripheral contour line is 1.05 times or more and 1.15 times or less the length of the rectangular contour line circumscribing the outer peripheral contour line.
  • An AlN layer is provided between the substrate and the n-type semiconductor layer, and the first surface has a first region (light emitting region) covered with the AlN layer and a second region not covered with the AlN layer. It is preferable that the ratio of the area of the first region to the total area of the first surface is 10% or more and 80% or less. In the semiconductor light emitting device of the first feature described above, absorption of ultraviolet rays in the non-light emitting portion is suppressed. Therefore, the external quantum efficiency of ultraviolet rays emitted from the light emitting element is high.
  • the second feature of the invention is a substrate having a first surface, an AlN layer on the first surface of the substrate, an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on the AlN layer, A plurality of n-dot electrodes that are in contact with the n-type semiconductor layer, the plurality of n-dot electrodes are arranged in a discrete manner, and the substrate is covered with the AlN layer in a first region (light-emitting region). And a second region (non-light emitting region) not covered by the AlN layer, and the ratio of the area of the first region to the area of the first surface of the substrate is 10% or more and 80% or less. It was that.
  • the reflective film has a reflective film
  • the reflective film is disposed in the second region of the substrate, that is, the non-light emitting region.
  • the AlN layer may have a region (intermediate AlN layer) in which the concentration of carbon or oxygen is higher than that of other regions in the stacking direction. The AlN layer is formed by changing from a low temperature to a high temperature in the stacking direction.
  • the positional relationship between the first area and the second area may be the following several relationships.
  • the second region preferably surrounds the periphery of the first region.
  • the second region may surround the periphery of the plurality of first regions.
  • the first region may surround the periphery of the second region.
  • There may be a plurality of second regions, and the first region may surround the periphery of the plurality of second regions.
  • the second region has an inner second region disposed inside and an outer second region disposed outside thereof, and the first region surrounds the inner second region.
  • the outer second region may surround the first region.
  • the AlN layer may have a tapered side surface in a direction in which the area becomes smaller as the distance from the first surface of the substrate increases. In the semiconductor light emitting device having the second characteristic described above, the abnormal composition region in the AlN layer is reduced. That is, the amount of ultraviolet rays absorbed in the composition abnormal region of the AlN layer is smaller than in the conventional case. Therefore, the external quantum efficiency of this semiconductor light emitting device is higher than that of the conventional one.
  • the entire region of the light-emitting surface of the light-emitting layer is any strip-shaped region. It is desirable that the n dot electrodes are arranged so as to belong to the inside. The current flows vertically through the p-type semiconductor layer and the light-emitting layer toward the n-type semiconductor layer, and is distributed in the n-type semiconductor layer toward the adjacent n dot electrodes in the lateral direction and flows into the n dot electrode.
  • the band-shaped region is a dominant region of the n-dot electrode in which a current having a certain density or more flows into each n-dot electrode. If the current flowing through all the light emitting surfaces of the light emitting layer exists in this dominant region, the current density on the light emitting surface of the light emitting layer becomes a certain value or more. As a result, there is no region of the light emitting layer that does not contribute to light emission. Also, the outer contour line may have an arc.
  • the outer peripheral contour line is a waveform that is parallel to a portion of the dot electrode outer periphery of the array of the plurality of n dot electrodes that is closest to the outer peripheral contour line along the outer peripheral contour line and that faces the outer peripheral contour line. It is desirable to have a shape.
  • the p-type semiconductor layer may have a p-type GaN layer.
  • the p-type GaN layer is desirable because it has higher hole conductivity than AlGaN, but it has a drawback of absorbing ultraviolet rays. However, since p-GaN does not exist in the non-light emitting region, light absorption can be suppressed.
  • absorption of ultraviolet rays in the non-light emitting portion is suppressed. Further, according to the second feature, absorption of ultraviolet rays in the composition abnormal region of the AlN layer is suppressed.
  • FIG. 3 is a plan view in which a substrate, an n-type semiconductor layer, and an n dot electrode are extracted and drawn from the light emitting device of the first embodiment. It is the figure which expanded the circumference
  • FIG. 6 is an enlarged view showing the periphery of an AlN layer in the light emitting device of the second embodiment.
  • 6 is a graph showing the relationship between the ratio of the area of the AlN layer to the area of the semiconductor formation surface of the substrate and the amount of increase in drive voltage.
  • 5 is a graph showing the relationship between the light emitting efficiency and the ratio of the area of the AlN layer to the area of the semiconductor formation surface of the substrate.
  • the present invention is not limited to these embodiments.
  • the laminated structure in the drawings does not reflect the actual thickness.
  • the semiconductor light emitting device may have a laminated structure different from that of the embodiment.
  • FIG. 1 is a schematic configuration diagram of a light emitting element 100 according to the first embodiment.
  • the light emitting element 100 emits ultraviolet light.
  • the wavelength of ultraviolet rays is 100 nm or more and 400 nm or less.
  • the light emitting element 100 is a flip chip having a light extraction surface LE1 on the substrate side.
  • the light emitting device 100 includes a substrate 110, an AlN layer 120, an n-type semiconductor layer 130, a light emitting layer 140, a p-type semiconductor layer 150, a transparent electrode 160, and an n dot electrode N1.
  • the substrate 110 supports the semiconductor layer.
  • the substrate 110 has a first surface 110a and a light extraction surface LE1.
  • the first surface 110a is a semiconductor layer formation surface.
  • the light extraction surface LE1 is a surface opposite to the first surface 110a.
  • the substrate 110 is, for example, a sapphire substrate.
  • a growth substrate on which a Group III nitride semiconductor can be formed is preferable.
  • the substrate 110 is a heterogeneous substrate different from AlN.
  • the AlN layer 120 is a layer formed on the first surface 110 a of the substrate 110.
  • the AlN layer 120 is in contact with the first surface 110a.
  • the AlN layer 120 may include a low temperature AlN layer, an intermediate AlN layer, and a high temperature AlN layer from the first surface 110a side.
  • the intermediate AlN layer is an AlN layer formed while increasing the substrate temperature from the film forming temperature of the low temperature AlN layer to the film forming temperature of the high temperature AlN layer. The presence of the low temperature AlN layer, the intermediate AlN layer, and the high temperature AlN layer makes it possible to grow a semiconductor layer having excellent crystallinity.
  • the n-type semiconductor layer 130 is formed on the AlN layer 120.
  • the n-type semiconductor layer 130 is located on the substrate 110 and between the AlN layer 120 and the light emitting layer 140.
  • the n-type semiconductor layer 130 is, for example, an n-AlGaN layer.
  • the n-type semiconductor layer 130 is in contact with the n-dot electrode N1. Therefore, the n-type semiconductor layer 130 is electrically connected to the n-dot electrode N1.
  • the light emitting layer 140 is a layer that emits ultraviolet rays.
  • the light emitting layer 140 is located between the n-type semiconductor layer 130 and the p-type semiconductor layer 150.
  • the light emitting layer 140 has a well layer and a barrier layer.
  • the number of repetitions of the well layer and the barrier layer is, for example, 1 or more and 5 or less.
  • the well layer is, for example, an AlGaN layer.
  • the barrier layer is, for example, an AlGaN layer.
  • the Al composition of the well layer is lower than the Al composition of the barrier layer.
  • the p-type semiconductor layer 150 is located between the light emitting layer 140 and the transparent electrode 160.
  • the p-type semiconductor layer 150 is, for example, a p-AlGaN layer or a p-GaN layer.
  • the p-type semiconductor layer 150 may be a layer in which a p-AlGaN layer and a p-GaN layer are sequentially stacked.
  • the p-type semiconductor layer 150 is electrically connected to the p-dot electrode P1 via the transparent electrode 160.
  • the transparent electrode 160 is located on the p-type semiconductor layer 150.
  • the transparent electrode 160 is for diffusing an electric current in the light emitting surface.
  • the material of the transparent electrode 160 is, for example, IZO or ITO. Alternatively, other conductive transparent oxide may be used.
  • the n dot electrode N1 is for electrically connecting the n-type semiconductor layer 130 and the n pad electrode N3.
  • the n dot electrode N1 is in contact with the n type semiconductor layer 130 on the n type semiconductor layer 130.
  • a plurality of n dot electrodes N1 are arranged discretely with respect to the first surface 110a of the substrate 110.
  • the n wiring electrode N2 is a wiring for electrically connecting the n dot electrode N1 and the n pad electrode N3.
  • the n-pad electrode N3 is an electrode for electrically connecting to a power source outside the element.
  • the p dot electrode P1 is for electrically connecting the p-type semiconductor layer 150 and the p pad electrode P3.
  • the p dot electrode P1 is in contact with the transparent electrode 160.
  • the p dot electrode P1 is electrically connected to the p-type semiconductor layer 150 via the transparent electrode 160.
  • a plurality of p dot electrodes P1 are arranged discretely with respect to the plate surface of the substrate 110.
  • the plurality of p dot electrodes P1 are arranged, for example, in a honeycomb shape.
  • the p wiring electrode P2 is a wiring for electrically connecting the p dot electrode P1 and the p pad electrode P3.
  • the p pad electrode P3 is an electrode for electrically connecting to a power source outside the element.
  • the distributed Bragg reflection film DBR1 is a reflection film for reflecting the light transmitted through the substrate 110 in the direction away from the light extraction surface LE1.
  • the distributed Bragg reflection film DBR1 covers the semiconductor layer and is in contact with part of the substrate 110.
  • the distributed Bragg reflection film DBR1 insulates the p electrode such as the p wiring electrode P2 from the n electrode such as the n wiring electrode N2.
  • the distributed Bragg reflection film DBR1 is formed by alternately stacking SiO 2 and TiO 2 , for example. Of course, materials other than these may be used.
  • the insulating film IF1 insulates the p electrode such as the p wiring electrode P2 from the n electrode such as the n wiring electrode N2.
  • the material of the insulating film IF1 is, for example, SiO 2 . Of course, other materials may be used.
  • FIG. 2 is a plan view of the substrate 110, the n-type semiconductor layer 130, and the n dot electrode N1 extracted from the light emitting device 100 of the first embodiment.
  • the n dot electrode N1 is formed on the surface (electrode formation surface) of the n-type semiconductor layer 130 exposed by removing the light emitting layer 140 and the p-type semiconductor layer 150.
  • the electrode forming surface is arranged in a dispersed manner on a surface parallel to the plate surface (first surface 110a) of the first substrate 110.
  • the plurality of n dot electrodes N1 are arranged in a honeycomb shape.
  • the plurality of n dot electrodes N1 are regularly arranged at the vertices of an equilateral triangle.
  • the pitches of the plurality of n dot electrodes N1 are equidistant.
  • the plurality of n dot electrodes N1 are circular in a cross section parallel to the first surface 110a.
  • the contour of the portion where the n dot electrode N1 contacts the electrode formation surface is the dot electrode outer circumference.
  • FIG. 3 is an enlarged view of the periphery of the outer edge of the light emitting device 100 of the first embodiment.
  • the semiconductor layer has a concave-convex portion U1 on the side surface O1 (the contour of the orthogonal projection of the first surface 110a of the side wall of the light emitting layer 140 of U1 is the outer peripheral contour line).
  • the uneven portion U1 is formed over the side surface O1 of the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150.
  • the concavo-convex shape portion U1 has concavities and convexities that face outward from the side surface O1 of the light emitting layer 140.
  • the side surface O1 intersects the first surface 110a of the substrate 110.
  • a region surrounded by the outer peripheral contour line is a light emitting region.
  • the uneven portion U1 has an uneven shape that conforms to the shape of the dot electrode outer circumference of the n dot electrode N1.
  • the distance between the outer circumference of each dot electrode of the array and the outer contour line is within the range of 45 ⁇ m or less.
  • the separation distance between the outer peripheral contour line of the uneven portion U1 and the outer periphery of the n-dot electrode may be in the range of 10 ⁇ m or more and 45 ⁇ m or less. It is preferably 40 ⁇ m or less. More preferably, the separation distance is in the range of 20 ⁇ m or more and 45 ⁇ m or less, and more preferably in the range of 32 ⁇ m or more and 43 ⁇ m or less.
  • the contour line of the uneven portion U1 in the cross section parallel to the first surface 110a partially has an arc.
  • a cross section parallel to the first surface 110a of the substrate 110 is as follows.
  • the distance W1 from the n dot electrode N1 closest to the uneven portion U1 to the uneven portion U1 (outer peripheral contour line) is the dot electrode outer circumference (n dot electrode) of the adjacent n dot electrodes N1. It is greater than half the distance W2 between the N1 n-type semiconductor layer 130 contact surface contour) and the dot electrode outer circumference of the n dot electrode N1. That is, the following formula is established. W2/2 ⁇ W1.........(1)
  • a current preferably reaches from the intermediate point Q1 between the dot electrode outer circumference of the adjacent n dot electrode N1 and the dot electrode outer circumference of the n dot electrode N1 which are adjacent to each other. ..
  • half of the inter-dot electrode distance W2 (W2/2), which is the distance between the dot electrode outer circumferences of the adjacent n dot electrodes N1 and N dot electrodes N1 is the distance from the n dot electrode N1 to the intermediate point Q1. is there.
  • the distance from the n dot electrode N1 is not the distance from the center of the n dot electrode N1 but the shortest distance from the dot electrode outer circumference of the n dot electrode N1.
  • the inter-dot electrode distance W2 between the adjacent n dot electrodes N1 and N dot electrodes N1 is calculated from the arrangement of the plurality of n dot electrodes N1 closest to the concavo-convex shape portion U1 among the plurality of n dot electrodes N1. Is larger than the separation distance W1. That is, the following formula is established. W1 ⁇ W2.........(2)
  • the pitch interval of the n dot electrodes N1 is suitable.
  • the n dot electrodes N1 are arranged in a honeycomb shape (triangular lattice), the three n dot electrodes N1 are arranged at the vertices of an equilateral triangle. Therefore, the center of gravity G1 of the equilateral triangle can be virtually set.
  • the center of gravity G1 is located at the same distance from the three n dot electrodes N1.
  • the distance W3 from the outer circumference of the dot electrode of the n dot electrode N1 located at the apex of the equilateral triangle to the center of gravity G1 of the equilateral triangle is the distance of the n dot electrode N1 closest to the uneven portion U1 among the plurality of n dot electrodes N1.
  • the n dot electrode diameter, pitch, and arrangement are set so that all the light emitting surfaces of the light emitting layer are present in this strip region when a strip region of 40 ⁇ m is drawn from the outer circumference of those dot electrodes. By determining, light can be emitted from all light emitting surfaces.
  • the current flows vertically through the p-type semiconductor layer 150 and the light-emitting layer 140 toward the n-type semiconductor layer 130, and is dispersed in the n-type semiconductor layer 130 toward each adjacent n dot electrode in the lateral direction to be an n dot electrode. Pour in.
  • the band-shaped region is a dominant region of the n-dot electrode in which a current having a certain density or more flows into each n-dot electrode. If the current flowing through all the light emitting surfaces of the light emitting layer 140 exists in this dominant region, the current density on the light emitting surface of the light emitting layer becomes a certain value or more. As a result, there is no region of the light emitting layer that does not contribute to light emission.
  • the outer peripheral contour line of the light emitting region of the light emitting layer 140 changes depending on the diameter and pitch of the n dot electrode N1 and the distance from the n dot electrode N1.
  • the length of the outer peripheral contour line of the uneven shape portion U1 that is the side surface O1 is longer than that of the conventional one.
  • the length of the outer peripheral contour line of the concave-convex shape portion U1 in the cross section parallel to the first surface 110a is the length of the quadrangle contour circumscribing the concave-convex shape portion U1 (peripheral contour line) in the cross section parallel to the first surface 110a. It is 1.05 times or more and 1.15 times or less.
  • FIG. 4 is a diagram for comparing semiconductor layers of the light emitting element 100 of the first embodiment and the conventional light emitting element.
  • a first region R1 and a second region R2 are drawn.
  • the first region R1 is a region where the AlN layer 120 was present.
  • the second region R2 is a region where a laminated structure of the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150 is present.
  • the conventional light emitting device has the first region R1 and the second region R2, but does not exist in the light emitting device 100 of the first embodiment. Further, in the conventional light emitting device, there may be a case where only the first region R1 is provided.
  • the first region R1 and the second region R2 are non-light emitting parts. Then, the first region R1 and the second region R2 absorb ultraviolet rays to some extent.
  • the p-type semiconductor layer 150 includes p-GaN, the amount of ultraviolet rays absorbed is large. This is because p-GaN has a small band gap and easily absorbs ultraviolet rays.
  • the first region R1 and the second region R2 in the conventional light emitting element not only contribute to light emission but also absorb ultraviolet rays. Since the light emitting device 100 according to the first embodiment does not have such a non-light emitting portion, the external quantum efficiency is high.
  • the AlN layer 120 is formed on the first surface 110a of the substrate 110.
  • the first surface 110a is a surface opposite to the light extraction surface LE1.
  • a low temperature AlN layer is formed on the first surface 110a while keeping the substrate temperature constant.
  • an intermediate AlN layer is formed on the low temperature AlN layer while increasing the substrate temperature.
  • a high temperature AlN layer is formed on the intermediate AlN layer while keeping the substrate temperature constant.
  • the formation temperature of the high temperature AlN layer is higher than the formation temperature of the low temperature AlN layer.
  • a semiconductor layer is formed on the AlN layer 120.
  • the formation order is the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150. As a result, a semiconductor layer is formed on the entire surface of the wafer.
  • Concavo-convex portion forming step Next, a part of the semiconductor layer is removed to form the concavo-convex portion U1.
  • the uneven portion U1 can be formed while partially removing the semiconductor layer by dry etching using a chlorine-based gas such as Cl 2 .
  • the n-type semiconductor layer 130 may be partially exposed in accordance with the formation position of the n-dot electrode N1 arranged in a honeycomb shape.
  • the transparent electrode 160 is formed on the p-type semiconductor layer 150.
  • Step of forming reflective layer Next, the distributed Bragg reflective film DBR1 is formed. At this time, the distributed Bragg reflection film DBR1 covers the semiconductor layer and the outer peripheral surface of the first surface 110a of the substrate 110.
  • part of the distributed Bragg reflective film DBR1 is opened to expose part of the n-type semiconductor layer 130 and the transparent electrode 160 covered with the distributed Bragg reflective film DBR1. Then, the n dot electrode N1 and the p dot electrode P1 are formed. After that, the n wiring electrode N2 and the p wiring electrode P2 may be formed while appropriately forming the insulating film IF1. Then, the n pad electrode N3 and the p pad electrode P3 are formed.
  • the light emitting device 100 of the first embodiment does not have a non-light emitting region unlike the conventional light emitting device.
  • This non-luminous region easily absorbs ultraviolet rays. Therefore, in the light emitting element 100 of the first embodiment, the absorption of light by the non-light emitting region is suppressed. Therefore, the external quantum efficiency of the light emitting device 100 of the first embodiment is sufficiently higher than the external quantum efficiency of the conventional light emitting device.
  • the p-dot electrode P1 may be one in some cases. That is, the p dot electrodes P1 may not be arranged discretely. This is because the current is relatively diffused by the transparent electrode 160.
  • the first surface 110a of the substrate 110 may be covered with the distributed Bragg reflection film DBR1. This is because the light traveling from the light extraction surface LE1 of the substrate 110 toward the first surface 110a can be reflected to the light extraction surface LE1 side.
  • n dot Electrodes N1 are arranged in a honeycomb shape (triangular lattice). However, they may be arranged in a square lattice. Even in this case, the technique of the first embodiment can be applied. Further, the equation (1) holds similarly. Alternatively, it may be another regular array.
  • a metallic reflective film may be used instead of the distributed Bragg reflective film DBR1 of the first embodiment. Even in this case, the metal reflection film can reflect the ultraviolet rays moving away from the light extraction surface LE1. However, it is necessary to separately form an insulating film that insulates the n electrode and the p electrode.
  • the insulating film IF1 may be a distributed Bragg reflection film.
  • the light emitting element of the example is the light emitting element 100 of the first embodiment having an uneven portion.
  • the light emitting element of the comparative example is a conventional light emitting element having no uneven portion.
  • a quadrangle circumscribing the plurality of convex portions of the uneven portion of the light emitting layer of the light emitting element of the example substantially matches the outer shape of the light emitting layer of the light emitting element of the comparative example. Otherwise, the light emitting device of the example and the light emitting device of the comparative example are the same.
  • Table 1 is a table for comparing the lengths of the outer peripheries of the concave-convex shape. Table 1 compares the length of one round of the side surface of the light emitting layer when there is the uneven portion with the length of one round of the side surface of the light emitting layer when there is no uneven portion.
  • the length of the contour line of the light emitting layer when there is no uneven portion is 1.
  • the case where there is no uneven portion is a case where a quadrangle that circumscribes a plurality of convex portions of the uneven portion is set. Therefore, the length of the contour line of the light emitting layer when there is no uneven portion is the total length of the four sides of a quadrangle circumscribing the plurality of convex portions of the uneven portion.
  • the length of the contour line of the light emitting layer in the case where there is the uneven portion is the length of the outer frame of the light emitting layer in a cross section parallel to the first surface 110a.
  • the length of the contour line of the light emitting layer when there is the uneven portion is 1.09 times the length of the contour line of the light emitting layer when there is no uneven portion.
  • the diameter of the n dot electrode P1 is 48 ⁇ m.
  • the pitch of the n dot electrodes N1 is 103 ⁇ m.
  • the separation distance between the uneven portion U1, that is, the outer peripheral contour line of the light emitting region and the n dot electrode N1 is 40 ⁇ m.
  • the length of the contour line of the light emitting layer when there is the uneven portion is preferably 1.05 times or more and 1.15 times or less the length of the contour line of the light emitting layer when there is no uneven portion. In this case, the light output of the light emitting element is high.
  • Light Output Table 2 is a table for comparing the relationship between the uneven portion and the light output. As shown in Table 2, the light output of the light emitting element of the example having the uneven portion is 1.05 times the light output of the light emitting element of the comparative example having no uneven portion. As described above, the non-light emitting portion of the conventional light emitting element is removed by forming the uneven portion. By removing the non-light emitting portion, it is possible to suppress absorption of ultraviolet rays by the non-light emitting portion.
  • FIG. 5 is a schematic configuration diagram of the light-emitting element 101 of the second embodiment.
  • the light emitting element 101 emits ultraviolet light.
  • the wavelength of ultraviolet rays is 100 nm or more and 400 nm or less.
  • the light emitting element 101 is a flip chip having a light extraction surface LE1 on the substrate side.
  • the light emitting device 101 includes a substrate 110, an AlN layer 120, an n-type semiconductor layer 130, a light emitting layer 140, a p-type semiconductor layer 150, a transparent electrode 160, and an n dot electrode N1.
  • DBR distributed Bragg reflection film
  • IF1 insulating film
  • insulating film IF2 insulating film
  • the substrate 110 supports the semiconductor layer.
  • the substrate 110 has a first surface 110a and a light extraction surface LE1.
  • the first surface 110a is a semiconductor layer formation surface.
  • the light extraction surface LE1 is a surface opposite to the first surface 110a.
  • the substrate 110 is, for example, a sapphire substrate.
  • a growth substrate on which a Group III nitride semiconductor can be formed is preferable.
  • the substrate 110 is a heterogeneous substrate different from AlN.
  • the AlN layer 120 is a layer formed on the first surface 110 a of the substrate 110.
  • the AlN layer 120 is in contact with the first surface 110a.
  • the AlN layer 120 will be described later.
  • the n-type semiconductor layer 130 is formed on the AlN layer 120.
  • the n-type semiconductor layer 130 is located between the AlN layer 120 and the light emitting layer 140.
  • the n-type semiconductor layer 130 is, for example, an n-AlGaN layer.
  • the n-type semiconductor layer 130 is in contact with the n-dot electrode N1, and the n-type semiconductor layer 130 is in conduction with the n-dot electrode N1.
  • the light emitting layer 140 is a layer that emits ultraviolet light.
  • the light emitting layer 140 is located between the n-type semiconductor layer 130 and the p-type semiconductor layer 150.
  • the light emitting layer 140 has a well layer and a barrier layer.
  • the number of repetitions of the well layer and the barrier layer is, for example, 1 or more and 5 or less.
  • the well layer is, for example, an AlGaN layer.
  • the barrier layer is, for example, an AlGaN layer.
  • the Al composition of the well layer is lower than the Al composition of the barrier layer.
  • the p-type semiconductor layer 150 is located between the light emitting layer 140 and the transparent electrode 160.
  • the p-type semiconductor layer 150 is, for example, a p-AlGaN layer or a p-GaN layer.
  • the p-type semiconductor layer 150 is electrically connected to the p-dot electrode P1 via the transparent electrode 160.
  • the transparent electrode 160 is located on the p-type semiconductor layer 150.
  • the transparent electrode 160 is for diffusing an electric current in the light emitting surface.
  • the material of the transparent electrode 160 is, for example, IZO or ITO. Alternatively, other conductive transparent oxide may be used.
  • the n dot electrode N1 is for electrically connecting the n-type semiconductor layer 130 and the n pad electrode N3.
  • the n-dot electrode N1 is in contact with the n-type semiconductor layer 130.
  • a plurality of n dot electrodes N1 are arranged discretely on the plate surface of the substrate 110.
  • the plurality of n dot electrodes N1 are arranged, for example, in a honeycomb shape.
  • the n wiring electrode N2 is a wiring for electrically connecting the n dot electrode N1 and the n pad electrode N3.
  • the n-pad electrode N3 is an electrode for electrically connecting to a power source outside the element.
  • the p dot electrode P1 is for electrically connecting the p-type semiconductor layer 150 and the p pad electrode.
  • the p dot electrode P1 is in contact with the transparent electrode 160.
  • the p dot electrode P1 is electrically connected to the p-type semiconductor layer 150 via the transparent electrode 160.
  • a plurality of p dot electrodes P1 are arranged discretely with respect to the plate surface of the substrate 110.
  • the plurality of p dot electrodes P1 are arranged, for example, in a honeycomb shape.
  • the p wiring electrode P2 is a wiring for electrically connecting the p dot electrode P1 and the p pad electrode.
  • the p-pad electrode is an electrode for electrically connecting to a power source outside the device.
  • the distributed Bragg reflection film DBR1 is a reflection film for reflecting the light transmitted through the substrate 110 in the direction away from the light extraction surface LE1.
  • the distributed Bragg reflection film DBR1 covers the semiconductor layer and is in contact with part of the substrate 110.
  • the distributed Bragg reflection film DBR1 is formed by alternately stacking SiO 2 and TiO 2 , for example. Of course, materials other than these may be used.
  • the insulating film IF1 insulates the p electrode such as the p wiring electrode P2 from the n electrode such as the n wiring electrode N2.
  • the material of the insulating film IF1 is, for example, SiO 2 . Of course, other materials may be used.
  • the insulating film IF2 covers the electrodes such as the n-wiring electrode N2 and protects these electrodes.
  • the material of the insulating film IF2 is, for example, SiO 2 . Of course, other materials may be used.
  • FIG. 6 is an enlarged view in which the periphery of the AlN layer 120 in the light emitting device 101 of the second embodiment is enlarged.
  • the AlN layer 120 includes a low temperature AlN layer 121, an intermediate AlN layer 122, and a high temperature AlN layer 123. From the substrate 110 side, a low temperature AlN layer 121, an intermediate AlN layer 122 and a high temperature AlN layer 123 are arranged.
  • the low temperature AlN layer 121 is an AlN layer formed at a relatively low substrate temperature.
  • the low temperature AlN layer 121 is arranged in contact with the substrate 110 and the intermediate AlN layer 122 at a position between them.
  • the substrate temperature when forming the low-temperature AlN layer 121 is, for example, 1000° C. or higher and 1200° C. or lower.
  • the film thickness of the low temperature AlN layer 121 is, for example, 0.1 ⁇ m or more and 1 ⁇ m or less.
  • the intermediate AlN layer 122 is an AlN layer formed while raising the substrate temperature.
  • the intermediate AlN layer 122 is arranged at a position between the low temperature AlN layer 121 and the high temperature AlN layer 123 so as to be in contact with them.
  • the substrate temperature at the time of forming the intermediate AlN layer 122 is from the film forming temperature of the low temperature AlN layer 121 to the film forming temperature of the high temperature AlN layer 123.
  • the film thickness of the intermediate AlN layer 122 is, for example, 0.3 ⁇ m or more and 3 ⁇ m or less.
  • the high temperature AlN layer 123 is an AlN layer formed with a relatively high substrate temperature.
  • the high temperature AlN layer 123 is arranged in contact with the intermediate AlN layer 122 and the n-type semiconductor layer 130 at a position between them.
  • the substrate temperature when forming the high temperature AlN layer 123 is, for example, 1200° C. or higher and 1400° C. or lower.
  • the film thickness of the high temperature AlN layer 123 is, for example, 0.5 ⁇ m or more and 5 ⁇ m or less.
  • the AlN layer 120 has a taper T1 on the side surface.
  • the taper T1 is a surface in which the area of the AlN layer 120 becomes smaller as the distance from the substrate 110 increases.
  • the intermediate AlN layer 122 has a composition abnormal area CA1.
  • the abnormal composition region CA1 is a place where the content of carbon atoms or oxygen atoms is locally high.
  • the transmission electron microscope image of the abnormal composition region CA1 resembles a void.
  • the present inventors have discovered that the abnormal composition region CA1 easily absorbs ultraviolet rays.
  • FIG. 7 is a plan view showing the substrate 110, the n-type semiconductor layer 130, and the n-dot electrode N1 extracted from the light emitting device 101 of the second embodiment.
  • the n dot electrodes N1 are discretely arranged on the plate surface of the substrate 110.
  • the n dot electrodes N1 are arranged in a honeycomb shape.
  • the semiconductor layer such as the light emitting layer 140 is within a range of 45 ⁇ m or less from the end of the n dot electrode N1. Therefore, the outer surface of the light emitting layer 140 has an uneven shape according to the shape of the n dot electrode N1.
  • the light emitting element 101 has a first region R1 (light emitting region) and a second region R2 (non-light emitting region). As shown in FIG. 7, the first region R1 is located near the center of the element, and the second region R2 surrounds the periphery of the first region R1.
  • the first region R1 is a region in which the AlN layer 120 is formed on the substrate 110.
  • the second region R2 is a region where the AlN layer 120 is not formed on the substrate 110. That is, in the first region R1, the substrate 110 is covered with the AlN layer 120, and in the second region R2, the substrate 110 is not covered with the AlN layer 120.
  • the substrate 110 is in contact with the AlN layer 120 in the first region R1. In the second region R2, the substrate 110 is in contact with the distributed Bragg reflection film DBR1.
  • the distributed Bragg reflection film DBR1 covers the semiconductor layer in the first region R1 and covers the exposed surface of the substrate 110 while being in contact with the second region R2 of the substrate 110.
  • the ratio of the area of the first region R1 to the area of the first surface 110a of the substrate 110 is 10% or more and 80% or less.
  • FIG. 8 is a diagram for explaining a light path in the light-emitting element 101 of the second embodiment.
  • FIG. 8 shows a case where the ultraviolet rays UV1a emitted from the light emitting layer 140 are reflected by the light extraction surface LE1, are reflected again by the distributed Bragg reflection film DBR1, and are extracted to the outside of the element.
  • the ultraviolet rays UV1a are reflected by the light extraction surface LE1 in the direction of the ultraviolet rays UV1b.
  • the ultraviolet ray UV1b is reflected in the direction of the ultraviolet ray UV1c by the distributed Bragg reflection film DBR1.
  • the ultraviolet rays UV1a pass through the AlN layer 120, but the ultraviolet rays UV1b and ultraviolet rays UV1c do not pass through the AlN layer 120. In this way, the light from the light emitting layer 140 can be suppressed from passing through the AlN layer 120. That is, the amount of light absorbed by the abnormal composition region CA1 is small.
  • FIG. 9 is a diagram for explaining light paths in a light-emitting element in which area of a semiconductor layer forming surface of a substrate is equal to area of AlN layer. Is.
  • FIG. 9 shows a case where the ultraviolet rays UV2a emitted from the light emitting layer are reflected on the light extraction surface, are reflected again by the distributed Bragg reflection film, and are extracted to the outside of the element. As shown in FIG. 9, the ultraviolet rays UV2a are reflected by the light extraction surface in the direction of the ultraviolet rays UV2b. The ultraviolet ray UVb2 is reflected in the direction of the ultraviolet ray UV2c by the distributed Bragg reflection film.
  • the light emitting area of the light emitting layer is smaller than that of the conventional light emitting element. Instead, the current density of the light emitting element 101 is higher than that of the conventional light emitting element. Although affected by the current resistance value, the current value of the light emitting element 101 is not significantly different from the current value of the conventional light emitting element.
  • Patent Document 1 International Publication 2016/143574.
  • the shape of the n-electrode is devised.
  • the n-electrode is formed on the n-type semiconductor layer, the light-emitting layer is surrounded by the n-type semiconductor layer. That is, the AlN layer, which is a base layer of the n-type semiconductor layer, surrounds the periphery of the light emitting layer.
  • the AlN layer surrounding the light emitting layer absorbs light in the abnormal composition region.
  • a light emitting device 101 according to the second embodiment has a first region R1 in which the AlN layer 120 exists and a second region R2 in which the AlN layer 120 does not exist.
  • the composition abnormal region CA1 is smaller than that of the conventional light emitting element. Therefore, the amount of ultraviolet rays absorbed in the abnormal composition region CA1 of the AlN layer 120 is small. Therefore, the light output of the light emitting device 101 of the second embodiment is sufficiently higher than the light output of the conventional light emitting device.
  • the AlN layer 120 is formed on the first surface 110a of the substrate 110.
  • the first surface 110a is a surface opposite to the light extraction surface LE1.
  • the low temperature AlN layer 121 is formed on the first surface 110a while keeping the substrate temperature constant.
  • the intermediate AlN layer 122 is formed on the low temperature AlN layer 121.
  • the high temperature AlN layer 123 is formed on the intermediate AlN layer 122 while keeping the substrate temperature constant.
  • the formation temperature of the high temperature AlN layer 123 is higher than the formation temperature of the low temperature AlN layer 121.
  • a semiconductor layer is formed on the high temperature AlN layer 123 of the AlN layer 120.
  • the formation order is the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150.
  • the semiconductor layer and the AlN layer 120 are removed.
  • the semiconductor layer and the AlN layer 120 in a region corresponding to the second region R2 (non-light emitting region) are removed by leaving the first region R1 (light emitting region) by dry etching using a chlorine-based gas such as Cl 2 .
  • the etching is performed in two steps of etching for exposing the n-type semiconductor layer 130 and etching for removing the AlN layer 120.
  • the n-type semiconductor layer 130 is exposed at the formation position of the n-dot electrode N1 arranged in a honeycomb shape.
  • the transparent electrode 160 is formed on the p-type semiconductor layer 150.
  • Step of forming reflective layer the distributed Bragg reflective film DBR1 is formed. At that time, the distributed Bragg reflection film DBR1 covers the transparent electrode 160 and the semiconductor layer in the first region R1, and covers the first surface 110a of the substrate 110 in the second region R2.
  • part of the distributed Bragg reflective film DBR1 is opened to expose part of the n-type semiconductor layer 130 and the transparent electrode 160 covered with the distributed Bragg reflective film DBR1. Then, the n dot electrode N1 and the p dot electrode P1 are formed. After that, the n wiring electrode N2 and the p wiring electrode P2 may be formed while appropriately forming the insulating film IF1. Then, the insulating film IF2 is formed. Then, the n pad electrode N3 and the p pad electrode are formed.
  • Modification 8-1 Reflective Film
  • a metallic reflective film may be used. Even in this case, the metal reflection film covers the semiconductor layer in the first region R1 and contacts the substrate 110 in the second region R2. Even in this case, the metal reflection film can reflect the ultraviolet rays moving away from the light extraction surface LE1.
  • Insulating Film At least one of the insulating film IF1 and the insulating film IF2 may be a distributed Bragg reflection film.
  • Step of forming AlN layer An insulating film may be formed in advance in the second region R2.
  • the AlN layer 120 may be formed in the first region R1 using the insulating film as a mask. In this case, the step of removing the AlN layer 120 is not necessary.
  • the insulating film used as the mask may be the first layer in the distributed Bragg reflection film DBR1.
  • the first layer is a film formed in contact with the first surface 110a immediately above the substrate 110.
  • the p-dot electrode P1 may be one in some cases. That is, the p dot electrodes P1 may not be arranged discretely. This is because the current is relatively diffused by the transparent electrode 160.
  • a third embodiment will be described.
  • the semiconductor light emitting device of the third embodiment is different from the semiconductor light emitting device of the second embodiment in the formation regions of the first region R1 and the third region R2. Therefore, the difference will be described.
  • FIG. 10 is a plan view showing a first area R1 (light emitting area) and a second area R2 (non-light emitting area) in the light emitting device 200 of the third embodiment. ..
  • the light emitting element 200 has four first regions R1 and second regions R2.
  • the second region R2 surrounds the four first regions R1.
  • the plurality of first regions R1 has a shape close to a square.
  • the number of the first regions R1 may be a plurality other than four.
  • the shape of the first region R1 may be a polygon other than a square or a circle. Alternatively, it may have another shape.
  • a fourth embodiment will be described.
  • the semiconductor light emitting device of the fourth embodiment is different from the semiconductor light emitting device of the second embodiment in the formation regions of the first region R1 and the second region R2. Therefore, the difference will be described.
  • FIG. 11 is a plan view showing a first region R1 and a second region R2 in the light emitting device 300 of the fourth embodiment.
  • the light emitting element 300 has a first region R1 and a second region R2.
  • the second region R2 is located near the center of the element.
  • the first region R1 surrounds the periphery of the second region R2.
  • the first region R1 has a frame shape.
  • the second region R2 has a shape close to a square inside the frame-shaped first region R1.
  • a fifth embodiment will be described.
  • the semiconductor light emitting device of the fifth embodiment is different from the semiconductor light emitting device of the second embodiment in the formation regions of the first region R1 and the second region R2. Therefore, the difference will be described.
  • FIG. 12 is a plan view showing a first region R1 and a second region R2 in the light emitting device 400 of the fifth embodiment.
  • the light emitting element 400 has a first region R1 and four second regions R2.
  • the first region R1 surrounds the four second regions R2.
  • the four second regions R2 have a shape close to a square.
  • the number of the second regions R2 may be plural other than four.
  • the shape of the second region R2 may be a polygon other than a square or a circle. Alternatively, it may have another shape.
  • FIG. 6 A sixth embodiment will be described.
  • the semiconductor light emitting device of the sixth embodiment is different from the semiconductor light emitting device of the second embodiment in the formation regions of the first region R1 and the second region R2. Therefore, the difference will be described.
  • FIG. 13 is a plan view showing a first region R1 and a second region R2 in the light emitting device 500 of the sixth embodiment.
  • the light emitting element 500 has a first region R1, an inner second region R2a, and an outer second region R2b.
  • the inner second region R2a is located near the center of the element.
  • the first region R1 surrounds the inner periphery of the second region R2a.
  • the outer second region R2b surrounds the periphery of the first region R1. That is, the first region R1 is sandwiched between the inner second region R2a and the outer second region R2b.
  • the inner second region R2a has a shape close to a square.
  • the first region R1 has a frame shape.
  • the outer second region R2b has a frame shape.
  • the shape of the inner second region R2a is a shape close to a square. However, it may be a polygon other than a square or a circle.
  • the intermediate AlN layer 122 there is a composition abnormal region where the carbon concentration and the oxygen concentration are high.
  • FIG. 14 is a TEM image around the AlN layer. In the region of the intermediate AlN layer, the abnormal composition region appears as a shadow or a void.
  • FIG. 15 is a graph showing the relationship between the optical output and the ratio of the area of the AlN layer to the area of the semiconductor formation surface of the substrate (AlN area ratio).
  • the horizontal axis of FIG. 15 is the ratio of the area of the AlN layer to the area of the semiconductor formation surface of the substrate. That is, it is the ratio of the area of the first region R1 to the area of the semiconductor formation surface of the substrate.
  • the area of the semiconductor formation surface of the substrate is the sum of the area of the first region R1 and the area of the second region R2.
  • the vertical axis of FIG. 15 represents the light output (au) of the light emitting element.
  • the AlN area ratio is 10% or more and 80% or less, the light output is larger than 1, and the light output is higher than the conventional one (AlN area ratio is 100%).
  • AlN area ratios were 26%, 38%, 50% and 66%, the light outputs were 1.34, 1.27, 1.26 and 1.23, respectively. From this, it can be seen that when the AlN area ratio is 20% or more and 70% or less, the optical output is 20% or more higher than the conventional one, and there is a remarkable effect. Further, in the range of the actually measured value, in the range of the AlN area ratio of 26% or more and 66% or less, the light output was 1.23 or more, which is a remarkable effect compared to the conventional example.
  • the light output changes critically when the AlN area ratio is 26%. In the range where the AlN area ratio is 38% or more and 66% or less, the light output shows a substantially constant value of 1.3 to 1.2, and decreases as the AlN area ratio increases. When the AlN area ratio was 25%, the light output was about 34% higher than the conventional value, and showed the highest value.
  • FIG. 16 is a graph showing the relationship between the ratio of the area of the AlN layer to the area of the semiconductor formation surface of the substrate (AlN area ratio) and the amount of increase in the driving voltage.
  • the amount of increase is the amount of increase with respect to the drive voltage of the element (conventional example) when the AlN layer is not removed.
  • the horizontal axis of FIG. 16 is the AlN area ratio.
  • the vertical axis of FIG. 16 represents the amount of increase (V) in the drive voltage of the light emitting element.
  • the driving voltage tends to increase as the AlN area ratio decreases. Since the current cross section becomes smaller, the drive voltage rises.
  • the increase range of the driving voltage is 3V or less.
  • the increase range of the driving voltage is 2V or less.
  • FIG. 17 is a graph showing the relationship between the luminous efficiency and the ratio of the area of the AlN layer to the area of the semiconductor formation surface of the substrate (AlN area ratio).
  • the horizontal axis of FIG. 17 is the AlN area ratio.
  • the vertical axis of FIG. 17 represents the luminous efficiency (au) of the light emitting element.
  • the optical outputs were 0.91, 0.98, 1.04, and 1.11. From FIG. 17, it can be seen that when the AlN area ratio is 40% or more and 80% or less, the luminous efficiency is higher than that of the conventional element (AlN area ratio 100%). In particular, it is understood that the luminous efficiency can be maintained high if the AlN area ratio is 37% or more.

Landscapes

  • Led Devices (AREA)

Abstract

【課題】非発光部における紫外線の吸収を抑制する。 【解決手段】第１面を有する基板と、基板の第１面の上方に形成されたｎ型半導体層と、紫外線を発光する発光層と、ｐ型半導体層と、ｎ型半導体層の上部の半導体層が存在しない分散して形成された電極形成面に接触し、接触面がドット電極外周を有する複数のｎドット電極とを有する半導体発光素子である。発光層において、紫外線が発光しない領域が存在しないように、ｐ型半導体層、発光層、ｎ型半導体層が除去されて残された発光領域であって、第１面に平行な面上に外周輪郭線を有した発光領域のみが形成されている

Description

半導体発光素子
　本発明は、紫外発光する半導体発光素子に関する。
　紫外線は、フォトリソグラフィー等の加工、紫外可視近赤外分光法等の分析、殺菌などの生体分野に応用されている。そして、紫外線の光源として紫外発光する半導体発光素子が研究開発されてきている。紫外線を発光させるためにＡｌを構成元素に含むIII 族窒化物半導体が用いられている。しかし、Ａｌを含む窒化物半導体は抵抗率が高く、ｎ型半導体層に用いた場合には、シート抵抗が高くなり、発光層に均一一様に電流が流れなくなる。
　例えば、特許文献１には、ｎ電極の面積がチップ面積の２５％以上５０％以下とする技術が開示されている（特許文献１の請求項１）。特許文献１では、発光層とｐ型半導体層とｐ電極とは、ドット状に分散して突出したハニカム状配置のドットパターンである。ドットパターンが存在しないｎ型半導体層の表面は、連続平面であり、その連続平面上にドットパターン径より大きい穴が開いた１枚のシート状のｎ電極が形成されている（特許文献１の図２、図４）。これにより、ｎ型半導体層のシート抵抗の高さに起因する発光効率の低下を抑えて十分な発光面積を確保しつつ、ｎ電極の面積を確保することにより順方向電圧の上昇を抑制する旨が開示されている（特許文献１の段落［００６５］）。
　また、ｎ電極の配置パターンとして、特許文献２には、種々のｎ電極のパターンが開示されている（特許文献２の図１参照）。特許文献２では、メサ構造の端部から一定の距離以上離れた位置にｐ電極を形成する技術が開示されている（特許文献２の段落［００１０］）。これにより、ｐ電極とｎ電極との間に流れる電流がメサ構造の端部の周辺に集中することを抑制できる旨が開示されている（特許文献２の段落［０００９］）。
特開２０１８－４９９５８号公報 国際公開２０１６／１４３５７４
　このように、Ａｌを含有するｎ型半導体層においては、電流が拡散しにくいため、活性層とｐ型半導体層に電流が均一一様にながれず、発光に寄与しない半導体の積層から成る発光領域が存在することになる。発光に寄与しない発光層などの半導体積層は光を吸収することになり、発光効率が低下する。
　また、紫外発光する半導体発光素子を製造する場合に、基板の上にＡｌＮ層を形成することがある。その場合に、低温で成膜する低温ＡｌＮ層と、高温で成膜する高温ＡｌＮ層と、を形成することがある。その場合には、低温ＡｌＮ層と高温ＡｌＮ層との間に、基板温度を上昇させながら成膜するＡｌＮ層を形成することが多い。
　本発明者らは、ｎドット電極からの距離が近い位置では、発光層は発光するが、ｎドット電極からの距離が遠い位置では、発光層が発光しないことを発見した。このように発光層が発光しない非発光部は、光を吸収する。特に、ｐ型半導体層にｐ型ＧａＮ層を有する場合には、ｐ型ＧａＮ層が紫外線を吸収する。
　また、本発明者らは、基板温度を上昇させながら成膜したＡｌＮ層が組成異常領域を有し、その組成異常領域が紫外線を吸収していることを突き止めた。ＡｌＮ層で紫外線が吸収されると、当然、紫外発光半導体発光素子の光出力は低下する。
　本発明の一特徴の目的は、非発光部における紫外線の吸収を抑制することである。また他の特徴の目的は、ＡｌＮ層の組成異常領域における紫外線の吸収を抑制することである。
　本発明の第一の特徴は、第１面を有する基板と、基板の第１面の上方に形成されたｎ型半導体層と、紫外線を発光する発光層と、ｐ型半導体層と、ｎ型半導体層の上部の半導体層が存在しない分散して形成された電極形成面に接触し、接触面がドット電極外周を有する複数のｎドット電極とを有する半導体発光素子において、発光層において、紫外線が発光しない領域が存在しないように、ｐ型半導体層、発光層、ｎ型半導体層が除去されて残された発光領域であって、第１面に平行な面上に外周輪郭線を有した発光領域のみが形成されていることを特徴とする半導体発光素子である。
　すなわち、本発明の特徴は、発光していない非発光領域の半導体積層を除去することにより、発光した光が多重反射により非発光領域を通過してその非発光領域で吸収されることを防止した構造が特徴である。発光領域と非発光領域との境界側面は基板の第１面に対して垂直であってもテーパ状であっても良い。テーパ状の場合には、発光領域と非発光領域は、発光層の存在する位置で定義される。したがって、外周輪郭線は発光層の側面の輪郭である。また、発光領域においては非発光部が存在しないようにｎドット電極の配置関係が決定されている。電極形成面はｎ型半導体層の上部の半導体積層が存在せず、製造工程において露出したｎ型半導体層の上面である。この電極形成面にｎドット電極は接触しており、その接触面の輪郭がドット電極外周と定義される。以上の構成により非発光領域には紫外線を吸収する半導体積層が存在しないため、発光効率が高い。
　上記特徴において、外周輪郭線に沿ってその外周輪郭線に最も接近している複数のｎドット電極の配列に関して、外周輪郭線は、その配列のｎドット電極のドット電極外周からの離間距離が、４５μｍ以下であることが望ましい。より望ましくは４０μｍ以下である。また、離間距離は、最近接する２つのｎドット電極におけるドット電極外周間の最短距離であるドット電極間距離の１／２よりも大きいことが望ましい。また、複数のｎドット電極は、第１面への投影パターンにおいて、正三角形の頂点に配置されており、正三角形の頂点に位置するｎドット電極のドット電極外周から正三角形の重心までの最短距離は、離間距離よりも小さいことが望ましい。さらに、外周輪郭線の長さは、該外周輪郭線に外接する四角形の輪郭線の長さの１．０５倍以上１．１５倍以下であることが望ましい。これらの関係が満たされることにより発光領域内の発光層には電流が略均一一様に流れ、発光領域内において全く発光しない非発光部が存在することはない。したがって、素子の外部量子効率は高くなる。
　また、基板とｎ型半導体層との間にＡｌＮ層が設けられ、第１面は、ＡｌＮ層に覆われている第１の領域（発光領域）と、ＡｌＮ層に覆われていない第２の領域（非発光領域）とを有し、第１面の全面積に対する第１の領域の面積の比率は、１０％以上８０％以下であることが望ましい。
　上記の第一の特徴の半導体発光素子では、非発光部における紫外線の吸収が抑制されている。そのため、発光素子から発光する紫外線の外部量子効率は高い。
　すなわち、発明の第二の特徴は、第１面を有する基板と、基板の前記第１面の上のＡｌＮ層と、ＡｌＮ層の上のｎ型半導体層と発光層とｐ型半導体層と、ｎ型半導体層と接触する複数のｎドット電極と、有し、複数のｎドット電極は、離散して配置されており、基板は、ＡｌＮ層に覆われている第１の領域（発光領域）と、ＡｌＮ層に覆われていない第２の領域（非発光領域）と、を有し、基板の前記第１面の面積に対する前記第１の領域の面積の比率が、１０％以上８０％以下としたことである。
　また、第二の特徴において、反射膜を有し、反射膜は、基板の第２の領域、すなわち、非発光領域に配設されていることが望ましい。これにより発光層から発光した光が多重反射により非発光領域に漏れる時に、反射膜により反射されることから外部量子効率をさらに向上させることができる。また、ＡｌＮ層には、積層方向に関して、炭素又は酸素の濃度が他の領域に比べて高い領域（中間ＡｌＮ層）存在しても良い。ＡｌＮ層は、積層方向に、低温から高温まで変化させて形成している。低温ＡｌＮ層と、その層上に中間の温度（又は、昇温過程の温度）で形成した中間ＡｌＮ層と、その層上に低温ＡｌＮ層及び中間ＡｌＮ層よりも高い温度で形成した高温ＡｌＮ層の３層で形成すると、高温ＡｌＮ層上に形成する半導体層の結晶を良質にすることができる。このとき、炭素又は酸素の濃度が他の領域に比べて高い中間ＡｌＮ層が存在する。この領域で紫外線が吸収され易いので、発光に寄与しない領域のＡｌＮ層が除去されると、光出力が向上する。第１の領域と第２の領域との位置関係は次の幾つかの関係が考えられる。第２の領域は、第１の領域の周囲を囲んでいることが望ましい。さらに、第１の領域は複数存在し、第２の領域は、複数の第１の領域の周囲を囲んでいても良い。また、第１の領域は、第２の領域の周囲を囲んでいても良い。第２の領域は複数存在し、第１の領域は、複数の第２の領域の周囲を囲んでいても良い。また、第２の領域は、内側に配設される内側第２の領域と、その外側に配設される外側第２の領域とを有し、第１の領域は内側第２の領域の周囲を囲み、外側第２の領域は第１の領域の周囲を囲んでいても良い。さらに、ＡｌＮ層は、基板の第１面から遠ざかるほど面積が狭くなる向きのテーパ側面を有していても良い。上記の第ニの特徴の半導体発光素子では、ＡｌＮ層中の組成異常領域が減少している。つまり、ＡｌＮ層の組成異常領域で吸収される紫外線量は従来より少ない。したがって、この半導体発光素子の外部量子効率は、従来に比べて高くなる。
　第一及び第二の特徴において、近接する複数のｎドット電極において、各ｎドット電極のドット電極外周から４０μｍ幅の帯状領域を描くとき、発光層の発光面の全領域は何れかの帯状領域内に属するように、ｎドット電極が配置されていることが望ましい。電流はｐ型半導体層と発光層を縦にｎ型半導体層に向けて流れ、ｎ型半導体層内を横方向に隣接する各ｎドット電極へ向けて分散してｎドット電極に流れ込む。帯状領域は各ｎドット電極へ一定密度以上の電流が流れ込むそのｎドット電極の支配領域と言える。発光層の全ての発光面を流れる電流がこの支配領域に存在すれば、発光層の発光面における電流密度は一定値以上となる。この結果、発光に寄与しない発光層の領域は存在しないことになる。　また、外周輪郭線は、円弧を有していても良い。すなわち、外周輪郭線は、その外周輪郭線に沿ってその外周輪郭線に最も接近している複数のｎドット電極の配列のドット電極外周における外周輪郭線に対面している部分と平行になる波形形状をしているのが望ましい。ｐ型半導体層は、ｐ型ＧａＮ層を有していても良い。ｐ型ＧａＮ層は正孔の伝導率がＡｌＧａＮに比べて高く望ましいが、紫外線を吸収するという欠点がある。しかし、非発光領域にはｐ－ＧａＮが存在しないことになり、光吸収を抑制することができる。
　本発明の第一の特徴では、非発光部における紫外線の吸収が抑制される。また、第二の特徴では、ＡｌＮ層の組成異常領域における紫外線の吸収が抑制される。
第１の実施形態の発光素子の概略構成図である。 第１の実施形態の発光素子から基板とｎ型半導体層とｎドット電極とを抜き出して描いた平面図である。 第１の実施形態の発光素子の外縁の周辺を拡大した図である。 第１の実施形態の発光素子と従来の発光素子とで半導体層を比較するための図である。 第２の実施形態の発光素子の概略構成図である。 第２の実施形態の発光素子におけるＡｌＮ層の周辺を拡大した拡大図である。 第２の実施形態の発光素子から基板とｎ型半導体層とｎドット電極とを抜き出して描いた平面図である。 第２の実施形態の発光素子における光の経路を説明するための図である。 基板の半導体層形成面の面積とＡｌＮ層の面積とが等しい発光素子における光の経路を説明するための図である。 第３の実施形態の発光素子における第１の領域と第２の領域とを示す平面図である。 第４の実施形態の発光素子における第１の領域と第２の領域とを示す平面図である。 第５の実施形態の発光素子における第１の領域と第２の領域とを示す平面図である。 第６の実施形態の発光素子における第１の領域と第２の領域とを示す平面図である。 ＡｌＮ層の周辺のＴＥＭ画像である。 基板の半導体形成面の面積に対するＡｌＮ層の面積の比率と光出力との関係を示すグラフである。 基板の半導体形成面の面積に対するＡｌＮ層の面積の比率と駆動電圧の上昇量との関係を示すグラフである。 基板の半導体形成面の面積に対するＡｌＮ層の面積の比率と発光効率との関係を示すグラフである。
　以下、具体的な実施形態について、半導体発光素子を例に挙げて説明する。しかし、本発明はこれらの実施形態に限定されるものではない。例えば、図面における積層構造は実際の厚みを反映したものではない。また、半導体発光素子は、実施形態とは異なる積層構造であってもよい。
（第１の実施形態）
１．半導体発光素子
　図１は、第１の実施形態の発光素子１００の概略構成図である。発光素子１００は、紫外発光する。紫外線の波長は、１００ｎｍ以上４００ｎｍ以下である。発光素子１００は、基板側に光取り出し面ＬＥ１を有するフリップチップである。図１に示すように、発光素子１００は、基板１１０と、ＡｌＮ層１２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、透明電極１６０と、ｎドット電極Ｎ１と、ｎ配線電極Ｎ２と、ｎパッド電極Ｎ３と、ｐドット電極Ｐ１と、ｐ配線電極Ｐ２と、ｐパッド電極Ｐ３と、分布ブラッグ反射膜ＤＢＲ１と、絶縁膜ＩＦ１と、を有する。
　基板１１０は、半導体層を支持する。基板１１０は、第１面１１０ａと光取り出し面ＬＥ１とを有する。第１面１１０ａは半導体層形成面である。光取り出し面ＬＥ１は、第１面１１０ａの反対側の面である。基板１１０は、例えば、サファイア基板である。また、その他にIII 族窒化物半導体を成膜することのできる成長基板であるとよい。基板１１０は、ＡｌＮと異なる異種基板である。
　ＡｌＮ層１２０は、基板１１０の第１面１１０ａの上に形成された層である。ＡｌＮ層１２０は、第１面１１０ａに接触している。ＡｌＮ層１２０は、第１面１１０ａの側から、低温ＡｌＮ層、中間ＡｌＮ層、高温ＡｌＮ層を有するとよい。中間ＡｌＮ層は、低温ＡｌＮ層の成膜温度から高温ＡｌＮ層の成膜温度に基板温度を上昇させながら成膜したＡｌＮ層である。低温ＡｌＮ層、中間ＡｌＮ層、高温ＡｌＮ層が存在することにより、結晶性に優れた半導体層を成長させることができる。
　ｎ型半導体層１３０は、ＡｌＮ層１２０の上に形成されている。ｎ型半導体層１３０は、基板１１０の上であってＡｌＮ層１２０と発光層１４０との間に位置している。ｎ型半導体層１３０は、例えば、ｎ－ＡｌＧａＮ層である。ｎ型半導体層１３０は、ｎドット電極Ｎ１と接触している。そのため、ｎ型半導体層１３０は、ｎドット電極Ｎ１と導通している。
　発光層１４０は、紫外線を発する層である。発光層１４０は、ｎ型半導体層１３０とｐ型半導体層１５０との間に位置している。発光層１４０は、井戸層と障壁層とを有する。井戸層と障壁層との繰り返し回数は、例えば、１以上５以下である。井戸層は例えばＡｌＧａＮ層である。障壁層は例えばＡｌＧａＮ層である。ただし、井戸層のＡｌ組成は、障壁層のＡｌ組成よりも低い。
　ｐ型半導体層１５０は、発光層１４０と透明電極１６０との間に位置している。ｐ型半導体層１５０は、例えば、ｐ－ＡｌＧａＮ層またはｐ－ＧａＮ層である。または、ｐ型半導体層１５０は、ｐ－ＡｌＧａＮ層とｐ－ＧａＮ層とを順に積層した層であってもよい。ｐ型半導体層１５０は、透明電極１６０を介してｐドット電極Ｐ１と導通している。
　透明電極１６０は、ｐ型半導体層１５０の上に位置している。透明電極１６０は、電流を発光面内に拡散させるためのものである。透明電極１６０の材質は、例えば、ＩＺＯ、ＩＴＯである。またはこれ以外の導電性透明酸化物であってもよい。
　ｎドット電極Ｎ１は、ｎ型半導体層１３０とｎパッド電極Ｎ３とを導通させるためのものである。ｎドット電極Ｎ１は、ｎ型半導体層１３０の上でｎ型半導体層１３０に接触している。複数のｎドット電極Ｎ１が、基板１１０の第１面１１０ａに対して離散して配置されている。
　ｎ配線電極Ｎ２は、ｎドット電極Ｎ１とｎパッド電極Ｎ３とを導通させるための配線である。ｎパッド電極Ｎ３は、素子外部の電源と電気的に接続するための電極である。
　ｐドット電極Ｐ１は、ｐ型半導体層１５０とｐパッド電極Ｐ３とを導通させるためのものである。ｐドット電極Ｐ１は、透明電極１６０に接触している。ｐドット電極Ｐ１は、透明電極１６０を介してｐ型半導体層１５０と導通している。複数のｐドット電極Ｐ１が、基板１１０の板面に対して離散して配置されている。複数のｐドット電極Ｐ１は、例えば、ハニカム状に配置されている。
　ｐ配線電極Ｐ２は、ｐドット電極Ｐ１とｐパッド電極Ｐ３とを導通させるための配線である。ｐパッド電極Ｐ３は、素子外部の電源と電気的に接続するための電極である。
　分布ブラッグ反射膜ＤＢＲ１は、光取り出し面ＬＥ１から遠ざかる向きに基板１１０を透過する光を反射するための反射膜である。分布ブラッグ反射膜ＤＢＲ１は、半導体層を覆うとともに基板１１０の一部と接触している。分布ブラッグ反射膜ＤＢＲ１は、ｐ配線電極Ｐ２等のｐ電極と、ｎ配線電極Ｎ２等のｎ電極と、を絶縁する。分布ブラッグ反射膜ＤＢＲ１は、例えば、ＳｉＯ2 とＴｉＯ2 とを交互に積層したものである。もちろん、これら以外の材質であってもよい。
　絶縁膜ＩＦ１は、ｐ配線電極Ｐ２等のｐ電極と、ｎ配線電極Ｎ２等のｎ電極と、を絶縁する。絶縁膜ＩＦ１の材質は、例えば、ＳｉＯ2 である。もちろん、その他の材質であってもよい。
２．凹凸形状部（外周輪郭線）
２－１．ｎドット電極の配置
　図２は、第１の実施形態の発光素子１００から基板１１０とｎ型半導体層１３０とｎドット電極Ｎ１とを抜き出して描いた平面図である。図１、２図２に示すように、ｎドット電極Ｎ１は、発光層１４０とｐ型半導体層１５０が除去されて露出したｎ型半導体層１３０の表面（電極形成面）に形成されている。電極形成面は第１基板１１０の板面（第１面１１０ａ）に平行な面上において、離散して分散して配置されている。複数のｎドット電極Ｎ１は、ハニカム状に配置されている。つまり、複数のｎドット電極Ｎ１は、正三角形の頂点に規則的に配置されている。複数のｎドット電極Ｎ１のピッチは等間隔である。複数のｎドット電極Ｎ１は、第１面１１０ａに平行な断面においては円形である。ｎドット電極Ｎ１が電極形成面と接触する部分の輪郭がドット電極外周である。
２－２．凹凸形状部の形状（外周輪郭線の形状）
　図３は、第１の実施形態の発光素子１００の外縁の周辺を拡大した図である。半導体層は、側面Ｏ１に凹凸形状部Ｕ１（Ｕ１の発光層１４０の側壁の第１面１１０ａの正射影の輪郭が外周輪郭線である。）を有する。凹凸形状部Ｕ１は、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、の側面Ｏ１にわたって形成されている。凹凸形状部Ｕ１は、発光層１４０の側面Ｏ１から外側に向かう向きの凹凸を有する。側面Ｏ１は、基板１１０の第１面１１０ａに交差している。この外周輪郭線により囲まれた領域が発光領域である。
　つまり、凹凸形状部Ｕ１は、ｎドット電極Ｎ１のドット電極外周の形状に沿った凹凸形状を有している。第１面１１０ａに平行な断面において、凹凸形状部Ｕ１の外周輪郭線と複数のｎドット電極Ｎ１のうち外周輪郭線に最も近い複数のｎドット電極Ｎ１の配列に注目する。その配列の各ドット電極外周との外周輪郭線との離間距離は、４５μｍ以下の範囲内にある。凹凸形状部Ｕ１の外周輪郭線とｎドット電極外周との離間距離は、１０μｍ以上４５μｍ以下の範囲内にあるとよい。好ましくは、４０μｍ以下である。さらに好ましくは、離間距離は、２０μｍ以上４５μｍ以下の範囲内であり、より好ましくは、３２μｍ以上４３μｍ以下の範囲内である。
　図３に示すように、第１面１１０ａに平行な断面における凹凸形状部Ｕ１の輪郭線は、部分的に円弧を有する。
２－３．ｎドット電極の配置と凹凸形状部（発光領域の外周輪郭線）との間の関係
　基板１１０の第１面１１０ａに平行な断面でみると次のようになっている。複数のｎドット電極Ｎ１のうち凹凸形状部Ｕ１に最も近いｎドット電極Ｎ１から凹凸形状部Ｕ１（外周輪郭線）までの離間距離Ｗ１が、隣接するｎドット電極Ｎ１のドット電極外周（ｎドット電極Ｎ１のｎ型半導体層１３０の接触面における輪郭）とｎドット電極Ｎ１のドット電極外周との間の距離Ｗ２の半分より大きい。つまり、下記の式が成り立つ。
　　　Ｗ２／２　＜　Ｗ１　　　　　　　　………（１）
　式（１）を満たす場合に、隣接するｎドット電極Ｎ１のドット電極外周とｎドット電極Ｎ１のドット電極外周との中間点Ｑ１は、これらのｎドット電極Ｎ１の双方から好適に電流が到達する。ここで、隣接するｎドット電極Ｎ１とｎドット電極Ｎ１とのドット電極外周間の距離であるドット電極間距離Ｗ２の半分（Ｗ２／２）は、ｎドット電極Ｎ１から中間点Ｑ１までの距離である。
　なお、ｎドット電極Ｎ１からの距離とは、ｎドット電極Ｎ１の中心からの距離ではなく、ｎドット電極Ｎ１のドット電極外周からの最短距離である。
　隣接するｎドット電極Ｎ１とｎドット電極Ｎ１との間のドット電極間距離Ｗ２は、複数のｎドット電極Ｎ１のうち凹凸形状部Ｕ１に最も近い複数のｎドット電極Ｎ１の配列から凹凸形状部Ｕ１までの離間距離Ｗ１より大きい。つまり、下記の式が成り立つ。
　　　Ｗ１　＜　Ｗ２　　　　　　　　　　………（２）
　式（１）、（２）を満たす場合に、ｎドット電極Ｎ１のピッチ間隔は好適である。
　ｎドット電極Ｎ１はハニカム状（三角格子）に配置されているため、３つのｎドット電極Ｎ１は正三角形の頂点に配置されている。そのため、正三角形の重心Ｇ１を仮想的に設定することができる。重心Ｇ１は、３つのｎドット電極Ｎ１から等しい距離に位置している。正三角形の頂点に位置するｎドット電極Ｎ１のドット電極外周から正三角形の重心Ｇ１までの距離Ｗ３は、複数のｎドット電極Ｎ１のうち凹凸形状部Ｕ１に最も近いｎドット電極Ｎ１の配列に関して、各ドット電極外周から凹凸形状部Ｕ１までの離間距離Ｗ１より小さい。この場合に次式（３）が成り立つ。式（３）が成り立つときには、重心Ｇ１は発光部であり非発光部ではない。
　　　Ｗ３　＜　Ｗ１　　　　　　　　　　………（３）
　また、隣接するｎドット電極に関して、それらのドット電極外周から４０μｍの帯状領域を描くときに、発光層の全ての発光面がこの帯状領域に存在するように、ｎドット電極直径、ピッチ、配置を決定することで、全発光面から発光させることができる。電流はｐ型半導体層１５０と発光層１４０を縦にｎ型半導体層１３０に向けて流れ、ｎ型半導体層１３０内を横方向に隣接する各ｎドット電極へ向けて分散してｎドット電極に流れ込む。帯状領域は各ｎドット電極へ一定密度以上の電流が流れ込むそのｎドット電極の支配領域と言える。発光層１４０の全ての発光面を流れる電流がこの支配領域に存在すれば、発光層の発光面における電流密度は一定値以上となる。この結果、発光に寄与しない発光層の領域は存在しないことになる。
２－４．凹凸形状部の輪郭線の長さ
　また、発光層１４０の発光領域の外周輪郭線は、ｎドット電極Ｎ１の直径およびピッチと、ｎドット電極Ｎ１からの距離と、に依存して変化する。本実施形態では、凹凸があるため、側面Ｏ１である凹凸形状部Ｕ１の外周輪郭線の長さは、従来に比べて長い。第１面１１０ａに平行な断面における凹凸形状部Ｕ１の外周輪郭線の長さが、第１面１１０ａに平行な断面における凹凸形状部Ｕ１（外周輪郭線）に外接する四角形の輪郭の長さの１．０５倍以上１．１５倍以下である。
３．従来の発光素子との相違点
　図４は、第１の実施形態の発光素子１００と従来の発光素子とで半導体層を比較するための図である。図４には、第１の領域Ｒ１と第２の領域Ｒ２とが描かれている。第１の領域Ｒ１はＡｌＮ層１２０が存在した領域である。第２の領域Ｒ２はｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０の積層構造が存在した領域である。従来の発光素子には第１の領域Ｒ１と第２の領域Ｒ２は存在するが、第１の実施形態の発光素子１００には存在しない。また、従来の発光素子において、第１の領域Ｒ１だけの場合もありうる。
　第１の領域Ｒ１および第２の領域Ｒ２は、非発光部である。そして、第１の領域Ｒ１および第２の領域Ｒ２は、紫外線をある程度吸収する。ｐ型半導体層１５０がｐ－ＧａＮを有する場合には、紫外線の吸収量は大きい。ｐ－ＧａＮはバンドギャップが小さく紫外線を吸収しやすいからである。
　このように、従来の発光素子における第１の領域Ｒ１および第２の領域Ｒ２は、発光に寄与しないばかりか、紫外線を吸収する。このような非発光部を有さないため、第１の実施形態の発光素子１００の外部量子効率は高い。
４．半導体発光素子の製造方法
４－１．ＡｌＮ層形成工程
　基板１１０の第１面１１０ａの上にＡｌＮ層１２０を形成する。第１面１１０ａは、光取り出し面ＬＥ１の反対側の面である。基板温度を一定にしながら第１面１１０ａの上に低温ＡｌＮ層を形成する。次に、基板温度を上昇させながら低温ＡｌＮ層の上に中間ＡｌＮ層を形成する。次に、基板温度を一定にしながら中間ＡｌＮ層の上に高温ＡｌＮ層を形成する。もちろん、高温ＡｌＮ層の形成温度は低温ＡｌＮ層の形成温度よりも高い。
４－２．半導体層形成工程
　次に、ＡｌＮ層１２０の上に半導体層を形成する。形成する順序は、ｎ型半導体層１３０、発光層１４０、ｐ型半導体層１５０の順である。これにより、ウエハの全面に半導体層が形成される。
４－３．凹凸形状部形成工程
　次に、半導体層の一部を除去して凹凸形状部Ｕ１を形成する。Ｃｌ2 等の塩素系ガスを用いたドライエッチングにより半導体層の一部を除去しつつ凹凸形状部Ｕ１を形成することができる。なお、ハニカム状に配置されるｎドット電極Ｎ１の形成位置に合わせてｎ型半導体層１３０を部分的に露出させるとよい。
４－４．透明電極形成工程
　次に、ｐ型半導体層１５０の上に透明電極１６０を形成する。
４－５．反射層形成工程
　次に、分布ブラッグ反射膜ＤＢＲ１を形成する。その際に、分布ブラッグ反射膜ＤＢＲ１が半導体層を覆うとともに基板１１０の第１面１１０ａの外周面を覆うようにする。
４－６．電極形成工程
　次に、分布ブラッグ反射膜ＤＢＲ１の一部を開口し、分布ブラッグ反射膜ＤＢＲ１で覆われているｎ型半導体層１３０および透明電極１６０の一部を露出させる。そして、ｎドット電極Ｎ１およびｐドット電極Ｐ１を形成する。その後、適宜、絶縁膜ＩＦ１を形成しつつ、ｎ配線電極Ｎ２、ｐ配線電極Ｐ２を形成すればよい。そして、ｎパッド電極Ｎ３、ｐパッド電極Ｐ３を形成する。
４－７．その他の工程
　その他、熱処理工程を適宜実施すればよい。またその他の工程を実施してもよい。
５．第１の実施形態の効果
　第１の実施形態の発光素子１００は、従来の発光素子のように非発光領域を有さない。この非発光領域は紫外線を吸収しやすい。そのため、第１の実施形態の発光素子１００では、非発光領域による光の吸収が抑制されている。したがって、第１の実施形態の発光素子１００の外部量子効率は、従来の発光素子の外部量子効率よりも十分に高い。
６．変形例
６－１．ｐドット電極
　ｐドット電極Ｐ１については、１つであってもよい場合がある。つまり、ｐドット電極Ｐ１は、離散して配置されていなくてもよい場合がある。透明電極１６０により、電流が比較的拡散するからである。
６－２．凹凸形状部（外周輪郭線）の外側
　凹凸形状部Ｕ１の外側の領域では、基板１１０の第１面１１０ａを分布ブラッグ反射膜ＤＢＲ１で覆うとよい。基板１１０の光取り出し面ＬＥ１から第１面１１０ａに向かう光を光取り出し面ＬＥ１の側に反射させることができるからである。
６－３．ｎドット電極の配列
　ｎドット電極Ｎ１はハニカム状（三角格子）に配列されている。しかし、正方格子状に配置されていてもよい。この場合であっても、第１の実施形態の技術を適用できる。また、式（１）が同様に成り立つ。または、その他の規則的な配列であってもよい。
６－４．反射膜
　第１の実施形態の分布ブラッグ反射膜ＤＢＲ１の代わりに、金属の反射膜を用いてもよい。この場合であっても、金属の反射膜は、光取り出し面ＬＥ１から遠ざかる紫外線を反射できる。ただし、ｎ電極とｐ電極とを絶縁する絶縁膜を別途形成する必要がある。
６－５．絶縁膜
　絶縁膜ＩＦ１を分布ブラッグ反射膜にしてもよい。
６－６．組み合わせ
　上記の変形例を自由に組み合わせてもよい。
（実験）
１．半導体層の形状
　２種類の発光素子を準備した。実施例の発光素子は、凹凸形状部がある第１の実施形態の発光素子１００である。比較例の発光素子は、凹凸形状部がない従来の発光素子である。実施例の発光素子の発光層の凹凸形状部の複数の凸部に外接する四角形が、比較例の発光素子の発光層の外形にほぼ一致する。それ以外については、実施例の発光素子と比較例の発光素子とは同じである。
２．凹凸形状部の長さ
　表１は凹凸形状部の外周の長さを比較する表である。表１では、凹凸形状部がある場合の発光層の側面の１周分の長さと、凹凸形状部がない場合の発光層の側面の１周分の長さと、が比較されている。
　凹凸形状部がない場合の発光層の輪郭線の長さを１としている。凹凸形状部がない場合とは、凹凸形状部の複数の凸部に外接する四角形を設定した場合である。そのため、凹凸形状部がない場合の発光層の輪郭線の長さは、凹凸形状部の複数の凸部に外接する四角形の４辺の長さの合計である。
　凹凸形状部がある場合の発光層の輪郭線の長さとは、第１面１１０ａに平行な断面における発光層の外枠の長さである。
　表１に示すように、凹凸形状部がある場合の発光層の輪郭線の長さは、凹凸形状部がない場合の発光層の輪郭線の長さの１．０９倍である。ここで、ｎドット電極Ｐ１の直径は４８μｍである。ｎドット電極Ｎ１のピッチは１０３μｍである。凹凸形状部Ｕ１、すなわち、発光領域の外周輪郭線とｎドット電極Ｎ１との離間距離は４０μｍである。
［表１］
　　　　　凹凸形状部の有無　　発光層の輪郭線の長さ
　実施例　　　　有り　　　　　　　１．０９
　比較例　　　　無し　　　　　　　１
　凹凸形状部がある場合の発光層の輪郭線の長さは、凹凸形状部がない場合の発光層の輪郭線の長さの１．０５倍以上１．１５倍以下であるとよい。この場合に、発光素子の光出力は高い。
３．光出力
　表２は、凹凸形状部と光出力との関係を比較する表である。表２に示すように、凹凸形状部がある実施例の発光素子の光出力は、凹凸形状部がない比較例の発光素子の光出力の１．０５倍である。このように、凹凸形状部を形成することにより、従来の発光素子の非発光部が除去されている。非発光部を除去することにより、非発光部による紫外線の吸収を抑制することができる。
［表２］
　　　　　凹凸形状部の有無　　　　光出力
　実施例　　　　有り　　　　　　　１．０５
　比較例　　　　無し　　　　　　　１
（第２の実施形態）
１．半導体発光素子
　図５は、第２の実施形態の発光素子１０１の概略構成図である。発光素子１０１は、紫外発光する。紫外線の波長は、１００ｎｍ以上４００ｎｍ以下である。発光素子１０１は、基板側に光取り出し面ＬＥ１を有するフリップチップである。図５に示すように、発光素子１０１は、基板１１０と、ＡｌＮ層１２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、透明電極１６０と、ｎドット電極Ｎ１と、ｎ配線電極Ｎ２と、ｎパッド電極Ｎ３と、ｐドット電極Ｐ１と、ｐ配線電極Ｐ２と、ｐパッド電極（図示せず）と、分布ブラッグ反射膜ＤＢＲ１と、絶縁膜ＩＦ１と、絶縁膜ＩＦ２と、を有する。
　基板１１０は、半導体層を支持する。基板１１０は、第１面１１０ａと光取り出し面ＬＥ１とを有する。第１面１１０ａは半導体層形成面である。光取り出し面ＬＥ１は、第１面１１０ａの反対側の面である。基板１１０は、例えば、サファイア基板である。また、その他にIII 族窒化物半導体を成膜することのできる成長基板であるとよい。基板１１０は、ＡｌＮと異なる異種基板である。
　ＡｌＮ層１２０は、基板１１０の第１面１１０ａの上に形成された層である。ＡｌＮ層１２０は、第１面１１０ａに接触している。ＡｌＮ層１２０については後述する。
　ｎ型半導体層１３０は、ＡｌＮ層１２０の上に形成されている。ｎ型半導体層１３０は、ＡｌＮ層１２０と発光層１４０との間に位置している。ｎ型半導体層１３０は、例えば、ｎ－ＡｌＧａＮ層である。ｎ型半導体層１３０は、ｎドット電極Ｎ１と接触しており、ｎ型半導体層１３０は、ｎドット電極Ｎ１と導通している。
　発光層１４０は、紫外発光する層である。発光層１４０は、ｎ型半導体層１３０とｐ型半導体層１５０との間に位置している。発光層１４０は、井戸層と障壁層とを有する。井戸層と障壁層との繰り返し回数は、例えば、１以上５以下である。井戸層は例えばＡｌＧａＮ層である。障壁層は例えばＡｌＧａＮ層である。ただし、井戸層のＡｌ組成は、障壁層のＡｌ組成よりも低い。
　ｐ型半導体層１５０は、発光層１４０と透明電極１６０との間に位置している。ｐ型半導体層１５０は、例えば、ｐ－ＡｌＧａＮ層またはｐ－ＧａＮ層である。ｐ型半導体層１５０は、透明電極１６０を介してｐドット電極Ｐ１と導通している。
　透明電極１６０は、ｐ型半導体層１５０の上に位置している。透明電極１６０は、電流を発光面内に拡散させるためのものである。透明電極１６０の材質は、例えば、ＩＺＯ、ＩＴＯである。またはこれ以外の導電性透明酸化物であってもよい。
　ｎドット電極Ｎ１は、ｎ型半導体層１３０とｎパッド電極Ｎ３とを導通させるためのものである。ｎドット電極Ｎ１は、ｎ型半導体層１３０に接触している。複数のｎドット電極Ｎ１が、基板１１０の板面に対して離散して配置されている。複数のｎドット電極Ｎ１は、例えば、ハニカム状に配置されている。
　ｎ配線電極Ｎ２は、ｎドット電極Ｎ１とｎパッド電極Ｎ３とを導通させるための配線である。ｎパッド電極Ｎ３は、素子外部の電源と電気的に接続するための電極である。
　ｐドット電極Ｐ１は、ｐ型半導体層１５０とｐパッド電極とを導通させるためのものである。ｐドット電極Ｐ１は、透明電極１６０に接触している。ｐドット電極Ｐ１は、透明電極１６０を介してｐ型半導体層１５０と導通している。複数のｐドット電極Ｐ１が、基板１１０の板面に対して離散して配置されている。複数のｐドット電極Ｐ１は、例えば、ハニカム状に配置されている。
　ｐ配線電極Ｐ２は、ｐドット電極Ｐ１とｐパッド電極とを導通させるための配線である。ｐパッド電極は、素子外部の電源と電気的に接続するための電極である。
　分布ブラッグ反射膜ＤＢＲ１は、光取り出し面ＬＥ１から遠ざかる向きに基板１１０を透過する光を反射するための反射膜である。分布ブラッグ反射膜ＤＢＲ１は、半導体層を覆うとともに基板１１０の一部と接触している。分布ブラッグ反射膜ＤＢＲ１は、例えば、ＳｉＯ2 とＴｉＯ2 とを交互に積層したものである。もちろん、これら以外の材質であってもよい。
　絶縁膜ＩＦ１は、ｐ配線電極Ｐ２等のｐ電極と、ｎ配線電極Ｎ２等のｎ電極と、を絶縁する。絶縁膜ＩＦ１の材質は、例えば、ＳｉＯ2 である。もちろん、その他の材質であってもよい。
　絶縁膜ＩＦ２は、ｎ配線電極Ｎ２等の電極を覆うとともにこれらの電極を保護する。絶縁膜ＩＦ２の材質は、例えば、ＳｉＯ2 である。もちろん、その他の材質であってもよい。
２．ＡｌＮ層
２－１．ＡｌＮ層の構造
　図６は、第２の実施形態の発光素子１０１におけるＡｌＮ層１２０の周辺を拡大した拡大図である。図６に示すように、ＡｌＮ層１２０は、低温ＡｌＮ層１２１と、中間ＡｌＮ層１２２と、高温ＡｌＮ層１２３と、を有する。基板１１０の側から、低温ＡｌＮ層１２１、中間ＡｌＮ層１２２、高温ＡｌＮ層１２３が配置されている。
　低温ＡｌＮ層１２１は、基板温度を比較的低温にして成膜したＡｌＮ層である。低温ＡｌＮ層１２１は、基板１１０と中間ＡｌＮ層１２２との間の位置にこれらに接して配置されている。低温ＡｌＮ層１２１を成膜する際の基板温度は、例えば、１０００℃以上１２００℃以下である。低温ＡｌＮ層１２１の膜厚は、例えば、０．１μｍ以上１μｍ以下である。これらの数値範囲は目安であり、上記以外の数値を用いてもよい。
　中間ＡｌＮ層１２２は、基板温度を上昇させながら成膜したＡｌＮ層である。中間ＡｌＮ層１２２は、低温ＡｌＮ層１２１と高温ＡｌＮ層１２３との間の位置にこれらに接して配置されている。中間ＡｌＮ層１２２を成膜する際の基板温度は、低温ＡｌＮ層１２１の成膜温度から高温ＡｌＮ層１２３の成膜温度までの間である。中間ＡｌＮ層１２２の膜厚は、例えば、０．３μｍ以上３μｍ以下である。これらの数値範囲は目安であり、上記以外の数値を用いてもよい。
　高温ＡｌＮ層１２３は、基板温度を比較的高温にして成膜したＡｌＮ層である。高温ＡｌＮ層１２３は、中間ＡｌＮ層１２２とｎ型半導体層１３０との間の位置にこれらに接して配置されている。高温ＡｌＮ層１２３を成膜する際の基板温度は、例えば、１２００℃以上１４００℃以下である。高温ＡｌＮ層１２３の膜厚は、例えば、０．５μｍ以上５μｍ以下である。これらの数値範囲は目安であり、上記以外の数値を用いてもよい。
　図６に示すように、ＡｌＮ層１２０は側面にテーパＴ１を有する。テーパＴ１は、基板１１０から遠ざかるほどＡｌＮ層１２０の面積が狭くなる向きの面である。
２－２．組成異常領域
　図６に示すように、中間ＡｌＮ層１２２には、組成異常領域ＣＡ１が存在する。組成異常領域ＣＡ１は、炭素原子または酸素原子の含有量が局所的に多い箇所である。組成異常領域ＣＡ１の透過型電子顕微鏡画像は、ボイドに似ている。
　また、本発明者らは、組成異常領域ＣＡ１が紫外線を吸収しやすいことを発見した。
３．第１の領域および第２の領域
　図７は、第２の実施形態の発光素子１０１から基板１１０とｎ型半導体層１３０とｎドット電極Ｎ１とを抜き出して描いた平面図である。図７に示すように、ｎドット電極Ｎ１は、基板１１０の板面に対して離散して配置されている。ｎドット電極Ｎ１は、ハニカム状に配置されている。そして、発光層１４０等の半導体層は、ｎドット電極Ｎ１の端部から４５μｍ以下の範囲内にある。そのため、発光層１４０の外側面は、ｎドット電極Ｎ１の形状に応じて凹凸形状を有している。
　図７に示すように、発光素子１０１は、第１の領域Ｒ１（発光領域）と、第２の領域Ｒ２（非発光領域）と、を有する。図７に示すように、第１の領域Ｒ１は、素子の中央付近に位置し、第２の領域Ｒ２が第１の領域Ｒ１の周囲を囲んでいる。
　図５に示すように、第１の領域Ｒ１は、基板１１０の上にＡｌＮ層１２０が形成されている領域である。第２の領域Ｒ２は、基板１１０の上にＡｌＮ層１２０が形成されていない領域である。つまり、第１の領域Ｒ１では、基板１１０はＡｌＮ層１２０に覆われており、第２の領域Ｒ２では、基板１１０はＡｌＮ層１２０に覆われていない。
　第１の領域Ｒ１では、基板１１０はＡｌＮ層１２０に接している。第２の領域Ｒ２では、基板１１０は分布ブラッグ反射膜ＤＢＲ１に接している。分布ブラッグ反射膜ＤＢＲ１は、第１の領域Ｒ１で半導体層を覆い、基板１１０の第２の領域Ｒ２に接触した状態で基板１１０の露出面を覆っている。
　発光素子１０１においては、基板１１０の第１面１１０ａの面積に対する第１の領域Ｒ１の面積の比率が、１０％以上８０％以下である。
３－１．光出力
　基板１１０の第１面１１０ａの面積に対する第１の領域Ｒ１の面積の比率が、２０％以上７０％以下の場合に、光出力が従来の発光素子より２０％以上向上する。
３－２．駆動電圧
　基板１１０の第１面１１０ａの面積に対する第１の領域Ｒ１の面積の比率を小さくすると、駆動電圧が上昇する傾向がある。基板１１０の第１面１１０ａの面積に対する第１の領域Ｒ１の面積の比率が３０％以上８０％以下の場合には、駆動電圧の上昇幅は３Ｖ以下である。
４．光の経路
４－１．第２の実施形態の発光素子
　図８は、第２の実施形態の発光素子１０１における光の経路を説明するための図である。図８には、発光層１４０から出た紫外線ＵＶ１ａが光取り出し面ＬＥ１で反射し、分布ブラッグ反射膜ＤＢＲ１で再度反射して素子外部に取り出される場合が示されている。図８に示すように、紫外線ＵＶ１ａは、光取り出し面ＬＥ１で紫外線ＵＶ１ｂの向きに反射する。紫外線ＵＶ１ｂは、分布ブラッグ反射膜ＤＢＲ１により紫外線ＵＶ１ｃの向きに反射する。
　ここで、紫外線ＵＶ１ａはＡｌＮ層１２０を通過するが、紫外線ＵＶ１ｂおよび紫外線ＵＶ１ｃは、ＡｌＮ層１２０を通過しない。このように、発光層１４０からの光がＡｌＮ層１２０を通過することを抑制できる。つまり、組成異常領域ＣＡ１による光の吸収量は少ない。
４－２．基板の半導体層形成面の面積とＡｌＮ層の面積とが等しい発光素子
　図９は、基板の半導体層形成面の面積とＡｌＮ層の面積とが等しい発光素子における光の経路を説明するための図である。図９には、発光層から出た紫外線ＵＶ２ａが光取り出し面で反射し、分布ブラッグ反射膜で再度反射して素子外部に取り出される場合が示されている。図９に示すように、紫外線ＵＶ２ａは、光取り出し面で紫外線ＵＶ２ｂの向きに反射する。紫外線ＵＶｂ２は、分布ブラッグ反射膜により紫外線ＵＶ２ｃの向きに反射する。
　ここで、紫外線ＵＶ２ａ、紫外線ＵＶ２ｂ、紫外線ＵＶ２ｃのいずれも、ＡｌＮ層を通過する。そのため、組成異常領域による光の吸収は、第２の実施形態よりも多い。
５．従来の発光素子との差異点等
　第２の実施形態の発光素子１０１では、従来の発光素子よりも発光層の発光面積が小さい。その代わりに、発光素子１０１の電流密度は、従来の発光素子よりも高い。電流抵抗値の影響はあるが、発光素子１０１の電流値は従来の発光素子の電流値と大きく変わらない。
　また、特許文献１（国際公開２０１６／１４３５７４）では、ｎ電極の形状を工夫している。しかし、ｎ電極はｎ型半導体層の上に形成されているため、発光層の周囲をｎ型半導体層が取り囲んでいる。つまり、ｎ型半導体層の下地層であるＡｌＮ層が発光層の周囲を取り囲んでいる。発光層の周囲を取り囲むＡｌＮ層は、組成異常領域で光を吸収してしまう。
　また、異種基板上にＡｌＮ層を形成する場合には、低温ＡｌＮ層１２１、中間ＡｌＮ層１２２、高温ＡｌＮ層１２３を形成しないと、結晶性に優れた半導体層を成長させることが困難である。
６．第２の実施形態の効果
　第２の実施形態の発光素子１０１は、ＡｌＮ層１２０が存在する第１の領域Ｒ１と、ＡｌＮ層１２０が存在しない第２の領域Ｒ２と、を有する。このように第２の領域Ｒ２では、ＡｌＮ層１２０が存在しないため、組成異常領域ＣＡ１が従来の発光素子に比べて小さい。そのため、ＡｌＮ層１２０の組成異常領域ＣＡ１に吸収される紫外線量は少ない。したがって、第２の実施形態の発光素子１０１の光出力は従来の発光素子の光出力に比べて十分に高い。
７．半導体発光素子の製造方法
７－１．ＡｌＮ層形成工程
　基板１１０の第１面１１０ａの上にＡｌＮ層１２０を形成する。第１面１１０ａは、光取り出し面ＬＥ１の反対側の面である。基板温度を一定にしながら第１面１１０ａの上に低温ＡｌＮ層１２１を形成する。次に、基板温度を上昇させながら低温ＡｌＮ層１２１の上に中間ＡｌＮ層１２２を形成する。次に、基板温度を一定にしながら中間ＡｌＮ層１２２の上に高温ＡｌＮ層１２３を形成する。もちろん、高温ＡｌＮ層１２３の形成温度は低温ＡｌＮ層１２１の形成温度よりも高い。
７－２．半導体層形成工程
　次に、ＡｌＮ層１２０の高温ＡｌＮ層１２３の上に半導体層を形成する。形成する順序は、ｎ型半導体層１３０、発光層１４０、ｐ型半導体層１５０の順である。
７－３．ＡｌＮ層除去工程
　次に、半導体層およびＡｌＮ層１２０を除去する。Ｃｌ2 等の塩素系ガスを用いたドライエッチングにより第１の領域Ｒ１（発光領域）を残して第２の領域Ｒ２（非発光領域）に相当する領域の半導体層およびＡｌＮ層１２０を除去する。この際に、ｎ型半導体層１３０を露出させるエッチングと、ＡｌＮ層１２０を除去するエッチングと、の２段階で実施する。なお、ハニカム状に配置されるｎドット電極Ｎ１の形成位置に合わせてｎ型半導体層１３０を露出させる。
７－４．透明電極形成工程
　次に、ｐ型半導体層１５０の上に透明電極１６０を形成する。
７－５．反射層形成工程
　次に、分布ブラッグ反射膜ＤＢＲ１を形成する。その際に、分布ブラッグ反射膜ＤＢＲ１が第１の領域Ｒ１で透明電極１６０および半導体層を覆い、第２の領域Ｒ２で基板１１０の第１面１１０ａを覆うようにする。
７－６．電極形成工程
　次に、分布ブラッグ反射膜ＤＢＲ１の一部を開口し、分布ブラッグ反射膜ＤＢＲ１で覆われているｎ型半導体層１３０および透明電極１６０の一部を露出させる。そして、ｎドット電極Ｎ１およびｐドット電極Ｐ１を形成する。その後、適宜、絶縁膜ＩＦ１を形成しつつ、ｎ配線電極Ｎ２、ｐ配線電極Ｐ２を形成すればよい。その後、絶縁膜ＩＦ２を形成する。そして、ｎパッド電極Ｎ３、ｐパッド電極を形成する。
７－７．その他の工程
　その他、熱処理工程を適宜実施すればよい。またその他の工程を実施してもよい。
８．変形例
８－１．反射膜
　第２の実施形態の分布ブラッグ反射膜ＤＢＲ１の代わりに、金属の反射膜を用いてもよい。その場合であっても、金属の反射膜は、第１の領域Ｒ１で半導体層を覆い、第２の領域Ｒ２で基板１１０に接触している。この場合であっても、金属の反射膜は、光取り出し面ＬＥ１から遠ざかる紫外線を反射できる。
８－２．絶縁膜
　絶縁膜ＩＦ１と絶縁膜ＩＦ２との少なくとも一方を分布ブラッグ反射膜にしてもよい。
８－３．ＡｌＮ層形成工程
　第２の領域Ｒ２に予め絶縁膜を形成してもよい。その絶縁膜をマスクとして、第１の領域Ｒ１にＡｌＮ層１２０を形成してもよい。この場合には、ＡｌＮ層１２０を除去する工程は必要ない。また、マスクとして用いる絶縁膜を分布ブラッグ反射膜ＤＢＲ１における１層目にしてもよい。ここで１層目とは、基板１１０の直上の第１面１１０ａに接して形成される膜である。
８－４．透明電極形成工程
　透明電極１５０を形成した後に、ＡｌＮ層１２０を除去してもよい。
８－５．ｐドット電極
　ｐドット電極Ｐ１については、１つであってもよい場合がある。つまり、ｐドット電極Ｐ１は、離散して配置されていなくてもよい場合がある。透明電極１６０により、電流が比較的拡散するからである。
８－６．組み合わせ
　上記の変形例を自由に組み合わせてもよい。
（第３の実施形態）
　第３の実施形態について説明する。第３の実施形態の半導体発光素子は、第２の実施形態の半導体発光素子に対して第１の領域Ｒ１および第３の領域Ｒ２の形成領域が異なっている。そのため、相違点について説明する。
１．第１の領域および第２の領域
　図１０は、第３の実施形態の発光素子２００における第１の領域Ｒ１（発光領域）と第２の領域Ｒ２（非発光領域）とを示す平面図である。図１０に示すように、発光素子２００は、４つの第１の領域Ｒ１と、第２の領域Ｒ２と、を有する。第２の領域Ｒ２は、４つの第１の領域Ｒ１の周囲を囲んでいる。図１０では、複数の第１の領域Ｒ１は、正方形に近い形状である。
２．変形例
　第１の領域Ｒ１の数は、４個以外の複数個であってもよい。また、第１の領域Ｒ１の形状は正方形以外の多角形または円形であってもよい。または、その他の形状であってもよい。
（第４の実施形態）
　第４の実施形態について説明する。第４の実施形態の半導体発光素子は、第２の実施形態の半導体発光素子に対して第１の領域Ｒ１および第２の領域Ｒ２の形成領域が異なっている。そのため、相違点について説明する。
１．第１の領域および第２の領域
　図１１は、第４の実施形態の発光素子３００における第１の領域Ｒ１と第２の領域Ｒ２とを示す平面図である。図１１に示すように、発光素子３００は、第１の領域Ｒ１と第２の領域Ｒ２とを有する。第２の領域Ｒ２は、素子の中央付近に位置している。第１の領域Ｒ１が第２の領域Ｒ２の周囲を囲んでいる。第１の領域Ｒ１は、枠形状をしている。第２の領域Ｒ２は、枠形状の第１の領域Ｒ１の内側で正方形に近い形状をしている。
（第５の実施形態）
　第５の実施形態について説明する。第５の実施形態の半導体発光素子は、第２の実施形態の半導体発光素子に対して第１の領域Ｒ１および第２の領域Ｒ２の形成領域が異なっている。そのため、相違点について説明する。
１．第１の領域および第２の領域
　図１２は、第５の実施形態の発光素子４００における第１の領域Ｒ１と第２の領域Ｒ２とを示す平面図である。図１２に示すように、発光素子４００は、第１の領域Ｒ１と、４つの第２の領域Ｒ２と、を有する。第１の領域Ｒ１は、４つの第２の領域Ｒ２の周囲を囲んでいる。図１２では、４つの第２の領域Ｒ２は、正方形に近い形状である。
２．変形例
　第２の領域Ｒ２の数は、４個以外の複数個であってもよい。また、第２の領域Ｒ２の形状は正方形以外の多角形または円形であってもよい。または、その他の形状であってもよい。
（第６の実施形態）
　第６の実施形態について説明する。第６の実施形態の半導体発光素子は、第２の実施形態の半導体発光素子に対して第１の領域Ｒ１および第２の領域Ｒ２の形成領域が異なっている。そのため、相違点について説明する。
１．第１の領域および第２の領域
　図１３は、第６の実施形態の発光素子５００における第１の領域Ｒ１と第２の領域Ｒ２とを示す平面図である。図１３に示すように、発光素子５００は、第１の領域Ｒ１と、内側の第２の領域Ｒ２ａと、外側の第２の領域Ｒ２ｂと、を有する。内側の第２の領域Ｒ２ａは、素子の中央付近に位置している。第１の領域Ｒ１は、内側の第２の領域Ｒ２ａの周囲を囲んでいる。外側の第２の領域Ｒ２ｂは、第１の領域Ｒ１の周囲を囲んでいる。つまり、第１の領域Ｒ１は、内側の第２の領域Ｒ２ａと外側の第２の領域Ｒ２ｂとに挟まれている。内側の第２の領域Ｒ２ａは、正方形に近い形状である。第１の領域Ｒ１は枠形状である。外側の第２の領域Ｒ２ｂは枠形状である。
２．変形例
　内側の第２の領域Ｒ２ａの形状は、正方形に近い形状である。しかし、正方形以外の多角形または円形であってもよい。
（実験）
１．炭素濃度および酸素濃度
　低温ＡｌＮ層１２１と、中間ＡｌＮ層１２２と、高温ＡｌＮ層１２３とで、炭素濃度および酸素濃度を測定した。そのためにＳＩＭＳを用いた。
　結果を表３に示す。表３に示すように、中間ＡｌＮ層１２２における炭素濃度および酸素濃度が、高温ＡｌＮ層１２３における炭素濃度および酸素濃度よりも高い。
［表３］
　　　　　　　　　炭素濃度（ｃｍ-3）　　酸素濃度（ｃｍ-3）
　高温ＡｌＮ層　　　　１×１０16　　　　　１×１０17
　中間ＡｌＮ層　　　　５×１０17　　　　　５×１０18
　低温ＡｌＮ層　　　　１×１０17　　　　　１×１０18
　上記のように、中間ＡｌＮ層１２２においては、炭素濃度および酸素濃度が高い組成異常領域が存在する。
　図１４は、ＡｌＮ層の周辺のＴＥＭ画像である。中間ＡｌＮ層の領域内に組成異常領域が影またはボイドのように映っている。
２．ＡｌＮ層における光の吸収
　サファイア基板の上にＡｌＮ層を形成し、ＡｌＮ層における光の吸収率を測定した。その結果を表４に示す。表４に示すように、ＡｌＮ層における波長２８０ｎｍの光の吸収率は２０％程度であった。ＡｌＮ層における波長２２０ｎｍの光の吸収率は３０％程度であった。このようにＡｌＮ層では紫外線の吸収が比較的強い。
［表４］
　波長　　　　　　吸収率
　５００ｎｍ　　　５～１０％
　２８０ｎｍ　　　２０％
　２２０ｎｍ　　　３０％
３．ＡｌＮ層の面積比率と素子の特性
　以下の実験においては、第２の実施形態における図７の発光素子１０１を用いて、光出力、駆動電圧、発光効率を測定した。
３－１．光出力
　図１５は、基板の半導体形成面の面積に対するＡｌＮ層の面積の比率（ＡｌＮ面積率）と光出力との関係を示すグラフである。図１５の横軸は、基板の半導体形成面の面積に対するＡｌＮ層の面積の比率である。つまり、基板の半導体形成面の面積に対する第１の領域Ｒ１の面積の比率である。ここで、基板の半導体形成面の面積は、第１の領域Ｒ１の面積と第２の領域Ｒ２の面積との和である。図１５の縦軸は、発光素子の光出力（ａ．ｕ．）である。
　図１５に示すように、ＡｌＮ面積率が１０％以上８０％以下の場合に光出力は１よりも大きく、光出力は従来（ＡｌＮ面積率が１００％）よりも高いことが分かる。ＡｌＮ面積率が２６％、３８％、５０％、６６％の時、光出力はそれぞれ、１．３４、１．２７、１．２６、１．２３であった。このことから、ＡｌＮ面積率が２０％以上７０％以下の場合には、光出力は従来よりも２０％以上高く、顕著な効果があることが分かる。また、実測値での範囲では、ＡｌＮ面積率が２６％以上、６６％以下の範囲において、光出力は従来例に比べて１．２３以上と顕著な効果が得られた。光出力は、ＡｌＮ面積率が２６％において臨界的に変化している。ＡｌＮ面積率が３８％以上、６６％以下の範囲では、光出力は１．３～１．２と略一定値を示し、ＡｌＮ面積率が増加するに連れて減少している。ＡｌＮ面積率が２５％の場合には、光出力は従来よりも３４％程度高く、最高値を示した。
３－２．駆動電圧
　図１６は、基板の半導体形成面の面積に対するＡｌＮ層の面積の比率（ＡｌＮ面積率）と駆動電圧の上昇量との関係を示すグラフである。上昇量はＡｌＮ層を除去しない時の素子（従来例）の駆動電圧に対する増加量である。図１６の横軸は、ＡｌＮ面積率である。図１６の縦軸は、発光素子の駆動電圧の上昇量（Ｖ）である。
　図１６に示すように、ＡｌＮ面積率が低いほど、駆動電圧は上昇する傾向にある。電流断面積が小さくなるため駆動電圧は上昇する。ＡｌＮ面積率が３０％以上８０％以下の場合には、駆動電圧の上昇幅は３Ｖ以下である。ＡｌＮ面積率が４０％以上８０％以下の場合には、駆動電圧の上昇幅は２Ｖ以下である。
３－３．発光効率
　図１７は、基板の半導体形成面の面積に対するＡｌＮ層の面積の比率（ＡｌＮ面積率）と発光効率との関係を示すグラフである。図１７の横軸は、ＡｌＮ面積率である。図１７の縦軸は、発光素子の発光効率（ａ．ｕ．）である。
　図１７に示すように、ＡｌＮ面積率が２６％、３８％、５０％、６６％の時、光出力はそれぞれ、０．９１、０．９８、１．０４、１．１１であった。図１７から、ＡｌＮ面積率が４０％以上８０％以下の場合に、発光効率は従来例素子（ＡｌＮ面積率１００％）よりも高いことが分かる。特に、ＡｌＮ面積率が３７％以上あれば、発光効率は高く維持できることが理解される。
４．実験のまとめ
　基板の板面に対するＡｌＮ層の面積の比率を小さくすると、それにともなって発光層の面積の比率も小さくなる。しかし、光出力は十分に向上する。面積比率が小さくなるほど、発光層に流れる電流密度が高くなるためである。一方、駆動電圧は上昇してしまう。工業的に紫外発光素子を応用する場合には、光出力の高い紫外発光素子が望まれており、光出力の向上の点からは、問題は生じない。
１００…発光素子
１１０…基板
１１０ａ…第１面
１２０…ＡｌＮ層
１３０…ｎ型半導体層
１４０…発光層
１５０…ｐ型半導体層
１６０…透明電極
Ｐ１…ｐドット電極
Ｎ１…ｎドット電極
ＤＢＲ１…分布ブラッグ反射膜
ＬＥ１…光取り出し面
Ｒ１…第１の領域
Ｒ２…第２の領域

Claims (17)

  1. 　第１面を有する基板と、前記基板の前記第１面の上方に形成されたｎ型半導体層と、紫外線を発光する発光層と、ｐ型半導体層と、前記ｎ型半導体層の上部の半導体層が存在しない分散して形成された電極形成面に接触し、接触面がドット電極外周を有する複数のｎドット電極とを有する半導体発光素子において、
    　前記発光層において、前記紫外線が発光しない領域が存在しないように、前記ｐ型半導体層、前記発光層、前記ｎ型半導体層が除去されて残された発光領域であって、前記第１面に平行な面上に外周輪郭線を有した発光領域のみが形成されている
    　ことを特徴とする半導体発光素子。
  2. 　前記外周輪郭線に沿ってその外周輪郭線に最も接近している複数の前記ｎドット電極の配列に関して、前記外周輪郭線は、その配列の前記ｎドット電極のドット電極外周からの離間距離が、４５μｍ以下であることを特徴とする請求項１に記載の半導体発光素子。
  3. 　　前記離間距離は、最近接する２つのｎドット電極における前記ドット電極外周間の最短距離であるドット電極間距離の１／２よりも大きい
    　ことを特徴とする請求項２に記載の半導体発光素子。
  4. 　前記複数のｎドット電極は、前記第１面への投影パターンにおいて、正三角形の頂点に配置されており、前記正三角形の頂点に位置する前記ｎドット電極の前記ドット電極外周から前記正三角形の重心までの最短距離は、前記離間距離よりも小さい
    　ことを特徴する請求項２又は請求項３に記載の半導体発光素子。
  5. 　前記外周輪郭線の長さは、該外周輪郭線に外接する四角形の輪郭線の長さの１．０５倍以上１．１５倍以下であること
    　を特徴とする請求項１乃至請求項４の何れか１項に記載の半導体発光素子。
  6. 　前記基板と前記ｎ型半導体層との間にＡｌＮ層が設けられ、
    　前記第１面は、前記ＡｌＮ層に覆われている第１の領域と、前記ＡｌＮ層に覆われていない第２の領域とを有し、
    　前記第１面の全面積に対する前記第１の領域の面積の比率は、１０％以上８０％以下である
    　ことを特徴とする請求項１乃至請求項５の何れか１項に記載の半導体発光素子。
  7. 　反射膜を有し、
    　前記反射膜は、前記基板の前記第２の領域に配設されている
    　ことを特徴とする請求項６に記載の半導体発光素子。
  8. 　前記ＡｌＮ層には、積層方向に関して、炭素又は酸素の濃度が他の領域に比べて高い領域が存在することを特徴とする請求項６又は請求項７に記載の半導体発光素子。
  9. 　前記第２の領域は、前記第１の領域の周囲を囲んでいる
    　ことを特徴とする請求項６乃至請求項８の何れか１項に記載の半導体発光素子。
  10. 　前記第１の領域は複数存在し、前記第２の領域は、複数の前記第１の領域の周囲を囲んでいる
    　ことを特徴とする請求項６乃至請求項８の何れか１項に記載の半導体発光素子。
  11. 　前記第１の領域は、前記第２の領域の周囲を囲んでいる
    　ことを特徴とする請求項６乃至請求項８の何れか１項に記載の半導体発光素子。
  12. 　前記第２の領域は複数存在し、前記第１の領域は、複数の前記第２の領域の周囲を囲んでいる
    　ことを特徴とする請求項６乃至請求項８の何れか１項に記載の半導体発光素子。
  13. 　前記第２の領域は、内側に配設される内側第２の領域と、その外側に配設される外側第２の領域とを有し、
    　前記第１の領域は前記内側第２の領域の周囲を囲み、前記外側第２の領域は前記第１の領域の周囲を囲んでいる
    　ことを特徴とする請求項６乃至請求項８の何れか１項に記載の半導体発光素子。
  14. 　前記ＡｌＮ層は、前記基板の前記第１面から遠ざかるほど面積が狭くなる向きのテーパ側面を有する
    　ことを特徴とする請求項６乃至請求項１３の何れか１項に記載の半導体発光素子。
  15. 　近接する複数の前記ｎドット電極において、各ｎドット電極の前記ドット電極外周から４０μｍ幅の帯状領域を描くとき、発光層の発光面の全領域は何れかの前記帯状領域内に属するように、前記ｎドット電極が配置されていることを特徴とする請求項１乃至請求項１４の何れか１項に記載の半導体発光素子。
  16. 　前記外周輪郭線は、円弧を有すること
    　を特徴する請求項１乃至請求項１５の何れか１項に記載の半導体発光素子。
  17. 　前記ｐ型半導体層は、ｐ型ＧａＮ層を有する
    　ことを特徴する請求項１乃至請求項１６の何れか１項に記載の半導体発光素子。
PCT/JP2019/047989 2018-12-26 2019-12-09 半導体発光素子 Ceased WO2020137470A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201980074061.3A CN112997324B (zh) 2018-12-26 2019-12-09 半导体发光器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-242168 2018-12-26
JP2018242168A JP7056543B2 (ja) 2018-12-26 2018-12-26 半導体発光素子
JP2019003847A JP7043014B2 (ja) 2019-01-11 2019-01-11 半導体発光素子
JP2019-003847 2019-01-11

Publications (1)

Publication Number Publication Date
WO2020137470A1 true WO2020137470A1 (ja) 2020-07-02

Family

ID=71127680

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/047989 Ceased WO2020137470A1 (ja) 2018-12-26 2019-12-09 半導体発光素子

Country Status (2)

Country Link
CN (1) CN112997324B (ja)
WO (1) WO2020137470A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022021559A (ja) * 2020-07-22 2022-02-03 日亜化学工業株式会社 発光素子及び発光装置
WO2023015275A1 (en) * 2021-08-06 2023-02-09 Creeled, Inc. Edge structures for light shaping in light-emitting diode chips
JP2024136698A (ja) * 2023-03-24 2024-10-04 豊田合成株式会社 発光素子およびその製造方法
US12278219B2 (en) 2020-12-21 2025-04-15 Creeled, Inc. LED chips and devices with textured light-extracting portions, and fabrication methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243709A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Works Ltd 半導体発光素子
JP2009289965A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd ＧａＮ系半導体装置
JP2011249805A (ja) * 2010-05-24 2011-12-08 Lg Innotek Co Ltd 発光素子
JP2013239471A (ja) * 2012-05-11 2013-11-28 Mitsubishi Chemicals Corp 発光ダイオード素子の製造方法
JP2017135348A (ja) * 2016-01-29 2017-08-03 日亜化学工業株式会社 発光素子及びその製造方法
WO2017222279A1 (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자
US20180323343A1 (en) * 2017-05-02 2018-11-08 Seoul Viosys Co., Ltd. Uv light emitting diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971369B (zh) * 2008-03-14 2012-05-23 松下电器产业株式会社 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法
JP2012204373A (ja) * 2011-03-23 2012-10-22 Toyoda Gosei Co Ltd 半導体発光素子
US9449937B2 (en) * 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
CN103311409A (zh) * 2013-06-09 2013-09-18 上海蓝光科技有限公司 一种半导体发光器件及其制造方法
JP2018049958A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子
CN207353282U (zh) * 2017-10-24 2018-05-11 厦门市三安光电科技有限公司 发光二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243709A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Works Ltd 半導体発光素子
JP2009289965A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd ＧａＮ系半導体装置
JP2011249805A (ja) * 2010-05-24 2011-12-08 Lg Innotek Co Ltd 発光素子
JP2013239471A (ja) * 2012-05-11 2013-11-28 Mitsubishi Chemicals Corp 発光ダイオード素子の製造方法
JP2017135348A (ja) * 2016-01-29 2017-08-03 日亜化学工業株式会社 発光素子及びその製造方法
WO2017222279A1 (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자
US20180323343A1 (en) * 2017-05-02 2018-11-08 Seoul Viosys Co., Ltd. Uv light emitting diode

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022021559A (ja) * 2020-07-22 2022-02-03 日亜化学工業株式会社 発光素子及び発光装置
JP7177360B2 (ja) 2020-07-22 2022-11-24 日亜化学工業株式会社 発光素子及び発光装置
US12278219B2 (en) 2020-12-21 2025-04-15 Creeled, Inc. LED chips and devices with textured light-extracting portions, and fabrication methods
WO2023015275A1 (en) * 2021-08-06 2023-02-09 Creeled, Inc. Edge structures for light shaping in light-emitting diode chips
US11870009B2 (en) 2021-08-06 2024-01-09 Creeled, Inc. Edge structures for light shaping in light-emitting diode chips
JP2024136698A (ja) * 2023-03-24 2024-10-04 豊田合成株式会社 発光素子およびその製造方法

Also Published As

Publication number Publication date
CN112997324A (zh) 2021-06-18
CN112997324B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
JP6609271B2 (ja) 発光素子
US8878220B2 (en) Light emitting diode with improved luminous efficiency
CN103069588B (zh) 光提取效率提高的发光二极管
WO2020137470A1 (ja) 半導体発光素子
TWI607612B (zh) 半導體雷射元件
US20120299048A1 (en) Semiconductor light emitting device having current blocking layer
US8614458B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
JP5095785B2 (ja) 半導体発光素子及びその製造方法
TW201711224A (zh) 發光二極體及其製造方法
JP6013931B2 (ja) 半導体発光素子
JP5713856B2 (ja) 光透過型金属電極、電子装置及び光学素子
CN1971955A (zh) 垂直基于氮化镓的发光二极管
WO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP2022139394A (ja) 発光素子とその製造方法
JP5518273B1 (ja) 発光ダイオード素子および発光ダイオード装置
TWI393271B (zh) 光電半導體裝置
WO2014192226A1 (ja) 発光素子
JP2013168598A (ja) 半導体発光素子
US20100224887A1 (en) Semiconductor light emitting device
JP7043014B2 (ja) 半導体発光素子
JP2012104739A (ja) 発光素子
JP2012033537A (ja) 発光素子
JP7056543B2 (ja) 半導体発光素子
WO2020224643A1 (zh) 一种正装集成单元二极管芯片
WO2015145899A1 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19904032

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19904032

Country of ref document: EP

Kind code of ref document: A1