WO2020115951A1 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置 Download PDF

Info

Publication number
WO2020115951A1
WO2020115951A1 PCT/JP2019/031351 JP2019031351W WO2020115951A1 WO 2020115951 A1 WO2020115951 A1 WO 2020115951A1 JP 2019031351 W JP2019031351 W JP 2019031351W WO 2020115951 A1 WO2020115951 A1 WO 2020115951A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide layer
layer
nitrogen concentration
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/031351
Other languages
English (en)
French (fr)
Inventor
勉 堀
弘 塩見
貴也 宮瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to DE112019006020.1T priority Critical patent/DE112019006020T5/de
Priority to CN201980041859.8A priority patent/CN112335057B/zh
Priority to JP2020559707A priority patent/JP7388365B2/ja
Priority to US17/274,859 priority patent/US12125881B2/en
Publication of WO2020115951A1 publication Critical patent/WO2020115951A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type

Definitions

  • the present disclosure relates to a silicon carbide epitaxial substrate and a silicon carbide semiconductor device.
  • This application claims priority based on Japanese Patent Application No. 2018-227550, which is a Japanese patent application filed on December 4, 2018. All contents described in the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 describes a silicon carbide epitaxial substrate having a first silicon carbide layer, a second silicon carbide layer, and a third silicon carbide layer.
  • the impurity concentration of the second silicon carbide layer is higher than the impurity concentration of the first silicon carbide layer.
  • the impurity concentration of the third silicon carbide layer is lower than the impurity concentration of the first silicon carbide layer.
  • a silicon carbide epitaxial substrate includes a polytype 4H silicon carbide substrate and a polytype 4H silicon carbide epitaxial layer.
  • the silicon carbide substrate contains basal plane dislocations.
  • the silicon carbide epitaxial layer is provided on the silicon carbide substrate.
  • the silicon carbide epitaxial layer includes a first silicon carbide layer provided on the silicon carbide substrate, a second silicon carbide layer provided on the first silicon carbide layer, and a third silicon carbide layer provided on the second silicon carbide layer. It includes a silicon carbide layer and a fourth silicon carbide layer provided on the third silicon carbide layer and forming a main surface.
  • the main surface is inclined at an angle of more than 0° and 6° or less with respect to the ⁇ 0001 ⁇ plane.
  • Each of the first silicon carbide layer, the second silicon carbide layer, the third silicon carbide layer and the fourth silicon carbide layer contains nitrogen.
  • the nitrogen concentration of the second silicon carbide layer increases from the first silicon carbide layer toward the third silicon carbide layer.
  • the value obtained by subtracting the nitrogen concentration of the first silicon carbide layer from the nitrogen concentration of the third silicon carbide layer divided by the thickness of the second silicon carbide layer is 6 ⁇ 10 23 cm ⁇ 4 or less.
  • a silicon carbide semiconductor device includes a polytype 4H silicon carbide substrate, a polytype 4H silicon carbide epitaxial layer, a first electrode, and a second electrode.
  • the silicon carbide substrate contains basal plane dislocations.
  • the silicon carbide epitaxial layer is provided on the silicon carbide substrate.
  • the first electrode is provided on the silicon carbide epitaxial layer.
  • the second electrode is in contact with the silicon carbide substrate.
  • the silicon carbide epitaxial layer includes a first silicon carbide layer provided on the silicon carbide substrate, a second silicon carbide layer provided on the first silicon carbide layer, and a third silicon carbide layer provided on the second silicon carbide layer.
  • It includes a silicon carbide layer and a fourth silicon carbide layer provided on the third silicon carbide layer and forming a main surface.
  • the main surface is inclined at an angle of more than 0° and 6° or less with respect to the ⁇ 0001 ⁇ plane.
  • Each of the first silicon carbide layer, the second silicon carbide layer, the third silicon carbide layer and the fourth silicon carbide layer contains nitrogen.
  • the nitrogen concentration of the second silicon carbide layer increases from the first silicon carbide layer toward the third silicon carbide layer.
  • the value obtained by subtracting the nitrogen concentration of the first silicon carbide layer from the nitrogen concentration of the third silicon carbide layer divided by the thickness of the second silicon carbide layer is 6 ⁇ 10 23 cm ⁇ 4 or less.
  • FIG. 1 is a schematic plan view showing the configuration of the silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 2 is a schematic sectional view taken along the line II-II in FIG.
  • FIG. 3 is a diagram showing a nitrogen concentration distribution in the thickness direction of the silicon carbide epitaxial substrate.
  • FIG. 4 is a diagram showing the relationship between the thickness of the third silicon carbide layer and the nitrogen concentration.
  • FIG. 5 is a partial cross-sectional schematic view showing the configuration of the silicon carbide epitaxial substrate manufacturing apparatus according to the present embodiment.
  • FIG. 6 is a schematic sectional view showing a first step of the method for manufacturing the silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 7 is a schematic sectional view showing a second step of the method for manufacturing the silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 8 is a schematic sectional view showing a third step of the method for manufacturing the silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 9 is a schematic sectional view showing a fourth step of the method for manufacturing the silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 10 is a schematic sectional view showing the configuration of the silicon carbide semiconductor device according to the present embodiment.
  • FIG. 11 is a schematic sectional view showing a first step of the method for manufacturing the silicon carbide semiconductor device according to the present embodiment.
  • FIG. 12 is a schematic sectional view showing a second step of the method for manufacturing the silicon carbide semiconductor device according to the present embodiment.
  • FIG. 13 is a schematic sectional view showing a third step of the method for manufacturing the silicon carbide semiconductor device according to the present embodiment.
  • FIG. 14 is a schematic sectional view showing a fourth step of the method for manufacturing the silicon carbide semiconductor device according to the present embodiment.
  • FIG. 15 is a schematic sectional view showing a fifth step of the method for manufacturing the silicon carbide semiconductor device according to the present embodiment.
  • An object of the present disclosure is to provide a silicon carbide epitaxial substrate and a silicon carbide semiconductor device capable of suppressing basal plane dislocations from becoming stacking faults.
  • a silicon carbide epitaxial substrate 100 includes a polytype 4H silicon carbide substrate 1 and a polytype 4H silicon carbide epitaxial layer 9.
  • Silicon carbide substrate 1 includes basal plane dislocations 61.
  • Silicon carbide epitaxial layer 9 is provided on silicon carbide substrate 1.
  • the polytype of each of silicon carbide substrate 1 and silicon carbide epitaxial layer 9 is 4H—SiC.
  • Silicon carbide epitaxial layer 9 includes first silicon carbide layer 10 provided on silicon carbide substrate 1, second silicon carbide layer 20 provided on first silicon carbide layer 10, and second silicon carbide layer 20. And a fourth silicon carbide layer 40 provided on top of third silicon carbide layer 30 and constituting main surface 2, respectively.
  • Main surface 2 is inclined at an angle of more than 0° and not more than 6° with respect to the ⁇ 0001 ⁇ plane.
  • Each of first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, and fourth silicon carbide layer 40 contains nitrogen.
  • the nitrogen concentration of second silicon carbide layer 20 increases from first silicon carbide layer 10 toward third silicon carbide layer 30.
  • the value obtained by subtracting the nitrogen concentration of first silicon carbide layer 10 from the nitrogen concentration of third silicon carbide layer 30 divided by the thickness of second silicon carbide layer 20 is 6 ⁇ 10 23 cm ⁇ 4 or less.
  • X and N may satisfy Expression 2.
  • the nitrogen concentration of fourth silicon carbide layer 40 may be lower than the nitrogen concentration of third silicon carbide layer 30.
  • the nitrogen concentration of fourth silicon carbide layer 40 may be lower than the nitrogen concentration of first silicon carbide layer 10.
  • the nitrogen concentration of silicon carbide substrate 1 is higher than the nitrogen concentration of first silicon carbide layer 10, and the third carbonization is performed. It may be lower than the nitrogen concentration of the silicon layer 30.
  • second silicon carbide layer 20 may have a thickness of 5 ⁇ m or less.
  • third silicon carbide layer 30 may have a thickness of 20 ⁇ m or less.
  • a silicon carbide semiconductor device includes a silicon carbide substrate 1 of polytype 4H, a silicon carbide epitaxial layer 9 of polytype 4H, a first electrode 60, and a second electrode 70.
  • Silicon carbide substrate 1 includes basal plane dislocations 61.
  • Silicon carbide epitaxial layer 9 is provided on silicon carbide substrate 1.
  • First electrode 60 is provided on silicon carbide epitaxial layer 9.
  • Second electrode 70 is in contact with silicon carbide substrate 1.
  • the polytype of each of silicon carbide substrate 1 and silicon carbide epitaxial layer 9 is 4H—SiC.
  • Silicon carbide epitaxial layer 9 includes first silicon carbide layer 10 provided on silicon carbide substrate 1, second silicon carbide layer 20 provided on first silicon carbide layer 10, and second silicon carbide layer 20.
  • a fourth silicon carbide layer 40 provided on top of third silicon carbide layer 30 and constituting main surface 2, respectively.
  • Main surface 2 is inclined at an angle of more than 0° and not more than 6° with respect to the ⁇ 0001 ⁇ plane.
  • Each of first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, and fourth silicon carbide layer 40 contains nitrogen.
  • the nitrogen concentration of second silicon carbide layer 20 increases from first silicon carbide layer 10 toward third silicon carbide layer 30.
  • a value obtained by subtracting the nitrogen concentration of first silicon carbide layer 10 from the nitrogen concentration of third silicon carbide layer 30 by the thickness of second silicon carbide layer 20 is 6 ⁇ 10 23 cm ⁇ 4 or less.
  • the nitrogen concentration of fourth silicon carbide layer 40 may be lower than the nitrogen concentration of third silicon carbide layer 30.
  • the nitrogen concentration of fourth silicon carbide layer 40 may be lower than the nitrogen concentration of first silicon carbide layer 10.
  • the nitrogen concentration of silicon carbide substrate 1 is higher than the nitrogen concentration of first silicon carbide layer 10 and third silicon carbide is used. It may be lower than the nitrogen concentration of layer 30.
  • the thickness of second silicon carbide layer 20 may be 5 ⁇ m or less.
  • the thickness of third silicon carbide layer 30 may be 20 ⁇ m or less.
  • silicon carbide epitaxial substrate 100 As shown in FIGS. 1 and 2, silicon carbide epitaxial substrate 100 according to the present embodiment has a silicon carbide substrate 1 of polytype 4H and a silicon carbide epitaxial layer 9 of polytype 4H. Silicon carbide substrate 1 has a first main surface 4 and a second main surface 3 opposite to first main surface 4. Silicon carbide epitaxial layer 9 is in contact with first main surface 4. Silicon carbide epitaxial layer 9 has a main surface 2 opposite to first main surface 4. Each of silicon carbide substrate 1 and silicon carbide epitaxial layer 9 is made of hexagonal silicon carbide.
  • silicon carbide epitaxial substrate 100 may be provided with first flat 16 extending in first direction 101. Silicon carbide epitaxial substrate 100 may be provided with a second flat (not shown) extending in second direction 102.
  • the second direction 102 is, for example, the ⁇ 1-100> direction.
  • First direction 101 is a direction parallel to main surface 2 and perpendicular to second direction 102.
  • the first direction 101 is, for example, a direction including a ⁇ 11-20> direction component.
  • the diameter 111 (maximum diameter) of the second main surface 3 is, for example, 100 mm or more.
  • the diameter 111 may be 150 mm or more, 200 mm or more, or 250 mm or more.
  • the upper limit of the diameter 111 is not particularly limited.
  • the upper limit of the diameter 111 may be, for example, 300 mm.
  • Silicon carbide substrate 1 contains nitrogen (N) as an n-type impurity.
  • the conductivity type of silicon carbide substrate 1 is n-type.
  • the first main surface 4 is inclined at an angle of more than 0° and 6° or less with respect to the ⁇ 0001 ⁇ plane.
  • Silicon carbide substrate 1 has a thickness of, for example, 350 ⁇ m or more and 500 ⁇ m or less.
  • silicon carbide epitaxial layer 9 is provided on silicon carbide substrate 1.
  • Silicon carbide epitaxial layer 9 contains nitrogen as an n-type impurity.
  • the conductivity type of silicon carbide epitaxial layer 9 is n-type.
  • Main surface 2 of silicon carbide epitaxial layer 9 is inclined at an angle of more than 0° and 6° or less with respect to the ⁇ 0001 ⁇ plane. Specifically, main surface 2 may be inclined with respect to the (0001) plane in the off direction at an angle of more than 0° and not more than 6°. Alternatively, the main surface 2 may be inclined with respect to the (000-1) plane in the off direction at an angle of more than 0° and 6° or less.
  • the off direction is, for example, the ⁇ 11-20> direction.
  • the off direction is not limited to the ⁇ 11-20> direction.
  • the off direction may be, for example, a ⁇ 1-100> direction or a direction having a ⁇ 1-100> direction component and a ⁇ 11-20> direction component.
  • Off-angle ⁇ 1 is an angle at which main surface 2 is inclined with respect to the ⁇ 0001 ⁇ plane.
  • the off angle ⁇ 1 is, for example, greater than 0° and 6° or less.
  • the off angle ⁇ 1 may be 1° or more, or 2° or more.
  • the off angle ⁇ 1 may be 7° or less, or 6° or less.
  • the third direction 103 is a direction perpendicular to the ⁇ 0001 ⁇ plane.
  • the third direction 103 is, for example, the ⁇ 0001> direction.
  • the fourth direction 104 is a direction perpendicular to the third direction 103.
  • the fourth direction 104 is, for example, the ⁇ 11-20> direction.
  • the fourth direction 104 is the off direction.
  • the normal line direction of the main surface 2 is the fifth direction 105.
  • the fifth direction is a direction inclined by an off angle ⁇ 1 in the off direction with respect to the ⁇ 0001> direction.
  • silicon carbide epitaxial layer 9 includes first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, fourth silicon carbide layer 40, and fifth carbon carbide layer. And a silicon layer 50.
  • First silicon carbide layer 10 is provided on silicon carbide substrate 1.
  • First silicon carbide layer 10 is in contact with silicon carbide substrate 1.
  • First silicon carbide layer 10 has a thickness (first thickness T1) of, for example, 0.5 ⁇ m or more and 3 ⁇ m or less.
  • Second silicon carbide layer 20 is provided on first silicon carbide layer 10.
  • Second silicon carbide layer 20 is in contact with first silicon carbide layer 10.
  • Second silicon carbide layer 20 has a thickness (second thickness T2) of, for example, 5 ⁇ m or less.
  • the second thickness T2 may be, for example, 4.5 ⁇ m or less, or may be 4 ⁇ m or less.
  • the lower limit of the second thickness T2 is not particularly limited, but is, for example, 0.5 ⁇ m or more.
  • the third silicon carbide layer 30 is provided on the second silicon carbide layer 20.
  • Third silicon carbide layer 30 is in contact with second silicon carbide layer 20.
  • Third silicon carbide layer 30 has a thickness (third thickness T3) of, for example, 20 ⁇ m or less.
  • the third thickness T3 may be, for example, 18 ⁇ m or less, or 16 ⁇ m or less.
  • the lower limit of the third thickness T3 is not particularly limited, but is, for example, 1 ⁇ m or more.
  • the fifth silicon carbide layer 50 is provided on the third silicon carbide layer 30.
  • the fifth silicon carbide layer 50 is in contact with the third silicon carbide layer 30.
  • Fifth silicon carbide layer 50 has a thickness (fifth thickness T5) of, for example, 0.01 ⁇ m or more and 0.3 ⁇ m or less.
  • the fourth silicon carbide layer 40 constitutes the main surface 2. Fourth silicon carbide layer 40 is provided on third silicon carbide layer 30. Specifically, fourth silicon carbide layer 40 is provided on third silicon carbide layer 30 via fifth silicon carbide layer 50. Fourth silicon carbide layer 40 is in contact with fifth silicon carbide layer 50. Fourth silicon carbide layer 40 has a thickness (fourth thickness T4) of, for example, 3 ⁇ m or more and 50 ⁇ m or less.
  • silicon carbide substrate 1 includes basal plane dislocations 61.
  • the basal plane dislocation 61 extends from the second main surface 3 to the first main surface 4.
  • the basal plane dislocation 61 extends on the ⁇ 0001 ⁇ plane.
  • the basal plane dislocations 61 extend along the fourth direction 104.
  • the basal plane dislocation 61 reaches each of the first main surface 4 and the second main surface 3.
  • Basal plane dislocation 61 is converted into threading edge dislocation 62 at the interface between silicon carbide substrate 1 and silicon carbide epitaxial layer 9.
  • Silicon carbide epitaxial layer 9 includes threading edge dislocations 62.
  • each of first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, fourth silicon carbide layer 40, and fifth silicon carbide layer 50 includes threading edge dislocations 62. I'm out. The threading edge dislocations 62 reach the main surface 2.
  • FIG. 3 is a diagram showing a nitrogen concentration distribution in the thickness direction of silicon carbide epitaxial substrate 100.
  • the nitrogen concentration (first nitrogen concentration N1) of silicon carbide substrate 1 is, for example, 5 ⁇ 10 18 cm ⁇ 3 or more and 7 ⁇ 10 18 cm ⁇ 3 or less.
  • First nitrogen concentration N1 is an average value of nitrogen concentration of silicon carbide substrate 1 in the thickness direction.
  • the measurement position of nitrogen concentration is the center of silicon carbide substrate 1.
  • the nitrogen concentration of silicon carbide substrate 1 is substantially constant in the thickness direction. Specifically, in the thickness direction, the ratio of the difference between the maximum value and the minimum value of the nitrogen concentration of silicon carbide substrate 1 to the average value (that is, (maximum value-minimum value)/average value) is 10% or less.
  • the nitrogen concentration (second nitrogen concentration N2) of first silicon carbide layer 10 is, for example, not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 3 ⁇ 10 18 cm ⁇ 3 .
  • the second nitrogen concentration N2 is an average value of the nitrogen concentration of the first silicon carbide layer 10 in the thickness direction.
  • the measurement position of the nitrogen concentration is the center of the first silicon carbide layer 10.
  • the nitrogen concentration of first silicon carbide layer 10 is substantially constant in the thickness direction. Specifically, in the thickness direction, the ratio of the difference between the maximum value and the minimum value of the nitrogen concentration of first silicon carbide layer 10 to the average value is 10% or less.
  • the second nitrogen concentration N2 is lower than the first nitrogen concentration N1.
  • the nitrogen concentration (third nitrogen concentration N3) of third silicon carbide layer 30 is, for example, not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 2 ⁇ 10 19 cm ⁇ 3 .
  • Third nitrogen concentration N3 is an average value of nitrogen concentration of third silicon carbide layer 30 in the thickness direction. The measurement position of the nitrogen concentration is the center of the third silicon carbide layer 30. As shown in FIG. 3, the nitrogen concentration of third silicon carbide layer 30 is substantially constant in the thickness direction. Specifically, in the thickness direction, the ratio of the difference between the maximum value and the minimum value of the nitrogen concentration of third silicon carbide layer 30 to the average value is 10% or less.
  • the third nitrogen concentration N3 is higher than the first nitrogen concentration N1.
  • the first nitrogen concentration N1 may be higher than the second nitrogen concentration N2 and lower than the third nitrogen concentration N3.
  • the nitrogen concentration of second silicon carbide layer 20 changes in the thickness direction. Specifically, the nitrogen concentration of second silicon carbide layer 20 increases from first silicon carbide layer 10 toward third silicon carbide layer 30. More specifically, the nitrogen concentration of second silicon carbide layer 20 increases substantially monotonically from first silicon carbide layer 10 toward third silicon carbide layer 30. The measurement position of the nitrogen concentration is the center of the second silicon carbide layer 20.
  • the value obtained by subtracting the nitrogen concentration of the first silicon carbide layer 10 (second nitrogen concentration N2) from the nitrogen concentration of the third silicon carbide layer 30 (third nitrogen concentration N3) is the thickness of the second silicon carbide layer 20 (second thickness).
  • the value divided by T2) (that is, the nitrogen concentration gradient of the second silicon carbide layer 20) is 6 ⁇ 10 23 cm ⁇ 4 or less.
  • the nitrogen concentration gradient of second silicon carbide layer 20 may be 2 ⁇ 10 23 cm ⁇ 4 or less, or 8 ⁇ 10 22 cm ⁇ 4 or less.
  • the nitrogen concentration (fourth nitrogen concentration N4) of fourth silicon carbide layer 40 is, for example, not less than 1 ⁇ 10 15 cm ⁇ 3 and not more than 3 ⁇ 10 16 cm ⁇ 3 .
  • the fourth nitrogen concentration N4 is the average value of the nitrogen concentration of the fourth silicon carbide layer 40 in the thickness direction.
  • the measurement position of the nitrogen concentration is the center of the fourth silicon carbide layer 40.
  • the nitrogen concentration of fourth silicon carbide layer 40 is substantially constant in the thickness direction. Specifically, in the thickness direction, the ratio of the difference between the maximum value and the minimum value of the nitrogen concentration of fourth silicon carbide layer 40 to the average value is 10% or less.
  • the fourth nitrogen concentration N4 is lower than the second nitrogen concentration N2.
  • the fourth nitrogen concentration N4 is lower than the third nitrogen concentration N3.
  • the fourth nitrogen concentration N4 is lower than the first nitrogen concentration N1.
  • the nitrogen concentration of the fifth silicon carbide layer 50 decreases from the third silicon carbide layer 30 toward the fourth silicon carbide layer 40. More specifically, the nitrogen concentration of the fifth silicon carbide layer 50 varies from the boundary (third boundary 7) between the third silicon carbide layer 30 and the fifth silicon carbide layer 50 to the fourth silicon carbide layer 40 and the fifth carbon carbide. It substantially monotonically decreases toward the boundary (fourth boundary 8) with the silicon layer 50.
  • the measurement position of the nitrogen concentration is the center of the fifth silicon carbide layer 50.
  • the absolute value of the nitrogen concentration gradient of fifth silicon carbide layer 50 may be larger than the absolute value of the nitrogen concentration gradient of second silicon carbide layer 20.
  • the thickness X A of the n-type impurity layer (third silicon carbide layer 30) required to reduce the amount of holes to 1/A is represented by Formula 3. Specifically, in order to reduce the amount of holes to 1/100, the thickness X 100 of third silicon carbide layer 30 is calculated as L ⁇ ln(100). Similarly, in order to reduce the amount of holes to 1/1000, the thickness X 1000 of the third silicon carbide layer 30 is calculated as L ⁇ ln(1000). In Expression 3, L is the diffusion length of holes and ln is the natural logarithm.
  • Equation 4 The diffusion length (L) of holes is expressed by Equation 4.
  • D is the diffusion coefficient and ⁇ is the carrier lifetime.
  • ⁇ is the carrier lifetime.
  • k is Boltzmann's coefficient
  • T temperature (K)
  • q is 0.026V.
  • T. Tawara et al. "Short minority carrier lifetimes in highly nitrogen-doped 4H-SiC epilayers for suppression of the stacking fault formation in PiN diodes", J. Appl. Phys. 120, 115101 (2016).
  • the lifetime ⁇ is expressed as Equation 5.
  • N is a carrier concentration.
  • the nitrogen concentration of the third silicon carbide layer 30 is substantially the same as the carrier concentration, the nitrogen concentration of the third silicon carbide layer 30 required to reduce the amount of holes to 1/A, The relationship with the thickness of the silicon carbide layer 3 is obtained by substituting the equations 4 and 5 into the equation 3.
  • FIG. 4 shows the relationship between the nitrogen concentration of the third silicon carbide layer 30 necessary to reduce the amount of holes to 1/A and the thickness of the third silicon carbide layer 30.
  • X 100 in FIG. 4 shows the relationship between the nitrogen concentration of the third silicon carbide layer 30 and the thickness of the third silicon carbide layer 30, which is necessary to reduce the amount of holes to 1/100.
  • the nitrogen concentration of third silicon carbide layer 30 was set to Ncm ⁇ 3, and the thickness of third silicon carbide layer 30 was set to X ⁇ m. In that case, X and N must satisfy Equation 1.
  • the nitrogen concentration of the silicon carbide epitaxial substrate can be measured by SIMS (Secondary Ion Mass Spectrometry), for example.
  • the measuring device is, for example, a secondary ion mass spectrometer manufactured by Cameca.
  • the measurement pitch is, for example, 0.01 ⁇ m.
  • the primary ion beam is cesium (Cs).
  • the primary ion energy is 14.5 eV.
  • the secondary ion polarity is negative.
  • the measurement position of the nitrogen concentration is the center of the silicon carbide epitaxial substrate.
  • the manufacturing apparatus 200 for the silicon carbide epitaxial substrate 100 is, for example, a hot wall type horizontal CVD (Chemical Vapor Deposition) apparatus.
  • the manufacturing apparatus 200 mainly has a reaction chamber 201, a heating element 203, a quartz tube 204, a heat insulating material 205, and an induction heating coil 206.
  • the heating element 203 has, for example, a tubular shape, and forms the reaction chamber 201 inside.
  • the heating element 203 is made of graphite, for example.
  • the heat insulating material 205 surrounds the outer circumference of the heating element 203.
  • the heat insulating material 205 is provided inside the quartz tube 204 so as to contact the inner peripheral surface of the quartz tube 204.
  • the induction heating coil 206 is wound, for example, along the outer peripheral surface of the quartz tube 204.
  • the induction heating coil 206 is configured to be able to supply an alternating current with an external power source (not shown). As a result, the heating element 203 is induction-heated. As a result, the reaction chamber 201 is heated by the heating element 203.
  • the reaction chamber 201 is a space surrounded by a heating element 203. Silicon carbide substrate 1 is arranged in reaction chamber 201. Reaction chamber 201 is configured to be able to heat silicon carbide substrate 1. Reaction chamber 201 is provided with susceptor 210 that holds silicon carbide substrate 1. The susceptor 210 is configured to be rotatable about a rotation shaft 212.
  • the manufacturing apparatus 200 has a gas inlet 207 and a gas outlet 208.
  • the gas exhaust port 208 is connected to an exhaust pump (not shown).
  • the arrow in FIG. 5 has shown the flow of gas.
  • the gas is introduced into the reaction chamber 201 through the gas introduction port 207 and exhausted through the gas exhaust port 208.
  • the pressure in the reaction chamber 201 is adjusted by the balance between the gas supply amount and the gas exhaust amount.
  • the manufacturing apparatus 200 has a gas supply unit (not shown) configured to be capable of supplying a mixed gas containing silane, ammonia, hydrogen, and propane to the reaction chamber 201, for example.
  • the gas supply unit may include a gas cylinder capable of supplying propane gas, a gas cylinder capable of supplying hydrogen gas, a gas cylinder capable of supplying silane gas, and a gas cylinder capable of supplying ammonia gas. Good.
  • the winding density of the induction heating coil 206 may be changed in the axial direction of the reaction chamber 201.
  • the winding density [turns/m] is the number of turns of the coil per unit length in the axial direction of the device.
  • the winding density of the upstream induction heating coil 206 may be higher than that of the downstream induction heating coil 206 in order to effectively thermally decompose ammonia on the upstream side.
  • the silicon carbide substrate 1 is prepared.
  • a silicon carbide single crystal having a polytype of 4H—SiC is manufactured by the sublimation method.
  • silicon carbide substrate 1 is prepared by slicing the silicon carbide single crystal with a wire saw, for example.
  • Silicon carbide substrate 1 contains nitrogen as an n-type impurity.
  • the conductivity type of silicon carbide substrate 1 is n-type.
  • silicon carbide substrate 1 has a first main surface 4 and a second main surface 3 opposite to first main surface 4.
  • the first main surface 4 is, for example, a surface inclined in the off direction by an off angle ⁇ 1 with respect to the ⁇ 0001 ⁇ surface.
  • the off angle ⁇ 1 is greater than 0° and less than 6°.
  • the off direction is, for example, the ⁇ 11-20> direction.
  • the diameter of first main surface 4 of silicon carbide substrate 1 is, for example, 150 mm.
  • silicon carbide substrate 1 has basal plane dislocations 61 at an areal density of 500/cm 2 to 2000/cm 2 .
  • the basal plane dislocation 61 extends in a direction parallel to the ⁇ 0001 ⁇ plane.
  • silicon carbide substrate 1 is placed on susceptor 210 in reaction chamber 201 (see FIG. 5 ). For example, after the pressure in reaction chamber 201 is reduced from atmospheric pressure to approximately 1 ⁇ 10 ⁇ 6 Pa, temperature rise of silicon carbide substrate 1 is started. Silicon carbide substrate 1 is heated to, for example, about 1600°C.
  • the first silicon carbide layer 10 (buffer layer) is formed.
  • the reaction chamber 201 is supplied with a mixed gas containing silane gas, propane gas, ammonia gas, and hydrogen gas.
  • each gas is thermally decomposed, and first silicon carbide layer 10 is epitaxially grown on silicon carbide substrate 1.
  • the susceptor 210 rotates about a rotation shaft 212.
  • Silicon carbide substrate 1 revolves around rotating shaft 212 (see FIG. 5).
  • the respective flow rates of silane gas, propane gas, ammonia gas and hydrogen gas are adjusted as follows. Specifically, the flow rate of the silane gas is adjusted to be 60 sccm, for example. The flow rate of propane gas is adjusted to be, for example, 19 sccm. The flow rate of hydrogen gas is adjusted to, for example, 130 slm. The flow rate of ammonia gas is adjusted to be, for example, 0.05 sccm. As described above, first silicon carbide layer 10 is formed on silicon carbide substrate 1 (see FIG. 7 ).
  • the reaction chamber 201 is supplied with a mixed gas containing silane gas, propane gas, ammonia gas, and hydrogen gas. In the reaction chamber 201, each gas is thermally decomposed, and the second silicon carbide layer 20 is epitaxially grown on the first silicon carbide layer 10.
  • the flow rates of silane gas, propane gas, ammonia gas and hydrogen gas are adjusted as follows. Specifically, the flow rate of the silane gas is adjusted to be 60 sccm, for example. The flow rate of propane gas is adjusted to be, for example, 19 sccm. The flow rate of hydrogen gas is adjusted to, for example, 130 slm. The flow rate of ammonia gas is adjusted so as to increase over time. Specifically, the flow rate of ammonia gas is adjusted so as to monotonically increase from 0.05 sccm to 0.5 sccm, for example. As described above, second silicon carbide layer 20 is formed on first silicon carbide layer 10 (see FIG. 8 ).
  • the threading edge dislocations 62 converted from the basal plane dislocations 61 penetrate the second silicon carbide layer 20 as the threading edge dislocations 62. That is, the rate of returning from threading edge dislocations 62 to basal plane dislocations 61 is 0.1% or less.
  • the third silicon carbide layer 30 is formed.
  • the reaction chamber 201 is supplied with a mixed gas containing silane gas, propane gas, ammonia gas, and hydrogen gas.
  • the respective gases are thermally decomposed and the third silicon carbide layer 30 is epitaxially grown on the second silicon carbide layer 20.
  • the flow rates of silane gas, propane gas, ammonia gas and hydrogen gas are adjusted as follows. Specifically, the flow rate of the silane gas is adjusted to be 140 sccm, for example. The flow rate of propane gas is adjusted to be 63 sccm, for example. The flow rate of hydrogen gas is adjusted to, for example, 130 slm. The flow rate of ammonia gas is adjusted to, for example, 0.5 sccm.
  • third silicon carbide layer 30 is formed on second silicon carbide layer 20 (see FIG. 9 ). The threading edge dislocations 62 penetrate the third silicon carbide layer 30.
  • the reaction chamber 201 is supplied with a mixed gas containing silane gas, propane gas, ammonia gas, and hydrogen gas.
  • the respective gases are thermally decomposed and the fifth silicon carbide layer 50 is epitaxially grown on the third silicon carbide layer 30.
  • the flow rates of silane gas, propane gas, ammonia gas and hydrogen gas are adjusted as follows. Specifically, the flow rate of the silane gas is adjusted to be 140 sccm, for example. The flow rate of propane gas is adjusted to be 63 sccm, for example. The flow rate of hydrogen gas is adjusted to, for example, 130 slm. The flow rate of ammonia gas is adjusted so as to decrease over time. Specifically, the flow rate of ammonia gas is adjusted so as to monotonically decrease from 0.5 sccm to 0.02 sccm, for example. As described above, fifth silicon carbide layer 50 is formed on third silicon carbide layer 30. The threading edge dislocations 62 penetrate the fifth silicon carbide layer 50.
  • the fourth silicon carbide layer 40 (drift layer) is formed.
  • the reaction chamber 201 is supplied with a mixed gas containing silane gas, propane gas, ammonia gas, and hydrogen gas.
  • each gas is thermally decomposed, and the fourth silicon carbide layer 40 is epitaxially grown on the fifth silicon carbide layer 50.
  • the flow rates of silane gas, propane gas, ammonia gas and hydrogen gas are adjusted as follows. Specifically, the flow rate of the silane gas is adjusted to be 140 sccm, for example. The flow rate of propane gas is adjusted to be 63 sccm, for example. The flow rate of hydrogen gas is adjusted to, for example, 130 slm. The flow rate of ammonia gas is adjusted to be 0.02 sccm, for example.
  • fourth silicon carbide layer 40 is formed on fifth silicon carbide layer 50. The threading edge dislocations 62 penetrate the fourth silicon carbide layer 40.
  • Silicon carbide epitaxial substrate 100 having silicon carbide substrate 1 and silicon carbide epitaxial layer 9 is manufactured (see FIG. 2 ).
  • Silicon carbide epitaxial layer 9 includes first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, fourth silicon carbide layer 40, and fifth silicon carbide layer 50. ..
  • silicon carbide semiconductor device 300 Next, the configuration of silicon carbide semiconductor device 300 according to the present embodiment will be described.
  • MOSFET 300 includes silicon carbide epitaxial substrate 100, gate insulating film 81, gate electrode 82, interlayer insulating film 83, source electrode 60, and drain electrode 70. Mainly has.
  • the structure of silicon carbide epitaxial substrate 100 is as described above (see FIG. 2 ).
  • Silicon carbide epitaxial substrate 100 includes silicon carbide substrate 1 and silicon carbide epitaxial layer 9.
  • Silicon carbide epitaxial layer 9 includes first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, fourth silicon carbide layer 40, and fifth silicon carbide layer 50.
  • Fourth silicon carbide layer 40 includes drift region 11, body region 12, source region 13, and contact region 18.
  • Silicon carbide substrate 1 includes basal plane dislocations 61.
  • the basal plane dislocation 61 extends on the ⁇ 0001 ⁇ plane.
  • Silicon carbide epitaxial layer 9 includes threading edge dislocations 62.
  • each of first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, fourth silicon carbide layer 40, and fifth silicon carbide layer 50 includes threading edge dislocations 62. I'm out.
  • the threading edge dislocation 62 may reach the bottom surface 21 of the gate trench 23, reach the side surface 22, or reach the main surface 2.
  • Drift region 11 is provided on fifth silicon carbide layer 50. Drift region 11 is in contact with fifth silicon carbide layer 50. Drift region 11 contains nitrogen as an n-type impurity and has n-type conductivity. The drift region 11 is an n-type impurity region. The nitrogen concentration of drift region 11 is lower than the nitrogen concentration of first silicon carbide layer 10. The nitrogen concentration of the drift region 11 is, for example, 1 ⁇ 10 15 cm ⁇ 3 or more and 3 ⁇ 10 16 cm ⁇ 3 or less.
  • the body region 12 is provided on the drift region 11.
  • Body region 12 includes a p-type impurity such as aluminum (Al) and has a p-type conductivity type.
  • the body region 12 is a p-type impurity region.
  • the concentration of p-type impurities in body region 12 may be higher than the concentration of n-type impurities in drift region 11.
  • Body region 12 is separated from main surface 2.
  • Source region 13 is provided on body region 12 so as to be separated from drift region 11 by body region 12.
  • Source region 13 contains an n-type impurity such as nitrogen or phosphorus (P), and has an n-type conductivity type.
  • Source region 13 constitutes a part of main surface 2.
  • the concentration of the n-type impurity in the source region 13 may be higher than the concentration of the p-type impurity in the body region 12.
  • the concentration of n-type impurities in the source region 13 is, for example, 1 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • Contact region 18 contains a p-type impurity such as aluminum and has a p-type conductivity type.
  • the concentration of p-type impurities in contact region 18 is higher than the concentration of p-type impurities in body region 12.
  • the contact region 18 penetrates the source region 13 and is in contact with the body region 12.
  • Contact region 18 constitutes a part of main surface 2.
  • the concentration of p-type impurities in the contact region 18 is, for example, 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the gate trench 23 has a side surface 22 and a bottom surface 21.
  • the side surface 22 is continuous with the main surface 2.
  • the bottom surface 21 is continuous with the side surface 22.
  • the side surface 22 penetrates the source region 13 and the body region 12 and reaches the drift region 11.
  • the side surface 22 is composed of the source region 13, the body region 12, and the drift region 11.
  • the bottom surface 21 is located in the drift region 11.
  • the bottom surface 21 is constituted by the drift region 11.
  • Bottom surface 21 is separated from fifth silicon carbide layer 50.
  • the bottom surface is separated from the third silicon carbide layer 30.
  • Bottom surface 21 is, for example, a plane parallel to main surface 2.
  • the angle ⁇ 2 of the side surface 22 with respect to the plane including the bottom surface 21 is, for example, 45° or more and 65° or less.
  • the angle ⁇ 2 may be, for example, 50° or more.
  • the angle ⁇ 2 may be, for example, 60° or less.
  • the gate insulating film 81 is, for example, an oxide film. Gate insulating film 81 is made of a material containing silicon dioxide, for example. The gate insulating film 81 contacts the side surface 22 and the bottom surface 21. The gate insulating film 81 is in contact with the drift region 11 on the bottom surface 21. The gate insulating film 81 is in contact with the source region 13, the body region 12, and the drift region 11 on the side surface 22. Gate insulating film 81 may be in contact with source region 13 on main surface 2.
  • the gate electrode 82 is provided on the gate insulating film 81.
  • Gate electrode 82 is made of, for example, polysilicon containing conductive impurities.
  • the gate electrode 82 is arranged inside the gate trench 23. Specifically, the gate electrode 82 is arranged inside the gate trench 23. Part of gate electrode 82 may be arranged on main surface 2.
  • the gate electrode 82 faces the drift region 11, the body region 12, and the source region 13.
  • the source electrode 60 (first electrode 60) is in contact with the main surface 2.
  • the source electrode 60 has a contact electrode 63 and a source wiring 64.
  • the source wiring 64 is provided on the contact electrode 63.
  • Contact electrode 63 is in contact with source region 13 on main surface 2.
  • Contact electrode 63 may be in contact with contact region 18 on main surface 2.
  • Contact electrode 63 is made of a material containing, for example, Ti (titanium), Al (aluminum), and Si (silicon).
  • the contact electrode 63 is in ohmic contact with the source region 13.
  • the contact electrode 63 may be in ohmic contact with the contact region 18.
  • the drain electrode 70 contacts the second major surface 3. Drain electrode 70 is in contact with silicon carbide substrate 1 on second main surface 3. The drain electrode 70 is electrically connected to the drift region 11.
  • the drain electrode 70 is made of a material containing NiSi (nickel silicon) or TiAlSi (titanium aluminum silicon), for example.
  • the interlayer insulating film 83 is provided in contact with each of the gate electrode 82 and the gate insulating film 81.
  • the interlayer insulating film 83 is made of a material containing silicon dioxide, for example.
  • the interlayer insulating film 83 electrically insulates the gate electrode 82 and the source electrode 60.
  • a part of the interlayer insulating film 83 may be provided inside the gate trench 23.
  • the source wiring 64 covers the interlayer insulating film 83.
  • the source wiring 64 is made of a material containing Al, for example.
  • the silicon carbide epitaxial substrate 100 described above is prepared (see FIG. 2).
  • ion implantation is performed on silicon carbide epitaxial substrate 100.
  • p-type impurity ions capable of imparting p-type such as aluminum ions are implanted into the entire surface of drift region 11. Thereby, the body region 12 is formed.
  • an n-type impurity such as phosphorus (P) is ion-implanted into the entire surface of body region 12. Thereby, the source region 13 is formed.
  • a mask layer (not shown) having an opening is formed on the region where the contact region 18 is formed.
  • p-type impurity ions capable of imparting p-type such as aluminum ions
  • contact regions 18 are formed in contact with each of the source region 13 and the body region 12 (see FIG. 11).
  • activation annealing is performed in order to activate the impurity ions implanted in silicon carbide epitaxial substrate 100.
  • the activation annealing temperature is preferably 1500° C. or higher and 1900° C. or lower, for example, about 1700° C.
  • the activation annealing time is, for example, about 30 minutes.
  • the atmosphere for activation annealing is preferably an inert gas atmosphere, for example, an Ar atmosphere.
  • mask layer 54 is formed on silicon carbide epitaxial substrate 100 (see FIG. 12 ).
  • An opening (first opening 51) is formed in the mask layer 54.
  • the mask layer 54 is in contact with the source region 13 and the contact region 18.
  • the first opening 51 provided in the mask layer 54 is located on the source region 13.
  • silicon carbide epitaxial substrate 100 is etched with mask layer 54 having first opening 51 formed on main surface 2.
  • part of source region 13 and part of body region 12 are removed by etching.
  • etching method for example, reactive ion etching, particularly inductively coupled plasma reactive ion etching can be used.
  • inductively coupled plasma reactive ion etching using sulfur hexafluoride (SF 6 ) or a mixed gas of SF 6 and oxygen (O 2 ) as a reaction gas can be used.
  • a recess having a side portion substantially perpendicular to the main surface 2 and a bottom provided continuously with the side portion and substantially parallel to the main surface 2 is formed. It is formed.
  • thermal etching is performed in the recess.
  • the thermal etching can be performed by heating in an atmosphere containing a reactive gas having at least one type of halogen atom with the mask layer 54 formed on the main surface 2.
  • the at least one kind of halogen atom includes at least one of a chlorine (Cl) atom and a fluorine (F) atom.
  • the atmosphere contains chlorine (Cl 2 ), boron trichloride (BCl 3 ), SF 6 or carbon tetrafluoride (CF 4 ), for example.
  • thermal etching is performed using a mixed gas of chlorine gas and oxygen gas as a reaction gas and setting the heat treatment temperature to, for example, 800° C. or higher and 900° C. or lower.
  • the reaction gas may contain a carrier gas in addition to the above-mentioned chlorine gas and oxygen gas.
  • a carrier gas for example, nitrogen gas, argon gas or helium gas can be used.
  • gate trench 23 is formed on main surface 2 of silicon carbide epitaxial substrate 100.
  • the gate trench 23 has a side surface 22 and a bottom surface 21.
  • the side surface 22 penetrates the source region 13 and the body region 12 and reaches the drift region 11.
  • the side surface 22 is composed of the source region 13, the body region 12, and the drift region 11.
  • the bottom surface 21 is located in the drift region 11.
  • the bottom surface 21 is constituted by the drift region 11.
  • the bottom surface 21 is, for example, a plane parallel to the second main surface 3.
  • the angle ⁇ 2 of the side surface 22 with respect to the plane including the bottom surface 21 is, for example, 45° or more and 65° or less.
  • the angle ⁇ 2 may be, for example, 50° or more.
  • the angle ⁇ 2 may be, for example, 60° or less.
  • a gate insulating film is formed. For example, by thermally oxidizing silicon carbide epitaxial substrate 100, source region 13, body region 12, drift region 11, contact region 18, and gate insulating film 81 in contact with main surface 2 are formed (FIG. 14). reference). Specifically, silicon carbide epitaxial substrate 100 is heated at a temperature of, for example, 1300° C. or higher and 1400° C. or lower in an atmosphere containing oxygen. As a result, the gate insulating film 81 in contact with the gate trench 23 is formed.
  • the silicon carbide epitaxial substrate 100 may be subjected to heat treatment (NO annealing) in a nitrogen monoxide (NO) gas atmosphere.
  • NO annealing silicon carbide epitaxial substrate 100 is held, for example, for about 1 hour under conditions of 1100° C. or higher and 1400° C. or lower.
  • nitrogen atoms are introduced into the interface region between the gate insulating film 81 and the body region 12.
  • the formation of interface states in the interface region is suppressed, so that the channel mobility can be improved.
  • Ar annealing using argon (Ar) as an atmosphere gas may be performed.
  • the heating temperature of Ar annealing is, for example, the heating temperature of NO annealing or higher.
  • the Ar annealing time is, for example, about 1 hour.
  • the formation of the interface state in the interface region between the gate insulating film 81 and the body region 12 is further suppressed.
  • the atmosphere gas other inert gas such as nitrogen gas may be used instead of Ar gas.
  • the gate electrode 82 is formed on the gate insulating film 81.
  • the gate electrode 82 is formed by, for example, an LP-CVD (Low Pressure Chemical Vapor Deposition) method. Gate electrode 82 is formed to face each of source region 13, body region 12 and drift region 11.
  • the interlayer insulating film 83 is formed so as to cover the gate electrode 82 and contact the gate insulating film 81.
  • the interlayer insulating film 83 is formed by, for example, the CVD method.
  • the interlayer insulating film 83 is a material containing, for example, silicon dioxide. A part of the interlayer insulating film 83 may be formed inside the gate trench 23.
  • the source electrode 60 has a contact electrode 63 and a source wiring 64.
  • etching is performed so that an opening (second opening 52) is formed in the interlayer insulating film 83 and the gate insulating film 81.
  • the source region 13 and the contact region 18 are exposed from the interlayer insulating film 83 and the gate insulating film 81 in the second opening 52 (see FIG. 15).
  • contact electrode 63 that is in contact with source region 13 and contact region 18 on main surface 2 is formed.
  • the contact electrode 63 is formed by, for example, a sputtering method.
  • Contact electrode 63 is made of, for example, a material containing Ti, Al and Si.
  • Contact electrode 63 in contact with source region 13 and contact region 18 is held at a temperature of 900° C. or higher and 1100° C. or lower for about 5 minutes. Thereby, at least a part of contact electrode 63 reacts with silicon contained in silicon carbide epitaxial substrate 100 to be silicidized. As a result, the contact electrode 63 that makes ohmic contact with the source region 13 is formed. The contact electrode 63 may make ohmic contact with the contact region 18. Next, the source wiring 64 in contact with the contact electrode 63 is formed.
  • the step of forming the drain electrode 70 is performed.
  • the drain electrode 70 in contact with the second main surface 3 is formed by the sputtering method.
  • the drain electrode 70 is made of a material containing NiSi or TiAlSi, for example.
  • the silicon carbide semiconductor device according to the present disclosure has been described above by exemplifying the MOSFET, but the silicon carbide semiconductor device according to the present disclosure is not limited to the MOSFET.
  • the silicon carbide semiconductor device according to the present disclosure is applicable to, for example, an IGBT (Insulated Gate Bipolar Transistor), an SBD (Schottky Barrier Diode), a thyristor, a GTO (Gate Turn Off thyristor), and a PN diode.
  • holes are injected on the surface side of silicon carbide epitaxial substrate 100.
  • the holes reach the basal plane dislocation 61 while moving from the front surface electrode (first electrode 60) side to the back surface electrode (second electrode 70) side, the basal plane dislocation 61 expands and becomes a stacking fault.
  • the basal plane dislocation 61 becomes a stacking fault, the flow of current is significantly hindered, and the on-resistance of the silicon carbide semiconductor device increases.
  • basal plane dislocations 61 When basal plane dislocations 61 are present in silicon carbide substrate 1, when holes move from silicon carbide epitaxial layer 9 to silicon carbide substrate 1, basal plane dislocations 61 in silicon carbide substrate 1 become stacking faults. In order to prevent the basal plane dislocations 61 from becoming stacking faults in the silicon carbide substrate 1, it is necessary to sufficiently reduce holes in the silicon carbide epitaxial layer 9 provided on the silicon carbide substrate 1. is there.
  • the amount of holes injected into the silicon carbide semiconductor device depends on the current density passed through the silicon carbide semiconductor device.
  • the current density used is about 100 A/cm 2 or more and 1000 A/cm 2 or less.
  • the amount of holes reaching silicon carbide substrate 1 is preferably 1/100 or less of the amount of injected holes.
  • the amount of holes reaching silicon carbide substrate 1 is preferably 1/1000 or less of the amount of injected holes.
  • the inventors have studied measures for suppressing the holes injected into silicon carbide epitaxial layer 9 from reaching silicon carbide substrate 1.
  • the hole suppressing layer third silicon carbide layer
  • controlling the thickness of the third silicon carbide layer and the nitrogen concentration of third silicon carbide layer 30 to predetermined values It has been found that it is possible to effectively suppress the holes injected into the silicon carbide epitaxial layer 9 from reaching the silicon carbide substrate 1.
  • the nitrogen concentration of the third silicon carbide layer 30 is Ncm ⁇ 3 and the thickness of the third silicon carbide layer 30 is X ⁇ m
  • X and N satisfy Formula 1.
  • the inventors have studied measures for preventing basal plane dislocations 61 existing in silicon carbide substrate 1 from being taken over to main surface 2 of silicon carbide epitaxial layer 9.
  • the second silicon carbide layer 20 having a nitrogen concentration gradient is provided between the first silicon carbide layer 10 and the third silicon carbide layer 30, and the nitrogen concentration gradient is set to a predetermined value or less, whereby silicon carbide is obtained. It has been found that the basal plane dislocations 61 existing on the substrate 1 can be effectively suppressed from being taken over to the main surface 2 of the silicon carbide epitaxial layer 9.
  • a value obtained by subtracting the nitrogen concentration at the boundary between second silicon carbide layer 20 and first silicon carbide layer 10 from the nitrogen concentration at the boundary between second silicon carbide layer 20 and third silicon carbide layer 30 is The value divided by the thickness of the silicon carbide layer 20 is 6 ⁇ 10 23 cm ⁇ 4 or less.
  • the amount of holes reaching silicon carbide substrate 1 is provided by providing third silicon carbide layer 30 satisfying Formula 1. Can be significantly reduced. Therefore, in silicon carbide substrate 1, basal plane dislocation 61 can be suppressed from becoming a stacking fault. Further, by providing second silicon carbide layer 20 having a predetermined nitrogen concentration gradient, basal plane dislocations 61 existing in silicon carbide substrate 1 can be prevented from being taken over to main surface 2 of silicon carbide epitaxial layer 9. .. Therefore, in silicon carbide epitaxial layer 9, basal plane dislocation 61 can be prevented from becoming a stacking fault. That is, according to silicon carbide epitaxial substrate 100 and the silicon carbide semiconductor device of the present embodiment, it is possible to prevent basal plane dislocations 61 from becoming stacking faults.
  • Silicon carbide epitaxial substrate 100 according to Sample 1-17 was prepared.
  • Silicon carbide epitaxial substrate 100 according to sample 1-17 includes silicon carbide substrate 1 and silicon carbide epitaxial layer 9 (see FIG. 2 ).
  • Silicon carbide substrate 1 includes basal plane dislocations 61.
  • Silicon carbide epitaxial layer 9 includes first silicon carbide layer 10, second silicon carbide layer 20, third silicon carbide layer 30, fourth silicon carbide layer 40, and fifth silicon carbide layer 50. ..
  • the nitrogen concentration of second silicon carbide layer 20 changes in the thickness direction.
  • the nitrogen concentration gradient of the second silicon carbide layer 20 in the thickness direction is as shown in Table 1.
  • Silicon carbide epitaxial substrate 100 according to Sample 1-17 was manufactured using the above-described manufacturing method.
  • the thickness of the first silicon carbide layer 10 of the silicon carbide epitaxial substrate 100 according to Sample 1-17 is 1 ⁇ m.
  • Second silicon carbide layer 20 of silicon carbide epitaxial substrate 100 in Samples 1-3 and 7-11 has a thickness of 1 ⁇ m.
  • Second silicon carbide layer 20 of silicon carbide epitaxial substrate 100 according to Sample 4-6 has a thickness of 2.5 ⁇ m.
  • the second silicon carbide layer 20 of the silicon carbide epitaxial substrate 100 according to Sample 12-17 has a thickness of 0.1 ⁇ m.
  • Third silicon carbide layer 30 of silicon carbide epitaxial substrate 100 according to Samples 1-6 and 12-17 has a thickness of 10 ⁇ m.
  • Third silicon carbide layer 30 of silicon carbide epitaxial substrate 100 according to sample 7-11 has a thickness of 5 ⁇ m.
  • basal plane dislocation (Method for evaluating basal plane dislocation)
  • BPD basal plane dislocations 61
  • Whether the basal plane dislocations 61 are present on the main surface 2 can be evaluated by the etch pit method.
  • a potassium hydroxide (KOH) melt is used as an etching solution.
  • the temperature of the KOH melt is about 500 to 550°C.
  • the etching time is about 5 to 10 minutes.
  • the main surface 2 is observed using an optical microscope. The number of measurement positions on the main surface 2 is 9 in the plane.
  • etch pits originating from the basal plane dislocations 61 are observed on the main surface 2.
  • the shape of the etch pits derived from the basal plane dislocations 61 is typically elliptical.
  • etch pits originating from the threading edge dislocations 62 are observed on the main surface 2.
  • the shape of the etch pit derived from the threading edge dislocation 62 is typically hexagonal. As described above, by observing the shape of the etch pits, it is determined whether or not the basal plane dislocations 61 are present on the main surface 2.
  • basal plane dislocation 61 was found in main surface 2 of silicon carbide epitaxial substrate 100 according to Samples 12 and 14-17. On the other hand, basal plane dislocation 61 was not found on main surface 2 of silicon carbide epitaxial substrate 100 according to samples 1-11 and 13. That is, the nitrogen concentration gradient of second silicon carbide layer 20 (from the nitrogen concentration at the boundary between second silicon carbide layer 20 and third silicon carbide layer 30 to the boundary between second silicon carbide layer 20 and first silicon carbide layer 10) If the value obtained by dividing the value obtained by subtracting the nitrogen concentration by the thickness of the second silicon carbide layer 20) is 6 ⁇ 10 23 cm ⁇ 4 or less, the basal plane dislocation 61 was not found.
  • the basal plane dislocation 61 was found. As described above, it was confirmed that the basal plane dislocations 61 in the silicon carbide epitaxial layer 9 can be reduced by setting the nitrogen concentration gradient of the second silicon carbide layer 20 to 6 ⁇ 10 23 cm ⁇ 4 or less. In other words, by setting the nitrogen concentration gradient of the second silicon carbide layer 20 to 6 ⁇ 10 23 cm ⁇ 4 or less, the threading edge dislocations 62 converted from the basal plane dislocations 61 in the first silicon carbide layer 10 become ground. It was confirmed that the ratio of returning to the plane dislocation 61 is 0.1% or less.
  • silicon carbide substrate 2 main surface, 3 second main surface, 4 first main surface, 5 first boundary, 6 second boundary, 7 third boundary, 8 fourth boundary, 9 silicon carbide epitaxial layer, 10 first Silicon carbide layer, 11 drift region, 12 body region, 13 source region, 16 first flat, 18 contact region, 20 second silicon carbide layer, 21 bottom face, 22 side face, 23 gate trench, 30 third silicon carbide layer, 40 Fourth silicon carbide layer, 50 fifth silicon carbide layer, 51 first opening, 52 second opening, 54 mask layer, 60 source electrode (first electrode), 61 basal plane dislocation, 62 threading edge dislocation, 63 Contact electrode, 64 source wiring, 70 drain electrode (second electrode), 81 gate insulating film, 82 gate electrode, 83 interlayer insulating film, 100 silicon carbide epitaxial substrate, 101 first direction, 102 second direction, 103 third direction , 104 4th direction, 105 5th direction, 111 diameter, 200 manufacturing equipment, 201 reaction chamber, 203 heating element, 204 quartz tube, 205 heat insulating material, 206 in

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

炭化珪素エピタキシャル層は、第１炭化珪素層と、第２炭化珪素層と、第３炭化珪素層と、第４炭化珪素層とを含んでいる。第２炭化珪素層の窒素濃度は、第１炭化珪素層から第３炭化珪素層に向かうに従って増加している。第３炭化珪素層の窒素濃度から第１炭化珪素層の窒素濃度を差し引いた値を第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層の窒素濃度をＮｃｍ－３とし、第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。

Description

炭化珪素エピタキシャル基板および炭化珪素半導体装置
　本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置に関する。本出願は、２０１８年１２月４日に出願した日本特許出願である特願２０１８－２２７５５０号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　国際公開２０１７／０９４７６４号（特許文献１）には、第１炭化珪素層と、第２炭化珪素層と、第３炭化珪素層とを有する炭化珪素エピタキシャル基板が記載されている。第２炭化珪素層の不純物濃度は、第１炭化珪素層の不純物濃度よりも高い。第３炭化珪素層の不純物濃度は、第１炭化珪素層の不純物濃度よりも低い。
国際公開２０１７／０９４７６４号
　本開示に係る炭化珪素エピタキシャル基板は、ポリタイプ４Ｈの炭化珪素基板と、ポリタイプ４Ｈの炭化珪素エピタキシャル層とを備えている。炭化珪素基板は、基底面転位を含んでいる。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられている。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられた第１炭化珪素層と、第１炭化珪素層上に設けられた第２炭化珪素層と、第２炭化珪素層上に設けられた第３炭化珪素層と、第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層とを含んでいる。主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層、第２炭化珪素層、第３炭化珪素層および第４炭化珪素層の各々は、窒素を含んでいる。第２炭化珪素層の窒素濃度は、第１炭化珪素層から第３炭化珪素層に向かうに従って増加している。第３炭化珪素層の窒素濃度から第１炭化珪素層の窒素濃度を差し引いた値を第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層の窒素濃度をＮｃｍ－３とし、第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
Figure JPOXMLDOC01-appb-M000003
　本開示に係る炭化珪素半導体装置は、ポリタイプ４Ｈの炭化珪素基板と、ポリタイプ４Ｈの炭化珪素エピタキシャル層と、第１電極と、第２電極とを備えている。炭化珪素基板は、基底面転位を含んでいる。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられている。第１電極は、炭化珪素エピタキシャル層上に設けられている。第２電極は、炭化珪素基板に接している。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられた第１炭化珪素層と、第１炭化珪素層上に設けられた第２炭化珪素層と、第２炭化珪素層上に設けられた第３炭化珪素層と、第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層とを含んでいる。主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層、第２炭化珪素層、第３炭化珪素層および第４炭化珪素層の各々は、窒素を含んでいる。第２炭化珪素層の窒素濃度は、第１炭化珪素層から第３炭化珪素層に向かうに従って増加している。第３炭化珪素層の窒素濃度から第１炭化珪素層の窒素濃度を差し引いた値を第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層の窒素濃度をＮｃｍ－３とし、第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、炭化珪素エピタキシャル基板の厚み方向における窒素濃度分布を示す図である。 図４は、第３炭化珪素層の厚みと窒素濃度との関係を示す図である。 図５は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図６は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第１工程を示す断面模式図である。 図７は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第２工程を示す断面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第３工程を示す断面模式図である。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第４工程を示す断面模式図である。 図１０は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。
　[本開示が解決しようとする課題]
　本開示の目的は、基底面転位が積層欠陥になることを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置を提供することである。
　[本開示の効果]
　本開示によれば、基底面転位が積層欠陥になることを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置を提供することができる。
　［本開示の実施形態の概要］
　まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
　（１）本開示に係る炭化珪素エピタキシャル基板１００は、ポリタイプ４Ｈの炭化珪素基板１と、ポリタイプ４Ｈの炭化珪素エピタキシャル層９とを備えている。炭化珪素基板１は、基底面転位６１を含んでいる。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられている。炭化珪素基板１および炭化珪素エピタキシャル層９の各々のポリタイプは、４Ｈ－ＳｉＣである。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられた第１炭化珪素層１０と、第１炭化珪素層１０上に設けられた第２炭化珪素層２０と、第２炭化珪素層２０上に設けられた第３炭化珪素層３０と、第３炭化珪素層３０上に設けられ、かつ主表面２を構成する第４炭化珪素層４０とを含んでいる。主表面２は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０および第４炭化珪素層４０の各々は、窒素を含んでいる。第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って増加している。第３炭化珪素層３０の窒素濃度から第１炭化珪素層１０の窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
　（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、ＸおよびＮは、数式２を満たしていてもよい。
Figure JPOXMLDOC01-appb-M000004
　（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、第４炭化珪素層４０の窒素濃度は、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
　（４）上記（１）～（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、第４炭化珪素層４０の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも低くてもよい。
　（５）上記（１）～（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、炭化珪素基板１の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも高く、かつ、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
　（６）上記（１）～（５）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２炭化珪素層２０の厚みは、５μｍ以下であってもよい。
　（７）上記（１）～（６）のいずれかに係る炭化珪素エピタキシャル基板１００において、第３炭化珪素層３０の厚みは、２０μｍ以下であってもよい。
　（８）本開示に係る炭化珪素半導体装置は、ポリタイプ４Ｈの炭化珪素基板１と、ポリタイプ４Ｈの炭化珪素エピタキシャル層９と、第１電極６０と、第２電極７０とを備えている。炭化珪素基板１は、基底面転位６１を含んでいる。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられている。第１電極６０は、炭化珪素エピタキシャル層９上に設けられている。第２電極７０は、炭化珪素基板１に接している。炭化珪素基板１および炭化珪素エピタキシャル層９の各々のポリタイプは、４Ｈ－ＳｉＣである。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられた第１炭化珪素層１０と、第１炭化珪素層１０上に設けられた第２炭化珪素層２０と、第２炭化珪素層２０上に設けられた第３炭化珪素層３０と、第３炭化珪素層３０上に設けられ、かつ主表面２を構成する第４炭化珪素層４０とを含んでいる。主表面２は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０および第４炭化珪素層４０の各々は、窒素を含んでいる。第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って増加している。第３炭化珪素層３０の窒素濃度から第１炭化珪素層１０の窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
　（９）上記（８）に係る炭化珪素半導体装置において、ＸおよびＮは、数式２を満たしていてもよい。
　（１０）上記（８）または（９）に係る炭化珪素半導体装置において、第４炭化珪素層４０の窒素濃度は、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
　（１１）上記（８）～（１０）のいずれかに係る炭化珪素半導体装置において、第４炭化珪素層４０の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも低くてもよい。
　（１２）上記（８）～（１１）のいずれかに係る炭化珪素半導体装置において、炭化珪素基板１の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも高く、かつ、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
　（１３）上記（８）～（１２）のいずれかに係る炭化珪素半導体装置において、第２炭化珪素層２０の厚みは、５μｍ以下であってもよい。
　（１４）上記（８）～（１３）のいずれかに係る炭化珪素半導体装置において、第３炭化珪素層３０の厚みは、２０μｍ以下であってもよい。
　［本開示の実施形態の詳細］
　以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
　（炭化珪素エピタキシャル基板）
　図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、ポリタイプ４Ｈの炭化珪素基板１と、ポリタイプ４Ｈの炭化珪素エピタキシャル層９とを有している。炭化珪素基板１は、第１主面４と、第１主面４と反対側の第２主面３とを有する。炭化珪素エピタキシャル層９は、第１主面４と接する。炭化珪素エピタキシャル層９は、第１主面４の反対側にある主表面２を有する。炭化珪素基板１および炭化珪素エピタキシャル層９の各々は、六方晶炭化珪素により構成されている。
　図１に示されるように、炭化珪素エピタキシャル基板１００には、第１方向１０１に延在する第１フラット１６が設けられて入れてもよい。炭化珪素エピタキシャル基板１００には、第２方向１０２に延在する第２フラット（図示せず）が設けられていてもよい。第２方向１０２は、たとえば＜１－１００＞方向である。第１方向１０１は、主表面２に対して平行であり、かつ第２方向１０２に対して垂直な方向である。第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向である。図１に示されるように、第２主面３の直径１１１（最大径）は、たとえば１００ｍｍ以上である。直径１１１は１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。直径１１１の上限は特に限定されない。直径１１１の上限は、たとえば３００ｍｍであってもよい。
　炭化珪素基板１は、ｎ型不純物としての窒素（Ｎ）を含んでいる。炭化珪素基板１の導電型は、ｎ型である。第１主面４は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。炭化珪素基板１の厚みは、たとえば３５０μｍ以上５００μｍ以下である。
　図２に示されるように、炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられている。炭化珪素エピタキシャル層９は、ｎ型不純物として窒素を含んでいる。炭化珪素エピタキシャル層９の導電型は、ｎ型である。炭化珪素エピタキシャル層９の主表面２は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。具体的には、主表面２は、（０００１）面に対してオフ方向に０°より大きく６°以下の角度で傾斜していてもよい。代替的に、主表面２は、（０００－１）面に対してオフ方向に０°より大きく６°以下の角度で傾斜していてもよい。
　オフ方向は、たとえば＜１１－２０＞方向である。なお、オフ方向は、＜１１－２０＞方向に限定されない。オフ方向は、たとえば＜１－１００＞方向であってもよいし、＜１－１００＞方向成分と＜１１－２０＞方向成分とを有する方向であってもよい。オフ角θ１は、主表面２が｛０００１｝面に対して傾斜している角度である。オフ角θ１は、たとえば０°より大きく６°以下である。オフ角θ１は、１°以上であってもよいし、２°以上であってもよい。オフ角θ１は、７°以下であってもよいし、６°以下であってもよい。
　図２に示されるように、第３方向１０３は、｛０００１｝面に対して垂直な方向である。第３方向１０３は、たとえば＜０００１＞方向である。第４方向１０４は、第３方向１０３に対して垂直な方向である。第４方向１０４は、たとえば＜１１－２０＞方向である。第４方向１０４は、オフ方向である。主表面２の法線方向は、第５方向１０５である。第５方向は、＜０００１＞方向に対してオフ方向にオフ角θ１だけ傾斜した方向である。
　図２に示されるように、炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを含んでいる。第１炭化珪素層１０は、炭化珪素基板１上に設けられている。第１炭化珪素層１０は、炭化珪素基板１に接している。第１炭化珪素層１０の厚み（第１厚みＴ１）は、たとえば０．５μｍ以上３μｍ以下である。第２炭化珪素層２０は、第１炭化珪素層１０上に設けられている。第２炭化珪素層２０は、第１炭化珪素層１０に接している。第２炭化珪素層２０の厚み（第２厚みＴ２）は、たとえば５μｍ以下である。第２厚みＴ２は、たとえば４．５μｍ以下であってもよいし、４μｍ以下であってもよい。第２厚みＴ２の下限は、特に限定されないが、たとえば０．５μｍ以上である。
　第３炭化珪素層３０は、第２炭化珪素層２０上に設けられている。第３炭化珪素層３０は、第２炭化珪素層２０に接している。第３炭化珪素層３０の厚み（第３厚みＴ３）は、たとえば２０μｍ以下である。第３厚みＴ３は、たとえば１８μｍ以下であってもよいし、１６μｍ以下であってもよい。第３厚みＴ３の下限は、特に限定されないが、たとえば１μｍ以上である。
　第５炭化珪素層５０は、第３炭化珪素層３０上に設けられている。第５炭化珪素層５０は、第３炭化珪素層３０に接している。第５炭化珪素層５０の厚み（第５厚みＴ５）は、たとえば０．０１μｍ以上０．３μｍ以下である。
　第４炭化珪素層４０は、主表面２を構成している。第４炭化珪素層４０は、第３炭化珪素層３０上に設けられている。具体的には、第４炭化珪素層４０は、第５炭化珪素層５０を介して第３炭化珪素層３０上に設けられている。第４炭化珪素層４０は、第５炭化珪素層５０に接している。第４炭化珪素層４０の厚み（第４厚みＴ４）は、たとえば３μｍ以上５０μｍ以下である。
　図２に示されるように、炭化珪素基板１は、基底面転位６１を含んでいる。基底面転位６１は、第２主面３から第１主面４まで延在している。基底面転位６１は、｛０００１｝面上を延在している。基底面転位６１は、第４方向１０４に沿って延在している。基底面転位６１は、第１主面４および第２主面３の各々に達している。基底面転位６１は、炭化珪素基板１と炭化珪素エピタキシャル層９との界面で貫通刃状転位６２に転換される。炭化珪素エピタキシャル層９は、貫通刃状転位６２を含んでいる。具体的には、第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０、第４炭化珪素層４０および第５炭化珪素層５０の各々は、貫通刃状転位６２を含んでいる。貫通刃状転位６２は、主表面２に達している。
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の窒素濃度分布について説明する。図３は、炭化珪素エピタキシャル基板１００の厚み方向における窒素濃度分布を示す図である。
　炭化珪素基板１の窒素濃度（第１窒素濃度Ｎ１）は、たとえば５×１０１８ｃｍ－３以上７×１０１８ｃｍ－３以下である。第１窒素濃度Ｎ１とは、厚み方向における炭化珪素基板１の窒素濃度の平均値である。窒素濃度の測定位置は、炭化珪素基板１の中央である。図３に示されるように、炭化珪素基板１の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、炭化珪素基板１の窒素濃度の最大値と最小値の差の平均値に対する割合（つまり（最大値－最小値）／平均値）は、１０％以下である。
　第１炭化珪素層１０の窒素濃度（第２窒素濃度Ｎ２）は、たとえば１×１０１８ｃｍ－３以上３×１０１８ｃｍ－３以下である。第２窒素濃度Ｎ２とは、厚み方向における第１炭化珪素層１０の窒素濃度の平均値である。窒素濃度の測定位置は、第１炭化珪素層１０の中央である。図３に示されるように、第１炭化珪素層１０の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、第１炭化珪素層１０の窒素濃度の最大値と最小値の差の平均値に対する割合は、１０％以下である。第２窒素濃度Ｎ２は、第１窒素濃度Ｎ１よりも低い。
　第３炭化珪素層３０の窒素濃度（第３窒素濃度Ｎ３）は、たとえば１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。第３窒素濃度Ｎ３とは、厚み方向における第３炭化珪素層３０の窒素濃度の平均値である。窒素濃度の測定位置は、第３炭化珪素層３０の中央である。図３に示されるように、第３炭化珪素層３０の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、第３炭化珪素層３０の窒素濃度の最大値と最小値の差の平均値に対する割合は、１０％以下である。第３窒素濃度Ｎ３は、第１窒素濃度Ｎ１よりも高い。第１窒素濃度Ｎ１は、第２窒素濃度Ｎ２よりも高く、かつ第３窒素濃度Ｎ３よりも低くてもよい。
　図３に示されるように、第２炭化珪素層２０の窒素濃度は、厚み方向において変化している。具体的には、第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って増加している。より特定的には、第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って実質的に単調に増加している。窒素濃度の測定位置は、第２炭化珪素層２０の中央である。
　第３炭化珪素層３０の窒素濃度（第３窒素濃度Ｎ３）から第１炭化珪素層１０の窒素濃度（第２窒素濃度Ｎ２）を差し引いた値を第２炭化珪素層２０の厚み（第２厚みＴ２）で除した値（つまり、第２炭化珪素層２０の窒素濃度勾配）は、６×１０２３ｃｍ－４以下である。第２炭化珪素層２０の窒素濃度勾配は、２×１０２３ｃｍ－４以下であってもよいし、８×１０２２ｃｍ－４以下であってもよい。
　第４炭化珪素層４０の窒素濃度（第４窒素濃度Ｎ４）は、たとえば１×１０１５ｃｍ－３以上３×１０１６ｃｍ－３以下である。第４窒素濃度Ｎ４とは、厚み方向における第４炭化珪素層４０の窒素濃度の平均値である。窒素濃度の測定位置は、第４炭化珪素層４０の中央である。図３に示されるように、第４炭化珪素層４０の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、第４炭化珪素層４０の窒素濃度の最大値と最小値の差の平均値に対する割合は、１０％以下である。第４窒素濃度Ｎ４は、第２窒素濃度Ｎ２よりも低い。第４窒素濃度Ｎ４は、第３窒素濃度Ｎ３よりも低い。第４窒素濃度Ｎ４は、第１窒素濃度Ｎ１よりも低い。
　第５炭化珪素層５０の窒素濃度は、第３炭化珪素層３０から第４炭化珪素層４０に向かうに従って減少している。より特定的には、第５炭化珪素層５０の窒素濃度は、第３炭化珪素層３０と第５炭化珪素層５０との境界（第３境界７）から第４炭化珪素層４０と第５炭化珪素層５０との境界（第４境界８）に向かうに従って実質的に単調に減少している。窒素濃度の測定位置は、第５炭化珪素層５０の中央である。第５炭化珪素層５０の窒素濃度勾配の絶対値は、第２炭化珪素層２０の窒素濃度勾配の絶対値よりも大きくてもよい。
　炭化珪素エピタキシャル層９にｐ型領域が形成されると、炭化珪素エピタキシャル層９内に正孔が注入される。正孔の量を１／Ａに減らすために必要なｎ型不純物層（第３炭化珪素層３０）の厚みＸＡは、数式３として表される。具体的には、正孔の量を１／１００に減らすためには、第３炭化珪素層３０の厚みＸ１００は、Ｌ・ｌｎ（１００）として計算される。同様に、正孔の量を１／１０００に減らすためには、第３炭化珪素層３０の厚みＸ１０００は、Ｌ・ｌｎ（１０００）として計算される。数式３において、Ｌは正孔の拡散長であり、ｌｎは自然対数である。
Figure JPOXMLDOC01-appb-M000005
　正孔の拡散長（Ｌ）は、数式４として表される。数式４において、Ｄは拡散係数であり、τはキャリア寿命である。温度が室温であり、かつ拡散速度（μ）が１０ｃｍ２／Ｖｓであると仮定すると、Ｄ＝ｋＴ／ｑμ＝０．０２６Ｖ×１０ｃｍ２／Ｖｓ＝０．２６ｃｍ２／ｓとなる。ここで、ｋはボルツマン係数、Ｔは温度（Ｋ）、ｑは０．０２６Ｖである。T.　Tawara　et　al.,　"Short　minority　carrier　lifetimes　in　highly　nitrogen-doped　4H-SiC　epilayers　for　suppression　of　the　stacking　fault　formation　in　PiN　diodes",　J.　Appl.　Phys.　120,　115101(2016)によれば、キャリア寿命τは、数式５として表される。数式５において、Ｎは、キャリア濃度である。第３炭化珪素層３０の窒素濃度がキャリア濃度と実質的に同一であると想定すると、正孔の量を１／Ａまで低減するために必要な第３炭化珪素層３０の窒素濃度と、第３炭化珪素層３０の厚みとの関係は、数式３に数式４および数式５を代入することにより求められる。
Figure JPOXMLDOC01-appb-M000006
Figure JPOXMLDOC01-appb-M000007
　図４は、正孔の量を１／Ａまで低減するために必要な第３炭化珪素層３０の窒素濃度と、第３炭化珪素層３０の厚みとの関係を示している。図４のＸ１００は、正孔の量を１／１００に減らすために必要な、第３炭化珪素層３０の窒素濃度と第３炭化珪素層３０の厚みとの関係を示している。主表面２側に注入される正孔の量を１／１００未満に減らすためには、第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たす必要がある。図４のＸ１０００は、正孔の量を１／１０００に減らすために必要な、第３炭化珪素層３０の窒素濃度と第３炭化珪素層３０の厚みとの関係を示している。主表面２側に注入される正孔の量を１／１０００未満に減らすためには、ＸおよびＮは、数式２を満たす必要がある。
　次に、炭化珪素エピタキシャル基板の窒素濃度の測定方法について説明する。
　炭化珪素エピタキシャル基板の窒素濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定可能である。測定装置は、たとえばＣａｍｅｃａ製の二次イオン質量分析装置である。測定ピッチは、たとえば０．０１μｍである。一次イオンビーム(primary　ion　beam)は、セシウム（Ｃｓ）である。一次イオンエネルギーは、１４．５ｅＶである。二次イオンの極性(secondary　ion　polarity)は、負(negative)である。窒素濃度の測定位置は、炭化珪素エピタキシャル基板の中央である。
　（炭化珪素エピタキシャル基板の製造装置）
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造装置２００の構成について説明する。
　図５に示されるように、炭化珪素エピタキシャル基板１００の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、反応室２０１と、発熱体２０３、石英管２０４、断熱材２０５、誘導加熱コイル２０６とを主に有している。
　発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。断熱材２０５は、発熱体２０３の外周を取り囲んでいる。断熱材２０５は、石英管２０４の内周面に接するように石英管２０４の内部に設けられている。誘導加熱コイル２０６は、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイル２０６は、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
　反応室２０１は、発熱体２０３に取り囲まれて形成された空間である。反応室２０１内には、炭化珪素基板１が配置される。反応室２０１は、炭化珪素基板１を加熱可能に構成されている。反応室２０１には、炭化珪素基板１を保持するサセプタ２１０が設けられている。サセプタ２１０は、回転軸２１２の周りを自転可能に構成されている。
　製造装置２００は、ガス導入口２０７およびガス排気口２０８を有している。ガス排気口２０８は、排気ポンプ（図示せず）に接続されている。図５中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
　製造装置２００は、たとえば、シランと、アンモニアと、水素と、プロパンとを含む混合ガスを、反応室２０１に供給可能に構成されたガス供給部（図示せず）を有している。具体的には、ガス供給部は、プロパンガスを供給可能なガスボンベと、水素ガスを供給可能なガスボンベと、シランガスを供給可能なガスボンベと、アンモニアガスを供給可能なガスボンベとを有していてもよい。
　反応室２０１の軸方向において、誘導加熱コイル２０６の巻き密度を変化させてもよい。巻き密度［回／ｍ］とは、装置の軸方向の単位長さあたりのコイルの周回数である。たとえば、上流側でアンモニアを効果的に熱分解させるために、上流側の誘導加熱コイル２０６の巻き密度は、下流側の誘導加熱コイル２０６の巻き密度よりも高くてもよい。
　（炭化珪素エピタキシャル基板の製造方法）
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
　まず、炭化珪素基板１が準備される。たとえば昇華法により、ポリタイプが４Ｈ－ＳｉＣの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板１が準備される。炭化珪素基板１は、ｎ型不純物としての窒素を含んでいる。炭化珪素基板１の導電型は、ｎ型である。
　図６に示されるように、炭化珪素基板１は、第１主面４と、第１主面４の反対側にある第２主面３とを有する。第１主面４は、たとえば｛０００１｝面に対してオフ角θ１だけオフ方向に傾斜した面である。オフ角θ１は、０°よりも大きく６°未満である。オフ方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１の第１主面４の直径は、たとえば１５０ｍｍである。炭化珪素基板１には、一例として、５００／ｃｍ２から２０００／ｃｍ２の面密度で基底面転位６１が存在する。基底面転位６１は、｛０００１｝面と平行な方向に延在している。
　次に、炭化珪素基板１が反応室２０１内においてサセプタ２１０上に配置される（図５参照）。たとえば反応室２０１の圧力が大気圧から１×１０-6Ｐａ程度に低減された後、炭化珪素基板１の昇温が開始される。炭化珪素基板１は、たとえば１６００℃程度まで加熱される。
　次に、第１炭化珪素層１０（バッファ層）が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、炭化珪素基板１上に第１炭化珪素層１０がエピタキシャル成長する。サセプタ２１０は回転軸２１２の周りを自転している。炭化珪素基板１は回転軸２１２の周りを公転している（図５参照）。
　第１炭化珪素層１０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば６０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば１９ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量がたとえば０．０５ｓｃｃｍとなるように調整される。以上のように、炭化珪素基板１上に第１炭化珪素層１０が形成される（図７参照）。
　図７に示されるように、炭化珪素基板１と第１炭化珪素層１０との界面（第１主面４）において、炭化珪素基板１に存在していた基底面転位６１の９９．９％以上が、貫通刃状転位６２に転換される。貫通刃状転位６２は、第１炭化珪素層１０を貫通する。
　次に、第２炭化珪素層２０が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第１炭化珪素層１０上に第２炭化珪素層２０がエピタキシャル成長する。
　第２炭化珪素層２０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば６０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば１９ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量は、時間の経過につれて増加するように調整される。具体的には、アンモニアガスの流量は、たとえば０．０５ｓｃｃｍから０．５ｓｃｃｍまで単調に増加するように調整される。以上のように、第１炭化珪素層１０上に第２炭化珪素層２０が形成される（図８参照）。基底面転位６１から転換された貫通刃状転位６２の９９．９％以上は、貫通刃状転位６２のまま第２炭化珪素層２０を貫通する。つまり、貫通刃状転位６２から基底面転位６１に戻る比率は０．１％以下である。
　次に、第３炭化珪素層３０が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第２炭化珪素層２０上に第３炭化珪素層３０がエピタキシャル成長する。
　第３炭化珪素層３０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば１４０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば６３ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量がたとえば０．５ｓｃｃｍとなるように調整される。以上のように、第２炭化珪素層２０上に第３炭化珪素層３０が形成される（図９参照）。貫通刃状転位６２は、第３炭化珪素層３０を貫通する。
　次に、第５炭化珪素層５０が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第３炭化珪素層３０上に第５炭化珪素層５０がエピタキシャル成長する。
　第５炭化珪素層５０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば１４０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば６３ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量は、時間の経過につれて減少するように調整される。具体的には、アンモニアガスの流量は、たとえば０．５ｓｃｃｍから０．０２ｓｃｃｍまで単調に減少するように調整される。以上のように、第３炭化珪素層３０上に第５炭化珪素層５０が形成される。貫通刃状転位６２は、第５炭化珪素層５０を貫通する。
　次に、第４炭化珪素層４０（ドリフト層）が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第５炭化珪素層５０上に第４炭化珪素層４０がエピタキシャル成長する。
　第４炭化珪素層４０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば１４０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば６３ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量がたとえば０．０２ｓｃｃｍとなるように調整される。以上のように、第５炭化珪素層５０上に第４炭化珪素層４０が形成される。貫通刃状転位６２は、第４炭化珪素層４０を貫通する。
　以上により、炭化珪素基板１と、炭化珪素エピタキシャル層９とを有する炭化珪素エピタキシャル基板１００が製造される（図２参照）。炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを含んでいる。
　（炭化珪素半導体装置）
　次に、本実施形態に係る炭化珪素半導体装置３００の構成について説明する。
　図１０に示されるように、本実施形態に係るＭＯＳＦＥＴ３００は、炭化珪素エピタキシャル基板１００と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０とを主に有している。炭化珪素エピタキシャル基板１００の構成は、上述の通りである（図２参照）。炭化珪素エピタキシャル基板１００は、炭化珪素基板１と、炭化珪素エピタキシャル層９とを含んでいる。炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを有している。第４炭化珪素層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを含んでいる。
　炭化珪素基板１は、基底面転位６１を含んでいる。基底面転位６１は、｛０００１｝面上を延在している。炭化珪素エピタキシャル層９は、貫通刃状転位６２を含んでいる。具体的には、第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０、第４炭化珪素層４０および第５炭化珪素層５０の各々は、貫通刃状転位６２を含んでいる。貫通刃状転位６２は、ゲートトレンチ２３の底面２１に達していてもよいし、側面２２に達していてもよいし、主表面２に達していてもよい。
　ドリフト領域１１は、第５炭化珪素層５０上に設けられている。ドリフト領域１１は、第５炭化珪素層５０に接している。ドリフト領域１１は、ｎ型不純物としての窒素を含んでおり、ｎ型の導電型を有する。ドリフト領域１１は、ｎ型不純物領域である。ドリフト領域１１の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも低い。ドリフト領域１１の窒素濃度は、たとえば１×１０15ｃｍ-3以上３×１０16ｃｍ-3以下である。
　ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域１２は、ｐ型不純物領域である。ボディ領域１２のｐ型不純物の濃度は、ドリフト領域１１のｎ型不純物の濃度よりも高くてもよい。ボディ領域１２は、主表面２から離間している。
　ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、主表面２の一部を構成している。ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。ソース領域１３のｎ型不純物の濃度は、たとえば１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である。
　コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１８のｐ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高い。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接している。コンタクト領域１８は、主表面２の一部を構成している。コンタクト領域１８のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
　図１０に示されるように、ゲートトレンチ２３は、側面２２と、底面２１とを有している。側面２２は、主表面２に連なっている。底面２１は、側面２２に連なっている。側面２２は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、側面２２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。底面２１は、ドリフト領域１１に位置している。別の観点から言えば、底面２１は、ドリフト領域１１によって構成されている。底面２１は、第５炭化珪素層５０から離間している。同様に、底面は、第３炭化珪素層３０から離間している。底面２１は、たとえば主表面２に平行な平面である。底面２１を含む平面に対する側面２２の角度θ２は、たとえば４５°以上６５°以下である。角度θ２は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。
　ゲート絶縁膜８１は、たとえば酸化膜である。ゲート絶縁膜８１は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面２２および底面２１と接する。ゲート絶縁膜８１は、底面２１においてドリフト領域１１に接している。ゲート絶縁膜８１は、側面２２において、ソース領域１３、ボディ領域１２およびドリフト領域１１と接している。ゲート絶縁膜８１は、主表面２においてソース領域１３と接していてもよい。
　ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極８２は、ゲートトレンチ２３の内部に配置されている。具体的には、ゲート電極８２は、ゲートトレンチ２３の内部に配置されている。ゲート電極８２の一部は、主表面２上に配置されていてもよい。ゲート電極８２は、ドリフト領域１１、ボディ領域１２およびソース領域１３に対向している。
　ソース電極６０（第１電極６０）は、主表面２に接している。ソース電極６０は、コンタクト電極６３と、ソース配線６４とを有する。ソース配線６４は、コンタクト電極６３上に設けられている。コンタクト電極６３は、主表面２において、ソース領域１３に接している。コンタクト電極６３は、主表面２において、コンタクト領域１８に接していてもよい。コンタクト電極６３は、たとえばＴｉ（チタン）と、Ａｌ（アルミニウム）と、Ｓｉ（シリコン）とを含む材料から構成されている。コンタクト電極６３は、ソース領域１３とオーミック接合している。コンタクト電極６３は、コンタクト領域１８とオーミック接合していてもよい。
　ドレイン電極７０（第２電極７０）は、第２主面３に接する。ドレイン電極７０は、第２主面３において炭化珪素基板１に接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、たとえばＮｉＳｉ（ニッケルシリコン）またはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む材料から構成されている。
　層間絶縁膜８３は、ゲート電極８２およびゲート絶縁膜８１の各々に接して設けられている。層間絶縁膜８３は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ２３の内部に設けられていてもよい。ソース配線６４は、層間絶縁膜８３を覆っている。ソース配線６４は、たとえばＡｌを含む材料により構成されている。
　（炭化珪素半導体装置の製造方法）
　次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
　まず、上述の炭化珪素エピタキシャル基板１００が準備される（図２参照）。次に、炭化珪素エピタキシャル基板１００に対してイオン注入が実施される。たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがドリフト領域１１の表面全体に対して注入される。これにより、ボディ領域１２が形成される。次に、たとえばリン（Ｐ）などのｎ型不純物がボディ領域１２の表面全体に対してイオン注入される。これにより、ソース領域１３が形成される。次に、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがソース領域１３に注入される。これにより、ソース領域１３およびボディ領域１２の各々と接するコンタクト領域１８が形成される（図１１参照）。
　次に、炭化珪素エピタキシャル基板１００に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
　次に、炭化珪素エピタキシャル基板１００上にマスク層５４が形成される（図１２参照）。マスク層５４には、開口部（第１開口部５１）が形成されている。マスク層５４は、ソース領域１３と、コンタクト領域１８とに接している。マスク層５４に設けられた第１開口部５１は、ソース領域１３上に位置している。
　次に、ゲートトレンチ２３が形成される。まず、第１開口部５１を有するマスク層５４が主表面２上に形成された状態で、炭化珪素エピタキシャル基板１００がエッチングされる。具体的には、たとえばソース領域１３の一部と、ボディ領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。たとえば反応ガスとして六フッ化硫黄（ＳＦ6）またはＳＦ6と酸素（Ｏ2）との混合ガスを用いた誘導結合プ
ラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ２３が形成されるべき領域に、主表面２に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ主表面２とほぼ平行な底とを有する凹部が形成される。
　次に、凹部において熱エッチングが行われる。熱エッチングは、主表面２上にマスク層５４が形成された状態で、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）、ＳＦ6または四フッ化炭素（ＣＦ4）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。以上により、炭化珪素エピタキシャル基板１００の主表面２にゲートトレンチ２３が形成される。
　図１３に示されるように、ゲートトレンチ２３は、側面２２と、底面２１とを有している。側面２２は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、側面２２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。底面２１は、ドリフト領域１１に位置している。別の観点から言えば、底面２１は、ドリフト領域１１によって構成されている。底面２１は、たとえば第２主面３と平行な平面である。底面２１を含む平面に対する側面２２の角度θ２は、たとえば４５°以上６５°以下である。角度θ２は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。
　次に、ゲート絶縁膜が形成される。たとえば炭化珪素エピタキシャル基板１００を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８と、主表面２とに接するゲート絶縁膜８１が形成される（図１４参照）。具体的には、炭化珪素エピタキシャル基板１００が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、ゲートトレンチ２３に接するゲート絶縁膜８１が形成される。
　次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素エピタキシャル基板１００に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素エピタキシャル基板１００が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
　ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
　次に、ゲート電極を形成する工程が実施される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、たとえばＬＰ－ＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極８２は、ソース領域１３、ボディ領域１２およびドリフト領域１１の各々に対面するように形成される。
　次に、層間絶縁膜８３を形成する工程が実施される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、たとえば、ＣＶＤ法により形成される。層間絶縁膜８３は、たとえば二酸化珪素を含む材料である。層間絶縁膜８３の一部は、ゲートトレンチ２３の内部に形成されてもよい。
　次に、ソース電極６０を形成する工程が実施される。ソース電極６０は、コンタクト電極６３と、ソース配線６４とを有する。まず、層間絶縁膜８３およびゲート絶縁膜８１に開口部（第２開口部５２）が形成されるようにエッチングが行われる。これにより、第２開口部５２において、ソース領域１３およびコンタクト領域１８が、層間絶縁膜８３およびゲート絶縁膜８１から露出する（図１５参照）。次に、主表面２においてソース領域１３およびコンタクト領域１８に接するコンタクト電極６３が形成される。コンタクト電極６３は、たとえばスパッタリング法により形成される。コンタクト電極６３は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成される。
　次に、合金化アニールが実施される。ソース領域１３およびコンタクト領域１８と接するコンタクト電極６３が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６３の少なくとも一部が、炭化珪素エピタキシャル基板１００が含む珪素と反応してシリサイド化する。これにより、ソース領域１３とオーミック接合するコンタクト電極６３が形成される。コンタクト電極６３は、コンタクト領域１８とオーミック接合してもよい。次に、コンタクト電極６３に接するソース配線６４が形成される。
　次に、ドレイン電極７０を形成する工程が実施される。たとえばスパッタリング法により、第２主面３と接するドレイン電極７０が形成される。ドレイン電極７０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。以上により、本実施形態に係るＭＯＳＦＥＴ３００（図１０参照）が完成する。
　上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置について説明したが、本開示に係る炭化珪素半導体装置は、ＭＯＳＦＥＴに限定されない。本開示に係る炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ　Ｔｕｒｎ　Ｏｆｆ　ｔｈｙｒｉｓｔｏｒ）、ＰＮダイオードなどに適用可能である。
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置の作用効果について説明する。
　たとえばＰＮダイオードなどの炭化珪素半導体装置の動作時には、炭化珪素エピタキシャル基板１００の表面側において正孔が注入される。正孔が、表面電極（第１電極６０）側から裏面電極（第２電極７０）側に移動する途中で、基底面転位６１に到達すると、基底面転位６１が拡張して積層欠陥になる。基底面転位６１が積層欠陥になると、電流の流れが大幅に妨げられるため、炭化珪素半導体装置のオン抵抗が増大する。
　炭化珪素基板１に基底面転位６１が存在する場合、正孔が炭化珪素エピタキシャル層９から炭化珪素基板１に移動すると、炭化珪素基板１中において基底面転位６１が積層欠陥になる。炭化珪素基板１中において基底面転位６１が積層欠陥になることを抑制するためには、炭化珪素基板１上に設けられている炭化珪素エピタキシャル層９内において、十分に正孔を低減する必要がある。
　炭化珪素半導体装置に注入される正孔の量は、炭化珪素半導体装置に流される電流密度に依存する。たとえば車載用途の炭化珪素半導体装置の場合、使用される電流密度は、１００Ａ／ｃｍ２以上１０００Ａ／ｃｍ２以下程度である。電流密度が１００Ａ／ｃｍ２程度の場合においては、炭化珪素基板１に到達する正孔の量を注入された正孔の量の１／１００以下にすることが望ましい。また電流密度が１０００Ａ／ｃｍ２程度の場合には、炭化珪素基板１に到達する正孔の量を注入された正孔の量の１／１０００以下にすることが望ましい。
　発明者らは、炭化珪素エピタキシャル層９に注入された正孔が炭化珪素基板１に到達することを抑制するための方策を検討した。その結果、炭化珪素エピタキシャル層に正孔抑制層（第３炭化珪素層）を設け、第３炭化珪素層の厚みと第３炭化珪素層３０の窒素濃度とを所定の値に制御することにより、炭化珪素エピタキシャル層９に注入された正孔が炭化珪素基板１に到達することを効果的に抑制可能であることを見出した。具体的には、第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
　さらに発明者らは、炭化珪素基板１に存在する基底面転位６１が炭化珪素エピタキシャル層９の主表面２まで引き継がれないようにするための方策を検討した。その結果、第１炭化珪素層１０と第３炭化珪素層３０との間に窒素濃度勾配を有する第２炭化珪素層２０を設け、当該窒素濃度勾配を所定の値以下とすることにより、炭化珪素基板１に存在する基底面転位６１が炭化珪素エピタキシャル層９の主表面２まで引き継がれることを効果的に抑制可能であることを見出した。具体的には、第２炭化珪素層２０と第３炭化珪素層３０との境界における窒素濃度から第２炭化珪素層２０と第１炭化珪素層１０との境界における窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値は、６×１０２３ｃｍ－４以下とされる。
　以上のように、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置によれば、数式１を満たす第３炭化珪素層３０を設けることにより、炭化珪素基板１に到達する正孔の量を大幅に低減することができる。そのため、炭化珪素基板１内において、基底面転位６１が積層欠陥になることを抑制することができる。また所定の窒素濃度勾配を有する第２炭化珪素層２０を設けることにより、炭化珪素基板１に存在する基底面転位６１が炭化珪素エピタキシャル層９の主表面２まで引き継がれることを抑制することができる。そのため、炭化珪素エピタキシャル層９内において、基底面転位６１が積層欠陥になることを抑制することができる。つまり、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置によれば、基底面転位６１が積層欠陥になることを抑制することができる。
　（サンプル準備）
　まず、サンプル１－１７に係る炭化珪素エピタキシャル基板１００が準備された。サンプル１－１７に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１と、炭化珪素エピタキシャル層９とを有している（図２参照）。炭化珪素基板１は、基底面転位６１を含んでいる。炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを含んでいる。第２炭化珪素層２０の窒素濃度は、厚み方向において変化している。厚み方向における第２炭化珪素層２０の窒素濃度勾配は、表１に記載の通りである。サンプル１－１７に係る炭化珪素エピタキシャル基板１００は、上述の製造方法を用いて製造された。
　サンプル１－１７に係る炭化珪素エピタキシャル基板１００の第１炭化珪素層１０の厚みは、１μｍである。サンプル１－３および７－１１に係る炭化珪素エピタキシャル基板１００の第２炭化珪素層２０の厚みは、１μｍである。サンプル４－６に係る炭化珪素エピタキシャル基板１００の第２炭化珪素層２０の厚みは、２．５μｍである。サンプル１２－１７に係る炭化珪素エピタキシャル基板１００の第２炭化珪素層２０の厚みは、０．１μｍである。サンプル１－６および１２－１７に係る炭化珪素エピタキシャル基板１００の第３炭化珪素層３０の厚みは、１０μｍである。サンプル７－１１に係る炭化珪素エピタキシャル基板１００の第３炭化珪素層３０の厚みは、５μｍである。
Figure JPOXMLDOC01-appb-T000008
　（基底面転位の評価方法）
　サンプル１－１７に係る炭化珪素エピタキシャル基板１００の主表面２における基底面転位６１（ＢＰＤ）の有無が評価される。基底面転位６１が主表面２に存在するかどうかは、エッチピット法によって評価され得る。エッチピット法においては、エッチング液として、水酸化カリウム（ＫＯＨ）融液が用いられる。ＫＯＨ融液の温度は、５００～５５０℃程度とする。エッチング時間は、５～１０分程度とする。エッチング後、光学顕微鏡を用いて主表面２が観察される。主表面２における測定位置の数は、面内で９箇所とする。
　主表面２に基底面転位６１が存在している場合、主表面２において基底面転位６１に由来するエッチピットが観測される。基底面転位６１に由来するエッチピットの形状は、典型的には楕円形である。一方、主表面２に基底面転位６１が存在していない場合、主表面２において貫通刃状転位６２に由来するエッチピットが観測される。貫通刃状転位６２に由来するエッチピットの形状は、典型的には六角形である。以上のように、エッチピットの形状を観察することにより、主表面２に基底面転位６１が存在しているかどうかが判断される。
　（基底面転位の評価結果）
　表１に示されるように、サンプル１２および１４－１７に係る炭化珪素エピタキシャル基板１００の主表面２においては、基底面転位６１が見つかった。一方、サンプル１－１１および１３に係る炭化珪素エピタキシャル基板１００の主表面２においては、基底面転位６１が見つからなかった。つまり、第２炭化珪素層２０の窒素濃度勾配（第２炭化珪素層２０と第３炭化珪素層３０との境界における窒素濃度から第２炭化珪素層２０と第１炭化珪素層１０との境界における窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値）が、６×１０２３ｃｍ－４以下の場合には、基底面転位６１が見つからなかった。一方、第２炭化珪素層２０の窒素濃度勾配が、６×１０２３ｃｍ－４より大きい場合には、基底面転位６１が見つかった。以上のように、第２炭化珪素層２０の窒素濃度勾配を６×１０２３ｃｍ－４以下とすることによって、炭化珪素エピタキシャル層９における基底面転位６１を低減可能であることが確認された。言い換えると、第２炭化珪素層２０の窒素濃度勾配を６×１０２３ｃｍ－４以下とすることによって、第１炭化珪素層１０において基底面転位６１から転換された貫通刃状転位６２が、基底面転位６１に戻ってしまう比率を０．１％以下にすることが確認された。
　今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１　炭化珪素基板、２　主表面、３　第２主面、４　第１主面、５　第１境界、６　第２境界、７　第３境界、８　第４境界、９　炭化珪素エピタキシャル層、１０　第１炭化珪素層、１１　ドリフト領域、１２　ボディ領域、１３　ソース領域、１６　第１フラット、１８　コンタクト領域、２０　第２炭化珪素層、２１　底面、２２　側面、２３　ゲートトレンチ、３０　第３炭化珪素層、４０　第４炭化珪素層、５０　第５炭化珪素層、５１　第１開口部、５２　第２開口部、５４　マスク層、６０　ソース電極（第１電極）、６１　基底面転位、６２　貫通刃状転位、６３　コンタクト電極、６４　ソース配線、７０　ドレイン電極（第２電極）、８１　ゲート絶縁膜、８２　ゲート電極、８３　層間絶縁膜、１００　炭化珪素エピタキシャル基板、１０１　第１方向、１０２　第２方向、１０３　第３方向、１０４　第４方向、１０５　第５方向、１１１　直径、２００　製造装置、２０１　反応室、２０３　発熱体、２０４　石英管、２０５　断熱材、２０６　誘導加熱コイル、２０７　ガス導入口、２０８　ガス排気口、２１０　サセプタ、２１２　回転軸、３００　炭化珪素半導体装置（ＭＯＳＦＥＴ）、Ｎ１　第１窒素濃度、Ｎ２　第２窒素濃度、Ｎ３　第３窒素濃度、Ｎ４　第４窒素濃度、Ｔ１　第１厚み、Ｔ２　第２厚み、Ｔ３　第３厚み、Ｔ４　第４厚み、Ｔ５　第５厚み、θ１　オフ角、θ２　角度。

Claims (14)

  1. 　基底面転位を含むポリタイプ４Ｈの炭化珪素基板と、
    　前記炭化珪素基板上に設けられたポリタイプ４Ｈの炭化珪素エピタキシャル層とを備え、
    　前記炭化珪素エピタキシャル層は、
    　前記炭化珪素基板上に設けられた第１炭化珪素層と、
    　前記第１炭化珪素層上に設けられた第２炭化珪素層と、
    　前記第２炭化珪素層上に設けられた第３炭化珪素層と、
    　前記第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層とを含み、
    　前記主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜しており、
    　前記第１炭化珪素層、前記第２炭化珪素層、前記第３炭化珪素層および前記第４炭化珪素層の各々は、窒素を含み、
    　前記第２炭化珪素層の窒素濃度は、前記第１炭化珪素層から前記第３炭化珪素層に向かうに従って増加しており、
    　前記第３炭化珪素層の窒素濃度から前記第１炭化珪素層の窒素濃度を差し引いた値を前記第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下であり、
    　前記第３炭化珪素層の窒素濃度をＮｃｍ－３とし、前記第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たす、炭化珪素エピタキシャル基板。
    Figure JPOXMLDOC01-appb-I000001
  2. 　ＸおよびＮは、数式２を満たす、請求項１に記載の炭化珪素エピタキシャル基板。
    Figure JPOXMLDOC01-appb-I000002
  3. 　前記第４炭化珪素層の窒素濃度は、前記第３炭化珪素層の窒素濃度よりも低い、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 　前記第４炭化珪素層の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも低い、請求項１～請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 　前記炭化珪素基板の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも高く、かつ、前記第３炭化珪素層の窒素濃度よりも低い、請求項１～請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 　前記第２炭化珪素層の厚みは、５μｍ以下である、請求項１～請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板。
  7. 　前記第３炭化珪素層の厚みは、２０μｍ以下である、請求項１～請求項６のいずれか１項に記載の炭化珪素エピタキシャル基板。
  8. 　基底面転位を含むポリタイプ４Ｈの炭化珪素基板と、
    　前記炭化珪素基板上に設けられたポリタイプ４Ｈの炭化珪素エピタキシャル層と、
    　前記炭化珪素エピタキシャル層上に設けられた第１電極と、
    　前記炭化珪素基板に接する第２電極とを備え、
    　前記炭化珪素基板および前記炭化珪素エピタキシャル層の各々のポリタイプは、４Ｈ－ＳｉＣであり、
    　前記炭化珪素エピタキシャル層は、
    　前記炭化珪素基板上に設けられた第１炭化珪素層と、
    　前記第１炭化珪素層上に設けられた第２炭化珪素層と、
    　前記第２炭化珪素層上に設けられた第３炭化珪素層と、
    　前記第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層とを含み、
    　前記主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜しており、
    　前記第１炭化珪素層、前記第２炭化珪素層、前記第３炭化珪素層および前記第４炭化珪素層の各々は、窒素を含み、
    　前記第２炭化珪素層の窒素濃度は、前記第１炭化珪素層から前記第３炭化珪素層に向かうに従って増加しており、
    　前記第３炭化珪素層の窒素濃度から前記第１炭化珪素層の窒素濃度を差し引いた値を前記第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下であり、
    　前記第３炭化珪素層の窒素濃度をＮｃｍ－３とし、前記第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たす、炭化珪素半導体装置。
  9. 　ＸおよびＮは、数式２を満たす、請求項８に記載の炭化珪素半導体装置。
  10. 　前記第４炭化珪素層の窒素濃度は、前記第３炭化珪素層の窒素濃度よりも低い、請求項８または請求項９に記載の炭化珪素半導体装置。
  11. 　前記第４炭化珪素層の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも低い、請求項８～請求項１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 　前記炭化珪素基板の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも高く、かつ、前記第３炭化珪素層の窒素濃度よりも低い、請求項８～請求項１１のいずれか１項に記載の炭化珪素半導体装置。
  13. 　前記第２炭化珪素層の厚みは、５μｍ以下である、請求項８～請求項１２のいずれか１項に記載の炭化珪素半導体装置。
  14. 　前記第３炭化珪素層の厚みは、２０μｍ以下である、請求項８～請求項１３のいずれか１項に記載の炭化珪素半導体装置。
PCT/JP2019/031351 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置 Ceased WO2020115951A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112019006020.1T DE112019006020T5 (de) 2018-12-04 2019-08-08 Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleiterbauelement
CN201980041859.8A CN112335057B (zh) 2018-12-04 2019-08-08 碳化硅外延衬底及碳化硅半导体器件
JP2020559707A JP7388365B2 (ja) 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US17/274,859 US12125881B2 (en) 2018-12-04 2019-08-08 Silicon carbide epitaxial substrate and silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-227550 2018-12-04
JP2018227550 2018-12-04

Publications (1)

Publication Number Publication Date
WO2020115951A1 true WO2020115951A1 (ja) 2020-06-11

Family

ID=70974227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/031351 Ceased WO2020115951A1 (ja) 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US12125881B2 (ja)
JP (1) JP7388365B2 (ja)
CN (1) CN112335057B (ja)
DE (1) DE112019006020T5 (ja)
WO (1) WO2020115951A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020115951A1 (ja) * 2018-12-04 2021-10-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2023043833A (ja) * 2021-09-16 2023-03-29 株式会社プロテリアル 炭化ケイ素基板およびその製造方法
WO2024127817A1 (ja) * 2022-12-16 2024-06-20 富士電機株式会社 炭化珪素ｍｏｓｆｅｔインバータ回路および炭化珪素ｍｏｓｆｅｔインバータ回路の制御方法
WO2025004788A1 (ja) * 2023-06-28 2025-01-02 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
WO2025017980A1 (ja) * 2023-07-18 2025-01-23 株式会社 東芝 半導体基板、半導体装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
US20240079236A1 (en) * 2022-09-02 2024-03-07 Applied Materials, Inc. SiC MOSFET Including Trench with Rounded Corners
IT202300014544A1 (it) * 2023-07-12 2025-01-12 Lpe Spa Processo di crescita di strati attivi in sequenza
US20250126868A1 (en) * 2023-10-17 2025-04-17 Nanya Technology Corporation Methods of forming semiconductor structures
WO2026055262A1 (en) * 2024-09-03 2026-03-12 Microchip Technology Incorporated Semiconductor device and method for manufacturing same
DE102024209087B3 (de) 2024-09-23 2025-09-11 Infineon Technologies Ag Siliziumkarbid-halbleiterbauelement mit einer bufferschicht und herstellungsverfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2011114252A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 半導体装置
WO2016092887A1 (ja) * 2014-12-12 2016-06-16 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2017019679A (ja) * 2015-07-08 2017-01-26 住友電気工業株式会社 炭化珪素エピタキシャル基板
WO2017094764A1 (ja) * 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2018029104A (ja) * 2016-08-16 2018-02-22 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
WO2018150861A1 (ja) * 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
US20070290211A1 (en) * 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP6120525B2 (ja) * 2012-10-30 2017-04-26 三菱電機株式会社 炭化珪素半導体装置
JP2014205593A (ja) * 2013-04-12 2014-10-30 住友電気工業株式会社 炭化珪素単結晶およびその製造方法
JP5803979B2 (ja) * 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6197722B2 (ja) * 2014-03-26 2017-09-20 新日鐵住金株式会社 ＳｉＣ板状体における転位の面内分布評価方法
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
WO2017138247A1 (ja) * 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN106711031B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN112335057B (zh) * 2018-12-04 2024-06-28 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2011114252A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 半導体装置
WO2016092887A1 (ja) * 2014-12-12 2016-06-16 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2017019679A (ja) * 2015-07-08 2017-01-26 住友電気工業株式会社 炭化珪素エピタキシャル基板
WO2017094764A1 (ja) * 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2018029104A (ja) * 2016-08-16 2018-02-22 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
WO2018150861A1 (ja) * 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020115951A1 (ja) * 2018-12-04 2021-10-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7388365B2 (ja) 2018-12-04 2023-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2023043833A (ja) * 2021-09-16 2023-03-29 株式会社プロテリアル 炭化ケイ素基板およびその製造方法
WO2024127817A1 (ja) * 2022-12-16 2024-06-20 富士電機株式会社 炭化珪素ｍｏｓｆｅｔインバータ回路および炭化珪素ｍｏｓｆｅｔインバータ回路の制御方法
WO2025004788A1 (ja) * 2023-06-28 2025-01-02 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
WO2025017980A1 (ja) * 2023-07-18 2025-01-23 株式会社 東芝 半導体基板、半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2020115951A1 (ja) 2021-10-28
JP7388365B2 (ja) 2023-11-29
CN112335057A (zh) 2021-02-05
DE112019006020T5 (de) 2021-09-02
CN112335057B (zh) 2024-06-28
US20220059658A1 (en) 2022-02-24
US12125881B2 (en) 2024-10-22

Similar Documents

Publication Publication Date Title
JP7388365B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6835192B2 (ja) 炭化珪素半導体装置
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2021035905A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6891758B2 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP2020155687A (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2025063267A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6468112B2 (ja) 炭化珪素半導体装置
JP6658257B2 (ja) 炭化珪素半導体装置
JPWO2018066173A1 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP6468291B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2025062939A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6061060B1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2025039787A (ja) ＳｉＣウェハ、単結晶エピタキシャル層、および、ＳｉＣウェハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19893888

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020559707

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19893888

Country of ref document: EP

Kind code of ref document: A1