WO2020066867A1

WO2020066867A1 - 直接形電力変換器、制御装置

Info

Publication number: WO2020066867A1
Application number: PCT/JP2019/036885
Authority: WO
Inventors: 憲一榊原
Original assignee: ダイキン工業株式会社
Priority date: 2018-09-27
Filing date: 2019-09-20
Publication date: 2020-04-02
Also published as: CN112753160B; EP3859963A1; EP3859963A4; CN112753160A; US20210313903A1; JP6721097B2; JP2020058225A; MY188785A; BR112021003972A2; US11437921B2

Abstract

直接形電力変換器の入力力率を改善する。単相の交流電圧を整流し、交流電力を直流電力に変換して第１の瞬時電力を出力するコンバータと、コンバータおよび直流リンクとの間で電力を授受し、第２の瞬時電力でバッファリングする電力バッファ回路と、直流リンクにおける直流電圧を第２の交流電圧に変換して出力するインバータとを備える直接形電力変換器が制御される。コンバータから電力バッファ回路へ流れる電流が、交流電圧の半周期未満で連続して流れる期間は、インバータに入力される第３の電力、インバータが出力する第４の電力または第１の瞬時電力の平均値が第１の閾値未満のときのほうが、第３の電力、第４の電力または第１の瞬時電力の平均値が第１の閾値以上の第２の閾値以上のときよりも長い。

Description

直接形電力変換器、制御装置

　本開示は直接形電力変換器と、制御装置とに関する。

　特許文献１は直接形電力変換器の制御装置を開示する。当該直接形電力変換器では、電力バッファ回路が採用される。電力バッファ回路はコンデンサと、当該コンデンサを充電する充電回路と、当該コンデンサを放電する放電回路とを有する。

特許第６２６５２９７号公報

　当該直接形電力変換器に入力される交流電圧の半周期において、直接形電力変換器の負荷が小さい場合、当該充電回路へ電流が入力されない期間が増加する。このような場合、直接形電力変換器の入力力率は低下する傾向がある。

　本開示では直接形電力変換器において直接形電力変換器の入力力率を改善する技術を提案する。

　本開示の第１の態様は直接形電力変換器（１００）であって、直流リンク（７）と、単相の交流電圧（Ｖｉｎ）を整流し、交流電力を直流電力に変換して第１の瞬時電力（Ｐｉｎ）を出力するコンバータ（３）と、前記コンバータおよび前記直流リンクとの間で電力を授受し、第２の瞬時電力（Ｐｂｕｆ）でバッファリングする電力バッファ回路（４）と、前記直流リンクにおける直流電圧を第２の交流電圧に変換して出力するインバータ（５）とを備える。

　前記コンバータから前記電力バッファ回路へ流れる電流（ｉＬ）が、前記交流電圧（Ｖｉｎ）の半周期未満で連続して流れる期間は、前記インバータに入力される第３の電力（Ｐｄｃ）、前記インバータが出力する第４の電力（Ｐｏ）または前記第１の瞬時電力の平均値（Ｐｉ）が第１の閾値（Ｐｔｈ，ｐｈ１）未満のときのほうが、前記第３の電力、前記第４の電力または前記平均値が前記第１の閾値以上の第２の閾値（Ｐｔｈ，ｐｈ２）以上のときよりも長い。

　本開示の第２の態様は、第１の態様にかかる直接形電力変換器（１００）を制御する制御装置（１０）である。前記電力バッファ回路は、コンデンサ（Ｃ４）と、前記コンデンサを充電する充電回路（４ｂ）と、前記コンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）とを含む。前記制御装置（１０）は、放電制御部（１０２）と、充電制御部（１０３）とを備える。

　前記放電制御部は、前記第１のスイッチの導通を制御する第１の制御信号（ＳＳｃ）を出力する。前記充電制御部は、前記充電回路（４ｂ）に対し、前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）の振幅に対する比が昇圧比（α）となる電圧（Ｖｃ）に前記コンデンサを充電させる。

　前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第１の閾値（ｐｈ１）未満のときの前記昇圧比は、前記第３の電力、前記第４の電力または前記平均値が前記第２の閾値（ｐｈ２）以上のときの前記昇圧比よりも小さい。

　本開示の第３の態様は、第１の態様にかかる直接形電力変換器（１００）を制御する制御装置（１０）である。前記電力バッファ回路は、コンデンサ（Ｃ４）と、前記コンデンサを充電する充電回路（４ｂ）と、前記コンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）とを含む。前記制御装置は、放電制御部（１０２）と、充電制御部（１０３）とを備える。

　前記充電回路（４ｂ）は、エネルギーを前記コンデンサ（Ｃ４）に蓄積するリアクトル（Ｌ４）と、前記リアクトルに前記コンバータを接続して前記リアクトルにエネルギーを蓄積させる第２のスイッチ（ＳＬ）とを有する。前記コンバータから前記電力バッファ回路へ流れる前記電流（ｉＬ）は前記リアクトルに流れる。

　前記充電制御部（１０３）は二つの値（α１，α２）を、前記インバータ（５）の変調率（ｋｓ）に従って前記昇圧比（α）として選択的に出力する昇圧比設定部（１０３２）と、前記昇圧比と、前記平均値（Ｐｉ）、前記第３の電力（Ｐｄｃ）または前記第４の電力（Ｐｏ）とから、前記第２のスイッチが導通する時間であるオン時間を設定するオン時間演算部（１０３４）と、前記オン時間で前記第２のスイッチの導通を制御する第２の制御信号（ＳＳＬ）を出力するパルス発生部（１０Ｂ）とを有する。前記変調率が第３の閾値未満のときの前記昇圧比は、前記第３の閾値以上の第４の閾値以上のときの前記昇圧比よりも小さい。

　本開示の第４の態様は、第１の態様にかかる直接形電力変換器（１００）を制御する制御装置（１０）である。前記電力バッファ回路は、コンデンサ（Ｃ４）と、前記コンデンサを充電する充電回路（４ｂ）と、前記コンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）とを含む。前記制御装置は、放電制御部（１０２）と、充電制御部（１０３）とを備える。

　前記放電制御部は、前記第１のスイッチの導通を制御する第１の制御信号（ＳＳｃ）を出力する。前記充電制御部は、前記充電回路（４ｂ）に対し、前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）の振幅に対する比が昇圧比（α）となる電圧（Ｖｃ）に前記コンデンサを充電させる。前記直接形電力変換器の入力力率（ξ１００）が所定の閾値（ｐｆｈ）以上の値から前記所定の閾値未満の値に減少すると前記昇圧比が減少する。

　本開示の第５の態様は、第１の態様にかかる直接形電力変換器（１００）を制御する制御装置（１０）である。前記電力バッファ回路は、第１のコンデンサ（Ｃ４）と、前記第１のコンデンサを所定の電圧（Ｖｃ）に充電する充電回路（４ｂ）と、前記第１のコンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）とを含む。前記制御装置は、前記第１のスイッチを第１のデューティ（ｄｃ）で導通させる第１の制御信号（ＳＳｃ）を出力する放電制御部（１０２）を備える。前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第１の閾値（Ｐｔｈ，ｐｈ１）未満のときの前記第１のデューティの値（ｄ１）は、前記第３の電力、前記第４の電力または前記平均値が前記第２の閾値（Ｐｔｈ，ｐｈ２）以上のときの前記第１のデューティの値（ｄ２）よりも大きい。

　本開示の第６の態様は、第５の態様にかかる制御装置であって、前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第１の閾値（Ｐｔｈ，ｐｈ１）未満のときの前記第１のデューティ（ｄｃ）の前記値（ｄ１）は１である。

　本開示の第７の態様は、第６の態様にかかる制御装置であって、前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第２の閾値（Ｐｔｈ，ｐｈ２）以上のとき、前記電力バッファ回路に入力する瞬時電力（ＰＬ）の平均値は、前記第１の瞬時電力（Ｐｉｎ）の前記平均値（Ｐｉ）の半分である。

　本開示の第８の態様は、第５の態様から第７の態様にかかる制御装置のいずれかであって、前記インバータ（５）の変調率（ｋｓ）が第３の閾値未満のときの前記第１のデューティは、前記第３の閾値以上の第４の閾値以上のときの前記第１のデューティよりも大きい。

　本開示の第９の態様は、第１の態様にかかる直接形電力変換器（１００）を制御する制御装置（１０）である。前記電力バッファ回路は、第１のコンデンサ（Ｃ４）と、前記第１のコンデンサを所定の電圧（Ｖｃ）に充電する充電回路（４ｂ）と、前記第１のコンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）とを含む。前記制御装置は、前記第１のスイッチを第１のデューティ（ｄｃ）で導通させる第１の制御信号（ＳＳｃ）を出力する放電制御部（１０２）を備える。前記直接形電力変換器の入力力率（ξ）が所定の閾値（ξｔｈ）以上の値から前記所定の閾値未満の値に減少すると前記第１のデューティが増大する。

　本開示の第１０の態様は、第５の態様から第９の態様にかかる制御装置のいずれかであって、前記直接形電力変換器（１００）は、第２のコンデンサ（Ｃ２）を有するフィルタ（２）と、前記フィルタの出力側と前記直流リンクとの間に接続され、前記放電回路（４ａ）から前記フィルタ（２）へ逆流する電流を阻止する逆電流阻止回路（８）とを更に備える。前記フィルタの入力側と前記充電回路（４ｂ）の入力側とが前記コンバータ（３）の出力側において並列に接続される。前記充電回路（４ｂ）は、エネルギーを前記第１のコンデンサ（Ｃ４）に蓄積するリアクトル（Ｌ４）と、前記リアクトルに前記コンバータを接続して前記リアクトルにエネルギーを蓄積させる第２のスイッチ（ＳＬ）とを有する。前記コンバータから前記電力バッファ回路へ流れる前記電流（ｉＬ）は前記リアクトルに流れる。

　本開示の第１１の態様は、第１０の態様にかかる制御装置であって、前記制御装置（１０）は充電制御部（１０３）を更に備える。

　前記充電制御部は、前記第２のスイッチが導通する時間であるオン時間を設定するオン時間演算部（１０３４）と、前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）が減少から増加に転じる位相に対する、前記第２のスイッチが導通を開始する位相を、遅延量で遅延する遅延時間加算部（１０３５）と、前記遅延量で遅延して前記オン時間で前記第２のスイッチを導通させる第２の制御信号（ＳＳＬ）を出力するパルス発生部（１０Ｂ）とを有する。前記遅延量は、前記第２のコンデンサの放電時間もしくは前記フィルタの共振周波数の逆数よりも長い。

　本開示の第１２の態様は、第１０の態様または第１１の態様にかかる制御装置であって、前記コンバータ（３）は、前記交流電圧（Ｖｉｎ）が印加される一対の入力端と、前記フィルタ（２）に接続される第１の出力端対とを有し、単相全波整流を行う第１のダイオードブリッジ（３ａ）と、前記一対の入力端と、前記交流電圧を単相全波整流して得られる整流電圧（Ｖｒｅｃ２）を前記充電回路に与える第２の出力端対とを有する第２のダイオードブリッジ（３ｂ）とを有する。前記第１の出力端対と前記第２の出力端対とは非導通である。

　本開示の第１３の態様は、第５の態様から第１２の態様にかかる制御装置であって、前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が第５の閾値未満のときの前記所定の電圧（Ｖｃ）は、前記第３の電力、前記第４の電力または前記平均値が前記第５の閾値以上の第６の閾値以上のときの前記所定の電圧よりも小さい。

　前記制御装置は、前記インバータの動作を制御する第３の制御信号（ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎ）を出力するインバータ制御部（１０１）を更に備えてもよい。

　本開示の直接形電力変換器によれば、直接形電力変換器の入力力率が改善される。本開示の制御装置によれば、直接形電力変換器の入力力率が改善される。

　本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

各実施の形態において採用される直接形電力変換器の構成を例示する回路図である。直接形電力変換器での電力の収支を模式的に示すブロック図である。直接形電力変換器の等価回路を示す図である。第１の実施の形態における、回転速度と直接形電力変換器の入力力率との関係を例示するグラフである。第１の実施の形態における、回転速度と直接形電力変換器の変換効率との関係を例示するグラフである。第１の実施の形態における、回転速度と誘導性負荷に印加される電圧の振幅との関係を例示するグラフである。第１の実施の形態における、回転速度と誘導性負荷に流れる電流の振幅との関係を例示するグラフである。第１の実施の形態における、回転速度と直接形電力変換器の入力力率との関係を例示するグラフである。第１の実施の形態における、回転速度と直接形電力変換器の変換効率との関係を例示するグラフである。第１の実施の形態における、回転速度と出力電圧振幅との関係を例示するグラフである。第１の実施の形態における、回転速度と出力電流振幅との関係を例示するグラフである。第１の実施の形態における、昇圧比と電圧との関係を例示するグラフである。第１の実施の形態における、昇圧比を設定する処理を例示するフローチャートである。第１の実施の形態における、直接形電力変換器の入力力率と換算力率との関係を例示するグラフである。第１の実施の形態における、昇圧比を設定する処理を例示するフローチャートである。第１の実施の形態における、出力電圧振幅と、昇圧比との関係を例示するグラフである。第１の実施の形態における、スイッチの導通を制御する処理を例示するフローチャートである。第１の実施の形態における、オン時間と受納電力の平均値との関係を例示するグラフである。第１の実施の形態における、オン時間と受納電力の平均値との関係を例示するグラフである。第１の実施の形態における、オン時間と受納電力の平均値との関係を例示するグラフである。第１の実施の形態における、オン時間と受納電力の平均値との関係を例示するグラフである。第１の実施の形態における制御装置の構成を例示するブロック図である。第１の実施の形態における、周波数逓倍部、遅延時間加算部、キャリア生成部、比較器の動作を説明するタイミングチャートである。第１の実施の形態における、制御装置の第２の構成を例示するブロック図である。第１の実施の形態における、制御装置の第３の構成を例示するブロック図である。第２の実施の形態における、回転速度と直接形電力回路の入力力率との関係を例示するグラフである。第２の実施の形態における、回転速度と直接形電力変換器の入力力率との関係を例示するグラフである。第２の実施の形態における、回転速度と誘導性負荷に印加される電圧の振幅との関係を例示するグラフである。第２の実施の形態における、回転速度と誘導性負荷に流れる電流の振幅との関係を例示するグラフである。第２の実施の形態において採用される直接形電力変換器の構成を例示する回路図である。第２の実施の形態における、回転速度と直接形電力変換器の入力力率との関係を例示するグラフである。第２の実施の形態における、回転速度と誘導性負荷に印加される電圧の振幅との関係を例示するグラフである。第２の実施の形態における、回転速度と誘導性負荷に流れる電流の振幅との関係を例示するグラフである。第２の実施の形態における、回転速度と直接形電力変換器の入力力率との関係を例示するグラフである。第２の実施の形態における、受納電力の平均値と直接形電力変換器の入力力率との関係を例示するグラフである。第２の実施の形態における、オン時間とインバータが変換する電力との関係を例示するグラフである。第２の実施の形態における、オン時間とインバータが変換する電力との関係を例示するグラフである。第２の実施の形態における、オン時間とインバータが変換する電力との関係を例示するグラフである。第２の実施の形態における、オン時間とインバータが変換する電力との関係を例示するグラフである。第２の実施の形態における、放電デューティを設定する処理を例示するフローチャートである。第２の実施の形態における、スイッチの導通を制御する処理を例示するフローチャートである。第２の実施の形態における、制御装置の第４の構成を例示するブロック図である。第２の実施の形態における、放電デューティｄｃを設定する他の処理を例示するフローチャートである。第２の実施の形態における、制御装置の第５の構成を例示するブロック図である。電力と通流期間との関係を示すグラフである。入力力率と通流期間との関係を示すグラフである。入力力率と通流期間との関係を示すグラフである。

　［直接形電力変換器の構成］
　図１は以下の実施の形態において共通に採用される直接形電力変換器１００の構成を例示する回路図である。かかる構成それ自体は、例えば特許文献１の図１および図３０から公知である。

　直接形電力変換器１００は、コンバータ３と、フィルタ２と、電力バッファ回路４と、インバータ５と、直流リンク７とを備える。

　コンバータ３は例えばダイオードブリッジを採用し、ダイオードＤ３１～Ｄ３４を備える。ダイオードＤ３１～Ｄ３４はブリッジ回路を構成する。コンバータ３には単相交流電源１から単相の交流電圧Ｖｉｎ（＝Ｖｍ・sin（ωｔ））が入力される。コンバータ３は交流電圧Ｖｉｎを単相全波整流した後の整流電圧Ｖｒｅｃ（＝｜Ｖｉｎ｜）を得て、整流電圧Ｖｒｅｃをフィルタ２および電力バッファ回路４へ出力する。

　フィルタ２は、リアクトルＬ２とコンデンサＣ２とを備えている。リアクトルＬ２の一端はコンバータ３の出力側の高電位端３Ａ、具体的にはダイオードＤ３１，Ｄ３３のカソードの両方に接続される。リアクトルＬ２の他端はコンデンサＣ２を介して、コンバータ３の出力側の低電位端３Ｂ、具体的にはダイオードＤ３２，Ｄ３４のアノードの両方に接続される。よってフィルタ２では、リアクトルＬ２とコンデンサＣ２との直列接続において整流電圧Ｖｒｅｃが入力され、コンデンサＣ２が支持する電圧が出力される。但し、フィルタ２は電流の高周波成分を除去する機能を担うので、以下の説明ではコンデンサＣ２が支持する電圧も整流電圧Ｖｒｅｃと等しいとして取り扱う。

　直流リンク７は直流電源線ＬＬと、直流電源線ＬＬよりも電位が高い直流電源線ＬＨとを有する。直流電源線ＬＨは、後述する逆電流阻止回路８とリアクトルＬ２とを介して、コンバータ３の高電位端３Ａに接続される。直流電源線ＬＬはコンバータ３の低電位端３Ｂに接続される。

　電力バッファ回路４は放電回路４ａ、充電回路４ｂを有する。電力バッファ回路４はコンバータ３および直流リンク７との間で電力を授受する。放電回路４ａはバッファコンデンサとしてコンデンサＣ４を含み、充電回路４ｂは整流電圧Ｖｒｅｃを昇圧してコンデンサＣ４を充電する。

　放電回路４ａはダイオードＤ４２と、ダイオードＤ４２と逆並列接続されたトランジスタ（ここでは絶縁ゲート型バイポーラトランジスタ：以下「ＩＧＢＴ」と略記）Ｓｃとを更に含んでいる。トランジスタＳｃはコンデンサＣ４に対して直流電源線ＬＨ側で、直流電源線ＬＨ，ＬＬの間で直列に接続されている。

　ここで逆並列接続とは、順方向が相互に逆となって並列に接続されていることを指す。具体的にはトランジスタＳｃの順方向は直流電源線ＬＬから直流電源線ＬＨへと向かう方向であり、ダイオードＤ４２の順方向は直流電源線ＬＨから直流電源線ＬＬへと向かう方向である。トランジスタＳｃとダイオードＤ４２とは纏めて一つのスイッチ素子（スイッチＳｃ）として把握することができる。スイッチＳｃの導通によってコンデンサＣ４が放電して直流リンク７へと電力を授与する。

　充電回路４ｂは、例えばダイオードＤ４０と、リアクトルＬ４と、トランジスタ（ここではＩＧＢＴ）ＳＬとを含んでいる。ダイオードＤ４０は、カソードと、アノードとを備え、当該カソードはスイッチＳｃとコンデンサＣ４との間に接続される。かかる構成はいわゆる昇圧チョッパとして知られている。

　リアクトルＬ４は高電位端３ＡとダイオードＤ４０のアノードとの間に接続される。トランジスタＳＬは直流電源線ＬＬとダイオードＤ４０のアノードとの間に接続される。トランジスタＳＬにはダイオードＤ４１が逆並列接続されており、両者を纏めて一つのスイッチ素子（スイッチＳＬ）として把握することができる。具体的にはトランジスタＳＬの順方向は高電位端３Ａから低電位端３Ｂへと向かう方向であり、ダイオードＤ４１の順方向は低電位端３Ｂから高電位端３Ａへと向かう方向である。

　コンデンサＣ４は充電回路４ｂにより充電され、コンデンサＣ４が支持する電圧Ｖｃは整流電圧Ｖｒｅｃよりも高い。スイッチＳＬは、自身が導通することにより、リアクトルＬ４にコンバータ３を接続してリアクトルＬ４にエネルギーを蓄積する。具体的には高電位端３ＡからスイッチＳＬを経由して低電位端３Ｂへと電流を流すことによってリアクトルＬ４にエネルギーを蓄積する。その後にスイッチＳＬをオフすることによって当該エネルギーがダイオードＤ４０を経由してコンデンサＣ４に蓄積される。

　整流電圧Ｖｒｅｃ（＝Ｖｍ・｜sin（ωｔ）｜）が値０となる位相（ωｔ＝０）を基準として、スイッチＳＬの導通が開始する位相を「導通開始位相」と仮称し、スイッチＳＬの導通が終了する位相を「導通終了位相」と仮称する。

　電圧Ｖｃは整流電圧Ｖｒｅｃより高いので、基本的にはダイオードＤ４２には電流が流れない。従ってスイッチＳｃの導通／非導通は専らトランジスタＳｃのそれに依存する。ここで、ダイオードＤ４２は電圧Ｖｃが整流電圧Ｖｒｅｃより低い場合の逆耐圧を確保するとともに、インバータ５が異常停止したときに誘導性負荷６から直流リンク７へ還流する電流を逆導通させるように作用する。

　また、ダイオードＤ４１の順方向は低電位端３Ｂから高電位端３Ａに向う方向であるので、基本的にはダイオードＤ４１には電流が流れない。従ってスイッチＳＬの導通／非導通は専らトランジスタＳＬのそれに依存する。ここで、ダイオードＤ４１は逆耐圧や逆導通をもたらすためのダイオードであり、ＩＧＢＴで実現されるトランジスタＳＬに内蔵されるダイオードとして例示したが、ダイオードＤ４１それ自体は回路動作には関与しない。

　逆電流阻止回路８はフィルタ２の出力側と直流電源線ＬＨとの間に設けられ、放電回路４ａからフィルタ２へ逆流する電流を阻止する。逆電流阻止回路８は例えばダイオードＤ４３で実現される。ダイオードＤ４３のアノードはフィルタ２、より具体的にはリアクトルＬ２を介して高電位端３Ａに接続される。ダイオードＤ４３のカソードは直流電源線ＬＨに接続される。

　フィルタ２を介してコンバータ３から逆電流阻止回路８へ入力される電流ｉｒｅｃ１と、フィルタ２を介さずにコンバータ３から電力バッファ回路４へ、より具体的には充電回路４ｂへ流れる電流ｉＬとを導入すると、コンバータ３から出力される電流ｉｒｅｃは、電流ｉｒｅｃ１，ｉＬの和である。

　また、単相交流電源１からコンバータ３へ入力される電流Ｉｉｎを導入すると、電流ｉｒｅｃは電流Ｉｉｎの絶対値に等しい。直接形電力変換器１００の入力力率が１となる制御を行うとき、Ｉｉｎ＝Ｉｍ・sin（ωｔ）と表すことができる。

　電圧Ｖｃは整流電圧Ｖｒｅｃより高いので、スイッチＳｃが導通するときには電流ｉｒｅｃ１は値０を採る。

　なお、リアクトルＬ４を高電位端３Ａに直接に接続せず、リアクトルＬ２を介して接続することもできる。しかしその場合には、フィルタ２には電流ｉｒｅｃ１ではなく電流ｉＬも流れるので、フィルタ２に要求される電流容量が大きい。換言すればフィルタ２の電流容量を低減し、ひいてはフィルタ２を小型化する観点ではリアクトルＬ４をフィルタ２よりもコンバータ３に近い側に接続することが望ましい。

　インバータ５は直流リンク７における、より具体的には直流電源線ＬＨ，ＬＬの間の直流電圧を交流電圧に変換して出力端Ｐｕ，Ｐｖ，Ｐｗに出力する。当該直流電圧は、スイッチＳｃが導通するときには電圧Ｖｃを採る。当該直流電圧は、逆電流阻止回路８およびリアクトルＬ２での電圧降下を無視すると、スイッチＳｃが導通しないときには整流電圧Ｖｒｅｃを採る。

　インバータ５は例えば三相の電圧形インバータであって、６つのスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎを含む。スイッチング素子Ｓｕｐは出力端Ｐｕと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｖｐは出力端Ｐｖと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｗｐは出力端Ｐｗと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｕｎは出力端Ｐｕと直流電源線ＬＬとの間に接続され、スイッチング素子Ｓｖｎは出力端Ｐｖと直流電源線ＬＬとの間に接続され、スイッチング素子Ｓｗｎは出力端Ｐｗと直流電源線ＬＬとの間に接続される。インバータ５はいわゆる電圧形インバータを構成し、６つのダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎを含む。

　ダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎはいずれもそのカソードを直流電源線ＬＨ側に、そのアノードを直流電源線ＬＬ側に向けて配置される。ダイオードＤｕｐは出力端Ｐｕと直流電源線ＬＨとの間で、スイッチング素子Ｓｕｐと並列に接続される。同様にして、ダイオードＤｖｐはスイッチング素子Ｓｖｐと並列に接続され、ダイオードＤｗｐはスイッチング素子Ｓｗｐと並列に接続され、ダイオードＤｕｎはスイッチング素子Ｓｕｎと並列に接続され、ダイオードＤｖｎはスイッチング素子Ｓｖｎと並列に接続され、ダイオードＤｗｎはスイッチング素子Ｓｗｎと並列に接続される。出力端Ｐｕからは負荷電流ｉｕが出力され、出力端Ｐｖからは負荷電流ｉｖが出力され、出力端Ｐｗからは負荷電流ｉｗが出力される。負荷電流ｉｕ，ｉｖ，ｉｗは三相交流電流を構成する。例えばスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，ＳｗｎのいずれにもＩＧＢＴが採用される。

　誘導性負荷６は例えば回転機であり、誘導性負荷であることを示す等価回路で図示されている。具体的には、リアクトルＬｕと抵抗Ｒｕとが相互に直列に接続され、この直列体の一端が出力端Ｐｕに接続される。リアクトルＬｖ，Ｌｗと抵抗Ｒｖ，Ｒｗについても同様である。またこれらの直列体の他端同士が相互に接続される。

　誘導性負荷６を同期機として制御系を例示する。制御装置１０には、回転角速度ωｍならびにｑ軸電流Ｉｑおよびｄ軸電流Ｉｄ、交流電圧Ｖｉｎの電圧波形を示す情報、例えばその振幅Ｖｍおよび角速度ω（あるいは角速度ωと時間ｔとの積である位相θ＝ωｔ）、回転角速度ωｍの指令値ωｍ＊が入力される。

　ここでは制御装置１０とは別に速度検出部９が設けられる場合が例示される。但し速度検出部９は本願の本質的な要素ではないので速度検出部９について信号の詳細な授受は省略し、負荷電流ｉｕ，ｉｖ，ｉｗが速度検出部９に入力し、回転角速度ωｍならびにｑ軸電流Ｉｑおよびｄ軸電流Ｉｄが速度検出部９から出力されることを示すに留めた。速度検出部９の演算処理と制御装置１０の演算処理とをマイクロコンピュータを用いて並行して実行することができる。

　図２は図１に示された直接形電力変換器１００での電力の収支を模式的に示すブロック図である。単相交流電源１はコンバータ３に交流電力を入力する。コンバータ３は交流電力を直流電力に変換し、逆電流阻止回路８と電力バッファ回路４とを介して瞬時電力Ｐｉｎを直流リンク７へ出力する。コンバータ３の入力力率を１として、瞬時電力Ｐｉｎは式（１）で表される。

　充電回路４ｂはコンバータ３から電流ｉＬが入力されて瞬時電力ＰＬ（以下「受納電力ＰＬ」とも称す）を入力する。電流ｉＬはリアクトルＬ４に流れる。放電回路４ａは直流リンク７に電圧Ｖｃを印加して瞬時電力Ｐｃ（以下「授与電力Ｐｃ」とも称す）を直流リンク７へ出力する。よって電力バッファ回路４は、授与電力Ｐｃから受納電力ＰＬを差し引いた電力差（Ｐｃ－ＰＬ）である瞬時電力Ｐｂｕｆ（以下、「バッファリング電力Ｐｂｕｆ」とも称す）をバッファリングする機能を担う。

　インバータ５には直流リンク７から瞬時電力Ｐｄｃが入力される。瞬時電力Ｐｄｃは、瞬時電力Ｐｒｅｃ１，Ｐｃの和である。瞬時電力Ｐｒｅｃ１は、コンバータ３からフィルタ２および逆電流阻止回路８を介して直流リンク７に流れる電流ｉｒｅｃ１と整流電圧Ｖｒｅｃとによって得られる瞬時電力である。瞬時電力Ｐｃは、電力バッファ回路４（より具体的には放電回路４ａ）から直流リンク７に流れる電流ｉｃと電圧Ｖｃとによって得られる瞬時電力である。瞬時電力Ｐｉｎは、瞬時電力Ｐｒｅｃ１，ＰＬの和である。受納電力ＰＬは、電力バッファ回路４（より具体的には充電回路４ｂ）へコンバータ３から入力される電流ｉＬと整流電圧Ｖｒｅｃとによって得られる瞬時電力である。

　図３は、図１に示された直接形電力変換器１００の等価回路を示す図である。当該等価回路は、例えば特許文献１で紹介されている。当該等価回路において電流ｉｒｅｃ１は、スイッチＳｒｅｃが導通するときにスイッチＳｒｅｃを経由する電流ｉｒｅｃ１として等価的に表されている。同様に、電流ｉｃは、スイッチＳｃが導通するときにスイッチＳｃを経由する電流ｉｃとして等価的に表されている。

　また、インバータ５において出力端Ｐｕ，Ｐｖ，Ｐｗが直流電源線ＬＨ，ＬＬのいずれか一方に共通して接続されるときにインバータ５を介して誘導性負荷６に流れる電流も、スイッチＳｚが導通するときにスイッチＳｚを経由して流れる零相電流ｉｚとして等価的に表されている。

　また図３では、充電回路４ｂを構成するリアクトルＬ４とダイオードＤ４０とスイッチＳＬとが表され、リアクトルＬ４を流れる電流ｉＬが付記されている。

　このようにして得られた等価回路において、スイッチＳｒｅｃが導通するデューティｄｒｅｃと、スイッチＳｃが導通するデューティｄｃと、スイッチＳｚが導通するデューティｄｚとを導入する。但し、例えば特許文献から公知のように、０≦ｄｒｅｃ≦１，０≦ｄｃ≦１，０≦ｄｚ≦１，ｄｒｅｃ＋ｄｃ＋ｄｚ＝１である。

　デューティｄｒｅｃはコンバータ３が直流リンク７へ電流ｉｒｅｃ１を流し得る期間を設定するデューティであるので、以下、整流デューティｄｒｅｃとも称する。デューティｄｃは、コンデンサＣ４が放電するデューティであるので、放電デューティｄｃとも称する。デューティｄｚはインバータ５においてその出力する電圧に依らずに必ず零相電流ｉｚが流れるデューティであるので、零デューティｄｚとも称する。

　直流電流Ｉｄｃはインバータ５を経由して誘導性負荷６に流れる電流であり、公知の技術（例えば特許文献１参照）によって求めることができる。電流ｉｒｅｃ１は直流電流Ｉｄｃに整流デューティｄｒｅｃを乗算した電流であり、電流ｉｃは直流電流Ｉｄｃに放電デューティｄｃを乗算した電流であり、電流ｉｚは直流電流Ｉｄｃに零デューティｄｚを乗算した電流である。よって電流ｉｒｅｃ１はスイッチＳｒｅｃのスイッチング周期における平均値であり、電流ｉｃはスイッチＳｃのスイッチング周期における平均値であり、電流ｉｚはスイッチＳｚのスイッチング周期における平均値である。また整流デューティｄｒｅｃは電流ｉｒｅｃ１に対する直流電流Ｉｄｃの電流分配率として見ることもでき、放電デューティｄｃは電流ｉｃに対する直流電流Ｉｄｃの電流分配率として見ることもでき、零デューティｄｚは電流ｉｚに対する直流電流Ｉｄｃの電流分配率として見ることもできる。

　なお、コンバータ３にダイオードブリッジを採用する場合、コンバータ３が能動的に整流デューティｄｒｅｃでスイッチングすることはできない。よって零デューティｄｚに従ってインバータ５がスイッチングし、放電デューティｄｃに従ってスイッチＳｃがスイッチングすることによって、電流ｉｒｅｃ１を得ることができる。

　直流リンク７には、コンバータ３によって整流電圧ＶｒｅｃがスイッチＳｃのオフに応じて印加され、電力バッファ回路４によって電圧ＶｃがスイッチＳｃのオンに応じて印加される。しかしインバータ５は零相電流ｉｚが流れる期間においては、直流リンク７における直流電圧を利用することができない。よって、直流リンク７においてインバータ５への電力供給に利用される直流電圧が電力変換において意味を持つ。換言すれば瞬時的な直流電圧であってインバータ５が電力変換に用いないものは意味を有しない。

　零デューティｄｚに対応する期間においてインバータ５は直流電源線ＬＬ，ＬＨのいずれか一方と絶縁されているので、電力変換において意味を持つ直流電圧Ｖｄｃは式（２）で表現できる。直流電圧Ｖｄｃはまた、インバータ５が出力できる電圧の最大値の、スイッチＳｃ，ＳＬやインバータ５のスイッチングを制御する周期についての平均値と見ることもできる。

　直流電圧Ｖｄｃは、図３において、インバータ５および誘導性負荷６を表す電流源Ｉｄｃ（電流源Ｉｄｃは直流電流Ｉｄｃを流す）の両端に生じる電圧として付記した。式（３）が成立する。

　なお、インバータ５の損失を無視すれば瞬時電力Ｐｄｃはインバータ５が出力する瞬時電力Ｐｏｕｔと等しい。よって瞬時電力Ｐｄｃは、ｄ軸電圧Ｖｄ、ｑ軸電圧Ｖｑを導入して式（４）で表される。ｄ軸電圧Ｖｄは、ｄ軸電圧Ｖｄの指令値であるｄ軸電圧指令Ｖｄ＊に追従するように制御され、ｑ軸電圧Ｖｑは、ｑ軸電圧Ｖｑの指令値であるｑ軸電圧指令Ｖｑ＊に追従するように制御される。

　瞬時電力Ｐｉｎは瞬時電力Ｐｒｅｃ１，ＰＬに二分される。その二分する割合は適宜に選定できるが、以下では簡単に二等分する場合（このとき瞬時電力ＰＬの平均値は瞬時電力Ｐｉｎの平均値の半分である）を想定して説明する。この場合には式（１）に鑑みて、式（５）が成立する。

　よって瞬時電力Ｐｃを式（６）に設定することにより、式（７）が成立する。よって、インバータ５が変換する瞬時電力Ｐｄｃは直流の電力Ｐｄｃとして扱える。

　なお、この場合、バッファリング電力Ｐｂｕｆは式（８）で表される。

　受納電力ＰＬを上述の値にするための電流ｉＬは公知の技術、例えば特許文献１で開示された技術によって決定することができる。電流ｉＬは例えば交流電圧Ｖｉｎの半周期未満で連続する。

　具体的には、０度よりも大きい導通開始位相と、１８０度未満の導通終了位相とを採用することにより、導通開始位相後のある位相においてスイッチＳＬが非導通となり、位相１８０度までスイッチＳＬの非導通が維持される。そして少なくとも位相０度から導通開始位相までの期間、あるいは更に導通終了位相よりも大きく１８０度以下の位相で電流ｉＬは値０を採る。もちろん、スイッチＳＬは複数回オン、オフしてもよい。

　［第１の実施の形態］
　例えば植杉、外４名「力率改善型エアコン用単相倍電圧コンバータ回路」電気学会論文誌Ｄ，第１１９巻第５号（平成１１年）（以下「非特許文献１」と称す）によれば、Ｖｃ＞Ｖｒｅｃに相当する領域においては、電圧Ｖｃが同じであれば、力率改善回路に入力される電力が低下すると力率改善回路の力率が低下することが示される。

　他方、力率改善回路に入力される電力が同じであれば、昇圧される電圧を小さくし（昇圧される電圧を小さくすることは導通終了位相を小さくすることによって実現される）、力率改善回路の力率が改善されることが示される。

　本実施の形態では瞬時電力Ｐｉｎが瞬時電力Ｐｒｅｃ１，ＰＬに二等分される場合を想定する。電流ｉｒｅｃ１は本実施の形態の制御原理から、逆電流阻止回路８を経由して直流電源線ＬＨへ全波整流波形を呈して流れる。よって逆電流阻止回路８の通流期間を直接形電力変換器１００の入力力率へ換算した値は１である。

　充電回路４ｂの通流期間（あるいは通流位相）を直接形電力変換器１００の入力力率へ換算した値を、以下では「換算力率」と仮称する。換算力率ξ４、瞬時電力Ｐｉｎが瞬時電力Ｐｒｅｃ１，ＰＬに二等分される場合の直接形電力変換器１００の入力力率ξ１００を導入すると、皮相電力について式（９）が成立する。

　電流ｉｒｅｃはコンバータ３によって電流Ｉｉｎを全波整流して得られることから、換算力率ξ４は、電流（Ｉｉｎ－ｉｒｅｃ１）（電流Ｉｉｎが正の期間）もしくは電流（Ｉｉｎ＋ｉｒｅｃ１）（電流Ｉｉｎが負の期間）と、交流電圧Ｖｉｎとで決定される。

　式（９）から式（１０）が得られる。式（１０）は、換算力率ξ４の改善が、直接形電力変換器１００の入力力率ξ１００の改善をもたらすことを示す。

　本実施の形態では、インバータ５によって変換される電力Ｐｄｃが大きいときの電圧Ｖｃよりも、電力Ｐｄｃが小さいときにおいて電圧Ｖｃを小さくする制御を開示する。かかる制御により、電力Ｐｄｃが小さいときにも、換算力率ξ４が、ひいては入力力率ξ１００が著しく低下することが回避される。

　インバータ５における電力変換での損失を無視すれば、電力Ｐｄｃはインバータ５に入力する直流電力と等しく、瞬時電力Ｐｏｕｔの平均値である電力Ｐｏとも等しく、瞬時電力Ｐｉｎの平均値である電力Ｐｉとも等しい。以下の説明では電力Ｐｏを用いて説明を行う。

　電力Ｐｏが大きい場合には、電圧Ｖｃを高めて、直流電圧Ｖｄｃを高める。言い換えれば、電圧Ｖｃを高めることにより、直流電圧Ｖｄｃの振幅Ｖｍに対する比Ｖｄｃ／Ｖｍ（以下「電圧利用率Ｒ」と称する）を高める、と表現することができる。

　＜昇圧比と、入力力率および変換効率との関係＞
　図４～図７は、係数Ｊを導入して表される導通開始位相が（Ｊ×２π＋ｎπ）ｒａｄ（但しＪ＝０．０７５、ｎは整数）である場合のグラフを例示する。また、図４～図７ではグラフの横軸には誘導性負荷６が回転機である場合の、当該回転機の回転速度を採用した。動力は回転速度とトルクの積であり、動力と電力とは比例する。例えば回転機が空気調和機に採用される場合、その負荷トルクは一定である。よって、回転速度と電力Ｐｏとは比例する。以下では、電流ｉＬが流れることはフィルタ２の共振によって阻害されないとして説明する。

　図４は誘導性負荷６である回転機の回転速度と、直接形電力変換器１００の入力力率ξ１００との関係を例示するグラフである。回転速度が４０ｒｐｓのとき電力Ｐｏはほぼ１４００Ｗである（以下同様）。

　折れ線Ｇ１１は回転速度に依存せずに整流電圧Ｖｒｅｃの振幅（ここでは振幅Ｖｍ）に対する電圧Ｖｃの比（以下「昇圧比α」と称す）が１．１４である場合を例示する。折れ線Ｇ１２は回転速度が４０ｒｐｓ未満（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときに昇圧比αが１．０５である場合を例示する。図４は、電圧Ｖｃが小さい（従って昇圧比αが小さい）方が入力力率ξ１００が改善されることを示す。

　図５は回転速度と直接形電力変換器１００の変換効率との関係を例示するグラフである。折れ線Ｇ２１は回転速度に依存せずに昇圧比αが１．１４である場合を例示する。折れ線Ｇ２２は回転速度が４０ｒｐｓ未満（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときに昇圧比αが１．０５である場合を例示する。

　図５は、電圧Ｖｃが小さい（従って昇圧比αが小さい）方が、変換効率が向上することを示す。このような変換効率の向上は、充電回路４ｂの通流期間が拡大することにより、直接形電力変換器１００の入力力率ξ１００が改善され、電流Ｉｉｎが減少することによると考えられる。

　図６は回転速度と誘導性負荷６に印加される電圧の振幅（当該電圧の最大値：以下「出力電圧振幅」と称する）Ｖｏとの関係を例示するグラフである。図７は回転速度と誘導性負荷６に流れる電流の振幅（当該電流の最大値：以下「出力電流振幅」と称する）Ｉｏとの関係を例示するグラフである。

　折れ線Ｇ３１（図６）および折れ線Ｇ４１（図７）はいずれも回転速度に依存せずに昇圧比αが１．１４倍である場合を示す。折れ線Ｇ３２（図６）および折れ線Ｇ４２（図７）はいずれも回転速度が４０ｒｐｓ未満（具体的にはいずれも回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときに昇圧比αが１．０５である場合を示す。

　折れ線Ｇ３２は折れ線Ｇ３１の一部と一致し、折れ線Ｇ４２は折れ線Ｇ４１の一部と一致する。これは誘導性負荷６に印加される電圧も供給される電流も、電圧Ｖｃには依存しないことを示し、インバータ５の出力特性に対する電圧Ｖｃの影響は小さい。

　図８～図１１は、係数Ｊが０．１２５である場合のグラフを示し、それぞれ図４～図７に対応する。

　図８は回転速度と入力力率ξ１００との関係を例示するグラフである。折れ線Ｇ５１は回転速度に依存せずに昇圧比αが１．１４である場合を例示する。折れ線Ｇ５２は回転速度が４０ｒｐｓ未満（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときに昇圧比αが１．０５である場合を例示する。図８は、電圧Ｖｃが小さい（従って昇圧比αが小さい）方が、入力力率ξ１００が改善されることを示す。

　また図４と図８との比較、より具体的には折れ線Ｇ１１，Ｇ５１同士の比較、および折れ線Ｇ１２，Ｇ５２同士の比較から、昇圧比αが同じであり、かつ回転速度が同じであれば（電力Ｐｏが同じであれば）導通開始位相角が大きい方が入力力率ξ１００が改善されることが理解される。

　図９は回転速度と直接形電力変換器１００の変換効率との関係を例示するグラフである。折れ線Ｇ６１は回転速度に依存せずに昇圧比αが１．１４である場合を例示する。折れ線Ｇ６２は回転速度が４０ｒｐｓ未満（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときに昇圧比αが１．０５である場合を例示する。図９は、電圧Ｖｃが小さくても（従って昇圧比αが小さくても）、変換効率が低下しないことを示す。

　図１０は回転速度と出力電圧振幅Ｖｏとの関係を例示するグラフである。図１１は回転速度と出力電流振幅Ｉｏとの関係を例示するグラフである。折れ線Ｇ７１（図１０）および折れ線Ｇ８１（図１１）はいずれも回転速度に依存せずに昇圧比αが１．１４である場合を示す。折れ線Ｇ７２（図１０）および折れ線Ｇ８２（図１１）はいずれも回転速度が４０ｒｐｓ未満（具体的にはいずれも回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときに昇圧比αが１．０５である場合を示す。

　折れ線Ｇ７２は折れ線Ｇ７１の一部と一致し、折れ線Ｇ８２は折れ線Ｇ８１の一部と一致する。これは誘導性負荷６に印加される電圧も供給される電流も、電圧Ｖｃには依存しないことを示し、インバータ５の出力特性に対する電圧Ｖｃの影響は小さい。

　＜昇圧比の設定＞
　電圧Ｖｃは、コンデンサＣ４の充放電によって変動する。電圧Ｖｃの平均値が指令値に追従するように制御される技術は、例えば特許５８７４８００号公報（以下「特許文献２」と称す）で公知である。上述の昇圧比αの算出に用いられる電圧Ｖｃはその平均値である。以下、昇圧比αに１．０５を採用した理由を説明する。

　図１２は昇圧比αと電圧Ｖｃとの関係を例示するグラフである。但しその平均値Ｖｃａ、最小値Ｖｃｍを個別に示した。昇圧比αの増大に伴って平均値Ｖｃａ、最小値Ｖｃｍのいずれも増大する。但し、図３に示された等価回路が成立するためには、常にＶｃｍ≧Ｖｒｅｃが成立する必要があり，従ってＶｃｍ≧Ｖｍが要求される。この要求は図１２に鑑みて、約１．０４以上の昇圧比αが要求されることに相当する。この要求に従い、図４～図１１では昇圧比αとして１．０５（≧１．０４）以上の値が採用された。もちろん、１．０５は昇圧比αの一例であり、他の値を採用することができる。

　上述の説明から、所定の閾値（上述の例では４０ｒｐｓ）未満の回転速度での電圧Ｖｃ（あるいは昇圧比α）を、所定の閾値以上の回転速度での電圧Ｖｃ（あるいは昇圧比α）よりも小さくすることで、直接形電力変換器１００の入力力率が改善されることが理解される。

　回転速度が大きいほど電力Ｐｏは大きいことに鑑みれば、電力Ｐｏが所定の閾値未満のときの電圧Ｖｃ（あるいは昇圧比α）を、電力Ｐｏが所定の閾値以上のときの電圧Ｖｃ（あるいは昇圧比α）よりも小さくすることで、直接形電力変換器１００の入力力率ξ１００が改善される。

　当該所定の閾値が所定の幅で拡がって設定されてもよい。具体的には電力Ｐｏ（電力Ｐｏに代えて上述の様に、電力Ｐｉを用いてもよいし、電力Ｐｄｃを用いてもよい）が第１の閾値未満のときの昇圧比αが、電力Ｐｏが第１の閾値以上の第２の閾値以上のときの昇圧比αよりも小さくてもよい。例えば電力Ｐｏが減少するときに第２の閾値未満で昇圧比αが１．０５となり、電力Ｐｏが増大するときに第１の閾値以上になれば昇圧比αが１．１４となってもよい。この場合、所定の閾値は第１の閾値から第２の閾値までの幅を有すると考えることができる。

　図１３は昇圧比αを設定する処理を例示するフローチャートである。ステップＳ２０１では、電力Ｐｏが第１の閾値ｐｈ１未満であるか否かが判断される。電力Ｐｏが第１の閾値ｐｈ１未満であれば、ステップＳ２０５において昇圧比αが値α１に設定される。上述の例ではα１＝１．０５である。ステップＳ２０５が実行された後、当該フローチャートで例示される処理は終了する。

　ステップＳ２０１において、電力Ｐｏが第１の閾値ｐｈ１未満ではない（電力Ｐｏが第１の閾値ｐｈ１以上である）と判断された場合、ステップＳ２０２が実行される。ステップＳ２０２では、電力Ｐｏが第２の閾値ｐｈ２（≧ｐｈ１）以上であるか否かが判断される。電力Ｐｏが第２の閾値ｐｈ２以上であれば、ステップＳ２０６において昇圧比αが値α２（＞α１）に設定される。上述の例ではα２＝１．１４である。ステップＳ２０６が実行された後、当該フローチャートで例示される処理は終了する。

　ステップＳ２０２において、電力Ｐｏが第２の閾値ｐｈ２以上ではない（電力Ｐｏが第２の閾値ｐｈ２未満である）と判断された場合、ステップＳ２０３が実行される。ステップＳ２０３では、電力Ｐｏが増大して第１の閾値ｐｈ１以上になったか否かが判断される。図１３において記号「↑≧」は、その左側の値が、右側の値よりも小さい値から当該右側の値以上へと増大することを示す。電力Ｐｏが増大して第１の閾値ｐｈ１以上になった場合にはステップＳ２０６が実行され、昇圧比αが値α２に設定される。

　ステップＳ２０３において、電力Ｐｏが増大して第１の閾値ｐｈ１以上になったとは判断されなかった場合、ステップＳ２０４が実行される。ステップＳ２０４では、電力Ｐｏが減少して第２の閾値ｐｈ２未満になったか否かが判断される。図１３において記号「↓＜」は、その左側の値が、右側の値以上の値から当該右側の値未満へと減少することを示す（以下同様）。電力Ｐｏが減少して第２の閾値ｐｈ２未満になった場合にはステップＳ２０５が実行され、昇圧比αが値α１に設定される。

　ステップＳ２０１，Ｓ２０２，Ｓ２０３，Ｓ２０４のいずれの判断についても否定的な結果が得られる場合は図１３のフローチャートで例示される処理では扱わず、当該処理は終了する。この場合、例えば昇圧比αが現状の値を維持する処理にしてもよい。

　同様に、ステップＳ２０３，Ｓ２０４を省略し、ステップＳ２０１，Ｓ２０２のいずれの判断についても否定的な結果が得られる場合は図１３のフローチャートで例示される処理では扱わず、当該処理が終了してもよい。この場合も、例えば昇圧比αが現状の値を維持する処理にしてもよい。

　図１４は、式（１０）に基づき、換算力率ξ４，入力力率ξ１００の関係を例示するグラフである。図１４は、入力力率ξ１００が低いほど、換算力率ξ４によって大きく改善されることを示す。よって電力Ｐｏ，Ｐｉ，Ｐｄｃを用いた判断に代えて、入力力率ξ１００を用いた判断で昇圧比αを変更してもよい。

　図１５は昇圧比αを設定する処理を例示するフローチャートである。ステップＳ３０１では、入力力率ξ１００が所定の閾値ｐｆｈ以上の値から減少して閾値ｐｆｈ未満となったか否かが判断される。ステップＳ３０１における判断の結果が肯定的であった場合（入力力率ξ１００が減少して閾値ｐｆｈ未満になった場合）には、ステップＳ３０２が実行され、昇圧比αが値α１に設定される。ステップＳ３０２が実行された後、当該フローチャートで例示される処理は終了する。

　ステップＳ３０１における判断の結果が否定的であった場合には、ステップＳ３０３において昇圧比αが値α２に設定される。ステップＳ３０３が実行された後、当該フローチャートで例示される処理は終了する。

　＜変調率の導入＞
　上述のような電圧Ｖｃの変更は、スイッチＳＬが導通する期間（以下「オン時間」と称す）の変更によって実現される。よって期間導通開始位相と導通終了位相との差は電力Ｐｏに依存して設定される。

　但し、図６および図１０から理解されるように、電力Ｐｏが大きいほど出力電圧振幅Ｖｏは大きい。また、式（２）から理解されるように、電圧Ｖｃが大きいほど直流電圧Ｖｄｃは大きい。直流電圧Ｖｄｃに対する出力電圧振幅の波高値√２Ｖｏの比としてインバータ５の変調率ｋｓを導入する。

　インバータ５として上述のように電圧形インバータが採用される場合、変調率ｋｓは１以下である。このことを考慮すれば、変調率ｋｓが１となったときに電圧Ｖｃを増大させ（昇圧比を増大させ）、変調率ｋｓが１未満となったときに電圧Ｖｃを減少させる（昇圧比を減少させる）ことが望ましい。

　図１６は、出力電圧振幅Ｖｏと、昇圧比αとの関係を例示するグラフである。昇圧比αには値α１，α２が選択的に採用される。α＝α１では直流電圧Ｖｄｃの値が１５０√２Ｖであり、α＝α２では直流電圧Ｖｄｃの値が２００√２Ｖである場合が想定される。上述の例ではα１は１．０５に対応し、α２は１．１４に対応する。図１６は便宜上、横軸に出力電圧振幅Ｖｏを採用し、縦軸に昇圧比αを採用する。変調率ｋｓと昇圧比αとを変化させることによって出力電圧振幅Ｖｏを変化させる。

　昇圧比αが値α１から値α２へ変更される場合（電圧Ｖｃおよび直流電圧Ｖｄｃが増大する場合）を説明する。昇圧比αが値α１のとき、変調率ｋｓを増大させることで出力電圧振幅Ｖｏを増大させ、電力Ｐｏを高めることができる。変調率ｋｓが１のときの出力電圧振幅Ｖｏは、昇圧比αが値α１のときの直流電圧Ｖｄｃの値１５０√２Ｖである。ここでは変調率ｋｓが１（＝１５０／１５０）となる。

　変調率ｋｓが１を越えることは過変調となって望ましくない。よって更に電力Ｐｏを高めるべく、変調率ｋｓが増大して値１に到達したとき、昇圧比αが値α１から値α２へ変更される。よって同じ出力電圧振幅Ｖｏを得る場合でも、変調率ｋｓを小さく選定することができる。ここでは昇圧比αが値α１から値α２へ変更されることにより、変調率ｋｓが値１から値０．７５（＝１５０／２００）に更新される。

　昇圧比αが値α２から値α１へ変更される場合（電圧Ｖｃおよび直流電圧Ｖｄｃが減少する場合）を説明する。電力Ｐｏが小さいときには入力力率ξ１００を高めるべく電圧Ｖｃを減少させる。昇圧比αが値α２から値α１へ変更される。

　昇圧比αが値α２から値α１へ変更されても変調率ｋｓが１未満である必要がある。よって昇圧比αが値α２から値α１へ変更されるときの変調率ｋｓは値０．７５よりも小さい必要がある。例えば変調率ｋｓが減少して値０．６（＜０．７５）となったときに昇圧比αを値α２から値α１へ変更する。この変更により変調率ｋｓは０．６から０．８（＝１２０／１５０）に増大するが、値０．８は、変調率ｋｓの望ましい上限値１に対して、値０．２のマージンを与える。

　上述した昇圧比αの更新を、出力電圧振幅Ｖｏの側から説明すると以下のようになる。出力電圧振幅Ｖｏが１２０Ｖ以下ではα＝α１，Ｖｄｃ＝１５０√２［Ｖ］であり、ｋｓ≦０．８である。この状況から出力電圧振幅Ｖｏが増大するとともに変調率ｋｓは増大し、Ｖｏ＝１５０［Ｖ］でｋｓ＝１となる。変調率ｋｓが値１を採ることにより、昇圧比αは値α１から値α２へ増大し、Ｖｄｃ＝２００√２［Ｖ］となって変調率ｋｓは１５０／２００＝０．７５となる。更に出力電圧振幅Ｖｏが増大するとともに変調率ｋｓは増大し、Ｖｏ＝２００［Ｖ］でｋｓ＝１となる。このときの昇圧比αは値α２を採る。

　出力電圧振幅Ｖｏが１５０Ｖ以上ではｋｓ≧０．７５である。この状況から出力電圧振幅Ｖｏが減少するとともに変調率ｋｓは減少し、Ｖｏ＝１２０［Ｖ］でｋｓ＝０．６となる。これによって昇圧比αは値α２から値α１へ減少し、Ｖｄｃ＝１５０√２［Ｖ］となってｋｓ＝０．８となる。更に出力電圧振幅Ｖｏが減少するとともに変調率ｋｓは減少する。

　このように出力電圧振幅Ｖｏあるいは変調率ｋｓに基づいた昇圧比αの変更は、ヒステリシスを有することができる。ある閾値未満の変調率ｋｓでの電圧Ｖｃ（あるいは昇圧比α）を、ある閾値以上の変調率ｋｓでの電圧Ｖｃ（あるいは昇圧比α）よりも小さくすることで、入力力率ξ１００が改善される、ということができる。

　ヒステリシスを考慮すると、変調率ｋｓが増加するときの閾値（上記の例では１）は、変調率ｋｓが減少するときの閾値（上記の例では０．６）よりも大きい。換言すれば、変調率ｋｓが第３の閾値未満のときの昇圧比α１は、第３の閾値以上の第４の閾値以上の昇圧比α２よりも小さい。ヒステリシスがある場合には、上述の例に沿って言えば、第３の閾値は値０．６であり、第４の閾値は値１である。ヒステリシスがない場合には第３の閾値は第４の閾値と等しい。もちろん、第４の閾値に１未満の値を採用することもできる。

　＜昇圧比αに基づいたオン時間の計算＞
　図１７はスイッチＳＬの導通を制御する処理を例示するフローチャートである。ステップＳ１０１では直接形電力変換器１００を運転させる指示（図面及び以下では「運転指令」と称す）の有無が判断される。運転指令が無ければステップＳ１０１が繰り返し実行される。運転指令があれば処理はステップＳ１０２へ進み、昇圧比αが値α１に設定される。ステップＳ１０２が実行された後、処理はステップＳ１０３に進み、電力Ｐｏが演算によって求められる。後述するように、ステップＳ１０２の実行後以外でもステップＳ１０３が実行されるフローが存在する。

　ステップＳ１０３が実行された後、ステップＳ１０４において昇圧比αが値α１であるか値α２であるかが判断される。ステップＳ１０２の実行後、ステップＳ１０３の実行を介してステップＳ１０４が実行される場合、α＝α１である。この場合にはステップＳ１０４の実行後にはステップＳ１０５が実行される。ステップＳ１０５では変調率ｋｓが１以上であるか否かが判断される。

　変調率ｋｓが１未満の場合にはステップＳ１０５の判断結果は否定的（あるいは「偽」）となる。この判断結果は図１６に即して言えば出力電圧振幅Ｖｏが１５０Ｖを越えないまま運転指令が得られている場合に相当する。よってステップＳ１０６においてα＝α１のままオン時間が演算される。

　ステップＳ１０６の実行後、ステップＳ１１１において制御信号ＳＳＬが生成される。制御信号ＳＳＬはスイッチＳＬを導通させるように制御する。制御信号ＳＳＬはオン時間のみならず、導通開始位相によって決定される。より具体的には導通開始位相が予め定められ、導通開始位相に相当する時刻と、当該時刻にオン時間を加算した時刻との間で制御信号ＳＳＬが活性であり（アサート、あるいはアクティブ）し、スイッチＳＬが導通する。

　ステップＳ１１１の実行後、ステップＳ１１２において運転指令の有無が判断される。運転指令が無ければステップＳ１１３において直接形電力変換器１００の運転を停止し（図中では「運転停止」と称す）、ステップＳ１０１が再び実行されて運転指令を待つ。

　ステップＳ１１２において運転指令が有ると判断されればステップＳ１０３が再び実行されて、改めて電力Ｐｏが求められる。

　このように直接形電力変換器１００の運転が継続していれば、ステップＳ１１２からステップＳ１０３を介してステップＳ１０４へと処理が進む。よって直接形電力変換器１００の運転の継続により昇圧比αが値α１を採ったまま、出力電圧振幅Ｖｏが増大することによって変調率ｋｓが値１に到達する場合がある。

　このような場合、ステップＳ１０４，Ｓ１０５が実行された後、ステップＳ１０７が実行される。ステップＳ１０７では昇圧比αが値α２へと変更され、変調率ｋｓが更新される。図１６に即して言えば変調率ｋｓは値１から値０．７５へ更新される。この昇圧比αの変更は電圧Ｖｃの増大に対応する。

　そしてステップＳ１０６においてα＝α２に対応するオン時間が演算される。ステップＳ１０６の実行後、ステップＳ１１１の処理を経由してステップＳ１１２へと処理が進む。

　昇圧比αが値α２を採る状況においてはステップＳ１０４の実行後、ステップＳ１０８が実行される。ステップＳ１０８では変調率ｋｓが０．６未満であるか否かが判断される。

　ステップＳ１０３で求められた電力Ｐｏが小さくなり、出力電圧振幅Ｖｏが小さくなり、よって変調率ｋｓが減少することによって変調率ｋｓが０．６未満となれば、ステップＳ１０９が実行され、昇圧比αが値α１へと変更され、変調率ｋｓが更新される。図１６に即して言えば変調率ｋｓは値０．６から値０．８へ更新される。この昇圧比αの変更は電圧Ｖｃの減少に対応する。

　そしてステップＳ１０６においてα＝α１に対応するオン時間が演算される。ステップＳ１０６の実行後、ステップＳ１１１の処理を経由してステップＳ１１２へと処理が進む。

　変調率ｋｓが０．６以上であれば、ステップＳ１０８の実行後、ステップＳ１０６においてα＝α２に対応するオン時間が演算される。ステップＳ１０６の実行後、ステップＳ１１１の処理を経由してステップＳ１１２へと処理が進む。

　図１８～図２１はオン時間と受納電力ＰＬの平均値との関係を例示するグラフである。非特許文献１でのオン時間は電力バッファ回路４に入力する電力に基づいているが、本実施の形態ではインバータ５が変換する電力（ここでは電力Ｐｏ）に基づいてオン時間を決定する。式（５）に鑑みれば電力Ｐｏは受納電力ＰＬの平均値の二倍である。よって図１８～図２１において、横軸には受納電力ＰＬとして電力Ｐｏ／２と記載した。

　図１８および図１９はＪ＝０．０７５の場合を例示する。図２０および図２１はＪ＝０．１２５の場合を例示する。図１８および図２０はα＝１．１４の場合を例示する。図１９および図２１はα＝１．０５の場合を例示する。

　図１８と図１９同士の比較、または図２０と図２１同士の比較から、昇圧比αが大きい方がオン時間は長いことが理解される。このようなオン時間の昇圧比に対する依存性は、コンデンサＣ４の充電によって電圧Ｖｃが発生することによると考えられる。

　図１８と図２０同士の比較、図１９と図２１同士の比較から、導通開始位相が大きい方がオン時間は短いことが理解される。このようなオン時間の導通開始位相に対する依存性は、導通開始位相が大きい方が整流電圧Ｖｒｅｃが大きいときに電流ｉＬが流れることによると考えられる。

　図１８および図１９、あるいは図２０および図２１に示されるグラフを用いることにより、図１７のステップＳ１０３で求められた電力ＰｏとステップＳ１０２，Ｓ１０７，Ｓ１０９で設定された昇圧比αとに対応したオン時間が求められる。ステップＳ１１１において生成される制御信号ＳＳＬは予め設定された導通開始位相に相当する時刻で非活性から活性へと遷移し（活性化）、その時刻からオン時間が経過した時刻で活性から非活性へと遷移する（非活性化）。

　ステップＳ１０３において電力Ｐｏを求めるために瞬時電力Ｐｏｕｔを検出する周期は、整流電圧Ｖｒｅｃの周期よりも一桁以上大きく設定される。よって電力Ｐｏを、整流電圧Ｖｒｅｃの周期においてオンオフするスイッチＳＬのオン時間の演算に採用することの、妥当性が担保される。例えば交流電圧Ｖｉｎの周波数が５０Ｈｚであれば整流電圧Ｖｒｅｃの周期は１０ｍｓであり、瞬時電力Ｐｏｕｔを検出する周期は数百ｍｓに設定される。

　上述のように、電力Ｐｏが大きいときよりも、電力Ｐｏが小さいときに、昇圧比αを小さくすることで、入力力率ξ１００が改善される。負荷トルクが一定のとき、上述の様に電力Ｐｏは回転速度に比例する。負荷トルクと出力電流とは比例するので、負荷トルクが一定であれば出力電流は一定である。

　同期機において回転速度と出力電圧振幅Ｖｏとは比例する。通常は直流電圧Ｖｄｃは一定に制御されるので、出力電圧振幅Ｖｏと変調率ｋｓとは比例する。このことから、変調率ｋｓの大きさに基づいて電圧Ｖｃを（従って昇圧比αを）設定し、昇圧比αと電力Ｐｏとに基づいてオン時間を求めることは、入力力率ξ１００を改善する一つの手法として妥当である。

　＜制御回路の構成例＞
　図２２は制御装置１０の構成を例示するブロック図である。制御装置１０は、インバータ制御部１０１と、放電制御部１０２と、充電制御部１０３とを備える。制御装置１０は例えばシングルチップマイクロコンピュータで実現することができる。

　インバータ制御部１０１は、出力電圧指令生成部１０１１、振幅変調指令部１０１２、積和演算部１０１３、論理演算部１０１４、キャリア生成部１０１５を有している。

　出力電圧指令生成部１０１１は、変調率ｋｓと出力電圧位相φとから、電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。電圧指令値Ｖｕ＊はインバータ５が出力端Ｐｕに出力する交流電圧の指令値であり、電圧指令値Ｖｖ＊はインバータ５が出力端Ｐｖに出力する交流電圧の指令値であり、電圧指令値Ｖｗ＊はインバータ５が出力端Ｐｗに出力する交流電圧の指令値である。

　インバータ制御部１０１は、例えば更に速度制御部１０１０を有する。速度制御部１０１０は、ｑ軸電流Ｉｑ、ｄ軸電流Ｉｄ、回転角速度ωｍおよびその指令値ωｍ＊に基づいて、変調率ｋｓ、出力電圧位相φを生成する。但し図１６および図１７（ステップＳ１０７，Ｓ１０９）で説明されるように、変調率ｋｓは昇圧比αの値によって更新される。変調率ｋｓは他の方法で得られてもよい。

　振幅変調指令部１０１２は放電デューティｄｃと、整流デューティｄｒｅｃとに基づいて、積和演算部１０１３の動作を制御する。積和演算部１０１３は（簡単のために乗算器のみの記号で示しているが）、電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と、放電デューティｄｃおよび整流デューティｄｒｅｃとの積和演算を行って信号波Ｍを生成する。

　論理演算部１０１４は（簡単のために比較器のみの記号で示しているが）信号波ＭとキャリアＣＡとの比較結果に対して論理演算を行って、制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎを出力する。

　制御信号ＳＳｕｐはスイッチング素子Ｓｕｐの動作を制御し、制御信号ＳＳｖｐはスイッチング素子Ｓｖｐの動作を制御し、制御信号ＳＳｗｐはスイッチング素子Ｓｗｐの動作を制御し、制御信号ＳＳｕｎはスイッチング素子Ｓｕｎの動作を制御し、制御信号ＳＳｖｎはスイッチング素子Ｓｖｎの動作を制御し、制御信号ＳＳｗｎはスイッチング素子Ｓｗｎの動作を制御する。

　キャリアＣＡはキャリア生成部１０１５によって生成される。キャリアＣＡは例えば鋸波であってもよいし、三角波であってもよい。

　放電制御部１０２は、電流分配率演算部１０２１、比較器１０２２を有する。電流分配率演算部１０２１は位相θ、振幅Ｖｍ、直流電圧Ｖｄｃの指令値Ｖｄｃ＊に基づいた演算により、放電デューティｄｃと整流デューティｄｒｅｃとを生成する。

　比較器１０２２は放電デューティｄｃとキャリアＣＡとを比較して、スイッチＳｃを導通させるように制御する制御信号ＳＳｃを生成する。

　このようなインバータ制御部１０１および放電制御部１０２の動作それ自体は公知の技術（例えば特許文献１参照）であるので、ここではその詳細を省略する。

　キャリア生成部１０１５、論理演算部１０１４、比較器１０２２は、同期ＰＷＭ変調部１０Ａとして捉えることができる。同期ＰＷＭ変調部１０Ａは例えばシングルチップマイクロコンピュータのタイマを用いて実現できる。

　充電制御部１０３は、平均電力演算部１０３１、昇圧比設定部１０３２、周波数逓倍部１０３３、オン時間演算部１０３４、遅延時間加算部１０３５、比較器１０３６，キャリア生成部１０３７を有する。

　平均電力演算部１０３１は、式（４）を用いた演算によって電力Ｐｏを求める。但し、ｄ軸電圧Ｖｄとしては、ｄ軸電圧Ｖｄが追従する指令値であるｄ軸電圧指令Ｖｄ＊が採用される。ｑ軸電圧Ｖｑとしては、ｑ軸電圧Ｖｑが追従する指令値であるｑ軸電圧指令Ｖｑ＊が採用される。ｄ軸電圧指令Ｖｄ＊、ｑ軸電圧指令Ｖｑ＊はいずれも速度制御部１０１０によって生成される。

　昇圧比設定部１０３２は変調率ｋｓに基づいて昇圧比αを決定する（図１６、図１７およびステップＳ１０７，Ｓ１０９を参照）。例えば昇圧比設定部１０３２は二つの値α１，α２を記憶しておき、変調率ｋｓに応じて二つの値α１，α２のいずれか一方を選択的に昇圧比αとして出力する。

　オン時間演算部１０３４は、スイッチＳＬが導通するオン時間を演算によって求め、オン時間に相当するカウント値Ｋｏｎを出力する。このようなオン時間は昇圧比αと、電力Ｐｏとによって決定できる。かかる決定は、例えば非特許文献１で公知であるので、その詳細は省略する。

　周波数逓倍部１０３３は、位相θを用いて交流電圧Ｖｉｎの一周期を二周期とするための情報を設定する。遅延時間加算部１０３５は、交流電圧Ｖｉｎがゼロクロスする時点（この時点は整流電圧Ｖｒｅｃが減少から増加に転じる位相に相当する）に対して遅延時間ｔｄを加算したタイミングｔｃを設定する。遅延時間ｔｄは導通開始位相に相当する時間である。

　キャリア生成部１０３７はタイミングｔｃをトリガとして三角波、例えば鋸波のキャリアＣＢを生成する。比較器１０３６はキャリアＣＢとカウント値Ｋｏｎとを比較して、パルス状の制御信号ＳＳＬを出力する。キャリアＣＢの周波数は交流電圧Ｖｉｎの周波数の二倍であり、例えば１００Ｈｚあるいは１２０Ｈｚである。

　比較器１０３６、キャリア生成部１０３７は交流電圧Ｖｉｎと同期してパルスを発生させるパルス発生部１０Ｂとして捉えることができる。パルス発生部１０Ｂは例えばシングルチップマイクロコンピュータのタイマを用いて実現できる。

　図２３は、周波数逓倍部１０３３、遅延時間加算部１０３５、キャリア生成部１０３７、比較器１０３６の動作を説明するタイミングチャートである。

　周波数逓倍部１０３３は位相θの一周期をカウントし、そのカウント値の最大値の半値ＫｔがキャリアＣＢの最大値である。またキャリアＣＢの最小値は０である。ゼロクロス信号Ｘｚの立ち上がりは交流電圧Ｖｉｎがゼロクロスする時点に対して遅延時間ｔｚで遅延して立ち上がる。このときのキャリアＣＢの値Ｋｃは、遅延時間ｔｚに対応するカウント値Ｋｚと、遅延時間ｔｄに対応するカウント値Ｋｄとを導入して、Ｋｔ－Ｋｄ＋Ｋｚと表される。

　電圧Ｖｃが同じであっても導通開始位相が異なればオン時間が異なること（図１８と図２０との比較、図６と図２１との比較）に鑑みれば、オン時間の計算において導通開始位相を考慮することが望ましい。図４と図８との比較から、回転速度が同じであれば（電力Ｐｏが同じであれば）導通開始位相角が大きい方が入力力率ξ１００が改善されるので、変調率ｋｓが大きくなって電圧Ｖｃを増大させるときに、導通開始位相角を大きく設定してもよい。

　図１３で例示されたように、昇圧比αの設定を電力Ｐｏに基づいて行う場合、昇圧比設定部１０３２に変調率ｋｓを入力する必要はない。図２４はこの場合における制御装置１０の構成（「制御装置１０の第２の構成」とも称す）を例示するブロック図である。制御装置１０の第２の構成は、図２２に例示された構成と比較して、昇圧比設定部１０３２へ変調率ｋｓに代えて電力Ｐｏを入力する点で異なっている。

　図２４において昇圧比設定部１０３２は電力Ｐｏに基づいて昇圧比αを決定する（図１３参照）。例えば昇圧比設定部１０３２は二つの値α１，α２を記憶しておき、電力Ｐｏに応じて二つの値α１，α２のいずれか一方を選択的に昇圧比αとして出力する。

　図１５で例示されたように、昇圧比αの設定を入力力率ξ１００に基づいて行う場合、昇圧比設定部１０３２に変調率ｋｓを入力する必要はない。図２５はこの場合における制御装置１０の構成（「制御装置１０の第３の構成」とも称す）を例示するブロック図である。制御装置１０の第３の構成は、図２２に例示された構成と比較して、昇圧比設定部１０３２へ変調率ｋｓに代えて交流電圧Ｖｉｎと電流Ｉｉｎとを入力する点で異なっている。

　図１においては交流電圧Ｖｉｎと電流Ｉｉｎとが制御装置１０に与えられる状況を、破線の矢印で示した。破線で示したのは、図１３や図１７で例示された処理を行う場合には、交流電圧Ｖｉｎと電流Ｉｉｎとが制御装置１０に与えられる必要がないからである。

　図２５において昇圧比設定部１０３２は交流電圧Ｖｉｎと電流Ｉｉｎとから入力力率ξ１００を求め、入力力率ξ１００に基づいて昇圧比αを決定する（図１５参照）。例えば昇圧比設定部１０３２は二つの値α１，α２を記憶しておき、入力力率ξ１００に応じて二つの値α１，α２のいずれか一方を選択的に昇圧比αとして出力する。

　第１の実施の形態においては上述のように、充電制御部１０３は充電回路４ｂに対し、整流電圧Ｖｒｅｃの振幅Ｖｍに対する比が昇圧比αとなる電圧ＶｃにコンデンサＣ４を充電させる。昇圧比αは、インバータ５によって入力される電力Ｐｄｃ、インバータ５が出力する電力Ｐｏ、またはコンバータ３によって出力される電力Ｐｉが第１閾値未満のときの方が、第２閾値（第２閾値は第１閾値以上である）以上のときよりも小さい。電圧Ｖｃが小さいほど、換算力率ξ４は改善される。よって電力Ｐｄｃ，Ｐｉ，Ｐｏが減少しても、昇圧比αを小さくして換算力率ξ４は改善される。換算力率ξ４の改善は直接形電力変換器１００の入力力率ξ１００の改善をもたらす。

　充電制御部１０３の具体的な構成例において、インバータ５の変調率ｋｓ（変調率ｋｓは直流電圧Ｖｄｃに対する出力電圧振幅Ｖｏの比である）に従って昇圧比αを選択し、昇圧比αと電力Ｐｄｃ，Ｐｏ，Ｐｉから、リアクトルＬ４にエネルギーを蓄積させるスイッチＳＬが導通するオン時間を設定する。よって変調率ｋｓに応じた昇圧比α、ひいては電圧ＶｃでコンデンサＣ４が充電される。

　電力Ｐｄｃ，Ｐｏ，Ｐｉが大きいほど出力電圧振幅Ｖｏは大きい。電圧Ｖｃが大きいほど直流電圧Ｖｄｃは大きい。よって電力Ｐｄｃ，Ｐｏ，Ｐｉが大きい場合、変調率ｋｓが高いことが望ましい。例えば変調率ｋｓが第３の閾値未満のときの昇圧比αは、第４の閾値（第４の閾値は第３の閾値以上である）以上のときの昇圧比αよりも小さい。

　入力力率ξ１００が減少しても、昇圧比αを小さくして換算力率ξ４を改善し、ひいては入力力率ξ１００が改善される。

　電力Ｐｄｃ，Ｐｉ，Ｐｏが大きい場合、あるいは変調率ｋｓが大きい場合には、昇圧比αを大きくし、ひいては電圧Ｖｃを高めることで、直流電圧Ｖｄｃを高めることが望ましい（電圧利用率Ｒの向上）。

　［第２の実施の形態］
　上述のように、電力Ｐｄｃは、インバータ５における電力変換での損失を無視すれば、インバータ５に入力する直流電力、瞬時電力Ｐｏｕｔの平均値、電力Ｐｉ，Ｐｏのいずれとも等しい。よって本実施の形態においても第１の実施の形態と同様、以下の説明では電力Ｐｏを用いて説明を行う。

　例えば非特許文献１によれば、力率改善回路に入力される電力が大きいほど、力率が改善されることが示される。

　放電デューティｄｃが１であるときには電流ｉｒｅｃ１が流れず（ｉｒｅｃ１＝０）、電流ｉｒｅｃが全て電流ｉＬとして充電回路４ｂへ流れ込む。かかる場合の直接形電力変換器１００の入力力率は非特許文献１の力率改善回路の力率と同視できる。

　上述のように逆電流阻止回路８の通流期間を直接形電力変換器１００の入力力率へ換算した値は１である。よって、ｄｃ＝１のときの直接形電力変換器１００の入力力率ξ１と、瞬時電力Ｐｉｎが瞬時電力Ｐｒｅｃ１，ＰＬに二等分される場合の直接形電力変換器１００の入力力率ξ０とを導入すると、式（９）と類似して皮相電力について式（１１）が成立する。

　電流ｉｒｅｃはコンバータ３によって電流Ｉｉｎを全波整流して得られることから、入力力率ξ１は、電流（Ｉｉｎ－ｉｒｅｃ１）（電流Ｉｉｎが正の期間）もしくは電流（Ｉｉｎ＋ｉｒｅｃ１）（電流Ｉｉｎが負の期間）と、交流電圧Ｖｉｎとで決定される。

　式（１１）から式（１２）が得られる。式（１２）は、入力力率ξ１の改善が、入力力率ξ０をもたらすことを示す。

　よって本実施の形態では、電力Ｐｏが大きいときよりも、小さいときにおいて、電力バッファ回路４に入力される受納電力ＰＬを大きくする制御を開示する。かかる制御により、入力力率ξ１が改善され、ひいては入力力率ξ０を、電力Ｐｏが小さいときにも著しく低下させることが回避される。

　以下ではその極端な例として、電力Ｐｏが大きいときにｄｃ＜１として式（８）を満足し、電力Ｐｏが小さいときにｄｃ＝１として式（１３）を満足する場合を説明する。ｄｃ＝１では瞬時電力Ｐｒｅｃ１は０であり、バッファリング電力Ｐｂｕｆとなり、直接形電力変換器１００は電力バッファ回路４を力率改善回路として採用することになる。

　図２６は、回転速度と直接形電力変換器１００の入力力率との関係を例示するグラフである。図２６は、Ｊ＝０．０７５である場合のグラフを例示する。

　図２６では、昇圧比αが１．１４であって回転速度に依存せずに式（５），（８）が満足される場合を折れ線Ｇ１１が例示する（図４の折れ線Ｇ１１を再掲）。昇圧比αが１．０５であって回転速度が４０ｒｐｓ未満であるときにｄｃ＝１として式（１３）が満足される場合を折れ線Ｇ１０２（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）が例示する。

　ｄｃ＝１のときには直接形電力変換器１００の入力力率はξ１である。第１の実施の形態において入力力率ξ１００は、瞬時電力Ｐｉｎが瞬時電力Ｐｒｅｃ１，ＰＬに二等分される場合を例示していたので、当該例示に鑑みればξ０＝ξ１００が成立する。そして第１の実施の形態において、昇圧比αが小さい方が入力力率ξ１００は改善されることが示された。

　そうすると、折れ線Ｇ１０２が示す入力力率は、折れ線Ｇ１１が示す入力力率よりも、受納電力ＰＬを大きくする点のみならず、昇圧比αを下げた点でもまた、改善されるはずである。

　しかしながら、回転速度が３９ｒｐｓのときには折れ線Ｇ１１よりも折れ線Ｇ１０２の方が高い入力力率を示すものの、回転速度が２０ｒｐｓのときには入力力率は低下する。

　このような現象の原因として、リアクトルＬ４がフィルタ２の入力側に接続されており、コンデンサＣ２が蓄積する電荷が放電されないうちは、導通開始位相以降の位相であっても実際には電流ｉＬが流れない位相の期間が存在することが考えられる。かかる期間の存在は、リアクトルＬ４に蓄積されるエネルギーを減少させてしまう。

　そこで、電流ｉＬがコンデンサＣ２の影響を受けにくくすることが望まれる。コンデンサＣ２の放電時間もしくはフィルタ２の共振周波数の逆数よりも長い時間が経過してから電流ｉＬを流すべく、導通開始位相が遅らせられる。係数Ｊの値を大きくすることによって、コンデンサＣ２の放電時間もしくはフィルタ２の共振周波数の逆数よりも長い時間が経過してから電流ｉＬが流れる。

　導通開始位相角を大きくすることによる入力力率の改善は、既に第１の実施の形態において、図４と図８とを比較して説明された。以下、第２の実施の形態においても、電力Ｐｏが大きいときよりも、小さいときにおいて、電力バッファ回路４に入力される受納電力ＰＬを大きくする場合でも、導通開始位相角を大きくすることで入力力率が改善されることを示す。

　図２７は回転速度と直接形電力変換器の入力力率との関係を例示するグラフである。図２７において折れ線Ｇ１０２は図２６で示された折れ線Ｇ１０２が再掲されている。

　折れ線Ｇ１０２，５０２のいずれも、昇圧比αが１．０５であって回転速度が４０ｒｐｓ未満であるとき（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）に式（１３）が満足される（ｄｃ＝１）場合を示す。但し折れ線Ｇ１０２は上述の様にＪ＝０．０７５の場合を例示するが、折れ線Ｇ５０２はＪ＝０．１２５の場合を例示する。折れ線Ｇ５０２の方が、折れ線Ｇ１０２よりも高い入力力率を示し、本実施の形態においても導通開始位相角を大きくすることで、特に電力Ｐｏが低い領域での入力力率が改善されることが理解される。

　図２８は回転速度と出力電圧振幅Ｖｏとの関係を例示するグラフである。図２９は回転速度と出力電流振幅Ｉｏとの関係を例示するグラフである。図２８および図２９のいずれにおいてもＪ＝０．１２５が採用される場合が例示される。

　折れ線Ｇ７１，Ｇ８１はいずれも回転速度に依存せずに式（５），（８）が満足される場合（ｄｃ＜１）を示し、折れ線Ｇ７２，Ｇ８２はいずれも回転速度が４０ｒｐｓ未満であるとき（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）に式（１３）が満足される（ｄｃ＝１）場合を示す。折れ線Ｇ７２，Ｇ８２は昇圧比αが１．１４でも１．０５でも殆ど相違が無かった。

　折れ線Ｇ７２は折れ線Ｇ７１の一部と一致し、折れ線Ｇ７２は折れ線Ｇ７１の一部と一致することから、誘導性負荷６に印加される電圧も供給される電流も、放電デューティｄｃ、昇圧比αのいずれにも依存しないことが示される。換言すれば、電圧利用率Ｒおよびインバータ５の出力特性は、放電デューティｄｃや電圧Ｖｃの影響を受けないことが理解される。

　また図２８および図２９に示される出力電圧振幅Ｖｏの回転速度依存性、および出力電流振幅Ｉｏの回転速度依存性のいずれも、Ｊ＝０．０７５である場合の出力電圧振幅Ｖｏの回転速度依存性、および出力電流振幅Ｉｏの回転速度依存性（図６および図７参照）と殆ど一致する。換言すれば、インバータ５の出力特性に対する係数Ｊの影響（従って導通開始位相の影響）は小さい。

　＜回路構成の変更＞
　図３０は第２の実施の形態における直接形電力変換器１００の構成の一部を例示する回路図である。当該構成と図１に示された第１の実施の形態における直接形電力変換器１００の構成との相違は、コンバータ３の構成およびコンバータ３とフィルタ２と電力バッファ回路４との接続関係のみである。よって図３０ではその相違する箇所のみを採りだして示す。

　コンバータ３は、いずれも単相全波整流を行う、二つのダイオードブリッジ３ａ，３ｂを有する。ダイオードブリッジ３ａは図１に示されたコンバータ３と同じ構造を有しており、ダイオードＤ３１，Ｄ３２，Ｄ３３，Ｄ３４を有する。ダイオードブリッジ３ｂはダイオードＤ３２，Ｄ３４，Ｄ３５，Ｄ３６を有する。ここではダイオードブリッジ３ａとダイオードブリッジ３ｂとのいずれにおいてもダイオードＤ３２，Ｄ３４が採用される場合が例示される。

　ダイオードブリッジ３ｂは、ダイオードＤ３２に並列に接続されるダイオードと、ダイオードＤ３４に並列に接続されるダイオードと、ダイオードＤ３５，Ｄ３６とを有してもよい。かかる構造は、ダイオードＤ３２，Ｄ３４に要求される電流定格を緩和する観点で有利である。

　ダイオードブリッジ３ａ，３ｂはいずれも交流電圧Ｖｉｎが印加される一対の入力端を有する。ダイオードＤ３２のカソードと、ダイオードＤ３４のカソードとが一対の入力端として機能する。

　ダイオードブリッジ３ａは高電位端３Ａ、低電位端３Ｂを有し、これらはフィルタ２に接続される出力端対として機能する。ダイオードブリッジ３ａの出力端対はリアクトルＬ２とコンデンサＣ２との直列接続へ整流電圧Ｖｒｅｃを印加する。ダイオードブリッジ３ａからフィルタ２を経由して、逆電流阻止回路８へは電流ｉｒｅｃ１が流れる。

　ダイオードブリッジ３ｂも出力端対を有する。当該出力端対をなす出力端の一方はダイオードＤ３５のカソードとダイオードＤ３６のカソードとの接続点３Ｃである。当該出力端対をなす出力端の他方は低電位端３Ｂである。ダイオードブリッジ３ｂの出力端対は整流電圧Ｖｒｅｃ２を充電回路４ｂに印加する。整流電圧Ｖｒｅｃ２も整流電圧Ｖｒｅｃと同様、交流電圧Ｖｉｎを単相全波整流して得られる電圧である。ダイオードブリッジ３ｂから充電回路４ｂへは電流ｉＬが流れる。

　ダイオードＤ３１，Ｄ３５はリアクトルＬ２，Ｌ４の間で互いに極性を逆にして直列に接続される。ダイオードＤ３３，Ｄ３６はリアクトルＬ２，Ｌ４の間で互いに極性を逆にして直列に接続される。よってダイオードブリッジ３ａの出力端対とダイオードブリッジ３ｂの出力端対とは非導通である。

　以上の構成により、電流ｉＬは、コンデンサＣ２の放電を待たずに、導通開始位相から流れ始める。

　図３１は回転速度と直接形電力変換器１００の入力力率との関係を例示するグラフである。図３１も図２６と同様に、グラフの横軸には誘導性負荷６が回転機である場合の、当該回転機の回転速度を採用した。図３１も、係数Ｊが０．０７５である場合のグラフを例示する。図２６はコンバータ３として図１に示された構成（以下「従来構成」と称す）を採用した場合を例示するのに対し、図３１はコンバータ３として図３０に示された構成（以下「改良構成」と称す）を採用した場合を例示する。

　図３１の折れ線Ｇ１０１は、図２６の折れ線Ｇ１１と同様に、昇圧比αが１．１４であって回転速度に依存せずに式（５），（８）が満足される場合を例示する。コンバータ３に改良構成が採用された場合を示す折れ線Ｇ１０１は、コンバータ３に従来構成が採用された場合を示す折れ線Ｇ１１と殆ど一致する。これは瞬時電力Ｐｉｎが瞬時電力Ｐｒｅｃ１，ＰＬに二等分される場合には、入力力率に対するコンバータ３の構成の影響が小さいからであると推察される。

　図３１において折れ線Ｇ２０２は昇圧比αが１．１４であって回転速度が４０ｒｐｓ未満であるときにｄｃ＝１として式（１３）が満足される場合（具体的は回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）を例示する。

　図２６で示された折れ線Ｇ１０２とは異なり、折れ線Ｇ２０２は回転速度が４０ｒｐｓ未満において力率が改善されることを示す。折れ線Ｇ１０１，Ｇ２０２同士の比較から、コンバータ３に改良構成が採用された場合には、係数Ｊが小さい値（ここではＪ＝０．０７５）で同じであり、昇圧比αが同じであっても放電デューティｄｃが大きい方が入力力率が改善されることがわかる。

　図３１において折れ線Ｇ８３は回転速度が４０ｒｐｓ未満であるとき（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）にｄｃ＝１とし、かつ昇圧比αを低めた場合の入力力率を例示する。昇圧比αを低めることは電圧Ｖｃを小さくすることに相当する。電圧Ｖｃを小さくすることは導通終了位相を小さくすることによって実現される。具体的には折れ線Ｇ８３は昇圧比αが１．０５の場合を示す。

　いずれもｄｃ＝１の場合を示す折れ線Ｇ１０２，Ｇ８３同士の比較により、回転速度が同じであり、昇圧比αが同じ（ここではα＝１．０５）であり、係数Ｊが同じ（ここではＪ＝０．０７５）であっても、コンバータ３に改良構成が採用された場合の方が、コンバータ３に従来構成が採用された場合よりも入力力率が改善されることが理解される。

　いずれもｄｃ＝１の場合を示す折れ線Ｇ２０２，Ｇ８３同士の比較により、回転速度が同じであれば、昇圧比αを小さくして、直接形電力変換器１００入力力率が改善されることが理解される。この改善は、力率改善回路に入力される電力が同じであれば、昇圧によって得られる電圧が小さいほど力率が改善されるという、非特許文献１に示された傾向と一致する。

　図３２は回転速度と出力電圧振幅Ｖｏとの関係を例示するグラフである。図３３は回転速度と出力電流振幅Ｉｏとの関係を例示するグラフである。図３２および図３３のいずれも係数Ｊが０．０７５であり、コンバータ３に改良構成が採用された場合を例示する。

　折れ線Ｇ３０１，Ｇ４０１はいずれも回転速度に依存せずに式（５），（８）が満足される場合（ｄｃ＜１）を例示する。折れ線Ｇ３０２，Ｇ４０２はいずれも回転速度が４０ｒｐｓ未満であるとき（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）に式（１３）が満足される（ｄｃ＝１）場合を例示する。折れ線Ｇ３０２，Ｇ４０２は昇圧比αが１．１４でも１．０５でも殆ど相違が無かった。

　折れ線Ｇ３０２は折れ線Ｇ３０１の一部と一致する。折れ線Ｇ４０２は折れ線Ｇ４０１の一部と一致する。このような一致から、誘導性負荷６に印加される電圧も供給される電流も、放電デューティｄｃ、昇圧比αのいずれにも依存しないことが示される。換言すれば、インバータ５の出力特性に対する放電デューティｄｃ、電圧Ｖｃの影響は小さい。

　本実施の形態における出力電圧振幅Ｖｏの回転速度依存性、および出力電流振幅Ｉｏの回転速度依存性のいずれも、第１の実施の形態におけるそれら（図６および図７参照）、およびコンバータ３に従来構成が採用された場合におけるそれら（図２８および図２９）と殆ど一致する。よってインバータ５の出力特性に対するコンバータ３の構成の影響は小さいことが理解される。

　図３４は回転速度と直接形電力変換器１００の入力力率との関係を例示するグラフである。図３４はコンバータ３に改良構成が採用された場合を例示する点で図３１と共通し、Ｊ＝０．１２５の場合を例示する点で（Ｊ＝０．０７５の場合を例示する）図３１と相違する。

　図３４において折れ線Ｇ６１は昇圧比αが１．１４であって回転速度に依存せずに式（５），（８）が満足される場合を例示する。折れ線Ｇ６１は、昇圧比αが１．１４であって回転速度に依存せずに式（５），（８）が満足される場合であってコンバータ３に従来構成が採用される折れ線５１（図８参照）と殆ど一致する。これは折れ線Ｇ１０１（図３１）と折れ線Ｇ１１（図２６）とが殆ど一致することと同じ理由によると推察される。

　折れ線Ｇ６２は回転速度が４０ｒｐｓ未満（具体的には回転速度２０ｒｐｓ以上３９ｒｐｓ以下の場合）であるときにｄｃ＝１として式（１３）が満足される場合を示す。但し昇圧比αは１．０５である。

　図３４において折れ線Ｇ６２は折れ線Ｇ６１よりも高い入力力率を示す。これは図３１において折れ線Ｇ８３が折れ線Ｇ１０１よりも高い入力力率を示したのと同様である。

　図３５は、回転速度に依存せずに式（１３）が満足される場合（ｄｃ＝１）の、受納電力ＰＬの平均値（＝Ｐｏ）と入力力率との関係を例示するグラフである。ただし昇圧比αとして１．１４を採用した。曲線Ｇ９１はＪ＝０．０７５の場合を示す。曲線Ｇ９２はＪ＝０．１２５の場合を示す。このグラフからも、電力Ｐｏが小さい領域では、導通開始位相を遅らせることで、入力力率が改善されることが理解される。

　図３６～図３９はオン時間と電力Ｐｏとの関係を示すグラフである。図３６および図３７はＪ＝０．０７５の場合を例示する。図３８および図３９はＪ＝０．１２５の場合を例示する。図３６および図３８はα＝１．０５の場合を例示する。図３７および図３９はα＝１．１４の場合を例示する。図３６～図３９の何れにおいても、コンバータ３として改良構成が採用される場合が例示される。

　非特許文献１でのオン時間は力率改善回路に入力する電力に基づいているが、本実施の形態ではインバータ５が変換する電力（ここでは電力Ｐｏ）に基づいてオン時間を決定する。式（５）に鑑みれば式（８）が成立していれば受納電力ＰＬの平均値は電力Ｐｏの半値（Ｐｏ／２）である。他方、式（１３）が成立していれば受納電力ＰＬの平均値は電力Ｐｏと等しい。

　よって図３６～図３９においては式（１３）が成立する場合として折れ線Ｇ１３，Ｇ１４，Ｇ１５，Ｇ１６を例示し、式（８）が成立する場合として折れ線Ｇ２３，Ｇ２４，Ｇ２５，Ｇ２６を例示した。

　Ｇ１３で示されるオン時間を必要とする電力Ｐｏは折れ線Ｇ２３で示されるオン時間を必要とする電力Ｐｏの半値である。折れ線Ｇ１４で示されるオン時間を必要とする電力Ｐｏは折れ線Ｇ２４で示されるオン時間を必要とする電力Ｐｏの半値である。折れ線Ｇ１５で示されるオン時間を必要とする電力Ｐｏは折れ線Ｇ２５で示されるオン時間を必要とする電力Ｐｏの半値である。折れ線Ｇ１６で示されるオン時間を必要とする電力Ｐｏは、折れ線Ｇ２６で示されるオン時間を必要とする電力Ｐｏの半値である。

　例えば電力Ｐｏが１４００［Ｗ］以上（約４０［ｒｐｓ］の回転速度に相当）であればｄｃ＜１として式（５），（８）が成立し（このとき受納電力ＰＬの平均値は電力Ｐｏの半値）、電力Ｐｏが１４００［Ｗ］未満であればｄｃ＝１として式（１３）が成立する（このとき受納電力ＰＬの平均値は電力Ｐｏに等しい）場合を想定する。この場合、電力Ｐｏが１４００［Ｗ］以上であれば折れ線Ｇ２３，Ｇ２４，Ｇ２５，Ｇ２６に基づいてオン時間を決定し、電力Ｐｏが１４００［Ｗ］未満であれば折れ線Ｇ１３，Ｇ１４，Ｇ１５，Ｇ１６に基づいてオン時間を決定する。

　図３６と図３７同士の比較、または図３８と図３９同士の比較から、昇圧比αが大きい方がオン時間は長いことが理解される。このようにオン時間が長いことは、コンデンサＣ４の充電によって電圧Ｖｃが発生することによると考えられる。また、図３６と図３８同士の比較、または図３７と図３９同士の比較から、導通開始位相が大きい方がオン時間は短いことが理解される。このようにオン時間が短いことは、導通開始位相が大きい方が大きな整流電圧Ｖｒｅｃで電流ｉＬを流すことに因ると考えられる。

　図３６あるいは図３７に示されるグラフを用いることにより、電力Ｐｏに対応したオン時間が求められる。図３６および図３７に示されるグラフの両方を用いることにより、電力Ｐｏおよび昇圧比αに対応したオン時間が求められる。図３８および図３９に示されるグラフを用いても同様にしてオン時間が求められる。

　電力Ｐｏが比較される所定の閾値は、所定の幅で拡がって設定されてもよい。具体的には電力Ｐｏ（電力Ｐｏに代えて上述の様に、電力Ｐｉを用いてもよいし、電力Ｐｄｃを用いてもよい）が第１の閾値未満のときの放電デューティｄｃが、電力Ｐｏが第１の閾値以上の第２の閾値以上のときの放電デューティｄｃよりも大きくてもよい。例えば電力Ｐｏが減少するときに第２の閾値未満で放電デューティｄｃが１となって式（１３）が成立し、電力Ｐｏが増大するときに第１の閾値以上となれば放電デューティｄｃが１より小となって式（５），（８）が成立してもよい。この場合、所定の閾値は第１の閾値から第２の閾値までの幅を有すると考えることができる。

　図４０は放電デューティｄｃを設定する処理を例示するフローチャートである。ステップＳ４０１では、電力Ｐｏが第１の閾値ｐｈ１未満であるか否かが判断される。電力Ｐｏが第１の閾値ｐｈ１未満であれば、ステップ４０５において放電デューティｄｃが値ｄ１に設定される。上述の例ではｄ１＝１である。ステップＳ４０５が実行された後、当該フローチャートで例示される処理は終了する。

　ステップＳ４０１において、電力Ｐｏが第１の閾値ｐｈ１未満ではない（電力Ｐｏが第１の閾値ｐｈ１以上である）と判断された場合、ステップＳ４０２が実行される。ステップＳ４０２では、電力Ｐｏが第２の閾値ｐｈ２（≧ｐｈ１）以上であるか否かが判断される。電力Ｐｏが第２の閾値ｐｈ２以上であれば、ステップＳ４０６において放電デューティｄｃが値ｄ２（＜ｄ１）に設定される。上述の例ではｄ２＜１であって値ｄ２は式（５），（８）を満足する放電デューティｄｃの値である。ステップＳ４０６が実行された後、当該フローチャートで例示される処理は終了する。

　ステップＳ４０２において、電力Ｐｏが第２の閾値ｐｈ２以上ではない（電力Ｐｏが第２の閾値ｐｈ２未満である）と判断された場合、ステップＳ４０３が実行される。ステップＳ４０３では、電力Ｐｏが増大して第１の閾値ｐｈ１以上になったか否かが判断される。電力Ｐｏが増大して第１の閾値ｐｈ１以上になった場合にはステップＳ４０６が実行され、放電デューティｄｃが値ｄ２に設定される。

　ステップＳ４０３において、電力Ｐｏが増大して第１の閾値ｐｈ１以上になったとは判断されなかった場合、ステップＳ４０４が実行される。ステップＳ４０４では、電力Ｐｏが減少して第２の閾値ｐｈ２未満になったか否かが判断される。電力Ｐｏが減少して第２の閾値ｐｈ２未満になった場合にはステップＳ４０５が実行され、放電デューティｄｃが値ｄ１に設定される。

　ステップＳ４０１，Ｓ４０２，Ｓ４０３，Ｓ４０４のいずれの判断についても否定的な結果が得られる場合は図４０のフローチャートで例示される処理では扱わず、当該処理は終了する。この場合、例えば放電デューティｄｃが現状の値を維持する処理にしてもよい。

　同様に、ステップＳ４０３，Ｓ４０４を省略し、ステップＳ４０１，Ｓ４０２のいずれの判断についても否定的な結果が得られる場合は図４０のフローチャートで例示される処理では扱わず、当該処理が終了してもよい。この場合も、例えば放電デューティｄｃが現状の値を維持する処理にしてもよい。

　第１の実施の形態と類似して、変調率ｋｓが第３の閾値未満のときの放電デューティｄｃが、変調率ｋｓが第３の閾値以上の第４の閾値以上であるときの放電デューティｄｃよりも大きくてもよい。例えば変調率ｋｓが減少するときに第４の閾値未満で放電デューティｄｃが１となって式（１３）が成立し、変調率ｋｓが増大するときに第３の閾値以上となって放電デューティｄｃが１より小となって式（５），（８）が成立してもよい。

　＜放電デューティ毎のオン時間の計算＞
　図４１はスイッチＳＬの導通を制御する処理を例示するフローチャートである。ステップＳ５０１では運転指令の有無が判断される。運転指令が無ければステップＳ５０１が繰り返し実行される。運転指令があれば処理はステップＳ５０２へ進み、電力Ｐｏが演算によって求められる。後述するように、ステップＳ５０１の実行後以外でもステップＳ５０２が実行されるフローが存在する。

　ステップＳ５０２が実行された後、ステップＳ５０３において電力Ｐｏが閾値Ｐｔｈ以上であるか否かが判断される。電力Ｐｏが閾値Ｐｔｈ以上であるときにはステップＳ５０５へ処理が進み、式（５），（８）の下でオン時間が求められる。電力Ｐｏが閾値Ｐｔｈ未満のときにはステップＳ５０６が実行され、式（１３）の下でオン時間が求められる。

　上述の様に閾値Ｐｔｈが幅を有していてもよく、その場合には電力Ｐｏが当該幅の範囲にあるときには、ステップＳ５０３の判断結果は不問である。例えば電力Ｐｏが減少して当該幅の下限（上述の第１の閾値に相当）未満となったときにステップＳ５０３からステップＳ５０６に処理が進み、電力Ｐｏが増大して当該幅の上限（上述の第２の閾値に相当）以上となったときにステップＳ５０３からステップＳ５０５に処理が進んでもよい。

　ステップＳ５０５，Ｓ５０６のいずれかが実行された後、ステップＳ５１１において制御信号ＳＳＬが生成される。

　ステップＳ５１１の実行後、ステップＳ５１２において運転指令の有無が判断される。運転指令が無ければステップＳ５１３において直接形電力変換器１００の運転が停止され、ステップＳ５０１が再び実行されて運転指令を待つ。

　ステップＳ５１２において運転指令が有ると判断されればステップＳ５０２が再び実行される。

　なお、図２７で示されたように、また折れ線Ｇ８３（図３１）と折れ線Ｇ６２（図３４）との比較（特に回転速度が３０［ｒｐｓ］より低いとき）から、回転速度が同じであれば（電力Ｐｏが同じであれば）導通開始位相角が大きい方が入力力率は改善される。よって電力Ｐｏが小さいときに放電デューティｄｃを増大させる場合、併せて導通開始位相角を大きく設定してもよい。

　＜制御回路の構成例＞
　上述のように、電力Ｐｏが大きいときよりも、電力Ｐｏが小さいときに、放電デューティｄｃを大きくすることで、入力力率が改善される。そして図３６～図３９を用いて説明されたように、電力Ｐｏの他、昇圧比α、導通開始位相にも基づいてオン時間を求めることが望ましい。以下では、オン時間を電力Ｐｏと昇圧比αとに依存して決定する場合を例に採って説明する。

　図４２は本実施の形態における制御装置１０の構成（「制御装置１０の第４の構成」とも称す）を例示するブロック図である。当該第４の構成は、制御装置１０の第２の構成（図２４参照）に対して、電力Ｐｏが昇圧比設定部１０３２にではなく、電流分配率演算部１０２１に入力される点で異なる。その他の構成要素および機能は第１の実施の形態における制御装置１０の第２の構成と共通する。

　この相違は、電力Ｐｏが大きいときよりも電力Ｐｏが小さいときに、第１の実施の形態においては昇圧比設定部１０３２が設定する昇圧比αを小さくするのに対し、第２の実施の形態においては電流分配率演算部１０２１が設定する放電デューティｄｃを大きくすることに由来する。

　本実施の形態において電流分配率演算部１０２１は、例えば図４０で示されたフローチャートに則って、電力Ｐｏと閾値ｐｈ１，ｐｈ２との比較によって放電デューティｄｃを設定する。本実施の形態においてオン時間演算部１０３４は、例えば図４１で示されたフローチャートに則って、電力Ｐｏと閾値Ｐｔｈとの比較によってオン時間を求める。

　電力Ｐｏが小さいほど入力力率が小さい傾向がある。よって電力Ｐｏ，Ｐｉ，Ｐｄｃを用いた判断に代えて、入力力率を用いた判断で放電デューティｄｃを変更してもよい。

　図４３は放電デューティｄｃを設定する他の処理を例示するフローチャートである。ステップＳ６０１では、直接形電力変換器１００の入力力率ξが所定の閾値ξｔｈ以上の値から減少して閾値ξｔｈ未満となったか否かが判断される。ステップＳ６０１における判断の結果が肯定的であった場合（入力力率ξが減少して値ξｔｈ未満になった場合）には、ステップＳ６０２が実行され、放電デューティｄｃが値ｄ１に設定される。ステップＳ６０２が実行された後、当該フローチャートで例示される処理は終了する。

　ステップＳ６０１における判断の結果が否定的であった場合には、ステップＳ６０３が実行され、放電デューティｄｃが値ｄ２に設定される。ステップＳ６０３が実行された後、当該フローチャートで例示される処理は終了する。

　上記の処理により、放電デューティｄｃが値ｄ２を採って入力力率ξが減少し値ξｔｈ未満になれば、放電デューティｄｃが値ｄ１へと増大して入力力率ξが改善される。

　図４４はこの場合における制御装置１０の構成（「制御装置１０の第５の構成」とも称す）を例示するブロック図である。制御装置１０の第５の構成は、制御装置１０の第４の構成（図４２）と比較して、電流分配率演算部１０２１へ電力Ｐｏに代えて交流電圧Ｖｉｎと電流Ｉｉｎとを入力する点で異なっている。

　図４４において電流分配率演算部１０２１は交流電圧Ｖｉｎと電流Ｉｉｎとから入力力率ξを求め、例えば図４３で示されたフローチャートに則って、入力力率ξに基づいて放電デューティｄｃを決定する。

　以上のように、第２の実施の形態において放電制御部１０２は、放電回路４ａに対し、放電デューティｄｃでコンデンサＣ４を放電させる。放電デューティｄｃは、インバータ５によって入力される電力Ｐｄｃ、インバータ５が出力する電力Ｐｏ、またはコンバータ３によって出力される電力Ｐｉが第１閾値未満のときの方が、第２閾値（これは第１閾値以上である）以上のときよりも大きい。コンデンサＣ４から放電される電力の電力Ｐｄｃ，Ｐｉ，Ｐｏに対する寄与が大きいほど、入力力率は改善される。よって電力Ｐｄｃ，Ｐｉ，Ｐｏが低下しても、放電デューティｄｃを大きくして入力力率は、改善される。例えば電力Ｐｄｃ，Ｐｉ，Ｐｏが第１閾値未満のときの放電デューティｄｃは１である。

　充電制御部１０３の具体的な構成例において、インバータ５の変調率ｋｓ（変調率ｋｓは直流電圧Ｖｄｃに対する出力電圧振幅Ｖｏの比である）に従って放電デューティｄｃを選択できる。電力Ｐｄｃ，Ｐｏ，Ｐｉが大きいほど出力電圧振幅Ｖｏは大きい。電圧Ｖｃが大きいほど直流電圧Ｖｄｃは大きい。よって電力Ｐｄｃ，Ｐｏ，Ｐｉが大きい場合、変調率ｋｓが高いことが望ましい。よって、変調率ｋｓが第３の閾値未満のときの放電デューティｄｃは、第４の閾値（これは第３の閾値以上である）以上のときの放電デューティｄｃよりも小さい。

　但し、電力Ｐｄｃ，Ｐｉ，Ｐｏが大きい場合には、放電デューティｄｃを小さくし、電力バッファ回路４によるバッファリング機能を高め、ひいては瞬時電力Ｐｄｃの脈動を低減することが望ましい（式（７）参照）。

　コンデンサＣ２を有するフィルタ２は、その入力側（図１の例示ではコンデンサＣ２とリアクトルＬ２とで構成される直列接続の両端）と充電回路４ｂの入力側（図１の例示ではリアクトルＬ４とスイッチＳＬとで構成される直列接続の両端）とが、コンバータ３の出力側（図１の例示では高電位端３Ａと低電位端３Ｂ）において並列に接続される。そして逆電流阻止回路８はフィルタ２の出力側（図１の例示ではリアクトルＬ２とコンデンサＣ２との接続点）と直流リンク７（図１の例示では直流電源線ＬＨ）との間に接続され、直流リンク７からコンデンサＣ２への充電を阻止する。

　リアクトルＬ４にエネルギーを蓄積させるスイッチＳＬがオン時間で導通する。スイッチＳＬの導通を開始する位相は、遅延時間ｔｄに相当する遅延量で設定される。この遅延量が、コンデンサＣ２の放電時間もしくはフィルタ２の共振周波数よりも長いことは、リアクトルＬ４に流れる電流ｉＬが、コンデンサＣ２の影響を受けにくい観点で有利である。

　コンバータ３がダイオードブリッジ３ａ，３ｂを有してもよい。ダイオードブリッジ３ａは、交流電圧Ｖｉｎが印加される一対の入力端（図３０の例示ではダイオードＤ３２，Ｄ３４のそれぞれのカソード）と、直流リンク７に接続される出力端対（図３０の例示では高電位端３Ａと低電位端３Ｂ）とを有し、単相全波整流を行う。ダイオードブリッジ３ｂは、交流電圧Ｖｉｎが印加される一対の入力端（図３０の例示ではダイオードＤ３２，Ｄ３４のそれぞれのカソード）と、出力端対（図３０の例示ではダイオードＤ３５，Ｄ３６のカソードと低電位端３Ｂ）とを有する。

　ダイオードブリッジ３ｂは交流電圧を単相全波整流し、これによって得られる整流電圧Ｖｒｅｃ２を、その出力端対から充電回路４ｂに与える。ダイオードブリッジ３ａの出力端対とダイオードブリッジ３ｂの出力端対の間には、一対の入力端を介して導通方向が互いに逆に接続されたダイオードが存在する。具体的にはリアクトルＬ２，Ｌ４の間にはダイオードＤ３１，Ｄ３５の直列接続と、ダイオードＤ３３，Ｄ３６の直列接続とが存在する。よってダイオードブリッジ３ａの出力端対とダイオードブリッジ３ｂの出力端対とは非導通であり、これはリアクトルＬ４に流れる電流ｉＬが、コンデンサＣ２の影響を受けにくい観点で有利である。

　また図３１の結果（折れ線Ｇ２０２と折れ線Ｇ８３との比較）から、回転速度が小さいとき、電圧Ｖｃを小さくして力率を改善できることも理解される。電圧利用率Ｒを高める観点では電圧Ｖｃが大きい方が望ましい。よって電力Ｐｏが、第５の閾値未満のときの電圧Ｖｃは、電力Ｐｏが第６の閾値（これは第５の閾値以上である）以上のときの電圧Ｖｃよりも小さいことは、電力バッファ回路４の力率を改善する観点で有利である。

　このように電力Ｐｏによって電圧Ｖｃを設定するために昇圧比αを変更する場には、昇圧比設定部１０３２へ電力Ｐｏが入力される（図４２，図４４の破線矢印）。入力力率ξによって昇圧比αを変更してもよい。但し、昇圧比αの変更は第２の実施の形態において必ずしも採用されることがない。

　入力力率ξが所定の閾値ξｔｈ以上の値から閾値ξｔｈ未満の値に減少すると、放電デューティｄｃが増大することは、入力力率ξを改善する観点で有利である。上述の例では放電デューティｄｃは１未満の値ｄ２から値ｄ１（＝１）へ増大する。

　［入力力率の通流期間に対する依存性］
　式（１０）、（１２）から、充電回路４ｂの力率が高いほど、直接形電力変換器１００の入力力率は高いことが理解される。このことから、電流ｉＬが流れる期間である通流期間が長いほど、入力力率は改善されると考えられる。

　第１の実施の形態で紹介された昇圧比αを小さくするという制御、および第２の実施の形態で紹介された放電デューティｄｃを大きくするという制御は、いずれも通流期間の増大をもたらしていると考えられる。換言すれば、これらの制御はいずれも通流期間の増大をもたらす手法の例であると考えられる。

　そこで、以下では、Ｊ＝０．０７５の場合を例に取って、これらの制御がいずれも通流期間の増大をもたらすことを説明する。

　［昇圧比αの低下による通流期間の増大と入力力率の改善との関係］
　図４５は瞬時電力ＰＬ（＝Ｐｏ／２）と通流期間との関係を示すグラフである。図４５は図１８および図１９に対応する。図４５における折れ線Ｇ６０１はα＝１．１４の場合を例示し、図１８に対応する。図４５における折れ線Ｇ６０２はα＝１．０５の場合を例示し、図１９に対応する。

　第１の実施の形態で説明されたように、昇圧比αが大きい方がオン時間は長い。しかし図４５から理解されるように、通流期間は、昇圧比αが小さい方が長い。昇圧比αを小さく設定することで通流期間が増大する。この傾向は瞬時電力ＰＬによらない。

　図４６は入力力率ξ１００と通流期間との関係を示すグラフである。折れ線Ｇ６０５、Ｇ６０６，Ｇ６０７はそれぞれ電力Ｐｏが７００Ｗ，１０００Ｗ，１４００Ｗの場合を示す。折れ線Ｇ６０５、Ｇ６０６，Ｇ６０７のいずれにおいても黒菱形（◆）はα＝１．１４の場合を示し、黒三角（▲）はα＝１．１０の場合を示し、黒丸（●）はα＝１．０５の場合を示す。図４６から理解されるように、昇圧比αが小さい程、通流期間比および入力力率ξ１００の両方が上昇する。この傾向は電力Ｐｏによらない。

　［放電デューティｄｃの増大による通流期間の増大と入力力率の改善との関係］
　図４７は入力力率と通流期間との関係を示すグラフであり、昇圧比α＝１．１４の場合を例示する。折れ線Ｇ６０８、Ｇ６０９，Ｇ６１０はそれぞれ電力Ｐｏが７００Ｗ，１０００Ｗ，１４００Ｗの場合を示す。折れ線Ｇ６０８、Ｇ６０９，Ｇ６１０のいずれにおいても黒丸（●）はｄｃ＜１の場合（式（５），（８）が満足されてＰＬ＝Ｐｏ／２の場合）を示し、黒三角（▲）はｄｃ＝１の場合（式（１３）が満足されてＰＬ＝Ｐｏの場合）を示す。図４７から理解されるように、放電デューティｄｃの増大によって通流期間比および入力力率ξ１００の両方が上昇する。この傾向は電力Ｐｏによらない。

　以上のことから、通流期間を長くすることにより入力力率が改善され、通流期間を長くするための手法の例として、昇圧比αの低減、放電デューティｄｃの増大を採用できることが理解される。

　このような通流期間は、電流ｉＬが交流電圧Ｖｉｎの半周期未満で連続して流れる期間であると把握できる。よって第１の実施の形態および第２の実施の形態の上位概念として、通流期間を長くすることにより直接形電力変換器１００の入力力率を改善する技術を、次のように説明することができる：電流ｉＬが、交流電圧Ｖｉｎの半周期未満で連続して流れる期間は、電力Ｐｄｃ、電力Ｐｏ，または電力Ｐｉが第１閾値未満のときのほうが、第２の閾値以上のときよりも長い。

　制御装置１０は、例えばマイクロコンピュータと記憶装置を含んで構成される。当該マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行して、図２２に例示される制御装置１０を構成する諸ブロックの機能、および図１７に例示されるフローチャートの諸処理、を実現する。

　あるいは当該マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行して、図２４に例示される制御装置１０の第２の構成を構成する諸ブロックの機能、および図１３に例示されるフローチャートの諸処理、を実現する。

　あるいは当該マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行して、図２５に例示される制御装置１０の第３の構成を構成する諸ブロックの機能、および図１５に例示されるフローチャートの諸処理、を実現する。

　あるいは当該マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行して、図４２に例示される制御装置１０の第４の構成を構成する諸ブロックの機能、および図４０または図４１に例示されるフローチャートの諸処理、を実現する。

　あるいは当該マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行して、図４４に例示される制御装置１０の第５の構成を構成する諸ブロックの機能を実現する。

　制御装置１０はマイクロコンピュータと記憶装置を含んで構成されるとは限らない。制御装置１０によって実行される各種手順、あるいは実現される各種手段または各種機能の一部または全部をハードウェアで実現しても構わない。

　上記説明では便宜的に速度検出部９を制御装置１０と分けて説明した。速度検出部９を制御装置１０と共に上述のマイクロコンピュータで実現することができる。回転角速度ωｍは、例えば出力端Ｐｕ，Ｐｖ，Ｐｗにおける相電圧の情報と、誘導性負荷６の定数とを用いて求めることができる。相電圧の情報は、上記説明において制御装置１０に入力される電圧Ｖｃ、振幅Ｖｍ、角速度ωおよび、上記説明において制御装置１０において得られる制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎから求めることができる。この観点からマイクロコンピュータにおいて速度検出部９の演算と制御装置１０の演算とを共に行うことは好ましい。

　以上、実施形態を説明したが、請求の範囲の趣旨および範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。上述の各種の実施形態および変形例は相互に組み合わせることができる。

　２　フィルタ
　３　コンバータ
　３ａ，３ｂ　ダイオードブリッジ
　４　電力バッファ回路
　４ａ　放電回路
　４ｂ　充電回路
　５　インバータ
　７　直流リンク
　８　逆電流阻止回路
　１０　制御装置
　１０Ｂ　パルス発生部
　１００　形電力変換器
　１０１　インバータ制御部
　１０２　放電制御部
　１０３　充電制御部
　１０３２　昇圧比設定部
　１０３４　オン時間演算部
　１０３５　遅延時間加算部
　Ｃ２，Ｃ４　コンデンサ
　Ｌ４　リアクトル
　Ｐｄｃ，Ｐｉ，Ｐｏ　電力
　Ｐｂｕｆ，Ｐｉｎ，Ｐｒｅｃ１　瞬時電力
　ｐｈ１　第１の閾値
　ｐｈ２　第２の閾値
　Ｓｃ，ＳＬ　スイッチ
　ＳＳｃ，ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎ　制御信号
　Ｖｃ　電圧
　Ｖｉｎ　交流電圧
　Ｖｒｅｃ，Ｖｒｅｃ２　整流電圧
　ｄ１，ｄ２，α１，α２　値
　ｄｃ　放電デューティ
　ｉＬ　電流
　ｋｓ　変調率
　Ｐｔｈ，ｐｆｈ，ξｔｈ　閾値
　α　昇圧比
　ξ，ξ１００　入力力率

Claims

　直流リンク（７）と、
　単相の交流電圧（Ｖｉｎ）を整流し、交流電力を直流電力に変換して第１の瞬時電力（Ｐｉｎ）を出力するコンバータ（３）と、
　前記コンバータおよび前記直流リンクとの間で電力を授受し、第２の瞬時電力（Ｐｂｕｆ）でバッファリングする電力バッファ回路（４）と、
　前記直流リンクにおける直流電圧を第２の交流電圧に変換して出力するインバータ（５）と
を備え、
　前記コンバータから前記電力バッファ回路へ流れる電流（ｉＬ）が、前記交流電圧（Ｖｉｎ）の半周期未満で連続して流れる期間は、前記インバータに入力される第３の電力（Ｐｄｃ）、前記インバータが出力する第４の電力（Ｐｏ）または前記第１の瞬時電力の平均値（Ｐｉ）が第１の閾値（Ｐｔｈ，ｐｈ１）未満のときのほうが、前記第３の電力、前記第４の電力または前記平均値が前記第１の閾値以上の第２の閾値（Ｐｔｈ，ｐｈ２）以上のときよりも長い、直接形電力変換器（１００）。
　請求項１に記載の直接形電力変換器（１００）を制御する制御装置（１０）であって、
前記電力バッファ回路は、
　コンデンサ（Ｃ４）と、
　前記コンデンサを充電する充電回路（４ｂ）と、
　前記コンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）と
を含み、
　前記制御装置（１０）は、
　放電制御部（１０２）と、
　充電制御部（１０３）と
を備え、
　前記放電制御部は、前記第１のスイッチの導通を制御する第１の制御信号（ＳＳｃ）を出力し、
　前記充電制御部は、前記充電回路（４ｂ）に対し、前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）の振幅に対する比が昇圧比（α）となる電圧（Ｖｃ）に前記コンデンサを充電させ、
　前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第１の閾値（ｐｈ１）未満のときの前記昇圧比は、前記第３の電力、前記第４の電力または前記平均値が前記第２の閾値（ｐｈ２）以上のときの前記昇圧比よりも小さい、制御装置。
　請求項１に記載の直接形電力変換器（１００）を制御する制御装置（１０）であって、
前記電力バッファ回路は、
　コンデンサ（Ｃ４）と、
　前記コンデンサを充電する充電回路（４ｂ）と、
　前記コンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）と、
を含み、
　前記制御装置は、
　放電制御部（１０２）と、
　充電制御部（１０３）と
を備え、
　前記放電制御部は、前記第１のスイッチの導通を制御する第１の制御信号（ＳＳｃ）を出力し、
　前記充電制御部は、前記充電回路（４ｂ）に対し、前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）の振幅に対する比が昇圧比（α）となる電圧（Ｖｃ）に前記コンデンサを充電させ、
　前記充電回路（４ｂ）は、
　エネルギーを前記コンデンサ（Ｃ４）に蓄積するリアクトル（Ｌ４）と、
　前記リアクトルに前記コンバータを接続して前記リアクトルにエネルギーを蓄積させる第２のスイッチ（ＳＬ）と
を有し、
　前記コンバータから前記電力バッファ回路へ流れる前記電流（ｉＬ）は前記リアクトルに流れ、
　前記充電制御部（１０３）は
　二つの値（α１，α２）を、前記インバータ（５）の変調率（ｋｓ）に従って前記昇圧比（α）として選択的に出力する昇圧比設定部（１０３２）と、
　前記昇圧比と、前記平均値（Ｐｉ）、前記第３の電力（Ｐｄｃ）または前記第４の電力（Ｐｏ）とから、前記第２のスイッチが導通する時間であるオン時間を設定するオン時間演算部（１０３４）と、
　前記オン時間で前記第２のスイッチの導通を制御する第２の制御信号（ＳＳＬ）を出力するパルス発生部（１０Ｂ）と
を有し、
　前記変調率が第３の閾値未満のときの前記昇圧比は、前記第３の閾値以上の第４の閾値以上のときの前記昇圧比よりも小さい、制御装置。
　請求項１に記載の直接形電力変換器（１００）を制御する制御装置（１０）であって、
前記電力バッファ回路は、
　コンデンサ（Ｃ４）と、
　前記コンデンサを充電する充電回路（４ｂ）と、
　前記コンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）と
を含み、
　前記制御装置は、
　放電制御部（１０２）と、
　充電制御部（１０３）と
を備え、
　前記放電制御部は、前記第１のスイッチの導通を制御する第１の制御信号（ＳＳｃ）を出力し、
　前記充電制御部は、前記充電回路（４ｂ）に対し、前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）の振幅に対する比が昇圧比（α）となる電圧（Ｖｃ）に前記コンデンサを充電させ、
　前記直接形電力変換器の入力力率（ξ１００）が所定の閾値（ｐｆｈ）以上の値から前記所定の閾値未満の値に減少すると前記昇圧比が減少する、制御装置。
　請求項１に記載の直接形電力変換器（１００）を制御する制御装置（１０）であって、
前記電力バッファ回路は、
　第１のコンデンサ（Ｃ４）と、
　前記第１のコンデンサを所定の電圧（Ｖｃ）に充電する充電回路（４ｂ）と、
　前記第１のコンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）と
を含み、
　前記制御装置は、
　前記第１のスイッチを第１のデューティ（ｄｃ）で導通させる第１の制御信号（ＳＳｃ）を出力する放電制御部（１０２）
を備え、
　前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第１の閾値（Ｐｔｈ，ｐｈ１）未満のときの前記第１のデューティの値（ｄ１）は、前記第３の電力、前記第４の電力または前記平均値が前記第２の閾値（Ｐｔｈ，ｐｈ２）以上のときの前記第１のデューティの値（ｄ２）よりも大きい、制御装置。
　前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第１の閾値（Ｐｔｈ，ｐｈ１）未満のときの前記第１のデューティ（ｄｃ）の前記値（ｄ１）は１である、請求項５記載の制御装置。
　前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が前記第２の閾値（Ｐｔｈ，ｐｈ２）以上のとき、前記電力バッファ回路に入力する瞬時電力（ＰＬ）の平均値は、前記第１の瞬時電力（Ｐｉｎ）の前記平均値（Ｐｉ）の半分である、請求項６記載の制御装置。
　前記インバータ（５）の変調率（ｋｓ）が第３の閾値未満のときの前記第１のデューティは、前記第３の閾値以上の第４の閾値以上のときの前記第１のデューティよりも大きい、請求項５から請求項７のいずれか一つに記載の制御装置。
　請求項１に記載の直接形電力変換器（１００）を制御する制御装置（１０）であって、前記電力バッファ回路は、
　第１のコンデンサ（Ｃ４）と、
　前記第１のコンデンサを所定の電圧（Ｖｃ）に充電する充電回路（４ｂ）と、
　前記第１のコンデンサを前記直流リンクに接続する第１のスイッチ（Ｓｃ）とを有する放電回路（４ａ）と
を含み、
　前記制御装置は、
　前記第１のスイッチを第１のデューティ（ｄｃ）で導通させる第１の制御信号（ＳＳｃ）を出力する放電制御部（１０２）
を備え、
　前記直接形電力変換器の入力力率（ξ）が所定の閾値（ξｔｈ）以上の値から前記所定の閾値未満の値に減少すると前記第１のデューティが増大する、制御装置。
　前記直接形電力変換器（１００）は、
　第２のコンデンサ（Ｃ２）を有するフィルタ（２）と、
　前記フィルタの出力側と前記直流リンクとの間に接続され、前記放電回路（４ａ）から前記フィルタ（２）へ逆流する電流を阻止する逆電流阻止回路（８）と
を更に備え、
　前記フィルタの入力側と前記充電回路（４ｂ）の入力側とが前記コンバータ（３）の出力側において並列に接続され、
　前記充電回路（４ｂ）は、
　エネルギーを前記第１のコンデンサ（Ｃ４）に蓄積するリアクトル（Ｌ４）と、
　前記リアクトルに前記コンバータを接続して前記リアクトルにエネルギーを蓄積させる第２のスイッチ（ＳＬ）と
を有し、
　前記コンバータから前記電力バッファ回路へ流れる前記電流（ｉＬ）は前記リアクトルに流れる、請求項５から請求項９のいずれか一つに記載の制御装置。
　前記制御装置（１０）は
　充電制御部（１０３）
を更に備え、
　前記充電制御部は、
　前記第２のスイッチが導通する時間であるオン時間を設定するオン時間演算部（１０３４）と、
　前記コンバータが出力する整流後の電圧（Ｖｒｅｃ）が減少から増加に転じる位相に対する、前記第２のスイッチが導通を開始する位相を、遅延量で遅延する遅延時間加算部（１０３５）と、
　前記遅延量で遅延して前記オン時間で前記第２のスイッチを導通させる第２の制御信号（ＳＳＬ）を出力するパルス発生部（１０Ｂ）と
を有し、
　前記遅延量は、前記第２のコンデンサの放電時間もしくは前記フィルタの共振周波数の逆数よりも長い、請求項１０記載の制御装置。
　前記コンバータ（３）は、
　前記交流電圧（Ｖｉｎ）が印加される一対の入力端と、前記フィルタ（２）に接続される第１の出力端対とを有し、単相全波整流を行う第１のダイオードブリッジ（３ａ）と、
　前記一対の入力端と、前記交流電圧を単相全波整流して得られる整流電圧（Ｖｒｅｃ２）を前記充電回路に与える第２の出力端対とを有する第２のダイオードブリッジ（３ｂ）と
を有し、
　前記第１の出力端対と前記第２の出力端対とは非導通である、請求項１０または請求項１１に記載の制御装置。
　前記第３の電力（Ｐｄｃ）、前記第４の電力（Ｐｏ）または前記平均値（Ｐｉ）が第５の閾値未満のときの前記所定の電圧（Ｖｃ）は、前記第３の電力、前記第４の電力または前記平均値が前記第５の閾値以上の第６の閾値以上のときの前記所定の電圧よりも小さい、請求項５から請求項１２のいずれか一つに記載の制御装置。
　前記制御装置は、
　前記インバータの動作を制御する第３の制御信号（ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎ）を出力するインバータ制御部（１０１）
を更に備える、請求項２から請求項１３のいずれか一つに記載の制御装置。