WO2020031361A1 - 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 - Google Patents

鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 Download PDF

Info

Publication number
WO2020031361A1
WO2020031361A1 PCT/JP2018/030005 JP2018030005W WO2020031361A1 WO 2020031361 A1 WO2020031361 A1 WO 2020031361A1 JP 2018030005 W JP2018030005 W JP 2018030005W WO 2020031361 A1 WO2020031361 A1 WO 2020031361A1
Authority
WO
WIPO (PCT)
Prior art keywords
mass
lead
solder alloy
solder
free solder
Prior art date
Application number
PCT/JP2018/030005
Other languages
English (en)
French (fr)
Inventor
正也 新井
健 中野
裕里加 宗川
貴則 嶋崎
司 勝山
Original Assignee
株式会社タムラ製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所 filed Critical 株式会社タムラ製作所
Priority to JP2018542289A priority Critical patent/JP6420936B1/ja
Priority to PCT/JP2018/030005 priority patent/WO2020031361A1/ja
Publication of WO2020031361A1 publication Critical patent/WO2020031361A1/ja

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent

Definitions

  • the present invention relates to a lead-free solder alloy, a solder paste, an electronic circuit board, and an electronic control device.
  • solder joining method using a solder alloy As a method of joining an electronic component to a conductor pattern formed on an electronic circuit board such as a printed wiring board or a module board, there is a solder joining method using a solder alloy. Previously, this solder alloy used lead. However, since the use of lead has been restricted by the RoHS directive and the like from the viewpoint of environmental load, a solder joining method using a so-called lead-free solder alloy that does not contain lead has been becoming popular in recent years.
  • solder alloy for example, Sn—Cu, Sn—Ag—Cu, Sn—Bi, and Sn—Zn solder alloys are well known.
  • consumer electronic devices such as televisions and mobile phones are solder-joined using a Sn-3Ag-0.5Cu solder alloy (a solder joint is formed using a Sn-3Ag-0.5Cu solder alloy).
  • Electronic circuit boards are often used.
  • the solderability of the lead-free solder alloy is somewhat inferior to that of the lead-containing solder alloy.
  • the Sn-3Ag-0.5Cu solder has been used in a relatively mild environment such as consumer electronic equipment. A certain degree of reliability of the electronic circuit mounting board can be maintained even by soldering with an alloy.
  • an electronic circuit mounting board used for an electronic control device mounted in an engine room or the like and an electronic control device mounted on a motor or the like (mechanical integration) (a so-called on-vehicle electronic control device), and a direct connection to the engine.
  • the mounted electronic circuit board may be exposed to a very severe environment such as being subjected to a severe temperature difference (for example, ⁇ 40 ° C. to 125 ° C., ⁇ 40 ° C. to 150 ° C.) and a vibration load.
  • the mounted electronic components and the board in this specification, simply referred to as “substrate” in this specification, A plate that is formed and can be electrically connected to an electronic component, and a plate portion that does not include an electronic component in an electronic circuit mounting board on which the electronic component is mounted.
  • substrate in this specification, simply referred to as “substrate” in this specification, A plate that is formed and can be electrically connected to an electronic component, and a plate portion that does not include an electronic component in an electronic circuit mounting board on which the electronic component is mounted.
  • a large load is applied to the solder joint due to a thermal stress caused by a difference in a coefficient of linear expansion between the electronic circuit mounting board and the electronic circuit board on which the electronic component is mounted.
  • the load repeatedly applied to the solder joints during the use of the automobile causes plastic deformation of the solder joints, which may cause cracks in the solder joints.
  • Patent Document 1 Several methods of adding an element such as Sb to a Sn-Ag-Cu solder alloy for the purpose of improving thermal fatigue characteristics and strength have been disclosed so far in order to suppress such crack propagation in a solder joint. (See Patent Document 1 and Patent Document 2).
  • Sb is an alloy element for strengthening the solid solution of the solder alloy. Therefore, a solder alloy containing the same can exert an effect of suppressing crack growth at a solder joint in an environment having a difference in temperature. On the other hand, Sb also has a side surface that increases the solidus temperature and liquidus temperature of the solder alloy.
  • the electronic components have different thermal conductivities depending on their size and materials, the heat conducted to each electronic component when mounting them on a substrate, that is, the heat applied to each electronic component is different. And, for example, in the case of an electronic circuit mounting board in which large electronic components and small electronic components are mixed, such as an electronic circuit mounting substrate used in an engine control unit, the heating temperature at the time of soldering determines the heat resistance of each electronic component.
  • the thermal conductivity is often lower than that of a small electronic component. Therefore, if the heating temperature (ambient temperature) at the time of soldering is set according to a small electronic component, the heat applied to the large electronic component (the temperature of the electronic component) does not increase so much, while the heating temperature is increased. If it is set according to the component, there is a problem that a small electronic component cannot withstand.
  • a solder alloy which can be sufficiently melted even when the peak temperature at the time of soldering is about 230 ° C. in consideration of the heat resistance temperature of the small electronic components. Is required.
  • Patent Document 1 in the case of a solder alloy containing 5.0 to 6.0% by weight of Sb, the solidus temperature and the liquidus temperature of the solder alloy increase, so Also, it is difficult to use it on an electronic circuit mounting board on which small electronic components are mixed.
  • Bi As an alloy element for lowering the solidus temperature and liquidus temperature of the solder alloy, Bi can be cited.
  • the solder is formed on the substrate.
  • a phenomenon lift-off phenomenon
  • the lift-off phenomenon may cause disconnection of the electrical connection between the electronic component and the electronic circuit formed on the substrate, and thus may reduce the reliability of the electronic circuit mounting substrate.
  • In is also mentioned as an alloying element for lowering the solidus temperature and liquidus temperature of the solder alloy.
  • the above-mentioned lift-off phenomenon may occur depending on the balance between the content of In and other alloying elements.
  • An object of the present invention is to provide a lead-free solder alloy, a solder paste, an electronic circuit board, and an electronic control device that can solve the above-mentioned problems, specifically, the following problems.
  • -It is possible to suppress the growth of cracks generated in the solder joint even under a severe environment (particularly -40 ° C to 150 ° C) where the temperature difference is large and vibration is applied.
  • -Sufficient melting can be achieved even when the peak temperature during soldering is about 230 ° C.
  • -It is possible to suppress the occurrence of a lift-off phenomenon when mounting through holes. -Generation of voids at the solder joints can be suppressed.
  • Ag is 2% by mass to 4% by mass
  • Cu is 0.1% by mass to 0.5% by mass
  • Sb is 1% by mass to 3% by mass. Or less, 2 to 3 mass% of In, 0.01 to 0.05 mass% of Ni, 0.001 to 0.015 mass% of Co, and the balance Sn
  • the feature is that it consists of.
  • the In content is 2% by mass or more and 2.5% by mass or less.
  • the lead-free solder alloy of the present invention further comprises at least one of P, Ga, and Ge in a total amount of 0.001% by mass or more and 0% or more. 0.055% by mass or less.
  • the lead-free solder alloy packed with a book further contains at least one of Fe, Mn, Cr, and Mo in a total amount of 0.001 mass. % Or more and 0.05% by mass or less.
  • the solder paste according to the present invention is a powdery lead-free solder alloy, the lead-free solder alloy according to any one of the above (1) to (6), a base resin, a thixotropic agent, and an activity. It is characterized by having a flux containing an agent and a solvent.
  • the electronic circuit mounting board of the present invention is characterized by having a solder joint formed by using the lead-free solder alloy according to any one of the above (1) to (6).
  • An electronic control unit according to the invention includes the electronic circuit mounting board according to (9).
  • the lead-free solder alloy, solder paste, electronic circuit board, and electronic control device of the present invention have the following effects.
  • -It is possible to suppress the growth of cracks generated in the solder joint even under a severe environment (particularly -40 ° C to 150 ° C) in which the temperature difference is severe and vibration is applied.
  • -Sufficient melting can be achieved even when the peak temperature during soldering is about 230 ° C.
  • -It is possible to suppress the occurrence of a lift-off phenomenon when mounting through holes. -Generation of voids at the solder joints can be suppressed.
  • FIG. 4 shows a reflow temperature profile for producing an electronic circuit mounting board used in (1) a solder crack resistance test and (4) a lift-off confirmation test in Examples and Comparative Examples of the present invention.
  • (3) a general chip component mounting substrate is used to show an “under electrode” area and a “fillet area” for observing the occurrence of voids in a void confirmation test. A photograph taken from the chip component side using.
  • the (4) lift-off confirmation test of Examples and Comparative Examples of the present invention electron micrographs showing fillet states that can be evaluated as ⁇ .
  • the lead-free solder alloy of the present embodiment may contain 2% by mass to 4% by mass of Ag.
  • Ag By adding Ag to the lead-free solder alloy within this range, it is possible to precipitate an Ag 3 Sn compound in the Sn grain boundary and to impart mechanical strength. In addition, thereby, it is possible to exhibit thermal shock resistance and thermal fatigue properties while suppressing generation of voids.
  • the liquidus temperature of the lead-free solder alloy can be adjusted to less than 225 ° C.
  • a more preferable Ag content is 3% by mass or more and 4% by mass or less.
  • the lead-free solder alloy of the present embodiment can contain 0.1% by mass or more and 0.5% by mass or less of Cu.
  • Cu By adding Cu to the lead-free solder alloy within this range, an effect of preventing Cu erosion on Cu lands of the conductor pattern (electronic circuit) on the substrate is exhibited, and a Cu 6 Sn 5 compound is contained in the Sn grain boundary. By precipitating, the thermal shock resistance of the lead-free solder alloy can be improved.
  • By setting the Cu content within this range it is possible to improve the thermal fatigue resistance of the solder joint formed using the lead-free solder alloy without hindering the extensibility of the lead-free solder alloy, and to improve the void content. Can also be suppressed.
  • More preferable Cu content is 0.3% by mass or more and 0.5% by mass or less.
  • the lead-free solder alloy of the present embodiment can contain 1% by mass or more and 3% by mass or less of Sb.
  • Sb By adding Sb to the lead-free solder alloy within this range, the solder can be formed without impairing the extensibility of the Sn—Ag—Cu solder alloy, and while suppressing the rise in the solidus temperature and liquidus temperature.
  • the joint can be solid-solution strengthened. Further, generation of voids in the solder joint can be suppressed.
  • the lead-free solder alloy according to the present embodiment even if the content of Sb is set to 3% by mass or less, by balancing the composition of other alloy elements and their contents, it is possible to use the lead-free solder alloy in a severe environment where the temperature difference is severe. In this case, the effect of suppressing the crack growth at the solder joint can be exhibited.
  • the liquidus temperature of the lead-free solder alloy can be adjusted to less than 225 ° C.
  • the content of Sb is 2% by mass or more and 3% by mass or less.
  • the lead-free solder alloy of the present embodiment can contain 2% by mass or more and 3% by mass or less of In.
  • In By adding In to the lead-free solder alloy within this range, the solidus temperature and the liquidus temperature, which can be increased by the addition of Sb, are reduced, and the effect of suppressing crack propagation at the solder joint is improved, and It is possible to suppress the occurrence of a lift-off phenomenon and the occurrence of voids in the solder joint.
  • a more preferable In content is 2% by mass or more and 2.5% by mass or less.
  • the lead-free solder alloy according to the present embodiment achieves a balance between the Sb content and the In content, as well as other alloying elements and their contents, so that the solder can be used in an environment with a severe temperature difference. It can suppress the rise of the solidus temperature and the liquidus temperature without adding Bi and suppress the occurrence of the lift-off phenomenon and the generation of voids in the solder joint, while exhibiting the effect of suppressing the crack growth of the joint. .
  • solder joining can be performed while suppressing an increase in solidus temperature and liquidus temperature.
  • the effect of suppressing crack growth in the part can be exhibited.
  • the lead-free solder alloy of the present embodiment by adding 2% by mass or more and 3% by mass of In, the increase in the solidus temperature and the liquidus temperature is further suppressed, and the crack growth of the solder joint is suppressed. The effect can be improved, and the occurrence of a lift-off phenomenon and the occurrence of voids in the solder joint can be suppressed.
  • the lead-free solder alloy of the present embodiment can contain 0.01% by mass or more and 0.05% by mass or less of Ni.
  • Ni By adding Ni to the lead-free solder alloy, fine (Cu, Ni) 6 Sn 5 can be formed in the molten lead-free solder alloy at the time of soldering and can be dispersed in the solder joint. Can suppress the growth of cracks and further improve its thermal fatigue resistance.
  • Ni contained in the lead-free solder alloy moves to an interface between an electrode of an electronic component and a solder joint (hereinafter, referred to as an “interface region”) at the time of soldering to form fine (Cu, Ni) 6 Sn 5 . Can be formed.
  • the lead-free solder alloy of the present embodiment by containing Ni in the above range, can exhibit a good effect of suppressing crack growth in the interface region and can also exert an effect of suppressing void generation at a solder joint. .
  • the voids reduce the heat-resistant fatigue characteristics of the solder joint, and cracks caused by the voids Therefore, the effect of suppressing the occurrence of voids in the solder joint can lead to an improvement in the reliability of the solder joint.
  • the heating temperature at the time of soldering particularly the peak temperature at the time of reflow
  • the lead-free solder alloy of the present embodiment By balancing the composition and the content thereof, even when the content of Ni is set to 0.01% by mass or more and 0.05% by mass or less, it is possible to suppress the generation of voids in the solder joint, particularly, in the fillet.
  • a more preferable Ni content is 0.02% by mass or more and 0.04% by mass or less.
  • the lead-free solder alloy of the present embodiment 0.001% by mass or more and 0.015% by mass or less of Co can be contained together with Ni.
  • Co By further adding Co to the lead-free solder alloy, the above-mentioned effect by adding Ni is enhanced, and fine (Cu, Co) 6 Sn 5 is formed in the lead-free solder alloy melted at the time of soldering to form a solder joint. Since it can be dispersed in the inside, it is possible to suppress the creep deformation of the solder joint and suppress the growth of cracks, and to improve the thermal fatigue resistance of the solder joint particularly in an environment where the temperature difference is severe.
  • the lead-free solder alloy of the present embodiment by adding Co to the lead-free solder alloy of the present embodiment, Co moves to the interface region at the time of soldering to form fine (Cu, Co) 6 Sn 5. Therefore, Cu 3 in the interface region is formed. The growth of the Sn layer can be suppressed, and the effect of suppressing the crack growth in the interface region can be further improved. And the lead-free solder alloy of the present embodiment, by containing Co in the above range, can exhibit a good effect of suppressing crack growth in the interface region and can also exert an effect of suppressing generation of voids in the solder joint. .
  • the lead-free solder alloy of the present embodiment By balancing the composition and the content thereof, even when the content of Co is set to 0.001% by mass or more and 0.015% by mass or less, generation of voids in a solder joint, particularly, a fillet can be suppressed.
  • a more preferable Co content is 0.005% by mass or more and 0.01% by mass or less.
  • the liquidus temperature of the lead-free solder alloy of the present embodiment is preferably lower than 225 ° C., and can be adjusted by balancing the composition of each alloy element and its content.
  • the lead-free solder alloy of the present embodiment is particularly capable of having a liquidus temperature of less than 225 ° C., for example, such as soldering in an electronic circuit mounting board in which large and small electronic components are mixed. Even when soldering is performed under a condition where the heating temperature, particularly the peak temperature at the time of reflow, is relatively low, for example, at a condition of about 230 ° C., sufficient melting can be achieved. Therefore, the lead-free solder alloy of the present embodiment can be suitably used for such an electronic circuit mounting board.
  • the lead-free solder alloy of the present embodiment can suppress the effect of crack propagation at the solder joint, the occurrence of a lift-off phenomenon, and the occurrence of voids in an environment with a severe temperature difference. Therefore, the electronic circuit mounting board as described above, which is mounted on an in-vehicle electronic control device, can be suitably used.
  • the lead-free solder alloy of the present embodiment can contain at least one of P, Ga, and Ge in an amount of 0.001% by mass to 0.05% by mass.
  • the lead-free solder alloy of the present embodiment can contain at least one of Fe, Mn, Cr and Mo in an amount of 0.001% by mass or more and 0.05% by mass or less.
  • the lead-free solder alloy of the present embodiment contains other components (elements), for example, Cd, Tl, Se, Au, Ti, Si, Al, Mg, Zn, etc., as long as the effect is not impaired. be able to.
  • the lead-free solder alloy of the present embodiment naturally contains unavoidable impurities.
  • the balance is preferably made of Sn.
  • the preferred Sn content is 88.9% by mass or more and 94.889% by mass or less.
  • the solder joint of the present embodiment is formed by any method that can form a solder joint, such as a flow method, mounting with a solder ball, a reflow method using a solder paste, a surface mounting method, or the like. Is also good. Among them, a method using a solder paste is particularly preferably used.
  • solder paste Such a solder paste is produced, for example, by kneading the powdery lead-free solder alloy and flux to form a paste.
  • a flux for example, a flux containing a base resin, a thixotropic agent, an activator, and a solvent is used.
  • the base resin examples include rosin resins including rosin derivatives such as tall oil rosin, gum rosin, wood rosin, and the like, hydrogenated rosin, polymerized rosin, heterogeneized rosin, acrylic acid-modified rosin, and maleic acid-modified rosin; acrylic Acid, methacrylic acid, various esters of acrylic acid, various esters of methacrylic acid, crotonic acid, itaconic acid, maleic acid, maleic anhydride, maleic ester, maleic anhydride ester, acrylonitrile, methacrylonitrile, acrylamide, methacryl An acrylic resin obtained by polymerizing at least one kind of monomer such as amide, vinyl chloride, and vinyl acetate; an epoxy resin; a phenol resin; These can be used alone or in combination of two or more. Among them, rosin-based resins, and particularly, hydrogenated acid-modified rosin obtained by hydrogenating acid-modified rosin are preferably used. It
  • the base resin preferably has an acid value of 10 mgKOH / g to 250 mgKOH / g.
  • the amount of the base resin is preferably 10% by mass or more and 90% by mass or less based on the total amount of the flux.
  • thixotropic agent examples include hydrogenated castor oil, fatty acid amides, and oxy fatty acids. These can be used alone or in combination of two or more.
  • the mixing amount of the thixotropic agent is preferably from 3% by mass to 15% by mass with respect to the total amount of the flux.
  • an amine salt such as a hydrogen halide salt of an organic amine, an organic acid, an organic acid salt, an organic amine salt or the like
  • an amine salt such as a hydrogen halide salt of an organic amine, an organic acid, an organic acid salt, an organic amine salt or the like
  • the content of the activator is preferably 5% by mass or more and 15% by mass or less based on the total amount of the flux.
  • the solvent for example, isopropyl alcohol, ethanol, acetone, toluene, xylene, ethyl acetate, ethyl cellosolve, butyl cellosolve, glycol ether and the like can be used. These can be used alone or in combination of two or more.
  • the amount of the solvent is preferably 20% by mass or more and 40% by mass or less based on the total amount of the flux.
  • An antioxidant can be added to the flux for the purpose of suppressing the oxidation of the lead-free solder alloy.
  • the antioxidant include a hindered phenol-based antioxidant, a phenol-based antioxidant, a bisphenol-based antioxidant, and a polymer-type antioxidant. Among them, hindered phenol-based antioxidants are particularly preferably used. These can be used alone or in combination of two or more.
  • the amount of the antioxidant is not particularly limited, but is generally preferably 0.5% by mass or more and 5% by mass or less based on the total amount of the flux.
  • An additive such as a halogen, a matting agent, a defoaming agent, and an inorganic filler may be added to the flux.
  • the amount of the additive is preferably 10% by mass or less based on the total amount of the flux.
  • the more preferable blending amount thereof is 5% by mass or less based on the total amount of the flux.
  • the compounding ratio of the alloy powder of the lead-free solder alloy and the flux is preferably 65:35 to 95: 5 in a solder alloy: flux ratio.
  • a more preferable mixing ratio is from 85:15 to 93: 7, and a particularly preferable mixing ratio is from 87:13 to 92: 8.
  • the particle diameter of the alloy powder is preferably 1 ⁇ m or more and 40 ⁇ m or less, more preferably 5 ⁇ m or more and 35 ⁇ m or less, and particularly preferably 10 ⁇ m or more and 30 ⁇ m or less.
  • solder joint formed using the solder paste of the present embodiment is formed by, for example, the following method.
  • the substrate on which the solder joints of the present embodiment are formed is not limited to these as long as they are used for mounting and mounting electronic components, such as a printed wiring board, a silicon wafer, and a ceramic package substrate.
  • An electrode and an insulating layer having a predetermined pattern are formed at predetermined positions on a substrate, and the solder paste is printed in accordance with the pattern. Then, an electronic component is mounted at a predetermined position on the substrate, and the electronic component is reflowed at a temperature of, for example, 220 ° C. to 230 ° C., thereby forming the solder joint of the present embodiment.
  • the solder joint thus formed electrically connects an electrode (terminal) provided on the electronic component to an electrode formed on the substrate.
  • the solder paste of the present embodiment uses the lead-free solder alloy of the above-described embodiment, even when the peak temperature at the time of reflow is set to about 230 ° C., the solder paste is sufficiently melted and has a reliable solder joint. Can be formed.
  • the solder joint can exert the effect of suppressing the crack growth of the solder joint itself and the effect of suppressing the generation of voids even in an environment where the temperature difference is severe.
  • a predetermined pattern of electrodes and an insulating layer is formed at a predetermined position on a substrate, and a through-hole is formed in the substrate in accordance with this pattern, and Cu plating is applied inside the through-hole. Is applied.
  • the solder paste is printed on the substrate so as to cover the upper portion of the through hole, and the terminal provided on the electronic component is mounted so as to be inserted into the through hole. Then, this is reflowed at a temperature of, for example, 220 ° C. to 230 ° C., thereby forming the solder joint (fillet) of the present embodiment.
  • the solder joint thus formed electrically connects the terminal of the electronic component and the electrode formed on the substrate.
  • the solder paste of the present embodiment uses the lead-free solder alloy of the above-described embodiment, even when the peak temperature at the time of reflow is set to about 230 ° C., the solder paste is sufficiently melted and has a reliable solder joint. Can be formed, and the effect of suppressing the occurrence of the lift-off phenomenon can be exhibited.
  • the solder joint can exert the effect of suppressing the crack growth of the solder joint itself and the effect of suppressing the generation of voids even in an environment where the temperature difference is severe.
  • the electronic circuit mounting board having the solder joints according to the present embodiment is particularly preferably used for an in-vehicle electronic circuit mounting board that is placed in an environment with a large difference in temperature and high temperature and requires high reliability. Can be.
  • solder crack resistance test The following tools were prepared. -Chip components of 2.0 mm x 1.2 mm size (Ni / Sn plating) A printed wiring board provided with a solder resist having a pattern on which the chip component of the above size can be mounted and an electrode (1.25 mm ⁇ 1.0 mm) for connecting the chip component; and a 150 ⁇ m thick metal mask having the pattern. Each solder paste was printed on the printed wiring board using the metal mask, and ten chip components were mounted on each. Then, each of the printed wiring boards is heated using a reflow furnace (product name: TNP-538EM, manufactured by Tamura Corporation), and each of the printed wiring boards has a solder joint for electrically joining the electrode and each chip component. An electronic circuit board was manufactured.
  • a reflow furnace product name: TNP-538EM, manufactured by Tamura Corporation
  • the reflow conditions at this time were the temperature profile shown in FIG. 1, and the oxygen concentration was set to 1,500 ⁇ 500 ppm.
  • a thermal shock cycle was performed using a liquid tank type thermal shock tester (product name: ETAC WINTECH LT80, manufactured by Kusumoto Kasei Co., Ltd.) set at a temperature of ⁇ 40 ° C. (5 minutes) to 150 ° C. (5 minutes). , 2,000 and 3,000 cycles, each of the electronic circuit boards was exposed, and then taken out to produce test boards.
  • a liquid tank type thermal shock tester product name: ETAC WINTECH LT80, manufactured by Kusumoto Kasei Co., Ltd.
  • the respective printed wiring boards are heated using a reflow furnace (product name: TNP-538EM, manufactured by Tamura Seisakusho) to electrically connect the printed wiring boards and the SON components to each other.
  • the test board on which the SON parts were mounted was formed.
  • the reflow conditions at this time were preheating at 170 ° C to 190 ° C for 110 seconds, peak temperature at 245 ° C, time of 200 ° C or more for 65 seconds, time of 220 ° C or more for 45 seconds, and peak temperature to 200 ° C.
  • the cooling rate was from 3 ° C. to 8 ° C./sec, and the oxygen concentration was set at 1500 ⁇ 500 ppm.
  • thermal shock test apparatus product name: ES-76LMS, manufactured by Hitachi Appliances Co., Ltd.
  • ES-76LMS manufactured by Hitachi Appliances Co., Ltd.
  • the thermal shock cycle was set to 1
  • Each of the printed wiring boards was exposed to each other in an environment where 000, 2,000, and 3,000 cycles were repeated.
  • a target portion of each test substrate was cut out and sealed with an epoxy resin (product name: Epomount (main agent and curing agent), manufactured by Refinetech Co., Ltd.).
  • the wet polisher product name: TegraPol-25, manufactured by Marumoto Struers Co., Ltd.
  • TegraPol-25 manufactured by Marumoto Struers Co., Ltd.
  • TM-1000 manufactured by Hitachi High-Technologies Corporation
  • base material is simply referred to as “base material”
  • the cracks generated at (the intermetallic compound of) the interface between the solder joint and the electrode of the SON component were evaluated as follows.
  • Table 2 shows the results. The number of evaluated SON parts was 20, and one terminal of the gate electrode was observed per SON part, and a cross section of a total of 20 terminals was confirmed.
  • the average value of the void area ratio was determined, and each was evaluated as follows. Table 2 shows the results. :: The average value of the void area ratio is 5% or less, and the effect of suppressing the generation of voids is extremely good. :: The average value of the void area ratio is more than 5% and 7% or less, and the effect of suppressing the generation of voids Good: The average value of the void area ratio is more than 7% and 10% or less, and the effect of suppressing void generation is sufficient. X: The average value of the void area ratio exceeds 10%, and the effect of suppressing void generation is insufficient. insufficient
  • the respective printed wiring boards are heated using a reflow furnace (product name: TNP-538EM, manufactured by Tamura Seisakusho) to electrically connect the printed wiring boards and the connector parts to each other.
  • a reflow furnace product name: TNP-538EM, manufactured by Tamura Seisakusho
  • Each test board having a portion (fillet) formed thereon and the connector component mounted thereon was manufactured.
  • the reflow conditions were the same as those in the above (1) Solder crack resistance test.
  • a target portion of each test substrate was cut out and sealed with an epoxy resin (product name: Epomount (main agent and curing agent), manufactured by Refinetech Co., Ltd.).
  • FIG. 3 shows a fillet state that can be evaluated as ⁇
  • FIG. 4 shows a fillet state that can be evaluated as ⁇
  • FIG. 5 shows a fillet state that can be evaluated as X.
  • Table 2 shows the results.
  • the number of evaluation terminals in the lift-off confirmation test was eight. :: No lift-off phenomenon occurred ⁇ : Sign of lift-off phenomenon occurred ⁇ : Lift-off phenomenon occurred
  • the solder joint formed by using the lead-free solder alloy according to the example has a crack propagation even in a severe environment where the temperature difference between -40 ° C. and 150 ° C. is extremely severe. And the occurrence of a lift-off phenomenon at the time of through-hole mounting can be suppressed. Also, in the mounting of the Sn-plated SON component, the solder joint formed using the lead-free solder alloy according to the example has a severe temperature difference between the vicinity of the interface with the electrode of the SON component and the solder base material. It can exhibit the effect of suppressing crack growth in the environment.
  • the lead-free solder alloy according to the embodiment has a void to the solder joint both under the electrode of the electronic component and in the fillet even when the solder joint is formed at a peak temperature of about 230 ° C. during soldering. Generation can be suppressed.
  • the liquidus temperature of each of the lead-free solder alloys according to the examples is less than 225 ° C., even when the solder joint is formed by setting the peak temperature at the time of soldering to about 230 ° C. Since the solder joint can be melted, sufficient reliability of the solder joint can be ensured.
  • the lead-free solder alloy according to the embodiment can be soldered under relatively low conditions, for example, about 230 ° C., such as an electronic circuit mounting board in which large and small electronic components are mixed. It can also be suitably used for an electronic circuit mounting substrate to be performed. Further, as described above, the lead-free solder alloy according to the embodiment can suppress the crack growth of the solder joint, the occurrence of the lift-off phenomenon, and the generation of voids in an environment where the temperature difference is severe. Therefore, the electronic circuit mounting board as described above, which is mounted on an in-vehicle electronic control device, can be suitably used.

Abstract

本願発明は、寒暖の差が激しく、振動が負荷されるような過酷な環境下(-40℃から150℃)においてもはんだ接合部に発生する亀裂を抑制でき、スルーホール実装時におけるリフトオフ現象の発生を抑制でき、はんだ接合時におけるボイドの発生を抑制でき、更にはんだ付け時のピーク温度を230℃程度としても十分に溶融し得る鉛フリーはんだ合金を提供することを目的とする。 本願発明の鉛フリーはんだ合金は、Agを2質量%以上4質量%以下と、Cuを0.1質量%以上0.5質量%以下と、Sbを1質量%以上3質量%以下と、Inを2質量%以上3質量%以下と、Niを0.01質量%以上0.05質量%以下と、Coを0.001質量%以上0.015質量%以下含み、残部がSnからなる。

Description

鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置
 本発明は、鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置に関する。
 プリント配線板やモジュール基板といった電子回路基板に形成される導体パターンに電子部品を接合する方法として、はんだ合金を用いたはんだ接合方法がある。以前はこのはんだ合金には鉛が使用されていた。しかし環境負荷の観点からRoHS指令等によって鉛の使用が制限されたため、近年では鉛を含有しない、所謂鉛フリーはんだ合金によるはんだ接合方法が一般的になりつつある。
 この鉛フリーはんだ合金としては、例えばSn-Cu系、Sn-Ag-Cu系、Sn-Bi系及びSn-Zn系はんだ合金等がよく知られている。その中でも、テレビ及び携帯電話等の民生用電子機器には、Sn-3Ag-0.5Cuはんだ合金を用いてはんだ接合された(Sn-3Ag-0.5Cuはんだ合金を用いてはんだ接合部が形成された)電子回路実装基板が多く使用されている。
 ここで鉛フリーはんだ合金は、鉛含有はんだ合金と比較してはんだ付性が多少劣る。しかしフラックスやはんだ付装置の改良によってこのはんだ付性の問題は克服されているため、民生用電子機器のように比較的穏やかな環境下に置かれるものにおいては、Sn-3Ag-0.5Cuはんだ合金によるはんだ接合でも、電子回路実装基板の一定程度の信頼性を保つことができる。
 しかし、例えばエンジンルーム内等に実装される電子制御装置及びモーター等に実装(機電一体化)される電子制御装置(所謂、車載用電子制御装置)に用いられる電子回路実装基板、並びにエンジンに直載される電子回路実装基板は、激しい寒暖差(例えば-40℃から125℃、-40℃から150℃)及び振動負荷を受けるような非常に過酷な環境に晒され得る。
 そしてこのような寒暖差の非常に激しい環境下では、電子回路実装基板において、実装された電子部品と基板(本明細書において単に「基板」という場合は、導体パターン形成前の板、導体パターンが形成され電子部品と電気的接続が可能な板、及び電子部品が実装された電子回路実装基板のうち電子部品を含まない板部分のいずれかであり、場合に応じて適宜いずれかを指し、この場合は「電子部品が実装された電子回路実装基板のうち電子部品を含まない板部分」を指す。)との線膨張係数の差による熱応力によりはんだ接合部に大きな負荷を与える。
 そして自動車の使用過程ではんだ接合部に繰り返し与えられる負荷は、はんだ接合部の塑性変形を引き起こすため、はんだ接合部の亀裂発生の原因となり得る。
 また上述したはんだ接合部に負荷が繰り返し与えられることで、はんだ接合部に発生した亀裂の先端付近に応力が集中するため、はんだ接合部の深部にまで亀裂が横断的に進展し易くなる。このように著しく進展した亀裂は、電子部品と基板上に形成された導体パターンとの電気的接続の切断を引き起こしてしまう。
 特に激しい寒暖差に加え電子回路実装基板に振動が負荷される環境下にあっては、上記亀裂及びその進展は更に発生し易いという問題がある。
 これまでも、このようなはんだ接合部の亀裂進展を抑制すべく、熱疲労特性や強度の向上を目的としてSn-Ag-Cu系はんだ合金にSbといった元素を添加する方法はいくつか開示されている(特許文献1及び特許文献2参照)。
特表2018-518368号公報 特許登録第6349615号公報
 Sbははんだ合金を固溶強化する合金元素である。そのため、これを含むはんだ合金は寒暖差のある環境下におけるはんだ接合部の亀裂進展抑制効果を発揮し得る。一方で、Sbは、はんだ合金の固相線温度及び液相線温度を上昇させる側面も持つ。
 ここで、電子部品はその大きさや素材によって熱伝導率が異なることから、これらを基板に実装する際に各電子部品に伝導する熱、即ち各電子部品に加わる熱はそれぞれ異なる。そして例えばエンジンコントロールユニットに用いられる電子回路実装基板のように、大型の電子部品と小型の電子部品とが混在する電子回路実装基板の場合、はんだ付け時の加熱温度は各電子部品の耐熱性を考慮して設定しなければならない。
 また例えばアルミ電解コンデンサのような大型の電子部品の場合、熱伝導率は小型の電子部品よりも低いことが多い。そのため、はんだ付け時の加熱温度(周囲温度)を小型の電子部品に合わせて設定すると、大型の電子部品に加わる熱(当該電子部品の温度)はさほど上がらず、一方で加熱温度を大型の電子部品に合わせて設定すると、小型の電子部品が耐えられなくなる、という問題が生じる。
 上記大型及び小型の電子部品が混在される電子回路実装基板の場合、小型の電子部品の耐熱温度を考慮すると、はんだ付け時のピーク温度を230℃程度としても十分に溶融し得るはんだ合金であることが求められる。
 しかし特許文献1に開示されるように、5.0~6.0重量%のSbを含有するはんだ合金の場合、はんだ合金の固相線温度及び液相線温度が高くなるため、上述した大型及び小型の電子部品が混在される電子回路実装基板には使用し難い。
 はんだ合金の固相線温度及び液相線温度を下げる合金元素としてBiが挙げられるが、Biを添加したはんだ合金を用い、スルーホール実装法にてはんだ付けを行う場合、基板上に形成されたはんだ接合部(フィレット)と基板上のランドとの間に間隙が生じる現象(リフトオフ現象)が生じる虞がある。リフトオフ現象は、電子部品と基板上に形成された電子回路との電気的接続の切断の原因となり得るため、電子回路実装基板の信頼性を損なう虞がある。
 また、はんだ合金の固相線温度及び液相線温度を下げる合金元素としてInも挙げられるが、Inの含有量と他の合金元素のバランスによっては、上記リフトオフ現象が生じる虞がある。
 本発明は上記課題、具体的には以下の課題を解決できる鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置の提供をその目的とする。
 ・寒暖の差が激しく、振動が負荷されるような過酷な環境下(特に-40℃から150℃)においてもはんだ接合部に発生する亀裂の進展を抑制できる。
 ・はんだ付け時のピーク温度を230℃程度としても十分に溶融し得る。
 ・スルーホール実装時におけるリフトオフ現象の発生を抑制できる。
 ・はんだ接合部におけるボイドの発生を抑制できる。
(1)本発明に係る鉛フリーはんだ合金は、Agを2質量%以上4質量%以下と、Cuを0.1質量%以上0.5質量%以下と、Sbを1質量%以上3質量%以下と、Inを2質量%以上3質量%以下と、Niを0.01質量%以上0.05質量%以下と、Coを0.001質量%以上0.015質量%以下含み、残部がSnからなることをその特徴とする。
(2)上記(1)に記載の構成において、Cuの含有量は0.3質量%以上0.5質量%以下であることをその特徴とする。
(3)上記(1)または(2)に記載の構成において、Sbの含有量は2質量%以上3質量%以下であることをその特徴とする。
(4)上記(1)から(3)のいずれか1に記載の構成において、Inの含有量は2質量%以上2.5質量%以下であることをその特徴とする。
(5)上記(1)から(4)のいずれか1に記載の構成において、本発明の鉛フリーはんだ合金は、更にP、Ga及びGeの少なくとも1種を合計で0.001質量%以上0.05質量%以下含むことをその特徴とする。
(6)上記(1)から(5)のいずれか1に記載の構成において、本は詰めの鉛フリーはんだ合金は、更にFe、Mn、Cr及びMoの少なくとも1種を合計で0.001質量%以上0.05質量%以下含むことをその特徴とする。
(7)本発明のソルダペーストは、粉末状の鉛フリーはんだ合金であって上記(1)から(6)のいずれか1に記載の鉛フリーはんだ合金と、ベース樹脂と、チキソ剤と、活性剤と、溶剤とを含むフラックスとを有することをその特徴とする。
(8)本発明の電子回路実装基板は、上記(1)から(6)のいずれか1に記載の鉛フリーはんだ合金を用いて形成されるはんだ接合部を有することをその 特徴とする。
(9)本発明の電子制御装置は、上記(9)に記載の電子回路実装基板を有することをその特徴とする。
 本発明の鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置は、以下の効果を有する。
 ・寒暖の差が激しく、振動が負荷されるような過酷な環境下(特に-40℃から150℃)においてもはんだ接合部に発生する亀裂の進展を抑制できる。
 ・はんだ付け時のピーク温度を230℃程度としても十分に溶融し得る。
 ・スルーホール実装時におけるリフトオフ現象の発生を抑制できる。
 ・はんだ接合部におけるボイドの発生を抑制できる。
本発明の実施例及び比較例において、(1)耐はんだ亀裂試験及び(4)リフトオフ確認試験に用いる電子回路実装基板を作製する際のリフロー温度プロファイル。 本発明の実施例及び比較例において、(3)ボイド確認試験に用いる電子回路実装基板を作製する際のリフロー温度プロファイル。 本発明の実施例及び比較例において、(3)ボイド確認試験でボイド発生の有無を観察する「電極下領域」及び「フィレット領域」を示すために一般的なチップ部品実装基板をX線透過装置を用いてチップ部品側から撮影した写真。 本発明の実施例及び比較例の(4)リフトオフ確認試験において、〇と評価し得るフィレットの状態を表わした電子顕微鏡写真。 本発明の実施例及び比較例の(4)リフトオフ確認試験において、△と評価し得るフィレットの状態を表わした電子顕微鏡写真。 本発明の実施例及び比較例の(4)リフトオフ確認試験において、×と評価し得るフィレットの状態を表わした電子顕微鏡写真。
 以下、本発明の鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置の一実施形態を詳述する。なお、本発明が以下の実施形態に限定されるものではないことはもとよりである。
(1)鉛フリーはんだ合金
 本実施形態の鉛フリーはんだ合金には、2質量%以上4質量%以下のAgを含有させることができる。
 この範囲内で鉛フリーはんだ合金にAgを添加することにより、そのSn粒界中にAgSn化合物を析出させ、機械的強度を付与することができる。またこれにより、ボイドの発生を抑制しつつ、耐熱衝撃性及び耐熱疲労特性を発揮させることができる。
 更には、Agの含有量をこの範囲内とすることにより、鉛フリーはんだ合金の液相線温度を225℃未満に調整し得る。
 より好ましいAgの含有量は、3質量%以上4質量%以下である。
 本実施形態の鉛フリーはんだ合金には、0.1質量%以上0.5質量%以下のCuを含有させることができる。
 この範囲内で鉛フリーはんだ合金にCuを添加することにより、基板上の導体パターン(電子回路)のCuランドに対するCu食われ防止効果を発揮すると共にそのSn粒界中にCuSn化合物を析出させ、鉛フリーはんだ合金の耐熱衝撃性を向上し得る。またCuの含有量をこの範囲内とすることにより、鉛フリーはんだ合金の延伸性を阻害することなく、これを用いて形成されるはんだ接合部の耐熱疲労特性を向上させることができると共に、ボイドの発生も抑制することができる。
 より好ましいCuの含有量は0.3質量%以上0.5質量%以下である。Cuの含有量をこの範囲内とすることにより、はんだ接合部の亀裂進展抑制効果、ボイド発生抑制効果及び銅食われ抑制効果のバランスをより図ることができる。
 本実施形態の鉛フリーはんだ合金には、1質量%以上3質量%以下のSbを含有させることができる。
 この範囲内で鉛フリーはんだ合金にSbを添加することにより、Sn-Ag-Cu系はんだ合金の延伸性を阻害することなく、また固相線温度及び液相線温度の上昇を抑えつつ、はんだ接合部を固溶強化することができる。更には、はんだ接合部のボイドの発生も抑制することができる。
 なお、本実施形態に係る鉛フリーはんだ合金は、Sbの含有量を3質量%以下としても、他の合金元素の組成及びその含有量のバランスを図ることにより、寒暖差の激しい過酷な環境下におけるはんだ接合部の亀裂進展抑制効果を発揮し得る。
 また、Sbの含有量をこの範囲内とすることにより、鉛フリーはんだ合金の液相線温度を225℃未満に調整し得る。
 より好ましいSbの含有量は2質量%以上3質量%以下である。Sbの含有量をこの範囲内とすることにより、はんだ接合部の亀裂進展抑制効果及びボイド発生抑制効果をより発揮し得る。
 本実施形態の鉛フリーはんだ合金には、2質量%以上3質量%以下のInを含有させることができる。
 この範囲内で鉛フリーはんだ合金にInを添加することにより、Sbの添加により上昇し得る固相線温度及び液相線温度を低下させると共に、はんだ接合部の亀裂進展抑制効果を向上させ、且つはんだ接合部におけるリフトオフ現象の発生及びボイドの発生を抑制し得る。
 より好ましいInの含有量は、2質量%以上2.5質量%以下である。
 このように、本実施形態に係る鉛フリーはんだ合金は、Sbの含有量とInの含有量、並びに他の合金元素とこれらの含有量のバランスを図ることにより、寒暖差の激しい環境下におけるはんだ接合部の亀裂進展抑制効果を発揮しつつ、Biを添加せずとも固相線温度及び液相線温度の上昇を抑え、且つ、はんだ接合部におけるリフトオフ現象の発生及びボイドの発生を抑制し得る。
 即ち、鉛フリーはんだ合金にSbを添加すると、鉛フリーはんだ合金の固相線温度及び液相線温度は上昇し得る。そのため、例えば、実装する電子部品の大きさ、材質によりはんだ付け時の加熱温度を比較的低く設定せざるを得ない場合、このような鉛フリーはんだ合金では、加熱時に十分に溶融し得ず、はんだ接合部の信頼性を確保できない虞がある。
 一方で、車載用電子制御装置に用いられる電子回路実装基板(車載用電子回路実装基板)の場合、寒暖差の激しい環境下に置かれることから、これに用いる鉛フリーはんだ合金には、はんだ接合部の亀裂進展抑制効果を発揮し得ることが特性として求められる。
 鉛フリーはんだ合金の固相線温度及び液相線温度を低下し得る合金元素としてInが挙げられるが、Inの含有量によってははんだ接合部にリフトオフ現象が発生すると共に、はんだ接合部のボイドが発生し易くなる虞がある。
 そのため本実施形態の鉛フリーはんだ合金は、上述の通り、Sbの含有量を2質量%以上3質量%以下とすることで、固相線温度及び液相線温度の上昇を抑えつつ、はんだ接合部の亀裂進展抑制効果を発揮できる。
 更には本実施形態の鉛フリーはんだ合金は、Inを2質量%以上3質量%添加することにより、固相線温度及び液相線温度の上昇をより抑制しつつ、はんだ接合部の亀裂進展抑制効果を向上させると共に、はんだ接合部におけるリフトオフ現象の発生及びボイドの発生を抑制し得る。
 本実施形態の鉛フリーはんだ合金には、0.01質量%以上0.05質量%以下のNiを含有させることができる。
 鉛フリーはんだ合金にNiを添加することで、はんだ付け時に溶融した鉛フリーはんだ合金中に微細な(Cu,Ni)Snが形成されてはんだ接合部中に分散し得るため、はんだ接合部における亀裂の進展を抑制し、更にその耐熱疲労特性を向上させることができる。
 また鉛フリーはんだ合金に含まれるNiは、はんだ付け時に電子部品の電極とはんだ接合部との界面(以下、「界面領域」という。)に移動して微細な(Cu,Ni)Snを形成し得る。そのため、実装する電子部品の電極になされるめっきがSnめっきであったとしても、前記界面領域におけるCuSn層の成長を抑制することができるため、このCuSn層を起因とした前記界面領域の亀裂進展を抑制し得る。
 そして本実施形態の鉛フリーはんだ合金は、上記範囲内でNiを含有することにより、良好な前記界面領域の亀裂進展抑制効果を発揮し得ると共に、はんだ接合部のボイド発生抑制効果を発揮し得る。特に-40℃から140℃、-40℃から150℃といった寒暖差の激しい環境下においては、ボイドははんだ接合部の耐熱疲労特性を低下させてしまうこととなり、且つ、このボイドを起因とした亀裂が発生し易くなるため、はんだ接合部におけるボイド発生抑制効果は、はんだ接合部の信頼性の向上に繋がり得る。
 なお、はんだ付け時における加熱温度、特にリフロー時のピーク温度が低い場合、形成されるはんだ接合部には、一層ボイドが発生し易くなるものの、本実施形態の鉛フリーはんだ合金は、各合金元素の組成及びその含有量のバランスを図ることにより、Niの含有量を0.01質量%以上0.05質量%以下としても、はんだ接合部、特にフィレットにおけるボイドの発生を抑制し得る。
 より好ましいNiの含有量は、0.02質量%以上0.04質量%以下である。Niの含有量をこの範囲内とすることにより、前記界面領域の亀裂進展抑制効果及びはんだ接合部のボイド発生抑制効果を向上させることができる。
 本実施形態の鉛フリーはんだ合金には、Niと共に、0.001質量%以上0.015質量%以下のCoを含有させることができる。
 鉛フリーはんだ合金に更にCoを添加することで、Ni添加による上記効果を高めると共に、はんだ付け時に溶融した鉛フリーはんだ合金中に微細な(Cu,Co)Snが形成されてはんだ接合部中に分散し得るため、はんだ接合部のクリープ変形の抑制及び亀裂の進展を抑制しつつ、特に寒暖差の激しい環境下におけるはんだ接合部の耐熱疲労特性を向上させることができる。
 また、本実施形態の鉛フリーはんだ合金へのCoの添加により、Coがはんだ付け時に前記界面領域に移動して微細な(Cu,Co)Snを形成するため、前記界面領域におけるCuSn層の成長を抑制することができ、前記界面領域の亀裂進展抑制効果を更に向上させることができる。
 そして本実施形態の鉛フリーはんだ合金は、上記範囲内でCoを含有することにより、良好な前記界面領域の亀裂進展抑制効果を発揮し得ると共に、はんだ接合部のボイド発生抑制効果を発揮し得る。
 なお、はんだ付け時における加熱温度、特にリフロー時のピーク温度が低い場合、形成されるはんだ接合部には、一層ボイドが発生し易くなるものの、本実施形態の鉛フリーはんだ合金は、各合金元素の組成及びその含有量のバランスを図ることにより、Coの含有量を0.001質量%以上0.015質量%以下としても、はんだ接合部、特にフィレットにおけるボイドの発生を抑制し得る。
 より好ましいCoの含有量は、0.005質量%以上0.01質量%以下である。Coの含有量をこの範囲内とすることにより、前記界面領域の亀裂進展抑制効果及びはんだ接合部のボイド発生抑制効果を向上させることができる。
 また本実施形態の鉛フリーはんだ合金は、その液相線温度は225℃未満であることが好ましく、各合金元素の組成及びその含有量のバランスを図ることにより調整し得る。
 本実施形態の鉛フリーはんだ合金は、特にその液相線温度を225℃未満とし得ることにより、例えば大型及び小型の電子部品が混在されるような電子回路実装基板におけるはんだ付けのように、その加熱温度、特にリフロー時のピーク温度を比較的低い条件、例えば230℃程度の条件ではんだ付けを行う場合においても十分に溶融し得る。そのため、本実施形態の鉛フリーはんだ合金はこのような電子回路実装基板にも好適に使用し得る。
 また上述の通り、本実施形態の鉛フリーはんだ合金は、寒暖差の激しい環境下におけるはんだ接合部の亀裂進展抑制効果、リフトオフ現象の発生及びボイドの発生を抑制し得る。そのため、上記のような電子回路実装基板であって車載用電子制御装置に搭載されるものにおいても、好適に使用し得る。
 本実施形態の鉛フリーはんだ合金には、P、Ga及びGeの少なくとも1種を0.001質量%以上0.05質量%以下含有させることができる。この合計量の範囲内でP、Ga及びGeの少なくとも1種を添加することにより、鉛フリーはんだ合金の固相線温度及び液相線温度の上昇とはんだ接合部のボイド発生の抑制しつつ、鉛フリーはんだ合金の酸化を防止することができる。
 本実施形態の鉛フリーはんだ合金には、Fe、Mn、Cr及びMoの少なくとも1種を0.001質量%以上0.05質量%以下含有させることができる。この合計量の範囲内でFe、Mn、Cr及びMoの少なくとも1種を添加することにより、鉛フリーはんだ合金の固相線温度及び液相線温度の上昇とはんだ接合部のボイド発生の抑制しつつ、はんだ接合部の亀裂進展抑制効果を向上させることができる。
 なお、本実施形態の鉛フリーはんだ合金には、その効果を阻害しない範囲において、他の成分(元素)、例えばCd、Tl、Se、Au、Ti、Si、Al、Mg、Zn等を含有させることができる。また本実施形態の鉛フリーはんだ合金には、当然ながら不可避不純物も含まれるものである。
 また本実施形態の鉛フリーはんだ合金は、その残部はSnからなることが好ましい。なお好ましいSnの含有量は、88.9質量%以上94.889質量%以下である。
 本実施形態のはんだ接合部の形成は、例えばフロー方法、はんだボールによる実装、ソルダペーストを用いたリフロー方法、表面実装法等、はんだ接合部を形成できるものであればどのような方法を用いても良い。なおその中でも特にソルダペーストを用いた方法が好ましく用いられる。
(2)ソルダペースト
 このようなソルダペーストとしては、例えば粉末状にした前記鉛フリーはんだ合金とフラックスとを混練しペースト状にすることにより作製される。
 このようなフラックスとしては、例えばベース樹脂と、チキソ剤と、活性剤と、溶剤とを含むフラックスが用いられる。
 前記ベース樹脂としては、例えばトール油ロジン、ガムロジン、ウッドロジン等のロジン、水添ロジン、重合ロジン、不均一化ロジン、アクリル酸変性ロジン、マレイン酸変性ロジン等のロジン誘導体を含むロジン系樹脂;アクリル酸、メタクリル酸、アクリル酸の各種エステル、メタクリル酸の各種エステル、クロトン酸、イタコン酸、マレイン酸、無水マレイン酸、マレイン酸のエステル、無水マレイン酸のエステル、アクリロニトリル、メタクリロニトリル、アクリルアミド、メタクリルアミド、塩化ビニル、酢酸ビニル等の少なくとも1種のモノマーを重合してなるアクリル樹脂;エポキシ樹脂;フェノール樹脂等が挙げられる。これらは単独でまたは複数を組合せて用いることができる。
 これらの中でもロジン系樹脂、その中でも特に酸変性されたロジンに水素添加をした水添酸変性ロジンが好ましく用いられる。また水添酸変性ロジンとアクリル樹脂の併用も好ましい。
 前記ベース樹脂の酸価は10mgKOH/g以上250mgKOH/g以下であることが好ましい。また前記ベース樹脂の配合量はフラックス全量に対して10質量%以上90質量%以下であることが好ましい。
 前記チキソ剤としては、例えば水素添加ヒマシ油、脂肪酸アマイド類、オキシ脂肪酸類が挙げられる。これらは単独でまたは複数を組合せて使用することができる。前記チキソ剤の配合量は、フラックス全量に対して3質量%以上15質量%以下であることが好ましい。
 前記活性剤としては、例えば有機アミンのハロゲン化水素塩等のアミン塩(無機酸塩や有機酸塩)、有機酸、有機酸塩、有機アミン塩等を配合することができる。更に具体的には、ジフェニルグアニジン臭化水素酸塩、シクロヘキシルアミン臭化水素酸塩、ジエチルアミン塩、酸塩、グルタル酸、コハク酸、アジピン酸、セバシン酸、マロン酸、ドデカン二酸等が挙げられる。これらは単独でまたは複数を組合せて使用することができる。前記活性剤の配合量は、フラックス全量に対して5質量%以上15質量%以下であることが好ましい。
 前記溶剤としては、例えばイソプロピルアルコール、エタノール、アセトン、トルエン、キシレン、酢酸エチル、エチルセロソルブ、ブチルセロソルブ、グリコールエーテル等を使用することができる。これらは単独でまたは複数を組合せて使用することができる。前記溶剤の配合量は、フラックス全量に対して20質量%以上40質量%以下であることが好ましい。
 前記フラックスには、鉛フリーはんだ合金の酸化を抑える目的で酸化防止剤を配合することができる。この酸化防止剤としては、例えばヒンダードフェノール系酸化防止剤、フェノール系酸化防止剤、ビスフェノール系酸化防止剤、ポリマー型酸化防止剤等が挙げられる。その中でも特にヒンダードフェノール系酸化防止剤が好ましく用いられる。これらは単独でまたは複数を組合せて使用することができる。前記酸化防止剤の配合量は特に限定されないが、一般的にはフラックス全量に対して0.5質量%以上5質量%程度以下であることが好ましい。
 前記フラックスには、ハロゲン、つや消し剤、消泡剤及び無機フィラー等の添加剤を加えてもよい。
 前記添加剤の配合量は、フラックス全量に対して10質量%以下であることが好ましい。またこれらの更に好ましい配合量はフラックス全量に対して5質量%以下である。
 前記鉛フリーはんだ合金の合金粉末とフラックスとの配合比率は、はんだ合金:フラックスの比率で65:35から95:5であることが好ましい。より好ましい配合比率は85:15から93:7であり、特に好ましい配合比率は87:13から92:8である。
 なお前記合金粉末の粒子径は1μm以上40μm以下であることが好ましく、5μm以上35μm以下であることがより好ましく、10μm以上30μm以下であることが特に好ましい。
(3)はんだ接合部
 本実施形態のソルダペーストを用いて形成されるはんだ接合部としては、例えば以下の方法により形成される。なお、本実施形態のはんだ接合部が形成される基板としては、プリント配線板、シリコンウエハ、セラミックパッケージ基板等、電子部品の搭載、実装に用いられるものであればこれらに限らず使用できる。
・表面実装法
 基板上の予め定められた所定の位置に所定のパターンの電極及び絶縁層を形成し、このパターンに合わせて前記ソルダペーストを印刷する。そして当該基板上の所定の位置に電子部品を搭載し、これを例えば220℃から230℃の温度でリフローすることにより、本実施形態のはんだ接合部が形成される。このように形成されたはんだ接合部は、前記電子部品に設けられた電極(端子)と前記基板上に形成された電極とを電気接合させる。
 なお、上述の通り、本実施形態のソルダペーストは、上記実施形態の鉛フリーはんだ合金を用いるため、リフロー時のピーク温度を230℃程度としても、十分に溶融し、信頼性の高いはんだ接合部を形成することができる。更に当該はんだ接合部は、寒暖の差の激しい環境下においても、はんだ接合部自体の亀裂進展抑制効果を発揮することができると共に、ボイド発生抑制効果も発揮し得る。
・スルーホール実装法
 基板上の予め定められた所定の位置に所定のパターンの電極及び絶縁層を形成すると共に、このパターンに合わせて前記基板にスルーホールを形成し、スルーホールの内側にCuめっきを施す。次いで、スルーホール上部を覆うように前記基板上に前記ソルダペーストを印刷し、電子部品に設けられた端子を当該スルーホール内に挿入するよう搭載する。そしてこれを例えば220℃から230℃の温度でリフローすることにより、本実施形態のはんだ接合部(フィレット)が形成される。このように形成されたはんだ接合部は、前記電子部品の端子と前記基板上に形成された電極とを電気接合させる。
 なお、上述の通り、本実施形態のソルダペーストは、上記実施形態の鉛フリーはんだ合金を用いるため、リフロー時のピーク温度を230℃程度としても、十分に溶融し、信頼性の高いはんだ接合部を形成することができると共に、リフトオフ現象の発生抑制効果を発揮することができる。更に当該はんだ接合部は、寒暖の差の激しい環境下においても、はんだ接合部自体の亀裂進展抑制効果を発揮することができると共に、ボイド発生抑制効果も発揮し得る。
 このように、本実施形態のはんだ接合部を有する電子回路実装基板は、寒暖の差の激しい環境下に置かれ、高い信頼性が要求される車載用電子回路実装基板に特に好適に使用することができる。
(4)電子制御装置
 またこのような電子回路実装基板を組み込むことにより、信頼性の高い電子制御装置が作製される。そしてこのような電子制御装置は、特に高い信頼性の求められる車載用電子制御装置に好適に用いることができる。
 以下、実施例及び比較例を挙げて本発明を詳述する。なお、本発明はこれらの実施例に限定されるものではない。
 以下、実施例及び比較例を挙げて本発明を詳述する。なお、本発明はこれらの実施例に限定されるものではない。
 フラックスの作製
 以下の各成分を混練し、実施例及び比較例に係るフラックスを得た。
  水添酸変性ロジン(製品名:KE-604、荒川化学工業(株)製) 49質量%
  グルタル酸 0.3質量%
  スベリン酸 2質量%
  マロン酸 0.5質量%
  ドデカン二酸 2質量%
  ジブロモブテンジオール 2質量%
  脂肪酸アマイド(製品名:スリパックスH、日本化成(株)製) 6質量%
  ヘキシルジグリコール        35.2質量%
  ヒンダードフェノール系酸化防止剤(製品名:イルガノックス245、BASFジャパン(株)製) 3質量%
 ソルダペーストの作製
 前記フラックス11.3質量%と、表1に記載の各鉛フリーはんだ合金の粉末(粉末粒径20μmから38μm)88.7質量%とを混合し、実施例1から実施例18及び比較例1から比較例21に係る各ソルダペーストを作製した。
Figure JPOXMLDOC01-appb-T000001
(1)耐はんだ亀裂試験
 以下の用具を用意した。
 ・2.0mm×1.2mmのサイズのチップ部品(Ni/Snめっき)
 ・上記当該サイズのチップ部品を実装できるパターンを有するソルダレジスト及び前記チップ部品を接続する電極(1.25mm×1.0mm)とを備えたプリント配線板
 ・上記パターンを有する厚さ150μmのメタルマスク
 前記プリント配線板上に前記メタルマスクを用いて各ソルダペーストを印刷し、それぞれ前記チップ部品を10個搭載した。
 その後、リフロー炉(製品名:TNP-538EM、(株)タムラ製作所製)を用いて前記各プリント配線板を加熱して、電極と各チップ部品とを電気的に接合するはんだ接合部を有する各電子回路実装基板を作製した。この際のリフロー条件は図1に示す温度プロファイルとし、酸素濃度を1,500±500ppmに設定した。
 次に、-40℃(5分間)から150℃(5分間)の条件に設定した液槽式冷熱衝撃試験装置(製品名:ETAC WINTECH LT80、楠本化成(株)製)を用い、冷熱衝撃サイクルを1,000サイクル、2,000サイクル及び3,000サイクル繰り返す環境下に前記各電子回路実装基板をそれぞれ曝した後これを取り出し、各試験基板を作製した。
 次いで各試験基板の対象部分を切り出し、これをエポキシ樹脂(製品名:エポマウント(主剤及び硬化剤)、リファインテック(株)製)を用いて封止した。更に湿式研磨機(製品名:TegraPol-25、丸本ストルアス(株)、製)を用いて各試験基板に実装された前記チップ部品の中央断面が分かるような状態とし、各チップ部品の電極に亀裂が発生したか否かを走査電子顕微鏡(製品名:TM-1000、(株)日立ハイテクノロジーズ製)を用いて観察し、以下の基準にて評価した。その結果を表2に表す。なお、各冷熱衝撃サイクルにおける評価チップ部品数は10個とした。
 ◎:3,000サイクルまではんだ接合部を完全に横断する亀裂が発生しない
 ○:2,001から3,000サイクルの間ではんだ接合部を完全に横断する亀裂が発生
 △:1,001から2,000サイクルの間ではんだ接合部を完全に横断する亀裂が発生
 ×:1,000サイクル以下ではんだ接合部を完全に横断する亀裂が発生
(2)SnめっきSONにおける耐はんだ亀裂試験
 以下の用具を用意した。
 ・6mm×5mm×0.8tmmサイズの1.3mmピッチSON(Small Outline Non-leaded package)部品(端子数8ピン、製品名:STL60N3LLH5、STMicroelectronics社製)
 ・上記SON部品を実装できるパターンを有するソルダレジストおよび前記SON部品を接続する電極(メーカー推奨設計に準拠)とを備えたプリント配線板
 ・上記パターンを有する厚さ150μmのメタルマスク
 前記プリント配線板上に前記メタルマスクを用いて各ソルダペーストを印刷し、それぞれ前記SON部品を搭載した。
 次いで、リフロー炉(製品名:TNP-538EM、(株)タムラ製作所製)を用いて前記各プリント配線板を加熱してそれぞれに前記プリント配線板と前記SON部品とを電気的に接合するはんだ接合部を形成し、前記SON部品を実装した各試験基板を作製した。この際のリフロー条件は、プリヒートを170℃から190℃で110秒間、ピーク温度を245℃とし、200℃以上の時間が65秒間、220℃以上の時間が45秒間、ピーク温度から200℃までの冷却速度を3℃から8℃/秒とし、酸素濃度は1500±500ppmに設定した。
 次に、-40℃(30分間)から125℃(30分間)の条件に設定した冷熱衝撃試験装置(製品名:ES-76LMS、日立アプライアンス(株)製)を用い、冷熱衝撃サイクルを1,000、2,000、3,000サイクル繰り返す環境下に前記各プリント配線板をそれぞれ曝した後これを取り出し、各試験基板を作製した。
 次いで各試験基板の対象部分を切り出し、これをエポキシ樹脂(製品名:エポマウント(主剤および硬化剤)、リファインテック(株)製)を用いて封止した。更に湿式研磨機(製品名:TegraPol-25、丸本ストルアス(株)製)を用いて各試験基板に実装された前記SON部品の中央断面が分かるような状態とし、はんだ接合部に発生した亀裂がはんだ接合部を完全に横断して破断に至っているか否かについて走査電子顕微鏡(製品名:TM-1000、(株)日立ハイテクノロジーズ製)を用いて観察した。この観察に基づき、はんだ接合部について、はんだ母材(本明細書においてはんだ母材とは、はんだ接合部のうちSON部品の電極の界面およびその付近以外の部分を指す。以下同じ。なお表2においては単に「母材」と表記する。)に発生した亀裂と、はんだ接合部とSON部品の電極の界面(の金属間化合物)に発生した亀裂に分けて以下のように評価した。その結果を表2に表す。なお、評価SON部品数は20個とし、SON部品1個あたりゲート電極の1端子を観察し、合計20端子の断面を確認した。
・はんだ母材に発生した亀裂
 ◎:3,000サイクルまではんだ母材を完全に横断する亀裂が発生しない
 ○:2,001から3,000サイクルの間ではんだ母材を完全に横断する亀裂が発生
 △:1,001から2,000サイクルの間ではんだ母材を完全に横断する亀裂が発生
 ×:1,000サイクル以下ではんだ母材を完全に横断する亀裂が発生
・はんだ接合部とSON部品の電極の界面に発生した亀裂
 ◎:3,000サイクルまで前記界面を完全に横断する亀裂が発生しない
 ○:2,001から3,000サイクルの間で前記界面を完全に横断する亀裂が発生
 △:1,001から2,000サイクルの間で前記界面を完全に横断する亀裂が発生
 ×:1,000サイクル以下で前記界面を完全に横断する亀裂が発生
(3)ボイド確認試験
 リフロー条件を図2に示す温度プロファイルとする以外は上記(1)耐はんだ亀裂試験と同様の条件にて、各はんだ接合部を有する各電子回路実装基板を作製し、これらの表面状態をX線透過装置(製品名:SMX-160E、(株)島津製作所製)で観察し、各電子回路実装基板の40箇所のランドにおいて、チップ部品の電極下の領域(図3の破線で囲った領域(a))に占めるボイドの面積率(ボイドの総面積の割合。以下同じ。)とフィレットが形成されている領域(図3の破線で囲った領域(b))に占めるボイドの面積率の平均値を求め、それぞれについて以下のように評価した。その結果を表2に表す。
 ◎:ボイドの面積率の平均値が5%以下であって、ボイド発生の抑制効果が極めて良好
 ○:ボイドの面積率の平均値が5%超7%以下であって、ボイド発生の抑制効果が良好
 △:ボイドの面積率の平均値が7%超10%以下であって、ボイド発生の抑制効果が十分
 ×:ボイドの面積率の平均値が10%を超え、ボイド発生の抑制効果が不十分
(4)リフトオフ確認試験
 以下の用具を用意した。
 ・プリント配線板(Cu-OSP処理)(基材名:MCL-E-67、日立化成(株)製、サイズ:50mm×50mm、厚み:1.6mm)
 ・コネクタ部品(製品名:S15B-EH(LF)(SN)、日本圧着端子製造(株)製、リードサイズ:0.64mm)
 ・5.0mmピッチ間隔で、直径2.44mmの開口パターンを有する厚さ200μmのメタルマスク
 前記プリント配線板上に前記メタルマスクを用いて各ソルダペーストを印刷し、前記各スルーホールにコネクタ部品の端子を挿入した。次いで、リフロー炉(製品名:TNP-538EM、(株)タムラ製作所製)を用いて前記各プリント配線板を加熱してそれぞれに前記プリント配線板と前記コネクタ部品とを電気的に接合するはんだ接合部(フィレット)を形成し、前記コネクタ部品を実装した各試験基板を作製した。なおリフロー条件は上記(1)耐はんだ亀裂試験と同じ条件にて行った。
 次いで各試験基板の対象部分を切り出し、これをエポキシ樹脂(製品名:エポマウント(主剤及び硬化剤)、リファインテック(株)製)を用いて封止した。更に湿式研磨機(製品名:TegraPol-25、丸本ストルアス(株)、製)を用いて各試験基板に実装された前記コネクタ部品の端子の中央断面が分かるような状態とし、走査電子顕微鏡(製品名:TM-1000、(株)日立ハイテクノロジーズ製)を用いて観察し、以下の基準にて評価した。
 なお、当該リフトオフ確認試験では、金属間化合物(はんだ接合部と基板上のランドとの界面付近に形成されたもの)と当該界面との間に微細な亀裂が発生した状態を「リフトオフ発生現象の兆候あり」とし、便宜上、これを△と評価したが、例えば寒暖差の激しい環境下においては、当該亀裂を起点としてはんだ接合部の破断が発生し易く、そのためこのような亀裂の発生は好ましくないものである。
 また〇と評価し得るフィレットの状態を図3に、△と評価し得るフィレットの状態を図4に、×と評価し得るフィレットの状態を図5にそれぞれ示す。またその結果を表2に表す。なお、当該リフトオフ確認試験での評価端子数は8個とした。
 ○:リフトオフ現象発生なし
 △:リフトオフ発生現象の兆候あり
 ×:リフトオフ現象発生
(4)固相線温度及び液相線温度
 各鉛フリーはんだ合金の固相線温度及び液相線温度を確認した。その結果を表2に表す。
Figure JPOXMLDOC01-appb-T000002
 以上に示す通り、実施例に係る鉛フリーはんだ合金を用いて形成したはんだ接合部は、-40℃から150℃といった寒暖の差が非常に激しい過酷な環境下にあっても、その亀裂の進展を抑制し得ると共に、スルーホール実装時におけるリフトオフ現象の発生を抑制し得る。
 またSnめっきのSON部品の実装においても、実施例に係る鉛フリーはんだ合金を用いて形成したはんだ接合部は、SON部品の電極との界面付近及びはんだ母材双方において、寒暖差の激しい過酷な環境下における亀裂進展抑制効果を発揮し得る。
 更には、実施例に係る鉛フリーはんだ合金は、はんだ付け時のピーク温度を230℃程度としてはんだ接合部を形成した場合においても、電子部品の電極下及びフィレットの両方においてはんだ接合部へのボイド発生を抑制できる。
 加えて、実施例に係る鉛フリーはんだ合金は、いずれも液相線温度が225℃未満であることから、はんだ付け時のピーク温度を230℃程度としてはんだ接合部を形成した場合においても十分に溶融し得るため、当該はんだ接合部は十分な信頼性を確保することができる。
 このように、実施例に係る鉛フリーはんだ合金は、例えば大型及び小型の電子部品が混在されるような電子回路実装基板のように、比較的低い条件、例えば230℃程度の条件ではんだ付けを行う電子回路実装基板にも好適に使用し得る。
 また上述の通り、実施例に係る鉛フリーはんだ合金は、寒暖差の激しい環境下におけるはんだ接合部の亀裂進展抑制効果、リフトオフ現象の発生及びボイドの発生を抑制し得る。そのため、上記のような電子回路実装基板であって車載用電子制御装置に搭載されるものにおいても、好適に使用し得る。

 

Claims (9)

  1.  Agを2質量%以上4質量%以下と、Cuを0.1質量%以上0.5質量%以下と、Sbを1質量%以上3質量%以下と、Inを2質量%以上3質量%以下と、Niを0.01質量%以上0.05質量%以下と、Coを0.001質量%以上0.015質量%以下含み、残部がSnからなることを特徴とする鉛フリーはんだ合金。
  2.  Cuの含有量が0.3質量%以上0.5質量%以下であることを特徴とする請求項1に記載の鉛フリーはんだ合金。
  3.  Sbの含有量が2質量%以上3質量%以下であることを特徴とする請求項1または請求項2に記載の鉛フリーはんだ合金。
  4.  Inの含有量が2質量%以上2.5質量%以下であることを特徴とする請求項1から請求項3のいずれか1項に記載の鉛フリーはんだ合金。
  5.  更にP、Ga及びGeの少なくとも1種を合計で0.001質量%以上0.05質量%以下含むことを特徴とする請求項1から請求項4のいずれか1項に記載の鉛フリーはんだ合金。
  6.  更にFe、Mn、Cr及びMoの少なくとも1種を合計で0.001質量%以上0.05質量%以下含むことを特徴とする請求項1から請求項5のいずれか1項に記載の鉛フリーはんだ合金。
  7.  粉末状の鉛フリーはんだ合金であって請求項1から請求項6のいずれか1項に記載の鉛フリーはんだ合金と、
     ベース樹脂と、チキソ剤と、活性剤と、溶剤とを含むフラックスとを有することを特徴とするソルダペースト。
  8.  請求項1から請求項6のいずれか1項に記載の鉛フリーはんだ合金を用いて形成されるはんだ接合部を有することを特徴とする電子回路実装基板。
  9.  請求項8に記載の電子回路実装基板を有することを特徴とする電子制御装置。
PCT/JP2018/030005 2018-08-09 2018-08-09 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置 WO2020031361A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018542289A JP6420936B1 (ja) 2018-08-09 2018-08-09 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置
PCT/JP2018/030005 WO2020031361A1 (ja) 2018-08-09 2018-08-09 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/030005 WO2020031361A1 (ja) 2018-08-09 2018-08-09 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置

Publications (1)

Publication Number Publication Date
WO2020031361A1 true WO2020031361A1 (ja) 2020-02-13

Family

ID=64098760

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/030005 WO2020031361A1 (ja) 2018-08-09 2018-08-09 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置

Country Status (2)

Country Link
JP (1) JP6420936B1 (ja)
WO (1) WO2020031361A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6721850B1 (ja) * 2019-05-27 2020-07-15 千住金属工業株式会社 ソルダペースト

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012106280A (ja) * 2010-10-29 2012-06-07 Harima Chemicals Inc 低銀はんだ合金およびはんだペースト組成物
JP2013252548A (ja) * 2012-06-08 2013-12-19 Nihon Almit Co Ltd 微細部品接合用のソルダペースト
JP2016179498A (ja) * 2015-03-24 2016-10-13 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP2017170465A (ja) * 2016-03-22 2017-09-28 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012106280A (ja) * 2010-10-29 2012-06-07 Harima Chemicals Inc 低銀はんだ合金およびはんだペースト組成物
JP2013252548A (ja) * 2012-06-08 2013-12-19 Nihon Almit Co Ltd 微細部品接合用のソルダペースト
JP2016179498A (ja) * 2015-03-24 2016-10-13 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP2017170465A (ja) * 2016-03-22 2017-09-28 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置

Also Published As

Publication number Publication date
JP6420936B1 (ja) 2018-11-07
JPWO2020031361A1 (ja) 2020-08-20

Similar Documents

Publication Publication Date Title
JP6755837B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6047254B1 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6560272B2 (ja) ソルダペースト、電子回路基板及び電子制御装置
JP6275305B2 (ja) はんだ接合体の形成方法、並びに当該形成方法により形成されたはんだ接合体を有する電子回路基板および電子制御装置
US11724341B2 (en) Lead-free solder alloy, solder joining material, electronic circuit mounting substrate, and electronic control device
JP6719443B2 (ja) 鉛フリーはんだ合金、電子回路実装基板及び電子制御装置
JP7133397B2 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
JP6731037B2 (ja) 鉛フリーはんだ合金、はんだ接合用材料、電子回路実装基板及び電子制御装置
WO2019167705A1 (ja) 鉛フリーはんだ合金、電子回路実装基板及び電子制御装置
JP6230674B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6125084B1 (ja) 鉛フリーはんだ合金を用いたソルダペースト組成物、電子回路基板および電子制御装置
JP6585554B2 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
WO2020031361A1 (ja) 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置
JP7241716B2 (ja) 鉛フリーはんだ合金、はんだ接合用材料、電子回路実装基板及び電子制御装置
WO2019053866A1 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
JP6916243B2 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
KR20210015600A (ko) 납 프리 땜납 합금, 솔더 페이스트, 전자 회로 실장 기판 및 전자 제어 장치
JP7066806B2 (ja) 鉛フリーはんだ合金、ソルダペースト、電子回路実装基板及び電子制御装置
JP6795630B2 (ja) 鉛フリーはんだ合金、ソルダペースト組成物、電子回路基板および電子制御装置
JP2018030177A (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018542289

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18929538

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18929538

Country of ref document: EP

Kind code of ref document: A1