WO2020022684A1 - 아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
WO2020022684A1
WO2020022684A1 PCT/KR2019/008738 KR2019008738W WO2020022684A1 WO 2020022684 A1 WO2020022684 A1 WO 2020022684A1 KR 2019008738 W KR2019008738 W KR 2019008738W WO 2020022684 A1 WO2020022684 A1 WO 2020022684A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
zno
light emitting
conductive semiconductor
semiconductor layer
Prior art date
Application number
PCT/KR2019/008738
Other languages
English (en)
French (fr)
Inventor
이섬근
신찬섭
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to BR112019022721-0A priority Critical patent/BR112019022721A2/pt
Publication of WO2020022684A1 publication Critical patent/WO2020022684A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a light emitting diode having a zinc oxide (ZnO) layer, and more particularly to a light emitting diode in which the zinc oxide layer is used as a transparent electrode.
  • ZnO zinc oxide
  • III-N Group III-nitride (III-N) based lasers or light emitting diodes have greatly changed the fields of lighting, display and data storage and continue to expand their applications.
  • the typically low electrical conductivity of the p-type layer results in current concentration in the light emitting diode, causing low light efficiency.
  • ITO In order to overcome this limitation of ITO, a technique has been used which employs a relatively thin thickness ITO film and further introduces an extension electrode extending from the electrode pads. In this case, however, an increase in sheet resistance of ITO concentrates current under the electrode pads and the extension electrode, and thus, a current block layer has been added under the ITO film near the electrode pads and the extension electrode. However, the introduction of the current block layer complicates the light emitting diode manufacturing process, and also increases the forward voltage of the light emitting diode by reducing the contact area between the ITO film and the p-GaN layer.
  • ZnO has a lower light absorption than ITO and can be formed relatively thicker. Accordingly, it is expected that ZnO can evenly distribute current over a large area, thereby lowering forward voltage.
  • the ZnO film uses a source gas different from GaN, there is a problem in mass productivity, for example, excessive process time is required when using a conventional CVD technique.
  • the problem to be solved by the present invention to adopt a ZnO transparent electrode, to provide a light emitting diode with high productivity and reliability and a method of manufacturing the same.
  • Another object of the present invention is to provide a light emitting diode that is operable under high current and high voltage, and is capable of uniformly distributing current in a plurality of light emitting cells.
  • a light emitting diode including a gallium nitride-based first conductive semiconductor layer, a gallium nitride-based second conductive semiconductor layer, and an active layer interposed therebetween; And a ZnO transparent electrode layer positioned on the second conductive semiconductor layer, wherein the ZnO transparent electrode layer includes a ZnO seed layer and a ZnO bulk layer formed on the ZnO seed layer, and the ZnO bulk layer is the ZnO seed.
  • the interface between the ZnO seed layer and the second conductivity type semiconductor layer is flatter than the interface between the ZnO seed layer and the ZnO bulk layer, and between the ZnO seed layer and the ZnO bulk layer
  • the interface has an irregular irregular shape.
  • a light emitting diode in another embodiment, includes: a light emitting structure including a gallium nitride based first conductive semiconductor layer, a gallium nitride based second conductive semiconductor layer, and an active layer interposed therebetween; And a ZnO transparent electrode layer on the second conductive semiconductor layer, wherein the ZnO transparent electrode layer comprises a ZnO seed layer and a ZnO bulk layer formed on the ZnO seed layer, and the ZnO seed layer is a sol-gel method. Is formed on the gallium nitride-based second conductive semiconductor layer, and the ZnO bulk layer is grown on the ZnO seed layer by hydrothermal synthesis, and the ZnO bulk layer is larger than the ZnO seed layer. It is porous.
  • a light emitting diode manufacturing method includes growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate, wherein the first conductive semiconductor layer and the second conductive semiconductor layer are grown. Is a gallium nitride-based semiconductor layer, a ZnO seed layer is formed on the gallium nitride-based second conductive semiconductor layer by using a sol-gel method, and a ZnO bulk layer is formed on the ZnO seed layer by hydrothermal synthesis. Growth.
  • a ZnO seed layer is formed using a sol-gel method, and a ZnO bulk layer is grown thereon using a hydrothermal synthesis method so that the ZnO transparent electrode layer can be formed at low temperature and low cost, which is suitable for mass production of light emitting diodes.
  • the ZnO seed layer using the sol-gel method the forward voltage of the light emitting diode can be lowered and the reliability can be improved.
  • FIG. 1 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention.
  • FIG. 2B is a cross-sectional view taken along cut line B-B of FIG. 1.
  • FIG. 2C is a cross-sectional view taken along the line C-C of FIG. 1.
  • FIG. 2D is a cross-sectional view taken along the line D-D of FIG. 1.
  • FIG. 3 is an enlarged plan view illustrating a portion of the first electrode pad of FIG. 1.
  • FIG. 4 is a partial cross-sectional view for describing a transparent electrode layer of a light emitting diode according to an embodiment of the present invention.
  • 5A is a scanning electron micrograph for explaining a ZnO transparent electrode layer according to a comparative example.
  • Figure 5b is a runner electron micrograph for explaining the ZnO transparent electrode layer according to an embodiment of the present invention.
  • FIG. 6 is a graph illustrating a change in forward voltage according to a use time of light emitting diodes according to Comparative Examples and Examples.
  • a light emitting diode including a gallium nitride-based first conductive semiconductor layer, a gallium nitride-based second conductive semiconductor layer, and an active layer interposed therebetween; And a ZnO transparent electrode layer positioned on the second conductive semiconductor layer, wherein the ZnO transparent electrode layer includes a ZnO seed layer and a ZnO bulk layer formed on the ZnO seed layer, and the ZnO bulk layer is the ZnO seed.
  • the interface between the ZnO seed layer and the second conductivity type semiconductor layer is flatter than the interface between the ZnO seed layer and the ZnO bulk layer, and between the ZnO seed layer and the ZnO bulk layer
  • the interface has an irregular irregular shape.
  • the contact resistance between the transparent electrode layer and the second conductive semiconductor layer can be reduced, thereby reducing the forward voltage.
  • the contact resistance between the transparent electrode layer and the second conductive semiconductor layer can be reduced, thereby reducing the forward voltage.
  • the ZnO bulk layer may include larger cavities in a region adjacent to the ZnO seed layer than its upper surface. As the ZnO bulk layer grows, crystallinity may be improved, and thus the cavity becomes smaller or thinner toward the top surface.
  • the ZnO seed layer may be formed on the gallium nitride based second conductive semiconductor layer using a sol-gel method, and the ZnO bulk layer may be grown on the ZnO seed layer using a hydrothermal synthesis method.
  • a sol-gel method and the hydrothermal synthesis method By using the sol-gel method and the hydrothermal synthesis method, a large amount of transparent electrode layers can be formed at a relatively low temperature and at low cost.
  • the interface characteristics between the ZnO seed layer and the second conductive semiconductor layer can be improved.
  • the transparent electrode layer may have a thickness within the range of 1000 ⁇ to 1um. Within this thickness range, the transparent electrode layer may have good light transmittance and current dispersing performance, thereby providing a light emitting diode capable of driving under high current.
  • the light emitting diode may further include a substrate, and the light emitting structure may be disposed on the substrate.
  • the light emitting structure may include a plurality of light emitting cells spaced apart from each other, and the ZnO transparent electrode layer may be disposed on the second conductive semiconductor layers of the light emitting cells, respectively.
  • the light emitting diode may further include: a first electrode pad electrically connected to a first conductivity type semiconductor layer of at least one light emitting cell; And a second electrode pad electrically connected to a second conductive semiconductor layer of at least one light emitting cell, wherein the light emitting cells may be connected in series between the first electrode pad and the second electrode pad.
  • the light emitting diode the first electrode extending portion disposed on the first conductive semiconductor layer of each light emitting cell; And a second electrode extension part disposed on the transparent electrode layer of each light emitting cell.
  • the light emitting diode may further include connecting portions for electrically connecting neighboring light emitting cells to each other.
  • the second conductive semiconductor layer of each light emitting cell may be surrounded by an upper surface of the first conductive semiconductor layer exposed by mesa etching. Accordingly, when the separation region is formed to separate the light emitting cells from each other, the second conductive semiconductor layer and the transparent electrode may be prevented from being damaged.
  • the transparent electrode layer may be disposed in an upper region of the second conductive semiconductor layer, and a lower surface of the transparent electrode layer may have a smaller area than an upper surface of the second conductive semiconductor layer.
  • the transparent electrode layer and the mesa forming process may be patterned using the same photoresist pattern.
  • the ZnO transparent electrode layer may be patterned by wet etching, and the second conductive semiconductor layer and the active layer may be patterned through dry etching. Since the ZnO transparent electrode layer is also etched in the horizontal direction by wet etching, the ZnO transparent electrode layer is formed to have a smaller area than the second conductivity type semiconductor layer.
  • a light emitting diode in another embodiment, includes: a light emitting structure including a gallium nitride based first conductive semiconductor layer, a gallium nitride based second conductive semiconductor layer, and an active layer interposed therebetween; And a ZnO transparent electrode layer on the second conductive semiconductor layer, wherein the ZnO transparent electrode layer comprises a ZnO seed layer and a ZnO bulk layer formed on the ZnO seed layer, and the ZnO seed layer is a sol-gel method. Is formed on the gallium nitride-based second conductive semiconductor layer, and the ZnO bulk layer is grown on the ZnO seed layer by hydrothermal synthesis, and the ZnO bulk layer is larger than the ZnO seed layer. It is porous.
  • the ZnO bulk layer may include larger cavities in a region adjacent the ZnO seed layer than its top surface.
  • the light emitting diode may further include a substrate, and the light emitting structure may be disposed on the substrate.
  • the light emitting structure may include a plurality of light emitting cells spaced apart from each other, and the ZnO transparent electrode layer may be disposed on second conductive semiconductor layers of the light emitting cells, respectively.
  • the second conductive semiconductor layer of each light emitting cell may be surrounded by an upper surface of the first conductive semiconductor layer exposed by mesa etching.
  • a light emitting diode manufacturing method includes growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate, wherein the first conductive semiconductor layer and the second conductive semiconductor layer are grown. Is a gallium nitride-based semiconductor layer, a ZnO seed layer is formed on the gallium nitride-based second conductive semiconductor layer by using a sol-gel method, and a ZnO bulk layer is formed on the ZnO seed layer by hydrothermal synthesis. Growth.
  • the ZnO bulk layer may be more porous than the ZnO seed layer.
  • an interface between the ZnO seed layer and the second conductive semiconductor layer may be flatter than an interface between the ZnO seed layer and the ZnO bulk layer.
  • FIG. 1 is a plan view illustrating a light emitting diode according to an embodiment of the present invention
  • FIGS. 2A, 2B, 2C, and 2D are schematic cross-sectional views taken along the cutting lines AA, BB, CC, and DD of FIG. 1, respectively.
  • 3 is an enlarged plan view of a portion of the first electrode pad 35 of FIG. 1.
  • a light emitting diode includes a substrate 21, a light emitting structure 30, a transparent electrode 29, insulating layers 31a, 31b, 31c, and 31d.
  • the first electrode pad 35, the second electrode pad 37, the first extensions 35a, the second extensions 37a, and the third extensions 37b are included.
  • the light emitting structure 30 is separated into a plurality of light emitting cells C1, C2, and C3, and first to third extension parts 35a, 37a, and 37b are disposed on the light emitting cells.
  • the substrate 21 is not particularly limited as long as it is a substrate capable of growing a gallium nitride based semiconductor layer.
  • Examples of the substrate 21 may include a sapphire substrate, a gallium nitride substrate, a SiC substrate, and the like, and may be a patterned sapphire substrate.
  • the substrate 21 may have a rectangular or square outer shape as shown in the plan view of FIG. 1, but is not limited thereto.
  • the size of the substrate 21 is not particularly limited and may be variously selected.
  • the light emitting structure 30 is positioned on the substrate 21 and includes a first conductive semiconductor layer 23, an active layer 25, and a second conductive semiconductor layer 27.
  • the first conductivity-type semiconductor layer 23 may be an n-type semiconductor layer
  • the second conductivity-type semiconductor layer 27 may be a p-type semiconductor layer, or may be a semiconductor layer that is conductively opposite to each other.
  • An active layer 25 is interposed between the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27.
  • the first conductive semiconductor layer 23, the active layer 25, and the second conductive semiconductor layer 27 may be formed of a gallium nitride-based compound semiconductor material, that is, (Al, In, Ga) N.
  • the active layer 25 may have a composition element and a composition ratio determined so as to emit light of a desired wavelength, and the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27 are compared with the active layer 25.
  • the band gap may be formed of a large material.
  • each of the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27 may be formed as a single layer, or may be formed as multiple layers.
  • the active layer 25 may have a single quantum well or multiple quantum well structures.
  • a buffer layer may be interposed between the substrate 21 and the first conductivity-type semiconductor layer 23.
  • the light emitting structure 30 may be formed using MOCVD or MBE technology, and the first conductive semiconductor layer 23 may be etched by etching the second conductive semiconductor layer 27 and the active layer 25 using photolithography and etching processes. Some areas of) may be exposed.
  • the light emitting structure 30 is separated into a plurality (n) of light emitting cells by the cell separation regions I1 and I2.
  • n may be an integer of 2 or more, in particular an integer of 3 or more.
  • the light emitting cells C1, C2, and C3 have an elongated rectangular shape and may be disposed in parallel with each other. Accordingly, even-numbered light emitting cells are disposed between odd-numbered light emitting cells. For example, as shown in FIG. 1, the second light emitting cell C2 is disposed between the first and third light emitting cells C1 and C3.
  • Both sidewalls of the cell isolation regions I1 and I2 are formed using a photolithography and an etching process, and have a relatively smooth shape in consideration of the reliability of the connection parts 36.
  • the sides of the substrate 21 can be formed using laser scribing, unlike the cell isolation regions I1 and I2, and thus, relatively steep slopes.
  • the substrate 21 and the first conductivity-type semiconductor layer 23 can be separated together from other light emitting diodes using laser scribing, and thus, the substrate 21 and the first conductivity-type semiconductor layer 23 can be separated.
  • Sides can be parallel to each other.
  • an upper surface of the first conductive semiconductor layer 23 is exposed along the edges of the light emitting cells C1, C2, and C3. That is, the second conductivity type semiconductor layer 27 is surrounded by the upper surface of the exposed first conductivity type semiconductor layer 23. An upper surface of the first conductive semiconductor layer 23 may be exposed along the entire circumference of the second conductive semiconductor layer 27.
  • the transparent electrode layer 29 is positioned on the second conductive semiconductor layer 27 of each of the light emitting cells C1, C2, and C3.
  • the transparent electrode layer 29 is made of ZnO and contacts the second conductive semiconductor layer 27. That is, the transparent electrode layer 29 is in electrical contact with the second conductivity type semiconductor layer 27 and has a lower specific resistance than the second conductivity type semiconductor layer 27 to disperse current over a wide area of the light emitting diode.
  • the ZnO transparent electrode layer 29 has substantially the same planar shape as the second conductivity type semiconductor layer 27. However, the ZnO transparent electrode layer 29 may have a smaller area than the second conductivity type semiconductor layer 27. The lower surface of the ZnO transparent electrode layer 29 may be in contact with the upper surface of the second conductive semiconductor layer 27.
  • the ZnO transparent electrode layer 29 may comprise any material as long as Zn and O make up the majority of the compound and retain the ZulO crystal structure.
  • the ZnO transparent electrode layer 29 includes aluminum doped zinc oxide (AZO), gallium doped zinc oxide (GZO), and indium doped zinc oxide (IZO).
  • ZnO transparent electrode 29 also includes materials having small amounts of other dopants and / or other impurities or inclusion materials, as well as materials that are nonstoichiometric due to the presence of vacancy and insertion-based material defects. .
  • the ZnO transparent electrode layer 29 may have a thickness of at least about five times the general thickness of the ITO film.
  • the ITO film is generally formed to a thickness of about 500 kPa or less due to the water absorption rate, but the ZnO transparent electrode layer 29 may have a thickness of 1000 kPa or more and more than about 5000 kPa because of the low water absorption.
  • the upper limit of the ZnO transparent electrode layer 29 is not particularly limited, but may be about 1 ⁇ m or less.
  • the ZnO transparent electrode layer 29 can be formed thick, so that the sheet resistance can be reduced, thus distributing current more easily.
  • the specific structure and formation method of ZnO will be described later in detail with reference to FIG. 4.
  • the first electrode pad 35 may be disposed on the first light emitting cell C1, and the second electrode pad 37 may be disposed on the third light emitting cell.
  • the first electrode pad 35 may be disposed on the top surface of the exposed first conductive semiconductor layer 23.
  • the present invention is not limited thereto, and the first electrode pad 35 may be disposed on the second conductive semiconductor layer 27 via the insulating layer.
  • the first electrode pad 35 may be disposed near one edge of the first light emitting cell C1.
  • the first extension part 35a is electrically connected to the first conductive semiconductor layer 23 exposed through the mesa etching process.
  • the first extension part 35a on the first light emitting cell C1 may extend from the first electrode pad 35, and the other first extension parts 35a on the light emitting cells C1 and C2 may be connected to each other. From 36).
  • the second extension part 37a and the third extension part 37b on each of the light emitting cells C1, C2, and C3 surround the first extension part 35a. It may be located on (29).
  • the second electrode pad 37 is not disposed on all the light emitting cells C1 to C3, all of the second extension parts 37a and the third extension parts 37b are the second electrode. It does not extend from the pad 37.
  • the second extension portion 37a and the third extension portion 37b on the third light emitting cell C3 extend from the second electrode pad 37, but the first and second light emitting cells are extended.
  • the second extension part 37a and the third extension part 37b on the C1 and C2 are spaced apart from the second electrode pad 37 and extend from the connection part 36 that electrically connects the light emitting cells.
  • the second extension parts 37a and the third extension parts 37b are positioned on the transparent electrode layers 29 on the light emitting cells C1 to C3 and electrically connected to the transparent electrode layers 29, respectively.
  • connection parts 36 electrically connect neighboring light emitting cells. Specifically, the connection parts 36 connect the first extension part 35a of one light emitting cell to the second and third extension parts 37a and 37b of the neighboring light emitting cell. As shown in FIG. 2B, one end of the connection part 36 is positioned on the first conductivity type semiconductor layer 23 and connected to the first extension part 35a, and the other end thereof is the second conductivity type semiconductor layer ( 27). As shown in FIG. 1, the other end of the connection portion 36 positioned on the second conductivity-type semiconductor layer 27 is connected to the second and third extension portions 37a and 37b.
  • connection parts 36 are disposed near corners in the diagonal direction.
  • the connection part 36 connected to the first light emitting cell C1 is disposed near a corner of the diagonal direction facing the first electrode pad 35
  • the connection part 36 connected to the third light emitting cell C3 is the second electrode. It is arranged near the edge in the diagonal direction opposite the pad 37.
  • the first, second and third extensions 35a, 37a and 37b on the first light emitting cell C1 and the first, second and third extensions on the second light emitting cell C2 have a generally similar shape.
  • the first, second and third extensions 35a, 37a and 37b on the second light emitting cell C2 and the first, second and third extensions on the third light emitting cell C3 also have a generally similar shape.
  • the first to third extensions 35a, 37a, and 37b on neighboring light emitting cells are arranged in an inverted shape to each other, thereby forming the first extension 35a relatively long with a single line, and the second extension.
  • the lengths of the 37a and the third extension 37b may be designed to be substantially the same or similar, and thus, a substantially uniform current distribution may be achieved on both sides of the first extension 35a.
  • the first electrode pad 35, the second electrode pad 37, the first extensions 35a, the connecting portions 36, the second extensions 37a and the third extensions 37b. ) May be formed together of the same material in the same process.
  • the present invention is not limited thereto, and they may be formed of different materials in different processes.
  • the first insulating layer 31a may be located under the first electrode pad 35.
  • the first insulating layer 31a mitigates the direct flow of current from the first electrode pad 35 to the first conductive semiconductor layer 23 and contributes to current dispersion.
  • the first insulating layer 31a may be disposed below a portion of the first electrode pad 35, and thus, FIG. An edge region of the first electrode pad 35 may be connected to the first conductive semiconductor layer 23.
  • a third insulating layer under the connecting portion 36 is formed. 39c) may be intervened.
  • the fourth insulating layer 31d may cover sidewalls of the active layer 25 and the second conductive semiconductor layer 27 exposed around the first electrode pad 35. .
  • the fourth insulating layer 31d prevents the bonding wire from being short-circuited to the second conductive semiconductor layer 27 or the active layer 25.
  • the fourth insulating layer 31d may be formed in a continuous curved shape, and the first extension part 35a may pass over the fourth insulating layer 31d.
  • the present invention is not limited thereto, and a part of the fourth insulating layer 31d may be omitted, and the first extension part 35a may pass through the omitted portion of the fourth insulating layer 31d.
  • the first to fourth insulating layers 31a, 31b, 31c, and 31d may be formed together with the same material in the same process.
  • these insulating layers 31a, 31b, 31c, 31d may be formed using a lift off process, and may be formed with a distributed Bragg reflector.
  • FIG. 4 is a partial cross-sectional view for describing a transparent electrode layer 29 of a light emitting diode according to an embodiment of the present invention.
  • the ZnO transparent electrode layer 29 is positioned on the second conductive semiconductor layer 27 and includes a ZnO seed layer 29a and a ZnO bulk layer 29b.
  • the ZnO seed layer 29a may have a thickness in the range of approximately 5 nm to 20 nm.
  • the ZnO seed layer 29a is formed of a continuous film and is distinct from the ZnO bulk layer 29b.
  • the ZnO bulk layer 29b is a porous film containing a plurality of voids, whereas the ZnO seed layer 29a is a higher density film than the ZnO bulk layer 29b.
  • the ZnO seed layer 29a is formed using the sol-gel method.
  • the ZnO seed layer 29a can be formed on the second conductive semiconductor layer 27 as a continuous high density film.
  • the second conductivity-type semiconductor layer 27 is a gallium nitride-based semiconductor layer having a woolite crystal structure
  • the ZnO seed layer 29a having the woolite crystal structure is formed on the second conductive semiconductor layer 27. It can be easily formed.
  • the ZnO bulk layer 29b can be formed using hydrothermal synthesis, and therefore, the ZnO bulk layer 29b can be formed at a relatively low temperature at low cost.
  • a method of forming a ZnO seed layer by spin coating a solution in which ZnO powder is dissolved in ammonia to form a ZnO film has been studied.
  • the porous ZnO seed layer does not completely cover the semiconductor layer and exposes the top surface of the semiconductor layer.
  • the ZnO bulk layer is formed by hydrothermal synthesis on the porous ZnO seed layer, it is difficult to distinguish between the ZnO seed layer and the bulk layer, and a plurality of cavities are also formed at the interface between the semiconductor layer and the ZnO film.
  • the cavity between the ZnO film and the semiconductor layer will increase the resistance and the cavity will increase as the use time increases, increasing the forward voltage.
  • the ZnO seed layer 29a using the sol-gel method is formed of a relatively high density film compared to the ammonia-based ZnO seed layer, the ZnO seed layer 29a may cover the entire surface of the second conductive semiconductor layer 27. Accordingly, even when the ZnO bulk layer 29b is formed on the ZnO seed layer 29a by using hydrothermal synthesis, the ZnO seed layer 29a which is different from the ZnO bulk layer 29b remains, and the ZnO seed layer 29a is retained. The cavity can be prevented from being formed between the second conductive semiconductor layer 27 and the second conductive semiconductor layer 27.
  • the contact resistance between the ZnO transparent electrode layer 29 and the second conductive semiconductor layer 27 can be lowered, and thus the forward voltage can be lowered.
  • it is possible to prevent the formation of a cavity at the interface between the ZnO transparent electrode layer 29 and the second conductivity-type semiconductor layer 27 can solve the problem that the forward voltage increases with use time.
  • the ZnO seed layer 29a is formed by using a sol-gel method to form a sol by mixing a precursor such as zinc acetated dehydrate with an alcohol and a solvent such as ethanol, and the second conductive semiconductor layer 27. It can be formed by spin coating and heat treatment on. Since the sol is first formed and spin coated, a high density ZnO seed layer can be formed. To form the sol using the sol-gel method, the solution may be maintained for 20 minutes to 1 hour in a temperature range of approximately 50 to 60 ° C., and heat treatment after spin coating may be performed within a range of 300 to 700 ° C.
  • the formation of the ZnO seed layer 29a using the sol-gel method enables the formation of the ZnO seed layer 29a in a large amount more quickly and at a lower cost than the formation of the seed layer using CVD or ALD, thereby enabling light emission having the ZnO transparent electrode layer 29. Suitable for mass production of diodes.
  • the ZnO bulk layer 29b may be grown by immersing the substrate 21 in which the ZnO seed layer 29a is formed in an aqueous ammonia solution in a supercritical state.
  • the ZnO bulk layer 29b is grown on the ZnO seed layer 29a, and a plurality of cavities may be formed in the ZnO bulk layer 29b.
  • the ZnO bulk layer 29b includes fewer cavities and has a relatively higher density than the ZnO bulk layer grown on the ZnO seed layer of the ammonia substrate.
  • 5A and 5B are scanning electron micrographs showing a ZnO transparent electrode layer 29 formed using a ZnO seed layer based on an aqueous ammonia solution and a ZnO seed layer using a sol-gel method, respectively.
  • the ZnO bulk layers 29b were grown by hydrothermal synthesis under the same conditions.
  • the ZnO seed layer 29a formed using the sol-gel method is distinguished from the porous ZnO bulk layer 29b, and the ZnO seed layer 29a and the second conductivity-type semiconductor layer 27 At the interface between the cavities is not observed.
  • no cavity is observed in the ZnO seed layer 29a of FIG. 5B, and it can be seen that the density is higher than that of the ZnO bulk layer 29b.
  • the cavities in the ZnO bulk layer 29b are also relatively smaller in size than the cavities in the bulk layer of FIG. 5A, and the ZnO bulk layer 29b of FIG. 5B is shown in FIG. 5B. It can be seen that it is denser than the bulk layer of 5a.
  • the interface between the ZnO seed layer 29a and the second conductivity-type semiconductor layer 27 is more than the interface between the ZnO seed layer 29a and the ZnO bulk layer 29b. It can be seen that it is flat. Although the shape of the upper surface of the ZnO seed layer 29a is deformed during the growth of the ZnO bulk layer 29b, it is determined that the lower surface is maintained without being deformed. In particular, it can be seen that the interface between the ZnO seed layer 29a and the ZnO bulk layer 29b has an irregular concave-convex shape.
  • the ZnO bulk layer 29b is porous and includes a plurality of cavities having different sizes therein.
  • the ZnO bulk layer 29 includes larger cavities in a region adjacent to the ZnO seed layer 29b than its upper surface.
  • FIG. 6 is a graph illustrating a change in forward voltage according to a use time of light emitting diodes according to Comparative Examples and Examples.
  • a current of 200 mA was applied at a temperature of 120 ° C., and forward voltage over time was measured.
  • Comparative Example 1 shows a forward voltage of a light emitting diode in which a ZnO transparent electrode layer is formed using a ZnO seed layer based on an aqueous ammonia solution
  • Comparative Example 2 shows a forward voltage of a light emitting diode to which an ITO transparent electrode layer according to the prior art is applied.
  • the example shows the forward voltage of the light emitting diode in which the ZnO transparent electrode layer was formed using the ZnO seed layer formed by the sol-gel method.
  • the light emitting diode of Comparative Example 1 using the ZnO seed layer based on the aqueous ammonia solution was similar to the light emitting diode of Comparative Example 2 in which the initial forward voltage was applied to ITO, and the forward voltage rapidly increased with use time.
  • the light emitting diode of Comparative Example 2 based on ITO showed a tendency to increase the forward voltage slightly over time.
  • the light emitting diode of this embodiment had an initial forward voltage lower than that of the light emitting diodes of Comparative Examples 1 and 2, and the forward voltage decreased slightly as time increased. Therefore, the ZnO seed layer is formed using the sol-gel method, and the ZnO transparent electrode layer 29b is formed using the ZnO seed layer, and thus, it is expected that the forward voltage can be lowered and a light emitting diode having high reliability can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 일 실시예에 따른 발광 다이오드는, 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및 상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되, 상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고, 상기 ZnO 벌크층은 상기 ZnO 씨드층에 비해 다공성이며, 상기 ZnO 씨드층과 상기 제2 도전형 반도체층 사이의 계면이 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면보다 더 평평하고, 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면은 불규칙적인 요철 형상을 갖는다.

Description

아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법
본 발명은 아연 산화물(ZnO)층을 구비하는 발광 다이오드에 관한 것으로, 특히, 아연 산화물층이 투명 전극으로 사용되는 발광 다이오드에 관한 것이다.
Ⅲ족-질화물(Ⅲ-N) 계열 레이저 또는 발광 다이오드는 조명, 디스플레이 및 데이터 저장 분야를 크게 변화시켰으며, 그 적용 분야를 계속해서 넓혀 가고 있다.
Ⅲ-N 기반 LED 소자에 있어서, p-형 층의 전형적으로 낮은 전기 전도성은 발광 다이오드 내에서 전류 집중을 초래하여 낮은 광 효율의 원인이 된다. 높은 광 효율을 달성하기 위해, 발광 다이오드에서 생성되는 광에 고도로 투명하고 p-GaN층에 낮은 오믹 접촉이 형성되며, 면저항이 낮은 전류 분산층을 도입하는 것이 요구된다.
인디움-주석 산화물(ITO)은, 상대적으로 높은 전기 전도성 및 낮은 광학적 흡수에 기인하여, 다양한 LED 제조 업자들에 의해 현재 LED 전류 분산층으로 선택된 재료이다. 그러나 증착 방법, 증착 표면 성질, 열처리(annealing) 조건, 막 내 인디움과 주석의 원소비와 같은 다양한 요인들에 의존하여 ITO 막의 보고된 성질에는 상당한 편차가 있다. 특히, ITO는 막 내에 많은 양의 결함을 포함하므로, 두께를 증가시키는데 한계가 있으며, 따라서, 높은 전기 전도성을 이용한 전류 분산 성능 개선에 한계가 있다.
ITO의 이러한 한계를 극복하기 위해, 상대적으로 얇은 두께의 ITO 막을 채택하면서 추가로 전극 패드들에서 연장되는 연장 전극을 도입하는 기술이 사용되고 있다. 그러나 이 경우, ITO의 면저항 증가로 전극 패드들 및 연장 전극 하부에 전류가 집중되고, 이에 따라, 전극 패드들 및 연장 전극 근처에서 ITO 막 하부에 전류 블록층이 추가되어 왔다. 그러나 전류 블록층의 도입은 발광 다이오드 제조 공정을 복잡하게 만들며 또한, ITO 막과 p-GaN층의 접촉 면적을 감소시켜 발광 다이오드의 순방향 전압을 증가시킨다.
한편, ITO 막의 문제점을 해결하기 위해 ZnO막을 투명전극으로 사용하는 기술이 연구되고 있다. ZnO는 ITO에 비해 광 흡수율이 낮아 상대적으로 더 두껍게 형성될 수 있으며, 이에 따라, 넓은 면적에 걸쳐 전류를 고르게 분산시킬 수 있어 순방향 전압을 낮출 수 있을 것으로 기대된다. 그러나 ZnO 막은 GaN와는 다른 소스 가스를 사용하므로, 통상의 CVD 기술을 이용할 경우, 과도한 공정 시간이 요구되는 등 양산성에 문제가 있다.
본 발명이 해결하고자 하는 과제는, ZnO 투명 전극을 채택하되, 양산성 및 신뢰성이 높은 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 고전류 및 고전압하에서 동작 가능하며, 복수의 발광셀들에 균일하게 전류를 분산시킬 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및 상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되, 상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고, 상기 ZnO 벌크층은 상기 ZnO 씨드층에 비해 다공성이며, 상기 ZnO 씨드층과 상기 제2 도전형 반도체층 사이의 계면이 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면보다 더 평평하고, 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면은 불규칙적인 요철 형상을 갖는다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및 상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되, 상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고, 상기 ZnO 씨드층은 졸-겔법을 이용하여 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 형성되고, 상기 ZnO 벌크층은 수열합성법을 이용하여 상기 ZnO 씨드층 상에 성장된 것으로, 상기 ZnO 벌크층이 상기 ZnO 씨드층에 비해 다공성이다.
본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시키되, 제1 도전형 반도체층 및 제2 도전형 반도체층은 질화갈륨 계열의 반도체층이고, 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 졸-겔법을 이용하여 ZnO 씨드층을 형성하고, 상기 ZnO 씨드층 상에 수열합성법을 이용하여 ZnO 벌크층을 성장시키는 것을 포함한다.
ZnO 투명 전극층을 채택함으로써 전류 분산 성능이 개선된 발광 다이오드를 제공할 수 있다. 특히, 졸-겔법을 이용하여 ZnO 씨드층을 형성하고, 그 위에 수열합성법을 이용하여 ZnO 벌크층을 성장시킴으로써 ZnO 투명 전극층을 저온에서 저비용으로 형성할 수 있어 발광 다이오드의 대량 생산에 적합하다. 또한, 졸-겔법을 이용한 ZnO 씨드층을 채택함으로써 발광 다이오드의 순방향 전압을 낮출 수 있으며, 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2a는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 2b는 도 1의 절취선 B-B를 따라 취해진 단면도이다.
도 2c는 도 1의 절취선 C-C를 따라 취해진 단면도이다.
도 2d는 도 1의 절취선 D-D를 따라 취해진 단면도이다.
도 3은 도 1의 제1 전극 패드 부분을 확대 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 투명 전극층을 설명하기 위한 부분 단면도이다.
도 5a는 비교예에 따른 ZnO 투명 전극층을 설명하기 위한 주사전자현미경 사진이다.
도 5b는 본 발명의 실시예에 따른 ZnO 투명 전극층을 설명하기 위한 주자전자현미경 사진이다.
도 6은 비교예들 및 실시예에 따른 발광 다이오드의 사용 시간에 따른 순방향 전압의 변화를 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및 상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되, 상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고, 상기 ZnO 벌크층은 상기 ZnO 씨드층에 비해 다공성이며, 상기 ZnO 씨드층과 상기 제2 도전형 반도체층 사이의 계면이 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면보다 더 평평하고, 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면은 불규칙적인 요철 형상을 갖는다.
ZnO 씨드층과 제2 도전형 반도체층 사이의 계면에 공동이 생성되지 않거나 적게 생성됨으로써 투명 전극층과 제2 도전형 반도체층 사이의 접촉 저항을 줄일 수 있으며, 이에 따라, 순방향 전압을 감소시킬 수 있다. 또한, 투명 전극층과 제2 도전형 반도체층의 계면에 공동이 발생되는 것을 억제함으로써 사용 시간에 따른 순방향 전압 증가를 방지할 수 있어 발광 다이오드의 신뢰성을 개선할 수 있다.
한편, 상기 ZnO 벌크층은 그 상면보다 상기 ZnO 씨드층에 인접한 영역에 상대적으로 더 큰 공동들을 포함할 수 있다. ZnO 벌크층은 성장이 진행됨에 따라 결정성이 향상될 수 있으며, 따라서, 상면으로 갈수록 공동이 작아지거나 희박해진다.
상기 ZnO 씨드층은 졸-겔법을 이용하여 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 형성되고, 상기 ZnO 벌크층은 수열합성법을 이용하여 상기 ZnO 씨드층 상에 성장된 것일 수 있다. 졸-겔법 및 수열합성법을 이용함으로써 상대적으로 저온에서 저비용으로 투명 전극층 대량으로 형성할 수 있다.
특히, 졸-겔법을 이용하여 ZnO 씨드층을 형성함으로써 ZnO 씨드층과 제2 도전형 반도체층 사이의 계면 특성을 향상시킬 수 있다.
한편, 상기 투명 전극층은 1000Å 내지 1um 범위 내의 두께를 가질 수 있다. 이 두께 범위 내에서 상기 투명 전극층은 양호한 광 투과성 및 전류 분산 성능을 가질 수 있으며, 이에 따라, 고전류 하에서 구동할 수 있는 발광 다이오드를 제공할 수 있다.
상기 발광 다이오드는 기판을 더 포함할 수 있으며, 상기 발광 구조체는 상기 기판 상에 배치될 수 있다. 나아가, 상기 발광 구조체는 서로 이격된 복수의 발광셀들을 포함할 수 있으며, 상기 ZnO 투명 전극층은 상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치될 수 있다.
일 실시예에서, 상기 복수의 발광셀들은 서로 평행하게 배치될 수 있다.
또한, 상기 발광 다이오드는, 적어도 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및 적어도 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드를 포함하고, 상기 발광셀들은 상기 제1 전극 패드와 제2 전극 패드 사이에서 직렬 연결될 수 있다.
복수의 발광셀들을 직렬 연결함으로써 고전압하에서 구동될 수 있는 발광 다이오드를 제공할 수 있다.
한편, 상기 발광 다이오드는, 각 발광셀의 제1 도전형 반도체층 상에 배치된 제1 전극 연장부; 및 각 발광셀의 투명 전극층 상에 배치된 제2 전극 연장부를 더 포함할 수 있다. 상기 전극 연장부들을 채택함으로써 발광 다이오드의 전류 분산 성능을 더욱 개선할 수 있다.
상기 발광 다이오드는 또한 이웃하는 발광셀들을 서로 전기적으로 연결하기 위한 연결부들을 더 포함할 수 있다.
한편, 각 발광셀의 제2 도전형 반도체층은 메사 식각에 의해 노출된 제1 도전형 반도체층의 상면으로 둘러싸일 수 있다. 이에 따라, 발광셀들을 서로 분리하기 위해 분리 영역을 형성할 때, 제2 도전형 반도체층 및 투명 전극이 손상되는 것을 방지할 수 있다.
한편, 상기 투명 전극층은 상기 제2 도전형 반도체층의 상부 영역 내에 배치되며, 상기 투명 전극층의 하부면은 상기 제2 도전형 반도체층의 상부면보다 좁은 면적을 가질 수 있다. 투명 전극층과 메사 형성 공정을 동일한 포토레지스트 패턴을 이용하여 패터닝될 수 있다. 이때, ZnO 투명 전극층은 습식 식각에 의해 패터닝되고, 제2 도전형 반도체층 및 활성층은 건식 식각을 통해 패터닝될 수 있다. ZnO 투명 전극층은 습식 식각에 의해 수평 방향으로도 식각되기 때문에, 제2 도전형 반도체층보다 좁은 면적을 갖도록 형성된다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및 상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되, 상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고, 상기 ZnO 씨드층은 졸-겔법을 이용하여 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 형성되고, 상기 ZnO 벌크층은 수열합성법을 이용하여 상기 ZnO 씨드층 상에 성장된 것으로, 상기 ZnO 벌크층이 상기 ZnO 씨드층에 비해 다공성이다.
상기 ZnO 벌크층은 그 상면보다 상기 ZnO 씨드층에 인접한 영역에 상대적으로 큰 공동들을 포함할 수 있다.
한편, 상기 발광 다이오드는 기판을 더 포함할 수 있으며, 상기 발광 구조체는 상기 기판 상에 배치될 수 있다.
상기 발광 구조체는 서로 이격된 복수의 발광셀들을 포함할 수 있으며, 상기 ZnO 투명 전극층은 상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치될 수 있다.
나아가, 각 발광셀의 제2 도전형 반도체층은 메사 식각에 의해 노출된 제1 도전형 반도체층의 상면으로 둘러싸일 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시키되, 제1 도전형 반도체층 및 제2 도전형 반도체층은 질화갈륨 계열의 반도체층이고, 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 졸-겔법을 이용하여 ZnO 씨드층을 형성하고, 상기 ZnO 씨드층 상에 수열합성법을 이용하여 ZnO 벌크층을 성장시키는 것을 포함한다.
상기 ZnO 벌크층은 상기 ZnO 씨드층에 비해 다공성일 수 있다.
한편, 상기 ZnO 씨드층과 상기 제2 도전형 반도체층 사이의 계면이 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면보다 평평할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 도시한 평면도이고, 도 2a, 도 2b, 도 2c 및 2d는 각각 도 1의 절취선 A-A, B-B, C-C 및 D-D를 따라 취해진 개략적인 단면도들이며, 도 3은 도 1의 제1 전극 패드(35) 부분을 확대 도시한 평면도이다.
도 1, 도 2a, 도 2b, 2c 및 도 2d를 참조하면, 발광 다이오드는 기판(21), 발광구조체(30), 투명 전극(29), 절연층(31a, 31b, 31c, 31d), 제1 전극 패드(35), 제2 전극 패드(37), 제1 연장부들(35a), 제2 연장부들(37a) 및 제3 연장부들(37b)을 포함한다. 여기서, 발광구조체(30)는 복수의 발광셀들(C1, C2, C3)로 분리되고, 각 발광셀들 상에 제1 내지 제3 연장부들(35a, 37a, 37b)이 배치된다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
발광구조체(30)는 기판(21) 상에 위치하고, 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 제1 도전형 반도체층(23)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(27)은 p형 반도체층일 수 있으나, 서로 반대로 도전된 반도체층일 수도 있다. 그리고 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 활성층(25)이 개재된다.
제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 질화갈륨 계열의 화합물 반도체 물질, 즉, (Al, In, Ga)N으로 형성될 수 있다. 활성층(25)은 요구되는 파장의 빛을 방출할 수 있도록 조성 원소 및 조성비가 결정될 수 있고, 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 활성층(25)에 비해 밴드갭이 큰 물질로 형성될 수 있다.
또한, 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층으로 형성될 수 있으며, 다중층으로 형성될 수도 있다. 또한, 활성층(25)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다. 또한, 도면에 도시하지 않았으나, 기판(21)과 제1 도전형 반도체층(23) 사이에 버퍼층이 개재될 수 있다.
발광구조체(30)는 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있고, 사진 및 식각 공정을 사용하여 제2 도전형 반도체층(27) 및 활성층(25)을 식각함으로써 제1 도전형 반도체층(23)의 일부 영역이 노출될 수 있다.
또한, 발광 구조체(30)는 셀 분리 영역들(I1, I2)에 의해 복수(n개)의 발광셀들로 분리된다. 도 1에 3개의 발광셀들(C1, C2, C3)이 도시되어 있지만, 이에 한정되는 것은 아니다. n은 2 이상의 정수일 수 있으며, 특히 3 이상의 정수일 수 있다. 나아가, n이 홀수인 경우, 전극 패드들(35, 37)을 기판(21) 대각 방향에 배치할 수 있어 유리하다.
발광셀들(C1, C2, C3)은 기다란 직사각형 형상을 가지며, 서로 평행하게 배치될 수 있다. 이에 따라, 홀수번째 발광셀들 사이에 짝수번째 발광셀이 배치된다. 예를 들어, 도 1에 도시한 바와 같이, 제2 발광셀(C2)이 제1 및 제3 발광셀들(C1, C3) 사이에 배치된다.
셀 분리 영역들(I1, I2)의 양측벽은 사진 및 식각 공정을 이용하여 형성되며, 연결부들(36)의 신뢰성을 고려하여 상대적으로 완만한 형상을 가진다.
그러나 기판(21)의 측면들(도 2a에서 기판(21)의 좌측 측면 참조)은 셀 분리 영역(I1, I2)과 달리 레이저 스크라이빙을 이용하여 형성될 수 있으며, 따라서, 상대적으로 급격한 기울기를 가진다. 특히, 기판(21)과 제1 도전형 반도체층(23)이 함께 레이저 스크라이빙을 이용하여 다른 발광 다이오드들로부터 분리될 수 있으며, 따라서, 기판(21)과 제1 도전형 반도체층(23)의 측면들이 서로 나란할 수 있다.
한편, 각 발광셀들(C1, C2, C3)의 가장자리를 따라 제1 도전형 반도체층(23)의 상면이 노출된다. 즉, 제2 도전형 반도체층(27)은 노출된 제1 도전형 반도체층(23)의 상면으로 둘러싸인다. 제1 도전형 반도체층(23)의 상면은 제2 도전형 반도체층(27)의 둘레 전체를 따라 노출될 수 있다.
한편, 투명 전극층(29)은 각 발광셀(C1, C2, C3)의 제2 도전형 반도체층(27) 상에 위치한다. 투명전극층(29)은 ZnO로 형성되며, 제2 도전형 반도체층(27)에 컨택된다. 즉, 투명전극층(29)은 제2 도전형 반도체층(27)과 전기적으로 접촉되며, 제2 도전형 반도체층(27)보다 낮은 비저항을 가져 발광 다이오드의 넓은 영역에 걸쳐 전류를 분산시킨다.
ZnO 투명 전극층(29)은 제2 도전형 반도체층(27)과 대체로 동일한 평면 형상을 가진다. 다만, ZnO 투명 전극층(29)이 제2 도전형 반도체층(27)보다 좁은 면적을 가질 수 있다. ZnO 투명 전극층(29)의 하부면은 모두 제2 도전형 반도체층(27)의 상면에 접촉할 수 있다.
ZnO 투명 전극층(29)은 Zn 및 O가 화합물의 대부분을 구성하고 ZnO의 울짜이트 결정 구조를 보유하는 한 임의의 재료를 포함할 수 있다. 예를 들어, ZnO 투명 전극층(29)은 알루미늄 도핑된 아연 산화물(AZO), 갈륨 도핑된 아연 산화물(GZO), 및 인디움 도핑된 아연 산화물(IZO)을 포함한다. ZnO 투명 전극(29)은 또한 소량의 다른 도펀트들 및/또는 다른 불순물이나 함유물 재료를 구비하는 재료뿐만 아니라 공공(vacancy) 및 삽입계 재료 결함의 존재에 기인한 비화학양론인 재료를 포함한다.
ZnO 투명 전극층(29)은 ITO막의 일반적인 두께의 약 5배 이상의 두께를 가질 수 있다. 예컨대, ITO 막은 흡수율 때문에 통상 약 500Å 이하의 두께로 형성되나, ZnO 투명 전극층(29)은 흡수율이 낮으므로, 1000Å 이상, 나아가 약 5000Å 이상의 두께로 형성될 수 있다. ZnO 투명 전극층(29)의 상한은 특별히 한정되는 것은 아니지만, 약 1um 이하일 수 있다.
ZnO 투명 전극층(29)을 두껍게 형성할 수 있어 면저항을 감소시킬 수 있으며, 따라서, 전류를 더 쉽게 분산시킬 수 있다. ZnO의 구체적인 구조 및 형성 방법에 대해서는 도 4를 참조하여 뒤에서 상세히 설명된다.
도 1에 도시되듯이, 제1 전극 패드(35)는 제1 발광셀(C1) 상에 배치될 수 있으며, 제2 전극 패드(37)는 제3 발광셀 상에 배치될 수 있다. 제1 전극 패드(35)는 노출된 제1 도전형 반도체층(23)의 상면 상에 배치될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전극 패드(35)가 절연층을 개재하여 제2 도전형 반도체층(27) 상에 배치될 수도 있다. 또한, 제1 전극 패드(35)는 제1 발광셀(C1)의 일측 모서리 근처에 배치될 수 있다.
한편, 제1 연장부(35a)는 메사 식각 공정을 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속된다. 제1 발광셀(C1) 상의 제1 연장부(35a)는 제1 전극 패드(35)로부터 연장할 수 있으며, 그 외 발광셀들(C1, C2) 상의 제1 연장부들(35a)은 연결부(36)으로부터 연장할 수 있다.
제2 전극 패드(37)는 투명 전극층(29) 상에 배치된다. 제2 전극 패드(37)는 제1 전극 패드(35)에 대향하여 기판(21)의 타측 모서리 근처에 배치될 수 있으며, 이에 따라, 와이어를 본딩하는 공정을 쉽게 진행할 수 있다.
한편, 도 1에 도시된 바와 같이, 각 발광셀들(C1, C2, C3) 상의 제2 연장부(37a) 및 제3 연장부(37b)는 제1 연장부(35a)를 감싸도록 투명전극층(29) 상에 위치할 수 있다. 본 실시예에서, 제2 전극 패드(37)가 모든 발광셀들(C1 내지 C3) 상에 배치되는 것은 아니므로, 모든 제2 연장부들(37a) 및 제3 연장부들(37b)이 제2 전극 패드(37)에서 연장되는 것은 아니다. 도 1에 도시한 바와 같이, 제3 발광셀(C3) 상의 제2 연장부(37a) 및 제3 연장부(37b)는 제2 전극 패드(37)에서 연장하지만, 제1 및 제2 발광셀(C1, C2) 상의 제2 연장부(37a) 및 제3 연장부(37b)는 제2 전극 패드(37)로부터 이격되며, 발광셀들을 전기적으로 연결하는 연결부(36)로부터 연장한다.
제2 연장부들(37a) 및 제3 연장부들(37b)은 각 발광셀(C1 내지 C3) 상의 투명전극층(29) 상에 위치하여 투명전극층(29)에 각각 전기적으로 접속된다.
한편, 연결부들(36)은 이웃하는 발광셀들을 전기적으로 연결한다. 구체적으로, 연결부들(36)은 하나의 발광셀의 제1 연장부(35a)와 이웃하는 발광셀의 제2 및 제3 연장부들(37a, 37b)을 연결한다. 도 2b에 잘 도시되듯이, 연결부(36)의 일측 단부는 제1 도전형 반도체층(23) 상에 위치하여 제1 연장부(35a)에 연결되고, 타측 단부는 제2 도전형 반도체층(27) 상에 위치할 수 있다. 도 1에서 알 수 있듯이, 제2 도전형 반도체층(27) 상에 위치하는 연결부(36)의 타측 단부는 제2 및 제3 연장부들(37a, 37b)에 연결된다.
제1 발광셀(C1)과 제3 발광셀(C3, 마지막 발광셀)을 제외한 나머지 발광셀(예를 들면, C2)에는 두 개의 연결부들(36)이 대각 방향의 모서리들 근처에 배치된다. 제1 발광셀(C1)에 연결된 연결부(36)는 제1 전극 패드(35)에 대향하여 대각 방향의 모서리 근처에 배치되며, 제3 발광셀(C3)에 연결된 연결부(36)는 제2 전극 패드(37)에 대향하여 대각 방향의 모서리 근처에 배치된다. 한편, 제1 발광셀(C1) 상의 제1, 제2 및 제3 연장부들(35a, 37a, 37b)과 제2 발광셀(C2) 상의 제1, 제2 및 제3 연장부들은 대체로 유사한 형상을 가진다. 제2 발광셀(C2) 상의 제1, 제2 및 제3 연장부들(35a, 37a, 37b)과 제3 발광셀(C3) 상의 제1, 제2 및 제3 연장부들 또한 대체로 유사한 형상을 가진다. 이웃하는 발광셀들 상의 제1 내지 제3 연장부들(35a, 37a, 37b)이 서로 반전된 형상으로 배치됨으로써, 제1 연장부(35a)를 단일 선으로 상대적으로 길게 형성하면서, 제2 연장부(37a)와 제3 연장부(37b)의 길이를 대체로 동일 또는 유사하게 설계할 수 있으며, 이에 따라, 제1 연장부(35a)의 양측에서 대체로 균일한 전류 분산을 달성할 수 있다.
본 실시예에 있어서, 제1 전극 패드(35), 제2 전극 패드(37), 제1 연장부들(35a), 연결부들(36), 제2 연장부들(37a) 및 제3 연장부들(37b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 이들은 서로 다른 공정에서 서로 다른 재료로 형성될 수도 있다.
한편, 제1 절연층(31a)은 제1 전극 패드(35) 하부에 위치할 수 있다. 제1 절연층(31a)은 제1 전극 패드(35)로부터 제1 도전형 반도체층(23)으로 전류가 직접 유입되는 것을 완화하여 전류 분산에 기여한다. 도 2c에 도시한 바와 같이, 제1 절연층(31a)은 제1 전극 패드(35)의 일부 영역 하부에 배치될 수 있으며, 따라서. 제1 전극 패드(35)의 가장자리 영역은 제1 도전형 반도체층(23)에 접속될 수 있다. 제1 절연층(31a)의 넓이 및 제1 전극 패드(35)의 넓이를 조절함으로써 제1 전극 패드(35)가 제1 도전형 반도체층(23)에 접촉하는 면적을 조절할 수 있으며 이를 통해 순방향 전압을 제어할 수 있다.
제2 절연층(31b)은 제2 전극 패드(37)의 하부에 배치되어, 제2 전극 패드(37)를 투명 전극층(29)으로부터 이격시킬 수 있다. 예를 들어, 제2 절연층(31b)은, 도 1에 도시된 바와 같이, 디스크 형상으로 형성될 수 있으며, 제2 전극 패드(37)보다 더 큰 면적을 가질 수 있다. 제2 전극 패드(37)는 절연층(31b) 상에 배치되어 투명 전극층(29)으로부터 이격될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 절연층(31b)이 개구부를 갖도록 형성되고, 제2 전극 패드(37)는 부분적으로 투명 전극층(29)에 접촉할 수도 있다. 제2 절연층(31b) 상에 제2 전극 패드(37)를 배치함으로써 제2 전극 패드(37) 하부에 전류가 집중되는 것을 완화할 수 있다.
한편, 연결부(36)에 의해 하나의 발광셀 내의 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27)이 단락되는 것을 방지하기 위해 연결부(36) 하부에 제3 절연층(39c)이 개재될 수 있다.
또한, 도 3에 확대 도시된 바와 같이, 제4 절연층(31d)이 제1 전극 패드(35) 주변에 노출된 활성층(25) 및 제2 도전형 반도체층(27)의 측벽을 덮을 수 있다. 제4 절연층(31d)은 제1 전극 패드(35)에 와이어를 본딩할 경우, 본딩 와이어가 제2 도전형 반도체층(27) 또는 활성층(25)에 단락되는 것을 방지한다. 본 실시예에서, 제4 절연층(31d)은 연속적인 곡선형으로 형성될 수 있으며, 제1 연장부(35a)는 제4 절연층(31d)의 상부를 지나갈 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제4 절연층(31d)의 일부가 생략되고, 제1 연장부(35a)는 제4 절연층(31d)의 생략된 부분을 지나갈 수 있다.
상기 제1 내지 제4 절연층(31a, 31b, 31c, 31d)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 특히, 이들 절연층들(31a, 31b, 31c, 31d)는 리프트 오프 공정을 이용하여 형성될 수 있으며, 분포 브래그 반사기로 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 투명 전극층(29)을 설명하기 위한 부분 단면도이다.
도 4를 참조하면, ZnO 투명 전극층(29)은 제2 도전형 반도체층(27) 상에 위치하며, ZnO 씨드층(29a) 및 ZnO 벌크층(29b)을 포함한다. ZnO 씨드층(29a)은 대략 5nm 내지 20nm 범위 내의 두께를 가질 수 있다. 본 실시예에 있어서, ZnO 씨드층(29a)은 연속적인 막으로 형성되며, ZnO 벌크층(29b)과 뚜렷하게 구별된다. ZnO 벌크층(29b)은 다수의 공동(void)을 포함하는 다공성 막인데 반해, ZnO 씨드층(29a)은 ZnO 벌크층(29b)에 비해 고밀도의 막이다.
본 실시예에 있어서, ZnO 씨드층(29a)은 졸-겔법을 이용하여 형성된다. 졸-겔법을 이용함으로써 ZnO 씨드층(29a)을 제2 도전형 반도체층(27) 상에 연속적인 고밀도의 막으로 형성할 수 있다. 특히, 제2 도전형 반도체층(27)이 울짜이트 결정 구조를 갖는 질화갈륨 계열의 반도체층이므로, 울짜이트 결정 구조의 ZnO 씨드층(29a)이 제2 도전형 반도체층(27)에 용이하게 형성될 수 있다. 한편, ZnO 벌크층(29b)은 수열합성법을 이용하여 형성할 수 있으며, 따라서, ZnO 벌크층(29b)을 상대적으로 낮은 온도에서 저비용으로 형성할 수 있다.
일반적으로, ZnO 막을 형성하기 위해 암모니아에 ZnO 파우더를 용해한 용액을 스핀코팅하여 ZnO 씨드층을 형성하는 방법이 연구되어 왔다. 그러나 암모니아 수용액을 이용한 방법으로는 반도체층 상에 고밀도의 ZnO 씨드층을 형성하기 어렵다. 이러한 다공성의 ZnO 씨드층은 반도체층을 완전히 덮지 못하고 반도체층의 상면을 노출시킨다. 한편, 다공성의 ZnO 씨드층 상에 ZnO 벌크층을 수열합성법으로 형성할 경우, ZnO 씨드층과 벌크층의 구별이 어려우며, 반도체층과 ZnO 막의 계면에도 다수의 공동이 형성된다. ZnO 막과 반도체층 사이의 공동은 저항을 증가시키고 사용 시간이 증가함에 따라 공동이 커져 순방향 전압을 증가시킬 것이다.
이에 반해, 졸-겔법을 이용한 ZnO 씨드층(29a)은 암모니아 기반의 ZnO 씨드층에 비해 상대적으로 고밀도 막으로 형성되므로, 제2 도전형 반도체층(27)의 전면을 덮을 수 있다. 따라서, ZnO 씨드층(29a) 상에 수열합성법을 이용하여 ZnO 벌크층(29b)을 형성하여도 ZnO 벌크층(29b)과 구별되는 ZnO 씨드층(29a)이 잔류하며, ZnO 씨드층(29a)과 제2 도전형 반도체층(27) 사이에 공동이 형성되는 것을 방지할 수 있다. 이에 따라, ZnO 투명 전극층(29)과 제2 도전형 반도체층(27) 사이의 접촉 저항을 낮출 수 있어 순방향 전압을 낮출 수 있다. 또한, ZnO 투명 전극층(29)과 제2 도전형 반도체층(27)의 계면에 공동이 형성되는 것을 방지할 수 있어 사용 시간에 따라 순방향 전압이 증가하는 문제를 해결할 수 있다.
졸-겔법을 이용한 ZnO 씨드층(29a) 형성은 아연 아세테이트 디하이드레이트(zinc acetated dehydrate)와 같은 전구체를 에탄올 등의 알코올 및 솔벤트와 혼합하여 졸을 형성하고, 이를 제2 도전형 반도체층(27) 상에 스핀 코팅하고 열처리하여 형성될 수 있다. 졸을 먼저 형성하고 스핀코팅하기 때문에 고밀도의 ZnO 씨드층을 형성할 수 있다. 졸-겔법을 이용하여 졸을 형성하기 위해 용액은 대략 50 내지 60℃의 온도 범위에서 20분 내지 1시간 유지될 수 있으며, 스핀 코팅후 열처리는 300 내지 700℃ 범위 내에서 수행될 수 있다.
졸-겔법을 이용한 ZnO 씨드층(29a) 형성은 CVD나 ALD를 이용한 씨드층 형성에 비해 더 신속하고 저비용으로 대량으로 ZnO 씨드층(29a)을 형성할 수 있어 ZnO 투명 전극층(29)을 갖는 발광 다이오드의 대량 생산에 적합하다.
한편, ZnO 벌크층(29b)은 초임계 상태의 암모니아 수용액에 ZnO 씨드층(29a)이 형성된 기판(21)을 담가 성장될 수 있다. ZnO 벌크층(29b)은 ZnO 씨드층(29a) 상에서 성장되며, ZnO 벌크층(29b) 내에 다수의 공동이 형성될 수도 있다. 다만, ZnO 벌크층(29b)은 암모니아 기판의 ZnO 씨드층 상에 성장된 ZnO 벌크층에 비해 더 적은 수의 공동을 포함하며, 상대적으로 더 높은 밀도를 가진다.
도 5a 및 도 5b는 각각 암모니아 수용액 기반의 ZnO 씨드층 및 졸-겔법을 이용한 ZnO 씨드층을 이용하여 형성된 ZnO 투명 전극층(29)을 보여주는 주사전자현미경 사진들이다. 여기서, ZnO 벌크층들(29b)은 동일한 조건하에서 수열합성법으로 성장되었다.
도 5a를 참조하면, 제2 도전형 반도체층(27) 상에 성장된 투명 전극층(29)은 씨드층과 벌크층의 구별이 어려우며, 투명 전극층(29)과 제2 도전형 반도체층(27)의 계면에 다수의 공동이 형성된 것을 확인할 수 있다.
이에 반해, 도 5b를 참조하면, 졸-겔법을 이용하여 형성된 ZnO 씨드층(29a)은 다공성의 ZnO 벌크층(29b)과 구별되며, ZnO 씨드층(29a)과 제2 도전형 반도체층(27) 사이의 계면에서 공동은 관찰되지 않는다. 또한, 도 5b의 ZnO 씨드층(29a) 내에서도 공동이 관찰되지 않아 ZnO 벌크층(29b)에 비해 더 고밀도인 것을 알 수 있다.
나아가, 도 5b의 실시예에서 ZnO 벌크층(29b) 내 공동들도 도 5a의 벌크층 내 공동들에 비해 크기가 상대적으로 더 작은 것을 알 수 있으며, 도 5b의 ZnO 벌크층(29b)이 도 5a의 벌크층보다 더 고밀도인 것을 알 수 있다.
또한, 도 5b를 참조하면, 상기 ZnO 씨드층(29a)과 상기 제2 도전형 반도체층(27) 사이의 계면이 상기 ZnO 씨드층(29a)과 상기 ZnO 벌크층(29b) 사이의 계면보다 더 평평한 것을 알 수 있다. ZnO 씨드층(29a)은 ZnO 벌크층(29b)을 성장시키는 동안 그 상면의 형상이 변형되지만, 하면은 변형되지 않고 유지되기 때문이라 판단된다. 특히, ZnO 씨드층(29a)과 ZnO 벌크층(29b) 사이의 계면은 불규칙적인 요철 형상을 가지는 것을 알 수 있다.
한편, ZnO 벌크층(29b)은 다공성이며, 내부에 크기가 서로 다른 다수의 공동들을 포함한다. 특히, 상기 ZnO 벌크층(29)은 그 상면보다 상기 ZnO 씨드층(29b)에 인접한 영역에 상대적으로 더 큰 공동들을 포함하는 것을 확인할 수 있다.
도 6은 비교예들 및 실시예에 따른 발광 다이오드의 사용 시간에 따른 순방향 전압의 변화를 나타내는 그래프이다. 가속 조건으로 온도 120℃에서 전류 200mA를 인가하여 시간에 따른 순방향 전압을 측정하였다.
비교예 1은 암모니아 수용액 기반의 ZnO 씨드층을 사용하여 ZnO 투명 전극층을 형성한 발광 다이오드의 순방향 전압을 나타내며, 비교예 2는 종래 기술에 따른 ITO 투명 전극층을 적용한 발광 다이오드의 순방향 전압을 나타내고, 실시예는 졸-겔법으로 형성된 ZnO 씨드층을 사용하여 ZnO 투명 전극층을 형성한 발광 다이오드의 순방향 전압을 나타낸다.
암모니아 수용액 기반의 ZnO 씨드층을 사용한 비교예 1의 발광 다이오드는 초기 순방향 전압이 ITO를 적용한 비교예 2의 발광 다이오드와 유사하며, 사용 시간에 따라 순방향 전압이 급격히 증가하였다. 한편, ITO 기반의 비교예 2의 발광 다이오드는 시간에 따라 순방향 전압이 약간 증가하는 경향을 보였다.
이에 반해, 본 실시예의 발광 다이오드는 초기 순방향 전압이 비교예 1 및 2의 발광 다이오드들보다 더 낮았으며, 시간이 증가함에 따라 순방향 전압이 다소 감소하는 경향을 보였다. 따라서, 졸-겔법을 이용하여 ZnO 씨드층을 형성하고 이를 이용하여 ZnO 투명 전극층(29b)을 형성함으로써 순방향 전압을 낮출 수 있으며, 신뢰성이 높은 발광 다이오드를 제공할 수 있을 것으로 기대된다.
본 발명의 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명되었지만, 상술한 실시예는 본 발명의 바람직한 예에 대한 것으로, 본 발명이 상기 실시예에 한정되는 것으로 이해되어서는 안 된다. 따라서, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.

Claims (20)

  1. 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및
    상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되,
    상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고,
    상기 ZnO 벌크층은 상기 ZnO 씨드층에 비해 다공성이며,
    상기 ZnO 씨드층과 상기 제2 도전형 반도체층 사이의 계면이 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면보다 더 평평하고,
    상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면은 불규칙적인 요철 형상을 갖는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 ZnO 벌크층은 그 상면보다 상기 ZnO 씨드층에 인접한 영역에 상대적으로 더 큰 공동들을 포함하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 ZnO 씨드층은 졸-겔법을 이용하여 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 형성되고, 상기 ZnO 벌크층은 수열합성법을 이용하여 상기 ZnO 씨드층 상에 성장된 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 투명 전극층은 1000Å 내지 1um 범위 내의 두께를 가지는 발광 다이오드.
  5. 청구항 1에 있어서,
    기판을 더 포함하고,
    상기 발광 구조체는 상기 기판 상에 배치된 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 발광 구조체는 서로 이격된 복수의 발광셀들을 포함하고,
    상기 ZnO 투명 전극층은 상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치된 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 복수의 발광셀들은 서로 평행하게 배치된 발광 다이오드.
  8. 청구항 6에 있어서,
    적어도 하나의 발광셀의 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및
    적어도 하나의 발광셀의 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드를 포함하고,
    상기 발광셀들은 상기 제1 전극 패드와 제2 전극 패드 사이에서 직렬 연결된 발광 다이오드.
  9. 청구항 8에 있어서,
    각 발광셀의 제1 도전형 반도체층 상에 배치된 제1 전극 연장부; 및
    각 발광셀의 투명 전극층 상에 배치된 제2 전극 연장부를 더 포함하는 발광 다이오드.
  10. 청구항 9에 있어서,
    이웃하는 발광셀들을 서로 전기적으로 연결하기 위한 연결부들을 더 포함하는 발광 다이오드.
  11. 청구항 6에 있어서,
    각 발광셀의 제2 도전형 반도체층은 메사 식각에 의해 노출된 제1 도전형 반도체층의 상면으로 둘러싸인 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 투명 전극층은 상기 제2 도전형 반도체층의 상부 영역 내에 배치되며,
    상기 투명 전극층의 하부면은 상기 제2 도전형 반도체층의 상부면보다 좁은 면적을 가지는 발광 다이오드.
  13. 질화갈륨 계열의 제1 도전형 반도체층, 질화갈륨 계열의 제2 도전형 반도체층, 및 이들 사이에 개재된 활성층을 포함하는 발광 구조체; 및
    상기 제2 도전형 반도체층 상에 위치하는 ZnO 투명 전극층을 포함하되,
    상기 ZnO 투명 전극층은 ZnO 씨드층 및 상기 ZnO 씨드층 상에 형성된 ZnO 벌크층을 포함하고,
    상기 ZnO 씨드층은 졸-겔법을 이용하여 상기 질화갈륨 계열의 제2 도전형 반도체층 상에 형성되고, 상기 ZnO 벌크층은 수열합성법을 이용하여 상기 ZnO 씨드층 상에 성장된 것으로, 상기 ZnO 벌크층이 상기 ZnO 씨드층에 비해 다공성인 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 ZnO 벌크층은 그 상면보다 상기 ZnO 씨드층에 인접한 영역에 상대적으로 큰 공동들을 포함하는 발광 다이오드.
  15. 청구항 13에 있어서,
    기판을 더 포함하고,
    상기 발광 구조체는 상기 기판 상에 배치된 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 발광 구조체는 서로 이격된 복수의 발광셀들을 포함하고,
    상기 ZnO 투명 전극층은 상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치된 발광 다이오드.
  17. 청구항 16에 있어서,
    각 발광셀의 제2 도전형 반도체층은 메사 식각에 의해 노출된 제1 도전형 반도체층의 상면으로 둘러싸인 발광 다이오드.
  18. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시키되, 제1 도전형 반도체층 및 제2 도전형 반도체층은 질화갈륨 계열의 반도체층이고,
    상기 질화갈륨 계열의 제2 도전형 반도체층 상에 졸-겔법을 이용하여 ZnO 씨드층을 형성하고,
    상기 ZnO 씨드층 상에 수열합성법을 이용하여 ZnO 벌크층을 성장시키는 것을 포함하는 발광 다이오드 제조 방법.
  19. 청구항 18에 있어서,
    상기 ZnO 벌크층은 상기 ZnO 씨드층에 비해 다공성인 발광 다이오드 제조 방법.
  20. 청구항 18에 있어서,
    상기 ZnO 씨드층과 상기 제2 도전형 반도체층 사이의 계면이 상기 ZnO 씨드층과 상기 ZnO 벌크층 사이의 계면보다 평평한 발광 다이오드 제조 방법.
PCT/KR2019/008738 2018-07-24 2019-07-16 아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법 WO2020022684A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
BR112019022721-0A BR112019022721A2 (pt) 2018-07-24 2019-07-16 Diodo emissor de luz e método de fabricação do mesmo

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180085992A KR20200011187A (ko) 2018-07-24 2018-07-24 아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법
KR10-2018-0085992 2018-07-24

Publications (1)

Publication Number Publication Date
WO2020022684A1 true WO2020022684A1 (ko) 2020-01-30

Family

ID=69149128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/008738 WO2020022684A1 (ko) 2018-07-24 2019-07-16 아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법

Country Status (6)

Country Link
US (1) US11063185B2 (ko)
KR (1) KR20200011187A (ko)
CN (1) CN110783437A (ko)
BR (1) BR112019022721A2 (ko)
DE (1) DE102019210949A1 (ko)
WO (1) WO2020022684A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047795A (ko) * 2008-10-29 2010-05-10 서울옵토디바이스주식회사 발광 다이오드
JP2011082479A (ja) * 2009-10-05 2011-04-21 Everlight Electronics Co Ltd 白色発光装置、白色発光装置の製造方法および応用
KR101256757B1 (ko) * 2011-10-31 2013-04-23 한양대학교 산학협력단 다중 씨드층을 이용한 산화아연 나노구조체 제조방법
KR101296265B1 (ko) * 2012-06-12 2013-08-14 순천대학교 산학협력단 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법
KR20170040112A (ko) * 2015-10-02 2017-04-12 서울바이오시스 주식회사 아연 산화물층을 구비하는 발광 다이오드 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652864B1 (ko) * 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드
US8268287B2 (en) * 2010-05-12 2012-09-18 National Chung Cheng University Zinc oxide nanorod thin film and method for making same
KR102091831B1 (ko) * 2013-01-08 2020-03-20 서울반도체 주식회사 발광 다이오드 및 그 제조방법
US20160024688A1 (en) * 2014-07-25 2016-01-28 Seoul Semiconductor Co., Ltd. Fabrication and/or application of zinc oxide crystals with internal (intra-crystalline) porosity
US9905729B2 (en) * 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
CN105253852A (zh) * 2015-09-02 2016-01-20 西安建筑科技大学 微纳复合结构模板的制造方法
KR102364807B1 (ko) * 2015-09-03 2022-02-21 서울바이오시스 주식회사 발광 소자 제조 방법
US9935243B2 (en) * 2015-09-15 2018-04-03 The Regents Of The University Of California Multistep deposition of zinc oxide on gallium nitride

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047795A (ko) * 2008-10-29 2010-05-10 서울옵토디바이스주식회사 발광 다이오드
JP2011082479A (ja) * 2009-10-05 2011-04-21 Everlight Electronics Co Ltd 白色発光装置、白色発光装置の製造方法および応用
KR101256757B1 (ko) * 2011-10-31 2013-04-23 한양대학교 산학협력단 다중 씨드층을 이용한 산화아연 나노구조체 제조방법
KR101296265B1 (ko) * 2012-06-12 2013-08-14 순천대학교 산학협력단 반도체 발광 소자, 반도체 발광 소자 패키지 및 그 제조 방법
KR20170040112A (ko) * 2015-10-02 2017-04-12 서울바이오시스 주식회사 아연 산화물층을 구비하는 발광 다이오드 소자

Also Published As

Publication number Publication date
DE102019210949A1 (de) 2020-01-30
KR20200011187A (ko) 2020-02-03
US11063185B2 (en) 2021-07-13
US20200035865A1 (en) 2020-01-30
CN110783437A (zh) 2020-02-11
BR112019022721A2 (pt) 2020-05-12

Similar Documents

Publication Publication Date Title
WO2013018937A1 (ko) 반도체 발광소자
WO2010101332A1 (ko) 발광소자
CN105591004B (zh) 基于图形化Si衬底的LED外延片及其制备方法
WO2017057978A1 (ko) 발광소자
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2013024914A1 (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
WO2014109454A1 (ko) 발광 다이오드 및 그 제조방법
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2016003205A1 (ko) 발광 소자
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
WO2009093846A2 (ko) 발광소자의 제조방법
WO2013141421A1 (ko) 수평형 파워 led 소자 및 그 제조방법
WO2013137554A1 (ko) 발광 소자 및 그 제조 방법
WO2020022684A1 (ko) 아연 산화물층을 구비하는 발광 다이오드 및 그것을 제조하는 방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
WO2016159614A1 (en) Uv light emitting device
WO2012118251A1 (ko) Wurtzite 파우더를 이용한 질화물계 발광소자 및 그 제조 방법
KR100495004B1 (ko) 발광다이오드 및 그 제조방법
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
WO2017057977A1 (ko) 발광소자
WO2021158016A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2016036067A1 (en) Light emitting diode

Legal Events

Date Code Title Description
REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112019022721

Country of ref document: BR

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19839943

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 112019022721

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20191030

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19839943

Country of ref document: EP

Kind code of ref document: A1