WO2019239638A1 - 電力系統安定化システム - Google Patents

電力系統安定化システム Download PDF

Info

Publication number
WO2019239638A1
WO2019239638A1 PCT/JP2019/006514 JP2019006514W WO2019239638A1 WO 2019239638 A1 WO2019239638 A1 WO 2019239638A1 JP 2019006514 W JP2019006514 W JP 2019006514W WO 2019239638 A1 WO2019239638 A1 WO 2019239638A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
disturbance
control unit
switching frequency
power conversion
Prior art date
Application number
PCT/JP2019/006514
Other languages
English (en)
French (fr)
Inventor
大介 五十嵐
智道 伊藤
輝 菊池
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to CN201980025549.7A priority Critical patent/CN112042072A/zh
Publication of WO2019239638A1 publication Critical patent/WO2019239638A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/28—Arrangements for balancing of the load in a network by storage of energy
    • H02J3/32—Arrangements for balancing of the load in a network by storage of energy using batteries with converting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/12—Circuit arrangements for ac mains or ac distribution networks for adjusting voltage in ac networks by changing a characteristic of the network load
    • H02J3/16—Circuit arrangements for ac mains or ac distribution networks for adjusting voltage in ac networks by changing a characteristic of the network load by adjustment of reactive power

Definitions

  • the present invention relates to a power system stabilization system.
  • the ratio of existing synchronous generators to the total power generation is decreasing due to the introduction of large amounts of renewable energy in recent years. Since renewable energy does not have inertia like a synchronous generator, a decrease in the synchronous generator leads to a decrease in inertia of the system.
  • a technique for supplying power from a power system stabilization system including a power source and a power conversion device such as a storage battery system when a system disturbance occurs is known.
  • the power conversion device can output a larger current including reactive power even in a short time.
  • Patent Document 1 discloses that the switching element is destroyed by lowering the switching frequency of the power converter according to the output current of the power converter. There has been proposed a control method that increases the overcurrent withstand capability and prevents the power converter from being used while preventing it.
  • the output frequency decreases after the output current reaches the overcurrent limit value.
  • the range of use of the power converter could not be expanded sufficiently. If the time from the occurrence of the system disturbance to the time when the power converter completes the increase of the current withstand capability of the switching element is slow, the power supply may drop due to the system voltage drop due to the system disturbance.
  • the present invention is capable of quickly supplying a large amount of reactive power from a power system stabilization system to a system in a disturbance state, thereby suppressing a decrease in system voltage and suppressing a power supply from dropping. It aims to provide a stabilization system.
  • a power system stabilization system includes a power conversion unit that converts input power into AC power, a control unit that controls the power conversion unit, and a system that detects system disturbance and outputs system disturbance information.
  • a disturbance detection unit, and the control unit is configured to reduce a switching frequency of the power conversion unit based on the system disturbance information.
  • the switching frequency of the power conversion unit is reduced based on the system disturbance information at the time of the system disturbance, so that the switching frequency of the power conversion unit is reduced based on the output current of the power conversion unit.
  • the time from the occurrence of system disturbance to the completion of switching frequency reduction can be shortened. Accordingly, it is possible to shorten the time from the occurrence of the system disturbance until the power conversion device completes the increase in the current resistance of the switching element.
  • more reactive power can be supplied to the system more quickly from the power system stabilization system during a system disturbance, it is possible to suppress a decrease in system voltage and to prevent a power supply from dropping.
  • FIG. 3 is a circuit block diagram illustrating a configuration example of a control unit 9.
  • FIG. 3 is a circuit block diagram illustrating a configuration example of a control unit 9.
  • FIG. 3 is a circuit block diagram illustrating a configuration example of a control unit 9.
  • FIG. 3 is a circuit block diagram illustrating a configuration example of a control unit 9.
  • FIG. 2 is a circuit block diagram illustrating a configuration example of a control unit 9.
  • FIG. It is a flowchart explaining operation
  • FIG. 1 is a block diagram showing the overall configuration of the power system stabilization system according to the first embodiment.
  • the power system stabilization system of FIG. 1 is described by taking a case where the storage battery system 1000 is an application target as an example.
  • the storage battery system 1000 includes a storage battery 1, a DC voltage smoothing unit 2, a power conversion unit 3, a harmonic filter 4, a system transformer 5, a voltage detector 7 (7A to 7C), a current detector 8 (8A to 8B), a control Part 9 and an external input device 10.
  • the storage battery 1 is a supply source of active power and reactive power for suppressing fluctuations in system voltage and system frequency.
  • the DC voltage smoothing unit 2 has a function of smoothing the DC voltage output from the storage battery 1.
  • the power conversion unit 3 includes a switching element such as an IGBT or a diode, and converts the smoothed DC voltage into an AC voltage.
  • the harmonic filter 4 has a role of cutting off harmonic components included in the AC voltage output from the power conversion unit 3.
  • the system transformer 5 has a function of converting the AC voltage that has passed through the harmonic filter 4 into an AC voltage of the system 6.
  • the voltage detector 7 (7A, 7B, 7C) is a voltage sensor that detects the voltage Vbat between the terminals of the storage battery 1 and the system voltages Vsu, Vsv, Vsw, Vsu2, Vsw2, and Vsw2.
  • the current detector 8 (8A, 8B) is a current sensor that detects the current Ibat between the terminals of the storage battery 1 and the output currents Icu, Icv, Icw of the power converter 3.
  • the control unit 9 receives the active power command Pref and the reactive power command Qref from the host system 11.
  • the charge state information SOC of the storage battery 1 is input from the control unit 9 to the host system 11.
  • the host system 11 adjusts the active power command Pref and the reactive power command Qref according to the received charge state information SOC.
  • the inter-terminal voltage Vbat of the storage battery 1 the inter-terminal current Ibat of the storage battery 1
  • the system voltages Vsu, Vsv, Vsw, Vsu2, Vsw2, Vsw2, and the output current of the power conversion unit 3 Icu, Icv, and Icw are input to the control unit 9.
  • the control unit 9 controls the power conversion unit 3 so that the output power of the power conversion unit 3 matches the active power command Pref and the reactive power command Qref of the host system 11 based on the input various voltages and currents. .
  • the system voltage amplitude Vac_fb3... Vac_fbn detected by a voltage detector (not shown) outside the power system stabilization system 1000 can also be input to the control unit 9 as system disturbance information. Based on the system disturbance information, the presence / absence of the system disturbance is determined, and the power conversion unit 3 is controlled according to the determination result. Specifically, when it is determined that the system disturbance has occurred, the control unit 9 decreases the switching frequency fsw of the switching element of the power conversion unit 3 and increases the maximum value of the output current as will be described later. Execute control. That is, the control unit 9 functions as a system disturbance detection unit that detects system disturbance of the power system and outputs system disturbance information.
  • the control unit 9 also receives temperature information Tsw of the switching element included in the power conversion unit 3 from a temperature sensor (not shown).
  • the control unit 9 controls the gate signal Vgate for controlling the power conversion unit 3 based on the temperature information Tsw.
  • temperature information of the n switching elements can be output to the control unit 9.
  • the power conversion unit 3 is a three-phase two-level inverter, the number of switching elements is six. It is sufficient that at least one temperature detector for the switching element is provided, and it is not necessary to be provided corresponding to all the switching elements, and may be provided only for some of the switching elements.
  • Various signals and set values can be input to the control unit 9 from the external input device 10.
  • ⁇ Switch signal Sw_en1 for valid / invalid of switching frequency drop during system disturbance ⁇ Switching frequency setting values fsw1, fsw2,. Is input from the external input device 10 to the control unit 9.
  • control unit 9 performs control to reduce the switching frequency of the power conversion unit 3 in accordance with the system disturbance information. However, it is possible to perform the frequency reduction control when the switching signal Sw_en1 is “1”, but not to perform this control when the switching signal Sw_en1 is “0”.
  • switching frequency setting values fsw1, fsw2,... Fswn are input from the external input device 10 and any one of the plurality of switching frequency setting values executes control to decrease the switching frequency, switching after the decrease is performed. Selected as the frequency value.
  • control unit 9 includes a charging rate calculator 51 and an output power limit value calculator 52.
  • the charging rate calculator 51 calculates the charging rate SOC from the inter-terminal voltage Vbat and the inter-terminal current Ibat of the storage battery 1 and outputs the calculated charging rate SOC to the host system 11 and the output power limit value calculator 52.
  • the output power limit value calculator 52 calculates the allowable discharge power and allowable charge power of the storage battery 1 from the charge rate SOC, and uses these values as the maximum output active power limit value Pmax and the minimum output active power limit.
  • the value Pmin is output to the limiter 61 described later.
  • the output power limit value calculator 52 determines how much electric power can be discharged from the storage battery based on the charging status of the storage battery 1, and determines how much power can be charged in the storage battery.
  • the limit value of the maximum output active power of the power conversion unit 3 is set.
  • the control unit 9 includes a power calculation unit 53, a PLL calculation unit 54, an ⁇ - ⁇ converter 55, and a dq converter 56.
  • the power calculation unit 53 calculates the output active power Pac and the output reactive power Qac of the power conversion unit 3 from the system voltage Vs (Vsu, Vsv, Vsw) and the output currents Icu, Icv, Icw of the power conversion unit 3.
  • the output active power Pac and the output reactive power Qac are output to a subtractor 78 and a subtracter 81 described later.
  • a PLL (Phase-Locked-Loop) calculator 54 calculates the synchronous phase signals cos ⁇ t and sin ⁇ t of the system voltages Vsu, Vsv, and Vsw, and outputs them to the dq converter 56 and an inverse dq converter 68 described later. To do.
  • the ⁇ - ⁇ converter 55 calculates the ⁇ component Ic ⁇ and ⁇ component Ic ⁇ of the output current of the power conversion unit 3 from the output currents Icu, Icv, Icw of the power conversion unit 3 and outputs them to the dq converter 56. .
  • the dq converter 56 calculates the effective current component Icd_fb and the reactive current component Icq_fb of the output current of the power conversion unit 3 from the ⁇ component Ic ⁇ and the ⁇ component Ic ⁇ , and outputs them to the subtractor 79 and the subtractor 82 described later.
  • the control unit 9 includes a system voltage amplitude calculation unit 59 that calculates the system voltage amplitude.
  • the system voltage amplitude calculation unit 59 includes the ⁇ - ⁇ converter 55, the multiplier 57, the adder 77, and the square root calculator 58 described above.
  • the ⁇ - ⁇ converter 55 calculates an ⁇ component Vs ⁇ and a ⁇ component Vs ⁇ of the system voltage from the system voltages Vsu, Vsv, Vsw.
  • the multiplier 57 by squaring the ⁇ component Vsarufa and ⁇ components Vsbeta calculates the Vsarufa 2 and Vs ⁇ 2.
  • the adder 77 calculates the sum of the Vsarufa 2 and Vsbeta 2, and outputs the square root operation unit 58.
  • the square root calculation unit 58 calculates the square root of the sum of Vs ⁇ 2 and Vs ⁇ 2 . This calculation result becomes the system voltage amplitude Vac_fb 1 and is input to the disturbance information selection unit 71.
  • the system voltage amplitude Vac_fb2 is calculated based on the system voltages Vsu2, Vsv2, and Vsw2.
  • the control unit 9 includes a comparator 100.
  • the comparator 100 is configured to determine whether or not the temperature information Tsw of the switching elements constituting the power conversion unit 3 is greater than the abnormal temperature threshold Tsw_th.
  • the temperature abnormality determination signal Tsw_alarm is set to “1”.
  • the temperature abnormality determination signal Tsw_alarm is set to “0”.
  • the temperature abnormality determination signal Tsw_alarm is output to a switching frequency calculation unit 72 described later.
  • the control unit 9 includes an output active power limiter 61, a subtractor 78, an APR (automatic active power regulator) 62, a command value limiter 63, subtracters 79 and 81, and AQR (Automatic reactive power ( Q) (Regulator) 65, AQR / ACAVR control switch 87, command value limiter 67, subtractor 82, ACR 64, and adders 80 and 83.
  • Q Automatic reactive power
  • the output active power limiter 61 has a function of limiting the maximum value and the minimum value of the active power command Pref input from the host system 11 to the specified values Pmax and Pmin output from the output power limit value calculator 52, respectively. Even when large values are specified as the maximum and minimum values of power specified by the active power command Pref, when it is determined from the charge rate SOC in the storage battery 1 that the maximum and minimum values are too large or too small.
  • the maximum and minimum values can be limited to the specified values Pmax and Pmin.
  • the subtractor 78 calculates a deviation between the limited active power command Pref ′ and the output active power Pac input from the power calculation unit 53 and outputs the deviation to an APR (Automatic active Power Regulator) 62.
  • APR Automatic active Power Regulator
  • the APR 62 calculates the command value Icdref of the active current component of the output current of the power converter 3 so as to eliminate the deviation between the limited effective power command Pref ′ and the output active power Pac, and outputs the command value Icdref to the command value limiter 63.
  • the APR 62 can be configured by a P controller, a PI controller, a PID controller, or the like.
  • the ACR (Automatic-Reactive-power (Q) -Regulator) 65 and ACAVR (Alternating Current-Automatic Voltage-Regulator) 66, which will be described later, are similarly composed of a P controller, a PI controller, a PID controller, and the like. obtain.
  • the command value limiter 63 limits the maximum value of the command value Icdref to Icdref_max, limits the minimum value to Icdref_min, and outputs the limited command value Icdref ′ to the subtractor 79.
  • the subtractor 79 calculates a deviation between the restricted command value Icdref ′ and the reactive current component Icd_fb of the output current of the power converter 3 output from the dq converter 56 and outputs the deviation to the ACR 64.
  • the subtractor 81 calculates a deviation between the reactive power command Qref input from the host system 11 and the output reactive power Qac input from the power calculation unit 53, and outputs the deviation to the AQR 65.
  • the AQR 65 calculates the command value Icqref of the reactive current component of the output current of the power converter 3 so as to eliminate the deviation between the reactive power command Qref and the output reactive power Qac, and outputs the command value Icqref to the ACAVR control switch 87.
  • the subtractor 86 calculates a deviation between the system voltage amplitude command Vacref and the system voltage amplitude Vac_fb ′, and outputs it to the ACAVR 66.
  • the ACAVR 66 calculates the command value Icqref of the reactive current component of the output current of the power converter 3 so as to eliminate the deviation between the system voltage amplitude command Vacref and the system voltage amplitude Vac_fb ′, and outputs the command value Icqref to the AQR / ACAVR control switch 87. .
  • the AQR / ACAVR control switching unit 87 selects AQR65 when there is no system disturbance, and selects control for matching the reactive power command Qref from the host system 11 with the output reactive power Qac of the power converter. On the other hand, when there is a system disturbance, the AQR / ACAVR control switch 87 selects ACAVR 66 and selects control for suppressing a decrease in the system voltage amplitude Vac_fb.
  • the command value Icqref of the reactive current component of the output current of the power conversion unit 3 selected by the AQR / ACAVR control switch 87 is output to the command value limiter 67.
  • the command value limiter 67 limits the maximum value of the command value Icqref of the reactive current component of the output current of the power converter 3 to Icqref_max, limits the minimum value to Icqref_min, and outputs the limited command value Icqref ′ to the subtractor 82.
  • the subtractor 82 calculates a deviation between the command value Icqref ′ of the reactive current component of the output current after the limit and the reactive current component Icq_fb input from the dq converter 56, and outputs the deviation to the ACR 64.
  • the ACR 64 calculates the command value Vcdref so that there is no deviation between the command value Icdref ′ of the effective current component of the output current of the limited power conversion unit 3 and the d-axis component Icd_fb of the output current of the power conversion unit 3, The result is output to the adder 80. Further, the ACR 64 calculates the command value Vcqref so that there is no deviation between the command value Icqref ′ of the reactive current component of the output current of the limited power converter 3 and the q-axis component Icq_fb of the output current of the power converter 3. And output to the adder 83.
  • the above-mentioned ⁇ - ⁇ converter 55 adds the ⁇ components Vs ⁇ and ⁇ of the system voltage from the system voltages Vsu, Vsv, Vsw in addition to the ⁇ component Ic ⁇ and ⁇ component Ic ⁇ of the output current.
  • the component Vs ⁇ is calculated.
  • the dq converter 56 calculates the effective voltage component Vsd_ff and the invalid voltage component Vsq_ff of the system voltage from the ⁇ component Vs ⁇ and the ⁇ component Vs ⁇ .
  • the effective voltage component Vsd_ff and the reactive voltage component Vsq_ff are input to the low-pass filters 60A and 60B.
  • the effective voltage component Vsd_ff 'and the reactive voltage component Vsq_ff' after passing through the low-pass filters 60A and 60B are input to adders 80 and 83 to be described later.
  • the adder 80 calculates Vcdref ′, which is the sum of the command value Vcdref and the above-described effective voltage component Vsd_ff ′, and outputs it to the inverse dq converter 68. Further, the adder 83 calculates Vcqref ′, which is the sum of the command value Vcqref and the above-described reactive voltage component Vsq_ff ′, and outputs it to the inverse dq converter 68.
  • the inverse dq converter 68 calculates the ⁇ component Vc ⁇ ref and the ⁇ component Vc ⁇ ref of the output voltage command of the power converter 3 from the effective voltage component Vcdref ′, the reactive voltage component Vcqref ′, and the synchronization phase signals cos ⁇ t and sin ⁇ t of the system voltage. And output to the inverse ⁇ converter 69.
  • the inverse ⁇ converter 69 calculates the U-phase component Vcuref, the V-phase component Vcvref, and the W-phase component Vcwref of the output voltage command of the power converter 3 from the ⁇ component Vc ⁇ ref and the ⁇ component Vc ⁇ ref, and outputs them to the PWM calculator 70. .
  • the PWM calculator 70 generates a gate signal Vgate for controlling the power conversion unit 3 based on the U-phase component Vcuref, the V-phase component Vcvref, and the W-phase component Vcwref.
  • the PWM calculator 70 compares the U-phase component Vcuref, the V-phase component Vcvref, and the W-phase component Vcwref with a switching frequency fsw described later, and outputs a gate signal Vgate to the power conversion unit 3.
  • control unit 9 includes a disturbance information selection unit 71 and a switching frequency calculation unit 72 as shown in FIG. 2E.
  • the disturbance information selection unit 71 selectively adopts the system voltage amplitude detected from the plurality of voltage detection units 7, calculates the system voltage amplitude Vac_fb ′, and outputs it to the switching frequency calculation unit 72.
  • the system voltage amplitude input to the disturbance information selection unit 71 is not only the system voltage amplitude Vac_fb1 and Vac_fb2 calculated from the system voltage value detected by the voltage detector 7 in the storage battery system 1000, but also the system input from the outside Voltage amplitudes Vac_fb3... Vac_fbn are also included.
  • the disturbance information selection unit 71 may set the average value of the plurality of system voltage amplitudes to Vac_fb ', or may set the minimum value of the plurality of system voltage amplitudes to Vac_fb'.
  • the switching frequency calculation unit 72 calculates the switching frequency according to the system voltage amplitude Vac_fb '.
  • the switching frequency calculation unit 72 stores in advance switching frequency setting values fsw1, fsw2,.
  • the switching frequency calculation unit 72 selects a setting value that matches the input system voltage amplitude Vac_fb ′ from the plurality of switching frequency setting values.
  • the validity / invalidity of the decrease in the switching frequency at the time of the system disturbance by the switching frequency calculation unit 72 can be switched by the switching signal Sw_en1 of the switching frequency decrease at the time of the system disturbance from the external input device 10.
  • the switching frequency calculation unit 72 outputs the maximum value Icdref_max and the minimum value Icdref_min of the command value of the effective current component of the output current of the power conversion unit 3 to the command value limiter 63 described above. Further, the switching frequency calculator 72 outputs the maximum value Icqref_max and the minimum value Icqref_min of the command value of the reactive current component of the output current of the power converter 3 to the command value limiter 67. Further, the switching frequency calculation unit 72 outputs the AQR and ACAVR control selection results to the AQR / ACAVR control switch 87.
  • control unit 9 in the first embodiment will be described focusing on the operation of the switching frequency calculation unit 72.
  • control method of the switching frequency calculating part 72 at the time of applying 1st Embodiment to the storage battery system 1000 of FIG.1 and FIG.2 is demonstrated.
  • step S11 it is determined whether the switching signal Sw_en1 that is valid / invalid for the decrease in switching frequency at the time of system disturbance is 1 or 0.
  • Step S11 is a process for confirming whether the control for reducing the switching frequency at the time of system disturbance is valid or invalid. If Sw_en1 is 1, the process proceeds to step S12. If Sw_en1 is 0, the process of FIG.
  • the switching signal Sw_en1 is a signal for switching whether or not to execute control for reducing the switching frequency fsw of the power conversion unit 3 when the system is disturbed. Depending on various conditions including the installation location of the storage battery system 1000, it may be preferable to disable the control for reducing the switching frequency fsw. For this reason, in the first embodiment, it is possible to select whether or not to execute the control for reducing the switching frequency fsw by the switching signal Sw_en1.
  • step S12 it is determined whether the system voltage amplitude Vac_fb 'output from the disturbance information selection unit 71 is less than the system disturbance determination threshold Vac_fbth. If the system voltage amplitude Vac_fb 'is less than the system disturbance determination threshold Vac_fbth, it is determined that the system disturbance has occurred, and the process proceeds to step S13. If the system voltage amplitude Vac_fb 'is greater than or equal to the system disturbance determination threshold Vac_fbth, it is determined that no system disturbance has occurred, and the process proceeds to step S16.
  • step S13 the AQR control is switched to the ACAVR control in order to suppress the system voltage drop during the system disturbance.
  • step S14 in order to increase the short-time tolerance of the switching element of the power conversion unit 3, the switching frequency fsw is changed from the switching frequency fsw0 (reference value) before the system disturbance to fsw1 ( ⁇ fsw0). By reducing the switching frequency fsw, a larger current can be supplied to the system 6 when a disturbance occurs.
  • step S14 the maximum value Idref_max and the minimum value Idref_min of the effective current component of the output current command of the power converter 3 are changed to Idref_max1 and Idref_min1, respectively, in order to allow a larger current to flow through the system 6. Further, the maximum value Iqref_max and the minimum value Iqref_min of the reactive current component of the output current command of the power converter 3 are changed to Iqref_max1 and Iqref_min1, respectively. Thereafter, the process proceeds to step S15.
  • Idref_max1 is larger than the reference value Idref_max0 before the system disturbance
  • Idref_min1 is smaller than the reference value Idref_min0 before the system disturbance
  • Iqref_max1 is larger than the reference value Iqref_max0 before the system disturbance
  • Iqref_min1 is smaller than the reference value Iqref_min0 before the system disturbance.
  • the current rating of the switching element is determined by the absolute current rating and the maximum junction temperature.
  • the absolute current rating refers to a current value at which the switching element is destroyed when a current is further passed through the switching element. In the first embodiment, it is assumed that the current flowing through the switching element is equal to or less than the absolute current rating of the switching element.
  • the maximum junction temperature refers to the junction temperature at which the switching element is destroyed if the temperature of the semiconductor chip of the switching element further increases.
  • the maximum junction temperature is determined by the amount of heat generated by the switching element, the cooling performance of the cooler of the switching element such as a heat sink or a fan, and the ambient temperature.
  • the amount of heat generated by the switching element is generally determined by the conduction loss and switching loss (turn-on loss, turn-off loss, recovery loss) of the switching element itself.
  • the switching loss is proportional to the switching frequency. For this reason, if the switching frequency is lowered, the amount of heat generated by the switching element can be reduced.
  • the switching frequency is low even at the same junction temperature, more current can flow through the switching element. If more current can flow through the switching element, more power can be supplied from the power system stabilization system to the system when the system is disturbed, thus increasing the compensation effect of the system transient stability by the power system stabilization system. be able to.
  • harmonic components included in the output voltage and current of the power converter 3 increase, so that the switching frequency cannot be lowered in normal times.
  • priority is given to prevention of power supply disconnection over suppression of harmonic components.
  • the switching frequency fsw of the power converter 3 is reduced only when the system disturbance occurs.
  • the maximum value of the output current command of the power converter 3 is increased within the range of the absolute current rating of the switching element or less.
  • step S15 1 is added to the count value Cnt1, and the process of FIG.
  • the process of adding 1 to Cnt1 is for providing a delay period for maintaining a state in which the current withstand capability has increased even after system voltage recovery.
  • step S16 it is determined whether the count value Cnt1 is 1 or more. If the count value Cnt1 is 1 or more, it is determined that the system voltage has been recovered again after the system voltage has once decreased due to system disturbance, and the process proceeds to step S17. If Cnt1 is less than 1, it is determined that it is not immediately after system voltage recovery, and the process of FIG.
  • step S17 it is determined whether the count value Cnt2 is less than Cnt2end. If the count value Cnt2 is less than Cnt2end, it is determined that the delay period is described above, and the process proceeds to step S18. If Cnt2 is equal to or greater than Cnt2end, it is determined that the above-described delay period has ended, and the process proceeds to step S19.
  • step S18 1 is added to the count value Cnt2. This is a process for storing the above-described delay period.
  • step S19 since the delay period has ended, the control is switched from ACAVR to normal AQR, and the process proceeds to step S20.
  • step S20 system disturbance generation is performed for the switching frequency fsw, the maximum value Idref_max and the minimum value Idref_min of the active current component of the output current command, and the maximum value Iqref_max and the minimum value Iqref_min of the reactive current component of the output current command of the power conversion unit 3, respectively.
  • the process returns to the previous reference value and proceeds to step S21.
  • step S21 the count value Cnt1 and the count value Cnt2 are returned to the initial value 0, and the process of FIG.
  • FIG. 4A is a graph of the system voltage Vs and the output current Ic of the power conversion unit 3 when the control for reducing the switching frequency is not performed when a disturbance occurs as in the first embodiment (first comparative example). is there.
  • FIG. 4B is a graph of the system voltage Vs and the output current Ic of the power conversion unit 3 when control is performed to reduce the switching frequency when a disturbance occurs according to the first embodiment.
  • the power conversion unit 3 starts control to increase the reactive power supplied to the system 6 in order to suppress the decrease in the system voltage Vs by the ACAVR control of the control unit 9.
  • the output current Ic also increases.
  • the output current Ic of the power conversion unit 3 is limited to the maximum value Icref_max0 of the output current command of the power conversion unit 3, and thus the reactive power output is also limited.
  • the switching frequency calculation unit 72 detects a decrease in the system voltage Vs and starts control to decrease the switching frequency fsw. Then, at t1 after ⁇ t from time t0, the decrease of the switching frequency fsw and the increase of the maximum value Icref_max and the minimum value Icref_min of the output current command value of the power converter 3 are completed. Since the power converter 3 can increase the maximum value of the output current Ic as much as the switching frequency fsw is lowered, the reactive power to be supplied can be increased compared to the case of FIG. 4A. As a result, it is possible to suppress a decrease in the system voltage Vs when the system disturbance occurs, and to enhance the effect of preventing the power supply from being lost when the system disturbance occurs by the power system stabilization system.
  • FIG. 5 illustrates a control method of the second comparative example.
  • the output current Ic is detected by a current sensor or the like, the output current Ic is detected, and when the output current Ic reaches the maximum value Iref_max0, control is performed to reduce the switching frequency fsw. .
  • a system disturbance occurs at time t0, which is detected by a change in the output current Ic.
  • the output current Ic of the power conversion unit 3 has not reached the maximum value Icref_max0 of the output current command of the power conversion unit 3, and thus control for reducing the switching frequency fsw is not started.
  • the length (t0 to t2) of the period ⁇ t required from the occurrence of the system disturbance to the process of decreasing the switching frequency fsw is set to the maximum value Icref_max0 of the output current Ic of the power conversion unit 3. It is limited and becomes longer than the case of FIG. 4B. For this reason, there is a possibility that the increase in overcurrent withstand capability is delayed as compared with the case of FIG. 4B.
  • the switching frequency calculation part 72 detects the fall of the system voltage Vs from the time t0 when the system disturbance occurs, and starts the fall of the switching frequency fsw. For this reason, the time until the output current Ic of the power conversion unit 3 reaches the maximum value Icref_max0 of the output current command of the power conversion unit 3 can be used for the process of lowering the switching frequency fsw.
  • the switching frequency fsw is reduced based on the detection result of the output current Ic
  • the time from the occurrence of the system disturbance to the completion of the switching frequency reduction can be shortened.
  • more reactive power can be supplied to the system faster from the power system stabilization system when the system is disturbed, so that the effect of suppressing the system voltage drop can be enhanced and the effect of preventing the power supply from falling off can be enhanced.
  • FIG. 6 is a graph for explaining a first modification of the first embodiment.
  • the switching frequency calculator 72 changes the switching frequency fsw from the reference value fsw0 to fsw1 by one step has been described as an example.
  • the switching frequency fsw is changed from the reference value fsw0 to a plurality of stages, for example, two stages (fsw1, fsw2).
  • FIG. 6 is a graph for explaining the effect when the switching frequency is changed in a plurality of stages.
  • a determination threshold value Vac_fbth2 smaller than this is provided, and the system voltage amplitude Vac_fb ′ output from the disturbance information selection unit 71 is less than Vac_fbth2 Lowers the switching frequency fsw to a switching frequency fsw2 lower than the switching frequency fsw1.
  • the switching frequency fsw can be set according to the degree of system disturbance.
  • the output current command limit value Icref_max is changed from the reference value Icref_max0 to Icref_max1 larger than this.
  • the output current command limit value Icref_max is changed to Icref_max2 larger than Icref_max1.
  • the output current command limit value Icref_max increases, a larger reactive current can be supplied to the system 6 when a disturbance occurs.
  • the level of the system disturbance is small, the temperature increase of the extra switching element can be suppressed.
  • the level of the system disturbance is large, the amount of reactive power supplied can be increased. That is, it is possible to cope with the degree of system disturbance.
  • FIG. 7 is a graph for explaining a second modification of the first embodiment.
  • the switching frequency fsw is decreased and the maximum value Icref_max of the output current command of the power conversion unit 3 is increased.
  • the second modification in addition to this, the power As the maximum value Icref_max of the output current command of the converter 3 increases, the maintenance time tlim of the increased maximum value is changed.
  • FIG. 7 shows an example of the relationship between the maximum time duration tlim of the output current command of the power conversion unit 3 and the output current command limit value Icref_max of the power conversion unit 3.
  • the maximum value Icref_max of the output current command of the power conversion unit 3 is set to Icref_max0, and no maintenance time tlim is provided for Icref_max0.
  • the sustain time tlim is set shorter as the maximum value Icref_max of the output current command increases.
  • the maintenance time tlim is accordingly limited to tlim1, Set to tlim2 ( ⁇ tlim1).
  • the switching frequency fsw is returned to the reference value (increased), and the maximum value Icref_max of the output current command of the power conversion unit 3 is returned to Icref_max0 that is the value before the occurrence of the disturbance.
  • the maximum value Icref_max of the output current command of the power conversion unit 3 and the maintenance time tlim of the maximum value of the output current command of the power conversion unit 3 can be stored in the switching frequency calculation unit 72 in advance.
  • the switching frequency fsw is returned to the original value regardless of the maintenance time tlim according to the temperature information Tsw, and the maximum value Icref_max is set to The original value Icref_max0 may be restored.
  • the maintenance time tlim can be set longer. That is, when determining the duration tlim according to the table indicating the relationship between the maximum value Icref_max stored in advance and the maintenance time tlim, the worst condition in which the temperature of the switching element becomes the highest must be assumed, so the maintenance time tlim is shortened. Must be set to By directly measuring and acquiring the temperature information Tsw, the maintenance time tlim can be set longer.
  • the overall configuration is substantially the same as that of the first embodiment (FIG. 1), and the configuration of the control unit 9 is also such that the PLL calculator 54 (FIG. 1) is configured as shown in FIG. Except for this point, it is substantially the same as the first embodiment (FIG. 2).
  • the configuration of the PLL calculator 54 shown in detail in FIG. 8 obtains the system angular frequency ⁇ of the voltage of the system 6 as system disturbance information, and this system angular frequency ⁇ is obtained when the disturbance occurs. Used for controlling the switching frequency fsw.
  • the PLL calculator 54 shown in FIG. 8 is a circuit for detecting a change in the system angular frequency ⁇ of the system 6.
  • the PLL calculator 54 includes an ⁇ - ⁇ converter 541, a dq converter 542, a subtractor 543, a PI controller 544, an adder 545, an integrator 546, and synchronous phase signal generation units 547 and 548. .
  • ⁇ - ⁇ converter 541 calculates ⁇ component Vs ⁇ and ⁇ component Vs ⁇ of the system voltage from system voltages Vsu, Vsv, and Vsw, and outputs the result to dq converter 542.
  • the dq converter 542 calculates the active current component Vsd and the reactive voltage component Vsq of the system voltage from the ⁇ component Vs ⁇ and the ⁇ component Vs ⁇ .
  • the reactive voltage component Vsq is output to the subtracter 543.
  • the subtractor 543 calculates a deviation between the reactive voltage component command Vsqref and the reactive voltage component Vsq of the system voltage, and outputs it to the PI controller 544.
  • the PI controller 544 calculates the system angular frequency deviation ⁇ so as to eliminate the deviation between the reactive voltage component command Vsqref and the reactive voltage component Vsq, and outputs it to the adder 545.
  • the adder 545 calculates a system angular frequency ⁇ , which is the sum of the reference system angular frequency ⁇ 0 and the system angular frequency deviation ⁇ , and outputs the system angular frequency ⁇ to the adder 101 (FIG. 9) described later.
  • the integrator 546 and the synchronization phase signal generation units 547 and 548 generate the synchronization phase signals cos ⁇ t and sin ⁇ t based on the system angular frequency ⁇ .
  • This abnormality detection circuit 100 ′ can be composed of an adder 101, an absolute value calculator 102, and a comparator 103.
  • the adder 101 outputs a deviation ⁇ between the system angular frequency ⁇ and the reference angular frequency ⁇ 0 output from the adder 545 in FIG. 8 to the absolute value calculator 102.
  • the absolute value calculator 102 calculates the absolute value of ⁇ and outputs it to the comparator 103.
  • the comparator 103 determines whether or not the absolute value of ⁇ is larger than the abnormal threshold value ⁇ th of the system angular frequency.
  • the abnormality determination signal ⁇ _alarm of the system angular frequency is set to “1”.
  • the determination result ⁇ _alarm is It is set to “0”.
  • step S12 ′ it is determined whether or not the abnormality determination signal ⁇ _alarm based on the system angular frequency ⁇ is “1” instead of the system voltage amplitude Vac_fb ′. It is a point. Others are the same as in FIG. Note that determination based on the system voltage amplitude Vac_fb ′ and determination based on the system angular frequency ⁇ may be used in combination.
  • control for matching the output of the power conversion unit 3 with the active power command Pref and the reactive power command Qref of the host system 11 is applied to the control unit 9, and when system disturbance occurs.
  • the control is changed to control that suppresses a decrease in system voltage.
  • virtual synchronous generator control is applied to the control unit 9 so that the storage battery 1, the DC voltage smoothing unit 2, the power conversion unit 3 and the like in FIG.
  • Control to the power conversion unit 3 and the like in the control unit 9 is performed so as to have the synchronizing power of the generator.
  • the virtual synchronous generator and the virtual synchronous generator control are well known from many documents including, for example, Japanese Patent Application Laid-Open No. 2014-168351, and are omitted here.
  • transient active power that suppresses power supply fluctuation after system voltage recovery Can be supplied.
  • the current withstand capability of the switching element can be increased when a system disturbance occurs, and the power system The power that can be supplied from the stabilization system can be increased.
  • the power system stabilization system of the third embodiment shown in FIG. 11 is a renewable energy power generation system using a wind power generator as a power source. That is, the power system stabilization system of the third embodiment includes the storage battery 1 (FIG. 1) of the first embodiment and the second embodiment, the wind turbine 18, the generator 17, and the power conversion for rectification. Part 16 is replaced. Also in the third embodiment, as in the first embodiment, the current withstand capability of the switching element can be increased when a system disturbance occurs, and the power that can be supplied from the renewable energy power generation system is increased. Can do. Further, it is possible to shorten the time from the occurrence of the system disturbance until the power conversion device completes the increase in the current tolerance of the switching element.
  • FIG. 12 shows an example of an integrated renewable energy power generation system including a plurality of power stabilization systems and renewable energy power generation systems according to the first to third embodiments.
  • the integrated renewable energy power generation system 15 of FIG. 12 performs integrated control of the control unit 9 of the power conversion unit 3 of a plurality of power system stabilization systems (here, two systems 1000A and 1000B are shown as an example).
  • the integrated control unit 13 is provided.
  • the integrated control unit 13 outputs to the plurality of systems 1000A and 1000B the switching signal Sw_en1 for enabling / disabling the switching frequency reduction during the system disturbance and the system disturbance information from the voltage detectors 8E and 8F outside the system. Therefore, each system 1000A, 1000B operates the power system stabilization function based on not only the system disturbance information obtained inside the system 1000A, 1000B but also the system disturbance information outside the systems 1000A, 1000B.
  • the power system stabilization function can be enhanced by decreasing the switching frequency fsw and increasing the maximum value of the output current command of the power converter 3.
  • the temperature information Tsw of the switching element of each power conversion unit 3 is input to the integrated control unit 13 from the plurality of systems 1000A and 1000B.
  • the integrated control unit 13 reduces the switching frequency fsw when the system is disturbed and increases the maximum value of the output current command of the power conversion unit 3 according to the temperature condition of the switching elements of the systems 1000A and 1000B.
  • this invention is not limited to the above-mentioned Example, Various modifications are included.
  • the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • a part of the configuration of a certain embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of a certain embodiment.
  • DESCRIPTION OF SYMBOLS 1 ... Storage battery, 2 ... DC voltage smoothing part, 3 ... Power conversion part, 4 ... Harmonic filter, 5 ... System transformer, 6 ... System
  • Multiplier 58 ... Square root calculator, 59 ... system voltage amplitude calculation unit, 60A, 60B ... LPF, 61 ... output active power limiter, 62 ... APR, 63 ... command value limiter, 64 ... ACR, 65 ... AQR, 66 ... ACAVR, 67 ... command value limiter, 68 ... Inverse dq converter, 69... Inverse ⁇ - ⁇ 70: PWM calculator, 71 ... Disturbance information selector, 72 ... Switching frequency calculator, 544 ... PI controller, 546 ... Integrator, 547, 548 ... Synchronous phase signal generator, 77 ... Adder, 78 ... Subtractor, 79 ... Subtractor, 80 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

擾乱状態時に電力系統安定化システムから系統に迅速に多くの無効電力を供給することができ、これにより系統電圧の低下を抑制し、電源の脱落を抑制することができる電力系統安定化システムを提供する。この電力系統安定化システムは、入力電力を交流電力に変換する電力変換部と、前記電力変換部を制御する制御部と、電力系統の擾乱を検知して系統擾乱情報を出力する系統擾乱検知部とを備え、前記制御部は、前記系統擾乱情報に基づき前記電力変換部のスイッチング周波数を低下させるよう構成される。

Description

電力系統安定化システム
　本発明は、電力系統安定化システムに関する。
　近年の再生可能エネルギーの大量導入により、総発電量に対する既存の同期発電機の割合が低下している。再生可能エネルギーは、同期発電機のような慣性を有しないため、同期発電機の減少は系統の慣性低下につながる。
　慣性の低下による系統の過渡安定度低下を補償するために、系統擾乱時に蓄電池システムのような電源と電力変換装置から構成される電力系統安定化システムから電力を供給する技術が知られている。系統擾乱時には、電力変換装置は、無効電力を含め、より大きな電流を短時間であっても出力できることが望ましい。
　しかし、電力変換装置を構成するスイッチング素子の熱時定数が短く、スイッチング素子の熱耐量も小さいため、電力変換装置から大きな電流を流すことは、短時間であっても困難である。
　スイッチング素子の短時間過電流耐量を増加させるという課題の解決策として、特許文献１には、電力変換装置の出力電流に応じて電力変換装置のスイッチング周波数を低下させることにより、スイッチング素子の破壊を防ぎつつ、過電流耐量を増加させ、電力変換装置の使用範囲を広げる制御方式が提案されている。
　しかし、出力電流に応じて電力変換装置のスイッチング周波数を低下させる方式では、出力電流が過電流制限値に達してからスイッチング周波数を低下させるため、過電流耐量増加が遅れる虞があり、このため、電力変換装置の使用範囲を十分に広げることができないという問題があった。系統擾乱発生から電力変換装置がスイッチング素子の電流耐量増加を完了するまでの時間が遅いと系統擾乱による系統電圧低下が原因で電源が脱落するおそれがあった。
特許第６１６９４５９号公報
　本発明は、擾乱状態時に電力系統安定化システムから系統に迅速に、多くの無効電力を供給することができ、これにより系統電圧の低下を抑制し、電源の脱落を抑制することができる電力系統安定化システムを提供することを目的とする。
　本発明に係る電力系統安定化システムは、入力電力を交流電力に変換する電力変換部と、前記電力変換部を制御する制御部と、電力系統の擾乱を検知して系統擾乱情報を出力する系統擾乱検知部とを備え、前記制御部は、前記系統擾乱情報に基づき前記電力変換部のスイッチング周波数を低下させるよう構成されたことを特徴とする。
　本発明によれば、系統擾乱時の系統擾乱情報に基づいて電力変換部のスイッチング周波数を低下させることで、電力変換部の出力電流に基づいて電力変換部のスイッチング周波数を低下させる場合と比較して、系統擾乱発生からのスイッチング周波数低下完了までの時間を短縮できる。それによって、系統擾乱発生から電力変換装置がスイッチング素子の電流耐量増加を完了するまでの時間を短縮できる。その結果、系統擾乱時に電力系統安定化システムから系統により迅速に、より多くの無効電力を供給できるため、系統電圧の低下を抑制し、電源の脱落を抑制することができる。
第１の実施の形態に係る電力系統安定化システムの全体構成を示したブロック図である。 制御部９の構成例を説明する回路ブロック図である。 制御部９の構成例を説明する回路ブロック図である。 制御部９の構成例を説明する回路ブロック図である。 制御部９の構成例を説明する回路ブロック図である。 制御部９の構成例を説明する回路ブロック図である。 第１の実施の形態における制御部９の動作を説明するフローチャートである。 第１の実施の形態の効果を説明するグラフである。 第１の実施の形態の効果を説明するグラフである。 第１の実施の形態の効果を説明するグラフである。 第１の実施の形態の第１の変形例について説明するグラフである。 第１の実施の形態の第２の変形例について説明するグラフである。 第１の実施の形態の第３の変形例について説明する回路ブロック図である。 第１の実施の形態の第３の変形例について説明する回路ブロック図である。 第１の実施の形態の第３の変形例について説明するフローチャートである。 第３の実施の形態の全体構成を示すブロック図である。 第４の実施の形態の全体構成を示すブロック図である。
　以下、本発明の実施の形態について図面を参照して詳細に説明する。ただし、本発明は以下の実施の形態に限定されることなく、本発明の技術的な概念の中で種々の変形例や応用例をもその範囲に含むものである。
[第１の実施の形態]
　本発明の第１の実施の形態を図１～図７に基づき詳細に説明する。
　図１は第１の実施の形態に係る電力系統安定化システムの全体構成を示したブロック図である。図１の電力系統安定化システムは、蓄電池システム１０００を適用対象とした場合を例として説明している。蓄電池システム１０００は、蓄電池１、直流電圧平滑部２、電力変換部３、高調波フィルタ４、系統変圧器５、電圧検出器７（７Ａ～７Ｃ）、電流検出器８（８Ａ～８Ｂ）、制御部９、外部入力装置１０から構成される。
　蓄電池１は、系統電圧や系統周波数の変動を抑制するための有効電力や無効電力の供給源である。直流電圧平滑部２は、蓄電池１から出力される直流電圧を平滑化する機能を有する。電力変換部３は、ＩＧＢＴやダイオードなどのスイッチング素子から構成され、平滑化された直流電圧を交流電圧に変換する。高調波フィルタ４は、電力変換部３が出力する交流電圧に含まれる高調波成分をカットオフする役割を有する。系統変圧器５は、高調波フィルタ４を通過した交流電圧を、系統６の交流電圧に変換する機能を有する。
　電圧検出器７（７Ａ、７Ｂ、７Ｃ）は、蓄電池１の端子間電圧Ｖｂａｔ、系統電圧Ｖｓｕ、Ｖｓｖ、Ｖｓｗ、Ｖｓｕ２、Ｖｓｖ２、Ｖｓｗ２を検出する電圧センサである。また、電流検出器８（８Ａ、８Ｂ）は、蓄電池１の端子間の電流Ｉｂａｔ、電力変換部３の出力電流Iｃｕ、Iｃｖ、Iｃｗを検出する電流センサである。
　制御部９は、上位システム１１より、有効電力指令Ｐｒｅｆと無効電力指令Ｑｒｅｆを受信する。一方、制御部９から上位システム１１には、蓄電池１の充電状態情報ＳＯＣが入力される。上位システム１１は、受信された充電状態情報ＳＯＣに従い、有効電力指令Ｐｒｅｆと無効電力指令Ｑｒｅｆを調整する。
　また、電圧検出器７と電流検出器８から、蓄電池１の端子間電圧Ｖｂａｔ、蓄電池１の端子間電流Ｉｂａｔ、系統電圧Ｖｓｕ、Ｖｓｖ、Ｖｓｗ、Ｖｓｕ２、Ｖｓｖ２、Ｖｓｗ２、電力変換部３の出力電流Iｃｕ、Iｃｖ、Iｃｗが制御部９に入力される。制御部９は、入力された各種電圧、各種電流を元に、電力変換部３の出力電力と上位システム１１の有効電力指令Ｐｒｅｆ及び無効電力指令Ｑｒｅｆが一致するように電力変換部３を制御する。
　また、電力系統安定化システム１０００の外部の電圧検出器（図示せず）で検出した系統電圧振幅Ｖａｃ＿ｆｂ３・・・Ｖａｃ＿ｆｂｎも、系統擾乱情報として制御部９に入力され得るよう構成されている。これらの系統擾乱情報に基づき、系統の擾乱の発生の有無を判定し、その判定の結果に従って電力変換部３の制御を行う。具体的に制御部９は、系統擾乱が発生したと判断される場合には、後述するように、電力変換部３のスイッチング素子のスイッチング周波数ｆｓｗを低下させるとともに、出力電流の最大値を増加させる制御を実行する。すなわち、制御部９は、電力系統の系統擾乱を検知して系統擾乱情報を出力する系統擾乱検知部として機能する。
　制御部９は、電力変換部３に含まれるスイッチング素子の温度情報Ｔｓｗも、図示しない温度センサから受信する。制御部９は、この温度情報Ｔｓｗに基づいて、電力変換部３を制御するためのゲート信号Ｖｇａｔｅを制御する。電力変換部３が、一例としてｎ個のスイッチング素子を有している場合、そのｎ個のスイッチング素子の温度情報が、それぞれ制御部９に出力され得る。スイッチング素子の数は、例えば電力変換部３が三相の２レベルインバータであった場合は６個となる。スイッチング素子の温度検出器は少なくとも１つ備えられていればよく、全スイッチング素子に対応して設けられる必要はなく、一部のスイッチング素子にのみ設けられていてもよい。
　また、制御部９には、外部入力装置１０から各種信号及び設定値を入力可能にされている。ここでは一例として、
　・系統擾乱時のスイッチング周波数の低下の有効無効の切替信号Ｓｗ＿ｅｎ１
　・系統擾乱時のスイッチング周波数設定値ｆｓｗ１、ｆｓｗ２・・・ｆｓｗｎ
が外部入力装置１０から制御部９に入力される。
　この第１の実施の形態では、制御部９により、系統擾乱情報に従い、電力変換部３のスイッチング周波数を低下させる制御が行われる。しかし、切替信号Ｓｗ＿ｅｎ１が“１”の場合に周波数低下制御を実行する一方、“０”の場合にはこの制御を行わないようにすることが可能である。
　また、外部入力装置１０からスイッチング周波数設定値ｆｓｗ１、ｆｓｗ２・・・ｆｓｗｎが入力され、この複数のスイッチング周波数設定値のいずれかが、スイッチング周波数を低下させる制御を実行する場合において、低下後のスイッチング周波数の値として選択される。
　次に、図２Ａ～図２Ｅを参照して、制御部９のより詳細な構成を説明する。
　図２Ａに示すように、制御部９は、充電率演算器５１と、出力電力制限値演算器５２とを備えている。
　充電率演算器５１は、蓄電池１の端子間電圧Ｖｂａｔと端子間電流Ｉｂａｔから充電率ＳＯＣを算出し、上位システム１１と出力電力制限値演算器５２に出力する。
　出力電力制限値演算器５２は、充電率ＳＯＣから蓄電池１の許容放電電力、許容充電電力を算出し、その値を電力変換部３の最大出力有効電力の制限値Ｐｍａｘと最小出力有効電力の制限値Ｐｍｉｎとして、後述するリミッタ６１に出力する。換言すれば、出力電力制限値演算器５２は、蓄電池１の充電状況に基づき、蓄電池からどの程度の放電が可能であるのかを判定するとともに、どの程度の電力を蓄電池に充電可能なのかを判定し、これにより電力変換部３の最大出力有効電力の制限値を設定する。
　図２Ｂに示すように、制御部９は、電力演算部５３、ＰＬＬ演算器５４、α－β変換器５５、及びｄ－ｑ変換器５６を備えている。電力演算部５３は、系統電圧Ｖｓ（Ｖｓｕ、Ｖｓｖ、Ｖｓｗ）、及び電力変換部３の出力電流Iｃｕ、Iｃｖ、Iｃｗから電力変換部３の出力有効電力Ｐａｃと出力無効電力Ｑａｃを算出する。出力有効電力Ｐａｃと出力無効電力Ｑａｃは、後述する減算器７８と減算器８１に出力される。
　ＰＬＬ（Phase-Locked-Loop）演算器５４は、系統電圧Ｖｓｕ、Ｖｓｖ、Ｖｓｗの同期位相信号ｃｏｓωｔとｓｉｎωｔを算出し、ｄ－ｑ変換器５６と、後述する逆ｄ－ｑ変換器６８に出力する。α－β変換器５５は、電力変換部３の出力電流Iｃｕ、Iｃｖ、Iｃｗから電力変換部３の出力電流のα成分Ｉｃαとβ成分Ｉｃβを算出して、ｄ－ｑ変換器５６へ出力する。
　ｄ－ｑ変換器５６はα成分Ｉｃαとβ成分Ｉｃβから電力変換部３の出力電流の有効電流成分Ｉｃｄ＿ｆｂと無効電流成分Ｉｃｑ＿ｆｂを算出し、後述する減算器７９と減算器８２に出力する。
　図２Ｃに示すように、制御部９は、系統電圧振幅を演算する系統電圧振幅演算部５９を備えている。系統電圧振幅演算部５９は、前述したα－β変換器５５、乗算器５７、加算器７７、平方根演算器５８を備えている。
　α－β変換器５５は、系統電圧Ｖｓｕ、Ｖｓｖ、Ｖｓｗから、当該系統電圧のα成分Ｖｓαとβ成分Ｖｓβを算出する。乗算器５７は、α成分Ｖｓαとβ成分Ｖｓβを自乗してＶｓα２とＶｓβ２を算出する。加算器７７は、このＶｓα２とＶｓβ２の和を算出し、平方根演算部５８に出力する。平方根演算部５８は、Ｖｓα２とＶｓβ２の和の平方根を算出する。この算出結果が系統電圧振幅Ｖａｃ＿ｆｂ１となり、擾乱情報選択部７１に入力される。なお、系統電圧振幅Ｖａｃ＿ｆｂ２も同様にして、系統電圧Ｖｓｕ２、Ｖｓｖ２、Ｖｓｗ２に基づいて算出される。
　また、図２Ｄに示すように、制御部９は、比較器１００を備えている。比較器１００は、電力変換部３を構成するスイッチング素子の温度情報Ｔｓｗが異常温度閾値Ｔｓｗ＿ｔｈより大きいか否かを判定するように構成されている。スイッチング素子の温度情報Ｔｓｗが異常温度閾値Ｔｓｗ＿ｔｈより大きい場合は、温度異常判定信号Ｔｓｗ＿ａｌａｒｍが“１”とされる。一方、スイッチング素子の温度情報Ｔｓｗが異常温度閾値Ｔｓｗ＿ｔｈ以下の場合は、温度異常判定信号Ｔｓｗ＿ａｌａｒｍが“０”とされる。温度異常判定信号Ｔｓｗ＿ａｌａｒｍは、後述するスイッチング周波数演算部７２に出力される。
　また、図２Ｅに示すように、制御部９は、出力有効電力リミッタ６１、減算器７８、ＡＰＲ(automatic active power regulator)６２、指令値リミッタ６３、減算器７９、８１、ＡＱＲ(Automatic reactive power(Q) Regulator)６５、ＡＱＲ／ＡＣＡＶＲ制御切替器８７、指令値リミッタ６７、減算器８２、ＡＣＲ６４、及び加算器８０、８３を有する。
　出力有効電力リミッタ６１は、上位システム１１から入力される有効電力指令Ｐｒｅｆの最大値及び最小値を、それぞれ出力電力制限値演算器５２から出力された指定値Ｐｍａｘ、Ｐｍｉｎに制限する機能を有する。有効電力指令Ｐｒｅｆにより指定された電力の最大値及び最小値として大きな値が指定されていても、蓄電池１における充電率ＳＯＣからその最大値及び最小値が過大又は過小であると判断される場合には、その最大値及び最小値は指定値Ｐｍａｘ、Ｐｍｉｎに制限され得る。
　減算器７８は、制限後の有効電力指令Ｐｒｅｆ’と、電力演算部５３から入力された出力有効電力Ｐａｃとの偏差を算出し、ＡＰＲ(Automatic active Power Regulator)６２に出力する。
　ＡＰＲ６２は制限後の有効電力指令Ｐｒｅｆ’と出力有効電力Ｐａｃの偏差がなくなるように電力変換部３の出力電流の有効電流成分の指令値Ｉｃｄｒｅｆを算出し、指令値リミッタ６３に出力する。なお、ＡＰＲ６２は、Ｐ制御器やＰＩ制御器、ＰＩＤ制御器などで構成され得る。後述するＡＣＲ（Automatic Current Regulator）６４、ＡＱＲ(Automatic reactive power(Q) Regulator)６５、ＡＣＡＶＲ(Alternating Current Automatic Voltage Regulator）６６についても同様にＰ制御器やＰＩ制御器、ＰＩＤ制御器などで構成され得る。
　指令値リミッタ６３は、指令値Ｉｃｄｒｅｆの最大値をＩｃｄｒｅｆ＿ｍａｘに、最小値をＩｃｄｒｅｆ＿ｍｉｎに制限し、制限後の指令値Ｉｃｄｒｅｆ’を減算器７９に出力する。減算器７９は、制限後の指令値Ｉｃｄｒｅｆ’と、ｄ－ｑ変換器５６から出力された電力変換部３の出力電流の無効電流成分Ｉｃｄ＿ｆｂとの偏差を算出し、ＡＣＲ６４に出力する。
　減算器８１は、上位システム１１から入力された無効電力指令Ｑｒｅｆと、電力演算部５３から入力された出力無効電力Ｑａｃの偏差を算出し、その偏差をＡＱＲ６５に出力する。ＡＱＲ６５は無効電力指令Ｑｒｅｆと出力無効電力Ｑａｃの偏差がなくなるように電力変換部３の出力電流の無効電流成分の指令値Ｉｃｑｒｅｆを算出し、ＡＣＡＶＲ制御切替器８７に出力する。
　減算器８６は、系統電圧振幅指令Ｖａｃｒｅｆと、系統電圧振幅Ｖａｃ＿ｆｂ’の偏差を算出し、ＡＣＡＶＲ６６に出力する。ＡＣＡＶＲ６６は、系統電圧振幅指令Ｖａｃｒｅｆと系統電圧振幅Ｖａｃ＿ｆｂ’の偏差がなくなるように、電力変換部３の出力電流の無効電流成分の指令値Ｉｃｑｒｅｆを算出し、ＡＱＲ／ＡＣＡＶＲ制御切替器８７に出力する。
　ＡＱＲ／ＡＣＡＶＲ制御切替器８７は、系統擾乱が無い場合はＡＱＲ６５を選択し、上位システム１１からの無効電力指令Ｑｒｅｆと電力変換部の出力無効電力Ｑａｃを一致させる制御を選択する。一方、系統擾乱が有る場合は、ＡＱＲ／ＡＣＡＶＲ制御切替器８７はＡＣＡＶＲ６６を選択し、系統電圧振幅Ｖａｃ＿ｆｂの低下を抑制する制御を選択する。
　ＡＱＲ／ＡＣＡＶＲ制御切替器８７によって選択された電力変換部３の出力電流の無効電流成分の指令値Ｉｃｑｒｅｆが、指令値リミッタ６７に出力される。指令値リミッタ６７は、電力変換部３の出力電流の無効電流成分の指令値Ｉｃｑｒｅｆの最大値をＩｃｑｒｅｆ＿ｍａｘに、最小値をＩｃｑｒｅｆ＿ｍｉｎに制限し、制限後の指令値Ｉｃｑｒｅｆ’を減算器８２に出力する。減算器８２は、制限後の出力電流の無効電流成分の指令値Ｉｃｑｒｅｆ’と、ｄ－ｑ変換器５６から入力された無効電流成分Ｉｃｑ＿ｆｂとの偏差を算出し、その偏差をＡＣＲ６４に出力する。
　ＡＣＲ６４は、制限後の電力変換部３の出力電流の有効電流成分の指令値Ｉｃｄｒｅｆ’と、電力変換部３の出力電流のｄ軸成分Ｉｃｄ＿ｆｂとの偏差がなくなるように指令値Ｖｃｄｒｅｆを算出し、加算器８０に出力する。また、ＡＣＲ６４は、制限後の電力変換部３の出力電流の無効電流成分の指令値Ｉｃｑｒｅｆ’と、電力変換部３の出力電流のｑ軸成分Ｉｃｑ＿ｆｂとの偏差がなくなるように指令値Ｖｃｑｒｅｆを算出し、加算器８３に出力する。
　また、図２Ｅに示すように、前述のα－β変換器５５は、出力電流のα成分Ｉｃαとβ成分Ｉｃβに加え、系統電圧Ｖｓｕ、Ｖｓｖ、Ｖｓｗから、当該系統電圧のα成分Ｖｓαとβ成分Ｖｓβを算出する。ｄ－ｑ変換器５６は、α成分Ｖｓαとβ成分Ｖｓβから系統電圧の有効電圧成分Ｖｓｄ＿ｆｆと無効電圧成分Ｖｓｑ＿ｆｆを算出する。有効電圧成分Ｖｓｄ＿ｆｆと無効電圧成分Ｖｓｑ＿ｆｆは、ローパスフィルタ６０Ａ、６０Ｂに入力される。ローパスフィルタ６０Ａ及び６０Ｂを通過後の有効電圧成分Ｖｓｄ＿ｆｆ’と無効電圧成分Ｖｓｑ＿ｆｆ’は、後述する加算器８０，８３に入力される。
　加算器８０は、指令値Ｖｃｄｒｅｆと前述の有効電圧成分Ｖｓｄ＿ｆｆ’の和であるＶｃｄｒｅｆ’を算出して、逆ｄ－ｑ変換器６８に出力する。また、加算器８３は、指令値Ｖｃｑｒｅｆと前述の無効電圧成分Ｖｓｑ＿ｆｆ’の和であるＶｃｑｒｅｆ’を算出して、逆ｄ－ｑ変換器６８に出力する。
　逆ｄ－ｑ変換器６８は、有効電圧成分Ｖｃｄｒｅｆ’と無効電圧成分Ｖｃｑｒｅｆ’、系統電圧の同期位相信号ｃｏｓωｔ、ｓｉｎωｔから、電力変換部３の出力電圧指令のα成分Ｖｃαｒｅｆとβ成分Ｖｃβｒｅｆを算出して、逆αβ変換器６９に出力する。逆αβ変換器６９は、α成分Ｖｃαｒｅｆとβ成分Ｖｃβｒｅｆから電力変換部３の出力電圧指令のＵ相成分Ｖｃｕｒｅｆ、Ｖ相成分Ｖｃｖｒｅｆ、Ｗ相成分Ｖｃｗｒｅｆを算出して、ＰＷＭ演算器７０に出力する。
　ＰＷＭ演算器７０は、Ｕ相成分Ｖｃｕｒｅｆ、Ｖ相成分Ｖｃｖｒｅｆ、Ｗ相成分Ｖｃｗｒｅｆに基づき、電力変換部３を制御するためのゲート信号Ｖｇａｔｅを生成する。なお、ＰＷＭ演算器７０は、Ｕ相成分Ｖｃｕｒｅｆ、Ｖ相成分Ｖｃｖｒｅｆ、Ｗ相成分Ｖｃｗｒｅｆを、後述するスイッチング周波数ｆｓｗを比較してゲート信号Ｖｇａｔｅを電力変換部３に出力する。
　また、制御部９は、図２Ｅに示すように、擾乱情報選択部７１、及びスイッチング周波数演算部７２を備える。
　擾乱情報選択部７１は、複数の電圧検出部７から検出した系統電圧振幅を選択的に採用して、系統電圧振幅Ｖａｃ＿ｆｂ’を算出し、スイッチング周波数演算部７２に出力する。擾乱情報選択部７１に入力される系統電圧振幅は、蓄電池システム１０００内で電圧検出器７によって検出された系統電圧値から算出された系統電圧振幅Ｖａｃ＿ｆｂ１とＶａｃ＿ｆｂ２だけでなく、外部から入力された系統電圧振幅Ｖａｃ＿ｆｂ３・・・・Ｖａｃ＿ｆｂｎも含まれる。擾乱情報選択部７１は、例えば複数の系統電圧振幅の平均値をＶａｃ＿ｆｂ’としても良いし、複数の系統電圧振幅の最小値をＶａｃ＿ｆｂ’としても良い。
　スイッチング周波数演算部７２は、系統電圧振幅Ｖａｃ＿ｆｂ’に従い、スイッチング周波数を演算する。スイッチング周波数演算部７２には、あらかじめ系統擾乱時のスイッチング周波数設定値ｆｓｗ１、ｆｓｗ２・・・ｆｓｗｎが記憶されている。スイッチング周波数演算部７２は、この複数のスイッチング周波数設定値の中から、入力された系統電圧振幅Ｖａｃ＿ｆｂ’に適合する設定値を選択する。
　なお、これら設定値を、スイッチング周波数演算部７２に記憶する代わりに、外部入力装置１０から外部入力することもできる。
　また、スイッチング周波数演算部７２による系統擾乱時のスイッチング周波数の低下の有効無効は、外部入力装置１０からの系統擾乱時のスイッチング周波数の低下の有効無効の切替信号Ｓｗ＿ｅｎ１によって切替が可能である。
　また、スイッチング周波数演算部７２は、電力変換部３の出力電流の有効電流成分の指令値の最大値Ｉｃｄｒｅｆ＿ｍａｘ、最小値Ｉｃｄｒｅｆ＿ｍｉｎを前述の指令値リミッタ６３に出力する。また、スイッチング周波数演算部７２は、電力変換部３の出力電流の無効電流成分の指令値の最大値Ｉｃｑｒｅｆ＿ｍａｘ、最小値Ｉｃｑｒｅｆ＿ｍｉｎを指令値リミッタ６７に出力する。さらに、スイッチング周波数演算部７２は、ＡＱＲとＡＣＡＶＲの制御の選択結果をＡＱＲ／ＡＣＡＶＲ制御切替器８７に出力する。
　図３のフローチャートを参照して、第１の実施の形態における制御部９の動作を、スイッチング周波数演算部７２の動作を中心に説明する。ここでは、図１及び図２の蓄電池システム１０００に第１の実施の形態を適用した場合のスイッチング周波数演算部７２の制御方法について説明する。
　ステップＳ１１では、系統擾乱時のスイッチング周波数の低下の有効無効の切替信号Ｓｗ＿ｅｎ１が、１であるか０であるかを判定する。ステップＳ１１は、系統擾乱時のスイッチング周波数を低下させる制御が有効となっているか無効になっているかを確認するための処理である。Ｓｗ＿ｅｎ１が１であれば、ステップＳ１２へ処理を進める。Ｓｗ＿ｅｎ１が０であれば、図３の処理を終了する。
　切替信号Ｓｗ＿ｅｎ１は、系統擾乱時において電力変換部３のスイッチング周波数ｆｓｗを低下させる制御を実行するか否かを切り替えるための信号である。蓄電池システム１０００の設置場所などを含む各種条件によっては、スイッチング周波数ｆｓｗを低下させる制御を無効にすることが好ましい場合も考えられる。このため、この第１の実施の形態では、切替信号Ｓｗ＿ｅｎ１により、スイッチング周波数ｆｓｗを低下させる制御の実行の有無を選択可能としている。
　ステップＳ１２では、擾乱情報選択部７１から出力された系統電圧振幅Ｖａｃ＿ｆｂ’が系統擾乱の判定閾値Ｖａｃ＿ｆｂｔｈ未満かを判定する。系統電圧振幅Ｖａｃ＿ｆｂ’が系統擾乱の判定閾値Ｖａｃ＿ｆｂｔｈ未満であれば、系統擾乱発生有と判定してステップＳ１３へ処理を進める。系統電圧振幅Ｖａｃ＿ｆｂ’が系統擾乱の判定閾値Ｖａｃ＿ｆｂｔｈ以上であれば、系統擾乱発生無と判定してステップＳ１６へ処理を進める。
　ステップＳ１３では、系統擾乱時の系統電圧低下を抑制するために、ＡＱＲ制御からＡＣＡＶＲ制御に切り替える。
　ステップＳ１４では、電力変換部３のスイッチング素子の短時間耐量を増加させるために、スイッチング周波数ｆｓｗを、系統擾乱前のスイッチング周波数ｆｓｗ０（基準値）からｆｓｗ１（＜ｆｓｗ０）に変更する。スイッチング周波数ｆｓｗを低下させることにより、擾乱発生時においてより大きな電流を系統６に供給することが可能になる。
　ステップＳ１４では更に、系統６により大きな電流を流すことを可能にするため、電力変換部３の出力電流指令の有効電流成分の最大値Ｉｄｒｅｆ＿ｍａｘと最小値Ｉｄｒｅｆ＿ｍｉｎをそれぞれＩｄｒｅｆ＿ｍａｘ１とＩｄｒｅｆ＿ｍｉｎ１に変更する。また、電力変換部３の出力電流指令の無効電流成分の最大値Ｉｑｒｅｆ＿ｍａｘと最小値Ｉｑｒｅｆ＿ｍｉｎをそれぞれＩｑｒｅｆ＿ｍａｘ１とＩｑｒｅｆ＿ｍｉｎ１に変更する。その後、ステップＳ１５に処理を進める。
　ここで、Ｉｄｒｅｆ＿ｍａｘ１は系統擾乱前の基準値Ｉｄｒｅｆ＿ｍａｘ０よりも大きく、Ｉｄｒｅｆ＿ｍｉｎ１は系統擾乱前の基準値のＩｄｒｅｆ＿ｍｉｎ０よりも小さい。また、Ｉｑｒｅｆ＿ｍａｘ１は系統擾乱前の基準値Ｉｑｒｅｆ＿ｍａｘ０よりも大きく、Ｉｑｒｅｆ＿ｍｉｎ１は系統擾乱前の基準値Ｉｑｒｅｆ＿ｍｉｎ０よりも小さい。
　以下に、ステップＳ１４の処理により、スイッチング素子の短時間電流耐量が増加する原理について説明する。スイッチング素子の電流定格は絶対電流定格と最大ジャンクション温度によって決まる。絶対電流定格とは、それ以上電流をスイッチング素子に流すと当該スイッチング素子が破壊されてしまう電流値のことを指す。この第１の実施の形態では、スイッチング素子に流す電流は当該スイッチング素子の絶対電流定格以下であることが前提である。
　次に、最大ジャンクション温度とは、それ以上スイッチング素子の半導体チップの温度が上がってしまうと当該スイッチング素子が破壊されてしまうジャンクション温度のことを指す。最大ジャンクション温度は、スイッチング素子の発熱量と、ヒートシンクやファンなどのスイッチング素子の冷却器の冷却性能と、周囲温度によって決まる。スイッチング素子の発熱量は、概ねスイッチング素子自身の導通損失とスイッチング損失(ターンオン損失、ターンオフ損失、リカバリ損失)によって決まる。ここで、スイッチング損失はスイッチング周波数に比例する。このため、スイッチング周波数を低下させればスイッチング素子の発熱量を削減することができる。
　そのため、同じジャンクション温度でもスイッチング周波数が低ければ、より多くの電流をスイッチング素子に流すことができる。より多くの電流をスイッチング素子に流すことができれば、系統擾乱時により多くの電力を電力系統安定化システムから系統に供給できるため、電力系統安定化システムによる系統の過渡安定度の補償効果を増加させることができる。ただし、スイッチング周波数を低下させると電力変換部３の出力電圧、電流に含まれる高調波成分が増加するため、通常時はスイッチング周波数を低下させることはできない。しかし、系統擾乱発生時は高調波成分の抑制よりも電源の脱落防止が優先されると考えられる。
　そこで、第１の実施の形態では、前述のように系統擾乱発生時のみ電力変換部３のスイッチング周波数ｆｓｗを低下させる。また、それに応じてスイッチング素子の絶対電流定格以下の範囲で、電力変換部３の出力電流指令の最大値を増加させる。
　再び図３に戻って説明を続ける。ステップＳ１５では、カウント値Ｃｎｔ１に１を加算して、図３の処理を終了する。Ｃｎｔ１に１を加算する処理は、系統電圧回復後も電流耐量が増加した状態を一定時間維持するための遅延期間を設けるためのものである。
　ステップＳ１６では、カウント値Ｃｎｔ１が１以上かどうかを判定する。カウント値Ｃｎｔ１が１以上であれば、系統擾乱により系統電圧が一度低下後に再び系統電圧が回復した状態だと判定して、ステップＳ１７に処理を進める。Ｃｎｔ１が１未満であれば、系統電圧回復直後ではないと判定して、図３の処理を終了する。
　ステップＳ１７ではカウント値Ｃｎｔ２がＣｎｔ２ｅｎｄ未満かどうかを判定する。カウント値Ｃｎｔ２がＣｎｔ２ｅｎｄ未満であれば、上述の遅延期間であると判定して、ステップＳ１８に処理を進める。Ｃｎｔ２がＣｎｔ２ｅｎｄ以上であれば、上述の遅延期間が終了したと判定して、ステップＳ１９に処理を進める。
　ステップＳ１８ではカウント値Ｃｎｔ２に１を加算する。これは上述の遅延期間の経過を記憶させるための処理である。
　ステップＳ１９では遅延期間が終了したことから、制御をＡＣＡＶＲから通常のＡＱＲに切り替えて、ステップＳ２０に処理を進める。
　ステップＳ２０では、スイッチング周波数ｆｓｗ、出力電流指令の有効電流成分の最大値Ｉｄｒｅｆ＿ｍａｘ及び最小値Ｉｄｒｅｆ＿ｍｉｎ、並びに電力変換部３の出力電流指令の無効電流成分の最大値Ｉｑｒｅｆ＿ｍａｘ及び最小値Ｉｑｒｅｆ＿ｍｉｎをそれぞれ系統擾乱発生前の基準値に戻し、ステップＳ２１に処理を進める。
　ステップＳ２１ではカウント値Ｃｎｔ１とカウント値Ｃｎｔ２を初期値の０に戻して、図３の処理を終了する。
　図４Ａ及び図４Ｂを参照して、第１の実施の形態の効果を説明する。図４Ａは、第１の実施の形態のように擾乱発生時にスイッチング周波数を低下させる制御を実行しない場合（第１の比較例）の系統電圧Ｖｓ、及び電力変換部３の出力電流Ｉｃのグラフである。図４Ｂは、第１の実施の形態に従い擾乱発生時にスイッチング周波数を低下させる制御を実行した場合の系統電圧Ｖｓ、及び電力変換部３の出力電流Ｉｃのグラフである。
　図４Ａを参照して、第１の実施の形態の動作を実行しない場合の動作について説明する。時刻ｔ０において系統擾乱が発生すると、系統電圧Ｖｓが低下する。これに伴い電力変換部３は、制御部９のＡＣＡＶＲ制御によって、系統電圧Ｖｓの低下を抑制するために系統６に供給する無効電力を増加させる制御を開始する。無効電力の増加により、出力電流Ｉｃも増加する。しかし、時刻ｔ１で電力変換部３の出力電流Ｉｃは電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘ０に制限されてしまい、これによって無効電力出力も制限されてしまう。
　次に、図４Ｂを参照して、第１の実施の形態の制御を実行する場合の動作について説明する。時刻ｔ０において系統擾乱が発生すると、スイッチング周波数演算部７２が系統電圧Ｖｓの低下を検出して、スイッチング周波数ｆｓｗを低下させる制御を開始する。そして、時刻ｔ０からΔｔ後のｔ１にはスイッチング周波数ｆｓｗの低下と電力変換部３の出力電流指令値の最大値Ｉｃｒｅｆ＿ｍａｘと最小値Ｉｃｒｅｆ＿ｍｉｎの増加を完了する。スイッチング周波数ｆｓｗを低下させる分、電力変換部３は出力電流Ｉｃの最大値を大きくすることができるので、図４Ａの場合に比べ供給する無効電力を増加させることができる。その結果、系統擾乱発生時の系統電圧Ｖｓの低下を抑制することができ、電力系統安定化システムによる系統擾乱発生時の電源脱落防止効果を高めることができる。
　図５は、第２の比較例の制御方法を説明している。この図５の例では、出力電流Ｉｃを電流センサ等で検知し、出力電流Ｉｃを検知し、出力電流Ｉｃが最大値Ｉｒｅｆ＿ｍａｘ０に達した場合に、スイッチング周波数ｆｓｗを低下させる制御を行うものである。この図５の例の場合、時刻ｔ０で系統擾乱が発生し、それが出力電流Ｉｃの変化により検知される。ただし、時刻ｔ０では、電力変換部３の出力電流Ｉｃは電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘ０に達していないため、スイッチング周波数ｆｓｗを低下させる制御は開始されない。その後、時刻ｔ１で出力電流Ｉｃが最大値Ｉｃｒｅｆ＿ｍａｘ０に達したら、最大値はＩｃｒｅｆｍａｘ＿０からＩｃｒｅｆｍａｘ＿１に変換される。これに対応して、時刻ｔ２においてスイッチング周波数ｆｓｗをｆｓｗ０からｆｓｗ１に低下させる制御が行われる。
　この処理の場合、系統擾乱の発生から、スイッチング周波数ｆｓｗの低下の処理が行われるまでに必要な期間Δｔの長さ（ｔ０～ｔ２）は、電力変換部３の出力電流Ｉｃの最大値Ｉｃｒｅｆ＿ｍａｘ０に制限されて、図４Ｂの場合に比べ長くなる。このため、過電流耐量増加が図４Ｂの場合に比べ遅れる虞がある。
　これに対し、第１の実施の形態（図４Ｂ）では、系統電圧Ｖｓの低下が検知されたらスイッチング周波数ｆｓｗを低下させる。このため、系統擾乱が発生した時刻ｔ０からスイッチング周波数演算部７２が系統電圧Ｖｓの低下を検出し、スイッチング周波数ｆｓｗの低下を開始する。このため、電力変換部３の出力電流Ｉｃが電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘ０に達するまでの時間をスイッチング周波数ｆｓｗの低下の処理に充てることができる。その結果、出力電流Ｉｃの検知結果に基づいてスイッチング周波数ｆｓｗを低下させた場合と比較して、系統擾乱発生からスイッチング周波数低下完了までの時間の短縮することができる。これにより、系統擾乱時に電力系統安定化システムから系統により速くより多くの無効電力を供給できるため、系統電圧低下の抑制効果を高め、電源の脱落防止効果を高めることができる。
＜第１の実施の形態の変形例＞
　以下、第１の実施の形態の幾つかの変形例について、図６～図８を参照して説明する。
　（第１の変形例）
　図６は、第１の実施の形態の第１の変形例について説明するグラフである。第１の実施の形態では、スイッチング周波数演算部７２がスイッチング周波数ｆｓｗを基準値ｆｓｗ０からｆｓｗ１に一段階だけ変更される場合を例として説明した。これに対し、第１の変形例は、スイッチング周波数ｆｓｗを基準値ｆｓｗ０から複数段階、例えば２段階（ｆｓｗ１、ｆｓｗ２）に変更する。
　図６は、複数段にスイッチング周波数を変更する場合の効果について説明するグラフである。この変形例では、第１の実施の形態の判定閾値Ｖａｃ＿ｆｂｔｈに加え、これよりも小さい判定閾値Ｖａｃ＿ｆｂｔｈ２を設けて、擾乱情報選択部７１から出力された系統電圧振幅Ｖａｃ＿ｆｂ’がＶａｃ＿ｆｂｔｈ２未満になった場合は、スイッチング周波数ｆｓｗをスイッチング周波数ｆｓｗ１よりも低いスイッチング周波数ｆｓｗ２まで低下させる。その結果、系統擾乱の程度に合わせてスイッチング周波数ｆｓｗを設定することができる。スイッチング周波数ｆｓｗがｆｓｗ０からｆｓｗ１に設定されると、出力電流指令制限値Ｉｃｒｅｆ＿ｍａｘは、基準値Ｉｃｒｅｆ＿ｍａｘ０から、これよりも大きいＩｃｒｅｆ＿ｍａｘ１に変更される。更にスイッチング周波数ｆｓｗが更に大きいｆｓｗ２に変更されると、出力電流指令制限値Ｉｃｒｅｆ＿ｍａｘは、Ｉｃｒｅｆ＿ｍａｘ１よりも大きいＩｃｒｅｆ＿ｍａｘ２に変更される。出力電流指令制限値Ｉｃｒｅｆ＿ｍａｘが大きくなるほど、擾乱発生時においてより大きな無効電流を系統６に供給することができる。このように、系統擾乱の程度が小さい場合においては、余分なスイッチング素子の温度上昇の抑制することができる一方、系統擾乱の程度が大きい場合においては無効電力の供給量を増加させることができる。すなわち、系統擾乱の程度に応じた対応が可能になる。
　（第２の変形例）
　図７は、第１の実施の形態の第２の変形例について説明するグラフである。第１の実施の形態では、系統擾乱発生時にスイッチング周波数ｆｓｗを低下させるとともに、電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘを増加させるが、第２の変形例では、これに加えて、電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘの増加に伴い、その増加された最大値の維持時間ｔｌｉｍを変更する。図７は、電力変換部３の出力電流指令の最大値の継続時間ｔｌｉｍと、電力変換部３の出力電流指令制限値Ｉｃｒｅｆ＿ｍａｘの関係の一例を示している。
　例えば、系統擾乱発生前（Ｖａｃ＿ｆｂ’≧Ｖａｃ＿ｆｂｔｈ）は、電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘはＩｃｒｅｆ＿ｍａｘ０に設定されており、Ｉｃｒｅｆ＿ｍａｘ０には維持時間ｔｌｉｍを設けない。換言すれば、最大値がＩｃｒｅｆ＿ｍａｘ０の場合においては、維持時間ｔｌｉｍはｔｌｉｍ０＝無限大（∞）に設定される。
　一方、系統擾乱発生時には、電力変換部３のスイッチング周波数ｆｓｗを低下させる制御を行うとともに、電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘをＩｃｒｅｆ＿ｍａｘ０からＩｃｒｅｆ＿ｍａｘ１やＩｃｒｅｆ＿ｍａｘ２に増加させる。その際に、電力変換部３の出力電流指令の最大値が大きいほど、大きな出力電流が電力変換部３に流れることとなり、スイッチング素子のジャンクション温度の温度上昇が早まる。
　このため、第２の変形例では、出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘが大きくなるほど、維持時間ｔｌｉｍを短く設定する。上記の例では、スイッチング周波数ｆｓｗの低下に伴って電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘがＩｃｒｅｆ＿ｍａｘ１やＩｃｒｅｆ＿ｍａｘ２に増加した場合には、それに応じて維持時間ｔｌｉｍを有限の値であるｔｌｉｍ１、ｔｌｉｍ２（＜ｔｌｉｍ１）に設定する。
　維持時間ｔｌｉｍの経過後は、スイッチング周波数ｆｓｗを基準値に戻す（増加させる）とともに、電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘを擾乱発生前の値であるＩｃｒｅｆ＿ｍａｘ０に戻す。このように、第２の変形例では、維持時間ｔｌｉｍを設定することにより、短時間だけ大きな電流を出力することが可能になり、電力変換部３のスイッチング素子の故障を回避しつつ、系統擾乱からの回復を迅速に行うことができる。なお、電力変換部３の出力電流指令の最大値Ｉｃｒｅｆ＿ｍａｘと電力変換部３の出力電流指令の最大値の維持時間ｔｌｉｍの関係は、あらかじめスイッチング周波数演算部７２に記憶させておくことができる。
　なお、最大値Ｉｃｒｅｆ＿ｍａｘに従って維持時間ｔｌｉｍが上記のようにして決定された場合であっても、温度情報Ｔｓｗに従い、維持時間ｔｌｉｍに拘わらずスイッチング周波数ｆｓｗを元の値に戻すとともに、最大値Ｉｃｒｅｆ＿ｍａｘを元の値Ｉｃｒｅｆ＿ｍａｘ０に戻してもよい。
　上記のように、温度情報Ｔｓｗを取得することにより、より長い維持時間ｔｌｉｍを設定することが可能になる。すなわち、予め記憶された最大値Ｉｃｒｅｆ＿ｍａｘと維持時間ｔｌｉｍの関係を示すテーブルに従って継続時間ｔｌｉｍを決定する場合、スイッチング素子の温度が最も高くなる最悪条件を想定しなければならないため、維持時間ｔｌｉｍを短めに設定しなければならない。温度情報Ｔｓｗを直接計測・取得することで、維持時間ｔｌｉｍをより長く設定することができる。
　（第３の変形例）
　図８及び図９を参照して、第１の実施の形態の第３の変形例について説明する。第１の実施の形態では、系統擾乱情報として系統電圧Ｖｓを検知したが、この第３の変形例では、これに代えて、又はこれに加えて、系統６の電圧の系統角周波数ωを系統擾乱情報として取得する。
　この第３の変形例は、全体構成は第１の実施の形態と略同一であり（図１）、制御部９の構成も、ＰＬＬ演算器５４（図１）が図８のように構成されている点を除き、第１の実施の形態（図２）と略同一である。この第３の変形例では、図８に詳細に示すＰＬＬ演算器５４の構成により、系統６の電圧の系統角周波数ωが系統擾乱情報として取得され、この系統角周波数ωが、擾乱発生時におけるスイッチング周波数ｆｓｗの制御に用いられる。図８のＰＬＬ演算器５４は、系統６の系統角周波数ωの変動を検知するための回路である。ＰＬＬ演算器５４は、一例として、α－β変換器５４１、ｄ－ｑ変換器５４２、減算器５４３、ＰＩ制御器５４４、加算器５４５、積分器５４６、同期位相信号生成部５４７、５４８を備える。
　α－β変換器５４１は、系統電圧Ｖｓｕ、Ｖｓｖ、Ｖｓｗから系統電圧のα成分Ｖｓαとβ成分Ｖｓβを算出して、ｄ－ｑ変換器５４２へ出力する。ｄ－ｑ変換器５４２はα成分Ｖｓαとβ成分Ｖｓβから系統電圧の有効電流成分Ｖｓｄと無効電圧成分Ｖｓｑを算出する。無効電圧成分Ｖｓｑは減算器５４３に出力される。
　減算器５４３は、系統電圧の無効電圧成分指令Ｖｓｑｒｅｆと無効電圧成分Ｖｓｑとの偏差を計算してＰＩ制御器５４４に出力する。ＰＩ制御器５４４は、無効電圧成分指令Ｖｓｑｒｅｆと無効電圧成分Ｖｓｑの偏差がなくなるよう、系統角周波数の偏差Δωを算出し、加算器５４５に出力する。加算器５４５は基準系統角周波数ω０と系統角周波数の偏差Δωの和である系統角周波数ωを算出して、後述する加算器１０１（図９）に出力する。また、積分器５４６、及び同期位相信号生成部５４７、５４８は、この系統角周波数ωに基づいて、同期位相信号ｃｏｓωｔ及びｓｉｎωｔを生成する。
　図９を参照して、系統角周波数ωの異常検出回路１００’の構成例を説明する。この異常検出回路１００’は、加算器１０１と、絶対値演算器１０２と、比較器１０３とから構成され得る。
　加算器１０１は、図８の加算器５４５から出力された系統角周波数ωと基準角周波数ω０との偏差Δωを絶対値演算器１０２に出力する。絶対値演算器１０２はΔωの絶対値を算出して、比較器１０３に出力する。比較器１０３はΔωの絶対値が系統角周波数の異常閾値ωｔｈより大きいかどうかを判定する。
　偏差Δωの絶対値が異常閾値ωｔｈより大きい場合は、系統角周波数の異常判定信号ω＿ａｌａｒｍは“１”とされ、一方、偏差Δωの絶対値が異常閾値ωｔｈ以下の場合は、判定結果のω＿ａｌａｒｍは“０”とされる。
　図１０のフローチャートを参照して、この第３の変形例における動作を説明する。第１の実施の形態（図３）との相違点は、ステップＳ１２’において、系統電圧振幅Ｖａｃ＿ｆｂ’の代わりに系統角周波数ωに基づく異常判定信号ω＿ａｌａｒｍが“１”か否かを判定している点である。その他は、図３と同じであるため説明は省略する。なお、系統電圧振幅Ｖａｃ＿ｆｂ’に基づく判定と、系統角周波数ωに基づく判定とを併用することも可能である。
［第２の実施の形態］
　次に、第２の実施の形態に係る電力系統安定化システムを説明する。この第２の実施の形態のシステムの全体構成は、図１と略同一であるので図示は省略する。ただし、この第２の実施の形態のシステムでは、制御部９が仮想同期発電機制御を実行するよう構成されており、この点において第１の実施の形態と異なっている。
　第１の実施の形態では、通常動作時には、電力変換部３の出力を上位システム１１の有効電力指令Ｐｒｅｆと無効電力指令Ｑｒｅｆに一致させるための制御を制御部９に適用し、系統擾乱発生時には、当該制御を系統電圧の低下を抑制する制御に変更をするよう構成されている。これに対し、第２の実施の形態では、制御部９に仮想同期発電機制御を適用し、擾乱発生時において、図１の蓄電池１、直流電圧平滑部２、及び電力変換部３等が同期発電機の持つ同期化力を有するよう、制御部９における電力変換部３等への制御が行われる。仮想同期発電機、及び仮想同期発電機制御は、例えば特開２０１４－１６８３５１を含む多数の文献により周知であるため、ここでは省略する。
　この仮想同期発電機制御によれば、系統擾乱発生時に系統に系統電圧低下を抑制するための無効電力を供給するだけでなく、系統電圧回復後に電源の動揺を抑制するような過渡的な有効電力を供給することができる。
　仮想同期発電機制御の適用時においても、第１の実施の形態の制御と同様に、系統擾乱発生時に系統電圧低下を抑制するために無効電力を供給する際や、系統電圧回復後に系統の動揺の抑制するような過渡的な有効電力を供給する際に、出力電力がスイッチング素子の電流定格値に制限されてしまう。
　そこで、制御部９に仮想同期発電機制御を適用時においても第１の実施の形態と同様の制御を適用することで、系統擾乱発生時にスイッチング素子の電流耐量を増加させることができ、電力系統安定化システムから供給可能な電力を増加させることができる。また、系統擾乱発生から電力変換装置がスイッチング素子の電流耐量増加を完了するまでの時間を短縮することができる。
［第３の実施の形態］
　次に図１１を参照して第３の実施の形態の電力系統安定化システムについて説明する。図１１に示す第３の実施の形態の電力系統安定化システムは、風力発電機を電源とした再生可能エネルギー発電システムである。すなわち、第３の実施の形態の電力系統安定化システムは、第１の実施の形態と第２の実施の形態の蓄電池１（図１）を、風車１８、発電機１７、及び整流用電力変換部１６で置き換えたものである。この第３の実施の形態においても、第１の実施の形態と同様に、系統擾乱発生時にスイッチング素子の電流耐量を増加させることができ、再生可能エネルギー発電システムから供給可能な電力を増加させることができる。また、系統擾乱発生から電力変換装置がスイッチング素子の電流耐量増加を完了するまでの時間を短縮することができる。
［第４の実施の形態］
　次に図１２を参照して本発明の第４の実施の形態について説明する。図１２は第１～第３の実施の形態の電力安定化システムや再生可能エネルギー発電システムを複数備えた統合型再生可能エネルギー発電システムの例を示している。
　図１２の統合型再生可能エネルギー発電システム１５は、複数の電力系統安定化システム(ここでは、一例として２つのシステム１０００Ａ、１０００Ｂを図示している)の電力変換部３の制御部９を統合制御する統合制御部１３を備える。統合制御部１３は系統擾乱時のスイッチング周波数の低下の有効無効の切替信号Ｓｗ＿ｅｎ１、及びシステムの外部の電圧検出器８Ｅ，８Ｆからの系統擾乱情報を複数のシステム１０００Ａ、１０００Ｂに出力する。そのため、各システム１０００Ａ、１０００Ｂはシステム１０００Ａ、１０００Ｂの内部で得られる系統擾乱情報だけでなく、システム１０００Ａ、１０００Ｂの外部の系統擾乱情報にも基づいて、電力系統安定化機能を作動するとともに、系統擾乱発生時には、スイッチング周波数ｆｓｗを低下させるとともに電力変換部３の出力電流指令の最大値を増加させることで電力系統安定化機能を高めることができる。
　また、統合制御部１３には複数のシステム１０００Ａ、１０００Ｂから、各電力変換部３のスイッチング素子の温度情報Ｔｓｗが入力される。これにより、統合制御部１３は、各システム１０００Ａ、１０００Ｂのスイッチング素子の温度状況に応じて、系統擾乱時にスイッチング周波数ｆｓｗを低下させて電力変換部３の出力電流指令の最大値を増加させるシステムを選択することができる。例えば、過去の運転状態によりスイッチング素子の温度Ｔｓｗが最大ジャンクション温度に近い状況のシステムがあった場合に、そのシステムだけは系統擾乱発生時にスイッチング周波数ｆｓｗ及び電力変換部３の出力電流指令の最大値を変更させないことで、当該システムのスイッチング素子の破壊を防ぐことができる。
　尚、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　１…蓄電池、２…直流電圧平滑部、３…電力変換部、４…高調波フィルタ、５…系統変圧器、６…系統、７…電圧検出器、８…電流検出器、９…制御部、１０…外部入力装置、１１…上位システム、１３…統合制御部、１５…統合型再生可能エネルギー発電システム、１６…整流用電力変換部、１７…発電機、１８…風車、５１…充電率演算器、５２…出力電力制限値演算器、５３…電力演算部、５４…ＰＬＬ演算器、５５…α－β変換器、５６…ｄ－ｑ変換器、５７…乗算器、５８…平方根演算部、５９…系統電圧振幅演算部、６０Ａ，６０Ｂ…ＬＰＦ、６１…出力有効電力リミッタ、６２…ＡＰＲ、６３…指令値リミッタ、６４…ＡＣＲ、６５…ＡＱＲ、６６…ＡＣＡＶＲ、６７…指令値リミッタ、６８…逆ｄ－ｑ変換器、６９…逆α-β変換器、７０…ＰＷＭ演算器、７１…擾乱情報選択部、７２…スイッチング周波数演算部、５４４…ＰＩ制御器、５４６…積分器、５４７，５４８…同期位相信号生成部、７７…加算器、７８…減算器、７９…減算器、８０…加算器、８１…減算器、８２…減算器、８３…加算器、５４３…減算器、５４５…加算器、８６…減算器、８７…ＡＱＲ／ＡＣＡＶＲ制御切替器、１００…比較器、１０１…減算器、１０２…絶対値演算器、１０３…比較器。

Claims (15)

  1. 　入力電力を交流電力に変換する電力変換部と、
    　前記電力変換部を制御する制御部と、
    　電力系統の擾乱を検知して系統擾乱情報を出力する系統擾乱検知部と
    を備え、
    　前記制御部は、前記系統擾乱情報に基づき前記電力変換部のスイッチング周波数を低下させるよう構成された
    ことを特徴とする電力系統安定化システム。
  2. 　前記系統擾乱検知部は、電力系統電圧を前記系統擾乱情報として検出する、請求項１に記載の電力系統安定化システム。
  3. 　前記系統擾乱検知部は、外部から前記系統擾乱情報を受信するよう構成されている、請求項１に記載の電力系統安定化システム。
  4. 　前記系統擾乱情報は電力系統電圧であることを特徴とする請求項３に記載の電力系統安定化システム。
  5. 　前記制御部は、前記電力系統電圧が閾値未満となったときに前記電力変換部のスイッチング周波数を低下させる、請求項２又は４に記載の電力系統安定化システム。
  6. 　前記制御部は、前記電力系統電圧の周波数が閾値未満となったときに前記電力変換部のスイッチング周波数を低下させるよう構成された、請求項２又は４に記載の電力系統安定化システム。
  7. 　前記制御部は、前記スイッチング周波数の低下に伴い、前記電力変換部の出力電流の制限値を基準値から増加させるよう構成された、請求項１～６のいずれか１項に記載の電力系統安定化システム。
  8. 　前記制御部は、増加後の前記制限値を所定の維持時間だけ維持し、前記維持時間の経過後は、前記制限値を減少させることを特徴とする請求項７に記載の電力系統安定化システム。
  9. 　前記制御部は、前記電力変換部を構成するスイッチング素子の温度が閾値以上になったときに前記出力電流の制限値を低下させる、請求項７に記載の電力系統安定化システム。
  10. 　前記制御部は、複数の電圧検出部にて検出された複数の電力系統電圧の値の少なくとも１つに基づき、前記電力変換部のスイッチング周波数を低下させることを特徴とする請求項１に記載の電力系統安定化システム。
  11. 　前記制御部は、仮想同期発電機制御を適用することを特徴とする請求項１～１０のいずれか１項に記載の電力系統安定化システム。
  12. 　系統擾乱発生時の前記スイッチング周波数の低下の有効無効を切り替えるための外部入力部を備えることを特徴とする請求項１～１１のいずれか１項に記載の電力系統安定化システム。
  13. 　系統擾乱発生時の前記スイッチング周波数の低下時の周波数を設定する外部入力部を備えることを特徴とする、請求項１～１２のいずれか１項に記載の電力系統安定化システム。
  14. 　複数の電力系統安定化システムと、
    　前記複数の電力系統安定化システムを統合制御する統合制御部と
    を備え、
    　前記複数の電力系統安定化システムは、それぞれ、
    　入力電力を交流電力に変換する電力変換部と、
    　前記電力変換部を制御する制御部と、
    　複数の電圧検出部で検出された電力系統電圧に従い電力系統の擾乱を検知して系統擾乱情報を出力する系統擾乱検知部と
    を備え、
    　前記統合制御部は、前記複数の電圧検出部において検出された電力系統電圧を選択的に採用した結果に基づき、前記複数の電力系統安定化システムに備えられた複数の前記電力変換部のスイッチング周波数を低下させることを特徴とする電力系統安定化システム。
  15. 　複数の前記電力変換部の各々は、温度検出部を備え、
    　前記統合制御部は、前記複数の電力変換部の各々の前記温度検出部より得られる温度情報に基づき、スイッチング周波数を低下させる前記電力変換部を選択する、請求項１４に記載の電力系統安定化システム。
PCT/JP2019/006514 2018-06-13 2019-02-21 電力系統安定化システム WO2019239638A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201980025549.7A CN112042072A (zh) 2018-06-13 2019-02-21 电力系统稳定化体系

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-113177 2018-06-13
JP2018113177A JP7078463B2 (ja) 2018-06-13 2018-06-13 電力系統安定化システム

Publications (1)

Publication Number Publication Date
WO2019239638A1 true WO2019239638A1 (ja) 2019-12-19

Family

ID=68842108

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/006514 WO2019239638A1 (ja) 2018-06-13 2019-02-21 電力系統安定化システム

Country Status (3)

Country Link
JP (1) JP7078463B2 (ja)
CN (1) CN112042072A (ja)
WO (1) WO2019239638A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909548B1 (ja) * 2020-01-30 2021-07-28 東芝三菱電機産業システム株式会社 系統周波数検出器
JP6909549B1 (ja) * 2020-01-30 2021-07-28 東芝三菱電機産業システム株式会社 系統周波数検出器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011167014A (ja) * 2010-02-12 2011-08-25 Tokyo Electric Power Co Inc:The コンバータ制御装置
JP2013201870A (ja) * 2012-03-26 2013-10-03 Mitsubishi Electric Corp 電力変換器
JP2014042381A (ja) * 2012-08-21 2014-03-06 Daihen Corp インバータ回路を制御する制御回路、および、当該制御回路を備えたインバータ装置
JP2017070116A (ja) * 2015-09-30 2017-04-06 パナソニックＩｐマネジメント株式会社 電力制御システム及び電力制御方法
JP6169459B2 (ja) * 2013-09-30 2017-07-26 株式会社日立産機システム 電力変換装置および制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171999B2 (ja) * 2014-03-17 2017-08-02 ダイキン工業株式会社 電力変換装置
EP2922193A1 (en) 2014-03-20 2015-09-23 Panasonic Intellectual Property Management Co., Ltd. Power conversion apparatus and control method for power conversion apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011167014A (ja) * 2010-02-12 2011-08-25 Tokyo Electric Power Co Inc:The コンバータ制御装置
JP2013201870A (ja) * 2012-03-26 2013-10-03 Mitsubishi Electric Corp 電力変換器
JP2014042381A (ja) * 2012-08-21 2014-03-06 Daihen Corp インバータ回路を制御する制御回路、および、当該制御回路を備えたインバータ装置
JP6169459B2 (ja) * 2013-09-30 2017-07-26 株式会社日立産機システム 電力変換装置および制御方法
JP2017070116A (ja) * 2015-09-30 2017-04-06 パナソニックＩｐマネジメント株式会社 電力制御システム及び電力制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909548B1 (ja) * 2020-01-30 2021-07-28 東芝三菱電機産業システム株式会社 系統周波数検出器
JP6909549B1 (ja) * 2020-01-30 2021-07-28 東芝三菱電機産業システム株式会社 系統周波数検出器
WO2021152789A1 (ja) * 2020-01-30 2021-08-05 東芝三菱電機産業システム株式会社 系統周波数検出器
WO2021152788A1 (ja) * 2020-01-30 2021-08-05 東芝三菱電機産業システム株式会社 系統周波数検出器

Also Published As

Publication number Publication date
JP2019216560A (ja) 2019-12-19
JP7078463B2 (ja) 2022-05-31
CN112042072A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
Wu et al. DC-bus voltage control with a three-phase bidirectional inverter for DC distribution systems
US10084315B2 (en) Power conversion device with an autonomous operation function
US9030046B2 (en) Circuits for DC energy stores
Li et al. An input power factor control strategy for high-power current-source induction motor drive with active front-end
JP6559388B1 (ja) 電力変換システム
JP5401213B2 (ja) 二次励磁発電装置及び二次励磁可変速発電電動装置
EP3454464A1 (en) Method for regulating output characteristics of photovoltaic module and direct current/direct current converter
JP5134691B2 (ja) 自励式無効電力補償装置
WO2019239638A1 (ja) 電力系統安定化システム
JP5238772B2 (ja) 電力変換装置
KR101827042B1 (ko) 인버터 제어장치
JP5575599B2 (ja) 無効電力補償装置およびその制御方法
US10014764B1 (en) Method for controlling inverter
JP6258806B2 (ja) 系統連系用電力変換装置
JP2019149850A (ja) 無効電力補償装置及びその制御回路
WO2019198300A1 (ja) 電力変換システム
JPH11299244A (ja) 電力変換装置
JP2020188614A (ja) 無効電力補償装置の制御方法及び制御回路
JP6669434B2 (ja) 電力変換装置
JP7198074B2 (ja) 電力変換装置、並びに電力変換システム
KR101437202B1 (ko) 복전시 인버터의 전압보상지령 보정방법 및 그 방법을 이용한 인버터
JP5408079B2 (ja) コンバータの制御方法及びコンバータの制御装置
KR101752068B1 (ko) 계통전압 급변시 계통 연계가 유지되는 전력관리장치 및 그 운전 방법
JP2008092719A (ja) 瞬時電圧低下補償装置
JP6220905B2 (ja) 高圧インバータの瞬時停電補償方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19820018

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19820018

Country of ref document: EP

Kind code of ref document: A1